JP6772577B2 - 充放電回路、充放電回路の制御方法、及び直接形電力変換器 - Google Patents

Description

本発明は、直接形電力変換器に含まれる充放電回路、当該充放電回路の制御方法、当該充放電回路の制御装置、及び当該直接形電力変換器に関する。

特許文献１，３，４は、直接形電力変換器について開示する。これらで開示される直接形電力変換器には、昇圧回路及びこれによって昇圧された電圧を支えるコンデンサが設けられる。インバータへ供給される直流電力では、当該コンデンサからの電力と、ダイオード整流器から得られる電力とが適宜に処理され、以てインバータに入力する直流電圧が高められる。

特許文献２も直接形電力変換器について開示するが、上述の昇圧回路及びコンデンサは設けられていない。他方、インバータのキャリヤ電流を抑制するＬＣフィルタが、インバータの入力側に設けられている。

特許文献１で開示された直接形電力変換器は、上述の昇圧回路及びコンデンサのみならず、上述のＬＣフィルタをも備えている。そして当該コンデンサから当該ＬＣフィルタへと電流が流れることを防止すべく、両者の間にはダイオードが設けられている。

特許文献１，２，５のいずれにおいても、ＬＣフィルタが共振することを抑制するための電流（以下「抑制電流」と称す）を、ＬＣフィルタのリアクトルに発生する電圧（あるいはＬＣフィルタのコンデンサに発生する電圧）から求め、これをインバータに流れる電流（以下「インバータ電流」と称す）に重畳していた。

特開２０１４−９６９７６号公報 特許第４０６７０２１号公報 特開２０１１−１９３６７８号公報 特開２０１４−８２９２６号公報 特許第５２５７５３３号公報

ＬＣフィルタはインバータ電流において、インバータのキャリヤ周波数の成分を減衰させるために設けられる。よってＬＣフィルタの共振周波数は、キャリヤ周波数の数分の一に設定されることが望ましい。

このような場合、抑制電流をインバータ電流に重畳すると、インバータを制御する制御系のサンプリング、指令値の更新の遅れが無視できなくなる。

また特許文献１では、直流リンクからインバータに入力される直流電圧のうち、ダイオード整流器から印加される電圧の割合の値を変動させるので、当該直流電圧が変動し、以てその平均値が低下してしまう。

そこで、本発明は、抑制電流を用いてＬＣフィルタの共振を抑制しても、インバータを制御する制御系のサンプリング、指令値の更新を劣化させない技術を提供することを目的とする。

この発明にかかる充放電回路の制御方法は、直接形電力変換器における充放電回路を制御する方法である。当該直接形電力変換器は、第１電源線（ＬＨ）と；前記第１電源線よりも低い電位が印加される第２電源線（ＬＬ）と；単相交流電圧（Ｖｉｎ）が印加される入力側と、前記第１電源線及び前記第２電源線が接続される出力側とを有する整流回路（２０３）と、前記整流回路の前記出力側で前記第１電源線と前記第２電源線との間に設けられた充放電回路（４）と；前記第１電源線と前記第２電源線との間の電圧たる直流電圧（Ｖｄｃ）が入力されるインバータ（５）とを備える。前記整流回路は、単相全波整流を行うダイオード整流器（２）と；前記第１電源線と前記第２電源線との間へ直接もしくは前記ダイオード整流器を介して間接に接続される第１コンデンサ（Ｃ３）と；前記第１電源線もしくは前記第２電源線に対して、前記第１コンデンサよりも前記インバータから離れて、直接もしくは前記ダイオード整流器を介して直列に接続される第１リアクトル（Ｌ３）とを有する。

前記充放電回路は、前記第１電源線と前記第２電源線との間に設けられる第２コンデンサ（Ｃ４）を含み、可制御の時比率（ｄｃ）で前記第２コンデンサを放電するバッファ回路（４ａ）と；前記整流回路が出力する整流電圧（Ｖｒ，Ｖ３）を昇圧して前記第２コンデンサを充電する昇圧回路（４ｂ）とを有する。

当該制御方法は、前記昇圧回路に入力する直流電流（ＩＬ２）を、前記第１コンデンサの電圧（Ｖ３）が高いほど増大する。更に、前記直流電流を、前記第１リアクトルの電圧（ＶＬ）が高いほど低減してもよい。

この発明にかかる充放電回路は、上述の充放電回路の制御方法によって制御される前記充放電回路である。当該充放電回路（４）は、前記第１電源線又は前記第２電源線に設けられ、前記バッファ回路（４ａ）から前記第１コンデンサ（Ｃ３）へと電流が流れることを阻止する電流阻止部（４ｃ）を更に有する。

この発明にかかる直接形電力変換器は、前記充放電回路（４）と、前記第１電源線（ＬＨ）と、前記第２電源線（ＬＬ）と、前記ダイオード整流器（２）と、前記第１コンデンサ（Ｃ３）と、前記第１リアクトル（Ｌ３）と、前記インバータ（５）とを備える。

この発明にかかる充放電回路、充放電回路の制御方法、及び直接形電力変換器によれば、抑制電流を用いてＬＣフィルタの共振を抑制しても、インバータを制御する制御系のサンプリング、指令値の更新を劣化させない。

直接形電力変換器の概念的な構成の一例を示す構成図である。 本直接形電力変換器を制御する制御装置の概念的な構成の一例を示すブロック図である。 図１に示された直接形電力変換器の等価回路を示す回路図である。 図３の等価回路を、これが制御系を構成すると把握して示すブロック線図である。 図４のブロック線図の変形を示すブロック線図である。 図５のブロック線図の変形を示すブロック線図である。 図６のブロック線図の変形を示すブロック線図である。 入力電流、電流、コンデンサ電圧、リアクトル電圧、電流の波形を示すグラフである。 入力電流、電流、コンデンサ電圧、リアクトル電圧、電流の波形を示すグラフである。 入力電流、電流、コンデンサ電圧、リアクトル電圧、電流の波形を示すグラフである。 入力電流、電流、コンデンサ電圧、リアクトル電圧、電流の波形を示すグラフである。 リアクトルとダイオード整流器との位置関係の変形を示す回路図である。 コンデンサとリアクトルとダイオード整流器との位置関係の変形を示す回路図である。 ダイオード整流器の変形を示す回路図である。 共振抑制制御部の構成及びフィルタの周辺を例示するブロック図である。 共振抑制制御部の第１の変形の構成を例示するブロック図である。 共振抑制制御部の第１の変形の構成を採用したときのブロック線図である。 共振抑制制御部の第２の変形の構成を例示するブロック図である。 共振抑制制御部の第３の変形の構成を例示するブロック図である。 共振抑制制御部の第３の変形の構成を採用したときのブロック線図である。 共振抑制制御部の第４の変形の構成を採用したときのブロック線図である。 共振抑制制御部及びチョッパ制御部の近傍を示すブロック図である。 図２２のブロック図に対応するブロック線図である。 入力電流、電流、コンデンサ電圧、リアクトル電圧、電流の波形を示すグラフである。 入力電流、電流、コンデンサ電圧、リアクトル電圧、電流の波形を示すグラフである。 図２２のブロック図に対応するブロック線図である。

Ａ．直接形電力変換器の構成．
実施の形態の特徴的な技術を具体的に説明する前に、当該技術が適用される直接形電力変換器の構成を説明する。但し、当該構成それ自体の基本的な動作は、特許文献１において公知であるので、ここではその詳細を省略する。

図１に示すように、本直接形電力変換器は、ダイオード整流器２と、ＬＣフィルタ３と、充放電回路４と、インバータ５とを備えている。直流電源線ＬＨ，ＬＬはインバータ５と充放電回路４との間で直流リンクとして機能する。直流電源線ＬＨには直流電源線ＬＬよりも高い電位が印加される。

ダイオード整流器２は単相交流電源１から単相交流電圧Ｖｉｎが印加される入力側と、出力側とを有する。

ダイオード整流器２は単相交流電圧Ｖｉｎを単相全波整流して電圧Ｖｒ（＝｜Ｖｉｎ｜）に変換し、これを出力側から出力する。但し、後述する変形ではダイオード整流器２の出力が電圧｜Ｖｉｎ｜であるとは限らない。

また、ダイオード整流器２の入力側には、単相交流電源１から交流電流Ｉｉｎ（以下「入力電流Ｉｉｎ」と称す）が流れ込む。

ダイオード整流器２はダイオードＤ２１〜Ｄ２４を備えている。ダイオードＤ２１〜Ｄ２４はブリッジ回路を構成する。

ＬＣフィルタ３はリアクトルＬ３とコンデンサＣ３とを備えている。コンデンサＣ３は直流電源線ＬＨ，ＬＬの間に設けられる。リアクトルＬ３は、コンデンサＣ３よりもインバータ５から離れて、直流電源線ＬＨ又は直流電源線ＬＬに（図１の例示ではダイオード整流器２の出力側で直流電源線ＬＨに）直列に接続される。

コンデンサＣ３は例えばフィルムコンデンサであって、電解コンデンサの静電容量に比べて小さい静電容量を有する。このようなコンデンサＣ３はダイオード整流器２が出力する電圧Ｖｒをほとんど平滑しない。よってコンデンサＣ３の両端電圧（以下「コンデンサ電圧」と仮称）Ｖ３は、直流電圧ではあって極性は変動いないものの、電圧Ｖｒの脈動の周期と同じ周期で脈動する。

ダイオード整流器２とＬＣフィルタ３との組み合わせは、単相交流電圧Ｖｉｎが印加される入力側と、直流電源線ＬＨ，ＬＬの間に接続される出力側とを有する整流回路２０３として把握できる。図１ではリアクトルＬ３とコンデンサＣ３との直列接続に電圧Ｖｒが印加されるので、リアクトルＬ３には電圧（以下「リアクトル電圧」と称す）ＶＬ（＝Ｖｒ−Ｖ３）が印加される。但し、整流回路２０３の構成によってはダイオード整流器２の出力がリアクトルＬ３を介することなくコンデンサＣ３に印加される。このような整流回路の変形については後述する。

充放電回路４はコンデンサＣ３に対してインバータ５側に設けられ、バッファ回路４ａと昇圧回路４ｂと電流阻止部４ｃとを有する。バッファ回路４ａはコンデンサＣ４を含み、直流電源線ＬＨ，ＬＬとの間で電力を授受する。

バッファ回路４ａはダイオードＤ４２と逆並列接続されたトランジスタ（ここでは絶縁ゲート型バイポーラトランジスタ：以下「ＩＧＢＴ」と略記）Ｓｃを更に含んでいる。トランジスタＳｃは、直流電源線ＬＨ，ＬＬの間において、コンデンサＣ４に対して直流電源線ＬＨ側でコンデンサＣ４に直列に接続されている。ここで逆並列接続とは、順方向が相互に逆となるような並列接続を指す。具体的にはトランジスタＳｃの順方向は直流電源線ＬＬから直流電源線ＬＨへと向かう方向であり、ダイオードＤ４２の順方向は直流電源線ＬＨから直流電源線ＬＬへと向かう方向である。トランジスタＳｃとダイオードＤ４２とはまとめて一つのスイッチ素子（第１スイッチ）として把握することができる。コンデンサＣ４は、第１スイッチを介して、直流電源線ＬＨ，ＬＬの間に設けられると言える。

昇圧回路４ｂはコンデンサ電圧Ｖ３（図１の構成ではこれは整流回路２０３が出力する整流電圧である）を昇圧してコンデンサＣ４を充電する。例えば昇圧回路４ｂは、ダイオードＤ４０と、リアクトルＬ４と、トランジスタ（ここではＩＧＢＴ）Ｓｌとを含んでいる。ダイオードＤ４０は、カソードと、アノードとを備え、当該カソードは第１スイッチとコンデンサＣ４との間に接続される。リアクトルＬ４は直流電源線ＬＨとダイオードＤ４０のアノードとの間に接続される。トランジスタＳｌは直流電源線ＬＬとダイオードＤ４０のアノードとの間に接続される。トランジスタＳｌにはダイオードＤ４１が逆並列接続されており、両者をまとめて一つのスイッチ素子（第２スイッチ）として把握することができる。トランジスタＳｌの順方向は直流電源線ＬＨから直流電源線ＬＬへと向かう方向であり、ダイオードＤ４１の順方向は直流電源線ＬＬから直流電源線ＬＨへと向かう方向である。かかる構成はいわゆる昇圧チョッパとして知られている。

コンデンサＣ４は、昇圧回路４ｂにより充電され、コンデンサ電圧Ｖ３よりも高い両端電圧Ｖｃを支持する。具体的には直流電源線ＬＨから第２スイッチを経由して直流電源線ＬＬへと電流ＩＬ２を流すことによってリアクトルＬ４にエネルギーを蓄積し、その後に第２スイッチをオフすることによって当該エネルギーがダイオードＤ４０を経由してコンデンサＣ４に蓄積される。電流ＩＬ２は直流電源線ＬＨから直流電源線ＬＬへと流れるので、その極性は反転せず、従って直流である。

両端電圧Ｖｃはコンデンサ電圧Ｖ３より高いので、基本的にはダイオードＤ４２には電流が流れない。従って第１スイッチの導通／非導通は専らトランジスタＳｃのそれに依存する。よって、以下、トランジスタＳｃのみならず、これとダイオードＤ４２とをまとめた第１スイッチについて、スイッチＳｃと称することがある。

スイッチＳｃの導通によりコンデンサＣ４が直流リンクへ放電する。このスイッチＳｃが導通する時比率は放電デューティｄｃと称される。放電デューティｄｃは可制御である。

また、直流電源線ＬＨの方が直流電源線ＬＬよりも電位が高いので、基本的にはダイオードＤ４１には電流が流れない。従って第２スイッチの導通／非導通は専らトランジスタＳｌのそれに依存する。よって、以下、トランジスタＳｌのみならず、これとダイオードＤ４１とをまとめた第２スイッチについて、スイッチＳｌと称することがある。

電流ＩＬ２をコンデンサＣ４に流すか否かが、昇圧回路４ｂによって決定される。具体的にはスイッチＳｌによって時比率たる昇圧デューティｄｌでチョッパリングが行われる。このチョッパリングは、昇圧デューティｄｌと後述するキャリヤＣ２との比較に基づいて行われる。

電流阻止部４ｃはコンデンサＣ３，Ｃ４の間で直流電源線ＬＨ又は直流電源線ＬＬに設けられ、コンデンサＣ４からコンデンサＣ３へと流れる電流を阻止する。コンデンサＣ４の両端電圧Ｖｃは昇圧回路４ｂによってコンデンサ電圧Ｖ３よりも大きくなる。しかし電流阻止部４ｃは、コンデンサＣ４からコンデンサＣ３へと流れる電流を阻止する。よって、コンデンサ電圧Ｖ３が両端電圧Ｖｃの影響を受けることが回避される。

電流阻止部４ｃは例えばダイオードＤ４３で実現される。図１の例示では、ダイオードＤ４３は直流電源線ＬＨに設けられ、その順方向はダイオード整流器２からインバータ５へと向かう方向である。

インバータ５は充放電回路４よりもインバータ５側の直流電源線ＬＨ，ＬＬの間に発生する直流電圧Ｖｄｃを交流電圧に変換し、これを出力端Ｐｕ，Ｐｖ，Ｐｗに出力する。

インバータ５は６つのスイッチング素子Ｓｕｐ，Ｓｖｐ，Ｓｗｐ，Ｓｕｎ，Ｓｖｎ，Ｓｗｎを含む。スイッチング素子Ｓｕｐ，Ｓｖｐ，Ｓｗｐはそれぞれ出力端Ｐｕ，Ｐｖ，Ｐｗと直流電源線ＬＨとの間に接続され、スイッチング素子Ｓｕｎ，Ｓｖｎ，Ｓｗｎはそれぞれ出力端Ｐｕ，Ｐｖ，Ｐｗと直流電源線ＬＬとの間に接続される。インバータ５はいわゆる電圧形インバータを構成し、６つのダイオードＤｕｐ，Ｄｖｐ，Ｄｗｐ，Ｄｕｎ，Ｄｖｎ，Ｄｗｎを含む。

ダイオードＤｕｐ，Ｄｖｐ，Ｄｗｐ，Ｄｕｎ，Ｄｖｎ，Ｄｗｎはいずれもそのカソードを直流電源線ＬＨ側に、そのアノードを直流電源線ＬＬ側に向けて配置される。ダイオードＤｕｐは、出力端Ｐｕと直流電源線ＬＨとの間で、スイッチング素子Ｓｕｐと並列に接続される。同様にして、ダイオードＤｖｐ，Ｄｗｐ，Ｄｕｎ，Ｄｖｎ，Ｄｗｎは、それぞれスイッチング素子Ｓｖｐ，Ｓｗｐ，Ｓｕｎ，Ｓｖｎ，Ｓｗｎと並列に接続される。

例えばスイッチング素子Ｓｕｐ，Ｓｖｐ，Ｓｗｐ，Ｓｕｎ，Ｓｖｎ，ＳｗｎにはＩＧＢＴ（絶縁ゲート型バイポーラトランジスタ）が採用される。この場合、ダイオードＤｕｐ，Ｄｖｐ，Ｄｗｐ，Ｄｕｎ，Ｄｖｎ，Ｄｗｎは、それぞれスイッチング素子Ｓｕｐ，Ｓｖｐ，Ｓｗｐ，Ｓｕｎ，Ｓｖｎ，Ｓｗｎに採用されるＩＧＢＴに対して、逆並列に接続されることになる。

誘導性負荷６は例えば回転機であり、インバータ５からの交流電圧に応じて回転する。

Ｂ．コンデンサ電圧Ｖ３に基づく制御．
図２は、上述の本直接形電力変換器を制御する制御装置１０の概念的な構成の一例を示すブロック図である。制御装置１０は、充放電回路４の制御装置として機能するブロック１０ａと、インバータ５の制御装置として機能するブロック１０ｂとを有する。

ブロック１０ａは、電流分配率生成部１１と、共振抑制制御部１５と、加算器１３，１７と、チョッパ制御部１６と、比較器１２，１４と、キャリヤ生成部２３，２４とを備える。

ブロック１０ｂは、出力電圧指令生成部３１と、演算部３２，３３と、比較器３４，３５と、論理和／論理積演算部３６とを備える。

電流分配率生成部１１は単相交流電圧Ｖｉｎの振幅Ｖｍと、入力電流Ｉｉｎの振幅Ｉｍと、インバータ５に入力する直流電流Ｉｄｃについての指令値Ｉｄｃ＊と、両端電圧Ｖｃについての指令値Ｖｃ＊と、電源角速度ωとを入力する。振幅Ｖｍ，Ｉｍ及び電源角速度ωは例えば公知の検出部を設けることで、検出されて電流分配率生成部１１に入力される。指令値Ｉｄｃ＊，Ｖｃ＊は不図示の外部構成から入力される。

電流分配率生成部１１は、整流デューティｄｒｅｃ、放電デューティｄｃ、零デューティｄｚ、及び電流指令値Ｉｂ＊を出力する。

整流デューティｄｒｅｃは整流回路２０３から（ＬＣフィルタ３は通常、電源角速度ωよりも非常に高いカットオフ周波数を有するローパスフィルタであるので、「ダイオード整流器２から」ということもできる）直流リンクへと電力が供給される時比率である。両端電圧Ｖｃがコンデンサ電圧Ｖ３よりも高いので、スイッチＳｃが導通している時には、整流回路２０３から直流リンクへと電流が流れず、よって整流デューティｄｒｅｃと放電デューティｄｃとの和は１より小さい。零デューティｄｚは整流回路２０３からも充放電回路４からも直流リンクへと電力が供給されない時比率であり、零デューティｄｚと整流デューティｄｒｅｃと放電デューティｄｃとの和が１となる。

電流指令値Ｉｂ＊は、ＬＣフィルタ３の共振の抑制を考慮しない場合に、昇圧回路４ｂに入力する、より具体的にはリアクトルＬ４に流す電流ＩＬ２の指令値である。

整流デューティｄｒｅｃ、放電デューティｄｃ、零デューティｄｚ、電流指令値Ｉｂ＊を決定する手法については特許文献１，３，４に詳述されているので、ここではその詳細を省略する。

共振抑制制御部１５はコンデンサ電圧Ｖ３を入力する。図１に示されるように、コンデンサＣ３が直流電源線ＬＨと、直流電源線ＬＬとの間に直接に接続される場合には、コンデンサ電圧Ｖ３は直流電源線ＬＬの電位を基準とする。換言すれば、コンデンサ電圧Ｖ３の極性は、直流電源線ＬＬから直流電源線ＬＨに向かう方向が正に採用される。

リアクトル電圧ＶＬの極性は、コンデンサＣ３とリアクトルＬ３との接続箇所から単相交流電源１に向かう方向が正に採用される。

コンデンサ電圧Ｖ３は公知の技術によって検出される。共振抑制制御部１５はコンデンサ電圧Ｖ３が高いほど大きい補正値を出力する。例えばコンデンサ電圧Ｖ３と所定値ｋ（＞０）との積を補正値ｋ・Ｖ３として出力する。この補正値ｋ・Ｖ３はコンデンサ電圧Ｖ３に正比例する、とも言える。

加算器１７は電流指令値Ｉｂ＊に補正値ｋ・Ｖ３を加算し、補正された電流指令値（Ｉｂ＊＋ｋ・Ｖ３）を出力する。これはリアクトルＬ４に流す抑制電流の指令値として値ｋ・Ｖ３を採用することに相当する。このようにしてコンデンサ電圧Ｖ３が高いほど、電流ＩＬ２の目標値となる電流指令値（Ｉｂ＊＋ｋ・Ｖ３）が増大し、以て電流ＩＬ２を増大する制御が行われる。

整流デューティｄｒｅｃと零デューティｄｚとは加算器１３において加算され、その結果（ｄｒｅｃ＋ｄｚ）が比較器１２においてキャリヤＣ１と比較される。キャリヤＣ１はキャリヤ生成部２３で生成され、例えば最小値０、最大値１を採る三角波である。

比較器１２の比較結果はスイッチＳｃへ与えるスイッチング信号ＳＳｃとして出力される。例えば比較器１２はキャリヤＣが値（ｄｒｅｃ＋ｄｚ）以上となる期間で活性化した信号をスイッチング信号ＳＳｃとして出力する。スイッチＳｃは、スイッチング信号ＳＳｃの活性によってオンする。

チョッパ制御部１６は両端電圧Ｖｃ及び単相交流電圧Ｖｉｎ（より正確にはそれぞれを示す値）を入力し、補正された電流指令値（Ｉｂ＊＋ｋ・Ｖ３）に基づいて昇圧デューティｄｌを出力する。与えられた電流指令値に基づいて、両端電圧Ｖｃ及び単相交流電圧ＶｉｎとリアクトルＬ４のインダクタンスＬｍとから昇圧デューティｄｌを決定する技術も、特許文献１，３，４等で公知の技術であるので、ここでは詳細を省略する。

昇圧デューティｄｌは比較器１４においてキャリヤＣ２と比較される。キャリヤＣ２はキャリヤ生成部２４で生成され、例えば最小値０、最大値１を採る三角波である。比較器１４の比較結果はスイッチＳｌの開閉を制御する制御信号ＳＳｌとして出力される。例えば比較器１４はキャリヤＣ２が昇圧デューティｄｌ以下となる期間で活性化した信号を制御信号ＳＳｌとして出力する。スイッチＳｌは、制御信号ＳＳｌの活性によってオンする。

出力電圧指令生成部３１は相電圧指令Ｖｕ＊，Ｖｖ＊，Ｖｗ＊を生成する。図２の例示では、出力電圧指令生成部３１は誘導性負荷６の回転速度ωｍと、その指令値ωｍ＊とを入力する。回転速度ωｍは公知の検出部によって検出され、指令値ωｍ＊は不図示の外部構成によって入力される。出力電圧指令生成部３１は回転速度ωｍとその指令値ωｍ＊との偏差が低減するように、公知の手法によって相電圧指令Ｖｕ＊，Ｖｖ＊，Ｖｗ＊を生成する。

演算部３２は整流デューティｄｒｅｃと零デューティｄｚと放電デューティｄｃと相電圧指令Ｖｕ＊，Ｖｖ＊，Ｖｗ＊とを入力する。演算部３２は値（ｄｒｅｃ＋ｄｚ＋ｄｃ・Ｖｘ＊）（但しｘはｕ，ｖ，ｗを代表する）を算出してこれらを出力する。演算部３３は整流デューティｄｒｅｃと相電圧指令Ｖｕ＊，Ｖｖ＊，Ｖｗ＊とを入力し、値（ｄｒｅｃ・（１−Ｖｘ＊））を算出してこれらを出力する。

値（ｄｒｅｃ＋ｄｚ＋ｄｃ・Ｖｘ＊）は比較器３４においてキャリヤＣ１と比較され、値（ｄｒｅｃ・（１−Ｖｘ＊））は比較器３５においてキャリヤＣ１と比較される。比較器３４は例えばキャリヤＣ１が値（ｄｒｅｃ＋ｄｚ＋ｄｃ・Ｖｘ＊）以上となる期間で活性化する信号を出力し、比較器３５は例えばキャリヤＣ１が値（ｄｒｅｃ・（１−Ｖｘ＊））以下となる期間で活性化する信号を出力する。

このようにキャリヤＣ１はブロック１０ａ，１０ｂのいずれに対しても用いることができるので、図２においてキャリヤ生成部２３はブロック１０ａ，１０ｂの境界を跨がって設けられているように示した。

比較器３４，３５の比較結果は論理和／論理積演算部３６に入力される。比較器３４，３５の比較結果の論理和が、スイッチング素子Ｓｕｐ，Ｓｖｐ，Ｓｗｐへとそれぞれ与えるスイッチング信号ＳＳｕｐ，ＳＳｖｐ，ＳＳｗｐとして出力され、これらの否定論理が、スイッチング素子Ｓｕｎ，Ｓｖｎ，Ｓｗｎへとそれぞれ与えるスイッチング信号ＳＳｕｎ，ＳＳｖｎ，ＳＳｗｎとして出力される。

上記のように補正値ｋ・Ｖ３で電流指令値を補正することにより、ＬＣフィルタ３の共振が抑制されることを以下に説明する。

図３は、図１に示された直接形電力変換器の等価回路を示す回路図である。但し、リアクトルＬ３を流れる電流ＩＬ、コンデンサＣ３を流れる電流Ｉ３を導入した。電流ＩＬはダイオード整流器２から出力され、その向きはリアクトル電圧ＶＬと逆向きである。よってこの等価回路が、リアクトルＬ３がダイオード整流器２とコンデンサＣ３との間で直流電源線ＬＨ，ＬＬのいずれに対して直列に接続されている場合であっても妥当することは、前述のコンデンサ電圧Ｖ３の基準（あるいはコンデンサ電圧Ｖ３の極性の正の方向）に鑑みて明白である。

図１から理解されるように、ＬＣフィルタ３から流出する電流は、昇圧回路４ｂと電流阻止部４ｃへと分岐する。よってインバータ５に流れるインバータ電流Ｉ４を導入すると、昇圧回路４ｂに流れる直流の電流ＩＬ２と、インバータ５へ出力するインバータ電流Ｉ４とは、コンデンサＣ３に対していずれも並列に接続された電流源として等価的に示すことができる。但し、電流ＩＬ２は電流Ｉｂに補正値ｋ・Ｖ３を加えた値として把握される。ｋ＝０の場合を想定することにより、電流Ｉｂは電流指令値Ｉｂ＊を指令値としてリアクトルＬ４に流れる電流であることが理解される。

図４は図３の等価回路を、これが制御系を構成すると把握して示すブロック線図である。当該ブロック線図を特許文献５に倣って変形することにより、順次に図５、図６、図７のブロック線図へと変形することができる。但し、図５から図６への変形においては、共振を抑制するための制御系を抽出すべく、共振成分に関与しない電流Ｉｂ，Ｉ４を除外して変形した。よって共振成分についてみればコンデンサ電圧Ｖ３の指令値Ｖ３＊は値０を採る。

そして図７に示されたブロック線図から、図１に示された直接形電力変換器は、電圧Ｖｒ（＝｜Ｖｉｎ｜）を外乱とする、コンデンサ電圧Ｖ３についてのフィードバック系として把握できることがわかる。共振成分についてみれば、指令値Ｖ３＊がコンデンサ電圧Ｖ３の目標値となっており、コンデンサ電圧Ｖ３の共振成分が電圧Ｖｒに依らずに、指令値Ｖ３＊の共振成分に追随することにより、コンデンサ電圧Ｖ３が電圧Ｖｒと一致するように制御されることがわかる。これにより、ＬＣフィルタ３の共振による電圧の変動が抑制されることになる。

このように、本実施の形態の制御では抑制電流（これは電流Ｉｂの補正値ｋ・Ｖ３に相当する）をインバータ電流Ｉ４に重畳するのではなく、電流ＩＬ２をコンデンサ電圧Ｖ３で制御する。電流ＩＬ２は昇圧回路４ｂの動作、即ちスイッチＳｌのチョッパリングによって制御されるので、その制御周期はインバータ５の制御周期よりも短い。図２に即して言えば、キャリヤＣ２はキャリヤＣ１よりも周期が短く、コンデンサ電圧Ｖ３による電流ＩＬ２の制御はインバータ５の制御よりも高い周波数で行われる。

以上のことから、本実施の形態によれば、抑制電流を用いてＬＣフィルタ３の共振を抑制しても、インバータ５を制御する制御系のサンプリング、指令値の更新を劣化させないことがわかる。

図８乃至図１１は、直流電圧Ｖｄｃが一定値に制御されているときの、入力電流Ｉｉｎ、電流ＩＬ２、コンデンサ電圧Ｖ３、リアクトル電圧ＶＬの波形を示すグラフである。

図８及び図９は、特許文献３に開示されるような、コンデンサＣ４を充電する期間（特許文献３にいう「受納期間」であって、放電デューティｄｃは零、昇圧デューティｄｌが正）と、コンデンサＣ４を放電させる期間（特許文献３にいう「授与期間」であって放電デューティｄｃは正）とが電圧Ｖｒの半周期毎（即ち単相交流電圧Ｖｉｎの四分の一周期毎）に入れ替わる制御方法（以下、「半周期制御」と仮称する）を採用した場合を示す。

なお、授与期間は、単相交流電圧Ｖｉｎの位相ωｔを導入し、位相ωｔの二倍の余弦値cos（２ωｔ）が正となる期間として、受納期間はこの余弦値cos（２ωｔ）が負となる期間として、それぞれ捉えることもできる。

図１０及び図１１は、特許文献４に開示されるような、放電デューティｄｃが０より大きな期間の少なくとも一部において電流ＩＬ２がコンデンサＣ４を充電する制御方法（以下、「充放電制御」と仮称する）を採用した場合を示す。

図８及び図１０は、いずれも補正値ｋ・Ｖ３を用いた補正を行わない場合を示す。図８では、半周期制御を反映し、電流ＩＬ２が受納期間Ｔ２においてのみ流れ、授与期間Ｔ１において流れない様子が示されている。図１０では、充放電制御を反映し、電流ＩＬ２は特許文献４にいう充電期間と充放電期間との合計となる期間（昇圧デューティｄｌが正となる期間）Ｔ３においてのみ流れ、特許文献４にいう放電期間（昇圧デューティｄｌが零となる期間）Ｔ４において流れない様子が示されている。

図９及び図１１は、いずれも補正値ｋ・Ｖ３を用いた補正を行った場合を示す。図９からは電流ＩＬ２が、図８で示した授与期間Ｔ１においても流れることが示されている。また、図１１からは電流ＩＬ２が、図１０で示した放電期間Ｔ４においても流れることが示されている。

よって、チョッパ制御部１６（図２参照）の処理により、昇圧デューティｄｌは、補正値ｋ・Ｖ３の影響を受け、必ずしも特許文献３にいう授与期間／受納期間や、特許文献４にいう充電期間／放電期間／充放電期間についての定義通りには設定されていない。しかし、以下では簡単のため、補正値ｋ・Ｖ３を用いた補正の有無に拘わらず、「半周期制御」「充放電制御」との仮称を採用する。

図８と図９の比較から理解されるように、半周期制御において補正値ｋ・Ｖ３を用いた補正を導入することにより、入力電流Ｉｉｎにおけるリンギングが低減される。同様に、図１０と図１１の比較から理解されるように、充放電制御において補正値ｋ・Ｖ３を用いた補正を導入することにより、入力電流Ｉｉｎにおけるリンギングが低減される。

このように、半周期制御を採用するか、充放電制御を採用するかに拘わらず、補正値ｋ・Ｖ３を用いた補正を導入することにより、ＬＣフィルタ３の共振による影響を低減できることが視認される。

なお、半周期制御を採用した場合、授与期間Ｔ１では電流指令値Ｉｂ＊は零に設定される。よって授与期間Ｔ１では抑制電流が断続的に流れる（図９参照）。

他方、充放電制御を採用した場合、電流指令値Ｉｂ＊は多くの期間において正となる。よってコンデンサ電圧Ｖ３に依らず、リアクトルＬ４には抑制電流が流れ、ＬＣフィルタ３の共振を抑制する効果が高まる（図１１参照）。

［種々の変形］
Ｃ．ＬＣフィルタ３の位置についての変形．
整流回路２０３において、ダイオード整流器２と、コンデンサＣ３と、リアクトルＬ３との位置関係は上述の例に限定されることはない。ダイオード整流器２それ自体のリアクトル成分、コンデンサ成分は無視できるので、以下の種々の変形が可能である。

図１２はリアクトルＬ３とダイオード整流器２との位置関係の変形を示す回路図である。上述の例示ではリアクトルＬ３はコンデンサＣ３よりもインバータ５から離れて、直接に直流電源線ＬＨへ直列に接続されていた（もちろんリアクトルＬ３は直流電源線ＬＬへ直接に接続されてもよい）。しかし図１２に示された構成では、リアクトルＬ３はコンデンサＣ３よりもインバータ５から離れて、ダイオード整流器２を介して間接に直流電源線ＬＨへ直列に接続される。具体的にはリアクトルＬ３はダイオード整流器２の入力側に対して単相交流電源１と直列に接続される。

かかる構成では、リアクトルＬ３がダイオード整流器２よりもインバータ５から離れており、Ｖｒ＝｜Ｖｉｎ｜−ＶＬ＝Ｖ３が成立する。そこで図４〜図７における電圧Ｖｒを電圧｜Ｖｉｎ｜に読み替えることにより、図１２に示される変形においても上記の実施の形態と同様に図７で示された等価回路が妥当し、上述の作用・効果が得られることは明白である。上記の実施の形態でもこの変形でも電圧｜Ｖｉｎ｜を外乱として捉えることができるからである。

図１３は図１２を更に変形した回路を示す回路図であり、リアクトルＬ３とコンデンサＣ３とダイオード整流器２との位置関係の変形を示す。上述の例示ではコンデンサＣ３は直流電源線ＬＨ，ＬＬの間へ直接に接続されていた。しかし図１３に示された構成では、コンデンサＣ３はダイオード整流器２よりもインバータ５から離れる。具体的にはコンデンサＣ３はダイオード整流器２の入力側に設けられ、コンデンサＣ３とリアクトルＬ３との直列接続に単相交流電圧Ｖｉｎが印加される。

このような構成においては、コンデンサＣ３に流れる電流は交流であって、コンデンサ電圧Ｖ３１の極性は交番する。しかしながら単相交流電圧Ｖｉｎの極性がいずれであっても、コンデンサ電圧Ｖ３１の正の向きを単相交流電圧Ｖｉｎの低電位から高電位に向かう方向に採ることによって上記実施の形態にいうコンデンサ電圧Ｖ３を得ることができる。よってこの構成においても、図４〜７の等価回路における電圧Ｖｒを電圧｜Ｖｉｎ｜と読み替えることによって、図７の等価回路が妥当することは明白である。

しかも図１３に示された構成では、ダイオード整流器２が電流阻止部４ｃ、例えばダイオードＤ４３の機能をも担うので、電流阻止部４ｃが不要となる利点がある。

図１４は図１３を更に変形した回路を示す回路図であり、ダイオード整流器２の変形を示す回路図である。ここではダイオード整流器２のうち、高電位側の一対のダイオードが充放電回路４に入力するものと、インバータ５に接続されるものとの二組に分かれている。

具体的には、ダイオード整流器２は、ダイオードＤ２１ａ，Ｄ２１ｂ，Ｄ２２，Ｄ２３ａ，Ｄ２３ｂ，Ｄ２４を備えている。ダイオードＤ２１ａ，Ｄ２１ｂのアノードは共通してコンデンサＣ３の一端に接続され、ダイオードＤ２３ａ，Ｄ２３ｂのアノードは共通してコンデンサＣ３の他端に接続される。ダイオードＤ２１ａ，Ｄ２３ａのカソードは共通して直流電源線ＬＨに接続され、ダイオードＤ２１ｂ，Ｄ２３ｂのカソードはいずれも、リアクトルＬ４を介してスイッチＳｌに接続される。つまり、図１３に示された構成では、図１４に示された回路に対し、ダイオードＤ２１がダイオードＤ２１ａ，Ｄ２１ｂを兼用し、ダイオードＤ２３がダイオードＤ２３ａ，Ｄ２３ｂを兼用している。但し、充放電回路４において、リアクトルＬ４は直流電源線ＬＨと直接には接続されない。

かかる構成では、ダイオードＤ２１ａ，Ｄ２３ａ，Ｄ２２，Ｄ２４は直流電源線ＬＨへと電圧Ｖｒを印加するブリッジ回路を構成し、ダイオードＤ２１ｂ，Ｄ２３ｂ、Ｄ２２，Ｄ２４は直流電源線ＬＨへと電圧Ｖｒを印加するブリッジ回路を構成し、ダイオード整流器２はこれら二つのブリッジ回路を含む、と把握できる。このような構成においても上記の各実施の形態の作用・効果が得られることは明白である。

図１５は、図１３及び図１４のいずれでも示されるように、コンデンサＣ３がダイオード整流器２よりもインバータ５から離れ、具体的にはダイオード整流器２の入力側に設けられた場合に、図２で示された共振抑制制御部１５と代替して採用される共振抑制制御部１５１の構成及びＬＣフィルタ３の周辺を例示するブロック図である。

ここではコンデンサ電圧Ｖ３１は、コンデンサＣ３とダイオードＤ２３のアノードとダイオードＤ２４のカソードとの接続点の電位を基準とした、コンデンサＣ３とダイオードＤ２１のアノードとダイオードＤ２２のカソードとの接続点の電位として採用される。

共振抑制制御部１５１にはコンデンサ電圧Ｖ３１及び単相交流電圧Ｖｉｎ（より正確にはそれぞれの値）が入力される。共振抑制制御部１５１は極性判定部１５ｂを有し、これは単相交流電圧Ｖｉｎの、一方向における（例えば図１５において矢印で示される単相交流電圧Ｖｉｎの方向）極性を判断し、その正負に応じてそれぞれ値１，−１を出力する。かかる判断には単相交流電圧Ｖｉｎの正負を用いてもよいし、その位相を用いてもよい。ここでは単相交流電圧Ｖｉｎの基準には、ダイオードＤ２３のアノードとダイオードＤ２４のカソードとの接続点の電位が採用される。

共振抑制制御部１５１は乗算器１５ａ，１５ｃをも有している。乗算器１５ａはコンデンサ電圧Ｖ３１に対して極性判定部１５ｂの出力を乗算する。これにより乗算器１５ａからは上述の実施の形態にいうコンデンサ電圧Ｖ３が得られる。乗算器１５ｃはコンデンサ電圧Ｖ３と所定値ｋとの積を乗算し、補正値ｋ・Ｖ３が得られる。

もちろん極性判定部１５ｂが単相交流電圧Ｖｉｎの極性を判断し、その正負に応じてそれぞれ値ｋ，−ｋを出力することもでき、その場合には乗算器１５ｃは不要である。また、上述の実施の形態での共振抑制制御部１５は、乗算器１５ａと極性判定部１５ｂとを削除した構成であると見ることもできる。

このような構成においても上記の実施の形態の作用・効果が得られることは明白である。

Ｄ．コンデンサ電圧Ｖ３の脈動分についての変形．
上述の様に、コンデンサ電圧Ｖ３が増大するほど電流ＩＬ２を増大させることにより、抑制電流を用いてＬＣフィルタ３の共振を抑制することができる。そして図６及び図７の等価回路では、共振成分に着目しており、指令値Ｖ３＊の共振成分の値を０とする制御を採用した。

しかしながら、コンデンサ電圧Ｖ３は、上述の様に電圧Ｖｒの脈動の周期と同じ周期で脈動する。具体的には単相交流電圧Ｖｉｎは振幅Ｖｍと正弦値sin（ωｔ）との積（但しｔは時間）で表せて、コンデンサ電圧Ｖ３は絶対値｜sin（ωｔ）｜に比例して脈動する。

よってこの脈動について考慮しないまま、コンデンサ電圧Ｖ３が増大するほど電流ＩＬ２を増大させることは、共振抑制に無関係な電流ＩＬ２を増大させることになる。よって当該変形では、コンデンサ電圧Ｖ３から絶対値｜sin（ωｔ）｜に比例して脈動する値を減じた値に所定値ｋを乗算して補正値を求めることを提案する。もちろん、この場合においても、その共振成分の値は０である。

図１６は図１又は図１２で示された直接形電力変換器の制御に採用される制御装置１０の構成（図２）のうち、共振抑制制御部１５と代替して採用される共振抑制制御部１５２の構成を例示するブロック図である。図１７は共振抑制制御部１５として共振抑制制御部１５２を採用した場合の、図５に対応するブロック線図である。

共振抑制制御部１５２は、乗算器１５ｃ、減算器１５ｄ、脈動値生成部１５ｅを備える。但し当該変形では、共振抑制制御部１５２はコンデンサ電圧Ｖ３のみならず、電源角速度ωも入力する。

脈動値生成部１５ｅは、電源角速度ωに基づいて脈動値Ｖ３＊＊を生成する。脈動値Ｖ３＊＊は絶対値｜sin（ωｔ）｜と比例係数Ｖ＾との積であり、比例係数Ｖ＾は適宜の正値に選定される。

減算器１５ｄはコンデンサ電圧Ｖ３から脈動値Ｖ３＊＊を減じることにより、電圧Ｖｒの脈動に起因した脈動成分が低減された電圧Ｖ３０を得る。乗算器１５ｃは電圧Ｖ３０に対して所定値ｋを乗算し、補正値ｋ・Ｖ３０が得られる。このようにして得られた補正値ｋ・Ｖ３０は、上記実施の形態の補正値ｋ・Ｖ３に代替して用いられる。

従って、電圧Ｖｒの脈動に起因した電流ＩＬ２の変動は、その抑制される程度が比例係数Ｖ＾に依存するものの、脈動値Ｖ３＊＊を上述のように設定することで抑制される。

もちろん、比例係数Ｖ＾に負値を採用し、減算器１５ｄに代替して加算器を採用しても上記の電流ＩＬ２についての効果を得ることができることは明白である。

図１８は図１５で示された共振抑制制御部１５１に代替して採用できる共振抑制制御部１５３の構成を示すブロック図である。共振抑制制御部１５３は、共振抑制制御部１５１に対して、共振抑制制御部１５２が有していた減算器１５ｄと脈動値生成部１５ｅとを追加した構成を備えている。

コンデンサ電圧Ｖ３１（図１３、図１４参照）と、極性判定部１５ｂの出力は乗算器１５ａで乗算され、電圧Ｖ３が得られる。電圧Ｖ３から、乗算器１５ｃ、減算器１５ｄ、脈動値生成部１５ｅを用いて補正値ｋ・Ｖ３０が得られることは図１６を用いて説明したとおりである。

このようにして、図１３又は図１４で示された直接形電力変換器に対しても、共振抑制に無関係な電流ＩＬ２の増大を抑制することができる。

脈動値Ｖ３＊＊として、絶対値｜sin（ωｔ）｜に比例して脈動する値に限らず、正弦値sin（２ωｔ）など、電源角速度ωの二倍の角速度で変動する値を採用しても、電圧Ｖｒの脈動に起因した電流ＩＬ２の変動を抑制できることは明白である。

Ｅ．補正値についての変形．
前節では、コンデンサ電圧Ｖ３が絶対値｜sin（ωｔ）｜に比例して脈動することに着目し、これが電流ＩＬ２の共振抑制に影響しない技術を提案した。これはいわば、コンデンサ電圧Ｖ３の周波数成分のうち、電源角速度の二倍の成分を小さくして補正値を求めた技術であると言える。

通常、ＬＣフィルタ３の共振周波数は電源角速度周波数の二倍よりも高いので、共振成分について電流ＩＬ２を制御する観点では、共振周波数よりも低い周波数成分を補正値から除去すれば、前節と同様の効果が得られる。

よって当該変形では、コンデンサ電圧Ｖ３のフィードバックにおいて、共振周波数よりも低い周波数をカットすることを提案する。

図１９は図１又は図１２で示された直接形電力変換器の制御に採用される制御装置１０の構成（図２）のうち、共振抑制制御部１５として採用される共振抑制制御部１５４の構成を例示するブロック図である。図２０は共振抑制制御部１５として共振抑制制御部１５４を採用した場合の、図５に対応するブロック線図である。

共振抑制制御部１５４は、乗算器１５ｃ、ハイパスフィルタ１５ｆを備える。ハイパスフィルタ１５ｆのカットオフ周波数は電源角速度ωの二倍に対応する周波数（ω／π）よりも高く、ＬＣフィルタ３の共振周波数よりも低く設定される。

ハイパスフィルタ１５ｆはコンデンサ電圧Ｖ３の低域成分を低減して電圧Ｖ３２を得る。乗算器１５ｃは電圧Ｖ３２に所定値ｋを乗算して補正値ｋ・Ｖ３２を得る。

電圧Ｖ３２は電圧Ｖｒの脈動の影響を受けないので、補正値ｋ・Ｖ３２も電圧Ｖｒの脈動の影響を受けない。よって共振抑制に無関係な電流ＩＬ２の増大を抑制することができる。

図２１は図１５で示された共振抑制制御部１５１に代替して採用できる共振抑制制御部１５５の構成を示すブロック図である。共振抑制制御部１５５は、共振抑制制御部１５１に対して、共振抑制制御部１５４が有していたハイパスフィルタ１５ｆを追加した構成を備えている。

コンデンサ電圧Ｖ３１（図１３、図１４参照）と、極性判定部１５ｂの出力は乗算器１５ａで乗算され、電圧Ｖ３が得られる。電圧Ｖ３から、乗算器１５ｃ、ハイパスフィルタ１５ｆを用いて補正値ｋ・Ｖ３２が得られることは図１９を用いて説明したとおりである。

このようにして、図１３又は図１４で示された直接形電力変換器に対しても、共振抑制に無関係な電流ＩＬ２の増大を抑制することができる。

Ｆ．リアクトル電圧ＶＬを用いた変形．
ＶＬ＝Ｖｒ−Ｖ３の関係があるので、リアクトル電圧ＶＬを用いて、更に補正値ｑ・ＶＬ（ｑ＞０）を用いた補正を導入することができる。リアクトル電圧ＶＬは公知の技術によって検出される。

図２２は当該変形における、ブロック１０ａのうち、共振抑制制御部１５及びチョッパ制御部１６の近傍のみを示すブロック図である。当該変形におけるブロック１０ａは、図２に示されたブロック１０ａに対して、共振抑制制御部１８を追加し、加算器１７を加減算器１７ａに置換した構成を有している。

共振抑制制御部１８はリアクトル電圧ＶＬが高いほど大きい補正値を出力する。例えばリアクトル電圧ＶＬと所定値ｑとの積を補正値ｑ・ＶＬとして出力する。この補正値ｑ・ＶＬはリアクトル電圧ＶＬに正比例する、とも言える。

加減算器１７ａは上述の補正値ｋ・Ｖ３０もしくは補正値ｋ・Ｖ３２と電流指令値Ｉｂ＊とを加算し、更に補正値ｑ・ＶＬを減算する。ここで補正値ｑ・ＶＬを加算ではなく減算に供するのは、ある電圧Ｖｒに対してリアクトル電圧ＶＬとコンデンサ電圧Ｖ３とはその変動する方向が逆だからである。

加減算器１７ａは、補正された電流指令値（Ｉｂ＊＋ｋ・Ｖ３０−ｑ・ＶＬ）または補正された電流指令値（Ｉｂ＊＋ｋ・Ｖ３２−ｑ・ＶＬ）をチョッパ制御部１６に入力する。チョッパ制御部１６は当該補正された電流指令値に基づいて昇圧デューティｄｌを出力する。

この変形は、上述の実施の形態あるいは他の変形において、電流指令値Ｉｂ＊が、リアクトル電圧ＶＬが大きいほど低減される指令値（Ｉｂ＊−ｑ・ＶＬ）に置換されて採用されたものと把握することができる。

図２３は図２２に示された構成を採用し、かつ共振抑制制御部１５が補正値ｋ・Ｖ３０を出力する場合の、図５に対応するブロック線図である。

図２４及び図２５は当該変形において直流電圧Ｖｄｃが一定値に制御されているときの、入力電流Ｉｉｎ、電流ＩＬ２、コンデンサ電圧Ｖ３、リアクトル電圧ＶＬの波形を示すグラフである。図２４は半周期制御が、図２５は充放電制御が、それぞれ採用された場合の波形を示す。

このような補正値ｑ・ＶＬを採用することは、補正値ｋ・Ｖ３０、あるいは補正値ｋ・Ｖ３２の採用で招来される効果を高める観点で望ましい。リアクトル電圧ＶＬはコンデンサ電圧Ｖ３よりも、単相交流電圧Ｖｉｎや電圧Ｖｒの基本周波数成分の脈動の影響を受けにくいからである。

逆に、補正値ｋ・Ｖ３０、あるいは補正値ｋ・Ｖ３２を採用することは、補正値ｑ・ＶＬのみを採用する場合と比較して、単相交流電圧Ｖｉｎに重畳するサージの影響を受けにくい観点で望ましい。リアクトル電圧ＶＬよりもコンデンサ電圧Ｖ３の方が、サージの影響を受けにくいからである。

この変形においても「Ｅ．補正値についての変形．」で説明したように、コンデンサ電圧Ｖ３のフィードバックにおいて、共振周波数よりも低い周波数をカットして補正値ｋ・Ｖ３２を得てもよい。図２６は図２２に示された構成を採用し、かつ共振抑制制御部１５が補正値ｋ・Ｖ３２を出力する場合の、図５に対応するブロック線図である。

Ｇ．上位概念としての説明．
以上の実施の形態、変形について上位概念として述べると以下のように表現することができる。

直接形電力変換器は、第１電源線（ＬＨ）と；前記第１電源線よりも低い電位が印加される第２電源線（ＬＬ）と；単相交流電圧（Ｖｉｎ）が印加される入力側と、前記第１電源線及び前記第２電源線が接続される出力側とを有する整流回路（２０３）と、前記整流回路の前記出力側で前記第１電源線と前記第２電源線との間に設けられた充放電回路（４）と；前記第１電源線と前記第２電源線との間の電圧たる直流電圧（Ｖｄｃ）が入力されるインバータ（５）とを備える。

前記整流回路は、単相全波整流を行うダイオード整流器（２）と；前記第１電源線と前記第２電源線との間へ直接もしくは前記ダイオード整流器を介して間接に接続される第１コンデンサ（Ｃ３）と；前記第１電源線もしくは前記第２電源線に対して、前記第１コンデンサよりも前記インバータから離れて、直接もしくは前記ダイオード整流器を介して直列に接続される第１リアクトル（Ｌ３）とを有する。

前記充放電回路は、前記第１電源線と前記第２電源線との間に設けられる第２コンデンサ（Ｃ４）を含み、可制御の時比率（ｄｃ）で前記第２コンデンサを放電するバッファ回路（４ａ）と；前記整流回路が出力する整流電圧（Ｖ３，Ｖｒ）を昇圧して前記第２コンデンサを充電する昇圧回路（４ｂ）とを有する。前記充放電回路の制御方法の第１の態様では、前記昇圧回路に入力する直流電流（ＩＬ２）を、前記第１コンデンサの電圧（Ｖ３）が高いほど増大する。

前記放電回路の制御方法の第２の態様では、その第１の態様において、前記第１コンデンサ（Ｃ３）は前記第１電源線（ＬＨ）と前記第２電源線（ＬＬ）との間へ直接に接続され、前記第１コンデンサの電圧（Ｖ３）の極性は、前記第２電源線から前記第１電源線に向かう方向が正に採用される。

前記放電回路の制御方法の第３の態様では、その第１の態様において、前記第１コンデンサ（Ｃ３）は前記ダイオード整流器（２）よりも前記インバータ（５）から離れ、前記第１コンデンサの電圧（Ｖ３）の極性は、前記単相交流電圧（Ｖｉｎ）の低電位から高電位へ向かう方向が正に採用される。

前記放電回路の制御方法の第４の態様では、その第１〜第３の態様のいずれかにおいて、前記直流電流（ＩＬ２）の第１指令値（Ｉｂ＊；Ｉｂ＊−ｑ・ＶＬ）に、前記第１コンデンサ（Ｃ３）の電圧（Ｖ３）に比例する補正値（ｋ・Ｖ３）を加えて得られる第２指令値（Ｉｂ＊＋ｋ・Ｖ３）を目標値として、前記直流電流（ＩＬ２）が制御される。

前記放電回路の制御方法の第５の態様では、その第１〜第３の態様のいずれかにおいて、前記直流電流（ＩＬ２）の第１指令値（Ｉｂ＊：Ｉｂ＊−ｑ・ＶＬ）に、前記第１コンデンサ（Ｃ３）の電圧（Ｖ３）から前記単相交流電圧（Ｖｉｎ）の角速度（ω）の二倍の値の角速度の成分を低減した電圧（Ｖ３０，Ｖ３２）に比例する補正値（ｋ・Ｖ３０，ｋ・Ｖ３２）を加えて得られる第２指令値（Ｉｂ＊＋ｋ・Ｖ３０，Ｉｂ＊＋ｋ・Ｖ３２）を目標値として、前記直流電流（ＩＬ２）が制御される。

前記放電回路の制御方法の第６の態様では、その第４の態様または第５の態様において、前記第１指令値（Ｉｂ＊−ｑ・ＶＬ）は、前記第１リアクトルの電圧（ＶＬ）が高いほど低減される。

前記放電回路の制御方法の第７の態様では、その第４〜第６の態様のいずれかにおいて、前記昇圧回路（４ｂ）は前記直流電流（ＩＬ２）が流れる第２リアクトル（Ｌ４）を有し、前記直流電流を前記第２コンデンサ（Ｃ４）へ出力するか否かのチョッパリングを行う。前記第２指令値（Ｉｂ＊＋ｋ・Ｖ３）と、前記第２コンデンサ（Ｃ４）の電圧（Ｖｃ）と、前記単相交流電圧（Ｖｉｎ）と、前記第２リアクトルのインダクタンス（Ｌｍ）とを用いて決定される時比率（ｄｌ）を、所定のキャリヤ（Ｃ２）と比較した結果に基づいて、前記チョッパリングが行なわれる。

前記放電回路の制御方法の第８の態様では、その第１〜第７の態様のいずれかにおいて、前記バッファ回路（４ａ）は、前記単相交流電圧（Ｖｉｎ）の位相（ωｔ）の二倍の余弦値（cos（２ωｔ））が負となる期間において前記第１コンデンサ（Ｃ３）を充電し、前記余弦値が正となる期間において前記第１コンデンサを放電する。

前記放電回路の制御方法の第９の態様では、その第１〜第７の態様のいずれかにおいて、前記バッファ回路（４ａ）による前記第１コンデンサ（Ｃ３）の充電は、少なくとも、前記時比率（ｄｃ）が０よりも大きい期間の一部において行われる。

前記放電回路の制御方法の第７の態様によって制御される前記充放電回路（４）を制御する装置（１０）は、前記第１指令値（Ｉｂ＊）に前記補正値（ｋ・Ｖ３）を加えて前記第２指令値（Ｉｂ＊＋ｋ・Ｖ３）を得る加算器（１７）と、前記第２指令値と前記第２コンデンサ（Ｃ４）の電圧（Ｖｃ）と、前記単相交流電圧（Ｖｉｎ）と、前記第２リアクトルのインダクタンス（Ｌｍ）とを用いて前記時比率（ｄｌ）を決定するチョッパ制御部（１６）と、前記時比率と前記キャリヤ（Ｃ２）とを比較して、前記チョッパリングを制御する制御信号（ＳＳｌ）を出力する比較器（１４）とを備える。

前記放電回路の制御方法の第１〜第９の態様のいずれかによって制御される前記充放電回路は、前記第１電源線又は前記第２電源線に設けられ、前記バッファ回路（４ａ）から前記第１コンデンサ（Ｃ３）へと電流が流れることを阻止する電流阻止部（４ｃ）を更に有する。

前記直接形電力変換器は、前記充放電回路（４）と、前記第１電源線（ＬＨ）と、前記第２電源線（ＬＬ）と、前記ダイオード整流器（２）と、前記第１コンデンサ（Ｃ３）と、前記第１リアクトル（Ｌ３）と、前記インバータ（５）とを備える。

２ ダイオード整流器
４ 充放電回路
４ａ バッファ回路
４ｂ 昇圧回路
４ｃ 電流阻止部
５ インバータ
１０ 制御装置
１４ 比較器
１６ チョッパ制御部
１７ 加算器
２０３ 整流回路
Ｃ３，Ｃ４ コンデンサ
Ｌ３，Ｌ４ リアクトル
ＬＨ，ＬＬ 直流電源線
Ｓｃ，Ｓｌ トランジスタ（スイッチ）

Claims (6)

1. 第１電源線（ＬＨ）と；
   前記第１電源線よりも低い電位が印加される第２電源線（ＬＬ）と；
   単相交流電圧（Ｖｉｎ）が印加される入力側と、前記第１電源線及び前記第２電源線が接続される出力側とを有する整流回路（２０３）と、
   前記整流回路の前記出力側で前記第１電源線と前記第２電源線との間に設けられた充放電回路（４）と；
   前記第１電源線と前記第２電源線との間の電圧たる直流電圧（Ｖｄｃ）が入力されるインバータ（５）と
   を備え、
   前記整流回路は、
   単相全波整流を行うダイオード整流器（２）と；
   前記第１電源線と前記第２電源線との間へ直接もしくは前記ダイオード整流器を介して間接に接続される第１コンデンサ（Ｃ３）と；
   前記第１電源線もしくは前記第２電源線に対して、前記第１コンデンサよりも前記インバータから離れて、直接もしくは前記ダイオード整流器を介して直列に接続される第１リアクトル（Ｌ３）とを有し、
   前記充放電回路は、
   前記第１電源線と前記第２電源線との間に設けられる第２コンデンサ（Ｃ４）を含み、可制御の時比率（ｄｃ）で前記第２コンデンサを放電するバッファ回路（４ａ）と；
   前記整流回路が出力する整流電圧（Ｖ３，Ｖｒ）を昇圧して前記第２コンデンサを充電する昇圧回路（４ｂ）と
   を有する直接形電力変換器における前記充放電回路を制御する方法であって、
   前記昇圧回路に入力する直流電流（ＩＬ２）を、前記第１コンデンサの電圧（Ｖ３）が高いほど増大する、充放電回路の制御方法。
2. 前記直流電流（ＩＬ２）を、前記第１リアクトルの電圧（ＶＬ）が高いほど低減する、請求項１記載の充放電回路の制御方法。
3. 前記第１コンデンサ（Ｃ３）は前記第１電源線（ＬＨ）と前記第２電源線（ＬＬ）との間へ直接に接続され、前記第１コンデンサの電圧（Ｖ３）の極性は、前記第２電源線から前記第１電源線に向かう方向が正に採用される、請求項１又は請求項２に記載の充放電回路の制御方法。
4. 前記第１コンデンサ（Ｃ３）は前記ダイオード整流器（２）よりも前記インバータ（５）から離れ、前記第１コンデンサの電圧（Ｖ３）の極性は、前記単相交流電圧（Ｖｉｎ）の低電位から高電位へ向かう方向が正に採用される、請求項１又は請求項２に記載の充放電回路の制御方法。
5. 請求項１〜４のいずれか一つに記載の充放電回路の制御方法によって制御される前記充放電回路であって、
   前記第１電源線又は前記第２電源線に設けられ、前記バッファ回路（４ａ）から前記第１コンデンサ（Ｃ３）へと電流が流れることを阻止する電流阻止部（４ｃ）
   を更に有する充放電回路（４）。
6. 請求項５記載の充放電回路（４）と、前記第１電源線（ＬＨ）と、前記第２電源線（ＬＬ）と、前記ダイオード整流器（２）と、前記第１コンデンサ（Ｃ３）と、前記第１リアクトル（Ｌ３）と、前記インバータ（５）とを備える、直接形電力変換器。

Images