JP7206491B2 - 直接形電力変換器用の制御装置 - Google Patents

Description

本開示は電力を変換する技術に関する。

単相交流電源から得られる電力には、電源周波数の２倍の周波数で脈動する成分が存在する。整流回路を用いて一定の直流電圧を得るために、大容量のエネルギー蓄積要素が望まれる。

アクティブバッファを構成するコンデンサを、スイッチング素子を介して直流リンクに接続し、インバータに電圧を印加する電圧源として機能させる技術が提案されている。

本開示に関連する先行技術文献として特許文献１を挙げる。

特許５９２０５２０号公報

インバータが、例えばモータを駆動する場合、インバータに流れる電流には高調波が含まれる。例えば当該高調波は当該モータを駆動させる周波数の整数倍の周波数をもつ。

本開示にかかる技術は、電力変換器に流れる電流の高調波成分を低減する技術を提供する。

本開示の制御装置は直接形電力変換器（１００）を制御する制御装置（１０）であって、前記直接形電力変換器は、直流リンク（７）と、単相交流電圧（Ｖｉｎ）が印加される入力端子対と、前記直流リンクに接続される出力端子対（３Ａ，３Ｂ）とを有し、全波整流を行う整流回路（３）と、前記整流回路から充電され、前記直流リンクへ放電する充放電回路（４）と、前記直流リンクにおける直流電圧を交流電圧（Ｖｕ，Ｖｖ，Ｖｗ）に変換するインバータ（５）とを備える。

本開示の制御装置の第１の態様は、前記整流回路から前記直流リンクへ第１電流（ｉｒｅｃ１）が流れるデューティである第１デューティ（ｄｒｅｃ）と、前記充放電回路から前記直流リンクに第２電流（ｉｃ）が流れるデューティである第２デューティ（ｄｃ）とを生成するデューティ生成部（１１）と、前記第１デューティ（ｄｒｅｃ）と、前記第２デューティ（ｄｃ）と、前記インバータの変調率の指令値（ｋ１，ｋ２）とを用いて、前記インバータの動作を制御する制御信号（ＳＳｕｐ，ＳＳｖｐ，ＳＳｗｐ，ＳＳｕｎ，ＳＳｖｎ，ＳＳｗｎ）を出力するインバータ制御部（１０ｂ）とを備える。

前記指令値は、少なくとも第１期間（Ｔｒｅｃ）において、第１直流成分（ｋｓ－ｋｓ６）と、前記交流電圧の基本周波数（φ／２πｔ）の６倍の周波数である第２周波数（６φ／２πｔ）の交流成分（ｋｓ６・cos（６φ／２πｔ）＋θ）とを有する。前記第１期間は前記第１電流が流れる期間である。

本開示の制御装置の第２の態様はその第１の態様であって、第２の態様において前記指令値は、少なくとも第２期間（Ｔｃ）において第２直流成分（ｋｓ）のみを有する。前記第２期間は前記第２電流が流れる期間である。

本開示の制御装置の第３の態様はその第１の態様または第２の態様であって、第３の態様において前記直接形電力変換器は、前記整流回路と前記直流リンクとの間に設けられるフィルタ（２）を更に備える。前記第１電流（ｉｒｅｃ１）は前記フィルタを介して前記整流回路から前記直流リンクへ流れ、前記直流リンクは第１直流電源線（ＬＨ）および第２直流電源線（ＬＬ）を含む。

前記フィルタは、前記インバータと前記整流回路との間で前記第１直流電源線または前記第２直流電源線と直列に接続されるリアクトル（Ｌ２）と、前記出力端子対の間で前記リアクトルと直列に接続されるコンデンサ（Ｃ２）とを有する。

前記充放電回路（４）を充電する第３電流（ｉＬ）は、前記リアクトルの電圧（ＶＬ）が高いほど低減する。

この開示にかかる直接形電力変換器用の制御装置によれば、電力変換器に流れる電流の高調波成分が低減される。

直接形電力変換器の構成を例示するブロック図である。 直接形電力変換器の等価回路を示す回路図である。 放電回路およびインバータの動作を示すグラフである。 直接形電力変換器の一部の等価回路を示す回路図である。 図４の等価回路をブロック図として書き直した図である。 図５のブロック図に等価変換を行ったブロック図である。 図６のブロック図に等価変換を行ったブロック図である。 図７のブロック図に等価変換を行ったブロック図である。 図８のブロック図に等価変換を行ったブロック図である。 図９のブロック図に等価変換を行ったブロック図である。 図１０のブロック図に等価変換を行ったブロック図である。 電流の歪みを示すスペクトルである。 電流の歪みを示すスペクトルである。 制御系のゲインと歪率との関係を示すグラフである。 制御系のゲインと歪率との関係を示すグラフである。 同期機の回転速度と変調率との関係を示すグラフである。 制御装置の概念的な構成の一例を示すブロック図である。

｛Ａ．電力変換器およびその制御装置の構成｝
図１は直接形電力変換器１００の構成を例示するブロック図である。当該直接形電力変換器１００に、本開示にかかる制御技術を適用することができる、当該直接形電力変換器１００は、整流回路３と、フィルタ２と、充放電回路４と、インバータ５と、直流リンク７とを備える。

整流回路３には単相交流電源１から単相交流電圧Ｖｉｎ（＝Ｖｍ・sin（ωｔ））が入力される。整流回路３は単相交流電圧Ｖｉｎを単相全波整流した後の整流電圧Ｖｒｅｃ（＝｜Ｖｉｎ｜）を得て、整流電圧Ｖｒｅｃをフィルタ２へ出力する。整流回路３には単相交流電源１から電流Ｉｉｎが流れ込む。整流回路３は電流ｉｒｅｃ（＝｜Ｉｉｎ｜；Ｉｉｎ＝Ｉｍ・sin（ωｔ））を出力する。

整流回路３は例えばダイオードブリッジを採用し、ダイオードＤ３１～Ｄ３４を備える。ダイオードＤ３１～Ｄ３４はブリッジ回路を構成する。

フィルタ２は、リアクトルＬ２とコンデンサＣ２とを備えている。コンデンサＣ２は整流回路３の出力端子対３Ａ，３Ｂの間でリアクトルＬ２と直列に接続される。

リアクトルＬ２の一端は整流回路３の出力端子対３Ａ，３Ｂのうちの高電位端３Ａ、具体的にはダイオードＤ３１，Ｄ３３のカソードの両方に接続される。リアクトルＬ２の他端はコンデンサＣ２を介して、整流回路３の出力端子対３Ａ，３Ｂのうちの低電位端３Ｂ、具体的にはダイオードＤ３２，Ｄ３４のアノードの両方に接続される。

フィルタ２では、リアクトルＬ２とコンデンサＣ２との直列接続において整流電圧Ｖｒｅｃが入力され、コンデンサＣ２が支持する電圧Ｖ２が出力される。

直流リンク７は直流電源線ＬＬと、直流電源線ＬＬよりも電位が高い直流電源線ＬＨとを有する。直流電源線ＬＨは、後述する逆電流阻止回路８とリアクトルＬ２とを介して、整流回路３の高電位端３Ａに接続される。直流電源線ＬＬは整流回路３の低電位端３Ｂに接続される。

リアクトルＬ２は、インバータ５と整流回路３との間で直流電源線ＬＨまたは直流電源線ＬＬと直列に接続される。

充放電回路４は放電回路４ａ、充電回路４ｂを有する。充放電回路４は整流回路３および直流リンク７との間で電力を授受するアクティブバッファとして機能する。

放電回路４ａはバッファコンデンサとしてコンデンサＣ４を含み、充電回路４ｂは電圧Ｖ２を昇圧してコンデンサＣ４を充電する。

放電回路４ａはダイオードＤ４２と、ダイオードＤ４２と逆並列接続されたトランジスタ（ここでは絶縁ゲート型バイポーラトランジスタ：以下「ＩＧＢＴ」と略記）Ｓｃとを更に含んでいる。トランジスタＳｃはコンデンサＣ４に対して直流電源線ＬＨ側で、直流電源線ＬＨ，ＬＬの間で直列に接続されている。

ここで逆並列接続とは、順方向が相互に逆となって並列に接続されていることを指す。具体的にはトランジスタＳｃの順方向は直流電源線ＬＬから直流電源線ＬＨへと向かう方向であり、ダイオードＤ４２の順方向は直流電源線ＬＨから直流電源線ＬＬへと向かう方向である。トランジスタＳｃとダイオードＤ４２とはまとめて一つのスイッチ素子（スイッチＳｃ）として把握することができる。スイッチＳｃの導通によってコンデンサＣ４が直流リンク７に接続され、コンデンサＣ４が放電して直流リンク７へと電流ｉｃを流す。

充電回路４ｂは、例えばダイオードＤ４０と、リアクトルＬ４と、トランジスタ（ここではＩＧＢＴ）ＳＬとを含んでいる。ダイオードＤ４０は、カソードと、アノードとを備え、当該カソードはスイッチＳｃとコンデンサＣ４との間に接続される。かかる構成はいわゆる昇圧チョッパとして知られている。

リアクトルＬ４は高電位端３ＡとダイオードＤ４０のアノードとの間に接続される。トランジスタＳＬは直流電源線ＬＬとダイオードＤ４０のアノードとの間に接続される。トランジスタＳＬにはダイオードＤ４１が逆並列接続されており、両者をまとめて一つのスイッチ素子（スイッチＳＬ）として把握することができる。具体的にはトランジスタＳＬの順方向は高電位端３Ａから低電位端３Ｂへと向かう方向であり、ダイオードＤ４１の順方向は低電位端３Ｂから高電位端３Ａへと向かう方向である。

コンデンサＣ４は充電回路４ｂにより充電され、コンデンサＣ４の両端の電圧Ｖｃ（以下、単に「両端電圧」とも称す）は整流電圧Ｖｒｅｃよりも高い。スイッチＳＬは、自身が導通することにより、リアクトルＬ４に整流回路３を（フィルタ２を考慮すればリアクトルＬ２を介して）接続してリアクトルＬ４にエネルギーを蓄積する。具体的には高電位端３ＡからスイッチＳＬを経由して低電位端３Ｂへと電流を流すことによってリアクトルＬ４にエネルギーが蓄積される。その後にスイッチＳＬをオフすることによって当該エネルギーがダイオードＤ４０を経由してコンデンサＣ４に蓄積される。

両端電圧Ｖｃは整流電圧Ｖｒｅｃより高いので、基本的にはダイオードＤ４２には電流が流れない。従ってスイッチＳｃの導通／非導通は専らトランジスタＳｃのそれに依存する。ここで、ダイオードＤ４２は両端電圧Ｖｃが整流電圧Ｖｒｅｃより低い場合の逆耐圧を確保するとともに、インバータ５が異常停止したときに誘導性負荷６から直流リンク７へ還流する電流を逆導通させるように作用する。

また、ダイオードＤ４１の順方向は低電位端３Ｂから高電位端３Ａに向う方向であるので、基本的にはダイオードＤ４１には電流が流れない。従ってスイッチＳＬの導通／非導通は専らトランジスタＳＬのそれに依存する。ここで、ダイオードＤ４１は逆耐圧や逆導通をもたらすためのダイオードであり、ＩＧＢＴで実現されるトランジスタＳＬに内蔵されるダイオードとして例示したが、ダイオードＤ４１それ自体は回路動作には関与しない。

逆電流阻止回路８はフィルタ２と直流電源線ＬＨとの間に設けられ、放電回路４ａからフィルタ２へと逆流する電流を阻止する。逆電流阻止回路８は例えばダイオードＤ４３で実現される。ダイオードＤ４３のアノードはフィルタ２、より具体的にはリアクトルＬ２を介して高電位端３Ａに接続される。ダイオードＤ４３のカソードは直流電源線ＬＨに接続される。かかる逆電流阻止回路８は例えば特許第５７７２９１５号公報（以下「特許文献２」と称す）によって公知である。

整流回路３から逆電流阻止回路８を介して直流電源線ＬＨへ流れる電流ｉｒｅｃ１と、整流回路３から充放電回路４へ（具体的には充電回路４ｂへ）流れる電流ｉＬと、コンデンサＣ２に流れる電流Ｉ２とを導入すると、整流回路３から出力される電流ｉｒｅｃは、電流ｉｒｅｃ１，ｉＬ，Ｉ２の和である。リアクトルＬ４には電流ｉＬが流れ、ｉＬ＝ｉｒｅｃ－ｉｒｅｃ１－Ｉ２の関係にある。電流ｉＬは例えば周知の電流センサによって測定できる。

両端電圧Ｖｃは整流電圧Ｖｒｅｃより高いので、スイッチＳｃが導通するときには電流ｉｒｅｃ１は値０をとる。

なお、リアクトルＬ４を、リアクトルＬ２を介さずに高電位端３Ａへ直接に接続することもできる。この場合、フィルタ２には電流ｉＬが流れない。フィルタ２の電流容量を低減し、ひいてはフィルタ２を小型化する観点ではリアクトルＬ４をフィルタ２よりも整流回路３に近い側に接続することが望ましい。

インバータ５は直流リンク７における、より具体的には直流電源線ＬＨ，ＬＬの間の直流電圧を三相（Ｕ相、Ｖ相、Ｗ相）の交流電圧に変換して出力端Ｐｕ，Ｐｖ，Ｐｗに出力する。当該直流電圧は、スイッチＳｃが導通するときには両端電圧Ｖｃをとる。当該直流電圧は、逆電流阻止回路８およびリアクトルＬ２での電圧降下を無視すると、スイッチＳｃが導通しないときには整流電圧Ｖｒｅｃをとる。

インバータ５は例えば三相の電圧形インバータであって、６つのスイッチング素子Ｓｕｐ，Ｓｖｐ，Ｓｗｐ，Ｓｕｎ，Ｓｖｎ，Ｓｗｎを含む。スイッチング素子Ｓｕｐは出力端Ｐｕと直流電源線ＬＨとの間に接続され、スイッチング素子Ｓｖｐは出力端Ｐｖと直流電源線ＬＨとの間に接続され、スイッチング素子Ｓｗｐは出力端Ｐｗと直流電源線ＬＨとの間に接続され、スイッチング素子Ｓｕｎは出力端Ｐｕと直流電源線ＬＬとの間に接続され、スイッチング素子Ｓｖｎは出力端Ｐｖと直流電源線ＬＬとの間に接続され、スイッチング素子Ｓｗｎは出力端Ｐｗと直流電源線ＬＬとの間に接続される。インバータ５はいわゆる電圧形インバータを構成し、６つのダイオードＤｕｐ，Ｄｖｐ，Ｄｗｐ，Ｄｕｎ，Ｄｖｎ，Ｄｗｎを含む。

ダイオードＤｕｐ，Ｄｖｐ，Ｄｗｐ，Ｄｕｎ，Ｄｖｎ，Ｄｗｎはいずれもそのカソードを直流電源線ＬＨ側に、そのアノードを直流電源線ＬＬ側に向けて配置される。ダイオードＤｕｐは、出力端Ｐｕと直流電源線ＬＨとの間で、スイッチング素子Ｓｕｐと並列に接続される。同様にして、ダイオードＤｖｐはスイッチング素子Ｓｖｐと並列に接続され、ダイオードＤｗｐはスイッチング素子Ｓｗｐと並列に接続され、ダイオードＤｕｎはスイッチング素子Ｓｕｎと並列に接続され、ダイオードＤｖｎはスイッチング素子Ｓｖｎと並列に接続され、ダイオードＤｗｎはスイッチング素子Ｓｗｎと並列に接続される。出力端Ｐｕからは負荷電流ｉｕが出力され、出力端Ｐｖからは負荷電流ｉｖが出力され、出力端Ｐｗからは負荷電流ｉｗが出力される。負荷電流ｉｕ，ｉｖ，ｉｗは三相交流電流を構成する。例えばスイッチング素子Ｓｕｐ，Ｓｖｐ，Ｓｗｐ，Ｓｕｎ，Ｓｖｎ，ＳｗｎのいずれにもＩＧＢＴが採用される。

誘導性負荷６は例えば回転機であり、誘導性負荷であることを示す等価回路で図示されている。具体的には、リアクトルＬｕと抵抗Ｒｕとが相互に直列に接続され、この直列体の一端が出力端Ｐｕに接続される。リアクトルＬｖ，Ｌｗと抵抗Ｒｖ，Ｒｗについても同様である。またこれらの直列体の他端同士が相互に接続される。

誘導性負荷６を同期機として説明を行う。速度検出部９は、誘導性負荷６に流れる負荷電流ｉｕ，ｉｖ，ｉｗを検出する。速度検出部９は、負荷電流ｉｕ，ｉｖ，ｉｗから得られる同期機６の回転角速度ωｍ、ｑ軸電流Ｉｑおよびｄ軸電流Ｉｄを（正確に言えばそれらを示す情報を；以下同様）直接形電力変換器用の制御装置１０に与える。

制御装置１０には、回転角速度ωｍ、ｑ軸電流Ｉｑおよびｄ軸電流Ｉｄの他、単相交流電圧Ｖｉｎの振幅Ｖｍ，角速度ω（あるいはこれと時間ｔとの積である位相θ＝ωｔ）、回転角速度ωｍの指令値ωｍ＊およびリアクトルＬ２にかかる電圧ＶＬが入力される。この実施の形態では電圧ＶＬとして、コンデンサＣ２側のリアクトルＬ２の端の電位を基準とした、高電位端３Ａ側のリアクトルＬ２の端の電位を採用して説明する。

｛Ｂ．直接形電力変換器の等価回路と各種デューティ｝
図２は、図１に示された直接形電力変換器１００の等価回路を示す回路図である。当該等価回路は、例えば特許文献２で紹介されている。但し、本実施の形態では電圧源は整流回路３とフィルタ２の両方を統合して示している。電圧源は電圧Ｖ２、電流（ｉｒｅｃ－Ｉ２）を出力する。

当該等価回路において電流ｉｒｅｃ１は、スイッチＳｒｅｃが導通するときにこれを経由する電流ｉｒｅｃ１として等価的に表されている。同様に、電流ｉｃは、スイッチＳｃが導通するときにこれを経由する電流ｉｃとして等価的に表されている。

インバータ５において出力端Ｐｕ，Ｐｖ，Ｐｗが直流電源線ＬＨ，ＬＬのいずれか一方に共通して接続されるときにインバータ５を介して誘導性負荷６に流れる電流は、スイッチＳｚが導通するときにこれを経由して流れる零相電流ｉｚとして等価的に表されている。

インバータ５および誘導性負荷６は、直流電流Ｉｄｃを流す電流源Ｉｄｃとして等価的に表されている。

図２では、充電回路４ｂを構成するリアクトルＬ４とダイオードＤ４０とスイッチＳＬとが示される。リアクトルＬ４を流れる電流ｉＬが示される。

当該等価回路において、スイッチＳｒｅｃ，Ｓｃ，Ｓｚが導通するそれぞれのデューティｄｒｅｃ，ｄｃ，ｄｚを導入する。特許文献２から公知のように、０≦ｄｒｅｃ≦１，０≦ｄｃ≦１，０≦ｄｚ≦１，ｄｒｅｃ＋ｄｃ＋ｄｚ＝１である。

デューティｄｒｅｃは整流回路３が直流リンク７に電流をインバータ５に流し得る期間を設定するデューティである。以下、整流回路３が直流リンク７に電流をインバータ５に流し得る期間を設定するデューティを「第１デューティ」と称することがある。

デューティｄｃは、コンデンサＣ４が放電するデューティである。以下、コンデンサＣ４が放電するデューティを「第２デューティ」と称することがある。

デューティｄｚはインバータ５においてその出力する電圧によらずに必ず零相電流ｉｚが流れるデューティである。インバータ５においてその出力する電圧によらずに必ず零相電流ｉｚが流れるデューティを以下「第３デューティ」と称することがある。

直流電流Ｉｄｃはインバータ５を経由して誘導性負荷６に流れる電流である。電流ｉｒｅｃ１，ｉｃ，ｉｚはそれぞれ、直流電流Ｉｄｃとデューティｄｒｅｃ，ｄｃ，ｄｚの積である。電流ｉｒｅｃ１，ｉｃ，ｉｚはそれぞれ、スイッチＳｒｅｃ，Ｓｃ，Ｓｚのスイッチング周期における平均値である。デューティｄｒｅｃ，ｄｃ，ｄｚは、各電流ｉｒｅｃ１，ｉｃ，ｉｚに対する直流電流Ｉｄｃのデューティと見ることもできる。

整流回路３にダイオードブリッジを採用する場合、整流回路３は能動的に第１デューティｄｒｅｃでスイッチングすることはできない。第３デューティｄｚと、第２デューティｄｃとに従って、それぞれインバータ５と、スイッチＳｃがスイッチングすることによって、電流ｉｒｅｃ１を得ることができる。

図３は本実施の形態における放電回路４ａおよびインバータ５の動作を示すグラフである。キャリヤＣ３は最小値０および最大値１を有する周期ｔｓの鋸波である。

上述のように第３デューティｄｚと、第２デューティｄｃとに従って、それぞれインバータ５と、スイッチＳｃがスイッチングすることによって、電流ｉｒｅｃ１を得ることができる。

スイッチＳｒｅｃ，Ｓｃ，Ｓｚのオンは、それぞれの矩形波の高い値で示される。スイッチＳｒｅｃ，Ｓｃ，Ｓｚのオフは、それぞれの矩形波の低い値で示される。

スイッチＳｃはキャリヤＣ３の値が０以上第２デューティｄｃ未満のときにオンし、第２デューティｄｃ以上１以下のときにオフする。

スイッチＳｚ（図２参照）はキャリヤＣ３の値が第２デューティｄｃ以上、値（ｄｃ＋ｄｚ／２）未満のとき、および値（ｄｃ＋ｄｚ／２＋ｄｒｅｃ）以上１以下のときにオンする。スイッチＳｚはキャリヤＣ３の値が０以上第２デューティｄｃ未満のとき（このときスイッチＳｃがオンする）、および値（ｄｃ＋ｄｚ／２）以上値（ｄｃ＋ｄｚ／２＋ｄｒｅｃ）未満のときにオフする。

スイッチＳｒｅｃ（図２参照）はキャリヤＣ３の値が値（ｄｃ＋ｄｚ／２）以上値（ｄｃ＋ｄｚ／２＋ｄｒｅｃ）未満のときにオンする。スイッチＳｒｅｃはキャリヤＣ３の値が０以上値（ｄｃ＋ｄｚ／２）未満のとき、および値（ｄｃ＋ｄｚ／２＋ｄｒｅｃ）以上１以下のときにオフする。

期間の長さｔｃ，ｔｒｅｃ，ｔｚを導入する。長さｔｃは、キャリヤＣ３の値が０以上第２デューティｄｃ以下である期間（以下「期間Ｔｃ」とも称す：これはキャリヤＣ３が第２デューティｄｃをとる瞬間を無視することでスイッチＳｃが導通する期間と見なせる）の長さである。

長さｔｒｅｃは、キャリヤＣ３の値が値（ｄｃ＋ｄｚ／２）以上（ｄｃ＋ｄｚ／２＋ｄｒｅｃ）以下である期間（以下「期間Ｔｒｅｃ」とも称す：これはキャリヤＣ３が値（ｄｃ＋ｄｚ／２＋ｄｒｅｃ）をとる瞬間を無視することでスイッチＳｒｅｃが導通する期間と見なせる）の長さである。

長さｔｚは、キャリヤＣ３の値が値ｄｃ以上（ｄｃ＋ｄｚ／２）以下である期間（以下「期間Ｔｚ１」とも称す：これはキャリヤＣ３が値（ｄｃ＋ｄｚ／２）を採る瞬間を無視することでスイッチＳｚが連続して導通する期間の一つと見なせる）の長さの二倍である。長さｔｚは、キャリヤＣ３の値が値（ｄｃ＋ｄｚ／２＋ｄｒｅｃ）以上１以下である期間（以下「期間Ｔｚ２」とも称す：これはスイッチＳｚが連続して導通する期間の他の一つと見なせる）の長さの二倍であるとも言える。

キャリヤＣ１は、期間Ｔｚ１，Ｔｒｅｃ，Ｔｚ２に亘って長さ（ｔｒｅｃ＋ｔｚ）を一周期とする三角波Ｃ１１と、期間Ｔｃにおいて長さｔｃを一周期とする三角波Ｃ１２とを有する。三角波Ｃ１１，Ｃ１２はいずれも対称三角波である。

三角波Ｃ１１，Ｃ１２はいずれも期間Ｔｃの両端において最小値０をとる。三角波Ｃ１２は期間Ｔｃの中央において第２デューティｄｃと等しい最大値をとる。三角波Ｃ１１は期間Ｔｒｅｃの中央において値（１－ｄｃ）と等しい最大値をとる。後の表現の便宜のため、値（１－ｄｃ）を補デューティ（１－ｄｃ）と称すこともある。

スイッチング素子Ｓｕｐ，Ｓｖｐ，Ｓｗｐのオンは、それぞれの矩形波の高い値で示される。スイッチング素子Ｓｕｐ，Ｓｖｐ，Ｓｗｐのオフは、それぞれの矩形波の低い値で示される。

スイッチング素子ＳｕｎのオンおよびオフはそれぞれＳｕｐのオフおよびオンに対応する。スイッチング素子ＳｖｎのオンおよびオフはそれぞれＳｖｐのオフおよびオンに対応する。スイッチング素子ＳｗｎのオンおよびオフはそれぞれＳｗｐのオフおよびオンに対応する。よって図３ではスイッチング素子Ｓｕｎ，Ｓｖｎ，Ｓｗｎの動作の図示を省略した。

スイッチング素子Ｓｕｐは、三角波Ｃ１２が値ｄｃ（１－Ｖｕ２＊）よりも大きな値をとるとき、および三角波Ｃ１１が値（（１－ｄｃ）－ｄｒｅｃ・Ｖｕ１＊）よりも大きな値をとるときにオンする。スイッチング素子Ｓｖｐは、三角波Ｃ１２が値ｄｃ（１－Ｖｖ２＊）よりも大きな値をとるとき、および三角波Ｃ１１が値（（１－ｄｃ）－ｄｒｅｃ・Ｖｖ１＊）よりも大きな値をとるときにオンする。スイッチング素子Ｓｗｐは、三角波Ｃ１２が値ｄｃ（１－Ｖｗ２＊）よりも大きな値をとるとき、および三角波Ｃ１１が値（（１－ｄｃ）－ｄｒｅｃ・Ｖｗ１＊）よりも大きな値をとるときにオンする。

図３ではいわゆる二相変調方式が採用されている場合が例示される。このような動作は例えば特許第５９６２８０４号公報（以下「特許文献３」と称す）で公知であるので、詳細な説明は割愛する。ここではスイッチング素子Ｓｗｐがオフし、かつスイッチング素子Ｓｗｎがオンする状態について説明する。このような状態は、出力端Ｐｕ，Ｐｖ，Ｐｗがそれぞれ出力する三相の交流電圧Ｖｕ，Ｖｖ，Ｖｗの位相φを導入して、０≦φ≦２π／３（但しφ＝０でＶｖ＝Ｖｗ、φ＝π／３でＶｕ＝Ｖｖ、φ＝２π／３でＶｗ＝Ｖｕ）である状態として説明できる。

但し、三相の対称性から、スイッチング素子Ｓｕｐがオフし、かつスイッチング素子Ｓｕｎがオンする状態（２π／３≦φ≦４π／３）、あるいはスイッチング素子Ｓｖｐがオフし、かつスイッチング素子Ｓｖｎがオンする状態（４π／３≦φ≦２π）についても同様に説明できることは明白である。

スイッチング素子Ｓｕｐ，Ｓｖｐ，Ｓｗｐのいずれもがオフしている状態が期間Ｖ０で示される。スイッチング素子Ｓｕｐがオンし、スイッチング素子Ｓｖｐ，Ｓｗｐのいずれもがオフしている状態が期間Ｖ４で示される。スイッチング素子Ｓｕｐ，Ｓｖｐのいずれもがオンし、スイッチング素子Ｓｗｐがオフしている状態が期間Ｖ６で示される。

三角波Ｃ１１，Ｃ１２のそれぞれに対して、信号波の異なる組を用いてスイッチング素子Ｓｕｐ，Ｓｖｐ，Ｓｗｐ，Ｓｕｎ，Ｓｖｎ，Ｓｗｎのオン／オフを制御することは、例えば特許文献３で公知である。

上述の例で言えば、三角波Ｃ１１は信号波（（１－ｄｃ）－ｄｒｅｃ・Ｖｕ１＊），（（１－ｄｃ）－ｄｒｅｃ・Ｖｖ１＊），（（１－ｄｃ）－ｄｒｅｃ・Ｖｗ１＊）の組と比較され、三角波Ｃ１２は信号波ｄｃ（１－Ｖｕ２＊），ｄｃ（１－Ｖｖ２＊），ｄｃ（１－Ｖｗ２＊）の組と比較される。

本実施の形態では変調率の指令値ｋｓ（＞０）および値ｋｓ６（＞０）を導入して０≦φ≦２π／３において、下記のように設定する：
Ｖｕ１＊＝（τ４１＋τ６１）／ｔｓ，Ｖｖ１＊＝τ６１／ｔｓ，Ｖｗ１＊＝０…（１）；
Ｖｕ２＊＝（τ４２＋τ６２）／ｔｓ，Ｖｖ２＊＝τ６２／ｔｓ，Ｖｗ２＊＝０…（２）；
τ４１／ｔｓ＝ｋ１・sin（π／３－φ），τ６１／ｔｓ＝ｋ１・sin（φ）…（３）；
τ４２／ｔｓ＝ｋ２・sin（π／３－φ），τ６２／ｔｓ＝ｋ２・sin（φ）…（４）；
ｋ１＝ｋｓ－ｋｓ６＋ｋｓ６・cos（６φ／２πｔ＋θ）…（５）；
ｋ２＝ｋｓ…（６）。

変調率はインバータ５に入力する直流電圧（ここでは直流リンク７における直流電圧）に対するインバータ５が出力する交流電圧の比であり、電圧制御率と称されることもある（例えば特許第４４８８１２２号（以下「特許文献４」と称す）参照）。

式（５）、（６）では補正された（変調率の）指令値ｋ１，ｋ２が導入された。このように補正された指令値ｋ１，ｋ２とデューティｄｃ，ｄｒｅｃとを用いてインバータ５の動作を制御することは、例えば特許文献３で公知である。

値Ｖｕ１＊，Ｖｕ２＊は交流電圧Ｖｕの指令値に対応し、値Ｖｖ１＊，Ｖｖ２＊は交流電圧Ｖｖの指令値に対応し、値Ｖｗ１＊，Ｖｗ２＊は交流電圧Ｖｗの指令値に対応する。

式（５）は指令値ｋｓと指令値ｋ１との関係を示す。指令値ｋ１は直流成分（ｋｓ－ｋｓ６）と、交流電圧Ｖｕ，Ｖｖ，Ｖｗの基本周波数の６倍の周波数（６φ／２πｔ）（但しｔは時間）の交流成分ｋｓ６・cos（６φ／２πｔ＋θ）とを有する。指令値ｋ１は式（３）および式（１）を介して、三角波Ｃ１１に対する信号波（（１－ｄｃ）－ｄｒｅｃ・Ｖｕ１＊），（（１－ｄｃ）－ｄｒｅｃ・Ｖｖ１＊），（（１－ｄｃ）－ｄｒｅｃ・Ｖｗ１＊）の組を、デューティｄｒｅｃ，ｄｃと共に設定する。

式（６）は指令値ｋｓと指令値ｋ２との関係を示す。指令値ｋ２は指令値ｋｓを直流成分ｋｓとして有し、交流成分を有しない。指令値ｋ１は式（４）および式（２）を介して、三角波Ｃ１２に対する信号波ｄｃ（１－Ｖｕ２＊），ｄｃ（１－Ｖｖ２＊），ｄｃ（１－Ｖｗ２＊）の組を、デューティｄｃと共に設定する。

期間ＴｒｅｃはスイッチＳｒｅｃが導通し、電流ｉｒｅｃ１が流れる期間である。このような期間では整流回路３からインバータ５に電流ｉｒｅｃ１が流れる。例えば誘導性負荷６が同期機であるとき、当該同期機が有する電機子のスロットに由来する高調波が電流ｉｒｅｃに重畳する。当該高調波は同期機に印加される交流電圧Ｖｕ，Ｖｖ，Ｖｗの基本周波数に対する５次高調波および７次高調波が顕著である。

特許文献４で開示されるように、変調率が直流成分と、交流電圧Ｖｕ，Ｖｖ，Ｖｗの基本周波数の６倍の周波数の交流成分とを有することで、電流ｉｒｅｃの、ひいては電流Ｉｉｎの５次高調波および７次高調波が低減される。

よって期間Ｔｒｅｃにおいて式（１），（３），（５）に従った信号波（（１－ｄｃ）－ｄｒｅｃ・Ｖｕ１＊），（（１－ｄｃ）－ｄｒｅｃ・Ｖｖ１＊），（（１－ｄｃ）－ｄｒｅｃ・Ｖｗ１＊）の組と、三角波Ｃ１１とを比較して、インバータ５のスイッチング素子Ｓｕｐ，Ｓｖｐ，Ｓｗｐ，Ｓｕｎ，Ｓｖｎ，Ｓｗｎの動作を制御することは、直接形電力変換器１００に流れる電流、例えば電流Ｉｉｎの高調波成分を低減する観点で有利である。

指令値ｋｓは、電流ｉｒｅｃの高調波成分の抑制を行わないときのインバータ５の変調率である、上述の例では、直流リンク７における直流電圧が維持されるとき、指令値ｋｓが大きいほどインバータ５が出力する交流電圧Ｖｕ，Ｖｖ，Ｖｗの振幅が大きくなる。

期間Ｔｃ，Ｔｚ１，Ｔｚ２では電流ｉｒｅｃ１が流れず、電機子のスロットに由来する高調波がインバータ５に発生しても、当該高調波は電流ｉｒｅｃには重畳しない。よってこれらの期間における変調率は直流成分のみで足り、式（２）、（４），（６）のように設定される。

期間Ｔｃ，Ｔｚ１，Ｔｚ２では、電機子のスロットに由来する高調波がインバータ５に発生しても、当該高調波は電流ｉｒｅｃには重畳しない。よって期間Ｔｃ，Ｔｚ１，Ｔｚ２において式（１），（３），（５）を採用しても電流ｉｒｅｃの５次高調波および７次高調波が低減される効果は損なわれない。

しかし式（１）～（６）から理解されるように、信号波の組は変調率に依存する。そして三角波Ｃ１１と信号波（（１－ｄｃ）－ｄｒｅｃ・Ｖｕ１＊），（（１－ｄｃ）－ｄｒｅｃ・Ｖｖ１＊），（（１－ｄｃ）－ｄｒｅｃ・Ｖｗ１＊）の組とで電流ｉｒｅｃに重畳する５次高調波および７次高調波を低減する観点からは指令値ｋ１が１以下であることが望ましい。この観点から指令値ｋ１の直流成分（ｋｓ－ｋｓ６）は、指令値ｋ２の直流成分ｋｓよりも小さくなる。

よってインバータ５の変調率を高め、交流電圧Ｖｕ，Ｖｖ，Ｖｗの振幅を大きくする観点からは、期間Ｔｃ，Ｔｚ１，Ｔｚ２において式（２），（４），（６）に基づいて信号波ｄｃ（１－Ｖｕ２＊），ｄｃ（１－Ｖｖ２＊），ｄｃ（１－Ｖｗ２＊）の組を採用することが有利である。

｛Ｃ．直接形電力変換器の等価回路と電圧ＶＬに基づく電流ｉＬの制御｝
図４は図１に示された直接形電力変換器１００の一部、具体的には整流回路３、フィルタ２および充放電回路４の等価回路を示す回路図である。当該等価回路において、電流ｉＬ，ｉｒｅｃ１が、それぞれ電流源として表される。

電流ｉＬは、電圧ＶＬに依存しない値Ｉ０から、電圧ＶＬに正比例する値ｋ・ＶＬ（但し係数ｋは正）を減じた値である。値Ｉ０は、電圧ＶＬがその指令値ＶＬ＊と等しいときの電流ｉＬの値である。

このようにして電圧ＶＬが高い程小さい電流ｉＬを採用することは、フィルタ２における共振を抑制する観点で有利である。かかる技術はそれ自体は例えば特許文献１で公知である。

図５は図４の等価回路をブロック図として書き直した図である。更に図５において値Ｉ０に代えて指令値ＶＬ＊を導入して等価変換を行い、図６のブロック図が得られる。更に等価変換を行って図７、図８、図９、図１０、図１１のブロック図が順次に得られる。このような等価変換は例えば特許第５２５７５３３号公報（以下「特許文献５」と称す）で公知である。

図１１に示されたブロック図から理解されるように、また特許文献５でも説明されるように、指令値ＶＬ＊を入力して電圧ＶＬが得られる構成は、破線で囲まれた微分系の処理と、鎖線で囲まれた二次系の処理とが直列に接続された制御系として表される。

電圧ＶＬが高い程小さい電流ｉＬを採用してフィルタ２の共振を抑制するとき、係数ｋは、所望の減衰係数を得る観点のみで設定されてもよい。

係数ｋを高めることで電機子のスロットに由来する高調波の低減をも企図することが可能である。電機子のスロットに由来する５次および７次の高調波は、直流リンク７においては６次高調波として現れる。例えば同期機の回転速度が毎秒２０～１２０回転であり、当該同期機が有する電機子の極対数が３であれば、当該６次高調波は３６０～２１６０Ｈｚである。例えばフィルタ２の共振周波数は１７００Ｈｚである。電機子のスロットに由来する高調波とフィルタ２の共振に由来する高調波との両方が存在するとき、波形の合成による周波数成分が発生する。よって上記の制御系の帯域が３６０～３０４０（＝１７００×２－３６０）Ｈｚに拡がる程度に係数ｋを高めることで、電機子のスロットに由来する高調波も低減できる。

係数ｋを増加させると、インバータ５の動作にも影響を与えて交流電圧Ｖｕ，Ｖｖ，Ｖｗの波形を歪ませ、却って低次の高調波を増加させる可能性がある。これはインバータ５の制御で採用される制御信号（後述する）が、キャリヤＣ１（例えばその周波数は５．９ｋＨｚ）を用いたパルス幅変調で得られるとき、当該制御信号の周波数成分にまで上記帯域幅が拡がるためである。

図１２および図１３は、電流Ｉｉｎの次数毎の高調波電流含有率と、全高調波ひずみ（total harmonic distortion：図中ＴＨと表記）と、部分加重高調波ひずみ（partial weighted harmonic distortion：図中ＰＷと表記）とを示すスペクトルである。高調波電流含有率は、電流Ｉｉｎの実効値に対する次数毎の高調波電流の含有率を示す。

高調波に関する規格IEC61000-3-12（２０１１年版）では１３次までの高調波成分についての許容値（上限）が規定される。当該許容値は図１２および図１３において折れ線Ｇ２１，Ｇ２２，Ｇ２３，Ｇ２４，Ｇ２５で示される。

折れ線Ｇ２１は短絡比（需要家地点の短絡容量／機器容量：Rsce）が３５０以上の場合を、折れ線Ｇ２２は短絡比が２５０の場合を、折れ線Ｇ２３は短絡比が１２０の場合を、折れ線Ｇ２４は短絡比が６６の場合を、折れ線Ｇ２５は短絡比が３３の場合を、それぞれ示す。

規格IEC61000-3-12では、電流についての全高調波ひずみと、部分加重高調波ひずみについても、許容値（上限）が規定される。図１２および図１３においてこれらの許容値が直線Ｇ３１，Ｇ３２，Ｇ３３，Ｇ３４，Ｇ３５で示される。全高調波ひずみについての許容値と、部分加重高調波ひずみについての許容値とは等しいので、直線Ｇ３１，Ｇ３２，Ｇ３３，Ｇ３４，Ｇ３５は折れ線とはなっていない。

これらの許容値はいずれも電流Ｉｉｎの実効値に対する高調波電流の実効値の比を含有率に換算して示される。部分加重高調波ひずみは１３次以上の成分について重み付けを行って求められる。よって電機子のスロットに由来する高調波たる交流電圧Ｖｕ，Ｖｖ，Ｖｗ５次高調波および７次高調波によって発生する電流成分のうち、電流Ｉｉｎの基本周波数の１４次以上の周波数となる成分を低減することは、部分加重高調波ひずみの余裕度を確保し、以て全高調波ひずみを抑制する観点で望ましい。

直線Ｇ３１は短絡比が３５０以上の場合を、直線Ｇ３２は短絡比が２５０の場合を、直線Ｇ３３は短絡比が１２０の場合を、直線Ｇ３４は短絡比が６６の場合を、直線Ｇ３５は短絡比が３３の場合を、それぞれ示す。

図１２および図１３のいずれにおいても、高調波電流率を示す棒グラフは５本一組で次数毎に配置される。同じ次数において示された５本の中では、右側に配置される棒グラフほど係数ｋが大きい。当該５本のうち、最も左側に配置される棒グラフではｋ＝０である。また当該５本のうち、残りの４本についても係数ｋの値は異なる次数の棒グラフにおいて揃えられ、図１２と図１３でも係数ｋは揃えられている。

図１２は、上述の指令値ｋ１，ｋ２を用いなかった場合、つまり式（５）において便宜上、ｋｓ６＝０（このときｋ１＝ｋ２＝ｋｓ）とした場合を示す。

図１３は、値ｋｓ６として正の一定値を採用した場合を示す。記述の通り、期間Ｔｒｅｃ以外で指令値ｋ１を用いた信号群の組でインバータ５を制御しても、高調波を抑制する効果は変わらない。

図１２および図１３から、奇数次においては、係数ｋが大きいほど高調波電流率が高い傾向が看取される。これは上述の通り、電圧ＶＬに基づく電流ｉＬの制御が、インバータ５の動作に影響を与えたためと考えられる。

図１２および図１３から、係数ｋの増大に対して、全高調波ひずみおよび部分加重高調波ひずみのいずれもが極小値をとることが看取される。これから、係数ｋの増大で入力電力の６次高調波の低減を企図することは、必ずしも有利に働くとは言えないことを示す。

図１２と図１３との比較から、指令値ｋ１，ｋ２を用いたインバータ５の制御は、指令値ｋｓを用いたインバータ５の制御と比較して、
(i)係数ｋが大きいとき（棒グラフの５本の組の内で最も右側に配置されるもの）の奇数次の高調波が低減されることと、
(ii)係数ｋが小さくても全高調波ひずみおよび部分加重高調波ひずみのいずれもが低減することと、
が認められる。

図１４および図１５は、上記制御系のゲインと歪率との関係を示すグラフである。いずれも縦軸には歪率が採用され、横軸には制御ゲインが採用される。制御ゲインは上記制御系のゲインであり、係数ｋと正の相関がある。

図１４における歪率は電流Ｉｉｎの部分加重高調波ひずみを電流Ｉｉｎの実効値で除した値を百分率で示す。図１５における歪率は電流Ｉｉｎの全高調波ひずみを電流Ｉｉｎの実効値で除した値を百分率で示す。

図１４において折れ線Ｇ４１はｋｓ６＝０とした場合の歪率を示し、折れ線Ｇ４２は値ｋｓ６として正の一定値を採用した場合の歪率を示す。図１５において折れ線Ｇ５１はｋｓ６＝０とした場合の歪率を示し、折れ線Ｇ５２は値ｋｓ６として正の一定値を採用した場合の歪率を示す。

図１４における折れ線Ｇ４１，Ｇ４２同士の比較により、指令値ｋ１，ｋ２を用いたインバータ５の制御は、指令値ｋｓを用いたインバータ５の制御と比較して、電圧ＶＬによる電流ｉＬの制御の有無（つまり係数ｋが０であるか否か）に拘らず、部分加重高調波ひずみが低減することが認められる。図１４からは、上記制御系のゲインを増大させることで、部分加重高調波ひずみが低減することも認められる。

図１５における折れ線Ｇ５１，Ｇ５２同士の比較により、指令値ｋ１，ｋ２を用いたインバータ５の制御は、指令値ｋｓを用いたインバータ５の制御と比較して、電圧ＶＬによる電流ｉＬの制御の有無に拘らず、全高調波ひずみが低減することが認められる。

図１６は、誘導性負荷６である同期機の回転速度と変調率との関係を示すグラフである。縦軸に採用される変調率は、直流リンク７における直流電圧に対する交流電圧Ｖｕの振幅の比である。横軸に採用される回転速度が高い程、インバータ５が出力する電力は大きい。

折れ線Ｇ６１は電圧ＶＬに基づく電流ｉＬの制御と、指令値ｋ１，ｋ２を使い分ける制御とのいずれも採用されなかった場合を示す。

折れ線Ｇ６２は電圧ＶＬに基づく電流ｉＬの制御と、期間Ｔｒｅｃにおいて指令値ｋ１を採用し、かつ期間Ｔｚ１，Ｔｚ２，Ｔｃにおいて指令値ｋ２を採用した制御とを採用した場合を示す。

折れ線Ｇ６３は電圧ＶＬに基づく電流ｉＬの制御と、期間Ｔｒｅｃ，Ｔｚ１，Ｔｚ２，Ｔｃの全てにおいて指令値ｋ１を採用した制御とを採用した場合を示す。

折れ線Ｇ６１と、折れ線Ｇ６２，Ｇ６３との比較から、直流成分（ｋｓ－ｋｓ６）と交流成分ｋｓ６・cos６φ／２πｔとに基づいた制御を行うことによって交流電圧Ｖｕの振幅が低下することが看取される。かかる振幅の低下はインバータ５の変調率の低下に相当する。

折れ線Ｇ６２，Ｇ６３同士の比較から、期間Ｔｒｅｃ，Ｔｚ１，Ｔｚ２，Ｔｃにおける指令値ｋ２の採用は、インバータ５の変調率を低下させにくい観点で有利である。

｛Ｄ．制御装置１０の構成例｝
図１７は制御装置１０の概念的な構成の一例を示すブロック図である。制御装置１０は、主として充放電回路４の制御を行うブロック１０ａと、主としてインバータ５を制御するインバータ制御装置として機能するブロック１０ｂとを有する。

ブロック１０ａは、デューティ生成部１１と、比較器１２，１３，１４と、共振抑制制御部１５と、減算器１７と、チョッパ制御部１６と、キャリヤ生成部２３，２４とを備える。

ブロック１０ｂは、速度制御部３０と、出力電圧指令生成部３７と、演算部３１，３２と、比較器３３，３４と、論理合成部３６とを備える。

デューティ生成部１１は単相交流電圧Ｖｉｎの振幅Ｖｍと、両端電圧Ｖｃについての指令値Ｖｃ＊と、角速度ωとを入力する。振幅Ｖｍおよび角速度ωは公知の技術によって検出され、デューティ生成部１１に入力される。指令値Ｖｃ＊は不図示の外部構成から入力される。

デューティ生成部１１は、デューティｄｒｅｃ，ｄｃ，ｄｚ、および電流指令値ｉＬ＊を出力する。

電流指令値ｉＬ＊は、フィルタ２の共振の抑制を考慮しない場合に、充電回路４ｂに入力する、より具体的にはリアクトルＬ４に流す電流ｉＬの指令値である。例えばｉＬ＊＝Ｉ０である。

デューティｄｒｅｃ，ｄｃ，ｄｚ、および電流指令値ｉＬ＊を決定する手法については特許文献２等に詳述されているので、ここではその詳細を省略する。

共振抑制制御部１５には電圧ＶＬが入力される。電圧ＶＬは公知の技術によって検出される。図１では図面が煩雑とならないように電圧ＶＬはフィルタ２から制御装置１０への矢印で示される。

共振抑制制御部１５は電圧ＶＬが高いほど大きい補正値を出力する。例えば当該補正値は電圧ＶＬに比例する。本実施の形態では電圧ＶＬと係数ｋとの積が補正値ｋ・ＶＬとして出力される。

減算器１７は電流指令値ｉＬ＊から補正値ｋ・ＶＬを減算し、補正された電流指令値（ｉＬ＊－ｋ・ＶＬ）を出力する。電流指令値ｉＬ＊に追従した電流Ｉ２は値（Ｉ０－ｋ・ＶＬ）をとる（図４参照）。

第２デューティｄｃが比較器１２においてキャリヤＣ３と比較される。キャリヤＣ３はキャリヤ生成部２３で生成される。例えばキャリヤＣ３は鋸波である（図３参照）。

比較器１２の比較結果は制御信号ＳＳｃとして出力される。制御信号ＳＳｃはスイッチＳｃへ与えられ。スイッチＳｃのオン／オフを制御する。図１では図面が煩雑とならないように制御信号ＳＳｃは放電回路４ａへの矢印で示される。

例えば制御信号ＳＳｃはキャリヤＣ３の値が０以上第２デューティｄｃ未満のときに活性であり、第２デューティｄｃ以上１以下のときに非活性である。スイッチＳｃは、制御信号ＳＳｃの活性によってオンする。

比較器１３には、デューティｄｃ，ｄｒｅｃ，ｄｚが入力される。比較器１３は、期間Ｔｒｅｃと期間Ｔｃ，Ｔｚ１，Ｔｚ２とを区別する信号ＳＳｒを出力する。例えば信号ＳＳｒは期間Ｔｒｅｃにおいて活性であり、期間Ｔｃ，Ｔｚ１，Ｔｚ２のいずれにおいても非活性である。

信号ＳＳｒは、キャリヤＣ３が値（ｄｃ＋ｄｚ／２）以上値（ｄｃ＋ｄｚ／２＋ｄｒｅｃ）未満のときに活性であり、キャリヤＣ３が値（ｄｃ＋ｄｚ／２＋ｄｒｅｃ）以上１以下のときおよび値０以上値（ｄｃ＋ｄｚ／２）未満のときに非活性である。

比較器１３はデューティｄｃ，ｄｒｅｃを用いて、値（１＋ｄｃ－ｄｒｅｃ）／２（＝ｄｃ＋ｄｚ／２）と、値（１＋ｄｃ＋ｄｒｅｃ）／２（＝ｄｃ＋ｄｚ／２＋ｄｒｅｃ）とを求め、これらの値をキャリヤＣ３と比較して、信号ＳＳｒを生成し、信号ＳＳｒを出力する。

チョッパ制御部１６は両端電圧Ｖｃおよび単相交流電圧Ｖｉｎ（より正確にはそれぞれを示す値）を入力し、補正された電流指令値（ｉＬ＊－ｋ・ＶＬ）に基づいて昇圧デューティｄＬを出力する。与えられた電流指令値に基づいて、両端電圧Ｖｃおよび単相交流電圧ＶｉｎとリアクトルＬ４のインダクタンスＬｍとから昇圧デューティｄＬを決定する技術も、例えば特許文献２で公知の技術であるので、ここでは詳細を省略する。

昇圧デューティｄＬは比較器１４においてキャリヤＣ５と比較される。キャリヤＣ５はキャリヤ生成部２４で生成される。比較器１４の比較結果はスイッチＳＬの開閉を制御する制御信号ＳＳＬとして出力される。

例えば比較器１４は、キャリヤＣ５が昇圧デューティｄＬ以下となる期間で活性化した信号を制御信号ＳＳＬとして出力する。スイッチＳＬは、制御信号ＳＳＬの活性によってオンする。図１では図面が煩雑とならないように制御信号ＳＳＬは充電回路４ｂへの矢印で示される。

速度制御部３０には、同期機６の回転角速度ωｍ、ｑ軸電流Ｉｑおよびｄ軸電流Ｉｄが速度検出部９（図１参照）から入力される。速度制御部３０には回転角速度ωｍの指令値ωｍ＊も、不図示の外部構成によって入力される。

速度制御部３０は公知の手法によって位相φおよび指令値ｋｓを求める。速度制御部３０は更に式（５），（６）に従って指令値ｋ１，ｋ２を求める。

出力電圧指令生成部３７には、位相φと指令値ｋｓ１，ｋｓ２とが速度制御部３０から入力される。出力電圧指令生成部３７は式（１）～（４）に従って、値Ｖｕ１＊，Ｖｕ２＊，Ｖｖ１＊，Ｖｖ２＊，Ｖｗ１＊，Ｖｗ２＊を生成する。

演算部３１には、デューティｄｃ，ｄｒｅｃがデューティ生成部１１から、値Ｖｘ１＊（但しｘはｕ，ｖ，ｗを代表する：以下同様）が出力電圧指令生成部３７から、それぞれ入力される。演算部３１は値（１－ｄｃ－ｄｒｅｃ－Ｖｘ１＊）を求める。

演算部３２には、第２デューティｄｃがデューティ生成部１１から、値Ｖｘ２＊が出力電圧指令生成部３７から、それぞれ入力される。演算部３２は値ｄｃ（１－Ｖｘ２＊）を求める。

値（１－ｄｃ－ｄｒｅｃ－Ｖｘ１＊）は比較器３３においてキャリヤＣ１と比較される。比較器３３は例えばキャリヤＣ１が値（１－ｄｃ－ｄｒｅｃ－Ｖｘ１＊）以上のときに活性化する信号を出力する。

値ｄｃ（１－Ｖｘ２＊）は比較器３４においてキャリヤＣ１と比較される。比較器３４は例えばキャリヤＣ１が値ｄｃ（１－Ｖｘ２＊）以上となる期間で活性化した信号を出力する。

このようにキャリヤＣ１はブロック１０ａ，１０ｂのいずれに対しても用いることができるので、図２においてキャリヤ生成部２３はブロック１０ａ，１０ｂの境界を跨がって設けられているように示した。

比較器３３，３４の比較結果が論理合成部３６に入力される。論理合成部３６は制御信号ＳＳｕｐ，ＳＳｖｐ，ＳＳｗｐ，ＳＳｕｎ，ＳＳｖｎ，ＳＳｗｎを出力する。制御信号ＳＳｕｐ，ＳＳｖｐ，ＳＳｗｐ，ＳＳｕｎ，ＳＳｖｎ，ＳＳｗｎは、スイッチング素子Ｓｕｐ，Ｓｖｐ，Ｓｗｐ，Ｓｕｎ，Ｓｖｎ，Ｓｗｎの動作をそれぞれ制御する。図１では図面が煩雑とならないように制御信号ＳＳｕｐ，ＳＳｖｐ，ＳＳｗｐ，ＳＳｕｎ，ＳＳｖｎ，ＳＳｗｎはインバータ５への矢印で示される。

値Ｖｕ１＊，Ｖｖ１＊，Ｖｗ１＊は期間Ｔｒｅｃにおいて用いられることが望ましく、値Ｖｕ２＊，Ｖｖ２＊，Ｖｗ２＊は期間Ｔｚ１，Ｔｃ，Ｔｚ２において用いられることが望ましい。よって論理合成部３６には信号ＳＳｒも入力される。

論理合成部３６は、比較器３３による３つの比較結果のそれぞれと信号ＳＳｒとの論理積を求める。論理合成部３６は、比較器３４による３つの比較結果のそれぞれと信号ＳＳｒの否定論理との論理積を求める。よって相毎に一対の論理積が求められる。論理合成部３６は、相毎に一対の論理積同士の論理和を得る。Ｕ相に対応する論理和が活性であるときに制御信号ＳＳｕｐは活性である。Ｖ相に対応する論理和が活性であるときに制御信号ＳＳｖｐは活性である。Ｗ相に対応する論理和が活性であるときに制御信号ＳＳｗｐは活性である。

制御信号ＳＳｕｐ，ＳＳｖｐ，ＳＳｗｐの活性は、それぞれ図３のスイッチング素子Ｓｕｐ，Ｓｖｐ，Ｓｗｐのオンを示す高い値に対応する。制御信号ＳＳｕｐ，ＳＳｖｐ，ＳＳｗｐの非活性は、それぞれ図３のスイッチング素子Ｓｕｐ，Ｓｖｐ，Ｓｗｐのオフを示す低い値に対応する。

制御信号ＳＳｕｎ，ＳＳｖｎ，ＳＳｗｎは、制御信号ＳＳｕｐ，ＳＳｖｐ，ＳＳｗｐが非活性のときに活性である。制御信号ＳＳｕｎ，ＳＳｖｎ，ＳＳｗｎは、制御信号ＳＳｕｐ，ＳＳｖｐ，ＳＳｗｐが活性のときに非活性である。

制御信号ＳＳｕｎ，ＳＳｖｎ，ＳＳｗｎの活性は、それぞれ図３のスイッチング素子Ｓｕｐ，Ｓｖｐ，Ｓｗｐのオフを示す低い値に対応する。制御信号ＳＳｕｎ，ＳＳｖｎ，ＳＳｗｎの非活性は、それぞれ図３のスイッチング素子Ｓｕｐ，Ｓｖｐ，Ｓｗｐのオンを示す高い値に対応する。

このように構成された制御装置１０は直接形電力変換器１００の動作を制御する。直接形電力変換器１００では制御装置１０の制御によって上述の動作が行われる。

制御装置１０は、マイクロコンピュータと記憶装置を含んで構成される。マイクロコンピュータは、プログラムに記述された各処理ステップ（換言すれば手順）を実行する。上記記憶装置は、例えばＲＯＭ(Read Only Memory)、ＲＡＭ(Random Access Memory)、書き換え可能な不揮発性メモリ（ＥＰＲＯＭ(Erasable Programmable ROM)等）などの各種記憶装置の１つまたは複数で構成可能である。

当該記憶装置は、各種の情報やデータ等を格納し、またマイクロコンピュータが実行するプログラムを格納し、また、プログラムを実行するための作業領域を提供する。なお、マイクロコンピュータは、プログラムに記述された各処理ステップに対応する各種手段として機能するとも把握でき、あるいは、各処理ステップに対応する各種機能を実現するとも把握できる。また、制御装置１０はこれに限らず、制御装置１０によって実行される各種手順、あるいは実現される各種手段または各種機能の一部または全部をハードウェアで実現しても構わない。

｛Ｅ．変形例｝
指令値ｋ１，ｋ２を用いた制御は、電圧ＶＬに基づいた電流ｉＬの制御を前提とはしない。電圧ＶＬに基づいた電流ｉＬの制御を行わないときには、共振抑制制御部１５および減算器１７を省略することができる。

比較器３３における比較は期間Ｔｒｅｃにおいて意義がある。よって比較器３３にはキャリヤＣ１の一部である三角波Ｃ１１が与えられ、三角波Ｃ１２が与えられなくてもよい。

比較器３４における比較は期間Ｔｚ１，Ｔｃ，Ｔｚ２において意義がある。よって比較器３４にはキャリヤＣ１の一部である三角波Ｃ１２が与えられ、三角波Ｃ１１が与えられなくてもよい。

期間Ｔｒｅｃのみならず期間Ｔｚ１，Ｔｃ，Ｔｚ２においても指令値ｋ１が採用されてもよい（図１６の折れ線Ｇ６３参照）。この場合、信号ＳＳｒは不要であるので、比較器１３を省略することができる。

期間Ｔｃのみで指令値ｋ２が採用されてもよい。期間Ｔｚ１，Ｔｚ２では直流リンク７における直流電圧はインバータ５が出力する電圧Ｖｘに寄与せず、指令値ｋ１，ｋ２がインバータ５における実際の変調率には寄与しないからである。つまり少なくとも期間Ｔｃで指令値ｋ１ではなく指令値ｋ２が採用されることで変調率が改善する。

｛Ｆ．他の説明｝
上記の説明から本実施の形態は以下のように説明できる。制御装置１０は直接形電力変換器１００を制御する。直接形電力変換器１００は、直流リンク７と、整流回路３と、充放電回路４と、インバータ５とを備える。

整流回路３は、単相交流電圧Ｖｉｎが印加される入力端子対と、直流リンク７に接続される出力端子対３Ａ，３Ｂとを有し、全波整流を行う。充放電回路４は、整流回路３から充電され、直流リンク７へ放電する。インバータ５は、直流リンク７における直流電圧を交流電圧Ｖｕ，Ｖｖ，Ｖｗに変換する。

制御装置１０は、デューティ生成部１１と、ブロック１０ｂとを備える。ブロック１０ｂはインバータ制御部として機能する。

デューティ生成部１１は、第１デューティｄｒｅｃと第２デューティｄｃとを生成する。第１デューティｄｒｅｃは整流回路３から直流リンク７へ電流ｉｒｅｃ１が流れるデューティである。第２デューティｄｃは充放電回路４から直流リンク７に電流ｉｃが流れるデューティである。

ブロック１０ｂは、第１デューティｄｒｅｃと、第２デューティｄｃと、インバータの指令値ｋ１，ｋ２とを用いて、制御信号ＳＳｕｐ，ＳＳｖｐ，ＳＳｗｐ，ＳＳｕｎ，ＳＳｖｎ，ＳＳｗｎを出力する。制御信号ＳＳｕｐ，ＳＳｖｐ，ＳＳｗｐ，ＳＳｕｎ，ＳＳｖｎ，ＳＳｗｎはインバータ５の動作を制御する。

変調率の指令値には、少なくとも期間Ｔｒｅｃにおいて、直流成分（ｋｓ－ｋｓ６）と、交流電圧Ｖｕ，Ｖｖ，Ｖｗの基本周波数φ／２πｔの６倍の周波数である周波数６φ／２πｔの交流成分ｋｓ６・cos６φ／２πｔとを有する指令値ｋ１が採用される。期間Ｔｒｅｃは電流ｉｒｅｃが流れる期間である。

少なくとも期間Ｔｒｅｃにおいて指令値ｋ１を採用することで、電流ｉｒｅｃ、ひいては電流Ｉｉｎの高調波成分が低減する。つまり直接形電力変換器１００に流れる電流の高調波成分が低減する。

更に変調率の指令値には、少なくとも期間Ｔｃにおいて、直流成分ｋｓのみを有する指令値ｋ２が採用される。期間Ｔｃは電流ｉｃが流れる期間である。

期間Ｔｃでは電流ｉｒｅｃの高調波成分は変調率の指令値と関係が薄い。よって指令値ｋ２を採用することで変調率が改善される。

直接形電力変換器１００が整流回路３と直流リンク７との間に設けられるフィルタ２を更に備える場合を説明する。電流ｉｒｅｃ１はフィルタ２を介して整流回路３から直流リンク７へ流れる。直流リンク７は直流電源線ＬＨ，ＬＬを含む。フィルタ２は、リアクトルＬ２とコンデンサＣ２とを有する。リアクトルＬ２は、インバータ５と整流回路３との間で直流電源線ＬＨまたは直流電源線ＬＬと直列に接続される。コンデンサＣ２は、出力端子対３Ａ，３Ｂの間でリアクトルＬ２と直列に接続される。充放電回路４を充電する電流ｉＬは、リアクトルＬ２の電圧ＶＬが高いほど低減する。

電圧ＶＬに基づいて電流ｉＬを制御することで、フィルタ２の共振に由来する高調波が低減される。

以上、実施形態を説明したが、特許請求の範囲の趣旨および範囲から逸脱することなく、形態や詳細の多様な変更が可能なことが理解されるであろう。上述の実施形態および変形例は相互に組み合わせることができる。

２ フィルタ
３ 整流回路
３Ａ，３Ｂ 出力端子対（高電位端、低電位端）
４ 充放電回路
５ インバータ
７ 直流リンク
１０ 制御装置
１０ｂ ブロック（インバータ制御部）
１１ デューティ生成部
１００ 形電力変換器
Ｃ２ コンデンサ
Ｌ２ リアクトル
ＬＨ，ＬＬ 直流電源線
ＳＳｕｐ，ＳＳｖｐ，ＳＳｗｐ，ＳＳｕｎ，ＳＳｖｎ，ＳＳｗｎ 制御信号
Ｔｃ，Ｔｒｅｃ 期間
ＶＬ 電圧
Ｖｉｎ 単相交流電圧
Ｖｕ，Ｖｖ，Ｖｗ 交流電圧
ｄｃ，ｄｒｅｃ デューティ
ｉＬ，ｉｃ，ｉｒｅｃ１ 電流
ｋ１，ｋ２ 指令値
ｋｓ 直流成分（指令値）
ｋｓ－ｋｓ６ 直流成分

Claims (3)

1. 直接形電力変換器（１００）を制御する制御装置（１０）であって、
   前記直接形電力変換器は、
   直流リンク（７）と、
   単相交流電圧（Ｖｉｎ）が印加される入力端子対と、前記直流リンクに接続される出力端子対（３Ａ，３Ｂ）とを有し、全波整流を行う整流回路（３）と、
   前記整流回路から充電され、前記直流リンクへ放電する充放電回路（４）と、
   前記直流リンクにおける直流電圧を交流電圧（Ｖｕ，Ｖｖ，Ｖｗ）に変換するインバータ（５）と
   を備え、
   前記制御装置は、
   前記整流回路から前記直流リンクへ第１電流（ｉｒｅｃ１）が流れるデューティである第１デューティ（ｄｒｅｃ）と、前記充放電回路から前記直流リンクに第２電流（ｉｃ）が流れるデューティである第２デューティ（ｄｃ）とを生成するデューティ生成部（１１）と、
   前記第１デューティ（ｄｒｅｃ）と、前記第２デューティ（ｄｃ）と、前記インバータの変調率の指令値（ｋ１，ｋ２）とを用いて、前記インバータの動作を制御する制御信号（ＳＳｕｐ，ＳＳｖｐ，ＳＳｗｐ，ＳＳｕｎ，ＳＳｖｎ，ＳＳｗｎ）を出力するインバータ制御部（１０ｂ）と
   を備え、
   前記指令値は、少なくとも第１期間（Ｔｒｅｃ）において、第１直流成分（ｋｓ－ｋｓ６）と、前記交流電圧の基本周波数（φ／２πｔ）の６倍の周波数である第２周波数（６φ／２πｔ）の交流成分（ｋｓ６・cos（６φ／２πｔ）＋θ）とを有し、
   前記第１期間は前記第１電流が流れる期間である、直接形電力変換器用の制御装置。
2. 前記指令値は、少なくとも第２期間（Ｔｃ）において第２直流成分（ｋｓ）のみを有し、
   前記第２期間は前記第２電流が流れる期間である、請求項１記載の直接形電力変換器用の制御装置。
3. 前記直接形電力変換器は、
   前記整流回路と前記直流リンクとの間に設けられるフィルタ（２）
   を更に備え、
   前記第１電流（ｉｒｅｃ１）は前記フィルタを介して前記整流回路から前記直流リンクへ流れ、
   前記直流リンクは第１直流電源線（ＬＨ）および第２直流電源線（ＬＬ）を含み、
   前記フィルタは、
   前記インバータと前記整流回路との間で前記第１直流電源線または前記第２直流電源線と直列に接続されるリアクトル（Ｌ２）と、
   前記出力端子対の間で前記リアクトルと直列に接続されるコンデンサ（Ｃ２）と
   を有し、
   前記充放電回路（４）を充電する第３電流（ｉＬ）は、前記リアクトルの電圧（ＶＬ）が高いほど低減する、請求項１または請求項２に記載の直接形電力変換器用の制御装置。

Images