JP2016119835A - 充放電回路、充放電回路の制御方法、充放電回路の制御装置、及び直接形電力変換器 - Google Patents

Abstract

【課題】抑制電流を用いてＬＣフィルタの共振を抑制しても、インバータを制御する制御系のサンプリング、指令値の更新を劣化させない。【解決手段】ブロック１０ａにおいて、電流分配率生成部１１は単相交流電圧Ｖｉｎの振幅Ｖｍと、入力電流の振幅Ｉｍと、直流電流Ｉｄｃについての指令値Ｉｄｃ＊と、両端電圧Ｖｃについての指令値Ｖｃ＊と、電源角速度ωとを入力する。電流分配率生成部１１は電流指令値Ｉｂ＊を出力する。共振抑制制御部１５はリアクトル電圧ＶＬを入力し、補正値ｋ・ＶＬを出力する。減算器１７は電流指令値Ｉｂ＊から補正値ｋ・ＶＬを減算してチョッパ制御部１６に与える。チョッパ制御部１６は補正された電流指令値（Ｉｂ＊−ｋ・ＶＬ）に基づいて昇圧デューティｄｌを出力する。昇圧デューティｄｌは比較器１４においてキャリヤＣ２と比較され、その結果が制御信号ＳＳｌとして出力される。【選択図】図２

Description

本発明は、直接形電力変換器に含まれる充放電回路、当該充放電回路の制御方法、当該充放電回路の制御装置、及び当該直接形電力変換器に関する。

特許文献１，３，４は、直接形電力変換器について開示する。これらで開示される直接形電力変換器には、昇圧回路及びこれによって昇圧された電圧を支えるコンデンサが設けられる。インバータへ供給される直流電力では、当該コンデンサからの電力と、ダイオード整流器から得られる電力とが適宜に処理され、以てインバータに入力する直流電圧が高められる。

特許文献２も直接形電力変換器について開示するが、上述の昇圧回路及びコンデンサは設けられていない。他方、インバータのキャリヤ電流を抑制するＬＣフィルタが、インバータの入力側に設けられている。

特許文献１で開示された直接形電力変換器は、上述の昇圧回路及びコンデンサのみならず、上述のＬＣフィルタをも備えている。そして当該コンデンサから当該LCフィルタへと電流が流れることを防止すべく、両者の間にはダイオードが設けられている。

特許文献１，２，５のいずれにおいても、ＬＣフィルタが共振することを抑制するための電流（以下「抑制電流」と称す）を、ＬＣフィルタのリアクトルに発生する電圧（あるいはＬＣフィルタのコンデンサに発生する電圧）から求め、これをインバータに流れる電流（以下「インバータ電流」と称す）に重畳していた。

特開２０１４−９６９７６号公報 特許第４０６７０２１号公報 特開２０１１−１９３６７８号公報 特開２０１４−８２９２６号公報 特許第５２５７５３３号公報

ＬＣフィルタはインバータに流れる電流において、インバータのキャリヤ周波数の成分を減衰させるために設けられる。よってＬＣフィルタの共振周波数は、キャリヤ周波数の数分の一に設定されることが望ましい。

このような場合、抑制電流をインバータ電流に重畳すると、インバータを制御する制御系のサンプリング、指令値の更新の遅れが無視できなくなる。

また特許文献１では、直流リンクからインバータに入力される直流電圧のうち、ダイオード整流器から印加される電圧の割合の値を変動させるので、当該直流電圧が変動し、以てその平均値が低下してしまう。

そこで、本発明は、抑制電流を用いてＬＣフィルタの共振を抑制しても、インバータを制御する制御系のサンプリング、指令値の更新を劣化させない技術を提供することを目的とする。

この発明にかかる充放電回路の制御方法は、直接形電力変換器における充放電回路を制御する方法である。当該直接形電力変換器は、第１電源線（ＬＨ）と；前記第１電源線よりも低い電位が印加される第２電源線（ＬＬ）と；単相交流電圧（Ｖｉｎ）が印加される入力側と、前記第１電源線及び前記第２電源線が接続される出力側とを有する整流回路（２０３）と、前記整流回路の前記出力側で前記第１電源線と前記第２電源線との間に設けられた充放電回路（４）と；前記第１電源線と前記第２電源線との間の電圧たる直流電圧（Ｖｄｃ）が入力されるインバータ（５）とを備える。前記整流回路は、単相全波整流を行うダイオード整流器（２）と；前記第１電源線と前記第２電源線との間へ直接もしくは前記ダイオード整流器を介して間接に接続される第１コンデンサ（Ｃ３）と；前記第１電源線もしくは前記第２電源線に対して、前記第１コンデンサよりも前記インバータから離れて、直接もしくは前記ダイオード整流器を介して直列に接続される第１リアクトル（Ｌ３）とを有する。

前記充放電回路は、前記第１電源線と前記第２電源線との間に設けられる第２コンデンサ（Ｃ４）を含み、可制御の時比率（ｄｃ）で前記第２コンデンサを放電するバッファ回路（４ａ）と；前記ダイオード整流器（２）からの整流電圧を昇圧して前記第２コンデンサを充電する昇圧回路（４ｂ）とを有する。

当該制御方法は、前記昇圧回路に入力する直流電流（ＩＬ２）を、前記第１リアクトルの電圧（ＶＬ）が高いほど低減する。

前記第１リアクトル（Ｌ３）が前記ダイオード整流器（２）と前記第１コンデンサ（Ｃ３）との間に設けられる場合には、前記第１リアクトルの電圧（ＶＬ）の極性は、前記第１リアクトルに流れる電流の向きと逆方向が正に採用される。前記第１リアクトル（Ｌ３）は前記ダイオード整流器（２）よりも前記インバータ（５）から離れている場合には、前記第１リアクトルの電圧（ＶＬ）の極性は、前記単相交流電圧（Ｖｉｎ）の高電位から低電位に向かう方向が正に採用される。

例えば、当該制御方法は、前記ダイオード整流器（２）に入力する交流電流（Ｉｉｎ）の振幅（Ｉｍ）と前記ダイオード整流器が出力する電圧（Ｖｒ）とで決定される第１指令値（Ｉｂ＊）から、前記第１リアクトルの電圧（ＶＬ）に比例する補正値（ｋ・ＶＬ）を減じて得られる第２指令値（Ｉｂ＊−ｋ・ＶＬ）を目標値として、前記直流電流（ＩＬ２）を制御する。

この場合、前記昇圧回路（４ｂ）は前記直流電流（ＩＬ２）が流れる第２リアクトル（Ｌ４）を有し、前記直流電流を前記第２コンデンサへ出力するか否かのチョッパリングを行う。当該制御方法は、前記第２指令値（Ｉｂ＊−ｋ・ＶＬ）と、前記第２コンデンサ（Ｃ４）の電圧（Ｖｃ）と、前記単相交流電圧（Ｖｉｎ）と、前記第２リアクトルのインダクタンス（Ｌｍ）とを用いて決定される時比率（ｄｌ）を、所定のキャリヤ（Ｃ２）と比較した結果に基づいて行う。

例えば、前記バッファ回路（４ａ）は、前記単相交流電圧（Ｖｉｎ）の位相（ωｔ）の二倍の余弦値（cos（２ωｔ））が負となる期間において前記第１コンデンサ（Ｃ３）を充電し、前記余弦値が正となる期間において前記第１コンデンサを放電する。

あるいは前記バッファ回路（４ａ）による前記第１コンデンサ（Ｃ３）の充電は、少なくとも、前記時比率（ｄｃ）が０よりも大きい期間の一部において行われる。

この発明にかかる充放電回路の制御装置は、上記チョッパリングを行う場合において前記充放電回路（４）を制御する装置（１０）であって、前記第１指令値（Ｉｂ＊）から前記補正値（ｋ・ＶＬ）を減じて前記第２指令値（Ｉｂ＊−ｋ・ＶＬ）を得る減算器（１７）と、前記第２指令値と前記第２コンデンサ（Ｃ４）の電圧（Ｖｃ）と、前記単相交流電圧（Ｖｉｎ）と、前記第２リアクトルのインダクタンス（Ｌｍ）とを用いて前記時比率（ｄｌ）を決定するチョッパ制御部（１６）と、前記時比率と前記キャリヤ（Ｃ２）とを比較して、前記チョッパリングを制御する制御信号（ＳＳｌ）を出力する比較器（１４）とを備える。

この発明にかかる充放電回路は、上述の充放電回路の制御方法によって制御される前記充放電回路である。当該充放電回路（４）は、前記第１電源線又は前記第２電源線に設けられ、前記バッファ回路（４ａ）から前記第１コンデンサ（Ｃ３）へと電流が流れることを阻止する電流阻止部（４ｃ）を更に有する。

この発明にかかる直接形電力変換器は、前記充放電回路（４）と、前記第１電源線（ＬＨ）と、前記第２電源線（ＬＬ）と、前記ダイオード整流器（２）と、前記第１コンデンサ（Ｃ３）と、前記第１リアクトル（Ｌ３）と、前記インバータ（５）とを備える。

この発明にかかる充放電回路、充放電回路の制御方法、充放電回路の制御装置、及び直接形電力変換器によれば、抑制電流を用いてＬＣフィルタの共振を抑制しても、インバータを制御する制御系のサンプリング、指令値の更新を劣化させない。

直接形電力変換器の概念的な構成の一例を示す構成図である。 本直接形電力変換器を制御する制御装置の概念的な構成の一例を示すブロック図である。 図１に示された直接形電力変換器の等価回路を示す回路図である。 図３の等価回路を、これが制御系を構成すると把握して示すブロック線図である。 図４のブロック線図の変形を示すブロック線図である。 図５のブロック線図の変形を示すブロック線図である。 図６のブロック線図の変形を示すブロック線図である。 入力電流、リアクトル電圧、電流の波形を示すグラフである。 入力電流、リアクトル電圧、電流の波形を示すグラフである。 入力電流、リアクトル電圧、電流の波形を示すグラフである。 入力電流、リアクトル電圧、電流の波形を示すグラフである。 リアクトルとダイオード整流器との位置関係の変形を示す回路図である。 コンデンサとリアクトルとダイオード整流器との位置関係の変形を示す回路図である。 ダイオード整流器の変形を示す回路図である。 共振抑制制御部の構成及びリアクトルの周辺を例示するブロック図である。

Ａ．直接形電力変換器の構成．
実施の形態の特徴的な技術を具体的に説明する前に、当該技術が適用される直接形電力変換器の構成を説明する。但し、当該構成それ自体の基本的な動作は、特許文献１において公知であるので、ここではその詳細を省略する。

図１に示すように、本直接形電力変換器は、ダイオード整流器２と、ＬＣフィルタ３と、充放電回路４と、インバータ５とを備えている。直流電源線ＬＨ，ＬＬはインバータ５と充放電回路４との間で直流リンクとして機能する。直流電源線ＬＨには直流電源線ＬＬよりも高い電位が印加される。

ダイオード整流器２は単相交流電源１から単相交流電圧Ｖｉｎが印加される入力側と、出力側とを有する。

ダイオード整流器２は単相交流電圧Ｖｉｎを単相全波整流して電圧Ｖｒ（＝｜Ｖｉｎ｜）に変換し、これを出力側から出力する。

また、ダイオード整流器２の入力側には、単相交流電源１から交流電流Ｉｉｎ（以下「入力電流Ｉｉｎ」と称す）が流れ込む。

ダイオード整流器２はダイオードＤ２１〜Ｄ２４を備えている。ダイオードＤ２１〜Ｄ２４はブリッジ回路を構成する。

ＬＣフィルタ３はリアクトルＬ３とコンデンサＣ３とを備えている。コンデンサＣ３は直流電源線ＬＨ，ＬＬの間に設けられる。リアクトルＬ３は、コンデンサＣ３よりもインバータ５から離れて、直流電源線ＬＨ又は直流電源線ＬＬに（図１の例示ではダイオード整流器２の出力側で直流電源線ＬＨに）直列に接続される。

コンデンサＣ３は例えばフィルムコンデンサであって、電解コンデンサの静電容量に比べて小さい静電容量を有する。このようなコンデンサＣ３はダイオード整流器２が出力する電圧Ｖｒをほとんど平滑しない。よってコンデンサＣ３の両端電圧Ｖ３は直流電圧ではあるものの、電圧Ｖｒの脈動の周期と同じ周期で脈動する。

ダイオード整流器２とＬＣフィルタ３との組み合わせは、単相交流電圧Ｖｉｎが印加される入力側と、直流電源線ＬＨ，ＬＬの間に接続される出力側とを有する整流回路２０３として把握できる。図１ではリアクトルＬ３とコンデンサＣ３との直列接続に電圧Ｖｒが印加されるが、整流回路２０３の構成によってはダイオード整流器２の出力がリアクトルＬ３を介することなくコンデンサＣ３に印加される。このような整流回路の変形については後述する。

充放電回路４はコンデンサＣ３に対してインバータ５側に設けられ、バッファ回路４ａと昇圧回路４ｂと電流阻止部４ｃとを有する。バッファ回路４ａはコンデンサＣ４を含み、直流電源線ＬＨ，ＬＬとの間で電力を授受する。

バッファ回路４ａはダイオードＤ４２と逆並列接続されたトランジスタ（ここでは絶縁ゲート型バイポーラトランジスタ：以下「ＩＧＢＴ」と略記）Ｓｃを更に含んでいる。トランジスタＳｃは、直流電源線ＬＨ，ＬＬの間において、コンデンサＣ４に対して直流電源線ＬＨ側で直列に接続されている。ここで逆並列接続とは、順方向が相互に逆となるような並列接続を指す。具体的にはトランジスタＳｃの順方向は直流電源線ＬＬから直流電源線ＬＨへと向かう方向であり、ダイオードＤ４２の順方向は直流電源線ＬＨから直流電源線ＬＬへと向かう方向である。トランジスタＳｃとダイオードＤ４２とはまとめて一つのスイッチ素子（第１スイッチ）として把握することができる。コンデンサＣ４は、第１スイッチを介して、直流電源線ＬＨ，ＬＬの間に設けられると言える。

昇圧回路４ｂはコンデンサＣ３の両端電圧Ｖ３（図１の構成ではこれは整流回路２０３が出力する整流電圧である）を昇圧してコンデンサＣ４を充電する。例えば昇圧回路４ｂは、ダイオードＤ４０と、リアクトルＬ４と、トランジスタ（ここではＩＧＢＴ）Ｓｌとを含んでいる。ダイオードＤ４０は、カソードと、アノードとを備え、当該カソードは第１スイッチとコンデンサＣ４との間に接続される。リアクトルＬ４は直流電源線ＬＨとダイオードＤ４０のアノードとの間に接続される。トランジスタＳｌは直流電源線ＬＬとダイオードＤ４０のアノードとの間に接続される。トランジスタＳｌにはダイオードＤ４１が逆並列接続されており、両者をまとめて一つのスイッチ素子（第２スイッチ）として把握することができる。かかる構成はいわゆる昇圧チョッパとして知られている。

コンデンサＣ４は、昇圧回路４ｂにより充電され、両端電圧Ｖ３よりも高い両端電圧Ｖｃを支持する。具体的には直流電源線ＬＨから第２スイッチを経由して直流電源線ＬＬへと電流ＩＬ２を流すことによってリアクトルＬ４にエネルギーを蓄積し、その後に第２スイッチをオフすることによって当該エネルギーがダイオードＤ４０を経由してコンデンサＣ４に蓄積される。電流ＩＬ２は直流電源線ＬＨから直流電源線ＬＬへと流れるので、その極性は反転せず、従って直流である。

両端電圧Ｖｃは両端電圧Ｖ３より高いので、基本的にはダイオードＤ４２には電流が流れない。従って第１スイッチの導通／非導通は専らトランジスタＳｃのそれに依存する。よって、以下、トランジスタＳｃのみならず、これとダイオードＤ４２とをまとめた第１スイッチについて、スイッチＳｃと称することがある。

スイッチＳｃの導通によりコンデンサＣ４が直流リンクへ放電する。このスイッチＳｃが導通する時比率は放電デューティｄｃと称される。放電デューティｄｃは可制御である。

また、直流電源線ＬＨの方が直流電源線ＬＬよりも電位が高いので、基本的にはダイオードＤ４１には電流が流れない。従って第２スイッチの導通／非導通は専らトランジスタＳｌのそれに依存する。よって、以下、トランジスタＳｌのみならず、これとダイオードＤ４１とをまとめた第２スイッチについて、スイッチＳｌと称することがある。

電流ＩＬ２をコンデンサＣ４に流すか否かが、昇圧回路４ｂによって決定される。具体的にはスイッチＳｌによって時比率たる昇圧デューティｄｌでチョッパリングされる。このチョッパリングは、昇圧デューティｄｌと後述するキャリヤＣ２との比較に基づいて行われる。

電流阻止部４ｃはコンデンサＣ３，Ｃ４の間で直流電源線ＬＨ又は直流電源線ＬＬに設けられ、コンデンサＣ４からコンデンサＣ３へと流れる電流を阻止する。コンデンサＣ４の両端電圧Ｖｃは昇圧回路４ｂによってコンデンサＣ３の両端電圧Ｖ３よりも大きくなる。しかし電流阻止部４ｃは、コンデンサＣ４からコンデンサＣ３へと流れる電流を阻止する。よって、両端電圧Ｖ３が両端電圧Ｖｃの影響を受けることが回避される。

電流阻止部４ｃは例えばダイオードＤ４３で実現される。図１の例示では、ダイオードＤ４３は直流電源線ＬＨに設けられ、その順方向はダイオード整流器２からインバータ５へと向かう方向である。

インバータ５は充放電回路４よりもインバータ５側の直流電源線ＬＨ，ＬＬの間に発生する直流電圧Ｖｄｃを交流電圧に変換し、これを出力端Ｐｕ，Ｐｖ，Ｐｗに出力する。

インバータ５は６つのスイッチング素子Ｓｕｐ，Ｓｖｐ，Ｓｗｐ，Ｓｕｎ，Ｓｖｎ，Ｓｗｎを含む。スイッチング素子Ｓｕｐ，Ｓｖｐ，Ｓｗｐはそれぞれ出力端Ｐｕ，Ｐｖ，Ｐｗと直流電源線ＬＨとの間に接続され、スイッチング素子Ｓｕｎ，Ｓｖｎ，Ｓｗｎはそれぞれ出力端Ｐｕ，Ｐｖ，Ｐｗと直流電源線ＬＬとの間に接続される。インバータ５はいわゆる電圧形インバータを構成し、６つのダイオードＤｕｐ，Ｄｖｐ，Ｄｗｐ，Ｄｕｎ，Ｄｖｎ，Ｄｗｎを含む。

ダイオードＤｕｐ，Ｄｖｐ，Ｄｗｐ，Ｄｕｎ，Ｄｖｎ，Ｄｗｎはいずれもそのカソードを直流電源線ＬＨ側に、そのアノードを直流電源線ＬＬ側に向けて配置される。ダイオードＤｕｐは、出力端Ｐｕと直流電源線ＬＨとの間で、スイッチング素子Ｓｕｐと並列に接続される。同様にして、ダイオードＤｖｐ，Ｄｗｐ，Ｄｕｎ，Ｄｖｎ，Ｄｗｎは、それぞれスイッチング素子Ｓｖｐ，Ｓｗｐ，Ｓｕｎ，Ｓｖｎ，Ｓｗｎと並列に接続される。

例えばスイッチング素子Ｓｕｐ，Ｓｖｐ，Ｓｗｐ，Ｓｕｎ，Ｓｖｎ，ＳｗｎにはＩＧＢＴ（絶縁ゲート型バイポーラトランジスタ）が採用される。この場合、ダイオードＤｕｐ，Ｄｖｐ，Ｄｗｐ，Ｄｕｎ，Ｄｖｎ，Ｄｗｎは、それぞれスイッチング素子Ｓｕｐ，Ｓｖｐ，Ｓｗｐ，Ｓｕｎ，Ｓｖｎ，Ｓｗｎに採用されるＩＧＢＴに対して、逆並列に接続されることになる。

誘導性負荷６は例えば回転機であり、インバータ５からの交流電圧に応じて回転する。

Ｂ．リアクトルＬ３の両端電圧ＶＬに基づく制御．
図２は、上述の本直接形電力変換器を制御する制御装置１０の概念的な構成の一例を示すブロック図である。制御装置１０は、充放電回路４の制御装置として機能するブロック１０ａと、インバータ５の制御装置として機能するブロック１０ｂとを有する。

ブロック１０ａは、電流分配率生成部１１と、共振抑制制御部１５と、加算器１３と、減算器１７と、チョッパ制御部１６と、比較器１２，１４と、キャリヤ生成部２３，２４とを備える。

ブロック１０ｂは、出力電圧指令生成部３１と、演算部３２，３３と、比較器３４，３５と、論理和／論理積演算部３６とを備える。

電流分配率生成部１１は単相交流電圧Ｖｉｎの振幅Ｖｍと、入力電流Ｉｉｎの振幅Ｉｍと、インバータ５に入力する直流電流Ｉｄｃについての指令値Ｉｄｃ＊と、両端電圧Ｖｃについての指令値Ｖｃ＊と、電源角速度ωとを入力する。振幅Ｖｍ，Ｉｍ及び電源角速度ωは例えば公知の検出部を設けることで、検出されて電流分配率生成部１１に入力される。指令値Ｉｄｃ＊，Ｖｃ＊は不図示の外部構成から入力される。

電流分配率生成部１１は、整流デューティｄｒｅｃ、放電デューティｄｃ、零デューティｄｚ、及び電流指令値Ｉｂ＊を出力する。

整流デューティｄｒｅｃは整流回路２０３から（ＬＣフィルタ３は通常、電源角速度ωよりも非常に高いカットオフ周波数を有するローパスフィルタであるので、「ダイオード整流器２から」ということもできる）直流リンクへと電力が供給される時比率である。両端電圧Ｖｃが両端電圧Ｖ３よりも高いので、スイッチＳｃが導通している時には、整流回路２０３から直流リンクへと電流が流れず、よって整流デューティｄｒｅｃと放電デューティｄｃとの和は１より小さい。零デューティｄｚは整流回路２０３からも充放電回路４からも直流リンクへと電力が供給されない時比率であり、零デューティｄｚと整流デューティｄｒｅｃと放電デューティｄｃとの和が１となる。

電流指令値Ｉｂ＊は、ＬＣフィルタ３の共振の抑制を考慮しない場合に、昇圧回路４ｂに入力する、より具体的にはリアクトルＬ４に流す電流ＩＬ２の指令値である。

整流デューティｄｒｅｃ、放電デューティｄｃ、零デューティｄｚ、電流指令値Ｉｂ＊を決定する手法については特許文献１，３，４に詳述されているので、ここではその詳細を省略する。

共振抑制制御部１５はリアクトルＬ３の両端電圧ＶＬ（以下、「リアクトル電圧ＶＬ」と称す）を入力する。図１に示されるように、リアクトルＬ３がダイオード整流器２よりもコンデンサＣ３に近い側で直流電源線ＬＨに対して直列に設けられる場合には、リアクトル電圧ＶＬはコンデンサＣ３側のリアクトルＬ３の端を基準とする。リアクトル電圧ＶＬは公知の技術によって検出される。共振抑制制御部１５はリアクトル電圧ＶＬが高いほど大きい補正値を出力する。例えばリアクトル電圧ＶＬと所定値ｋ（＞０）との積を補正値ｋ・ＶＬとして出力する。この補正値ｋ・ＶＬはリアクトル電圧ＶＬに比例すると把握することができる。

減算器１７は電流指令値Ｉｂ＊から補正値ｋ・ＶＬを減算し、補正された電流指令値（Ｉｂ＊−ｋ・ＶＬ）を出力する。これはリアクトルＬ４に流す抑制電流の指令値として値（−ｋ・ＶＬ）を採用することに相当する。

このようにしてリアクトル電圧ＶＬが高いほど、電流ＩＬ２の目標値となる電流指令値（Ｉｂ＊−ｋ・ＶＬ）が低下し、以て電流ＩＬ２を低減する制御が行われる。リアクトルＬ３がダイオード整流器２よりもコンデンサＣ３に近い側で直流電源線ＬＬに対して直列に設けられる場合には、リアクトル電圧ＶＬはダイオード整流器２側のリアクトルＬ３の端を基準とする。つまり、リアクトルＬ３がダイオード整流器２とコンデンサＣ３の間に設けられる場合、リアクトル電圧ＶＬの極性については、電流がリアクトルＬ３に流れる向きと逆方向が正の極性として採用される。

整流デューティｄｒｅｃと零デューティｄｚとは加算器１３において加算され、その結果（ｄｒｅｃ＋ｄｚ）が比較器１２においてキャリヤＣ１と比較される。キャリヤＣ１はキャリヤ生成部２３で生成される。

比較器１２の比較結果はスイッチＳｃへ与えるスイッチング信号ＳＳｃとして出力される。例えば比較器１２はキャリヤＣが値（ｄｒｅｃ＋ｄｚ）以上となる期間で活性化した信号をスイッチング信号ＳＳｃとして出力する。スイッチＳｃは、スイッチング信号ＳＳｃの活性によってオンする。

チョッパ制御部１６は両端電圧Ｖｃ及び単相交流電圧Ｖｉｎ（より正確にはそれぞれを示す値）を入力し、補正された電流指令値（Ｉｂ＊−ｋ・ＶＬ）に基づいて昇圧デューティｄｌを出力する。与えられた電流指令値に基づいて、両端電圧Ｖｃ及び単相交流電圧ＶｉｎとリアクトルＬ４のインダクタンスＬｍとから昇圧デューティｄｌを決定する技術も、特許文献１，３，４等で公知の技術であるので、ここでは詳細を省略する。

昇圧デューティｄｌは比較器１４においてキャリヤＣ２と比較される。キャリヤＣ２はキャリヤ生成部２４で生成される。比較器１４の比較結果はスイッチＳｌの開閉を制御する制御信号ＳＳｌとして出力される。例えば比較器１４はキャリヤＣ２が昇圧デューティｄｌ以下となる期間で活性化した信号を制御信号ＳＳｌとして出力する。スイッチＳｌは、制御信号ＳＳｌの活性によってオンする。

出力電圧指令生成部３１は相電圧指令Ｖｕ＊，Ｖｖ＊，Ｖｗ＊を生成する。図２の例示では、出力電圧指令生成部３１は誘導性負荷６の回転速度ωｍと、その指令値ωｍ＊とを入力する。回転速度ωｍは公知の検出部によって検出され、指令値ωｍ＊は不図示の外部構成によって入力される。出力電圧指令生成部３１は回転速度ωｍとその指令値ωｍ＊との偏差が低減するように、公知の手法によって相電圧指令Ｖｕ＊，Ｖｖ＊，Ｖｗ＊を生成する。

演算部３２は整流デューティｄｒｅｃと零デューティｄｚと放電デューティｄｃと相電圧指令Ｖｕ＊，Ｖｖ＊，Ｖｗ＊を入力する。演算部３２は値（ｄｒｅｃ＋ｄｚ＋ｄｃ・Ｖｘ＊）（但しｘはｕ，ｖ，ｗを代表する）を算出してこれらを出力する。演算部３３は整流デューティｄｒｅｃと相電圧指令Ｖｕ＊，Ｖｖ＊，Ｖｗ＊とを入力し、値（ｄｒｅｃ・（１−Ｖｘ＊））を算出してこれらを出力する。

値（ｄｒｅｃ＋ｄｚ＋ｄｃ・Ｖｘ＊）は比較器３４においてキャリヤＣ１と比較され、値（ｄｒｅｃ・（１−Ｖｘ＊））は比較器３５においてキャリヤＣ１と比較される。比較器３４は例えばキャリヤＣ１が値（ｄｒｅｃ＋ｄｚ＋ｄｃ・Ｖｘ＊）以上となる期間で活性化した信号を出力し、比較器３５は例えばキャリヤＣ１が値（ｄｒｅｃ・（１−Ｖｘ＊））以下となる期間で活性化した信号を出力する。

このようにキャリヤＣ１はブロック１０ａ，１０ｂのいずれに対しても用いることができるので、図２においてキャリヤ生成部２３はブロック１０ａ，１０ｂの境界を跨がって設けられているように示した。

比較器３４，３５の比較結果は論理和／論理積演算部３６に入力される。比較器３４，３５の比較結果の論理和が、スイッチング素子Ｓｕｐ，Ｓｖｐ，Ｓｗｐへとそれぞれ与えるスイッチング信号ＳＳｕｐ，ＳＳｖｐ，ＳＳｗｐとして出力され、これらの否定論理が、スイッチング素子Ｓｕｎ，Ｓｖｎ，Ｓｗｎへとそれぞれ与えるスイッチング信号ＳＳｕｎ，ＳＳｖｎ，ＳＳｗｎとして出力される。

上記のように補正値ｋ・ＶＬで電流指令値を補正することにより、ＬＣフィルタ３の共振が抑制されることを以下に説明する。

図３は、図１に示された直接形電力変換器の等価回路を示す回路図である。但し、リアクトルＬ３を流れる電流ＩＬ、コンデンサＣ３を流れる電流Ｉ３を導入した。電流ＩＬはダイオード整流器２から出力される。よってこの等価回路が、リアクトルＬ３がダイオード整流器２とコンデンサＣ３との間で直流電源線ＬＨ，ＬＬのいずれに対して直列に接続されている場合であっても妥当することは、前述のリアクトル電圧ＶＬの基準（あるいはリアクトル電圧ＶＬの極性の正の方向）に鑑みて明白である。

図１から理解されるように、ＬＣフィルタ３から流出する電流は、昇圧回路４ｂと電流阻止部４ｃへと分岐する。よってインバータ５に流れるインバータ電流Ｉ４を導入すると、昇圧回路４ｂに流れる直流の電流ＩＬ２と、インバータ５へ出力するインバータ電流Ｉ４とは、コンデンサＣ３に対していずれも並列に接続された電流源として等価的に示すことができる。但し、電流ＩＬ２は電流Ｉｂから補正値ｋ・ＶＬを差し引いた値として把握される。ｋ＝０の場合を想定することにより、電流Ｉｂは電流指令値Ｉｂ＊を指令値としてリアクトルＬ４に流れる電流であることが理解される。

図４は図３の等価回路を、これが制御系を構成すると把握して示すブロック線図である。当該ブロック線図を特許文献２に倣って変形することにより、順次に図５、図６、図７のブロック線図へと変形することができる。但し、共振を抑制するための制御系を実現するには、指令値ＶＬ＊の値は０である。

そして図７に示されたブロック線図から、図１に示された直接形電力変換器は、電圧Ｖｒを外乱とする、リアクトル電圧ＶＬについてのフィードバック系として把握できることがわかる。指令値ＶＬ＊がリアクトル電圧ＶＬの目標値となっており、リアクトル電圧ＶＬが電圧Ｖｒに依らずに指令値ＶＬ＊＝０に追随することにより、両端電圧Ｖ３が電圧Ｖｒと一致するように制御されることがわかる。これにより、ＬＣフィルタ３の共振による電圧の変動が抑制されることになる。

このように、本実施の形態の制御では抑制電流（これは電流Ｉｂの補正値ｋ・ＶＬに相当する）をインバータ電流Ｉ４に重畳するのではなく、電流ＩＬ２をリアクトル電圧ＶＬで制御する。電流ＩＬ２は昇圧回路４ｂの動作、即ちスイッチＳｌのチョッパリングによって制御されるので、その制御周期はインバータ５の制御周期よりも短い。図２に即して言えば、キャリヤＣ２はキャリヤＣ１よりも周期が短く、リアクトル電圧ＶＬによる電流ＩＬ２の制御はインバータ５の制御よりも高い周波数で行われる。

以上のことから、本実施の形態によれば、抑制電流を用いてＬＣフィルタ３の共振を抑制しても、インバータ５を制御する制御系のサンプリング、指令値の更新を劣化させないことがわかる。

図８乃至図１１は、直流電圧Ｖｄｃが一定値に制御されているときの、入力電流Ｉｉｎ、リアクトル電圧ＶＬ、電流ＩＬ２の波形を示すグラフである。

図８及び図９は、特許文献３に開示されるような、コンデンサＣ４を充電する期間（特許文献３にいう「受納期間」であって、放電デューティｄｃは零、昇圧デューティｄｌが正）と、コンデンサＣ４を放電させる期間（特許文献３にいう「授与期間」であって放電デューティｄｃは正）とが電圧Ｖｒの半周期毎（即ち単相交流電圧Ｖｉｎの四分の一周期毎）に入れ替わる制御方法（以下、「半周期制御」と仮称する）を採用した場合を示す。

なお、授与期間は、単相交流電圧Ｖｉｎの位相ωｔを導入し、位相ωｔの二倍の余弦値cos（２ωｔ）が正となる期間として、受納期間はこの余弦値cos（２ωｔ）が負となる期間として、それぞれ捉えることもできる。

図９及び図１０は、特許文献４に開示されるような、放電デューティｄｃが０より大きな期間の少なくとも一部において電流ＩＬ２がコンデンサＣ４を充電する制御方法（以下、「充放電制御」と仮称する）を採用した場合を示す。

図８及び図１０は、いずれも補正値ｋ・ＶＬを用いた補正を行わない場合を示す。図８では、半周期制御を反映し、電流ＩＬ２が受納期間Ｔ２においてのみ流れ、授与期間Ｔ１において流れない様子が示されている。図１０では、充放電制御を反映し、電流ＩＬ２は特許文献４にいう充電期間と充放電期間との合計となる期間（昇圧デューティｄｌが正となる期間）Ｔ３においてのみ流れ、特許文献４にいう放電期間（昇圧デューティｄｌが零となる期間）Ｔ４において流れない様子が示されている。

図９及び図１１は、いずれも補正値ｋ・ＶＬを用いた補正を行った場合を示す。図９からは電流ＩＬ２が、図８で示した授与期間Ｔ１においても流れることが示されている。また、図１１からは電流ＩＬ２が、図１０で示した放電期間Ｔ４においても流れることが示されている。

よって、チョッパ制御部１６（図２参照）の処理により、昇圧デューティｄｌは、補正値ｋ・ＶＬの影響を受け、必ずしも特許文献３にいう授与期間／受納期間や、特許文献４にいう充電期間／放電期間／充放電期間についての定義通りには設定されていない。しかし、以下では簡単のため、補正値ｋ・ＶＬを用いた補正の有無に拘わらず、「半周期制御」「充放電制御」との仮称を採用する。

図８と図９の比較から理解されるように、半周期制御において補正値ｋ・ＶＬを用いた補正を導入することにより、入力電流Ｉｉｎにおけるリンギングが低減される。同様に、図１０と図１１の比較から理解されるように、充放電制御において補正値ｋ・ＶＬを用いた補正を導入することにより、入力電流Ｉｉｎにおけるリンギングが低減される。

このように、半周期制御を採用するか、充放電制御を採用するかに拘わらず、補正値ｋ・ＶＬを用いた補正を導入することにより、ＬＣフィルタ３の共振による影響を低減できることが視認される。

なお、半周期制御を採用した場合、授与期間Ｔ１では電流指令値Ｉｂ＊は零に設定される。よって授与期間Ｔ１ではリアクトル電圧ＶＬが負の場合のみ抑制電流が流れる。

他方、充放電制御を採用した場合、電流指令値Ｉｂ＊は多くの期間において値ｋ・ＶＬよりも大きい。よって補正後の電流指令値（Ｉｂ＊−ｋ・ＶＬ）も多くの期間において正となる。よってリアクトルＬ３の両端電圧たるリアクトル電圧ＶＬの正負に依らず、リアクトルＬ４には抑制電流が流れ、ＬＣフィルタ３の共振を抑制する効果が高まる。

Ｃ．変形．
整流回路２０３において、ダイオード整流器２と、コンデンサＣ３と、リアクトルＬ３との位置関係は上述の例に限定されることはない。ダイオード整流器２それ自体のリアクトル成分、コンデンサ成分は無視できるので、以下の種々の変形が可能である。

図１２はリアクトルＬ３とダイオード整流器２との位置関係の変形を示す回路図である。上述の例示ではリアクトルＬ３はコンデンサＣ３よりもインバータ５から離れて、直接に直流電源線ＬＨへ直列に接続されていた（もちろんリアクトルＬ３は直流電源線ＬＬへ直接に接続されてもよい）。しかし図１２に示された構成では、リアクトルＬ３はコンデンサＣ３よりもインバータ５から離れて、ダイオード整流器２を介して間接に直流電源線ＬＨへ直列に接続される。具体的にはリアクトルＬ３はダイオード整流器２の入力側に対して単相交流電源１と直列に接続される。

かかる構成では、リアクトルＬ３がダイオード整流器２よりもインバータ５から離れており、電圧Ｖｒが整流回路２０３が出力する整流電圧である。またこれらの場合、ダイオード整流器２の入力側に対して、単相交流電源１と直列にリアクトルＬ３が接続される。よってリアクトル電圧ＶＬの向き（リアクトル電圧ＶＬの極性）の正の方向を、単相交流電圧Ｖｉｎの高電位から低電位に向かう方向として捉えることにより、このような構成においても上記の実施の形態と同様に、図３で示された等価回路が妥当し、上述の作用・効果が得られることは明白である。

かかる変形においては、共振抑制制御部１５（図２参照）と代替して、リアクトルＬ３の両端の電位差をある固定した方向で測定した値と、単相交流電圧Ｖｉｎの高電位から低電位に向かう方向とを参照して、リアクトル電圧ＶＬを決定し、これに基づいた補正値を出力する構成が採用される。

図１５はリアクトルＬ３がダイオード整流器２よりもインバータ５から離れている場合に、図２で示された共振抑制制御部１５と置換して採用される共振抑制制御部１５１の構成及びリアクトルＬ３（図１参照）の周辺を例示するブロック図である。

ここではリアクトルＬ３の両端の電位差ＶＬ１を、ダイオード整流器２に近い側のリアクトルＬ３の端の電位を基準にして採用する。具体的にはリアクトルＬ３とダイオードＤ２１のアノードとダイオードＤ２２のカソードとの接続点の電位が、上述の電位差の基準となる。

共振抑制制御部１５１には電位差ＶＬ１及び単相交流電圧Ｖｉｎ（より正確にはそれぞれの値）が入力される。共振抑制制御部１５１は極性判定部１５ｂを有し、これは単相交流電圧Ｖｉｎの、一方向における（例えば図１５において矢印で示される単相交流電圧Ｖｉｎの方向）極性を判断し、その正負に応じてそれぞれ値１，−１を出力する。かかる判断には単相交流電圧Ｖｉｎの正負を用いてもよいし、その位相を用いてもよい。ここでは単相交流電圧Ｖｉｎの基準には、ダイオードＤ２３のアノードとダイオードＤ２４のカソードとの接続点の電位が採用される。

共振抑制制御部１５１は乗算器１５ａ，１５ｃをも有している。乗算器１５ａは電位差ＶＬ１に対して極性判定部１５ｂの出力を乗算する。これにより乗算器１５ａからは上述の実施の形態にいうリアクトル電圧ＶＬが得られる。乗算器１５ｃはリアクトル電圧ＶＬと所定値ｋとの積を乗算し、補正値ｋ・ＶＬが得られる。

もちろん極性判定部１５ｂが単相交流電圧Ｖｉｎの極性を判断し、その正負に応じてそれぞれ値ｋ，−ｋを出力することもでき、その場合には乗算器１５ｃは不要である。また、上述の実施の形態での共振抑制制御部１５は、乗算器１５ａと極性判定部１５ｂとを削除した構成であると見ることもできる。このような構成においても上記の各実施の形態の作用・効果が得られることは明白である。

図１３は図１２を更に変形した回路を示す回路図であり、リアクトルＬ３とコンデンサＣ３とダイオード整流器２との位置関係の変形を示す。上述の例示ではコンデンサＣ３は直流電源線ＬＨ，ＬＬの間へ直接に接続されていた。しかし図１３に示された構成では、コンデンサＣ３は直流電源線ＬＨ，ＬＬの間へダイオード整流器２を介して間接に接続される。またリアクトルＬ３はコンデンサＣ３よりもインバータ５から離れて、ダイオード整流器２を介して間接に直流電源線ＬＨへ直列に接続される。具体的にはリアクトルＬ３はダイオード整流器２の入力側及びコンデンサＣ３のいずれに対しても単相交流電源１と直列に接続される。

このような構成においては、コンデンサＣ３に流れる電流Ｉ３も交流となり、よって両端電圧Ｖ３の極性も交番するが、図１２の構成と同様、上記の実施の形態の作用・効果が得られる。図７に鑑みれば、コンデンサＣ３に流れる電流Ｉ３、両端電圧Ｖ３の極性を、単相交流電圧Ｖｉｎの極性によって異ならせても、異ならせなくても、外乱となる電圧Ｖｒがあってもリアクトル電圧ＶＬが零となるように制御されることには変わりないからである。

しかも図１３に示された構成では、ダイオード整流器２が電流阻止部４ｃ、例えばダイオードＤ４３の機能をも担うので、電流阻止部４ｃが不要となる利点がある。

図１４は図１３を更に変形した回路を示す回路図であり、ダイオード整流器２の変形を示す回路図である。ここではダイオード整流器２のうち、高電位側の一対のダイオードが充放電回路４に入力するものと、インバータ５に接続されるものとの二組に分かれている。

具体的には、ダイオード整流器２は、ダイオードＤ２１ａ，Ｄ２１ｂ，Ｄ２２，Ｄ２３ａ，Ｄ２３ｂ，Ｄ２４を備えている。ダイオードＤ２１ａ，Ｄ２１ｂのアノードは共通してコンデンサＣ３の一端に接続され、ダイオードＤ２３ａ，Ｄ２３ｂのアノードは共通してコンデンサＣ３の他端に接続される。ダイオードＤ２１ａ，Ｄ２３ａのカソードは共通して直流電源線ＬＨに接続され、ダイオードＤ２１ｂ，Ｄ２３ｂのカソードはいずれも、リアクトルＬ４を介してスイッチＳｌに接続される。つまり、図１４に示された構成では、図１３に示された回路に対し、ダイオードＤ２１がダイオードＤ２１ａ，Ｄ２１ｂを兼用し、ダイオードＤ２３がダイオードＤ２３ａ，Ｄ２３ｂを兼用している。但し、充放電回路４において、リアクトルＬ４は直流電源線ＬＨと直接には接続されない。

かかる構成では、ダイオードＤ２１ａ，Ｄ２３ａ，Ｄ２２，Ｄ２４は直流電源線ＬＨへと電圧Ｖｒを印加するブリッジ回路を構成し、ダイオードＤ２１ｂ，Ｄ２３ｂ、Ｄ２２，Ｄ２４は直流電源線ＬＨへと電圧Ｖｒを印加するブリッジ回路を構成し、ダイオード整流器２はこれら二つのブリッジ回路を含む、と把握できる。このような構成においても上記の各実施の形態の作用・効果が得られることは明白である。

２ ダイオード整流器
４ 充放電回路
４ａ バッファ回路
４ｂ 昇圧回路
４ｃ 電流阻止部
５ インバータ
１０ 制御装置
１４ 比較器
１６ チョッパ制御部
１７ 減算器
２０３ 整流回路
Ｃ３，Ｃ４ コンデンサ
Ｌ３，Ｌ４ リアクトル
ＬＨ，ＬＬ 直流電源線
Ｓｃ，Ｓｌ トランジスタ（スイッチ）

Claims (10)

1. 第１電源線（ＬＨ）と；
   前記第１電源線よりも低い電位が印加される第２電源線（ＬＬ）と；
   単相交流電圧（Ｖｉｎ）が印加される入力側と、前記第１電源線及び前記第２電源線が接続される出力側とを有する整流回路（２０３）と、
   前記整流回路の前記出力側で前記第１電源線と前記第２電源線との間に設けられた充放電回路（４）と；
   前記第１電源線と前記第２電源線との間の電圧たる直流電圧（Ｖｄｃ）が入力されるインバータ（５）と
   を備え、
   前記整流回路は、
   単相全波整流を行うダイオード整流器（２）と；
   前記第１電源線と前記第２電源線との間へ直接もしくは前記ダイオード整流器を介して間接に接続される第１コンデンサ（Ｃ３）と；
   前記第１電源線もしくは前記第２電源線に対して、前記第１コンデンサよりも前記インバータから離れて、直接もしくは前記ダイオード整流器を介して直列に接続される第１リアクトル（Ｌ３）とを有し、
   前記充放電回路は、
   前記第１電源線と前記第２電源線との間に設けられる第２コンデンサ（Ｃ４）を含み、可制御の時比率（ｄｃ）で前記第２コンデンサを放電するバッファ回路（４ａ）と；
   前記整流回路が出力する整流電圧（Ｖ３，Ｖｒ）を昇圧して前記第２コンデンサを充電する昇圧回路（４ｂ）と
   を有する直接形電力変換器における前記充放電回路を制御する方法であって、
   前記昇圧回路に入力する直流電流（ＩＬ２）を、前記第１リアクトルの電圧（ＶＬ）が高いほど低減する、充放電回路の制御方法。
2. 前記第１リアクトル（Ｌ３）は前記ダイオード整流器（２）と前記第１コンデンサ（Ｃ３）との間に設けられ、前記第１リアクトルの電圧（ＶＬ）の極性は、前記第１リアクトルに流れる電流の向きと逆方向が正に採用される、請求項１記載の充放電回路の制御方法。
3. 前記第１リアクトル（Ｌ３）は前記ダイオード整流器（２）よりも前記インバータ（５）から離れ、前記第１リアクトルの電圧（ＶＬ）の極性は、前記単相交流電圧（Ｖｉｎ）の高電位から低電位へ向かう方向が正に採用される、請求項１記載の充放電回路の制御方法。
4. 前記ダイオード整流器（２）に入力する交流電流（Ｉｉｎ）の振幅（Ｉｍ）と前記ダイオード整流器が出力する電圧（Ｖｒ）とで決定される第１指令値（Ｉｂ＊）から、前記第１リアクトルの電圧（ＶＬ）に比例する補正値（ｋ・ＶＬ）を減じて得られる第２指令値（Ｉｂ＊−ｋ・ＶＬ）を目標値として、前記直流電流（ＩＬ２）を制御する、請求項１〜３のいずれか一つに記載の充放電回路の制御方法。
5. 前記昇圧回路（４ｂ）は前記直流電流（ＩＬ２）が流れる第２リアクトル（Ｌ４）を有し、前記直流電流を前記第２コンデンサへ出力するか否かのチョッパリングを行い、
   前記第２指令値（Ｉｂ＊−ｋ・ＶＬ）と、前記第２コンデンサ（Ｃ４）の電圧（Ｖｃ）と、前記単相交流電圧（Ｖｉｎ）と、前記第２リアクトルのインダクタンス（Ｌｍ）とを用いて決定される時比率（ｄｌ）を、所定のキャリヤ（Ｃ２）と比較した結果に基づいて、前記チョッパリングを行う、請求項４記載の充放電回路の制御方法。
6. 前記バッファ回路（４ａ）は、前記単相交流電圧（Ｖｉｎ）の位相（ωｔ）の二倍の余弦値（cos（２ωｔ））が負となる期間において前記第１コンデンサ（Ｃ３）を充電し、前記余弦値が正となる期間において前記第１コンデンサを放電する、請求項１〜５のいずれか一つに記載の充放電回路の制御方法。
7. 前記バッファ回路（４ａ）による前記第１コンデンサ（Ｃ３）の充電は、少なくとも、前記時比率（ｄｃ）が０よりも大きい期間の一部において行われる、請求項１〜５のいずれか一つに記載の充放電回路の制御方法。
8. 請求項５記載の充放電回路の制御方法によって制御される前記充放電回路（４）を制御する装置（１０）であって、
   前記第１指令値（Ｉｂ＊）から前記補正値（ｋ・ＶＬ）を減じて前記第２指令値（Ｉｂ＊−ｋ・ＶＬ）を得る減算器（１７）と、
   前記第２指令値と前記第２コンデンサ（Ｃ４）の電圧（Ｖｃ）と、前記単相交流電圧（Ｖｉｎ）と、前記第２リアクトルのインダクタンス（Ｌｍ）とを用いて前記時比率（ｄｌ）を決定するチョッパ制御部（１６）と、
   前記時比率と前記キャリヤ（Ｃ２）とを比較して、前記チョッパリングを制御する制御信号（ＳＳｌ）を出力する比較器（１４）と
   を備える、充放電回路の制御装置。
9. 請求項１〜７のいずれか一つに記載の充放電回路の制御方法によって制御される前記充放電回路であって、
   前記第１電源線又は前記第２電源線に設けられ、前記バッファ回路（４ａ）から前記第１コンデンサ（Ｃ３）へと電流が流れることを阻止する電流阻止部（４ｃ）
   を更に有する充放電回路（４）。
10. 請求項９記載の充放電回路（４）と、前記第１電源線（ＬＨ）と、前記第２電源線（ＬＬ）と、前記ダイオード整流器（２）と、前記第１コンデンサ（Ｃ３）と、前記第１リアクトル（Ｌ３）と、前記インバータ（５）とを備える、直接形電力変換器。

Images