WO2014053445A1 - Verfahren zur herstellung eines leuchtdioden-displays und leuchtdioden-display - Google Patents

Verfahren zur herstellung eines leuchtdioden-displays und leuchtdioden-display Download PDF

Info

Publication number
WO2014053445A1
WO2014053445A1 PCT/EP2013/070352 EP2013070352W WO2014053445A1 WO 2014053445 A1 WO2014053445 A1 WO 2014053445A1 EP 2013070352 W EP2013070352 W EP 2013070352W WO 2014053445 A1 WO2014053445 A1 WO 2014053445A1
Authority
WO
WIPO (PCT)
Prior art keywords
islands
layer
buffer layer
substrate
transistors
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Ceased
Application number
PCT/EP2013/070352
Other languages
English (en)
French (fr)
Inventor
Norwin Von Malm
Martin Mandl
Alexander F. PFEUFFER
Britta GÖÖTZ
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Ams Osram International GmbH
Original Assignee
Osram Opto Semiconductors GmbH
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Osram Opto Semiconductors GmbH filed Critical Osram Opto Semiconductors GmbH
Priority to CN201380052303.1A priority Critical patent/CN104704634B/zh
Priority to US14/433,379 priority patent/US9859330B2/en
Priority to JP2015534972A priority patent/JP6262745B2/ja
Publication of WO2014053445A1 publication Critical patent/WO2014053445A1/de
Anticipated expiration legal-status Critical
Priority to US15/823,431 priority patent/US10770506B2/en
Ceased legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10H—INORGANIC LIGHT-EMITTING SEMICONDUCTOR DEVICES HAVING POTENTIAL BARRIERS
    • H10H29/00—Integrated devices, or assemblies of multiple devices, comprising at least one light-emitting semiconductor element covered by group H10H20/00
    • H10H29/10—Integrated devices comprising at least one light-emitting semiconductor component covered by group H10H20/00
    • H10H29/14—Integrated devices comprising at least one light-emitting semiconductor component covered by group H10H20/00 comprising multiple light-emitting semiconductor components
    • H10H29/142—Two-dimensional arrangements, e.g. asymmetric LED layout
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/01—Manufacture or treatment
    • H10D30/021—Manufacture or treatment of FETs having insulated gates [IGFET]
    • H10D30/027—Manufacture or treatment of FETs having insulated gates [IGFET] of lateral single-gate IGFETs
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/60—Insulated-gate field-effect transistors [IGFET]
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10H—INORGANIC LIGHT-EMITTING SEMICONDUCTOR DEVICES HAVING POTENTIAL BARRIERS
    • H10H20/00—Individual inorganic light-emitting semiconductor devices having potential barriers, e.g. light-emitting diodes [LED]
    • H10H20/01—Manufacture or treatment
    • H10H20/011—Manufacture or treatment of bodies, e.g. forming semiconductor layers
    • H10H20/013—Manufacture or treatment of bodies, e.g. forming semiconductor layers having light-emitting regions comprising only Group III-V materials
    • H10H20/0133—Manufacture or treatment of bodies, e.g. forming semiconductor layers having light-emitting regions comprising only Group III-V materials with a substrate not being Group III-V materials
    • H10H20/01335—Manufacture or treatment of bodies, e.g. forming semiconductor layers having light-emitting regions comprising only Group III-V materials with a substrate not being Group III-V materials the light-emitting regions comprising nitride materials
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10H—INORGANIC LIGHT-EMITTING SEMICONDUCTOR DEVICES HAVING POTENTIAL BARRIERS
    • H10H20/00—Individual inorganic light-emitting semiconductor devices having potential barriers, e.g. light-emitting diodes [LED]
    • H10H20/80—Constructional details
    • H10H20/81—Bodies
    • H10H20/815—Bodies having stress relaxation structures, e.g. buffer layers
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10H—INORGANIC LIGHT-EMITTING SEMICONDUCTOR DEVICES HAVING POTENTIAL BARRIERS
    • H10H20/00—Individual inorganic light-emitting semiconductor devices having potential barriers, e.g. light-emitting diodes [LED]
    • H10H20/80—Constructional details
    • H10H20/85—Packages
    • H10H20/851—Wavelength conversion means
    • H10H20/8515—Wavelength conversion means not being in contact with the bodies
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W90/00—Package configurations
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10H—INORGANIC LIGHT-EMITTING SEMICONDUCTOR DEVICES HAVING POTENTIAL BARRIERS
    • H10H20/00—Individual inorganic light-emitting semiconductor devices having potential barriers, e.g. light-emitting diodes [LED]
    • H10H20/01—Manufacture or treatment
    • H10H20/036—Manufacture or treatment of packages
    • H10H20/0361—Manufacture or treatment of packages of wavelength conversion means
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10H—INORGANIC LIGHT-EMITTING SEMICONDUCTOR DEVICES HAVING POTENTIAL BARRIERS
    • H10H20/00—Individual inorganic light-emitting semiconductor devices having potential barriers, e.g. light-emitting diodes [LED]
    • H10H20/80—Constructional details
    • H10H20/882—Scattering means

Definitions

  • a method for producing a light-emitting diode display is specified.
  • a light-emitting diode display is specified.
  • One problem to be solved is a method
  • the method for producing a light-emitting diode display is provided.
  • Light-emitting diode display can mean that radiation emitted by the display during operation is generated completely or predominantly by means of light-emitting diodes, in short LEDs.
  • Light-emitting diode display can be an active-matrix display. It is possible that the light-emitting diode display is free of a liquid crystal matrix.
  • the method comprises the step of providing a growth substrate.
  • the growth substrate has a substrate top side.
  • the growth substrate is, for example, a
  • the method comprises the step of applying one or more
  • the at least one buffer layer may be in direct contact with the substrate top or may be spaced from the substrate top by one or more intermediate layers.
  • the method comprises the step of generating a plurality of separate ones
  • the growth points are generated on, in and / or on the buffer layer.
  • the growth points are specific, local areas of the buffer layer.
  • the method comprises the step of generating individual, radiation-active islands.
  • the islands are generated starting from the growth points, for example by means of epitaxial growth.
  • the islands each comprise an inorganic semiconductor layer sequence or consist of such a semiconductor layer sequence.
  • the semiconductor layer sequence of the islands includes one or more active zones for generating radiation during operation of the light-emitting diode display.
  • the active zone may be a single quantum well structure or a multiple quantum well structure or a pn junction.
  • the semiconductor layer sequence is preferably based on a III-V compound semiconductor material.
  • the semiconductor material is In] __ n _ m N m Ga or a for example, a nitride compound semiconductor material such as Al n Phosphide compound semiconductor material such as Al n Iri] __ n _ m Ga m P or an arsenide compound semiconductor material such as Al n In] __ n _ m Ga m As, where in each case 0 ⁇ n ⁇ 1, 0 ⁇ m ⁇ 1 and n + m -S 1 is.
  • the semiconductor layer sequence may have dopants and additional constituents.
  • the islands seen in plan view of the substrate top, have an average diameter of at least 50 nm or at least 200 nm or at least 500 nm or at least 0.5 ym or at least 10 ym.
  • the average diameter of the islands is at most 20 ⁇ or at most 5 ⁇ or at most 2 ⁇ .
  • the islands have an aspect ratio, ie a quotient of an average height and the mean diameter, of> 1 or> 2 or> 5.
  • the aspect ratio may be, for example, ⁇ 25 or ⁇ 20 or ⁇ 15.
  • the method comprises the step of interconnecting the islands with transistors.
  • the islands are individually or in groups electrically controlled. In each case exactly one island or even several islands connected in parallel with exactly one transistor can be electrically conductively connected.
  • the light-emitting diode display is then a so-called micropixeled display, with the individual islands forming the micropixels.
  • the method for producing a light-emitting diode display is set up. The method comprises at least the following steps:
  • the islands each comprising an inorganic semiconductor layer sequence with at least one active zone and a mean diameter of the islands, seen in plan view of the substrate top, between 50 nm and 20 ⁇ inclusive, and
  • a patterning of a semiconductor layer sequence towards a micropixeled display takes place, for example, by means of dry chemical processes.
  • Micro-pixels in a flip-chip method with a wafer connected to the driver circuits are Micro-pixels in a flip-chip method with a wafer connected to the driver circuits.
  • the light-emitting diode display described is based, inter alia, on the idea that epitaxial structures that are used in the
  • Growth substrate are deposited, are used for the microdisplay.
  • a corresponding production is also referred to as a bottom-up approach.
  • an epitaxial growth island preferably corresponds exactly to a later one
  • Bonding between the carrier with the micropixels and the carrier with the driver circuit omitted Furthermore, structuring of a semiconductor layer sequence with an active zone after the epitaxy can be dispensed with. Segmentation to the micropixels is therefore already predetermined by the growth. This is in particular a high
  • the targeted, three-dimensional growth of the islands causes damage to the active zone
  • a loss of a radiation-active surface by the structuring can be achieved by a core-shell structure of the
  • Islands, English core-shell construction be balanced. With a high aspect ratio, even a gain in active area is possible compared to a planar top-down approach. Thus, an increase in efficiency by reducing the current density while maintaining the luminance is possible.
  • a growth of comparatively thin islands in the form of so-called nano-rods also allows an improvement in the quality of the material, since dislocations to nearby
  • Expansion coefficients occur, degraded or reduced. This also reduces sagging of a wafer and / or the growth substrate upon waxing and can facilitate processing, especially when bonding to other materials or wafers. Furthermore, for the Growth larger substrates or foreign substrates are used.
  • the transistors are produced in the growth substrate. This is done, for example, by doping certain
  • the transistors are produced as field-effect transistors, FET for short, or as pnp transistors in the growth substrate.
  • the step of generating the transistors partially or completely follows step D).
  • step D the step of generating the transistors
  • a carrier substrate is attached to a side of the islands facing away from the growth substrate in step E).
  • the carrier substrate is then preferably the light-emitting diode display mechanically stabilizing and
  • the carrier substrate is, for example, a silicon substrate.
  • the method comprises the step of removing the growth substrate.
  • the growth substrate is removed after the carrier substrate is attached.
  • the growth substrate comprises the transistors
  • the growth substrate preferably remains on the ready-made light-emitting diode display.
  • the transistors for driving the islands are covered by the carrier substrate.
  • the transistors are fabricated in the carrier substrate before the carrier substrate is attached to the islands.
  • the buffer layer is applied as a two-dimensional, unstructured layer. That is, the buffer layer is in a constant thickness without targeted thickness variation or
  • Buffer layer applied a masking layer of an electrically insulating or of an electrically conductive material.
  • the masking layer has a multiplicity of openings and is preferably before step D).
  • a material of the masking layer is, for example, a
  • Silicon oxide or a silicon nitride Silicon oxide or a silicon nitride.
  • Masking layer in the finished light-emitting diode display That is, the masking layer is not removed later, such as by etching.
  • the masking layer is not removed later, such as by etching.
  • Masking layer after step D) no longer or no longer significantly changed in thickness or geometric shape.
  • the islands are grown so as to form the masking layer overtop. Based on the substrate top, a height of the islands is then greater than a thickness of the masking layer. The height of the islands exceeds the thickness of the
  • Masking layer for example by at least a factor of 10 or by at least a factor of 100 or by at least a factor of 1000.
  • the buffer layer there is a between the buffer layer and the growth substrate
  • the intermediate layer is formed, for example, from a metal nitride such as aluminum nitride or hafnium nitride. In particular, by the intermediate layer
  • the structuring of the buffer layer is effected by means of a masking technique
  • material of the buffer layer is partially or completely removed in areas not covered by a mask. It is possible that the
  • Buffer layer remains as a continuous layer, so that, for example, around the growing islands a thickness of the buffer layer is reduced, but is greater than zero.
  • Masking layer can form and, for example, partially or completely covered side surfaces of the growing islands.
  • a first buffer layer in particular made of an oxide or nitride of a transition metal or of a rare earth metal, is applied directly to the growth substrate.
  • the first buffer layer consists of hafnium nitride.
  • Buffer layer applied a different, second buffer layer thereof.
  • the second buffer layer is based or preferably made of GaN or AlGaN. The islands and the
  • Semiconductor layer sequence are then preferably based on AlInGaN.
  • Growth substrate preferably comprises the transistors, the first buffer layer follows in particular directly after a Bragg mirror.
  • the Bragg mirror can be grown epitaxially.
  • the Bragg mirror is a
  • Multi-layer sequence such as a rare earth oxide, a rare earth nitride, a III-V compound and / or a III-nitride compound.
  • an area between adjacent islands after step D) is completely or partially filled with a filling compound.
  • the filling compound may touch the islands or be separated from the islands by an intermediate layer.
  • the filling compound is as Negative to the islands and formed to the islands
  • the filling compound is adapted to adjust or reduce optical coupling between adjacent islands.
  • the filling material for example, radiopaque
  • optically active materials such as phosphors, in the filling material or in partial areas of the filling compound,
  • Be embedded scattering particles or reflective particles Be embedded scattering particles or reflective particles.
  • the filling compound only partially fills areas between the adjacent islands.
  • the filling compound is then arranged island-like around the islands. It is possible that the filling material
  • the transistors in the growth substrate are produced in step E) on a side of the growth substrate facing away from the islands. This step may follow step D) or precede step D) at least in part.
  • the islands and the transistors overlap, as seen in plan view of the growth substrate and / or the substrate top. This is a particularly space-saving arrangement of the transistors and the islands relative to each other can be achieved.
  • the buffer layer or islands are exposed in places in step E), from the side facing away from the islands
  • a through-contacting to the islands and / or to the buffer layer can take place through the growth substrate.
  • the exposed areas of the buffer layer and / or the islands are provided with one or more metallizations.
  • the buffer layer is provided on a side facing away from the carrier substrate with a
  • the structuring of the buffer layer may be provided for an optical decoupling between adjacent islands. For example, the structuring is locally formed deeper or only at certain
  • the n-conducting layer of the islands may also be connected to the buffer layer
  • a light-emitting diode display is specified.
  • the light-emitting diode display is produced in particular by a method as described in connection with one or more of the abovementioned embodiments. Features of the method are therefore also disclosed for the light-emitting diode display and vice versa.
  • this includes
  • Light-emitting diode display a carrier with a variety of Transistors and a variety of individual,
  • the islands each have an inorganic semiconductor layer sequence with one or more active zones.
  • exactly one of the islands is assigned to each of the transistors. It is possible that a number of the islands is equal to or approximately equal to the number of transistors.
  • pixels of the light-emitting diode display are formed from the islands. For example, a pixel, English pixel, exactly by one of
  • FIGS 1, 2, 4 and 5 are schematic sectional views of embodiments of methods described herein for the production of light-emitting diode displays described herein, and
  • FIG. 3 is schematic sectional views of FIG
  • FIG. 1 shows a sectional view of a method for producing a light-emitting diode display 1 is illustrated.
  • Substrate top 20 provided, for example a
  • Sapphire substrate On the sapphire substrate is a
  • Buffer layer 4 in particular of n-doped GaN,
  • a thickness of the buffer layer 4 is located
  • a masking layer 7 is located on a side of the continuous, two-dimensional buffer layer 4 facing away from the upper side 20 of the substrate. A multiplicity of openings is formed in the masking layer 7.
  • Masking layer 7 is for example made of silicon dioxide, Silicon nitride, titanium or molybdenum molded.
  • the openings in the masking layer 7, in which the buffer layer 4 is exposed, represent growth points 45.
  • FIG. 1B shows that starting from the
  • Anwachsembl 45 an n-type layer 51 on the
  • n-type layer 51 is, for example, columnar, prismatic or
  • truncated pyramid-shaped and can, seen in plan view of the substrate top 20, a round or a
  • Polygons in particular hexagonal or square, plan view. It is possible that a middle one
  • the n-type layer 51 is preferably n-doped GaN
  • the n-type layer 51 projects beyond the masking layer 7.
  • an active zone 55 is grown on lateral surfaces 58 and on an upper side 56 of the n-conductive layer 51 facing away from the growth substrate 2.
  • a p-type layer 53 is grown on the active zone 55, see FIG. 1D.
  • the p-type layer 53, based preferably on p-doped GaN, and the active region 55 constitute a shell for the n-conductive layer 51 forming a core.
  • the layers 51, 53 and the active zone 55 are part of a semiconductor layer sequence 50.
  • the semiconductor layer sequence 50 each forms an island 5, which is active in radiation due to the active zone 55. Neighboring islands 5 are over the
  • FIG. IE it is shown that the islands 5 are of one
  • the filling compound 8 is an electrically insulating material.
  • the filling compound 8 can be made transparent or opaque to radiation and / or from a combination of different layers of radiation-transmissive,
  • Filling compound 8 is in direct contact with the islands 5 and surrounds the islands 5 positively.
  • the filling compound 8 is planarized and it forms an upper surface 80 of the filling compound 8 at a the
  • the filler material 8 comprises or comprises one or more of the following materials: a silicon oxide, silicon nitride, a silicon oxynitride, A10 x , AlN, TaO, TiO, silicon, benzocyclobutene, hydrogen
  • the p-contact 61 is
  • the p-contact 61 is preferably designed to be reflective and can for this purpose a silver layer or a
  • the p-contact 61 may be formed as a solder pad.
  • FIG. 1H it is shown that a carrier substrate 9 is mounted on the upper side 80.
  • the carrier substrate 9 comprises a plurality of transistors 6, schematically
  • Each of the transistors 6 is associated with one of the islands 5 and electrically connected to the p-contact 61.
  • the schematically illustrated transistor 6 can also be made of an interconnection of a plurality of transistors. 6
  • the carrier substrate 9 may be mechanically, electrically and / or thermally connected to the p-contact 61 by soldering, gluing, friction welding or direct bonding.
  • the carrier substrate 9 is preferably a silicon substrate into which the transistors 6 are monolithically integrated. Other than illustrated, it is possible that between the filling 8 and the carrier substrate. 9
  • an intermediate layer is located.
  • Intermediate layer can be designed as a mirror.
  • the growth substrate 2 is removed and the buffer layer 4 is attached to the carrier substrate 9
  • the finished light-emitting diode display 1 can be seen in FIG. 1J.
  • Signal processing such as shift registers, protection against damage from electrostatic discharge, a
  • Encapsulation or a housing are not drawn to simplify the illustration. Between adjacent islands 5, there is no continuous connection of electrically comparatively highly conductive layers, so that no or no significant leakage currents or transverse currents occur between adjacent islands 5.
  • the buffer layer 4 is provided with a structuring.
  • the structuring is
  • a roughening which may be produced by means of KOH etching. It is possible that over the
  • Buffer layer 4 n-contacting 62 of the islands. 5
  • the buffer layer 4 a further, electrically conductive and preferably radiation-permeable layer, not shown, is applied.
  • the islands 5 or a part of the islands 5 is associated with a non-subscribed wavelength conversion means which may be located in the filling compound 8 or on a side facing away from the carrier 9 of the buffer layer 4. It is about such a wavelength conversion agent
  • the active zones 55 of different islands 5 can also be emitted
  • a liquid crystal mask may be arranged downstream, for example to a
  • FIG. 2 shows a further exemplary embodiment of the invention
  • the buffer layer 4 is grown on the growth substrate 2, for example a sapphire substrate. If the growth substrate 2 is approximately a silicon substrate, then there is preferably a further layer between the buffer layer 4 of n-doped GaN and the growth substrate 2,
  • a buffer layer 4 facing away from the growth substrate 2 becomes a
  • Masking layer 7 applied, such as a photoresist. The areas covered by the masking layer 7
  • Buffer layer 4 are preferably island-like and can, seen in plan view, be round or polygonal.
  • the buffer layer 4 by partially
  • the masking layer 7 is removed and the growth points 45 are exposed.
  • a passivation layer 75 is formed on the buffer layer 4 and on lateral surfaces of the growth points 45
  • the passivation layer 75 is, for example is formed of silicon oxide or silicon nitride and may have a thickness of between 10 nm and 200 nm inclusive.
  • FIG. 2E shows that the semiconductor layer sequence 50 is applied to the growth points 45 and thus to the regions of the buffer layer 4 that are uncovered by the passivation layer 75.
  • the semiconductor layer sequence 50 that forms the islands 5 may be constructed as explained in connection with FIG.
  • Light-emitting diode displays 1 are analogous to the
  • the filling compound 8 is subdivided into a multiplicity of island-like or shell-like regions, each of these island-like regions conforming to one of the islands 5 and not being connected to other island-like regions by a material of the filling compound 8.
  • Be filling material 8 near the masking layer 7 be present. Areas between adjacent portions of the filling compound 8 may be provided with a reflective filling 85. About such a reflective filling 85 adjacent islands 5 are optically isolated from each other. In the reflective filling 85 may be a metallic filling. Other than shown, the
  • the masking layer 7 may also be removed, other than drawn, so that the reflective filling 85 has electrical contact with the buffer layer 4 and thus an electrical transverse conductivity is improved.
  • the reflective filling 85 may extend as a continuous network over the carrier 9, with the islands 5 being located in meshes of this network.
  • the p-contact 61 extends
  • Support substrate 9 facing half space, based on the
  • the p-type contact 61 is preferably formed with a reflective metal.
  • FIGS. 3A and 3B Corresponding embodiment of the filling compound 8 as well as the p-contacting 61, as shown in connection with FIGS. 3A and 3B, can also be present in FIGS. 3C and 3D, differently from what is shown.
  • FIG. 3C shows that the buffer layer
  • First regions 4a of the buffer layer are immediately downstream of the islands 5 along a main emission direction and provided with a structuring for improving the light extraction. Areas 4b between
  • an electrically conductive layer 62 for example of a transparent conductive oxide such as indium tin oxide. Over the layer 62 an n-contact can be realized. A corresponding conductive layer may also be present in all other embodiments.
  • the transistors 6 are integrated into the growth substrate 2.
  • the buffer layer 3 is deposited on the growth substrate 2, preferably a silicon substrate.
  • an etching stop layer 34 is optionally applied to this buffer layer 3.
  • FIG. 4B it can be seen that the buffer layer 3 and the etch stop layer 34 are patterned. In places, the buffer layer 3 is completely removed from the growth substrate 2. If the buffer layer 3 is an electrically insulating layer, it can be applied to the
  • the masking layer 7 is applied in regions to the etching stop layer 34.
  • the masking layer 7 is in places in direct contact with the
  • the etching stop layer 34 is located in places between the buffer layer 3 and the masking layer 7. Of the optional etch stop layer 34 and of the
  • the filling compound 8 is applied between the islands 5.
  • the filling compound 8 preferably covers the islands 5 completely, so that the islands 5 are embedded in a form-fitting manner in the filling compound 8.
  • the transistors 6 At a side facing away from the islands 5 of the growth substrate 2, the transistors 6, the
  • pnp transistors are generated.
  • a larger well 68 is formed from a doped region into the growth substrate 2.
  • two oppositely doped, smaller areas 66 are formed, between which the gate 67 is located.
  • the smaller regions 66 are provided for source and drain.
  • 8 may be located on a side facing away from the growth substrate 2 side of the filling compound 8 is not drawn subcarrier. Notwithstanding the illustrated sequence of method steps, at least parts of the regions 66, 67, 68 already before the
  • Apertures 25 are formed in the growth substrate 2 for vias.
  • the plated-through holes for example produced by dry etching, extend as far as the islands 5 and can completely penetrate the buffer layer 3.
  • the openings 25 extend as far as the etching stop layer 34.
  • a creation of the openings 25 takes place for example by means of the Bosch process and an optionally subsequent etching of possibly non-conductive growth layers.
  • FIG. 4H shows that metallizations 65 are applied to the plated-through holes 64 produced in the openings 25 as well as to the doped areas 66 and the gate 67 of FIG
  • Transistor 6 are applied. This is the
  • Transistors 6 electrically contacted.
  • wiring levels and protective layers can then be formed on a side of the growth substrate 2 facing away from the islands 5.
  • the filling material 8 is partially removed, so that the p-type layer 53 of the islands 5 is exposed. Differently than illustrated, the remaining filling compound 8 can terminate flush with the p-type layer 53 in the direction away from the growth substrate 2, so that a planar, planar upper side 80 is formed.
  • the finished light-emitting diode display 1 is shown in FIG. 4J
  • the electrode 69 is preferred permeable to radiation and formed, for example, from indium tin oxide.
  • the electrode 69 may be a continuous layer and an individualized control of the islands 5 is made possible via a wiring plane for the transistors 6 on a side of the growth substrate 2 or the carrier substrate 9 facing away from the islands 5.
  • the filling compound 8 and a side of the electrode 69 facing away from the growth substrate 2 can be designed as described in connection with FIG.
  • FIG. 5 shows a further production method of the
  • FIG. 5A shows that the growth substrate 2 has a first
  • Buffer layer 3 is formed, for example, from HfN.
  • the buffer layers 3, 4 can, as in all other
  • Embodiments each formed of a single layer or layer stacks.
  • the buffer layers 3, 4 are partially or completely removed in places, so that the growth substrate 2
  • a passivation layer 75 can be applied to the exposed areas of the growth substrate 2 and at least partially or completely on the lateral surfaces of the buffer layers 4
  • Anwachssian 45 remain free or subsequently freed from the passivation layer 75 again.
  • the semiconductor layer sequence 50 and thus the islands 5 are generated, analogously to FIG. 2G.
  • Process steps can be carried out in accordance with FIGS. 4E to 41.
  • the resulting light-emitting diode display 1 is shown in FIG. 5E.
  • the plated-through holes 64 extend into the second buffer layer 4 of the islands 5 and completely penetrate the first buffer layer 3.
  • a larger range of materials can be used for the first buffer layer 3.
  • Figure 4J is, in cross section
  • the passivation layer 75 is U-shaped.

Landscapes

  • Led Devices (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)
  • Led Device Packages (AREA)

Abstract

In mindestens einer Ausführungsform ist das Verfahren zur Herstellung eines Leuchtdioden-Displays (1) eingerichtet. Das Verfahren umfasst die folgenden Schritte: • A) Bereitstellen eines Aufwachssubstrats (2), • B) Aufbringen einer Pufferschicht (4) mittelbar oder unmittelbar auf eine Substratoberseite (20), • C) Erzeugen einer Vielzahl von separaten Anwachspunkten (45) auf oder an der Pufferschicht (4), • D) Erzeugen von einzelnen, strahlungsaktiven Inseln (5), ausgehend von den Anwachspunkten (45), wobei die Inseln (5) jeweils eine anorganische Halbleiterschichtenfolge (50) mit mindestens einer aktiven Zone (55) umfassen und ein mittlerer Durchmesser der Inseln (5), in Draufsicht auf die Substratoberseite (20) gesehen, zwischen einschließlich 50 nm und 20 μm liegt, und • E) Verschalten der Inseln (5) mit Transistoren (6) zu einer elektrischen Ansteuerung der Inseln (5).

Description

Beschreibung
Verfahren zur Herstellung eines Leuchtdioden-Displays und Leuchtdioden-Display
Es wird ein Verfahren zur Herstellung eines Leuchtdioden- Displays angegeben. Darüber hinaus wird ein Leuchtdioden- Display angegeben. Eine zu lösende Aufgabe besteht darin, ein Verfahren
anzugeben, mit dem ein mikropixeliertes Leuchtdioden-Display mit einer hohen Qualität herstellbar ist.
Diese Aufgabe wird unter anderem durch ein Verfahren und durch ein Leuchtdioden-Display mit den Merkmalen der
unabhängigen Patentansprüche gelöst. Bevorzugte
Weiterbildungen sind Gegenstand der abhängigen Ansprüche.
Gemäß zumindest einer Ausführungsform ist das Verfahren zur Herstellung eines Leuchtdioden-Displays vorgesehen.
Leuchtdioden-Display kann bedeuten, dass im Betrieb von dem Display emittierte Strahlung vollständig oder überwiegend mittels Leuchtdioden, kurz LEDs, erzeugt wird. Bei dem
Leuchtdioden-Display kann es sich um ein Aktiv-Matrix-Display handeln. Es ist möglich, dass das Leuchtdioden-Display frei ist von einer Flüssigkristallmatrix.
Gemäß zumindest einer Ausführungsform umfasst das Verfahren den Schritt des Bereitstellens eines Aufwachssubstrats . Das Aufwachssubstrat weist eine Substratoberseite auf. Bei dem Aufwachssubstrat handelt es sich beispielsweise um ein
Saphirsubstrat oder um ein Siliziumsubstrat. Gemäß zumindest einer Ausführungsform umfasst das Verfahren den Schritt des Aufbringens einer oder mehrerer
Pufferschichten mittelbar oder unmittelbar auf die
Substratoberseite. Die mindestens eine Pufferschicht kann in direktem Kontakt zu der Substratoberseite stehen oder durch eine oder mehrere Zwischenschichten von der Substratoberseite beabstandet sein.
Gemäß zumindest einer Ausführungsform weist das Verfahren den Schritt des Erzeugens einer Vielzahl von separaten
Anwachspunkten auf. Die Anwachspunkte werden an, in und/oder auf der Pufferschicht erzeugt. Beispielsweise handelt es sich bei den Anwachspunkten um bestimmte, lokale Bereiche der Pufferschicht .
Gemäß zumindest einer Ausführungsform weist das Verfahren den Schritt des Erzeugens von einzelnen, strahlungsaktiven Inseln auf. Die Inseln werden ausgehend von den Anwachspunkten erzeugt, beispielsweise mittels epitaktischem Wachsen.
Gemäß zumindest einer Ausführungsform umfassen die Inseln jeweils eine anorganische Halbleiterschichtenfolge oder bestehen aus einer solchen Halbleiterschichtenfolge. Die Halbleiterschichtenfolge der Inseln beinhaltet eine oder mehrere aktive Zonen zur Erzeugung einer Strahlung im Betrieb des Leuchtdioden-Displays. Bei der aktiven Zone kann es sich um eine Einfach-Quantentopfstruktur oder um eine Mehrfach- Quantentopfstruktur oder um einen pn-Übergang handeln. Die Halbleiterschichtenfolge basiert bevorzugt auf einem III- V-Verbindungshalbleitermaterial . Bei dem Halbleitermaterial handelt es sich zum Beispiel um ein Nitrid- Verbindungshalbleitermaterial wie AlnIn]__n_mGamN oder um ein Phosphid-Verbindungshalbleitermaterial wie AlnIri]__n_mGamP oder auch um ein Arsenid-Verbindungshalbleitermaterial wie AlnIn]__n_mGamAs, wobei jeweils 0 ^ n < 1, 0 ^ m < 1 und n + m -S 1 ist. Dabei kann die Halbleiterschichtenfolge Dotierstoffe sowie zusätzliche Bestandteile aufweisen. Der Einfachheit halber sind jedoch nur die wesentlichen Bestandteile des Kristallgitters der Halbleiterschichtenfolge, also AI, As, Ga, In, N oder P, angegeben, auch wenn diese teilweise durch geringe Mengen weiterer Stoffe ersetzt und/oder ergänzt sein können.
Gemäß zumindest einer Ausführungsform weisen die Inseln, in Draufsicht auf die Substratoberseite gesehen, einen mittleren Durchmesser von mindestens 50 nm oder von mindestens 200 nm oder von mindestens 500 nm oder von mindestens 0,5 ym oder von mindestens 10 ym auf. Alternativ oder zusätzlich beträgt der mittlere Durchmesser der Inseln höchstens 20 μιη oder höchstens 5 μιη oder höchstens 2 μιη. Es ist möglich, dass die Inseln ein Aspektverhältnis, also einen Quotienten aus einer mittleren Höhe und dem mittleren Durchmesser, von > 1 oder > 2 oder > 5 aufweisen. Das Aspektverhältnis kann zum Beispiel < 25 oder < 20 oder < 15 sein.
Gemäß zumindest einer Ausführungsform weist das Verfahren den Schritt des Verschaltens der Inseln mit Transistoren auf.
Über die Transistoren sind die Inseln einzeln oder in Gruppen elektrisch ansteuerbar. Dabei können jeweils genau eine Insel oder auch mehrere elektrisch parallel geschaltete Inseln mit genau einem Transistor elektrisch leitend verbunden sein. Mit anderen Worten handelt es sich bei dem Leuchtdioden-Display dann um ein so genanntes mikropixeliertes Display, wobei die einzelnen Inseln die Mikropixel bilden. In mindestens einer Ausführungsform ist das Verfahren zur Herstellung eines Leuchtdioden-Displays eingerichtet. Das Verfahren umfasst mindestens die folgenden Schritte:
A) Bereitstellen eines Aufwachssubstrats mit einer
Substratoberseite,
B) Aufbringen wenigstens einer Pufferschicht mittelbar oder unmittelbar auf die Substratoberseite,
C) Erzeugen einer Vielzahl von separaten Anwachspunkten auf oder an der Pufferschicht,
D) Erzeugen von einzelnen, strahlungsaktiven Inseln,
ausgehend von den Anwachspunkten, wobei die Inseln jeweils eine anorganische Halbleiterschichtenfolge mit mindestens einer aktiven Zone umfassen und ein mittlerer Durchmesser der Inseln, in Draufsicht auf die Substratoberseite gesehen, zwischen einschließlich 50 nm und 20 μιη liegt, und
E) Verschalten der Inseln mit Transistoren zu einer
elektrischen Ansteuerung der Inseln.
Die Verfahrensschritte werden bevorzugt in der angegebenen Reihenfolge ausgeführt. Eine abweichende Reihenfolge ist, soweit technisch durchführbar, ebenfalls möglich.
Bei der Herstellung von mikropixelierten Displays auf der Basis von Leuchtdioden treten bei einem konventionellen
Produktionsansatz, das heißt einer Segmentierung einer flächig aufgebrachten Epitaxieschicht, große
Herausforderungen hinsichtlich einer defektarmen
Strukturierung auf. Ein derartiger Produktionsansatz wird auch als Top-Down-Ansatz bezeichnet. Soll zudem ein Display mit einer Aktiv-Matrix-Schaltung realisiert werden, so muss auch ein Träger mit den notwendigen Transistorelementen zielgenau justiert zu den Leuchtflächen, insbesondere
gebildet durch die Mikropixel, aufgebracht werden. Eine Strukturierung einer Halbleiterschichtenfolge hin zu einem mikropixelierten Display erfolgt beispielsweise durch trockenchemische Verfahren. Üblicherweise wird ein Träger mit der segmentierten Halbleiterschichtenfolge und den
Mikropixeln in einem Flip-Chip-Verfahren mit einem Wafer mit den Treiberschaltungen verbunden.
Dem beschriebenen Leuchtdioden-Display liegt unter anderem die Idee zugrunde, dass epitaktische Strukturen, die im
Mikrobereich oder im Nanobereich strukturiert auf einem
Wachstumssubstrat abgeschieden werden, für das Mikrodisplay verwendet werden. Eine entsprechende Herstellung wird auch als Bottom-Up-Ansatz bezeichnet. Bevorzugt entspricht hierbei eine epitaktische Wachstumsinsel genau einem späteren
Leuchtpixel. Es ist jedoch auch möglich, dass kleinere Inseln zu einem Leuchtpixel zusammengefasst werden. Zusätzlich besteht bei einem solchen Verfahren die Möglichkeit, das epitaktische Wachstum direkt auf dem gleichen Substrat durchzuführen, das auch zuvor oder später mit den
Treibertransistoren versehen wird. Hierdurch kann ein
Bondvorgang zwischen dem Träger mit den Mikropixeln und dem Träger mit der Treiberschaltung entfallen. Ferner kann eine Strukturierung einer Halbleiterschichtenfolge mit einer aktiven Zone nach der Epitaxie entfallen. Eine Segmentierung zu den Mikropixeln wird also bereits durch das Wachstum vorgegeben. Hierdurch ist insbesondere eine hohe
Materialqualität und damit eine Unterdrückung von durch
Ätzschäden hervorgerufenen Leckströmen erzielbar.
Durch das gezielte, dreidimensionale Wachsen der Inseln ist eine Schädigung der aktiven Zone durch
Strukturierungsprozesse wie Ätzen vermeidbar. Ein Risiko möglicher Schäden durch elektrostatische Entladungen,
Kleinstromprobleme und/oder Nebenschlüsse kann hiermit minimiert werden. Ein Verlust an einer strahlungsaktiven Fläche durch die Strukturierung kann durch einen Kern-Schale-Aufbau der
Inseln, englisch core-shell-Aufbau, ausgeglichen werden. Bei einem hohen Aspektverhältnis ist sogar ein Gewinn an aktiver Fläche, verglichen mit einem planaren Top-Down-Ansatz , möglich. Somit ist auch eine Effizienzsteigerung durch eine Reduzierung der Stromdichte bei gleichzeitigem Erhalt der Leuchtdichte möglich.
Im Fall einer Integration einer Transistor-Ansteuerlogik in dem Wachstumssubstrat ist ein präzises, genau justiertes
Bonden in einem nachfolgenden Schritt nicht notwendig. Ein Wachstum vergleichsweise dünner Inseln in Form von so genannten Nano-Rods erlaubt zudem eine Verbesserung der Materialqualität, da Versetzungen an nahe liegenden
Oberflächen abbiegen, anstatt die gesamte, epitaktisch gewachsene Schichtdicke zu durchsetzen.
Durch ein Wachstum einzeln stehender, dreidimensionaler Inseln in Form von Nanostrukturen oder Mikrostrukturen statt einer geschlossenen zweidimensionalen Schicht können zudem Verspannungen, die bei der Verwendung von Materialien mit unterschiedlichen Gitterkonstanten und/oder
Ausdehnungskoeffizienten auftreten, abgebaut oder reduziert werden. Dies reduziert auch eine Durchbiegung eines Wafers und/oder des Aufwachssubstrats bei einem Wachsen und kann eine Prozessierung vereinfachen, speziell bei einem Bonden auf andere Materialien oder Wafer. Weiterhin können für das Wachstum größere Substrate oder Fremdsubstrate eingesetzt werden .
Gemäß zumindest einer Ausführungsform des Verfahrens werden die Transistoren in dem Aufwachssubstrat erzeugt. Dies erfolgt beispielsweise durch eine Dotierung bestimmter
Teilgebiete des Aufwachssubstrats . Insbesondere werden die Transistoren als Feldeffekttransistoren, kurz FET, oder als pnp-Transistoren in dem Aufwachssubstrat erzeugt.
Gemäß zumindest einer Ausführungsform folgt der Schritt des Erzeugens der Transistoren teilweise oder vollständig dem Schritt D) nach. Insbesondere hinsichtlich thermischer
Belastungen, etwa durch Diffusionen in p-Wannen und n-Wannen des Transistors, die während des Wachstums einwirken, können alternativ aber einige oder alle Prozessschritte für die Herstellung der Transistoren vor dem Schritt D) durchgeführt werden . Gemäß zumindest einer Ausführungsform des Verfahrens wird im Schritt E) ein Trägersubstrat an einer dem Aufwachssubstrat abgewandten Seite der Inseln angebracht. Bei dem
Trägersubstrat handelt es sich dann bevorzugt um die das Leuchtdioden-Display mechanisch stabilisierende und
mechanisch tragende Komponente. Bei dem Trägersubstrat handelt es sich beispielsweise um ein Siliziumsubstrat.
Gemäß zumindest einer Ausführungsform umfasst das Verfahren den Schritt des Entfernens des Aufwachssubstrats .
Insbesondere wird das Aufwachssubstrat entfernt, nachdem das Trägersubstrat angebracht ist. Umfasst das Aufwachssubstrat die Transistoren, so verbleibt das Aufwachssubstrat bevorzugt an dem fertig hergestellten Leuchtdioden-Display. Gemäß zumindest einer Ausführungsform sind die Transistoren zur Ansteuerung der Inseln von dem Trägersubstrat umfasst. Bevorzugt werden die Transistoren in dem Trägersubstrat gefertigt, bevor das Trägersubstrat an den Inseln befestigt wird .
Gemäß zumindest einer Ausführungsform des Verfahrens wird die Pufferschicht als zweidimensionale, unstrukturierte Schicht aufgebracht. Das heißt, die Pufferschicht wird in einer konstanten Dicke ohne gezielte Dickenvariation oder
Materialvariation erzeugt.
Gemäß zumindest einer Ausführungsform wird auf die
Pufferschicht eine Maskierungsschicht aus einem elektrisch isolierenden oder aus einem elektrisch leitenden Material aufgebracht. Die Maskierungsschicht weist eine Vielzahl von Öffnungen auf und wird bevorzugt vor dem Schritt D)
abgeschieden. Die Inseln wachsen ausgehend von den Öffnungen in der Maskierungsschicht auf der Pufferschicht auf. Ein Material der Maskierungsschicht ist beispielsweise ein
Siliziumoxid oder ein Siliziumnitrid.
Gemäß zumindest einer Ausführungsform verbleibt die
Maskierungsschicht in dem fertigen Leuchtdioden-Display. Das heißt, die Maskierungsschicht wird nicht nachträglich, etwa durch ein Ätzen, entfernt. Insbesondere wird die
Maskierungsschicht nach dem Schritt D) nicht mehr oder nicht mehr signifikant in ihrer Dicke oder geometrischen Form verändert.
Gemäß zumindest einer Ausführungsform des Verfahrens werden die Inseln so gewachsen, dass sie die Maskierungsschicht überragen. Bezogen auf die Substratoberseite ist eine Höhe der Inseln dann größer als eine Dicke der Maskierungsschicht. Die Höhe der Inseln übersteigt die Dicke der
Maskierungsschicht beispielsweise um mindestens einen Faktor 10 oder um mindestens einen Faktor 100 oder um mindestens einen Faktor 1000.
Gemäß zumindest einer Ausführungsform befindet sich zwischen der Pufferschicht und dem Aufwachssubstrat eine
Zwischenschicht. Die Zwischenschicht ist beispielsweise aus einem Metallnitrid wie Aluminiumnitrid oder Hafniumnitrid geformt. Insbesondere ist durch die Zwischenschicht
verhinderbar, dass Gallium aus der Pufferschicht mit einem Material des Aufwachssubstrats , insbesondere mit Silizium, in Berührung gerät.
Gemäß zumindest einer Ausführungsform werden die
Anwachsinseln durch eine Strukturierung der Pufferschicht erzeugt. Die Strukturierung der Pufferschicht erfolgt
bevorzugt durch eine Materialwegnahme von Material der
Pufferschicht .
Gemäß zumindest einer Ausführungsform wird die Strukturierung der Pufferschicht mit Hilfe einer Maskierungstechnik
durchgeführt. Beispielsweise wird Material der Pufferschicht in nicht von einer Maske bedeckten Bereichen teilweise oder vollständig entfernt. Es ist hierbei möglich, dass die
Pufferschicht als durchgehende Schicht verbleibt, sodass beispielsweise um die Anwachsinseln herum eine Dicke der Pufferschicht reduziert ist, jedoch größer als Null ist.
Gemäß zumindest einer Ausführungsform erfolgt die
Strukturierung der Pufferschicht vor dem Abscheiden der Maskierungsschicht für die Anwachsinseln. Beispielsweise wird auf die strukturierte Pufferschicht außerhalb der
Anwachsinseln eine elektrisch isolierende Schicht aus einem Siliziumoxid aufgebracht, wobei diese Schicht dann die
Maskierungsschicht bilden kann und zum Beispiel Seitenflächen der Anwachsinseln teilweise oder vollständig bedeckt.
Gemäß zumindest einer Ausführungsform wird unmittelbar auf das Aufwachssubstrat eine erste Pufferschicht, insbesondere aus einem Oxid oder Nitrid eines Übergangsmetalls oder eines Seltenerdenmetalls, aufgebracht. Beispielsweise besteht die erste Pufferschicht aus Hafniumnitrid. Weiterhin wird, bevorzugt vor dem Schritt C) , unmittelbar auf die erste
Pufferschicht eine hiervon verschiedene, zweite Pufferschicht aufgebracht. Die zweite Pufferschicht basiert oder besteht bevorzugt aus GaN oder aus AlGaN. Die Inseln und die
Halbleiterschichtenfolge basieren dann bevorzugt auf AlInGaN.
Gemäß zumindest einer Ausführungsform, bei dem das
Aufwachssubstrat bevorzugt die Transistoren umfasst, folgt der ersten Pufferschicht insbesondere unmittelbar ein Bragg- Spiegel nach. Der Bragg-Spiegel kann epitaktisch gewachsen sein. Bei dem Bragg-Spiegel handelt es sich um eine
Mehrfachschichtenfolge etwa aus einem Selten Erden-Oxid, einem Selten Erden-Nitrid, einer III-V-Verbindung und/oder einer III-Nitrid-Verbindung.
Gemäß zumindest einer Ausführungsform wird ein Bereich zwischen benachbarten Inseln nach dem Schritt D) vollständig oder teilweise mit einer Füllmasse ausgefüllt. Die Füllmasse kann die Inseln berühren oder durch eine Zwischenschicht von den Inseln separiert sein. Bevorzugt ist die Füllmasse als Negativ zu den Inseln ausgebildet und an die Inseln
formschlüssig angeformt.
Gemäß zumindest einer Ausführungsform ist die Füllmasse zu einer Einstellung oder Reduzierung einer optischen Kopplung zwischen benachbarten Inseln eingerichtet. Hierzu kann die Füllmasse beispielsweise strahlungsundurchlässig,
strahlungsmindernd, Strahlungsabsorbierend,
strahlungsdurchlässig oder Licht streuend geformt sein.
Ebenso können in die Füllmasse oder in Teilbereiche der Füllmasse optisch aktive Materialien wie Leuchtstoffe,
Streupartikel oder reflektierende Partikel eingebettet sein.
Gemäß zumindest einer Ausführungsform füllt die Füllmasse Bereiche zwischen den benachbarten Inseln nur teilweise aus. Insbesondere ist die Füllmasse dann inselartig um die Inseln herum angeordnet. Es ist möglich, dass die Füllmasse
einstückig ausgebildet ist oder durch eine Vielzahl von separaten Bereichen, wobei jeder der separaten Bereiche dann bevorzugt genau einer der Inseln zugeordnet ist. In Bereichen zwischen benachbarten Füllmassen kann eine weitere Füllung, die beispielsweise reflektierend gestaltet ist, eingebracht sein . Gemäß zumindest einer Ausführungsform werden im Schritt E) an einer den Inseln abgewandten Seite des Aufwachssubstrats die Transistoren in dem Aufwachssubstrat erzeugt. Dieser Schritt kann dem Schritt D) nachfolgen oder dem Schritt D) zumindest zum Teil vorausgehen.
Gemäß zumindest einer Ausführungsform überlappen die Inseln und die Transistoren, in Draufsicht auf das Aufwachssubstrat und/oder die Substratoberseite gesehen. Hierdurch ist eine besonders Platz sparende Anordnung der Transistoren und der Inseln relativ zueinander erzielbar.
Gemäß zumindest einer Ausführungsform wird die Pufferschicht oder werden die Inseln in Schritt E) stellenweise freigelegt, und zwar von der den Inseln abgewandten Seite des
Aufwachssubstrats her. Es kann durch das Aufwachssubstrat hindurch eine Durchkontaktierung an die Inseln und/oder an die Pufferschicht heran erfolgen. Bevorzugt werden die freigelegten Stellen der Pufferschicht und/oder der Inseln mit einer oder mehreren Metallisierungen versehen.
Gemäß zumindest einer Ausführungsform wird die Pufferschicht an einer dem Trägersubstrat abgewandten Seite mit einer
Strukturierung versehen. Dies erfolgt bevorzugt nach dem Schritt E) . Die Strukturierung der Pufferschicht kann zu einer optischen Entkopplung zwischen benachbarten Inseln vorgesehen sein. Beispielsweise ist die Strukturierung stellenweise tiefer ausgebildet oder nur an bestimmten
Bereichen, beispielsweise deckungsgleich über den Inseln, angebracht. Alternativ oder zusätzlich zu der Pufferschicht kann auch die n-leitende Schicht der Inseln mit der
Strukturierung versehen sein. Darüber hinaus wird ein Leuchtdioden-Display angegeben. Das Leuchtdioden-Display ist insbesondere mit einem Verfahren hergestellt, wie in Verbindung mit einer oder mehrerer der oben genannten Ausführungsformen beschrieben. Merkmale des Verfahrens sind daher auch für das Leuchtdioden-Display offenbart und umgekehrt.
In mindestens einer Ausführungsform beinhaltet das
Leuchtdioden-Display einen Träger mit einer Vielzahl von Transistoren und eine Vielzahl von einzelnen,
strahlungsaktiven Inseln. Die Inseln weisen jeweils eine anorganische Halbleiterschichtenfolge mit einer oder mehreren aktiven Zonen auf. Ein mittlerer Durchmesser der Inseln, in Draufsicht auf den Träger gesehen, liegt zwischen
einschließlich 50 nm und 20 μιη. Die Inseln sind mit den
Transistoren elektrisch verschaltet.
Gemäß zumindest einer Ausführungsform liegt eine mittlere Höhe der Halbleiterschichtenfolge der Inseln und/oder eine mittlere Höhe der Inseln, bezogen auf die Pufferschicht oder auf eine den Inseln zugewandte Seite des Trägers, bei mindestens 0,2 μιη oder bei mindestens 2 μιη. Alternativ oder zusätzlich liegt diese mittlere Höhe bei höchstens 25 μιη oder bei höchstens 6 μιη.
Gemäß zumindest einer Ausführungsform des Leuchtdioden- Displays ist jedem der Transistoren genau eine der Inseln zugeordnet. Es ist möglich, dass eine Anzahl der Inseln gleich oder näherungsweise gleich der Anzahl der Transistoren ist .
Gemäß zumindest einer Ausführungsform sind Bildpunkte des Leuchtdioden-Displays aus den Inseln gebildet. Beispielsweise ist ein Bildpunkt, englisch pixel, genau durch eine der
Inseln ausgeformt. Alternativ hierzu ist es möglich, dass mehrere Inseln einen Bildpunkt bilden. Die mehreren Inseln sind dann bevorzugt zur Abstrahlung von Licht in
verschiedenen Spektralbereichen eingerichtet, beispielsweise zur Abstrahlung von rotem Licht, von grünem Licht und von blauem Licht. Nachfolgend wird ein hier beschriebenes Verfahren und ein hier beschriebenes Leuchtdioden-Display unter Bezugnahme auf die Zeichnung anhand von Ausführungsbeispielen näher
erläutert. Gleiche Bezugszeichen geben dabei gleiche Elemente in den einzelnen Figuren an. Es sind dabei jedoch keine maßstäblichen Bezüge dargestellt, vielmehr können einzelne Elemente zum besseren Verständnis übertrieben groß
dargestellt sein. Es zeigen:
Figuren 1, 2, 4 und 5 schematische Schnittdarstellungen von Ausführungsbeispielen von hier beschriebenen Verfahren zur Herstellung von hier beschriebenen Leuchtdioden-Displays, und
Figur 3 schematische Schnittdarstellungen von
Ausführungsbeispielen von hier beschriebenen
Leuchtdioden-Displays .
In Figur 1 ist in Schnittdarstellungen ein Verfahren zur Herstellung eines Leuchtdioden-Displays 1 illustriert. Gemäß Figur 1A wird ein Aufwachssubstrat 2 mit einer
Substratoberseite 20 bereitgestellt, beispielsweise ein
Saphirsubstrat. Auf das Saphirsubstrat wird eine
Pufferschicht 4, insbesondere aus n-dotiertem GaN,
aufgebracht. Eine Dicke der Pufferschicht 4 liegt
beispielsweise bei mindestens 200 nm und/oder bei höchstens 6 μιη. An einer der Substratoberseite 20 abgewandten Seite der durchgehenden, zweidimensionalen Pufferschicht 4 befindet sich eine Maskierungsschicht 7. In der Maskierungsschicht 7 ist eine Vielzahl von Öffnungen gebildet. Die
Maskierungsschicht 7 ist beispielsweise aus Siliziumdioxid, Siliziumnitrid, Titan oder Molybdän geformt. Die Öffnungen in der Maskierungsschicht 7, in denen die Pufferschicht 4 freigelegt ist, stellen Anwachspunkte 45 dar. In Figur 1B ist gezeigt, dass ausgehend von den
Anwachspunkten 45 eine n-leitende Schicht 51 auf die
Pufferschicht 4 aufgewachsen wird. Die n-leitende Schicht 51 ist beispielsweise säulenartig, prismatisch oder
pyramidenstumpfartig geformt und kann, in Draufsicht auf die Substratoberseite 20 gesehen, einen runden oder einen
polygonen, insbesondere sechseckigen oder quadratischen, Grundriss aufweisen. Es ist möglich, dass ein mittlerer
Durchmesser der n-leitenden Schicht 51 eine mittlere Dicke der n-leitenden Schicht 51 übersteigt oder umgekehrt. Die n- leitende Schicht 51 ist bevorzugt aus n-dotiertem GaN
gebildet. In Richtung weg von dem Aufwachssubstrat 2 überragt die n-leitende Schicht 51 die Maskierungsschicht 7.
Wie in Figur IC zu sehen, wird an Mantelflächen 58 und an einer dem Aufwachssubstrat 2 abgewandten Oberseite 56 der n- leitenden Schicht 51 eine aktive Zone 55 aufgewachsen. Auf die aktive Zone 55 wiederum wird, siehe Figur 1D, eine p- leitende Schicht 53 aufgewachsen. Die p-leitende Schicht 53, basierend bevorzugt auf p-dotiertem GaN, sowie die aktive Zone 55 stellen eine Schale für die einen Kern bildende n- leitende Schicht 51 dar.
Die Schichten 51, 53 sowie die aktive Zone 55 sind Teil einer Halbleiterschichtenfolge 50. Die Halbleiterschichtenfolge 50 bildet je eine Insel 5, die aufgrund der aktiven Zone 55 strahlungsaktiv ist. Benachbarte Inseln 5 sind über die
Pufferschicht 4 im Verfahrensschritt gemäß Figur 1D
miteinander verbunden. In Figur IE ist gezeigt, dass die Inseln 5 von einer
Füllmasse 8 überdeckt werden. Bei der Füllmasse 8 handelt es sich um ein elektrisch isolierendes Material. Die Füllmasse 8 kann strahlungsdurchlässig oder strahlungsundurchlässig gestaltet sein und/oder aus einer Kombination verschiedener Schichten aus strahlungsdurchlässigen,
strahlungsundurchlässigen oder strahlungsstreuenden
Materialien bestehen. Es füllt die Füllmasse 8 Bereiche zwischen benachbarten Inseln 5 vollständig auf und die
Füllmasse 8 steht in direktem Kontakt zu den Inseln 5 und umgibt die Inseln 5 formschlüssig.
Nachfolgend wird die Füllmasse 8 planarisiert und es bildet sich eine Oberseite 80 der Füllmasse 8 an einer dem
Aufwachssubstrat 2 gegenüberliegenden Seite, vergleiche Figur 1F. Zum Beispiel besteht oder umfasst die Füllmasse 8 eines oder mehrerer der nachfolgend genannten Materialien: ein Siliziumoxid, Siliziumnitrid, ein Siliziumoxinitrid, A10x, A1N, TaO, TiO, Silizium, Benzocyclobuten, Wasserstoff-
Silsesquioxan oder englisch hydrogen silsesquioxane, Parylen, spin-on-glass , Silikon, ein Polymer.
Wie in Figur IG zu sehen, wird die Füllmasse 8 an den
Oberseiten 56 der Inseln 5 teilweise entfernt und es wird eine p-Kontaktierung 61 an die p-leitende Schicht 53
angeformt. Bei der p-Kontaktierung 61 handelt es sich
bevorzugt um eine oder mehrere Metallisierungen. Weiterhin ist die p-Kontaktierung 61 bevorzugt reflektierend gestaltet und kann zu diesem Zweck eine Silberschicht oder eine
Aluminiumschicht beinhalten. Weiterhin kann die p- Kontaktierung 61 als Lötkontaktstelle ausgebildet sein.
Anders als dargestellt ist es möglich, dass die p- Kontaktierung 61 bündig mit der Oberseite 80 der Füllmasse 8 abschließt oder dass die Füllmasse 8 die p-Kontaktierung 61 überragt . In Figur 1H ist dargestellt, dass auf der Oberseite 80 ein Trägersubstrat 9 angebracht wird. Das Trägersubstrat 9 umfasst eine Vielzahl von Transistoren 6, schematisch
angedeutet. Jeder der Transistoren 6 ist einer der Inseln 5 zugeordnet und mit der p-Kontaktierung 61 elektrisch leitend verbunden. Der schematisch dargestellte Transistor 6 kann auch aus einer Verschaltung mehrerer Transistoren 6
zusammengesetzt sein, die insbesondere dazu geeignet sind, die p-Kontaktierung 61 und damit die Insel 5 auf ein
elektrisches Spannungssignal hin mit Strom zu versorgen. Das Trägersubstrat 9 kann durch Löten, Kleben, Reibschweißen oder Direktbonden mechanisch, elektrisch und/oder thermisch mit der p-Kontaktierung 61 verbunden sein.
Bei dem Trägersubstrat 9 handelt es sich bevorzugt um ein Siliziumsubstrat, in das die Transistoren 6 monolithisch integriert sind. Anders als dargestellt ist es möglich, dass sich zwischen der Füllung 8 und dem Trägersubstrat 9
zumindest in Bereichen, die frei von der p-Kontaktierung 61 sind, eine Zwischenschicht befindet. Eine solche
Zwischenschicht kann als Spiegel gestaltet sein.
Gemäß Figur II wird das Aufwachssubstrat 2 entfernt und die Pufferschicht 4 wird an einer dem Trägersubstrat 9
gegenüberliegenden Seite freigelegt.
Das fertige Leuchtdioden-Display 1 ist in Figur 1J zu sehen. Weitere Komponenten des Leuchtdioden-Displays wie
Anschlusspunkte zur externen, elektrischen Kontaktierung, Schutzschichten, Signalleitungen, Bauteile zur
Signalverarbeitung wie Schieberegister, Schutzeinrichtungen gegen Schäden vor elektrostatischen Entladungen, eine
Verkapselung oder ein Gehäuse sind zur Vereinfachung der Darstellung jeweils nicht gezeichnet. Zwischen benachbarten Inseln 5 besteht keine durchgehende Verbindung aus elektrisch vergleichsweise stark leitfähigen Schichten, sodass keine oder keine signifikanten Leckströme oder Querströme zwischen benachbarten Inseln 5 auftreten.
Optional wird die Pufferschicht 4 mit einer Strukturierung versehen. Bei der Strukturierung handelt es sich
beispielsweise um eine Aufrauung, die mittels KOH-Ätzen erzeugt sein kann. Es ist möglich, dass über die
Pufferschicht 4 eine n-Kontaktierung 62 der Inseln 5
realisiert ist. Alternativ hierzu ist es möglich, dass auf die Pufferschicht 4 eine weitere, elektrisch leitende und bevorzugt strahlungsdurchlässige Schicht, nicht gezeichnet, aufgebracht wird.
Ferner ist es optional möglich, wie auch in allen anderen Ausführungsbeispielen, dass den Inseln 5 oder einem Teil der Inseln 5 ein nicht gezeichnetes Wellenlängenkonversionsmittel zugeordnet ist, das sich in der Füllmasse 8 oder an einer dem Träger 9 abgewandten Seite der Pufferschicht 4 befinden kann. Über ein solches Wellenlängenkonversionsmittel ist es
möglich, eine in der aktiven Zone 55 erzeugte Primärstrahlung in eine Strahlung einer hiervon verschiedenen Wellenlänge teilweise oder vollständig umzuwandeln. Alternativ zu einem Wellenlängenkonversionsmittel können auch die aktiven Zonen 55 von verschiedenen Inseln 5 zur Abstrahlung
unterschiedlicher Wellenlängen eingerichtet sein. Weiter optional kann den Inseln 5, insbesondere an einer dem Trägersubstrat 9 abgewandten Seite der Pufferschicht 4, eine Flüssigkristallmaske nachgeordnet sein, etwa zu einer
Farbfilterung .
In Figur 2 ist ein weiteres Ausführungsbeispiel des
Herstellungsverfahrens illustriert. Gemäß Figur 2A wird auf dem Aufwachssubstrat 2, beispielsweise ein Saphirsubstrat, die Pufferschicht 4 aufgewachsen. Handelt es sich bei dem Aufwachssubstrat 2 etwa um ein Siliziumsubstrat, so befindet sich bevorzugt zwischen der Pufferschicht 4 aus n-dotiertem GaN und dem Aufwachssubstrat 2 eine weitere Schicht,
insbesondere aus A1N. Wie in Figur 2B zu sehen, wird an einer dem Aufwachssubstrat 2 abgewandten Seite der Pufferschicht 4 eine
Maskierungsschicht 7 aufgebracht, etwa aus einem Fotolack. Die von der Maskierungsschicht 7 bedeckten Bereiche der
Pufferschicht 4 sind bevorzugt inselartig geformt und können, in Draufsicht gesehen, rund oder polygonal geformt sein.
Gemäß Figur 2C wird die Pufferschicht 4 durch teilweise
Materialwegnahme strukturiert, etwa durch ein
trockenchemisches Ätzen. Hieraus resultieren die
Anwachspunkte 45 in von der Maskierungsschicht 7 überdeckten Bereichen .
Nachfolgend, vergleiche Figur 2D, wird die Maskierungsschicht 7 entfernt und die Anwachspunkte 45 werden freigelegt.
Optional wird auf der Pufferschicht 4 und an Mantelflächen der Anwachspunkte 45 eine Passivierungsschicht 75
aufgebracht. Die Passivierungsschicht 75 ist beispielsweise aus Siliziumoxid oder Siliziumnitrid geformt und kann eine Dicke zwischen einschließlich 10 nm und 200 nm haben.
In Figur 2E ist dargestellt, dass auf die Anwachspunkte 45 und somit auf die von der Passivierungsschicht 75 unbedeckten Bereiche der Pufferschicht 4 die Halbleiterschichtenfolge 50 aufgebracht wird. Die Halbleiterschichtenfolge 50, die die Inseln 5 bildet, kann aufgebaut sein, wie in Verbindung mit Figur 1 erläutert.
Die weiteren Verfahrensschritte, in Figur 2 nicht
dargestellt, können analog zu den Figuren IE bis 1J erfolgen.
In Figur 3 sind weitere Ausführungsbeispiele des
Leuchtdioden-Displays 1 in Schnittdarstellungen gezeigt. Die Leuchtdioden-Displays gemäß Figur 3 unterscheiden sich insbesondere in der Ausgestaltung der Füllmasse 8 und der Pufferschicht 4. Entsprechende Ausführungsbeispiele des
Leuchtdioden-Displays 1 sind analog zu den
Herstellungsverfahren gemäß der Figuren 1 und 2 herstellbar.
Gemäß Figur 3A ist die Füllmasse 8 in eine Vielzahl von inselartigen oder schalenartigen Bereiche unterteilt, wobei sich jeder dieser inselartigen Bereiche an eine der Inseln 5 anschmiegt und mit weiteren inselartigen Bereichen nicht durch ein Material der Füllmasse 8 verbunden ist. Anders als dargestellt kann eine dünne, durchgehende Schicht der
Füllmasse 8 nahe der Maskierungsschicht 7 vorhanden sein. Bereiche zwischen benachbarten Abschnitten der Füllmasse 8 können mit einer reflektierenden Füllung 85 versehen sein. Über eine solche reflektierende Füllung 85 sind benachbarte Inseln 5 optisch voneinander isolierbar. Bei der reflektierenden Füllung 85 kann es sich um eine metallische Füllung handeln. Anders als dargestellt, kann die
reflektierende Füllung 85 sich auf Seitenflächen der
einzelnen Bereiche der Füllmasse 8 beschränken und einen Zwischenraum zwischen benachbarten Füllmassen 8 dann nur unvollständig ausfüllen.
Im Bereich der metallischen, reflektierenden Füllung 85 kann die Maskierungsschicht 7 auch entfernt sein, anders als gezeichnet, sodass die reflektierende Füllung 85 elektrischen Kontakt zu der Pufferschicht 4 hat und somit eine elektrische Querleitfähigkeit verbessert ist. In diesem Fall kann sich, in Draufsicht gesehen, die reflektierende Füllung 85 als zusammenhängendes Netz über den Träger 9 erstrecken, wobei sich in Maschen dieses Netzes die Inseln 5 befinden.
Gemäß Figur 3B erstreckt sich die p-Kontaktierung 61
zylindermantelartig um die Inseln 5 herum, in einem dem
Trägersubstrat 9 zugewandten Halbraum, bezogen auf die
Maskierungsschicht 7. Die p-Kontaktierung 61 ist bevorzugt mit einem reflektierenden Metall geformt.
Entsprechende Ausgestaltung der Füllmasse 8 sowie der p- Kontaktierung 61, wie in Verbindung mit den Figuren 3A und 3B gezeigt, können, anders als dargestellt, auch in den Figuren 3C und 3D vorhanden sein.
In Figur 3C ist dargestellt, dass die Pufferschicht
strukturiert ist. Erste Bereiche 4a der Pufferschicht sind den Inseln 5 entlang einer Hauptabstrahlrichtung unmittelbar nachgeordnet und mit einer Strukturierung zur Verbesserung der Lichtauskopplung versehen. Bereiche 4b zwischen
benachbarten Inseln 5 sind teilweise voneinander separiert. Dies ist beispielsweise durch eine modifizierte
Strukturierung in den Bereichen 4b erzielbar oder durch eine partielle Beschichtung in diesen Bereichen 4b. Gemäß Figur 3D sind die einzelnen Bereiche der Pufferschicht 4, die den Inseln 5 nachgeordnet sind, vollständig
voneinander separiert. Ferner sind diese Bereiche mit einer elektrisch leitfähigen Schicht 62, beispielsweise aus einem transparenten leitfähigen Oxid wie Indium-Zinn-Oxid versehen. Über die Schicht 62 ist eine n-Kontaktierung realisierbar. Eine entsprechende leitfähige Schicht kann auch in allen anderen Ausführungsbeispielen vorhanden sein.
Bei den Verfahren gemäß der Figuren 1 und 2 wurde das
Trägersubstrat 9 mit den Transistoren 6 nachträglich an die Inseln 5 angebondet. Bei den Verfahren gemäß der Figuren 4 und 5 werden die Transistoren 6 in das Aufwachssubstrat 2 integriert . Laut Figur 4A wird auf dem Aufwachssubstrat 2, bevorzugt ein Siliziumsubstrat, die Pufferschicht 3 abgeschieden,
beispielsweise aus HfN. Auf diese Pufferschicht 3 wird nachfolgend optional eine Ätzstoppschicht 34 aufgebracht. In Figur 4B ist zu sehen, dass die Pufferschicht 3 sowie die Ätzstoppschicht 34 strukturiert werden. Stellenweise wird die Pufferschicht 3 von dem Aufwachssubstrat 2 vollständig entfernt. Handelt es sich bei der Pufferschicht 3 um eine elektrisch isolierende Schicht, so kann auf die
Strukturierung der Pufferschicht 3 optional verzichtet werden . Gemäß Figur 4C wird bereichsweise auf die Ätzstoppschicht 34 die Maskierungsschicht 7 aufgebracht. Die Maskierungsschicht 7 steht dabei stellenweise in direktem Kontakt mit dem
Aufwachssubstrat 2. Die Ätzstoppschicht 34 liegt stellenweise zwischen der Pufferschicht 3 und der Maskierungsschicht 7. Von der optionalen Ätzstoppschicht 34 sowie von der
Maskierungsschicht 7 unbedeckte Bereiche der Pufferschicht 7 bilden die Anwachspunkte 45. Ausgehend von den Anwachspunkten 45 wird die
Halbleiterschichtenfolge 50, die die Inseln 5 bildet, gewachsen, wie in Figur 4D gezeigt.
Anschließend wird, vergleiche Figur 4E, die Füllmasse 8 zwischen den Inseln 5 aufgebracht. Die Füllmasse 8 überdeckt dabei die Inseln 5 bevorzugt vollständig, sodass die Inseln 5 formschlüssig in die Füllmasse 8 eingebettet sind.
An einer den Inseln 5 abgewandten Seite des Aufwachssubstrats 2 werden gemäß Figur 4F die Transistoren 6, die
beispielsweise sogenannte pnp-Transistoren sind, erzeugt. Hierzu wird eine größere Wanne 68 aus einem dotierten Gebiet in das Aufwachssubstrat 2 geformt. In diese größere Wanne 68 werden zwei entgegengesetzt dotierte, kleinere Bereiche 66 gebildet, zwischen denen sich das Gate 67 befindet. Die kleineren Bereiche 66 sind für Source und Drain vorgesehen.
Anders als in Figur 4F dargestellt, kann sich an einer dem Aufwachssubstrat 2 abgewandten Seite der Füllmasse 8 ein nicht gezeichneter Hilfsträger befinden. Abweichend von der dargestellten Reihenfolge der Verfahrensschritte können zumindest Teile der Bereiche 66, 67, 68 bereits vor den
Verfahrensschritten der Figuren 4A bis 4E erzeugt werden. Im Verfahrensschritt, wie in Figur 4G gezeigt, werden
Öffnungen 25 für Durchkontaktierungen in das Aufwachssubstrat 2 geformt. Die Durchkontaktierungen, beispielsweise über ein Trockenätzen erzeugt, reichen bis an die Inseln 5 und können die Pufferschicht 3 vollständig durchdringen. Insbesondere reichen die Öffnungen 25 bis an die Ätzstoppschicht 34 heran. Ein Erstellen der Öffnungen 25 erfolgt zum Beispiel mittels des Bosch-Prozesses und einer gegebenenfalls anschließenden Ätzung von eventuell nicht leitfähigen Anwachsschichten.
In Figur 4H ist dargestellt, dass Metallisierungen 65 auf die in den Öffnungen 25 erzeugten Durchkontaktierungen 64 sowie auf die dotierten Bereiche 66 sowie das Gate 67 des
Transistors 6 aufgebracht werden. Hierdurch sind die
Transistoren 6 elektrisch kontaktierbar .
In einem optionalen, nicht gezeichneten Verfahrensschritt können anschließend Verdrahtungsebenen und Schutzschichten an einer den Inseln 5 abgewandten Seite des Aufwachssubstrats 2 geformt werden.
Gemäß Figur 41 wird die Füllmasse 8 teilweise entfernt, sodass die p-leitende Schicht 53 der Inseln 5 freigelegt wird. Anders als dargestellt, kann die verbleibende Füllmasse 8 in Richtung weg von dem Aufwachssubstrat 2 bündig mit der p-leitenden Schicht 53 abschließen, sodass eine planare, ebene Oberseite 80 ausgebildet wird. Das fertige Leuchtdioden-Display 1 ist in Figur 4J
dargestellt. Auf die Inseln 5 ist an einer dem
Aufwachssubstrat 2 abgewandten Seite eine Elektrode 69 angebracht. Die Elektrode 69 ist bevorzugt strahlungsdurchlässig und beispielsweise aus Indium-Zinn-Oxid gebildet. Es kann sich bei der Elektrode 69, wie in allen anderen Ausführungsbeispielen, um eine durchgehende Schicht handeln und eine individualisierte Ansteuerung der Inseln 5 ist über eine Verdrahtungsebene für die Transistoren 6 an einer den Inseln 5 abgewandten Seite des Aufwachssubstrats 2 oder des Trägersubstrats 9 ermöglicht. Die Füllmasse 8 und ein dem Aufwachssubstrat 2 abgewandte Seite der Elektrode 69 können gestaltet werden, wie in Verbindung mit Figur 3 beschrieben.
In Figur 5 ist ein weiteres Herstellungsverfahren des
Leuchtdioden-Displays 1 gezeigt, bei dem die Transistoren 6 in das Aufwachssubstrat 2 integriert werden. In Figur 5A ist dargestellt, dass auf das Aufwachssubstrat 2 eine erste
Pufferschicht 3 geformt wird, beispielsweise aus HfN.
Auf die erste Pufferschicht 3 wird eine zweite Pufferschicht 4, etwa aus n-dotiertem GaN, aufgebracht, siehe Figur 5B. Die Pufferschichten 3, 4 können, wie auch in allen anderen
Ausführungsbeispielen, jeweils aus einer einzigen Schicht oder aus Schichtenstapeln gebildet sein.
Die Pufferschichten 3, 4 werden stellenweise teilweise oder vollständig entfernt, sodass das Aufwachssubstrat 2
stellenweise freigelegt wird, siehe Figur 5C. Die
verbleibenden Bereiche der Pufferschichten 3, 4 stellen dann die Anwachspunkte 45 dar. Optional kann auf die freigelegten Stellen des Aufwachssubstrats 2 sowie zumindest bereichsweise oder vollständig auf Mantelflächen der Pufferschichten 4 eine Passivierungsschicht 75 aufgebracht werden, wobei die
Anwachspunkte 45 frei bleiben oder nachträglich von der Passivierungsschicht 75 wieder freigemacht werden. Gemäß Figur 5D wird die Halbleiterschichtenfolge 50 und somit die Inseln 5 erzeugt, analog zu Figur 2G. Die weiteren
Verfahrensschritte können in Anlehnung an die Figuren 4E bis 41 erfolgen.
Das resultierende Leuchtdioden-Display 1 ist in Figur 5E gezeigt. Anders als in Figur 4J dargestellt, reichen die Durchkontaktierungen 64 bis in die zweite Pufferschicht 4 der Inseln 5 hinein und durchdringen die erste Pufferschicht 3 vollständig. Hierdurch kann für die erste Pufferschicht 3 eine größere Bandbreite von Materialien Verwendung finden. Ebenfalls abweichend von Figur 4J ist, im Querschnitt
gesehen, die Passivierungsschicht 75 U-förmig ausgebildet.
Die hier beschriebene Erfindung ist nicht durch die
Beschreibung anhand der Ausführungsbeispiele beschränkt.
Vielmehr umfasst die Erfindung jedes neue Merkmal sowie jede Kombination von Merkmalen, was insbesondere jede Kombination von Merkmalen in den Patentansprüchen beinhaltet, auch wenn dieses Merkmal oder diese Kombination selbst nicht explizit in den Patentansprüchen oder Ausführungsbeispielen angegeben ist . Diese Patentanmeldung beansprucht die Priorität der deutschen Patentanmeldung 10 2012 109 460.8, deren Offenbarungsgehalt hiermit durch Rückbezug aufgenommen wird.

Claims

Patentansprüche
Verfahren zur Herstellung eines Leuchtdiodendisplays (1) mit den Schritten:
A) Bereitstellen eines Aufwachssubstrates (2) mit einer Substratoberseite (20),
B) Aufbringen wenigstens einer Pufferschicht (3, 4) mittelbar oder unmittelbar auf die Substratoberseite (20) ,
C) Erzeugen einer Vielzahl von separaten Anwachspunkten (45) auf oder an der Pufferschicht (3, 4),
D) Erzeugen von einzelnen, strahlungsaktiven Inseln (5) ausgehend von den Anwachspunkten (45) , wobei die Inseln (5) jeweils eine anorganische Halbleiterschichtenfolge (50) mit mindestens einer aktiven Zone (55) umfassen und ein mittlerer Durchmesser der Inseln (5) , in Draufsicht auf die Substratoberseite (20) gesehen, zwischen
einschließlich 50 nm und 20 ym liegt, und
E) Verschalten der Inseln (5) mit Transistoren (6) zu einer elektrischen Ansteuerung der Inseln (5) .
Verfahren nach dem vorhergehenden Anspruch,
bei dem die Transistoren (6) in dem Aufwachssubstrat (2) erzeugt werden.
Verfahren nach dem vorhergehenden Anspruch,
bei dem das Erzeugen der Transistoren (6) zumindest zum
Teil dem Schritt D) nachfolgt.
Verfahren nach Anspruch 1,
bei dem im Schritt E) ein Trägersubstrat (9) an einer dem Aufwachssubstrat (2) abgewandten Seite der Inseln (5) angebracht und nachfolgend das Aufwachssubstrat (2) entfernt wird,
wobei die Transistoren (6) von dem Trägersubstrat (9) umfasst sind.
Verfahren nach einem der vorhergehenden Ansprüche, bei dem die Pufferschicht (4) als zweidimensionale, unstrukturierte Schicht aufgebracht wird,
wobei auf der Pufferschicht (4) eine Maskierungsschicht (7) aus einem elektrisch isolierenden Material mit einer Vielzahl von Öffnungen vor dem Schritt D) abgeschieden wird und die Maskierungsschicht (7) in dem fertigen Leuchtdiodendisplay (1) verbleibt und von den Inseln (5) überragt wird.
Verfahren nach einem der vorhergehenden Ansprüche, bei dem die Anwachsinseln (45) durch eine Strukturierung der Pufferschicht (4) erzeugt werden, wobei die
Strukturierung mit einer Maskierungstechnik und durch teilweise Materialwegnahme erfolgt, und
wobei die Strukturierung vor dem Schritt des Abscheidens der Maskierungsschicht (7) erfolgt.
Verfahren nach einem der vorhergehenden Ansprüche, wobei
- das Aufwachssubstrat (2) ein Siliziumsubstrat ist,
- unmittelbar auf dem Aufwachssubstrat (2) eine erste Pufferschicht (3) mit einem Oxid oder Nitrid eines
Übergangsmetalls oder eines Seltenerdenmetalls
aufgebracht wird,
- vor dem Schritt C) unmittelbar auf die erste
Pufferschicht (3) eine hiervon verschiedene zweite
Pufferschicht (4), basierend auf GaN oder auf AlGaN, aufgebracht wird, und - die Inseln (5) und die Halbleiterschichtenfolge (50) auf AlInGaN basieren.
8. Verfahren nach einem der vorhergehenden Ansprüche,
bei dem ein Bereich zwischen benachbarten Inseln (5) vollständig oder teilweise nach dem Schritt D) mit einer Füllmasse (8) aufgefüllt wird,
wobei die Füllmasse (8) zu einer Reduzierung einer optischen Kopplung zwischen benachbarten Inseln (5) eingerichtet ist.
9. Verfahren nach dem vorhergehenden Anspruch,
bei dem die Füllmasse (8) den Bereich zwischen
benachbarten Inseln (5) nur teilweise ausfüllt und schalenartig um die Inseln (5) herum angeordnet ist.
10. Verfahren nach einem der Ansprüche 8 oder 9,
bei dem der Füllmasse (7) zumindest ein optisch aktives Material, insbesondere Streupartikel oder ein
Leuchtstoff, beigegeben ist.
11. Verfahren nach einem der vorhergehenden Ansprüche,
bei dem im Schritt E) an einer den Inseln (5)
abgewandten Seite des Aufwachssubstrats (2) die
Transistoren (6) in dem Aufwachssubstrat (2) erzeugt werden,
wobei die Transistoren (6) und die jeweils zugehörigen Inseln (5) überlappen, in Draufsicht auf das
Aufwachssubstrat (2) gesehen.
12. Verfahren nach dem vorhergehenden Anspruch,
bei dem die Pufferschicht (4) im Schritt E) von der den Inseln (5) abgewandten Seite des Aufwachssubstrats (2) her stellenweise freigelegt und mit einer Metallisierung (64, 65) versehen wird.
Verfahren nach einem der vorhergehenden Ansprüche, bei dem die Pufferschicht (4) an einer dem
Trägersubstrat (9) abgewandten Seite mit einer
Strukturierung zur einer Reduzierung einer optischen Entkopplung zwischen benachbarten Inseln (5) versehen wird .
14. Leuchtdiodendisplay (1) mit
- einem Träger (2, 9) mit einer Vielzahl von
Transistoren (6), und
- einer Vielzahl von einzelnen, strahlungsaktiven Inseln (5) ,
wobei
- die Inseln (5) jeweils eine anorganische
Halbleiterschichtenfolge (50) mit mindestens einer aktiven Zone (55) umfassen,
- ein mittlerer Durchmesser der Inseln (5) , in
Draufsicht auf den Träger (2, 9) gesehen, zwischen einschließlich 50 nm und 20 ym liegt,
- eine mittlere Höhe der Halbleiterschichtenfolge (50) der Inseln (5) bei mindestens 1,5 ym liegt, und
- die Inseln (5) mit den Transistoren (6) elektrisch verschaltet sind.
Leuchtdiodendisplay (1) nach dem vorhergehenden
Anspruch,
bei dem der Träger (2) ein Aufwachssubstrat ist und die Transistoren (6) in dem Aufwachssubstrat ausgebildet sind .
16. Leuchtdiodendisplay (1) nach einem der Ansprüche 14 bis 15,
bei dem die Inseln (5) mit der aktiven Zone (55) , einer n-leitenden Schicht (51) und einer p-leitenden Schicht (53) einen Kern-Schale-Aufbau aufweisen.
17. Leuchtdiodendisplay (1) nach einem der Ansprüche 14 bis 15,
bei dem jedem der Transistoren (6) genau eine der Inseln (5) zugeordnet ist und Bildpunkte des
Leuchtdiodendisplays (1) aus den Inseln (5) gebildet sind,
wobei die Inseln (5) einen Kern-Schale-Aufbau aufweisen, sodass eine p-leitende Schicht (53) und die aktive Zone (55) der Halbleiterschichtenfolge (50) eine Schale für eine einen Kern bildende n-leitende Schicht (51)
darstellen .
PCT/EP2013/070352 2012-10-04 2013-09-30 Verfahren zur herstellung eines leuchtdioden-displays und leuchtdioden-display Ceased WO2014053445A1 (de)

Priority Applications (4)

Application Number Priority Date Filing Date Title
CN201380052303.1A CN104704634B (zh) 2012-10-04 2013-09-30 用于制造发光二极管显示器的方法和发光二极管显示器
US14/433,379 US9859330B2 (en) 2012-10-04 2013-09-30 Method for producing a light-emitting diode display and light-emitting diode display
JP2015534972A JP6262745B2 (ja) 2012-10-04 2013-09-30 発光ダイオードディスプレイの製造方法および発光ダイオードディスプレイ
US15/823,431 US10770506B2 (en) 2012-10-04 2017-11-27 Method for producing a light-emitting diode display and light-emitting diode display

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
DE102012109460.8 2012-10-04
DE102012109460.8A DE102012109460B4 (de) 2012-10-04 2012-10-04 Verfahren zur Herstellung eines Leuchtdioden-Displays und Leuchtdioden-Display

Related Child Applications (2)

Application Number Title Priority Date Filing Date
US14/433,379 A-371-Of-International US9859330B2 (en) 2012-10-04 2013-09-30 Method for producing a light-emitting diode display and light-emitting diode display
US15/823,431 Division US10770506B2 (en) 2012-10-04 2017-11-27 Method for producing a light-emitting diode display and light-emitting diode display

Publications (1)

Publication Number Publication Date
WO2014053445A1 true WO2014053445A1 (de) 2014-04-10

Family

ID=49274645

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/EP2013/070352 Ceased WO2014053445A1 (de) 2012-10-04 2013-09-30 Verfahren zur herstellung eines leuchtdioden-displays und leuchtdioden-display

Country Status (5)

Country Link
US (2) US9859330B2 (de)
JP (2) JP6262745B2 (de)
CN (1) CN104704634B (de)
DE (1) DE102012109460B4 (de)
WO (1) WO2014053445A1 (de)

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2014202378A1 (de) * 2013-06-20 2014-12-24 Osram Opto Semiconductors Gmbh Lichtemittierende anordnung mit einem träger
JP2016178307A (ja) * 2015-03-20 2016-10-06 コミサリア ア エナジー アトミック エ オックス エナジーズ オルタネティヴ 発光ダイオードを備えた光電子デバイス
JP2018530152A (ja) * 2015-09-14 2018-10-11 ヴァレオ ビジョンＶａｌｅｏ Ｖｉｓｉｏｎ 電子回路を備えるｌｅｄ光源
JP2018535451A (ja) * 2015-11-13 2018-11-29 オスラム オプト セミコンダクターズ ゲゼルシャフト ミット ベシュレンクテル ハフツングＯｓｒａｍ Ｏｐｔｏ Ｓｅｍｉｃｏｎｄｕｃｔｏｒｓ ＧｍｂＨ ビデオウォールのためのモジュール
JP2020181218A (ja) * 2014-06-18 2020-11-05 エックス ディスプレイ カンパニー テクノロジー リミテッド マイクロ組立ｌｅｄディスプレイ

Families Citing this family (82)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11792898B2 (en) 2012-07-01 2023-10-17 Ideal Industries Lighting Llc Enhanced fixtures for area lighting
US11160148B2 (en) 2017-06-13 2021-10-26 Ideal Industries Lighting Llc Adaptive area lamp
CN108281378B (zh) * 2012-10-12 2022-06-24 住友电气工业株式会社 Iii族氮化物复合衬底、半导体器件及它们的制造方法
DE102013114691A1 (de) 2013-12-20 2015-06-25 Osram Opto Semiconductors Gmbh Optoelektronisches Halbleiterbauteil und adaptiver Scheinwerfer für ein Kraftfahrzeug
DE102014100542A1 (de) 2014-01-20 2015-07-23 Osram Opto Semiconductors Gmbh Verfahren zur Herstellung einer lateral strukturierten Schicht und optoelektronisches Halbleiterbauteil mit einer solchen Schicht
DE102014105734A1 (de) 2014-04-23 2015-10-29 Osram Opto Semiconductors Gmbh Optoelektronisches Halbleiterbauteil und Verfahren zur Herstellung eines optoelektronischen Halbleiterbauteils
DE102015104144A1 (de) * 2015-03-19 2016-09-22 Osram Opto Semiconductors Gmbh Optoelektronischer Halbleiterkörper und Verfahren zur Herstellung eines optoelektronischen Halbleiterkörpers
US10529696B2 (en) 2016-04-12 2020-01-07 Cree, Inc. High density pixelated LED and devices and methods thereof
KR20170129983A (ko) 2016-05-17 2017-11-28 삼성전자주식회사 발광소자 패키지, 이를 이용한 디스플레이 장치 및 그 제조방법
DE102016220915A1 (de) * 2016-10-25 2018-04-26 Osram Opto Semiconductors Gmbh Verfahren zur Herstellung von optoelektronischen Halbleiterbauteilen und optoelektronisches Halbleiterbauteil
FR3061608B1 (fr) * 2016-12-29 2019-05-31 Aledia Dispositif optoelectronique a diodes electroluminescentes
DE102017107201A1 (de) * 2017-04-04 2018-10-04 Osram Opto Semiconductors Gmbh Verfahren zum Herstellen eines optoelektronischen Halbleiterbauelements und optoelektronisches Halbleiterbauelement
DE102017113745A1 (de) * 2017-06-21 2018-12-27 Osram Opto Semiconductors Gmbh Halbleiterdisplay, optoelektronisches Halbleiterbauteil und Verfahren zur Herstellung solcher
US10734363B2 (en) 2017-08-03 2020-08-04 Cree, Inc. High density pixelated-LED chips and chip array devices
US10651357B2 (en) 2017-08-03 2020-05-12 Cree, Inc. High density pixelated-led chips and chip array devices
US11508708B2 (en) * 2017-08-10 2022-11-22 Sharp Kabushiki Kaisha Semiconductor module, display apparatus, and semiconductor module manufacturing method
US10439101B2 (en) 2017-08-18 2019-10-08 Intel Corporation Micro light-emitting diode (LED) elements and display
WO2019079381A1 (en) 2017-10-19 2019-04-25 Spy Eye, Llc ULTRA-DENSE LED PROJECTOR
CN113972232B (zh) * 2017-10-19 2025-10-21 德遁公司 超致密led投影仪
US11749790B2 (en) * 2017-12-20 2023-09-05 Lumileds Llc Segmented LED with embedded transistors
US20190198564A1 (en) * 2017-12-20 2019-06-27 Lumileds Llc Monolithic segmented led array architecture with islanded epitaxial growth
US11961875B2 (en) 2017-12-20 2024-04-16 Lumileds Llc Monolithic segmented LED array architecture with islanded epitaxial growth
US20190198720A1 (en) 2017-12-22 2019-06-27 Lumileds Llc Particle systems and patterning for monolithic led arrays
US11054112B2 (en) * 2017-12-22 2021-07-06 Lumileds Llc Ceramic phosphor with lateral light barriers
FR3077653A1 (fr) * 2018-02-06 2019-08-09 Aledia Dispositif optoelectronique avec des composants electroniques au niveau de la face arriere du substrat et procede de fabrication
US10529773B2 (en) 2018-02-14 2020-01-07 Cree, Inc. Solid state lighting devices with opposing emission directions
WO2019168187A1 (ja) * 2018-03-02 2019-09-06 株式会社 東芝 発光ダイオードシート、表示装置、発光装置、表示装置の製造方法及び発光装置の製造方法
DE102018105786A1 (de) * 2018-03-13 2019-09-19 Osram Opto Semiconductors Gmbh Multipixelchip und Verfahren zur Herstellung eines Multipixelchips
WO2019226788A1 (en) 2018-05-24 2019-11-28 Lumiode, Inc. Led display structures and fabrication of same
KR20190137458A (ko) 2018-06-01 2019-12-11 삼성전자주식회사 Led를 이용한 디스플레이 모듈 제조방법
KR102530068B1 (ko) 2018-06-26 2023-05-08 삼성전자주식회사 발광 소자 패키지, 이를 포함하는 디스플레이 장치, 및 그 제조 방법
KR102534248B1 (ko) 2018-07-17 2023-05-18 삼성전자주식회사 발광 소자 패키지
KR102417280B1 (ko) * 2018-07-25 2022-07-06 주식회사 제이마이크로 투명 발광 디스플레이 필름, 이의 제조 방법, 및 이를 사용한 투명 발광 사이니지
US10964845B2 (en) 2018-09-27 2021-03-30 Lumileds Llc Micro light emitting devices
US10923628B2 (en) 2018-09-27 2021-02-16 Lumileds Llc Micrometer scale light emitting diode displays on patterned templates and substrates
US10811460B2 (en) 2018-09-27 2020-10-20 Lumileds Holding B.V. Micrometer scale light emitting diode displays on patterned templates and substrates
US11201265B2 (en) 2018-09-27 2021-12-14 Lumileds Llc Micro light emitting devices
CN109791939B (zh) * 2018-10-12 2023-08-08 京东方科技集团股份有限公司 微发光二极管显示面板、微发光二极管显示装置和制造微发光二极管显示面板的方法
JPWO2020121449A1 (ja) * 2018-12-12 2021-10-21 堺ディスプレイプロダクト株式会社 マイクロｌｅｄデバイスおよびその製造方法
EP3899920A4 (de) 2018-12-21 2022-09-28 Lumiode, Inc. Adressierung für emissive anzeigevorrichtungen
US10903265B2 (en) 2018-12-21 2021-01-26 Cree, Inc. Pixelated-LED chips and chip array devices, and fabrication methods
WO2020136848A1 (ja) * 2018-12-27 2020-07-02 堺ディスプレイプロダクト株式会社 マイクロｌｅｄデバイスおよびその製造方法
JPWO2020136846A1 (ja) * 2018-12-27 2021-11-04 堺ディスプレイプロダクト株式会社 マイクロｌｅｄデバイスおよびその製造方法
EP3906581B1 (de) * 2019-01-02 2024-09-11 Lumiode, Inc. Verfahren zur herstellung von anzeigestrukturen
DE102019100521A1 (de) 2019-01-10 2020-07-16 Osram Opto Semiconductors Gmbh Verfahren zur herstellung eines optoelektronischen bauteils und optoelektronisches bauteil
DE102019107030A1 (de) * 2019-03-19 2020-09-24 OSRAM Opto Semiconductors Gesellschaft mit beschränkter Haftung Optoelektronische halbleitervorrichtung mit einer vielzahl von bildelementen und trennelementen und verfahren zur herstellung der optoelektronischen halbleitervorrichtung
JPWO2020194387A1 (de) * 2019-03-22 2020-10-01
WO2020255348A1 (ja) * 2019-06-20 2020-12-24 堺ディスプレイプロダクト株式会社 マイクロｌｅｄデバイスおよびその製造方法
WO2020255347A1 (ja) * 2019-06-20 2020-12-24 堺ディスプレイプロダクト株式会社 マイクロｌｅｄデバイスおよびその製造方法
KR102158510B1 (ko) * 2019-07-17 2020-09-22 연세대학교 산학협력단 전이금속 화합물 트랜지스터가 집적된 발광다이오드 및 이의 제조방법
JP7428919B2 (ja) * 2019-07-25 2024-02-07 日亜化学工業株式会社 画像表示装置の製造方法および画像表示装置
US11817526B2 (en) 2019-10-29 2023-11-14 Creeled, Inc. Texturing for high density pixelated-LED chips and chip array devices
FR3103322B1 (fr) * 2019-11-15 2023-04-07 Aledia Procédé de fabrication d’un ensemble d’émetteurs de lumière
US11923398B2 (en) 2019-12-23 2024-03-05 Lumileds Llc III-nitride multi-wavelength LED arrays
US11404473B2 (en) 2019-12-23 2022-08-02 Lumileds Llc III-nitride multi-wavelength LED arrays
US11848402B2 (en) 2020-03-11 2023-12-19 Lumileds Llc Light emitting diode devices with multilayer composite film including current spreading layer
US11735695B2 (en) 2020-03-11 2023-08-22 Lumileds Llc Light emitting diode devices with current spreading layer
US11569415B2 (en) 2020-03-11 2023-01-31 Lumileds Llc Light emitting diode devices with defined hard mask opening
US11942507B2 (en) 2020-03-11 2024-03-26 Lumileds Llc Light emitting diode devices
JP2023523910A (ja) 2020-04-30 2023-06-08 ルミレッズ リミテッド ライアビリティ カンパニー 集積光学フィルタリング素子を有するカラーｌｅｄ
US11437548B2 (en) 2020-10-23 2022-09-06 Creeled, Inc. Pixelated-LED chips with inter-pixel underfill materials, and fabrication methods
US11901491B2 (en) 2020-10-29 2024-02-13 Lumileds Llc Light emitting diode devices
US11626538B2 (en) 2020-10-29 2023-04-11 Lumileds Llc Light emitting diode device with tunable emission
US12040432B2 (en) 2020-10-30 2024-07-16 Lumileds Llc Light emitting diode devices with patterned TCO layer including different thicknesses
US11631786B2 (en) 2020-11-12 2023-04-18 Lumileds Llc III-nitride multi-wavelength LED arrays with etch stop layer
US11705534B2 (en) 2020-12-01 2023-07-18 Lumileds Llc Methods of making flip chip micro light emitting diodes
US11955583B2 (en) 2020-12-01 2024-04-09 Lumileds Llc Flip chip micro light emitting diodes
US11600656B2 (en) 2020-12-14 2023-03-07 Lumileds Llc Light emitting diode device
US11424287B2 (en) 2020-12-17 2022-08-23 Uif (University Industry Foundation), Yonsei University Light emitting diode integrated with transition metal dichalcogenide transistor and method for manufacturing the same
US12484346B2 (en) 2021-09-03 2025-11-25 Lumileds Singapore Pte. Ltd. Light emitting diode devices with bonding and/or ohmic contact-reflective material
US12402440B2 (en) 2021-09-03 2025-08-26 Lumileds Llc Light emitting diode devices with bonding and/or ohmic contact-reflective material
US12419137B2 (en) 2021-09-10 2025-09-16 Lumileds Llc Light emitting diodes with segmented anodes by pixel
US12568728B2 (en) 2021-09-29 2026-03-03 Lumileds Singapore Pte. Ltd. Hybrid CMOS micro-LED display layout
US12433080B2 (en) 2021-09-29 2025-09-30 Lumileds Singapore Pte. Ltd. Hybrid CMOS micro-LED display layout
US12431478B2 (en) 2021-09-29 2025-09-30 Lumileds Singapore Pte. Ltd. Hybrid CMOS micro-LED display layout
US11935987B2 (en) 2021-11-03 2024-03-19 Lumileds Llc Light emitting diode arrays with a light-emitting pixel area
US12490570B2 (en) 2021-11-12 2025-12-02 Lumileds Singapore Pte. Ltd. Thin-film LED array with low refractive index patterned structures
US12604572B2 (en) 2021-11-12 2026-04-14 Lumileds Singapore Pte. Ltd. Thin-film LED array with low refractive index patterned structures and reflector
US12588326B2 (en) 2021-11-12 2026-03-24 Lumileds Singapore Pte. Ltd. Composite cathode contact for monolithically integrated micro-LEDs, mini-LEDs and LED arrays
KR20240018167A (ko) 2022-08-02 2024-02-13 삼성전자주식회사 발광 소자, 디스플레이 장치 및 그 제조방법
US12666759B2 (en) 2023-10-31 2026-06-23 Lumileds Singapore Pte. Ltd. Tunnel-junction cascade LED with different pump wavelengths
US12666774B2 (en) 2024-04-30 2026-06-23 Lumileds Singapore Pte. Ltd. High efficacy polychromic light-emitting diode (LED)

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4127792A (en) * 1976-06-01 1978-11-28 Mitsubishi Denki Kabushiki Kaisha Luminescent semiconductor display device including gate control electrodes
US5893721A (en) * 1997-03-24 1999-04-13 Motorola, Inc. Method of manufacture of active matrix LED array
WO2008048704A2 (en) * 2006-03-10 2008-04-24 Stc.Unm Pulsed growth of gan nanowires and applications in group iii nitride semiconductor substrate materials and devices
WO2010014032A1 (en) * 2008-07-07 2010-02-04 Glo Ab A nanostructured LED
US20100327258A1 (en) * 2007-07-05 2010-12-30 Samsung Electronics Co., Ltd. Method for producing core-shell nanowires, nanowires produced by the method and nanowire device comprising the nanowires
US20120086044A1 (en) * 2009-06-19 2012-04-12 Sumitomo Chemical Co., Ltd. Light emitting device and method of producing light emitting device

Family Cites Families (68)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4774205A (en) * 1986-06-13 1988-09-27 Massachusetts Institute Of Technology Monolithic integration of silicon and gallium arsenide devices
DE69033837T2 (de) * 1989-07-25 2002-05-29 Nippon Sheet Glass Co., Ltd. Lichtemittierende Vorrichtung
US5910706A (en) * 1996-12-18 1999-06-08 Ultra Silicon Technology (Uk) Limited Laterally transmitting thin film electroluminescent device
US5789766A (en) * 1997-03-20 1998-08-04 Motorola, Inc. Led array with stacked driver circuits and methods of manfacture
TW398084B (en) 1998-06-05 2000-07-11 Hewlett Packard Co Multilayered indium-containing nitride buffer layer for nitride epitaxy
JP2000022128A (ja) 1998-07-06 2000-01-21 Murata Mfg Co Ltd 半導体発光素子、および光電子集積回路素子
US6242324B1 (en) * 1999-08-10 2001-06-05 The United States Of America As Represented By The Secretary Of The Navy Method for fabricating singe crystal materials over CMOS devices
US6410942B1 (en) * 1999-12-03 2002-06-25 Cree Lighting Company Enhanced light extraction through the use of micro-LED arrays
JP2001249626A (ja) * 2000-03-03 2001-09-14 Sharp Corp 表示装置および表示装置の製造方法
JP2001339060A (ja) 2000-05-29 2001-12-07 Kyocera Corp 半導体発光装置
JP3906653B2 (ja) * 2000-07-18 2007-04-18 ソニー株式会社 画像表示装置及びその製造方法
JP3906654B2 (ja) 2000-07-18 2007-04-18 ソニー株式会社 半導体発光素子及び半導体発光装置
JP3882539B2 (ja) * 2000-07-18 2007-02-21 ソニー株式会社 半導体発光素子およびその製造方法、並びに画像表示装置
JP4649745B2 (ja) * 2001-02-01 2011-03-16 ソニー株式会社 発光素子の転写方法
US20020153529A1 (en) 2001-04-24 2002-10-24 Jin-Shown Shie LED array with optical isolation structure and method of manufacturing the same
JP2003078127A (ja) 2001-08-31 2003-03-14 Kyocera Corp 半導体装置およびその製造方法
JP2003077940A (ja) * 2001-09-06 2003-03-14 Sony Corp 素子の転写方法及びこれを用いた素子の配列方法、画像表示装置の製造方法
JP4055405B2 (ja) * 2001-12-03 2008-03-05 ソニー株式会社 電子部品及びその製造方法
US6759262B2 (en) * 2001-12-18 2004-07-06 Agilent Technologies, Inc. Image sensor with pixel isolation system and manufacturing method therefor
JP2003345267A (ja) 2002-05-30 2003-12-03 Canon Inc 表示装置及びその製造方法
GB0219771D0 (en) * 2002-08-24 2002-10-02 Koninkl Philips Electronics Nv Manufacture of electronic devices comprising thin-film circuit elements
JP5022552B2 (ja) * 2002-09-26 2012-09-12 セイコーエプソン株式会社 電気光学装置の製造方法及び電気光学装置
US20060223211A1 (en) * 2004-12-02 2006-10-05 The Regents Of The University Of California Semiconductor devices based on coalesced nano-rod arrays
JP4848638B2 (ja) 2005-01-13 2011-12-28 ソニー株式会社 半導体素子の形成方法および半導体素子のマウント方法
JP4992282B2 (ja) * 2005-06-10 2012-08-08 ソニー株式会社 発光ダイオード、発光ダイオードの製造方法、発光ダイオードバックライト、発光ダイオード照明装置、発光ダイオードディスプレイおよび電子機器
CN101443887B (zh) * 2006-03-10 2011-04-20 Stc.Unm公司 Gan纳米线的脉冲式生长及在族ⅲ氮化物半导体衬底材料中的应用和器件
JP4899675B2 (ja) * 2006-07-12 2012-03-21 ソニー株式会社 実装方法、電子機器の製造方法および発光ダイオードディスプレイの製造方法
JP4920330B2 (ja) * 2006-07-18 2012-04-18 ソニー株式会社 実装構造体の実装方法、発光ダイオードディスプレイの実装方法、発光ダイオードバックライトの実装方法および電子機器の実装方法
JP4535053B2 (ja) * 2006-10-12 2010-09-01 ソニー株式会社 発光ダイオードの配線の形成方法、発光ダイオード実装基板、ディスプレイ、バックライト、照明装置および電子機器
JP2008124376A (ja) * 2006-11-15 2008-05-29 Canon Inc 素子基板の接続方法
US9024349B2 (en) 2007-01-22 2015-05-05 Cree, Inc. Wafer level phosphor coating method and devices fabricated utilizing method
US8941566B2 (en) 2007-03-08 2015-01-27 3M Innovative Properties Company Array of luminescent elements
US8964020B2 (en) 2007-04-25 2015-02-24 Stc.Unm Solid-state microscope for selectively imaging a sample
JP2008277409A (ja) 2007-04-26 2008-11-13 Matsushita Electric Ind Co Ltd 半導体発光装置の製造方法
US8809126B2 (en) * 2007-05-31 2014-08-19 Nthdegree Technologies Worldwide Inc Printable composition of a liquid or gel suspension of diodes
US20090039375A1 (en) 2007-08-07 2009-02-12 Cree, Inc. Semiconductor light emitting devices with separated wavelength conversion materials and methods of forming the same
US8441018B2 (en) * 2007-08-16 2013-05-14 The Trustees Of Columbia University In The City Of New York Direct bandgap substrates and methods of making and using
KR100877293B1 (ko) * 2007-08-31 2009-01-07 주식회사 동부하이텍 이미지 센서 및 그 제조방법
US20100289037A1 (en) * 2008-01-15 2010-11-18 Shin Matsumoto Semiconductor device, manufacturing method thereof and display device
KR101496151B1 (ko) 2008-06-25 2015-02-27 삼성전자주식회사 산화물 다이오드를 이용한 디스플레이 장치
US8735797B2 (en) * 2009-12-08 2014-05-27 Zena Technologies, Inc. Nanowire photo-detector grown on a back-side illuminated image sensor
US8791470B2 (en) * 2009-10-05 2014-07-29 Zena Technologies, Inc. Nano structured LEDs
US9082673B2 (en) * 2009-10-05 2015-07-14 Zena Technologies, Inc. Passivated upstanding nanostructures and methods of making the same
JP2010073841A (ja) * 2008-09-18 2010-04-02 Sony Corp 光学パッケージ素子、表示装置、および電子機器
KR101533817B1 (ko) 2008-12-31 2015-07-09 서울바이오시스 주식회사 복수개의 비극성 발광셀들을 갖는 발광 소자 및 그것을 제조하는 방법
KR101557362B1 (ko) * 2008-12-31 2015-10-08 서울바이오시스 주식회사 복수개의 비극성 발광셀들을 갖는 발광 소자 및 그것을 제조하는 방법
CN102449785A (zh) * 2009-06-05 2012-05-09 住友化学株式会社 光器件、半导体基板、光器件的制造方法、以及半导体基板的制造方法
CN102341740B (zh) * 2009-06-22 2015-09-16 财团法人工业技术研究院 发光单元阵列、其制造方法和投影设备
EP2460191A2 (de) * 2009-07-30 2012-06-06 3M Innovative Properties Company Gepixelte led
JP5636655B2 (ja) * 2009-09-16 2014-12-10 富士ゼロックス株式会社 発光チップ、プリントヘッドおよび画像形成装置
FR2951875B1 (fr) * 2009-10-23 2012-05-18 Commissariat Energie Atomique Procede de fabrication d?un ecran a tres haute resolution utilisant une couche conductrice anisotropique et emissive
EP2509119B1 (de) * 2009-12-01 2017-03-08 National University Corporation Hokkaido University Lichtemittierendes element und verfahren zu seiner herstellung
US8557616B2 (en) 2009-12-09 2013-10-15 Nano And Advanced Materials Institute Limited Method for manufacturing a monolithic LED micro-display on an active matrix panel using flip-chip technology and display apparatus having the monolithic LED micro-display
CN102782892B (zh) * 2010-03-12 2015-07-01 夏普株式会社 发光装置的制造方法、发光装置、照明装置、背光灯、液晶面板、显示装置、显示装置的制造方法、显示装置的驱动方法及液晶显示装置
DE102010012711A1 (de) 2010-03-25 2011-09-29 Osram Opto Semiconductors Gmbh Strahlungsemittierendes Halbleiterbauelement und Verfahren zur Herstellung eines strahlungsemittierenden Halbleiterbauelements
KR101274068B1 (ko) * 2010-05-25 2013-06-12 서울대학교산학협력단 양자점 발광 소자 및 이를 이용한 디스플레이
WO2012008253A1 (ja) * 2010-07-14 2012-01-19 シャープ株式会社 微細な物体の配置方法、配列装置、照明装置および表示装置
TWI478319B (zh) * 2010-07-20 2015-03-21 晶元光電股份有限公司 整合式發光裝置及其製造方法
US9190590B2 (en) * 2010-09-01 2015-11-17 Sharp Kabushiki Kaisha Light emitting element and production method for same, production method for light-emitting device, illumination device, backlight, display device, and diode
US8389348B2 (en) 2010-09-14 2013-03-05 Taiwan Semiconductor Manufacturing Company, Ltd. Mechanism of forming SiC crystalline on Si substrates to allow integration of GaN and Si electronics
KR101709959B1 (ko) * 2010-11-17 2017-02-27 삼성전자주식회사 범프 구조물, 이를 갖는 반도체 패키지 및 반도체 패키지의 제조 방법
US8703587B2 (en) * 2011-07-15 2014-04-22 Technische Universitaet Braunschweig Carolo-Wilhelmina Method of manufacturing of a semi-conductor element and semi-conductor element
US9087812B2 (en) * 2011-07-15 2015-07-21 International Rectifier Corporation Composite semiconductor device with integrated diode
US9281388B2 (en) * 2011-07-15 2016-03-08 Infineon Technologies Americas Corp. Composite semiconductor device with a SOI substrate having an integrated diode
US8350251B1 (en) * 2011-09-26 2013-01-08 Glo Ab Nanowire sized opto-electronic structure and method for manufacturing the same
KR101269053B1 (ko) * 2011-11-09 2013-06-04 삼성전자주식회사 나노 로드 발광 소자 및 그 제조 방법
KR101347896B1 (ko) * 2012-06-26 2014-01-10 엘지디스플레이 주식회사 퀀텀 로드 발광 표시장치
KR101383551B1 (ko) * 2012-07-16 2014-04-10 엘지디스플레이 주식회사 퀀텀 로드 발광 표시장치

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4127792A (en) * 1976-06-01 1978-11-28 Mitsubishi Denki Kabushiki Kaisha Luminescent semiconductor display device including gate control electrodes
US5893721A (en) * 1997-03-24 1999-04-13 Motorola, Inc. Method of manufacture of active matrix LED array
WO2008048704A2 (en) * 2006-03-10 2008-04-24 Stc.Unm Pulsed growth of gan nanowires and applications in group iii nitride semiconductor substrate materials and devices
US20100327258A1 (en) * 2007-07-05 2010-12-30 Samsung Electronics Co., Ltd. Method for producing core-shell nanowires, nanowires produced by the method and nanowire device comprising the nanowires
WO2010014032A1 (en) * 2008-07-07 2010-02-04 Glo Ab A nanostructured LED
US20120086044A1 (en) * 2009-06-19 2012-04-12 Sumitomo Chemical Co., Ltd. Light emitting device and method of producing light emitting device

Cited By (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2014202378A1 (de) * 2013-06-20 2014-12-24 Osram Opto Semiconductors Gmbh Lichtemittierende anordnung mit einem träger
US9843162B2 (en) 2013-06-20 2017-12-12 Osram Opto Semiconductors Gmbh Light-emitting assembly having a carrier
JP2020181218A (ja) * 2014-06-18 2020-11-05 エックス ディスプレイ カンパニー テクノロジー リミテッド マイクロ組立ｌｅｄディスプレイ
JP2016178307A (ja) * 2015-03-20 2016-10-06 コミサリア ア エナジー アトミック エ オックス エナジーズ オルタネティヴ 発光ダイオードを備えた光電子デバイス
JP2018530152A (ja) * 2015-09-14 2018-10-11 ヴァレオ ビジョンＶａｌｅｏ Ｖｉｓｉｏｎ 電子回路を備えるｌｅｄ光源
JP2018535451A (ja) * 2015-11-13 2018-11-29 オスラム オプト セミコンダクターズ ゲゼルシャフト ミット ベシュレンクテル ハフツングＯｓｒａｍ Ｏｐｔｏ Ｓｅｍｉｃｏｎｄｕｃｔｏｒｓ ＧｍｂＨ ビデオウォールのためのモジュール
US10553148B2 (en) 2015-11-13 2020-02-04 Osram Opto Semiconductors Gmbh Module for a video wall

Also Published As

Publication number Publication date
US9859330B2 (en) 2018-01-02
DE102012109460A1 (de) 2014-04-10
CN104704634B (zh) 2018-09-11
US20150279902A1 (en) 2015-10-01
JP6262745B2 (ja) 2018-01-17
CN104704634A (zh) 2015-06-10
JP2016502123A (ja) 2016-01-21
US20180090540A1 (en) 2018-03-29
JP2018097367A (ja) 2018-06-21
DE102012109460B4 (de) 2024-03-07
US10770506B2 (en) 2020-09-08

Similar Documents

Publication Publication Date Title
DE102012109460B4 (de) Verfahren zur Herstellung eines Leuchtdioden-Displays und Leuchtdioden-Display
DE102010024079B4 (de) Verfahren zur Herstellung eines optoelektronischen Halbleiterchips und optoelektronischer Halbleiterchip
DE102012101718B4 (de) Optoelektronischer Halbleiterchip
DE102012217533A1 (de) Verfahren zur Herstellung eines optoelektronischen Bauelements
WO2009155897A1 (de) Verfahren zur herstellung eines optoelektronischen bauelementes und ein optoelektronisches bauelement
EP2294614B1 (de) Verfahren zur herstellung einer vielzahl von optoelektronischen bauelementen
WO2015121062A1 (de) Verfahren zur herstellung eines optoelektronischen halbleiterbauteils sowie optoelektronisches halbleiterbauteil
DE102016220915A1 (de) Verfahren zur Herstellung von optoelektronischen Halbleiterbauteilen und optoelektronisches Halbleiterbauteil
DE102015114587A1 (de) Optoelektronisches Halbleiterbauelement und Verfahren zu dessen Herstellung
DE102008039790B4 (de) Optoelektronisches Bauelement und Verfahren zu dessen Herstellung
WO2018234154A1 (de) Optoelektronisches halbleiterbauelement
DE112019005876B4 (de) Lichtemittierendes bauelement und verfahren zur herstellung eines lichtemittierenden bauelements
DE112014001423T5 (de) Halbleiterstrukturen mit InGaN umfassenden Aktivbereichen, Verfahren zum Bilden derartiger Halbleiterstrukturen und aus derartigen Halbleiterstrukturen gebildete Licht emittierende Vorrichtungen
DE102009059887A1 (de) Optoelektronischer Halbleiterchip
EP3327796B1 (de) Optoelektronisches bauelement und verfahren zur herstellung eines optoelektronischen bauelements
DE112014000439B4 (de) Optoelektronischer Halbleiterchip und Verfahren zum Herstellen eines optoelektronischen Halbleiterchips
DE102014105999A1 (de) Optoelektronischer Halbleiterchip und Verfahren zur Herstellung eines optoelektronischen Halbleiterchips
WO2018172205A1 (de) Optoelektronischer halbleiterchip und verfahren zu dessen herstellung
WO2020038743A1 (de) Optoelektronisches halbleiterbauelement mit einer halbleiterkontaktschicht und verfahren zur herstellung des optoelektronischen halbleiterbauelements
WO2019175168A1 (de) Multipixelchip und verfahren zur herstellung eines multipixelchips
WO2020127435A1 (de) Optoelektronisches halbleiterbauelement und dessen herstellungsverfahren
DE102019100799A1 (de) Optoelektronisches halbleiterbauelement mit einem schichtstapel mit anisotroper leitfähigkeit und verfahren zur herstellung des optoelektronischen halbleiterbauelements
DE102018123931A1 (de) Optoelektronisches Halbleiterbauelement mit Saphirträger und Verfahren zur Herstellung des optoelektronischen Halbleiterbauelements
WO2022184414A1 (de) Optoelektronisches halbleiterbauelement und verfahren zur herstellung zumindest eines optoelektronischen halbleiterbauelements
WO2022074246A1 (de) Optoelektronische vorrichtung mit einer kontaktschicht und einer darüber angeordneten aufrauschicht sowie herstellungsverfahren

Legal Events

Date Code Title Description
121 Ep: the epo has been informed by wipo that ep was designated in this application

Ref document number: 13770908

Country of ref document: EP

Kind code of ref document: A1

WWE Wipo information: entry into national phase

Ref document number: 14433379

Country of ref document: US

ENP Entry into the national phase

Ref document number: 2015534972

Country of ref document: JP

Kind code of ref document: A

NENP Non-entry into the national phase

Ref country code: DE

122 Ep: pct application non-entry in european phase

Ref document number: 13770908

Country of ref document: EP

Kind code of ref document: A1