WO2011087003A1 - ３次元実装方法および装置 - Google Patents

３次元実装方法および装置 Download PDF

Info

Publication number
WO2011087003A1
WO2011087003A1 PCT/JP2011/050304 JP2011050304W WO2011087003A1 WO 2011087003 A1 WO2011087003 A1 WO 2011087003A1 JP 2011050304 W JP2011050304 W JP 2011050304W WO 2011087003 A1 WO2011087003 A1 WO 2011087003A1
Authority
WO
WIPO (PCT)
Prior art keywords
upper layer
alignment
sequentially
recognized
objects
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Ceased
Application number
PCT/JP2011/050304
Other languages
English (en)
French (fr)
Inventor
寺田勝美
大林拓治
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toray Engineering Co Ltd
Original Assignee
Toray Engineering Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toray Engineering Co Ltd filed Critical Toray Engineering Co Ltd
Priority to KR1020127015218A priority Critical patent/KR101802173B1/ko
Priority to JP2011549979A priority patent/JP5984394B2/ja
Publication of WO2011087003A1 publication Critical patent/WO2011087003A1/ja
Anticipated expiration legal-status Critical
Ceased legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/071—Connecting or disconnecting
    • H10W72/0711—Apparatus therefor
    • H10W72/07141—Means for applying energy, e.g. ovens or lasers
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W90/00—Package configurations
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W90/00—Package configurations
    • H10W90/701—Package configurations characterised by the relative positions of pads or connectors relative to package parts
    • H10W90/721—Package configurations characterised by the relative positions of pads or connectors relative to package parts of bump connectors
    • H10W90/724—Package configurations characterised by the relative positions of pads or connectors relative to package parts of bump connectors between a chip and a stacked insulating package substrate, interposer or RDL
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/01—Manufacture or treatment
    • H10W72/0198—Manufacture or treatment batch processes
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/071—Connecting or disconnecting
    • H10W72/0711—Apparatus therefor
    • H10W72/07173—Means for moving chips, wafers or other parts, e.g. conveyor belts
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/071—Connecting or disconnecting
    • H10W72/0711—Apparatus therefor
    • H10W72/07178—Means for aligning
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/071—Connecting or disconnecting
    • H10W72/072—Connecting or disconnecting of bump connectors
    • H10W72/07221—Aligning
    • H10W72/07223—Active alignment, e.g. using optical alignment using marks or sensors
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W90/00—Package configurations
    • H10W90/701—Package configurations characterised by the relative positions of pads or connectors relative to package parts
    • H10W90/721—Package configurations characterised by the relative positions of pads or connectors relative to package parts of bump connectors
    • H10W90/722—Package configurations characterised by the relative positions of pads or connectors relative to package parts of bump connectors between stacked chips

Definitions

  • the present invention relates to a three-dimensional mounting method and apparatus for sequentially stacking and bonding objects to be bonded such as semiconductor elements in the vertical direction.
  • a COC method Chip On Chip
  • COW method Chip On Wafer
  • a wafer there is a WOW method (Wafer On Wafer) in which wafers are sequentially stacked.
  • the upper layer bonded object is sequentially laminated and bonded in a state in which the position of the electrode of the upper bonded object is aligned with the position of the electrode (including the bump) of the lower bonded object.
  • the position of the lower object for example, the position of the electrode or the position of the alignment mark
  • the position of the upper layer object to be stacked on the lower layer object to be recognized is aligned with the position of the lower object to be recognized by the camera), and the position of the upper layer object to be stacked is recognized from above by the recognition means.
  • the upper layer bonded object sequentially laminated on the lowermost layer bonded object usually has one surface formed on the circuit surface and an electrode penetrating from the circuit surface to the back surface. After this circuit surface is the lower surface side, the electrodes are aligned with respect to the object to be bonded located below, and then laminated and bonded. The position of the bonded upper layer object is recognized from the back side opposite to the circuit surface, and the position of the upper layer object is further aligned and bonded based on the recognized position. Therefore, in the middle of stacking a plurality of upper layer bonded objects, the position of the stacked upper layer bonded objects must always be read and recognized from the back side.
  • the circuit surface side is usually clean, and it is in a state where the position of the electrode and the position of the alignment mark for alignment can be clearly recognized.
  • the mark shape or the like is usually not clearly imprinted or printed, and the mark is very small and is extremely difficult to read. Therefore, in the method of performing position recognition from the back side, recognition errors are likely to occur, and recognition errors such as alignment marks directly lead to deterioration in mounting accuracy. Further, in the case where mounting is performed based on the mark reference on the back surface of the upper layer bonded object, the mark errors are sequentially accumulated, so that the mounting shift with respect to the lowermost layer increases according to the number of layers.
  • the object of the present invention is to focus on the problems in the conventional position recognition as described above, and to reliably and easily align the upper layer objects to be sequentially stacked with high accuracy.
  • An object of the present invention is to provide a three-dimensional mounting method and apparatus capable of improving the mounting accuracy in a three-dimensional assembly state.
  • the three-dimensional mounting method according to the present invention is a state in which a plurality of upper layer bonded objects having through electrodes are placed on the lowermost layer bonded objects having electrodes and the positions of the electrodes are aligned.
  • the three-dimensional mounting method of sequentially stacking the position of alignment of the lowermost layer bonded object is recognized, and the electrodes sequentially position all upper layer bonded objects based on the recognized alignment position of the lowermost layer bonded object. It consists of the method characterized by sequentially laminating the upper layer objects to be joined at the predetermined positions while sequentially matching the predetermined positions to be connected.
  • the alignment position of the lowermost layer object is recognized, and all the upper layer objects sequentially stacked on the basis of the position of the lowermost layer object.
  • the alignment of the joint is performed sequentially. Therefore, no matter how many layers of the upper layer bonded object are stacked, the upper layer bonded object (the upper surface of the upper layer bonded object (the back surface opposite to the circuit surface) side) does not become a reference for alignment, There is no need to recognize the position on the hard-to-read surface.
  • the alignment position of the upper-layer object to be aligned only needs to be recognized on the lower surface side (circuit surface side) and can be recognized with high accuracy.
  • the first recognition means recognizes (recognizes from above) and stores the alignment position of the lowermost layer bonded object, and stores a plurality of upper layers.
  • the second recognition means sequentially recognizes the alignment position of the object to be bonded (recognized from below), and the upper layer object whose alignment position has been recognized is stored in the alignment of the lowermost layer object to be stored. Stacking may be performed sequentially while aligning with the predetermined position sequentially with reference to the use position.
  • the first recognizing unit and the second recognizing unit may be configured as a two-field recognizing unit having a visual field in the vertical direction, or may be configured as separate recognizing units.
  • the alignment position of each object to be bonded it is possible to recognize the position of the electrode and the outer position of the object to be bonded, but formed in a specific shape (for example, a cross shape, etc.) If the mark given for alignment is recognized, it can contribute to the improvement of recognition accuracy.
  • the alignment position of the lowermost layer bonded object is recognized by an alignment mark attached to the upper surface of the lowermost layer bonded object, and the alignment position of the plurality of upper layer bonded objects is determined for each upper layer bonded object. It can be recognized by an alignment mark attached to the lower surface of the object.
  • each upper layer bonded object since the height of each upper layer bonded object sequentially changes as the stacking progresses, the upper layer bonded object held by the head or the like is stacked on the lowermost layer bonded object or the lowermost layer bonded object.
  • the alignment position of the upper layer bonded object is preferably recognized by, for example, the second recognizing means when the upper layer bonded object is on the mounting position.
  • the position for alignment of the upper layer bonded object (for example, the position of the upper layer bonded object with respect to the head holding the upper layer bonded object) is recognized in the middle of conveying the upper layer bonded object to the mounting position, and the Implementation can also be performed based on the recognition position. In this case, it is possible to eliminate the advance / retreat operation of the recognition means for recognizing the alignment position of the upper-layer workpiece at the mounting position, so that the time required for a series of processes from conveyance to mounting can be reduced. is there.
  • an object to be bonded all forms and all kinds of objects to be bonded may be used as long as a plurality of upper layer bonded objects having through electrodes are three-dimensionally mounted on a lowermost layer bonded object having electrodes.
  • An object can be used, and typically, an object to be bonded is made of a chip or a wafer. In this case, any of the above-described COC method, COW method, and WOW method can be applied.
  • the present invention also provides a three-dimensional mounting apparatus. That is, the three-dimensional mounting apparatus according to the present invention is a three-dimensional mounting in which a plurality of upper layer objects having through electrodes are sequentially stacked on the lowermost object having electrodes.
  • first recognition means for recognizing an alignment position of the lowermost layer bonded object held on a stage, a head for holding the upper layer bonded object sequentially stacked, and the lowermost layer bonded object Is recognized by the first recognizing means
  • the second recognizing means for recognizing the alignment position of the upper layer object held by the head, and the first recognizing means.
  • the position of all the upper layer objects to be recognized by the second recognizing means with respect to the alignment position of the lowermost object to be bonded is sequentially adjusted to a predetermined position where the electrodes are sequentially connected, position A mounting control means for stacking the Align obtained upper joining target sequence consists of those characterized by having a.
  • the three-dimensional mounting apparatus includes a storage unit that stores the alignment position of the lowermost layer object recognized by the first recognition unit, and the mounting control unit sequentially uses the second recognition unit.
  • the upper layer object to be recognized is sequentially stacked with the position of the recognized upper layer object being sequentially aligned with the predetermined position with reference to the alignment position of the lowermost layer object stored in the storage means. it can.
  • the alignment position of the lowermost layer bonded object is recognized by an alignment mark attached to the upper surface of the lowermost layer bonded object
  • the alignment positions of the plurality of upper layer bonded objects are It can be configured to be recognized by an alignment mark attached to the lower surface of the object.
  • the mounting control means for each upper layer object to be sequentially stacked, the upper layer object to be mounted is changed so that the mounting height with respect to the position of the lowermost layer object in the stacking direction or the reference position corresponding thereto is changed. It is preferable to be configured to control the position in the stacking height direction.
  • the second recognizing means preferably comprises means for recognizing the upper layer bonded object when the head holding the upper layer bonded object is on the mounting position.
  • a typical object to be bonded can be a chip or a wafer.
  • the three-dimensional mounting method and apparatus since all upper layer objects are sequentially aligned and stacked based on the recognition position of the lowermost layer object, each upper layer that is difficult to read as in the prior art. It becomes unnecessary to read the upper surface of the object to be joined, and high-precision positioning can be easily performed, so that the mounting accuracy can be greatly improved and the reliability of high-precision three-dimensional mounting can be improved.
  • FIG. 1 shows a three-dimensional mounting apparatus according to an embodiment of the present invention.
  • the three-dimensional mounting apparatus 1 includes a plurality of upper-layer chips 5 as upper-layer objects to be bonded, each having a through-electrode 4, and electrodes 2, 4, on a lower-layer chip 3 as a lower-layer object having electrodes 2. It consists of what laminates
  • the three-dimensional mounting apparatus 1 recognizes the alignment position (for example, the position of the alignment mark) of the lowermost layer chip 3 held on the stage 6 (for example, held by suction).
  • First recognition means and second recognition means for recognizing the alignment position (for example, the position of the alignment mark) of the upper chip 5 held by the head 7 (for example, the pressure / heating head).
  • the first recognizing unit and the second recognizing unit are configured as a two-field camera 8 as a two-field recognizing unit having a field of view in two directions.
  • the two-field camera 8 is provided between the lowermost lower layer chip 3 and the upper upper layer chip 5, that is, with respect to the mounting position of the upper layer chip 5, so that it can advance and retreat as necessary.
  • the three-dimensional mounting apparatus 1 has moving means capable of controlling the relative position between the head 7 holding the upper layer chips 5 stacked sequentially and the stage 6 holding the lowermost layer chip 3.
  • the upper layer chip 5 is aligned with the lowermost layer chip 3 by the control of the moving means.
  • the position on the stage 6 side is controlled for this alignment, but the position on the head 7 side may be controlled, and the positions on both sides are controlled. You may comprise.
  • the three-dimensional mounting apparatus 1 penetrates through the positions of all the upper layer chips 5 recognized by the second recognition unit with reference to the alignment position of the lowermost layer chip 3 recognized by the first recognition unit.
  • a mounting control means 9 is provided for sequentially stacking the upper layer chip 5 aligned with the predetermined position on the lower layer while sequentially aligning with the predetermined position where the electrodes 4 are sequentially connected.
  • the three-dimensional mounting is performed as shown in FIG. 3, for example.
  • the alignment position (position of the alignment mark) of the lowermost chip 3 held on the stage 6 is recognized by the first recognition means (a camera having a field of view below the two-field camera 8), and the position. Information is stored in storage means in the mounting control means 9. Based on the alignment position information of the lowermost layer chip 3 stored in the storage means, the alignment of all the upper layer chips 5 that are sequentially stacked is sequentially performed.
  • the alignment position of the upper chip 5 (the position of the alignment mark) is recognized by the second recognition means (a camera having a field of view above the two-field camera 8), and this recognition position information is stored in the storage means.
  • the position of the upper layer chip 5 is controlled such that the positions of the electrodes 2 and 4 are matched with the alignment position information of the lowermost layer chip 3. Actually, since the position on the stage 6 side is controlled in this embodiment, the position control of the stage 6 is performed based on both position information.
  • the upper layer chip 5 that is the uppermost layer does not necessarily have to be the through electrode 4 similar to the intermediate layer.
  • the position recognition by the second recognition means (the camera having a field of view above the two-field camera 8) of the upper layer chip 5 is performed from the chip lower surface side at the mounting position.
  • second recognition means having a configuration different from the above (for example, a camera having a field of view only upward) while the upper layer chip 5 held by the head 7 is being transported to the mounting position. It is also possible to recognize the alignment position in 11) and align the position of the lowermost layer chip 3 at the mounting position with reference to the recognized position information. In this way, since the reading time of the upper layer chip 5 can be reduced, the time of the entire three-dimensional mounting process having a series of operations can be shortened.
  • the three-dimensional mounting method and apparatus according to the present invention can be applied to any three-dimensional mounting in which workpieces having electrodes are stacked in the vertical direction.

Landscapes

  • Wire Bonding (AREA)
  • Container, Conveyance, Adherence, Positioning, Of Wafer (AREA)
  • Supply And Installment Of Electrical Components (AREA)

Abstract

　電極を備えた最下層被接合物上に貫通電極を備えた複数の上層被接合物を電極同士の位置を合わせた状態で順次積層する３次元実装方法において、最下層被接合物のアライメント用位置を認識し、認識した最下層被接合物のアライメント用位置を基準にして全ての上層被接合物の位置を電極が順次接続されていく所定の位置に順次合わせつつ、所定の位置に合わせられた上層被接合物を順次積層することを特徴とする３次元実装方法、および３次元実装装置。本発明によれば、最下層被接合物の認識位置を基準に全ての上層被接合物が順次位置合わせされ積層されていくので、従来技術のように読み取りにくい各上層被接合物の上面を読み取る必要がなくなり、高精度の位置合わせを容易に行うことができるようになり、実装精度の大幅な向上と高精度３次元実装の確実性の向上が可能になる。

Description

３次元実装方法および装置
　本発明は、半導体素子等の被接合物を上下方向に順次積層して接合していく３次元実装方法および装置に関する。
　半導体素子の３次元実装方法として、チップの上にチップを順次積層していくＣＯＣ工法（Ｃｈｉｐ　Ｏｎ　Ｃｈｉｐ）、ウエハーの上にチップを順次積層していくＣＯＷ工法（Ｃｈｉｐ　Ｏｎ　Ｗａｆｅｒ）、　ウエハーの上にウエハーを順次積層していくＷＯＷ工法（Ｗａｆｅｒ　Ｏｎ　Ｗａｆｅｒ）等がある。いずれの３次元実装方法においても、下層の被接合物の電極（バンプを含む）の位置に対し上層の被接合物の電極の位置を合わせた状態で上層被接合物を順次積層、接合していく必要がある（例えば特許文献１）。
　このような３次元実装においては、従来、上層被接合物を順次積層するに際し、下層の被接合物の位置（例えば、その電極の位置やアライメントマークの位置）を上方から認識手段（例えば、ＣＣＤカメラ）で認識し、認識した下層の被接合物の位置を基準にその上に積層される上層被接合物の位置を合わせ、積層した上層被接合物の位置を上方から認識手段で認識し、認識した被接合物の位置を基準にその上に積層される上層被接合物の位置を合わせ、これらの動作を必要回数順次繰り返すことで、順次積層されていく上層被接合物の位置合わせを行っていた。
特開２００９－１１０９９５号公報
　ところが、上記のように順次積層された上層被接合物の位置を基準にその上に積層されていく被接合物の位置合わせを行う方法には、以下のような問題がある。
　すなわち、最下層の被接合物に対し順次積層されていく上層被接合物は、通常、一面が回路面に形成され、この回路面から裏面へと貫通する電極を有している。この回路面を下面側にして、その下方に位置している被接合物に対し電極同士の位置合わせを行った後、積層し接合していく。接合されたこの上層被接合物の位置を上記回路面とは反対側の裏面側から認識し、認識した位置を基準にさらに上層の被接合物の位置を合わせて、積層、接合していく。したがって、複数の上層被接合物を積層していく途中の段階では、積層された上層被接合物の位置を常に裏面側から読み取って認識しなければならない。
　しかし、このように順次積層されていく被接合物においては、通常、回路面側はきれいで、電極の位置や位置合わせ用のアライメントマークの位置を鮮明に認識することが可能な状態にあるが、裏面側は、通常、マーク形状等がきれいに刻印あるいはプリントされていないことが多く、そのマークも微小であり、極めて読み取りにくい状態にある。したがって、裏面側から位置認識を行う方法では、認識誤差が発生しやすく、アライメントマーク等の認識誤差は、直接、実装精度の悪化につながることとなっている。また、上層被接合物の裏面のマーク基準で実装した場合では、マーク誤差は順次累積されている形となるので積層数に従い、最下層に対する実装ズレも大きくなってくる。
　そこで本発明の課題は、上記のような従来の位置認識における問題点に着目し、順次積層されていく上層被接合物を確実にかつ容易に高精度で位置合わせできるようにし、最終的な３次元組立状態での実装精度を向上可能な３次元実装方法および装置を提供することにある。
　上記課題を解決するために、本発明に係る３次元実装方法は、電極を備えた最下層被接合物上に貫通電極を備えた複数の上層被接合物を電極同士の位置を合わせた状態で順次積層する３次元実装方法において、前記最下層被接合物のアライメント用位置を認識し、認識した最下層被接合物のアライメント用位置を基準にして全ての上層被接合物の位置を電極が順次接続されていく所定の位置に順次合わせつつ、所定の位置に合わせられた上層被接合物を順次積層することを特徴とする方法からなる。
　このような本発明に係る３次元実装方法においては、まず、最下層被接合物のアライメント用位置が認識され、その最下層被接合物の位置を基準に、順次積層されていく全ての上層被接合物の位置合わせが順次行われる。したがって、上層被接合物が何層積層されても、上層被接合物が（上層被接合物の上面〔回路面とは反対側の裏面〕側が）位置合わせのための基準となることはなく、この読み取りにくい側の面に関して位置を認識する必要はない。位置合わせのための上層被接合物のアライメント用位置は、下面側（回路面側）の読み取りやすい面で、認識されればよく、高精度の認識が可能である。その結果、全ての上層被接合物が同一の最下層被接合物のアライメント用位置を基準にして位置合わせされ、かつ、それぞれの上層被接合物の位置合わせに際して各上層被接合物のアライメント用位置を読み取りやすい下面側（回路面側）で認識すればよいことになるので、位置合わせのための認識誤差の生じる余地が無くなり、実装誤差の発生が抑制されて、安定して極めて高精度の３次元実装が可能になる。
　上記本発明に係る３次元実装方法において、より具体的には、上記最下層被接合物のアライメント用位置を第１の認識手段で認識して（上方から認識して）記憶し、複数の上層被接合物のアライメント用位置を第２の認識手段で順次認識して（下方から認識して）、アライメント用位置が認識された上層被接合物を、記憶されている最下層被接合物のアライメント用位置を基準にして順次上記所定の位置に合わせつつ順次積層するようにすることができる。第１の認識手段と第２の認識手段は、上下方向に視野を有する２視野の認識手段に構成してもよく、別々の認識手段に構成してもよい。
　また、各被接合物のアライメント用位置の認識については、電極の位置や被接合物の外形位置を認識することも可能であるが、特定の形状（例えば、十字形状など）に形成された、アライメント用に付されたマークを認識するようにすれば、認識精度の向上に寄与できる。例えば、上記最下層被接合物のアライメント用位置を、該最下層被接合物の上面に付されたアライメント用マークにより認識し、上記複数の上層被接合物のアライメント用位置を、各上層被接合物の下面に付されたアライメント用マークにより認識するようにすることができる。
　また、各上層被接合物の高さは、積層が進むにつれて順次変化していくので、ヘッド等に保持された上層被接合物を最下層被接合物上にまたは最下層被接合物に積層された上層被接合物上に積層する際の加圧等のための基準高さについては、積層の進行に伴って順次変更することが好ましい。すなわち、順次積層されていく上層被接合物毎に、積層方向における上記最下層被接合物の位置またはそれに相当する基準位置に対する実装高さを制御できるようにしておくことが好ましい。
　また、上層被接合物のアライメント用位置の認識は、上層被接合物が実装位置上にあるときに上層被接合物を例えば上記第２の認識手段で認識することが好ましい。実装位置上で認識して、その認識にしたがって続いて実装することにより、実装誤差の入り込む余地が殆ど無くなり、実装精度の向上に寄与できる。ただし、例えば、上層被接合物を実装位置に搬送する途中で上層被接合物のアライメント用位置（例えば、上層被接合物を保持しているヘッドに対する上層被接合物の位置）を認識し、その認識位置に基づいて実装を行うようにすることもできる。この場合には、実装位置において上層被接合物のアライメント用位置の認識のための認識手段の進退動作を不要化可能であるので、搬送から実装までの一連の工程に要する時間の短縮が可能である。
　本発明において、被接合物としては、電極を備えた最下層被接合物上に貫通電極を備えた複数の上層被接合物を３次元実装するものであれば、あらゆる形態、あらゆる種類の被接合物を使用可能であり、代表的には、被接合物がチップまたはウエハーからなる場合である。この場合、前述のＣＯＣ工法、ＣＯＷ工法、ＷＯＷ工法のいずれも適用できる。
　本発明は、３次元実装装置についても提供する。すなわち、本発明に係る３次元実装装置は、電極を備えた最下層被接合物上に貫通電極を備えた複数の上層被接合物を電極同士の位置を合わせた状態で順次積層する３次元実装装置において、ステージ上に保持された前記最下層被接合物のアライメント用位置を認識する第１の認識手段と、前記順次積層されていく上層被接合物を保持するヘッドと前記最下層被接合物を保持した前記ステージとの相対位置を制御可能な移動手段と、前記ヘッドに保持された上層被接合物のアライメント用位置を認識する第２の認識手段と、前記第１の認識手段で認識された最下層被接合物のアライメント用位置を基準にして前記第２の認識手段で認識される全ての上層被接合物の位置を電極が順次接続されていく所定の位置に順次合わせつつ、所定の位置に合わせられた上層被接合物を順次積層する実装制御手段と、を有することを特徴とするものからなる。
　この３次元実装装置においては、上記第１の認識手段で認識された最下層被接合物のアライメント用位置を記憶する記憶手段を有し、上記実装制御手段は、上記第２の認識手段で順次認識される上層被接合物の位置をこの記憶手段に記憶されている最下層被接合物のアライメント用位置を基準にして順次前記所定の位置に合わせつつ上層被接合物を順次積層するように構成できる。
　また、上記最下層被接合物のアライメント用位置が、該最下層被接合物の上面に付されたアライメント用マークにより認識され、上記複数の上層被接合物のアライメント用位置が、各上層被接合物の下面に付されたアライメント用マークにより認識されるように構成できる。
　また、上記実装制御手段としては、順次積層されていく上層被接合物毎に、積層方向における前記最下層被接合物の位置またはそれに相当する基準位置に対する実装高さを変えるように上層被接合物の積層高さ方向の位置を制御するように構成されていることが好ましい。
　また、上記第２の認識手段は、上層被接合物を保持するヘッドが実装位置上にあるときに上層被接合物を認識する手段からなることが好ましい。
　このような３次元実装装置においても、代表的な被接合物としてがチップまたはウエハーを挙げることができる。
　本発明に係る３次元実装方法および装置によれば、最下層被接合物の認識位置を基準に全ての上層被接合物が順次位置合わせされ積層されていくので、従来のように読み取りにくい各上層被接合物の上面を読み取る必要がなくなり、高精度の位置合わせを容易に行うことができるようになり、実装精度の大幅な向上と高精度３次元実装の確実性の向上が可能になる。
本発明の一実施態様に係る３次元実装装置の概略構成図である。 図１の３次元実装装置における２視野の認識手段による最下層、上層被接合物のアライメント用位置認識の状態を示す斜視図である。 本発明における上層被接合物を順次積層していく状態を示す概略構成図である。 上層被接合物の別の認識方法の例を示す概略構成図である。
　以下に、本発明の望ましい実施の形態について、図面を参照しながら説明する。
　図１は、本発明の一実施態様に係る３次元実装装置を示している。３次元実装装置１は、電極２を備えた最下層被接合物としての最下層チップ３上に、貫通電極４を備えた複数の上層被接合物としての上層チップ５を複数、電極２、４同士の位置を合わせた状態で順次積層するものからなる。３次元実装装置１は、図２にも示すように、ステージ６上に保持された（例えば、吸着保持された）最下層チップ３のアライメント用位置（例えば、アライメント用マークの位置）を認識する第１の認識手段と、ヘッド７（例えば、加圧・加熱ヘッド）に保持された上層チップ５のアライメント用位置（例えば、アライメント用マークの位置）を認識する第２の認識手段とを有しており、本実施態様では、第１の認識手段と第２の認識手段が上下２方向に視野を有する２視野認識手段としての２視野カメラ８として構成されている。２視野カメラ８は、下方の最下層チップ３と上方の上層チップ５との間に、つまり、上層チップ５の実装位置に対し、必要に応じて進退できるように設けられている。
　３次元実装装置１は、上記順次積層されていく上層チップ５を保持する上記ヘッド７と上記最下層チップ３を保持した上記ステージ６との相対位置を制御可能な移動手段を有しており、該移動手段の制御により、最下層チップ３に対して上層チップ５が位置合わせされる。本実施態様では、この位置合わせのために、ステージ６側の位置が制御されるようになっているが、ヘッド７側の位置が制御されるように構成してもよく、両側の位置が制御されるように構成してもよい。
　そして、３次元実装装置１は、上記第１の認識手段で認識された最下層チップ３のアライメント用位置を基準にして上記第２の認識手段で認識される全ての上層チップ５の位置を貫通電極４が順次接続されていく所定の位置に順次合わせつつ、所定の位置に合わせられた上層チップ５をその下層に順次積層していく実装制御手段９を有している。
　３次元実装は、例えば図３に示すように行われる。
　まず、ステージ６上に保持されている最下層チップ３のアライメント用位置（アライメント用マークの位置）が第１の認識手段（２視野カメラ８の下方に視野を有するカメラ）で認識され、その位置情報が実装制御手段９内の記憶手段に記憶される。この記憶手段に記憶された最下層チップ３のアライメント用位置情報を基準に、順次積層されていく全ての上層チップ５の位置合わせが順次行われる。上層チップ５のアライメント用位置（アライメント用マークの位置）は、第２の認識手段（２視野カメラ８の上方に視野を有するカメラ）で認識され、この認識位置情報が上記記憶手段に記憶された最下層チップ３のアライメント用位置情報と突き合わされ、電極２、４同士の位置が合うように、上層チップ５の位置が制御される。実際には、本実施態様ではステージ６側の位置が制御されるので、両位置情報に基づいて、ステージ６の位置制御が行われる。
　全ての上層チップ５の位置が同様に位置合わせされるので、たとえ上層チップ５が何層積層される場合にあっても、全ての上層チップ５が、同一の最下層チップ３のアライメント用位置を基準に位置合わせされることになる。したがって、従来のように、順次積層されていく各上層チップ５の各上面側からの読み取り位置情報（つまり、きれいでないので読み取りにくい位置の情報）が位置合わせのために用いられることは必要なくなる。各上層チップ５の位置情報としては、読み取りやすい下面側を第２の認識手段で読み取った位置情報が用いられるので、上記位置合わせの際の誤差の発生が抑制され、位置合わせ精度、ひいてはヘッド７を下降させて行う実装の精度が大幅に向上されるとともに、所望の３次元実装を行うための確実性が大幅に向上し、実装工程の安定性、信頼性向上にも寄与できる。
　なお、最上層となる上層チップ５については、必ずしも途中層と同様の貫通電極４である必要はない。
　また、上記実施態様においては、上層チップ５の第２の認識手段（２視野カメラ８の上方に視野を有するカメラ）による位置認識を実装位置にてチップ下面側から行うようにしたが、例えば図４に示すように、ヘッド７に保持された上層チップ５が実装位置へと搬送されてくる途中で、上記とは別の構成を有する第２の認識手段（例えば、上方にのみ視野を有するカメラ１１）でアライメント用位置を認識し、その認識位置情報を用いて実装位置で最下層チップ３のアライメント用位置を基準に位置合わせすることも可能である。このようにすれば、上層チップ５の読み取り時間を低減可能であるので、一連の動作を有する３次元実装工程全体の時間短縮が可能となる。
　本発明に係る３次元実装方法および装置は、電極を備えた被接合物を上下方向に積層していくあらゆる３次元実装に適用可能である。
１　３次元実装装置
２　電極
３　最下層被接合物としての最下層チップ
４　貫通電極
５　上層被接合物としての上層チップ
６　ステージ
７　ヘッド
８　第１の認識手段と第２の認識手段を備えた２視野認識手段としての２視野カメラ
９　実装制御手段
１１　第２の認識手段としてのカメラ

Claims (12)

  1. 　電極を備えた最下層被接合物上に貫通電極を備えた複数の上層被接合物を電極同士の位置を合わせた状態で順次積層する３次元実装方法において、前記最下層被接合物のアライメント用位置を認識し、認識した最下層被接合物のアライメント用位置を基準にして全ての上層被接合物の位置を電極が順次接続されていく所定の位置に順次合わせつつ、所定の位置に合わせられた上層被接合物を順次積層することを特徴とする３次元実装方法。
  2. 　前記最下層被接合物のアライメント用位置を第１の認識手段で認識して記憶し、複数の上層被接合物のアライメント用位置を第２の認識手段で順次認識して、アライメント用位置が認識された上層被接合物を、記憶されている最下層被接合物のアライメント用位置を基準にして順次前記所定の位置に合わせつつ順次積層する、請求項１に記載の３次元実装方法。
  3. 　前記最下層被接合物のアライメント用位置を、該最下層被接合物の上面に付されたアライメント用マークにより認識し、前記複数の上層被接合物のアライメント用位置を、各上層被接合物の下面に付されたアライメント用マークにより認識する、請求項１または２に記載の３次元実装方法。
  4. 　順次積層されていく上層被接合物毎に、積層方向における前記最下層被接合物の位置またはそれに相当する基準位置に対する実装高さを制御する、請求項１～３のいずれかに記載の３次元実装方法。
  5. 　上層被接合物が実装位置上にあるときに上層被接合物を第２の認識手段で認識する、請求項２～４のいずれかに記載の３次元実装方法。
  6. 　前記被接合物がチップまたはウエハーからなる、請求項１～５のいずれかに記載の３次元実装方法。
  7. 　電極を備えた最下層被接合物上に貫通電極を備えた複数の上層被接合物を電極同士の位置を合わせた状態で順次積層する３次元実装装置において、ステージ上に保持された前記最下層被接合物のアライメント用位置を認識する第１の認識手段と、前記順次積層されていく上層被接合物を保持するヘッドと前記最下層被接合物を保持した前記ステージとの相対位置を制御可能な移動手段と、前記ヘッドに保持された上層被接合物のアライメント用位置を認識する第２の認識手段と、前記第１の認識手段で認識された最下層被接合物のアライメント用位置を基準にして前記第２の認識手段で認識される全ての上層被接合物の位置を電極が順次接続されていく所定の位置に順次合わせつつ、所定の位置に合わせられた上層被接合物を順次積層する実装制御手段と、を有することを特徴とする３次元実装装置。
  8. 　前記第１の認識手段で認識された最下層被接合物のアライメント用位置を記憶する記憶手段を有し、前記実装制御手段は、前記第２の認識手段で順次認識される上層被接合物の位置を前記記憶手段に記憶されている最下層被接合物のアライメント用位置を基準にして順次前記所定の位置に合わせつつ上層被接合物を順次積層する、請求項７に記載の３次元実装装置。
  9. 　前記最下層被接合物のアライメント用位置が、該最下層被接合物の上面に付されたアライメント用マークにより認識され、前記複数の上層被接合物のアライメント用位置が、各上層被接合物の下面に付されたアライメント用マークにより認識される、請求項７または８に記載の３次元実装装置。
  10. 　前記実装制御手段は、順次積層されていく上層被接合物毎に、積層方向における前記最下層被接合物の位置またはそれに相当する基準位置に対する実装高さを変えるように上層被接合物の積層高さ方向の位置を制御する、請求項７～９のいずれかに記載の３次元実装装置。
  11. 　前記第２の認識手段は、上層被接合物を保持するヘッドが実装位置上にあるときに上層被接合物を認識する、請求項７～１０のいずれかに記載の３次元実装装置。
  12. 　前記被接合物がチップまたはウエハーからなる、請求項７～１１のいずれかに記載の３次元実装装置。
PCT/JP2011/050304 2010-01-15 2011-01-12 ３次元実装方法および装置 Ceased WO2011087003A1 (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
KR1020127015218A KR101802173B1 (ko) 2010-01-15 2011-01-12 3차원 실장방법 및 장치
JP2011549979A JP5984394B2 (ja) 2010-01-15 2011-01-12 ３次元実装方法および装置

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2010006897 2010-01-15
JP2010-006897 2010-01-15

Publications (1)

Publication Number Publication Date
WO2011087003A1 true WO2011087003A1 (ja) 2011-07-21

Family

ID=44304277

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/JP2011/050304 Ceased WO2011087003A1 (ja) 2010-01-15 2011-01-12 ３次元実装方法および装置

Country Status (4)

Country Link
JP (1) JP5984394B2 (ja)
KR (1) KR101802173B1 (ja)
TW (1) TWI506717B (ja)
WO (1) WO2011087003A1 (ja)

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2013187292A1 (ja) * 2012-06-11 2013-12-19 株式会社新川 ボンディング装置および半導体装置の製造方法
JP2014187220A (ja) * 2013-03-25 2014-10-02 Toshiba Corp 半導体装置の製造方法
WO2015079991A1 (ja) * 2013-11-27 2015-06-04 東レエンジニアリング株式会社 ３次元実装方法および３次元実装装置
CN110383446A (zh) * 2017-03-16 2019-10-25 Ev 集团 E·索尔纳有限责任公司 用于接合至少三个衬底的方法
JP2020136389A (ja) * 2019-02-15 2020-08-31 日本放送協会 積層型半導体集積回路およびその製造方法

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2014187185A (ja) * 2013-03-22 2014-10-02 Renesas Electronics Corp 半導体装置の製造方法

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2004273525A (ja) * 2003-03-05 2004-09-30 Seiko Epson Corp 半導体装置の製造方法、半導体装置、及び電子機器
JP2005183580A (ja) * 2003-12-18 2005-07-07 Seiko Epson Corp 半導体装置の製造方法、半導体装置、回路基板、電子機器
JP2007194491A (ja) * 2006-01-20 2007-08-02 Renesas Technology Corp 半導体装置、インタポーザチップ、および半導体装置の製造方法

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8367471B2 (en) * 2007-06-15 2013-02-05 Micron Technology, Inc. Semiconductor assemblies, stacked semiconductor devices, and methods of manufacturing semiconductor assemblies and stacked semiconductor devices

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2004273525A (ja) * 2003-03-05 2004-09-30 Seiko Epson Corp 半導体装置の製造方法、半導体装置、及び電子機器
JP2005183580A (ja) * 2003-12-18 2005-07-07 Seiko Epson Corp 半導体装置の製造方法、半導体装置、回路基板、電子機器
JP2007194491A (ja) * 2006-01-20 2007-08-02 Renesas Technology Corp 半導体装置、インタポーザチップ、および半導体装置の製造方法

Cited By (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9385104B2 (en) 2012-06-11 2016-07-05 Shinkawa Ltd. Bonding apparatus
JP2014017471A (ja) * 2012-06-11 2014-01-30 Shinkawa Ltd ボンディング装置およびボンディング方法
KR20140117543A (ko) * 2012-06-11 2014-10-07 가부시키가이샤 신가와 본딩 장치 및 반도체 장치의 제조 방법
WO2013187292A1 (ja) * 2012-06-11 2013-12-19 株式会社新川 ボンディング装置および半導体装置の製造方法
KR101630249B1 (ko) 2012-06-11 2016-06-14 가부시키가이샤 신가와 본딩 장치 및 반도체 장치의 제조 방법
JP2014187220A (ja) * 2013-03-25 2014-10-02 Toshiba Corp 半導体装置の製造方法
JPWO2015079991A1 (ja) * 2013-11-27 2017-03-16 東レエンジニアリング株式会社 ３次元実装方法および３次元実装装置
KR20160090842A (ko) 2013-11-27 2016-08-01 토레이 엔지니어링 컴퍼니, 리미티드 3차원 실장 방법 및 3차원 실장 장치
WO2015079991A1 (ja) * 2013-11-27 2015-06-04 東レエンジニアリング株式会社 ３次元実装方法および３次元実装装置
US9673166B2 (en) 2013-11-27 2017-06-06 Toray Engineering Co., Ltd. Three-dimensional mounting method and three-dimensional mounting device
CN110383446A (zh) * 2017-03-16 2019-10-25 Ev 集团 E·索尔纳有限责任公司 用于接合至少三个衬底的方法
JP2020511784A (ja) * 2017-03-16 2020-04-16 エーファウ・グループ・エー・タルナー・ゲーエムベーハー 少なくとも３枚の基板を接合するための方法
JP7177781B2 (ja) 2017-03-16 2022-11-24 エーファウ・グループ・エー・タルナー・ゲーエムベーハー 少なくとも３枚の基板を接合するための方法
CN110383446B (zh) * 2017-03-16 2024-07-16 Ev集团E·索尔纳有限责任公司 用于接合至少三个衬底的方法
JP2020136389A (ja) * 2019-02-15 2020-08-31 日本放送協会 積層型半導体集積回路およびその製造方法
JP7253402B2 (ja) 2019-02-15 2023-04-06 日本放送協会 積層型半導体集積回路およびその製造方法

Also Published As

Publication number Publication date
TWI506717B (zh) 2015-11-01
KR20120118458A (ko) 2012-10-26
KR101802173B1 (ko) 2017-11-28
TW201140739A (en) 2011-11-16
JPWO2011087003A1 (ja) 2013-05-20
JP5984394B2 (ja) 2016-09-06

Similar Documents

Publication Publication Date Title
JP5989313B2 (ja) ダイボンダ及びボンディング方法
JP6454283B2 (ja) ３次元実装方法および３次元実装装置
JP5984394B2 (ja) ３次元実装方法および装置
CN104335337B (zh) 接合装置及半导体装置的制造方法
JP5344145B2 (ja) ボンディング装置における電子部品と基板の位置合わせ方法
JP4618859B2 (ja) 積層ウエハーのアライメント方法
CN109314065B (zh) 安装装置和安装方法
JP2024045175A5 (ja)
JP7045891B2 (ja) 半導体製造方法、半導体製造装置及び半導体装置
CN113985773B (zh) 一种基片叠层的控制系统、方法、电子设备及存储介质
JP6008419B2 (ja) 部品積層精度測定治具セット及びその使用方法並びに部品実装機の部品積層精度測定装置及び３次元実装基板の生産方法
JP2006100656A (ja) ウェハ積層時の重ね合わせ方法
JP4262171B2 (ja) 半導体チップの実装装置及び実装方法
JP2010192817A (ja) ピックアップ方法及びピックアップ装置
TW201711085A (zh) 半導體裝置之製造方法及安裝裝置
JP5702114B2 (ja) チップの積層装置及び積層方法
JP2009260008A (ja) 半導体装置製造装置および半導体装置の製造方法
JP4861690B2 (ja) チップの実装装置
CN101226887A (zh) 晶片切割方法
US20250219012A1 (en) Chip bonding apparatus for semiconductor packaging and semiconductor packaging method using the same
CN104066310B (zh) 层叠封装体的制造系统及制造方法
JP5656609B2 (ja) 治具プレートを使用した半導体デバイスチップの積層方法
CN102376680A (zh) 堆叠式半导体封装及其堆叠方法
JP6596653B2 (ja) 部品実装装置および部品実装方法ならびに部品実装システム
JP2009164407A (ja) 樹脂封止装置および樹脂封止方法

Legal Events

Date Code Title Description
WWE Wipo information: entry into national phase

Ref document number: 2011549979

Country of ref document: JP

ENP Entry into the national phase

Ref document number: 20127015218

Country of ref document: KR

Kind code of ref document: A

NENP Non-entry into the national phase

Ref country code: DE

122 Ep: pct application non-entry in european phase

Ref document number: 11732873

Country of ref document: EP

Kind code of ref document: A1