JP2020136389A - 積層型半導体集積回路およびその製造方法 - Google Patents

Abstract

【課題】３層以上に積層された半導体回路の集積度を向上できる技術を提供する。【解決手段】積層型半導体集積回路１は、支持基板上の所定領域外において、１層目集積回路２０１と、１層目集積回路２０１の上に積層された２層目集積回路２０２と、の位置を合わせるアライメントマークから成る第１アライメントマークセット３６１と、支持基板上の所定領域外において、２層目集積回路２０２と、２層目集積回路２０２の上に積層された３層目集積回路２０３と、の位置を合わせるアライメントマークから成る第２アライメントマークセット３６２と、所定領域外において、第２アライメントマークセット３６２の下に配置された遮光層３５２と、を備え、第２アライメントマークセット３６２は、第１アライメントマークセット３６１に対して板厚方向の同軸上に配置されている。【選択図】図１

Description

本発明は、積層型半導体集積回路およびその製造方法に関する。

半導体集積回路を高集積化するために、別個に製造した複数の集積回路を積層してなる、積層型半導体集積回路が実用化されている。例えば、受光部と信号処理回路を積層した積層型イメージセンサがある。積層型半導体集積回路の製造方法は、上下の集積回路の位置を合わせて接合した後、上下の回路を接続するシリコン貫通電極を形成する方法や、あらかじめ表面に接続用の電極を形成した集積回路の位置を合わせて接合する方法（ハイブリッドボンディングやバンプ接合）など、多様な製造方法が実用化されている。例えば特許文献１には、２つの半導体基板がバンプ接合された固体撮像素子が記載されている。この固体撮像素子の製造工程では、十字形状のアライメントマークに照射したレーザ光の反射光を検出するなどして、露光マスクの位置決めなどを行っている。

また、積層型半導体集積回路においては、いっそうの高集積化のために、３層以上の多層積層が有効である。一般に、Ｎ層の積層を行うためには、集積回路の位置を合わせて接合する工程が、（Ｎ−１）回必要になる。回路の位置合わせに必要となるアライメントマークの例を図５に示す。本例では、図５（ａ）は１層目のアライメントマーク１０１を示し、図５（ｂ）は２層目のアライメントマークを示す。図５（ｄ）は図５（ａ）のＤ−Ｄ線断面矢視図であり、図５（ｅ）は図５（ｂ）のＥ−Ｅ線断面矢視図である。

１層目の回路基板には、支持基板１０３の上の絶縁層１０４の中に、配線と同様の金属材料からなるアライメントマーク１０１が形成されている。アライメントマーク１０１は、平面視において４個の正方形から成り、これら４個の正方形は全体としてより大きな正方形の４角に配置される。２層目の回路基板には、支持基板１０３の上（図５（ｅ）においては下）の絶縁層１０４の中に、配線と同様の金属材料からなるアライメントマーク１０２が形成されている。アライメントマーク１０２は、平面視において十字形状である。

また、アライメントマーク１０１，１０２が形成された絶縁層１０４同士を対向させて、図５（ｃ）に示すように、１層目のアライメントマーク１０１と２層目のアライメントマーク１０２とが平面的に重なるように調整して回路基板同士が接合される。なお、平面的に重なるとは、平面視においてアライメントマーク１０２が、アライメントマーク１０１を構成する４個の正方形が配置されていない隙間領域に配置されることである。ここで、図５（ｆ）は図５（ｃ）のＦ−Ｆ線断面矢視図であり、太い破線は接合面を示している。なお、アライメントマーク１０１，１０２は、集積回路の配線を利用して形成されることが多いが、視認できれば、絶縁層や支持基板に凹凸をつけることで形成してもよい。

アライメント手法の一例について図６（ａ）〜図６（ｃ）を参照して説明する。ここでは、図６（ａ）に示すように右向きにＸ軸、上向きにＺ軸、ＸＺ平面に垂直な奥行き方向にＹ軸を有する座標系を想定する。例えば図６（ａ）に示す状態では、カメラ１１１に光軸が一致したカメラ１１２が、上に配置された可動ステージ１０８に固定された基板１０６の左側領域に形成されたアライメントマーク１０２Ｌを撮影する。また、カメラ１１４に光軸が一致したカメラ１１３が、下に配置された可動ステージ１０７に固定された基板１０５の右側領域に形成されたアライメントマーク１０１Ｒを撮影する。また、例えば図６（ｂ）に示す状態では、カメラ１１１が、下に配置された可動ステージ１０７に固定された基板１０５の左側領域に形成されたアライメントマーク１０１Ｌを撮影する。また、カメラ１１４が、上に配置された可動ステージ１０８に固定された基板１０６の右側領域に形成されたアライメントマーク１０２Ｒを撮影する。なお、各カメラは可視光カメラである。

こうして光軸の一致したカメラ２セット（計４台）を用いて、上下に配置された可動ステージ１０７，１０８をＸＹ方向に移動しながら調整を行い、Ｘ方向の移動のみで全てのアライメントマークがカメラの視野の中心に来るようにする。すなわち、アライメントマーク１０１Ｌとアライメントマーク１０２Ｌとが対向し、アライメントマーク１０１Ｒとアライメントマーク１０２Ｒとが対向するようにする。例えばアライメントマーク１０２Ｌ（または１０２Ｒ）は十字形状で、アライメントマーク１０１Ｌ（または１０１Ｒ）を構成する４個の正方形が配置されていない隙間領域に一致するように配置される。ここで、カメラセットごとに、カメラと可動ステージの相対位置は分かっているので、上下に配置された可動ステージ１０７，１０８を所望の距離だけＸ方向に移動することで、２つの基板１０５，１０６の位置を合わせることができる。その後、図６（ｃ）に示すように、上に配置された可動ステージ１０８をＺ方向に下降させ、２つの基板１０５，１０６を接合する。

特開２０１４−１５７８８５号公報

積層型半導体集積回路において、積層数を３層に増やすためには、図７（ａ）に示すように、２層目の集積回路の支持基板１０３を除去し、その後に、２層目の集積回路と３層目の集積回路とを接合する。ただし、２層目の集積回路の上に３層目の集積回路を接合する際に、１層目と２層目の接合に使用したアライメントマークを使うことができない。これは、上下のアライメントマークが重なることで、視認性が非常に悪くなるからである。したがって、図７（ｂ）に示すように、１層目と２層目の接合用のアライメントマーク１２１とは別の場所に、２層目と３層目の接合用のアライメントマーク１２２を形成しておく必要がある。４層目以降の接合も同様であり、例えばＮ層の接合を行うためには、（Ｎ−１）セットのアライメントマークを別々の場所に形成しておく必要がある。このことは、積層型半導体集積回路にとって、高集積化の妨げになる。

具体的に、図８（ａ）に示すイメージセンサ１３１Ａのように、１層目の信号処理回路（図示省略）の上に、２層目として受光部を備えるシリコンウェハ１３２Ａを積層して積層型イメージセンサを製造する場合を想定する。イメージセンサ１３１Ａの場合、１μｍ程度の画素１３３が多数配置される画素エリア１３４の外側に、数十μｍ〜数百μｍのサイズを有したアライメントマーク１３５が配置される。また、通常、イメージセンサの場合、シリコンウェハ１３２Ａの四辺に多数の電極パッド１３６を形成し、電極パッド１３６にワイヤ１３７を接合して配線を図示しない筐体側に引き出しているのが現状である。

一方、図８（ｂ）に示すイメージセンサ１３１Ｂは、信号処理回路（図示省略）を２層にして合計３層の集積回路を備えている。一般的に、アライメントマークの視認性を良くするために、アライメントマークの直下には配線や回路を形成できない。したがって、従来の積層型半導体集積回路の製造方法では、３層目として受光部を備えるシリコンウェハ１３２Ｂには、アライメントマーク１３５とは別の場所にアライメントマーク１３５Ｂを形成しておく必要がある。このため、従来の製造方法では、積層数を増すにしたがって、シリコンウェハの限られた面積の中においてアライメントマークに占有される面積が増える。このことは、シリコンウェハにおいて、回路レイアウトに使えない無効なエリアが増加することを意味する。その結果、従来の製造方法では、集積度の向上に支障をきたすことになる。また、電極パッド１３６のためのエリアが不足したり、増加したアライメントマークがワイヤボンディングの邪魔になったりする、という製造上の懸念もある。さらに、アライメントマーク自体のサイズを小さくすると、カメラによる位置合わせの精度が悪くなるので、マークサイズの縮小にも限界がある。

本発明は、以上のような問題点に鑑みてなされたものであり、３層以上に積層された半導体回路の集積度を向上させた積層型半導体集積回路を提供することを課題とする。

前記課題を解決するために、本発明に係る積層型半導体集積回路は、支持基板上の所定領域に半導体素子および配線が形成されると共に前記所定領域外にアライメントマークが形成された３以上の所定枚数の集積回路を板厚方向に接合して成る積層型半導体集積回路であって、前記支持基板上の所定領域外において、１層目集積回路と、前記１層目集積回路の上に積層された２層目集積回路と、の位置を合わせるアライメントマークから成る第１アライメントマークセットと、前記所定領域外において、前記２層目集積回路と、前記２層目集積回路の上に積層された３層目集積回路と、の位置を合わせるアライメントマークから成る第２アライメントマークセットと、前記所定領域外において、前記第２アライメントマークセットの下に配置された遮光層と、を備え、前記第２アライメントマークセットは、前記第１アライメントマークセットに対して板厚方向の同軸上に配置されている。

また、本発明に係る積層型半導体集積回路の製造方法は、支持基板上の所定領域に半導体素子および配線が形成されると共に前記支持基板上の所定領域外にアライメントマークが形成された３以上の所定枚数の集積回路を板厚方向に接合して成る積層型半導体集積回路の製造方法であって、支持基板上に半導体素子が形成された複数の集積回路を準備する準備工程と、１層目集積回路の上に配置される２層目集積回路において前記アライメントマークを形成する領域の下に遮光層を形成する遮光層形成工程と、前記１層目集積回路と、前記２層目集積回路の上に配置される３層目集積回路と、に対して前記アライメントマークをそれぞれ形成すると共に、前記２層目集積回路の前記遮光層の上に前記アライメントマークを形成する接合前アライメントマーク形成工程と、前記１層目集積回路に形成されたアライメントマークと、前記２層目集積回路の遮光層上に形成されたアライメントマークと、を対向させて光学的に位置合わせする第１アライメントマークセットとして用いて、前記１層目集積回路と前記２層目集積回路とを接合する第１接合工程と、前記１層目集積回路に接合された２層目集積回路から前記支持基板を除去する除去工程と、前記第１アライメントマークセットに対して板厚方向の同軸上であって、前記支持基板が除去された２層目集積回路の前記遮光層上にアライメントマークを形成する接合後アライメントマーク形成工程と、前記接合後アライメントマーク形成工程で形成されたアライメントマークと、前記３層目集積回路に形成されたアライメントマークと、を対向させて光学的に位置合わせする第２アライメントマークセットとして用いて、前記２層目集積回路と前記３層目集積回路とを接合する第２接合工程と、を含む。

本発明は、以下に示す優れた効果を奏するものである。
積層型半導体集積回路によれば、アライメントマークセットが同軸上に配置されたことにより、積層数が増えてもアライメントマークの占有面積が増えることがない。そのため、積層型半導体集積回路は、３層以上に積層された半導体回路の集積度を向上させることができる。
また、積層型半導体集積回路の製造方法によれば、３層以上に積層された半導体回路の集積度を向上させた積層型半導体集積回路を提供することができる。

本発明の実施形態に係る積層型集積回路装置を模式的に示す断面図である。 集積回路の積層前に形成されるアライメントマークの説明図であって、（ａ）〜（ｃ）は1層目集積回路、（ｄ）〜（ｆ）は２層目集積回路を模式的に示している。 図１の積層型集積回路装置の製造工程を模式的に示す断面図であり、（ａ）は２層目の接合工程、（ｂ）は薄膜化工程を模式的に示している。 図１の積層型集積回路装置の製造工程を模式的に示す断面図であり、（ａ）は積層後のアライメントマークの形成工程、（ｂ）は３層目集積回路のアライメントマークを模式的に示している。 （ａ）〜（ｆ）は、従来のアライメントマークを模式的に示す説明図である。 （ａ）〜（ｃ）は、従来の基板接合手法を模式的に示す説明図である。 従来の３層基板接合手法を模式的に示す断面図であり、（ａ）は支持基板の除去工程、（ｂ）は３層目の接合工程を示している。 従来のイメージセンサを模式的に示す平面図であり、（ａ）は２つの集積回路を積層したタイプ、（ｂ）は３つの集積回路を積層したタイプを示している。

［積層型半導体集積回路の構成］
まず、積層型半導体集積回路の構成について図１を参照して説明する。
積層型半導体集積回路１は、所定領域に半導体素子および配線が形成されると共に所定領域外にアライメントマークが形成された３以上の所定枚数の集積回路を板厚方向に接合して成るものである。積層型半導体集積回路１は、１層目集積回路２０１と、１層目集積回路２０１の上に積層された２層目集積回路２０２と、２層目集積回路２０２の上に積層された３層目集積回路２０３と、を備えている。

この積層型半導体集積回路１は、第１アライメントマークセット３６１と、第２アライメントマークセット３６２と、第２アライメントマークセット３６２の下に配置された遮光層３５２と、を備え、第２アライメントマークセット３６２は、第１アライメントマークセット３６１に対して板厚方向の同軸上に配置されている。

第１アライメントマークセット３６１は、１層目集積回路２０１と２層目集積回路２０２との位置を合わせるアライメントマーク３６１Ａ、３６１Ｂから成る。
アライメントマーク３６１Ａは、図５（ｃ）に示す十字形状のアライメントマーク１０２と同様に構成されている。アライメントマーク３６１Ｂは、図５（ｃ）に示す４個の正方形からなるアライメントマーク１０１と同様に構成されている。アライメントマーク３６１Ａ、３６１Ｂは対向して配置されている。
アライメントマーク３６１Ｂは、第１アライメントマークセット３６１において下側に配置され、かつ、１層目集積回路２０１の上面に埋め込まれているので、下側１層目アライメントマークともいう。
アライメントマーク３６１Ａは、第１アライメントマークセット３６１において上側に配置され、かつ、２層目集積回路２０２の下面に埋め込まれているので、上側２層目アライメントマークともいう。

第２アライメントマークセット３６２は、２層目集積回路２０２と３層目集積回路２０３との位置を合わせるアライメントマーク３６２Ａ、３６２Ｂから成る。
アライメントマーク３６２Ａは、図５（ｃ）に示す十字形状のアライメントマーク１０２と同様に構成されている。アライメントマーク３６２Ｂは、図５（ｃ）に示す４個の正方形からなるアライメントマーク１０１と同様に構成されている。アライメントマーク３６２Ａ、３６２Ｂは対向して配置されている。
アライメントマーク３６２Ｂは、第２アライメントマークセット３６２において下側に配置され、かつ、２層目集積回路２０２の上面に埋め込まれているので、下側２層目アライメントマークともいう。
アライメントマーク３６２Ａは、第２アライメントマークセット３６２において上側に配置され、かつ、３層目集積回路２０３の下面に埋め込まれているので、上側３層目アライメントマークともいう。

１層目集積回路２０１は、第１基板３０１上に、半導体素子としてのトランジスタ３３１と、配線３４１と、遮光層３５１と、下側１層目アライメントマーク３６１Ｂと、埋め込み電極３７１Ｂと、絶縁層３８１と、を備えている。
２層目集積回路２０２は、埋め込み酸化膜３２２と、半導体素子としてのトランジスタ３３２と、配線３４２と、上側２層目アライメントマーク３６１Ａと、遮光層３５２と、下側２層目アライメントマーク３６２Ｂと、埋め込み電極３７１Ａと、埋め込み電極３７２Ｂと、絶縁層３８２と、を備えている。
３層目集積回路２０３は、第３基板３０３と、半導体素子としてのトランジスタ３３３と、配線３４３と、遮光層３５３と、上側３層目アライメントマーク３６２Ａと、埋め込み電極３７２Ａと、絶縁層３８３と、を備えている。

第１基板３０１は、ＳＯＩ（Silicon on insulator）基板からなり、支持基板３１１と、埋め込み酸化膜３２１と、を備えている。第３基板３０３も、ＳＯＩ基板からなり、支持基板３１３と、埋め込み酸化膜３２３と、を備えている。なお、２層目集積回路２０２の埋め込み酸化膜３２２は、製造過程において、ＳＯＩ基板からなる第２基板から支持基板が除去された部材である。

トランジスタ３３１は、完全空乏型ＳＯＩトランジスタであって、絶縁層３８１と埋め込み酸化膜３２１とに取り囲まれている。トランジスタ３３２は、完全空乏型ＳＯＩトランジスタであって、絶縁層３８２と埋め込み酸化膜３２２とに取り囲まれている。トランジスタ３３３は、完全空乏型ＳＯＩトランジスタであって、絶縁層３８３と埋め込み酸化膜３２３とに取り囲まれている。ここでは、トランジスタは、例えばＮチャネルＭＯＳトランジスタやＰチャネルＭＯＳトランジスタであるものとする。ただし、トランジスタ３３１等の構造は、本発明の効果を発揮できる構造である限り、問わない。

配線３４１〜３４３の材料としては、例えば、Ａｌ、Ｃｕ、Ａｕ、Ｗなどの金属を用いることができる。遮光層３５１〜３５３の材料としては、例えば、Ａｌ、Ｃｕ、Ａｕ、Ｗなどの金属を用いることができる。遮光層の材質は、配線と同じ材料であることが好ましい。一例として、配線および遮光層の材質はＡｌであるものとする。遮光層３５２は、第１アライメントマークセット３６１の外形よりも大きな外形状を有する。遮光層３５２の大きさは、第１アライメントマークセット３６１を平面視したとき、第１アライメントマークセット３６１のすべての領域が隠れる大きさであることが好ましい。

アライメントマーク３６１Ａ、３６１Ｂ、３６２Ａ，３６２Ｂの材料としては、例えばＣｕやＡｕなどの金属を用いることができる。アライメントマークの材質は、埋め込み電極の材質と同じであることが好ましい。一例として、アライメントマークおよび埋め込み電極の材質はＣｕであるものとする。アライメントマーク３６２Ｂの下面は、遮光層３５２に接合している。

埋め込み電極３７１は、埋め込み電極３７１Ａと埋め込み電極３７１Ｂとが接合されて成る電極である。埋め込み電極３７１は、集積回路２０１，２０２同士を接合して回路の配線３４１，３４２同士を電気的に接続する。埋め込み電極３７２は、埋め込み電極３７２Ａと埋め込み電極３７２Ｂとが接合されて成る電極である。埋め込み電極３７２は、集積回路２０２，２０３同士を接合して回路の配線３４２，３４３同士を電気的に接続する。埋め込み電極３７１，３７２の材料としては、接合に適した材料、例えばＣｕやＡｕなどの金属を用いることができる。絶縁層３８１，３８２，３８３の材料としては、例えばＳｉＯ_２やＡｌ₂Ｏ₃等の酸化膜や、Ｓｉ₃Ｎ₄やＭｇＦ₂等を用いることができる。

［積層型半導体集積回路の製造方法］
次に、積層型半導体集積回路１の製造方法について図２〜図４を参照（適宜、図１参照）して説明する。積層型半導体集積回路１の製造方法は、準備工程と、遮光層形成工程と、接合前アライメントマーク形成工程と、第１接合工程と、除去工程と、接合後アライメントマーク形成工程と、第２接合工程と、を含んでいる。

（準備工程）
準備工程は、支持基板上に半導体素子が形成された複数の集積回路を準備する工程である。この工程では、一般的な半導体集積回路プロセスにより、ＳＯＩ基板上にトランジスタや配線等からなる集積回路（１層目、２層目、３層目）を形成する。
１層目集積回路の一例として、図２（ａ）に、ＳＯＩ基板からなる第１基板３０１上にトランジスタ３３１や配線３４１が形成された回路基板を模式的に示している。また、１層目集積回路の上に配置される２層目集積回路の一例として、図２（ｄ）に、ＳＯＩ基板からなる第２基板３０２上にトランジスタ３３２や配線３４２が形成された回路基板を模式的に示している。なお、図２（ａ）および図２（ｄ）では、１層目と２層目の回路の断面を同じように描いているが、一般的にはこれらの回路レイアウトは異なる。また、２層目集積回路の上に配置される３層目集積回路も同様な構造なので、ここでは、図示していない。

（遮光層形成工程）
遮光層形成工程は、２層目集積回路においてアライメントマーク３６１Ａを形成する領域の下に遮光層３５２を形成する工程である。この工程では、平面視において、遮光層３５２の大きさが、１層目集積回路に形成されるアライメントマーク３６１Ｂよりも大きく、かつ、２層目集積回路に形成されるアライメントマーク３６１Ａよりも大きくなるように遮光層３５２を形成する。遮光層３５２は、２層目集積回路に配線３４２を形成する工程と同時に、配線３４２と同じ材料で形成されることが好ましい。合計して３層の集積回路を積層する場合、２層目集積回路には遮光層が必要であるが、２層目以外の他の集積回路においては、遮光層は必ずしも必要はない。ただし、遮光層は、各層の集積回路においてアライメントマークを埋め込むためのホールのエッチングストップとしての下地層となるので、各層に形成しておくことが望ましい。ここでは、１層目集積回路に配線３４１を形成する工程と同時に、配線３４１と同じ材料で遮光層３５１を形成することとした。

（接合前アライメントマーク形成工程）
接合前アライメントマーク形成工程は、図２（ｂ）および図２（ｃ）に示すように、１層目集積回路にアライメントマーク３６１Ｂを形成すると共に、図２（ｅ）および図２（ｆ）に示すように、２層目集積回路の遮光層３５２の上にアライメントマーク３６１Ａを形成する工程である。なお、この接合前アライメントマーク形成工程では、３層目集積回路にもアライメントマークを同様に形成するが、ここでは、図示していない。

例えば１層目集積回路に形成されるアライメントマーク３６１Ｂは、埋め込み電極３７１Ｂを形成する工程と同時に、埋め込み電極３７１Ｂと同じ材料で形成されることが好ましい。図２（ｃ）に示すように、絶縁層３８１には、埋め込み電極３７１Ｂが配線３４１に接続するように形成される。このとき、図２（ｂ）および図２（ｃ）に示すように、アライメントマーク３６１Ｂが同時に形成される。図２（ｂ）は、遮光層３５１とアライメントマーク３６１Ｂを平面視した図である。

また、２層目集積回路に形成されるアライメントマーク３６１Ａは、埋め込み電極３７１Ａを形成する工程と同時に、埋め込み電極３７１Ａと同じ材料で形成されることが好ましい。図２（ｆ）に示すように、絶縁層３８２には、埋め込み電極３７１Ａが配線３４２に接続するように形成される。このとき、図２（ｅ）および図２（ｆ）に示すように、アライメントマーク３６１Ａが同時に形成される。図２（ｅ）は、遮光層３５２とアライメントマーク３６１Ａを平面視した図である。

さらに、図４（ｂ）に示すように、３層目集積回路に形成されるアライメントマーク３６２Ａもまた、埋め込み電極３７２Ａを形成する工程と同時に、埋め込み電極３７２Ａと同じ材料で形成されることが好ましい。
各層の集積回路において、埋め込み電極およびアライメントマークは、ダマシン法で形成することが一般的である。また、埋め込み電極を形成した基板の表面は、後続の工程で接合が行えるよう、平坦化しておくことが好ましい。平坦化の方法としては、化学機械研磨（Chemical Mechanical Polishing：ＣＭＰ）等を用いることができる。

（第１接合工程）
第１接合工程は、第１アライメントマークセット３６１を用いて１層目集積回路と２層目集積回路とを接合する工程である。この工程では、図３（ａ）に示すように、１層目集積回路に形成されたアライメントマーク３６１Ｂと、２層目集積回路の遮光層３５２上に形成されたアライメントマーク３６１Ａとを対向させて光学的に位置合わせして、１層目集積回路と２層目集積回路を直接接合する。このとき、アライメントマークの材質（例えばＣｕ）と遮光層の材質（例えばＡｌ）とが異なるので、色や反射率の差により、アライメントマークは容易に視認できる。また、本実施形態では、絶縁層３８１と絶縁層３８２との接合と、埋め込み電極３７１Ｂと埋め込み電極３７１Ａとの接合と、を同時に実行するハイブリッドボンディングの手法で接合を行っている。

（除去工程）
除去工程は、図３（ｂ）に示すように、１層目集積回路に接合された２層目集積回路から支持基板３１２を除去するする工程である。支持基板３１２を除去する方法としては、一般的な除去方法、すなわち、研削や研磨による手法を用いることができる。

（接合後アライメントマーク形成工程）
接合後アライメントマーク形成工程は、図４（ａ）に示すように、第１アライメントマークセット３６１に対して板厚方向の同軸上であって、遮光層３５２上にアライメントマーク３６２Ｂを形成する工程である。アライメントマーク３６２Ｂは、埋め込み電極３７２Ｂを形成する工程と同時に、埋め込み電極３７２Ｂと同じ材料で形成されることが好ましい。このときのアライメントマークの形成方法は、接合前アライメントマーク形成工程と同様なので、これ以上の説明を省略する。

（第２接合工程）
第２接合工程は、第２アライメントマークセット３６２を用いて２層目集積回路と３層目集積回路とを接合する工程である。ここで用いる３層目集積回路は、別途、図４（ｂ）に示すように、３層目の基板に対して、絶縁層３８３中に、埋め込み電極３７２Ａおよびアライメントマーク３６２Ａを形成しておいたものである。なお、ここでは、３層目集積回路に配線３４３を形成する工程と同時に、配線３４３と同じ材料で遮光層３５３を形成することとした。そして、第２接合工程では、図１に示すように、２層目集積回路に形成されたアライメントマーク３６２Ｂと、３層目集積回路に形成されたアライメントマーク３６２Ａとを対向させて光学的に位置合わせして、２層目集積回路と３層目集積回路を直接接合する。これにより、図１に示す３層の積層型半導体集積回路１を製造することができる。

本実施形態によれば、各アライメントマークセット３６１，３６２は全て同軸上に配置されているので、集積回路の積層数が増えてもアライメントマークの占有面積が増えることが無く、有効に回路の集積度を高めることができる。
また、第１アライメントマークセット３６１と第２アライメントマークセット３６２とが、遮光層３５２を挟んで配置されているため、多層積層の位置合わせをする際に、下層の第１アライメントマークセット３６１の存在により視認性が阻害されることがない。また、遮光層とアライメントマークの材質が異なるため、アライメントマークは容易に視認できる。

以上、本発明の実施形態に係る積層型半導体集積回路について説明したが、本発明の趣旨はこれらの記載に限定されるものではなく、特許請求の範囲の記載に基づいて広く解釈されなければならない。また、これらの記載に基づいて種々変更、改変などしたものも本発明の趣旨に含まれることはいうまでもない。
例えば、アライメントマークセットを同軸上に配置するとは、アライメントマークセットの中心点がすべて一致している場合を含むほか、アライメントマークの中心点を本発明の同様の効果が得られる範囲でずらして配置した場合も含んでいる。

また、配線と遮光層は、各集積回路につき１レイヤーの形態を図示して説明したが、マルチレイヤーの配線でも構わない。例えば、図４（ａ）には、１レイヤーの遮光層３５２に対して、アライメントマーク３６１Ａと、アライメントマーク３６２Ｂとの両方が接している。ただし、マルチレイヤー配線とする場合には、それぞれのアライメントマークについて遮光層を別々に形成してもよい。具体的には、マルチレイヤー配線が２層の配線である場合、２層目集積回路は、面内方向の配線３４２の代わりに、面内方向の配線として、例えば１層目側の配線と２層目側の配線を備える。この場合、これに対応するように、２層目集積回路は、遮光層３５２として、例えば１層目側の遮光層と２層目側の遮光層とを備える。そして、１層目側の遮光層がアライメントマーク３６１Ａだけに接し、２層目側の遮光層がアライメントマーク３６２Ｂだけに接することとなる。

また、図１には、３層の積層型半導体集積回路１を図示したが、４層以上の積層型半導体集積回路としてもよい。
一例として、所定枚数をＮ、４以上Ｎ以下の整数をｋ（４≦ｋ≦Ｎ）としたとき、Ｎ層の積層型半導体集積回路は、第（ｋ−１）アライメントマークセットと、第（ｋ−１）アライメントマークセットの下に配置された遮光層と、をさらに備える。ここで、第（ｋ−１）アライメントマークセットは、（ｋ−１）層目集積回路と、ｋ層目集積回路と、の位置を合わせるアライメントマークから成る。そして、第（ｋ−１）アライメントマークセットは、第（ｋ−２）アライメントマークセットに対して板厚方向の同軸上に配置されている。なお、整数ｋは、４から順次Ｎまでのすべての整数をとることとする。
また、第（ｋ−１）アライメントマークセットの下に配置された遮光層は、第（ｋ−２）アライメントマークセットの外形よりも大きな外形状を有する。
また、第（ｋ−１）アライメントマークセットは、（ｋ−１）層目集積回路の上面に埋め込まれた下側（ｋ−１）層目アライメントマークと、ｋ層目集積回路の下面に埋め込まれた上側第ｋ層目アライメントマークと、を備えることができる。

また、３層の積層型半導体集積回路１の製造方法と同様の工程を繰り返すことで、４層以上の積層型半導体集積回路を製造することができる。
一例として、所定枚数をＮ、４以上Ｎ以下の整数をｋ（４≦ｋ≦Ｎ）としたとき、Ｎ層の積層型半導体集積回路の製造法は、以下の工程を含むことができる。なお、整数ｋは、４から順次Ｎまでのすべての整数をとることとする。
遮光層形成工程では、（ｋ−１）層目集積回路においてアライメントマークを形成する領域の下層に必ず遮光層を形成する。
接合前アライメントマーク形成工程では、（ｋ−１）層目集積回路の遮光層の上にアライメントマークを形成すると共に、Ｎ層目集積回路に対してアライメントマークを形成する。なお、第（ｋ−２）接合工程では、（ｋ−２）層目集積回路に形成されたアライメントマークと、（ｋ−１）層目集積回路の必須の遮光層上に形成されたアライメントマークと、を対向させて光学的に位置合わせする（ｋ−２）アライメントマークセットとして用いて、（ｋ−２）層目集積回路と（ｋ−１）層目集積回路とを接合する。
除去工程では、（ｋ−２）層目集積回路に接合された（ｋ−１）層目集積回路から支持基板を除去する。
接合後アライメントマーク形成工程では、（ｋ−２）アライメントマークセットに対して板厚方向の同軸上であって、支持基板が除去された（ｋ−１）層目集積回路の遮光層上にアライメントマークを形成する。
第（ｋ−１）接合工程では、直前に行われた接合後アライメントマーク形成工程で形成されたアライメントマークと、ｋ層目集積回路に形成されたアライメントマークと、を対向させて光学的に位置合わせする第（ｋ−１）アライメントマークセットとして用いて、（ｋ−１）層目集積回路とｋ層目集積回路とを接合する。

１ 積層型半導体集積回路装置
２０１ １層目集積回路
２０２ ２層目集積回路
２０３ ３層目集積回路
３０１ 第１基板
３０２ 第２基板
３０３ 第３基板
３１１〜３１３ 支持基板
３２１〜３２３ 埋め込み酸化膜
３３１〜３３３ トランジスタ（半導体素子）
３４１〜３４３ 配線
３５１〜３５３ 遮光層
３６１ 第１アライメントマークセット
３６１Ａ アライメントマーク（上側２層目アライメントマーク）
３６１Ｂ アライメントマーク（下側１層目アライメントマーク）
３６２ 第２アライメントマークセット
３６２Ａ アライメントマーク（上側３層目アライメントマーク）
３６２Ｂ アライメントマーク（下側２層目アライメントマーク）
３７１、３７１Ａ、３７１Ｂ 埋め込み電極
３７２、３７２Ａ、３７２Ｂ 埋め込み電極
３８１〜３８３ 絶縁層

Claims (9)

1. 支持基板上の所定領域に半導体素子および配線が形成されると共に前記支持基板上の所定領域外にアライメントマークが形成された３以上の所定枚数の集積回路を板厚方向に接合して成る積層型半導体集積回路であって、
   前記所定領域外において、１層目集積回路と、前記１層目集積回路の上に積層された２層目集積回路と、の位置を合わせるアライメントマークから成る第１アライメントマークセットと、
   前記所定領域外において、前記２層目集積回路と、前記２層目集積回路の上に積層された３層目集積回路と、の位置を合わせるアライメントマークから成る第２アライメントマークセットと、
   前記所定領域外において、前記第２アライメントマークセットの下に配置された遮光層と、を備え、
   前記第２アライメントマークセットは、前記第１アライメントマークセットに対して板厚方向の同軸上に配置されている、積層型半導体集積回路。
2. 前記遮光層は、前記第１アライメントマークセットの外形よりも大きな外形状を有する、請求項１に記載の積層型半導体集積回路。
3. 前記第１アライメントマークセットは、
   前記１層目集積回路の上面に埋め込まれた下側１層目アライメントマークと、
   前記２層目集積回路の下面に前記下側１層目アライメントマークと対向するように埋め込まれた上側２層目アライメントマークと、を備え、
   前記第２アライメントマークセットは、
   前記２層目集積回路の上面に埋め込まれた下側２層目アライメントマークと、
   前記３層目集積回路の下面に前記下側２層目アライメントマークと対向するように埋め込まれた上側３層目アライメントマークと、を備え、
   前記下側２層目アライメントマークの下面は、前記遮光層に接合している、請求項１または請求項２に記載の積層型半導体集積回路。
4. 前記アライメントマークの材質は、前記集積回路同士を接合して前記配線同士を電気的に接続する埋め込み電極の材質と同じである、請求項１から請求項３のいずれか一項に記載の積層型半導体集積回路。
5. 前記遮光層の材質は、前記配線と同じ材料である、請求項１から請求項４のいずれか一項に記載の積層型半導体集積回路。
6. 支持基板上の所定領域に半導体素子および配線が形成されると共に前記支持基板上の所定領域外にアライメントマークが形成された３以上の所定枚数の集積回路を板厚方向に接合して成る積層型半導体集積回路の製造方法であって、
   支持基板上に半導体素子が形成された複数の集積回路を準備する準備工程と、
   １層目集積回路の上に配置される２層目集積回路において前記アライメントマークを形成する領域の下に遮光層を形成する遮光層形成工程と、
   前記１層目集積回路と、前記２層目集積回路の上に配置される３層目集積回路と、に対して前記アライメントマークをそれぞれ形成すると共に、前記２層目集積回路の前記遮光層の上に前記アライメントマークを形成する接合前アライメントマーク形成工程と、
   前記１層目集積回路に形成されたアライメントマークと、前記２層目集積回路の遮光層上に形成されたアライメントマークと、を対向させて光学的に位置合わせする第１アライメントマークセットとして用いて、前記１層目集積回路と前記２層目集積回路とを接合する第１接合工程と、
   前記１層目集積回路に接合された２層目集積回路から前記支持基板を除去する除去工程と、
   前記第１アライメントマークセットに対して板厚方向の同軸上であって、前記支持基板が除去された２層目集積回路の前記遮光層上にアライメントマークを形成する接合後アライメントマーク形成工程と、
   前記接合後アライメントマーク形成工程で形成されたアライメントマークと、前記３層目集積回路に形成されたアライメントマークと、を対向させて光学的に位置合わせする第２アライメントマークセットとして用いて、前記２層目集積回路と前記３層目集積回路とを接合する第２接合工程と、を含む、積層型半導体集積回路の製造方法。
7. 前記２層目集積回路に形成された遮光層は、前記第１アライメントマークセットの外形よりも大きな外形状を有する、請求項６に記載の積層型半導体集積回路の製造方法。
8. 前記アライメントマークが、前記集積回路同士を接合して前記配線同士を電気的に接続する埋め込み電極を形成する工程と同時に、前記埋め込み電極と同じ材料で形成される、請求項６または請求項７に記載の積層型半導体集積回路の製造方法。
9. 前記遮光層が、前記２層目集積回路に配線を形成する工程と同時に、前記配線と同じ材料で形成される、請求項６から請求項８のいずれか一項に記載の積層型半導体集積回路の製造方法。

Images