JP7177781B2 - 少なくとも3枚の基板を接合するための方法 - Google Patents
少なくとも3枚の基板を接合するための方法 Download PDFInfo
- Publication number
- JP7177781B2 JP7177781B2 JP2019547293A JP2019547293A JP7177781B2 JP 7177781 B2 JP7177781 B2 JP 7177781B2 JP 2019547293 A JP2019547293 A JP 2019547293A JP 2019547293 A JP2019547293 A JP 2019547293A JP 7177781 B2 JP7177781 B2 JP 7177781B2
- Authority
- JP
- Japan
- Prior art keywords
- substrate
- substrate holder
- substrates
- alignment marks
- holder
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Images
Classifications
-
- B—PERFORMING OPERATIONS; TRANSPORTING
- B81—MICROSTRUCTURAL TECHNOLOGY
- B81C—PROCESSES OR APPARATUS SPECIALLY ADAPTED FOR THE MANUFACTURE OR TREATMENT OF MICROSTRUCTURAL DEVICES OR SYSTEMS
- B81C1/00—Manufacture or treatment of devices or systems in or on a substrate
- B81C1/00349—Creating layers of material on a substrate
- B81C1/00357—Creating layers of material on a substrate involving bonding one or several substrates on a non-temporary support, e.g. another substrate
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
- H01L21/67005—Apparatus not specifically provided for elsewhere
- H01L21/67011—Apparatus for manufacture or treatment
- H01L21/67092—Apparatus for mechanical treatment
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/185—Joining of semiconductor bodies for junction formation
-
- G—PHYSICS
- G02—OPTICS
- G02B—OPTICAL ELEMENTS, SYSTEMS OR APPARATUS
- G02B3/00—Simple or compound lenses
- G02B3/0006—Arrays
- G02B3/0037—Arrays characterized by the distribution or form of lenses
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
- H01L21/68—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for positioning, orientation or alignment
- H01L21/681—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for positioning, orientation or alignment using optical controlling means
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/544—Marks applied to semiconductor devices or parts, e.g. registration marks, alignment structures, wafer maps
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/74—Apparatus for manufacturing arrangements for connecting or disconnecting semiconductor or solid-state bodies and for methods related thereto
- H01L2224/75—Apparatus for connecting with bump connectors or layer connectors
- H01L2224/757—Means for aligning
- H01L2224/75753—Means for optical alignment, e.g. sensors
Description
- 中間の基板を一番下側の基板に対してアライメントして、中間の基板を一番下側の基板に接合するステップと、
- その後、上側の基板をアライメントして、この上側の基板を中間の基板に接合するステップと
を有する、方法において、
上側の基板を一番下側の基板に対してアライメントすることを特徴とする、方法が提案されている。
- 一番下側の基板を下側の基板ホルダに配置して固定ことと、
- 一番下側の基板に設けられたアライメントマークを光学機器の視野内で検出することと、
- 中間の基板を上側の基板ホルダに配置して固定することと、
- 中間の基板に設けられたアライメントマークを光学機器によって検出することと、
- 中間の基板を一番下側の基板に対してアライメントすることと、
- 中間の基板を一番下側の基板に接合して、接合された基板を下側の基板ホルダに残しておくことと、
- 上側の基板を上側の基板ホルダに配置して固定することと、
- 上側の基板に設けられたアライメントマークを光学機器によって検出することと、
- 上側の基板を一番下側の基板に対してアライメントすることと、
- 上側の基板を中間の基板に接合して、基板スタックを製造することと
を含んでいる。
基板ホルダは複数の固定部を有している。これらの固定部は、基板を固持するために働く。固定部は、
1.機械的な固定部、特に
a.クランプ
2.真空固定部、特に
a.個々に制御可能な真空路を備えた真空固定部
b.互いに接続された真空路を備えた真空固定部
3.電気的な固定部、特に
a.静電的な固定部
4.磁気的な固定部
5.付着性の固定部、特に
a.ゲルパック固定部
b.付着性の、特に制御可能な表面を備えた固定部
であってもよい。
本発明による実施の形態では、アライメント設備は、1つの下側の基板ホルダと、1つの上側の基板ホルダと、それぞれ2つの光学機器を備えた2つの検出ユニットと、好ましくは1つの位置誤差補正装置(英語:position error correction, PEC)とから成っている。この位置誤差補正装置が試料ホルダの位置検出を実施する精度は、1μmよりも良く、好ましくは500nmよりも良く、より好適には100nmよりも良く、最も好適には50nmよりも良く、特に最も好適には10nmよりも良い。位置誤差補正装置は、両基板ホルダのうちの一方の基板ホルダ、特に下側の基板ホルダが、プロセス領域から完全に進出していて、後続のプロセスステップでプロセス領域内に再び移動させられなければならない場合に特に重要となる。位置誤差補正装置の使用は、アライメントマークを再度測定することなしに、基板ホルダの極めて正確な再度の位置決めを保証している。
以下、本明細書では、光学機器の方向に向けられている全ての表面を外面と呼ぶ。以下、本明細書では、接合インタフェースの方向に向けられている全ての表面を内面と呼ぶ。
本来のアライメント工程に先だって、本発明によれば、検出ユニットの較正が有利である。この較正の目的は、特にそれぞれ互いに対向する2つの検出機器の光軸の交点を較正基板のアライメントマーキングの中心に置くことにある。この較正は、検出ユニットの全ての光学機器に対して、好ましくは別個に行われる。較正によって、1つの検出ユニットの互いに対向する(上側および下側の)光学機器が、1つの共通の焦点領域、つまり、共通のまたは少なくとも大部分で重畳する被写界深度と、共通のまたは少なくとも大部分で重畳する視野とを有していることが確保される。したがって、以下、本明細書では、合焦とは、合焦すべき対象物、特にアライメントマークを可能な限り良好に結像するために、適正な被写界深度および/または視野が存在していることを常に意味している。
例示的な第1の本発明に係る方法では、一番下側の第1の基板の、外方に向けられたアライメントマークに対する複数の基板相互のアライメントが行われる。正確なプロセス順序は以下の通りである。
例示的な第2の本発明に係る方法では、一番下側の第1の基板の、内方に向けられたアライメントマークに対する複数の基板相互のアライメントが行われる。プロセス順序は以下の通りである。
1s,1s’ 縁部
2,2’ 固定部
3,3’ 切欠き
4o,4o’,4u,4,4’,4’’,4’’’ 基板
5ul,5ur,5ol,5or,5ul’,5ur’ アライメントマーク
6ul,6ur,6ol,6or 視野
7ul,7ur,7ol,7or 光学機器
8l,8r 検出ユニット
9,9’,9’’,9’’’ 基板スタック
10ul,10ol,10ur,10or 光軸
12,12’,12’’,12’’’ 光軸
13,13’,13’’,13’’’ 光学素子
t 被写界深度
Claims (18)
- 少なくとも3枚の基板(4o,4u,4,4’,4’’,4’’’,4o’)を接合して、基板スタック(9,9’,9’’)を製造するための方法であって、該基板スタック(9,9’,9’’)が、一番下側の基板(4u,4)と、中間の基板(4o,4’)と、上側の基板(4o’,4’’)とを少なくとも有しており、
前記中間の基板(4o,4’)を前記一番下側の基板(4u,4)に対してアライメントして、前記中間の基板(4o,4’)を前記一番下側の基板(4u,4)を向く基板表面(4os)において、前記一番下側の基板(4u,4)の前記中間の基板(4o,4’)を向く基板表面(4us)にフュージョン接合するステップと、
その後、前記上側の基板(4o’,4’’)をアライメントして、該上側の基板(4o’,4’’)を前記中間の基板(4o,4’)を向く基板表面において、前記中間の基板(4o,4)の前記上側の基板(4o’,4’’)を向く基板表面にフュージョン接合するステップと
を有する、方法において、
前記上側の基板(4o’,4’’)を前記一番下側の基板(4u,4)の下面に設けられたアライメントマーク(5ul,5ur,5ul’,5ur’)に対してアライメントすることを特徴とする、方法。 - 各基板(4o,4u,4,4’,4’’,4’’’,4o’)が、複数の光学的なレンズ(13,13’,13’’,13’’’)を有している、請求項1記載の方法。
- 後続の各基板(4’’’)を前記一番下側の基板(4u,4)に対してアライメントする、請求項1または2記載の方法。
- 上下に重なり合って配置された前記レンズ(13,13’,13’’,13’’’)の光軸(12,12’,12’’,12’’’)が、整合してアライメントされている、請求項2記載の方法。
- 少なくとも4枚の基板(4o,4u,4,4’,4’’,4’’’,4o’)を互いに接合する、請求項1から4までのいずれか1項記載の方法。
- 少なくとも5枚の基板(4o,4u,4,4’,4’’,4’’’,4o’)を互いに接合する、請求項1から4までのいずれか1項記載の方法。
- 少なくとも10枚の基板(4o,4u,4,4’,4’’,4’’’,4o’)を互いに接合する、請求項1から4までのいずれか1項記載の方法。
- 少なくとも15枚の基板(4o,4u,4,4’,4’’,4’’’,4o’)を互いに接合する、請求項1から4までのいずれか1項記載の方法。
- 前記一番下側の基板(4u,4)を下側の基板ホルダ(1u,1,1’)に配置して固定することと、
前記一番下側の基板(4u,4)に設けられたアライメントマーク(5ul,5ur,5ul’,5ur’)を光学機器(7ul,7ur,7ol,7or)の視野(6ul,6ur,6ol,6or)内で検出することと、
前記中間の基板(4o,4’)を上側の基板ホルダ(1o,1,1’)に配置して固定することと、
前記一番下側の基板(4u,4)に設けられたアライメントマーク(5ul,5ur,5ul’,5ur’)を前記光学機器(7ul,7ur,7ol,7or)によって検出することと、
前記中間の基板(4o,4’)を前記一番下側の基板(4u,4)に対してアライメントすることと、
前記中間の基板(4o,4’)を前記一番下側の基板(4u,4)に接合して、接合された前記基板(4o,4’,4u,4)を前記下側の基板ホルダ(1u,1,1’)に残しておくことと、
前記上側の基板(4o’,4’’)を前記上側の基板ホルダ(1o,1,1’)に配置して固定することと、
前記上側の基板に設けられたアライメントマークを前記光学機器(7ul,7ur,7ol,7or)によって検出することと、
前記上側の基板(4o’,4’’)を前記一番下側の基板(4u,4)に対してアライメントすることと、
前記上側の基板(4o’,4’’)を前記中間の基板(4o,4’)に接合して、前記基板スタック(9’)を製造することと
を含む、請求項1から8までのいずれか1項記載の方法。 - 前記アライメントマーク(5ul,5ur,5ul’,5ur’)の前記検出を、前記一番下側の基板(4u,4)の下方に配置された光学機器(7ul,7ur)によって、前記下側の基板ホルダ(1u,1,1’)に設けられた切欠き(3,3’)を通じて行う、請求項9記載の方法。
- 前記切欠き(3,3’)が、前記下側の基板ホルダ(1u,1,1’)に設けられた貫通した孔として形成されている、請求項10記載の方法。
- 前記切欠き(3,3’)が、前記下側の基板ホルダ(1u,1,1’)に設けられた長孔として形成されている、請求項10記載の方法。
- 前記下側の基板ホルダ(1u,1,1’)は、下側の前記光学機器(7ul,7ur)が前記切欠き(3,3’)の範囲内に配置されているように移動可能である、請求項10記載の方法。
- 前記下側の基板ホルダ(1u,1,1’)を、X方向およびY方向における偏差が最小であるように、Z位置決めユニットによってZ方向に精密に移動させる、請求項9から13までのいずれか1項記載の方法。
- Z方向への運動時のX方向および/またはY方向における前記下側の基板ホルダ(1u,1,1’)の偏差を後位置調整ユニットによって補正する、請求項9から14までのいずれか1項記載の方法。
- 光軸(10ul,10ur,10ol,10or)が前記基板(4o,4u,4,4’,4’’,4’’’,4o’)におけるアライメントマーク(51)において交差又は整合するように較正されて互いに上下に対向して設けられた複数の光学機器(7ul,7ol,7ur,7or)のうち、下側の光学機器(7ul,7ur)において前記一番下側の基板(4u,4)におけるアライメントマーク(5ul,5ur)を前記光軸(10ul,10ur)に対して心合わせし、上側の光学機器(7ol,7or)において前記上側の基板(4o’,4’’)におけるアライメントマーク(5ol,5or)を前記光軸(10ol,10or)に対して心合わせして、前記上側の基板(4o’,4’’)を前記一番下側の基板(4u,4)に対してアライメントする、請求項1から15までのいずれか1項記載の方法。
- 請求項1から16までのいずれか1項記載の方法に用いられる基板ホルダ(1u,1,1’)であって、光学機器(7ul,7ur)を収容するための切欠き(3,3’)と、基板(4u,4)を固定するための固定要素(2,2’)とを有している基板ホルダ(1u,1,1’)。
- 前記固定要素(2,2’)は、真空開口である、請求項17記載の基板ホルダ(1u,1,1’)。
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
PCT/EP2017/056301 WO2018166605A1 (de) | 2017-03-16 | 2017-03-16 | Verfahren zum bonden von mindestens drei substraten |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2020511784A JP2020511784A (ja) | 2020-04-16 |
JP7177781B2 true JP7177781B2 (ja) | 2022-11-24 |
Family
ID=58410270
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2019547293A Active JP7177781B2 (ja) | 2017-03-16 | 2017-03-16 | 少なくとも3枚の基板を接合するための方法 |
Country Status (8)
Country | Link |
---|---|
US (1) | US10954122B2 (ja) |
EP (1) | EP3596750B1 (ja) |
JP (1) | JP7177781B2 (ja) |
KR (1) | KR102396022B1 (ja) |
CN (1) | CN110383446A (ja) |
SG (1) | SG11201907047SA (ja) |
TW (1) | TWI703667B (ja) |
WO (1) | WO2018166605A1 (ja) |
Families Citing this family (8)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
DE102017105697A1 (de) * | 2017-03-16 | 2018-09-20 | Ev Group E. Thallner Gmbh | Verfahren und Vorrichtung zur Ausrichtung zweier optischer Teilsysteme |
JP7391733B2 (ja) * | 2020-03-17 | 2023-12-05 | キオクシア株式会社 | 半導体製造装置及び半導体装置の製造方法 |
US11362038B2 (en) * | 2020-05-28 | 2022-06-14 | Taiwan Semiconductor Manufacturing Company, Ltd. | Photolithography alignment process for bonded wafers |
DE102020126211A1 (de) | 2020-05-28 | 2021-12-02 | Taiwan Semiconductor Manufacturing Co. Ltd. | Photolithographie-Ausrichtungsprozess für gebondete Wafer |
JP2023533426A (ja) * | 2020-06-29 | 2023-08-03 | エーファウ・グループ・エー・タルナー・ゲーエムベーハー | 基板ホルダーならびに基板を固定および接合する方法 |
JP2023537456A (ja) * | 2020-06-30 | 2023-09-01 | エーファウ・グループ・エー・タルナー・ゲーエムベーハー | 基板をアライメントするための装置および方法 |
KR102560903B1 (ko) * | 2021-08-31 | 2023-07-31 | 인하대학교 산학협력단 | 레이저 광원을 이용한 웨이퍼 칩의 미세 정렬 방법 |
JP2023183276A (ja) * | 2022-06-15 | 2023-12-27 | キオクシア株式会社 | 接合装置、接合方法、及び半導体装置の製造方法 |
Citations (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2003085723A1 (en) | 2002-04-04 | 2003-10-16 | Toray Engineering Co., Ltd. | Alignment method and mounting method using the alignment method |
WO2011087003A1 (ja) | 2010-01-15 | 2011-07-21 | 東レエンジニアリング株式会社 | 3次元実装方法および装置 |
JP2014042055A (ja) | 2013-10-18 | 2014-03-06 | Nikon Corp | 基板重ね合わせ装置、基板保持装置および半導体装置の製造方法 |
JP2014160744A (ja) | 2013-02-19 | 2014-09-04 | Ulvac Japan Ltd | アラインメント装置、及びアラインメント方法 |
JP2014167472A (ja) | 2008-05-15 | 2014-09-11 | Nikon Corp | 基板重ね合わせ装置および位置検出装置 |
JP2017032797A (ja) | 2015-07-31 | 2017-02-09 | ソニーセミコンダクタソリューションズ株式会社 | 積層レンズ構造体およびその製造方法、並びに電子機器 |
Family Cites Families (19)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
AT405775B (de) | 1998-01-13 | 1999-11-25 | Thallner Erich | Verfahren und vorrichtung zum ausgerichteten zusammenführen von scheibenförmigen halbleitersubstraten |
KR20070046375A (ko) * | 2005-10-31 | 2007-05-03 | 주성엔지니어링(주) | 기판과 마스크 정렬 장치 및 정렬 방법 |
WO2011019881A1 (en) * | 2009-08-14 | 2011-02-17 | Budraa Nasser K | Systems and methods for bonding using microwave energy |
JP4831842B2 (ja) * | 2009-10-28 | 2011-12-07 | 三菱重工業株式会社 | 接合装置制御装置および多層接合方法 |
EP2632673B1 (de) | 2010-10-26 | 2014-06-18 | EV Group GmbH | Verfahren und vorrichtung zum herstellen eines linsenwafers |
EP2652780A1 (de) | 2010-12-14 | 2013-10-23 | Ev Group E. Thallner GmbH | Aufnahmeeinrichtung zur aufnahme und halterung eines wafers |
CN106887399B (zh) | 2010-12-20 | 2020-02-21 | Ev 集团 E·索尔纳有限责任公司 | 用于保持晶片的容纳装置 |
US8512491B2 (en) * | 2010-12-21 | 2013-08-20 | Tessera, Inc. | Dual wafer spin coating |
SG2014009369A (en) | 2011-08-12 | 2014-09-26 | Ev Group E Thallner Gmbh | Apparatus and method for bonding substrates |
SG2014013007A (en) | 2011-12-22 | 2014-06-27 | Ev Group E Thallner Gmbh | Flexible substrate mount, device and method for detaching a first substrate |
CN104335340B (zh) * | 2012-05-17 | 2017-11-03 | 赫普塔冈微光有限公司 | 晶片堆叠的组装 |
US9343348B2 (en) * | 2012-06-12 | 2016-05-17 | Erich Thallner | Substrate-product substrate combination and device and method for producing a substrate-product substrate combination |
JP6218934B2 (ja) | 2013-05-29 | 2017-10-25 | エーファウ・グループ・エー・タルナー・ゲーエムベーハー | 基板をボンディングする装置および方法 |
JP6258479B2 (ja) | 2013-06-17 | 2018-01-10 | エーファウ・グループ・エー・タルナー・ゲーエムベーハー | 複数の基板を位置合わせする装置及び方法 |
US9646860B2 (en) | 2013-08-09 | 2017-05-09 | Taiwan Semiconductor Manufacturing Company, Ltd. | Alignment systems and wafer bonding systems and methods |
CN105247670B (zh) | 2013-12-06 | 2018-06-12 | Ev 集团 E·索尔纳有限责任公司 | 用于对齐衬底的装置和方法 |
CN110707027B (zh) | 2014-02-03 | 2023-10-31 | Ev 集团 E·索尔纳有限责任公司 | 用于结合基体的方法及装置 |
KR20230052997A (ko) | 2016-03-22 | 2023-04-20 | 에베 그룹 에. 탈너 게엠베하 | 기판을 결합하기 위한 방법 및 장치 |
JP6851838B2 (ja) * | 2017-01-26 | 2021-03-31 | ソニーセミコンダクタソリューションズ株式会社 | 積層レンズ構造体、カメラモジュール、および、電子機器 |
-
2017
- 2017-03-16 KR KR1020197025460A patent/KR102396022B1/ko active IP Right Grant
- 2017-03-16 WO PCT/EP2017/056301 patent/WO2018166605A1/de active Search and Examination
- 2017-03-16 US US16/487,147 patent/US10954122B2/en active Active
- 2017-03-16 SG SG11201907047SA patent/SG11201907047SA/en unknown
- 2017-03-16 EP EP17713196.8A patent/EP3596750B1/de active Active
- 2017-03-16 CN CN201780087843.1A patent/CN110383446A/zh active Pending
- 2017-03-16 JP JP2019547293A patent/JP7177781B2/ja active Active
-
2018
- 2018-03-02 TW TW107106969A patent/TWI703667B/zh active
Patent Citations (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2003085723A1 (en) | 2002-04-04 | 2003-10-16 | Toray Engineering Co., Ltd. | Alignment method and mounting method using the alignment method |
JP2014167472A (ja) | 2008-05-15 | 2014-09-11 | Nikon Corp | 基板重ね合わせ装置および位置検出装置 |
WO2011087003A1 (ja) | 2010-01-15 | 2011-07-21 | 東レエンジニアリング株式会社 | 3次元実装方法および装置 |
JP2014160744A (ja) | 2013-02-19 | 2014-09-04 | Ulvac Japan Ltd | アラインメント装置、及びアラインメント方法 |
JP2014042055A (ja) | 2013-10-18 | 2014-03-06 | Nikon Corp | 基板重ね合わせ装置、基板保持装置および半導体装置の製造方法 |
JP2017032797A (ja) | 2015-07-31 | 2017-02-09 | ソニーセミコンダクタソリューションズ株式会社 | 積層レンズ構造体およびその製造方法、並びに電子機器 |
Also Published As
Publication number | Publication date |
---|---|
KR102396022B1 (ko) | 2022-05-09 |
KR20190126072A (ko) | 2019-11-08 |
EP3596750B1 (de) | 2024-01-17 |
WO2018166605A1 (de) | 2018-09-20 |
TWI703667B (zh) | 2020-09-01 |
SG11201907047SA (en) | 2019-08-27 |
EP3596750A1 (de) | 2020-01-22 |
JP2020511784A (ja) | 2020-04-16 |
US20200055729A1 (en) | 2020-02-20 |
CN110383446A (zh) | 2019-10-25 |
US10954122B2 (en) | 2021-03-23 |
TW201836051A (zh) | 2018-10-01 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP7177781B2 (ja) | 少なくとも3枚の基板を接合するための方法 | |
US8139219B2 (en) | Apparatus and method for semiconductor wafer alignment | |
US9851645B2 (en) | Device and method for aligning substrates | |
KR101484348B1 (ko) | 기판접합장치 및 기판접합방법 | |
US10410896B2 (en) | Apparatus and method for ascertaining orientation errors | |
TWI679722B (zh) | 對準二基板的方法 | |
US9662846B2 (en) | Method and device for producing a lens wafer | |
TWI726748B (zh) | 高精度鍵合頭定位方法及設備 | |
JP2014167472A (ja) | 基板重ね合わせ装置および位置検出装置 | |
JP5740153B2 (ja) | 位置検出装置、基板重ね合わせ装置、及び光軸合わせ方法 | |
US9817216B2 (en) | Method and device for producing a plurality of microlenses | |
US11480742B1 (en) | Micro device mass transfer tool | |
KR102180449B1 (ko) | 구성요소 스태킹 및/또는 픽-앤드-플레이스 공정을 위한 다수 미니어처 픽업 요소들 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20200302 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20210324 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20210329 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20210623 |
|
A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20211129 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20220224 |
|
C60 | Trial request (containing other claim documents, opposition documents) |
Free format text: JAPANESE INTERMEDIATE CODE: C60 Effective date: 20220224 |
|
A911 | Transfer to examiner for re-examination before appeal (zenchi) |
Free format text: JAPANESE INTERMEDIATE CODE: A911 Effective date: 20220307 |
|
C21 | Notice of transfer of a case for reconsideration by examiners before appeal proceedings |
Free format text: JAPANESE INTERMEDIATE CODE: C21 Effective date: 20220316 |
|
A912 | Re-examination (zenchi) completed and case transferred to appeal board |
Free format text: JAPANESE INTERMEDIATE CODE: A912 Effective date: 20220428 |
|
C211 | Notice of termination of reconsideration by examiners before appeal proceedings |
Free format text: JAPANESE INTERMEDIATE CODE: C211 Effective date: 20220509 |
|
C22 | Notice of designation (change) of administrative judge |
Free format text: JAPANESE INTERMEDIATE CODE: C22 Effective date: 20220816 |
|
C22 | Notice of designation (change) of administrative judge |
Free format text: JAPANESE INTERMEDIATE CODE: C22 Effective date: 20220906 |
|
C23 | Notice of termination of proceedings |
Free format text: JAPANESE INTERMEDIATE CODE: C23 Effective date: 20220927 |
|
C03 | Trial/appeal decision taken |
Free format text: JAPANESE INTERMEDIATE CODE: C03 Effective date: 20221026 |
|
C30A | Notification sent |
Free format text: JAPANESE INTERMEDIATE CODE: C3012 Effective date: 20221026 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20221111 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 7177781 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |