WO2008016019A1 - Semiconductor laser device and its manufacturing method - Google Patents

Semiconductor laser device and its manufacturing method Download PDF

Info

Publication number
WO2008016019A1
WO2008016019A1 PCT/JP2007/064921 JP2007064921W WO2008016019A1 WO 2008016019 A1 WO2008016019 A1 WO 2008016019A1 JP 2007064921 W JP2007064921 W JP 2007064921W WO 2008016019 A1 WO2008016019 A1 WO 2008016019A1
Authority
WO
WIPO (PCT)
Prior art keywords
optical waveguide
semiconductor laser
substrate
cleavage
forming
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Ceased
Application number
PCT/JP2007/064921
Other languages
English (en)
French (fr)
Inventor
Daijiro Inoue
Yasuyuki Bessho
Masayuki Hata
Yasuhiko Nomura
Seiichi Tokunaga
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sanyo Electric Co Ltd
Original Assignee
Sanyo Electric Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sanyo Electric Co Ltd filed Critical Sanyo Electric Co Ltd
Priority to CN200780001734XA priority Critical patent/CN101361238B/zh
Priority to US12/090,334 priority patent/US20090262771A1/en
Publication of WO2008016019A1 publication Critical patent/WO2008016019A1/ja
Anticipated expiration legal-status Critical
Ceased legal-status Critical Current

Links

Classifications

    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B82—NANOTECHNOLOGY
    • B82Y—SPECIFIC USES OR APPLICATIONS OF NANOSTRUCTURES; MEASUREMENT OR ANALYSIS OF NANOSTRUCTURES; MANUFACTURE OR TREATMENT OF NANOSTRUCTURES
    • B82Y20/00—Nanooptics, e.g. quantum optics or photonic crystals
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
    • H01S5/00—Semiconductor lasers
    • H01S5/04—Processes or apparatus for excitation, e.g. pumping, e.g. by electron beams
    • H01S5/042—Electrical excitation ; Circuits therefor
    • H01S5/0425—Electrodes, e.g. characterised by the structure
    • H01S5/04254—Electrodes, e.g. characterised by the structure characterised by the shape
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
    • H01S5/00—Semiconductor lasers
    • H01S5/20—Structure or shape of the semiconductor body to guide the optical wave ; Confining structures perpendicular to the optical axis, e.g. index or gain guiding, stripe geometry, broad area lasers, gain tailoring, transverse or lateral reflectors, special cladding structures, MQW barrier reflection layers
    • H01S5/22—Structure or shape of the semiconductor body to guide the optical wave ; Confining structures perpendicular to the optical axis, e.g. index or gain guiding, stripe geometry, broad area lasers, gain tailoring, transverse or lateral reflectors, special cladding structures, MQW barrier reflection layers having a ridge or stripe structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
    • H01S5/00—Semiconductor lasers
    • H01S5/30—Structure or shape of the active region; Materials used for the active region
    • H01S5/34—Structure or shape of the active region; Materials used for the active region comprising quantum well or superlattice structures, e.g. single quantum well [SQW] lasers, multiple quantum well [MQW] lasers or graded index separate confinement heterostructure [GRINSCH] lasers
    • H01S5/343—Structure or shape of the active region; Materials used for the active region comprising quantum well or superlattice structures, e.g. single quantum well [SQW] lasers, multiple quantum well [MQW] lasers or graded index separate confinement heterostructure [GRINSCH] lasers in AIIIBV compounds, e.g. AlGaAs-laser, InP-based laser
    • H01S5/34333—Structure or shape of the active region; Materials used for the active region comprising quantum well or superlattice structures, e.g. single quantum well [SQW] lasers, multiple quantum well [MQW] lasers or graded index separate confinement heterostructure [GRINSCH] lasers in AIIIBV compounds, e.g. AlGaAs-laser, InP-based laser with a well layer based on Ga(In)N or Ga(In)P, e.g. blue laser
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
    • H01S2304/00—Special growth methods for semiconductor lasers
    • H01S2304/04—MOCVD or MOVPE
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
    • H01S5/00—Semiconductor lasers
    • H01S5/02—Structural details or components not essential to laser action
    • H01S5/0201—Separation of the wafer into individual elements, e.g. by dicing, cleaving, etching or directly during growth
    • H01S5/0202—Cleaving
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
    • H01S5/00—Semiconductor lasers
    • H01S5/02—Structural details or components not essential to laser action
    • H01S5/0206—Substrates, e.g. growth, shape, material, removal or bonding
    • H01S5/0207—Substrates having a special shape
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
    • H01S5/00—Semiconductor lasers
    • H01S5/20—Structure or shape of the semiconductor body to guide the optical wave ; Confining structures perpendicular to the optical axis, e.g. index or gain guiding, stripe geometry, broad area lasers, gain tailoring, transverse or lateral reflectors, special cladding structures, MQW barrier reflection layers
    • H01S5/22—Structure or shape of the semiconductor body to guide the optical wave ; Confining structures perpendicular to the optical axis, e.g. index or gain guiding, stripe geometry, broad area lasers, gain tailoring, transverse or lateral reflectors, special cladding structures, MQW barrier reflection layers having a ridge or stripe structure
    • H01S5/2201—Structure or shape of the semiconductor body to guide the optical wave ; Confining structures perpendicular to the optical axis, e.g. index or gain guiding, stripe geometry, broad area lasers, gain tailoring, transverse or lateral reflectors, special cladding structures, MQW barrier reflection layers having a ridge or stripe structure in a specific crystallographic orientation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
    • H01S5/00—Semiconductor lasers
    • H01S5/20—Structure or shape of the semiconductor body to guide the optical wave ; Confining structures perpendicular to the optical axis, e.g. index or gain guiding, stripe geometry, broad area lasers, gain tailoring, transverse or lateral reflectors, special cladding structures, MQW barrier reflection layers
    • H01S5/22—Structure or shape of the semiconductor body to guide the optical wave ; Confining structures perpendicular to the optical axis, e.g. index or gain guiding, stripe geometry, broad area lasers, gain tailoring, transverse or lateral reflectors, special cladding structures, MQW barrier reflection layers having a ridge or stripe structure
    • H01S5/2205—Structure or shape of the semiconductor body to guide the optical wave ; Confining structures perpendicular to the optical axis, e.g. index or gain guiding, stripe geometry, broad area lasers, gain tailoring, transverse or lateral reflectors, special cladding structures, MQW barrier reflection layers having a ridge or stripe structure comprising special burying or current confinement layers
    • H01S5/2214—Structure or shape of the semiconductor body to guide the optical wave ; Confining structures perpendicular to the optical axis, e.g. index or gain guiding, stripe geometry, broad area lasers, gain tailoring, transverse or lateral reflectors, special cladding structures, MQW barrier reflection layers having a ridge or stripe structure comprising special burying or current confinement layers based on oxides or nitrides

Definitions

  • the present invention relates to a semiconductor laser device and a manufacturing method thereof, and more particularly to a semiconductor laser device including a semiconductor layer in which an optical waveguide is formed and a manufacturing method thereof.
  • a nitride-based semiconductor laser element including a semiconductor layer in which a stripe-shaped optical waveguide is formed is disclosed in Japanese Patent Laid-Open No. 2003-17791.
  • FIG. 25 is a perspective view showing the structure of a nitride-based semiconductor laser device including a semiconductor layer formed with a conventional stripe-shaped optical waveguide disclosed in Japanese Unexamined Patent Publication No. 2003-17791.
  • the ridge portion 102a is provided at the center in the width direction (G direction) of the nitride-based semiconductor laser element.
  • a p-side electrode 103 is provided on the semiconductor layer 102.
  • An n-side electrode 104 that is in ohmic contact with the GaN-based substrate 101 is provided on the back surface of the GaN-based substrate 101. Further, two mirror end faces 105 and 106 made of a cleavage plane are formed so as to be orthogonal to the ridge portion 102a. The two mirror end faces 105 and 106 constitute a resonator.
  • the GaN-based substrate 101, the semiconductor layer 102, and the p-side electrode 103 are formed with a groove portion 107 for introducing a cleavage.
  • This groove portion 107 is spaced apart from the ridge portion 102a on the left and right sides by the same distance in the G direction so as to sandwich the ridge portion 102a provided at the center portion between the two mirror end surfaces 105 and 106 formed of a cleavage plane. Thus, it is formed along a direction orthogonal to the ridge portion 102a. That is, the groove portion 107 is formed symmetrically with respect to the ridge portion 102a.
  • a metal wire 108 for supplying power to the p-side electrode 103 is wire-bonded to the p-side electrode 103.
  • the metal wire 108 is wire-bonded to the central portion of the p-side electrode 103. It is common. In particular, when the length of the width direction (G direction) is reduced due to the downsizing of the nitride-based semiconductor laser device, bonding is performed at the center to increase the tolerance (margin) for misalignment of wire bonding. It is necessary to align the positions.
  • the ridge portion 102a is formed at the center of the nitride-based semiconductor laser device.
  • the length of the nitride-based semiconductor laser element in the width direction (G direction) is reduced, when the metal wire 108 is bonded to the p-side electrode 103, the metal wire 108 is connected to the ridge provided at the center. Bonded directly above the portion 102a. For this reason, there is a problem that the ridge 102a (optical waveguide) is damaged when the metal wire 108 is bonded, and the laser characteristics may be deteriorated.
  • the present invention has been made to solve the above-described problems, and one object of the present invention is a semiconductor laser element capable of suppressing damage to an optical waveguide, and a semiconductor laser element thereof It is to provide a manufacturing method.
  • a semiconductor laser device includes a semiconductor layer made of a nitride semiconductor and a substrate made of a nitride semiconductor and an optical waveguide formed on the substrate and extending in a predetermined direction.
  • the optical waveguide is formed in a region nearing the one side from the center of the semiconductor layer, and is separated from the optical waveguide by a predetermined distance in a region opposite to the one side of the optical waveguide.
  • a first step is formed from the semiconductor layer side so as to extend in a direction intersecting with a predetermined direction in which the optical waveguide extends on an extension line of the end surface of the semiconductor layer.
  • the optical waveguide extending in a predetermined direction is formed in a region closer to one side from the central portion of the semiconductor layer.
  • a metal wire is bonded to the central portion on the upper surface side of the semiconductor layer in order to supply power to the upper surface side of the semiconductor layer, it is possible to prevent the metal wire from being bonded onto the optical waveguide. Damage to the waveguide can be suppressed. As a result, it is possible to suppress degradation of the laser characteristics.
  • the first interval from the semiconductor layer side is spaced a predetermined distance from the optical waveguide.
  • the first step can be formed at a position away from the optical waveguide force, so that the optical waveguide can be prevented from being damaged when the first step is formed from the semiconductor layer side. Can do. This also can suppress the deterioration of the laser characteristics.
  • the first step is preferably formed from the semiconductor layer side to a depth reaching the substrate.
  • the first step is formed so that a width in a direction intersecting with a predetermined direction in which the optical waveguide extends is increased upward.
  • the energy when forming the end portion of the first step by laser irradiation or the like can be made smaller than the energy when forming the bottom portion of the first step by laser irradiation or the like. It is possible to suppress the adverse effect on the optical waveguide near the end of the first step and to suppress the deterioration of the optical waveguide.
  • the semiconductor laser device preferably further includes a first electrode layer formed on the semiconductor layer, and the first electrode layer is formed at a predetermined interval from the first step. Has been. According to this structure, even when the conductive material constituting the first electrode layer is scattered because the first electrode layer and the first step are formed at a predetermined interval. In addition, it is possible to suppress an increase in the leak current due to the constituent material of the first electrode layer adhering to the first step portion.
  • the optical waveguide is disposed at a position separated from the center of the semiconductor laser element by about 20 or more.
  • a power supply wire with a diameter of about 3011 m, which is generally used on the semiconductor layer side surface, is used power supply is avoided while avoiding damage to the optical path.
  • the force S can be connected to the center of the semiconductor laser device.
  • a second step is formed from the substrate side along a predetermined direction in which the optical waveguide extends.
  • the second step is formed so as to have substantially the same length as the length from one end surface of the optical waveguide to the other end surface. According to this structure, when the laser element chip is formed by separation, the separation can be surely performed in the direction in which the second step extends.
  • a second electrode layer is further provided on the lower surface of the substrate, and the second step is formed on the lower surface of the substrate from the second electrode layer side. It is formed to have a depth that reaches a part of the surface. If comprised in this way, the isolation
  • a third step is preferably formed on the end surface of the optical waveguide from the substrate side so as to extend in a direction crossing a predetermined direction in which the optical waveguide extends. ing.
  • the third step is provided at least at a position facing the optical waveguide or the first step.
  • the portion that forms the third step becomes shorter, and thus, for example, wear of a scribing device such as a diamond point is suppressed. That power S.
  • the third step is not formed at the position facing the optical waveguide! The influence on the waveguide can be suppressed.
  • the third step has substantially the same length as the length from one end surface to the other end surface in the direction intersecting the predetermined direction in which the optical waveguide extends. Is formed. If comprised in this way, it can cleave more easily by the 3rd level
  • a method for manufacturing a semiconductor laser device comprising: forming a semiconductor layer made of a nitride semiconductor including a plurality of optical waveguides extending in a predetermined direction on a substrate made of a nitride semiconductor. Forming a plurality of first cleavage introduction recesses from the semiconductor layer side so as to extend in a direction intersecting a predetermined direction in which the optical waveguide extends, between the forming step and the plurality of optical waveguides An optical waveguide so that the semiconductor laser element has an optical waveguide in a region closer to one side from the central portion of the semiconductor layer. And a step of separating along a predetermined direction.
  • the semiconductor laser device has an optical waveguide in a region closer to one side from the central portion of the semiconductor layer.
  • the metal wire is bonded on the optical waveguide. Therefore, the optical waveguide can be prevented from being damaged during bonding. As a result, the force S can suppress the deterioration of the laser characteristics.
  • the step of forming the semiconductor layer made of a nitride-based semiconductor including a plurality of optical waveguides has two different intervals alternately.
  • Including a step of forming a plurality of optical waveguides, and the step of forming the first cleavage introduction recess includes forming a first cleavage introduction recess between adjacent optical waveguides having a large interval between two different intervals. The process of carrying out.
  • the step of forming the first cleavage introduction recess includes forming the first cleavage introduction recess from the semiconductor layer side to a depth reaching the substrate. Forming. If comprised in this way, not only a semiconductor layer but a board
  • the width in a direction intersecting a predetermined direction in which the optical waveguide extends is directed upward.
  • the plurality of optical waveguides are formed. Forming a plurality of optical waveguides so that a region having a large number of crystal defects of at least one of the substrate and the semiconductor layer is located between adjacent optical waveguides having a large interval between two different intervals. The process of carrying out.
  • the method for manufacturing a semiconductor laser device preferably, along the predetermined direction in which the optical waveguide extends, prior to the step of separating along the predetermined direction in which the optical waveguide extends.
  • the method further includes the step of forming the separation introduction recess from the substrate side. If comprised in this way, in the process of separating along the predetermined direction in which the optical waveguide extends, the separation can be reliably performed in the direction in which the separation introducing recess extends.
  • the step of forming the separation introduction recess from the substrate side separates and introduces so that the length from the end surface on one side to the end surface on the other side of the optical waveguide has substantially the same length. Forming a concave portion for use. According to this configuration, when the elements are separated, the separation can be surely fibrated by the separation introducing recesses formed in the entire region in the predetermined direction in which the optical waveguide extends.
  • the first cleavage introduction recess extends a predetermined length prior to the step of cleaving along the plurality of first cleavage introduction recesses.
  • the second cleavage introduction recess is formed at least at a position facing the optical waveguide or the first cleavage introduction recess.
  • the second cleavage introduction recess is formed so that the second cleavage introduction recess faces only the first cleavage introduction recess
  • the second cleavage introduction recess is located at a position facing the optical waveguide. Because it is not formed! /, It is possible to suppress the impact caused by scribes such as diamond points from affecting the optical waveguide.
  • the step of performing separation along a predetermined direction in which the optical waveguide extends extends from the central portion of the semiconductor layer to one side of the semiconductor laser device.
  • a step of performing separation so as to have a first cleavage-introducing recess in a region opposite to one side of the optical waveguide.
  • FIG. 1 is a perspective view for explaining the concept of the present invention.
  • FIG. 2 is a perspective view showing the structure of a GaN-based semiconductor laser chip according to the first embodiment of the invention.
  • FIG. 3 is a cross-sectional view showing a detailed structure of a semiconductor layer of the GaN-based semiconductor laser chip shown in FIG.
  • FIG. 4 is a perspective view for explaining a manufacturing process (wafer process) in a wafer state of the GaN-based semiconductor laser chip according to the first embodiment shown in FIG. 2.
  • FIG. 4 is a perspective view for explaining a manufacturing process (wafer process) in a wafer state of the GaN-based semiconductor laser chip according to the first embodiment shown in FIG. 2.
  • FIG. 5 is a perspective view for explaining a manufacturing process (wafer process) in a wafer state of the GaN-based semiconductor laser chip according to the first embodiment shown in FIG. 2.
  • FIG. 6 is a plan view for explaining a wafer process of the GaN-based semiconductor laser chip according to the first embodiment shown in FIG.
  • FIG. 7 is a cross-sectional view for explaining a wafer process of the GaN-based semiconductor laser chip according to the first embodiment shown in FIG.
  • FIG. 8 is a plan view for explaining a wafer process of the GaN-based semiconductor laser chip according to the first embodiment shown in FIG. 2 and a subsequent manufacturing process).
  • FIG. 9 is a cross-sectional view for explaining a manufacturing process gap process after the wafer process of the GaN-based semiconductor laser chip according to the first embodiment shown in FIG. 2.
  • 10] A perspective view showing the structure of a GaN-based semiconductor laser chip according to a first modification of the first embodiment of the present invention.
  • FIG. 11 A perspective view showing the structure of a GaN-based semiconductor laser chip according to a second modification of the first embodiment of the present invention.
  • FIG. 13 A perspective view showing the structure of a GaN-based semiconductor laser chip according to a fourth modification of the first embodiment of the present invention.
  • FIG. 16 is a plan view for explaining a manufacturing process (chip formation process) after the wafer process of the GaN-based semiconductor laser chip according to the second embodiment shown in FIG. 14.
  • FIG. 17 A perspective view showing the structure of a GaN-based semiconductor laser chip according to a third embodiment of the invention.
  • FIG. 19 A plan view for explaining a manufacturing process (chip formation process) after the wafer process of the GaN-based semiconductor laser chip according to the third embodiment shown in FIG.
  • FIG. 22 is a plan view showing a structure of the GaN-based semiconductor laser chip according to the fourth embodiment shown in FIGS. 20 and 21.
  • FIG. 23 is an enlarged cross-sectional view around the first cleavage introduction recess formed by the manufacturing process of the GaN-based semiconductor laser chip according to the fourth embodiment shown in FIGS. 20 and 21.
  • FIG. 24 is a diagram showing the results of examining the rate of occurrence of cracks between the recesses for cleavage introduction in the manufacturing process of the GaN-based semiconductor laser chip according to the fourth embodiment shown in FIGS. 20 and 21, and the yield rate after cleavage. It is.
  • FIG. 25 is a perspective view showing the structure of a nitride-based semiconductor laser device including a semiconductor layer formed with a conventional stripe-shaped optical waveguide disclosed in Japanese Patent Laid-Open No. 2003-17791. The best form to do
  • FIG. 1 In the semiconductor laser device of the present invention, as shown in FIG. 1, in a predetermined direction (C direction) on a substrate 1 in a region from the center of the substrate 1 toward one side (arrow A direction).
  • a semiconductor layer 2 having a current injection region 2a constituting an extending optical waveguide is formed.
  • a current blocking layer 3 is formed on the semiconductor layer 2 other than the upper surface of the current injection region 2a.
  • a first electrode 4 is provided in ohmic contact with the current injection region 2a of the semiconductor layer 2.
  • a second electrode 5 that is in ohmic contact with the substrate 1 is provided on the back surface of the substrate 1.
  • two cleavage planes 6 and 7 are formed so as to be orthogonal to the current injection region 2a (optical waveguide).
  • the semiconductor layer 2, the current blocking layer 3 and the first electrode 4 are formed with cleavage introduction steps (first steps) 8a and 8b for performing cleavage.
  • This cleaving step (first step) 8a and 8b is injected into the current injection region 2a (optical waveguide) only on the opposite side (arrow B direction side) of the current injection region 2a (optical waveguide). It is formed to extend along a direction (arrow A direction (arrow B direction)) perpendicular to the current injection region 2a (optical waveguide) with a predetermined interval from the region 2a (optical waveguide).
  • the substrate 1 is made of a semiconductor having a hexagonal crystal structure containing nitride, and is made of GaN, A1N, InN, BN, TIN, or a mixed crystal thereof. Further, the substrate 1 may have n-type conductivity or may have p-type conductivity. With respect to the plane orientation of the substrate 1, a substrate such as a ⁇ 0001 ⁇ plane, a ⁇ 1122 ⁇ plane, a ⁇ 1120 ⁇ plane, or a ⁇ 1-100 ⁇ plane can be used. In this case, from the viewpoint of flatness of the cleavage planes 6 and 7 and cleavage The open surfaces 6 and 7 are preferably ⁇ 1-100 ⁇ planes or ⁇ 0001 ⁇ planes.
  • the semiconductor layer 2 includes at least a layer having a conductivity type different from that of the substrate 1.
  • the semiconductor layer 2 may include an active layer.
  • a layer of a conductivity type different from that of the substrate 1 may be provided on the surface of the active layer opposite to the substrate 1 (upper side).
  • the active layer may be sandwiched between two layers of different conductivity types, each having a larger gap than the active layer. In this case, the one force S of the two layers having different conductivity types and the substrate 1 may be used.
  • the current injection region 2a may be formed by a ridge portion having a convex cross section, or the current blocking layer 3a without the convex ridge portion.
  • an opening (not shown) extending in the C direction may be provided on the first electrode 4 and the current injection region 2a defined by the opening may be connected to the first electrode 4 through the opening.
  • the current injection region 2a is preferably formed along the 1-100> direction (C direction), which is perpendicular to the ⁇ 1 100 ⁇ plane, which is the plane orientation for obtaining a good cleavage plane. ! /
  • the semiconductor layer 2 is made of a semiconductor having a hexagonal crystal structure including nitride, and also becomes GaN, A1N, InN, BN, TIN, or a mixed crystal thereof.
  • the band gap of each layer constituting the semiconductor layer 2 (such as a layer having a different conductivity type from the substrate 1, an active layer, and two layers having different conductivity types) changes the ratio of the material constituting the layer and the mixed crystal. Therefore, it can be set to a desired value.
  • Carbon, oxygen, silicon, sulfur, germanium, selenium, tellurium, or the like can be used as a dopant to be introduced into the n-type substrate 1 and the n-type layer of the semiconductor layer 2, and P As a dopant to be introduced into the p-type layer of the type substrate 1 and the semiconductor layer 2, beryllium, magnesium and zinc can be used.
  • the current blocking layer 3 is for inhibiting current injection into a region other than the current injection region 2a, and can be formed of an insulator or a high resistance material. Specifically, oxides or nitrides such as aluminum, silicon, titanium, zinc, gallium, zirconium, indium, and hafnium can be used.
  • the first electrode 4 and the second electrode 5 are ohmic electrodes for supplying power to the current injection region 2a and the substrate 1, respectively, and are both made of a conductive material.
  • the second electrode 5 is made of aluminum, silicon, titanium, chromium, nickel, germanium, rhodium, palladium, silver, indium, tin, platinum, gold, an alloy thereof, or a multilayer structure in which these layers are stacked. May be.
  • the first electrode 4 and the second electrode 5 may be formed at a predetermined interval from the cleavage planes 6 and 7. Further, the first electrode 4 and the second electrode 5 may be formed at a predetermined interval from the side surface (side surface parallel to the optical waveguide) of the element.
  • Steps for cleaving introduction (first step) 8a and 8b are concave portions for normal cleaving, and are formed by ascending with a hard tool having a sharp tip such as a diamond point.
  • the material may be formed by irradiating only a desired region with a beam having high energy such as a laser beam and an ion beam to evaporate the material in that portion.
  • the GaN semiconductor laser chip according to the first embodiment is a 400 nm band semiconductor laser chip (blue-violet laser diode).
  • the semiconductor includes an active layer 24 (see FIG. 3) described later on an n-type GaN substrate 11 and has a pn junction.
  • a body layer 12 is formed.
  • the semiconductor layer 12 includes a ridge portion 12a constituting an optical waveguide extending in a stripe shape (elongated shape) in the F direction.
  • the n-type GaN substrate 11 is an example of the “substrate” in the present invention.
  • the length (width) of this GaN-based semiconductor laser chip in the arrow D direction (arrow E direction) is about 200 m, and the length (depth) in the F direction is about 400. .
  • the cleavage direction (direction substantially perpendicular to the ridge 12a) (arrow D direction (arrow E direction)) is the ⁇ 11 20> direction. Further, the surface from which the laser light is emitted (a cleavage surface 17 or 18 described later) is an M surface ( ⁇ 1-100 ⁇ surface).
  • a p-side electrode 13 in which a Pt film and a Pd film are stacked in order from the ridge portion 12a side (lower side) is formed! Further, on the semiconductor layer 12, an SiO having a thickness of about 300 nm so as to cover the p-side electrode 13
  • a current blocking layer 14 composed of two films is formed. Openings 14a are provided in regions other than the vicinity of both ends in the F direction (cleaved surfaces 17 and 18 described later) immediately above the p-side electrode 13 of the current blocking layer 14. In addition, the region surrounded by the line on the inner side of about 30 ⁇ m from the end face (4 sides) force of the GaN-based semiconductor laser chip (n-type GaN substrate 11) on the p-side electrode 13 and the current blocking layer 14 A p-side pad electrode 15 in which a Ti film and an Au film are laminated in this order from the p-side electrode 13 and the current blocking layer 14 side (lower side) is formed! /.
  • the p-side pad electrode 15 is an example of the “first electrode layer” in the present invention.
  • the length (width) of the p-side pad electrode 15 in the arrow D direction (arrow E direction) is about 140 ⁇ m, and the length (depth) in the F direction is about 340 m. ing.
  • an n-side electrode 16 in which a Ti film, a Pt film, and an Au film are stacked sequentially from the n-type GaN substrate 11 side (upper side) is formed.
  • the n-side electrode 16 is an example of the “second electrode layer” in the present invention.
  • two cleavage surfaces 17 and 18 are formed so as to be orthogonal to the ridge portion 12a constituting the optical waveguide. These two cleavage planes 17 and 18 constitute a resonator.
  • the n-type GaN substrate 11, the semiconductor layer 12, and the current blocking layer 14 are cleaved with a depth of about 20 m from the upper surface side of the GaN-based semiconductor laser chip.
  • Cleavage introduction steps 19a and 19b are formed.
  • the cleavage introduction steps 19a and 19b are examples of the “first step” in the present invention.
  • the cleavage introduction steps 19a and 19b are located at a predetermined distance from the ridge portion 12a (optical waveguide) only in a region opposite to the one side (arrow D direction side) of the ridge portion 12a (arrow E direction side).
  • the cleavage introduction steps 19a and 19b are separated from the central force ridge portion 12a (optical waveguide) in the direction of arrow D (arrow E direction) of the cleavage introduction steps 19a and 19b.
  • the cleavage introduction steps 19a and 19b are formed in the region where the p-side pad electrode 15 is formed.
  • the end of the n-type GaN substrate 11 and the n-side electrode 16 in the arrow D direction and the arrow E direction are connected to the ridge portion 12a (light Separation introducing steps 20a and 20b for separation are formed along the extending direction (F direction) of the waveguide.
  • the separation introduction steps 20a and 20b are examples of the “second step” in the present invention.
  • the n-type GaN substrate 11 is doped with oxygen and has a hexagonal crystal structure. Further, the semiconductor layer 12 has a surface composed of a Ga-plane C-plane (plane orientation (0001)). As shown in FIG. 3, the semiconductor layer 12 is disposed on the n-type GaN substrate 11 and a buffer layer 21 made of an n-type GaN layer doped with Si is formed. On this buffer layer 21, n-type AlGaN is used.
  • an n-side light guide layer 23 made of undoped GaN is formed on the n-type cladding layer 22.
  • an active layer 24 having a multiple quantum well (MQW) structure is formed on this n-side light guide layer 23.
  • the active layer 24 is composed of two undoped GaN barrier layers (not shown) and three undoped InGaN well layers (not shown) alternately stacked.
  • a p-side light guide layer 25 made of undoped GaN is formed on the active layer 24 .
  • a cap layer 26 made of undoped AlGaN is formed on the p-side light guide layer 25 on the p-side light guide layer 25 .
  • the cap layer 26 has a function of suppressing deterioration of the crystal quality of the active layer 24 by suppressing the release of In atoms from the active layer 24.
  • Mg is doped and made of p-type AlGaN.
  • a p-type cladding layer 27 is formed. This p-type cladding layer 27 has a width of about 1.5 m formed by etching a predetermined region, and the F direction (see Fig. 2). A convex portion extending in the direction.
  • a p-side contact layer 28 made of undoped InGaN is formed on the convex portion of the p-type cladding layer 27.
  • the convex portion of the ladder layer 27 and the p-side contact layer 28 form a current injection region and a ridge portion 12a that constitutes an optical waveguide.
  • a manufacturing process (wafer process) in the wafer state of the GaN-based semiconductor laser chip according to the first embodiment will be described with reference to FIGS.
  • MOVPE Metal Organic Vapor Phase Epitaxy
  • a buffer layer 21 consisting of an n-type GaN layer doped with Si on an n-type GaN substrate 11 at a substrate temperature of about 1150 ° C, n-type Al Ga N Kara
  • n-type cladding layer 22 and an n-side light guide layer 23 made of undoped GaN are sequentially grown.
  • An active layer 24 is formed by alternately growing barrier layers (not shown). Next, on the active layer 24, a p-side light guide layer 25 made of undoped GaN, and an undoped A1
  • a cap layer 26 made of GaN is sequentially formed.
  • a p-type cladding layer 27 made of p-type AlGaN is grown on the cap layer 26 at a substrate temperature of about 1150 ° C.
  • the p-side contact layer 28 made of and InGaN is formed on the p-type cladding layer 27 at a substrate temperature of about 850 ° C.
  • the ridge portion 12a and the p-side electrode 13 are formed using a vacuum deposition method and an etching technique. Specifically, a Pt film and a Pd film are formed in this order from the p-side contact layer 28 side (lower side) on the p-side contact layer 28 using a vacuum deposition method.
  • the etching technique is used to etch the Pt film and the Pd film using a resist (not shown) extending in the F direction (see FIG. 2) as a mask, and the p-side contact layer 28 and the p-type cladding layer 27. A predetermined region is etched from the upper surface of the substrate.
  • the p-side contact layer 28 and the p-type cladding layer 27 A ridge portion 12a having a width of about 1 ⁇ 5 m constituted by a convex portion and a p-side electrode 13 disposed on the ridge portion 12a are formed.
  • the ridge portion 12a is substantially perpendicular to the ⁇ 11220> direction (arrow D direction (arrow E direction)) ( ⁇ 1100> direction) (F direction ( (See Fig. 2)).
  • the ridge portion 12a functions as a current injection region and an optical waveguide.
  • the buffer layer 21, the n-type cladding layer 22, the n-side light guide layer 23, the active layer 24, the p-side light guide layer 25, the cap layer 26, the p-type cladding layer 27, and the p-side contact layer 28 are formed.
  • a semiconductor layer 12 is formed.
  • the p-side electrode is formed on the semiconductor layer 12 by using a plasma CVD method.
  • a current blocking layer 14 made of SiO film with a thickness of about 300 nm is formed to cover 13
  • the current block layer 14 is etched using an etching technique using a photoresist (not shown) as a mask, and a cleavage plane forming region in the region directly above the p-side electrode 13 is etched.
  • An opening 14a is formed in the current blocking layer 14 other than the vicinity. As a result, the upper surface of the p-side electrode 13 is exposed.
  • the p-side electrode 13 and the current blocking layer 14 side (on the predetermined region of the p-side electrode 13 and the current blocking layer 14 are formed using a vacuum deposition method and a lift-off method (
  • a p-side pad electrode 15 is formed by laminating a Ti film and an Au film in order from the lower side.
  • the region other than the region surrounded by the line about 30 m from the position that becomes the end face (4 sides) of the GaN-based semiconductor laser chip (n-type GaN substrate 11) on the current blocking layer 14 (becomes the end face)
  • a photoresist (not shown) is formed in a region from the position to about 30 am.
  • a Ti film and an Au film are formed in this order from the p-side electrode 13 and the current blocking layer 14 side (lower side) on the p-side electrode 13 and the current blocking layer 14 using a vacuum deposition method.
  • the photoresist (not shown) is removed using a lift-off method, so that the end face (four sides) of the GaN-based semiconductor laser chip (n-type GaN substrate 11) on the p-side electrode 13 and the current blocking layer 14 is removed.
  • the p-side pad electrode 15 is formed in a region surrounded by a line about 30 am from the position () (a region other than the region from the end surface to about 30 m).
  • the p-side pad electrode 15 has an optical waveguide at the center of the p-side pad electrode 15 in the arrow D direction (arrow E direction). It is placed in a region that is about 30 m away from the ridge 12a that constitutes one side (arrow D direction side) and the opposite side (arrow E direction side).
  • Each p-side pad electrode 15 has a length (width) in the direction of arrow D (arrow E direction) of about 140 ⁇ m and a length in the F direction (depth) of about 340 Hm. Opened.
  • the thickness power of the n-type GaN substrate 11 For example, until the thickness is about 100 m, the n-type GaN substrate
  • a Ti film, a Pt film, and an Au film are stacked on the back surface of the n-type GaN substrate 11 in this order from the n-type GaN substrate 11 side (upper side) using a vacuum deposition method, thereby forming an n-side electrode.
  • a manufacturing process (chip formation process) after the wafer process of the GaN-based semiconductor laser chip according to the first embodiment will be described with reference to FIG. 2 and FIGS.
  • a diamond point or a distance of about 400 Hm is provided from the semiconductor layer 12 side (upper side) along the extending direction (F direction) of the striped ridge portion 12a.
  • the first cleavage introduction recess 19 is formed in a region where the P-side pad electrode 15 is not formed, it is possible to suppress generation of metal scraps or the like when formed by a diamond point or a laser beam. It is possible.
  • the p-side layer p-type cladding layer 27, p-side contact layer 28, p-side electrode 13 and P-side pad electrode 15
  • n-side layer n-side electrode 16, n-type GaN substrate 11, buffer layer 21
  • the first cleavage introduction recess 19 is provided in the region about 70 ⁇ m from the ridge portion 12a formed in about 200 ⁇ m in the direction of arrow D (direction of arrow E).
  • W4 the first cleavage introduction recess 19 is the center of the first cleavage introduction recess 19 in the direction of arrow D (arrow ⁇ ⁇ direction).
  • the portion is formed so as to be disposed at an intermediate position between the adjacent ridge portions 12a (optical waveguide).
  • the first cleavage introduction recess 19 is formed to have a depth of about 20 m, and from the upper surface side of the GaN-based semiconductor laser chip, the n-type GaN substrate 11, the semiconductor layer 12, and the current blocking layer 14 formed. In the state before the wafer is cleaved, the first cleavage-introducing recess 19 is formed in a groove shape.
  • the wafer is removed from the first cleavage introduction recess 19. Cleave at the position along the arrow D direction (arrow E direction) (see Fig. 6). As a result, as shown in FIG. 8, the wafer is formed in a bar shape in which GaN semiconductor laser chips are arranged in a row in the direction of arrow D (direction of arrow E).
  • the wafer is cleaved with the lower side of the n-type GaN substrate 11 as a fulcrum so that the upper side opens, it is possible to suppress the load from being applied to the ridge portion 12a of the semiconductor layer 12. As a result, mechanical damage to the ridge portion 12a of the semiconductor layer 12 can be suppressed, so that deterioration of the laser characteristics can be suppressed.
  • stripe-shaped ridge portions 12a extend from the back side of the n-type GaN substrate 11 of the wafer cleaved in a bar shape at intervals of about 200 ⁇ m.
  • the separation introduction recess 20 is formed in the direction (F direction) (see FIG. 8) using a diamond point or laser light. At this time, the separation-introducing recess 20 is formed at a position about 70 am away from the ridge portion 12a in the arrow D direction and at a position about 130 m away from the ridge portion 12a in the arrow E direction.
  • the separation introduction recess 20 is formed in the n-type GaN substrate 11 and the n-side electrode 16 from the back side of the GaN-based semiconductor laser chip.
  • the separation introducing recess 20 is spaced from the ridge portion 12a by a predetermined distance in the thickness direction (vertical direction). Therefore, it is possible to prevent the ridge portion 12a from being damaged when the separation introducing recess 20 is formed.
  • the separation introducing recess 20 is formed in a groove shape. In this state, as shown in FIG. 9, a bar-shaped wafer is separated by applying a load with the semiconductor layer 12 side (upper side) as a fulcrum so that the lower side of the GaN-based semiconductor laser chip opens.
  • the bar-shaped wafer has a length (width) of about 200 ⁇ m in the arrow D direction (arrow E direction) and a length in the F direction (depth) of about 400 ⁇ m.
  • GaN-based semiconductor laser chips having a large number of GaN-based semiconductor laser chips.
  • the ridge portion 12a constituting the optical waveguide extending in the stripe shape (elongated shape) in the F direction is arranged at the center of the semiconductor layer 12 in the arrow D direction (arrow E direction).
  • Cleavage introduction steps 19a and 19b are formed from the semiconductor layer 12 side (upper side) in a region opposite to one side (arrow E direction side) of the ridge 12a.
  • the cleavage introduction steps 19a and 19b can be formed at a position away from the ridge portion 12a constituting the optical waveguide, so that the cleavage introduction steps 19a and 19b (first cleavage)
  • the introduction recess 19 is formed from the semiconductor layer 12 side (upper side)
  • the resonator end faces (cleavage surface 17 and When forming 18), not only the semiconductor layer 12 but also the n-type GaN substrate 11 can be cleaved easily.
  • the cleaving introduction steps 19a and 19b have a width in the direction that intersects with a predetermined direction (F direction) in which the ridge portion 12a (optical waveguide) extends increases upward. In this way, the ends of the cleavage step 19a and 19b are irradiated with laser, etc.
  • the p-side pad electrode 15 formed on the semiconductor layer 12 is provided, and the p-side pad electrode 15 is separated from the cleavage introduction steps 19a and 19b by a predetermined distance (about 30). a), the p-side pad electrode 15 and the cleavage-introducing steps 19a and 19b are formed at a predetermined interval, so that the conductive material constituting the p-side pad electrode 15 is formed. Even when the material is scattered, it is possible to suppress the increase in the leakage current due to the constituent material of the p-side pad electrode 15 adhering to the cleavage introduction steps 19a and 19b. Monkey.
  • the separation-introducing steps 20a and 20b have substantially the same length as the length from the cleavage plane 17 to the cleavage plane 18 of the ridge portion 12a (optical waveguide).
  • the separation introduction steps 20a and 20b are formed so as to have a depth that reaches a part of the lower surface of the n-type GaN substrate 11 from the n-side electrode 16 side.
  • the steps 20a and 20b can be easily separated when forming a GaN-based semiconductor laser chip.
  • the GaN semiconductor laser chip according to the first modification of the first embodiment is formed from the upper surface side (semiconductor layer 12 side) of the GaN semiconductor laser chip as shown in FIG.
  • the cleavage introduction steps 29a and 29b (second cleavage introduction recess 29) are formed also from the lower surface side (n-type GaN substrate 11 side).
  • the cleavage introduction steps 29a and 29b are examples of the “third step” in the present invention.
  • the cleavage introduction steps 29a and 29b are formed over the entire cleavage surfaces 17 and 18 along the direction (arrow D direction (arrow E direction)) perpendicular to the ridge portion 12a (optical waveguide). Yes.
  • the manufacturing process (chip production process) C) it is possible to perform cleavage from the wafer into a bar shape more easily.
  • the cleavage introduction steps 29c and 29d (second cleavage)
  • the introduction recess 29) is formed only in a part of the region substantially facing the cleavage introduction steps 19a and 19b, and is not formed in the region facing the ridge 12a (optical waveguide).
  • the cleavage introduction steps 29c and 29d are examples of the “third step” in the present invention.
  • the cleavage introduction recess 29 is provided using diamond points in a state where the n-type GaN substrate 11 is thinly formed.
  • the cleavage introduction recess 29 is provided using a diamond point, the cleavage introduction recess 29 is perpendicular to the ridge portion 12a (arrow D direction (arrow E direction)). ), It is not necessary to provide the entire cleaved surface 17 and 18 along the entire surface.
  • cleavage introduction steps 29e and 29f (second cleavage)
  • the introduction recess 29) is formed only at a position substantially opposite to the ridge 12a (optical waveguide), and faces the cleavage introduction steps 19a and 19b formed on the upper surface side of the GaN semiconductor laser chip. It is not formed at the position to be.
  • the cleavage introduction steps 29e and 29f are examples of the “third step” in the present invention.
  • the second cleavage introduction recess 29 is perpendicular to the ridge portion 12a (arrow D direction (arrow E direction)).
  • the cleavage introduction steps 29a and 29b and the cleavage introduction steps 29e and 29f are alternately provided on the upper surface side and the lower surface side of the GaN-based semiconductor laser chip, respectively. And more Cleavage can be easily performed from the wafer into a bar shape.
  • the ridge portion 12a force, At the position of about 40 m in the direction of arrow D and about 100 m from the ridge 12a to the direction of arrow E, the dividing line 200 (broken line) extends along the direction in which the ridge 12a extends (direction of arrow F). It is comprised so that a bar-shaped wafer may be separated along.
  • the solid line indicates the separated GaN-based semiconductor laser chip.
  • the ridge portion 12a is displaced by about 30 ⁇ m from the center of the GaN semiconductor laser chip, and the cleavage introduction steps 19a and 19b (first cleavage introduction recess 19) (shown by broken lines) are formed. It can be separated so as to be completely removed from the semiconductor laser chip. As a result, it is possible to suppress the occurrence of leakage current through the cleaving introduction steps 19a and 19b, so that the reliability of the laser element can be further improved.
  • the n-type GaN substrate 31 extends in a stripe shape (elongated shape) in the F direction.
  • a semiconductor layer 32 including a ridge portion 32a constituting the optical waveguide is formed.
  • the n-type GaN substrate 31 is an example of the “substrate” in the present invention.
  • a current blocking layer 34 made of a SiO film having a thickness of about 300 nm is formed so as to cover the p-side electrode 13.
  • two cleavage surfaces 37 and 38 constituting the resonator are formed so as to be orthogonal to the ridge portion 32a constituting the optical waveguide.
  • the n-type GaN substrate 31, the semiconductor layer 32, and the current blocking layer 34 have an end on the arrow E direction side of the GaN-based semiconductor laser chip.
  • Steps 39a and 39b for cleaving introduction having a length in the direction of arrow D (arrow E direction) of about 60 m are formed so as to extend to the portion.
  • the cleavage introduction steps 39a and 39b are examples of the “first step” in the present invention.
  • the remaining structure of the second embodiment is similar to that of the aforementioned first embodiment.
  • a manufacturing process (wafer process) in the wafer state of the GaN-based semiconductor laser chip according to the second embodiment will be described with reference to FIGS.
  • the ridge portion 32a and the p-side electrode 13 are formed using a vacuum deposition method and an etching technique.
  • the ridge portion 32a is formed.
  • the p-side pad electrode 15 is configured such that the central portion of the p-side pad electrode 15 in the arrow D direction (arrow E direction) is from the ridge portion 32a constituting the optical waveguide to the arrow D direction side or arrow E It is placed in an area about 30 am away from the direction side.
  • the manufacturing process (wafer process) in the other wafer state of the second embodiment is the same as the manufacturing process in the wafer state of the first embodiment.
  • the wafers are arranged in one row in the direction of arrow D (direction of arrow E). It is formed in the shape of an arranged bar.
  • stripes are formed at intervals of about 200 ⁇ m from the back side of the n-type GaN substrate 31 (see FIG. 14) of the wafer cleaved in a bar shape.
  • the separation introducing recess 20 is formed in the extending direction (F direction) of the ridge portion 32a.
  • the distance W6 (see Fig. 15) between the ridge portions 32a (optical waveguide) having a distance W5 (see Fig. 15) of about 140 m and the length of about 260 ⁇ 111 is set.
  • a separation introducing recess 20 is formed at each intermediate position between the ridges 32a (optical waveguide). In the state before the wafer cleaved in a bar shape is separated, the separation introducing recess 20 is formed in a groove shape.
  • the manufacturing process (chip formation process) after the other wafer processes of the second embodiment is the same as the manufacturing process after the wafer processes of the first embodiment.
  • a plurality of ridge portions 32a are formed so as to alternately have two different intervals, and a large interval W 6 of the two different intervals is formed.
  • a GaN-based semiconductor laser chip is formed using an n-type GaN substrate having a region with many linear crystal defects. Will be described.
  • the n-type GaN substrate used in the third embodiment is a substrate in which crystal defects in other wide regions are reduced by concentrating and forming crystal defects linearly in a predetermined region.
  • n-type GaN substrate 41 in a stripe shape (elongated shape) in the F direction, as in the second embodiment.
  • a semiconductor layer 42 including a ridge portion 42a constituting an extending optical waveguide is formed.
  • the n-type GaN substrate 41 is an example of the “substrate” in the present invention.
  • a large number of crystal defects and regions 60 are formed near the ends of the n-type GaN substrate 41 and the semiconductor layer 42 on the arrow E direction side.
  • Two cleaved surfaces 47 and 48 constituting the resonator are formed so as to be orthogonal to the ridge portion 42a constituting the optical waveguide.
  • n-type GaN substrate 41, the semiconductor layer 42, and the current blocking layer 34 are provided with about 60 so as to extend to the end on the arrow E direction side of the GaN-based semiconductor laser chip, as in the second embodiment.
  • Cleavage introduction steps 49a and 49b having a length in the arrow D direction (arrow E direction) of am are formed.
  • the cleavage introduction steps 49a and 49b are examples of the “first step” in the present invention.
  • the n-type GaN substrate 41 and the n-side electrode 16 are formed on the n-type GaN substrate 41 and the n-side electrode 16 from the back surface side of the GaN-based semiconductor laser chip, as in the second embodiment.
  • Separation introducing steps 50a and 50b for separation are formed along the extending direction (F direction).
  • the separation introducing steps 50a and 50b are examples of the “second step” of the present invention.
  • the remaining structure of the third embodiment is similar to that of the aforementioned second embodiment.
  • a manufacturing process (wafer process) in the wafer state of the GaN-based semiconductor laser chip according to the third embodiment will be described with reference to FIGS. 17 and 18.
  • the region of the semiconductor layer 42 formed on the region 60 with many crystal defects of the n-type GaN substrate 41 is also the region 60 with many crystal defects.
  • the predetermined interval is the same as in the second embodiment.
  • the ridge portion 42a (optical waveguide) is formed so as to be disposed at an intermediate position between the ridge portions 42a (optical waveguide).
  • the manufacturing process (wafer process) in the other wafer state of the third embodiment is the same as the manufacturing process in the wafer state of the second embodiment.
  • a manufacturing process (chip formation process) after the wafer process of the GaN-based semiconductor laser chip according to the third embodiment will be described with reference to FIGS.
  • a first cleavage introduction recess 49 extending in a direction (arrow D direction and arrow E direction) perpendicular to the ridge 42a using a diamond point or laser light, etc., with a distance of about 400 Hm along the Form.
  • the first cleavage introduction recess 49 is formed in a groove shape.
  • the first cleavage introduction recess 49 has a central portion in the direction of arrow D (arrow E direction) of the first cleavage introduction recess 49 in the n-type GaN substrate 41 and the semiconductor layer. It is formed so as to be arranged in the central portion of the region 60 having a large number of 42 crystal defects.
  • the GaN-based semiconductor laser chips are arranged in a row in the direction of arrow D (direction of arrow E) as shown in FIG. It is formed in the shape of an arranged bar.
  • the region 60 with many crystal defects provided substantially parallel to the ridge portion 42a is more likely to break in the direction in which the mechanically brittle region 60 extends than the other regions.
  • the first cleavage introduction recess 49 is formed so as to cross the region 60 so as to be substantially orthogonal, the wafer is cleaved with high precision so as to follow the first cleavage introduction recess 49. It can be formed in a bar shape.
  • stripes are formed at intervals of about 200 ⁇ m from the back side of the n-type GaN substrate 41 (see FIG. 17) of the wafer cleaved in a bar shape.
  • the separation introducing recess 50 is formed in the extending direction (F direction) of the ridge 42a.
  • the interval W9 (see Fig. 18) between the ridge portions 42a (optical waveguide) having the interval W8 (see Fig. 18) of about 140 m and the interval of 260 ⁇ 111 is provided.
  • a separation introducing recess 50 is formed at each intermediate position between the ridges 42a (optical waveguide). In the state before the wafer cleaved in a bar shape is separated, the separation introducing recess 50 is formed in a groove shape.
  • the manufacturing process (chip formation process) after the other wafer processes of the third embodiment is the same as the manufacturing process after the wafer processes of the second embodiment.
  • the n-type GaN substrate 41 and the semiconductor layer 42 are provided with a plurality of ridges 42a (optical By forming the waveguide), the ridge portion 42a (optical waveguide) can be formed at a position away from the region 60 with many crystal defects in the n-type GaN substrate 41 and the semiconductor layer 42. Therefore, the n-type GaN substrate The crystal defect force 41 and the semiconductor layer 42 can be prevented from propagating to the ridge portion 42a (optical waveguide). As a result, it is possible to suppress a decrease in the reliability of the GaN-based semiconductor laser chip.
  • the first cleavage introduction recess (cleavage introduction step having a substantially trapezoidal or triangular shape in cross-section as viewed from the cleavage plane side. ) Will be described.
  • the GaN-based semiconductor laser chip according to the fourth embodiment as shown in FIG. 20, as in the second embodiment, it extends in a stripe shape (elongated shape) in the F direction on the n-type GaN substrate 91.
  • a semiconductor layer 92 including a ridge portion 92a (optical waveguide) is formed.
  • the n-type GaN substrate 91 is an example of the “substrate” in the present invention.
  • a current blocking layer 94 made of a SiO film having a thickness of about 300 nm is formed so as to cover the p-side electrode 13.
  • two cleavage surfaces 97 and 98 constituting the resonator are formed so as to be orthogonal to the ridge portion 92a constituting the optical waveguide.
  • the top surface side of the GaN-based semiconductor laser chip has a depth of about 50 ⁇ m, and the cross-sectional shape viewed from the cleavage plane 97 side and the 98 side is substantially trapezoidal.
  • Cleavage introduction steps 59a and 59b (first cleavage introduction recess 59) are formed. That is, as shown in FIG. 20, the cleaving introduction steps 59a and 59b are formed such that the inner surface is formed obliquely downward from the semiconductor layer 92 side and reaches the n-type GaN substrate 91 (depth). ) With a flat bottom.
  • the cleavage introduction steps 59a and 59b are examples of the “first step” in the present invention.
  • the cleaving introduction steps 59a and 59b are formed in part of the cleavage surfaces 97 and 98 in the extending direction (F direction) of the ridge 92a as viewed in a plan view. It is formed in a shape having stepped portions 97a and 98a!
  • the GaN-based semiconductor laser chip has a depth of about 50 m on the upper surface side, and the cross-sectional shape viewed from the cleavage surface 97 side and the 98 side has a substantially triangular shape.
  • Cleavage introduction steps 59c and 59d (first cleavage introduction recess 59) are formed. That is, as shown in FIG. 21, the cleaving introduction steps 59c and 59d are monotonically deeper toward the deepest part (which reaches the n-type GaN substrate 91) while the inner side faces obliquely downward from the semiconductor layer 92 side. It is formed to have a slope portion that changes.
  • the remaining structure of the fourth embodiment is similar to that of the aforementioned second embodiment.
  • the manufacturing process (wafer process and chipping process) of the GaN-based semiconductor laser chip according to the fourth embodiment is the same as the manufacturing process of the second embodiment.
  • a first cleavage introduction recess 59 having a substantially trapezoidal shape was manufactured by a laser scribing apparatus using a manufacturing process similar to the manufacturing process of the second embodiment described above.
  • the length of the upper part (upper base) of the first cleavage opening recess 59 is about 120 m, the projected lengths L1 and L2 of the left and right slope parts (inner side), and the length of the bottom part (lower base) All L3s were prepared at approximately 40 ⁇ m.
  • the first crevice introduction recess 59 was formed on the Weno cave at a period of about 400 m (in the direction of arrow F in Fig. 20). Many cracks were observed between the first cleavage introduction recesses 59 adjacent to each other (in the direction of arrow D and arrow E in FIG. 20). The cross section of the crack substantially forms a cleavage plane, and the crack occurred in about 40% of the gaps between the first cleavage introduction recesses 59. The power not observed.
  • L0 force S is about 80 ⁇ m or more
  • the bottom (lower bottom) length L3 only changes longer
  • L0 is about 80 111
  • the first cleavage introduction recess The cross-sectional shape of 59 was almost triangular (V-shaped groove) as shown in FIG.
  • the cross-sectional shape when the L0 force S is about 50 ⁇ m is substantially triangular like the cross-sectional shape when the above-mentioned is about 80 ⁇ m, but the depth D of the first cleavage introduction recess 59 (V-shaped The groove depth (see FIG. 21) was about 20 Hm to about 30 ⁇ m.
  • the longitudinal length L0 of the first cleavage introduction recess 59 is about 50 m to about 130 m was confirmed to be appropriate. That is, to obtain a semiconductor laser chip with a width of about 200 m, the length from the end of the first cleavage introduction recess 59 (see FIG. 20) to the ridge 92a (see FIG. 20) is about 70 m or more. It was confirmed that it is preferable to ensure.
  • the end of the first cleavage introduction recess 59 is formed by laser irradiation or the like. Since the energy is smaller than the energy when the bottom of the first cleavage introduction recess 59 is formed by laser irradiation or the like, the ridge portion 92a near the end of the first cleavage introduction recess 59 (see FIG. 20) As a result, the ridge 92a can be prevented from deteriorating. As a result, the force S can be formed to make the length L0 (see FIG.
  • the angle ⁇ of the left and right slopes (inner side) of the first cleavage introduction recess 59 is in the range of about 30 ° to about 60 °.
  • the depth D of the first cleavage introduction recess 59 is set when the laser is formed in the range of about 20 m to about 60 ⁇ m. An element with good characteristics could be obtained.
  • the cleaving introduction steps 59a (59c) and 59b (59d) have stepped portions 97a (97b) and 98a (98b) in part of the cleavage surfaces 97 and 98.
  • an end face coat film (insulating film made of a single layer film or a multilayer film) is formed on the emission side end face and the reflection side end face of the semiconductor laser chip (broken line in FIG. 22). In this case, the end face coat film can be prevented from peeling off.
  • stepped portions 97a (97b) and 98a (98b) mechanical stress at the time of single cleavage and thermal stress when operating as a semiconductor laser chip are obtained.
  • the end face coat film shown by a broken line
  • the end face coat film can be prevented from peeling off.
  • the unevenness of such stepped portions 97a (97b) and 98a (98b) (in the direction of arrow F in FIG. 22).
  • the depth of the stepped portion is preferably equal to or greater than the minimum thickness (for example, about 50 nm) of the end face coat film from the viewpoint of adhesion to the end face coat film.
  • the unevenness of the stepped portions 97a (97b) and 98a (98b) becomes too large, the resonator length may shift. For example, it is necessary to mount a semiconductor laser chip on an optical pickup device. Considering this, it is preferable to set it to about 5 nm or less from the allowable range of variation in resonator length.
  • the present invention is not limited to this, and can be applied to semiconductor laser elements other than GaN-based semiconductor laser elements.
  • the present invention is not limited to this, and the ridge portion may be formed in a region offset from the central portion of the GaN-based semiconductor laser chip by a length other than about 30 m on one side. In this case, it is preferable to form the ridge portion in a region that is offset by about 20 m or more from the central portion of the GaN-based semiconductor laser chip to one side.
  • the force shown for the example in which the cleavage introduction step is formed on the n-type GaN substrate, the semiconductor layer, and the current blocking layer is not limited to this, and the cleavage introduction step is Instead of forming it on the n-type GaN substrate, it may be formed only on the semiconductor layer and the current blocking layer.
  • the first cleavage introduction recess is the central portion of the first cleavage introduction recess, although an example in which it is formed so as to be disposed at an intermediate position between adjacent ridge portions (optical waveguides) has been described, the present invention is not limited to this, and the first cleavage introduction recess is formed as a first cleavage introduction recess.
  • the central portion may be formed at a position other than the intermediate position between adjacent ridge portions (optical waveguides). In this case, the first cleavage introduction recess is formed at a predetermined distance from the ridge portion (optical waveguide).
  • the present invention is not limited to this,
  • an n-type GaN substrate in which a region with many crystal defects is formed in a network other than a straight line may be used.
  • the cleavage introduction step (first step) is shown as an example in which a step portion is formed on a part of the cleavage surface, but the present invention is not limited thereto.
  • the stepped portion formed on a part of the cleavage surface as described above may be formed in the first to third embodiments other than the fourth embodiment.

Landscapes

  • Physics & Mathematics (AREA)
  • Optics & Photonics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Electromagnetism (AREA)
  • Engineering & Computer Science (AREA)
  • Nanotechnology (AREA)
  • Chemical & Material Sciences (AREA)
  • Biophysics (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Life Sciences & Earth Sciences (AREA)
  • Geometry (AREA)
  • Semiconductor Lasers (AREA)

Description

明 細 書
半導体レーザ素子およびその製造方法
技術分野
[0001] 本発明は、半導体レーザ素子およびその製造方法に関し、特に、光導波路が形成 された半導体層を備えた半導体レーザ素子およびその製造方法に関する。
背景技術
[0002] 従来、ストライプ状の光導波路が形成された半導体層を備えた窒化物系半導体レ 一ザ素子が、特開 2003— 17791号公報に開示されている。
[0003] 図 25は、特開 2003— 17791号公報に開示された従来のストライプ状の光導波路 が形成された半導体層を備えた窒化物系半導体レーザ素子の構造を示した斜視図 である。図 25を参照して、上記特許文献 1に開示された従来の窒化物系半導体レー ザ素子では、 GaN系基板 101上に、ストライプ状の光導波路を構成するリッジ部 102 aを有する半導体層 102が形成されている。このリッジ部 102aは、窒化物系半導体レ 一ザ素子の幅方向（G方向）の中央部に設けられている。半導体層 102上には、 p側 電極 103が設けられている。また、 GaN系基板 101の裏面上には、 GaN系基板 101 とォーミック接触する n側電極 104が設けられている。また、リッジ部 102aと直交する ように、劈開面からなる 2つのミラー端面 105および 106が形成されている。この 2つ のミラー端面 105および 106により、共振器が構成されている。
[0004] また、 GaN系基板 101、半導体層 102および p側電極 103には、劈開導入用の溝 入れ部 107が形成されている。この溝入れ部 107は、劈開面からなる 2つのミラー端 面 105および 106に、中央部に設けられたリッジ部 102aを挟み込むように、リッジ部 102aから左右両側に、 G方向の同じ距離を隔てて、リッジ部 102aと直交する方向に 沿って形成されている。すなわち、リッジ部 102aに対して左右対称に溝入れ部 107 が形成されている。
[0005] また、このような窒化物系半導体レーザ素子では、 p側電極 103に給電するための 金属線 108が p側電極 103にワイヤーボンディングされている。
[0006] ここで、従来では、金属線 108は、 p側電極 103の中央部にワイヤーボンディングさ れるのが一般的である。特に、窒化物系半導体レーザ素子の小型化により幅方向（ G方向）の長さが小さくなつた場合には、ワイヤーボンディングの位置ずれに対する 許容差 (マージン)を大きくするために、中央部にボンディング位置を合わせる必要が ある。
[0007] しかしながら、特開 2003— 17791号公報に開示された従来の窒化物系半導体レ 一ザ素子構造では、リッジ部 102aが窒化物系半導体レーザ素子の中央部に形成さ れているため、窒化物系半導体レーザ素子の幅方向（G方向）の長さが小さくなつた 場合に、 p側電極 103に金属線 108がボンディングされる際に、金属線 108は、中央 部に設けられたリッジ部 102aの真上にボンディングされる。このため、金属線 108の ボンディング時にリッジ部 102a (光導波路）が損傷して、レーザ特性が劣化する場合 があるという問題点がある。
発明の開示
[0008] この発明は、上記のような課題を解決するためになされたものであり、この発明の 1 つの目的は、光導波路が損傷するのを抑制することが可能な半導体レーザ素子およ びその製造方法を提供することである。
[0009] この発明の第 1の局面による半導体レーザ素子は、窒化物系半導体からなる基板と 、基板上に形成され、所定の方向に延びる光導波路が形成された窒化物系半導体 からなる半導体層とを備え、光導波路は、半導体層の中央部から一方側に寄った領 域に形成され、光導波路の一方側とは反対側の領域に、光導波路から所定の距離 を隔てて、光導波路の端面の延長線上に、光導波路の延びる所定の方向と交差す る方向に延びるように、半導体層側から第 1の段差が形成されている。
[0010] この発明の第 1の局面による半導体レーザ素子では、上記のように、所定の方向に 延びる光導波路を、半導体層の中央部から一方側に寄った領域に形成することによ つて、半導体層の上面側に給電するために半導体層の上面側の中央部に金属線を ボンディングする場合に、光導波路上に金属線がボンディングされるのを抑制するこ とができるので、ボンディング時に光導波路が損傷するのを抑制することができる。こ れにより、レーザ特性が劣化するのを抑制することができる。また、光導波路の一方 側とは反対側の領域に、光導波路から所定の間隔を隔てて、半導体層側から第 1の 段差を形成することによって、第 1の段差を光導波路力 離れた位置に形成すること ができるので、第 1の段差を半導体層側から形成する際に、光導波路が損傷するの を抑制することができる。これによつても、レーザ特性が劣化するのを抑制することが できる。
[0011] 上記第 1の局面による半導体レーザ素子において、好ましくは、第 1の段差は、半 導体層側から基板に達する深さまで形成されている。このように構成すれば、劈開に よる共振器端面を形成する際に、半導体層のみならず基板も容易に劈開することが できる。
[0012] 上記第 1の局面による半導体レーザ素子において、好ましくは、第 1の段差は、光 導波路の延びる所定の方向と交差する方向の幅が上方に向かって大きくなるように 形成されている。このように構成すれば、第 1の段差の端部をレーザ照射などにより 形成する際のエネルギーを、第 1の段差の底部をレーザ照射などにより形成する際 のエネルギーよりも小さくすることができるので、第 1の段差の端部に近い光導波路 への悪影響を抑制することができるとともに、光導波路の劣化を抑制することができる
[0013] 上記第 1の局面による半導体レーザ素子において、好ましくは、半導体層上に形成 された第 1電極層をさらに備え、第 1電極層は、第 1の段差から所定の間隔を隔てて 形成されている。このように構成すれば、第 1電極層と第 1の段差とが所定の間隔を 隔てて形成されているために、第 1電極層を構成する導電性の材料が飛散した場合 であっても、第 1電極層の構成材料が第 1の段差部分に付着することに起因してリー ク電流が増加するのを抑制することができる。
[0014] 上記構成において、好ましくは、光導波路は、半導体レーザ素子の中心から約 20 以上離れた位置に配置されている。このように構成すれば、半導体層側の面に 一般的に用いられる直径約 3011 mの給電用ワイヤを用レ、た場合であつても、光道波 路への損傷を回避しつつ、給電用ワイヤを半導体レーザ素子の中央部に接続するこ と力 Sできる。
[0015] 上記第 1の局面による半導体レーザ素子において、好ましくは、光導波路の延びる 所定の方向に沿って、基板側から第 2の段差が形成されている。 [0016] この場合、好ましくは、第 2の段差は、光導波路の一方側の端面から他方側の端面 までの長さと実質的に同じ長さを有するように形成されている。このように構成すれば 、分離によってレーザ素子チップを形成する際に、確実に第 2の段差が延びる方向 に分離を行うことができる。
[0017] 上記基板側から第 2の段差が形成されている構成において、好ましくは、基板の下 面上に第 2電極層をさらに備え、第 2の段差は、第 2電極層側から基板下面の一部に 達する深さを有するように形成されている。このように構成すれば、第 2の段差により、 レーザ素子チップ形成時の分離を容易に行うことができる。
[0018] 上記第 1の局面による半導体レーザ素子において、好ましくは、光導波路の端面上 に、光導波路の延びる所定の方向と交差する方向に延びるように、基板側から第 3の 段差が形成されている。このように構成すれば、第 1の段差が設けられた半導体層側 力、らの劈開のみならず第 3の段差が設けられた基板側からの劈開も容易に行うことが できる。これにより、劈開をより容易に実施することができる。
[0019] 上記第 1の局面による半導体レーザ素子において、好ましくは、第 3の段差は、少 なくとも光導波路または第 1の段差と対向する位置に設けられている。このように構成 すれば、第 3の段差が光導波路とのみ対向する場合には、第 3の段差を形成する部 分がより短くなるために、たとえばダイヤモンドポイントなどのスクライブ装置の磨耗を 抑制すること力 Sできる。また、第 3の段差が第 1の段差とのみ対向する場合には、第 3 の段差が光導波路と対向する位置には形成されな!/、ので、ダイヤモンドポイントなど のスクライブに伴う衝撃が光導波路に対して影響するのを抑制することができる。
[0020] この場合、好ましくは、第 3の段差は、光導波路の延びる所定の方向と交差する方 向の一方側の端面から他方側の端面までの長さと実質的に同じ長さを有するように 形成されている。このように構成すれば、光導波路の延びる所定の方向と交差する方 向に全域に形成された第 3の段差により、さらに容易に劈開を行うことができる。
[0021] この発明の第 2の局面による半導体レーザ素子の製造方法は、窒化物系半導体か らなる基板上に、所定の方向に延びる複数の光導波路を含む窒化物系半導体から なる半導体層を形成する工程と、複数の光導波路間に、光導波路の延びる所定の方 向と交差する方向に延びるように、半導体層側から複数の第 1劈開導入用凹部を形 成する工程と、複数の第 1劈開導入用凹部に沿って劈開を行う工程と、半導体レー ザ素子が、半導体層の中央部から一方側に寄った領域に光導波路を有するように、 光導波路の延びる所定の方向に沿って分離を行う工程とを備えている。
[0022] この発明の第 2の局面による半導体レーザ素子の製造方法では、上記のように、半 導体レーザ素子が、半導体層の中央部から一方側に寄った領域に光導波路を有す るように、分離を行う工程を設けることによって、半導体層の上面側に給電するために 半導体層の上面側の中央部に金属線をボンディングした場合に、光導波路上に金 属線がボンディングされるのを抑制することができるので、ボンディング時に光導波路 が損傷するのを抑制することができる。これにより、レーザ特性が劣化するのを抑制 すること力 Sでさる。
[0023] 上記第 2の局面による半導体レーザ素子の製造方法において、好ましくは、複数の 光導波路を含む窒化物系半導体からなる半導体層を形成する工程は、異なる 2つの 間隔を交互に有するように、複数の光導波路を形成する工程を含み、第 1劈開導入 用凹部を形成する工程は、異なる 2つの間隔のうちの大きい間隔を有する隣接する 光導波路間に、第 1劈開導入用凹部を形成する工程を含む。
[0024] 上記第 2の局面による半導体レーザ素子の製造方法において、好ましくは、第 1劈 開導入用凹部を形成する工程は、半導体層側から基板に達する深さまで第 1劈開導 入用凹部を形成する工程を含む。このように構成すれば、第 1劈開導入用凹部に沿 つて劈開を行う工程の際、半導体層のみならず基板も容易に劈開することができる。
[0025] 上記第 2の局面による半導体レーザ素子の製造方法において、好ましくは、第 1劈 開導入用凹部を形成する工程は、光導波路の延びる所定の方向と交差する方向の 幅が上方に向かって大きくなるように第 1劈開導入用凹部を形成する工程を含む。こ のように構成すれば、第 1劈開導入用凹部の端部をレーザ照射などにより形成する 際のエネルギーを、第 1劈開導入用凹部の底部をレーザ照射などにより形成する際 のエネルギーよりも小さくすることができるので、第 1劈開導入用凹部の端部に近い 光導波路への悪影響を抑制することができるとともに、光導波路の劣化が抑制された 半導体レーザ素子を得ることができる。
[0026] 上記複数の光導波路を形成する工程において、好ましくは、複数の光導波路を形 成する工程は、異なる 2つの間隔のうちの大きい間隔を有する隣接する光導波路間 に、基板および半導体層の少なくともいずれか一方の結晶欠陥が多い領域が位置 するように、複数の光導波路を形成する工程を含む。
[0027] 上記第 2の局面による半導体レーザ素子の製造方法において、好ましくは、光導波 路の延びる所定の方向に沿って分離を行う工程に先立って、光導波路の延びる所 定の方向に沿って、基板側から分離導入用凹部を形成する工程をさらに備える。こ のように構成すれば、光導波路の延びる所定の方向に沿って分離を行う工程の際、 確実に分離導入用凹部が延びる方向に分離を行うことができる。
[0028] この場合、好ましくは、基板側から分離導入用凹部を形成する工程は、光導波路の 一方側の端面から他方側の端面までの長さと実質的に同じ長さを有するように分離 導入用凹部を形成する工程を含む。このように構成すれば、素子の分離を行う際に、 光導波路の延びる所定の方向に全域に形成された分離導入用凹部により、確実に 分離を fiうこと力できる。
[0029] 上記第 2の局面による半導体レーザ素子の製造方法において、好ましくは、複数の 第 1劈開導入用凹部に沿って劈開を行う工程に先立って、第 1劈開導入用凹部の延 びる所定の方向と同じ方向に延びるように、基板の下面に第 2劈開導入用凹部をさら に形成する工程を備える。このように構成すれば、第 1劈開導入用凹部が設けられた 半導体層側からの劈開のみならず第 2劈開導入用凹部が設けられた基板側からの 劈開も容易に行うことができる。これにより、劈開をより容易に実施することができる。
[0030] この場合、好ましくは、基板の下面に第 2劈開導入用凹部を形成する工程は、少な くとも光導波路または第 1劈開導入用凹部と対向する位置に第 2劈開導入用凹部を 形成する工程を含む。このように構成すれば、第 2劈開導入用凹部が光導波路との み対向するように第 2劈開導入用凹部を形成する場合には、第 2劈開導入用凹部を 形成する部分がより短くなるために、たとえばダイヤモンドポイントなどのスクライブ装 置の磨耗を抑制することができる。また、第 2劈開導入用凹部が第 1劈開導入用凹部 とのみ対向するように第 2劈開導入用凹部を形成する場合には、第 2劈開導入用凹 部が光導波路と対向する位置には形成されな!/、ので、ダイヤモンドポイントなどのス クライブに伴う衝撃が光導波路に対して影響するのを抑制することができる。 [0031] 上記第 2の局面による半導体レーザ素子の製造方法において、好ましくは、光導波 路の延びる所定の方向に沿って分離を行う工程は、半導体レーザ素子が、半導体層 の中央部から一方側に寄った領域に光導波路を有するとともに、光導波路の一方側 とは反対側の領域に、第 1劈開導入用凹部を有するように分離を行う工程を含む。こ のように構成すれば、第 1劈開導入用凹部を光導波路から離れた位置に形成するこ とができるので、第 1劈開導入用凹部を半導体層側から形成する際に、光導波路が 損傷するのを抑制することができる。これによつても、レーザ特性が劣化するのを抑 制すること力 Sできる。また、上記のように構成すれば、第 1劈開導入用凹部を有する 部分の領域だけ半導体レーザ素子のサイズが大きくなるので、製造プロセスにおける 素子の取り极レ、を容易に行うこと力 Sできる。
図面の簡単な説明
[0032] [図 1]本発明の概念を説明するための斜視図である。
[図 2]本発明の第 1実施形態による GaN系半導体レーザチップの構造を示した斜視 図である。
[図 3]図 2に示した GaN系半導体レーザチップの半導体層の詳細構造を示した断面 図である。
[図 4]図 2に示した第 1実施形態による GaN系半導体レーザチップのウェハ状態での 製造プロセス（ウェハプロセス）を説明するための斜視図である。
[図 5]図 2に示した第 1実施形態による GaN系半導体レーザチップのウェハ状態での 製造プロセス（ウェハプロセス）を説明するための斜視図である。
[図 6]図 2に示した第 1実施形態による GaN系半導体レーザチップのウェハプロセス 以降の製造プロセスげップ化プロセス）を説明するための平面図である。
[図 7]図 2に示した第 1実施形態による GaN系半導体レーザチップのウェハプロセス 以降の製造プロセスげップ化プロセス）を説明するための断面図である。
[図 8]図 2に示した第 1実施形態による GaN系半導体レーザチップのウェハプロセス 以降の製造プロセスげップ化プロセス）を説明するための平面図である。
[図 9]図 2に示した第 1実施形態による GaN系半導体レーザチップのウェハプロセス 以降の製造プロセスげップ化プロセス）を説明するための断面図である。 園 10]本発明の第 1実施形態の第 1変形例による GaN系半導体レーザチップの構造 を示した斜視図である。
園 11]本発明の第 1実施形態の第 2変形例による GaN系半導体レーザチップの構造 を示した斜視図である。
園 12]本発明の第 1実施形態の第 3変形例による GaN系半導体レーザチップの構造 を示した斜視図である。
園 13]本発明の第 1実施形態の第 4変形例による GaN系半導体レーザチップの構造 を示した斜視図である。
園 14]本発明の第 2実施形態による GaN系半導体レーザチップの構造を示した斜視 図である。
園 15]図 14に示した第 2実施形態による GaN系半導体レーザチップの製造プロセス を説明するための平面図である。
[図 16]図 14に示した第 2実施形態による GaN系半導体レーザチップのウェハプロセ ス以降の製造プロセス（チップ化プロセス）を説明するための平面図である。
園 17]本発明の第 3実施形態による GaN系半導体レーザチップの構造を示した斜視 図である。
園 18]図 17に示した第 3実施形態による GaN系半導体レーザチップの製造プロセス を説明するための平面図である。
園 19]図 17に示した第 3実施形態による GaN系半導体レーザチップのウェハプロセ ス以降の製造プロセス（チップ化プロセス）を説明するための平面図である。
園 20]本発明の第 4実施形態による GaN系半導体レーザチップの構造を示した斜視 図である。
園 21]本発明の第 4実施形態による GaN系半導体レーザチップの構造を示した斜視 図である。
[図 22]図 20および図 21に示した第 4実施形態による GaN系半導体レーザチップの 構造を示した平面図である。
[図 23]図 20および図 21に示した第 4実施形態による GaN系半導体レーザチップの 製造プロセスにより形成された第 1劈開導入用凹部周辺の拡大断面図である。 [図 24]図 20および図 21に示した第 4実施形態による GaN系半導体レーザチップの 製造工程における劈開導入用凹部間のクラックの発生率および劈開後の良品率を 調べた結果を示した図である。
[図 25]特開 2003— 17791号公報に開示された従来のストライプ状の光導波路が形 成された半導体層を備えた窒化物系半導体レーザ素子の構造を示した斜視図であ 発明を実施するための最良の形態
[0033] 図 1を参照して、本発明の具体的な実施形態を説明する前に本発明の概念につい て説明する。
[0034] 本発明の半導体レーザ素子には、図 1に示すように、基板 1上に、基板 1の中央部 から一方側（矢印 A方向）に寄った領域に所定の方向（C方向）に延びる光導波路を 構成する電流注入領域 2aを有する半導体層 2が形成されて!/、る。電流注入領域 2a の上面以外の半導体層 2上には、電流ブロック層 3が形成されている。また、電流ブ ロック層 3上には、半導体層 2の電流注入領域 2aとォーミック接触する第 1電極 4が設 けられている。また、基板 1の裏面上には、基板 1とォーミック接触する第 2電極 5が設 けられている。また、電流注入領域 2a (光導波路）と直交するように、 2つの劈開面 6 および 7が形成されて!/、る。
[0035] また、半導体層 2、電流ブロック層 3および第 1電極 4には、劈開を行うための劈開 導入用段差 (第 1の段差) 8aおよび 8bが形成されている。この劈開導入用段差 (第 1 の段差） 8aおよび 8bは、電流注入領域 2a (光導波路）の一方側（矢印 A方向側）とは 反対側（矢印 B方向側）の領域のみに、電流注入領域 2a (光導波路)から所定の間 隔を隔てて、電流注入領域 2a (光導波路）と直交する方向（矢印 A方向（矢印 B方向 ) )に沿って延びるように形成されている。
[0036] 基板 1は、窒化物を含む六方晶構造を有する半導体からなるとともに、 GaN、 A1N 、 InN、 BN、 TIN,または、これらの混晶からなる。また、基板 1は、 n型の導電性を有 するものでもよいし、 p型の導電性を有するものでもよい。基板 1の面方位に関しては 、 {0001}面、 {11 22}面、 {11 20}面または {1— 100}面などの基板を用いることが できる。この場合、劈開面 6および 7の平坦性および劈開のしゃすさの観点から、劈 開面 6および 7を {1— 100}面、または、 {0001}面とするのが好ましい。
[0037] また、半導体層 2は、少なくとも基板 1と異なる導電型の層を含んでいる。また、この 半導体層 2は、活性層を含んでいてもよい。この場合、活性層の基板 1と反対側（上 側）の面上に、基板 1と異なる導電型の層を有していてもよい。さらに、活性層は、 , ンドギャップが活性層よりも大きぐ互いに異なる導電型の 2つの層に挟まれていても よい。この場合、互いに異なる導電型の 2つの層のうちの一方力 S、基板 1であってもよ い。
[0038] また、電流注入領域 2aは、図 1に示したように、断面形状が凸型のリッジ部により形 成されていてもよいし、凸型のリッジ部を設けずに電流ブロック層 3に C方向に延びる 開口部（図示せず）を設けるとともに、開口部を介して開口部により規定される電流注 入領域 2aと第 1電極 4とを接続してもよい。
[0039] また、電流注入領域 2aは、良好な劈開面が得られる面方位である {1 100}面と直 交するく 1— 100〉方向（C方向）に沿って形成するのが好まし!/、。
[0040] また、半導体層 2は、窒化物を含む六方晶構造を有する半導体からなるとともに、 G aN、 A1N、 InN、 BN、 TIN,または、これらの混晶カもなる。また、半導体層 2を構成 する各層（基板 1と異なる導電型の層、活性層、互いに異なる導電型の 2つの層など） のバンドギャップは、その層を構成する材料や混晶の比率を変えることにより、所望の 値に設定することができる。
[0041] また、 n型の基板 1および半導体層 2の n型の層に導入するドーパントとしては、炭 素、酸素、シリコン、硫黄、ゲルマニウム、セレンおよびテルルなどを用いることができ るとともに、 P型の基板 1および半導体層 2の p型の層に導入するドーパントとしては、 ベリリウム、マグネシウムおよび亜鉛などを用いること力 Sできる。
[0042] また、電流ブロック層 3は、電流注入領域 2a以外の領域への電流の注入を阻害す るためのものであり、絶縁物または高抵抗材料により形成することができる。具体的に は、アルミニウム、シリコン、チタン、亜鉛、ガリウム、ジルコニウム、インジウムおよびハ フニゥムなどの酸化物または窒化物を用いることができる。
[0043] また、第 1電極 4および第 2電極 5は、それぞれ、電流注入領域 2aおよび基板 1に 給電するためのォーミック電極であり、共に導電性を有する材料からなる。第 1電極 4 および第 2電極 5は、アルミニウム、シリコン、チタン、クロム、ニッケル、ゲルマニウム、 ロジウム、パラジウム、銀、インジウム、錫、白金、金、その合金、または、それらの層を 積層した多層構造により構成していてもよい。なお、第 1電極 4および第 2電極 5は、 劈開面 6および 7から所定の間隔を隔てて形成されてもよい。また、第 1電極 4および 第 2電極 5は、素子の側面（光導波路と平行な側面）から所定の間隔を隔てて形成さ れてもよい。
[0044] 劈開導入用段差 (第 1の段差） 8aおよび 8bは、劈開を正常に行うための凹部であり 、ダイヤモンドポイントなどの先端の尖った硬い道具を用いて、昇書くことにより形成し てもよ!/、し、レーザビームおよびイオンビームなどの高エネルギーを有するビームを 所望領域にのみ照射することにより、その部分の材料を蒸発させて形成してもよい。
[0045] 以下、上記した本発明の概念を具体化した実施形態を図面に基づいて説明する。
[0046] (第 1実施形態）
図 2および図 3を参照して、第 1実施形態による GaN系半導体レーザチップの構造 について説明する。第 1実施形態では、本発明の半導体レーザ素子の一例として、 GaN系半導体レーザチップについて説明する。なお、第 1実施形態による GaN系半 導体レーザチップは、 400nm帯半導体レーザチップ（青紫色レーザダイオード）であ
[0047] 第 1実施形態による GaN系半導体レーザチップでは、図 2に示すように、 n型 GaN 基板 11上に、後述する活性層 24 (図 3参照）を含むとともに、 pn接合を有する半導 体層 12が形成されている。この半導体層 12は、 F方向にストライプ状（細長状）に延 びる光導波路を構成するリッジ部 12aを含む。なお、 n型 GaN基板 11は、本発明の「 基板」の一例である。この GaN系半導体レーザチップの矢印 D方向（矢印 E方向）の 長さ（幅）は、約 200 mに形成されているとともに、 F方向の長さ（奥行き）は、約 400 に形成されている。また、劈開方向（リッジ部 12aと実質的に直交する方向）（矢 印 D方向（矢印 E方向））は、 < 11 20〉方向である。また、レーザ光が出射される 面（後述する劈開面 17または 18)は、 M面（{1— 100}面）である。
[0048] ここで、第 1実施形態では、リッジ部 12aは、 GaN系半導体レーザチップ (n型 GaN 基板 11)の矢印 D方向（矢印 E方向）の中央部 100から一方側（矢印 D方向側）に距 離 WO (=約 30 m)だけ寄った領域に形成されているとともに、 GaN系半導体レー ザチップ (n型 GaN基板 11)の一方側（矢印 D方向側）の端部から所定の距離 W1 ( =約 70 m)だけ内側に形成されている。このリッジ部 12aの上面上には、リッジ部 1 2a側（下側）から順に Pt膜および Pd膜が積層された p側電極 13が形成されて!/、る。 また、半導体層 12上には、 p側電極 13を覆うように、約 300nmの厚みを有する SiO
2 膜からなる電流ブロック層 14が形成されている。この電流ブロック層 14の p側電極 13 の真上の F方向の両端部（後述する劈開面 17および 18)近傍以外の領域には、開 口部 14aが設けられている。また、 p側電極 13および電流ブロック層 14上の GaN系 半導体レーザチップ（n型 GaN基板 11)の端面（4辺）力、ら約 30 μ m内側の線によつ て囲まれる領域には、 p側電極 13および電流ブロック層 14側（下側）から順に Ti膜お よび Au膜が積層された p側パッド電極 15が形成されて!/、る。なお、 p側パッド電極 15 は、本発明の「第 1電極層」の一例である。この p側パッド電極 15の矢印 D方向（矢印 E方向）の長さ（幅）は、約 140 μ mに形成されているとともに、 F方向の長さ（奥行き） は、約 340 mに形成されている。また、 GaN系半導体レーザチップ（n型 GaN基板 11)の裏面上には、 n型 GaN基板 11側（上側）から順に Ti膜、 Pt膜および Au膜が積 層された n側電極 16が形成されている。なお、 n側電極 16は、本発明の「第 2電極層 」の一例である。
[0049] また、光導波路を構成するリッジ部 12aと直交するように、 2つの劈開面 17および 1 8が形成されている。この 2つの劈開面 17および 18により、共振器が構成されている
[0050] また、第 1実施形態では、 n型 GaN基板 11、半導体層 12および電流ブロック層 14 には、 GaN系半導体レーザチップの上面側から、約 20 mの深さを有する劈開を行 うための劈開導入用段差 19aおよび 19bが形成されている。なお、劈開導入用段差 19aおよび 19bは、本発明の「第 1の段差」の一例である。この劈開導入用段差 19a および 19bは、リッジ部 12aの一方側（矢印 D方向側）とは反対側（矢印 E方向側）の 領域のみに、リッジ部 12a (光導波路)から所定の間隔 (約 70 in以上）を隔てて、リ ッジ部 12a (光導波路）と直交する方向（矢印 D方向（矢印 E方向） )に沿ってそれぞ れ形成されている。 [0051] また、第 1実施形態では、劈開導入用段差 19aおよび 19bは、劈開導入用段差 19 aおよび 19bの矢印 D方向（矢印 E方向）の中央部力 リッジ部 12aの（光導波路）から 矢印 E方向側に所定の距離 W2 (=約 100 m)隔てて配置されるとともに、 GaN系 半導体レーザチップ (n型 GaN基板 11)の矢印 E方向側の端面から所定の距離 W3 ( =約 30 m)を隔てて配置されている。
[0052] また、第 1実施形態では、劈開導入用段差 19aおよび 19bは、 p側パッド電極 15が 形成されてレ、な!/、領域に形成されてレ、る。
[0053] また、第 1実施形態では、 n型 GaN基板 11および n側電極 16の矢印 D方向および 矢印 E方向の端部には、 GaN系半導体レーザチップの裏面側から、リッジ部 12a (光 導波路）の延びる方向（F方向）に沿って、分離を行うための分離導入用段差 20aお よび 20bがそれぞれ形成されている。なお、分離導入用段差 20aおよび 20bは、本 発明の「第 2の段差」の一例である。
[0054] n型 GaN基板 11および半導体層 12の詳細構造としては、 n型 GaN基板 11は、酸 素がドープされているとともに、六方晶構造からなる。また、半導体層 12は、 Ga面の C面（面方位（0001) )からなる表面を有している。また、半導体層 12は、図 3に示す ように、 n型 GaN基板 11上に配置されるとともに、 Siがドープされた n型 GaN層からな るバッファ層 21が形成されている。このバッファ層 21上には、 n型 Al Ga Nから
0. 05 0. 95 なる n型クラッド層 22が形成されている。
[0055] また、 n型クラッド層 22上には、アンドープ GaNからなる n側光ガイド層 23が形成さ れている。この n側光ガイド層 23上には、多重量子井戸（MQW)構造を有する活性 層 24が形成されている。この活性層 24は、 2つのアンドープ GaNからなる障壁層（図 示せず）と、 3つのアンドープ In Ga Nからなる井戸層（図示せず）とが交互に積
0. 1 0. 9
層された構造を有する。
[0056] また、活性層 24上には、アンドープ GaNからなる p側光ガイド層 25が形成されてい る。この p側光ガイド層 25上には、アンドープ Al Ga Nからなるキャップ層 26が形
0. 3 0. 7
成されている。このキャップ層 26は、活性層 24の In原子が脱離するのを抑制すること により、活性層 24の結晶品質が劣化するのを抑制する機能を有する。
[0057] また、キャップ層 26上には、 Mgがドープされるとともに、 p型 Al Ga Nからなる p型クラッド層 27が形成されている。この p型クラッド層 27は、 p型クラッド層 27の上面 力、ら所定の領域がエッチングされることにより形成された約 1. 5 mの幅を有するとと もに F方向（図 2参照）に延びる凸部を有する。また、 p型クラッド層 27の凸部上には、 アンドープ In Ga Nからなる p側コンタクト層 28が形成されている。これら p型ク
0. 05 0. 95
ラッド層 27の凸部と p側コンタクト層 28とにより、電流注入領域となるとともに、光導波 路を構成するリッジ部 12aが形成されている。
[0058] 図 2〜図 5を参照して、第 1実施形態による GaN系半導体レーザチップのウェハ状 態での製造プロセス（ウェハプロセス）につ!/、て説明する。
[0059] まず、図 3に示すように、 MOVPE (Metal Organic Vapor Phase Epitaxy:
有機金属化学的気相成長）法を用いて、約 1150°Cの基板温度で、 n型 GaN基板 11 上に、 Siがドープされた n型 GaN層からなるバッファ層 21、 n型 Al Ga Nからな
0. 05 0. 95 る n型クラッド層 22、および、アンドープ GaNからなる n側光ガイド層 23を順次成長さ せる。
[0060] この後、 MOVPE法を用いて、約 850°Cの基板温度で、 n側光ガイド層 23上に、 3 つのアンドープ In Ga Nからなる井戸層（図示せず）と、 2つのアンドープ GaNか
0. 1 0. 9
らなる障壁層（図示せず）とを交互に成長させることにより、活性層 24を形成する。続 いて、活性層 24上に、アンドープ GaNからなる p側光ガイド層 25と、アンドープ A1
0. 3
Ga Nからなるキャップ層 26とを順次形成する。
0. 7
[0061] この後、 MOVPE法を用いて、約 1150°Cの基板温度で、キャップ層 26上に、 Mg がドープされ、 p型 Al Ga Nからなる p型クラッド層 27を成長させる。
0. 05 0. 95
[0062] 次に、 MOVPE法を用いて、約 850°Cの基板温度で、 p型クラッド層 27上に、アンド ープ In Ga Nからなる p側コンタクト層 28を形成する。
0. 05 0. 95
[0063] その後、真空蒸着法およびエッチング技術を用いて、リッジ部 12aおよび p側電極 1 3を形成する。具体的には、真空蒸着法を用いて、 p側コンタクト層 28上に、 p側コン タクト層 28側（下側）から順に Pt膜および Pd膜を形成する。次に、エッチング技術を 用いて、 F方向（図 2参照）に延びるレジスト（図示せず）をマスクとして、 Pt膜および P d膜をエッチングするとともに、 p側コンタクト層 28と p型クラッド層 27の上面から所定 の領域とをエッチングする。これにより、 p側コンタクト層 28および p型クラッド層 27の 凸部により構成される約 1 · 5 mの幅を有するリッジ部 12aと、リッジ部 12a上に配置 される p側電極 13とが形成される。このとき、リッジ部 12aは、約 200 111間隔で劈開 方向である < 11 20〉方向（矢印 D方向（矢印 E方向） )と実質的に直交する方向（ < 1 100〉方向）（F方向（図 2参照））にストライプ状（細長状）に延びるように形成 される。また、リッジ部 12aは、電流注入領域および光導波路としての機能を有する。 このようにして、バッファ層 21、 n型クラッド層 22、 n側光ガイド層 23、活性層 24、 p側 光ガイド層 25、キャップ層 26、 p型クラッド層 27および p側コンタクト層 28からなる半 導体層 12が形成される。
[0064] その後、図 4に示すように、プラズマ CVD法を用いて、半導体層 12上に、 p側電極
13を覆うように、約 300nmの厚みを有する SiO膜からなる電流ブロック層 14を形成
2
する。
[0065] 次に、エッチング技術を用いて、フォトレジスト（図示せず）をマスクとして、電流ブロ ック層 14をエッチングして、 p側電極 13の真上の領域のうちの劈開面形成領域近傍 以外の電流ブロック層 14の部分に開口部 14aを形成する。これにより、 p側電極 13の 上面が露出される。
[0066] その後、図 5に示すように、真空蒸着法およびリフトオフ法を用いて、 p側電極 13お よび電流ブロック層 14の所定の領域上に、 p側電極 13および電流ブロック層 14側（ 下側）から順に Ti膜および Au膜を積層することにより、 p側パッド電極 15を形成する 。具体的には、電流ブロック層 14上の GaN系半導体レーザチップ (n型 GaN基板 11 )の端面（4辺）となる位置から約 30 m内側の線によって囲まれる領域以外の領域（ 端面となる位置から約 30 a mまでの領域）に、フォトレジスト（図示せず）を形成する。 そして、真空蒸着法を用いて、 p側電極 13および電流ブロック層 14上に、 p側電極 1 3および電流ブロック層 14側（下側）から順に Ti膜および Au膜を形成する。その後、 リフトオフ法を用いて、フォトレジスト（図示せず）を除去することにより、 p側電極 13お よび電流ブロック層 14上の GaN系半導体レーザチップ（n型 GaN基板 11)の端面（4 辺）となる位置から約 30 a m内側の線によって囲まれる領域 (端面となる位置から約 30 mまでの領域以外の領域）に、 p側パッド電極 15が形成される。このとき、 p側パ ッド電極 15は、 p側パッド電極 15の矢印 D方向（矢印 E方向）の中央部が光導波路を 構成するリッジ部 12aから一方側（矢印 D方向側）とは反対側（矢印 E方向側）に約 30 m寄った領域に配置される。なお、各 p側パッド電極 15は、矢印 D方向（矢印 E方 向）の長さ（幅）が約 140 μ mに形成されるとともに、 F方向の長さ（奥行き）が約 340 H mに开$成される。
[0067] 次に、 n型 GaN基板 11の厚み力 たとえば、約 100 mになるまで、 n型 GaN基板
11の裏面側を研磨する。
[0068] その後、真空蒸着法を用いて、 n型 GaN基板 11の裏面上に、 n型 GaN基板 11側（ 上側）から順に Ti膜、 Pt膜および Au膜を積層することにより、 n側電極 16を形成する
〇
[0069] 以上のようにして、 GaN系半導体レーザチップがマトリクス状に配置されたウェハが 兀成する。
[0070] 図 2および図 6〜図 9を参照して、第 1実施形態による GaN系半導体レーザチップ のウェハプロセス以降の製造プロセス（チップ化プロセス）について説明する。
[0071] まず、図 6に示すように、半導体層 12側（上側）から、ストライプ状のリッジ部 12aの 延びる方向（F方向）に沿って約 400 H mの間隔を隔てて、ダイヤモンドポイントまた はレーザ光などを用いてリッジ部 12aと直交する方向（矢印 D方向および矢印 E方向 )に延びる第 1劈開導入用凹部 19を形成する。このとき、第 1劈開導入用凹部 19を、 P側パッド電極 15が形成されていない領域に形成するので、ダイヤモンドポイントまた はレーザ光などにより形成する際に金属くずなどが発生するのを抑制することが可能 である。これにより、 p側層（p型クラッド層 27、 p側コンタクト層 28、 p側電極 13および P側パッド電極 15)と、 n側層（n側電極 16、 n型 GaN基板 11、バッファ層 21および n 型クラッド層 22)との間で、金属くずなどにより電気的に短絡するのを抑制することが 可能である。
[0072] また、第 1実施形態では、第 1劈開導入用凹部 19は、矢印 D方向（矢印 E方向）に 約 200 μ m毎に形成されたリッジ部 12aから約 70 μ mの領域には形成されず、第 1 劈開導入用凹部 19の矢印 D方向（矢印 E方向）の中央部が、隣接するリッジ部 12a ( 光導波路)から所定の距離 W4 ( =約 100 πι)ずつ隔てて形成される。すなわち、第 1劈開導入用凹部 19は、第 1劈開導入用凹部 19の矢印 D方向（矢印 Ε方向）の中央 部が、隣接するリッジ部 12a (光導波路）間の中間位置に配置されるように形成される 。これにより、第 1劈開導入用凹部 19とリッジ部 12aとの距離が小さくなるのを抑制す ることが可能となるので、第 1劈開導入用凹部 19を形成する際にリッジ部 12aを損傷 してしまうのを抑制することが可能となる。また、第 1劈開導入用凹部 19は、約 20 mの深さを有するように形成されるとともに、 GaN系半導体レーザチップの上面側か ら、 n型 GaN基板 11、半導体層 12および電流ブロック層 14に形成される。なお、ゥェ ハが劈開される前の状態では、第 1劈開導入用凹部 19は、溝状に形成されている。
[0073] この状態で、図 7に示すように、ウェハの上側が開くように n型 GaN基板 11の下側を 支点として荷重を印加することにより、ウェハを、第 1劈開導入用凹部 19の位置で矢 印 D方向（矢印 E方向）（図 6参照）に沿って劈開する。これにより、ウェハは、図 8に示 すように、 GaN系半導体レーザチップが矢印 D方向（矢印 E方向）に 1列に配置され たバー状に形成される。この際、ウェハは、上側が開くように n型 GaN基板 11の下側 を支点として劈開されるので、半導体層 12のリッジ部 12aに荷重がかかるのを抑制す ることが可能である。これにより、半導体層 12のリッジ部 12aが機械的に損傷するのを 抑制することが可能となるので、レーザ特性が劣化するのを抑制することが可能であ
[0074] 次に、図 8および図 9に示すように、バー状に劈開されたウェハの n型 GaN基板 11 の裏面側から、約 200 μ mの間隔で、ストライプ状のリッジ部 12aの延びる方向（F方 向）（図 8参照）にダイヤモンドポイントまたはレーザ光などを用いて分離導入用凹部 2 0を形成する。このとき、分離導入用凹部 20を、リッジ部 12aから矢印 D方向に約 70 a m離れた位置に形成するとともに、リッジ部 12aから矢印 E方向に約 130 m離れ た位置に形成する。また、分離導入用凹部 20は、 GaN系半導体レーザチップの裏 面側から、 n型 GaN基板 11および n側電極 16に形成される。これにより、リッジ部 12 aを GaN系半導体レーザチップの矢印 D方向側に寄せて配置する場合にも、分離導 入用凹部 20をリッジ部 12aから厚み方向（上下方向）に所定の距離を隔てて形成す ることが可能となるので、分離導入用凹部 20を形成する際にリッジ部 12aを損傷して しまうのを抑制することが可能となる。なお、バー状に劈開されたウェハが分離される 前の状態では、分離導入用凹部 20は、溝状に形成されている。 [0075] この状態で、図 9に示すように、 GaN系半導体レーザチップの下側が開くように半 導体層 12側（上側）を支点として荷重を印加することにより、バー状のウェハを、分離 導入用凹部 20の位置で F方向（図 8参照）に沿って分離する。これにより、バー状の ウェハが、図 2に示すように、約 200 μ mの矢印 D方向（矢印 E方向）の長さ（幅）およ び約 400 μ mの F方向の長さ（奥行き）を有する GaN系半導体レーザチップに分割さ れて、 GaN系半導体レーザチップが多数製造される。
[0076] 第 1実施形態では、上記のように、 F方向にストライプ状（細長状）に延びる光導波 路を構成するリッジ部 12aを、半導体層 12の矢印 D方向（矢印 E方向）の中央部から 一方側（矢印 D方向側）に距離 W0 (=約 3011 m)だけ寄った領域に形成することに よって、半導体層 12の上面側に給電するために半導体層 12の上面側の中央部に 金属線をボンディングする場合に、光導波路を構成するリッジ部 12a上に金属線がボ ンデイングされるのを抑制することができるので、ボンディング時に光導波路を構成す るリッジ部 12aが損傷するのを抑制することができる。これにより、レーザ特性が劣化 するのを抑制すること力 Sできる。また、リッジ部 12aの一方側とは反対側（矢印 E方向 側）の領域に、半導体層 12側（上側)から劈開導入用段差 19aおよび 19b (第 1劈開 導入用凹部 19)を形成することによって、劈開導入用段差 19aおよび 19b (第 1劈開 導入用凹部 19)を光導波路を構成するリッジ部 12aから離れた位置に形成すること ができるので、劈開導入用段差 19aおよび 19b (第 1劈開導入用凹部 19)を半導体 層 12側（上側）から形成する際に、光導波路を構成するリッジ部 12aが損傷するのを 抑制すること力 Sできる。これによつても、レーザ特性が劣化するのを抑制することがで きる。
[0077] また、第 1実施形態では、劈開導入用段差 19aおよび 19bを、半導体層 12側から n 型 GaN基板 11に達する深さまで形成することによって、劈開による共振器端面 (劈 開面 17および 18)を形成する際に、半導体層 12のみならず n型 GaN基板 11も容易 に劈開することができる。
[0078] また、第 1実施形態では、劈開導入用段差 19aおよび 19bを、リッジ部 12a (光導波 路）の延びる所定の方向（F方向）と交差する方向の幅が上方に向かって大きくなるよ うに形成することによって、劈開導入用段差 19aおよび 19bの端部をレーザ照射など により形成する際のエネルギー力 劈開導入用段差 19aおよび 19bの底部をレーザ 照射などにより形成する際のエネルギーよりも小さくすることができるので、劈開導入 用段差 19aおよび 19bの端部に近いリッジ部 12a (光導波路）への悪影響を抑制する こと力 Sできるとともに、リッジ部 12a (光導波路）の劣化を抑制することができる。
[0079] また、第 1実施形態では、半導体層 12上に形成された p側パッド電極 15を備えると ともに、 p側パッド電極 15を、劈開導入用段差 19aおよび 19bから所定の間隔 (約 30 a m)を隔てて形成することによって、 p側パッド電極 15と劈開導入用段差 19aおよび 19bとが所定の間隔を隔てて形成されているために、 p側パッド電極 15を構成する導 電性の材料が飛散した場合であっても、 p側パッド電極 15の構成材料が劈開導入用 段差 19aおよび 19bの部分に付着することに起因してリーク電流が増加するのを抑 制すること力 Sでさる。
[0080] また、第 1実施形態では、分離導入用段差 20aおよび 20bを、リッジ部 12a (光導波 路）の劈開面 17から劈開面 18までの長さと実質的に同じ長さを有するように形成す ることによって、分離によって GaN系半導体レーザチップを形成する際に、確実に分 離導入用段差 20aおよび 20bが延びる方向（F方向）に分離を行うことができる。
[0081] また、第 1実施形態では、分離導入用段差 20aおよび 20bを、 n側電極 16側から n 型 GaN基板 11下面の一部に達する深さを有するように形成することによって、分離 導入用段差 20aおよび 20bにより、 GaN系半導体レーザチップ形成時の分離を容易 に fiうことができる。
[0082] (第 1実施形態の第 1変形例）
この第 1実施形態の第 1変形例による GaN系半導体レーザチップでは、上記第 1実 施形態と異なり、図 10に示すように、 GaN系半導体レーザチップの上面側（半導体 層 12側）から形成された劈開導入用段差 19aおよび 19bに加えて、下面側 (n型 Ga N基板 11側)からも劈開導入用段差 29aおよび 29b (第 2劈開導入用凹部 29)を形 成している。なお、劈開導入用段差 29aおよび 29bは、本発明の「第 3の段差」の一 例である。特に、この劈開導入用段差 29aおよび 29bは、リッジ部 12a (光導波路）と 直交する方向（矢印 D方向（矢印 E方向））に沿って劈開面 17および 18の全域にわ たってそれぞれ形成されている。このように構成すれば、製造プロセス（チップ化プロ セス）において、より容易にウェハからバー状に劈開を行うことができる。
[0083] (第 1実施形態の第 2変形例）
この第 1実施形態の第 2変形例による GaN系半導体レーザチップでは、上記第 1実 施形態の第 1変形例と異なり、図 11に示すように、劈開導入用段差 29cおよび 29d ( 第 2劈開導入用凹部 29)は、劈開導入用段差 19aおよび 19bと実質的に対向する一 部の領域にのみ形成されており、リッジ部 12a (光導波路）と対向する領域には形成 されていない。なお、劈開導入用段差 29cおよび 29dは、本発明の「第 3の段差」の 一例である。このように構成すれば、上記第 1実施形態の第 1変形例と同様の効果に 加えて、たとえば、 n型 GaN基板 11を薄く形成した状態でダイヤモンドポイントを用い て劈開導入用凹部 29を設ける場合に、スクライブに伴う衝撃力 Sリッジ部 12a (光導波 路）に対して影響するのを抑制することができる。また、上記のように構成すれば、た とえば、ダイヤモンドポイントを用いて劈開導入用凹部 29を設ける場合、劈開導入用 凹部 29をリッジ部 12aと直交する方向（矢印 D方向（矢印 E方向））に沿って劈開面 1 7および 18の全域にわたって設ける必要がないので、ダイヤモンドポイントの磨耗を 才卬制すること力 Sでさる。
[0084] (第 1実施形態の第 3変形例）
この第 1実施形態の第 3変形例による GaN系半導体レーザチップでは、上記第 1実 施形態の第 2変形例と異なり、図 12に示すように、劈開導入用段差 29eおよび 29f ( 第 2劈開導入用凹部 29)は、リッジ部 12a (光導波路)と実質的に対向する位置にの み形成されており、 GaN系半導体レーザチップの上面側に形成された劈開導入用 段差 19aおよび 19bと対向する位置には形成されていない。なお、劈開導入用段差 29eおよび 29fは、本発明の「第 3の段差」の一例である。このように構成すれば、たと えば、ダイヤモンドポイントを用いて第 2劈開導入用凹部 29を設ける場合、第 2劈開 導入用凹部 29をリッジ部 12aと直交する方向（矢印 D方向（矢印 E方向））に沿って劈 開面 17および 18の全域にわたって設ける必要がないので、ダイヤモンドポイントの 磨耗を抑制すること力 Sできる。また、劈開導入用段差 29aおよび 29bと、劈開導入用 段差 29eおよび 29fとが、それぞれ、 GaN系半導体レーザチップの上面側と下面側 とで互い違いに設けられるので、製造プロセス（チップ化プロセス）において、より容 易にウェハからバー状に劈開を行うことができる。
[0085] (第 1実施形態の第 4変形例）
この第 1実施形態の第 4変形例による GaN系半導体レーザチップでは、上記第 1実 施形態と異なり、図 13に示すように、ウェハからバー状に劈開する際に、リッジ部 12a 力、ら矢印 D方向に約 40 mの位置、および、リッジ部 12aから矢印 E方向に約 100 mの位置において、それぞれ、リッジ部 12aが延びる方向（矢印 F方向）に沿って分割 線 200 (破線）に沿ってバー状のウェハを分離するように構成されている。なお、図 13 において、実線で示した部分が、分離後の GaN系半導体レーザチップである。この ように構成すれば、リッジ部 12aを GaN系半導体レーザチップの中心から約 30 μ m ずらすとともに、劈開導入用段差 19aおよび 19b (第 1劈開導入用凹部 19) (破線で 示す）を GaN系半導体レーザチップから完全に除去するように分離することができる 。これにより、劈開導入用段差 19aおよび 19bを介したリーク電流の発生を抑制する ことができるので、レーザ素子の信頼性をより向上させることができる。
[0086] (第 2実施形態）
図 14を参照して、この第 2実施形態では、上記第 1実施形態と異なり、劈開導入用 段差を GaN系半導体レーザチップの端部まで形成する場合について説明する。
[0087] この第 2実施形態による GaN系半導体レーザチップでは、図 14に示すように、上記 第 1実施形態と同様、 n型 GaN基板 31上に、 F方向にストライプ状（細長状）に延びる 光導波路を構成するリッジ部 32aを含む半導体層 32が形成されている。なお、 n型 G aN基板 31は、本発明の「基板」の一例である。また、半導体層 32上には、 p側電極 1 3を覆うように、約 300nmの厚みを有する SiO膜からなる電流ブロック層 34が形成さ
2
れている。また、光導波路を構成するリッジ部 32aと直交するように、共振器を構成す る 2つの劈開面 37および 38が形成されている。
[0088] ここで、第 2実施形態では、 n型 GaN基板 31、半導体層 32および電流ブロック層 3 4には、上記第 1実施形態と異なり、 GaN系半導体レーザチップの矢印 E方向側の端 部まで延びるように、約 60 mの矢印 D方向（矢印 E方向）の長さを有する劈開導入 用段差 39aおよび 39bが形成されている。なお、劈開導入用段差 39aおよび 39bは、 本発明の「第 1の段差」の一例である。 [0089] なお、第 2実施形態のその他の構造は、上記第 1実施形態と同様である。
[0090] 図 14および図 15を参照して、第 2実施形態による GaN系半導体レーザチップのゥ ェハ状態での製造プロセス（ウェハプロセス）につ!/、て説明する。
[0091] まず、図 14に示すように、上記第 1実施形態と同様のプロセスを用いて、 n型 GaN 基板 31上に、 p側コンタクト層（図示せず)までを形成する。その後、真空蒸着法およ びエッチング技術を用いて、リッジ部 32aおよび p側電極 13を形成する。
[0092] このとき、第 2実施形態では、図 15に示すように、所定の間隔 W5 ( =約 140 111) および W6 ( =約 260 m)の異なる 2つの間隔を交互に有するように、複数のリッジ 部 32aを形成する。
[0093] その後、上記第 1実施形態と同様のプロセスを用いて、図 14および図 15に示すよう に、 p側電極 13 (図 14参照）および電流ブロック層 34上の GaN系半導体レーザチッ プ (n型 GaN基板 31)の端面（4辺）となる位置から約 30 μ m内側の線によって囲ま れる領域 (端面となる位置から約 30 mまでの領域以外の領域）に、 p側パッド電極 1 5を形成する。このとき、第 2実施形態では、 p側パッド電極 15は、 p側パッド電極 15 の矢印 D方向（矢印 E方向）の中央部が光導波路を構成するリッジ部 32aから矢印 D 方向側または矢印 E方向側に約 30 a m寄った領域に配置される。
[0094] なお、第 2実施形態のその他のウェハ状態での製造プロセス（ウェハプロセス）は、 上記第 1実施形態のウェハ状態での製造プロセスと同様である。
[0095] 図 14〜図 16を参照して、第 2実施形態による GaN系半導体レーザチップのウェハ プロセス以降の製造プロセス（チップ化プロセス）について説明する。
[0096] まず、上記第 1実施形態と同様のプロセスを用いて、図 15に示すように、ウェハの 半導体層 32側（上側）から、ストライプ状のリッジ部 32aの延びる方向（F方向）に沿つ て約 400 H mの間隔を隔てて、ダイヤモンドポイントまたはレーザ光などを用いてリツ ジ部 32aと直交する方向（矢印 D方向および矢印 E方向）に延びる第 1劈開導入用凹 部 39を形成する。
[0097] このとき、第 2実施形態では、異なる 2つの間隔のうちの大きい間隔 W6 ( =約 260 m)を有するリッジ部 32a (光導波路）間のみに、約 120 mの長さを有する第 1劈 開導入用凹部 39を形成する。なお、ウェハが劈開される前の状態では、第 1劈開導 入用凹部 39は、溝状に形成されている。
[0098] また、第 2実施形態では、第 1劈開導入用凹部 39を、隣接するリッジ部 32aから約 7 0 mの領域には形成せず、第 1劈開導入用凹部 39の矢印 D方向（矢印 E方向）の 中央部を、隣接するリッジ部 32a (光導波路)から所定の距離 W7 ( =約 130 m)ず つ隔てて形成する。すなわち、第 1劈開導入用凹部 39は、第 1劈開導入用凹部 39 の矢印 D方向（矢印 E方向）の中央部力 約 260 mの間隔 W6を有する隣接するリ ッジ部 32a (光導波路）間の中間位置に配置されるように形成される。
[0099] この状態で、上記第 1実施形態と同様のプロセスを用いて、図 16に示すように、ゥェ ハを、 GaN系半導体レーザチップが矢印 D方向（矢印 E方向）に 1列に配置されたバ 一状に形成する。
[0100] そして、上記第 1実施形態と同様のプロセスを用いて、バー状に劈開されたウェハ の n型 GaN基板 31 (図 14参照）の裏面側から、約 200 μ mの間隔で、ストライプ状の リッジ部 32aの延びる方向（F方向）に分離導入用凹部 20を形成する。
[0101] このとき、第 2実施形態では、約 140 mの間隔 W5 (図 15参照）を有するリッジ部 3 2a (光導波路）間、および、約 260 ^ 111の間隔 W6 (図 15参照）を有するリッジ部 32a ( 光導波路）間のそれぞれの中間位置に、分離導入用凹部 20を形成する。なお、バー 状に劈開されたウェハが分離される前の状態では、分離導入用凹部 20は、溝状に 形成されている。
[0102] なお、第 2実施形態のその他のウェハプロセス以降の製造プロセス（チップ化プロセ ス）は、上記第 1実施形態のウェハプロセス以降の製造プロセスと同様である。
[0103] 第 2実施形態では、上記のように、異なる 2つの間隔を交互に有するように、複数の リッジ部 32a (光導波路）を形成するとともに、異なる 2つの間隔のうちの大きい間隔 W 6 ( =約 260 ^ m)を有する隣接するリッジ部 32a (光導波路）間のみに、分離導入用 凹部 20を形成し、かつ、リッジ部 32a (光導波路）間の中間位置で分離することによつ て、リッジ部 32aを、容易に、 GaN系半導体レーザチップ（n型 GaN基板 31)の一方 側に寄せて配置することができる。また、異なる 2つの間隔のうちの大きい間隔 W6 ( =約 260 m)を有する隣接するリッジ部 32a (光導波路）間のみに、分離導入用凹 部 20を形成し、かつ、リッジ部 32a (光導波路）間の中間位置で分離することによって 、ウェハに形成する分離導入用凹部 20の数を、上記第 1実施形態に比べて、半分に 減少することができるので、分離導入用凹部 20を形成する時間を短縮することができ
[0104] なお、第 2実施形態のその他の効果は、上記第 1実施形態と同様である。
[0105] (第 3実施形態）
図 17を参照して、この第 3実施形態では、上記第 2実施形態と異なり、直線状の結 晶欠陥が多い領域を有する n型 GaN基板を用いて、 GaN系半導体レーザチップを 形成する場合について説明する。なお、第 3実施形態で用いる n型 GaN基板は、所 定の領域に直線状に結晶欠陥を集中して形成することにより、それ以外の広い領域 の結晶欠陥を低減させた基板である。
[0106] この第 3実施形態による GaN系半導体レーザチップでは、図 17に示すように、上記 第 2実施形態と同様に、 n型 GaN基板 41上に、 F方向にストライプ状（細長状）に延 びる光導波路を構成するリッジ部 42aを含む半導体層 42が形成されている。なお、 n 型 GaN基板 41は、本発明の「基板」の一例である。
[0107] ここで、第 3実施形態では、 n型 GaN基板 41および半導体層 42の矢印 E方向側の 端部近傍には、結晶欠陥の多レ、領域 60が形成されて!/、る。
[0108] また、光導波路を構成するリッジ部 42aと直交するように、共振器を構成する 2つの 劈開面 47および 48が形成されている。
[0109] また、 n型 GaN基板 41、半導体層 42および電流ブロック層 34には、上記第 2実施 形態と同様、 GaN系半導体レーザチップの矢印 E方向側の端部まで延びるように、 約 60 a mの矢印 D方向（矢印 E方向）の長さを有する劈開導入用段差 49aおよび 49 bが形成されている。なお、劈開導入用段差 49aおよび 49bは、本発明の「第 1の段 差」の一例である。
[0110] また、第 3実施形態では、 n型 GaN基板 41および n側電極 16には、上記第 2実施 形態と同様、 GaN系半導体レーザチップの裏面側から、光導波路を構成するリッジ 部 42aの延びる方向（F方向）に沿って、分離を行うための分離導入用段差 50aおよ び 50bがそれぞれ形成されている。なお、分離導入用段差 50aおよび 50bは、本発 明の「第 2の段差」の一例である。 [0111] なお、第 3実施形態のその他の構造は、上記第 2実施形態と同様である。
[0112] 図 17および図 18を参照して、第 3実施形態による GaN系半導体レーザチップのゥ ェハ状態での製造プロセス（ウェハプロセス）につ!/、て説明する。
[0113] まず、図 17に示すように、上記第 2実施形態と同様のプロセスを用いて、 n型 GaN 基板 41上に、 p側コンタクト層（図示せず）までを形成する。このとき、第 3実施形態で は、 n型 GaN基板 41の結晶欠陥の多い領域 60上に形成される半導体層 42の領域 も、結晶欠陥の多い領域 60となる。
[0114] そして、上記第 2実施形態と同様のプロセスを用いて、リッジ部 42aおよび p側電極
13を形成する。このとき、図 18に示すように、上記第 2実施形態と同様、所定の間隔
W8 ( =約 140 111)および W9 ( =約 260 111)の異なる 2つの間隔を交互に有する ように、複数のリッジ部 42aを形成する。
[0115] また、第 3実施形態では、 n型 GaN基板 41および半導体層 42の結晶欠陥の多い 領域 60が、異なる 2つの間隔のうちの大き!/、間隔 W9 (=約 260 μ m)を有するリッジ 部 42a (光導波路）間の中間位置に配置されるように、リッジ部 42a (光導波路)を形 成する。
[0116] なお、第 3実施形態のその他のウェハ状態での製造プロセス（ウェハプロセス）は、 上記第 2実施形態のウェハ状態での製造プロセスと同様である。
[0117] 図 17〜図 19を参照して、第 3実施形態による GaN系半導体レーザチップのウェハ プロセス以降の製造プロセス（チップ化プロセス）について説明する。
[0118] まず、上記第 2実施形態と同様のプロセスを用いて、図 18に示すように、ウェハの 半導体層 42側（上側）から、ストライプ状のリッジ部 42aの延びる方向（F方向）に沿つ て約 400 H mの間隔を隔てて、ダイヤモンドポイントまたはレーザ光などを用いてリツ ジ部 42aと直交する方向（矢印 D方向および矢印 E方向）に延びる第 1劈開導入用凹 部 49を形成する。なお、ウェハが劈開される前の状態では、第 1劈開導入用凹部 49 は、溝状に形成されている。
[0119] このとき、第 3実施形態では、第 1劈開導入用凹部 49は、第 1劈開導入用凹部 49 の矢印 D方向（矢印 E方向）の中央部が、 n型 GaN基板 41および半導体層 42の結 晶欠陥の多い領域 60の中央部に配置されるように形成される。 [0120] この状態で、上記第 2実施形態と同様のプロセスを用いて、図 19に示すように、ゥェ ハを、 GaN系半導体レーザチップが矢印 D方向（矢印 E方向）に 1列に配置されたバ 一状に形成する。この場合、リッジ部 42aに略平行に設けられた結晶欠陥の多い領 域 60は、他の領域と比べて機械的にもろぐ領域 60が延びる方向に割れやすい傾 向にある。し力もながら、第 1劈開導入用凹部 49を、領域 60を横切る形で実質的に 直交するように形成しているので、ウェハを第 1劈開導入用凹部 49に沿うように精度 よく劈開してバー状に形成することができる。
[0121] そして、上記第 2実施形態と同様のプロセスを用いて、バー状に劈開されたウェハ の n型 GaN基板 41 (図 17参照）の裏面側から、約 200 μ mの間隔で、ストライプ状の リッジ部 42aの延びる方向（F方向）に分離導入用凹部 50を形成する。
[0122] このとき、第 3実施形態では、約 140 mの間隔 W8 (図 18参照）を有するリッジ部 4 2a (光導波路）間、および、約 260 ^ 111の間隔 W9 (図 18参照）を有するリッジ部 42a ( 光導波路）間のそれぞれの中間位置に、分離導入用凹部 50を形成する。なお、バー 状に劈開されたウェハが分離される前の状態では、分離導入用凹部 50は、溝状に 形成されている。
[0123] なお、第 3実施形態のその他のウェハプロセス以降の製造プロセス（チップ化プロセ ス）は、上記第 2実施形態のウェハプロセス以降の製造プロセスと同様である。
[0124] 第 3実施形態では、上記のように、異なる 2つの間隔のうちの大きい間隔 W9 ( =約
260 m)を有する隣接するリッジ部 42a (光導波路）間の中間位置に、 n型 GaN基 板 41および半導体層 42の結晶欠陥の多い領域 60が位置するように、複数のリッジ 部 42a (光導波路）を形成することによって、リッジ部 42a (光導波路）を、 n型 GaN基 板 41および半導体層 42の結晶欠陥の多い領域 60から離れた位置に形成すること ができるので、 n型 GaN基板 41および半導体層 42の結晶欠陥力 リッジ部 42a (光 導波路）に伝播するのを抑制することができる。これにより、 GaN系半導体レーザチッ プの信頼性が低下するのを抑制することができる。
[0125] なお、第 3実施形態のその他の効果は、上記第 2実施形態と同様である。
[0126] (第 4実施形態）
図 20〜図 22を参照して、この第 4実施形態では、上記第 2実施形態と異なり、 GaN 系半導体レーザチップのウェハプロセス以降の製造プロセス（チップ化プロセス）にお いて、劈開面側から見た断面形状が、略台形形状または略三角形形状を有する第 1 劈開導入用凹部 (劈開導入用段差)を形成する場合について説明する。
[0127] この第 4実施形態による GaN系半導体レーザチップでは、図 20に示すように、上記 第 2実施形態と同様、 n型 GaN基板 91上に、 F方向にストライプ状（細長状）に延びる リッジ部 92a (光導波路）を含む半導体層 92が形成されている。なお、 n型 GaN基板 91は、本発明の「基板」の一例である。また、半導体層 92上には、 p側電極 13を覆う ように、約 300nmの厚みを有する SiO膜からなる電流ブロック層 94が形成されてい
2
る。また、光導波路を構成するリッジ部 92aと直交するように、共振器を構成する 2つ の劈開面 97および 98が形成されている。
[0128] ここで、第 4実施形態では、 GaN系半導体レーザチップの上面側に、約 50 μ mの 深さを有するとともに、劈開面 97側および 98側から見た断面形状が、略台形形状を 有するような劈開導入用段差 59aおよび 59b (第 1劈開導入用凹部 59)が形成されて いる。すなわち、図 20に示すように、劈開導入用段差 59aおよび 59bは、内側面が 半導体層 92側から斜め下方向に向力 て形成されるとともに、 n型 GaN基板 91に達 する位置 (深さ）において平坦な底部を有するように形成されている。なお、劈開導入 用段差 59aおよび 59bは、本発明の「第 1の段差」の一例である。
[0129] また、図 22に示すように、劈開導入用段差 59aおよび 59bは、平面的に見て、リツ ジ部 92aの延びる方向（F方向）にも、劈開面 97および 98の一部に段差部 97aおよ び 98aを有するような形状に形成されて!/、る。
[0130] また、図 21に示すように、 GaN系半導体レーザチップの上面側に、約 50 mの深 さを有するとともに、劈開面 97側および 98側から見た断面形状が、略三角形形状を 有するような劈開導入用段差 59cおよび 59d (第 1劈開導入用凹部 59)が形成されて いる。すなわち、図 21に示すように、劈開導入用段差 59cおよび 59dは、内側面が 半導体層 92側から斜め下方向に向かうとともに、最深部 (n型 GaN基板 91に達する） まで深さが単調に変化する斜面部を有するように形成されている。なお、劈開導入用 段差 59cおよび 59dを平面的に見た場合にも、劈開面 97および 98の一部に段差部 97bおよび 98b (図 22参照）を有するような形状に形成されている。なお、劈開導入 用段差 59cおよび 59dは、本発明の「第 1の段差」の一例である。
[0131] なお、第 4実施形態のその他の構造は、上記第 2実施形態と同様である。また、第 4 実施形態による GaN系半導体レーザチップの製造プロセス（ウェハプロセスおよびチ ップ化プロセス）は、上記第 2実施形態の製造プロセスと同様である。
[0132] 図 20〜図 24を参照して、第 4実施形態による GaN系半導体レーザチップの製造 プロセスによる効果について説明する。
[0133] まず、図 23に示すように、上記した第 2実施形態の製造プロセスと同様の製造プロ セスを用いて、略台形形状を有する第 1劈開導入用凹部 59をレーザスクライブ装置 により作製した。なお、第 1劈開導入用凹部 59の上部（上底）の長さは約 120 mで あり、左右の斜面部（内側面）の投影長さ L1および L2と、底部（下底）の長さ L3は全 て約 40 μ mずつに作製した。
[0134] この際、幅約 200 mの半導体レーザチップを得るために、ウエノヽに約 400 m周 期（図 20の矢印 F方向）で第 1劈開導入用凹部 59を作製したところ、長手方向（図 20 の矢印 D方向および矢印 E方向）に隣り合う第 1劈開導入用凹部 59間に、第 1劈開 導入用凹部 59同志をつなぐ形でクラックが多く観察された。このクラックは、その断面 が実質的に劈開面を形成するものであり、第 1劈開導入用凹部 59間のうちの約 40% 程度に上記クラックが発生していたので、劈開工程時の異常は観察されな力、つた。
[0135] また、第 1劈開導入用凹部 59の長手方向の長さ L0 ( = L1 + L2 + L3)を、約 50 m〜約 150 μ mまで変化させたウェハを複数作製した。ここで、 L0力 S約 80 μ m以上 の場合は、底部（下底）の長さ L3がより長く変化するのみであり、 L0が約 80 111の場 合には、第 1劈開導入用凹部 59は、図 21に示すような断面形状が略三角形 (V字形 の溝）となった。また、 L0力 S約 50 μ mの場合の断面形状は、上記約 80 μ mの場合の 断面形状と同様に略三角形であつたが、第 1劈開導入用凹部 59の深さ D (V字形の 溝の深さ）（図 21参照）は、約 20 H m〜約 30 μ mであった。
[0136] そして、図 24に示すように、第 1劈開導入用凹部 59の長手方向の長さ L0に対する 第 1劈開導入用凹部 59間のクラックの発生率およびバー状劈開後の良品率を調べ た。
[0137] 図 24を参照して、第 1劈開導入用凹部 59の長手方向の長さ L0は、約 50 m〜約 130 mが適切であることが確認された。すなわち、幅約 200 mの半導体レーザチ ップを得るためには、第 1劈開導入用凹部 59 (図 20参照）の端部からリッジ部 92a ( 図 20参照）までの長さが約 70 m以上確保されるのが好ましいのが確認された。
[0138] また、上記の略台形形状を有する第 1劈開導入用凹部 59 (図 22参照）を形成する ことによって、第 1劈開導入用凹部 59の端部をレーザ照射などにより形成する際のェ ネルギ一が、第 1劈開導入用凹部 59の底部をレーザ照射などにより形成する際のェ ネルギーよりも小さいために、第 1劈開導入用凹部 59の端部に近いリッジ部 92a (図 20参照）への悪影響が抑制されるとともに、リッジ部 92aの劣化を抑制することができ る。この結果、第 1劈開導入用凹部 59の長手方向の長さ L0 (図 22参照）をより長く形 成すること力 Sできる。なお、第 1劈開導入用凹部 59 (図 22参照）の左右の斜面部（内 側面）の角度 Θは、約 30° 〜約 60° の範囲で形成されるのが適正であり、半導体レ 一ザチップの厚みが約 100 m〜約 150 mの範囲では、第 1劈開導入用凹部 59 の深さ D (図 22参照）は、約 20 m〜約 60 μ mの範囲で形成される場合にレーザ特 性が良好な素子を得ることができた。
[0139] また、図 22に示すように、劈開導入用段差 59a (59c)および 59b (59d)を、劈開面 97および 98の一部にも段差部 97a (97b)および 98a (98b)を有するように構成する ことによって、たとえば、劈開後のバー状素子において、半導体レーザチップの出射 側端面および反射側端面に、端面コート膜 (単層膜または多層膜からなる絶縁膜） ( 図 22に破線で示す）を形成した場合に、端面コート膜が剥離するのを抑制することが できる。すなわち、完全な平坦面からなる出射側端面 (反射側端面）に薄膜を形成し た場合、一部の領域に発生した剥離が広範囲に広がる一方、上記のように、劈開面 97および 98の一部に段差部 97a (97b)および 98a (98b)が形成される場合は、薄 膜が段差部 97a (97b)および 98a (98b)にも強固に密着するために、端面コート膜 の剥離が隣接する半導体レーザチップへ伝播するのを阻止することができる。
[0140] また、このような段差部 97a (97b)および 98a (98b)が形成されることによって、 , 一状劈開時の機械的なストレスや、半導体レーザチップとして作動する際の熱的スト レスなどにより、端面コート膜 (破線で示す）が剥離するのを抑制することができる。
[0141] また、このような段差部 97a (97b)および 98a (98b)の凹凸（図 22の矢印 F方向の 段差部の深さ）については、端面コート膜との密着性の観点から、端面コート膜の厚 みの最小値 (たとえば約 50nm)と同じ程度の厚み以上が好ましい。一方、段差部 97 a (97b)および 98a (98b)の凹凸が大きくなり過ぎると、共振器長ずれが生じる場合 があるため、たとえば、半導体レーザチップを光ピックアップ装置に実装して使用する ことを考慮すると、共振器長のばらつきの許容範囲から約 5nm以下にするのが好ま しい。
[0142] なお、第 4実施形態のその他の効果は、上記第 2実施形態と同様である。
[0143] なお、今回開示された実施形態および実施例は、すべての点で例示であって制限 的なものではないと考えられるべきである。本発明の範囲は、上記した実施形態およ び実施例の説明ではなく特許請求の範囲によって示され、さらに特許請求の範囲と 均等の意味および範囲内でのすべての変更が含まれる。
[0144] たとえば、上記実施形態では、 GaN系半導体レーザチップに本発明を適用する例 を示したが、本発明はこれに限らず、 GaN系以外の半導体レーザ素子にも適用可能 である。
[0145] また、上記実施形態では、リッジ部（光導波路）を、 GaN系半導体レーザチップ (n 型 GaN基板）の中央部から一方側に距離 WO ( =約 30 μ m)寄った領域に形成した 例について説明した力 本発明はこれに限らず、リッジ部を、 GaN系半導体レーザチ ップの中央部から一方側に約 30 m以外の長さだけ寄った領域に形成してもよい。 この場合、リッジ部を、 GaN系半導体レーザチップの中央部から一方側に約 20 m 以上寄った領域に形成することが好ましい。このように構成すれば、一般的に用いら れる約 30 mの直径を有する金属線を、 GaN系半導体レーザチップの中心部にボ ンデイングした場合にも、リッジ部上に金属線がボンディングされるのを抑制すること ができるので、ボンディング時にリッジ部（光導波路）が損傷するのを抑制することが できる。
[0146] また、上記実施形態では、劈開導入用段差を、 n型 GaN基板、半導体層および電 流ブロック層に形成した例について示した力 本発明はこれに限らず、劈開導入用 段差を、 n型 GaN基板には形成せず、半導体層および電流ブロック層のみに形成し てもよい。 [0147] また、上記実施形態では、 GaN系半導体レーザチップのウェハプロセス以降の製 造プロセス (チップ化プロセス）において、第 1劈開導入用凹部を、第 1劈開導入用凹 部の中央部が、隣接するリッジ部 (光導波路）間の中間位置に配置されるように形成 した例について説明したが、本発明はこれに限らず、第 1劈開導入用凹部を、第 1劈 開導入用凹部の中央部が、隣接するリッジ部 (光導波路）間の中間位置以外の位置 に形成してもよい。この場合、第 1劈開導入用凹部を、リッジ部（光導波路)から所定 の間隔を隔てて形成すればょレ、。
[0148] また、上記第 3実施形態では、結晶欠陥の多!/、領域が直線状に形成された n型 Ga N基板を用いた例について示した力 S、本発明はこれに限らず、結晶欠陥の多い領域 が直線状以外の、たとえば、網目状に形成された n型 GaN基板を用いてもよい。
[0149] また、上記第 4実施形態では、劈開導入用段差 (第 1の段差)を、劈開面の一部に も段差部を有するように構成した例について示したが、本発明はこれに限らず、上記 のような劈開面の一部にも形成されている段差部を、上記第 4実施形態以外の上記 第 1〜第 3実施形態に形成するようにしてもよい。

Claims

請求の範囲
[1] 窒化物系半導体からなる基板と、
前記基板上に形成され、所定の方向に延びる光導波路が形成された窒化物系半 導体からなる半導体層とを備え、
前記光導波路は、前記半導体層の中央部から一方側に寄った領域に形成され、 前記光導波路の前記一方側とは反対側の領域に、前記光導波路から所定の距離 を隔てて、前記光導波路の端面の延長線上に、前記光導波路の延びる前記所定の 方向と交差する方向に延びるように、前記半導体層側から第 1の段差が形成されて いる、半導体レーザ素子。
[2] 前記第 1の段差は、前記半導体層側から前記基板に達する深さまで形成されてい る、請求項 1に記載の半導体レーザ素子。
[3] 前記第 1の段差は、前記光導波路の延びる前記所定の方向と交差する方向の幅が 上方に向力、つて大きくなるように形成されている、請求項 1に記載の半導体レーザ素 子。
[4] 前記半導体層上に形成された第 1電極層をさらに備え、
前記第 1電極層は、前記第 1の段差から所定の間隔を隔てて形成されている、請求 項 1に記載の半導体レーザ素子。
[5] 前記光導波路の延びる前記所定の方向に沿って、前記基板側から第 2の段差が形 成されている、請求項 1に記載の半導体レーザ素子。
[6] 前記第 2の段差は、前記光導波路の一方側の端面から他方側の端面までの長さと 実質的に同じ長さを有するように形成されている、請求項 5に記載の半導体レーザ素 子。
[7] 前記基板の下面上に第 2電極層をさらに備え、
前記第 2の段差は、前記第 2電極層側から前記基板下面の一部に達する深さを有 するように形成されている、請求項 5に記載の半導体レーザ素子。
[8] 前記光導波路の端面上に、前記光導波路の延びる前記所定の方向と交差する方 向に延びるように、前記基板側から第 3の段差が形成されている、請求項 1に記載の 半導体レーザ素子。
[9] 前記第 3の段差は、少なくとも前記光導波路または前記第 1の段差と対向する位置 に設けられている、請求項 8に記載の半導体レーザ素子。
[10] 前記第 3の段差は、前記光導波路の延びる前記所定の方向と交差する方向の一 方側の端面から他方側の端面までの長さと実質的に同じ長さを有するように形成さ れている、請求項 9に記載の半導体レーザ素子。
[11] 窒化物系半導体からなる基板上に、所定の方向に延びる複数の光導波路を含む 窒化物系半導体からなる半導体層を形成する工程と、
前記複数の光導波路間に、前記光導波路の延びる前記所定の方向と交差する方 向に延びるように、前記半導体層側から複数の第 1劈開導入用凹部を形成する工程 と、
前記複数の第 1劈開導入用凹部に沿って劈開を行う工程と、
半導体レーザ素子が、前記半導体層の中央部から一方側に寄った領域に前記光 導波路を有するように、前記光導波路の延びる前記所定の方向に沿って分離を行う 工程とを備えた、半導体レーザ素子の製造方法。
[12] 前記複数の光導波路を含む窒化物系半導体からなる半導体層を形成する工程は 、異なる 2つの間隔を交互に有するように、前記複数の光導波路を形成する工程を 含み、
前記第 1劈開導入用凹部を形成する工程は、前記異なる 2つの間隔のうちの大き い間隔を有する隣接する前記光導波路間に、前記第 1劈開導入用凹部を形成する 工程を含む、請求項 11に記載の半導体レーザ素子の製造方法。
[13] 前記第 1劈開導入用凹部を形成する工程は、前記半導体層側から前記基板に達 する深さまで前記第 1劈開導入用凹部を形成する工程を含む、請求項 11に記載の 半導体レーザ素子の製造方法。
[14] 前記第 1劈開導入用凹部を形成する工程は、前記光導波路の延びる前記所定の 方向と交差する方向の幅が上方に向かって大きくなるように前記第 1劈開導入用凹 部を形成する工程を含む、請求項 13に記載の半導体レーザ素子の製造方法。
[15] 前記複数の光導波路を形成する工程は、前記異なる 2つの間隔のうちの大きい間 隔を有する隣接する前記光導波路間に、前記基板および前記半導体層の少なくとも いずれか一方の結晶欠陥が多い領域が位置するように、 前記複数の光導波路を形成す る工程を含む、 請求項 1 2に記載の半導体レーザ素子の製造方法。
[16] 前記光導波路の延びる前記所定の方向に沿って分離を行う工程に先立って、 前記光 導波路の延びる前記所定の方向に沿って、 前記基板側から分離導入用凹部を形成する 工程をさらに備える、 請求項 1 1に記載の半導体レーザ素子の製造方法。
[17] 前記基板側から前記分離導入用凹部を形成する工程は、 前記光導波路の一方側の端 面から他方側の端面までの長さと実質的に同じ長さを有するように前記分離導入用凹 部を形成する工程を含む、 請求項 1 6に記載の半導体レーザ素子の製造方法。
[18] 前記複数の第 1劈開導入用凹部に沿って劈開を行う工程に先立って、 前記第 1劈開 導入用凹部の延びる前記所定の方向と同じ方向に延びるように、 前記基板の下面に第 2劈開導入用凹部をさらに形成する工程を備えた、 請求項 1 1に記載の半導体レーザ 素子の製造方法。
[19] 前記基板の下面に前記第 2劈開導入用凹部を形成する工程は、 少なくとも前記光導 波路または前記第 1劈開導入用凹部と対向する位置に前記第 2劈開導入用凹部を形成 する工程を含む、 請求項 1 8に記載の半導体レーザ素子の製造方法。
[20] 前記光導波路の延びる前記所定の方向に沿って分離を行う工程は、 前記半導体レー ザ素子が、 前記半導体層の中央部から前記一方側に寄つた領域に前記光導波路を有す るとともに、 前記光導波路の前記一方側とは反対側の領域に、 前記第 1劈開導入用凹 部を有するように分離を行う工程を含む、 請求項 1 1に記載の半導体レーザ素子の製 造方法。
訂正された用紙 （規則 91)
PCT/JP2007/064921 2006-07-31 2007-07-31 Semiconductor laser device and its manufacturing method Ceased WO2008016019A1 (en)

Priority Applications (2)

Application Number Priority Date Filing Date Title
CN200780001734XA CN101361238B (zh) 2006-07-31 2007-07-31 半导体激光元件及其制造方法
US12/090,334 US20090262771A1 (en) 2006-07-31 2007-07-31 Semiconductor laser device and method of manufacturing the same

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
JP2006208403 2006-07-31
JP2006-208403 2006-07-31
JP2007-197704 2007-07-30
JP2007197704A JP4948307B2 (ja) 2006-07-31 2007-07-30 半導体レーザ素子およびその製造方法

Publications (1)

Publication Number Publication Date
WO2008016019A1 true WO2008016019A1 (en) 2008-02-07

Family

ID=38997195

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/JP2007/064921 Ceased WO2008016019A1 (en) 2006-07-31 2007-07-31 Semiconductor laser device and its manufacturing method

Country Status (4)

Country Link
US (1) US20090262771A1 (ja)
JP (1) JP4948307B2 (ja)
CN (1) CN101361238B (ja)
WO (1) WO2008016019A1 (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2011077852A1 (ja) * 2009-12-25 2011-06-30 住友電気工業株式会社 Iii族窒化物半導体レーザ素子、及びiii族窒化物半導体レーザ素子を作製する方法

Families Citing this family (31)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4832221B2 (ja) * 2006-09-01 2011-12-07 パナソニック株式会社 半導体レーザ装置の製造方法
JP2009158647A (ja) * 2007-12-26 2009-07-16 Sharp Corp 窒化物系半導体レーザ素子およびその製造方法
DE102008009108A1 (de) * 2008-02-14 2009-08-20 Osram Opto Semiconductors Gmbh Verfahren zur Herstellung eines Halbleiterlasers sowie Halbleiterlaser
JP2010056105A (ja) * 2008-08-26 2010-03-11 Sanyo Electric Co Ltd 半導体レーザ素子およびその製造方法
JP5004989B2 (ja) * 2009-03-27 2012-08-22 シャープ株式会社 窒化物半導体発光素子及びその製造方法、並びに、半導体光学装置
JP4927121B2 (ja) * 2009-05-29 2012-05-09 シャープ株式会社 窒化物半導体ウェハ、窒化物半導体素子および窒化物半導体素子の製造方法
US20110001126A1 (en) * 2009-07-02 2011-01-06 Sharp Kabushiki Kaisha Nitride semiconductor chip, method of fabrication thereof, and semiconductor device
US20110042646A1 (en) * 2009-08-21 2011-02-24 Sharp Kabushiki Kaisha Nitride semiconductor wafer, nitride semiconductor chip, method of manufacture thereof, and semiconductor device
JP4924681B2 (ja) * 2009-09-10 2012-04-25 住友電気工業株式会社 Ｉｉｉ族窒化物半導体レーザ素子、及びｉｉｉ族窒化物半導体レーザ素子を作製する方法
JP4793489B2 (ja) * 2009-12-01 2011-10-12 住友電気工業株式会社 Ｉｉｉ族窒化物半導体レーザ素子を作製する方法
JP5131266B2 (ja) * 2009-12-25 2013-01-30 住友電気工業株式会社 Ｉｉｉ族窒化物半導体レーザ素子、及びｉｉｉ族窒化物半導体レーザ素子を作製する方法
JP5327154B2 (ja) * 2009-12-25 2013-10-30 住友電気工業株式会社 Ｉｉｉ族窒化物半導体レーザ素子、及びｉｉｉ族窒化物半導体レーザ素子を作製する方法
JP5625355B2 (ja) 2010-01-07 2014-11-19 住友電気工業株式会社 Ｉｉｉ族窒化物半導体レーザ素子、ｉｉｉ族窒化物半導体レーザ素子を作製する方法
JP5631179B2 (ja) * 2010-11-30 2014-11-26 住友電工デバイス・イノベーション株式会社 半導体装置の製造方法
US20120189029A1 (en) * 2010-12-07 2012-07-26 Rohm Co., Ltd. Semiconductor laser device
JP4971508B1 (ja) * 2011-01-21 2012-07-11 住友電気工業株式会社 Ｉｉｉ族窒化物半導体レーザ素子、及びｉｉｉ族窒化物半導体レーザ素子を作製する方法
JP2011211244A (ja) * 2011-07-27 2011-10-20 Sumitomo Electric Ind Ltd Ｉｉｉ族窒化物半導体レーザ素子、及びｉｉｉ族窒化物半導体レーザ素子を作製する方法
JP5961989B2 (ja) * 2011-12-02 2016-08-03 日亜化学工業株式会社 半導体レーザ素子及びその製造方法
DE102013220641A1 (de) * 2013-10-14 2015-04-16 Osram Opto Semiconductors Gmbh Halbleiterlaser mit einseitig verbreiterter Ridgestruktur
DE102014112902B4 (de) * 2014-09-08 2025-09-04 OSRAM Opto Semiconductors Gesellschaft mit beschränkter Haftung Verfahren zum Herstellen eines Laserchips
JP6303997B2 (ja) * 2014-11-28 2018-04-04 三菱電機株式会社 半導体レーザの製造方法
JP6430009B2 (ja) * 2015-07-07 2018-11-28 三菱電機株式会社 半導体素子の製造方法
JP6636357B2 (ja) * 2016-02-23 2020-01-29 スタンレー電気株式会社 半導体発光素子及びその製造方法
DE102017117136B4 (de) 2017-07-28 2022-09-22 OSRAM Opto Semiconductors Gesellschaft mit beschränkter Haftung Verfahren zur Herstellung einer Mehrzahl von Laserdioden und Laserdiode
CN117317810A (zh) * 2017-09-20 2023-12-29 松下控股株式会社 半导体激光元件
JP7332623B2 (ja) * 2018-11-30 2023-08-23 ヌヴォトンテクノロジージャパン株式会社 半導体レーザ装置
JP7200670B2 (ja) * 2018-12-27 2023-01-10 富士通オプティカルコンポーネンツ株式会社 光モジュール及びその製造方法
DE102019204188A1 (de) * 2019-03-27 2020-10-01 OSRAM Opto Semiconductors Gesellschaft mit beschränkter Haftung Kantenemittierende halbleiterlaserdiode und verfahren zur herstellung einer vielzahl von kantenemittierenden halbleiterlaserdioden
JP7336377B2 (ja) * 2019-12-12 2023-08-31 シャープ福山レーザー株式会社 半導体レーザ素子
CN115917897B (zh) * 2020-06-23 2026-05-26 新唐科技日本株式会社 半导体激光元件的制造方法、半导体激光元件
CN122232066B (zh) * 2026-05-14 2026-07-24 度亘核芯光电技术(苏州)股份有限公司 裂片装置及其裂片方法

Citations (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5898994A (ja) * 1981-12-09 1983-06-13 Hitachi Ltd 半導体レ−ザ
JPH06310814A (ja) * 1993-04-27 1994-11-04 Nec Kansai Ltd 半導体レーザダイオード装置
JPH09129965A (ja) * 1995-10-31 1997-05-16 Sharp Corp 半導体レーザ素子および半導体レーザ装置
JPH09172223A (ja) * 1995-12-19 1997-06-30 Sony Corp 半導体装置と半導体装置の製造方法
JPH11251265A (ja) * 1998-03-06 1999-09-17 Sony Corp 半導体装置およびその製造方法ならびに半導体装置製造用基板
JPH11251682A (ja) * 1998-03-04 1999-09-17 Hitachi Ltd 半導体光素子
JP2001176823A (ja) * 1999-12-17 2001-06-29 Sharp Corp 窒化物半導体チップの製造方法
JP2003017791A (ja) * 2001-07-03 2003-01-17 Sharp Corp 窒化物半導体素子及びこの窒化物半導体素子の製造方法
JP2003174228A (ja) * 2001-12-07 2003-06-20 Sanyo Electric Co Ltd 窒化物系半導体レーザ素子の製造方法および窒化物系半導体レーザ素子
JP2003179291A (ja) * 2001-12-11 2003-06-27 Hitachi Ltd 半導体レーザ素子

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS62190892A (ja) * 1986-02-18 1987-08-21 Matsushita Electric Ind Co Ltd 半導体レ−ザ装置の製造方法
ID16181A (id) * 1995-12-25 1997-09-11 Sony Corp Alat semi konduktor dengan permukaan terbelah
US7205578B2 (en) * 2000-02-15 2007-04-17 Osram Gmbh Semiconductor component which emits radiation, and method for producing the same
TWI347054B (en) * 2003-07-11 2011-08-11 Nichia Corp Nitride semiconductor laser device and method of manufacturing the nitride semiconductor laser device
JP4622335B2 (ja) * 2003-08-04 2011-02-02 日亜化学工業株式会社 半導体レーザ素子

Patent Citations (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5898994A (ja) * 1981-12-09 1983-06-13 Hitachi Ltd 半導体レ−ザ
JPH06310814A (ja) * 1993-04-27 1994-11-04 Nec Kansai Ltd 半導体レーザダイオード装置
JPH09129965A (ja) * 1995-10-31 1997-05-16 Sharp Corp 半導体レーザ素子および半導体レーザ装置
JPH09172223A (ja) * 1995-12-19 1997-06-30 Sony Corp 半導体装置と半導体装置の製造方法
JPH11251682A (ja) * 1998-03-04 1999-09-17 Hitachi Ltd 半導体光素子
JPH11251265A (ja) * 1998-03-06 1999-09-17 Sony Corp 半導体装置およびその製造方法ならびに半導体装置製造用基板
JP2001176823A (ja) * 1999-12-17 2001-06-29 Sharp Corp 窒化物半導体チップの製造方法
JP2003017791A (ja) * 2001-07-03 2003-01-17 Sharp Corp 窒化物半導体素子及びこの窒化物半導体素子の製造方法
JP2003174228A (ja) * 2001-12-07 2003-06-20 Sanyo Electric Co Ltd 窒化物系半導体レーザ素子の製造方法および窒化物系半導体レーザ素子
JP2003179291A (ja) * 2001-12-11 2003-06-27 Hitachi Ltd 半導体レーザ素子

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2011077852A1 (ja) * 2009-12-25 2011-06-30 住友電気工業株式会社 Iii族窒化物半導体レーザ素子、及びiii族窒化物半導体レーザ素子を作製する方法
JP2011135015A (ja) * 2009-12-25 2011-07-07 Sumitomo Electric Ind Ltd Ｉｉｉ族窒化物半導体レーザ素子、及びｉｉｉ族窒化物半導体レーザ素子を作製する方法
US8401048B2 (en) 2009-12-25 2013-03-19 Sumitomo Electric Industries, Ltd. Group-III nitride semiconductor laser device, and method of fabricating group-III nitride semiconductor laser device
US8772064B2 (en) 2009-12-25 2014-07-08 Sumitomo Electric Industries, Ltd. Group-III nitride semiconductor laser device, and method of fabricating group-III nitride semiconductor laser device

Also Published As

Publication number Publication date
CN101361238B (zh) 2010-11-03
JP4948307B2 (ja) 2012-06-06
CN101361238A (zh) 2009-02-04
US20090262771A1 (en) 2009-10-22
JP2008060555A (ja) 2008-03-13

Similar Documents

Publication Publication Date Title
JP4948307B2 (ja) 半導体レーザ素子およびその製造方法
CN101499621B (zh) 半导体激光元件
CN101316026B (zh) 氮化物半导体激光器芯片及其制造方法
US11309688B2 (en) Nitride semiconductor light-emitting element, method for manufacturing nitride semiconductor light-emitting element, and nitride semiconductor light-emitting device
CN1983751B (zh) 氮化物半导体激光元件及其制造方法
US7924898B2 (en) Nitride based semiconductor laser device with oxynitride protective coatings on facets
US8030677B2 (en) Semiconductor light emitting element and method for manufacturing same
KR20050009271A (ko) 멀티 빔형 반도체 레이저, 반도체 발광 소자 및 반도체 장치
US20130122693A1 (en) Nitride compound semiconductor element and production method therefor
US20110013659A1 (en) Semiconductor laser device and method of manufacturing the same
JP3650000B2 (ja) 窒化物系半導体レーザ素子および窒化物半導体レーザ装置の製造方法
JP2009099959A (ja) 窒化物系半導体レーザ素子
JP2009123939A (ja) 窒化物系半導体素子およびその製造方法
CN1333501C (zh) 半导体器件及其制造方法
US20080240187A1 (en) Semiconductor laser device and method of manufacturing the same
EP3493338B1 (en) Semiconductor light-emitting element and method for manufacturing semiconductor light-emitting element
WO2008047751A1 (en) Nitride semiconductor laser device and its manufacturing method
JP2007103460A (ja) 半導体レーザ素子およびその製造方法
JPWO2004086580A1 (ja) 半導体レーザおよびその製造方法
JP4960777B2 (ja) 端面発光型半導体レーザチップ
WO2023281848A1 (ja) 半導体レーザ素子
JP4771801B2 (ja) 半導体レーザ素子
JP2008311547A (ja) 半導体レーザ素子及び製造方法
JP4964027B2 (ja) 窒化物系半導体レーザ素子の作製方法
US20250309607A1 (en) Semiconductor element, method for manufacturing semiconductor element, light-emitting device, and method for manufacturing light-emitting device

Legal Events

Date Code Title Description
WWE Wipo information: entry into national phase

Ref document number: 200780001734.X

Country of ref document: CN

WWE Wipo information: entry into national phase

Ref document number: 12090334

Country of ref document: US

121 Ep: the epo has been informed by wipo that ep was designated in this application

Ref document number: 07791606

Country of ref document: EP

Kind code of ref document: A1

NENP Non-entry into the national phase

Ref country code: DE

NENP Non-entry into the national phase

Ref country code: RU

122 Ep: pct application non-entry in european phase

Ref document number: 07791606

Country of ref document: EP

Kind code of ref document: A1