WO2006077343A1 - Dispositif semi-conducteur a heterojonctions et a structure inter-digitee - Google Patents
Dispositif semi-conducteur a heterojonctions et a structure inter-digitee Download PDFInfo
- Publication number
- WO2006077343A1 WO2006077343A1 PCT/FR2006/050021 FR2006050021W WO2006077343A1 WO 2006077343 A1 WO2006077343 A1 WO 2006077343A1 FR 2006050021 W FR2006050021 W FR 2006050021W WO 2006077343 A1 WO2006077343 A1 WO 2006077343A1
- Authority
- WO
- WIPO (PCT)
- Prior art keywords
- semiconductor
- layer
- amorphous
- amorphous semiconductor
- substrate
- Prior art date
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 286
- 239000000758 substrate Substances 0.000 claims abstract description 118
- 238000001465 metallisation Methods 0.000 claims description 102
- 238000000151 deposition Methods 0.000 claims description 54
- 238000000034 method Methods 0.000 claims description 49
- 238000005530 etching Methods 0.000 claims description 31
- 238000002161 passivation Methods 0.000 claims description 29
- 230000008021 deposition Effects 0.000 claims description 23
- 239000004020 conductor Substances 0.000 claims description 19
- 230000003667 anti-reflective effect Effects 0.000 claims description 15
- 238000004140 cleaning Methods 0.000 claims description 12
- 229910021419 crystalline silicon Inorganic materials 0.000 claims description 12
- 229910052710 silicon Inorganic materials 0.000 claims description 12
- 239000010703 silicon Substances 0.000 claims description 12
- 229910052581 Si3N4 Inorganic materials 0.000 claims description 11
- 238000007650 screen-printing Methods 0.000 claims description 11
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 claims description 11
- KRHYYFGTRYWZRS-UHFFFAOYSA-N Fluorane Chemical compound F KRHYYFGTRYWZRS-UHFFFAOYSA-N 0.000 claims description 10
- XLOMVQKBTHCTTD-UHFFFAOYSA-N Zinc monoxide Chemical compound [Zn]=O XLOMVQKBTHCTTD-UHFFFAOYSA-N 0.000 claims description 10
- GNFTZDOKVXKIBK-UHFFFAOYSA-N 3-(2-methoxyethoxy)benzohydrazide Chemical compound COCCOC1=CC=CC(C(=O)NN)=C1 GNFTZDOKVXKIBK-UHFFFAOYSA-N 0.000 claims description 8
- 229910052782 aluminium Inorganic materials 0.000 claims description 8
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 claims description 8
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 claims description 7
- 229910000510 noble metal Inorganic materials 0.000 claims description 7
- 229910052814 silicon oxide Inorganic materials 0.000 claims description 7
- FGUUSXIOTUKUDN-IBGZPJMESA-N C1(=CC=CC=C1)N1C2=C(NC([C@H](C1)NC=1OC(=NN=1)C1=CC=CC=C1)=O)C=CC=C2 Chemical compound C1(=CC=CC=C1)N1C2=C(NC([C@H](C1)NC=1OC(=NN=1)C1=CC=CC=C1)=O)C=CC=C2 FGUUSXIOTUKUDN-IBGZPJMESA-N 0.000 claims description 6
- 229910003437 indium oxide Inorganic materials 0.000 claims description 5
- PJXISJQVUVHSOJ-UHFFFAOYSA-N indium(iii) oxide Chemical compound [O-2].[O-2].[O-2].[In+3].[In+3] PJXISJQVUVHSOJ-UHFFFAOYSA-N 0.000 claims description 5
- XOLBLPGZBRYERU-UHFFFAOYSA-N tin dioxide Chemical compound O=[Sn]=O XOLBLPGZBRYERU-UHFFFAOYSA-N 0.000 claims description 5
- 229910001887 tin oxide Inorganic materials 0.000 claims description 5
- 239000011787 zinc oxide Substances 0.000 claims description 5
- 230000008030 elimination Effects 0.000 claims description 4
- 238000003379 elimination reaction Methods 0.000 claims description 4
- 229910021421 monocrystalline silicon Inorganic materials 0.000 claims description 3
- 229910021420 polycrystalline silicon Inorganic materials 0.000 claims description 3
- 239000010409 thin film Substances 0.000 claims description 2
- 229910052755 nonmetal Inorganic materials 0.000 claims 1
- 229910021417 amorphous silicon Inorganic materials 0.000 description 20
- 238000004519 manufacturing process Methods 0.000 description 14
- 239000000463 material Substances 0.000 description 13
- 238000000623 plasma-assisted chemical vapour deposition Methods 0.000 description 12
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 10
- 229910052751 metal Inorganic materials 0.000 description 7
- 239000002184 metal Substances 0.000 description 7
- 229910052709 silver Inorganic materials 0.000 description 6
- 239000004332 silver Substances 0.000 description 6
- 238000004518 low pressure chemical vapour deposition Methods 0.000 description 5
- 238000005215 recombination Methods 0.000 description 5
- 230000006798 recombination Effects 0.000 description 5
- MHAJPDPJQMAIIY-UHFFFAOYSA-N Hydrogen peroxide Chemical compound OO MHAJPDPJQMAIIY-UHFFFAOYSA-N 0.000 description 4
- 238000004070 electrodeposition Methods 0.000 description 4
- 238000005516 engineering process Methods 0.000 description 4
- 230000008020 evaporation Effects 0.000 description 4
- 238000001704 evaporation Methods 0.000 description 4
- 238000010329 laser etching Methods 0.000 description 4
- 238000004544 sputter deposition Methods 0.000 description 4
- 239000002800 charge carrier Substances 0.000 description 3
- 238000010292 electrical insulation Methods 0.000 description 3
- 229910052698 phosphorus Inorganic materials 0.000 description 3
- QGZKDVFQNNGYKY-UHFFFAOYSA-N Ammonia Chemical compound N QGZKDVFQNNGYKY-UHFFFAOYSA-N 0.000 description 2
- ZOXJGFHDIHLPTG-UHFFFAOYSA-N Boron Chemical compound [B] ZOXJGFHDIHLPTG-UHFFFAOYSA-N 0.000 description 2
- VEXZGXHMUGYJMC-UHFFFAOYSA-N Hydrochloric acid Chemical compound Cl VEXZGXHMUGYJMC-UHFFFAOYSA-N 0.000 description 2
- OAICVXFJPJFONN-UHFFFAOYSA-N Phosphorus Chemical compound [P] OAICVXFJPJFONN-UHFFFAOYSA-N 0.000 description 2
- 229910052796 boron Inorganic materials 0.000 description 2
- 239000008367 deionised water Substances 0.000 description 2
- 229910021641 deionized water Inorganic materials 0.000 description 2
- 230000006866 deterioration Effects 0.000 description 2
- 238000001312 dry etching Methods 0.000 description 2
- 238000002955 isolation Methods 0.000 description 2
- 239000011574 phosphorus Substances 0.000 description 2
- 230000008646 thermal stress Effects 0.000 description 2
- XLYOFNOQVPJJNP-UHFFFAOYSA-N water Chemical compound O XLYOFNOQVPJJNP-UHFFFAOYSA-N 0.000 description 2
- 238000001039 wet etching Methods 0.000 description 2
- 239000005083 Zinc sulfide Substances 0.000 description 1
- 238000010306 acid treatment Methods 0.000 description 1
- 229910021529 ammonia Inorganic materials 0.000 description 1
- 230000015556 catabolic process Effects 0.000 description 1
- 238000011109 contamination Methods 0.000 description 1
- 238000006731 degradation reaction Methods 0.000 description 1
- 230000008642 heat stress Effects 0.000 description 1
- 238000010438 heat treatment Methods 0.000 description 1
- 230000001771 impaired effect Effects 0.000 description 1
- 238000009413 insulation Methods 0.000 description 1
- ORUIBWPALBXDOA-UHFFFAOYSA-L magnesium fluoride Chemical compound [F-].[F-].[Mg+2] ORUIBWPALBXDOA-UHFFFAOYSA-L 0.000 description 1
- 229910001635 magnesium fluoride Inorganic materials 0.000 description 1
- 229910021424 microcrystalline silicon Inorganic materials 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 229920001721 polyimide Polymers 0.000 description 1
- 239000009719 polyimide resin Substances 0.000 description 1
- 238000002360 preparation method Methods 0.000 description 1
- 238000011282 treatment Methods 0.000 description 1
- 229910052984 zinc sulfide Inorganic materials 0.000 description 1
- DRDVZXDWVBGGMH-UHFFFAOYSA-N zinc;sulfide Chemical compound [S-2].[Zn+2] DRDVZXDWVBGGMH-UHFFFAOYSA-N 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
- H01L31/0248—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by their semiconductor bodies
- H01L31/0352—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by their semiconductor bodies characterised by their shape or by the shapes, relative sizes or disposition of the semiconductor regions
- H01L31/035272—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by their semiconductor bodies characterised by their shape or by the shapes, relative sizes or disposition of the semiconductor regions characterised by at least one potential jump barrier or surface barrier
- H01L31/03529—Shape of the potential jump barrier or surface barrier
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
- H01L31/02—Details
- H01L31/0224—Electrodes
- H01L31/022408—Electrodes for devices characterised by at least one potential jump barrier or surface barrier
- H01L31/022425—Electrodes for devices characterised by at least one potential jump barrier or surface barrier for solar cells
- H01L31/022433—Particular geometry of the grid contacts
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
- H01L31/02—Details
- H01L31/0224—Electrodes
- H01L31/022408—Electrodes for devices characterised by at least one potential jump barrier or surface barrier
- H01L31/022425—Electrodes for devices characterised by at least one potential jump barrier or surface barrier for solar cells
- H01L31/022441—Electrode arrangements specially adapted for back-contact solar cells
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
- H01L31/0248—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by their semiconductor bodies
- H01L31/0256—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by their semiconductor bodies characterised by the material
- H01L31/0264—Inorganic materials
- H01L31/028—Inorganic materials including, apart from doping material or other impurities, only elements of Group IV of the Periodic System
- H01L31/0288—Inorganic materials including, apart from doping material or other impurities, only elements of Group IV of the Periodic System characterised by the doping material
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
- H01L31/04—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof adapted as photovoltaic [PV] conversion devices
- H01L31/06—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof adapted as photovoltaic [PV] conversion devices characterised by at least one potential-jump barrier or surface barrier
- H01L31/072—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof adapted as photovoltaic [PV] conversion devices characterised by at least one potential-jump barrier or surface barrier the potential barriers being only of the PN heterojunction type
- H01L31/0745—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof adapted as photovoltaic [PV] conversion devices characterised by at least one potential-jump barrier or surface barrier the potential barriers being only of the PN heterojunction type comprising a AIVBIV heterojunction, e.g. Si/Ge, SiGe/Si or Si/SiC solar cells
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
- H01L31/04—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof adapted as photovoltaic [PV] conversion devices
- H01L31/06—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof adapted as photovoltaic [PV] conversion devices characterised by at least one potential-jump barrier or surface barrier
- H01L31/072—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof adapted as photovoltaic [PV] conversion devices characterised by at least one potential-jump barrier or surface barrier the potential barriers being only of the PN heterojunction type
- H01L31/0745—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof adapted as photovoltaic [PV] conversion devices characterised by at least one potential-jump barrier or surface barrier the potential barriers being only of the PN heterojunction type comprising a AIVBIV heterojunction, e.g. Si/Ge, SiGe/Si or Si/SiC solar cells
- H01L31/0747—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof adapted as photovoltaic [PV] conversion devices characterised by at least one potential-jump barrier or surface barrier the potential barriers being only of the PN heterojunction type comprising a AIVBIV heterojunction, e.g. Si/Ge, SiGe/Si or Si/SiC solar cells comprising a heterojunction of crystalline and amorphous materials, e.g. heterojunction with intrinsic thin layer or HIT® solar cells; solar cells
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
- H01L31/18—Processes or apparatus specially adapted for the manufacture or treatment of these devices or of parts thereof
- H01L31/20—Processes or apparatus specially adapted for the manufacture or treatment of these devices or of parts thereof such devices or parts thereof comprising amorphous semiconductor materials
- H01L31/202—Processes or apparatus specially adapted for the manufacture or treatment of these devices or of parts thereof such devices or parts thereof comprising amorphous semiconductor materials including only elements of Group IV of the Periodic System
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
- Y02E—REDUCTION OF GREENHOUSE GAS [GHG] EMISSIONS, RELATED TO ENERGY GENERATION, TRANSMISSION OR DISTRIBUTION
- Y02E10/00—Energy generation through renewable energy sources
- Y02E10/50—Photovoltaic [PV] energy
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
- Y02P—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN THE PRODUCTION OR PROCESSING OF GOODS
- Y02P70/00—Climate change mitigation technologies in the production process for final industrial or consumer products
- Y02P70/50—Manufacturing or production processes characterised by the final manufactured product
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- Electromagnetism (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Sustainable Energy (AREA)
- Life Sciences & Earth Sciences (AREA)
- Sustainable Development (AREA)
- Inorganic Chemistry (AREA)
- Manufacturing & Machinery (AREA)
- Chemical & Material Sciences (AREA)
- Photovoltaic Devices (AREA)
- Junction Field-Effect Transistors (AREA)
Abstract
L'invention se rapporte à un dispositif semi-conducteur (100) comportant sur au moins une face (3) d'un substrat semi-conducteur (1) cristallin, au moins une première région (6) de semi-conducteur amorphe dopée par un premier type de conductivité. Le substrat semi-conducteur (1) comporte sur la même face (3) au moins une seconde région (7a, 7b) de semi-conducteur amorphe dopée d'un second type de conductivité, opposé au premier type de conductivité. La première région (6) de semi-conducteur amorphe, isolée de la seconde région (7a, 7b) de semi-conducteur amorphe par au moins une région diélectrique (8a, 8b, 8c, 8d) en contact avec le substrat semi-conducteur (1), et la seconde région (7a, 7b) de semi-conducteur amorphe forment une structure inter-digitée.
Description
DISPOSITIF SEMI-CONDUCTEtJR A HETEROJONCTIONS ET A STRUCTtJRE INTER-DIGITÉE
DESCRIPTION
DOMAINE TECHNIQUE
La présente invention se rapporte à un dispositif semi-conducteur à hétérojonctions et à structure inter-digitée placée sur une couche semi- conductrice du dispositif, et au procédé pour sa fabrication . Un tel dispositif peut être, par exemple, une cellule solaire possédant une structure inter- digitée intégrant des hétérojonctions , et le procédé convient particulièrement à la réalisation de ce type de cellules solaires , sur silicium en couche mince .
ÉTAT DE LA TECHNIQUE ANTERIEURE
Actuellement , plusieurs types de technologie sont utilisés pour la réalisation de dispositifs à semi-conducteurs . Dans la fabrication des cellules solaires , deux types de technologie sont principalement utilisés : les cellules à homojonctions , et les cellules à hétérojonctions .
Dans le brevet US 4 234 352 , une cellule solaire à homojonctions et à structure inter-digitée y est décrite . Cette cellule comporte un substrat en silicium cristallin . Ce substrat comprend deux faces opposées . L' une des faces , dite face avant , est destinée à recevoir la lumière, alors que l' autre face comporte une pluralité de régions dopées N ou P . Ces régions sont placées de manière à avoir des alignements
inter-digités de régions identiquement dopées . Les brevets US 6 333 457 et US 6 452 090 décrivent également des cellules solaires à homojonctions de structure identique . Une méthode de fabrication de surface de points de contact pour une cellule solaire à structure inter-digitée et à homojonctions est exposée dans le brevet US 4 927 770.
Un dispositif semi-conducteur utilisant une structure inter-digitée à homojonctions est également décrit dans le brevet US 6 426 235. Ce dispositif comporte un substrat de silicium cristallin d' un premier type de conductivité sur lequel sont fabriquées une couche de silicium cristallin dopée du premier type de conductivité, et une couche de silicium cristallin dopée d' un second type de conductivité opposé au premier type de conductivité empilées . L' une des deux couches est ensuite gravée de manière à former une structure inter-digitée pouvant recevoir des électrodes .
La demande de brevet EP-A2-0 776 051 décrit une cellule solaire présentant une géométrie similaire . Un substrat de silicium d' un premier type de conductivité comporte deux faces principales opposées dopées du premier type de conductivité . Des contacts ohmiques en aluminium sont disposés sur une de ces faces selon une structure inter-digitée , deux contacts voisins étant séparés par une distance environ égale à leur largeur . Un dopage d' un second type de conductivité opposé au premier type de conductivité est alors réalisé sur ces contacts ohmiques .
La demande de brevet français FR 2 854 497 décrit un procédé de réalisation d' un dispositif semi¬ conducteur à métallisations auto-alignées . Le dispositif comprend un substrat de silicium cristallin . Ce substrat comporte deux faces principales opposées . Un dopage d' un premier type de conductivité est réalisé sur une de ces faces . Des fenêtres sont ensuite gravées sur cette face . La gravure réalisée étant plus profonde que l' épaisseur du dopage, les fenêtres permettent de réaliser des dopages d' un second type de conductivité opposé au premier type de conductivité dans les zones du substrat ainsi découvertes . Des métallisations viennent ensuite en contact avec ces régions dopées . Là encore, on obtient une structure inter-digitée à homojonctions .
Toutes les cellules citées précédemment utilisent une structure inter-digitée à homojonctions . L' inconvénient majeur de ce type de structure, notamment pour la réalisation de cellules solaires , est le fort budget thermique utilisé pendant le procédé de fabrication . Donc, pour réaliser de bonnes cellules inter-digitées à homojonctions , il est nécessaire d' avoir des matériaux semi-conducteurs possédant une bonne durée de vie, et qui la conserve tout au long du procédé de fabrication . Or, ce type de matériau est le plus souvent très cher et donc peu compatible avec l' obtention de cellules solaires à bas coût . Compte tenu du fort budget thermique utilisé, l' utilisation de pâtes de sérigraphie dites « haute température » est également nécessaire .
De plus , la structure inter-digitée est d' autant plus efficace que l' épaisseur du semi¬ conducteur est faible . Or, utiliser un procédé de fabrication utilisant un fort budget thermique induit un grand stress thermique dans le matériau, et donc augmente le risque de détérioration lors du procédé de fabrication .
Le principe de l' hétérojonction amorphe / cristallin est déjà connu . Des cellules solaires reprenant ce principe ont déjà été brevetées .
Le principe de ce type de cellule est d' utiliser un substrat de semi-conducteur cristallin dopé d' un premier type de conductivité . Sur une de ses faces , un semi-conducteur amorphe dopé d' un second type de conductivité opposé au premier type de conductivité, vient alors en contact . On obtient alors une jonction PN appelée hétérojonction, car les deux semiconducteurs utilisés sont de composition atomique différente et n' ont pas la même largeur de bande interdite . Il suffit alors de réaliser une électrode transparente sur une première face de la jonction et , sur une seconde face opposée à cette première face, de réaliser une électrode de contact ohmique pour obtenir une cellule solaire à hétérojonction . Par rapport aux cellules à homojonctions , il y a tout d' abord un avantage de coût car le procédé de fabrication est réalisé à basse température . Cela permet d' éviter les inconvénients décrits précédemment apparaissant lors des procédés à haute température . Cette technologie permet également de fabriquer des cellules plus fines sans risque de stress thermique, et
donc de détérioration . Enfin, lorsque les semiconducteurs utilisés sont du silicium, cette structure à hétérojonction permet d' utiliser une variété plus large de silicium cristallin car il n' y a pas de dégradation de la durée de vie liée aux traitements thermiques à haute température .
Le brevet US 5 066 340 décrit une cellule solaire à hétérojonction . Celle-ci comporte une jonction PN formée par un substrat de silicium cristallin d' un premier type de conductivité et une couche de silicium amorphe d' un second type de conductivité, opposé au premier type de conductivité, réalisée sur une des faces du substrat cristallin . Cette cellule intègre également , entre le substrat cristallin et la couche de silicium amorphe, une couche de silicium microcristallin intrinsèque .
Le brevet US 5 213 628 décrit également une cellule solaire à hétérojonction . Comme dans le brevet US 5 066 340 , cette cellule comporte une hétérojonction formée par un substrat de silicium cristallin d' un premier type de conductivité et une couche de silicium amorphe d' un second type de conductivité, opposé au premier type de conductivité, réalisée sur une des faces du substrat cristallin . Cette cellule intègre, entre le substrat cristallin et la couche de silicium amorphe, une couche de silicium amorphe intrinsèque .
L' inconvénient majeur de ces cellules à hétérojonction est de n' avoir qu' une seule structure de connexion possible : une électrode du côté du silicium amorphe et une électrode du côté du silicium cristallin .
Le document WO 03/083955 décrit un dispositif semi-conducteur comportant , sur une face d' un substrat semi-conducteur cristallin, une première région de semi-conducteur amorphe dopée N et une seconde région de semi-conducteur amorphe dopée P . La première région de semi-conducteur amorphe et la seconde région de semi-conducteur amorphe forment une structure inter-digitée . Une couche semi-conductrice intrinsèque est disposée entre le substrat et les régions de semi-conducteur amorphe pour réaliser la passivation de la surface du substrat . Une couche isolante en résine de polyimide est disposée entre les régions de semi-conducteur amorphe, sur la couche semi- conductrice intrinsèque, permettant de réaliser l' isolation électrique entre les régions de semi¬ conducteur amorphe . Dans ce dispositif, l' isolation électrique et la passivation de surface nécessitent deux couches différentes car le matériau de la couche isolante n' est compatible avec un rôle de passivation de surface .
EXPOSÉ DE I/ INVENTION
La présente invention a pour but de proposer un dispositif semi-conducteur à hétérojonctions qui ne présente pas l' inconvénient mentionné ci-dessus , à savoir être limité par une structure de connexion comprenant une électrode sur deux faces principales opposées du dispositif, et qui propose une structure plus simple et mieux isolée électriquement que les dispositifs semi-conducteur à structure inter-digitée existants .
Pour atteindre ces buts , la présente invention propose un dispositif semi-conducteur, comportant sur au moins une face d' un substrat semi¬ conducteur cristallin, au moins une première région de semi-conducteur amorphe dopée par un premier type de conductivité, le substrat semi-conducteur comportant sur la même face au moins une seconde région de semi¬ conducteur amorphe dopée d' un second type de conductivité, opposé au premier type de conductivité, la première région de semi-conducteur amorphe, isolée de la seconde région de semi-conducteur amorphe par au moins une région diélectrique en contact avec le substrat semi-conducteur, et la seconde région de semiconducteur amorphe formant une structure inter-digitée . Ainsi, au lieu d' utiliser un dispositif semi-conducteur à hétérojonctions ne présentant pas les avantages d' une structure inter-digitée, on utilise un dispositif semi-conducteur à hétérojonctions et à structure inter-digitée, cumulant à la fois les avantages d' une structure à hétérojonctions par rapport à une structure à homojonctions , et les avantages d' une structure inter-digitée, jusqu' alors utilisée uniquement dans des dispositifs semi-conducteur à homojonctions . De plus , les régions de diélectrique entre les régions amorphes s ' étendent jusqu' au substrat , assurant à la fois l' isolation électrique entre les régions amorphes et la passivation de la surface du substrat , offrant une structure plus simple et une meilleure isolation électrique entre les régions de
semi-conducteur amorphe par rapport aux dispositifs existants .
Les régions de diélectrique peuvent être de l' oxyde de silicium, du nitrure de silicium ou du silicium cristallin amorphe .
Il est préférable qu' au moins une première zone de métallisation soit en contact avec la première région de semi-conducteur amorphe et qu' au moins une seconde zone de métallisation soit en contact avec la seconde région de semi-conducteur amorphe, afin de pouvoir connecter le dispositif à un environnement extérieur .
On peut également envisager qu' au moins une première zone d' oxyde thermique conducteur se trouve entre la première zone de métallisation et la première région de semi-conducteur amorphe et en ce qu' au moins une seconde zone d' oxyde thermique conducteur se trouve entre la seconde zone de métallisation et la seconde région de semi-conducteur amorphe . Ces zones d' oxyde thermique conducteur permettent d' assurer une meilleure résistivité de contact entre les zones de métallisation et les régions de semi-conducteur amorphe .
Dans ce cas , les zones d' oxyde thermique conducteur peuvent être en oxyde d' étain et d' indium ou en oxyde de zinc .
Les zones de métallisation peuvent être réalisées à base d' un métal noble tel que l' argent , ou à base d' aluminium.
Le substrat semi-conducteur peut comporter sur une autre face, opposée à la face ayant la structure inter-digitée, une couche de passivation de
surface recouverte d' une couche antiréflective . La couche de passivation de surface permet de repousser les porteurs de charge et la couche antiréflective permet de piéger au maximum les photons qui entrent dans le dispositif .
La couche de passivation de surface peut être en semi-conducteur amorphe du premier type de conductivité, du second type de conductivité ou intrinsèque . II est alors préférable que la couche de passivation de surface soit du silicium.
La couche antiréflective peut être en nitrure de silicium.
On peut envisager que la première et/ou la seconde région de semi-conducteur amorphe soient dopées graduellement , de manière à assurer un bon état d' interface avec le substrat semi-conducteur .
Il est également préférable que le substrat semi-conducteur soit en silicium monocristallin ou en silicium polycristallin, suivant le type de dispositif désiré .
Les régions de semi-conducteur amorphe peuvent être en silicium. C' est le matériau le plus utilisé actuellement pour la réalisation de dispositif semi-conducteur à hétérojonctions .
Le substrat semi-conducteur peut être d' un certain type de conductivité .
Le substrat semi-conducteur est de préférence un substrat en couche mince . Des régions de semi-conducteur intrinsèque peuvent être disposées entre les régions de semi-
conducteur amorphe et le substrat , permettant d' assurer un bon état d' interface avec le substrat en évitant les recombinaisons au niveau du substrat .
Un tel dispositif peut être avantageusement une cellule solaire .
Plusieurs cellules solaires peuvent être regroupées pour former un module, ces cellules étant connectées en série et/ou parallèle .
La présente invention concerne également un procédé de réalisation d' un dispositif semi-conducteur comportant les étapes suivantes : a) réalisation sur une face d' un substrat semi-conducteur d' une première couche isolante, b) gravure dans la première couche isolante d' au moins une première fenêtre mettant à nu une partie du substrat semi-conducteur, c) dépôt d' une première couche de semi¬ conducteur amorphe dopé d' un premier type de conductivité sur la première couche isolante et dans la première fenêtre, d) gravure dans la première couche de semi¬ conducteur amorphe et la première couche isolante d' au moins une seconde fenêtre, décalée par rapport à la première fenêtre, mettant à nu une partie du substrat semi-conducteur, e) réalisation d' une seconde couche isolante dans la seconde fenêtre et sur la première couche de semi-conducteur amorphe, f) gravure d' au moins une première ouverture dans la seconde couche isolante, au niveau de
la seconde fenêtre, mettant à nu une partie du substrat semi-conducteur, g) dépôt d' une seconde couche de semi¬ conducteur amorphe dopé d' un second type de conductivité opposé au premier type de conductivité, dans la première ouverture, et sur la seconde couche isolante, la première couche de semi-conducteur amorphe et la seconde couche de semi-conducteur amorphe formant une structure inter-digitée ayant un contour délimité lors de la gravure de la première fenêtre et de la première ouverture .
Le procédé peut comporter entre l' étape b) et l' étape c) , une étape de dépôt d' au moins une première région de semi-conducteur intrinsèque au moins dans la première fenêtre et/ou, entre l' étape f) et l' étape g) , une étape de dépôt d' au moins une seconde région de semi-conducteur intrinsèque au moins dans la première ouverture . Le procédé peut comporter entre l' étape c) et l' étape d) , ou entre l' étape d) et l' étape e) , une étape de dépôt d' au moins une première zone de métallisation sur la première couche de semi-conducteur amorphe . Dans une autre variante, le procédé peut comporter entre l' étape c) et l' étape d) , ou entre l' étape d) et l' étape e) , une étape de dépôt d' au moins une première zone d' oxyde thermique conducteur sur la première couche de semi-conducteur amorphe, puis une étape de dépôt d' au moins une première zone de
métallisation sur la première zone d' oxyde thermique conducteur .
La première zone de métallisation est de préférence centrée au-dessus de la première fenêtre . II est également préférable que la taille de la première zone de métallisation soit inférieure à celle de la première fenêtre .
Le procédé peut comporter après l' étape g) une étape de gravure d' au moins une seconde ouverture dans la seconde couche de semi-conducteur amorphe et dans la seconde couche isolante, au-dessus de la première zone de métallisation, dont la taille est inférieure ou égale à celle de la première zone de métallisation, mettant à nu au moins une partie de la première zone de métallisation .
Le procédé peut également comporter après l' étape g) une étape de dépôt d' au moins une seconde zone de métallisation sur la seconde couche de semi¬ conducteur amorphe, au niveau de la seconde fenêtre, sur au moins la première ouverture .
Dans une autre variante, le procédé peut comporter après l' étape g) une étape de dépôt d' au moins une seconde zone d' oxyde thermique conducteur sur la seconde couche de semi-conducteur amorphe, au niveau de la seconde fenêtre, sur au moins la première ouverture, puis une étape de dépôt d' au moins une seconde zone de métallisation sur la seconde zone d' oxyde thermique conducteur .
Il est préférable que la première ouverture ait une taille inférieure à celle de la seconde fenêtre .
La présente invention concerne également un procédé de réalisation d' un dispositif semi-conducteur comportant les étapes suivantes : a) dépôt sur une face d' un substrat semi- conducteur d' au moins une première couche de semi¬ conducteur amorphe dopé d' un premier type de conductivité, b) dépôt d' au moins une première zone de métallisation sur au moins la première couche de semi- conducteur amorphe, c) élimination de zones de la première couche de semi-conducteur amorphe non recouvertes par la première zone de métallisation, d) dépôt d' au moins une seconde couche de semi-conducteur amorphe dopé d' un second type de conductivité opposé au premier type de conductivité sur au moins la face du substrat , e) dépôt d' au moins une seconde zone de métallisation sur au moins la seconde couche de semi- conducteur amorphe, f) élimination de zones de la seconde couche de semi-conducteur amorphe non recouvertes par la seconde zone de métallisation, la première couche de semi-conducteur amorphe et la seconde couche de semi-conducteur amorphe formant une structure inter-digitée .
Ainsi, on utilise les zones de métallisation comme masque pour réaliser la gravure des couches de semi-conducteur amorphe . Ce procédé est simple et peu coûteux à mettre en œuvre car les étapes de gravure ne nécessitent qu' un simple alignement par
rapport aux zones de métallisation pour être mises en œuvre .
Le procédé peut comporter après l' étape f) , une étape de dépôt d' une couche isolante sur au moins la face du substrat .
La couche isolante peut être une couche de diélectrique .
Le procédé peut comporter après l' étape de dépôt de la couche isolante une étape de réalisation d' ouvertures dans la couche isolante au niveau des zones de métallisation afin de rendre accessibles les métallisations pour des contacts extérieurs .
Le procédé peut comporter avant l' étape a) une étape de dépôt d' au moins une couche de semi- conducteur intrinsèque sur la face du substrat , la première couche de semi-conducteur amorphe étant alors déposée sur la couche de semi-conducteur intrinsèque et l' étape c) réalisant également l' élimination de zones de la couche de semi-conducteur intrinsèque non recouvertes par la première zone de métallisation .
Le procédé peut également comporter entre l' étape c) et l' étape d) une étape de dépôt d' au moins une seconde couche de semi-conducteur intrinsèque sur au moins la face du substrat , la seconde couche de semi-conducteur amorphe étant alors déposée sur la seconde couche de semi-conducteur intrinsèque et l' étape f) réalisant également l' élimination de zones de la seconde couche de semi-conducteur intrinsèque non recouvertes par la seconde zone de métallisation .
Au moins l' une des étapes c) et/ou f) d' élimination de zones de semi-conducteur peut être réalisée par gravure .
Le procédé peut comporter les étapes suivantes :
- dépôt sur une autre face, opposée à la face ayant la structure inter-digitée, du substrat semi-conducteur d' une couche de passivation de surface,
- dépôt sur la couche de passivation de surface d' une couche antiréflective .
Ces deux étapes sont de préférence réalisées avant l' étape a) .
Au moins une gravure peut être réalisée par laser ou par sérigraphie de pâtes gravantes . Au moins une gravure peut être une gravure sélective permettant de graver le semi-conducteur amorphe et non le métal .
Le substrat est de préférence, avant l' étape a) , préalablement décapé avec un nettoyage RCA classique (technique de nettoyage développée par la société RCA) et un nettoyage à l' acide fluorhydrique .
BRÈVE DESCRIPTION DES DESSINS
La présente invention sera mieux comprise à la lecture de la description d' exemples de réalisation donnés à titre purement indicatif et nullement limitatif en faisant référence aux dessins annexés sur lesquels :
- la figure IA représente en coupe un dispositif semi-conducteur selon l' invention,
- la figure IB représente une vue de dessous d' un dispositif semi-conducteur selon 1' invention,
- la figure IC représente en coupe un dispositif semi-conducteur selon l' invention,
- les figures 2 , 3 , 4A, 4B et 4C illustrent différentes étapes d' un procédé selon l' invention pour la réalisation d' un dispositif semi-conducteur selon 1' invention, - les figures 5 , 6 , 7A et 7B illustrent différentes étapes d' un procédé selon l' invention pour la réalisation d' un dispositif semi-conducteur selon 1' invention,
- la figure 8 représente une vue de dessous d' un module formé de plusieurs cellules solaires reliées entre elles , également objet de la présente invention .
Des parties identiques , similaires ou équivalentes des différentes figures décrites ci-après portent les mêmes références numériques de façon à faciliter le passage d' une figure à l' autre .
Les différentes parties représentées sur les figures ne le sont pas nécessairement selon une échelle uniforme, pour rendre les figures plus lisibles .
EXPOSÉ DÉTAILLÉ DE MODES DE RÉALISATION PARTICULIERS
On se réfère à la figure IA qui montre en coupe un exemple de dispositif semi-conducteur 100 à hétérojonctions et à structure inter-digitée, objet de la présente invention . Le dispositif semi-conducteur
100 comporte, sur au moins une face 3 d' un substrat semi-conducteur 1 cristallin, au moins une première région 6 de semi-conducteur amorphe . Cette première région 6 est dopée d' un premier type de conductivité . Le substrat semi-conducteur 1 comporte également sur la face 3 au moins une seconde région 7a, 7b de semi¬ conducteur amorphe . Cette seconde région 7a, 7b est dopée d' un second type de conductivité, opposé au premier type de conductivité . Ces régions 6 , 7a, 7b de semi-conducteur amorphe forment une structure inter- digitée . Dans cet exemple, le dispositif semi¬ conducteur 100 une cellule solaire .
Le dispositif semi-conducteur 100 comporte le substrat semi-conducteur 1 que l' on suppose dans cet exemple en couche mince . Ce substrat semi-conducteur 1 peut être par exemple en silicium monocristallin ou polycristallin . Il n' est pas nécessaire d' utiliser un silicium de très bonne qualité car, du fait de l' absence de fortes contraintes thermiques pendant le procédé de réalisation du dispositif semi-conducteur 100 , le silicium ne verra pas la durée de vie de ses porteurs de charge altérée . L' épaisseur du substrat semi-conducteur 1 en couche mince peut être comprise par exemple entre environ 10 micromètres et quelques centaines de micromètres . Le substrat semi-conducteur 1 peut être d' un certain type de conductivité . Dans l' exemple illustré de la figure IA, le substrat semi¬ conducteur 1 est de type N .
Le substrat semi-conducteur 1 comporte la face 3 qui dans cet exemple est du côté de la face arrière de la cellule solaire . Le substrat semi-
conducteur 1 comporte une autre face 2 , opposée à la face 3 , qui est du côté de la face avant de la cellule solaire . C' est la face avant de la cellule solaire qui est exposée à la lumière . Le substrat semi-conducteur 1 comporte, sur la face 3 , au moins une première région 6 de semi¬ conducteur amorphe dopé d' un premier type de conductivité . Dans l' exemple illustré sur la figure IA, le substrat semi-conducteur 1 comporte sur la face 3 une seule première région 6. Cette première région 6 est par exemple du silicium amorphe dopé N . L' épaisseur de la première région 6 de semi-conducteur amorphe peut être comprise par exemple entre environ quelques nanomètres et quelques dizaines de nanomètres . La première région 6 de semi-conducteur amorphe peut être graduellement dopée (dopage le plus faible près de la face 3 du substrat 1 ) afin d' assurer un bon état d' interface avec le substrat semi-conducteur 1.
Le substrat semi-conducteur 1 comporte également sur la face 3 , au moins une seconde région 7a, 7b de semi-conducteur amorphe dopée d' un second type de conductivité, opposé au premier type de conductivité . Dans l' exemple illustré sur la figure IA, le substrat semi-conducteur 1 comporte sur la face 3 deux secondes régions 7a, 7b, réalisées de part et d' autres de la première région 6. On suppose que ces deux secondes régions 7a, 7b sont en silicium amorphe dopé P . L' épaisseur des secondes régions 7a, 7b de semi-conducteur amorphe peut être comprise par exemple entre environ quelques nanomètres et quelques dizaines de nanomètres . Les secondes régions 7a, 7b de
semi-conducteur amorphe peuvent être graduellement dopées (dopage le plus faible près de la face 3 du substrat 1 ) afin d' assurer un bon état d' interface avec le substrat semi-conducteur 1. L' épaisseur de la première région 6 peut être différente de l' épaisseur des secondes régions 7a, 7b .
Des régions de semi-conducteur intrinsèque 21a, 21b, 21c peuvent être disposées entre les régions de semi-conducteur amorphe 6 , 7a, 7b et la face 3 du substrat 1 , comme cela est représenté sur la figure IC . Ces régions 21a, 21b, 21c permettent d' assurer un bon état d' interface avec le substrat 1 en évitant les recombinaisons au niveau de la face 3 du substrat 1.
Intercalées entre les régions 6 , 7a, 7b de semi-conducteur amorphe se trouvent des régions de diélectrique 8a, 8b, 8c, 8d . Ces régions de diélectrique 8a, 8b, 8c, 8d ont un rôle d' isolation entre deux régions de semi-conducteur amorphe ayant des types de conductivité différents . Elles permettent de ne pas provoquer de court-circuit entre ces deux régions . Ces régions isolantes 8a, 8b, 8c, 8d peuvent être par exemple de l' oxyde de silicium, du nitrure de silicium ou du silicium cristallin amorphe . Dans l' exemple illustré sur la figure IA, l' épaisseur des régions isolantes 8a, 8b, 8c, 8d est supérieure à l' épaisseur des régions 6 , 7a, 7b de semi-conducteur amorphe . Ces régions de diélectrique 8a, 8b, 8c, 8d s ' étendent jusqu' au substrat 1 , assurant à la fois l' isolation électrique entre les régions 6 , 7a et 7b et la passivation de la surface 3 du substrat 1.
La première région 6 de semi-conducteur amorphe est connectée à au moins une première zone de métallisation 9. Cette zone de métallisation 9 est une première électrode de connexion pour le dispositif semi-conducteur 100. La première zone de métallisation 9 recouvre au moins partiellement la première région 6 de semi-conducteur amorphe .
De même, les secondes régions 7a, 7b de semi-conducteur amorphe sont connectées à au moins une seconde zone de métallisation 10a, 10b . Dans l' exemple illustré sur la figure IA, deux secondes zones de métallisation 10a, 10b sont connectées respectivement aux deux secondes région 7a, 7b, et les recouvrent au moins partiellement . Reliées ensemble, les secondes zones de métallisation 10a, 10b forment la deuxième électrode de connexion du dispositif semi-conducteur 100.
Afin d' assurer une meilleure résistivité de contact entre les zones de métallisation 9, 10a, 10b et les régions de semi-conducteur amorphe 6 , 7a, 7b, des zones d' oxyde thermique conducteur 19, 20a, 20b peuvent être intercalées entre les zones de métallisation 9, 10a, 10b et les régions de semi-conducteur amorphe 6 , 7a, 7b . Sur la figure IC, une première zone d' oxyde thermique conducteur 19 se trouve entre la première zone de métallisation 9 et la première région 6 de semi-conducteur amorphe . Respectivement , deux secondes zones d' oxyde thermique conducteur 20a, 20b se trouvent entre les secondes zones de métallisation 10a, 10b et les secondes régions 7a, 7b de semi-conducteur amorphe . Ces zones d' oxyde thermique conducteur 19, 20a, 20b
peuvent par exemple être réalisées en oxyde d' étain et d' indium ou en oxyde de zinc .
Chacune des zones de métallisation 9, 10a, 10b peut également être en contact avec les régions isolantes 8a, 8b, 8c, 8d adjacentes aux régions 6 , 7a, 7b de silicium amorphe . La première zone de métallisation 9 ne doit pas être en contact avec les secondes zones de métallisation 10a, 10b car cela entraînerait un court-circuit entre les régions 6 , 7a, 7b dopées de conductivité différentes .
Les zones de métallisation 9, 10a, 10b peuvent être réalisées à base d' un métal noble, tel que l' argent , ou à base d' aluminium.
Le substrat semi-conducteur 1 comporte sur une autre face 2 , opposée à la face 3 , une couche de passivation de surface 4. Cette couche de passivation de surface 4 permet de repousser les porteurs de charges vers la face 3 du substrat semi-conducteur 1. Cette couche de passivation de surface 4 peut être par exemple en silicium amorphe intrinsèque, ou bien en silicium amorphe dopé d' un certain type de conductivité . La technologie à hétérojonction permet d' utiliser des couches de passivations de surface très fines , particulièrement adaptées au silicium mince . La couche de passivation de surface 4 est recouverte d' une couche antiréflective 5. Cette couche antiréflective 5 permet à une quantité maximale de photons de pénétrer dans le substrat semi-conducteur 1 , et de ne pas les laisser sortir . La couche antiréflective 5 peut être par exemple en nitrure de silicium ou en d' autres matériaux classiquement
utilisés pour cette fonction comme le fluorure de magnésium ou le sulfure de zinc .
Comme on peut le voir sur la figure IB, les zones de métallisation 9, 10a, 10b forment chacune un doigt . Les régions isolantes 8a, 8b, 8c, 8d séparent les secondes zones de métallisation 10a, 10b de la première zone de métallisation 9. La structure ainsi formée est bien une structure inter-digitée . La première zone de métallisation 9 forme une première électrode, et les secondes zones de métallisation 10a, 10b, qui sont reliées entre elles , forment une seconde électrode .
On va maintenant s ' intéresser à un premier procédé de réalisation d' un autre exemple de dispositif semi-conducteur 100 , également objet de la présente invention . On suppose que le dispositif semi-conducteur 100 ainsi réalisé est une cellule solaire .
Comme on peut le voir sur la figure 2 , on part d' un substrat semi-conducteur 1 , par exemple en silicium de type N, que l' on suppose dans cet exemple en couche mince . Les faces du substrat semi-conducteur 1 seront identifiées par une face 3 et une autre face 2 , opposée à la face 3.
Avant de procéder à la réalisation de la cellule solaire 100 , le substrat semi-conducteur 1 est tout d' abord décapé sur ses faces 2 et 3. Un nettoyage RCA classique et un nettoyage à l' acide fluorhydrique sont par exemple préférables pour éviter toute contamination métallique suite à la texturation et pour la préparation des surfaces du substrat semi-conducteur 1 avant tout dépôt . Le nettoyage RCA classique consiste
à utiliser un premier bain de nettoyage à base d' eau déionisée, d' ammoniaque et d' eau oxygénée, et un deuxième bain de nettoyage à base d' eau déionisée, d' acide chlorhydrique et d' eau oxygénée . L' autre face 2 peut être traitée en début ou en fin de procédé . Mais il est préférable de traiter l' autre face 2 dès le départ afin d' obtenir une meilleure qualité de passivation du fait qu' il sera difficile par la suite de réaliser un traitement à l' acide fluorhydrique sur un seul côté du silicium sans entreprendre un procédé long et coûteux de protection de la face 3.
Il sera donc important de bien faire attention à l' état de la surface de l' autre face 2 au cours du traitement de la face 3. On réalise donc sur l' autre face 2 du substrat semi-conducteur 1 un premier dépôt d' une couche de passivation de surface 4 (visible sur la figure 1 ) . Cette couche de passivation de surface 4 peut être par exemple une couche de silicium amorphe intrinsèque . La couche de passivation de surface 4 peut également être réalisée avec du silicium amorphe d' un certain type de conductivité . Cette couche de passivation de surface 4 s ' étend sur toute la superficie de l' autre face 2 du substrat semi- conducteur 1. Ce dépôt peut par exemple être réalisé par une technique de dépôt chimique en phase vapeur assisté par plasma (connu sous la dénomination anglo- saxonne PECVD pour Plasma Enhanced Chemical Vapor Déposition) . Par-dessus cette couche de passivation de surface 4 , on réalise une couche antiréflective 5
(visible sur la figure 1 ) . Cette couche antiréflective 5 est , par exemple, du nitrure de silicium. Cette couche antiréflective 5 s ' étend sur toute la surface de la couche de passivation de surface 4. Elle peut être déposée par exemple par une technique de dépôt chimique en phase vapeur à faible pression (connu sous la dénomination anglo-saxonne LPCVD pour Low Pressure Chemical Vapor Déposition) , ou bien par PECVD .
Après ces deux opérations , on réalise la face arrière du dispositif semi-conducteur 100.
On réalise une première couche isolante 11 sur l' autre face 3 du substrat semi-conducteur 1. Elle s ' étend sur toute la superficie de l' autre face 3 du substrat semi-conducteur 1. Cette première couche 11 va permettre d' isoler par la suite les régions de silicium amorphe de types de conductivité différents . Cette première couche isolante 11 peut être, par exemple, du nitrure de silicium. Elle peut également être réalisée avec de l' oxyde de silicium. Dans le cas d' une première couche isolante 11 en nitrure de silicium, on peut l' obtenir par LPCVD ou PECVD . Sinon, dans le cas d' une première couche isolante 11 en oxyde de silicium, sa réalisation peut s ' effectuer par PECVD .
Au moins une première fenêtre 12 est ensuite gravée dans la première couche isolante 11 , mettant à nu une partie du substrat semi-conducteur 1. Cette première fenêtre 12 peut être réalisée par gravure laser ou par application de pâte de sérigraphie capable de graver le matériau isolant de la première couche isolante 11.
On réalise ensuite un dépôt d' une première couche 13 de semi-conducteur amorphe dopé d' un premier type de conductivité . Ce semi-conducteur pourra par exemple être du silicium amorphe dopé N . Ce dépôt pourra par exemple être réalisé par PECVD . Dans le cas d' un dopage de type N, il pourra être réalisé par exemple avec du phosphore . Cette première couche 13 de semi-conducteur amorphe dopée N est graduellement dopée pour assurer un bon état d' interface avec le substrat semi-conducteur 1. Le dépôt de cette première couche 13 de semi-conducteur amorphe se fait à la fois dans la première fenêtre 12 et sur toute la surface de la première couche isolante 11.
Il est également possible de réaliser, avant le dépôt de la première couche 13 , un dépôt d' une première région de semi-conducteur intrinsèque 21c, représentée sur la figure 4C, dans la première fenêtre 12. On assure ainsi un bon état d' interface avec le substrat 1 en évitant les recombinaisons au niveau de la face 3 du substrat 1.
Comme on peut le voir sur la figure 3 , on réalise alors le dépôt d' au moins une première zone de métallisation 9 sur la première couche 13 de semi¬ conducteur amorphe . Cette première zone de métallisation 9 peut être, par exemple, centrée au- dessus de la première fenêtre 12. Dans l' exemple illustré sur la figure 3 , la première zone de métallisation 9 a une taille inférieure à celle de la première fenêtre 12 et est centrée au-dessus d' elle . L' épaisseur de cette première zone de métallisation 9 est de quelques dizaines de micromètres environ . Le
dépôt de cette première zone de métallisation 9 peut être réalisé par évaporation, pulvérisation, sérigraphie de pâtes métalliques , ou encore par dépôt électrochimique . Cette première zone de métallisation 9 est réalisée, par exemple, à base d' un métal noble tel que l' argent , ou à base d' aluminium.
Au moins une seconde fenêtre 14a, 14b est ensuite gravée dans la première couche 13 de semi¬ conducteur amorphe et la première couche isolante 11. Dans l' exemple illustré sur la figure 3 , deux secondes fenêtres 14a, 14b sont gravées dans la première couche 13 de semi-conducteur amorphe et la première couche isolante 11 de manière à mettre à nu une partie du substrat semi-conducteur 1. Ces secondes fenêtres 14a, 14b peuvent être réalisées par gravure laser ou par application de pâtes de sérigraphie capables de graver la couche de semi-conducteur amorphe 13 et la première couche isolante 11. Les secondes fenêtres 14a, 14b se trouvent décalées de part et d' autre de la première fenêtre 12. La gravure de ces deux secondes fenêtres 14a, 14b scinde en plusieurs parties la couche de semi¬ conducteur amorphe 13 , délimitant ainsi au moins une première région 6 dopée du premier type de conductivité . Lors de la réalisation du dispositif semi¬ conducteur 100 , la gravure des secondes fenêtres 14a, 14b peut être faite avant le dépôt de la première zone de métallisation 9.
Comme on peut le voir sur la figure 4A, on réalise ensuite une seconde couche isolante 15. Cette seconde couche isolante 15 recouvre la première zone de
métallisation 9, la première couche 13 de semi¬ conducteur amorphe, ainsi que les parties du substrat semi-conducteur 1 mis à nu par les secondes fenêtres 14a, 14b . Cette seconde couche isolante 15 peut être, par exemple, du nitrure de silicium. Elle peut également être réalisée par une couche d' oxyde de silicium. Dans le cas d' une seconde couche isolante 15 en nitrure de silicium, on peut l' obtenir par LPCVD ou PECVD . Enfin, dans le cas d' une seconde couche isolante 15 en oxyde de silicium, sa réalisation peut s ' effectuer par PECVD .
On grave alors au moins une première ouverture 16a, 16b dans la seconde couche isolante 15 , au niveau des deux secondes fenêtres 14a, 14b, mettant à nu une partie du substrat semi-conducteur 1. Dans l' exemple illustré sur la figure 4A, deux premières ouvertures 16a, 16b sont réalisées et chacune des deux premières ouvertures 16a, 16b a une superficie plus petite que leur seconde fenêtre respective 14a, 14b . Ces deux premières ouvertures 16a, 16b peuvent être réalisées par gravure laser ou par sérigraphie de pâtes gravantes . La gravure de ces deux premières ouvertures 16a, 16b scinde les couches isolantes 11 et 15 en plusieurs parties , délimitant ainsi les régions isolantes 8a, 8b, 8c, 8d .
On réalise ensuite le dépôt d' une seconde couche 17 de semi-conducteur amorphe dopée d' un second type de conductivité, opposé au premier type de conductivité . Ce semi-conducteur pourra donc par exemple être du silicium amorphe dopé P . Ce dépôt pourra par exemple être réalisé par PECVD . Dans le cas
d' un dopage de type P , il pourra être réalisé par exemple avec du bore . Cette seconde couche 17 de semi¬ conducteur amorphe dopée P est graduellement dopée pour assurer un bon état d' interface avec le substrat semi- conducteur 1. Le dépôt de cette seconde couche 17 de semi-conducteur amorphe se fait à la fois dans les premières ouvertures 16a, 16b mais également sur toute la surface de la seconde couche isolante 15. La première couche 13 de semi-conducteur amorphe et la seconde couche 17 de semi-conducteur amorphe forme une structure inter-digitée, ayant un contour délimité lors de la gravure de la première fenêtre 12 et des premières ouvertures 16a, 16b .
Il est également possible de réaliser, avant le dépôt de la seconde couche 17 , un dépôt de secondes régions de semi-conducteur intrinsèque 21a, 21b, représentées sur la figure 4C, dans les premières ouvertures 16a, 16b . Comme la région 21c, les régions de semi-conducteur intrinsèque 21a, 21b assurent un bon état d' interface avec le substrat 1 en évitant les recombinaisons au niveau de la face 3 du substrat 1.
On réalise ensuite le dépôt d' au moins une seconde zone de métallisation 10a, 10b sur la couche de semi-conducteur amorphe 17 , dans les secondes fenêtres 14a, 14b, au moins au niveau des premières ouvertures 16a, 16b . Dans l' exemple illustré sur la figure 4A, deux secondes zones de métallisation 10a, 10b sont réalisées . Le dépôt de ces secondes zones de métallisation 10a, 10b peut être réalisé par évaporation, pulvérisation, sérigraphie de pâtes métalliques , ou encore par dépôt électrochimique . Ces
secondes zones de métallisation 10a, 10b sont réalisées , par exemple, à base d' un métal noble tel que l' argent , ou à base d' aluminium.
Enfin, au moins une seconde ouverture 18 est gravée dans la seconde couche 17 de semi-conducteur amorphe et la seconde couche isolante 15 , au dessus de la première zone de métallisation 9. Cette seconde ouverture 18 est réalisée pour accéder à la première zone de métallisation 9. On gravera de préférence une seconde ouverture 18 ayant une superficie plus petite que celle de la première zone de métallisation 9 et étant centrée au dessus de cette première zone de métallisation 9. Cette seconde ouverture 18 peut être réalisée par gravure laser ou par application de pâtes de sérigraphie capables de graver la seconde couche 17 de semi-conducteur amorphe et la seconde couche isolante 15.
En outre, dans l' ensemble des réalisations décrites , on pourra avantageusement prévoir d' intercaler entre les couches de silicium amorphe 13 , 17 et les métallisations 9, 10a, 10b des zones 19, 20a, 20b d' oxyde thermique conducteur, comme cela est représenté sur les figures 4B et 4C . Ces zones 19, 20a, 20b d' oxyde thermique conducteur peuvent être par exemple en oxyde d' étain et d' indium ou en oxyde de zinc . Ces zones permettent d' assurer une meilleure résistivité de contact entre les métallisations 9, 10a, 10b et le semi-conducteur amorphe 13 , 17.
Les figures 5 , 6 , 7A et 7B représentent les étapes d' un second procédé de réalisation d' un autre exemple de dispositif semi-conducteur 100 , également
objet de la présente invention . On suppose que le dispositif semi-conducteur 100 ainsi réalisé est une cellule solaire .
Ce procédé fait appel à un substrat semi- conducteur 1 identique à celui utilisé dans le premier procédé, objet de la présente invention . Comme pour le premier procédé, il est possible de décaper les faces 2 et 3 du substrat 1 par un nettoyage RCA classique et un nettoyage à l' acide fluorhydrique . Il est également possible de réaliser sur l' autre face 2 du substrat 1 une couche de passivation de surface 4 et une couche anti-réflective 5 , visibles sur la figure 1.
Comme on peut le voir sur la figure 5 , on réalise un dépôt d' une première couche 13 de semi-conducteur amorphe dopé d' un premier type de conductivité sur la face 3 du substrat 1. Ce semi-conducteur pourra par exemple être du silicium amorphe dopé N . Ce dépôt pourra par exemple être réalisé par PECVD . Dans le cas d' un dopage de type N, il pourra être réalisé par exemple avec du phosphore . Cette première couche 13 de semi-conducteur amorphe dopée N peut être graduellement dopée pour assurer un bon état d' interface avec le substrat semi-conducteur 1. Le dépôt de cette première couche 13 de semi- conducteur amorphe se fait sur toute la face 3 du substrat 1.
Il est également possible de réaliser, avant le dépôt de la première couche 13 , un dépôt d' une première couche de semi-conducteur intrinsèque 26 , représentée sur la figure 7B . On assure ainsi un bon
état d' interface avec le substrat 1 en évitant les recombinaisons au niveau de la face 3 du substrat 1.
On réalise ensuite le dépôt d' au moins une première zone de métallisation 9 sur la première couche 13 de semi-conducteur amorphe . L' épaisseur de cette première zone de métallisation 9 est de quelques dizaines de micromètres environ . Le dépôt de cette première zone de métallisation 9 peut être réalisé par évaporation, pulvérisation, sérigraphie de pâtes métalliques , ou encore par dépôt électrochimique . Cette première zone de métallisation 9 est réalisée, par exemple, à base d' un métal noble tel que l' argent , ou à base d' aluminium.
On élimine alors des zones de la première couche 13 de semi-conducteur amorphe, et éventuellement de la couche de semi-conducteur intrinsèque 26 , non recouvertes par la première zone de métallisation 9. Cette étape peut par exemple être réalisée par gravure sèche ou humide, ou encore par gravure sélective permettant de ne graver que le semi-conducteur amorphe et non le métal .
Comme on peut le voir sur la figure 6 , on réalise ensuite le dépôt d' une seconde couche 17 de semi-conducteur amorphe dopée d' un second type de conductivité, opposé au premier type de conductivité . Ce semi-conducteur pourra donc par exemple être du silicium amorphe dopé P . Ce dépôt pourra par exemple être réalisé par PECVD . Dans le cas d' un dopage de type P , il pourra être réalisé par exemple avec du bore . Cette seconde couche 17 de semi-conducteur amorphe dopée P peut être graduellement dopée pour assurer un
bon état d' interface avec le substrat semi-conducteur 1.
Là encore, il est également possible de réaliser, avant le dépôt de la seconde couche 17 de semi-conducteur amorphe, un dépôt d' une seconde couche de semi-conducteur intrinsèque 28 , représentée sur la figure 7B .
On réalise ensuite le dépôt de secondes zones de métallisation 10a, 10b sur la couche de semi- conducteur amorphe 17. Dans l' exemple illustré sur la figure 6 , deux secondes zones de métallisation 10a, 10b sont réalisées sur la seconde couche 17 de semi¬ conducteur amorphe . Le dépôt de ces secondes zones de métallisation 10a, 10b peut être réalisé par évaporation, pulvérisation, sérigraphie de pâtes métalliques , ou encore par dépôt électrochimique . Ces secondes zones de métallisation 10a, 10b sont réalisées , par exemple, à base d' un métal noble tel que l' argent , ou à base d' aluminium. On élimine alors les zones de la seconde couche 17 de semi-conducteur amorphe, et éventuellement de la seconde couche de semi-conducteur intrinsèque 28 , non recouvertes par les secondes zones de métallisation 10a, 10b . Cette étape peut par exemple être réalisée par gravure sèche ou humide ou par gravure sélective en ne gravant que le semi-conducteur et non le métal des métallisations 10a, 10b .
On dépose ensuite une couche isolante 24 , par exemple de diélectrique, sur la face 3 du substrat 1 et sur les métallisations 9, 10a, 10b .
On réalise alors des ouvertures 25a, 25b,
25c dans la couche isolante 24 , au niveau des métallisations 9, 10a, 10b . Ainsi, les métallisations
9, 10a, 10b deviennent accessibles depuis l' environnement extérieur .
En outre, dans l' ensemble des réalisations décrites , on pourra avantageusement prévoir d' intercaler entre les couches de silicium amorphe 13 , 17 et les métallisations 9, 10a, 10b des zones 19, 20a, 20b d' oxyde thermique conducteur, comme cela est représenté sur les figures 4B et 4C . Ces zones 19, 20a, 20b d' oxyde thermique conducteur peuvent être par exemple en oxyde d' étain et d' indium ou en oxyde de zinc . Ces zones permettent d' assurer une meilleure résistivité de contact entre les métallisations 9, 10a, 10b et le semi-conducteur amorphe 13 , 17.
Comme l' illustre la figure 5 , plusieurs dispositifs semi-conducteurs 101 à 109, conformes à l' invention peuvent être réalisés en même temps sur le substrat semi-conducteur 1. Les dispositifs unitaires peuvent ensuite connectés entre eux par leurs zones de métallisation pour obtenir un module 200 de cellules solaires . Dans notre exemple illustré sur la figure 5 , les dispositifs 101 à 103 sont connectés en série, de même que les dispositifs 104 à 106 et les dispositifs 107 à 109. Les trois groupes de cellules reliées en série ainsi formés sont connectés alors en parallèle .
Bien que plusieurs modes de réalisation de la présente invention aient été décrits de façon détaillée, on comprendra que différents changements et modifications puissent être apportés sans sortir du
cadre de l' invention . Dans les exemples décrits , le premier type de conductivité est de type N et le second type P . Il est bien sûr possible que ce soit l' inverse, l' homme du métier n' ayant aucun problème pour choisir des matériaux appropriés conduisant à ces conductivités .
Claims
1. Dispositif semi-conducteur ( 100 ) , comportant sur au moins une face ( 3 ) d' un substrat semi-conducteur ( 1 ) cristallin, au moins une première région ( 6 ) de semi-conducteur amorphe dopée par un premier type de conductivité, le substrat semi-conducteur ( 1 ) comportant sur la même face ( 3 ) au moins une seconde région ( 7a, 7b) de semi-conducteur amorphe dopée d' un second type de conductivité, opposé au premier type de conductivité, la première région ( 6 ) de semi-conducteur amorphe, isolée de la seconde région ( 7a, 7b) de semi-conducteur amorphe par au moins une région diélectrique ( 8a, 8b, 8c, 8d) en contact avec le substrat semi-conducteur ( 1 ) , et la seconde région ( 7a, 7b) de semi-conducteur amorphe formant une structure inter-digitée .
2. Dispositif semi-conducteur ( 100 ) selon la revendication 1 , la région de diélectrique ( 8a, 8b, 8c, 8d) étant de l' oxyde de silicium, du nitrure de silicium ou du silicium cristallin amorphe .
3. Dispositif semi-conducteur ( 100 ) selon l' une quelconque des revendications précédentes , au moins une première zone de métallisation ( 9) étant en contact avec la première région ( 6 ) de semi-conducteur amorphe et au moins une seconde zone de métallisation ( 10a, 10b) étant en contact avec la seconde région ( 7a, 7b) de semi-conducteur amorphe .
4. Dispositif semi-conducteur ( 100 ) selon la revendication 3 , au moins une première zone d' oxyde thermique conducteur ( 19) se trouvant entre la première zone de métallisation ( 9) et la première région ( 6 ) de semi-conducteur amorphe et au moins une seconde zone d' oxyde thermique conducteur (20a, 20b) se trouvant entre la seconde zone de métallisation ( 10a, 10b) et la seconde région ( 7a, 7b) de semi-conducteur amorphe .
5. Dispositif semi-conducteur ( 100 ) selon la revendication 4 , les zones d' oxyde thermique conducteur ( 19, 20a, 20b) étant en oxyde d' étain et d' indium ou en oxyde de zinc .
6. Dispositif semi-conducteur ( 100 ) selon l' une quelconque des revendications 3 à 5 , les zones de métallisation ( 9, 10a, 10b) étant réalisées à base d' un métal noble, ou à base d' aluminium.
7. Dispositif semi-conducteur ( 100 ) selon l' une quelconque des revendications précédentes , le substrat semi-conducteur ( 1 ) comportant sur une autre face (2 ) , opposée à la face ( 3 ) ayant la structure inter-digitée, une couche de passivation de surface ( 4 ) recouverte d' une couche antiréflective ( 5 ) .
8. Dispositif semi-conducteur ( 100 ) selon la revendication 7 , la couche de passivation de surface
( 4 ) étant en semi-conducteur amorphe intrinsèque, du premier type de conductivité ou du second type de conductivité .
9. Dispositif semi-conducteur ( 100 ) selon la revendication 8 , la couche de passivation de surface ( 4 ) étant en silicium.
10. Dispositif semi-conducteur ( 100 ) selon l' une quelconque des revendications 7 à 9, la couche anti-réflective ( 5 ) étant en nitrure de silicium.
11. Dispositif semi-conducteur ( 100 ) selon l' une quelconque des revendications précédentes , la première région ( 6 ) de semi-conducteur amorphe et/ou la seconde région ( 7a, 7b) de semi-conducteur amorphe étant dopées graduellement .
12. Dispositif semi-conducteur ( 100 ) selon l' une quelconque des revendications précédentes , le substrat semi-conducteur ( 1 ) étant en silicium monocristallin ou en silicium polycristallin .
13. Dispositif semi-conducteur ( 100 ) selon l' une quelconque des revendications précédentes , les régions ( 6 , 7a, 7b) de semi-conducteur amorphe étant en silicium.
14. Dispositif semi-conducteur ( 100 ) selon l' une quelconque des revendications précédentes , le substrat semi-conducteur ( 1 ) étant d' un certain type de conductivité .
15. Dispositif semi-conducteur ( 100 ) selon l' une quelconque des revendications précédentes , le substrat semi-conducteur ( 1 ) étant un substrat en couche mince .
16. Dispositif semi-conducteur ( 100 ) selon l' une quelconque des revendications précédentes , des régions de semi-conducteur intrinsèque (21a, 21b, 21c) étant disposées entre les régions de semi-conducteur amorphe ( 6 , 7a, 7b) et le substrat ( 1 ) .
17. Dispositif semi-conducteur ( 100 ) selon l' une quelconque des revendications précédentes , ce dispositif semi-conducteur ( 100 ) étant une cellule solaire .
18. Module (200 ) de cellules solaires , comportant plusieurs cellules solaires ( 101 à 109 ) selon la revendication 17 , connectées en série et/ou parallèle .
19. Procédé de réalisation d' un dispositif semi-conducteur ( 100 ) comportant les étapes suivantes : a) réalisation sur une face ( 3 ) d' un substrat semi-conducteur ( 1 ) d' une première couche isolante ( 11 ) , b) gravure dans la première couche isolante
( 11 ) d' au moins une première fenêtre ( 12 ) mettant à nu une partie du substrat semi-conducteur ( 1 ) , c) dépôt d' une première couche ( 13 ) de semi-conducteur amorphe dopé d' un premier type de conductivité sur la première couche isolante ( 11 ) et dans la première fenêtre ( 12 ) , d) gravure dans la première couche ( 13 ) de semi-conducteur amorphe et la première couche isolante
( 11 ) d' au moins une seconde fenêtre ( 14a, 14b) décalée par rapport à la première fenêtre ( 12 ) , mettant à nu une partie du substrat semi-conducteur ( 1 ) , e) réalisation d' une seconde couche isolante ( 15 ) dans la seconde fenêtre ( 14a, 14b) et sur la première couche ( 13 ) de semi-conducteur amorphe f) gravure d' au moins une première ouverture ( 16a, 16b) dans la seconde couche isolante
( 15 ) , au niveau de la seconde fenêtre ( 14a, 14b) , mettant à nu une partie du substrat semi-conducteur
(D , g) dépôt d' une seconde couche ( 17 ) de semi- conducteur amorphe dopé d' un second type de conductivité opposé au premier type de conductivité dans la première ouverture ( 16a, 16b) et sur la seconde couche isolante ( 15 ) , la première couche ( 13 ) de semi-conducteur amorphe et la seconde couche ( 17 ) de semi-conducteur amorphe formant une structure inter-digitée ayant un contour délimité lors de la gravure de la première fenêtre ( 12 ) et de la première ouverture ( 16a, 16b) .
20. Procédé selon la revendication 19, comportant entre l' étape b) et l' étape c) , une étape de dépôt d' au moins une première région de semi-conducteur intrinsèque (21c) au moins dans la première fenêtre
( 12 ) et/ou, entre l' étape f) et l' étape g) , une étape de dépôt d' au moins une seconde région de semi- conducteur intrinsèque (21a, 21b) au moins dans la première ouverture ( 16a, 16b) .
21. Procédé selon l' une quelconque des revendications 19 ou 20 , comportant entre l' étape c) et l' étape d) , ou entre l' étape d) et l' étape e) , une étape de dépôt d' au moins une première zone de métallisation ( 9) sur la première couche ( 13 ) de semi¬ conducteur amorphe .
22. Procédé selon l' une quelconque des revendications 19 ou 20 , comportant entre l' étape c) et l' étape d) , ou entre l' étape d) et l' étape e) , une étape de dépôt d' au moins une première zone d' oxyde thermique conducteur ( 19) sur la première couche ( 13 ) de semi-conducteur amorphe, puis une étape de dépôt d' au moins une première zone de métallisation ( 9) sur la première zone d' oxyde thermique conducteur ( 19) .
23. Procédé selon l' une quelconque des revendications 21 ou 22 , la première zone de métallisation ( 9) étant centrée au-dessus de la première fenêtre ( 12 ) .
24. Procédé selon l' une quelconque des revendications 21 à 23 , la taille de la première zone de métallisation ( 9) étant inférieure à celle de la première fenêtre ( 12 ) .
25. Procédé selon l' une quelconque des revendications 21 à 24 , comportant après l' étape g) une étape de gravure d' au moins une seconde ouverture ( 18 ) dans la seconde couche ( 17 ) de semi-conducteur amorphe et dans la seconde couche isolante ( 15 ) , au-dessus de la première zone de métallisation ( 9) , dont la taille est inférieure ou égale à celle de la première zone de métallisation ( 9) , mettant à nu au moins une partie de la première zone de métallisation ( 9) .
26. Procédé selon l' une quelconque des revendications 21 à 25 , comportant après l' étape g) une étape de dépôt d' au moins une seconde zone de métallisation ( 10a, 10b) sur la seconde couche ( 17 ) de semi-conducteur amorphe, au niveau de la seconde fenêtre ( 14a, 14b) , sur au moins la première ouverture ( 16a, 16b) .
27. Procédé selon l' une quelconque des revendications 21 à 26 , comportant après l' étape g) une étape de dépôt d' au moins une seconde zone d' oxyde thermique conducteur (20a, 20b) sur la seconde couche
( 17 ) de semi-conducteur amorphe, au niveau de la seconde fenêtre ( 14a, 14b) , sur au moins la première ouverture ( 16a, 16b) , puis une étape de dépôt d' au moins une seconde zone de métallisation ( 10a, 10b) sur la seconde zone d' oxyde thermique conducteur (20a, 20b) .
28. Procédé selon l' une quelconque des revendications 19 à 27 , la première ouverture ( 16a, 16b) ayant une taille inférieure à celle de la seconde fenêtre ( 14a, 14b) .
29. Procédé de réalisation d' un dispositif semi-conducteur ( 100 ) comportant les étapes suivantes : a) dépôt sur une face ( 3 ) d' un substrat semi-conducteur ( 1 ) d' au moins une première couche ( 13 ) de semi-conducteur amorphe dopé d' un premier type de conductivité, b) dépôt d' au moins une première zone de métallisation ( 9) sur au moins la première couche ( 13 ) de semi-conducteur amorphe, c) élimination de zones de la première couche ( 13 ) de semi-conducteur amorphe non recouvertes par la première zone de métallisation ( 9) , d) dépôt d' au moins une seconde couche ( 17 ) de semi-conducteur amorphe dopé d' un second type de conductivité opposé au premier type de conductivité sur au moins la face ( 3 ) du substrat ( 1 ) , e) dépôt d' au moins une seconde zone de métallisation ( 10a, 10b) sur au moins la seconde couche
( 17 ) de semi-conducteur amorphe, f) élimination de zones de la seconde couche ( 17 ) de semi-conducteur amorphe non recouvertes par la seconde zone de métallisation ( 10a, 10b) , la première couche ( 13 ) de semi-conducteur amorphe et la seconde couche ( 17 ) de semi-conducteur amorphe formant une structure inter-digitée .
30. Procédé selon la revendication 29, comportant après l' étape f) , une étape de dépôt d' une couche isolante (24 ) sur au moins la face ( 3 ) du substrat ( 1 ) .
31. Procédé selon la revendication 30 , la couche isolante (24 ) étant une couche de diélectrique .
32. Procédé selon l' une quelconque des revendications 30 ou 31 , comportant après l' étape de dépôt de la couche isolante (24 ) une étape de réalisation d' ouvertures (25a, 25b, 25c) dans la couche isolante (24 ) au niveau des zones de métallisation ( 9, 10a, 10b) .
33. Procédé selon l' une quelconque des revendications 29 à 32 , comportant avant l' étape a) une étape de dépôt d' au moins une couche de semi-conducteur intrinsèque (26 ) sur la face ( 3 ) du substrat ( 1 ) , la première couche ( 13 ) de semi-conducteur amorphe étant alors déposée sur la couche de semi-conducteur intrinsèque (26 ) et l' étape c) réalisant également l' élimination de zones de la couche de semi-conducteur intrinsèque (26 ) non recouvertes par la première zone de métallisation ( 9) .
34. Procédé selon la revendication 33 , comportant entre l' étape c) et l' étape d) une étape de dépôt d' au moins une seconde couche de semi-conducteur intrinsèque (28 ) sur au moins la face ( 3 ) du substrat ( 1 ) , la seconde couche ( 17 ) de semi-conducteur amorphe étant alors déposée sur la seconde couche de semi¬ conducteur intrinsèque (28 ) et l' étape f) réalisant également l' élimination de zones de la seconde couche de semi-conducteur intrinsèque (28 ) non recouvertes par la seconde zone de métallisation ( 10a, 10b) .
35. Procédé selon la revendication 28 , au moins l' une des étapes c) et/ou f) d' élimination de zones de semi-conducteur étant réalisée par gravure .
36. Procédé selon l' une quelconque des revendications 19 à 35 , comportant les étapes suivantes :
- dépôt sur une autre face (2 ) , opposée à la face ( 3 ) ayant la structure inter-digitée, du substrat semi-conducteur ( 1 ) d' une couche de passivation de surface ( 4 ) ,
- dépôt sur la couche de passivation de surface ( 4 ) d' une couche antiréflective ( 5 ) .
37. Procédé selon la revendication 36 , les étapes de dépôts de la couche de passivation de surface ( 4 ) et de la couche antiréflective ( 5 ) étant réalisées avant l' étape a) .
38. Procédé selon l' une des revendications
19 à 37 , au moins une gravure est réalisée par laser ou par sérigraphie de pâtes gravantes .
39. Procédé selon l' une quelconque des revendications 19 à 37 , au moins une gravure étant une gravure sélective permettant de graver le semi¬ conducteur amorphe et non le métal .
40. Procédé selon l' une des revendications 19 à 39, le substrat semi-conducteur ( 1 ) étant préalablement décapé avec un nettoyage RCA classique et un nettoyage à l' acide fluorhydrique avant l' étape a) .
Priority Applications (4)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| EP06709408.6A EP1839341B1 (fr) | 2005-01-20 | 2006-01-18 | Dispositif semi-conducteur a heterojonctions et a structure inter-digitee |
| US11/813,676 US7935966B2 (en) | 2005-01-20 | 2006-01-18 | Semiconductor device with heterojunctions and an inter-finger structure |
| JP2007551714A JP5390102B2 (ja) | 2005-01-20 | 2006-01-18 | へテロ接合およびインターフィンガ構造を有する半導体デバイス |
| US13/017,397 US8421074B2 (en) | 2005-01-20 | 2011-01-31 | Semiconductor device with heterojunctions and an interdigitated structure |
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| FR0550174A FR2880989B1 (fr) | 2005-01-20 | 2005-01-20 | Dispositif semi-conducteur a heterojonctions et a structure inter-digitee |
| FR0550174 | 2005-01-20 |
Related Child Applications (2)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| US11/813,676 A-371-Of-International US7935966B2 (en) | 2005-01-20 | 2006-01-18 | Semiconductor device with heterojunctions and an inter-finger structure |
| US13/017,397 Division US8421074B2 (en) | 2005-01-20 | 2011-01-31 | Semiconductor device with heterojunctions and an interdigitated structure |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| WO2006077343A1 true WO2006077343A1 (fr) | 2006-07-27 |
Family
ID=34954034
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| PCT/FR2006/050021 WO2006077343A1 (fr) | 2005-01-20 | 2006-01-18 | Dispositif semi-conducteur a heterojonctions et a structure inter-digitee |
Country Status (5)
| Country | Link |
|---|---|
| US (2) | US7935966B2 (fr) |
| EP (2) | EP1839341B1 (fr) |
| JP (2) | JP5390102B2 (fr) |
| FR (1) | FR2880989B1 (fr) |
| WO (1) | WO2006077343A1 (fr) |
Cited By (9)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP1873840A1 (fr) * | 2006-06-30 | 2008-01-02 | General Electric Company | Dispositif photovoltaïque qui comprend une configuration de contac totalement en arrière ; et processus de fabrication associés |
| JP2009535845A (ja) * | 2006-05-04 | 2009-10-01 | サンパワー コーポレイション | ドーピングされた半導体ヘテロ接合電極を有する太陽電池 |
| US7935966B2 (en) | 2005-01-20 | 2011-05-03 | Commissariat A L'energie Atomique Et Aux Energies Alternatives | Semiconductor device with heterojunctions and an inter-finger structure |
| US7947527B2 (en) | 2005-01-20 | 2011-05-24 | Commissariat A L'energie Atomique | Method for metallization of a semiconductor device |
| WO2011073868A2 (fr) | 2009-12-14 | 2011-06-23 | Total S.A. | Cellule photovoltaïque heterojonction a contact arriere |
| EP3163632A1 (fr) | 2015-11-02 | 2017-05-03 | CSEM Centre Suisse d'Electronique et de Microtechnique SA - Recherche et Développement | Dispositif photovoltaïque et son procédé de fabrication |
| EP2239788A4 (fr) * | 2008-01-30 | 2017-07-12 | Kyocera Corporation | Element de batterie solaire et procede de fabrication d'element de batterie solaire |
| EP2605285B1 (fr) | 2011-12-13 | 2020-05-06 | Intellectual Keystone Technology LLC | Dispositif photovoltaïque |
| EP3770975A1 (fr) | 2019-07-26 | 2021-01-27 | Meyer Burger GmbH | Dispositif photovoltaïque et son procédé de fabrication |
Families Citing this family (80)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| FR2906406B1 (fr) | 2006-09-26 | 2008-12-19 | Commissariat Energie Atomique | Procede de realisation de cellule photovoltaique a heterojonction en face arriere. |
| FR2910712A1 (fr) * | 2006-12-20 | 2008-06-27 | Centre Nat Rech Scient | Heterojonction a interface dopee |
| JP5347409B2 (ja) * | 2008-09-29 | 2013-11-20 | 三洋電機株式会社 | 太陽電池及びその製造方法 |
| JP2010123859A (ja) * | 2008-11-21 | 2010-06-03 | Kyocera Corp | 太陽電池素子および太陽電池素子の製造方法 |
| EP2200082A1 (fr) * | 2008-12-19 | 2010-06-23 | STMicroelectronics Srl | Structure de cellule photovoltaïque modulaire à contact arrière interdigité et procédé de fabrication |
| GB2467361A (en) * | 2009-01-30 | 2010-08-04 | Renewable Energy Corp Asa | Contact and interconnect for a solar cell |
| JP5518347B2 (ja) * | 2009-02-26 | 2014-06-11 | 三洋電機株式会社 | 太陽電池の製造方法 |
| CN102349166A (zh) * | 2009-03-10 | 2012-02-08 | 三洋电机株式会社 | 太阳能电池的制造方法和太阳能电池 |
| US9012766B2 (en) | 2009-11-12 | 2015-04-21 | Silevo, Inc. | Aluminum grid as backside conductor on epitaxial silicon thin film solar cells |
| US8324015B2 (en) * | 2009-12-01 | 2012-12-04 | Sunpower Corporation | Solar cell contact formation using laser ablation |
| JP5845445B2 (ja) * | 2010-01-26 | 2016-01-20 | パナソニックＩｐマネジメント株式会社 | 太陽電池及びその製造方法 |
| JP5906393B2 (ja) * | 2010-02-26 | 2016-04-20 | パナソニックＩｐマネジメント株式会社 | 太陽電池及び太陽電池の製造方法 |
| FR2961022B1 (fr) * | 2010-06-02 | 2013-09-27 | Centre Nat Rech Scient | Cellule photovoltaïque pour application sous flux solaire concentre |
| US9214576B2 (en) | 2010-06-09 | 2015-12-15 | Solarcity Corporation | Transparent conducting oxide for photovoltaic devices |
| TWI514599B (zh) | 2010-06-18 | 2015-12-21 | Semiconductor Energy Lab | 光電轉換裝置及其製造方法 |
| JP5485060B2 (ja) * | 2010-07-28 | 2014-05-07 | 三洋電機株式会社 | 太陽電池の製造方法 |
| JP5485062B2 (ja) * | 2010-07-30 | 2014-05-07 | 三洋電機株式会社 | 太陽電池の製造方法及び太陽電池 |
| JP5334926B2 (ja) * | 2010-08-02 | 2013-11-06 | 三洋電機株式会社 | 太陽電池の製造方法 |
| US9773928B2 (en) | 2010-09-10 | 2017-09-26 | Tesla, Inc. | Solar cell with electroplated metal grid |
| US9800053B2 (en) | 2010-10-08 | 2017-10-24 | Tesla, Inc. | Solar panels with integrated cell-level MPPT devices |
| TWI453939B (zh) * | 2010-12-30 | 2014-09-21 | Au Optronics Corp | 太陽能電池及其製作方法 |
| KR20120090449A (ko) * | 2011-02-08 | 2012-08-17 | 삼성전자주식회사 | 태양 전지 및 이의 제조 방법 |
| US10011920B2 (en) | 2011-02-23 | 2018-07-03 | International Business Machines Corporation | Low-temperature selective epitaxial growth of silicon for device integration |
| EP2690669A4 (fr) * | 2011-03-25 | 2014-08-20 | Sanyo Electric Co | Cellule solaire |
| EP2690667A4 (fr) * | 2011-03-25 | 2014-10-08 | Sanyo Electric Co | Procédé de production de dispositif de conversion photoélectrique |
| WO2012132729A1 (fr) * | 2011-03-28 | 2012-10-04 | 三洋電機株式会社 | Dispositif de conversion photoélectrique et son procédé de production |
| JP2012243797A (ja) * | 2011-05-16 | 2012-12-10 | Mitsubishi Electric Corp | 太陽電池の製造方法 |
| GB2491209B (en) * | 2011-05-27 | 2013-08-21 | Renewable Energy Corp Asa | Solar cell and method for producing same |
| US9054256B2 (en) | 2011-06-02 | 2015-06-09 | Solarcity Corporation | Tunneling-junction solar cell with copper grid for concentrated photovoltaic application |
| KR101826912B1 (ko) * | 2011-11-07 | 2018-02-08 | 인텔렉츄얼 키스톤 테크놀로지 엘엘씨 | 광전변환소자 및 그 제조 방법 |
| KR101878397B1 (ko) * | 2011-11-18 | 2018-07-16 | 인텔렉츄얼 키스톤 테크놀로지 엘엘씨 | 태양전지 및 그 제조 방법 |
| KR101757874B1 (ko) | 2011-12-08 | 2017-07-14 | 엘지전자 주식회사 | 태양 전지 |
| US20130146136A1 (en) * | 2011-12-13 | 2013-06-13 | Kyoung-Jin Seo | Photovoltaic device and method of manufacturing the same |
| JP2013125891A (ja) * | 2011-12-15 | 2013-06-24 | Sharp Corp | 光電変換素子およびその製造方法 |
| JP2013197158A (ja) * | 2012-03-16 | 2013-09-30 | Sharp Corp | 光電変換素子およびその製造方法 |
| DE212013000122U1 (de) * | 2012-05-29 | 2015-03-10 | National University Of Singapore | Hybrid-Solarzelle |
| KR101977927B1 (ko) * | 2012-07-11 | 2019-05-13 | 인텔렉츄얼 키스톤 테크놀로지 엘엘씨 | 광전소자 및 그 제조방법 |
| KR20140019099A (ko) * | 2012-08-02 | 2014-02-14 | 삼성에스디아이 주식회사 | 광전소자 |
| AU2013326971B2 (en) | 2012-10-04 | 2016-06-30 | Tesla, Inc. | Photovoltaic devices with electroplated metal grids |
| US9865754B2 (en) | 2012-10-10 | 2018-01-09 | Tesla, Inc. | Hole collectors for silicon photovoltaic cells |
| JP6312060B2 (ja) * | 2012-10-31 | 2018-04-18 | パナソニックＩｐマネジメント株式会社 | 太陽電池 |
| US9059212B2 (en) | 2012-10-31 | 2015-06-16 | International Business Machines Corporation | Back-end transistors with highly doped low-temperature contacts |
| US9472702B1 (en) | 2012-11-19 | 2016-10-18 | Sandia Corporation | Photovoltaic cell with nano-patterned substrate |
| US8912071B2 (en) | 2012-12-06 | 2014-12-16 | International Business Machines Corporation | Selective emitter photovoltaic device |
| US8642378B1 (en) * | 2012-12-18 | 2014-02-04 | International Business Machines Corporation | Field-effect inter-digitated back contact photovoltaic device |
| JP6013198B2 (ja) * | 2013-01-04 | 2016-10-25 | シャープ株式会社 | 光電変換素子および光電変換素子の製造方法 |
| US9412884B2 (en) | 2013-01-11 | 2016-08-09 | Solarcity Corporation | Module fabrication of solar cells with low resistivity electrodes |
| US10074755B2 (en) | 2013-01-11 | 2018-09-11 | Tesla, Inc. | High efficiency solar panel |
| US9219174B2 (en) | 2013-01-11 | 2015-12-22 | Solarcity Corporation | Module fabrication of solar cells with low resistivity electrodes |
| US9640699B2 (en) | 2013-02-08 | 2017-05-02 | International Business Machines Corporation | Interdigitated back contact heterojunction photovoltaic device |
| US9859455B2 (en) | 2013-02-08 | 2018-01-02 | International Business Machines Corporation | Interdigitated back contact heterojunction photovoltaic device with a floating junction front surface field |
| NL2010496C2 (en) * | 2013-03-21 | 2014-09-24 | Stichting Energie | Solar cell and method for manufacturing such a solar cell. |
| JP6223424B2 (ja) * | 2013-03-28 | 2017-11-01 | シャープ株式会社 | 光電変換素子 |
| US9624595B2 (en) | 2013-05-24 | 2017-04-18 | Solarcity Corporation | Electroplating apparatus with improved throughput |
| JP6425195B2 (ja) * | 2013-09-24 | 2018-11-21 | パナソニックＩｐマネジメント株式会社 | 太陽電池 |
| CN103474486B (zh) * | 2013-09-25 | 2015-12-23 | 常州天合光能有限公司 | 晶体硅太阳电池的背面梁桥式接触电极及其制备方法 |
| JP6331040B2 (ja) | 2013-11-29 | 2018-05-30 | パナソニックＩｐマネジメント株式会社 | 太陽電池の製造方法 |
| WO2015114903A1 (fr) * | 2014-01-28 | 2015-08-06 | パナソニックＩｐマネジメント株式会社 | Cellule solaire et son procédé de fabrication |
| JP2015185743A (ja) * | 2014-03-25 | 2015-10-22 | シャープ株式会社 | 光電変換素子 |
| US9337369B2 (en) * | 2014-03-28 | 2016-05-10 | Sunpower Corporation | Solar cells with tunnel dielectrics |
| JP5913446B2 (ja) * | 2014-06-27 | 2016-04-27 | シャープ株式会社 | 光電変換装置およびその製造方法 |
| JP5871996B2 (ja) * | 2014-06-27 | 2016-03-01 | シャープ株式会社 | 光電変換装置およびその製造方法 |
| WO2015198978A1 (fr) * | 2014-06-27 | 2015-12-30 | シャープ株式会社 | Dispositif de conversion photoélectrique et son procédé de fabrication |
| US10309012B2 (en) | 2014-07-03 | 2019-06-04 | Tesla, Inc. | Wafer carrier for reducing contamination from carbon particles and outgassing |
| CN106575676B (zh) * | 2014-07-17 | 2019-06-28 | 光城公司 | 具有叉指背接触的太阳能电池 |
| US9899546B2 (en) | 2014-12-05 | 2018-02-20 | Tesla, Inc. | Photovoltaic cells with electrodes adapted to house conductive paste |
| US9947822B2 (en) | 2015-02-02 | 2018-04-17 | Tesla, Inc. | Bifacial photovoltaic module using heterojunction solar cells |
| JPWO2016143547A1 (ja) * | 2015-03-06 | 2017-12-21 | シャープ株式会社 | 光電変換素子、光電変換装置、光電変換素子の製造方法および光電変換装置の製造方法 |
| US9525083B2 (en) * | 2015-03-27 | 2016-12-20 | Sunpower Corporation | Solar cell emitter region fabrication with differentiated P-type and N-type architectures and incorporating a multi-purpose passivation and contact layer |
| EP3093889B1 (fr) * | 2015-05-13 | 2024-04-17 | Shangrao Xinyuan YueDong Technology Development Co. Ltd | Cellule solaire et son procede de fabrication |
| US9761744B2 (en) | 2015-10-22 | 2017-09-12 | Tesla, Inc. | System and method for manufacturing photovoltaic structures with a metal seed layer |
| US9842956B2 (en) | 2015-12-21 | 2017-12-12 | Tesla, Inc. | System and method for mass-production of high-efficiency photovoltaic structures |
| US9496429B1 (en) | 2015-12-30 | 2016-11-15 | Solarcity Corporation | System and method for tin plating metal electrodes |
| JP6639295B2 (ja) * | 2016-03-23 | 2020-02-05 | シャープ株式会社 | 光電変換装置、光電変換モジュールおよび太陽光発電システム |
| US10115838B2 (en) | 2016-04-19 | 2018-10-30 | Tesla, Inc. | Photovoltaic structures with interlocking busbars |
| JP2018170482A (ja) * | 2017-03-30 | 2018-11-01 | パナソニック株式会社 | 太陽電池セル及び太陽電池セルの製造方法 |
| US10672919B2 (en) | 2017-09-19 | 2020-06-02 | Tesla, Inc. | Moisture-resistant solar cells for solar roof tiles |
| US11190128B2 (en) | 2018-02-27 | 2021-11-30 | Tesla, Inc. | Parallel-connected solar roof tile modules |
| JP2021150578A (ja) * | 2020-03-23 | 2021-09-27 | 株式会社カネカ | 太陽電池および太陽電池製造方法 |
| CN113690324B (zh) * | 2021-08-17 | 2024-04-30 | 江苏辉伦太阳能科技有限公司 | 一种新型hit电池片及其制作方法与组件制作方法 |
Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH03165578A (ja) * | 1989-11-24 | 1991-07-17 | Hitachi Ltd | 太陽電池 |
| US6274402B1 (en) * | 1999-12-30 | 2001-08-14 | Sunpower Corporation | Method of fabricating a silicon solar cell |
| WO2003083955A1 (fr) * | 2002-03-29 | 2003-10-09 | Ebara Corporation | Element photovoltaique et procede de fabrication |
Family Cites Families (34)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4064521A (en) * | 1975-07-28 | 1977-12-20 | Rca Corporation | Semiconductor device having a body of amorphous silicon |
| US4133698A (en) * | 1977-12-27 | 1979-01-09 | Texas Instruments Incorporated | Tandem junction solar cell |
| US4234352A (en) * | 1978-07-26 | 1980-11-18 | Electric Power Research Institute, Inc. | Thermophotovoltaic converter and cell for use therein |
| US4358782A (en) * | 1980-01-17 | 1982-11-09 | Asahi Kasei Kogyo Kabushiki Kaisha | Semiconductor device |
| US4253882A (en) * | 1980-02-15 | 1981-03-03 | University Of Delaware | Multiple gap photovoltaic device |
| US4378460A (en) * | 1981-08-31 | 1983-03-29 | Rca Corporation | Metal electrode for amorphous silicon solar cells |
| US4927770A (en) * | 1988-11-14 | 1990-05-22 | Electric Power Research Inst. Corp. Of District Of Columbia | Method of fabricating back surface point contact solar cells |
| US5053083A (en) * | 1989-05-08 | 1991-10-01 | The Board Of Trustees Of The Leland Stanford Junior University | Bilevel contact solar cells |
| JP2740284B2 (ja) | 1989-08-09 | 1998-04-15 | 三洋電機株式会社 | 光起電力素子 |
| US5288338A (en) * | 1990-05-23 | 1994-02-22 | Mitsubishi Denki Kabushiki Kaisha | Solar cell and method of producing the solar cell |
| US5213628A (en) * | 1990-09-20 | 1993-05-25 | Sanyo Electric Co., Ltd. | Photovoltaic device |
| JP2911291B2 (ja) * | 1992-03-27 | 1999-06-23 | シャープ株式会社 | 半導体装置の製造方法 |
| JP3203078B2 (ja) * | 1992-12-09 | 2001-08-27 | 三洋電機株式会社 | 光起電力素子 |
| JP3197674B2 (ja) * | 1993-04-06 | 2001-08-13 | 三洋電機株式会社 | 光起電力装置 |
| JP3165578B2 (ja) | 1994-02-21 | 2001-05-14 | 株式会社フコク | 超音波モータ |
| US5641362A (en) * | 1995-11-22 | 1997-06-24 | Ebara Solar, Inc. | Structure and fabrication process for an aluminum alloy junction self-aligned back contact silicon solar cell |
| JPH10117004A (ja) * | 1996-10-09 | 1998-05-06 | Toyota Motor Corp | 集光型太陽電池素子 |
| JP3652055B2 (ja) * | 1997-03-28 | 2005-05-25 | 京セラ株式会社 | 光電変換装置の製造方法 |
| US6180869B1 (en) * | 1997-05-06 | 2001-01-30 | Ebara Solar, Inc. | Method and apparatus for self-doping negative and positive electrodes for silicon solar cells and other devices |
| JP4329183B2 (ja) * | 1999-10-14 | 2009-09-09 | ソニー株式会社 | 単一セル型薄膜単結晶シリコン太陽電池の製造方法、バックコンタクト型薄膜単結晶シリコン太陽電池の製造方法および集積型薄膜単結晶シリコン太陽電池の製造方法 |
| FR2802340B1 (fr) * | 1999-12-13 | 2003-09-05 | Commissariat Energie Atomique | Structure comportant des cellules photovoltaiques et procede de realisation |
| JP3300812B2 (ja) * | 2000-01-19 | 2002-07-08 | 独立行政法人産業技術総合研究所 | 光電変換素子 |
| CN1225029C (zh) * | 2000-03-13 | 2005-10-26 | 索尼株式会社 | 光能转换装置 |
| US6333457B1 (en) * | 2000-08-29 | 2001-12-25 | Sunpower Corporation | Edge passivated silicon solar/photo cell and method of manufacture |
| JP2003124483A (ja) * | 2001-10-17 | 2003-04-25 | Toyota Motor Corp | 光起電力素子 |
| JP4244549B2 (ja) * | 2001-11-13 | 2009-03-25 | トヨタ自動車株式会社 | 光電変換素子及びその製造方法 |
| FR2833752A1 (fr) | 2002-05-28 | 2003-06-20 | Commissariat Energie Atomique | Procede de realisation de metallisations de section triangulaire en microelectronique |
| JP2004221188A (ja) * | 2003-01-10 | 2004-08-05 | Ebara Corp | 裏面接合型太陽電池およびその製造方法 |
| FR2854497B1 (fr) * | 2003-04-29 | 2005-09-02 | Commissariat Energie Atomique | Procede de realisation d'un dispositif semi-conducteur a metallisations auto-alignees |
| JP4155899B2 (ja) * | 2003-09-24 | 2008-09-24 | 三洋電機株式会社 | 光起電力素子の製造方法 |
| US7199395B2 (en) * | 2003-09-24 | 2007-04-03 | Sanyo Electric Co., Ltd. | Photovoltaic cell and method of fabricating the same |
| FR2880989B1 (fr) * | 2005-01-20 | 2007-03-09 | Commissariat Energie Atomique | Dispositif semi-conducteur a heterojonctions et a structure inter-digitee |
| FR2881879B1 (fr) | 2005-02-08 | 2007-03-09 | Commissariat Energie Atomique | Procede de realisation de contacts metal/semi-conducteur a travers un dielectrique. |
| FR2878374A1 (fr) | 2005-02-11 | 2006-05-26 | Commissariat Energie Atomique | Cellule solaire a heterojonction et a metallisation enterree |
-
2005
- 2005-01-20 FR FR0550174A patent/FR2880989B1/fr not_active Expired - Fee Related
-
2006
- 2006-01-18 EP EP06709408.6A patent/EP1839341B1/fr not_active Not-in-force
- 2006-01-18 EP EP09156836.0A patent/EP2091086A3/fr not_active Withdrawn
- 2006-01-18 US US11/813,676 patent/US7935966B2/en not_active Expired - Fee Related
- 2006-01-18 JP JP2007551714A patent/JP5390102B2/ja not_active Expired - Fee Related
- 2006-01-18 WO PCT/FR2006/050021 patent/WO2006077343A1/fr active Application Filing
-
2010
- 2010-05-11 JP JP2010109113A patent/JP2010171464A/ja active Pending
-
2011
- 2011-01-31 US US13/017,397 patent/US8421074B2/en not_active Expired - Fee Related
Patent Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH03165578A (ja) * | 1989-11-24 | 1991-07-17 | Hitachi Ltd | 太陽電池 |
| US6274402B1 (en) * | 1999-12-30 | 2001-08-14 | Sunpower Corporation | Method of fabricating a silicon solar cell |
| WO2003083955A1 (fr) * | 2002-03-29 | 2003-10-09 | Ebara Corporation | Element photovoltaique et procede de fabrication |
Non-Patent Citations (2)
| Title |
|---|
| PATENT ABSTRACTS OF JAPAN vol. 015, no. 405 (E - 1122) 16 October 1991 (1991-10-16) * |
| VERLINDEN P ET AL COMMISSION OF THE EUROPEAN COMMUNITIES: "MULTILEVEL METALLIZATION FOR LARGE AREA POINT-CONTACT SOLAR CELLS", PROCEEDINGS OF THE INTERNATIONAL PHOTOVOLTAIC ENERGY CONFERENCE. FLORENCE, MAY 9 - 13, 1988, DORDRECHT, KLUWER, NL, vol. VOL. 2 CONF. 8, 9 May 1988 (1988-05-09), pages 1466 - 1471, XP000044541 * |
Cited By (15)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7935966B2 (en) | 2005-01-20 | 2011-05-03 | Commissariat A L'energie Atomique Et Aux Energies Alternatives | Semiconductor device with heterojunctions and an inter-finger structure |
| US7947527B2 (en) | 2005-01-20 | 2011-05-24 | Commissariat A L'energie Atomique | Method for metallization of a semiconductor device |
| US8421074B2 (en) | 2005-01-20 | 2013-04-16 | Centre National De La Recherche Scientifique (Cnrs) | Semiconductor device with heterojunctions and an interdigitated structure |
| JP2009535845A (ja) * | 2006-05-04 | 2009-10-01 | サンパワー コーポレイション | ドーピングされた半導体ヘテロ接合電極を有する太陽電池 |
| EP1873840A1 (fr) * | 2006-06-30 | 2008-01-02 | General Electric Company | Dispositif photovoltaïque qui comprend une configuration de contac totalement en arrière ; et processus de fabrication associés |
| EP2239788A4 (fr) * | 2008-01-30 | 2017-07-12 | Kyocera Corporation | Element de batterie solaire et procede de fabrication d'element de batterie solaire |
| WO2011073868A2 (fr) | 2009-12-14 | 2011-06-23 | Total S.A. | Cellule photovoltaïque heterojonction a contact arriere |
| EP2605285B1 (fr) | 2011-12-13 | 2020-05-06 | Intellectual Keystone Technology LLC | Dispositif photovoltaïque |
| WO2017076832A1 (fr) | 2015-11-02 | 2017-05-11 | CSEM Centre Suisse d'Electronique et de Microtechnique SA - Recherche et Développement | Dispositif photovoltaïque et son procédé de fabrication |
| EP3163632A1 (fr) | 2015-11-02 | 2017-05-03 | CSEM Centre Suisse d'Electronique et de Microtechnique SA - Recherche et Développement | Dispositif photovoltaïque et son procédé de fabrication |
| EP3770975A1 (fr) | 2019-07-26 | 2021-01-27 | Meyer Burger GmbH | Dispositif photovoltaïque et son procédé de fabrication |
| WO2021018517A1 (fr) | 2019-07-26 | 2021-02-04 | Meyer Burger Gmbh | Dispositif photovoltaïque et son procédé de fabrication |
| CN114008798A (zh) * | 2019-07-26 | 2022-02-01 | 迈尔博尔格(德国)有限公司 | 光伏器件及其制造方法 |
| US11817517B2 (en) | 2019-07-26 | 2023-11-14 | Meyer Burger (Germany) Gmbh | Photovoltaic device and method for manufacturing the same |
| CN114008798B (zh) * | 2019-07-26 | 2024-02-13 | 迈尔博尔格(德国)有限公司 | 光伏器件及其制造方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| JP5390102B2 (ja) | 2014-01-15 |
| FR2880989B1 (fr) | 2007-03-09 |
| EP1839341B1 (fr) | 2017-01-11 |
| US20110120541A1 (en) | 2011-05-26 |
| US8421074B2 (en) | 2013-04-16 |
| US7935966B2 (en) | 2011-05-03 |
| EP2091086A3 (fr) | 2017-04-19 |
| FR2880989A1 (fr) | 2006-07-21 |
| EP1839341A1 (fr) | 2007-10-03 |
| US20080061293A1 (en) | 2008-03-13 |
| JP2010171464A (ja) | 2010-08-05 |
| JP2008529265A (ja) | 2008-07-31 |
| EP2091086A2 (fr) | 2009-08-19 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| EP1839341B1 (fr) | Dispositif semi-conducteur a heterojonctions et a structure inter-digitee | |
| EP2067174A2 (fr) | Procede de realisation de cellule photovoltaique a heterojonction en face arriere | |
| FR2503457A1 (fr) | Systeme de cellules solaires connectees en serie sur un substrat unique | |
| EP1903615B1 (fr) | Procédé de métallisation de cellules photovoltaïques à multiples recuits | |
| EP2172981B1 (fr) | Cellule photovoltaïque à hétérojonction à deux dopages et procédé de fabrication | |
| FR2463978A1 (fr) | Cellule solaire integree avec une diode de derivation et son procede de fabrication | |
| EP1846956B1 (fr) | Procede de realisation de contacts metal/semi-conducteur a travers un dielectrique | |
| US20100147368A1 (en) | Photovoltaic cell with shallow emitter | |
| EP1618611B1 (fr) | Procede de realisation d un dispositif semi-conducteur a met allisations auto-alignees. | |
| FR3037721B1 (fr) | Procede de realisation d’une cellule photovoltaique a heterojonction et cellule photovoltaique ainsi obtenue. | |
| EP1854148A1 (fr) | Procede de metallissation d'un dispositif semi-conducteur | |
| FR2878374A1 (fr) | Cellule solaire a heterojonction et a metallisation enterree | |
| EP4199122A1 (fr) | Cellule photovoltaïque a contacts passives et a revêtement antireflet | |
| EP4336569A1 (fr) | Cellule photovoltaique a contacts passives en double face et comportant des portions d'otc localisées sous les métallisations avant | |
| EP2876689B1 (fr) | Procédé de formation d'une cellule photovoltaïque | |
| EP4179579A1 (fr) | Fabrication de cellules solaires | |
| FR2977717A1 (fr) | Cellule photovoltaique a homojonction comprenant un film mince de passivation en oxyde cristallin de silicium et procede de realisation | |
| EP3498892A1 (fr) | Procédé d'extraction d'impuretés métalliques d'une plaquette de silicium cristallin | |
| FR3077930A1 (fr) | Dispositif photovoltaique ou photodetecteur de type emetteur passive contact arriere et procede de fabrication d'un tel dispositif | |
| FR3073670A1 (fr) | Procede de formation d'electrodes | |
| FR3023062A1 (fr) | Cellule photovoltaique a heterojonction de silicium et procede de fabrication d'une telle cellule |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| 121 | Ep: the epo has been informed by wipo that ep was designated in this application | ||
| DPE1 | Request for preliminary examination filed after expiration of 19th month from priority date (pct application filed from 20040101) | ||
| REEP | Request for entry into the european phase |
Ref document number: 2006709408 Country of ref document: EP |
|
| WWE | Wipo information: entry into national phase |
Ref document number: 2006709408 Country of ref document: EP |
|
| WWE | Wipo information: entry into national phase |
Ref document number: 11813676 Country of ref document: US |
|
| WWE | Wipo information: entry into national phase |
Ref document number: 2007551714 Country of ref document: JP |
|
| NENP | Non-entry into the national phase |
Ref country code: DE |
|
| WWP | Wipo information: published in national office |
Ref document number: 2006709408 Country of ref document: EP |
|
| WWP | Wipo information: published in national office |
Ref document number: 11813676 Country of ref document: US |