JP5913446B2 - 光電変換装置およびその製造方法 - Google Patents

Description

本発明は、光を電気に変換する光電変換装置およびその製造方法に関するものである。

従来、ｎ型の結晶シリコン基板とｐ型の非晶質シリコン層との間に真性（ｉ型）の非晶質シリコンを介在させて、界面での欠陥を低減し、ヘテロ接合界面での特性を改善させた光電変換装置が知られている。

特開２０１０−２８３４０８号公報には、第１半導体層の両隣に配設される一対の第２半導体層と、一方の第２半導体層上から第１半導体層上まで跨って形成される絶縁層と、他方の第２半導体層上から第１半導体層上まで跨って形成される絶縁層とを備える太陽電池が開示されている。透明電極層および収集電極層は、絶縁層上で第１方向に沿って形成される一対の分離溝によって分離される。

特開２０１０−２８３４０８号公報

特開２０１０−２８３４０８号公報に開示された構成では、絶縁層と基板との間で、第１半導体層と第２半導体層とが接する場合がある。そのため、これらの間でリーク電流が発生する場合がある。また、仮に第１半導体層と第２半導体層との間にｉ層を形成した場合であっても、絶縁層を形成する際の熱的または物理的ダメージによって、ｉ層に欠陥が導入され、電気的分離を十分に行えなくなる可能性がある。

本発明の目的は、シリコン基板の一方の面に形成されるｎ型半導体層（第１導電型半導体層）とｐ型半導体層（第２導電型半導体層）とを効果的に分離することができる光電変換装置の構成、および光電変換装置の製造方法を得ることである。

ここに開示する光電変換装置は、シリコン基板と、前記シリコン基板の一方の面に形成され、互いに反対の導電型を有する第１導電型半導体層および第２導電型半導体層と、前記シリコン基板の前記一方の面に形成され、前記第１導電型半導体層と前記第２導電型半導体層とを絶縁する絶縁層とを備える。前記第１導電型半導体層と前記第２導電型半導体層とは、前記シリコン基板の面内方向において前記絶縁層を挟んで隣接する。前記シリコン基板と前記絶縁層との間には、前記第１導電型半導体層および前記第２導電型半導体層のいずれも形成されていない。

ここに開示する光電変換装置の製造方法は、シリコン基板を準備する工程と、前記シリコン基板の一方の面に絶縁層を形成する工程と、前記絶縁層によって挟まれた領域の一部に、第１導電型半導体層を形成する工程と、前記絶縁層によって挟まれた領域の他の一部に、前記第１導電型半導体層と反対の導電型の第２導電型半導体層を形成する工程とを備える。

本発明によれば、第１導電型半導体層と第２導電型半導体層とを効果的に分離することができる光電変換装置の構成、および光電変換装置の製造方法が得られる。

図１は、本発明の第１の実施形態にかかる光電変換素子の構成を模式的に示す断面図である。 図２Ａは、光電変換素子の製造方法の一例を説明するための図である。 図２Ｂは、光電変換素子の製造方法の一例を説明するための図である。 図２Ｃは、光電変換素子の製造方法の一例を説明するための図である。 図２Ｄは、光電変換素子の製造方法の一例を説明するための図である。 図２Ｅは、光電変換素子の製造方法の一例を説明するための図である。 図２Ｆは、光電変換素子の製造方法の一例を説明するための図である。 図２Ｇは、光電変換素子の製造方法の一例を説明するための図である。 図３Ａは、絶縁層が形成されていない面にｎ型半導体層を形成した状態を示す模式図である。 図３Ｂは、図３Ａからさらにｐ型半導体層を形成した状態を示す模式図である。 図４Ａは、本実施形態に好適に用いられるマスクの形状を模式的に示す断面図である。 図４Ｂは、本実施形態に好適に用いられるマスクの他の例であるマスクの形状を模式的に示す断面図である。 図５は、本発明の第２の実施形態にかかる光電変換素子の構成を模式的に示す断面図である。 図６は、本発明の第３の実施形態にかかる光電変換素子の構成を模式的に示す断面図である。 図７Ａは、光電変換素子の製造方法の一例を説明するための図である。 図７Ｂは、光電変換素子の製造方法の一例を説明するための図である。 図７Ｃは、光電変換素子の製造方法の一例を説明するための図である。 図７Ｄは、光電変換素子の製造方法の一例を説明するための図である。 図８Ａは、絶縁層が形成されていない面にｉ型半導体層とｎ型半導体層とを形成した状態を示す模式図である。 図８Ｂは、図８Ａからさらにｉ型半導体層とｐ型半導体層とを形成した状態を示す模式図である。 図９は、本発明の第３の実施形態の変形例にかかる光電変換素子の構成を模式的に示す断面図である。 図１０Ａは、光電変換素子の製造方法の一例を説明するための図である。 図１０Ｂは、光電変換素子の製造方法の一例を説明するための図である。 図１１は、本発明の第４の実施形態にかかる光電変換素子の構成を模式的に示す断面図である。 図１２Ａは、光電変換素子の製造方法の一例を説明するための図である。 図１２Ｂは、光電変換素子の製造方法の一例を説明するための図である。 図１２Ｃは、光電変換素子の製造方法の一例を説明するための図である。 図１２Ｄは、光電変換素子の製造方法の一例を説明するための図である。 図１３は、本実施形態にかかる光電変換モジュールの構成の一例を示す概略図である。 図１４は、本実施形態にかかる太陽光発電システムの構成の一例を示す概略図である。 図１５は、図１４に示す光電変換モジュールアレイの構成の一例を示す概略図である。 図１６は、本実施形態にかかる太陽光発電システムの構成の他の一例を示す概略図である。 図１７は、本実施形態にかかる太陽光発電システムの構成の他の一例を示す概略図である。 図１８は、本実施形態にかかる太陽光発電システムの構成の他の一例を示す概略図である。

以下、図面を参照し、本発明の実施の形態を詳しく説明する。図中同一または相当部分には同一符号を付してその説明は繰り返さない。なお、説明を分かりやすくするために、以下で参照する図面においては、構成が簡略化または模式化して示されたり、一部の構成部材が省略されたりしている。また、各図に示された構成部材間の寸法比は、必ずしも実際の寸法比を示すものではない。

［第１実施形態］
図１は、本発明の第１の実施形態にかかる光電変換素子１の構成を模式的に示す断面図である。光電変換素子１は、基板１０（シリコン基板）、ＡＲＣ（Ａｎｔｉ Ｒｅｆｌｅｃｔｉｏｎ Ｃｏａｔ）１１、パッシベーション層１２、絶縁層１３、ｎ型半導体層（第１導電型半導体層）１４、ｐ型半導体層（第２導電型半導体層）１５、ｎ型電極１６、およびｐ型電極１７を備えている。

基板１０は、導電型がｎ型の単結晶シリコン基板である。シリコン基板１０の厚さは、例えば１００〜１５０μｍである。基板１０の一方の面には、ピラミッド形状のテクスチャが形成されている。テクスチャは、基板１０の表面反射率を低下させ、短絡電流Ｊｓｃを増加させる。

以下、テクスチャが形成されている面を基板１０の受光面と呼び、他方の面を裏面と呼ぶ。光電変換素子１は、ｎ型半導体層１４およびｐ型半導体層１５の両方が裏面に形成された、いわゆる裏面接合型の光電変換素子である。

ＡＲＣ１１は、基板１０の受光面を覆って形成されている。ＡＲＣ１１は、基板１０の表面反射率を低下させ、短絡電流Ｊｓｃを増加させる。ＡＲＣ１１は例えば、厚さ２０ｎｍ程度の酸化シリコン膜と、厚さ６０ｎｍ程度の窒化シリコン膜とをこの順で積層したものである。

パッシベーション層１２は、基板１０の裏面を覆って形成されている。パッシベーション層１２は例えば、シリコンの酸化物、シリコンの窒化物、もしくはシリコンの酸窒化物、多結晶シリコン、アルミニウムの酸化物、アルミニウムの窒化物、もしくはアルミニウムの酸窒化物、リン窒化物、またはチタン窒化物等である。パッシベーション層１２は、好ましくはシリコンの酸化物である。パッシベーション層１２は、基板１０を酸化して形成したものであっても良い。パッシベーション層１２の厚さは、例えば０．５〜３ｎｍである。

絶縁層１３、ｎ型半導体層１４、およびｐ型半導体層１５は、パッシベーション層１２の上に形成されている。ｎ型半導体層１４とｐ型半導体層１５とは、基板１０の面内方向において絶縁層１３を挟んで隣接して配置されている。絶縁層１３は、ｎ型半導体層１４とｐ型半導体層１５とを絶縁している。

絶縁層１３は、パッシベーション層１２に接して形成されている。基板１０と絶縁層１３との間には、ｎ型半導体層１４およびｐ型半導体層１５のいずれも形成されていない。

絶縁層１３の幅Ｌは、２〜８００μｍであることが好ましい。幅Ｌが２μｍよりも狭いと、製造方法によってはｎ型半導体層１４とｐ型半導体層１５とが接触し、リーク電流が増加する場合がある。一方、幅Ｌが８００μｍよりも広いと、ｎ型半導体層１４およびｐ型半導体層１５の面積が相対的に小さくなり、直列抵抗が高くなる。絶縁層１３の幅Ｌは、より好ましくは２０〜５００μｍである。

絶縁層１３の層厚ｄは、０．３〜３００μｍであることが好ましい。層厚ｄが０．３μｍ以上であれば、製造工程においてレーザーアブレーションを用いる場合に、レーザーアブレーションによるダメージから基板１０を有効に保護することができる。

なお、製造過程においてｎ型半導体層１４とｐ型半導体層１５との接触を防止するという点から、層厚ｄは厚い方が好ましい。この点については後述する。一方、層厚ｄが３００μｍよりも厚くなると、応力等によって剥がれやクラックが発生しやすくなる。

絶縁層１３は例えば、無機物であっても良いし、有機物であっても良い。無機物は例えば、シリコンの酸化物、シリコンの窒化物、もしくはシリコンの酸窒化物、多結晶シリコン、またはアルミニウムの酸化物、アルミニウムの窒化物、もしくはアルミニウムの酸窒化物等である。有機物は例えば、イミド系樹脂、エポキシ系樹脂、フッ素樹脂、ポリカーボネート、液晶ポリマー等である。イミド系樹脂は例えばポリイミドである。フッ素樹脂は例えば、ポリテトラフルオロエチレン（ＰＴＦＥ）である。

ｎ型半導体層１４は、導電型がｎ型で、水素を含有する非晶質半導体の層である。ｎ型半導体層１４は例えば、ドーパントとしてリン（Ｐ）を含有する。ｎ型半導体層１４は例えば、ｎ型非晶質シリコン、ｎ型非晶質シリコンゲルマニウム、ｎ型非晶質ゲルマニウム、ｎ型非晶質シリコンカーバイド、ｎ型非晶質シリコンナイトライド、ｎ型非晶質シリコンオキサイド、ｎ型非晶質シリコンオキシナイトライド、ｎ型非晶質シリコンカーボンオキサイド等である。ｎ型半導体層１４の厚さは例えば、３〜５０ｎｍである。

ｐ型半導体層１５は、導電型がｐ型で、水素を含有する非晶質半導体の層である。ｐ型半導体層１５は例えば、ドーパントとしてボロン（Ｂ）を含有する。ｐ型半導体層１５は例えば、ｐ型非晶質シリコン、ｐ型非晶質シリコンゲルマニウム、ｐ型非晶質ゲルマニウム、ｐ型非晶質シリコンカーバイド、ｐ型非晶質シリコンナイトライド、ｐ型非晶質シリコンオキサイド、ｐ型非晶質シリコンオキシナイトライド、ｐ型非晶質シリコンカーボンオキサイド等である。ｐ型半導体層１５の厚さは例えば、５〜５０ｎｍである。

なお、この明細書において、非晶質半導体には、微結晶相が含まれても良いものとする。微結晶相は、平均粒子径が１〜５０ｎｍである結晶を含む。

ｎ型電極１６はｎ型半導体層１４に接して形成されており、ｐ型電極１７はｐ型半導体層１５に接して形成されている。

ｎ型電極１６は、導電層１６１と導電層１６２とを含んでいる。ｐ型電極１７も同様に、導電層１７１と導電層１７２とを含んでいる。導電層１６１、１６２、１７１、および１７２のそれぞれは例えば、ＴＣＯ（Ｔｒａｎｓｐａｒｅｎｔ Ｃｏｎｄｕｃｔｉｖｅ Ｏｘｉｄｅ）、金属等である。ＴＣＯは例えば、ＩＴＯ（Ｉｎｄｉｕｍ Ｔｉｎ Ｏｘｉｄｅ）、ＺｎＯ等である。金属は例えば、Ａｇ、Ｎｉ、Ａｌ、Ｃｕ、Ｓｎ、Ｐｔ、Ａｕ等、またはこれらの合金等である。導電層１６１および１７１としては、ｎ型半導体層１４およびｐ型半導体層１５と密着性の良いＴＣＯを用いることが好ましく、導電層１６２および１７２としては、導電率の高い金属を用いることが好ましい。導電層１６１および１７１の各々の厚さは例えば３〜１００ｎｍであり、導電層１６２および１７２の各々の厚さは例えば２μｍ程度である。

［光電変換素子１の製造方法］
以下、図２Ａ〜図２Ｇを参照して、光電変換素子１の製造方法の一例を説明する。

片面にテクスチャが形成された基板１０を準備する（図２Ａ）。基板１０は例えば、次のように製造される。バルクのシリコンから、ワイヤーソーによって１００〜３００μｍの厚さのウェハーを切り出す。ウェハーの表面のダメージ層を除去するためのエッチングと、厚さを調整するためのエッチングとを行う。これらのエッチングがされたウェハーの片面に、保護膜を形成する。保護膜は例えば、酸化シリコン、窒化シリコン等である。保護膜が形成されたウェハーを、ＮａＯＨ、ＫＯＨ等のアルカリ溶液（例えば、ＫＯＨ：１〜５ｗｔ％、イソプロピルアルコール：１〜１０ｗｔ％の水溶液）を用いてエッチングする。このとき、異方性エッチングによって、保護膜が形成されていない面にピラミッド形状のテクスチャが形成される。エッチング後に保護膜を除去することによって、基板１０が得られる。

基板１０に、ＡＲＣ１１およびパッシベーション層１２を形成する（図２Ｂ）。ここでは、ＡＲＣ１１が酸化シリコン膜と窒化シリコン膜とを積層させたものであり、パッシベーション層１２が酸化シリコン膜である場合を説明する。まず、基板１０の表面を酸化させて、受光面の酸化膜と裏面のパッシベーション層１２とを形成する。その後、受光面の酸化膜の上に窒化シリコン膜を形成して、ＡＲＣ１１を形成する。

基板１０の酸化は、ウェット処理および熱酸化のいずれでも良い。ウェット処理の場合は例えば、基板１０を過酸化水素、硝酸、オゾン水等に浸漬し、その後ドライ雰囲気で８００〜１０００℃に加熱する。熱酸化の場合は例えば、基板１０を酸素または水蒸気の雰囲気で９００〜１０００℃に加熱する。窒化シリコン膜の形成は、スパッタ、ＥＢ（Ｅｌｅｃｔｒｏｎ Ｂｅａｍ）蒸着、ＴＥＯＳ法等によって行うことができる。

あるいは、熱酸化膜を形成したあと、ＰＥＣＶＤ（Ｐｌａｓｍａ Ｅｎｈａｎｃｅｄ Ｃｈｅｍｉｃａｌ Ｖａｐｏｒ Ｄｅｐｏｓｉｔｉｏｎ）により、窒素プラズマで窒化し、さらに５００℃以上で、アニールすることにより、ＳｉＯＮ膜を形成することができる。このように、パッシベーション膜をＳｉＯＮで形成することにより、パッシベーション膜上に形成されるｐ型層に含有されるボロンなどのドーパントがシリコン基板に拡散することを抑制することができる。このようにすることで、トンネル電流などを流すことができるような膜厚のパッシベーション膜を形成した場合であっても、有効にボロンの拡散を抑制することができるためより好ましい。

パッシベーション層１２の上に、絶縁層１３を形成する（図２Ｃ）。絶縁層１３として、シリコンの酸化物、シリコンの窒化物、もしくはシリコンの酸窒化物、多結晶シリコン、またはアルミニウムの酸化物、アルミニウムの窒化物、もしくはアルミニウムの酸窒化物等を用いる場合、例えば蒸着やスパッタを用いて形成することができる。絶縁層１３として、シリコンの酸化物、シリコンの窒化物、もしくはシリコンの酸窒化物を用いる場合、印刷法、インクジェットを用いた成膜法を用いても良い。印刷法は、例えばスクリーン印刷法等である。絶縁層１３として有機物を用いる場合も、印刷法、インクジェットを用いた成膜法を用いることができる。

基板１０の裏面の絶縁層１３で挟まれた領域の一部に、ｎ型半導体層１４を形成する（図２Ｄ）。ｎ型半導体層１４は例えば、ＰＥＣＶＤ（Ｐｌａｓｍａ Ｅｎｃｈａｎｃｅｄ Ｃｈｅｍｉｃａｌ Ｖａｐｏｒ Ｄｅｐｏｓｉｔｉｏｎ）によって形成することができる。例えば、基板温度：１３０〜１８０℃、水素ガス流量：０〜１００ｓｃｃｍ、シランガス流量：４０ｓｃｃｍ、ホスフィンと水素との混合ガス（水素に対するホスフィンの濃度：１％）流量：４０ｓｃｃｍ、圧力：４０〜１２０Ｐａ、ＲＦパワー密度：５〜１５ｍＷ／ｃｍ^２の条件下でＰＥＣＶＤを行うことによって、リンがドープされたｎ型非晶質シリコンを形成することができる。

このとき、図２Ｄに示すように、ｎ型半導体層１４を形成しない領域にマスクＭＡを配置する。これによって、基板１０の裏面の絶縁層１３で挟まれた領域の一部（図２Ｄの領域Ａ）にだけ、ｎ型半導体層１４を形成することができる。

基板１０の裏面の絶縁層１３で挟まれた領域の他の一部に、ｐ型半導体層１５を形成する（図２Ｅ）。ｐ型半導体層１５は例えば、ＰＥＣＶＤによって形成することができる。例えば、基板温度：１３０〜１８０℃、水素ガス流量：０〜１００ｓｃｃｍ、シランガス流量：４０ｓｃｃｍ、ジボランと水素との混合ガス（水素に対するジボランの濃度：２％）流量：４０ｓｃｃｍ、圧力：４０〜１２０Ｐａ、ＲＦパワー密度：５〜１５ｍＷ／ｃｍ^２の条件下でＰＥＣＶＤを行うことによって、ボロンがドープされたｐ型非晶質シリコンを形成することができる。

ｎ型半導体層１４の場合と同様に、マスクＭＢを用いて、基板１０の裏面の絶縁層１３で挟まれた領域の一部（図２Ｅの領域Ｂ）にだけ、ｐ型半導体層１５を形成する。

なお、ｎ型半導体層１４を形成する工程とｐ型半導体層１５を形成する工程の間で、マスクを交換するためにチャンバーを開放する場合には、ｎ型半導体層１４をフッ酸等で洗浄して自然酸化膜を除去しておくことが好ましい。

絶縁層１３を有機物で形成した場合には、フッ酸等で洗浄しても、絶縁層１３は問題ない。しかしＳｉＯ２などの酸化物膜、窒化物膜、酸窒化物膜などで形成した場合には、フッ酸等でエッチングされてしまうため、絶縁層１３がエッチングされてなくなってしまわないように、濃度や時間等を調整する必要がある。

絶縁層１３、ｎ型半導体層１４、およびｐ型半導体層１５を覆って、導電層１９１および導電層１９２を形成する（図２Ｆ）。導電層１９１および導電層１９２は、後述するように、次工程で分離されてｎ型電極１６およびｐ型電極１７となる層である。

導電層１９１および１９２は、スパッタ法、蒸着法、イオンプレーティング法、熱ＣＶＤ法、ＭＯＣＶＤ法、ゾルゲル法、液状にした原料を噴霧加熱する方法、またはインクジェット法等を用いて形成することができる。ここでは一例として、導電層１９１がＩＴＯまたはＺｎＯであり、導電層１９２がＡｌである場合を説明する。ＩＴＯは例えば、ＳｎＯ_２を０．５〜４ｗｔ％ドープしたＩＴＯターゲットを、アルゴンガスまたはアルゴンガスと酸素ガスとの混合ガスを流し、基板温度：２５〜２５０℃、圧力：０．１〜１．５Ｐａ、電力：０．０１〜２ｋＷの条件でスパッタ処理を行うことで形成することができる。ＺｎＯの場合は、ＩＴＯターゲットに代えて、Ａｌを０．５〜４ｗｔ％ドープしたＺｎＯターゲットを用いて同様のスパッタを用いて形成することができる。Ａｌは例えば、ＥＢ蒸着によって形成することができる。

あるいは、導電層１９１をシード電極として、メッキ成膜法によって導電層１９２を形成しても良い。この場合、導電層１９１としては例えば、Ｎｉ、Ｗ、Ｃｏ、Ｔｉもしくはこれらの合金、またはこれらの金属とＰ、Ｂとの合金を用いることができる。導電層１９２としては例えば、Ｃｕ、Ａｌ、Ｓｎ等を用いることができる。メッキ成膜法を用いることによって、低コストで導電層を形成することができる。

平面視において絶縁層１３と重なる部分の導電層１９１および１９２に、溝を形成する（図２Ｇ）。より具体的には、導電層１９１を導電層１６１と１７１とに分離し、導電層１９２を導電層１６２と１７２とに分離する。これによって、ｎ型電極１６とｐ型電極１７とが形成される。

溝の形成は、レーザーアブレーションによって行うことが好ましい。レーザーアブレーションに使用するレーザーは、例えばＡｒＦエキシマレーザー（波長：１９３ｎｍ）である。なお、超短パルスレーザー（フェムト秒オーダー）や短波長のＵＶ光を利用することで、基板１０に与えるダメージを抑制することができる。

以上、本発明の第１の実施形態にかかる光電変換素子１の構成および製造方法を説明した。ｐ型半導体層１５と基板１０とは、パッシベーション層１２を挟んでｐｎ接合を形成する。ｐｎ接合に光が入射すると、電子と正孔とが生成される。電子および正孔は、パッシベーション層１２をトンネリングなどしてそれぞれｎ型半導体層１４およびｐ型半導体層１５に移動し、ｎ型電極１６およびｐ型電極１７を通じて、電流として外部に取り出される。パッシベーション層１２は、基板１０とｎ型半導体層１４との間の界面、および基板１０とｐ型半導体層１５との間の界面の欠陥を低減する。

［光電変換素子１の効果］
本実施形態では、ｎ型半導体層１４とｐ型半導体層１５とは、基板１０の面内方向において絶縁層１３を挟んで隣接している。本実施形態では、ｎ型半導体層１４とｐ型半導体層１５とを形成する前に、絶縁層１３を形成する。そのため、基板１０と絶縁層１３との間には、ｎ型半導体層１４およびｐ型半導体層１５のいずれも形成されていない。

本実施形態によれば、ｎ型半導体層１４とｐ型半導体層１５とが絶縁層１３によって確実に分離される。これによって、ｎ型半導体層１４とｐ型半導体層１５との間のリークを抑制し、高いシャント抵抗を得ることができる。

ここで、仮想的な比較例を用いて本実施形態の効果を説明する。図３Ａは、絶縁層１３が形成されていない面にｎ型半導体層９４を形成した状態を示す模式図である。図３Ａでは、領域Ａに対向する部分が開口したマスクＭＣを用いて、ｎ型半導体層９４を形成している。このとき、マスクＭＣを基板１０に密着させることは難しく、マスクＭＣと基板１０との間には隙間Ｇが存在する。そのため、原料ガスが分解されて生成される活性種（ラジカル）がマスクＭＣと基板１０との間に侵入し、領域Ｃにもｎ型半導体層９４が形成される。

図３Ｂは、図３Ａからさらにｐ型半導体層９５を形成した状態を示す模式図である。図３Ｂでは、領域Ｂに対向する部分が開口したマスクＭＤを用いて、ｐ型半導体層９５を形成している。この場合も同様に、活性種がマスクＭＤと基板１０との間に侵入し、領域Ｄにもｐ型半導体層９５が形成される。そのため、この比較例では、ｎ型半導体層９４とｐ型半導体層９５とが接する。

これに対して、本実施形態によれば、図２Ｄおよび図２Ｅに示すように、活性種は絶縁層１３によって遮られるため、マスクＭＡと基板１０との間、またはマスクＭＢと基板１０との間に侵入しない。そのため、ｎ型半導体層１４とｐ型半導体層１５とを確実に分離することができる。

なお、絶縁層１３の層厚ｄ（図１）が厚いほど、マスクＭＡまたはＭＢと絶縁層１３とを密着させやすくできる。また、層厚ｄが厚いほど、活性種の回り込みを抑制することができる。したがって、層厚ｄは厚い方が好ましい。

図４Ａは、本実施形態に好適に用いられるマスクＭＡの形状を模式的に示す断面図である。マスクＭＡの下面には、凹部ＭＡａが形成されている。凹部ＭＡａは、絶縁層１３の間隔と幅に対応するように形成されている。この凹部ＭＡａによって、マスクＭａと基板１０との位置合わせを正確かつ容易に行うことができる。また、凹部ＭＡａによって、マスクＭＡと絶縁層１３とが対向する面積が増えるため、活性種の回り込みを効果的に抑制することができる。

図４Ｂは、本実施形態に好適に用いられるマスクの他の例であるマスクＭＥの形状を模式的に示す断面図である。マスクＭＥには、マスクＭＡの凹部ＭＡａに代えて、凹部ＭＥａが形成されている。凹部ＭＥａは、絶縁層１３を跨ぐように形成されている。マスクＭＥによっても、位置合わせを正確かつ容易に行うことができ、かつ活性種の回り込みを効果的に抑制することができる。

なお、マスクＭＡおよびマスクＭＥとして、ステンレス鋼、銅、ニッケル、ニッケル合金（４２アロイ、インバー材等）、モリブデン等のメタルマスクを用いても良いし、ガラスマスク、セラミックマスク、有機フィルム等を用いても良い。

［第２実施形態］
図５は、本発明の第２の実施形態にかかる光電変換素子２の構成を模式的に示す断面図である。光電変換素子２は、光電変換素子１のパッシベーション層１２に代えて、ｉ型半導体層２２を備えている。

ｉ型半導体層２２は、実質的に真性で、水素を含有する非晶質半導体の層である。ｉ型半導体層２２は例えば、ｉ型非晶質シリコン、ｉ型非晶質シリコンゲルマニウム、ｉ型非晶質ゲルマニウム、ｉ型非晶質シリコンカーバイド、ｉ型非晶質シリコンナイトライド、ｉ型非晶質シリコンオキサイド、ｉ型非晶質シリコンオキシナイトライド、ｉ型非晶質シリコンカーボンオキサイド等からなる。ｉ型半導体層２２の厚さは例えば、１〜１０ｎｍである。このように、ｉ型半導体層２２をシリコンオキシナイトライドやシリコンナイトライドで形成することにより、ｉ型半導体層２２上に形成されるｐ型半導体層１５に含有されるボロンなどのドーパントが基板１０に拡散することを抑制することができる。有効にボロンの拡散を抑制することができるためより好ましい。

ｉ型半導体層２２は、基板１０とｎ型半導体層１４との間の界面、および基板１０とｐ型半導体層１５との間の界面の欠陥を低減する。

［光電変換素子２の製造方法］
光電変換素子２は、光電変換素子１のパッシベーション膜１２に代えてｉ型半導体層２２を形成することで製造することができる。ｉ型半導体層２２は、ＡＲＣ１１を形成する前に形成しても良いし、ＡＲＣ１１を形成した後に形成しても良い。ｉ型半導体層２２は例えば、ＰＥＣＶＤによって形成することができる。例えば、基板温度：１３０〜１８０℃、水素ガス流量：０〜１００ｓｃｃｍ、シランガス流量：４０ｓｃｃｍ、圧力：４０〜１２０Ｐａ、ＲＦパワー密度：５〜１５ｍＷ／ｃｍ^２の条件下でＰＥＣＶＤを行うことによって、ｉ型非晶質シリコンを形成することができる。

［光電変換素子２の効果］
本実施形態によっても、第１の実施形態と同様の効果が得られる。

［第３実施形態］
図６は、本発明の第３の実施形態にかかる光電変換素子３の構成を模式的に示す断面図である。光電変換素子３は、光電変換素子１のパッシベーション層１２に代えて、ｉ型半導体層（第１ｉ型半導体層）３２１およびｉ型半導体層（第２ｉ型半導体層）３２２を備えている。

ｉ型半導体層３２１は基板１０とｎ型半導体層１４との間に形成され、ｉ型半導体層３２２は基板１０とｐ型半導体層１５との間に形成されている。絶縁層１３は、基板１０の裏面に接している。すなわち、基板１０と絶縁層１３との間には、ｉ型半導体層３２１および３２２、ｎ型半導体層１４、およびｐ型半導体層１５のいずれも形成されていない。

ｉ型半導体層３２１および３２２は、基板１０とｎ型半導体層１４との間の界面、および基板１０とｐ型半導体層１５との間の界面の欠陥を低減する。

［光電変換素子３の製造方法］
図７Ａ〜図７Ｄを参照して、光電変換素子３の製造方法の一例を説明する。なお、光電変換素子１と同様の工程に関しては詳しい説明を省略する。

片面にテクスチャが形成された基板１０を準備する。基板１０の受光面にＡＲＣ１１を形成する（図７Ａ）。基板１０に裏面に絶縁層１３を形成する（図７Ｂ）。

基板１０の裏面の絶縁層１３で挟まれた領域の一部に、ｉ型半導体層３２１およびｎ型半導体層１４をこの順番で形成する（図７Ｃ）。ｉ型半導体層３２１およびｎ型半導体層１４は例えば、ＰＥＣＶＤによって形成することができる。第１の実施形態と同様に、マスクＭＡを用いることによって、基板１０の裏面の絶縁層１３で挟まれた領域の一部（図７Ｃの領域Ａ）にだけ、ｉ型半導体層３２１およびｎ型半導体層１４を形成することができる。

基板１０の裏面の絶縁層１３で挟まれた領域の他の一部に、ｉ型半導体層３２２およびｐ型半導体層１５をこの順番で形成する（図７Ｄ）。ｉ型半導体層３２２およびｐ型半導体層１５は例えば、ＰＥＣＶＤによって形成することができる。第１の実施形態と同様に、マスクＭＢを用いることによって、基板１０の裏面の絶縁層１３で挟まれた領域の一部（図７Ｄの領域Ｂ）にだけ、ｉ型半導体層３２２およびｐ型半導体層１５を形成することができる。

以降は第１の実施形態と同様に、ｎ型電極１６およびｐ型電極１７を形成する。これによって、光電変換素子３が製造される。

［光電変換素子３の効果］
ここで、仮想的な比較例を用いて本実施形態の効果を説明する。図８Ａは、絶縁層１３が形成されていない面にｉ型半導体層９２１とｎ型半導体層９４とを形成した状態を示す模式図である。このとき、活性種の回り込みによって、領域Ｃにもｉ型半導体層９２１およびｎ型半導体層９４が形成される。

図８Ａに示すように、ｉ型半導体層９２１およびｎ型半導体層９４は、端部に向かって厚さが薄くなる。ｉ型半導体層９２１が薄くなることによって、領域Ｃではｉ型半導体層９２１のパッシベーション性が低下する。これによって、少数キャリアのライフタイムが短くなる。

図８Ｂは、図８Ａからさらにｉ型半導体層９２２とｐ型半導体層９５とを形成した状態を示す模式図である。この場合も、活性種の回り込みによって、領域Ｄにもｉ型半導体層９２２およびｐ型半導体層９５が形成される。そして、ｉ型半導体層９２２およびｐ型半導体層９５は端部に向かって薄くなる。ｉ型半導体層９２２が薄くなることによって、領域Ｄではｉ型半導体層９２２のパッシベーション性が低下する。これによって、少数キャリアのライフタイムが短くなる。

これに対して、本実施形態によれば、絶縁層１３を形成することで、領域Ｃまたは領域Ｄのような領域が存在しないようにできる。そのため、少数キャリアのライフタイムが短くなるのを抑制することができる。

［第３実施形態の変形例］
図９は、本発明の第３の実施形態の変形例にかかる光電変換素子３Ａの構成を模式的に示す断面図である。光電変換素子３Ａは、光電変換素子３の構成に加えて、基板１０と絶縁層１３との間に形成されたパッシベーション層３２３をさらに備えている。

パッシベーション層３２３は例えば、シリコンの酸化物、シリコンの窒化物、もしくはシリコンの酸窒化物、多結晶シリコン、アルミニウムの酸化物、アルミニウムの窒化物、もしくはアルミニウムの酸窒化物、リン窒化物、またはチタン窒化物等である。パッシベーション層３２３は、好ましくはシリコンの酸化物である。パッシベーション層３２３は、基板１０を酸化して形成したものであっても良い。パッシベーション層３２３の厚さは、例えば０．５〜３ｎｍである。

［光電変換素子３Ａの製造方法］
図１０Ａおよび図１０Ｂを参照して、光電変換素子３Ａの製造方法の一例を説明する。なお、光電変換素子１と同様の工程に関しては詳しい説明を省略する。

片面にテクスチャが形成された基板１０を準備する。第１の実施形態と同様にして、ＡＲＣ１１およびパッシベーション層１２を形成する。第１の実施形態と同様に、パッシベーション層１２の上に絶縁層１３を形成する（図１０Ａ）。

絶縁層１３をマスクとして、パッシベーション層１２をエッチングする（図１０Ｂ）。これによって、基板１０と絶縁層１３との間のパッシベーション層１２がパッシベーション層３２３として残り、他の部分のパッシベーション層１２は除去される。

以降は第３の実施形態と同様にして、ｉ型半導体層３２１およびｎ型半導体層１４、ｉ型半導体層３２２およびｐ型半導体層１５、ならびにｎ型電極１６およびｐ型電極１７を形成する。これによって、光電変換素子３Ａが製造される。

［光電変換素子３Ａの効果］
光電変換素子３Ａは、基板１０と絶縁層１３との間にパッシベーション層３２３を備えている。パッシベーション層３２３によって、光電変換素子３と比較して絶縁層１３の下部におけるパッシベーション性をさらに高めることができる。

［第４実施形態］
図１１は、本発明の第４の実施形態にかかる光電変換素子４の構成を模式的に示す断面図である。光電変換素子４は、光電変換素子１のｎ型半導体層１４に代えてｎ型半導体層４４１およびｎ型ドーパント源４４２を備え、ｐ型半導体層１５に代えてｐ型半導体層４５１およびｐ型ドーパント源４５２を備えている。

ｎ型半導体層４４１およびｐ型半導体層４５１は、パッシベーション層１２の上に形成されている。ｎ型半導体層４４１とｐ型半導体層４５１とは、基板１０の面内方向において、絶縁層１３を挟んで隣接して配置されている。

ｎ型ドーパント源４４２はｎ型半導体層４４１の上に形成され、ｐ型ドーパント源４５２はｐ型半導体層４５１の上に形成されている。ｎ型半導体層４４１とｐ型半導体層４５１とは、基板１０の面内方向において、絶縁層１３を挟んで隣接して配置されている。

ｎ型半導体層４４１は、ｎ型のドーパントが拡散した多結晶シリコンである。ｎ型ドーパント源４４２は例えば、リンドープケイ酸塩ガラス（ＰＳＧ）である。ｐ型半導体層４５１は、ｐ型のドーパントが拡散した多結晶シリコンである。ｐ型ドーパント源４５２は例えば、ボロンドープケイ酸塩ガラス（ＢＳＧ）である。

［光電変換素子４の製造方法］
図１２Ａ〜図１２Ｄを参照して、光電変換素子４の製造方法の一例を説明する。なお、光電変換素子１と同様の工程に関しては詳しい説明を省略する。

片面にテクスチャが形成された基板１０を準備する。第１の実施形態と同様にして、ＡＲＣ１１およびパッシベーション層１２を形成する。第１の実施形態と同様に、パッシベーション層１２の上に絶縁層１３を形成する（図１２Ａ）。

パッシベーション層１２の上に、多結晶シリコン層４４０を形成する（図１２Ｂ）。多結晶シリコン層４４０は例えば、ＬＰＣＶＤ（Ｌｏｗ Ｐｒｅｓｓｕｒｅ ＣＶＤ）によって形成することができる。

多結晶シリコン層４４０の上に、ｎ型ドーパント源４４２およびｐ型ドーパント源４５２を形成する（図１２Ｃ）。ｎ型ドーパント源４４２およびｐ型ドーパント源４５２は例えば、スクリーン印刷法によって形成することができる。

基板１０を熱処理して、ｎ型ドーパント源４４２およびｐ型ドーパント源４５２のドーパントを多結晶シリコン層４４０に拡散させる。熱処理温度は例えば６００〜１１００℃である。これによって、基板１０の裏面の絶縁層１３で挟まれた領域の一部にｎ型半導体層４４１が形成され、基板１０の裏面の絶縁層１３で挟まれた領域の他の一部にｐ型半導体層４５１が形成される。

なお、ｎ型半導体層４４１およびｐ型半導体層４５１を形成した後に、ｎ型ドーパント源４４２およびｐ型ドーパント源４５２を除去しても良い。

以降は第１の実施形態と同様にして、ｎ型電極１６およびｐ型電極１７を形成する。これによって、光電変換素子４が製造される。

［光電変換素子４の効果］
本実施形態のようにｎ型ドーパントとｐ型ドーパントを熱拡散させる場合、境界付近においてカウンタードープによって光電変換素子の特性が劣化することが知られている。本実施形態によれば、ｎ型ドーパントが拡散する多結晶シリコン層４４０と、ｐ型ドーパントが拡散する多結晶シリコン層４４０とは、絶縁層１３によって分離されている。そのため、カウンタードープを抑制することができる。

［その他の実施形態］
以上、本発明の第１〜第４の実施形態にかかる光電変換素子について説明した。本発明の光電変換素子は上述の各実施形態のみに限定されず、発明の範囲内で種々の変更が可能である。また、各実施形態は、適宜組み合わせて実施することが可能である。

上記の各実施形態では、基板１０の導電型がｎ型の場合を説明したが、基板１０の導電型はｐ型であっても良い。また、上記の各実施形態では、受光面にＡＲＣ１１が形成されている場合を説明したが、ＡＲＣ１１は形成されていなくても良い。ＡＲＣ１１に代えて、あるいは受光面とＡＲＣ１１との間に、高濃度のｎ型ドーパントが拡散されたｎ^＋層が形成されていても良い。

上記の各実施形態では、ｎ型電極１６が導電層１６１および１６２を含み、ｐ型電極１７が導電層１７１および１７２を含む場合を説明した。しかし、ｎ型電極１６およびｐ型電極１７の各々は、１層の導電層からなる構成であっても良いし、３層以上の導電層を含む構成であっても良い。例えば、第１層をＴＣＯとし、第２層をＮｉとし、第３層をメッキ成膜法で形成されたＣｕとしても良い。

また、上記の各実施形態では、ＰＥＣＶＤによって非晶質半導体層を形成する場合を説明した。しかし、ＰＥＣＶＤに代えて、ＣａｔＣＶＤによって非晶質半導体層を形成しても良い。ＣａｔＣＶＤを用いる場合、成膜条件は例えば、基板温度：１００〜３００℃、圧力：１０〜５００Ｐａ、熱触媒体の温度（熱触媒体としてタングステンを使用する場合）：１５００〜２０００℃、ＲＦパワー密度：０．０１〜１Ｗ／ｃｍ^２とすることができる。これによって、品質の高い非晶質半導体層を比較的低温かつ短時間で形成することができる。

［光電変換モジュールおよび太陽光発電システム］
本明細書における光電変換装置は、光電変換素子、光電変換素子を用いた光電変換モジュール、光電変換モジュールを備えた太陽光発電システム、を含む広い概念での装置である。以下、本発明の別の局面として第１〜第４実施形態の光電変換素子のうち少なくとも１つを備える光電変換モジュール（第５実施形態）および太陽光発電システム（第６実施形態、第７実施形態）について説明する。

第１〜第４実施形態の光電変換素子は高い変換効率を有するため、これを備える光電変換モジュールおよび太陽光発電システムも高い変換効率を有することができる。

［第５実施形態］
第５実施形態は、第１〜第４実施形態の光電変換素子のうち少なくとも１つを備える光電変換モジュールである。

＜光電変換モジュール＞
図１３は、本実施形態にかかる光電変換モジュールの構成の一例を示す概略図である。図１３を参照して光電変換モジュール１０００は、複数の光電変換素子１００１と、カバー１００２と、出力端子１０１３，１０１４とを備える。

複数の光電変換素子１００１はアレイ状に配列され直列に接続されている。図１３には光電変換素子１００１を直列に接続する配列を図示しているが、配列および接続方式はこれに限定されず、並列に接続して配列しても良いし、直列と並列とを組み合わせた配列としても良い。複数の光電変換素子１００１の各々には、第１〜第４実施形態の光電変換素子のいずれか１つが用いられる。なお、光電変換モジュール１０００は、複数の光電変換素子１００１のうち少なくとも１つが第１〜第４実施形態の光電変換素子のいずれかからなる限り、上記の説明に限定されず如何なる構成もとり得るものとする。また、光電変換モジュール１０００に含まれる光電変換素子１００１の数は２以上の任意の整数とすることができる。

カバー１００２は耐候性のカバーから構成されており、複数の光電変換素子１００１を覆う。カバー１００２は、例えば、光電変換素子１００１の受光面側に設けられた透明基材（例えばガラス等）と、前記光電変換素子１００１の受光面側とは反対の裏面側に設けられた裏面基材（例えば、ガラス、樹脂シート等）と、前記透明基材と前記樹脂基材との間の隙間を埋める封止材（例えばＥＶＡ等）とを含む。

出力端子１０１３は、直列に接続された複数の光電変換素子１００１の一方端に配置される光電変換素子１００１に接続される。

出力端子１０１４は、直列に接続された複数の光電変換素子１００１の他方端に配置される光電変換素子１００１に接続される。

［第６実施形態］
第６実施形態は、第１〜第４実施形態の光電変換素子のうち少なくとも１つを備える太陽光発電システムである。本発明の光電変換素子は高い変換効率を有するため、これを備える本発明の太陽光発電システムも高い変換効率を有することができる。なお、太陽光発電システムとは、光電変換モジュールが出力する電力を適宜変換して、商用電力系統または電気機器等に供給する装置である。

＜太陽光発電システム＞
図１４は、本実施形態にかかる太陽光発電システムの構成の一例を示す概略図である。図１４を参照して、太陽光発電システム２０００は、光電変換モジュールアレイ２００１と、接続箱２００２と、パワーコンディショナ２００３と、分電盤２００４と、電力メータ２００５とを備える。後述するように光電変換モジュールアレイ２００１は複数の光電変換モジュール１０００（第５実施形態）から構成される。本発明の光電変換素子は高い変換効率を有するため、これを備える本発明の太陽光発電システムも高い変換効率を有することができる。

太陽光発電システム２０００には、一般に「ホーム・エネルギー・マネジメント・システム（ＨＥＭＳ：Ｈｏｍｅ Ｅｎｅｒｇｙ Ｍａｎａｇｅｍｅｎｔ Ｓｙｓｔｅｍ）」、「ビルディング・エネルギー・マネジメント・システム（ＢＥＭＳ：Ｂｕｉｌｄｉｎｇ Ｅｎｅｒｇｙ Ｍａｎａｇｅｍｅｎｔ Ｓｙｓｔｅｍ）」等と呼ばれる機能を付加することができる。これにより太陽光発電システム２０００の発電量の監視、太陽光発電システム２０００に接続される各電気機器類の消費電力量の監視・制御等を行うことで、エネルギー消費量を削減することができる。

接続箱２００２は光電変換モジュールアレイ２００１に接続される。パワーコンディショナ２００３は接続箱２００２に接続される。分電盤２００４はパワーコンディショナ２００３および電気機器類２０１１に接続される。電力メータ２００５は分電盤２００４および商用電力系統に接続される。

なお、図１７に示すようにパワーコンディショナ２００３には蓄電池２１００が接続されていても良い。この場合、日照量の変動による出力変動を抑制することができるとともに、日照のない時間帯であっても蓄電池２１００に蓄電された電力を供給することができる。前記蓄電池２１００はパワーコンディショナ２００３に内蔵されていてもよい。

（動作）
太陽光発電システム２０００の動作を説明する。

光電変換モジュールアレイ２００１は太陽光を電気に変換して直流電力を発電し、直流電力を接続箱２００２へ供給する。

パワーコンディショナ２００３は接続箱２００２から受けた直流電力を交流電力に変換して分電盤２００４へ供給する。なお、接続箱２００２から受けた直流電力の一部または全部を交流電力に変換せず、直流電力のままで分電盤２００４へ供給してもよい。

なお、図１７に示すようにパワーコンディショナ２００３に蓄電池２１００が接続されている場合（または、蓄電池２１００がパワーコンディショナ２００３に内蔵される場合）、パワーコンディショナ２００３は接続箱２００２から受けた直流電力の一部または全部を適切に電力変換して、蓄電池２１００に蓄電することができる。蓄電池２１００に蓄電された電力は、光電変換モジュールの発電量や電気機器類２０１１の電力消費量の状況に応じて適宜パワーコンディショナ２００３側に供給され、適切に電力変換されて分電盤２００４へ供給される。

分電盤２００４はパワーコンディショナ２００３から受けた電力および電力メータ２００５を介して受けた商用電力の少なくともいずれかを電気機器類２０１１へ供給する。また分電盤２００４はパワーコンディショナ２００３から受けた交流電力が電気機器類２０１１の消費電力よりも多いとき、パワーコンディショナ２００３から受けた交流電力を電気機器類２０１１へ供給する。そして余った交流電力を電力メータ２００５を介して商用電力系統へ供給する。

また分電盤２００４はパワーコンディショナ２００３から受けた交流電力が電気機器類２０１１の消費電力よりも少ないとき、商用電力系統から受けた交流電力およびパワーコンディショナ２００３から受けた交流電力を電気機器類２０１１へ供給する。

電力メータ２００５は、商用電力系統から分電盤２００４へ向かう方向の電力を計測するとともに、分電盤２００４から商用電力系統へ向かう方向の電力を計測する。

（光電変換モジュールアレイ）
光電変換モジュールアレイ２００１について説明する。

図１５は、図１４に示す光電変換モジュールアレイ２００１の構成の一例を示す概略図である。図１５を参照して、光電変換モジュールアレイ２００１は、複数の光電変換モジュール１０００と出力端子２０１３，２０１４とを含む。

複数の光電変換モジュール１０００はアレイ状に配列され直列に接続されている。図１５には光電変換モジュール１０００を直列に接続する配列を図示しているが、配列および接続方式はこれに限定されず、並列に接続して配列してもよいし、直列と並列とを組み合わせた配列としてもよい。なお光電変換モジュールアレイ２００１に含まれる光電変換モジュール１０００の数は２以上の任意の整数とすることができる。

出力端子２０１３は、直列に接続された複数の光電変換モジュール１０００の一方端に位置する光電変換モジュール１０００に接続される。

出力端子２０１４は、直列に接続された複数の光電変換モジュール１０００の他方端に位置する光電変換モジュール１０００に接続される。

なお以上の説明はあくまでも一例であり、本実施形態の太陽光発電システムは、複数の光電変換素子１００１のうち、少なくとも１つが第１〜第４実施形態の光電変換素子のいずれかからなる限り、上記の説明に限定されず如何なる構成もとり得るものとする。

［第７実施形態］
第７実施形態は、第６実施形態として説明した太陽光発電システムよりも大規模な太陽光発電システムである。第７実施形態にかかる太陽光発電システムも、第１〜第４実施形態の光電変換素子のうち少なくとも１つを備えるものである。本発明の光電変換素子は高い変換効率を有するため、これを備える本発明の太陽光発電システムも高い変換効率を有することができる。

＜大規模太陽光発電システム＞
図１６は、本実施形態にかかる太陽光発電システムの構成の他の一例を示す概略図である。図１６を参照して、太陽光発電システム４０００は、複数のサブシステム４００１と、複数のパワーコンディショナ４００３と、変圧器４００４とを備える。太陽光発電システム４０００は、図１４に示す太陽光発電システム２０００よりも大規模な太陽光発電システムである。本発明の光電変換素子は高い変換効率を有するため、これを備える本発明の太陽光発電システムも高い変換効率を有することができる。

複数のパワーコンディショナ４００３は、それぞれサブシステム４００１に接続される。太陽光発電システム４０００において、パワーコンディショナ４００３およびそれに接続されるサブシステム４００１の数は２以上の任意の整数とすることができる。

なお、図１８に示すようにパワーコンディショナ４００３には蓄電池４１００が接続されていても良い。この場合、日照量の変動による出力変動を抑制することができるとともに、日照のない時間帯であっても蓄電池４１００に蓄積された電力を供給することができる。また、前記蓄電池４１００はパワーコンディショナ４００３に内蔵されていても良い。

変圧器４００４は、複数のパワーコンディショナ４００３および商用電力系統に接続される。

複数のサブシステム４００１の各々は、複数のモジュールシステム３０００から構成される。サブシステム４００１内のモジュールシステム３０００の数は２以上の任意の整数とすることができる。

複数のモジュールシステム３０００の各々は、複数の光電変換モジュールアレイ２００１と、複数の接続箱３００２と、集電箱３００４とを含む。モジュールシステム３０００内の接続箱３００２およびそれに接続される光電変換モジュールアレイ２００１の数は２以上の任意の整数とすることができる。

集電箱３００４は複数の接続箱３００２に接続される。またパワーコンディショナ４００３はサブシステム４００１内の複数の集電箱３００４に接続される。

（動作）
太陽光発電システム４０００の動作を説明する。

モジュールシステム３０００の複数の光電変換モジュールアレイ２００１は、太陽光を電気に変換して直流電力を発電し、直流電力を接続箱３００２を介して集電箱３００４へ供給する。サブシステム４００１内の複数の集電箱３００４は、直流電力をパワーコンディショナ４００３へ供給する。さらに複数のパワーコンディショナ４００３は、直流電力を交流電力に変換して、交流電力を変圧器４００４へ供給する。

なお、図１８に示すようにパワーコンディショナ４００３に蓄電池４１００が接続されている場合（または、蓄電池４１００がパワーコンディショナ４００３に内蔵される場合）、パワーコンディショナ４００３は集電箱３００４から受けた直流電力の一部または全部を適切に電力変換して、蓄電池４１００に蓄電することができる。蓄電池４１００に蓄電された電力は、サブシステム４００１の発電量に応じて適宜パワーコンディショナ４００３側に供給され、適切に電力変換されて変圧器４００４へ供給される。

変圧器４００４は複数のパワーコンディショナ４００３から受けた交流電力の電圧レベルを変換して商用電力系統へ供給する。

なお太陽光発電システム４０００は第１〜第４実施形態の光電変換素子のうち少なくとも１つを備えるものであればよく、太陽光発電システム４０００に含まれるすべての光電変換素子が第１〜第４実施形態の光電変換素子である必要はない。例えば、あるサブシステム４００１に含まれる光電変換素子のすべてが第１〜第４実施形態の光電変換素子のいずれかであり、別のサブシステム４００１に含まれる光電変換素子の一部または全部が、第１〜第４実施形態の光電変換素子でない場合等もあり得るものとする。

以上のように本発明の実施形態について説明を行ったが、上述した各実施形態の構成を適宜組み合わせることも当初から予定している。

本発明の一実施形態にかかる光電変換装置は、シリコン基板と、シリコン基板の一方の面に形成され、互いに反対の導電型を有する第１導電型半導体層および第２導電型半導体層と、シリコン基板の一方の面に形成され、第１導電型半導体層と第２導電型半導体層とを絶縁する絶縁層とを備える。第１導電型半導体層と第２導電型半導体層とは、シリコン基板の面内方向において絶縁層を挟んで隣接する。シリコン基板と絶縁層との間には、第１導電型半導体層および第２導電型半導体層のいずれも形成されていない（第１の構成）。

上記の構成によれば、第１導電型半導体層と第２導電型半導体層とは、シリコン基板の面内方向において絶縁層を挟んで隣接している。シリコン基板と絶縁層との間には、第１導電型半導体層および第２導電型半導体層のいずれも形成されていない。そのため、第１導電型半導体層と第２導電型半導体層とが絶縁層によって確実に分離される。

上記第１の構成において、少なくともシリコン基板と絶縁層との間に形成されたパッシベーション層をさらに備えていても良い（第２の構成）。

上記の構成によれば、絶縁層の下部におけるパッシベーション性をさらに高めることができる。

上記第１または第２の構成において、シリコン基板と第１導電型半導体層との間に形成された第１ｉ型半導体層と、シリコン基板と第２導電型半導体層との間に形成された第２ｉ型半導体層とをさらに備えていても良い（第３の構成）。

上記の構成によれば、シリコン基板と第１導電型半導体層との界面、およびシリコン基板と第２導電型半導体層との界面の欠陥を低減することができる。

本発明の一実施態様にかかる光電変換装置の製造方法は、シリコン基板を準備する工程と、シリコン基板の一方の面に絶縁層を形成する工程と、絶縁層によって挟まれた領域の一部に、第１導電型半導体層を形成する工程と、絶縁層によって挟まれた領域の他の一部に、第１導電型半導体層と反対の導電型の第２導電型半導体層を形成する工程とを備える（第１の態様）。

上記の態様によれば、第１導電型半導体層と第２導電型半導体層とを形成する前に、絶縁層を形成する。そのため、シリコン基板と絶縁層との間には、第１導電型半導体層および第２導電型半導体層のいずれも形成されない。そのため、第１導電型半導体層と第２導電型半導体層とが絶縁層によって確実に分離される。

上記第１の態様において、絶縁層を形成する工程の前に、シリコン基板の一方の面にパッシベーション層を形成する工程をさらに備えても良い（第２の態様）。

上記第１または第２の態様において、第１導電型半導体層を形成する工程の前に、絶縁層によって挟まれた領域の一部に第１ｉ型半導体層を形成する工程と、第２導電型半導体層を形成する工程の前に、絶縁層によって挟まれた領域の他の一部に第２ｉ型半導体層を形成する工程とをさらに備えても良い（第３の態様）。

上記第１〜第３のいずれかの態様において、第１導電型半導体層、第２導電型半導体層、および絶縁層を覆って導電層を形成する工程と、平面視において絶縁層と重なる部分の導電層に溝を形成する工程とをさらに備えても良い（第４の態様）。

上記の態様によれば、第１半導体層に電気的に接続する電極と、第２半導体層に電気的に接続する電極とを製造することができる。また、平面視において絶縁層と重なる部分の導電層に溝を形成することで、シリコン基板に与えるダメージを抑制することができる。

上記第４の態様において、導電層をメッキする工程をさらに備えていても良い（第５の態様）。

上記の態様によれば、低コストで電極を形成することができる。

１〜４ 光電変換素子、１０ 基板、１１ ＡＲＣ、１２，３２３ パッシベーション層、２２，３２１，３２２ ｉ型半導体層、１３ 絶縁層、１４，４４１ ｎ型半導体層、１５，５５１ ｐ型半導体層、１６ ｎ型電極、１７ ｐ型電極、１０００ 光電変換素子モジュール、１００１ 光電変換素子、１００２ カバー、１０１３，１０１４，２０１３，２０１４ 出力端子、２０００ 太陽光発電システム、２００１ 光電変換モジュールアレイ、２００２，３００２ 接続箱、２００３ パワーコンディショナ、２００４ 分電盤、２００５ 電力メータ、２０１１ 電気機器類、２１００ 蓄電池、３０００ モジュールシステム、３００４ 集電箱、４０００ 太陽光発電システム、４００１ サブシステム、４００３ パワーコンディショナ、４００４ 変圧器、４１００ 蓄電池

Claims (5)

1. シリコン基板と、
   前記シリコン基板の一方の面に形成されたパッシベーション層と、
   前記パッシベーション層上に形成され、互いに反対の導電型を有する第１導電型半導体層および第２導電型半導体層と、
   前記シリコン基板の前記一方の面または前記パッシベーション層上に形成され、前記第１導電型半導体層と前記第２導電型半導体層とを絶縁する絶縁層とを備え、
   前記第１導電型半導体層と前記第２導電型半導体層とは、前記シリコン基板の面内方向において前記絶縁層を挟んで隣接し、
   前記第１導電型半導体層の一部および前記第２導電型半導体層の一部の少なくとも一方は、前記絶縁層の一部に積層して形成された、光電変換装置。
2. 前記パッシベーション層が、前記シリコン基板と前記絶縁層との間に設けられている、請求項１に記載の光電変換装置。
3. 前記シリコン基板と前記第１導電型半導体層との間に形成された第１ｉ型半導体層と、
   前記シリコン基板と前記第２導電型半導体層との間に形成された第２ｉ型半導体層とをさらに備える、請求項１または２に記載の光電変換装置。
4. シリコン基板を準備する工程と、
   前記シリコン基板の一方の面にパッシベーション層を形成する工程と、
   前記シリコン基板の一方の面または前記パッシベーション層上に絶縁層を形成する工程と、
   前記絶縁層によって挟まれた領域の一部に、第１導電型半導体層を形成する工程と、
   前記絶縁層によって挟まれた領域の他の一部に、前記第１導電型半導体層と反対の導電型の第２導電型半導体層を形成する工程とを備え、
   前記第１導電型半導体層の一部および前記第２導電型半導体層の一部の少なくとも一方は、前記絶縁層の一部に積層して形成される、光電変換装置の製造方法。
5. 前記第１導電型半導体層、前記第２導電型半導体層、および前記絶縁層を覆って導電層を形成する工程と、
   平面視において前記絶縁層と重なる部分の前記導電層に溝を形成する工程とをさらに備える、請求項４に記載の光電変換装置の製造方法。

Images