JP5913446B2 - 光電変換装置およびその製造方法 - Google Patents
光電変換装置およびその製造方法 Download PDFInfo
- Publication number
- JP5913446B2 JP5913446B2 JP2014132665A JP2014132665A JP5913446B2 JP 5913446 B2 JP5913446 B2 JP 5913446B2 JP 2014132665 A JP2014132665 A JP 2014132665A JP 2014132665 A JP2014132665 A JP 2014132665A JP 5913446 B2 JP5913446 B2 JP 5913446B2
- Authority
- JP
- Japan
- Prior art keywords
- semiconductor layer
- type semiconductor
- photoelectric conversion
- layer
- substrate
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Images
Classifications
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
- Y02E—REDUCTION OF GREENHOUSE GAS [GHG] EMISSIONS, RELATED TO ENERGY GENERATION, TRANSMISSION OR DISTRIBUTION
- Y02E10/00—Energy generation through renewable energy sources
- Y02E10/50—Photovoltaic [PV] energy
Landscapes
- Photovoltaic Devices (AREA)
Description
本発明は、光を電気に変換する光電変換装置およびその製造方法に関するものである。
従来、n型の結晶シリコン基板とp型の非晶質シリコン層との間に真性(i型)の非晶質シリコンを介在させて、界面での欠陥を低減し、ヘテロ接合界面での特性を改善させた光電変換装置が知られている。
特開2010−283408号公報には、第1半導体層の両隣に配設される一対の第2半導体層と、一方の第2半導体層上から第1半導体層上まで跨って形成される絶縁層と、他方の第2半導体層上から第1半導体層上まで跨って形成される絶縁層とを備える太陽電池が開示されている。透明電極層および収集電極層は、絶縁層上で第1方向に沿って形成される一対の分離溝によって分離される。
特開2010−283408号公報に開示された構成では、絶縁層と基板との間で、第1半導体層と第2半導体層とが接する場合がある。そのため、これらの間でリーク電流が発生する場合がある。また、仮に第1半導体層と第2半導体層との間にi層を形成した場合であっても、絶縁層を形成する際の熱的または物理的ダメージによって、i層に欠陥が導入され、電気的分離を十分に行えなくなる可能性がある。
本発明の目的は、シリコン基板の一方の面に形成されるn型半導体層(第1導電型半導体層)とp型半導体層(第2導電型半導体層)とを効果的に分離することができる光電変換装置の構成、および光電変換装置の製造方法を得ることである。
ここに開示する光電変換装置は、シリコン基板と、前記シリコン基板の一方の面に形成され、互いに反対の導電型を有する第1導電型半導体層および第2導電型半導体層と、前記シリコン基板の前記一方の面に形成され、前記第1導電型半導体層と前記第2導電型半導体層とを絶縁する絶縁層とを備える。前記第1導電型半導体層と前記第2導電型半導体層とは、前記シリコン基板の面内方向において前記絶縁層を挟んで隣接する。前記シリコン基板と前記絶縁層との間には、前記第1導電型半導体層および前記第2導電型半導体層のいずれも形成されていない。
ここに開示する光電変換装置の製造方法は、シリコン基板を準備する工程と、前記シリコン基板の一方の面に絶縁層を形成する工程と、前記絶縁層によって挟まれた領域の一部に、第1導電型半導体層を形成する工程と、前記絶縁層によって挟まれた領域の他の一部に、前記第1導電型半導体層と反対の導電型の第2導電型半導体層を形成する工程とを備える。
本発明によれば、第1導電型半導体層と第2導電型半導体層とを効果的に分離することができる光電変換装置の構成、および光電変換装置の製造方法が得られる。
以下、図面を参照し、本発明の実施の形態を詳しく説明する。図中同一または相当部分には同一符号を付してその説明は繰り返さない。なお、説明を分かりやすくするために、以下で参照する図面においては、構成が簡略化または模式化して示されたり、一部の構成部材が省略されたりしている。また、各図に示された構成部材間の寸法比は、必ずしも実際の寸法比を示すものではない。
[第1実施形態]
図1は、本発明の第1の実施形態にかかる光電変換素子1の構成を模式的に示す断面図である。光電変換素子1は、基板10(シリコン基板)、ARC(Anti Reflection Coat)11、パッシベーション層12、絶縁層13、n型半導体層(第1導電型半導体層)14、p型半導体層(第2導電型半導体層)15、n型電極16、およびp型電極17を備えている。
図1は、本発明の第1の実施形態にかかる光電変換素子1の構成を模式的に示す断面図である。光電変換素子1は、基板10(シリコン基板)、ARC(Anti Reflection Coat)11、パッシベーション層12、絶縁層13、n型半導体層(第1導電型半導体層)14、p型半導体層(第2導電型半導体層)15、n型電極16、およびp型電極17を備えている。
基板10は、導電型がn型の単結晶シリコン基板である。シリコン基板10の厚さは、例えば100〜150μmである。基板10の一方の面には、ピラミッド形状のテクスチャが形成されている。テクスチャは、基板10の表面反射率を低下させ、短絡電流Jscを増加させる。
以下、テクスチャが形成されている面を基板10の受光面と呼び、他方の面を裏面と呼ぶ。光電変換素子1は、n型半導体層14およびp型半導体層15の両方が裏面に形成された、いわゆる裏面接合型の光電変換素子である。
ARC11は、基板10の受光面を覆って形成されている。ARC11は、基板10の表面反射率を低下させ、短絡電流Jscを増加させる。ARC11は例えば、厚さ20nm程度の酸化シリコン膜と、厚さ60nm程度の窒化シリコン膜とをこの順で積層したものである。
パッシベーション層12は、基板10の裏面を覆って形成されている。パッシベーション層12は例えば、シリコンの酸化物、シリコンの窒化物、もしくはシリコンの酸窒化物、多結晶シリコン、アルミニウムの酸化物、アルミニウムの窒化物、もしくはアルミニウムの酸窒化物、リン窒化物、またはチタン窒化物等である。パッシベーション層12は、好ましくはシリコンの酸化物である。パッシベーション層12は、基板10を酸化して形成したものであっても良い。パッシベーション層12の厚さは、例えば0.5〜3nmである。
絶縁層13、n型半導体層14、およびp型半導体層15は、パッシベーション層12の上に形成されている。n型半導体層14とp型半導体層15とは、基板10の面内方向において絶縁層13を挟んで隣接して配置されている。絶縁層13は、n型半導体層14とp型半導体層15とを絶縁している。
絶縁層13は、パッシベーション層12に接して形成されている。基板10と絶縁層13との間には、n型半導体層14およびp型半導体層15のいずれも形成されていない。
絶縁層13の幅Lは、2〜800μmであることが好ましい。幅Lが2μmよりも狭いと、製造方法によってはn型半導体層14とp型半導体層15とが接触し、リーク電流が増加する場合がある。一方、幅Lが800μmよりも広いと、n型半導体層14およびp型半導体層15の面積が相対的に小さくなり、直列抵抗が高くなる。絶縁層13の幅Lは、より好ましくは20〜500μmである。
絶縁層13の層厚dは、0.3〜300μmであることが好ましい。層厚dが0.3μm以上であれば、製造工程においてレーザーアブレーションを用いる場合に、レーザーアブレーションによるダメージから基板10を有効に保護することができる。
なお、製造過程においてn型半導体層14とp型半導体層15との接触を防止するという点から、層厚dは厚い方が好ましい。この点については後述する。一方、層厚dが300μmよりも厚くなると、応力等によって剥がれやクラックが発生しやすくなる。
絶縁層13は例えば、無機物であっても良いし、有機物であっても良い。無機物は例えば、シリコンの酸化物、シリコンの窒化物、もしくはシリコンの酸窒化物、多結晶シリコン、またはアルミニウムの酸化物、アルミニウムの窒化物、もしくはアルミニウムの酸窒化物等である。有機物は例えば、イミド系樹脂、エポキシ系樹脂、フッ素樹脂、ポリカーボネート、液晶ポリマー等である。イミド系樹脂は例えばポリイミドである。フッ素樹脂は例えば、ポリテトラフルオロエチレン(PTFE)である。
n型半導体層14は、導電型がn型で、水素を含有する非晶質半導体の層である。n型半導体層14は例えば、ドーパントとしてリン(P)を含有する。n型半導体層14は例えば、n型非晶質シリコン、n型非晶質シリコンゲルマニウム、n型非晶質ゲルマニウム、n型非晶質シリコンカーバイド、n型非晶質シリコンナイトライド、n型非晶質シリコンオキサイド、n型非晶質シリコンオキシナイトライド、n型非晶質シリコンカーボンオキサイド等である。n型半導体層14の厚さは例えば、3〜50nmである。
p型半導体層15は、導電型がp型で、水素を含有する非晶質半導体の層である。p型半導体層15は例えば、ドーパントとしてボロン(B)を含有する。p型半導体層15は例えば、p型非晶質シリコン、p型非晶質シリコンゲルマニウム、p型非晶質ゲルマニウム、p型非晶質シリコンカーバイド、p型非晶質シリコンナイトライド、p型非晶質シリコンオキサイド、p型非晶質シリコンオキシナイトライド、p型非晶質シリコンカーボンオキサイド等である。p型半導体層15の厚さは例えば、5〜50nmである。
なお、この明細書において、非晶質半導体には、微結晶相が含まれても良いものとする。微結晶相は、平均粒子径が1〜50nmである結晶を含む。
n型電極16はn型半導体層14に接して形成されており、p型電極17はp型半導体層15に接して形成されている。
n型電極16は、導電層161と導電層162とを含んでいる。p型電極17も同様に、導電層171と導電層172とを含んでいる。導電層161、162、171、および172のそれぞれは例えば、TCO(Transparent Conductive Oxide)、金属等である。TCOは例えば、ITO(Indium Tin Oxide)、ZnO等である。金属は例えば、Ag、Ni、Al、Cu、Sn、Pt、Au等、またはこれらの合金等である。導電層161および171としては、n型半導体層14およびp型半導体層15と密着性の良いTCOを用いることが好ましく、導電層162および172としては、導電率の高い金属を用いることが好ましい。導電層161および171の各々の厚さは例えば3〜100nmであり、導電層162および172の各々の厚さは例えば2μm程度である。
[光電変換素子1の製造方法]
以下、図2A〜図2Gを参照して、光電変換素子1の製造方法の一例を説明する。
以下、図2A〜図2Gを参照して、光電変換素子1の製造方法の一例を説明する。
片面にテクスチャが形成された基板10を準備する(図2A)。基板10は例えば、次のように製造される。バルクのシリコンから、ワイヤーソーによって100〜300μmの厚さのウェハーを切り出す。ウェハーの表面のダメージ層を除去するためのエッチングと、厚さを調整するためのエッチングとを行う。これらのエッチングがされたウェハーの片面に、保護膜を形成する。保護膜は例えば、酸化シリコン、窒化シリコン等である。保護膜が形成されたウェハーを、NaOH、KOH等のアルカリ溶液(例えば、KOH:1〜5wt%、イソプロピルアルコール:1〜10wt%の水溶液)を用いてエッチングする。このとき、異方性エッチングによって、保護膜が形成されていない面にピラミッド形状のテクスチャが形成される。エッチング後に保護膜を除去することによって、基板10が得られる。
基板10に、ARC11およびパッシベーション層12を形成する(図2B)。ここでは、ARC11が酸化シリコン膜と窒化シリコン膜とを積層させたものであり、パッシベーション層12が酸化シリコン膜である場合を説明する。まず、基板10の表面を酸化させて、受光面の酸化膜と裏面のパッシベーション層12とを形成する。その後、受光面の酸化膜の上に窒化シリコン膜を形成して、ARC11を形成する。
基板10の酸化は、ウェット処理および熱酸化のいずれでも良い。ウェット処理の場合は例えば、基板10を過酸化水素、硝酸、オゾン水等に浸漬し、その後ドライ雰囲気で800〜1000℃に加熱する。熱酸化の場合は例えば、基板10を酸素または水蒸気の雰囲気で900〜1000℃に加熱する。窒化シリコン膜の形成は、スパッタ、EB(Electron Beam)蒸着、TEOS法等によって行うことができる。
あるいは、熱酸化膜を形成したあと、PECVD(Plasma Enhanced Chemical Vapor Deposition)により、窒素プラズマで窒化し、さらに500℃以上で、アニールすることにより、SiON膜を形成することができる。このように、パッシベーション膜をSiONで形成することにより、パッシベーション膜上に形成されるp型層に含有されるボロンなどのドーパントがシリコン基板に拡散することを抑制することができる。このようにすることで、トンネル電流などを流すことができるような膜厚のパッシベーション膜を形成した場合であっても、有効にボロンの拡散を抑制することができるためより好ましい。
パッシベーション層12の上に、絶縁層13を形成する(図2C)。絶縁層13として、シリコンの酸化物、シリコンの窒化物、もしくはシリコンの酸窒化物、多結晶シリコン、またはアルミニウムの酸化物、アルミニウムの窒化物、もしくはアルミニウムの酸窒化物等を用いる場合、例えば蒸着やスパッタを用いて形成することができる。絶縁層13として、シリコンの酸化物、シリコンの窒化物、もしくはシリコンの酸窒化物を用いる場合、印刷法、インクジェットを用いた成膜法を用いても良い。印刷法は、例えばスクリーン印刷法等である。絶縁層13として有機物を用いる場合も、印刷法、インクジェットを用いた成膜法を用いることができる。
基板10の裏面の絶縁層13で挟まれた領域の一部に、n型半導体層14を形成する(図2D)。n型半導体層14は例えば、PECVD(Plasma Enchanced Chemical Vapor Deposition)によって形成することができる。例えば、基板温度:130〜180℃、水素ガス流量:0〜100sccm、シランガス流量:40sccm、ホスフィンと水素との混合ガス(水素に対するホスフィンの濃度:1%)流量:40sccm、圧力:40〜120Pa、RFパワー密度:5〜15mW/cm2の条件下でPECVDを行うことによって、リンがドープされたn型非晶質シリコンを形成することができる。
このとき、図2Dに示すように、n型半導体層14を形成しない領域にマスクMAを配置する。これによって、基板10の裏面の絶縁層13で挟まれた領域の一部(図2Dの領域A)にだけ、n型半導体層14を形成することができる。
基板10の裏面の絶縁層13で挟まれた領域の他の一部に、p型半導体層15を形成する(図2E)。p型半導体層15は例えば、PECVDによって形成することができる。例えば、基板温度:130〜180℃、水素ガス流量:0〜100sccm、シランガス流量:40sccm、ジボランと水素との混合ガス(水素に対するジボランの濃度:2%)流量:40sccm、圧力:40〜120Pa、RFパワー密度:5〜15mW/cm2の条件下でPECVDを行うことによって、ボロンがドープされたp型非晶質シリコンを形成することができる。
n型半導体層14の場合と同様に、マスクMBを用いて、基板10の裏面の絶縁層13で挟まれた領域の一部(図2Eの領域B)にだけ、p型半導体層15を形成する。
なお、n型半導体層14を形成する工程とp型半導体層15を形成する工程の間で、マスクを交換するためにチャンバーを開放する場合には、n型半導体層14をフッ酸等で洗浄して自然酸化膜を除去しておくことが好ましい。
絶縁層13を有機物で形成した場合には、フッ酸等で洗浄しても、絶縁層13は問題ない。しかしSiO2などの酸化物膜、窒化物膜、酸窒化物膜などで形成した場合には、フッ酸等でエッチングされてしまうため、絶縁層13がエッチングされてなくなってしまわないように、濃度や時間等を調整する必要がある。
絶縁層13、n型半導体層14、およびp型半導体層15を覆って、導電層191および導電層192を形成する(図2F)。導電層191および導電層192は、後述するように、次工程で分離されてn型電極16およびp型電極17となる層である。
導電層191および192は、スパッタ法、蒸着法、イオンプレーティング法、熱CVD法、MOCVD法、ゾルゲル法、液状にした原料を噴霧加熱する方法、またはインクジェット法等を用いて形成することができる。ここでは一例として、導電層191がITOまたはZnOであり、導電層192がAlである場合を説明する。ITOは例えば、SnO2を0.5〜4wt%ドープしたITOターゲットを、アルゴンガスまたはアルゴンガスと酸素ガスとの混合ガスを流し、基板温度:25〜250℃、圧力:0.1〜1.5Pa、電力:0.01〜2kWの条件でスパッタ処理を行うことで形成することができる。ZnOの場合は、ITOターゲットに代えて、Alを0.5〜4wt%ドープしたZnOターゲットを用いて同様のスパッタを用いて形成することができる。Alは例えば、EB蒸着によって形成することができる。
あるいは、導電層191をシード電極として、メッキ成膜法によって導電層192を形成しても良い。この場合、導電層191としては例えば、Ni、W、Co、Tiもしくはこれらの合金、またはこれらの金属とP、Bとの合金を用いることができる。導電層192としては例えば、Cu、Al、Sn等を用いることができる。メッキ成膜法を用いることによって、低コストで導電層を形成することができる。
平面視において絶縁層13と重なる部分の導電層191および192に、溝を形成する(図2G)。より具体的には、導電層191を導電層161と171とに分離し、導電層192を導電層162と172とに分離する。これによって、n型電極16とp型電極17とが形成される。
溝の形成は、レーザーアブレーションによって行うことが好ましい。レーザーアブレーションに使用するレーザーは、例えばArFエキシマレーザー(波長:193nm)である。なお、超短パルスレーザー(フェムト秒オーダー)や短波長のUV光を利用することで、基板10に与えるダメージを抑制することができる。
以上、本発明の第1の実施形態にかかる光電変換素子1の構成および製造方法を説明した。p型半導体層15と基板10とは、パッシベーション層12を挟んでpn接合を形成する。pn接合に光が入射すると、電子と正孔とが生成される。電子および正孔は、パッシベーション層12をトンネリングなどしてそれぞれn型半導体層14およびp型半導体層15に移動し、n型電極16およびp型電極17を通じて、電流として外部に取り出される。パッシベーション層12は、基板10とn型半導体層14との間の界面、および基板10とp型半導体層15との間の界面の欠陥を低減する。
[光電変換素子1の効果]
本実施形態では、n型半導体層14とp型半導体層15とは、基板10の面内方向において絶縁層13を挟んで隣接している。本実施形態では、n型半導体層14とp型半導体層15とを形成する前に、絶縁層13を形成する。そのため、基板10と絶縁層13との間には、n型半導体層14およびp型半導体層15のいずれも形成されていない。
本実施形態では、n型半導体層14とp型半導体層15とは、基板10の面内方向において絶縁層13を挟んで隣接している。本実施形態では、n型半導体層14とp型半導体層15とを形成する前に、絶縁層13を形成する。そのため、基板10と絶縁層13との間には、n型半導体層14およびp型半導体層15のいずれも形成されていない。
本実施形態によれば、n型半導体層14とp型半導体層15とが絶縁層13によって確実に分離される。これによって、n型半導体層14とp型半導体層15との間のリークを抑制し、高いシャント抵抗を得ることができる。
ここで、仮想的な比較例を用いて本実施形態の効果を説明する。図3Aは、絶縁層13が形成されていない面にn型半導体層94を形成した状態を示す模式図である。図3Aでは、領域Aに対向する部分が開口したマスクMCを用いて、n型半導体層94を形成している。このとき、マスクMCを基板10に密着させることは難しく、マスクMCと基板10との間には隙間Gが存在する。そのため、原料ガスが分解されて生成される活性種(ラジカル)がマスクMCと基板10との間に侵入し、領域Cにもn型半導体層94が形成される。
図3Bは、図3Aからさらにp型半導体層95を形成した状態を示す模式図である。図3Bでは、領域Bに対向する部分が開口したマスクMDを用いて、p型半導体層95を形成している。この場合も同様に、活性種がマスクMDと基板10との間に侵入し、領域Dにもp型半導体層95が形成される。そのため、この比較例では、n型半導体層94とp型半導体層95とが接する。
これに対して、本実施形態によれば、図2Dおよび図2Eに示すように、活性種は絶縁層13によって遮られるため、マスクMAと基板10との間、またはマスクMBと基板10との間に侵入しない。そのため、n型半導体層14とp型半導体層15とを確実に分離することができる。
なお、絶縁層13の層厚d(図1)が厚いほど、マスクMAまたはMBと絶縁層13とを密着させやすくできる。また、層厚dが厚いほど、活性種の回り込みを抑制することができる。したがって、層厚dは厚い方が好ましい。
図4Aは、本実施形態に好適に用いられるマスクMAの形状を模式的に示す断面図である。マスクMAの下面には、凹部MAaが形成されている。凹部MAaは、絶縁層13の間隔と幅に対応するように形成されている。この凹部MAaによって、マスクMaと基板10との位置合わせを正確かつ容易に行うことができる。また、凹部MAaによって、マスクMAと絶縁層13とが対向する面積が増えるため、活性種の回り込みを効果的に抑制することができる。
図4Bは、本実施形態に好適に用いられるマスクの他の例であるマスクMEの形状を模式的に示す断面図である。マスクMEには、マスクMAの凹部MAaに代えて、凹部MEaが形成されている。凹部MEaは、絶縁層13を跨ぐように形成されている。マスクMEによっても、位置合わせを正確かつ容易に行うことができ、かつ活性種の回り込みを効果的に抑制することができる。
なお、マスクMAおよびマスクMEとして、ステンレス鋼、銅、ニッケル、ニッケル合金(42アロイ、インバー材等)、モリブデン等のメタルマスクを用いても良いし、ガラスマスク、セラミックマスク、有機フィルム等を用いても良い。
[第2実施形態]
図5は、本発明の第2の実施形態にかかる光電変換素子2の構成を模式的に示す断面図である。光電変換素子2は、光電変換素子1のパッシベーション層12に代えて、i型半導体層22を備えている。
図5は、本発明の第2の実施形態にかかる光電変換素子2の構成を模式的に示す断面図である。光電変換素子2は、光電変換素子1のパッシベーション層12に代えて、i型半導体層22を備えている。
i型半導体層22は、実質的に真性で、水素を含有する非晶質半導体の層である。i型半導体層22は例えば、i型非晶質シリコン、i型非晶質シリコンゲルマニウム、i型非晶質ゲルマニウム、i型非晶質シリコンカーバイド、i型非晶質シリコンナイトライド、i型非晶質シリコンオキサイド、i型非晶質シリコンオキシナイトライド、i型非晶質シリコンカーボンオキサイド等からなる。i型半導体層22の厚さは例えば、1〜10nmである。このように、i型半導体層22をシリコンオキシナイトライドやシリコンナイトライドで形成することにより、i型半導体層22上に形成されるp型半導体層15に含有されるボロンなどのドーパントが基板10に拡散することを抑制することができる。有効にボロンの拡散を抑制することができるためより好ましい。
i型半導体層22は、基板10とn型半導体層14との間の界面、および基板10とp型半導体層15との間の界面の欠陥を低減する。
[光電変換素子2の製造方法]
光電変換素子2は、光電変換素子1のパッシベーション膜12に代えてi型半導体層22を形成することで製造することができる。i型半導体層22は、ARC11を形成する前に形成しても良いし、ARC11を形成した後に形成しても良い。i型半導体層22は例えば、PECVDによって形成することができる。例えば、基板温度:130〜180℃、水素ガス流量:0〜100sccm、シランガス流量:40sccm、圧力:40〜120Pa、RFパワー密度:5〜15mW/cm2の条件下でPECVDを行うことによって、i型非晶質シリコンを形成することができる。
光電変換素子2は、光電変換素子1のパッシベーション膜12に代えてi型半導体層22を形成することで製造することができる。i型半導体層22は、ARC11を形成する前に形成しても良いし、ARC11を形成した後に形成しても良い。i型半導体層22は例えば、PECVDによって形成することができる。例えば、基板温度:130〜180℃、水素ガス流量:0〜100sccm、シランガス流量:40sccm、圧力:40〜120Pa、RFパワー密度:5〜15mW/cm2の条件下でPECVDを行うことによって、i型非晶質シリコンを形成することができる。
[光電変換素子2の効果]
本実施形態によっても、第1の実施形態と同様の効果が得られる。
本実施形態によっても、第1の実施形態と同様の効果が得られる。
[第3実施形態]
図6は、本発明の第3の実施形態にかかる光電変換素子3の構成を模式的に示す断面図である。光電変換素子3は、光電変換素子1のパッシベーション層12に代えて、i型半導体層(第1i型半導体層)321およびi型半導体層(第2i型半導体層)322を備えている。
図6は、本発明の第3の実施形態にかかる光電変換素子3の構成を模式的に示す断面図である。光電変換素子3は、光電変換素子1のパッシベーション層12に代えて、i型半導体層(第1i型半導体層)321およびi型半導体層(第2i型半導体層)322を備えている。
i型半導体層321は基板10とn型半導体層14との間に形成され、i型半導体層322は基板10とp型半導体層15との間に形成されている。絶縁層13は、基板10の裏面に接している。すなわち、基板10と絶縁層13との間には、i型半導体層321および322、n型半導体層14、およびp型半導体層15のいずれも形成されていない。
i型半導体層321および322は、基板10とn型半導体層14との間の界面、および基板10とp型半導体層15との間の界面の欠陥を低減する。
[光電変換素子3の製造方法]
図7A〜図7Dを参照して、光電変換素子3の製造方法の一例を説明する。なお、光電変換素子1と同様の工程に関しては詳しい説明を省略する。
図7A〜図7Dを参照して、光電変換素子3の製造方法の一例を説明する。なお、光電変換素子1と同様の工程に関しては詳しい説明を省略する。
片面にテクスチャが形成された基板10を準備する。基板10の受光面にARC11を形成する(図7A)。基板10に裏面に絶縁層13を形成する(図7B)。
基板10の裏面の絶縁層13で挟まれた領域の一部に、i型半導体層321およびn型半導体層14をこの順番で形成する(図7C)。i型半導体層321およびn型半導体層14は例えば、PECVDによって形成することができる。第1の実施形態と同様に、マスクMAを用いることによって、基板10の裏面の絶縁層13で挟まれた領域の一部(図7Cの領域A)にだけ、i型半導体層321およびn型半導体層14を形成することができる。
基板10の裏面の絶縁層13で挟まれた領域の他の一部に、i型半導体層322およびp型半導体層15をこの順番で形成する(図7D)。i型半導体層322およびp型半導体層15は例えば、PECVDによって形成することができる。第1の実施形態と同様に、マスクMBを用いることによって、基板10の裏面の絶縁層13で挟まれた領域の一部(図7Dの領域B)にだけ、i型半導体層322およびp型半導体層15を形成することができる。
以降は第1の実施形態と同様に、n型電極16およびp型電極17を形成する。これによって、光電変換素子3が製造される。
[光電変換素子3の効果]
ここで、仮想的な比較例を用いて本実施形態の効果を説明する。図8Aは、絶縁層13が形成されていない面にi型半導体層921とn型半導体層94とを形成した状態を示す模式図である。このとき、活性種の回り込みによって、領域Cにもi型半導体層921およびn型半導体層94が形成される。
ここで、仮想的な比較例を用いて本実施形態の効果を説明する。図8Aは、絶縁層13が形成されていない面にi型半導体層921とn型半導体層94とを形成した状態を示す模式図である。このとき、活性種の回り込みによって、領域Cにもi型半導体層921およびn型半導体層94が形成される。
図8Aに示すように、i型半導体層921およびn型半導体層94は、端部に向かって厚さが薄くなる。i型半導体層921が薄くなることによって、領域Cではi型半導体層921のパッシベーション性が低下する。これによって、少数キャリアのライフタイムが短くなる。
図8Bは、図8Aからさらにi型半導体層922とp型半導体層95とを形成した状態を示す模式図である。この場合も、活性種の回り込みによって、領域Dにもi型半導体層922およびp型半導体層95が形成される。そして、i型半導体層922およびp型半導体層95は端部に向かって薄くなる。i型半導体層922が薄くなることによって、領域Dではi型半導体層922のパッシベーション性が低下する。これによって、少数キャリアのライフタイムが短くなる。
これに対して、本実施形態によれば、絶縁層13を形成することで、領域Cまたは領域Dのような領域が存在しないようにできる。そのため、少数キャリアのライフタイムが短くなるのを抑制することができる。
[第3実施形態の変形例]
図9は、本発明の第3の実施形態の変形例にかかる光電変換素子3Aの構成を模式的に示す断面図である。光電変換素子3Aは、光電変換素子3の構成に加えて、基板10と絶縁層13との間に形成されたパッシベーション層323をさらに備えている。
図9は、本発明の第3の実施形態の変形例にかかる光電変換素子3Aの構成を模式的に示す断面図である。光電変換素子3Aは、光電変換素子3の構成に加えて、基板10と絶縁層13との間に形成されたパッシベーション層323をさらに備えている。
パッシベーション層323は例えば、シリコンの酸化物、シリコンの窒化物、もしくはシリコンの酸窒化物、多結晶シリコン、アルミニウムの酸化物、アルミニウムの窒化物、もしくはアルミニウムの酸窒化物、リン窒化物、またはチタン窒化物等である。パッシベーション層323は、好ましくはシリコンの酸化物である。パッシベーション層323は、基板10を酸化して形成したものであっても良い。パッシベーション層323の厚さは、例えば0.5〜3nmである。
[光電変換素子3Aの製造方法]
図10Aおよび図10Bを参照して、光電変換素子3Aの製造方法の一例を説明する。なお、光電変換素子1と同様の工程に関しては詳しい説明を省略する。
図10Aおよび図10Bを参照して、光電変換素子3Aの製造方法の一例を説明する。なお、光電変換素子1と同様の工程に関しては詳しい説明を省略する。
片面にテクスチャが形成された基板10を準備する。第1の実施形態と同様にして、ARC11およびパッシベーション層12を形成する。第1の実施形態と同様に、パッシベーション層12の上に絶縁層13を形成する(図10A)。
絶縁層13をマスクとして、パッシベーション層12をエッチングする(図10B)。これによって、基板10と絶縁層13との間のパッシベーション層12がパッシベーション層323として残り、他の部分のパッシベーション層12は除去される。
以降は第3の実施形態と同様にして、i型半導体層321およびn型半導体層14、i型半導体層322およびp型半導体層15、ならびにn型電極16およびp型電極17を形成する。これによって、光電変換素子3Aが製造される。
[光電変換素子3Aの効果]
光電変換素子3Aは、基板10と絶縁層13との間にパッシベーション層323を備えている。パッシベーション層323によって、光電変換素子3と比較して絶縁層13の下部におけるパッシベーション性をさらに高めることができる。
光電変換素子3Aは、基板10と絶縁層13との間にパッシベーション層323を備えている。パッシベーション層323によって、光電変換素子3と比較して絶縁層13の下部におけるパッシベーション性をさらに高めることができる。
[第4実施形態]
図11は、本発明の第4の実施形態にかかる光電変換素子4の構成を模式的に示す断面図である。光電変換素子4は、光電変換素子1のn型半導体層14に代えてn型半導体層441およびn型ドーパント源442を備え、p型半導体層15に代えてp型半導体層451およびp型ドーパント源452を備えている。
図11は、本発明の第4の実施形態にかかる光電変換素子4の構成を模式的に示す断面図である。光電変換素子4は、光電変換素子1のn型半導体層14に代えてn型半導体層441およびn型ドーパント源442を備え、p型半導体層15に代えてp型半導体層451およびp型ドーパント源452を備えている。
n型半導体層441およびp型半導体層451は、パッシベーション層12の上に形成されている。n型半導体層441とp型半導体層451とは、基板10の面内方向において、絶縁層13を挟んで隣接して配置されている。
n型ドーパント源442はn型半導体層441の上に形成され、p型ドーパント源452はp型半導体層451の上に形成されている。n型半導体層441とp型半導体層451とは、基板10の面内方向において、絶縁層13を挟んで隣接して配置されている。
n型半導体層441は、n型のドーパントが拡散した多結晶シリコンである。n型ドーパント源442は例えば、リンドープケイ酸塩ガラス(PSG)である。p型半導体層451は、p型のドーパントが拡散した多結晶シリコンである。p型ドーパント源452は例えば、ボロンドープケイ酸塩ガラス(BSG)である。
[光電変換素子4の製造方法]
図12A〜図12Dを参照して、光電変換素子4の製造方法の一例を説明する。なお、光電変換素子1と同様の工程に関しては詳しい説明を省略する。
図12A〜図12Dを参照して、光電変換素子4の製造方法の一例を説明する。なお、光電変換素子1と同様の工程に関しては詳しい説明を省略する。
片面にテクスチャが形成された基板10を準備する。第1の実施形態と同様にして、ARC11およびパッシベーション層12を形成する。第1の実施形態と同様に、パッシベーション層12の上に絶縁層13を形成する(図12A)。
パッシベーション層12の上に、多結晶シリコン層440を形成する(図12B)。多結晶シリコン層440は例えば、LPCVD(Low Pressure CVD)によって形成することができる。
多結晶シリコン層440の上に、n型ドーパント源442およびp型ドーパント源452を形成する(図12C)。n型ドーパント源442およびp型ドーパント源452は例えば、スクリーン印刷法によって形成することができる。
基板10を熱処理して、n型ドーパント源442およびp型ドーパント源452のドーパントを多結晶シリコン層440に拡散させる。熱処理温度は例えば600〜1100℃である。これによって、基板10の裏面の絶縁層13で挟まれた領域の一部にn型半導体層441が形成され、基板10の裏面の絶縁層13で挟まれた領域の他の一部にp型半導体層451が形成される。
なお、n型半導体層441およびp型半導体層451を形成した後に、n型ドーパント源442およびp型ドーパント源452を除去しても良い。
以降は第1の実施形態と同様にして、n型電極16およびp型電極17を形成する。これによって、光電変換素子4が製造される。
[光電変換素子4の効果]
本実施形態のようにn型ドーパントとp型ドーパントを熱拡散させる場合、境界付近においてカウンタードープによって光電変換素子の特性が劣化することが知られている。本実施形態によれば、n型ドーパントが拡散する多結晶シリコン層440と、p型ドーパントが拡散する多結晶シリコン層440とは、絶縁層13によって分離されている。そのため、カウンタードープを抑制することができる。
本実施形態のようにn型ドーパントとp型ドーパントを熱拡散させる場合、境界付近においてカウンタードープによって光電変換素子の特性が劣化することが知られている。本実施形態によれば、n型ドーパントが拡散する多結晶シリコン層440と、p型ドーパントが拡散する多結晶シリコン層440とは、絶縁層13によって分離されている。そのため、カウンタードープを抑制することができる。
[その他の実施形態]
以上、本発明の第1〜第4の実施形態にかかる光電変換素子について説明した。本発明の光電変換素子は上述の各実施形態のみに限定されず、発明の範囲内で種々の変更が可能である。また、各実施形態は、適宜組み合わせて実施することが可能である。
以上、本発明の第1〜第4の実施形態にかかる光電変換素子について説明した。本発明の光電変換素子は上述の各実施形態のみに限定されず、発明の範囲内で種々の変更が可能である。また、各実施形態は、適宜組み合わせて実施することが可能である。
上記の各実施形態では、基板10の導電型がn型の場合を説明したが、基板10の導電型はp型であっても良い。また、上記の各実施形態では、受光面にARC11が形成されている場合を説明したが、ARC11は形成されていなくても良い。ARC11に代えて、あるいは受光面とARC11との間に、高濃度のn型ドーパントが拡散されたn+層が形成されていても良い。
上記の各実施形態では、n型電極16が導電層161および162を含み、p型電極17が導電層171および172を含む場合を説明した。しかし、n型電極16およびp型電極17の各々は、1層の導電層からなる構成であっても良いし、3層以上の導電層を含む構成であっても良い。例えば、第1層をTCOとし、第2層をNiとし、第3層をメッキ成膜法で形成されたCuとしても良い。
また、上記の各実施形態では、PECVDによって非晶質半導体層を形成する場合を説明した。しかし、PECVDに代えて、CatCVDによって非晶質半導体層を形成しても良い。CatCVDを用いる場合、成膜条件は例えば、基板温度:100〜300℃、圧力:10〜500Pa、熱触媒体の温度(熱触媒体としてタングステンを使用する場合):1500〜2000℃、RFパワー密度:0.01〜1W/cm2とすることができる。これによって、品質の高い非晶質半導体層を比較的低温かつ短時間で形成することができる。
[光電変換モジュールおよび太陽光発電システム]
本明細書における光電変換装置は、光電変換素子、光電変換素子を用いた光電変換モジュール、光電変換モジュールを備えた太陽光発電システム、を含む広い概念での装置である。以下、本発明の別の局面として第1〜第4実施形態の光電変換素子のうち少なくとも1つを備える光電変換モジュール(第5実施形態)および太陽光発電システム(第6実施形態、第7実施形態)について説明する。
本明細書における光電変換装置は、光電変換素子、光電変換素子を用いた光電変換モジュール、光電変換モジュールを備えた太陽光発電システム、を含む広い概念での装置である。以下、本発明の別の局面として第1〜第4実施形態の光電変換素子のうち少なくとも1つを備える光電変換モジュール(第5実施形態)および太陽光発電システム(第6実施形態、第7実施形態)について説明する。
第1〜第4実施形態の光電変換素子は高い変換効率を有するため、これを備える光電変換モジュールおよび太陽光発電システムも高い変換効率を有することができる。
[第5実施形態]
第5実施形態は、第1〜第4実施形態の光電変換素子のうち少なくとも1つを備える光電変換モジュールである。
第5実施形態は、第1〜第4実施形態の光電変換素子のうち少なくとも1つを備える光電変換モジュールである。
<光電変換モジュール>
図13は、本実施形態にかかる光電変換モジュールの構成の一例を示す概略図である。図13を参照して光電変換モジュール1000は、複数の光電変換素子1001と、カバー1002と、出力端子1013,1014とを備える。
図13は、本実施形態にかかる光電変換モジュールの構成の一例を示す概略図である。図13を参照して光電変換モジュール1000は、複数の光電変換素子1001と、カバー1002と、出力端子1013,1014とを備える。
複数の光電変換素子1001はアレイ状に配列され直列に接続されている。図13には光電変換素子1001を直列に接続する配列を図示しているが、配列および接続方式はこれに限定されず、並列に接続して配列しても良いし、直列と並列とを組み合わせた配列としても良い。複数の光電変換素子1001の各々には、第1〜第4実施形態の光電変換素子のいずれか1つが用いられる。なお、光電変換モジュール1000は、複数の光電変換素子1001のうち少なくとも1つが第1〜第4実施形態の光電変換素子のいずれかからなる限り、上記の説明に限定されず如何なる構成もとり得るものとする。また、光電変換モジュール1000に含まれる光電変換素子1001の数は2以上の任意の整数とすることができる。
カバー1002は耐候性のカバーから構成されており、複数の光電変換素子1001を覆う。カバー1002は、例えば、光電変換素子1001の受光面側に設けられた透明基材(例えばガラス等)と、前記光電変換素子1001の受光面側とは反対の裏面側に設けられた裏面基材(例えば、ガラス、樹脂シート等)と、前記透明基材と前記樹脂基材との間の隙間を埋める封止材(例えばEVA等)とを含む。
出力端子1013は、直列に接続された複数の光電変換素子1001の一方端に配置される光電変換素子1001に接続される。
出力端子1014は、直列に接続された複数の光電変換素子1001の他方端に配置される光電変換素子1001に接続される。
[第6実施形態]
第6実施形態は、第1〜第4実施形態の光電変換素子のうち少なくとも1つを備える太陽光発電システムである。本発明の光電変換素子は高い変換効率を有するため、これを備える本発明の太陽光発電システムも高い変換効率を有することができる。なお、太陽光発電システムとは、光電変換モジュールが出力する電力を適宜変換して、商用電力系統または電気機器等に供給する装置である。
第6実施形態は、第1〜第4実施形態の光電変換素子のうち少なくとも1つを備える太陽光発電システムである。本発明の光電変換素子は高い変換効率を有するため、これを備える本発明の太陽光発電システムも高い変換効率を有することができる。なお、太陽光発電システムとは、光電変換モジュールが出力する電力を適宜変換して、商用電力系統または電気機器等に供給する装置である。
<太陽光発電システム>
図14は、本実施形態にかかる太陽光発電システムの構成の一例を示す概略図である。図14を参照して、太陽光発電システム2000は、光電変換モジュールアレイ2001と、接続箱2002と、パワーコンディショナ2003と、分電盤2004と、電力メータ2005とを備える。後述するように光電変換モジュールアレイ2001は複数の光電変換モジュール1000(第5実施形態)から構成される。本発明の光電変換素子は高い変換効率を有するため、これを備える本発明の太陽光発電システムも高い変換効率を有することができる。
図14は、本実施形態にかかる太陽光発電システムの構成の一例を示す概略図である。図14を参照して、太陽光発電システム2000は、光電変換モジュールアレイ2001と、接続箱2002と、パワーコンディショナ2003と、分電盤2004と、電力メータ2005とを備える。後述するように光電変換モジュールアレイ2001は複数の光電変換モジュール1000(第5実施形態)から構成される。本発明の光電変換素子は高い変換効率を有するため、これを備える本発明の太陽光発電システムも高い変換効率を有することができる。
太陽光発電システム2000には、一般に「ホーム・エネルギー・マネジメント・システム(HEMS:Home Energy Management System)」、「ビルディング・エネルギー・マネジメント・システム(BEMS:Building Energy Management System)」等と呼ばれる機能を付加することができる。これにより太陽光発電システム2000の発電量の監視、太陽光発電システム2000に接続される各電気機器類の消費電力量の監視・制御等を行うことで、エネルギー消費量を削減することができる。
接続箱2002は光電変換モジュールアレイ2001に接続される。パワーコンディショナ2003は接続箱2002に接続される。分電盤2004はパワーコンディショナ2003および電気機器類2011に接続される。電力メータ2005は分電盤2004および商用電力系統に接続される。
なお、図17に示すようにパワーコンディショナ2003には蓄電池2100が接続されていても良い。この場合、日照量の変動による出力変動を抑制することができるとともに、日照のない時間帯であっても蓄電池2100に蓄電された電力を供給することができる。前記蓄電池2100はパワーコンディショナ2003に内蔵されていてもよい。
(動作)
太陽光発電システム2000の動作を説明する。
太陽光発電システム2000の動作を説明する。
光電変換モジュールアレイ2001は太陽光を電気に変換して直流電力を発電し、直流電力を接続箱2002へ供給する。
パワーコンディショナ2003は接続箱2002から受けた直流電力を交流電力に変換して分電盤2004へ供給する。なお、接続箱2002から受けた直流電力の一部または全部を交流電力に変換せず、直流電力のままで分電盤2004へ供給してもよい。
なお、図17に示すようにパワーコンディショナ2003に蓄電池2100が接続されている場合(または、蓄電池2100がパワーコンディショナ2003に内蔵される場合)、パワーコンディショナ2003は接続箱2002から受けた直流電力の一部または全部を適切に電力変換して、蓄電池2100に蓄電することができる。蓄電池2100に蓄電された電力は、光電変換モジュールの発電量や電気機器類2011の電力消費量の状況に応じて適宜パワーコンディショナ2003側に供給され、適切に電力変換されて分電盤2004へ供給される。
分電盤2004はパワーコンディショナ2003から受けた電力および電力メータ2005を介して受けた商用電力の少なくともいずれかを電気機器類2011へ供給する。また分電盤2004はパワーコンディショナ2003から受けた交流電力が電気機器類2011の消費電力よりも多いとき、パワーコンディショナ2003から受けた交流電力を電気機器類2011へ供給する。そして余った交流電力を電力メータ2005を介して商用電力系統へ供給する。
また分電盤2004はパワーコンディショナ2003から受けた交流電力が電気機器類2011の消費電力よりも少ないとき、商用電力系統から受けた交流電力およびパワーコンディショナ2003から受けた交流電力を電気機器類2011へ供給する。
電力メータ2005は、商用電力系統から分電盤2004へ向かう方向の電力を計測するとともに、分電盤2004から商用電力系統へ向かう方向の電力を計測する。
(光電変換モジュールアレイ)
光電変換モジュールアレイ2001について説明する。
光電変換モジュールアレイ2001について説明する。
図15は、図14に示す光電変換モジュールアレイ2001の構成の一例を示す概略図である。図15を参照して、光電変換モジュールアレイ2001は、複数の光電変換モジュール1000と出力端子2013,2014とを含む。
複数の光電変換モジュール1000はアレイ状に配列され直列に接続されている。図15には光電変換モジュール1000を直列に接続する配列を図示しているが、配列および接続方式はこれに限定されず、並列に接続して配列してもよいし、直列と並列とを組み合わせた配列としてもよい。なお光電変換モジュールアレイ2001に含まれる光電変換モジュール1000の数は2以上の任意の整数とすることができる。
出力端子2013は、直列に接続された複数の光電変換モジュール1000の一方端に位置する光電変換モジュール1000に接続される。
出力端子2014は、直列に接続された複数の光電変換モジュール1000の他方端に位置する光電変換モジュール1000に接続される。
なお以上の説明はあくまでも一例であり、本実施形態の太陽光発電システムは、複数の光電変換素子1001のうち、少なくとも1つが第1〜第4実施形態の光電変換素子のいずれかからなる限り、上記の説明に限定されず如何なる構成もとり得るものとする。
[第7実施形態]
第7実施形態は、第6実施形態として説明した太陽光発電システムよりも大規模な太陽光発電システムである。第7実施形態にかかる太陽光発電システムも、第1〜第4実施形態の光電変換素子のうち少なくとも1つを備えるものである。本発明の光電変換素子は高い変換効率を有するため、これを備える本発明の太陽光発電システムも高い変換効率を有することができる。
第7実施形態は、第6実施形態として説明した太陽光発電システムよりも大規模な太陽光発電システムである。第7実施形態にかかる太陽光発電システムも、第1〜第4実施形態の光電変換素子のうち少なくとも1つを備えるものである。本発明の光電変換素子は高い変換効率を有するため、これを備える本発明の太陽光発電システムも高い変換効率を有することができる。
<大規模太陽光発電システム>
図16は、本実施形態にかかる太陽光発電システムの構成の他の一例を示す概略図である。図16を参照して、太陽光発電システム4000は、複数のサブシステム4001と、複数のパワーコンディショナ4003と、変圧器4004とを備える。太陽光発電システム4000は、図14に示す太陽光発電システム2000よりも大規模な太陽光発電システムである。本発明の光電変換素子は高い変換効率を有するため、これを備える本発明の太陽光発電システムも高い変換効率を有することができる。
図16は、本実施形態にかかる太陽光発電システムの構成の他の一例を示す概略図である。図16を参照して、太陽光発電システム4000は、複数のサブシステム4001と、複数のパワーコンディショナ4003と、変圧器4004とを備える。太陽光発電システム4000は、図14に示す太陽光発電システム2000よりも大規模な太陽光発電システムである。本発明の光電変換素子は高い変換効率を有するため、これを備える本発明の太陽光発電システムも高い変換効率を有することができる。
複数のパワーコンディショナ4003は、それぞれサブシステム4001に接続される。太陽光発電システム4000において、パワーコンディショナ4003およびそれに接続されるサブシステム4001の数は2以上の任意の整数とすることができる。
なお、図18に示すようにパワーコンディショナ4003には蓄電池4100が接続されていても良い。この場合、日照量の変動による出力変動を抑制することができるとともに、日照のない時間帯であっても蓄電池4100に蓄積された電力を供給することができる。また、前記蓄電池4100はパワーコンディショナ4003に内蔵されていても良い。
変圧器4004は、複数のパワーコンディショナ4003および商用電力系統に接続される。
複数のサブシステム4001の各々は、複数のモジュールシステム3000から構成される。サブシステム4001内のモジュールシステム3000の数は2以上の任意の整数とすることができる。
複数のモジュールシステム3000の各々は、複数の光電変換モジュールアレイ2001と、複数の接続箱3002と、集電箱3004とを含む。モジュールシステム3000内の接続箱3002およびそれに接続される光電変換モジュールアレイ2001の数は2以上の任意の整数とすることができる。
集電箱3004は複数の接続箱3002に接続される。またパワーコンディショナ4003はサブシステム4001内の複数の集電箱3004に接続される。
(動作)
太陽光発電システム4000の動作を説明する。
太陽光発電システム4000の動作を説明する。
モジュールシステム3000の複数の光電変換モジュールアレイ2001は、太陽光を電気に変換して直流電力を発電し、直流電力を接続箱3002を介して集電箱3004へ供給する。サブシステム4001内の複数の集電箱3004は、直流電力をパワーコンディショナ4003へ供給する。さらに複数のパワーコンディショナ4003は、直流電力を交流電力に変換して、交流電力を変圧器4004へ供給する。
なお、図18に示すようにパワーコンディショナ4003に蓄電池4100が接続されている場合(または、蓄電池4100がパワーコンディショナ4003に内蔵される場合)、パワーコンディショナ4003は集電箱3004から受けた直流電力の一部または全部を適切に電力変換して、蓄電池4100に蓄電することができる。蓄電池4100に蓄電された電力は、サブシステム4001の発電量に応じて適宜パワーコンディショナ4003側に供給され、適切に電力変換されて変圧器4004へ供給される。
変圧器4004は複数のパワーコンディショナ4003から受けた交流電力の電圧レベルを変換して商用電力系統へ供給する。
なお太陽光発電システム4000は第1〜第4実施形態の光電変換素子のうち少なくとも1つを備えるものであればよく、太陽光発電システム4000に含まれるすべての光電変換素子が第1〜第4実施形態の光電変換素子である必要はない。例えば、あるサブシステム4001に含まれる光電変換素子のすべてが第1〜第4実施形態の光電変換素子のいずれかであり、別のサブシステム4001に含まれる光電変換素子の一部または全部が、第1〜第4実施形態の光電変換素子でない場合等もあり得るものとする。
以上のように本発明の実施形態について説明を行ったが、上述した各実施形態の構成を適宜組み合わせることも当初から予定している。
本発明の一実施形態にかかる光電変換装置は、シリコン基板と、シリコン基板の一方の面に形成され、互いに反対の導電型を有する第1導電型半導体層および第2導電型半導体層と、シリコン基板の一方の面に形成され、第1導電型半導体層と第2導電型半導体層とを絶縁する絶縁層とを備える。第1導電型半導体層と第2導電型半導体層とは、シリコン基板の面内方向において絶縁層を挟んで隣接する。シリコン基板と絶縁層との間には、第1導電型半導体層および第2導電型半導体層のいずれも形成されていない(第1の構成)。
上記の構成によれば、第1導電型半導体層と第2導電型半導体層とは、シリコン基板の面内方向において絶縁層を挟んで隣接している。シリコン基板と絶縁層との間には、第1導電型半導体層および第2導電型半導体層のいずれも形成されていない。そのため、第1導電型半導体層と第2導電型半導体層とが絶縁層によって確実に分離される。
上記第1の構成において、少なくともシリコン基板と絶縁層との間に形成されたパッシベーション層をさらに備えていても良い(第2の構成)。
上記の構成によれば、絶縁層の下部におけるパッシベーション性をさらに高めることができる。
上記第1または第2の構成において、シリコン基板と第1導電型半導体層との間に形成された第1i型半導体層と、シリコン基板と第2導電型半導体層との間に形成された第2i型半導体層とをさらに備えていても良い(第3の構成)。
上記の構成によれば、シリコン基板と第1導電型半導体層との界面、およびシリコン基板と第2導電型半導体層との界面の欠陥を低減することができる。
本発明の一実施態様にかかる光電変換装置の製造方法は、シリコン基板を準備する工程と、シリコン基板の一方の面に絶縁層を形成する工程と、絶縁層によって挟まれた領域の一部に、第1導電型半導体層を形成する工程と、絶縁層によって挟まれた領域の他の一部に、第1導電型半導体層と反対の導電型の第2導電型半導体層を形成する工程とを備える(第1の態様)。
上記の態様によれば、第1導電型半導体層と第2導電型半導体層とを形成する前に、絶縁層を形成する。そのため、シリコン基板と絶縁層との間には、第1導電型半導体層および第2導電型半導体層のいずれも形成されない。そのため、第1導電型半導体層と第2導電型半導体層とが絶縁層によって確実に分離される。
上記第1の態様において、絶縁層を形成する工程の前に、シリコン基板の一方の面にパッシベーション層を形成する工程をさらに備えても良い(第2の態様)。
上記第1または第2の態様において、第1導電型半導体層を形成する工程の前に、絶縁層によって挟まれた領域の一部に第1i型半導体層を形成する工程と、第2導電型半導体層を形成する工程の前に、絶縁層によって挟まれた領域の他の一部に第2i型半導体層を形成する工程とをさらに備えても良い(第3の態様)。
上記第1〜第3のいずれかの態様において、第1導電型半導体層、第2導電型半導体層、および絶縁層を覆って導電層を形成する工程と、平面視において絶縁層と重なる部分の導電層に溝を形成する工程とをさらに備えても良い(第4の態様)。
上記の態様によれば、第1半導体層に電気的に接続する電極と、第2半導体層に電気的に接続する電極とを製造することができる。また、平面視において絶縁層と重なる部分の導電層に溝を形成することで、シリコン基板に与えるダメージを抑制することができる。
上記第4の態様において、導電層をメッキする工程をさらに備えていても良い(第5の態様)。
上記の態様によれば、低コストで電極を形成することができる。
1〜4 光電変換素子、10 基板、11 ARC、12,323 パッシベーション層、22,321,322 i型半導体層、13 絶縁層、14,441 n型半導体層、15,551 p型半導体層、16 n型電極、17 p型電極、1000 光電変換素子モジュール、1001 光電変換素子、1002 カバー、1013,1014,2013,2014 出力端子、2000 太陽光発電システム、2001 光電変換モジュールアレイ、2002,3002 接続箱、2003 パワーコンディショナ、2004 分電盤、2005 電力メータ、2011 電気機器類、2100 蓄電池、3000 モジュールシステム、3004 集電箱、4000 太陽光発電システム、4001 サブシステム、4003 パワーコンディショナ、4004 変圧器、4100 蓄電池
Claims (5)
- シリコン基板と、
前記シリコン基板の一方の面に形成されたパッシベーション層と、
前記パッシベーション層上に形成され、互いに反対の導電型を有する第1導電型半導体層および第2導電型半導体層と、
前記シリコン基板の前記一方の面または前記パッシベーション層上に形成され、前記第1導電型半導体層と前記第2導電型半導体層とを絶縁する絶縁層とを備え、
前記第1導電型半導体層と前記第2導電型半導体層とは、前記シリコン基板の面内方向において前記絶縁層を挟んで隣接し、
前記第1導電型半導体層の一部および前記第2導電型半導体層の一部の少なくとも一方は、前記絶縁層の一部に積層して形成された、光電変換装置。 - 前記パッシベーション層が、前記シリコン基板と前記絶縁層との間に設けられている、請求項1に記載の光電変換装置。
- 前記シリコン基板と前記第1導電型半導体層との間に形成された第1i型半導体層と、
前記シリコン基板と前記第2導電型半導体層との間に形成された第2i型半導体層とをさらに備える、請求項1または2に記載の光電変換装置。 - シリコン基板を準備する工程と、
前記シリコン基板の一方の面にパッシベーション層を形成する工程と、
前記シリコン基板の一方の面または前記パッシベーション層上に絶縁層を形成する工程と、
前記絶縁層によって挟まれた領域の一部に、第1導電型半導体層を形成する工程と、
前記絶縁層によって挟まれた領域の他の一部に、前記第1導電型半導体層と反対の導電型の第2導電型半導体層を形成する工程とを備え、
前記第1導電型半導体層の一部および前記第2導電型半導体層の一部の少なくとも一方は、前記絶縁層の一部に積層して形成される、光電変換装置の製造方法。 - 前記第1導電型半導体層、前記第2導電型半導体層、および前記絶縁層を覆って導電層を形成する工程と、
平面視において前記絶縁層と重なる部分の前記導電層に溝を形成する工程とをさらに備える、請求項4に記載の光電変換装置の製造方法。
Priority Applications (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2014132665A JP5913446B2 (ja) | 2014-06-27 | 2014-06-27 | 光電変換装置およびその製造方法 |
PCT/JP2015/067694 WO2015198978A1 (ja) | 2014-06-27 | 2015-06-19 | 光電変換装置およびその製造方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2014132665A JP5913446B2 (ja) | 2014-06-27 | 2014-06-27 | 光電変換装置およびその製造方法 |
Related Child Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2016074353A Division JP6133465B2 (ja) | 2016-04-01 | 2016-04-01 | 光電変換装置およびその製造方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2016012623A JP2016012623A (ja) | 2016-01-21 |
JP5913446B2 true JP5913446B2 (ja) | 2016-04-27 |
Family
ID=55229163
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2014132665A Active JP5913446B2 (ja) | 2014-06-27 | 2014-06-27 | 光電変換装置およびその製造方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP5913446B2 (ja) |
Families Citing this family (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP7043308B2 (ja) * | 2018-03-23 | 2022-03-29 | 株式会社カネカ | 太陽電池の製造方法、および、太陽電池 |
JP7397732B2 (ja) * | 2020-03-24 | 2023-12-13 | 株式会社カネカ | 太陽電池の製造方法 |
Family Cites Families (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP4155899B2 (ja) * | 2003-09-24 | 2008-09-24 | 三洋電機株式会社 | 光起電力素子の製造方法 |
FR2880989B1 (fr) * | 2005-01-20 | 2007-03-09 | Commissariat Energie Atomique | Dispositif semi-conducteur a heterojonctions et a structure inter-digitee |
US20080000522A1 (en) * | 2006-06-30 | 2008-01-03 | General Electric Company | Photovoltaic device which includes all-back-contact configuration; and related processes |
KR20120090449A (ko) * | 2011-02-08 | 2012-08-17 | 삼성전자주식회사 | 태양 전지 및 이의 제조 방법 |
-
2014
- 2014-06-27 JP JP2014132665A patent/JP5913446B2/ja active Active
Also Published As
Publication number | Publication date |
---|---|
JP2016012623A (ja) | 2016-01-21 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US9076905B2 (en) | Semiconductor device and method for manufacturing the same | |
US10090428B2 (en) | Solar cell and method for manufacturing the same | |
WO2015060437A1 (ja) | 光電変換素子、光電変換モジュール、並びに、太陽光発電システム | |
US11316061B2 (en) | Photovoltaic devices, photovoltaic modules provided therewith, and solar power generation systems | |
CN102893411A (zh) | 太阳能电池元件及该太阳能电池元件的制造方法以及太阳能电池模块 | |
US9997647B2 (en) | Solar cells and manufacturing method thereof | |
JP6719548B2 (ja) | 光電変換装置、光電変換モジュールおよび太陽光発電システム | |
JPWO2017047375A1 (ja) | 光電変換素子、それを備えた太陽電池モジュールおよび太陽光発電システム | |
CN118263359A (zh) | 太阳能电池及其制作方法、光伏组件及光伏系统 | |
JP5913446B2 (ja) | 光電変換装置およびその製造方法 | |
WO2015060434A1 (ja) | 光電変換素子、光電変換モジュール、並びに、太陽光発電システム | |
JP6639496B2 (ja) | 光電変換装置 | |
WO2016076300A1 (ja) | 光電変換素子 | |
JP6133465B2 (ja) | 光電変換装置およびその製造方法 | |
JP5871996B2 (ja) | 光電変換装置およびその製造方法 | |
JP6639407B2 (ja) | 光電変換素子 | |
WO2015198978A1 (ja) | 光電変換装置およびその製造方法 | |
JP6639295B2 (ja) | 光電変換装置、光電変換モジュールおよび太陽光発電システム | |
JP2015159198A (ja) | 光起電力素子、その製造方法およびその製造装置 | |
WO2016114371A1 (ja) | 光電変換素子、それを備えた太陽電池モジュールおよび太陽光発電システム | |
WO2016076299A1 (ja) | 光電変換装置 | |
WO2015178307A1 (ja) | 光電変換素子 | |
WO2015178305A1 (ja) | 光電変換素子及びその製造方法 | |
WO2016163168A1 (ja) | 光電変換素子 | |
CN107667435B (zh) | 光电转换装置 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20151020 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20160308 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20160401 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 5913446 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |