CN107667435B - 光电转换装置 - Google Patents

光电转换装置 Download PDF

Info

Publication number
CN107667435B
CN107667435B CN201680028567.7A CN201680028567A CN107667435B CN 107667435 B CN107667435 B CN 107667435B CN 201680028567 A CN201680028567 A CN 201680028567A CN 107667435 B CN107667435 B CN 107667435B
Authority
CN
China
Prior art keywords
amorphous semiconductor
semiconductor layer
type amorphous
photoelectric conversion
type
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201680028567.7A
Other languages
English (en)
Other versions
CN107667435A (zh
Inventor
原田真臣
东贤一
神川刚
酒井敏彦
国吉督章
辻埜和也
邹柳民
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sharp Corp
Original Assignee
Sharp Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sharp Corp filed Critical Sharp Corp
Publication of CN107667435A publication Critical patent/CN107667435A/zh
Application granted granted Critical
Publication of CN107667435B publication Critical patent/CN107667435B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/02—Details
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/22—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the deposition of inorganic material, other than metallic material
    • C23C16/24—Deposition of silicon only
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/02—Details
    • H01L31/0216—Coatings
    • H01L31/02161—Coatings for devices characterised by at least one potential jump barrier or surface barrier
    • H01L31/02167—Coatings for devices characterised by at least one potential jump barrier or surface barrier for solar cells
    • H01L31/02168—Coatings for devices characterised by at least one potential jump barrier or surface barrier for solar cells the coatings being antireflective or having enhancing optical properties for the solar cells
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/02—Details
    • H01L31/0224—Electrodes
    • H01L31/022408—Electrodes for devices characterised by at least one potential jump barrier or surface barrier
    • H01L31/022425—Electrodes for devices characterised by at least one potential jump barrier or surface barrier for solar cells
    • H01L31/022441—Electrode arrangements specially adapted for back-contact solar cells
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/04—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof adapted as photovoltaic [PV] conversion devices
    • H01L31/06—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof adapted as photovoltaic [PV] conversion devices characterised by potential barriers
    • H01L31/072—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof adapted as photovoltaic [PV] conversion devices characterised by potential barriers the potential barriers being only of the PN heterojunction type
    • H01L31/0745—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof adapted as photovoltaic [PV] conversion devices characterised by potential barriers the potential barriers being only of the PN heterojunction type comprising a AIVBIV heterojunction, e.g. Si/Ge, SiGe/Si or Si/SiC solar cells
    • H01L31/0747—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof adapted as photovoltaic [PV] conversion devices characterised by potential barriers the potential barriers being only of the PN heterojunction type comprising a AIVBIV heterojunction, e.g. Si/Ge, SiGe/Si or Si/SiC solar cells comprising a heterojunction of crystalline and amorphous materials, e.g. heterojunction with intrinsic thin layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/04—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof adapted as photovoltaic [PV] conversion devices
    • H01L31/06—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof adapted as photovoltaic [PV] conversion devices characterised by potential barriers
    • H01L31/075—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof adapted as photovoltaic [PV] conversion devices characterised by potential barriers the potential barriers being only of the PIN type, e.g. amorphous silicon PIN solar cells
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/18—Processes or apparatus specially adapted for the manufacture or treatment of these devices or of parts thereof
    • H01L31/20—Processes or apparatus specially adapted for the manufacture or treatment of these devices or of parts thereof such devices or parts thereof comprising amorphous semiconductor materials
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/56—After-treatment
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02E—REDUCTION OF GREENHOUSE GAS [GHG] EMISSIONS, RELATED TO ENERGY GENERATION, TRANSMISSION OR DISTRIBUTION
    • Y02E10/00—Energy generation through renewable energy sources
    • Y02E10/50—Photovoltaic [PV] energy
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02E—REDUCTION OF GREENHOUSE GAS [GHG] EMISSIONS, RELATED TO ENERGY GENERATION, TRANSMISSION OR DISTRIBUTION
    • Y02E10/00—Energy generation through renewable energy sources
    • Y02E10/50—Photovoltaic [PV] energy
    • Y02E10/548—Amorphous silicon PV cells

Landscapes

  • Engineering & Computer Science (AREA)
  • Life Sciences & Earth Sciences (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Electromagnetism (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Chemical & Material Sciences (AREA)
  • Sustainable Energy (AREA)
  • Sustainable Development (AREA)
  • Manufacturing & Machinery (AREA)
  • Inorganic Chemistry (AREA)
  • General Chemical & Material Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Materials Engineering (AREA)
  • Mechanical Engineering (AREA)
  • Metallurgy (AREA)
  • Organic Chemistry (AREA)
  • Photovoltaic Devices (AREA)

Abstract

光电转换装置(1)具备以与半导体基板(101)的一个面相接的方式形成的i型非晶质半导体层(102i)、分隔而配置于i型非晶质半导体层(102i)上的p型非晶质半导体层(102p)与分隔而配置于i型非晶质半导体层(102i)上，且于半导体基板(101)的面内方向邻接于p型非晶质半导体层(102p)而形成的n型非晶质半导体层(102n)。进而，光电转换装置(1)具备电极(103)作为保护层，所述保护层是以在邻接的p型非晶质半导体层(102p)之间及邻接的n型非晶质半导体层(102n)之间与i型非晶质半导体层(102i)相接的方式形成。

Description

光电转换装置
技术领域
本发明与光电转换装置装置有关。
背景技术
日本特开2010－283406号公报中揭示有背面电极型太阳能电池。该背面电极型太阳能电池于单晶硅基板的背面形成非晶硅层，于其上交互地形成有n型非晶质半导体层与p型非晶质半导体层。然后，于n型非晶质半导体层与p型非晶质半导体层上分别形成有电极。于该背面电极型太阳能电池中，n型非晶质半导体层是由分隔而配置的2个岛状n型非晶质半导体层构成，p型非晶质半导体层是由一连串的半导体层构成。
发明内容
于日本特开2010－283406号公报的情形，于邻接的岛状n型非晶质半导体层之间，或n型非晶质半导体层与p型非晶质半导体层之间的区域，非晶硅层会成为最表面。因此，水分或有机物等容易自外部进入非晶硅层，钝化性降低，导致光电转装置的劣化。
本发明的目的在于提供能够抑制光电转换装置的劣化的技术。
本发明的光电转换装置具备半导体基板；本征非晶质半导体层，以与所述半导体基板的一个面相接的方式形成；第1非晶质半导体层，分隔而配置于所述本征非晶质半导体层上，具有第1导电类型；第2非晶质半导体层，分隔而配置于所述本征非晶质半导体层上，且于所述半导体基板的面内方向邻接于所述第1非晶质半导体层而形成，具有与所述第1导电类型相反的第2导电类型；与保护层，以在邻接的所述第1非晶质半导体层之间及邻接的所述第2非晶质半导体层之间与所述本征非晶质半导体层相接的方式形成。
根据本发明，能够抑制光电转装置的劣化。
附图说明
图1为表示第一实施方式的光电转换装置的平面的示意图。
图2A为表示图1所示的光电转换装置的A－A截面的示意图。
图2B为表示图1所示的光电转换装置的B－B截面的示意图。
图3A为例示p型非晶质半导体层的截面结构的示意图。
图3B为例示p型非晶质半导体层的其他截面结构的示意图。
图3C为例示p型非晶质半导体层的其他截面结构的示意图。
图3D的(a)为表示测量自i型非晶质半导体层与硅基板的表面的界面至非晶质半导体层的表面的膜厚的结果的示意图。图3D的(b)为表示将图3D的(a)所示的膜厚进行绘图修正的结果的示意图。
图4为表示第一实施方式的配线片的平面的示意图。
图5A说明图1所示的光电转换装置的制造步骤的图，且为于硅基板形成纹理(texture)的状态的截面图。
图5B为表示于图5A所示的于硅基板的受光面形成抗反射膜的状态的截面图。
图5C为于图5B所示的于硅基板的背面形成i型非晶质半导体层与p型非晶质半导体层的状态的截面图。
图5D为于图5C所示的于硅基板的背面形成n型非晶质半导体层的状态的截面图。
图5E为于图5D所示的于p型非晶质半导体层及n型非晶质半导体层上形成电极的状态的截面图。
图5F为于图5E所示的于硅基板的背面形成绝缘层的状态的截面图。
图6为表示图5C的步骤中于形成p型非晶质半导体层时所使用的金属掩模(metalmask)的平面的示意图。
图7为表示图5C的步骤中于形成n型非晶质半导体层时所使用的金属掩模的平面的示意图。
图8为表示图5D的步骤中于形成电极时所使用的金属掩模的平面的示意图。
图9A为表示图5E的步骤中于形成绝缘层时所使用的金属掩模的平面的示意图。
图9B为表示图5E的步骤中于形成绝缘层时所使用的金属掩模的平面的示意图。
图10为表示使用图9A及图9B的金属掩模而于硅基板的背面形成绝缘层的状态的示意图。
图11为表示第一实施方式的光电转换装置与比较例的劣化率的图。
图12为表示第一实施方式的第一变形例的光电转换装置的平面的示意图。
图13为表示第一实施方式的第二变形例的光电转换装置的平面的示意图。
图14A为表示图13所示的光电转换装置的A－A截面的示意图。
图14B为表示图13所示的光电转换装置的B－B截面的示意图。
图15的(a)为表示第一实施方式的变形例3中于形成绝缘层时所使用的金属掩模的平面的示意图。图15的(b)为表示图15的(a)所示的金属掩模的截面的示意图。
图16为表示第二实施方式的光电转换装置的平面的示意图。
图17A为表示图16所示的光电转换装置的C－C截面的示意图。
图17B为表示图16所示的光电转换装置的D－D截面的示意图。
图18为表示第二实施方式中于形成绝缘层时所使用的金属掩模的平面的示意图。
图19为表示第三实施方式的光电转换装置的平面的示意图。
图20A为表示图19A所示的光电转换装置的E－E截面的示意图。
图20B为表示图19A所示的光电转换装置的F－F截面的示意图。
图21为表示于形成图19所示的电极时所使用的金属掩模的平面的示意图。
图22为表示第四实施方式的光电转换装置的平面的示意图。
图23A为表示图22所示的光电转换装置的G－G截面的示意图。
图23B为表示图22所示的光电转换装置的H－H截面的示意图。
图24为表示于形成图22所示的电极时所使用的金属掩模的平面的示意图。
图25为表示第五实施方式的光电转换装置的平面的示意图。
图26A为表示图25所示的光电转换装置的I－I截面的示意图。
图26B为表示图25所示的光电转换装置的J－J截面的示意图。
图27A为表示第五实施方式中于i型非晶质半导体层上形成n型非晶质半导体层，于n型非晶质半导体层上形成n型电极的状态的截面图。
图27B为表示形成覆盖图27A所示的n型电极与n型非晶质半导体层的绝缘层的状态的截面图。
图27C为表示于图27B所示的i型非晶质半导体层上形成p型非晶质半导体层，于p型非晶质半导体层上形成p型电极的状态的截面图。
图27D为表示于图27C所示的i型非晶质半导体层上形成绝缘层的状态的截面图。
图28A为表示图27A的步骤中于形成n型电极时所使用的金属掩模的平面的示意图。
图28B为表示图27B的步骤中于形成绝缘层时所使用的金属掩模的平面的示意图。
图28C为表示图27C的步骤中于形成p型非晶质半导体层时所使用的金属掩模的平面的示意图。
图28D为表示图27C的步骤中于形成p型电极时所使用的金属掩模的平面的示意图。
图29为表示第六实施方式的光电转换模组的构成的概略图。
图30A为表示具备利用第六实施方式的光电转换装置的太阳光发电系统的构成的概略图。
图30B为表示图30A所示的太阳光发电系统的其他构成例的概略图。
图31为表示图30A所示的光电转换模组阵列的构成的概略图。
图32A为表示具备利用第七实施方式的光电转换装置的太阳光发电系统的构成的概略图。
图32B为表示图32A所示的太阳光发电系统的其他构成例的概略图。
图33为表示变形例(4)中的光电转换装置的截面的示意图。
具体实施方式
本发明的一种实施方式的光电转换装置具备：半导体基板；本征非晶质半导体层，以与所述半导体基板的一个面相接的方式形成；第1非晶质半导体层，分隔而配置于所述本征非晶质半导体层上，具有第1导电类型；第2非晶质半导体层，分隔而配置于所述本征非晶质半导体层上，且于所述半导体基板的面内方向邻接于所述第1非晶质半导体层而形成，具有与所述第1导电类型相反的第2导电类型；与保护层，以在邻接的所述第1非晶质半导体层之间及邻接的所述第2非晶质半导体层之间与所述本征非晶质半导体层相接的方式形成。(第一构成)
根据第一构成，于形成在半导体基板的一个面的本征非晶质半导体层上，于分隔而配置的第1非晶质半导体层之间与分隔而配置的第2非晶质半导体层之间，被保护层所覆盖。因此，水分或有机物等不易自外部混入分隔而配置的第1非晶质半导体层之间与分隔而配置的第2非晶质半导体层之间的本征非晶质半导体层，能够抑制光电转换装置的劣化。
第二构成的光电转换装置可设为于第一构成中，所述保护层含有绝缘膜。
根据第二构成，能够抑制水分或有机物等自外部混入分隔而配置的第1非晶质半导体层之间与分隔而配置的第2非晶质半导体层之间的本征非晶质半导体层。
另外，第三构成的光电转换装置可设为于第一或第二构成中，所述保护层含有进而分别与所述第1非晶质半导体层与所述第2非晶质半导体层相接的电极。
根据第三构成，能够抑制水分或有机物等自外部混入分隔而配置的第1非晶质半导体层之间与分隔而配置的第2非晶质半导体层之间的本征非晶质半导体层。
另外，第四构成的光电转换装置能够设为于第二构成中，所述绝缘膜进而以于邻接的所述第1非晶质半导体层及所述第2非晶质半导体层之间与所述本征非晶质半导体层相接的方式形成。
根据第四构成，邻接的第1非晶质半导体层及第2非晶质半导体层之间的本征非晶质半导体层被绝缘膜覆盖。因此，能够抑制第1非晶质半导体层及第2非晶质半导体层之间的短路，并且抑制来自外部的水分或有机物等混入。
另外，第五构成的光电转换装置能够设为于第四构成中，所述绝缘膜以与所述电极的端部附近重迭的方式形成。
根据第五构成，绝缘膜与电极的端部附近重迭。因此，通过绝缘膜，电极与第1非晶质半导体层及第2非晶质半导体层的密接性提升。结果，即便于半导体基板发生应力，也能够使电极难以自半导体基板剥离。
第六构成的光电转换装置能够设为于第一至第五构成的任一者中，所述第1非晶质半导体层及所述第2非晶质半导体层各自具有大致矩形的形状，邻接的所述第1非晶质半导体层及邻接的所述第2非晶质半导体层各自的短边的位置于所述第1非晶质半导体层及所述第2非晶质半导体层的长边方向互相错开。
根据第六构成，与邻接的第1非晶质半导体层及第2非晶质半导体层各自的短边的位置一致的情形相比，能够使载子的收集效率提升。
另外，第七构成的光电转换装置能够设为于第一至第六构成的任一者的成膜于所述半导体基板的一薄膜中，将膜厚为最大的点设为第一点，将该一薄膜的面内方向中该薄膜的膜厚的减少率自第一减少率变化至比所述第一减少率更大的第二减少率的点，或是该一薄膜的面内方向中该一薄膜的膜厚的变化率的符号由负变化至正的点设为第二点，于该一薄膜的面内方向中将所述第一点至所述第二点的区域定义为膜厚减少区域时，所述第一非晶质半导体层及所述第二非晶质半导体层的至少一者可具有所述膜厚减少区域。
根据第七构成，第一非晶质半导体层及第二非晶质半导体层的至少一者的半导体层中，具有膜厚减少区域。膜厚减少区域的膜厚比该半导体层的第一点的膜厚更薄。因此，与设置膜厚为均一的非晶质半导体层的情形相比，能够减低具有膜厚减少区域的半导体层中的串联电阻成分(series resistancecomponent)。
另外，第八构成的光电转换装置可设为于第七构成中，所述绝缘膜具有所述膜厚减少区域。
根据第八构成，由于绝缘膜的应力伴随绝缘膜的膜厚增大而变大，故能够通过具有膜厚减少区域而减低绝缘膜的应力。结果，能够减低由绝缘膜的应力造成的半导体基板的翘曲。
另外，第九构成的光电转换装置可设为于第一至第八构成的任一者中，所述本征非晶质半导体层的膜厚为10nm以下。
根据第九构成，能够一面抑制光电转换装置的劣化，一面减低串联电阻成分。
以下，参照附图，详细说明本发明的光电变换装置的实施形态。本说明书中，光电转换装置包含光电转换元件、使用光电转换元件的光电转换模组、具备光电转换模组的太阳能电池发电系统。对于图中相同或相当的部分附注相同符号，而不重复说明。此外，为了使说明易于理解，以下于所参照的附图中，将构成简略化或示意化而表示，或是省略一部分的构成部件。另外，示于各图的构成部件间的尺寸比并非一定表示实际的尺寸比。
＜第一实施方式＞
图1为表示本发明的第一实施方式的光电转换装置的平面的示意图。另外，图2A为表示图1所示的光电转换装置1的A－A截面的示意图。另外，图2B为表示图1所示的光电转换装置1的B－B截面的示意图。
如图1、图2A及图2B所示，光电转换装置1具备硅基板101、i型非晶硅层102i、n型非晶质半导体层102n、p型非晶质半导体层102p、电极103、抗反射膜104以及绝缘层105。
硅基板101例如为n型的单晶硅基板。硅基板101的厚度例如为100～150μm。
如图2A及图2B所示，以覆盖硅基板101的一侧(Z轴负方向侧)的面的方式形成有抗反射膜104。抗反射膜104例如为依序层压有厚度20nm左右的氧化硅膜与厚度60nm左右的氮化硅膜而成。抗反射膜104会使硅基板101的表面反射率降低，使短路电流增加。以下说明中，将形成了抗反射膜104的面称为受光面，将另一侧(Z轴正方向侧)的面称为背面。
另外，于硅基板101的背面形成有i型非晶质半导体层102i。i型非晶质半导体层102i实质上为本征且含有氢的非晶质半导体的膜。i型非晶质半导体层102i例如由i型非晶硅、i型非晶硅锗、i型非晶锗、i型非晶硅碳化物、i型非晶硅氮化物、i型非晶硅氧化物、i型非晶硅碳氧化物等构成。i型非晶质半导体层102i的厚度例如为10nm以下。若i型非晶质半导体层102i的膜厚比10nm更薄，则钝化性降低，但若加厚i型非晶质半导体层102i的膜厚，则串联电阻成分变高。因此，若考虑钝化性及串联电阻成分，期望i型非晶质半导体层102i的膜厚为10nm以下。
如图2A及图2B所示，于i型非晶质半导体层102i上形成有p型非晶质半导体层102p与n型非晶质半导体层102n。
如图1所示，p型非晶质半导体层102p与n型非晶质半导体层102n具有大致长方形的形状。如图1及图2B所示，p型非晶质半导体层102p与n型非晶质半导体层102n于硅基板101上，在Y轴方向被交互地配置。
如图1所示，于硅基板101上，p型非晶质半导体层102p与n型非晶质半导体层102n各自于X轴方向被分隔而配置。也就是说，于硅基板101的背面的X轴方向排列有多个p型非晶质半导体层102p，并且排列有多个n型非晶质半导体层102n。
另外，该例中，如图1所示，被配置在与硅基板101的Y轴平行的边缘附近的p型非晶质半导体层102p与n型非晶质半导体层102n是以与p型非晶质半导体层102p相比，n型非晶质半导体层102n的端部的位置成为硅基板101的内侧的方式配置。另外，如图1所示，邻接的n型非晶质半导体层102n与n型非晶质半导体层102n之间的位置与邻接的p型非晶质半导体层102p与p型非晶质半导体层102p之间的位置错开。该例中，邻接的n型非晶质半导体层102n之间与邻接的p型非晶质半导体层102p之间各自为约2mm以下，距离较于硅基板101产生的载子(电子及正电洞)的扩散长度(例如约2mm)更短。因此，通过如此构成，载子的再结合被抑制，能够提升载子的收集效率。
n型非晶质半导体层102n为含有氢的n型的非晶质半导体层。n型非晶质半导体层102n例如可为含有磷(P)作为杂质的n型非晶硅、n型非晶硅锗、n型非晶锗、n型非晶硅碳化物、n型非晶硅氮化物、n型非晶硅氧化物、n型非晶硅氮氧化物、n型非晶硅碳氧化物等。n型非晶质半导体层102n的厚度例如为5～20nm。
p型非晶质半导体层102p为含有氢的p型的非晶质半导体层。p型非晶质半导体层102p例如可为含有硼(B)作为杂质的p型非晶硅、p型非晶硅锗、p型非晶锗、p型非晶硅碳化物、p型非晶硅氮化物、p型非晶硅氧化物、p型非晶硅氮氧化物、p型非晶硅碳氧化物等。p型非晶质半导体层102p的厚度例如为5～20nm。
此外，本说明书中，可设为于非晶质半导体含有微晶相。微晶相含有平均粒径为1～50nm的结晶。
而且，如图1、图2A及图2B所示，于p型非晶质半导体层102p与n型非晶质半导体层102n各自之上形成有电极103。如图1所示，电极103具有大致长方形的形状，于p型非晶质半导体层102p与n型非晶质半导体层102n的长边方向(X轴方向)一连串地形成。也就是说，连接于分隔而配置的p型非晶质半导体层102p之间与分隔而配置的n型非晶质半导体层102n之间的i型非晶质半导体层102i，作为保护层的一例而形成电极103。
以下，于区别形成于p型非晶质半导体层102p上的电极103与形成于n型非晶质半导体层102n上的电极103时，表示为p型电极103p与n型电极103n。
如图2B所示，n型电极103n与p型电极103p是相隔距离L而形成。n型电极103n、p型电极103p例如是以Ag(银)、Ni(镍)、Al(铝)、Cu(铜)、Sn(锡)、Pt(铂)、Au(金)、Ti(钛)等金属、ITO等氧化物导电体膜，或这些金属的合金，或这些金属的层压膜构成。n型电极103n与p型电极103p优选使用导电度高的金属。n型电极103n与p型电极103p的厚度例如为50nm～1μm左右。
本实施方式中，例如p型非晶质半导体层102p可具有如图3A所示的截面结构。以下，针对此截面结构具体地进行说明。如图3A所示，p型非晶质半导体层102p于p型非晶质半导体层102p的面内方相(宽度方向)具有平坦区域(flat region)FT与膜厚减少区域TD。平坦区域FT于p型非晶质半导体层102p中具有最厚的膜厚，且是由膜厚大致一定的部分构成。
将平坦区域FT的两端的点设为A点，将膜厚的减少率自第一减少率变化至比所述第一减少率更大的第二减少率的点设为B点时，膜厚减少区域TD为于p型非晶质半导体层102p的面内方向中由A点至B点的区域。
而且，膜厚减少区域TD于p型非晶质半导体层102p的面内方向被配置在平坦区域FT的两侧。
p型非晶质半导体层102p会具有膜厚减少区域TD，是由于使用金属掩模，通过等离子体CVD法而形成p型非晶质半导体层102p。膜厚减少区域TD具有比平坦区域FT更薄的膜厚，因此膜厚减少区域TD的掺杂物浓度高于平坦区域FT的掺杂物浓度。
而且，电极103p与p型非晶质半导体层102p的平坦区域FT的整体及膜厚减少区域TD的一部分相接而配置。
此外，图3A中，虽例示p型非晶质半导体层102p，但本发明的实施方式中，只要p型非晶质半导体层102p及n型非晶质半导体层102n的至少一者具有膜厚减少区域即可。n型非晶质半导体层102n具有与图3A相同的结构的情形时，n型电极103n与n型非晶质半导体层102n的平坦区域FT的整体及膜厚减少区域TD的一部分相接而配置。
结果，载子(电子)通过p型非晶质半导体层102p而到达p型电极103p时的电阻与i型非晶质半导体层102i的面内方向中形成具有一定膜厚的p型非晶质半导体层102p的情形相比，为低电阻。另外，载子(正电洞)通过n型非晶质半导体层102n而到达n型电极103n时的电阻与i型非晶质半导体层102i的面内方向中形成具有一定膜厚的n型非晶质半导体层102n的情形相比，为低电阻。因此，能够提升光电转换装置1的转换效率。
此外，p型电极103p可与p型非晶质半导体层102p的膜厚减少区域TD的整体相接，n型电极103n可与n型非晶质半导体层102n的膜厚减少区域TD的整体相接。
另外，p型非晶质半导体层102p例如可具有图3B所示的截面结构取代图3所示的截面结构。参照图3B，光电转换装置1具备p型非晶质半导体层1021p取代p型非晶质半导体层102p，具备p型电极1031p取代p型电极103p。
p型非晶质半导体层1021p中，将膜厚最大的点设为C点，将膜厚的减少率自第一减少率变化至比所述第一减少率更大的第二减少率的点设为D点。此情形时，膜厚减少区域TD为p型非晶质半导体层1021p的面内方向中由C点至D点的区域。
而且，p型非晶质半导体层1021p于p型非晶质半导体层1021p的面内方向中具有两个膜厚减少区域TD。两个膜厚减少区域TD于p型非晶质半导体层1021p的面内方向互相相接而配置。
p型电极1031p于两个膜厚减少区域TD中，与一个膜厚减少区域TD的一部分与另一个膜厚减少区域TD的一部分相接而配置。
另外，光电转换装置1可具备由与示于图3B的p型非晶质半导体层1021p相同的结构组成的n型非晶质半导体层而取代n型非晶质半导体层102n。
通过如此构成，载子(电子)通过p型非晶质半导体层1021p而到达p型电极1031p时的电阻与i型非晶质半导体层102i的面内方向中形成具有一定膜厚的p型非晶质半导体层的情形相比，为低电阻。另外，载子(正电洞)通过具有与p型非晶质半导体层1021p相同的结构的n型非晶质半导体层而到达n型电极时的电阻与i型非晶质半导体层102i的面内方向中形成具有一定膜厚的n型非晶质半导体层的情形相比，为低电阻。因此，能够提升光电转换装置1的转换效率。
此外，p型电极1031p于p型非晶质半导体层1021p及具有与p型非晶质半导体层1021p相同结构的n型非晶质半导体层中，可与两个膜厚减少区域的整体相接而配置。
另外，p型非晶质半导体层102p例如可具有图3C所示的截面结构取代图3A所示的截面结构。参照图3C，光电转换装置1具备p型非晶质半导体层1022p取代p型非晶质半导体层102p，具备p型电极1032p取代p型电极103p。
p型非晶质半导体层1022p中，将膜厚最大的点设为E点，将膜厚的减少率自第一减少率变化至比所述第一减少率更大的第二减少率的点设为F点，将膜厚的变化率的符号由负变化至正的点设为G点。此情形时，膜厚减少区域TD1为p型非晶质半导体层1022p的面内方向中自E点至F点的区域，膜厚减少区域TD2为p型非晶质半导体层1022p的面内方向中自E点至G点的区域。
因此，p型非晶质半导体层1022p于p型非晶质半导体层1022p的面内方向中具有两个膜厚减少区域TD1与两个膜厚减少区域TD2。
两个膜厚减少区域TD2是以p型非晶质半导体层1022p的面内方向中的膜厚分布相对于过G点的线成为对称的方式配置。两个膜厚减少区域TD1于p型非晶质半导体层1022p的面内方向中被配置于两个膜厚减少区域TD2的两侧。
p型电极1032p是与两个膜厚减少区域TD2的整体、一个膜厚减少区域TD1的一部分及另一个膜厚减少区域TD1的一部分相接而配置。
另外，光电转换装置1可具备与由图3C所示的p型非晶质半导体层1022p相同的结构构成的n型非晶质半导体层。
通过如此构成，载子(电子)通过n型非晶质半导体层而到达n型电极时的电阻与i型非晶质半导体层102i的面内方向中形成具有一定膜厚的n型非晶质半导体层的情形相比，为低电阻。另外，载子(正电洞)通过p型非晶质半导体层102p而到达p型电极1032p时的电阻与i型非晶质半导体层102i的面内方向中形成具有一定膜厚的n型非晶质半导体层的情形相比，为低电阻。因此，能够提升光电转换装置1的转换效率。
此外，p型电极1032p可于p型非晶质半导体层1022p及具有与p型非晶质半导体层1022p相同结构的n型非晶质半导体层中，与两个膜厚减少区域TD2的整体相接而配置。
如此，光电转换装置1具备具有膜厚减少区域TD(TD1、TD2)的p型非晶质半导体层及n型非晶质半导体层。而且，本发明的实施方式中，膜厚减少区域是由膜厚减少区域TD、TD1、TD2的任一者组成。
因此，将p型非晶质半导体层或n型非晶质半导体层的膜厚为最大的点设为第1点，将p型非晶质半导体层或n型非晶质半导体层的面内分向中，膜厚的减少率自第一减少率变化至比所述第一减少率更大的第二减少率的点或是膜厚的变化率的符号由负变化至正的点设为第2点时，膜厚减少区域于p型非晶质半导体层或n型非晶质半导体层的面内分向中，为自第1点至第2点的区域。
前述的例子虽针对硅基板101的表面为平坦的情形进行说明，但实际上于基板101存在如下情形：由于为了去除损伤层而进行的蚀刻的影响等，而在未形成纹理的面也存在1μm左右的凹凸。此处，针对在硅基板101的表面存在凹凸的情形时的非晶质半导体层的膜厚的测量方法进行说明。
于表面形成有凹凸的硅基板101上，形成i型非晶质半导体层102i，于i型非晶质半导体层102i上形成具有膜厚减少区域的n型非晶质半导体层102n或p型非晶质半导体层102p。然后，使用扫描电子显微镜(SEM)或透射电子显微镜(TEM)，拍摄该硅基板101的截面照片。由拍摄结果，能够容易地确认i型非晶质半导体层102i与硅基板101的界面。图3D的(a)为表示测量自i型非晶质半导体层102i与硅基板101的表面的界面S至n型非晶质半导体层102n或p型非晶质半导体层102p的表面的膜厚h的结果的示意图。通过将图3D的(a)所示的各膜厚h进行绘图修正，能够将图3D的(a)所示的各膜厚h以如图3D的(b)所示的方式表示。也就是说，作为硅基板101的表面为大致平坦者，能够特定非晶质半导体层(n型非晶质半导体层、p型非晶质半导体层)的膜厚。
另外，于使用在硅基板101的两面形成有纹理的基板的情形时，也能够以与上述相同的方法测定纹理上的膜厚而进行绘图修正，由此判断膜厚减少区域。
此外，未形成硅晶圆的纹理结构的面具有最多2μm左右的高低差，但与形成了纹理结构的面(最多10μm左右的高低差)相比，高低差非常小，大致为平坦。
因此，若考虑与后述的配线片等的外部配线的接触的容易度以及电极103之间的短路产生的困难度，则优选原本i型非晶质半导体层102i、n型非晶质半导体层102n、p型非晶质半导体层102p等形成于较为平坦的背面(未形成纹理结构的面)上。然而，为了使入射光效率良好地封入硅基板101，优选于硅基板101的背面形成纹理，进一步通过于硅基板101的背面具有纹理结构，硅基板101的表面积增加(1.7倍左右)，能够降低接触电阻。另外，于硅基板101的单面形成有纹理结构的情形，在进行向异性蚀刻时，必须有保护未形成纹理的面的步骤。另一方面，于硅基板101的两面形成纹理结构的情形时，由于不需要保护硅基板101的两面，故能够减低程序步骤数。
参照图1与图2A及图2B，于未形成电极103、p型非晶质半导体层102p及n型非晶质半导体层102n的任一者的i型非晶质半导体层102i上的区域中，以与电极103的上端的一部分重迭的方式，形成绝缘层105作为保护层的一例。
例如，于i型非晶质半导体层102i的膜厚为8nm，p型非晶质半导体层102p及n型非晶质半导体层102n的各膜厚为10nm的情形时，未形成电极103、p型非晶质半导体层102p及n型非晶质半导体层102n的任一者的区域的膜厚成为i型非晶质半导体层102i的膜厚8nm。特别于半导体基板101的背面上的半导体层的膜厚为10nm以下的区域(以下，称为非晶硅层薄膜区域)成为最表面的情形时，容易自非晶硅层混入水分、氧、有机物等，而导致光电转换装置1的劣化。因此，本实施方式中，通过电极103或绝缘层105保护此种非晶硅层薄膜区域。因此，分隔而配置的p型非晶质半导体层102p之间与分隔而配置的n型非晶质半导体层102n之间的i型非晶质半导体层102i与邻接的p型非晶质半导体层102p与n型非晶质半导体层102n之间的i型非晶质半导体层102i被绝缘层105覆盖，不会裸露。结果，相对于i型非晶质半导体层102i，能够防止来自外部的水分、氧、有机物等混入，抑制光电转换装置1的劣化。
接着针对进行光电转换装置1的模组化的情形的构成进行说明。于进行光电转换装置1的模组化时，将光电转换装置1与外部配线电路(以下称为配线片)电连接。图4为扩大本实施方式的配线片的一部分的示意图。
配线片300于绝缘性基板301上形成有n型用配线材料302n与p型用配线材料302p。
绝缘性基板301可为绝缘性的材料，例如可使用聚对酞酸乙二酯(PET，polyethylene terephthalate)、聚萘二甲酸乙二醇酯(PEN，polyethylene naphthalate)、聚苯硫(PPS，polyphenylene sulfide)、聚氟乙烯(PVF，polyvinylfluoride)、聚酰亚胺(polyimide)等。绝缘性基板301的膜厚虽并未特别限定，但优选为25μm以上，150μm以下左右。另外，绝缘性基板301可为一层结构，也可为两层以上的多层结构。
n型用配线材料302n与p型用配线材料302p具有梳齿形状，隔着已定的间隔而交互地配置。形成于光电转换装置1的背面的n形电极103n及p形电极103p分别与n型用配线材料302n及p型用配线材料302p接合。于绝缘性基板301的表面形成有连接用配线(省略图示)。通过连接用配线，邻接的光电转换装置1的n型用配线材料302n与p型用配线材料302p电连接，配线片300上的邻接的光电转换装置1互相电连接。由此，能够将经由光入射至光电转换装置1的受光面而产生的电流，通过p型用配线材料302p及n型用配线材料302n取出至外部。
n型用配线材料302n与p型用配线材料302p能够以导电性的材料构成，例如可为Cu、Al、Ag等任一金属，也可为以这些任一金属作为主成分的合金等。
n型用配线材料302n与p型用配线材料302p的膜厚并未特别限定，但优选为10μm以上，100μm以下。n型用配线材料302n与p型用配线材料302p的膜厚若比10μm更薄，则有配线电阻变高的情形。另外，若比100μm更厚，则于将n型用配线材料302n及p型用配线材料302p与光电转换装置1贴合时必须加热。结果，若比100μm更厚，则由于n型用配线材料302n及p型用配线材料302p与光电转换装置1的硅基板101的热膨胀系数的不同，配线片300的翘曲变大，因此更优选n型用配线材料302n及p型用配线材料302p的膜厚为100μm以下。
另外，于n型用配线材料302n及p型用配线材料302p的表面的一部分可形成有镍、金、铂、钯、银、锡、铟、ITO等导电性材料。通过如此构成，n型用配线材料302n及p型用配线材料302p与光电转换装置1的n型电极103n及p型电极103p的电连接良好，n型用配线材料302n及p型用配线材料302p的耐候性提升。n型用配线材料302n及p型用配线材料302p可为一层结构，也可为两层以上的多层结构。
接着，参照图5A～5F，针对光电转换装置1的制造方法的一例进行说明。
首先，自大块的硅切出100～300μm的厚度的晶圆，进行用于去除晶圆表面的损伤层的蚀刻与用于调整厚度的蚀刻。于这些被蚀刻的晶圆的单面形成保护膜。保护膜例如使用氧化硅、氮化硅等。使用NaOH、KOH等碱性溶液(例如KOH：1～5WT％、异丙醇：1～10WT％的水溶液)对形成了保护膜的晶圆进行湿蚀刻。此时，通过向异性蚀刻，于未形成保护膜的面101a形成纹理结构。通过于蚀刻后去除保护膜，生成图5A所示的硅基板101。
接着，如图5B所示，于硅基板101的受光面101a形成抗反射膜104。以下，针对抗反射膜104为层压了氧化硅膜与氮化硅膜的层压结构的情形进行说明。
此情形时，首先，使硅基板101的表面热氧化，形成受光面101a的氧化膜。之后，于受光面101a的氧化膜上形成氮化硅膜，由此形成抗反射膜104。硅基板101的氧化可使用湿处理及热氧化处理的任一者。于湿处理的情形时，例如将硅基板101浸渍于过氧化氢、硝酸或臭氧水等，之后于干燥环境加热至800～1000℃。另外，于热氧化处理的情形时，例如将硅基板101于氧或水蒸汽的环境加热至900～1000℃。氮化硅膜的形成可通过溅镀法、EB(Electron Beam，电子束)蒸镀法、TEOS(TetraEthOxySilane，四乙氧硅烷)法等进行。此外，硅基板101与氮化硅膜之间，可依序形成而夹持i型非晶质半导体层102i及n型非晶质半导体层102n。
接着，于与硅基板101的受光面101a相反侧的背面形成i型非晶质半导体层102i。i型非晶质半导体层102i的成膜例如使用等离子体CVD法(Plasma Chemical VaporDeposition)法进行。此情形时，导入具备等离子体CVD装置的反应室的反应气体为硅烷气体、氢气。而且，例如可使用如下条件进行成膜：将硅基板101的温度设为130～210℃，将氢气流量设为0～100sccm，将硅烷气体(SiH4)流量设为约40sccm，将反应室内的压力设为40～120Pa，将高频(13.56MHz)功率密度设为5～15mW/cm2。由此，如图5C所示，于硅基板101的背面整体形成i型非晶质半导体层102i。
接着，于i型非晶质半导体层102i上，配置图6所示的金属掩模500，形成p型非晶质半导体层102p。金属掩模500具有用于形成p型非晶质半导体层102p的多个开口部501。如图6所示，多个开口部501于X轴方向被分隔而配置，并且于Y轴方向隔着一定的间隔而配置。于Y轴方向邻接的开口部501与开口部501的间隔GA约为2mm以下。
于硅基板101产生的载子(电子及正电洞)的扩散长度约为2mm左右。若p型非晶质半导体层102p的间隔GA比载子(电子及正电洞)的扩散长度(约2mm)更大，则p型非晶质半导体层102p与p型非晶质半导体层102p之间的载子会消灭，光电转换效率降低。本实施方式中，由于间隔GA为2mm以下，故使载子不会消灭，而能够使光电转换效率提升。
金属掩模500可由不锈钢、铜、镍、含镍的合金(例如SUS430、42号合金(42alloy)或因瓦合金(invar)材料等)、钼等金属构成。也可使用以玻璃、陶瓷(铝、氧化锆等)、有机膜等构成的掩模取代所述金属掩模500。另外，也可使用蚀刻了硅基板的掩模。另外，金属掩模500的厚度优选例如为50μm～300μm左右。此情形时，金属掩模500不易因磁力而翘曲或浮起。
若考虑硅基板101的热膨胀系数与原料成本，则金属掩模500优选为42号合金。关于金属掩模500的厚度，若考虑制造成本，则金属掩模使用一次便抛弃的情形成为问题。由于通过多次使用金属掩模500能够抑制生产的运行成本(running cost)，故优选为将金属掩模500再生而多次此用的情形。此情形时，使用氢氟酸或NaOH去除附着于金属掩模500的成膜物。
p型非晶质半导体层102p例如使用等离子体CVD法而形成。导入等离子体CVD装置所具备的反应室的反应气体例如为硅烷气体、氢气以及氢稀释过的二硼烷气体(二硼烷浓度例如约2％)。此情形时，可使用如下条件进行成膜：将氢气流量设为0～100sccm，将硅烷气体流量设为约40sccm，将二硼烷气体流量设为40sccm，将硅基板101的温度设为150～210℃，将反应室内的压力设为40～120Pa，将高频功率密度设为5～15mW/cm2。由此，如图5C所示，于i型非晶质半导体层102i上形成掺杂了硼(B)的p型非晶质半导体层102p。
接着，如图5D所示，于i型非晶质半导体层102i上形成n型非晶质半导体层102n。n型非晶质半导体层102n是将图7所示的金属掩模600配置于半导体基板101的背面侧，例如使用等离子体CVD法形成。金属掩模600具有用于形成n型非晶质半导体层102n的多个开口部601。如图7所示，多个开口部601于X轴方向被分隔而配置，并且于Y轴方向隔着一定的间隔而配置。于Y轴方向邻接的开口部601的间隔GB约为500～1500μm。金属掩模600可设为具有与所述金属掩模500相同的材料及厚度者。
n型非晶质半导体层102n例如使用等离子体CVD法而形成。导入等离子体CVD装置所具备的反应室的反应气体例如为硅烷气体、氢气以及氢稀释过的膦气体(膦浓度例如1％)。此情形时，可使用如下条件进行成膜：将硅基板101的温度设为约170℃，将氢气流量设为0～100sccm，将硅烷气体流量设为约40sccm，将膦气体流量设为40sccm，将反应室内的压力设为约40Pa，将高频功率密度设为8.33mW/cm2。由此，如图5D所示，形成掺杂了磷的n型非晶质半导体层102n。
n型非晶质半导体层102n与p型非晶质半导体层102p可不重迭，而n型非晶质半导体层102n与p型非晶质半导体层102p一部分重迭亦可。n型非晶质半导体层102n与p型非晶质半导体层102p重迭的情形时，如图5D所示，p型非晶质半导体层102p与n型非晶质半导体层102n是隔着间隔K而形成。p型非晶质半导体层102p与n型非晶质半导体层102n之间的区域可通过i型非晶质半导体层102i而被钝化，故于硅基板101中产生的载子大致不会消灭。
另一方面，于n型非晶质半导体层102n与p型非晶质半导体层102p一部分重迭的情形时，于p型非晶质半导体层102p与n型非晶质半导体层102n之间形成这些半导体层会一部分重迭的重迭区域。然而，由于p型非晶质半导体层102p与n型非晶质半导体层102n导电度低，故于p型非晶质半导体层102p与n型非晶质半导体层102n之间电流不会流通，不会产生pn接合的短路。
接着，于形成n型非晶质半导体层102n后，如图5E所示，于p型非晶质半导体层102p与n型非晶质半导体层102n上分别形成p型电极103p与n型电极103n。
n型电极103n与p型电极103p于硅基板101上配置如图8所示的金属掩模700，例如使用蒸镀法或溅镀法形成。金属掩模700具有用于形成n型电极103n的多个开口部701n与用于形成p型电极103p的多个开口部701p。开口部701p、701n具有其长边LCp、LCn(LCp＞LCn)为约80～100mm，短边WC为约500μm～1500μm的长度。于短边WC方向邻接的电极103与电极103的间隔GC1，也就是p型电极103p与n型电极103n的间隙宽度L约为100～300μm。
n型电极103n及p型电极103p的膜厚优选为50nm～1μm，更优选为50nm～500nm。电极103若变厚则施加于硅基板101的应力变强，成为硅基板101的翘曲的原因。
接着，于形成n型电极103n及p型电极103p后，如图5F所示，以与电极103的上端的一部分重迭的方式将绝缘层105成膜。绝缘层105的成膜例如使用等离子体CVD法以如下方式进行。于硅基板101的背面侧堆积SiN，将抗蚀剂涂布于电极103上除了已定区域以外的区域，利用氢氟酸进行。抗蚀剂可通过喷墨打印(inkjet)或丝网印刷(screen printing)进行涂布。由此，于电极103上除了已定区域以外的区域形成绝缘层105。
另外，例如也可使用图9A及图9B所示的金属掩模910、920而形成绝缘层105。
金属掩模910具有用于形成绝缘层105的多个开口部910a。多个开口部910a其长边于X轴具有平行的矩形形状，沿着Y轴方向排列。多个开口部910a的X轴方向的长度虽大致相同，但多个开口部910a的Y轴方向的长度被配置于两端的开口部9101较被配置于内侧的开口部9102更长。
另外，金属掩模920具有两个开口部920a。开口部920a其长边于Y轴具有平行的矩形形状。两个开口部920a被配置在金属掩模920的平行于Y轴的两个边的附近。
金属掩模910与金属掩模920的大小及外型大致相同。将金属掩模910与金属掩模920重合的情形时，金属掩模910的开口部910a的左右的端部与金属掩模920的开口部920a重迭。
使用金属掩模910、920的绝缘层105的成膜以如下述方式进行。形成电极103后，首先将金属掩模910配置于硅基板101的背面侧，使用等离子体CVD法将SiN成膜。由此，SiN堆积于开口部910a的部分。之后，将金属掩模920配置于硅基板101的背面侧取代金属掩模910，使用等离子体CVD法将SiN成膜。由此，SiN堆积于开口部920a的部分，形成绝缘层105。
通过如此使用金属掩模910、920而将SiN成膜，如图10所示，于硅基板101的背面侧，除了电极103的一部分的区域外，形成绝缘层105。也就是说，如图5F所示，以与电极103的上端的一部分重迭的方式形成绝缘层105。由此，未被电极103、n型非晶质半导体层102n以及p型非晶质半导体层102p的任一者覆盖的i型非晶质半导体层102i的区域被绝缘层105覆盖。此外，本例中，表示除了电极103上的一部分外，硅基板101的大致整面被绝缘层105覆盖的例子，但绝缘层105只要至少形成于非晶硅层薄膜区域即可。
此外，金属掩模910的开口部910a与金属掩模920的开口部920a重迭的区域由于堆积两次SiN，故该区域与其他区域相比，SiN的膜厚变厚。也就是说，形成于硅基板101的背面侧的SiN的膜厚具有面内分布。SiN的膜厚较其他区域厚的区域由于钝化性提升，不易受来自外部的水分或氧的影响，故为优选。
于使用金属掩模形成绝缘层105的情形，绝缘层105具有所述膜厚减少区域。其原因在于，通过等离子体CVD法形成绝缘层105的情形时，反应气体滞留于金属掩模的开口部的端部，SiN的堆积速度变得较其他区域更慢。另外，于通过溅镀法形成绝缘层105的情形时，原因在于溅镀粒子的堆积被金属掩模的开口部的端部妨碍，SiN的堆积速度变得较其他区域更慢。
所述的例子虽说明使用SiN作为绝缘层105的材料的例子，但绝缘层105的材料并非限定于此。例如可使用SiO、SiON、AlO、TiO等。
此处，图11表示将未设置绝缘层105的先前的光电转换装置(比较例)与绝缘层105的材料不同的光电转换装置1(A～E)的标准化劣化率进行比较的结果。比较例的电极成膜有Ag浆(paste)。另外，A～E的电极103使用溅镀法而成膜有Ag。
图11所示的标准化劣化率是进行如下的实验，根据测量实验前后的性能特性的结果而求得：将比较例以及A～E的光电转换装置分别在温度85℃、相对湿度85％的环境放置1000小时。
具体而言，针对比较例以及A～E的光电转换装置，作为劣化率，分别算出劣化率＝{(实验前的光电转换效率)－(实验后的光电转换效率)}÷(实验前的光电转换效率)。然后，将比较例的劣化率设为100％，对A～E的光电转换装置的各劣化率进行标准化。也就是说，标准化劣化率是通过计算A～E的光电转换装置的各劣化率÷比较例的劣化率而获得。
如图11所示，可知相对于比较例的标准化劣化率，A～E的光电转换装置的任一者的标准化劣化率也变低，通过设置绝缘层105能够抑制光电转换装置的劣化。另外，尤其使用SiN作为绝缘层105的材料的「B」的标准化劣化率最低，接着，使用了SiON的「C」的标准化劣化率变低。由该结果可知，通过将含有Si的材料用于绝缘层105，光电转换装置的劣化更进一步被抑制。
所述第一实施方式的光电转换装置1在形成于硅基板101背面整体的i型非晶质半导体层102i上，分别分隔而形成n型非晶质半导体层102n与p型非晶质半导体层102p。而且，于n型非晶质半导体层102n及p型非晶质半导体层102p上形成一连串的电极103。也就是说，光电转换装置1中，于分隔而配置的p型非晶质半导体层102p之间与分隔而配置的n型非晶质半导体层102n之间的i型非晶质半导体层102i被电极103保护。进一步，光电转换装置1于未形成电极103、n型非晶质半导体层102n及p型非晶质半导体层102p的任一者的i型非晶质半导体层102i上形成绝缘层105。也就是说，光电转换装置1由于邻接的p型非晶质半导体层102p与n型非晶质半导体层102n之间的i型非晶质半导体层102i被绝缘层105覆盖，故i型非晶质半导体层102i不会裸露。换言之，光电转换装置1中，半导体层的膜厚为10nm以下的非晶硅层薄膜区域被电极103或绝缘层105覆盖。结果，即便于i型非晶质半导体层102i的膜厚为10nm以下的情形，来自外部的水分或有机物等也不会进入i型非晶质半导体层102i，能够抑制光电转换装置1的劣化。
另外，以与电极103的上端的一部分重迭的方式形成有绝缘层105，因此电极103与半导体层(i型非晶质半导体层102i、n型非晶质半导体层102n及p型非晶质半导体层102p)的密接性提升。由此，通过形成于硅基板101上的膜的应力或模组化时施加于硅基板101的应力而能够减少电极103自硅基板101剥离等不良情况的产生。
另外，上述第一实施方式中，n型非晶质半导体层102n及p型非晶质半导体层102p的端部的位置并未一致。进一步，邻接的n型非晶质半导体层102n与n型非晶质半导体层102n之间的位置和邻接的p型非晶质半导体层102p与p型非晶质半导体层102p之间的位置并未一致。因此，于形成n型非晶质半导体层102n与p型非晶质半导体层102p时，金属掩模500、600因应力而不易翘曲或浮起。结果，能够于适当的位置形成n型非晶质半导体层102n与p型非晶质半导体层102p，并且更细微地形成n型非晶质半导体层102n与p型非晶质半导体层102p。另外，通过n型非晶质半导体层102n与p型非晶质半导体层102p的端部的位置并未一致，能够使载子的收集效率提升。
＜第一实施方式的第一变形例＞
图12为表示本变形例的光电转换装置1A的平面的示意图。本变形例中下述点与第一实施方式的光电转换装置1(参照图1)不同。如图12所示，本变形例中，n型非晶质半导体层102n与p型非晶质半导体层102p的端部的位置一致。另外，邻接的n型非晶质半导体层102n与n型非晶质半导体层102n之间的位置和p型非晶质半导体层102p与p型非晶质半导体层102p之间的位置一致。
于光电转换装置1A的情形时，与光电转换装置1相比，于形成n型非晶质半导体层102n及p型非晶质半导体层102p时容易受到金属掩膜的应力的影响。然而，与形成一连串的n型非晶质半导体层102n及p型非晶质半导体层102p的情形相比，不易受到金属掩膜的应力的影响，能够于适当的位置形成n型非晶质半导体层102n及p型非晶质半导体层102p。
此外，光电转换装置1A中，也在未形成电极103、n型非晶质半导体层102n及p型非晶质半导体层102p的任一者的i型非晶质半导体层102i的区域，即非晶硅层薄膜区域上形成有绝缘层105。因此，来自外部的水分或有机物不易进入i型非晶质半导体层102i，能够抑制光电转换装置1A的劣化。
＜第一实施方式的第二变形例＞
图13为表示本变形例的光电转换装置的平面的示意图。另外，图14A为表示图13所示的光电转换装置1B的A－A截面的示意图。另外，图14B为表示图13所示的光电转换装置1B的B－B截面的示意图。
如图13、图14A及图14B所示，光电转换装置1B中，绝缘层105未与电极103的上端的一部分重迭此点与第一实施方式的光电转换装置1(参照图1)不同。
光电转换装置1B与光电转换装置1A相比，电极103与半导体层(i型非晶质半导体层102i、n型非晶质半导体层102n及p型非晶质半导体层102p)的密接性降低。然而，光电转换装置1B中，分隔而配置的n型非晶质半导体层102n之间与分隔而配置的p型非晶质半导体层102p之间的i型非晶质半导体层102i的区域也被电极103覆盖。另外，未形成n型非晶质半导体层102n及p型非晶质半导体层102p的任一者的i型非晶质半导体层102i的区域被绝缘层105覆盖。因此，来自外部的水分或有机物不易进入此种i型非晶质半导体层102i的区域即非晶硅层薄膜区域，能够抑制光电转换装置1B的劣化。
＜第一实施方式的第三变形例＞
图15的(a)为表示于形成绝缘层105时所使用的本变形例的金属掩模的平面的示意图。另外，图15的(b)为表示图15的(a)所示的金属掩模的I－I截面的示意图。
如图15的(a)所示，金属掩膜930具有多个开口部930a。开口部930a是经由沿着Y轴方向隔着一定的间隔而排列的多个桥件(bridge)930b与外围部分930c而形成。多个桥件930b的两端连接于外围部分930c中X轴方向的端部。
如图15的(b)所示，桥件930b的两端的区域9301的下端被半蚀刻(halfetching)，区域9301的厚度L2成为桥件930b中其他区域的约1/2的厚度(＝L1/2)。
例如，通过等离子体CVD法形成绝缘层105的情形时，因为于等离子体CVD法使用的反应气体容易绕入，故反应气体也容易进入金属掩膜930中的区域9301。结果，于硅基板101的背面，不仅在对应开口部930a的区域，也在对应区域9301的区域，即产生有n型非晶质半导体层102n及p型非晶质半导体层102p与电极103的阶差的区域形成绝缘层105。此外，使用金属掩膜930而形成绝缘层105的情形时，绝缘层105也具有所述膜厚减少区域。
因此，使用金属掩膜930的情形时，于堆积SiN后，不须对形成绝缘层105的区域进行图案化，而能够通过一次SiN的成膜，如图1及图2A、2B所示般形成绝缘层105，故能够减低光电转换装置1的制造成本。
＜第二实施方式＞
图16为表示本实施方式光电转换装置的平面的示意图。另外，图17A为表示图16所示的光电转换装置1C的C－C截面的示意图。图17B为表示图16所示的光电转换装置1C的D－D截面的示意图。图16、图17A及图17B中，对与第一实施方式相同的构成，附注与第一实施方式相同的符号。以下，针对与第一实施方式不同的构成进行说明。
本实施方式中，如图16及图17A所示，分隔而配置的p型非晶质半导体层102p之间与分隔而配置的n型非晶质半导体层102n之间的i型非晶质半导体层102i的区域为非晶硅层薄膜区域，于该区域设置有绝缘层1051作为保护层的一例。而且，如图17A及图17B所示，绝缘层1051上设置有p型电极103p或n型电极103n。另外，进一步，未被n型非晶质半导体层102n或p型非晶质半导体层102p覆盖的区域为非晶硅层薄膜区域，于该区域设置有绝缘层105。绝缘层1051使用与所述第一实施方式的绝缘层105相同的材料。
本实施方式的光电转换装置1C的制造方法是以如下方式进行。例如，于进行上述图5A～图5D所示的各步骤后，以与分隔而配置的p型非晶质半导体层102p之间及分隔而配置的n型非晶质半导体层102n之间的i型非晶质半导体层102i相接的方式，形成绝缘层1051。此情形时，例如图18所示，使用具有用于形成绝缘层1051的开口部940a的金属掩膜940，通过利用等离子体CVD法将SiN成膜而形成绝缘层1051。金属掩膜940中，开口部940a沿着Y轴而大致平行地排列。由此，沿着Y轴方向形成多个一连串的绝缘层1051。
另外，于未使用金属掩膜940形成绝缘层1051的情形时，可于图5D所示的步骤后，通过等离子体CVD法，以覆盖n型非晶质半导体层102n及p型非晶质半导体层102p的方式堆积SiN，于形成绝缘层1051的区域涂布抗蚀剂，通过氢氟酸进行蚀刻，由此形成绝缘层1051。
如此，所述第二实施方式的光电转换装置1C中，p型电极103p及n型电极103n未与i型非晶质半导体层102i相接此点与第一实施方式的光电转换装置1不同。光电转换装置1C中，分隔而配置的p型非晶质半导体层102p之间的i型非晶质半导体层102i的区域被绝缘层1051所保护，并且未被n型非晶质半导体层102n及p型非晶质半导体层102p的任一者覆盖的i型非晶质半导体层102i的区域被绝缘层105所保护。因此，此种i型非晶质半导体层102i的区域即非晶硅层薄膜区域不会裸露，水分或有机物不易自外部进入i型非晶质半导体层102i，能够抑制光电转换装置1C的劣化。另外，第二实施方式的光电转换装置1C通过覆盖分隔而配置的p型非晶质半导体层102p之间的绝缘层1051，能够抑制电流漏往n型非晶质半导体层102n侧。结果，能够减低光电转换装置1C的分路电阻(shunt resistance)，使光电转换装置1C的曲线因子FF提升。
另外，第二实施方式的光电转换装置1C中，p型非晶质半导体层102p与n型非晶质半导体层102n之间被绝缘层105以与电极103的上端的一部分重迭的方式覆盖。由此，电极103与p型非晶质半导体层102p及n型非晶质半导体层102n的密接性提升。结果，通过形成于硅基板101上的膜的应力或光电转换装置1C的模组化时产生于硅基板101的应力，电极103不易自硅基板101剥离。
＜第三实施方式＞
图19为表示本实施方式的光电转换装置的平面的示意图。另外，图20A为表示图19所示的光电转换装置1D的E－E截面的示意图。图20B为表示图19所示的光电转换装置1D的F－F截面的示意图。图19、图20A及图20B中，对与第一实施方式相同的构成，附注与第一实施方式相同的符号。以下，针对与第一实施方式不同的构成进行说明。
如图19及图20A所示，光电转换装置1D于分隔而配置的p型非晶质半导体层102p上设置有于X轴方向互相分隔而配置的p型电极103p。另外，光电转换装置1D于分隔而配置的n型非晶质半导体层102n上设置有于X轴方向互相分隔而配置的n型电极103n。邻接的p型非晶质半导体层102p与p型非晶质半导体层102p之间的i型非晶质半导体层102i的区域为非晶硅层薄膜区域，该区域被p型电极103p覆盖。另外，邻接的n型非晶质半导体层102n与n型非晶质半导体层102n之间的i型非晶质半导体层102i的区域为非晶硅层薄膜区域，该区域被n型电极103n覆盖。
而且，如图20A及图20B所示，于与各电极103的上端的一部分重迭，且未被电极103、n型非晶质半导体层102n及p型非晶质半导体层102p的任一者覆盖的i型非晶质半导体层102i的区域即非晶硅层薄膜区域设置有绝缘层105。
如此，本实施方式的光电转换装置1D中，p型电极103p及n型电极103n于X轴方向被分隔而设置此点与第一实施方式不同。
本实施方式的光电转换装置1D的制造方法是以如下方式进行。例如，于进行上述图5A～图5D所示的各步骤后，以在p型非晶质半导体层102p上互相分隔而配置，且与邻接的p型非晶质半导体层102p及p型非晶质半导体层102p之间的i型非晶质半导体层102i相接的方式形成p型电极103p。另外，以在n型非晶质半导体层102n上互相分隔而配置，且与邻接的n型非晶质半导体层102n及n型非晶质半导体层102n之间的i型非晶质半导体层102i相接的方式形成n型电极103n。
于此情形，例如可使用图21所示的金属掩膜710形成p型电极103p及n型电极103n。金属掩膜710具有用于形成p型电极130p的开口部710p与用于形成n型电极130n的开口部710n。金属掩膜710中，开口部710p、710n分别于X轴方向被分隔而配置，于Y轴方向邻接的开口部710p与710n的端部的位置并未一致。因此，与金属掩模700相比不易挠曲，能够于适当的位置形成p型电极130p与n型电极130n。
第三实施方式的光电转换装置1D与第一实施方式的光电转换装置1相同，邻接的p型非晶质半导体层102p与p型非晶质半导体层102p之间的i型非晶质半导体层102i及邻接的n型非晶质半导体层102n与n型非晶质半导体层102n之间的i型非晶质半导体层102i的区域为非晶硅层薄膜区域，分别被p型电极130p及n型电极130n保护。因此，光电转换装置1D中，非晶硅层薄膜区域不会裸露，能够抑制来自外部的水分或有机物混入i型非晶质半导体层102i。另外，光电转换装置1D通过将电极103分隔而配置，与第一实施方式的光电转换装置1相比，电极103所具有的应力被缓和，不易对硅基板101施加应力。结果，于将光电转换装置1D模组化时对硅基板101施加的应力被减低，能够抑制电极103自硅基板101剥离的不良情形。
＜第四实施方式＞
图22为表示本实施方式的光电转换装置的平面的示意图。另外，图23A为表示图22所示的光电转换装置1E的G－G截面的示意图。图23B为表示图22所示的光电转换装置1E的H－H截面的示意图。图22、图23A及23B中，对与第一实施方式相同的构成，附注与第一实施方式相同的符号。以下，针对与第一实施方式不同的构成进行说明。
如图22及图23A所示，光电转换装置1E于分隔而配置的多个p型非晶质半导体层102p各自之上设置有p型电极103p。另外，光电转换装置1E于分隔而配置的多个n型非晶质半导体层102n各自之上设置有n型电极103n。而且，如图23A及图23B所示，光电转换装置1E中，与各电极103的上端的一部分重迭且未被n型非晶质半导体层102n及p型非晶质半导体层102p的任一者覆盖的i型非晶质半导体层102i的区域为非晶硅层薄膜区域，于该区域设置有绝缘层105。
因此，本实施方式的光电转换装置1E中，p型电极103p及n型电极103n于X轴方向被分隔而设置，邻接的p型非晶质半导体层102p与p型非晶质半导体层102p之间、邻接的n型非晶质半导体层102n与n型非晶质半导体层102n之间未被p型电极103p及n型电极103n覆盖此点与第一实施方式不同。
光电转换装置1E的制造方法以如下方式进行。例如，于进行所述图5A～图5D所示的各步骤后，于p型非晶质半导体层102p上形成p型电极103p，于n型非晶质半导体层102n上形成n型电极103n。此情形时，例如可使用图24所示的金属掩模720形成p型电极103p及n型电极103n。金属掩模720具有用于形成图22所示的p型电极103p的开口部720p与用于形成n型电极103n的开口部720n。金属掩模720中，于X轴方向分隔而分别设置开口部720p、720n，邻接的开口部720p与开口部720p之间的位置和邻接的开口部720n与开口部720n之间的位置并未一致。因此，与金属掩模700相比不易挠曲，能够于适当的位置形成p型电极103p与n型电极103n。
第四实施方式的光电转换装置1E中，邻接的p型非晶质半导体层102p与p型非晶质半导体层102p之间的i型非晶质半导体层102i及邻接的n型非晶质半导体层102n与n型非晶质半导体层102n之间的i型非晶质半导体层102i的区域为非晶硅层薄膜区域，这些区域分别被绝缘层105保护。因此，光电转换装置1E中，非晶硅层薄膜区域不会裸露，能够抑制来自外部的水分或有机物混入i型非晶质半导体层102i。
＜第五实施方式＞
图25为表示本实施方式的光电转换装置的平面的示意图。另外，图26A为表示图25所示的光电转换装置1F的I－I截面的示意图。图26B为表示图25所示的光电转换装置1F的J－J截面的示意图。图25、图26A及26B中，对与第一实施方式相同的构成，附注与第一实施方式相同的符号。以下，针对与第一实施方式不同的构成进行说明。
如图25及图26A所示，光电转换装置1F于分隔而配置的多个p型非晶质半导体层102p各自之上设置有p型电极103p。另外，光电转换装置1F于分隔而配置的多个n型非晶质半导体层102n各自之上设置有n型电极103n。邻接的p型非晶质半导体层102p与n型非晶质半导体层102n之间如图26B所示，设置有绝缘层1053。
也就是说，光电转换装置1F如图26B所示，以与n型电极103n的上端的一部分重迭的方式形成绝缘层1053，以覆盖绝缘层1053的一部分的方式形成有p型非晶质半导体层102p。而且，如图26A及图26B所示，光电转换装置1F中，与各电极103的上端的一部分重迭且未被n型非晶质半导体层102n及p型非晶质半导体层102p的任一者覆盖的i型非晶质半导体层102i为非晶硅层薄膜区域，于该区域设置有绝缘层105。
如此，本实施方式中，与邻接的p型非晶质半导体层102p与p型非晶质半导体层102p之间及邻接的n型非晶质半导体层102n与n型非晶质半导体层102n之间的i型非晶质半导体层102i相接而形成有绝缘层105。另外，与邻接的p型非晶质半导体层102p及n型非晶质半导体层102n之间的i型非晶质半导体层102i相接而形成有绝缘层1053。也就是说，本例中，作为覆盖非晶硅层薄膜区域的保护层的一例，设置有绝缘层1053与绝缘层105。
光电转换装置1F的制造方法以如下方式进行。例如，于进行所述图5A～图5B所示的各步骤后，于i型非晶质半导体层102i上形成n型非晶质半导体层102n。然后，于n型非晶质半导体层102n上形成n型电极103n(参照图27A)。此外，本实施方式的n型非晶质半导体层102n的形成方法与第一实施方式使用相同的方法。另外，n型电极103n可使用图28A所示的金属掩模730而形成。金属掩模730具有用于形成图25所示的n型电极103n的开口部730n。金属掩模730中，开口部730n于X轴方向分隔而配置，于Y轴方向隔着一定的间隔大致平行地排列。
接着，以覆盖n型电极103n的上端的一部分与n型非晶质半导体层102n的方式形成绝缘层1053(参照图27B)。此情形时，例如使用图28B所示的金属掩模950，通过等离子体CVD法将SiN成膜。金属掩模950具有用于形成绝缘层1053的开口部950a。开口部950a具有矩形形状，沿着Y轴方向大致平行地排列。由此，形成覆盖n型电极103的上端的一部分与n型非晶质半导体层102n的一部分的与X轴大致平行的一连串的绝缘层1053。
之后，以覆盖绝缘层1053的一部分与n型非晶质半导体层102n的一部分的方式形成p型非晶质半导体层102p，接着于p型非晶质半导体层102p上形成p型电极103p(参照图27C)。此外，本实施方式的p型非晶质半导体层102p是使用图28C所示的金属掩模510而形成。金属掩模510具有与第一实施方式所使用的金属掩模的开口部501(参照图5)相比，Y轴方向的宽度(WA＜WA1)更大的开口部510p。p型电极103p也可使用图28D所示的金属掩模740而形成。金属掩模740具有用于形成图25所示的p型电极103p的开口部740p。金属掩模740中，开口部740p于X轴方向被分隔而配置，于Y轴方向隔着一定的间隔大致平行地排列。由此，于在X轴方向被分隔而配置的p型非晶质半导体层102p各自之上形成p型电极103p。
于p型电极103p形成后，在未被n型非晶质半导体层102n及p型非晶质半导体层102p覆盖的i型非晶质半导体层102i的区域，使用与第一实施方式相同的方法形成绝缘层105(参照图27D)。
由此，邻接的p型非晶质半导体层102p与n型非晶质半导体层102n之间的i型非晶质半导体层102i的区域被绝缘层1053保护。另外，邻接的p型非晶质半导体层102p之间及邻接的n型非晶质半导体层102n之间的i型非晶质半导体层102i的区域被绝缘层105保护。因此，光电转换装置1F中，此种i型非晶质半导体层102i的区域即非晶硅层薄膜区域不会裸露，能够抑制来自外部的水分或有机物等混入。
上述第一实施方式的光电转换装置1于i型非晶质半导体层102i形成后，形成p型非晶质半导体层102p，之后形成n型非晶质半导体层102n。而且，于p型非晶质半导体层102p与n型非晶质半导体层102n上形成电极103后，形成绝缘层105。此情形时，若于形成n型非晶质半导体层102n与p型非晶质半导体层102p时金属掩模的位置偏离，则存在n型非晶质半导体层102n与p型非晶质半导体层102p重迭的情形。通过n型非晶质半导体层102n与p型非晶质半导体层102p重迭，于n型非晶质半导体层102n与p型非晶质半导体层102p重迭之间会产生漏电流。
第五实施方式中，在n型非晶质半导体层102n与p型非晶质半导体层102p中，即使之后形成的非晶质半导体层的金属掩模的位置偏离，由于n型非晶质半导体层102n与p型非晶质半导体层102p之间设置有绝缘层1053，故n型非晶质半导体层102n与p型非晶质半导体层102p不会直接接触。因此，能够抑制n型非晶质半导体层102n与p型非晶质半导体层102p之间的漏电流。
＜第六实施方式＞
本实施方式中，针对具备所述第一实施方式及第一实施方式的变形例与自第二实施至第五实施方式的至少一个光电转换装置的光电转换模组进行说明。图29为表示本实施方式的光电转换模组的构成的概略图。光电转换模组1000具备多个光电转换装置1001、盖体1002与输出端子1003、1004。
多个光电转换装置1001例如可于光电转换装置1、1A～1F的任一者应用接合了配线片者。另外，配线片上任一者的光电转换装置被配置为阵列状，可为串联地连接者，也可为并联连接或组合串联与并联而连接者而取代串联地连接。
盖体1002是由耐候性的盖组成，覆盖多个光电转换装置1001。盖体1002例如含有设置于光电转换装置1001的受光面侧的透明基材(例如玻璃等)、设置于光电转换装置1001的背面的背面基材(例如玻璃、树脂片等)与填充于所述透明基材及所述树脂基材之间的间隙的密封材(例如EVA等)。
输出端子1003连接于被配置在串联地连接的多个光电转换装置1001的一端的光电转换装置1001。
输出端子1004连接于被配置在串联地连接的多个光电转换装置1001的另一端的光电转换装置1001。
此外，光电转换模组1000只要多个光电转换装置1001的至少一个是由第一至第六实施方式的光电转换装置的任一者组成，可不限定于所述构成，也可为任何构成。
图30A为表示本实施方式的太阳光发电系统的构成的概略图。太阳光发电系统1100具备光电转换模组阵列1101、连接箱1102、功率调节器(power conditioner)1103、分电盘1104与电表1105。能够于太阳光发电系统1100附加「家庭能源管理系统(HEMS：HomeEnergy Management System)」、「建筑能源管理系统(BEMS：Building Energy ManagementSystem)」等功能。由此，能够进行太阳光发电系统1100的发电量的监视、连接于太阳光发电系统1100的各电子机器类的消耗电量的的监视、控制等，能够减少能源消耗量。
连接箱1102连接于光电转换模组阵列1101。功率调节器1103连接于连接箱1102。分电盘1104连接于功率调节器1103及电子机器1110。电表1105连接于分电盘1104及商用电力系统。
光电转换模组阵列1101将太阳光转换为电而进行直流电力发电，将所发电的直流电力供给至连接箱1102。
连接箱1102接收光电转换模组阵列1101所发电的直流电力，将该接收的直流电力向功率调节器1103供给。
功率调节器1103将接收自连接箱1102的直流电力转换为交流电力，将该经转换的交流电力供给至分电盘1104。
分电盘1104将接收自功率调节器1103的交流电力及/或通过电表1105接收的商用电力向电子机器1110供给。另外，分电盘1104于接收自功率调节器1103的交流电力多于电子机器1110的消耗电力时，将多余的交流电力通过电表1105向商用电力系统供给。
电表1105将由商用电力系统向分电盘1104的方向的电力进行计算测量，并且将由分电盘1104向商用电力系统的方向的电力进行计算测量。
图31为表示图30A所示的光电转换模组阵列1101的构成的概略图。参照图30B，光电转换模组阵列1101含有多个光电转换模组1120与输出端子1121、1122。
多个光电转换模组1120被排列成阵列状，且串联地连接。多个光电转换模组1120各自由图29所示的光电转换模组1000组成。
输出端子1121连接于位在串联地连接的多个光电转换模组1120的一端的光电转换模组1120。
输出端子1122连接于位在串联地连接的多个光电转换模组1120的另一端的光电转换模组1120。
对太阳光发电系统1100的运作进行说明。光电转换模组阵列1101将太阳光转换为电而进行直流电力发电，将所发电的直流电力通过连接箱1102向功率调节器1103供给。
功率调节器1103将接收自光电转换模组阵列1101的直流电力转换为交流电力，将该经转换的交流电力向分电盘1104供给。
分电盘1104于接收自功率调节器1103的交流电力为电子机器1110的消耗电力以上时，将接收自功率调节器1103的交流电力供给至电子机器1110。而且，分电盘1104会将多余的交流电力通过电表1105向商用电力系统供给。
另外，分电盘1104于接收自功率调节器1103的交流电力少于电子机器1110的消耗电力时，将接收自商用电力系统的交流电力及接收自功率调节器1103的交流电力向电子机器供给。
此外，利用本实施方式的太阳光发电系统不限定于图29、30A所示的构成，只要使用第一实施方式及第一实施方式的变形例、由第二实施方式至第五实施方式的光电转换装置的任一者，则可为任何构成。另外，可如图30B所示，于功率调节器1103连接有蓄电池1106。此情形时，能够抑制由日照量的变动而造成的输出变动，并且即便是无日照的时间带也能够供给蓄电池1106所储电的电力。蓄电池1106可内设于功率调节器1103。
＜第七实施方式＞
图32A为表示本实施方式的太阳光发电系统的构成的概略图。太阳光发电系统1200具备子系统1201～120n(n为2以上的整数)、功率调节器1211～121n、变压器1221。太阳光发电系统1200为规模比图30A、B所示的太阳光发电系统1100更大的太阳光发电系统。
功率调节器1211～121n分别连接于子系统1201～120n。
变压器1221连接于功率调节器1211～121n及商用电力系统。
子系统1201～120n各自由模组系统1231～123j(j为2以上的整数)组成。
模组系统1231～123j各自含有光电转换模组阵列1301～130i(i为2以上的整数)、连接箱1311～131i与集电箱1321。
光电转换模组阵列1301～130i各自是由与图30A所示的光电转换模组阵列1101相同的构成组成。
连接箱1311～131i分别连接于光电转换模组阵列1301～130i。
集电箱1321连接于连接箱1311～131i。另外，子系统1201的j个集电箱1321连接于功率调节器1211。子系统1202的j个集电箱1321连接于功率调节器1212。以下同样地，子系统120n的j个集电箱1321连接于功率调节器121n。
模组系统1231的i个光电转换模组1301～130i将太阳光转换为电而进行直流电力发电，将所发电的直流电力通过连接箱1311～131i向集电箱1321供给。模组系统1232的i个光电转换模组阵列1301～130i将太阳光转换为电而进行直流电力发电，将该经发电的直流电力分别通过连接箱1311～131i向集电箱1321供给。以下同样地，模组系统123j的i个光电转换模组阵列1301～130i将太阳光转换为电而进行直流电力发电，将该经发电的直流电力分别通过连接箱1311～131i向集电箱1321供给。
然后，子系统1201的j个集电箱1321将直流电力向功率调节器1211供给。
子系统1202的j个集电箱1321同样地将直流电力向功率调节器1212供给。
以下同样地，子系统120n的j个集电箱1321将直流电力向功率调节器121n供给。
功率调节器1211～121n分别将接收自子系统1201～120n的直流电力转换为交流电力，将该经转换的交流电力向变压器1221供给。
变压器1221自功率调节器1211～121n接收交流电力，将该接收的交流电力的电压等级进行转换而向商用电力系统供给。
此外，利用本实施方式的太阳光发电系统不限定于图32A所示的构成，只要使用第一实施方式及第一实施方式的变形例、由第二实施方式至第五实施方式的光电转换装置的任一者，则可为任何构成。
另外，可如图32B所示，于功率调节器1211～121n连接有蓄电池1213，蓄电池1213也可内设于功率调节器1211～121n。此情形时，功率调节器1211～121n可将接收自集电箱1321的直流电力的一部分或全部适当地进行电力转换，而能够储电于蓄电池1213。蓄电池1213所储电的电力可根据子系统1201～120n的发电量，适当供给至功率调节器1211～121n侧，且适当地进行电力转换而向变压器1221供给。
＜变形例＞
以上，针对本发明的第一至第七实施方式的光电转换装置进行了说明。本发明的光电转换装置不仅限定于所述的各实施方式，可于发明的范围内进行各种变更。另外，各实施方式能够适当组合而实施。
(1)所述第一实施方式至第七实施方式中，虽说明了光电转换装置的硅基板101的导电类型为n型的情形，但硅基板101也可为p型。
(2)所述第一实施方式至第七实施方式中，虽说明了于硅基板101的受光面形成有抗反射膜104的情形，但也可不形成抗反射膜104。另外，也可形成扩散有高浓度的n型掺杂物的n+层。或者，可于硅基板101的受光面与抗反射膜104之间形成扩散有高浓度的n型掺杂物的n+层。或者，可于硅基板101与抗反射膜104之间依序形成有i型非晶质半导体层102i及n型非晶质半导体层102n。
(3)所述第一实施方式至第四实施方式中，虽说明了于硅基板101的背面的整面形成i型非晶质半导体层102i后，于i型非晶质半导体层102i上形成p型非晶质半导体层102p，之后形成n型非晶质半导体层102n的例子，但p型非晶质半导体层102p与n型非晶质半导体层102n的形成顺序并非限定于此。例如可于形成i型非晶质半导体层102i后，于i型非晶质半导体层102i上形成n型非晶质半导体层102n，之后于i型非晶质半导体层102i上形成p型非晶质半导体层102p。
(4)所述第一实施方式至第七实施方式中，虽说明了在光电转换装置的硅基板101的受光面形成有纹理的例子，但也可于硅基板101的背面形成有纹理。图33为表示本变形例的光电转换装置的截面的示意图。如图33所示，光电转换装置1G不仅于硅基板101的受光面，也于背面形成有纹理。另外，沿着形成于硅基板101的背面的纹理的凹凸，形成有i型非晶质半导体层102i、n型非晶质半导体层102n及p型非晶质半导体层102p。
于硅基板101的背面形成有纹理的情形时，若使用光掩模形成n型非晶质半导体层102n及p型非晶质半导体层102p与电极103(103n、103p)，则抗蚀剂的膜厚或露光量变得不均匀，难以获得所欲的形状。本变形例中，即便是于硅基板101的背面形成有纹理的情形，例如通过使用与第一实施方式相同的金属掩模，能够形成所欲形状的n型非晶质半导体层102n及p型非晶质半导体层102p与电极103。

Claims (5)

1.一种光电转换装置，其特征在于，具备：
半导体基板；
本征非晶质半导体层，以与所述半导体基板的一个面相接的方式形成；
多个第1非晶质半导体层，在第一方向上分隔而配置于所述本征非晶质半导体层上，具有第1导电类型；
多个第2非晶质半导体层，在所述第一方向上分隔而配置于所述本征非晶质半导体层上，且在与所述第一方向正交的第二方向上邻接于所述第1非晶质半导体层而形成，具有与所述第1导电类型相反的第2导电类型；与
保护层，从所述多个第1非晶质半导体层上覆盖在所述第一方向上邻接的多个所述第1非晶质半导体层之间的所述本征非晶质半导体层，且从所述多个第2非晶质半导体层上覆盖在所述第一方向上邻接的多个所述第2非晶质半导体层之间的所述本征非晶质半导体层；
所述保护层与所述多个第1非晶质半导体层的各个部分地重叠，且与所述多个第2非晶质半导体层的各个部分地重叠。
2.根据权利要求1所述的光电转换装置，其特征在于，
所述保护层含有绝缘膜。
3.根据权利要求1或权利要求2所述的光电转换装置，其特征在于，
所述保护层包含进而与所述第1非晶质半导体层及所述第2非晶质半导体层的各者相接的电极。
4.根据权利要求2所述的光电转换装置，其特征在于，
所述绝缘膜进而以于邻接的所述第1非晶质半导体层及所述第2非晶质半导体层之间与所述本征非晶质半导体层相接的方式形成。
5.根据权利要求4所述的光电转换装置，其特征在于，
所述保护层，包含进而与所述第1非晶质半导体层及所述第2非晶质半导体层的各者相接的电极；
所述绝缘膜是以与所述电极的端部附近重叠的方式形成。
CN201680028567.7A 2015-05-21 2016-02-24 光电转换装置 Active CN107667435B (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2015-103633 2015-05-21
JP2015103633 2015-05-21
PCT/JP2016/055366 WO2016185752A1 (ja) 2015-05-21 2016-02-24 光電変換装置

Publications (2)

Publication Number Publication Date
CN107667435A CN107667435A (zh) 2018-02-06
CN107667435B true CN107667435B (zh) 2020-02-28

Family

ID=57319825

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201680028567.7A Active CN107667435B (zh) 2015-05-21 2016-02-24 光电转换装置

Country Status (4)

Country Link
US (1) US10355145B2 (zh)
JP (1) JPWO2016185752A1 (zh)
CN (1) CN107667435B (zh)
WO (1) WO2016185752A1 (zh)

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101622717A (zh) * 2006-09-29 2010-01-06 可再生能源公司 背接触型太阳能电池
CN102738289A (zh) * 2011-04-02 2012-10-17 上海太阳能工程技术研究中心有限公司 异质结太阳能电池及其制作方法

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20060130891A1 (en) 2004-10-29 2006-06-22 Carlson David E Back-contact photovoltaic cells
FR2914501B1 (fr) * 2007-03-28 2009-12-04 Commissariat Energie Atomique Dispositif photovoltaique a structure a heterojonctions interdigitee discontinue
JP5252472B2 (ja) * 2007-09-28 2013-07-31 シャープ株式会社 太陽電池、太陽電池の製造方法、太陽電池モジュールの製造方法および太陽電池モジュール
EP2239788A4 (en) * 2008-01-30 2017-07-12 Kyocera Corporation Solar battery element and solar battery element manufacturing method
KR101142861B1 (ko) * 2009-02-04 2012-05-08 엘지전자 주식회사 태양 전지 및 그 제조 방법
DE102009024807B3 (de) * 2009-06-02 2010-10-07 Helmholtz-Zentrum Berlin Für Materialien Und Energie Gmbh Solarzelle mit benachbarten elektrisch isolierenden Passivierbereichen mit hoher Oberflächenladung gegensätzlicher Polarität und Herstellungsverfahren
US8629436B2 (en) * 2009-08-14 2014-01-14 Gigasi Solar, Inc. Backside only contact thin-film solar cells and devices, systems and methods of fabricating same, and products produced by processes thereof
JP5046308B2 (ja) * 2009-10-09 2012-10-10 シャープ株式会社 配線シート、配線シート付き太陽電池セル、太陽電池モジュールおよび配線シートロール
JP2010283406A (ja) 2010-09-28 2010-12-16 Sanyo Electric Co Ltd 太陽電池

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101622717A (zh) * 2006-09-29 2010-01-06 可再生能源公司 背接触型太阳能电池
CN102738289A (zh) * 2011-04-02 2012-10-17 上海太阳能工程技术研究中心有限公司 异质结太阳能电池及其制作方法

Also Published As

Publication number Publication date
US20180138323A1 (en) 2018-05-17
WO2016185752A1 (ja) 2016-11-24
JPWO2016185752A1 (ja) 2018-03-08
CN107667435A (zh) 2018-02-06
US10355145B2 (en) 2019-07-16

Similar Documents

Publication Publication Date Title
US20110056552A1 (en) Solar cell and method for manufacturing the same
WO2015060437A1 (ja) 光電変換素子、光電変換モジュール、並びに、太陽光発電システム
US20160268462A1 (en) Photoelectric conversion element
US11316061B2 (en) Photovoltaic devices, photovoltaic modules provided therewith, and solar power generation systems
JP6613252B2 (ja) 光電変換素子
JP6719548B2 (ja) 光電変換装置、光電変換モジュールおよび太陽光発電システム
JP6785775B2 (ja) 光電変換素子、それを備えた太陽電池モジュールおよび太陽光発電システム
US20160268450A1 (en) Photoelectric conversion element
CN107710420B (zh) 光电转换装置
WO2015060434A1 (ja) 光電変換素子、光電変換モジュール、並びに、太陽光発電システム
JP6689757B2 (ja) 光電変換素子、それを備えた太陽電池モジュールおよび太陽光発電システム
JP6639295B2 (ja) 光電変換装置、光電変換モジュールおよび太陽光発電システム
CN107667435B (zh) 光电转换装置
WO2012090650A1 (ja) 太陽電池
JP6143520B2 (ja) 結晶シリコン系太陽電池およびその製造方法
WO2015156233A1 (ja) 光電変換装置
JP6653696B2 (ja) 光電変換素子
WO2016076299A1 (ja) 光電変換装置
US20150207019A1 (en) Method for Fabricating Crystalline Silicon Solar Cell Having Passivation Layer and Local Rear Contacts
JP6744820B2 (ja) 光電変換素子、それを備えた太陽電池モジュールおよび太陽光発電システム
JP6697824B2 (ja) 光電変換素子、それを備えた太陽電池モジュールおよび太陽光発電システム

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant