JP6785775B2 - 光電変換素子、それを備えた太陽電池モジュールおよび太陽光発電システム - Google Patents

Description

本発明は、光電変換素子、それを備えた太陽電池モジュールおよび太陽光発電システムに関する。

従来、ｎ型の結晶シリコン基板とｐ型の非晶質シリコン層との間に真性（ｉ型）の非晶質シリコンを介在させて、界面での欠陥を低減し、ヘテロ接合界面での特性を改善させた光電変換装置が知られている。この光電変換装置は、ヘテロ接合型太陽電池と呼ばれている。

国際公開第２０１３／１３３００５号パンフレットには、受光面とは反対側の裏面にｎ型非晶質半導体層およびｐ型非晶質半導体層が形成され、ｎ型非晶質半導体層およびｐ型非晶質半導体層上にｎ電極とｐ電極とがそれぞれ形成されたヘテロ接合型太陽電池（以下、裏面ヘテロ接合型太陽電池と称する）が開示されている。

裏面ヘテロ接合型太陽電池の作製において、メタルマスクなどのシャドーマスクを用い、化学気相成長法により、真性非晶質半導体層上にｎ型非晶質半導体層及びｐ型非晶質半導体層を形成する場合がある。この場合において、ｐ型非晶質半導体層を形成する際にドーパントとして用いられるボロンは、シャドーマスクの開口部以外の領域に回り込みやすい。そのため、ｎ型非晶質半導体層とｐ型非晶質半導体層との間のギャップ領域にボロンが拡散する。ギャップ領域にボロンが拡散することで、真性非晶質半導体層においてダングリングボンドを終端していた水素原子が引き寄せられ、パッシベーション性が低下し、光電変換効率が低下する。

本発明は、ボロンの拡散を抑制し、変換効率を向上させうる光電変換素子及び光電変換モジュール、及び太陽光発電システムを提供する。

本発明の一実施形態における光電変換素子は、半導体基板と、前記半導体基板上に形成され、リンをドーパントとして含むｎ型非晶質半導体層と、前記半導体基板上の面内方向において前記ｎ型非晶質半導体層に隣接して形成され、ボロンをドーパントとして含むｐ型非晶質半導体層と、を備え、前記半導体基板上に成膜された一の薄膜において、膜厚が最大である点を第１の点とし、当該一の薄膜の面内方向において当該薄膜の膜厚の減少率が第１の減少率から前記第１の減少率よりも大きい第２の減少率に変化する点、または当該一の薄膜の面内方向において当該一の薄膜の膜厚の変化率の符号が負から正に変化する点を第２の点とし、当該一の薄膜の面内方向において前記第１の点から前記第２の点までの領域を膜厚減少領域と定義したとき、前記ｎ型非晶質半導体層は、前記ｐ型非晶質半導体層と隣り合う面に前記膜厚減少領域を有し、前記ｐ型非晶質半導体層は、前記ｎ型非晶質半導体層と隣り合う面に前記膜厚減少領域を有し、前記ｐ型非晶質半導体層の前記膜厚減少領域の傾斜角度は、前記ｎ型非晶質半導体層の前記膜厚減少領域の傾斜角度よりも急峻である。

本発明の実施の形態によれば、ボロンの拡散を抑制し、変換効率を向上させることができる。

図１は、この発明の実施の形態１による光電変換素子の構成を示す断面図である。 図２の（ａ）は、図１に示すｎ型非晶質半導体層の詳細な構造を示す断面図である。図２の（ｂ）は、図１に示すｐ型非晶質半導体層の詳細な構造を示す断面図である。 図３は、図１に示すｎ型非晶質半導体層の他の詳細な構造を示す断面図である。 図４の（ａ）は、図１に示すｎ型非晶質半導体層の上に形成される電極及び保護膜の拡大図である。図４の（ｂ）は、図１に示すｐ型非晶質半導体層の上に形成される電極及び保護膜の拡大図である。 図５は、図１に示す光電変換素子の製造方法を示す第１の工程図である。 図６は、図１に示す光電変換素子の製造方法を示す第２の工程図である。 図７は、図１に示す光電変換素子の製造方法を示す第３の工程図である。 図８は、図１に示す光電変換素子の製造方法を示す第４の工程図である。 図９は、図１に示す光電変換素子の製造方法を示す第５の工程図である。 図１０の（ａ）は、実施の形態１のｎ型非晶質半導体層を形成する際に用いるシャドーマスクの概略平面図であり、図１０の（ｂ）は、図１０の（ａ）に示すシャドーマスクのＩ−Ｉ線断面図である。 図１１の（ａ）は、実施の形態１のｐ型非晶質半導体層を形成する際に用いるシャドーマスクの概略平面図であり、図１１の（ｂ）は、図１１の（ａ）に示すシャドーマスクのＩＩ−ＩＩ線断面図である。 図１２Ａは、膜厚減少領域の傾斜角度がｎ型非晶質半導体層と同様のｐ型非晶質半導体層と、そのボロン濃度を示す図である。 図１２Ｂは、実施の形態１のｐ型非晶質半導体層とそのボロン濃度を示す図である。 図１３は、ギャップ領域の幅と光電変換素子の直列抵抗との関係を示す図である。 図１４は、ｎ型非晶質半導体層とｐ型非晶質半導体層とが重なる場合と、ｎ型非晶質半導体層とｐ型非晶質半導体層とが重ならない場合の逆方向電流密度を示す図である。 図１５は、図１に示す光電変換素子の裏面側から見た平面図である。 図１６は、配線シートの平面図である。 図１７は、実施の形態２による光電変換素子の構成を示す断面図である。 図１８は、実施の形態２による半導体基板を作製する製造工程を説明する図である。 図１９は、テクスチャが形成された半導体基板とシャドーマスクとの間の空隙領域を説明するための図である。 図２０は、実施の形態３における光電変換素子を裏面側から見た概略平面図である。 図２１Ａは、図２０に示す光電変換素子のＩＩＩ−ＩＩＩ線における断面図である。 図２１Ｂは、図２０に示す光電変換素子のＩＶ−ＩＶ線における断面図である。 図２２の（ａ）は、実施の形態３においてｐ型非晶質半導体層を形成する際に用いるシャドーマスクの概略平面図である。図２２の（ｂ）は、図２２の（ａ）に示すシャドーマスクのＶ−Ｖ線における断面図である。図２２の（ｃ）は、図２２の（ａ）に示すシャドーマスクのＶＩ−ＶＩ線における断面図である。 図２３は、実施の形態４における光電変換素子を裏面側から見た概略平面図である。 図２４は、実施の形態４においてｎ型非晶質半導体層を形成する際に用いるシャドーマスクの概略平面図である。 図２５は、実施の形態５における光電変換素子を裏面側から見た概略平面図である。 図２６Ａは、図２５に示すｎ型非晶質半導体層を形成する際に用いるシャドーマスクの概略平面図である。 図２６Ｂは、図２５に示すｐ型非晶質半導体層を形成する際に用いるシャドーマスクの概略平面図である。 図２７は、実施の形態６による光電変換素子を備える光電変換モジュールの構成を示す概略図である。 図２８は、実施の形態７による光電変換素子を備える太陽光発電システムの構成を示す概略図である。 図２９は、図２８に示す光電変換モジュールアレイの構成を示す概略図である。 図３０は、実施の形態７による光電変換素子を備える別の太陽光発電システムの構成を示す概略図である。 図３１は、実施の形態８による光電変換素子を備える太陽光発電システムの構成を示す概略図である。 図３２は、実施の形態８による光電変換素子を備える別の太陽光発電システムの構成を示す概略図である。

本発明の一実施形態における光電変換素子は、半導体基板と、前記半導体基板上に形成され、リンをドーパントとして含むｎ型非晶質半導体層と、前記半導体基板上の面内方向において前記ｎ型非晶質半導体層に隣接して形成され、ボロンをドーパントとして含むｐ型非晶質半導体層と、を備え、前記半導体基板上に成膜された一の薄膜において、膜厚が最大である点を第１の点とし、当該一の薄膜の面内方向において当該薄膜の膜厚の減少率が第１の減少率から前記第１の減少率よりも大きい第２の減少率に変化する点、または当該一の薄膜の面内方向において当該一の薄膜の膜厚の変化率の符号が負から正に変化する点を第２の点とし、当該一の薄膜の面内方向において前記第１の点から前記第２の点までの領域を膜厚減少領域と定義したとき、前記ｎ型非晶質半導体層は、前記ｐ型非晶質半導体層と隣り合う面に前記膜厚減少領域を有し、前記ｐ型非晶質半導体層は、前記ｎ型非晶質半導体層と隣り合う面に前記膜厚減少領域を有し、前記ｐ型非晶質半導体層の前記膜厚減少領域の傾斜角度は、前記ｎ型非晶質半導体層の前記膜厚減少領域の傾斜角度よりも急峻である（第１の構成）。

第１の構成によれば、ｐ型非晶質半導体層における膜厚減少領域の傾斜角度は、ｎ型非晶質半導体層における膜厚減少領域の傾斜角度よりも急峻である。つまり、ｐ型非晶質半導体層における膜厚減少領域の幅は、ｎ型非晶質半導体層における膜厚減少領域の幅よりも小さい。膜厚減少領域の幅が大きいほど、ドーパントの拡散領域の幅が大きくなるが、本構成では、ｐ型非晶質半導体層における膜厚減少領域の幅は、ｎ型非晶質半導体層における膜厚減少領域の幅よりも小さい。そのため、ｐ型非晶質半導体層のドーパントとして含まれるボロンが、ｎ型非晶質半導体層とｐ型非晶質半導体層との間の真性非晶質半導体層上の領域に拡散しにくく、変換効率の低下が抑制される。

第１の構成において、隣接する前記ｎ型非晶質半導体層と前記ｐ型非晶質半導体層は、２０μｍ以上、１００μｍ未満の距離を隔てて配置されていることとしてもよい（第２の構成）。第２の構成によれば、光電変換素子における直列抵抗が低下するため、変換効率を向上させることができる。

第１または第２の構成において、前記半導体基板の前記ｎ型非晶質半導体層及び前記ｐ型非晶質半導体層が形成されている面はテクスチャが形成されていることとしてもよい（第３の構成）。第３の構成によれば、光電変換素子に効率良く入射光を取り込むことができるとともに、表面積を増加させることができるので、変換効率をより向上させることができる。

第１〜第３のいずれかの構成において、前記ｎ型非晶質半導体層と前記ｐ型非晶質半導体層のそれぞれは、前記ｎ型非晶質半導体層と前記ｐ型非晶質半導体層とが隣接する方向に直交する方向に、一つながりに形成されていることとしてもよい（第４の構成）。第４の構成によれば、ｎ型非晶質半導体層とｐ型非晶質半導体層とが一つながりに形成されるため、ｎ型非晶質半導体層とｐ型非晶質半導体層との間の領域を狭めやすく、キャリアの収集効率を向上させることができる。

第１〜第３のいずれかの構成において、前記ｎ型非晶質半導体層と前記ｐ型非晶質半導体層の少なくとも一方は、前記ｎ型非晶質半導体層と前記ｐ型非晶質半導体層とが隣接する方向に直交する方向に、離間して配置されていることとしてもよい（第５の構成）。第５の構成によれば、ｎ型非晶質半導体層とｐ型非晶質半導体層との間の領域を狭めても、第４の構成に比べ、ｎ型非晶質半導体層とｐ型非晶質半導体層とをそれぞれ形成する際の半導体基板の撓み等が抑制され、ｎ型非晶質半導体層とｐ型非晶質半導体層とを適切な位置に形成できる。

第１〜第３のいずれかの構成において、前記ｎ型非晶質半導体層と前記ｐ型非晶質半導体層のそれぞれは、前記半導体基板において交差する２つの方向において、互いに隣接するように配置されていることとしてもよい（第６の構成）。第６の構成によれば、ｎ型非晶質半導体層とｐ型非晶質半導体層は、半導体基板上の２つの方向において互いに隣接して配置されている。そのため、当該２つの方向にキャリアが移動できるので、１つの方向においてｎ型非晶質半導体層とｐ型半導体層とが隣接して配置される場合と比べ、変換効率を向上させることができる。

第１〜第６のいずれかの構成において、前記半導体基板上に、前記半導体基板に接するように形成された真性非晶質半導体層をさらに備えることとしてもよい（第７の構成）。第７の構成によれば、ボロンの拡散が抑制されるとともに、半導体基板のパッシベーション性を向上させることができる。

以下、図面を参照し、本発明の実施の形態を詳しく説明する。図中同一または相当部分には同一符号を付してその説明は繰り返さない。なお、説明を分かりやすくするために、以下で参照する図面においては、構成が簡略化または模式化して示されたり、一部の構成部材が省略されたりしている。また、各図に示された構成部材間の寸法比は、必ずしも実際の寸法比を示すものではない。

この明細書においては、非晶質半導体層は、微結晶相を含んで良いものとする。微結晶相は、平均粒子径が１〜５０ｎｍである結晶を含む。

［実施の形態１］
図１は、この発明の実施の形態１による光電変換素子の構成を示す断面図である。図１を参照して、実施の形態１による光電変換素子１０は、半導体基板１と、反射防止膜２と、パッシベーション膜３と、ｎ型非晶質半導体層４と、ｐ型非晶質半導体層５と、電極６，７と、保護膜８とを備える。

半導体基板１は、例えば、ｎ型単結晶シリコン基板からなる。半導体基板１は、例えば、１００〜１５０μｍの厚さを有する。そして、半導体基板１は、半導体基板１の一方の表面にテクスチャ構造が形成されている。

反射防止膜２は、半導体基板１の一方の表面に接して配置される。半導体基板１の両面のうち、反射防止膜２が配置されている側の面から太陽光を入射させる。以下、反射防止膜２が配置されている側の面を受光面、反対側の面を裏面と呼ぶ。

なお、反射防止膜２と、半導体基板１の受光面との間に、真性非晶質半導体層や、ｎ型、ｐ型の導電型の非晶質半導体層を設けても良い。このように構成することで、受光面のパッシベーション性を向上することができるので好ましい。

パッシベーション膜３は、半導体基板１の裏面に接して配置される。

ｎ型非晶質半導体層４は、パッシベーション膜３に接して配置される。

ｐ型非晶質半導体層５は、半導体基板１の面内方向においてｎ型非晶質半導体層４に隣接して配置される。より詳しくは、ｐ型非晶質半導体層５は、半導体基板１の面内方向においてｎ型非晶質半導体層４との間で所望の間隔を隔てて配置される。

ｎ型非晶質半導体層４およびｐ型非晶質半導体層５は、半導体基板１の面内方向において交互に配置される。

電極６は、ｎ型非晶質半導体層４上に、ｎ型非晶質半導体層４に接して配置される。

電極７は、ｐ型非晶質半導体層５上に、ｐ型非晶質半導体層５に接して配置される。

保護膜８は、パッシベーション膜３、ｎ型非晶質半導体層４、ｐ型非晶質半導体層５および電極６，７に接して配置される。より詳しくは、保護膜８は、隣接するｎ型非晶質半導体層４およびｐ型非晶質半導体層５の間において、ｎ型非晶質半導体層４、ｐ型非晶質半導体層５および電極６，７の一部に接して配置されるとともに、ｎ型非晶質半導体層４とｐ型非晶質半導体層５との間に配置されたパッシベーション膜３の一部に接して配置される。そして、保護膜８は、電極６，７上に開口部８Ａを有し、電極６，７の端から電極６，７の内側へ向かって５μｍ以上の領域に形成される。

反射防止膜２は、例えば、窒化シリコン膜を含み、例えば、６０ｎｍの膜厚を有する。

パッシベーション膜３は、実質的に真性で、水素を含有する非晶質半導体の膜である。パッシベーション膜３は、ｉ型非晶質シリコン、ｉ型非晶質シリコンゲルマニウム、ｉ型非晶質ゲルマニウム、ｉ型非晶質シリコンカーバイド、ｉ型非晶質シリコンナイトライド、ｉ型非晶質シリコンオキサイド、ｉ型非晶質シリコンカーボンオキサイド等のいずれかからなる。この例において、パッシベーション膜３の膜厚は約２ｎｍである。なお、パッシベーション膜３は、上記に限らず、例えばシリコン酸化膜等からなるトンネル酸化膜であってもよい。

ｎ型非晶質半導体層４は、ｎ型の導電型を有し、水素を含有する非晶質半導体層である。ｎ型非晶質半導体層４は、例えば、ｎ型非晶質シリコン、ｎ型非晶質シリコンゲルマニウム、ｎ型非晶質ゲルマニウム、ｎ型非晶質シリコンカーバイド、ｎ型非晶質シリコンナイトライド、ｎ型非晶質シリコンオキサイド、ｎ型非晶質シリコンオキシナイトライド、およびｎ型非晶質シリコンカーボンオキサイド等からなる。ｎ型非晶質半導体層４は、例えば、ｎ型ドーパントとしてリン（Ｐ）を含み、３〜５０ｎｍの膜厚を有する。

ｐ型非晶質半導体層５は、ｐ型の導電型を有し、水素を含有する非晶質半導体層である。ｐ型非晶質半導体層５は、例えば、ｐ型非晶質シリコン、ｐ型非晶質シリコンゲルマニウム、ｐ型非晶質ゲルマニウム、ｐ型非晶質シリコンカーバイド、ｐ型非晶質シリコンナイトライド、ｐ型非晶質シリコンオキサイド、ｐ型非晶質シリコンオキシナイトライド、およびｐ型非晶質シリコンカーボンオキサイド等からなる。ｐ型非晶質半導体層５は、例えば、ｐ型ドーパントとしてボロン（Ｂ）を含み、５〜５０ｎｍの膜厚を有する。

図２は、図１に示すｎ型非晶質半導体層４とｐ型非晶質半導体層５の詳細な構造を示す断面図である。図２の（ａ）は、ｎ型非晶質半導体層４の断面図を示しており、図２の（ｂ）は、ｐ型非晶質半導体層５の断面図を示している。

図２の（ａ）に示すように、ｎ型非晶質半導体層４は、ｎ型非晶質半導体層４の面内方向において、フラット領域ＦＴと、膜厚減少領域ＴＤ（ｎ）とを有する。フラット領域ＦＴは、ｎ型非晶質半導体層４のうち、最も厚い膜厚を有し、かつ、膜厚がほぼ一定である部分からなる。

フラット領域ＦＴの両端の点をＡ点とし、膜厚の減少率が第１の減少率から第１の減少率よりも大きい第２の減少率に変化する点をＢ点としたとき、膜厚減少領域ＴＤ（ｎ）は、ｎ型非晶質半導体層４の面内方向においてＡ点からＢ点までの領域である。そして、膜厚減少領域ＴＤ（ｎ）は、ｎ型非晶質半導体層４の面内方向においてフラット領域ＦＴの両側に配置される。

ｎ型非晶質半導体層４が膜厚減少領域ＴＤ（ｎ）を有するのは、後述するように、シャドーマスクを用い、プラズマＣＶＤ（Chemical Vapour Deposition）法によってｎ型非晶質半導体層４が形成されるからである。膜厚減少領域ＴＤ（ｎ）は、フラット領域ＦＴよりも薄い膜厚を有するので、膜厚減少領域ＴＤ（ｎ）のドーパント濃度は、フラット領域ＦＴのドーパント濃度よりも高くなる。

図２の（ｂ）に示すように、ｐ型非晶質半導体層５も、ｎ型非晶質半導体層４と同様、フラット領域ＦＴと、膜厚減少領域ＴＤ（ｐ）とを有する。膜厚減少領域ＴＤ（ｐ）は、フラット領域ＦＴよりも薄い膜厚を有するので、膜厚減少領域ＴＤ（ｐ）のドーパント濃度は、フラット領域ＦＴのドーパント濃度よりも高くなる。また、この例では、図２の（ａ）（ｂ）に示すように、ｎ型非晶質半導体層４における膜厚減少領域ＴＤ（ｎ）の膜厚の減少率よりも、ｐ型非晶質半導体層５における膜厚減少領域ＴＤ（ｐ）の膜厚の減少率が大きい。すなわち、ｐ型非晶質半導体層における膜厚減少領域ＴＤ（ｐ）の傾斜角度は、ｎ型非晶質半導体層４における膜厚減少領域ＴＤ（ｎ）の傾斜角度よりも急峻である。この例において、ｎ型非晶質半導体層４とｐ型非晶質半導体層５のそれぞれのフラット領域と膜厚減少領域とを合わせたＸ軸方向の幅は、ｎ型非晶質半導体層４が７００μｍであり、ｐ型非晶質半導体層５が１１００μｍである。図２の（ａ）（ｂ）に示すように、ｎ型非晶質半導体層４のフラット領域ＦＴのＸ軸方向の幅は、Ｐ型非晶質半導体層５のフラット領域ＦＴのＸ軸方向の幅よりも小さくなっており、ｐ型非晶質半導体層５の膜厚減少領域ＴＤ（ｐ）のＸ軸方向の幅は、ｎ型非晶質半導体層４の膜厚減少領域ＴＤ（ｎ）のＸ軸方向の幅よりも小さくなっている。

図２の（ａ）に示すように、電極６は、ｎ型非晶質半導体層４のフラット領域ＦＴの全体と膜厚減少領域ＴＤの一部とに接して配置される。また、図２の（ｂ）に示すように、電極７は、ｐ型非晶質半導体層５のフラット領域ＦＴの全体と膜厚減少領域ＴＤ（ｐ）の一部とに接して配置される。

その結果、膜厚減少領域ＴＤ（ｎ）のドーパント密度がフラット領域ＦＴのドーパント密度よりも高いので、キャリア（電子）がｎ型非晶質半導体層４を介して電極６へ到達するときの抵抗は、パッシベーション膜３の面内方向において一定の膜厚を有するｎ型非晶質半導体層が形成される場合に比べ低抵抗になる。また、膜厚減少領域ＴＤ（ｐ）のドーパント密度がフラット領域ＦＴのドーパント密度よりも高いので、キャリア（正孔）がｐ型非晶質半導体層５を介して電極７へ到達するときの抵抗は、パッシベーション膜３の面内方向において一定の膜厚を有するｐ型非晶質半導体層が形成される場合に比べ低抵抗になる。従って、光電変換素子１０の変換効率を向上できる。

なお、電極６は、ｎ型非晶質半導体層４の膜厚減少領域ＴＤ（ｎ）の全体に接していてもよく、電極７は、ｐ型非晶質半導体層５の膜厚減少領域ＴＤ（ｐ）の全体に接していてもよい。

以下、ｎ型非晶質半導体層４における膜厚減少領域ＴＤ（ｎ）と、ｐ型非晶質半導体層５における膜厚減少領域ＴＤ（ｐ）とを特に区別しないときは、単に膜厚減少領域ＴＤと称する。

図３は、図１に示すｎ型非晶質半導体層４の他の詳細な構造を示す断面図である。図３の（ａ）を参照して、光電変換素子１０は、ｎ型非晶質半導体層４に代えてｎ型非晶質半導体層４１を備え、電極６に代えて電極６１を備えていてもよい。

ｎ型非晶質半導体層４１において、膜厚が最大である点をＣ点とし、膜厚の減少率が第１の減少率から第１の減少率よりも大きい第２の減少率に変化する点をＤ点とする。この場合、ｎ型非晶質半導体層４１の面内方向においてＣ点からＤ点までの領域が膜厚減少領域ＴＤである。そして、ｎ型非晶質半導体層４１は、ｎ型非晶質半導体層４１の面内方向において２つの膜厚減少領域ＴＤを有する。２つの膜厚減少領域ＴＤは、ｎ型非晶質半導体層４１の面内方向において相互に接して配置される。

また、光電変換素子１０は、ｐ型非晶質半導体層５に代えて、図３の（ａ）に示すｎ型非晶質半導体層４１と同じ構造からなるｐ型非晶質半導体層を備えていてもよい。このように構成した場合においても、ｐ型非晶質半導体層における膜厚減少領域の傾斜角度が、ｎ型非晶質半導体層における膜厚減少領域の傾斜角度より急峻となるように、ｐ型非晶質半導体層は形成される。

電極６１は、２つの膜厚減少領域ＴＤのうち、一方の膜厚減少領域ＴＤの一部と他方の膜厚減少領域ＴＤの一部とに接して配置される。なお、この場合においても、電極は、ｎ型非晶質半導体層４１と、ｎ型非晶質半導体層４１と同じ構造を有するｐ型非晶質半導体層とにおいて、２つの膜厚減少領域ＴＤの全体に接して配置されていてもよい。

その結果、膜厚減少領域ＴＤ（ｎ）のドーパント密度がフラット領域ＦＴのドーパント密度よりも高いので、キャリア（電子）がｎ型非晶質半導体層４１を介して電極６１へ到達するときの抵抗は、パッシベーション膜３の面内方向において一定の膜厚を有するｎ型非晶質半導体層が形成される場合に比べて低抵抗になる。また、膜厚減少領域ＴＤ（ｐ）のドーパント密度がフラット領域ＦＴのドーパント密度よりも高いので、キャリア（正孔）がｎ型非晶質半導体層４１と同じ構造を有するｐ型非晶質半導体層を介して電極へ到達するときの抵抗は、パッシベーション膜３の面内方向において一定の膜厚を有するｐ型非晶質半導体層が形成される場合に比べて低抵抗になる。その結果、光電変換素子１０の変換効率を向上させることができる。

次に、図３の（ｂ）を参照して、光電変換素子１０は、ｎ型非晶質半導体層４に代えてｎ型非晶質半導体層４２を備え、電極６に代えて電極６２を備えていてもよい。

ｎ型非晶質半導体層４２において、膜厚が最大である点をＥ点とし、膜厚の減少率が第１の減少率から第１の減少率よりも大きい第２の減少率に変化する点をＦ点とし、膜厚の変化率の符号が負から正に変化する点をＧ点とする。この場合、ｎ型非晶質半導体層４２の面内方向においてＥ点からＦ点までの領域と、ｎ型非晶質半導体層４２の面内方向においてＥ点からＧ点までの領域が膜厚減少領域となる。以下、ｎ型非晶質半導体層４２の面内方向においてＥ点からＦ点までの膜厚減少領域を膜厚減少領域ＴＤ１、ｎ型非晶質半導体層４２の面内方向においてＥ点からＧ点までの膜厚減少領域を膜厚減少領域ＴＤ２とする。

従って、ｎ型非晶質半導体層４２は、ｎ型非晶質半導体層４２の面内方向において２つの膜厚減少領域ＴＤ１と２つの膜厚減少領域ＴＤ２とを有する。この例において、２つの膜厚減少領域ＴＤ２は、ｎ型非晶質半導体層４２の面内方向における膜厚分布がＧ点を通る線に対して対称になるように配置される。２つの膜厚減少領域ＴＤ１は、ｎ型非晶質半導体層４２の面内方向において２つの膜厚減少領域ＴＤ２の両側に配置される。

また、光電変換素子１０は、ｐ型非晶質半導体層５に代えて、図３の（ｂ）に示すｎ型非晶質半導体層４２と同じ構造からなるｐ型非晶質半導体層を備えていてもよい。このように構成する場合、ｐ型非晶質半導体層における膜厚減少領域ＴＤ１の傾斜角度が、ｎ型非晶質半導体層における膜厚減少領域ＴＤ１の傾斜角度より急峻になるように、ｐ型非晶質半導体層は形成される。つまり、少なくともｐ型非晶質半導体層とｎ型非晶質半導体層とが隣接する方向において、ｐ型非晶質半導体層の膜厚減少領域の傾斜角度が、ｎ型非晶質半導体層の膜厚減少領域の傾斜角度よりも急峻となるように、ｐ型非晶質半導体層は形成されている。

電極６２は、２つの膜厚減少領域ＴＤ２の全体と、一方の膜厚減少領域ＴＤ１の一部と、他方の膜厚減少領域ＴＤ１の一部とに接して配置される。なお、電極は、ｎ型非晶質半導体層４２と、ｎ型非晶質半導体層４２と同じ構造を有するｐ型非晶質半導体層とにおいて、２つの膜厚減少領域ＴＤ１の全体と、２つの膜厚減少領域ＴＤ２の全体とに接して配置されていてもよい。

その結果、膜厚減少領域ＴＤ（ｎ）のドーパント密度がフラット領域ＦＴのドーパント密度よりも高いので、キャリア（電子）がｎ型非晶質半導体層４２を介して電極６２へ到達するときの抵抗は、パッシベーション膜３の面内方向において一定の膜厚を有するｎ型非晶質半導体層が形成される場合に比べ低抵抗になる。また、膜厚減少領域ＴＤ（ｐ）のドーパント密度がフラット領域ＦＴのドーパント密度よりも高いので、キャリア（正孔）がｎ型非晶質半導体層４２と同じ構造を有するｐ型非晶質半導体層を介して電極へ到達するときの抵抗は、パッシベーション膜３の面内方向において一定の膜厚を有するｐ型非晶質半導体層が形成される場合に比べ低抵抗になる。その結果、光電変換素子１０の変換効率を向上させることができる。

このように、光電変換素子１０は、少なくとも、ｎ型非晶質半導体層とｐ型非晶質半導体層とが隣接する面に膜厚減少領域（ＴＤ又はＴＤ１又はＴＤ２）を有するｎ型非晶質半導体層４およびｐ型非晶質半導体層５を備える。この膜厚減少領域は、以下のように定義される。ｎ型非晶質半導体層及びｐ型非晶質半導体層の膜厚が最大である点を第１の点とし、ｎ型非晶質半導体層及びｐ型非晶質半導体層の面内方向において、膜厚の減少率が第１の減少率から第１の減少率よりも大きい第２の減少率に変化する点、または膜厚の変化率の符号が負から正に変化する点を第２の点としたとき、膜厚減少領域は、ｎ型非晶質半導体層及びｐ型非晶質半導体層の面内方向において、第１の点から第２の点までの領域である。そして、ｐ型非晶質半導体層５の膜厚減少領域の傾斜角度は、ｎ型非晶質半導体層の膜厚減少領域の傾斜角度よりも急峻となっている。

次に、図４の（ａ）を参照して、電極６について説明する。電極６は、導電層６ａ、６ｂからなる。導電層６ａは、ｎ型非晶質半導体層４に接して配置される。導電層６ｂは、導電層６ａに接して配置される。保護膜８の開口部８Ａの幅をＬとし、電極６、７の端から開口部８Ａまでの距離をＨとした場合、導電層６ａ、６ｂは、ｎ型非晶質半導体層４の面内方向において、ｎ型非晶質半導体層４の中心から両側にＨ＋Ｌ／２の範囲に形成される。幅Ｌは、例えば、２０μｍ以上であり、好ましくは、１００μｍ以上である。幅Ｌがこのような値に設定されることによって、外部配線と電極６、７との密着性を確保できるとともに、コンタクト抵抗を低下できる。また、距離Ｈは、電極６、７と保護膜８との密着性を考慮すると、例えば、５μｍ以上である。

図４の（ｂ）を参照して、電極７は、導電層７ａ，７ｂからなる。導電層７ａは、ｐ型非晶質半導体層５に接して配置される。導電層７ｂは、導電層７ａに接して配置される。導電層７ａ、７ｂは、ｐ型非晶質半導体層５の面内方向において、ｐ型非晶質半導体層５の中心から両側にＨ＋Ｌ／２の範囲に形成される。

その結果、電極６、７の各々は、ｎ型非晶質半導体層４およびｐ型非晶質半導体層５の面内方向において、２Ｈ＋Ｌの長さを有する。

保護膜８は、例えば、保護層８ａ、８ｂの２層構造からなる。保護膜８がｎ型非晶質半導体層４上に形成される場合、保護層８ａは、パッシベーション膜３、ｎ型非晶質半導体層４および電極６に接して配置される。保護層８ｂは、保護層８ａに接して配置される。保護膜８がｐ型非晶質半導体層５上に形成される場合、保護層８ａは、パッシベーション膜３、ｐ型非晶質半導体層５および電極７に接して配置される。保護層８ｂは、保護層８ａに接して配置される。

ｎ型非晶質半導体層４の面内方向において、電極６の端よりもｎ型非晶質半導体層４の外側の領域をギャップ領域Ｇ１と言い、ｐ型非晶質半導体層５の面内方向において、電極７の端よりもｐ型非晶質半導体層５の外側の領域をギャップ領域Ｇ２と言う。従って、ｎ型非晶質半導体層４の面内方向において、ｎ型非晶質半導体層４の両側にギャップ領域Ｇ１が存在する。また、ｐ型非晶質半導体層５の面内方向において、ｐ型非晶質半導体層５の両側にギャップ領域Ｇ２が存在する。

保護膜８が、パッシベーション膜３、ｎ型非晶質半導体層４および電極６に接して配置されるとともに、パッシベーション膜３、ｐ型非晶質半導体層５および電極７に接して配置される結果、半導体基板１の面内方向において隣接するｎ型非晶質半導体層４およびｐ型非晶質半導体層５の間には、ギャップ領域Ｇ（＝Ｇ１＋Ｇ２）が存在する。

ギャップ領域Ｇは、パッシベーション膜３、ｎ型非晶質半導体層４およびｐ型非晶質半導体層５がむき出しになった領域であり、２０μｍ以上、１００μｍ以下の幅を有する。図１に示すように、ギャップ領域Ｇにおいて、ｎ型非晶質半導体層４とｐ型非晶質半導体層５は重ならず、保護膜８は、電極６、７の一部およびギャップ領域Ｇ上に形成される。

また、図４において、導電層６ａ、７ａの各々は、透明導電膜からなる。透明導電膜は、例えば、ＩＴＯ（Indium Tin Oxide）、ＺｎＯおよびＩＷＯ（Indium Tungsten Oxide）からなる。

導電層６ｂ、７ｂの各々は、金属からなる。金属は、例えば、Ａｇ、Ａｌ、ニッケル（Ｎｉ）、銅（Ｃｕ）、錫（Ｓｎ）、白金（Ｐｔ）、金（Ａｕ）、クロム（Ｃｒ）、タングステン（Ｗ）、コバルト（Ｃｏ）およびチタン（Ｔｉ）のいずれか、またはこれらの合金、またはこれら金属の２層以上の積層膜からなる。

導電層６ａ、７ａとしては、それぞれ、ｎ型非晶質半導体層４およびｐ型非晶質半導体層５と密着性が良い透明導電膜を用いることが好ましく、導電層６ｂ、７ｂとしては、導電率が高い金属を用いることが好ましい。

導電層６ａ、７ａの各々の膜厚は、例えば、３〜１００ｎｍである。導電層６ｂ、７ｂの各々の膜厚は、５０ｎｍ以上であることが好ましく、実施の形態１においては、例えば、０．８μｍである。

なお、実施の形態１においては、電極６は、導電層６ｂのみからなり、電極７は、導電層７ｂのみからなっていてもよい。この場合には、導電層６ａ、７ａがないため、導電層６ｂ、７ｂがそれぞれｎ型非晶質半導体層４およびｐ型非晶質半導体層５に接する。

導電層６ａ、７ａが無い場合において、導電層６ｂ、７ｂは、金属膜で構成される。この場合、導電層６ｂ、７ｂはそれぞれ、下地であるｎ型非晶質半導体層４およびｐ型非晶質半導体層５と密着性が高い金属であることが好ましい。例えば、導電層６ｂ、７ｂは、Ｔｉ、Ｎｉ、Ａｌ、Ｃｒ等からなり、かつ、１〜１０ｎｍ程度の膜厚を有する密着層と、Ａｌ、Ａｇ等を主成分とする光反射金属との積層構造からなる。

また、導電層６ｂ、７ｂは、保護膜８と接するため、保護膜８との密着性を考慮する必要がある。保護膜８として、シリコン、アルミニウム、チタンおよびジルコニア等の酸化物、シリコンおよびアルミニウムの窒化膜、シリコンおよびアルミニウムの酸窒化膜等を用いた場合、導電層６ｂ、７ｂの保護膜８側の表面は、Ａｌ、インジウム（Ｉｎ）、Ｔｉ、Ｎｉ、Ｃｕ、Ｃｒ、Ｗ、Ｃｏ、パラジウム（Ｐｄ）およびＳｎ等の金属からなることが好ましい。

更に、電極６、７の各々は、透明導電膜の単膜からなっていてもよい。この場合、透明導電膜は、上述したＩＴＯ等からなる。

保護層８ａ、８ｂの各々は、無機絶縁膜からなる。無機絶縁膜は、酸化膜、窒化膜および酸窒化膜等からなる。

酸化膜は、シリコン、アルミニウム、チタン、ジルコニア、ハフニウム、亜鉛、タンタルおよびイットリウム等の酸化膜からなる。

窒化膜は、シリコンおよびアルミニウム等の窒化膜からなる。

酸窒化膜は、シリコンおよびアルミニウム等の酸窒化膜からなる。

保護層８ｂは、保護層８ａと異なる無機絶縁膜からなる。即ち、上述した無機絶縁膜の中から２種類の膜を選択して保護層８ａ、８ｂを形成する。

また、保護層８ａが半導体層からなり、保護層８ｂが上述した無機絶縁膜からなっていてもよい。

この場合、半導体層は、非晶質半導体層からなる。そして、非晶質半導体層は、非晶質シリコン、非晶質シリコンゲルマニウム、非晶質ゲルマニウム、非晶質シリコンカーバイド、非晶質シリコンナイトライド、非晶質シリコンオキサイド、非晶質シリコンオキシナイトライドおよび非晶質シリコンカーボンオキサイド等からなる。絶縁性が高い方が電極６，７間のリークを抑制できるため、保護層８ａは、真性の非晶質半導体層からなることが好ましい。例えば、保護層８ａは、真性の非晶質シリコンからなり、保護層８ｂは、シリコンの窒化膜からなる。

但し、保護層８ｂが絶縁膜からなる場合、保護層８ａは、ｎ型非晶質半導体層またはｐ型非晶質半導体層からなっていてもよい。

保護層８ｂは、正の固定電荷を持つ誘電体膜からなることが好ましい。正の固定電荷を持つ誘電体膜は、例えば、シリコンの窒化膜およびシリコンの酸窒化膜である。

半導体基板１は、ｎ型単結晶シリコンからなるので、保護層８ｂが正の固定電荷を持つ誘電体膜からなる場合、保護層８ｂは、少数キャリアである正孔に対して電界を及ぼし、ギャップ領域Ｇにおける少数キャリア（正孔）のライフタイムを長く維持することができる。

保護膜８は、２層構造に限らず、単層、または２層構造以上の多層構造からなっていてもよい。保護膜８が単層からなる場合、保護膜８は、上述した無機絶縁膜の中から選択された１種類の膜からなる。保護膜８が多層構造からなる場合、保護膜８は、上述した保護層８ａ、８ｂを多層構造の中に含む。

上述したように、保護膜８が２層構造からなる場合、保護層８ａを非晶質半導体層で形成し、保護層８ｂを絶縁膜で形成することによって、ｎ型非晶質半導体層４およびｐ型非晶質半導体層５に対するパッシベーション性と、電極６，７間の絶縁性とを両立できる。更に、上述した無機絶縁膜が保護膜８の多層構造の中に含まれる場合、非晶質半導体層（ｎ型非晶質半導体層４およびｐ型非晶質半導体層５）に拡散してくる水分等を防ぐ防湿効果を得ることができる。上述した無機絶縁膜の中でも、シリコンの窒化膜、シリコンの酸窒化膜は、他の無機絶縁膜に比べて防湿性が特に高いため、特に好ましい。

例えば、保護膜８が２層構造以上の多層膜、例えば、３層構造からなる場合、１つの保護層（ｎ型非晶質半導体層４またはｐ型非晶質半導体層５に接する保護層）が非晶質半導体層からなり、残りの２つの保護層が無機絶縁膜の中から選択された２種類の膜からなる。更に、保護膜８が単層または多層からなる場合、保護膜８は、上述した無機絶縁膜上に有機物の絶縁膜等が形成された構造からなっていてもよい。有機物は、例えば、イミド系樹脂、エポキシ樹脂、フッ素樹脂、ポリカーボネート、および液晶ポリマー等からなる。イミド系樹脂は、例えば、ポリイミドである。フッ素樹脂は、例えば、ポリテトラフルオロエチレン（ＰＴＦＥ）である。また、有機物は、スクリーン印刷で形成されたレジストであってもよい。

（製造方法）
図５から図９は、それぞれ、図１に示す光電変換素子１０の製造方法を示す第１から第５の工程図である。

図５を参照して、光電変換素子１０の製造が開始されると、バルクのシリコンからワイヤーソーによって１００μｍ〜３００μｍの厚さを有するウェハーを切り出す。そして、ウェハーの表面のダメージ層を除去するためのエッチングと、厚さを調整するためのエッチングとを行い、半導体基板１’を準備する（図５の工程（ａ）参照）。

一般的に、テクスチャ構造を有する半導体基板は、シリコンインゴットをワイヤーソー等によりスライスして得られる半導体基板をエッチングすることにより製造される。テクスチャ構造を形成する半導体基板は、遊離砥粒方式によるスライス基板が主流であるが、コスト削減やスライス技術の向上もあり、固定砥粒方式によるスライス基板においても同様のテクスチャ構造が形成可能である。

半導体基板１’のエッチングは、アルカリ性のエッチング液を用いた湿式エッチングにより行うことができる。このエッチングは、水酸化ナトリウム溶液中の場合、以下の反応式（１）、（２）、（３）等の反応によって進行する。
Ｓｉ＋２ＮａＯＨ＋Ｈ_２Ｏ → Ｎａ_２ＳｉＯ_３＋２Ｈ_２ …（１）
２Ｓｉ＋２ＮａＯＨ＋３Ｈ_２Ｏ → Ｎａ_２Ｓｉ_２Ｏ_５＋４Ｈ_２ …（２）
３Ｓｉ＋４ＮａＯＨ＋４Ｈ_２Ｏ → Ｎａ_４Ｓｉ_３Ｏ_８＋６Ｈ_２ …（３）

半導体基板１’の一方の表面に、テクスチャ構造を形成するために、例えばエッチング速度を制御したエッチング液を使用することにより異方性エッチングを行う。半導体基板１’の一方の表面へのテクスチャ構造の形成は以下のメカニズムに基づく。半導体基板１’のアルカリ水溶液によるエッチング速度は、シリコンの（１００）面が最も早く、（１１１）面が最も遅い。そのため、アルカリ水溶液にエッチング速度を低下させることができる特定の添加剤（以下、「エッチング抑制剤」とも言う。）を添加することによってエッチングの速度を抑制すると、シリコンの（１００）面等のエッチングされやすい結晶面が優先的にエッチングされ、エッチング速度の遅い（１１１）面が表面に残存する。この（１１１）面は、（１００）面に対して約５４度の傾斜を持つために、プロセスの最終段階では、（１１１）面とその等価な面で構成されるピラミッド状の凹凸構造が形成される。

しかし、エッチング条件によっては、約４０〜５４度程度の傾斜を持ったテクスチャが形成されることもあり、必ずしもテクスチャの傾斜面が（１１１）面で形成される訳ではない。すなわち、テクスチャの傾斜面が（１１１）面である必要はなく、例えばテクスチャの傾斜が緩やかな構成であってもよい。

テクスチャ形成用エッチング液としては、水酸化ナトリウム（ＮａＯＨ）水溶液に、エッチング抑制剤としてイソプロピルアルコールを添加したエッチング液を使用することができる。このエッチング液を６０〜８０℃程度に加温し、（１００）面の半導体基板を１０〜３０分間浸漬させることによって、エッチングを行う。

また、水酸化ナトリウム又は水酸化カリウムと、リグニン等の特定の添加剤と、炭酸水素ナトリウム又は炭酸水素カリウムを含むエッチング液を使用することにより、微小なピラミッド構造のテクスチャ構造（凹凸の凹部の底から凸部の頂点までの高さが１μｍ以下）を形成することができる。このように、エッチング液の温度、処理時間、エッチング抑制剤の種類、エッチング速度、基板の種類など種々の条件を変えることで、テクスチャのサイズを制御することができる。

図５の工程（ａ）の後、半導体基板１’の裏面にＳｉＮ又はＳｉＯ_２等の膜をスパッタリング法又はＣＶＤ法等の方法により形成する。このときの膜厚は、例えば５０ｎｍ〜５００ｎｍである。それから、半導体基板１’をＮａＯＨおよびＫＯＨ等のアルカリ溶液（例えば、ＫＯＨ：１〜５ｗｔ％、イソプロピルアルコール：１〜１０ｗｔ％の水溶液）を用いてエッチングする。裏面に形成されているＳｉＮ又はＳｉＯ_２等の膜は、このエッチングに対する保護膜として働く。エッチング終了後、保護膜はフッ化水素酸を用いて溶解させ除去する。これによって、半導体基板１’の受光面が異方性エッチングされ、ピラミッド形状のテクスチャ構造が受光面に形成された半導体基板１が得られる（図５の工程（ｂ）参照）。

引き続いて、半導体基板１の受光面に非晶質半導体層１１を形成するとともに、半導体基板１の裏面にパッシベーション膜３を形成する（図５の工程（ｃ）参照）。非晶質半導体層１１としては、真性非晶質半導体層やｎ型又はｐ型の導電型の非晶質半導体層ならびにそれらの積層膜でもよく、例えばプラズマＣＶＤ法によって形成する。パッシベーション膜３は、実質的に真性で、水素を含有する非晶質半導体の膜で、例えば、ｉ型非晶質シリコン、ｉ型非晶質シリコンゲルマニウム、ｉ型非晶質ゲルマニウム、ｉ型非晶質シリコンカーバイド、ｉ型非晶質シリコンナイトライド、ｉ型非晶質シリコンオキサイド、ｉ型非晶質シリコンカーボンオキサイド等のいずれかからなる。パッシベーション膜３の膜厚は約２ｎｍである。

あるいは、パッシベーション膜３として、シリコン酸化膜によるトンネル酸化膜を用いる場合、半導体基板１を酸化処理する。半導体基板１の酸化は、ウェット処理および熱酸化のいずれでもよい。ウェット酸化の場合は、例えば、半導体基板１を過酸化水素、硝酸およびオゾン水等に浸漬し、その後、ドライ雰囲気中で８００〜１０００℃で半導体基板１を加熱する。また、熱酸化の場合、例えば、酸素または水蒸気の雰囲気中で半導体基板１を９００〜１０００℃に加熱する。

図５の工程（ｃ）の後、スパッタリング法、ＥＢ（Electron Beam）蒸着およびＣＶＤ法等を用いて非晶質半導体層１１に接して窒化シリコン膜１２を形成する。これによって、反射防止膜２が半導体基板１の受光面に形成される（図６の工程（ｄ）参照）。

図６の工程（ｄ）の後、半導体基板１をプラズマ装置の反応室に入れ、シャドーマスク３０を半導体基板１のパッシベーション膜３上に配置する（図６の工程（ｅ）参照）。

図１０の（ａ）は、シャドーマスク３０を上から見た平面図であり、図１０の（ｂ）は、図１０の（ａ）に示すシャドーマスク３０のＩ−Ｉ線における断面図である。図１０の（ａ）に示すように、シャドーマスク３０は、Ｘ軸方向に一定の間隔を隔てて配列された複数の開口部３０ａを有する。複数の開口部３０ａのそれぞれは、略同じ長さ及び幅の矩形形状を有する。また、図１０の（ｂ）に示すように、開口部３０ａの断面は、シャドーマスク３０の上面側の開口幅と下面側の開口幅とが略同等の長さＷ２を有する矩形形状である。

シャドーマスク３０は、例えば、ステンレス鋼等のメタルマスクからなる。シャドーマスク３０は、例えば、その厚さが２００μｍであり、上面側及び下面側の各開口幅Ｗ２が８５０μｍ、マスクされている幅Ｗ１が１０５０μｍであり、周期は１９００μｍ（＝Ｗ１＋Ｗ２）となる。

そして、半導体基板１の温度を１３０〜１８０℃に設定し、０〜１００ｓｃｃｍの水素（Ｈ_２）ガス、４０ｓｃｃｍのＳｉＨ_４ガス、および４０ｓｃｃｍのホスフィン（ＰＨ_３）ガスを反応室に流し、反応室の圧力を４０〜１２０Ｐａに設定する。その後、ＲＦパワー密度が５〜３０ｍＷ／ｃｍ^２である高周波電力（１３．５６ＭＨｚ）を平行平板電極に印加する。なお、ＰＨ_３ガスは、水素によって希釈されており、ＰＨ_３ガスの濃度は、例えば、１％である。

これによって、シャドーマスク３０によって覆われていないパッシベーション膜３の領域にｎ型非晶質シリコンが堆積され、ｎ型非晶質半導体層４がパッシベーション膜３上に形成される（図６の工程（ｆ）参照）。これにより、膜厚減少領域ＴＤ（ｎ）を有するｎ型非晶質半導体層４がパッシベーション膜３上に形成される。また、シャドーマスク３０上にも、ｎ型非晶質シリコン３１が堆積する。

シャドーマスク３０とパッシベーション膜３との間には隙間が存在する。プラズマによって分解されたＳｉＨおよびＳｉＨ_２等の活性種は、シャドーマスク３０とパッシベーション膜３との間の隙間に回り込み、シャドーマスク３０によって覆われた一部の領域にもｎ型非晶質半導体層４が形成される。これにより、膜厚減少領域ＴＤ（ｎ）を有するｎ型非晶質半導体層４がパッシベーション膜３の上に形成される。

なお、ｎ型非晶質半導体層４における膜厚減少領域ＴＤ（ｎ）の幅、及び膜厚の減少率、すなわち、膜厚減少領域ＴＤ（ｎ）の傾斜角度は、ｎ型非晶質半導体層４を成膜するときの成膜圧力、シャドーマスク３０の厚さおよびシャドーマスク３０の開口幅を変えることによって制御することができる。

図６の工程（ｆ）の後、シャドーマスク３０に代えてシャドーマスク４０をパッシベーション膜３およびｎ型非晶質半導体層４上に配置する（図７の工程（ｇ）参照）。シャドーマスク４０の材質、厚さ、及び開口幅は、シャドーマスク３０と同じであるが、開口部の断面構造がシャドーマスク３０と異なる。

図１１の（ａ）は、シャドーマスク４０を上から見た平面図であり、図１１の（ｂ）は、図１１の（ａ）に示すシャドーマスク４０のＩＩ−ＩＩ線における断面図である。図１１の（ａ）に示すように、シャドーマスク４０は、Ｘ軸方向に一定の間隔を隔てて配列された複数の開口部４０ａを有する。複数の開口部４０ａのそれぞれは、略同じ長さ及び幅の矩形形状を有する。また、図１１の（ｂ）に示すように、開口部４０ａの断面は、シャドーマスク４０の上面側の開口幅Ｗ２１よりも下面側の開口幅Ｗ２２が狭い台形形状を有する。

なお、図７の工程（ｇ）においては、シャドーマスク４０は、パッシベーション膜３から離れているように図示されているが、ｎ型非晶質半導体層４の膜厚は、上述したように３〜５０ｎｍと非常に薄いので、実際には、シャドーマスク４０は、パッシベーション膜３に近接して配置されている。

そして、半導体基板１の温度を１３０〜１８０℃に設定し、０〜１００ｓｃｃｍのＨ_２ガス、４０ｓｃｃｍのＳｉＨ_４ガス、および４０ｓｃｃｍのジボラン（Ｂ_２Ｈ_６）ガスを反応室に流し、反応室の圧力を４０〜２００Ｐａに設定する。より好ましくは、反応室の圧力を、ｎ型非晶質半導体層４の成膜時よりも低く（例えば、６０Ｐａ）設定する。その後、ＲＦパワー密度が５〜３０ｍＷ／ｃｍ^２である高周波電力（１３．５６ＭＨｚ）を平行平板電極に印加する。なお、Ｂ_２Ｈ_６ガスは、水素によって希釈されており、Ｂ_２Ｈ_６ガスの濃度は、例えば、２％である。また、上記以外のｐ型非晶質シリコンを成膜時の条件として、例えば、ＲＦパワー密度を２０ｍＷ／ｃｍ^２に設定し、ＳｉＨ_４ガスに対するＢ_２Ｈ_６ガスの割合を０．５％、ＳｉＨ_４ガスに対するＨ_２ガスの割合を５０％としても本実施の形態におけるｐ型非晶質半導体層５を形成することができる。

これによって、シャドーマスク４０によって覆われていないパッシベーション膜３の領域にｐ型非晶質シリコンが堆積され、ｐ型非晶質半導体層５がパッシベーション膜３上に形成される。また、シャドーマスク４０上にも、ｐ型非晶質シリコン３２が堆積する。（図７の工程（ｈ）参照）。

また、シャドーマスク４０とパッシベーション膜３との間には、隙間が存在する。そのため、プラズマによって分解されたＳｉＨおよびＳｉＨ_２等の活性種は、シャドーマスク４０とパッシベーション膜３との間の隙間に回り込み、シャドーマスク４０によって覆われた一部の領域にもｐ型非晶質半導体層５が形成される。これにより、膜厚減少領域ＴＤ（ｐ）を有するｐ型非晶質半導体層５がパッシベーション膜３上に形成される。また、活性化されなかったボロン（Ｂ）がシャドーマスク４０によって覆われた一部の領域に回り込み、ボロン（Ｂ）が堆積する。

ここで、図１２Ａに、ｎ型非晶質半導体層４と同様のシャドーマスクを用い、ｎ型非晶質半導体層４と同様の成膜条件で成膜したｐ型非晶質半導体層とそのボロン濃度とを示す。図１２Ａに示すように、ｐ型非晶質半導体層５’における膜厚減少領域ＴＤ’（ｐ）のボロン濃度は、フラット領域ＦＴにおけるボロン濃度よりも高くなる。また、図１２Ａに示すように、膜厚減少領域ＴＤ’（ｐ）のボロン濃度をピークとして、ｐ型非晶質半導体層５’において、膜厚減少領域ＴＤ’（ｐ）より外側の領域はボロン濃度が下がっているが、フラット領域ＦＴよりも高いボロン濃度となる領域が存在し、ｐ型非晶質半導体層５’が形成されていないギャップ領域までボロン（Ｂ）が拡散している。

ｐ型ドーパントであるボロン（Ｂ）は、ｎ型ドーパントであるリン（Ｐ）よりも軽いため、シャドーマスク４０の開口部以外の領域に回り込みやすく、ギャップ領域Ｇにボロン（Ｂ）が拡散する。パッシベーション膜３上のボロン（Ｂ）の拡散は、パッシベーション性に悪影響を与える。これに対し、リン（Ｐ）はギャップ領域Ｇに拡散しても、ボロン（Ｂ）のようにパッシベーション性への悪影響は非常に小さい。そのため、ｎ型非晶質半導体層４を成膜した後、ギャップ領域Ｇにおいて、ｎ型非晶質半導体層４と重なるようにｐ型非晶質半導体層５を成膜することで、ボロン（Ｂ）の拡散による影響を抑制することが考えられる。しかしながら、この場合、ｎ型非晶質半導体層４とｐ型非晶質半導体層５とが重なる領域においてキャリアがリークする可能性があるため、このような構成は好ましくない。そのため、ギャップ領域Ｇにおいて、ｎ型非晶質半導体層４とｐ型非晶質半導体層５とが重なることなく、ボロン（Ｂ）の拡散を抑制する必要がある。

図１２Ｂは、本実施の形態におけるｐ型非晶質半導体層５とそのボロン濃度とを示す図である。図１２Ｂに示すように、ｐ型非晶質半導体層５における膜厚減少領域ＴＤ（ｐ）のボロン濃度は、フラット領域ＦＴにおけるボロン濃度よりも高くなる。しかしながら、膜厚減少領域ＴＤ（ｐ）より外側の領域におけるボロン濃度が減少する割合は、図１２Ａに示すｐ型非晶質半導体層５’よりも大きく、ボロン（Ｂ）が拡散する範囲は、ｐ型非晶質半導体層５’よりも小さい。つまり、ｎ型非晶質半導体層４よりも膜厚減少領域の傾斜角度が急峻になるようにｐ型非晶質半導体層５を形成することで、ボロン（Ｂ）の拡散領域を小さくすることができ、ボロン（Ｂ）の拡散を抑制できる。

また、ギャップ領域Ｇの幅は、変換効率に影響する。図１３は、光電変換素子の直列抵抗Ｒｓとギャップ領域の幅との関係を表すグラフである。図１３に示すように、ギャップ領域Ｇの幅が広くなるほど直列抵抗Ｒｓが大きくなり、変換効率が低下することが分かる。なお、図示を省略するが、ｎ型非晶質半導体層とｐ型非晶質半導体層の各幅の比率を変えても、図１３と同様、ギャップ領域Ｇの幅が広くなるほど直列抵抗Ｒｓは大きくなる。

また、図１３に示すように、ギャップ領域Ｇの幅が１００μｍ〜２００μｍにおける直列抵抗Ｒｓの傾きに対し、１００μｍ〜５０μｍにおける直列抵抗Ｒｓの傾きは大きくなっており、１００μｍ未満では直列抵抗Ｒｓがより低下する。つまり、１００μｍは、直列抵抗Ｒｓの減少率が変化する変曲点であり、ギャップ領域Ｇの幅は１００μｍ未満であることが好ましい。

上記したように、ギャップ領域Ｇの幅を１００μｍ未満にすることで光電変換素子の直列抵抗を低下させることができるが、ギャップ領域Ｇが狭いほど、ｎ型非晶質半導体層とｐ型非晶質半導体層とを精度良くアライメントすることが難しくなり、ｎ型非晶質半導体層とｐ型非晶質半導体層とが重なりやすくなる。ｎ型非晶質半導体層とｐ型非晶質半導体層とが重なると、ｐｎ接合における電気特性が低下する。

図１４は、光電変換素子において、ｎ型非晶質半導体層とｐ型非晶質半導体層との重なりが０μｍ、１００μｍ、２００μｍ、ｎ型非晶質半導体層とｐ型非晶質半導体層とのギャップ領域が１００μｍ、２００μｍのそれぞれの場合の室温における逆方向電流密度の測定結果を示す図である。図１４に示すように、ｎ型非晶質半導体層とｐ型非晶質半導体層とが重なっている場合には、ギャップ領域を設ける場合と比べて逆方向電流密度が高くなり、電気特性が低下する。

従って、ｎ型非晶質半導体層とｐ型非晶質半導体層とが重ならないように、できるだけ狭いギャップ領域Ｇを設ける必要があるが、シャドーマスクを用いてｎ型非晶質半導体層とｐ型非晶質半導体層とをそれぞれ形成する際、アライメントのずれを完全になくすことは困難である。そのため、アライメントのずれ（例えば、±５μｍ程度）を考慮すると、ギャップ領域Ｇの幅は、２０μｍ以上、１００μｍ未満が好ましい。

図７の工程（ｈ）において、ｐ型非晶質半導体層５を堆積した後、シャドーマスク４０を除去すると、半導体基板１の面内方向に交互に配置されたｎ型非晶質半導体層４およびｐ型非晶質半導体層５がパッシベーション膜３上に形成された状態になる（図７の工程（ｉ）参照）。

図７の工程（ｉ）の後、開口部がｎ型非晶質半導体層４およびｐ型非晶質半導体層５上に位置するようにシャドーマスク５０を配置する（図８の工程（ｊ）参照）。シャドーマスク５０は、材質および厚さがシャドーマスク３０と同じである。また、開口幅は、ｎ型非晶質半導体層４およびｐ型非晶質半導体層５のフラット領域ＦＴの幅と２つの膜厚減少領域ＴＤの幅との和に設定される。開口幅は、前記の幅に対して多少前後しても構わない。

図８の工程（ｊ）の後、シャドーマスク５０を介して導電層６ａ、７ａおよび導電層６ｂ、７ｂを順次堆積する。これによって、電極６、７がそれぞれｎ型非晶質半導体層４およびｐ型非晶質半導体層５上に堆積される（図８の工程（ｋ）参照）。

導電層６ａ，７ａおよび導電層６ｂ，７ｂは、スパッタリング法、蒸着法、イオンプレーティング法、熱ＣＶＤ法、ＭＯＣＶＤ（Metal Organic Chemical Vapour Deposition）法、ゾルゲル法、液状にした原料を噴霧加熱する方法、およびインクジェット法等を用いて形成される。

導電層６ａ，７ａは、例えば、ＩＴＯ，ＩＷＯ，ＺｎＯのいずれかであり、導電層６ｂ，７ｂは、Ｔｉ（３ｎｍ）／Ａｌ（５００ｎｍ）の２層構造からなる。

ＩＴＯは、例えば、ＳｎＯ_２を０．５〜４ｗｔ％ドープしたＩＴＯターゲットを、アルゴンガスまたはアルゴンガスと酸素ガスとの混合ガスを流し、２５〜２５０℃の基板温度、０．１〜１．５Ｐａの圧力、０．０１〜２ｋＷの電力でスパッタ処理を行うことによって形成される。

ＺｎＯは、ＩＴＯターゲットに代えて、Ａｌを０．５〜４ｗｔ％ドープしたＺｎＯターゲットを用いて同様の条件でスパッタ処理を行うことにより形成される。

Ｔｉ／Ａｌの２層構造は、ＥＢ蒸着によって形成される。

また、電極６，７は、それぞれ、導電層６ａ，７ａをシード電極としてメッキ成膜法によって導電層６ｂ，７ｂを形成することによって形成されてもよい。この場合、導電層６ｂ，７ｂは、例えば、Ｎｉ，Ｗ，Ｃｏ，Ｔｉ，Ｃｒ、これらの合金、およびこれらの合金とＰ，Ｂとの合金のいずれかからなる。また、導電層６ｂ，７ｂ上にメッキ法でＣｕ，Ａｌ，Ｓｎ等を形成することもできる。

図８の工程（ｋ）の後、シャドーマスク６０を電極６，７上に配置する（図８の工程（ｌ）参照）。シャドーマスク６０は、材質および厚さがシャドーマスク３０と同じである。

そして、保護膜８をパッシベーション膜３、ｎ型非晶質半導体層４、ｐ型非晶質半導体層５および電極６，７上に形成する。

より具体的には、プラズマＣＶＤ法を用いて真性非晶質半導体膜およびシリコンの窒化膜をパッシベーション膜３、ｎ型非晶質半導体層４、ｐ型非晶質半導体層５および電極６，７上に順次堆積する。この場合、例えば、ＳｉＨ_４ガスを材料ガスとして真性非晶質半導体膜を形成し、真性非晶質半導体膜の膜厚は、例えば、１０ｎｍである。また、例えば、ＳｉＨ_４ガスおよびＮＨ_３ガスを材料ガスとしてシリコンの窒化膜を形成し、シリコンの窒化膜の膜厚は、例えば、１２０ｎｍである。これによって、光電変換素子１０が完成する（図９の工程（ｍ）参照）。

上述した説明において、シャドーマスク３０、４０、５０、６０の材料の一例としてステンレス鋼を挙げたが、ステンレス鋼に限定されることはなく、例えば、銅、ニッケル、ニッケル合金（４２アロイ、インバー材等）またはモリブデン等であってもよい。

また、シャドーマスク３０、４０、５０、６０は、メタルマスクである必要はなく、ガラスマスク、セラミックマスクまたは有機フィルムマスク等であってもよい。

また、半導体基板１と同じ材質の半導体基板をエッチングにより加工して、シャドーマスクとしてもよい。この場合、半導体基板１とシャドーマスクは共に同じ材質で構成されているため、熱膨張係数は同一であり、熱膨張係数の相違による位置ずれは生じない。

半導体基板１の熱膨張係数との関係および原料コストを考慮すると、シャドーマスク３０、４０、５０、６０の材料は、４２アロイが好ましい。半導体基板１の熱膨張係数との関係に着目すると、シャドーマスク３０、４０、５０、６０の材料として、ニッケルの組成が３６％程度、鉄の組成が６４％程度の場合に、半導体基板１の熱膨張係数に最も近くなり、熱膨張係数差によるアライメント誤差を最も小さくできる。

また、シャドーマスク３０，４０，５０，６０の厚さに関しては、生産のランニングコストを抑制する観点から、再生して多数回使用できることが好ましい。この場合、シャドーマスク３０，４０，５０，６０に付着した成膜物は、フッ酸またはＮａＯＨを用いて除去することができる。これらの再生回数を考慮すると、シャドーマスク３０，４０，５０，６０の厚さは、１００μｍ〜２００μｍが好ましく、より好ましくは、１５０μｍである。

また、上述した製造方法においては、保護膜８を構成する真性非晶質半導体膜／シリコンの窒化膜を１つの反応室で連続して形成すると説明したが、この発明の実施の形態においては、これに限らず、真性非晶質半導体層を形成した後、シリコンの窒化膜をスパッタリング装置、または別のＣＶＤ装置で形成するように、１回、試料を大気に暴露してもよい。

保護膜８を構成する真性非晶質半導体膜／シリコンの窒化膜を、大気暴露せずに形成した場合、大気中における有機物または水分のコンタミネーションを抑制することができるため、好ましい。

更に、保護膜８は、ＥＢ蒸着、スパッタリング法、レーザアブレーション法、ＣＶＤ法およびイオンプレーティング法を用いて形成されてもよい。

更に、この発明の実施の形態においては、パッシベーション膜３を形成した後、窒素（Ｎ_２）ガスを用いたプラズマＣＶＤ法によりパッシベーション膜３を窒化し、ＳｉＯＮからなるパッシベーション膜を形成してもよい。その結果、パッシベーション膜３上に形成したｐ型非晶質半導体層５中のボロン（Ｂ）が半導体基板１へ拡散するのを抑制できる。そして、トンネル電流を流すことができる膜厚を有するパッシベーション膜３を形成した場合であっても、有効にボロン（Ｂ）の拡散を抑制できるため、好ましい。

次に、光電変換素子１０を用いて太陽電池モジュールを作製する方法について説明する。図１５は、図１に示す光電変換素子１０を裏面側から見た平面図である。図１５の（ａ）を参照して、ｎ型非晶質半導体層４およびｐ型非晶質半導体層５は、半導体基板１の面内方向に交互に所望の間隔で配置される。そして、電極６，７は、それぞれ、ｎ型非晶質半導体層４およびｐ型非晶質半導体層５上に配置される。その結果、隣接する電極６，７間には、ギャップ領域Ｇが形成される。

図１５の（ｂ）を参照して、保護膜８は、ギャップ領域Ｇおよび半導体基板１の周辺領域上に配置される。そして、電極６，７上には、幅Ｌを有する開口部８Ａが形成される。電極６，７は、開口部８Ａを介して後述の配線シートに接続される。

なお、図１５の（ｂ）においては、半導体基板１の周辺部には、保護膜８で覆われていない領域が存在するが、光電変換素子１０においては、半導体基板１の裏面の全面を保護膜で覆い、電極６，７の一部が露出している状態が最も好ましい。

図１６は、配線シートの平面図である。図１６を参照して、配線シート７０は、絶縁基材７１０と、配線材７１〜８７とを含む。

絶縁基材７１０は、電気絶縁性の材質であればよく、特に限定なく用いることができる。絶縁基材７１０は、例えば、ポリエチレンテレフタレート（ＰＥＴ）、ポリエチレンナフタレート（ＰＥＮ）、ポリフェニレンサルファイド（ＰＰＳ）、ポリビニルフルオライド（ＰＶＦ）およびポリイミド等からなる。

また、絶縁基材７１０の膜厚は、特に限定されないが、好ましくは、２５μｍ以上１５０μｍ以下である。そして、絶縁基材７１０は、１層構造であってもよく、２層以上の多層構造であってもよい。

配線材７１は、バスバー部７１１と、フィンガー部７１２とを有する。フィンガー部７１２は、その一方端がバスバー部７１１に接続される。

配線材７２は、バスバー部７２１と、フィンガー部７２２，７２３とを有する。フィンガー部７２２は、その一方端がバスバー部７２１に接続される。フィンガー部７２３は、バスバー部７２１に対してバスバー部７２１とフィンガー部７２２との接続部の反対側において、その一方端がバスバー部７２１に接続される。

配線材７３は、バスバー部７３１と、フィンガー部７３２，７３３とを有する。フィンガー部７３２は、その一方端がバスバー部７３１に接続される。フィンガー部７３３は、バスバー部７３１に対してバスバー部７３１とフィンガー部７３２との接続部の反対側において、その一方端がバスバー部７３１に接続される。

配線材７４は、バスバー部７４１と、フィンガー部７４２，７４３とを有する。フィンガー部７４２は、その一方端がバスバー部７４１に接続される。フィンガー部７４３は、バスバー部７４１に対してバスバー部７４１とフィンガー部７４２との接続部の反対側において、その一方端がバスバー部７４１に接続される。

配線材７５は、バスバー部７５１と、フィンガー部７５２，７５３とを有する。フィンガー部７５２，７５３は、バスバー部７５１の長さ方向において隣接して配置され、その一方端がバスバー部７５１の同じ側においてバスバー部７５１に接続される。

配線材７６は、バスバー部７６１と、フィンガー部７６２，７６３とを有する。フィンガー部７６２は、その一方端がバスバー部７６１に接続される。フィンガー部７６３は、バスバー部７６１に対してバスバー部７６１とフィンガー部７６２との接続部の反対側において、その一方端がバスバー部７６１に接続される。

配線材７７は、バスバー部７７１と、フィンガー部７７２，７７３とを有する。フィンガー部７７２は、その一方端がバスバー部７７１に接続される。フィンガー部７７３は、バスバー部７７１に対してバスバー部７７１とフィンガー部７７２との接続部の反対側において、その一方端がバスバー部７７１に接続される。

配線材７８は、バスバー部７８１と、フィンガー部７８２，７８３とを有する。フィンガー部７８２は、その一方端がバスバー部７８１に接続される。フィンガー部７８３は、バスバー部７８１に対してバスバー部７８１とフィンガー部７８２との接続部の反対側において、その一方端がバスバー部７８１に接続される。

配線材７９は、バスバー部７９１と、フィンガー部７９２，７９３とを有する。フィンガー部７９２，７９３は、バスバー部７９１の長さ方向において隣接して配置され、その一方端がバスバー部７９１の同じ側においてバスバー部７９１に接続される。

配線材８０は、バスバー部８０１と、フィンガー部８０２，８０３とを有する。フィンガー部８０２は、その一方端がバスバー部８０１に接続される。フィンガー部８０３は、バスバー部８０１に対してバスバー部８０１とフィンガー部８０２との接続部の反対側において、その一方端がバスバー部８０１に接続される。

配線材８１は、バスバー部８１１と、フィンガー部８１２，８１３とを有する。フィンガー部８１２は、その一方端がバスバー部８１１に接続される。フィンガー部８１３は、バスバー部８１１に対してバスバー部８１１とフィンガー部８１２との接続部の反対側において、その一方端がバスバー部８１１に接続される。

配線材８２は、バスバー部８２１と、フィンガー部８２２，８２３とを有する。フィンガー部８２２は、その一方端がバスバー部８２１に接続される。フィンガー部８２３は、バスバー部８２１に対してバスバー部８２１とフィンガー部８２２との接続部の反対側において、その一方端がバスバー部８２１に接続される。

配線材８３は、バスバー部８３１と、フィンガー部８３２，８３３とを有する。フィンガー部８３２，８３３は、バスバー部８３１の長さ方向において隣接して配置され、その一方端がバスバー部８３１の同じ側においてバスバー部８３１に接続される。

配線材８４は、バスバー部８４１と、フィンガー部８４２，８４３とを有する。フィンガー部８４２は、その一方端がバスバー部８４１に接続される。フィンガー部８４３は、バスバー部８４１に対してバスバー部８４１とフィンガー部８４２との接続部の反対側において、その一方端がバスバー部８４１に接続される。

配線材８５は、バスバー部８５１と、フィンガー部８５２，８５３とを有する。フィンガー部８５２は、その一方端がバスバー部８５１に接続される。フィンガー部８５３は、バスバー部８５１に対してバスバー部８５１とフィンガー部８５２との接続部の反対側において、その一方端がバスバー部８５１に接続される。

配線材８６は、バスバー部８６１と、フィンガー部８６２，８６３とを有する。フィンガー部８６２は、その一方端がバスバー部８６１に接続される。フィンガー部８６３は、バスバー部８６１に対してバスバー部８６１とフィンガー部８６２との接続部の反対側において、その一方端がバスバー部８６１に接続される。

配線材８７は、バスバー部８７１と、フィンガー部８７２とを有する。フィンガー部８７２は、その一方端がバスバー部８７１に接続される。

配線材７１は、フィンガー部７１２が配線材７２のフィンガー部７２２と噛み合うように絶縁基材７１０上に配置される。

配線材７２は、フィンガー部７２２が配線材７１のフィンガー部７１２と噛み合い、フィンガー部７２３が配線材７３のフィンガー部７３２と噛み合うように絶縁基材７１０上に配置される。

配線材７３は、フィンガー部７３２が配線材７２のフィンガー部７２３と噛み合い、フィンガー部７３３が配線材７４のフィンガー部７４２と噛み合うように絶縁基材７１０上に配置される。

配線材７４は、フィンガー部７４２が配線材７３のフィンガー部７３３と噛み合い、フィンガー部７４３が配線材７５のフィンガー部７５２と噛み合うように絶縁基材７１０上に配置される。

配線材７５は、フィンガー部７５２が配線材７４のフィンガー部７４３と噛み合い、フィンガー部７５３が配線材７６のフィンガー部７６２と噛み合うように絶縁基材７１０上に配置される。

配線材７６は、フィンガー部７６２が配線材７５のフィンガー部７５３と噛み合い、フィンガー部７６３が配線材７７のフィンガー部７７２と噛み合うように絶縁基材７１０上に配置される。

配線材７７は、フィンガー部７７２が配線材７６のフィンガー部７６３と噛み合い、フィンガー部７７３が配線材７８のフィンガー部７８２と噛み合うように絶縁基材７１０上に配置される。

配線材７８は、フィンガー部７８２が配線材７７のフィンガー部７７３と噛み合い、フィンガー部７８３が配線材７９のフィンガー部７９２と噛み合うように絶縁基材７１０上に配置される。

配線材７９は、フィンガー部７９２が配線材７８のフィンガー部７８３と噛み合い、フィンガー部７９３が配線材８０のフィンガー部８０２と噛み合うように絶縁基材７１０上に配置される。

配線材８０は、フィンガー部８０２が配線材７９のフィンガー部７９３と噛み合い、フィンガー部８０３が配線材８１のフィンガー部８１２と噛み合うように絶縁基材７１０上に配置される。

配線材８１は、フィンガー部８１２が配線材８０のフィンガー部８０３と噛み合い、フィンガー部８１３が配線材８２のフィンガー部８２２と噛み合うように絶縁基材７１０上に配置される。

配線材８２は、フィンガー部８２２が配線材８１のフィンガー部８１３と噛み合い、フィンガー部８２３が配線材８３のフィンガー部８３２と噛み合うように絶縁基材７１０上に配置される。

配線材８３は、フィンガー部８３２が配線材８２のフィンガー部８２３と噛み合い、フィンガー部８３３が配線材８４のフィンガー部８４２と噛み合うように絶縁基材７１０上に配置される。

配線材８４は、フィンガー部８４２が配線材８３のフィンガー部８３３と噛み合い、フィンガー部８４３が配線材８５のフィンガー部８５２と噛み合うように絶縁基材７１０上に配置される。

配線材８５は、フィンガー部８５２が配線材８４のフィンガー部８４３と噛み合い、フィンガー部８５３が配線材８６のフィンガー部８６２と噛み合うように絶縁基材７１０上に配置される。

配線材８６は、フィンガー部８６２が配線材８５のフィンガー部８５３と噛み合い、フィンガー部８６３が配線材８７のフィンガー部８７２と噛み合うように絶縁基材７１０上に配置される。

配線材８７は、フィンガー部８７２が配線材８６のフィンガー部８６３と噛み合うように絶縁基材７１０上に配置される。

配線材７１〜８７の各々は、電気導電性のものであればよく、特に限定されない。配線材７１〜８７の各々は、例えば、Ｃｕ，Ａｌ，Ａｇおよびこれらを主成分とする合金からなる。

また、配線材７１〜８７の厚さは、特に限定されないが、例えば、１０μｍ以上８０μｍ以下が好適である。１０μｍ未満では、配線抵抗が高くなり、８０μｍを超えると、光電変換素子１０と貼り合わせるときに印加される熱によって配線材とシリコン基板との熱膨張係数の違いに起因してシリコン基板に反りが発生する。

絶縁基材７１０の形状は、図１６に示す形状に限定されず、適宜、変更可能である。また、配線材７１〜８７の表面の一部に、Ｎｉ，Ａｕ，Ｐｔ，Ｐｄ，Ｓｎ，ＩｎおよびＩＴＯ等の導電性材料を形成してもよい。このように、配線材７１〜８７の表面の一部に、Ｎｉ等の導電性材料を形成するのは、配線材７１〜８７と光電変換素子１０の電極６，７との電気的接続を良好なものとし、配線材７１〜８７の耐候性を向上させるためである。更に、配線材７１〜８７は、単層構造であってもよく、多層構造であってもよい。

電極６が配線材７１のフィンガー部７１２に接続され、電極７が配線材７２のフィンガー部７２２に接続されるように光電変換素子１０を領域ＲＥＧ１上に配置し、電極６が配線材７２のフィンガー部７２３に接続され、電極７が配線材７３のフィンガー部７３２に接続されるように光電変換素子１０を領域ＲＥＧ２上に配置される。以下、同様にして光電変換素子１０を配線材７３〜８７上に配置する。これによって、１６個の光電変換素子１０が直列に接続される。

光電変換素子１０の電極６，７は、接着剤によって配線材７１〜８７に接続される。接着剤は、例えば、半田樹脂、半田、導電性接着剤、熱硬化型Ａｇペースト、低温硬化型銅ペースト、異方性導電フィルム（ＡＣＦ：Anisotropic Conductive Film）、異方性導電ペースト（ＡＣＰ：Anisotropic Conductive Paste）および絶縁性接着剤（ＮＣＰ：Non Conductive Paste）からなる群から選択された１種類以上の接着材からなる。なお、半田樹脂としては、例えば、タムラ科研（株）製のＴＣＡＰ−５４０１−２７等を用いることができる。また、絶縁性接着剤としては、例えば、エポキシ樹脂、アクリル樹脂およびウレタン樹脂等を用いることができ、熱硬化型および光硬化型の樹脂を用いることができる。また、導電性接着剤としては、例えば、錫およびビスマスの少なくとも一方を含む半田粒子等を用いることができる。より好ましくは、導電性接着剤は、錫と、ビスマス、インジウムおよび銀等との合金である。これにより、半田融点を抑えることができ、低温による接着プロセスが可能になる。

ｎ型非晶質半導体層４、ｐ型非晶質半導体層５および電極６，７上に保護膜８を形成した光電変換素子１０を用いる場合には、電極６，７上の無機絶縁膜と、ｎ型非晶質半導体層４およびｐ型非晶質半導体層５上の無機絶縁膜とが存在し、これら２つの無機絶縁膜は、下地が異なる。そして、光電変換素子１０においては、下地が異なる無機絶縁膜が連続して形成されている。このような状況では、熱履歴が、下地が異なる無機絶縁膜に印加されると、下地の熱膨張係数の違いから無機絶縁膜の剥がれ等が発生する場合がある。従って、低温、特に、２００℃以下の熱プロセスが好ましく、その結果、低温で硬化し、電気的に接合できる熱硬化型Ａｇペースト、低温硬化型銅ペースト、異方性導電フィルムおよび異方性導電ペーストが特に好ましい。

配線シート７０上に配置した光電変換素子１０は、ガラス基板上に配置されたエチレンビニルアセテート樹脂（ＥＶＡ樹脂）と、ＰＥＴフィルム上に配置されたＥＶＡ樹脂との間に配置される。そして、ラミネータ装置を用いて真空圧着によりガラス基板側のＥＶＡ樹脂を光電変換素子１０に圧着させるとともに、ＰＥＴフィルム側のＥＶＡ樹脂を光電変換素子１０に圧着させた状態で１２５℃に加熱し、硬化させる。これにより、ガラス基板とＰＥＴフィルムとの間で硬化したＥＶＡ樹脂中に、配線シート７０が付いた光電変換素子１０が封止されることによって太陽電池モジュールが作製される。

［実施の形態２］
図１７は、本実施の形態における光電変換素子の断面図である。図１７に示すように、本実施の形態における光電変換素子１０Ａは、半導体基板１の受光面だけでなく、半導体基板１の裏面にもテクスチャ構造が形成されている点で実施の形態１と異なっている。以下、光電変換素子１０Ａについて、主に実施の形態１と異なる点を説明する。

光電変換素子１０Ａは、以下のようにして作製される。まず、実施の形態１における図５の工程（ａ）と同様の工程を行う。それから、半導体基板１’の両面に、実施の形態１と同様のエッチング液を用いて異方性エッチングを行う。これにより、半導体基板１’の両面にピラミッド形状のテクスチャ構造が形成された半導体基板１Ａが作製される（図１８の（ａ）参照）

半導体基板１Ａを作製後、実施の形態１における図５の工程（ｃ）及び図６の工程（ｄ）と同様の各工程を順次行い、半導体基板１Ａの受光面に非晶質半導体層１１及び窒化シリコン膜１２からなる反射防止膜２を形成するとともに、半導体基板１Ａの裏面にパッシベーション膜３を形成する（図１８の（ｂ）参照）。

反射防止膜２及びパッシベーション膜３を形成後は、実施の形態１における図６の工程（ｅ）〜図９の工程（ｍ）と同様の各工程を順次行うことにより、図１７に示す光電変換素子１０Ａが作製される。

本実施の形態では、半導体基板１Ａの裏面にテクスチャ構造が形成されるため、パッシベーション膜３の表面も凹凸が形成されている。このようなパッシベーション膜３の上にシャドーマスク４０を配置した場合、図１９に示すように、実施の形態１よりもシャドーマスク４０とパッシベーション膜３との間の隙間が大きく、シャドーマスク４０とパッシベーション膜３との間の隙間にドーパントガスが回り込みやすい。従って、工程（ｇ）において用いるシャドーマスクは、ｐ型非晶質半導体層の膜厚減少領域の傾斜角度がｎ型非晶質半導体層よりも急峻となるように、テクスチャの形状やサイズに応じて調整された開口部が形成されたシャドーマスクを用いてもよい。

このように、本実施の形態では、半導体基板１の受光面だけでなく、裏面にもテクスチャ構造が形成されることにより、半導体基板１へ入射光を効率良く取り込むことができる。また、裏面にテクスチャ構造を形成することにより、表面積が増加し、コンタクト抵抗を下げることができる。また、受光面だけにテクスチャ構造を形成するためには、異方性エッチングの際にテクスチャ構造を形成しない面を保護する必要があるが、両面にテクスチャ構造を形成する場合には、半導体基板１の両面を保護する必要がないので、プロセス工数を低減できる。

［実施の形態３］
上述した実施の形態１における光電変換素子１０の半導体基板１は、ｎ型結晶シリコンからなるため、ｐ型非晶質半導体層５の幅を実施の形態１よりも大きくして面積を広げることにより、変換効率をより向上させることができる。しかしながら、ｐ型非晶質半導体層５の幅を大きくするために、ｐ型非晶質半導体層５を形成する際に用いるシャドーマスク４０の開口部４０ａの間隔を狭くすると、シャドーマスク４０がよれたり、撓んだりしやすくなり、ｐ型非晶質半導体層を適切な位置に形成することができない場合が生じうる。本実施の形態では、実施の形態１の光電変換素子１０よりもシャドーマスク４０の開口部４０ａの幅を広げても、ｎ型非晶質半導体層４と一定の間隔を隔てた適切な位置にｐ型非晶質半導体層が形成され、変換効率を向上させることができる構成について説明する。

図２０は、本実施の形態における光電変換素子を裏面側から見た概略平面図である。また、図２１Ａは、図２０に示す光電変換素子１０ＢのＩＩＩ−ＩＩＩ線における概略断面図であり、図２１Ｂは、図２０に示す光電変換素子１０ＢのＩＶ−ＩＶ線における概略断面図である。なお、図２０及び図２１Ａ，２１Ｂにおいて、電極６，７及び保護膜８の図示は省略されている。

図２０に示すように、本実施の形態における光電変換素子１０Ｂは、Ｙ軸方向に一つながりに形成されたｎ型非晶質半導体層４と、Ｙ軸方向に互いに離間して配置された複数のｐ型非晶質半導体層５Ａとを備えている。光電変換素子１０Ｂは、Ｙ軸方向に複数のｐ型非晶質半導体層５Ａが離間して配置されている点で実施の形態１の光電変換素子１０と異なっている。

図２１Ａに示すように、ｎ型非晶質半導体層４とｐ型非晶質半導体層５Ａとが隣接する方向（Ｘ軸方向）において、ｐ型非晶質半導体層５Ａは、ｎ型非晶質半導体層４よりも膜厚減少領域の傾斜角度が急峻な膜厚減少領域を有する。さらに、ｐ型非晶質半導体層５Ａは、図２１Ｂに示すように、ｐ型非晶質半導体層５Ａが隣接する方向（Ｙ軸方向）においても、図２１Ａと同様の傾斜角度の膜厚減少領域を有する。つまり、この例では、ｐ型非晶質半導体層５Ａは、Ｘ軸方向及びＹ軸方向において、ｎ型非晶質半導体層４よりも膜厚減少領域の傾斜角度が急峻な膜厚減少領域を有する。

光電変換素子１０Ｂは、以下のようにして作製される。まず、実施の形態１における図５の工程（ａ）から図６の工程（ｆ）の各工程を順次行うことにより、実施の形態１と同様、パッシベーション膜３上にｎ型非晶質半導体層４を形成する。

そして、ｎ型非晶質半導体層４を形成後、図７の工程（ｇ）において、シャドーマスク４０に替えて、図２２の（ａ）に示すシャドーマスク４０１をパッシベーション膜３及びｎ型非晶質半導体層４の上に配置する。

図２２の（ｂ）は、図２２の（ａ）に示すシャドーマスク４０１のＶ−Ｖ線の断面図であり、図２２の（ｃ）は、図２２の（ａ）に示すシャドーマスク４０１のＶＩ−ＶＩ線の断面図である。図２２の（ｂ）に示すように、シャドーマスク４０１の開口部４０１ａのＸ軸方向の断面は、シャドーマスク４０１の上面側のＸ軸方向の開口幅Ｗ３１よりも下面側のＸ軸方向の開口幅Ｗ３２が狭い台形形状を有する。また、図２２の（ｃ）に示すように、シャドーマスク４０１の開口部４０１ａのＹ軸方向の断面は、シャドーマスク４０１の上面側のＹ軸方向の開口幅Ｗ４１よりも下面側のＹ軸方向の開口幅Ｗ４２が狭い台形形状を有する。

シャドーマスク４０１を配置後、図７の工程（ｈ）と同様の工程を行う。これにより、シャドーマスク４０１によって覆われていないパッシベーション膜３の領域にｐ型非晶質シリコンが堆積される。その結果、パッシベーション膜３上のＸ軸方向及びＹ軸方向に、膜厚減少領域を有するｐ型非晶質半導体層５Ａが形成される。シャドーマスク４０１を用いて形成されたｐ型非晶質半導体層５Ａにおける膜厚減少領域は、ｎ型非晶質半導体層４における膜厚減少領域よりも傾斜角度が急峻である。

ｐ型非晶質半導体層５Ａを形成後は、実施の形態１の図７の工程（ｉ）〜図９の工程（ｍ）を行うことにより、ｎ型非晶質半導体層４及びｐ型非晶質半導体層５Ａのそれぞれの上に電極６，７が形成され、電極６，７の一部とギャップ領域Ｇとを覆う保護膜８が形成される。

シャドーマスク４０１における開口部４０１ａは、Ｙ軸方向に一定の距離Ｇｐを隔てて配置されている。そのため、実施の形態１よりｐ型非晶質半導体層のＸ軸方向の幅を広くしても、Ｙ軸方向の開口部４０１ａの間の領域によってシャドーマスク４０１の強度を高めることができる。従って、シャドーマスク４０１をパッシベーション膜３及びｎ型非晶質半導体層４の上に配置した際に、シャドーマスク４０１がよれたり、撓んだりしにくく、ｐ型非晶質半導体層５Ａを適切な位置に形成することができる。

また、シャドーマスク４０１は、Ｘ軸方向だけでなく、Ｙ軸方向に開口部４０１ａと開口部４０１ａとの間の領域が存在するため、開口部４０１ａのＹ軸方向の断面を矩形形状に構成した場合、開口部４０１ａの外側のＹ軸方向にボロン（Ｂ）が回り込み、パッシベーション膜３上に拡散する。本実施の形態では、シャドーマスク４０１における開口部４０１ａは、Ｘ軸方向だけでなくＹ軸方向の断面も台形形状となるように構成されているため、Ｘ軸方向及びＹ軸方向において、ｎ型非晶質半導体層４における膜厚減少領域よりも傾斜角度が急峻な膜厚減少領域を有するｐ型非晶質半導体層５Ａが形成される。そのため、Ｙ軸方向における開口部４０１ａと開口部４０１ａとの間の領域にボロン（Ｂ）の拡散が抑制され、変換効率を向上させることができる。

［実施の形態４］
図２３は、本実施の形態における光電変換素子を裏面側から見た概略平面図である。なお、図２３において、電極６，７及び保護膜８の図示は省略されている。

図２３に示すように、本実施の形態における光電変換素子１０Ｃは、Ｙ軸方向に互いに離間して配置された複数のｎ型非晶質半導体層４Ａが配置されている点で実施の形態３の光電変換素子１０Ｂと異なっている。ｎ型非晶質半導体層４Ａは、Ｘ軸方向及びＹ軸方向において、実施の形態１におけるｎ型非晶質半導体層４と同様の膜厚減少領域を有する。

光電変換素子１０Ｃは、以下のようにして作製される。まず、図５の工程（ａ）から図６の工程（ｄ）の各工程を順次行い、その後、図６の工程（ｅ）において、シャドーマスク３０に替えて、図２４に示すシャドーマスク３０１をパッシベーション膜３の上に配置する。

図２４に示すように、シャドーマスク３０１は、Ｘ軸方向及びＹ軸方向に複数の開口部３０１ａが配置されており、Ｙ軸方向に配置された開口部３０１は、互いに一定の間隔Ｇｎを隔てて配置されている。シャドーマスク３０１の開口部３０１ａのＸ軸方向及びＹ軸方向の断面は、実施の形態１と同様、矩形形状を有する。

シャドーマスク３０１を配置した後、実施の形態１における図６の工程（ｆ）を行うことにより、パッシベーション膜３の上にｎ型非晶質半導体層４Ａを形成する。そして、図７の工程（ｇ）において、実施の形態３と同様のシャドーマスク４０１を配置し、図７の工程（ｈ）及び（ｉ）を順次行うことにより、パッシベーション膜３の上に、ｐ型非晶質半導体層５Ａを形成する。

その後、図８の工程（ｊ）〜図９の工程（ｍ）を行うことにより、ｎ型非晶質半導体層４Ａ及びｐ型非晶質半導体層５Ａのそれぞれの上に電極６，７が形成され、電極６，７の一部とギャップ領域Ｇとを覆う保護膜８が形成され、光電変換素子１０Ｃが形成される。

このように、本実施の形態におけるシャドーマスク３０１は、Ｙ軸方向において、開口部３０１ａが離間して配置されているため、シャドーマスク３０と比べ、Ｙ軸方向の開口部３０１ａと開口部３０１ａの間の領域によってシャドーマスク３０１の強度が高められる。また、上述したように、シャドーマスク４０１も、Ｙ軸方向の開口部４０１ａと開口部４０１ａとの間の領域によってシャドーマスク４０１の強度が高められる。そのため、ｎ型非晶質半導体層とｐ型非晶質半導体層との間のギャップ領域を狭めることができ、光電変換素子１０Ｃの変換効率をさらに向上させることができる。

［実施の形態５］
図２５は、本実施の形態における光電変換素子を裏面側から見た概略平面図である。なお、図２５において、電極６，７及び保護膜８の図示は省略されている。

図２５に示すように、本実施の形態における光電変換素子１０Ｄは、Ｘ軸方向及びＹ軸方向において、ｎ型非晶質半導体層４Ａとｐ型非晶質半導体層５Ａとが交互に並ぶように配置されている点で実施の形態４の光電変換素子１０Ｃと異なっている。

ｎ型非晶質半導体層４Ａは、Ｘ軸方向及びＹ軸方向において、実施の形態１におけるｎ型非晶質半導体層４と同様の膜厚減少領域を有する。また、ｐ型非晶質半導体層５Ａは、Ｘ軸方向及びＹ軸方向において、実施の形態１におけるｐ型非晶質半導体層５と同様の膜厚減少領域を有する。つまり、ｐ型非晶質半導体層５Ａは、Ｘ軸方向及びＹ軸方向において、ｎ型非晶質半導体層４よりも傾斜角度が急峻な膜厚減少領域を有する。

光電変換素子１０Ｄは、以下のようにして作製される。まず、図５の工程（ａ）から図６の工程（ｄ）を順次行い、その後、図６の工程（ｅ）において、シャドーマスク３０に替えて、図２６Ａに示すシャドーマスク３０２をパッシベーション膜３の上に配置する。図２６Ａに示すように、シャドーマスク３０２は、Ｘ軸方向及びＹ軸方向において、開口部３０２ａが隣接しないように、千鳥格子状に複数の開口部３０２ａが形成されている。開口部３０２ａのＸ軸方向及びＹ軸方向の断面は、矩形形状を有する。

シャドーマスク３０２を配置した後、図６の工程（ｆ）を行うことにより、パッシベーション膜３の上にｎ型非晶質半導体層４Ａを形成する。そして、図７の工程（ｇ）において、シャドーマスク４０に替えて、図２６Ｂに示すシャドーマスク４０２をパッシベーション膜３の上に配置する。図２６Ｂに示すように、シャドーマスク４０２は、Ｘ軸方向及びＹ軸方向において、複数の開口部４０２ａが千鳥格子状に形成されている。開口部４０２ａのＸ軸方向及びＹ軸方向の断面は、台形形状を有する。

そして、シャドーマスク４０２を配置した後、図７の工程（ｈ）及び（ｉ）を順次行うことにより、パッシベーション膜３の上に、ｐ型非晶質半導体層５Ａを形成する。

ｐ型非晶質半導体層５Ａを形成後、図８の工程（ｊ）〜図９の工程（ｍ）を行うことにより、ｎ型非晶質半導体層４Ａ及びｐ型非晶質半導体層５Ａのそれぞれの上に電極６，７が形成され、電極６，７の一部とギャップ領域Ｇとを覆う保護膜８が形成され、光電変換素子１０Ｄが形成される。

このように、本実施の形態におけるシャドーマスク３０２は、複数の開口部３０２ａが千鳥格子状に配置されている。また、シャドーマスク４０２についても、シャドーマスク３０２と同様、複数の開口部４０２ａが千鳥格子状に配置されている。つまり、本実施の形態では、実施の形態４におけるシャドーマスク３０１、４０１のように開口部が直線状に並ばないため、シャドーマスク３０１、４０１にかかる負荷が実施の形態４よりも分散され、シャドーマスク３０２，４０２の強度が高められる。そのため、ｎ型非晶質半導体層とｐ型非晶質半導体層との間のギャップ領域を実施の形態３よりも狭めることができ、光電変換素子１０Ｄの変換効率をさらに向上させることができる。また、光電変換素子１０Ｄは、ｎ型非晶質半導体層４Ａとｐ型非晶質半導体層５Ａとが千鳥格子状に配置されているため、Ｘ軸方向及びＹ軸方向にキャリアが移動することができ、実施の形態３よりもさらに変換効率を向上させることができる。

［実施の形態６]
図２７は、本実施の形態による光電変換素子を備える光電変換モジュールの構成を示す概略図である。図２７を参照して、光電変換モジュール１０００は、複数の光電変換素子１００１と、カバー１００２と、出力端子１００３，１００４とを備える。

複数の光電変換素子１００１は、アレイ状に配置され、直列に接続される。なお、複数の光電変換素子１００１は、直列に接続される代わりに、並列接続されてもよく、直列と並列を組み合わせて接続されてもよい。

そして、複数の光電変換素子１００１の各々は、光電変換素子１０，１０Ａ、１０Ｂ、１０Ｃ、１０Ｄのいずれかからなる。

カバー１００２は、耐候性のカバーからなり、複数の光電変換素子１００１を覆う。カバー１００２は、例えば、光電変換素子１００１の受光面側に設けられた透明基材（例えば、ガラス等）と、光電変換素子１００１の受光面側と反対の裏面側に設けられた裏面基材（たとえば、ガラス、樹脂シート等）と、透明基材と裏面基材との間の隙間を埋める封止材（例えば、ＥＶＡ等）とを含む。

出力端子１００３は、直列に接続された複数の光電変換素子１００１の一方端に配置される光電変換素子１００１に接続される。

出力端子１００４は、直列に接続された複数の光電変換素子１００１の他方端に配置される光電変換素子１００１に接続される。

上述したように、光電変換素子１０，１０Ａ、１０Ｂ、１０Ｃ、１０Ｄは、ボロン（Ｂ）の拡散が抑制され、パッシベーション性及び変換効率に優れる。

従って、光電変換モジュール１０００は、パッシベーション性及び変換効率を向上させることができる。

なお、光電変換モジュール１０００に含まれる光電変換素子１００１の数は、２以上の任意の整数である。

また、実施の形態６による光電変換モジュールは、図２７に示す構成に限らず、光電変換素子１０，１０Ａ、１０Ｂ、１０Ｃ、１０Ｄのいずれかを用いる限り、どのような構成であってもよい。

［実施の形態７]
図２８は、この実施の形態による光電変換素子を備える太陽光発電システムの構成を示す概略図である。

図２８を参照して、太陽光発電システム１１００は、光電変換モジュールアレイ１１０１と、接続箱１１０２と、パワーコンディショナー１１０３と、分電盤１１０４と、電力メーター１１０５とを備える。

接続箱１１０２は、光電変換モジュールアレイ１１０１に接続される。パワーコンディショナー１１０３は、接続箱１１０２に接続される。分電盤１１０４は、パワーコンディショナー１１０３および電気機器１１１０に接続される。電力メーター１１０５は、分電盤１１０４および系統連系に接続される。

光電変換モジュールアレイ１１０１は、太陽光を電気に変換して直流電力を発電し、その発電した直流電力を接続箱１１０２に供給する。

接続箱１１０２は、光電変換モジュールアレイ１１０１が発電した直流電力を受け、その受けた直流電力をパワーコンディショナー１１０３へ供給する。

パワーコンディショナー１１０３は、接続箱１１０２から受けた直流電力を交流電力に変換し、その変換した交流電力を分電盤１１０４に供給する。

分電盤１１０４は、パワーコンディショナー１１０３から受けた交流電力および／または電力メーター１１０５を介して受けた商用電力を電気機器１１１０へ供給する。また、分電盤１１０４は、パワーコンディショナー１１０３から受けた交流電力が電気機器１１１０の消費電力よりも多いとき、余った交流電力を電力メーター１１０５を介して系統連系へ供給する。

電力メーター１１０５は、系統連系から分電盤１１０４へ向かう方向の電力を計測するとともに、分電盤１１０４から系統連系へ向かう方向の電力を計測する。

図２９は、図２８に示す光電変換モジュールアレイ１１０１の構成を示す概略図である。

図２９を参照して、光電変換モジュールアレイ１１０１は、複数の光電変換モジュール１１２０と、出力端子１１２１，１１２２とを含む。

複数の光電変換モジュール１１２０は、アレイ状に配列され、直列に接続される。なお、複数の光電変換モジュール１１２０は、直列に接続される代わりに、並列接続されてもよく、直列と並列を組み合わせて接続されてもよい。そして、複数の光電変換モジュール１１２０の各々は、図２７に示す光電変換モジュール１０００からなる。

出力端子１１２１は、直列に接続された複数の光電変換モジュール１１２０の一方端に位置する光電変換モジュール１１２０に接続される。

出力端子１１２２は、直列に接続された複数の光電変換モジュール１１２０の他方端に位置する光電変換モジュール１１２０に接続される。

なお、光電変換モジュールアレイ１１０１に含まれる光電変換モジュール１１２０数は、２以上の任意の整数である。

太陽光発電システム１１００における動作を説明する。光電変換モジュールアレイ１１０１は、太陽光を電気に変換して直流電力を発電し、その発電した直流電力を接続箱１１０２を介してパワーコンディショナー１１０３へ供給する。

パワーコンディショナー１１０３は、光電変換モジュールアレイ１１０１から受けた直流電力を交流電力に変換し、その変換した交流電力を分電盤１１０４へ供給する。

分電盤１１０４は、パワーコンディショナー１１０３から受けた交流電力が電気機器１１１０の消費電力以上であるとき、パワーコンディショナー１１０３から受けた交流電力を電気機器１１１０に供給する。そして、分電盤１１０４は、余った交流電力を、電力メーター１１０５を介して系統連系へ供給する。

また、分電盤１１０４は、パワーコンディショナー１１０３から受けた交流電力が電気機器１１１０の消費電力よりも少ないとき、系統連系から受けた交流電力およびパワーコンディショナー１１０３から受けた交流電力を電気機器１１１０へ供給する。

太陽光発電システム１１００は、上述したように、パッシベーション性及び変換効率に優れた光電変換素子１０，１０Ａ、１０Ｂ、１０Ｃ、１０Ｄのいずれかを備えている。

従って、太陽光発電システム１１００のパッシベーション性及び変換効率を改善できる。

図３０は、この実施の形態による光電変換素子を備える別の太陽光発電システムの構成を示す概略図である。

この実施の形態による光電変換素子を備える太陽光発電システムは、図３０に示す太陽光発電システム１１００Ａであってもよい。

図３０を参照して、太陽光発電システム１１００Ａは、図２８に示す太陽光発電システム１１００に蓄電池１１０６を追加したものである、その他は、太陽光発電システム１１００と同じである。

蓄電池１１０６は、パワーコンディショナー１１０３に接続される。

太陽光発電システム１１００Ａにおいては、パワーコンディショナー１１０３は、接続箱１１０２から受けた直流電力の一部または全部を適切に変換して蓄電池１１０６に蓄電する。

パワーコンディショナー１１０３は、その他、太陽光発電システム１１００における動作と同じ動作を行う。

蓄電池１１０６は、パワーコンディショナー１１０３から受けた直流電力を蓄電する。また、蓄電池１１０６は、光電変換モジュールアレイ１１０１の発電量および／または電気機器１１１０の電力消費量の状況に応じて、蓄電した電力を、適宜、パワーコンディショナー１１０３へ供給する。

このように、太陽光発電システム１１００Ａは、蓄電池１１０６を備えているので、日照量の変動による出力変動を抑制できるとともに、日照のない時間帯であっても、蓄電池１１０６に蓄電された電力を電気機器１１１０に供給することができる。

なお、蓄電池１１０６は、パワーコンディショナー１１０３に内蔵されていてもよい。

また、本実施の形態による太陽光発電システムは、図２８，２９に示す構成または図２９，３０に示す構成に限らず、光電変換素子１０，１０Ａ、１０Ｂ、１０Ｃ、１０Ｄのいずれかを用いる限り、どのような構成であってもよい。

［実施の形態８］
図３１は、この実施の形態による光電変換素子を備える太陽光発電システムの構成を示す概略図である。

図３１を参照して、太陽光発電システム１２００は、サブシステム１２０１〜１２０ｎ（ｎは２以上の整数）と、パワーコンディショナー１２１１〜１２１ｎと、変圧器１２２１とを備える。太陽光発電システム１２００は、図２８，３０に示す太陽光発電システム１１００，１１００Ａよりも規模が大きい太陽光発電システムである。

パワーコンディショナー１２１１〜１２１ｎは、それぞれ、サブシステム１２０１〜１２０ｎに接続される。

変圧器１２２１は、パワーコンディショナー１２１１〜１２１ｎおよび系統連系に接続される。

サブシステム１２０１〜１２０ｎの各々は、モジュールシステム１２３１〜１２３ｊ（ｊは２以上の整数）からなる。

モジュールシステム１２３１〜１２３ｊの各々は、光電変換モジュールアレイ１３０１〜１３０ｉ（ｉは２以上の整数）と、接続箱１３１１〜１３１ｉと、集電箱１３２１とを含む。

光電変換モジュールアレイ１３０１〜１３０ｉの各々は、図２５に示す光電変換モジュールアレイ１１０１と同じ構成からなる。

接続箱１３１１〜１３１ｉは、それぞれ、光電変換モジュールアレイ１３０１〜１３０ｉに接続される。

集電箱１３２１は、接続箱１３１１〜１３１ｉに接続される。また、サブシステム１２０１のｊ個の集電箱１３２１は、パワーコンディショナー１２１１に接続される。サブシステム１２０２のｊ個の集電箱１３２１は、パワーコンディショナー１２１２に接続される。以下、同様にして、サブシステム１２０ｎのｊ個の集電箱１３２１は、パワーコンディショナー１２１ｎに接続される。

モジュールシステム１２３１のｉ個の光電変換モジュールアレイ１３０１〜１３０ｉは、太陽光を電気に変換して直流電力を発電し、その発電した直流電力をそれぞれ接続箱１３１１〜１３１ｉを介して集電箱１３２１へ供給する。モジュールシステム１２３２のｉ個の光電変換モジュールアレイ１３０１〜１３０ｉは、太陽光を電気に変換して直流電力を発電し、その発電した直流電力をそれぞれ接続箱１３１１〜１３１ｉを介して集電箱１３２１へ供給する。以下、同様にして、モジュールシステム１２３ｊのｉ個の光電変換モジュールアレイ１３０１〜１３０ｉは、太陽光を電気に変換して直流電力を発電し、その発電した直流電力をそれぞれ接続箱１３１１〜１３１ｉを介して集電箱１３２１へ供給する。

そして、サブシステム１２０１のｊ個の集電箱１３２１は、直流電力をパワーコンディショナー１２１１へ供給する。

サブシステム１２０２のｊ個の集電箱１３２１は、同様にして直流電力をパワーコンディショナー１２１２へ供給する。

以下、同様にして、サブシステム１２０ｎのｊ個の集電箱１３２１は、直流電力をパワーコンディショナー１２１ｎへ供給する。

パワーコンディショナー１２１１〜１２１ｎは、それぞれ、サブシステム１２０１〜１２０ｎから受けた直流電力を交流電力に変換し、その変換した交流電力を変圧器１２２１へ供給する。

変圧器１２２１は、パワーコンディショナー１２１１〜１２１ｎから交流電力を受け、その受けた交流電力の電圧レベルを変換して系統連系へ供給する。

太陽光発電システム１２００は、上述したように、に優れた光電変換素子１０，１０Ａ、１０Ｂ、１０Ｃ、１０Ｄのいずれかを備えている。

従って、太陽光発電システム１２００のパッシベーション性及び変換効率を改善できる。

図３２は、この実施の形態による光電変換素子を備える別の太陽光発電システムの構成を示す概略図である。

この実施の形態による光電変換素子を備える太陽光発電システムは、図３２に示す太陽光発電システム１２００Ａであってもよい。

図３２を参照して、太陽光発電システム１２００Ａは、図３１に示す太陽光発電システム１２００に蓄電池１２４１〜１２４ｎを追加したものであり、その他は、太陽光発電システム１２００と同じである。

蓄電池１２４１〜１２４ｎは、それぞれ、パワーコンディショナー１２１１〜１２１ｎに接続される。

太陽光発電システム１２００Ａにおいては、パワーコンディショナー１２１１〜１２１ｎは、それぞれ、サブシステム１２０１〜１２０ｎから受けた直流電力を交流電力に変換し、その変換した交流電力を変圧器１２２１へ供給する。また、パワーコンディショナー１２１１〜１２１ｎは、それぞれ、サブシステム１２０１〜１２０ｎから受けた直流電力を適切に変換し、その変換した直流電力をそれぞれ蓄電池１２４１〜１２４ｎへ蓄電する。

蓄電池１２４１〜１２４ｎは、サブシステム１２０１〜１２０ｎからの直流電力量に応じて、蓄電した電力をそれぞれパワーコンディショナー１２１１〜１２１ｎへ供給する。

このように、太陽光発電システム１２００Ａは、蓄電池１２４１〜１２４ｎを備えているので、日照量の変動による出力変動を抑制できるとともに、日照のない時間帯であっても、蓄電池１２４１〜１２４ｎに蓄電された電力を変圧器１２２１に供給することができる。

なお、蓄電池１２４１〜１２４ｎは、それぞれ、パワーコンディショナー１２１１〜１２１ｎに内蔵されていてもよい。

また、本実施の形態による太陽光発電システムは、図３１，３２に示す構成に限らず、光電変換素子１０，１０Ａ、１０Ｂ、１０Ｃ、１０Ｄのいずれかを用いる限り、どのような構成であってもよい。

更に、本実施の形態においては、太陽光発電システム１２００，１２００Ａに含まれる全ての光電変換素子が光電変換素子１０，１０Ａ、１０Ｂ、１０Ｃ、１０Ｄである必要はない。

例えば、あるサブシステム（サブシステム１２０１〜１２０ｎのいずれか）に含まれる光電変換素子の全てが光電変換素子１０，１０Ａ、１０Ｂ、１０Ｃ、１０Ｄのいずれかであり、別のサブシステム（サブシステム１２０１〜１２０ｎのいずれか）に含まれる光電変換素子の一部または全部が光電変換素子１０，１０Ａ、１０Ｂ、１０Ｃ、１０Ｄ以外の光電変換素子である場合も有り得るものとする。

［変形例］
今回開示された実施の形態はすべての点で例示であって制限的なものではないと考えられるべきである。本発明の範囲は、上記した実施の形態の説明ではなくて特許請求の範囲によって示され、特許請求の範囲と均等の意味および範囲内でのすべての変更が含まれることが意図される。

（１）上述した各実施の形態では、保護膜８を設けた構成について説明したが、保護膜８を設けない構成としてもよい。

（２）上述した各実施の形態では、ｎ型非晶質半導体層４を形成後、ｐ型非晶質半導体層５を形成する方法について説明したが、ｐ型非晶質半導体層５を形成後に、ｎ型非晶質半導体層４を形成するようにしてもよい。ｎ型非晶質半導体層４とｐ型非晶質半導体層５とを形成する順序を逆にしても、ｐ型非晶質半導体層５の膜厚減少領域の傾斜角度がｎ型非晶質半導体層４よりも急峻となるようにｐ型非晶質半導体層５が形成されるため、ギャップ領域へのボロン（Ｂ）の拡散が抑制され、変換効率の低下を抑制できる。

（３）上述した各実施の形態では、ｎ型非晶質半導体層よりもｐ型非晶質半導体層の膜厚減少領域の傾斜角度が急峻となるように、ｐ型非晶質半導体層とｎ型非晶質半導体層をそれぞれ形成する際に開口部の断面形状が互いに異なるシャドーマスクを用い、さらに、ｎ型非晶質半導体層とｐ型非晶質半導体層をそれぞれ成膜する際の成膜条件を変える例を説明したが、以下のように構成してもよい。例えば、ｐ型非晶質半導体層とｎ型非晶質半導体層ともに開口部の断面形状が矩形形状であるシャドーマスクを用い、ｎ型非晶質半導体層よりもｐ型非晶質半導体層の膜厚減少領域の傾斜角度が急峻となるように、成膜条件だけを変えて成膜してもよい。

この発明は、光電変換素子、それを備えた太陽電池モジュールおよび太陽光発電システムに適用される。

Claims (8)

1. 半導体基板と、
   前記半導体基板上に形成され、リンをドーパントとして含むｎ型非晶質半導体層と、
   前記半導体基板上の面内方向において前記ｎ型非晶質半導体層に隣接して形成され、ボロンをドーパントとして含むｐ型非晶質半導体層と、を備え、
   前記半導体基板上に成膜された一の薄膜において、膜厚が最大である第１の点を含みかつ膜厚が略一定である領域をフラット領域とし、当該一の薄膜の面内方向において当該薄膜の膜厚の減少率が第１の減少率から前記第１の減少率よりも大きい第２の減少率に変化する点を第２の点とし、当該一の薄膜の面内方向において前記フラット領域の端部から前記第２の点までの領域を膜厚減少領域と定義したとき、
   前記ｎ型非晶質半導体層は、前記ｐ型非晶質半導体層と隣り合う面に前記膜厚減少領域を有し、前記ｐ型非晶質半導体層は、前記ｎ型非晶質半導体層と隣り合う面に前記膜厚減少領域を有し、
   前記ｐ型非晶質半導体層の前記膜厚減少領域の傾斜角度は、前記ｎ型非晶質半導体層の前記膜厚減少領域の傾斜角度よりも急峻であり、
   前記ｐ型非晶質半導体層と前記ｎ型非晶質半導体層との少なくとも一方における前記膜厚減少領域のドーパント濃度は、前記フラット領域におけるドーパント濃度よりも大きい、光電変換素子。
2. 隣接する前記ｎ型非晶質半導体層と前記ｐ型非晶質半導体層は、２０μｍ以上、１００μｍ未満の距離を隔てて配置されている、請求項１に記載の光電変換素子。
3. 前記半導体基板の前記ｎ型非晶質半導体層及び前記ｐ型非晶質半導体層が形成されている面はテクスチャが形成されている、請求項１又は２に記載の光電変換素子。
4. 前記ｎ型非晶質半導体層と前記ｐ型非晶質半導体層のそれぞれは、前記ｎ型非晶質半導体層と前記ｐ型非晶質半導体層とが隣接する方向に直交する方向に、一つながりに形成されている、請求項１から３のいずれか一項に記載の光電変換素子。
5. 前記ｎ型非晶質半導体層と前記ｐ型非晶質半導体層の少なくとも一方は、前記ｎ型非晶質半導体層と前記ｐ型非晶質半導体層とが隣接する方向に直交する方向に、離間して配置されている、請求項１から３のいずれか一項に記載の光電変換素子。
6. 前記ｎ型非晶質半導体層と前記ｐ型非晶質半導体層のそれぞれは、前記半導体基板において交差する２つの方向において、互いに隣接するように配置されている、請求項１から３のいずれか一項に記載の光電変換素子。
7. 前記半導体基板上に、前記半導体基板に接するように形成された真性非晶質半導体層をさらに備える、請求項１から６のいずれか一項に記載の光電変換素子。
8. 前記ｎ型非晶質半導体層上に設けられた第１電極と、
   前記ｐ型非晶質半導体層上に設けられた第２電極と、をさらに備え、
   前記第１電極は、前記ｎ型非晶質半導体層における前記膜厚減少領域の少なくとも一部と接し、前記第２電極は、前記ｐ型非晶質半導体層における前記膜厚減少領域の少なくとも一部と接する、請求項１から７のいずれか一項に記載の光電変換素子。

Images