KR101627204B1 - 태양 전지 및 이의 제조 방법 - Google Patents

태양 전지 및 이의 제조 방법 Download PDF

Info

Publication number
KR101627204B1
KR101627204B1 KR1020130146519A KR20130146519A KR101627204B1 KR 101627204 B1 KR101627204 B1 KR 101627204B1 KR 1020130146519 A KR1020130146519 A KR 1020130146519A KR 20130146519 A KR20130146519 A KR 20130146519A KR 101627204 B1 KR101627204 B1 KR 101627204B1
Authority
KR
South Korea
Prior art keywords
region
conductivity type
boundary
width
base region
Prior art date
Application number
KR1020130146519A
Other languages
English (en)
Other versions
KR20150062022A (ko
Inventor
양영성
최정훈
박현정
Original Assignee
엘지전자 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 엘지전자 주식회사 filed Critical 엘지전자 주식회사
Priority to KR1020130146519A priority Critical patent/KR101627204B1/ko
Priority to US14/555,155 priority patent/US9356182B2/en
Priority to EP14004013.0A priority patent/EP2879189B1/en
Priority to CN201410709226.9A priority patent/CN104681648B/zh
Publication of KR20150062022A publication Critical patent/KR20150062022A/ko
Application granted granted Critical
Publication of KR101627204B1 publication Critical patent/KR101627204B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/18—Processes or apparatus specially adapted for the manufacture or treatment of these devices or of parts thereof
    • H01L31/1804—Processes or apparatus specially adapted for the manufacture or treatment of these devices or of parts thereof comprising only elements of Group IV of the Periodic Table
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/26—Bombardment with radiation
    • H01L21/263—Bombardment with radiation with high-energy radiation
    • H01L21/265—Bombardment with radiation with high-energy radiation producing ion implantation
    • H01L21/266—Bombardment with radiation with high-energy radiation producing ion implantation using masks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/02—Details
    • H01L31/0224—Electrodes
    • H01L31/022408—Electrodes for devices characterised by at least one potential jump barrier or surface barrier
    • H01L31/022425—Electrodes for devices characterised by at least one potential jump barrier or surface barrier for solar cells
    • H01L31/022441—Electrode arrangements specially adapted for back-contact solar cells
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/0248—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by their semiconductor bodies
    • H01L31/0352—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by their semiconductor bodies characterised by their shape or by the shapes, relative sizes or disposition of the semiconductor regions
    • H01L31/035272—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by their semiconductor bodies characterised by their shape or by the shapes, relative sizes or disposition of the semiconductor regions characterised by at least one potential jump barrier or surface barrier
    • H01L31/03529—Shape of the potential jump barrier or surface barrier
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/04—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof adapted as photovoltaic [PV] conversion devices
    • H01L31/06—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof adapted as photovoltaic [PV] conversion devices characterised by potential barriers
    • H01L31/072—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof adapted as photovoltaic [PV] conversion devices characterised by potential barriers the potential barriers being only of the PN heterojunction type
    • H01L31/0745—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof adapted as photovoltaic [PV] conversion devices characterised by potential barriers the potential barriers being only of the PN heterojunction type comprising a AIVBIV heterojunction, e.g. Si/Ge, SiGe/Si or Si/SiC solar cells
    • H01L31/0747—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof adapted as photovoltaic [PV] conversion devices characterised by potential barriers the potential barriers being only of the PN heterojunction type comprising a AIVBIV heterojunction, e.g. Si/Ge, SiGe/Si or Si/SiC solar cells comprising a heterojunction of crystalline and amorphous materials, e.g. heterojunction with intrinsic thin layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/18—Processes or apparatus specially adapted for the manufacture or treatment of these devices or of parts thereof
    • H01L31/186—Particular post-treatment for the devices, e.g. annealing, impurity gettering, short-circuit elimination, recrystallisation
    • H01L31/1864—Annealing
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02E—REDUCTION OF GREENHOUSE GAS [GHG] EMISSIONS, RELATED TO ENERGY GENERATION, TRANSMISSION OR DISTRIBUTION
    • Y02E10/00—Energy generation through renewable energy sources
    • Y02E10/50—Photovoltaic [PV] energy
    • Y02E10/547—Monocrystalline silicon PV cells
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02P—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN THE PRODUCTION OR PROCESSING OF GOODS
    • Y02P70/00—Climate change mitigation technologies in the production process for final industrial or consumer products
    • Y02P70/50—Manufacturing or production processes characterised by the final manufactured product

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Electromagnetism (AREA)
  • Life Sciences & Earth Sciences (AREA)
  • Sustainable Energy (AREA)
  • Manufacturing & Machinery (AREA)
  • Sustainable Development (AREA)
  • High Energy & Nuclear Physics (AREA)
  • Health & Medical Sciences (AREA)
  • Toxicology (AREA)
  • Photovoltaic Devices (AREA)

Abstract

본 발명의 실시예에 따른 태양 전지는, 반도체 기판; 상기 반도체 기판의 일면 쪽에 위치하는 제1 도전형 영역; 및 상기 반도체 기판의 일면 쪽에서 상기 제1 도전형 영역이 위치하지 않은 부분에 위치하는 제2 도전형 영역을 포함하고, 상기 제1 및 제2 도전형 영역 중 적어도 하나는, 기본 영역과, 상기 기본 영역의 주변부에 위치하며 도핑 농도 및 정션 깊이 중 적어도 하나가 변화하는 경계 영역을 포함한다.

Description

태양 전지 및 이의 제조 방법{SOLAR CELL AND METHOD FOR MANUFACTURING THE SAME}
본 발명은 태양 전지 및 이의 제조 방법에 관한 것으로서, 좀더 상세하게는, 후면 전극 구조의 태양 전지 및 이의 제조 방법에 관한 것이다.
최근 석유나 석탄과 같은 기존 에너지 자원의 고갈이 예상되면서 이들을 대체할 대체 에너지에 대한 관심이 높아지고 있다. 그 중에서도 태양 전지는 태양광 에너지를 전기 에너지로 변환시키는 차세대 전지로서 각광받고 있다.
이러한 태양 전지에서는 다양한 층 및 전극을 설계에 따라 형성하는 것에 의하여 제조될 수 있다. 이러한 다양한 층 및 전극의 설계에 따라 태양 전지 효율이 결정될 수 있다. 태양 전지의 상용화를 위해서는 낮은 효율을 극복하여야 하는바, 다양한 층 및 전극이 태양 전지의 효율을 최대화할 수 있도록 설계되는 것이 요구된다.
본 발명은 효율을 향상할 수 있는 태양 전지 및 이의 제조 방법을 제공하고자 한다.
본 발명의 실시예에 따른 태양 전지는, 반도체 기판; 상기 반도체 기판의 일면 쪽에 위치하는 제1 도전형 영역; 및 상기 반도체 기판의 일면 쪽에서 상기 제1 도전형 영역이 위치하지 않은 부분에 위치하는 제2 도전형 영역을 포함하고, 상기 제1 및 제2 도전형 영역 중 적어도 하나는, 기본 영역과, 상기 기본 영역의 주변부에 위치하며 도핑 농도 및 정션 깊이 중 적어도 하나가 변화하는 경계 영역을 포함한다.
상기 제1 도전형 영역은, 제1 기본 영역과, 상기 제1 기본 영역의 주변부에 위치하며 도핑 농도 및 정션 깊이 중 적어도 하나가 변화하는 제1 경계 영역을 포함할 수 있다. 상기 제2 도전형 영역은, 제2 기본 영역과, 상기 제2 기본 영역의 주변부에 위치하며 도핑 농도 및 정션 깊이 중 적어도 하나가 변화하는 제2 경계 영역을 포함할 수 있다. 상기 제1 경계 영역의 폭이 상기 제2 경계 영역의 폭과 다를 수 있다.
상기 제1 도전형 영역이 p형을 가지고, 상기 제2 도전형 영역이 n형을 가지며, 상기 제1 경계 영역의 폭이 상기 제2 경계 영역의 폭보다 클 수 있다.
상기 반도체 기판이 베이스 영역을 포함하고, 상기 베이스 영역이 n형을 가질 수 있다.
상기 제1 경계 영역의 폭이 상기 제2 경계 영역의 폭의 2배 이상일 수 있다.
상기 제1 경계 영역의 폭이 상기 제2 경계 영역의 폭의 2배 내지 4배일 수 있다.
상기 제1 도전형 영역이 보론(B)을 포함하여 p형을 가지고, 상기 제2 도전형 영역이 인(P)를 포함하여 n형을 가질 수 있다.
상기 경계 영역은 각기 상기 기본 영역으로부터 멀어질수록 도핑 농도 및 정션 깊이 중 적어도 하나가 점진적으로 줄어들 수 있다.
상기 제1 도전형 영역과 상기 제2 도전형 영역 사이에 배리어 영역 또는 베이스 영역이 위치할 수 있다.
상기 제1 도전형 영역과 상기 제2 도전형 영역 사이의 거리가 1um 내지 100um일 수 있다.
본 발명의 실시예에 따른 태양 전지의 제조 방법은, 반도체 기판의 일면 쪽에 제1 및 제2 도전형 영역을 형성하는 단계를 포함한다. 상기 제1 및 제2 도전형 영역 중 적어도 하나는, 기본 영역과, 상기 기본 영역의 주변부에 위치하며 도핑 농도 및 정션 깊이 중 적어도 하나가 변화하는 경계 영역을 포함한다.
상기 제1 도전형 영역은, 제1 기본 영역과, 상기 제1 기본 영역의 주변부에 위치하며 도핑 농도 및 정션 깊이 중 적어도 하나가 변화하는 제1 경계 영역을 포함하고, 상기 제2 도전형 영역은, 제2 기본 영역과, 상기 제2 기본 영역의 주변부에 위치하며 도핑 농도 및 정션 깊이 중 적어도 하나가 변화하는 제2 경계 영역을 포함하며, 상기 제1 경계 영역의 폭이 상기 제2 경계 영역의 폭과 다를 수 있다.
상기 제1 및 제2 기본 영역이 이온 주입법에 의하여 형성되고, 상기 제1 및 제2 경계 영역이 활성화 열처리에 의한 확산에 의하여 형성될 수 있다.
상기 제1 기본 영역의 활성화 열처리와 상기 제2 기본 영역의 활성화 열처리가 동일 공정에서 함께 수행될 수 있다.
상기 제1 및 제2 기본 영역은 각기 마스크 부재 또는 배리어 부재를 마스크로 하여 제1 및 제2 도전형 불순물을 이온 주입하여 형성될 수 있다.
상기 제1 및 제2 도전형 영역을 형성하는 단계는, 상기 반도체 기판의 일면 쪽에 반도체층을 형성하는 단계; 상기 제1 기본 영역에 대응하는 영역을 노출하는 제1 개구부를 포함하는 마스크를 이용하여 상기 반도체층에 제1 도전형 불순물을 도핑하여 상기 제1 기본 영역을 형성하는 단계; 상기 제2 기본 영역에 대응하는 영역을 노출하는 제2 개구부를 포함하는 마스크를 이용하여 상기 반도체층에 제2 도전형 불순물을 도핑하여 상기 제2 기본 영역을 형성하는 단계; 및 상기 제1 및 제2 기본 영역을 열처리하여 상기 제1 기본 영역과 상기 제2 기본 영역 사이에 위치한 미도핑 영역에 상기 제1 및 제2 경계 영역을 형성하는 단계를 포함할 수 있다.
상기 제1 도전형 영역과 상기 제2 도전형 영역 사이에 배리어 영역이 위치하고, 상기 미도핑 영역의 면적보다 상기 배리어 영역의 면적이 더 작을 수 있다.
상기 반도체층을 형성하는 단계와 상기 제1 기본 영역을 형성하는 단계 사이에, 상기 반도체층 위에 상기 제1 및 제2 도전형 영역의 경계 부분에 대응하는 배리어 부재를 형성하는 단계를 더 포함할 수 있다.
상기 반도체층을 형성하는 단계와 상기 제1 기본 영역을 형성하는 단계 사이에, 상기 반도체층 위에 상기 제1 및 제2 도전형 영역의 경계 부분에 선비정질화 원소를 이온 주입하여 상기 반도체층에 비정질 영역을 형성하는 단계를 더 포함할 수 있다.
본 실시예에서는 도전형 영역이 경계 영역을 포함하여, 광전 변환에 관여하는 도전형 영역의 면적을 최대화할 수 있다. 이때 베이스 영역과 반대되는 도전형을 가지는 제1 도전형 영역의 경계 영역의 폭을 베이스 영역과 동일한 도전형을 가지는 제2 도전형 영역의 경계 영역의 폭보다 크게 하여 에미터 영역으로 기능하는 제1 도전형 영역의 크기를 좀더 많이 증가시킬 수 있다. 여기서, 제1 도전형 영역이 p형을 가지고 제2 도전형 영역이 n형을 가지면, 별도의 공정 추가 또는 별도의 장비 추가 없이 제1 및 제2 도전형 불순물의 특성을 이용하여 제1 및 제2 도전형 영역의 경계 영역의 폭를 쉽게 조절할 수 있다. 이와 같이 제1 및 제2 도전형 영역를 최대화하고, 특히 제1 도전형 영역의 크기를 좀더 많이 증가시키는 것에 의하여, 태양 전지의 효율을 향상할 수 있다.
상술한 제1 및 제2 도전형 영역은 이온 주입법에 의하여 쉽게 형성될 수 있으며 그 폭 또한 쉽게 조절될 수 있다. 이에 따라 본 실시예에 따른 제조 방법에 의하면 개선된 구조의 태양 전지를 간단하고 쉬운 방법에 의하여 제조할 수 있다.
도 1은 본 발명의 실시예에 따른 태양 전지의 단면도이다.
도 2는 도 1에 도시한 태양 전지의 부분 후면 평면도이다.
도 3은 본 발명의 다른 실시예에 따른 태양 전지의 부분 후면 평면도이다.
도 4는 본 발명의 또 다른 실시예에 따른 태양 전지의 단면도이다.
도 5는 본 발명의 또 다른 실시예에 따른 태양 전지의 단면도이다.
도 6a 내지 도 6i는 본 발명의 일 실시예에 따른 태양 전지의 제조 방법을 도시한 단면도들이다.
도 7a 내지 도 7f는 본 발명의 다른 실시예에 따른 태양 전지의 제조 방법을 도시한 단면도들이다.
도 8a 내지 도 8f는 본 발명의 다른 실시예에 따른 태양 전지의 제조 방법을 도시한 단면도들이다.
도 9는 도 8b에 도시한 공정의 변형예이다.
도 10은 본 발명의 또 다른 실시예에 따른 태양 전지의 단면도이다.
이하에서는 첨부한 도면을 참조하여 본 발명의 실시예를 상세하게 설명한다. 그러나 본 발명이 이러한 실시예에 한정되는 것은 아니며 다양한 형태로 변형될 수 있음은 물론이다.
도면에서는 본 발명을 명확하고 간략하게 설명하기 위하여 설명과 관계 없는 부분의 도시를 생략하였으며, 명세서 전체를 통하여 동일 또는 극히 유사한 부분에 대해서는 동일한 도면 참조부호를 사용한다. 그리고 도면에서는 설명을 좀더 명확하게 하기 위하여 두께, 넓이 등을 확대 또는 축소하여 도시하였는바, 본 발명의 두께, 넓이 등은 도면에 도시된 바에 한정되지 않는다.
그리고 명세서 전체에서 어떠한 부분이 다른 부분을 "포함"한다고 할 때, 특별히 반대되는 기재가 없는 한 다른 부분을 배제하는 것이 아니며 다른 부분을 더 포함할 수 있다. 또한, 층, 막, 영역, 판 등의 부분이 다른 부분 "위에" 있다고 할 때, 이는 다른 부분 "바로 위에" 있는 경우뿐 아니라 그 중간에 다른 부분이 위치하는 경우도 포함한다. 층, 막, 영역, 판 등의 부분이 다른 부분 "바로 위에" 있다고 할 때에는 중간에 다른 부분이 위치하지 않는 것을 의미한다.
이하, 첨부한 도면을 참조하여 본 발명의 실시예에 따른 태양 전지 및 이의 제조 방법을 상세하게 설명한다.
도 1은 본 발명의 실시예에 따른 태양 전지의 단면도이고, 도 2는 도 1에 도시한 태양 전지의 부분 후면 평면도이다.
도 1 및 도 2를 참조하면, 본 실시예에 따른 태양 전지(100)는, 베이스 영역(110)을 포함하는 반도체 기판(10)과, 반도체 기판(10)의 일면(일 예로, 반도체 기판(10)의 후면) 쪽에 위치하는 터널링층(20)과, 터널링층(20) 위에 위치하는 도전형 영역(32, 34)과, 도전형 영역(32, 34)에 연결되는 전극(42, 44)을 포함한다. 그리고 태양 전지(100)는 패시베이션막(24), 반사 방지막(26), 절연층(또는 후면 패시베이션막)(40) 등을 더 포함할 수 있다. 이를 좀더 상세하게 설명한다.
반도체 기판(10)은 제2 도전형 도펀트를 상대적으로 낮은 도핑 농도로 포함하는 베이스 영역(110)을 포함할 수 있다. 본 실시예의 베이스 영역(110)은 제2 도전형 도펀트를 포함하는 결정질(단결정 또는 다결정) 실리콘을 포함할 수 있다. 일 예로, 베이스 영역(110)은 제2 도전형 도펀트를 포함하는 단결정 실리콘 기판(일 예로, 단결정 실리콘 웨이퍼)으로 구성될 수 있다. 그리고 제2 도전형 도펀트는 n형 또는 p형일 수 있다. n형 도펀트로는 인(P), 비소(As), 비스무스(Bi), 안티몬(Sb) 등의 5족 원소를 사용할 수 있고, p형 도펀트로는 보론(B), 알루미늄(Al), 갈륨(Ga), 인듐(In) 등의 3족 원소를 사용할 수 있다. 일 예로, 베이스 영역(110)이 n형을 가지면 베이스 영역(110)과 광전 변환에 의하여 캐리어를 형성하는 접합(일 예로, 터널링층(20)을 사이에 둔 pn 접합)을 형성하는 p형의 제1 도전형 영역(32)을 넓게 형성하여 광전 변환 면적을 증가시킬 수 있다. 또한, 이 경우에는 넓은 면적을 가지는 제1 도전형 영역(32)이 이동 속도가 상대적으로 느린 정공을 효과적으로 수집하여 광전 변환 효율 향상에 좀더 기여할 수 있다. 그러나 본 발명이 이에 한정되는 것은 아니다.
그리고 반도체 기판(10)은 전면 쪽에 위치하는 전면 전계 영역(120)을 포함할 수 있다. 전면 전계 영역(120)은 베이스 영역(110)과 동일한 도전형을 가지면서 베이스 영역(110)보다 높은 도핑 농도를 가질 수 있다.
본 실시예에서는 전면 전계 영역(120)이 반도체 기판(10)에 제2 도전형 도펀트를 상대적으로 높은 도핑 농도로 도핑하여 형성된 도핑 영역으로 구성된 것을 예시하였다. 이에 따라 전면 전계 영역(120)이 제2 도전형을 가지는 결정질(단결정 또는 다결정) 반도체를 포함하여 반도체 기판(10)을 구성하게 된다. 일 예로, 전면 전계 영역(120)은 제2 도전형을 가지는 단결정 반도체 기판(일 예로, 단결정 실리콘 웨이퍼 기판)의 일부분으로 구성될 수 있다. 그러나 본 발명이 이에 한정되는 것은 아니다. 따라서 반도체 기판(10)과 다른 별개의 반도체층(예를 들어, 비정질 반도체층, 미세 결정 반도체층, 또는 다결정 반도체층)에 제2 도전형 도펀트를 도핑하여 전면 전계 영역(120)을 형성할 수도 있다. 또는, 전면 전계 영역(120)이 반도체 기판(10)에 인접하여 형성된 층(예를 들어, 패시베이션막(24) 및/또는 반사 방지막(26))의 고정 전하에 의하여 도핑된 것과 유사한 역할을 하는 전계 영역으로 구성될 수도 있다. 그 외의 다양한 방법에 의하여 다양한 구조의 전면 전계 영역(120)을 형성할 수 있다.
본 실시예에서 반도체 기판(10)의 전면은 텍스쳐링(texturing)되어 피라미드 등의 형태의 요철을 가질 수 있다. 이와 같은 텍스쳐링에 의해 반도체 기판(10)의 전면 등에 요철이 형성되면, 반도체 기판(10)의 전면을 통하여 입사되는 광의 반사율을 낮출 수 있다. 따라서 베이스 영역(110)과 제1 도전형 영역(32)에 의하여 형성된 pn 접합까지 도달하는 광의 양을 증가시킬 수 있어, 광 손실을 최소화할 수 있다.
그리고 반도체 기판(10)의 후면은 경면 연마 등에 의하여 전면보다 낮은 표면 거칠기를 가지는 상대적으로 매끈하고 평탄한 면으로 이루어질 수 있다. 본 실시예와 같이 반도체 기판(10)의 후면 쪽에 제1 및 제2 도전형 영역(32, 34)이 함께 형성되는 경우에는 반도체 기판(10)의 후면의 특성에 따라 태양 전지(100)의 특성이 크게 달라질 수 있기 때문이다. 이에 따라 반도체 기판(10)의 후면에는 텍스쳐링에 의한 요철을 형성하지 않아 패시베이션 특성을 향상할 수 있고, 이에 의하여 태양 전지(100)의 특성을 향상할 수 있다. 그러나 본 발명이 이에 한정되는 것은 아니며, 경우에 따라 반도체 기판(10)의 후면에 텍스쳐링에 의한 요철을 형성할 수도 있다. 그 외의 다양한 변형도 가능하다.
반도체 기판(10)의 후면 위에는 터널링층(20)이 형성된다. 터널링층(20)에 의하여 반도체 기판(10)의 후면의 계면 특성을 향상할 수 있으며 광전 변환에 의하여 생성된 캐리어가 터널링 효과에 의하여 원활하게 전달되도록 한다. 이러한 터널링층(20)은 캐리어가 터널링 될 수 있는 다양한 물질을 포함할 수 있는데, 일례로, 산화물, 질화물, 반도체, 전도성 고분자 등을 포함할 수 있다. 예를 들어, 터널링층(20)은 실리콘 산화물, 실리콘 질화물, 실리콘 산화 질화물, 진성 비정질 실리콘, 진성 다결정 실리콘 등을 포함할 수 있다. 이때, 터널링층(20)은 반도체 기판(10)의 후면에 전체적으로 형성될 수 있다. 이에 따라 반도체 기판(10)의 후면을 전체적으로 패시베이션할 수 있고, 별도의 패터닝 없이 쉽게 형성될 수 있다.
터널링 효과를 충분하게 구현할 수 있도록 터널링층(20)의 두께(T1)는 절연층(40)의 두께보다 작을 수 있다. 일 예로, 터널링층(20)의 두께(T1)가 10nm 이하일 수 있고, 0.5nm 내지 10nm(좀더 구체적으로는, 0.5nm 내지 5nm, 일 예로, 1nm 내지 4nm)일 수 있다. 터널링층(20)의 두께(T1)가 10nm를 초과하면 터널링이 원할하게 일어나지 않아 태양 전지(100)가 작동하지 않을 수 있고, 터널링층(20)의 두께(T1)가 0.5nm 미만이면 원하는 품질의 터널링층(20)을 형성하기에 어려움이 있을 수 있다. 터널링 효과를 좀더 향상하기 위해서는 터널링층(20)의 두께(T1)가 0.5nm 내지 5nm(좀더 구체적으로 1nm 내지 4nm)일 수 있다. 그러나 본 발명이 이에 한정되는 것은 아니며 터널링층(20)의 두께(T1)가 다양한 값을 가질 수 있다.
터널링층(20) 위에는 도전형 영역(32, 34)이 위치할 수 있다. 좀더 구체적으로, 도전형 영역(32, 34)은 제1 도전형 도펀트를 가져 제1 도전형을 나타내는 제1 도전형 영역(32)과, 제2 도전형 도펀트를 가져 제2 도전형을 나타내는 제2 도전형 영역(34)을 포함할 수 있다. 그리고 제1 도전형 영역(32)과 제2 도전형 영역(34) 사이에 배리어 영역(36)이 위치할 수 있다.
제1 도전형 영역(32)은 베이스 영역(110)과 터널링층(20)을 사이에 두고 pn 접합(또는 pn 터널 접합)을 형성하여 광전 변환에 의하여 캐리어를 생성하는 에미터 영역을 구성한다.
이때, 제1 도전형 영역(32)은 베이스 영역(110)과 반대되는 제1 도전형 도펀트를 포함하는 반도체(일례로, 실리콘)를 포함할 수 있다. 본 실시예에서는 제1 도전형 영역(32)이 반도체 기판(10) 위(좀더 명확하게는, 터널링층(20) 위)에서 반도체 기판(10)과 별개로 형성되며 제1 도전형 도펀트가 도핑된 반도체층으로 구성된다. 이에 따라 제1 도전형 영역(32)은 반도체 기판(10) 상에 쉽게 형성될 수 있도록 반도체 기판(10)과 다른 결정 구조를 가지는 반도체층으로 구성될 수 있다. 예를 들어, 제1 도전형 영역(32)은 증착 등의 다양한 방법에 의하여 쉽게 제조될 수 있는 비정질 반도체, 미세 결정 반도체, 또는 다결정 반도체(일 예로, 비정질 실리콘, 미세 결정 실리콘, 또는 다결정 실리콘) 등에 제1 도전형 도펀트를 도핑하여 형성될 수 있다. 제1 도전형 도펀트는 반도체층을 형성한 후에 다양한 도핑 방법에 의하여 반도체층에 포함될 수도 있다.
이때, 제1 도전형 도펀트는 베이스 영역(110)과 반대되는 도전형을 나타낼 수 있는 도펀트이면 족하다. 즉, 제1 도전형 도펀트가 p형일 경우에는 보론(B), 알루미늄(Al), 갈륨(Ga), 인듐(In) 등의 3족 원소를 사용할 수 있다. 제1 도전형 도펀트가 n형일 경우에는 인(P), 비소(As), 비스무스(Bi), 안티몬(Sb) 등의 5족 원소를 사용할 수 있다.
제2 도전형 영역(34)은 후면 전계(back surface field)를 형성하여 반도체 기판(10)의 표면(좀더 정확하게는, 반도체 기판(10)의 후면)에서 재결합에 의하여 캐리어가 손실되는 것을 방지하는 후면 전계 영역을 구성한다.
이때, 제2 도전형 영역(34)은 베이스 영역(110)과 동일한 제2 도전형 도펀트를 포함하는 반도체(일례로, 실리콘)을 포함할 수 있다. 본 실시예에서는 제2 도전형 영역(34)이 반도체 기판(10) 위(좀더 명확하게는, 터널링층(20) 위)에서 반도체 기판(10)과 별개로 형성되며 제2 도전형 도펀트가 도핑된 반도체층으로 구성된다. 이에 따라 제2 도전형 영역(34)은 반도체 기판(10) 상에 쉽게 형성될 수 있도록 반도체 기판(10)과 다른 결정 구조를 가지는 반도체층으로 구성될 수 있다. 예를 들어, 제2 도전형 영역(34)은 증착 등의 다양한 방법에 의하여 쉽게 제조될 수 있는 비정질 반도체, 미세 결정 반도체, 또는 다결정 반도체(일 예로, 비정질 실리콘, 미세 결정 실리콘, 또는 다결정 실리콘) 등에 제2 도전형 도펀트를 도핑하여 형성될 수 있다. 제2 도전형 도펀트는 반도체층을 형성한 후에 다양한 도핑 방법에 의하여 반도체층에 포함될 수도 있다.
이때, 제2 도전형 도펀트는 베이스 영역(110)과 동일한 도전형을 나타낼 수 있는 도펀트이면 족하다. 즉, 제2 도전형 도펀트가 n형일 경우에는 인(P), 비소(As), 비스무스(Bi), 안티몬(Sb) 등의 5족 원소를 사용할 수 있다. 제2 도전형 도펀트가 p형일 경우에는 보론(B), 알루미늄(Al), 갈륨(Ga), 인듐(In) 등의 3족 원소를 사용할 수 있다.
그리고 제1 도전형 영역(32)과 제2 도전형 영역(34) 사이에 배리어 영역(36)이 위치하여 제1 도전형 영역(32)과 제2 도전형 영역(34)을 서로 이격시킨다. 제1 도전형 영역(32)과 제2 도전형 영역(34)이 서로 접촉하는 경우에는 션트(shunt)가 발생하여 태양 전지(100)의 성능을 저하시킬 수 있다. 이에 따라 본 실시예에서는 제1 도전형 영역(32)과 제2 도전형 영역(34) 사이에 배리어 영역(36)을 위치시켜 불필요한 션트를 방지할 수 있다.
배리어 영역(36)은 제1 도전형 영역(32)과 제2 도전형 영역(34) 사이에서 이들을 실질적으로 절연할 수 있는 다양한 물질을 포함할 수 있다. 즉, 배리어 영역(36)으로 도핑되지 않은(즉, 언도프트) 절연 물질(일례로, 산화물, 질화물) 등을 사용할 수 있다. 또는, 배리어 영역(36)이 진성(intrinsic) 반도체를 포함하는 진성 영역으로 구성될 수도 있다. 이때, 제1 도전형 영역(32) 및 제2 도전형 영역(34)과 배리어 영역(36)이 동일 평면 상에서 형성되며 실질적으로 동일한 두께를 가지며 동일한 반도체(일례로, 비정질 실리콘, 미세 결정 실리콘, 다결정 실리콘)로 구성되되, 실질적으로 도펀트를 포함하지 않을 수 있다. 일 예로, 반도체 물질을 포함하는 반도체층을 형성한 다음, 반도체층의 일부 영역에 제1 도전형 도펀트를 도핑하여 제1 도전형 영역(32)을 형성하고 다른 영역 중 일부에 제2 도전형 도펀트를 도핑하여 제2 도전형 영역(34)을 형성하면, 제1 도전형 영역(32) 및 제2 도전형 영역(34)이 형성되지 않은 영역이 배리어 영역(36)을 구성하게 될 수 있다. 이에 의하면 제1 도전형 영역(32) 및 제2 도전형 영역(34) 및 배리어 영역(36)의 제조 방법을 단순화할 수 있다.
일 예로, 배리어 영역(36)의 폭(또는 제1 도전형 영역(32)과 제2 도전형 영역(34) 사이의 거리)(W)은 1um 내지 100um의 폭을 가질 수 있다. 배리어 영역(36)의 폭이 1um 미만인 것은 제조 공정 상 제조가 어려울 수 있고 션트를 방지하는 효과가 충분하지 않을 수 있다. 배리어 영역(36)의 폭이 100um를 초과하면 배리어 영역(36)의 면적이 커져서 제1 및 제2 도전형 영역(32, 34)의 면적이 줄어들고 이에 따라 태양 전지(100)의 효율이 저하될 수 있다. 그러나 본 발명이 이에 한정되는 것은 아니며 배리어 영역(36)의 폭(W)이 다양한 값을 가질 수 있다.
그러나 본 발명이 이에 한정되는 것은 아니다. 따라서, 배리어 영역(36)을 제1 도전형 영역(32) 및 제2 도전형 영역(34)과 별도로 형성한 경우에는 배리어 영역(36)의 두께가 제1 도전형 영역(32) 및 제2 도전형 영역(34)과 다를 수 있다. 일례로, 제1 도전형 영역(32) 및 제2 도전형 영역(34)의 쇼트를 좀더 효과적으로 막기 위하여 배리어 영역(36)이 제1 도전형 영역(32) 및 제2 도전형 영역(34)보다 더 두꺼운 두께를 가질 수도 있다. 또는, 배리어 영역(36)을 형성하기 위한 원료를 절감하기 위하여 배리어 영역(36)의 두께를 제1 도전형 영역(32) 및 제2 도전형 영역(34)의 두께보다 작게 할 수도 있다. 이외 다양한 변형이 가능함은 물론이다. 또한, 배리어 영역(36)의 기본 구성 물질이 제1 도전형 영역(32) 및 제2 도전형 영역(34)과 다른 물질을 포함할 수도 있다. 또는, 배리어 영역(36)이 제1 도전형 영역(32) 및 제2 도전형 영역(34) 사이에 위치한 빈 공간(예를 들어, 트렌치)으로 구성될 수도 있다.
그리고 배리어 영역(36)이 제1 도전형 영역(32) 및 제2 도전형 영역(34)의 경계의 일부만을 이격시키도록 형성될 수도 있다. 이에 의하면 제1 도전형 영역(32) 및 제2 도전형 영역(34)의 경계의 다른 일부는 서로 접촉할 수도 있다. 또한, 배리어 영역(36)이 반드시 구비되어야 하는 것은 아니며, 제1 도전형 영역(32) 및 제2 도전형 영역(34)(특히 제1 도전형 영역(32)의 제1 경계 영역(32a)과, 제2 도전형 영역(34)의 제2 경계 영역(32a))이 전체적으로 접촉하여 형성되는 것도 가능하다. 그 외의 다양한 변형이 가능하다.
본 실시예에서 베이스 영역(110)과 동일한 도전형을 가지는 제2 도전형 영역(34)의 면적보다 베이스 영역(110)과 다른 도전형을 가지는 제1 도전형 영역(32)의 면적을 넓게 형성할 수 있다. 이에 의하여 베이스 영역(110)과 제1 도전형 영역(32)의 사이에서 터널링층(20)을 통하여 형성되는 pn 접합을 좀더 넓게 형성할 수 있다. 이때, 베이스 영역(110) 및 제2 도전형 영역(34)이 n형의 도전형을 가지고 제1 도전형 영역(32)이 p형의 도전형을 가질 경우에, 넓게 형성된 제1 도전형 영역(32)에 의하여 이동 속도가 상대적으로 느린 정공을 효과적으로 수집할 수 있다. 이러한 제1 도전형 영역(32) 및 제2 도전형 영역(34) 및 배리어 영역(36)의 평면 구조는 추후에 도 2를 참조하여 좀더 상세하게 설명한다.
본 실시예에 따른 제1 및 제2 도전형 영역(32, 34)을 좀더 상세하게 설명한다. 도 1의 확대원에는 제1 및 제2 도전형 영역(32, 34)의 해당 부분에서 도핑 농도의 변화를 개략적으로 도시하였다.
본 실시예의 제1 도전형 영역(32)은, 실질적으로 균일한 도핑 농도를 가지는 제1 기본 영역(32a)과, 제1 기본 영역(32a)의 가장자리에 위치하여 도핑 농도가 변화하는 제1 경계 영역(32b)이 위치하게 된다. 일 예로, 제1 경계 영역(32b)은 제1 기본 영역(32a)을 구성하는 가장자리를 따라 형성될 수 있다.
제1 기본 영역(32a)은 일정 패턴의 개구부를 가지는 마스크를 통과하여 제1 도전형 불순물에 의하여 도핑이 이루어져서 실질적으로 균일한 도핑 농도를 가지는 영역이다. 제1 경계 영역(32b)은 마스크의 개구부의 경계 부분에 대응하거나 개구부가 형성되지 않은 부분에 대응하여 제1 도전형 불순물의 도핑양이 적거나 없는 영역이 추후에 열처리 등에 의하여 제1 도전형 불순물이 확산되어 형성되는 영역이다.
제1 기본 영역(32a)의 도핑 농도(일 예로, 제1 기본 영역(32a)의 평균 도핑 농도)를 제1 농도라고 할 때, 제1 경계 영역(32b)은 도핑 농도가 제1 농도부터 대략 0까지 변화하는 영역을 의미한다. 일례로, 제1 경계 영역(32b)은 제1 기본 영역(32a)에서 멀어질수록 도핑 농도가 점진적으로 줄어들 수 있다. 이때, 제1 경계 영역(32a)에서는 도핑 농도가 선형으로(즉, 균일한 기울기를 가지면서) 변화될 수 있다. 그러나 본 발명이 이에 한정되는 것은 아니며 다양한 형태로 도핑 농도가 변화할 수 있다.
이때, 제1 경계 영역(32b)의 시점과 종점은 도핑 프로파일 등을 참조하여 도핑 농도가 변화한다고 판단할 수 있는 부분을 기준으로 할 수 있다. 일 예로, 제1 기본 영역(32a)으로부터 외부로 향하면서 도핑 농도가 제1 농도보다 10% 이상 저하된 처음 지점을 제1 경계 영역(32b)의 시점으로 볼 수 있고, 제1 기본 영역(32a)으로부터 외부로 향하면서 도핑 농도가 대략 0에 해당하는 처음 지점을 제1 경계 영역(32b)의 종점으로 볼 수 있다. 그러나 본 발명이 이에 한정되는 것은 아니며 제1 경계 영역(32b)을 정하는 기준 등은 다양하게 변형될 수 있다.
본 실시예의 제2 도전형 영역(34)은, 실질적으로 균일한 도핑 농도를 가지는 제2 기본 영역(34a)과, 제2 기본 영역(34a)의 가장자리에 위치하여 도핑 농도가 변화하는 제2 경계 영역(34b)이 위치하게 된다. 일 예로, 제2 경계 영역(34b)은 제2 기본 영역(34a)을 구성하는 가장자리를 따라 형성될 수 있다.
제2 기본 영역(34a)은 일정 패턴의 개구부를 가지는 마스크를 통과하여 제2 도전형 불순물에 의하여 도핑이 이루어져서 실질적으로 균일한 도핑 농도를 가지는 영역이다. 제2 경계 영역(34b)은 마스크의 개구부의 경계 부분에 대응하거나 개구부가 형성되지 않은 부분에 대응하여 제2 도전형 불순물의 도핑양이 적거나 없는 영역이 추후에 열처리 등에 의하여 제2 도전형 불순물이 확산되어 형성되는 영역이다.
제2 기본 영역(34a)의 도핑 농도(일 예로, 제2 기본 영역(34a)의 평균 도핑 농도)를 제2 농도라고 할 때, 제2 경계 영역(34b)은 도핑 농도가 제2 농도부터 대략 0까지 변화하는 영역이다. 일례로, 제2 경계 영역(34b)은 제2 기본 영역(34a)에서 멀어질수록 도핑 농도가 점진적으로 줄어들 수 있다. 이때, 제2 경계 영역(34a)에서는 도핑 농도가 선형으로(즉, 균일한 기울기를 가지면서) 변화될 수 있다. 그러나 본 발명이 이에 한정되는 것은 아니며 다양한 형태로 도핑 농도가 변화할 수 있다.
이때, 제2 경계 영역(34b)의 시점과 종점은 도핑 프로파일 등을 참조하여 도핑 농도가 변화한다고 판단할 수 있는 부분을 기준으로 할 수 있다. 일 예로, 제2 기본 영역(34a)으로부터 외부로 향하면서 도핑 농도가 제2 농도보다 10% 이상 저하된 처음 지점을 제2 경계 영역(34b)의 시점으로 볼 수 있고, 제2 기본 영역(34a)으로부터 외부로 향하면서 도핑 농도가 대략 0에 해당하는 처음 지점을 제2 경계 영역(34b)의 종점으로 볼 수 있다. 그러나 본 발명이 이에 한정되는 것은 아니며 제2 경계 영역(34b)을 정하는 기준 등은 다양하게 변형될 수 있다.
여기서, 제1 및 제2 경계 영역(32b, 34b)은 마스크의 개구부에 의하여 정의된 영역 이외의 영역에 형성되는 것이므로, 제1 및 제2 경계 영역(32b, 34b)을 구비하게 되면 마스크의 개구부보다 제1 및 제2 경계 영역(32b, 34b)에 해당하는 만큼 제1 및 제2 도전형 영역(32, 34)을 크게 형성할 수 있게 된다. 이에 따라 마스크의 개구부의 크기를 증가시키는 데 한계가 있는 경우에도 제1 및 제2 경계 영역(32b, 34b)을 형성하는 것에 의하여 종래보다 큰 제1 및 제2 도전형 영역(32, 34)을 형성할 수 있다. 이에 의하여 제1 도전형 영역(32)과 제2 도전형 영역(34) 사이(좀더 상세하게는, 제1 경계 영역(32b)과 제2 경계 영역(34b) 사이에 위치하는 배리어 영역(36)의 크기)를 좀더 줄일 수 있다. 배리어 영역(36)은 제1 도전형 영역(32)과 제2 도전형 영역(34)의 불필요한 션트 등을 방지하는 역할을 하지만, 넓게 형성될 경우 광전 변환에 관여하는 영역의 면적을 줄일 수 있다. 따라서, 배리어 영역(36)은 최대한 작은 폭을 가지면서 제1 도전형 영역(32)과 제2 도전형 영역(34) 사이에 위치하는 것이 좋다. 본 실시예와 같이 제1 및 제2 기본 영역(32a, 32b) 각각의 외측(또는 주변부)으로 제1 경계 영역(32b) 및 제2 경계 영역(34b)을 형성하면 제1 및 제2 경계 영역(32b, 34b)에 해당하는 만큼 배리어 영역(36)의 폭을 줄일 수 있고 이에 해당하는 만큼 광전 변환에 관여하는 제1 및 제2 도전형 영역(32, 34)의 면적을 증가시킬 수 있다. 이에 따라 태양 전지(100)의 효율 향상에 기여할 수 있다.
이러한 제1 및 제2 경계 영역(32b, 34b)은 제1 및 제2 도전형 영역(32, 34)을 형성하는 도핑 공정에서 제1 및 제2 도전형 불순물을 이온 주입법(ion implantation)에 의하여 도핑하는 것에 의하여 형성될 수 있다. 열 확산법 또는 별도로 형성된 불순물층을 이용하는 확산법에서는 열처리 시 제1 또는 제2 도전형 불순물이 무한으로 공급되는 시스템이므로 측면으로도 확산이 활발하게 일어나게 되므로, 제1 및 제2 경계 영역(32b, 34b)이 형성되기 어렵거나, 제1 및 제2 경계 영역(32b, 34b)의 폭을 제어하는 것이 어려울 수 있다. 반면, 이온 주입법은 이온 주입으로 제1 또는 제2 도전형 불순물을 이온 주입한 다음, 주입된 불순물을 활성화 열처리에 의하여 확산시키는 것이므로 제1 또는 제2 도전형 불순물의 확산을 제어하여 제1 및 제2 경계 영역(32b, 34b)을 형성하고 이들의 폭을 제어하기가 쉽다. 이에 따라 본 실시예에 따른 제1 및 제2 경계 영역(32b, 34b)은 이온 주입법에 의하여 형성될 수 있다. 이에 대해서는 추후에 도 6a 내지 도 6i 등을 통하여 좀더 상세하게 설명한다. 그러나 본 발명이 이에 한정되는 것은 아니며, 열 확산법 또는 불순물층을 이용한 방법 등에 의해서도 제1 및 제2 경계 영역(32b, 34b)을 형성할 수도 있다.
본 실시예에서 제1 경계 영역(32b)의 폭(W1)과 제2 경계 영역(34b)의 폭(W2)이 서로 다를 수 있다. 일 예로, 제1 경계 영역(32b)의 폭(W1)이 제2 경계 영역(34b)의 폭(W2)이 더 클 수 있다. 이와 같이 베이스 영역(110)과 반대되는 제1 도전형을 가지는 제1 도전형 영역(32)의 제1 경계 영역(32b)의 폭(W1)을, 베이스 영역(110)과 같은 제2 도전형을 가지는 제2 경계 영역(34b)의 폭(W2)보다 크게 하는 것에 의하여, 에미터 영역으로 기능하는 제1 도전형 영역(32)의 크기를 좀더 크게 할 수 있다. 이에 따라 pn 접합을 구성하는 제1 도전형 영역(32)의 크기를 최대화하여 태양 전지(100)의 효율 향상을 도모할 수 있다.
일 예로, 제1 경계 영역(32b)의 폭(W1)이 제2 경계 영역(34b)의 폭(W2)의 2배 이상일 수 있다. 제1 경계 영역(32b)의 폭(W1)이 제2 경계 영역(34b)의 폭(W2)의 2배 이상이면, 제1 도전형 영역(32)의 크기를 증가시키고 배리어 영역(36)의 폭을 줄이는 효과가 크게 발휘될 수 있다. 이때, 제1 경계 영역(32b)의 폭(W1)이 제2 경계 영역(34b)의 폭(W2)의 배수의 상한은 크게 한정되지 않는다. 다만, 제1 경계 영역(32b)의 폭(W1)을 제2 경계 영역(34b)의 폭(W2)의 4배를 초과하여 형성하는 것은 제조 공정 상 어려움이 잇으므로, 제1 경계 영역(32b)의 폭(W1)이 제2 경계 영역(34b)의 폭(W2)의 2배 내지 4배일 수 있다.
이때, 제1 경계 영역(32b)을 포함하는 제1 도전형 영역(32)이 p형을 가지고, 제2 경계 영역(34b)을 포함하는 제2 도전형 영역(34)이 n형을 가지면, 별도의 공정 추가 또는 추가 장비 사용 없이 제1 및 제2 도전형 불순물의 특성을 이용하여 제1 경계 영역(32b)의 폭을 제2 경계 영역(34b)의 폭보다 크게 할 수 있다. 예를 들어, 제1 도전형 불순물로 보론(B)을 사용하고 제2 도전형 불순물로 인(P)를 사용하면, 보론은 원자 크기가 작고 중량이 작아 상대적으로 긴 확산 거리를 가지는 반면, 인은 원자 크기가 크고 중량이 커서 상대적으로 짧은 확산 거리를 가지게 된다. 이에 의하여 제1 경계 영역(32b)이 제2 경계 영역(34b)보다 상대적으로 더 큰 폭을 가지면서 형성될 수 있다. 그러나 본 발명이 이에 한정되는 것은 아니며, 다른 방법으로 제1 경계 영역(32b)의 폭(W1)을 제2 경계 영역(34b)의 폭(W2)보다 크게 할 수 있음은 물론이다.
본 실시예에서는 도전형 영역(32, 34)이 터널링층(20)을 사이에 두고 반도체 기판(10)의 후면 위에 위치하는 것을 예시하였다. 그러나 본 발명이 이에 한정되는 것은 아니며, 터널링층(20)이 구비되지 않고 도전형 영역(32, 34)이 반도체 기판(10)에 도펀트를 도핑하여 형성된 도핑 영역으로 구성되는 것도 가능하다. 즉, 도전형 영역(32, 34)이 반도체 기판(10)의 일부를 구성하는 단결정 반도체 구조의 도핑 영역으로 구성될 수도 있다. 이러한 구조에 대해서는 추후에 도 4를 참조하여 좀더 상세하게 설명한다. 그 외의 다양한 방법에 의하여 도전형 영역(32, 34)이 형성될 수 있다.
제1 도전형 영역(32) 및 제2 도전형 영역(34)과 배리어 영역(36) 위에 절연층(40)이 형성될 수 있다. 절연층(40)은 제1 도전형 영역(32) 및 제2 도전형 영역(34)이 연결되어야 하지 않을 전극(즉, 제1 도전형 영역(32)의 경우에는 제2 전극(44), 제2 도전형 영역(34)의 경우에는 제1 전극(42))과 연결되는 것을 방지하고, 제1 도전형 영역(32) 및 제2 도전형 영역(34)을 패시베이션하는 효과를 가질 수도 있다. 절연층(40)은 제1 도전형 영역(32)을 노출하는 제1 개구부(402)와, 제2 도전형 영역(34)을 노출하는 제2 개구부(404)를 구비한다.
이러한 절연층(40)은 터널링층(20)과 같거나 그보다 두꺼운 두께로 형성될 수 있다. 이에 의하여 절연 특성 및 패시베이션 특성을 향상할 수 있다. 절연층(40)은 다양한 절연 물질(예를 들어, 산화물, 질화물 등)으로 이루어질 수 있다. 일례로, 절연층(40)은 실리콘 질화막, 수소를 포함한 실리콘 질화막, 실리콘 산화막, 실리콘 산화 질화막, Al2O3, MgF2, ZnS, TiO2 및 CeO2로 이루어진 군에서 선택된 어느 하나의 단일막 또는 2개 이상의 막이 조합된 다층막 구조를 가질 수 있다. 그러나 본 발명이 이에 한정되는 것은 아니며 절연층(40)이 다양한 물질을 포함할 수 있음은 물론이다.
반도체 기판(10)의 후면에 위치하는 전극(42, 44)은, 제1 도전형 영역(32)에 전기적 및 물리적으로 연결되는 제1 전극(42)과, 제2 도전형 영역(34)에 전기적 및 물리적으로 연결되는 제2 전극(44)을 포함한다.
이때, 제1 전극(42)은 절연층(40)의 제1 개구부(402)를 통하여 제1 도전형 영역(32)에 연결되고, 제2 전극(44)은 절연층(40)의 제2 개구부(404)를 통하여 제2 도전형 영역(34)에 연결된다. 이러한 제1 및 제2 전극(42, 44)으로는 다양한 금속 물질을 포함할 수 있다. 그리고 제1 및 제2 전극(42, 44)은 서로 전기적으로 연결되지 않으면서 제1 도전형 영역(32) 및 제2 도전형 영역(34)에 각기 연결되어 생성된 캐리어를 수집하여 외부로 전달할 수 있는 다양한 평면 형상을 가질 수 있다. 즉, 본 발명이 제1 및 제2 전극(42, 44)의 평면 형상에 한정되는 것은 아니다.
이하에서는 도 2를 참조하여, 제1 도전형 영역(32) 및 제2 도전형 영역(34), 배리어 영역(36), 그리고 제1 및 제2 전극(42, 44)의 평면 형상을 상세하게 설명한다.
도 2를 참조하면, 본 실시예에서는, 제1 도전형 영역(32)과 제2 도전형 영역(34)은 각기 스트라이프 형상을 이루도록 길게 형성되면서, 길이 방향과 교차하는 방향에서 서로 교번하여 위치하고 있다. 제1 도전형 영역(32)과 제2 도전형 영역(34) 사이에 이들을 이격하는 배리어 영역(36)이 위치할 수 있다. 도면에 도시하지는 않았지만, 서로 이격된 복수의 제1 도전형 영역(32)이 일측 가장자리에서 서로 연결될 수 있고, 서로 이격된 복수의 제2 도전형 영역(34)이 타측 가장자리에서 서로 연결될 수 있다. 그러나 본 발명이 이에 한정되는 것은 아니다. 본 실시예에서 제1 경계 영역(32b)은 제1 기본 영역(32a)의 양측에 각기 위치할 수 있고, 제2 경계 영역(34b)은 제2 기본 영역(34b)의 양측에 각기 위치할 수 있다.
이때, 제1 도전형 영역(32)의 면적이 제2 도전형 영역(34)의 면적보다 클 수 있다. 일례로, 제1 도전형 영역(32) 및 제2 도전형 영역(34)의 면적은 이들의 폭을 다르게 하는 것에 의하여 조절될 수 있다. 즉, 제1 도전형 영역(32)의 폭(W3)이 제2 도전형 영역(34)의 폭(W4)보다 클 수 있다. 이에 의하여 에미터 영역을 구성하는 제1 도전형 영역(32)의 면적을 충분하게 형성하여 광전 변환이 넓은 영역에서 일어나도록 할 수 있다. 이때, 제1 도전형 영역(32)이 p형을 가질 경우에 제1 도전형 영역(32)의 면적을 충분하게 확보하여 이동 속도가 상대적으로 느린 정공을 효과적으로 수집할 수 있다.
그리고 제1 전극(42)이 제1 도전형 영역(32)에 대응하여 스트라이프 형상으로 형성되고, 제2 전극(44)이 제2 도전형 영역(34)에 대응하여 스트라이프 형상으로 형성될 수 있다. 제1 및 제2 개구부(도 1의 참조부호 402, 404, 이하 동일) 각각이 제1 및 제2 전극(42, 44)에 대응하여 제1 및 제2 전극(42, 44)의 전체 면적에 형성될 수도 있다. 이에 의하면 제1 및 제2 전극(42, 44)과 제1 도전형 영역(32) 및 제2 도전형 영역(34)의 접촉 면적을 최대화하여 캐리어 수집 효율을 향상할 수 있다. 그러나 본 발명이 이에 한정되는 것은 아니다. 제1 및 제2 개구부(402, 404)가 제1 및 제2 전극(42, 44)의 일부만을 제1 도전형 영역(32) 및 제2 도전형 영역(34)에 각기 연결하도록 형성되는 것도 가능함은 물론이다. 예를 들어, 제1 및 제2 개구부(402, 404)가 복수 개의 컨택홀로 구성될 수 있다. 그리고 도면에 도시하지는 않았지만, 제1 전극(42)이 일측 가장자리에서 서로 연결되어 형성되고, 제2 전극(44)이 타측 가장자리에서 서로 연결되어 형성될 수 있다. 그러나 본 발명이 이에 한정되는 것은 아니다.
다시 도 1을 참조하면, 반도체 기판(10)의 전면 위(좀더 정확하게는, 반도체 기판(10)의 전면에 형성된 전면 전계 영역(120) 위)에 패시베이션막(24) 및/또는 반사 방지막(26)이 위치할 수 있다. 실시예에 따라, 반도체 기판(10) 위에 패시베이션막(24)만 형성될 수도 있고, 반도체 기판(10) 위에 반사 방지막(26)만 형성될 수도 있고, 또는 반도체 기판(10) 위에 패시베이션막(24) 및 반사 방지막(26)이 차례로 위치할 수도 있다. 도면에서는 반도체 기판(10) 위에 패시베이션막(24) 및 반사 방지막(26)이 차례로 형성되어, 반도체 기판(10)이 패시베이션막(24)과 접촉 형성되는 것을 예시하였다. 그러나 본 발명이 이에 한정되는 것은 아니며 반도체 기판(10)이 반사 방지막(26)에 접촉 형성되는 것도 가능하며, 그 외의 다양한 변형이 가능하다.
패시베이션막(24) 및 반사 방지막(26)은 실질적으로 반도체 기판(10)의 전면에 전체적으로 형성될 수 있다. 여기서, 전체적으로 형성되었다 함은 물리적으로 완벽하게 모두 형성된 것뿐만 아니라, 불가피하게 일부 제외된 부분이 있는 경우를 포함한다.
패시베이션막(24)은 반도체 기판(10)의 전면에 접촉하여 형성되어 반도체 기판(10)의 전면 또는 벌크 내에 존재하는 결함을 부동화 시킨다. 이에 의하여 소수 캐리어의 재결합 사이트를 제거하여 태양 전지(100)의 개방 전압을 증가시킬 수 있다. 반사 방지막(26)은 반도체 기판(10)의 전면으로 입사되는 광의 반사율을 감소시킨다. 이에 의하여 반도체 기판(10)의 전면을 통해 입사되는 광의 반사율이 낮추는 것에 의하여 베이스 영역(110)과 제1 도전형 영역(32)의 계면에 형성된 pn 접합까지 도달되는 광량을 증가시킬 수 있다. 이에 따라 태양 전지(100)의 단락 전류(Isc)를 증가시킬 수 있다. 이와 같이 패시베이션막(24) 및 반사 방지막(26)에 의해 태양 전지(100)의 개방 전압과 단락 전류를 증가시켜 태양 전지(100)의 효율을 향상할 수 있다.
패시베이션막(24) 및/또는 반사 방지막(26)은 다양한 물질로 형성될 수 있다. 일례로, 패시베이션막(24)은 실리콘 질화막, 수소를 포함한 실리콘 질화막, 실리콘 산화막, 실리콘 산화 질화막, 알루미늄 산화막, MgF2, ZnS, TiO2 및 CeO2로 이루어진 군에서 선택된 어느 하나의 단일막 또는 2개 이상의 막이 조합된 다층막 구조를 가질 수 있다. 일 예로, 패시베이션막(24)은 실리콘 산화물을 포함하고, 반사 방지막(26)은 실리콘 질화물을 포함할 수 있다.
본 실시예에 따른 태양 전지(100)에 광이 입사되면 베이스 영역(110)과 제1 도전형 영역(32) 사이에 형성된 pn 접합에서의 광전 변환에 의하여 전자와 정공이 생성되고, 생성된 정공 및 전자는 터널링층(20)을 터널링하여 각기 제1 도전형 영역(32) 및 제2 도전형 영역(34)로 이동한 후에 제1 및 제2 전극(42, 44)으로 이동한다. 이에 의하여 전기 에너지를 생성하게 된다.
본 실시예에와 같이 반도체 기판(10)의 후면에 전극(42, 44)이 형성되고 반도체 기판(10)의 전면에는 전극이 형성되지 않는 후면 전극 구조의 태양 전지(100)에서는 반도체 기판(10)의 전면에서 쉐이딩 손실(shading loss)를 최소화할 수 있다. 이에 의하여 태양 전지(100)의 효율을 향상할 수 있다. 그러나 본 발명이 이에 한정되는 것은 아니다. 반도체 기판(10)의 전면에 제1 전극(42)이 위치하는 구조의 태양 전지(100)에(특히, 태양 전지(100)의 후면에 위치하는 제2 전극(44)에) 본 실시예의 전극(42, 44)의 구조가 적용될 수 있다.
그리고 본 실시예에서는 제1 및 제2 도전형 영역(32, 34)이 제1 및 제2 경계 영역(32b, 34b)을 포함하여, 광전 변환에 관여하는 제1 및 제2 도전형 영역(32, 34)의 면적을 최대화할 수 있다. 즉, 배리어 영역(36)이 존재하는 경우에는 배리어 영역(36)의 폭을 최소화할 수 있다. 이때, 제1 경계 영역(32b)의 폭(W1)을 제2 경계 영역(34b)의 폭(W2)보다 크게 하여 에미터 영역으로 기능하는 제1 도전형 영역(32)의 크기를 좀더 많이 증가시킬 수 있다. 여기서, 제1 도전형 영역(32)이 p형을 가지고 제2 도전형 영역(34)이 n형을 가지면, 별도의 공정 추가 또는 별도의 장비 추가 없이 제1 및 제2 도전형 불순물의 특성을 이용하여 제1 경계 영역(32b)과 제2 경계 영역(34b)의 폭(W1, W2)를 쉽게 조절할 수 있다. 이와 같이 제1 및 제2 도전형 영역(32, 34)를 최대화하고, 특히 제1 도전형 영역(32)의 크기를 좀더 많이 증가시키는 것에 의하여, 태양 전지(100)의 효율을 향상할 수 있다.
이하, 첨부한 도면을 참조하여 본 발명의 다른 실시예들에 따른 태양 전지를 좀더 상세하게 설명한다.
도 3은 본 발명의 다른 실시예에 따른 태양 전지의 부분 후면 평면도이다.
도 3을 참조하면, 본 실시예에 따른 태양 전지(100)에서는, 제2 도전형 영역(34)이 아일랜드 형상을 가지면서 서로 이격되어 복수 개 구비되고, 제1 도전형 영역(32)은 제2 도전형 영역(34) 및 이를 둘러싸는 배리어 영역(36)을 제외한 부분에 전체적으로 형성될 수 있다.
그러면, 제1 도전형 영역(32)으로 기능하는 제1 도전형 영역(32)이 최대한 넓은 면적을 가지면서 형성되어 광전 변환 효율을 향상할 수 있다. 그리고 제2 도전형 영역(34)의 면적을 최소화하면서도 반도체 기판(10)에 전체적으로 제2 도전형 영역(34)이 위치하도록 할 수 있다. 그러면 제2 도전형 영역(34)에 의하여 표면 재결합을 효과적으로 방지하면서 제2 도전형 영역(34)의 면적을 최대화할 수 있다. 그러나 본 발명이 이에 한정되는 것은 아니며 제2 도전형 영역(34)이 제2 도전형 영역(34)의 면적을 최소화할 있는 다양한 형상을 가질 수 있음은 물론이다.
여기서, 제2 기본 영역(34a)은 아일랜드 형상을 가지고, 제2 경계 영역(34b)은 제2 기본 영역(34a)의 가장자리를 따라 형성되는 폐쇄된 고리 형상을 가질 수 있다. 일 예로, 제2 기본 영역(34a)이 원형인 경우에 제2 경계 영역(34b)는 환형 형상을 가질 수 있다. 제1 기본 영역(32a)은 제2 도전형 영역(32)과 일정 간격 이격되면서 전체적으로 형성될 수 있고, 제1 경계 영역(32b)는 제1 기본 영역(32a)의 가장자리(제2 도전형 영역(32)과 인접한 가장자리)에서 제2 도전형 영역(32)과 일정 간격 이격되어 형성될 수 있다. 이때, 제1 경계 영역(32b)은 제1 기본 영역(32a)의 가장자리를 따라 형성되는 폐쇄된 고리 형상을 가질 수 있다. 일 예로, 제2 도전형 영역(34)이 원형인 경우에 제1 경계 영역(32b)는 제2 경계 영역(34b)보다 크고 제2 경계 영역(34b)과 일정 거리만큼 이격된 환형 형상을 가질 수 있다. 그러나 본 발명이 이에 한정되는 것은 아니며 제1 및 제2 경계 영역(32b, 34b)의 형상이 다양한 형상을 가질 수 있다.
도면에서는 제2 도전형 영역(34)이 원형의 형상을 가지는 것을 예시하였으나 본 발명이 이에 한정되는 것은 아니다. 따라서, 제2 도전형 영역(34)이 각기 타원형, 또는 삼각형, 사각형, 육각형 등의 다각형의 평면 형상을 가질 수도 있음은 물론이다.
절연층(40)에 형성된 제1 및 제2 개구부(402, 404)는 제1 도전형 영역(32) 및 제2 도전형 영역(34) 각각의 형상을 고려하여 서로 다른 형상을 가질 수 있다. 즉, 제1 개구부(402)는 제1 도전형 영역(32) 위에서 길게 이어지면서 형성될 수 있고, 제2 개구부(404)는 복수 개가 제2 도전형 영역(34)에 대응하여 서로 이격되어 형성될 수 있다. 제1 전극(42)은 제1 도전형 영역(32) 위에만 위치하고, 제2 전극(44)은 제1 도전형 영역(32)과 제2 도전형 영역(34) 위에 함께 위치하는 것을 고려한 것이다. 즉, 절연층(40)에서 제2 도전형 영역(34) 위에 위치한 부분에 대응하여 제2 개구부(404)가 형성되고, 제2 개구부(404)에 의하여 제2 전극(44)과 제2 도전형 영역(34)이 연결된다. 그리고 제1 도전형 영역(32) 위에 해당하는 절연층(40)의 부분에는 제2 개구부(404)가 형성되지 않아 제2 전극(44)과 제1 도전형 영역(32)이 서로 절연된 상태를 유지할 수 있도록 한다. 제1 전극(42)은 제1 도전형 영역(32) 위에만 형성되므로 제1 개구부(402)가 제1 전극(42)과 동일 또는 유사한 형상을 가질 수 있고, 이에 의하여 제1 전극(42)이 제1 도전형 영역(32) 상에 전체적으로 컨택될 수 있도록 한다. 그러나 본 발명이 이에 한정되는 것은 아니며 다양한 변형이 가능하다. 예를 들어, 제1 개구부(402)가 제2 개구부(404)와 유사한 형상을 가지는 복수 개의 컨택홀로 구성될 수 있다.
도 4는 본 발명의 또 다른 실시예에 따른 태양 전지의 단면도이다.
도 4를 참조하면, 본 실시예에 따른 태양 전지(100)에서는, 터널링층(도 1의 참조부호 20)이 구비되지 않고 도전형 영역(32, 34)이 반도체 기판(10)에 도펀트를 도핑하여 형성된 도핑 영역으로 구성되는 것도 가능하다. 즉, 도전형 영역(32, 34)이 반도체 기판(10)의 일부를 구성하는 단결정 반도체 구조의 도핑 영역으로 구성될 수도 있다.
이때, 제1 도전형 영역(32)과 제2 도전형 영역(34)의 사이에는 베이스 영역(110)이 위치하게 된다. 이 경우에는 베이스 영역(110)과 반대되는 도전형을 가지는 제1 경계 영역(32b)의 시점은 제1 도전형 불순물의 도핑 농도가 대략 0이 되는 지점이지만, 베이스 영역(110)과 동일한 도전형을 가지는 제2 경계 영역(34b)의 시점은 제2 도전형 불순물의 도핑 농도가 대략 베이스 영역(110)의 도핑 농도와 동일 또는 유사한 값을 가지는 지점이 된다.
일 예로, 제1 기본 영역(32a)으로부터 외부로 향하면서 도핑 농도가 제1 농도보다 10% 이상 저하된 처음 지점을 제1 경계 영역(32b)의 시점으로 볼 수 있고, 제1 기본 영역(32a)으로부터 외부로 향하면서 도핑 농도가 대략 0에 해당하는 처음 지점을 종점으로 볼 수 있다. 그러나 본 발명이 이에 한정되는 것은 아니며 제1 경계 영역(32b)을 정하는 기준 등은 다양하게 변형될 수 있다.
그리고 제2 기본 영역(34a)으로부터 외부로 향하면서 도핑 농도가 제1 농도보다 10% 이상 저하된 처음 지점을 제2 경계 영역(34b)의 시점으로 볼 수 있고, 제1 기본 영역(34a)으로부터 외부로 향하면서 도핑 농도와 베이스 영역(10)의 도핑 농도가 처음으로 10% 이하인 지점을 제2 경계 영역(34b)의 종점으로 볼 수 있다. 그러나 본 발명이 이에 한정되는 것은 아니며 제1 경계 영역(32b)을 정하는 기준 등은 다양하게 변형될 수 있다.
이와 같이 제1 및 제2 도전형 영역(32, 34)을 반도체 기판(10)의 일부로 형성하면 제1 및 제2 도전형 영역(32, 34)이 단결정 반도체 구조를 가져, 단결정 반도체 구조에 의한 높은 이동도에 의하여 광전 변환 효율을 향상할 수 있다.
도 5는 본 발명의 또 다른 실시예에 따른 태양 전지의 단면도이다.
도 5를 참조하면, 본 실시예에 따른 태양 전지에서는 반도체 기판(10)이 베이스 영역(110)으로만 이루어지고 별도의 전면 전계층(도 1의 참조부호 120, 이하 동일)이 형성되지 않는다. 대신, 반도체 기판(10)의 베이스 영역(110)에 접촉하며 고정 전하(fixed charge)를 가지는 전계 효과 형성층(52)이 형성된다. 이러한 전계 효과 형성층(52)은 전면 전계층(112)과 같이 일정한 전계 효과를 발생시켜 표면 재결합을 방지할 수 있도록 한다. 이러한 전계 효과 형성층(52)은 음전하를 가지는 알루미늄 산화물, 양전하를 가지는 실리콘 산화물, 실리콘 질화물 등으로 구성될 수 있다.
이와 같이 본 실시예에서는 반도체 기판(10)이 별도의 도핑 영역을 구비하지 않고 베이스 영역(110)으로만 이루어진다. 이에 의하여 별도의 도핑 영역을 형성하기 위한 공정을 제거하여 공정을 단순화할 수 있다. 별도의 도핑 영역을 형성하기 위하여 도핑을 할 때 반도체 기판(10)에 손상이 발생하여 태양 전지(100)의 특성이 저하되는 것을 방지할 수 있다.
이하, 첨부한 도면을 참조하여 본 발명의 실시예에 따른 태양 전지의 제조 방법의 다양한 예를 상세하게 설명한다. 상술한 설명에서 이미 설명한 내용에 대해서는 상세한 설명을 생략하고, 설명하지 않은 부분을 좀더 상세하게 설명한다. 그리고 이하에는 도 1 및 도 2에 도시한 태양 전지를 기준으로 하여 태양 전지의 제조 방법을 도시하였으나, 도 3 내지 도 5에 따른 태양 전지에도 본 실시예에 따른 태양 전지의 제조 방법이 적용될 수 있다.
도 6a 내지 도 6i는 본 발명의 일 실시예에 따른 태양 전지의 제조 방법을 도시한 단면도들이다.
먼저, 도 6a에 도시한 바와 같이, 제1 도전형 불순물을 가지는 베이스 영역(110)으로 구성되는 반도체 기판(10)을 준비한다. 본 실시예에서 반도체 기판(10)은 n형의 불순물을 가지는 실리콘으로 이루어질 수 있다. n형의 불순물로는 인(P), 비소(As), 비스무스(Bi), 안티몬(Sb) 등의 5족 원소가 사용될 수 있다.
이때, 반도체 기판(10)의 전면이 요철을 가지도록 텍스쳐링되고, 반도체 기판(10)의 후면이 경면 연마 등에 의하여 처리되어 반도체 기판(10)의 전면보다 작은 표면 거칠기를 가질 수 있다.
반도체 기판(10)의 전면의 텍스처링으로는 습식 또는 건식 텍스처링을 사용할 수 있다. 습식 텍스처링은 텍스처링 용액에 반도체 기판(10)을 침지하는 것에 의해 수행될 수 있으며, 공정 시간이 짧은 장점이 있다. 건식 텍스처링은 다이아몬드 그릴 또는 레이저 등을 이용하여 반도체 기판(10)의 표면을 깍는 것으로, 요철을 균일하게 형성할 수 있는 반면 공정 시간이 길고 반도체 기판(10)에 손상이 발생할 수 있다. 그 외에 반응성 이온 식각(RIE) 등에 의하여 반도체 기판(10)을 텍스쳐링 할 수도 있다. 이와 같이 본 발명에서는 다양한 방법으로 반도체 기판(10)을 텍스쳐링 할 수 있다. 그리고 반도체 기판(10)의 후면은 알려진 경면 연마에 의하여 처리될 수 있다.
이어서, 도 6b에 도시한 바와 같이, 반도체 기판(10)의 후면에 터널링층(20)을 형성한다. 터널링층(20)은, 일례로, 열적 성장법, 증착법(예를 들어, 화학 기상 증착법(PECVD), 원자층 증착법(ALD)) 등에 의하여 형성될 수 있다. 그러나 본 발명이 이에 한정되는 것은 아니며 다양한 방법에 의하여 터널링층(20)이 형성될 수 있다.
이어서, 도 6c에 도시한 바와 같이, 터널링층(20) 위에 반도체층(30)을 형성한다. 반도체층(30)은 미세 결정질, 비정질, 또는 다결정 반도체로 구성될 수 있다. 반도체층(30)은, 일례로, 열적 성장법, 증착법(예를 들어, 화학 기상 증착법(PECVD)) 등에 의하여 형성될 수 있다. 그러나 본 발명이 이에 한정되는 것은 아니며 다양한 방법에 의하여 반도체층(30)이 형성될 수 있다.
이어서, 도 6d 내지 도 6f에 도시한 바와 같이, 반도체층(30)에 제1 도전형 영역(32), 제2 도전형 영역(34), 및 배리어 영역(36)을 형성한다. 이를 좀더 상세하게 설명한다.
즉, 도 6d에 도시한 바와 같이, 제1 도전형 영역(32)의 제1 기본 영역(32a)에 대응하는 패턴을 가지도록 제1 기본 영역(32a)에 대응하는 부분에 제1 도전형 불순물을 도핑할 수 있다. 이때, 제1 도전형 불순물은 제1 기본 영역(32a)에 해당하는 제1 개구부(302a)를 가지는 제1 마스크 부재(302)를 마스크로 하여 이온 주입법에 의하여 도핑될 수 있다. 이때, 제1 개구부(302a)는 원하는 제1 기본 영역(32a)과 동일한 크기를 가질 수도 있고, 원하는 제1 기본 영역(32a)보다 다소 작은 크기를 가질 수도 있다. 제1 개구부(302a)가 제1 기본 영역(32a)보다 다소 작은 크기를 가지더라도 제1 개구부(302a)를 통과한 제1 도전형 불순물이 퍼져 나가면서 원하는 크기의 제1 기본 영역(32a)를 형성할 수 있기 때문이다. 그러나 본 발명이 이에 한정되는 것은 아니며 공정 조건에 따라 제1 개구부(302a)가 제1 기본 영역(32a)보다 큰 크기를 가질 수도 있다.
도면에서는 제1 기본 영역(32a)에 해당하는 부분에서 반도체층(30)의 두께 전체로 제1 도전형 불순물이 도핑되어 제1 기본 영역(32a)이 두께 방향에서 전체적으로 형성되는 것을 도시하였으나, 실제로는 반도체층(30)에서 이온 주입이 이루어지는 표면 쪽에만 제1 도전형 불순물이 위치하여 이 부분에만 제1 기본 영역(32a)이 형성될 수도 있다.
이어서, 도 6e에 도시한 바와 같이, 제2 도전형 영역(32)의 제2 기본 영역(34a)에 대응하는 패턴을 가지도록 제2 기본 영역(34a)에 대응하는 부분에 제2 도전형 불순물을 도핑할 수 있다. 이때, 제2 도전형 불순물은 제2 기본 영역(34a)에 해당하는 제2 개구부(304a)를 가지는 제2 마스크 부재(304a)를 마스크로 하여 이온 주입법에 의하여 도핑될 수 있다. 이때, 제2 마스크 부재(304)의 제2 개구부(304a)는 제1 기본 영역들(32a) 사이의 간격(D1)보다 작은 폭(D2)을 가져 제1 기본 영역(32a)과 제2 기본 영역(34a) 사이가 도핑되지 않도록 할 수 있다. 그러면, 제1 기본 영역(32a)과 제2 기본 영역(34a) 사이에 미도핑 영역(36a)이 형성된다. 미도핑 영역(36a)의 폭(D3)은 제1 기본 영역들(32a) 사이의 간격(D1)에서 제2 개구부(304a)의 폭(D2)를 뺀 값의 절반에 해당하게 된다.
이때, 제2 개구부(304a)는 원하는 제2 기본 영역(34a)과 동일한 크기를 가질 수도 있고, 원하는 제2 기본 영역(34a)보다 다소 작은 크기를 가질 수도 있다. 제2 개구부(304a)가 제2 기본 영역(34a)보다 다소 작은 크기를 가지더라도 제2 개구부(304a)를 통과한 제1 도전형 불순물이 퍼져 나가면서 원하는 크기의 제2 기본 영역(34a)를 형성할 수 있기 때문이다. 그러나 본 발명이 이에 한정되는 것은 아니며 공정 조건에 따라 제2 개구부(304a)가 제2 기본 영역(34a)보다 큰 크기를 가질 수도 있다.
도면에서는 제2 기본 영역(34a)에 해당하는 부분에서 반도체층(30)의 두께 전체로 제2 도전형 불순물이 도핑되어 제2 기본 영역(34a)이 두께 방향에서 전체적으로 형성되는 것을 도시하였으나, 실제로는 반도체층(30)에서 이온 주입이 이루어지는 표면 쪽에만 제2 도전형 불순물이 위치하여 이 부분에만 제2 기본 영역(34a)이 형성될 수도 있다.
본 실시예에서는 제1 기본 영역(32a)을 형성한 다음 제2 기본 영역(34a)을 형성하는 것을 예시하였으나, 본 발명이 이에 한정되는 것은 아니다. 따라서 제2 마스크 부재(304)를 이용하여 제2 기본 영역(34a)을 형성한 다음, 제1 마스크 부재(302)를 이용하여 제1 기본 영역(32a)을 형성하는 것도 가능하다. 제1 마스크 부재(302)의 제1 개구부(302a)는 제2 기본 영역들(34a) 사이의 간격보다 작은 폭을 가져 제1 기본 영역(32a)과 제2 기본 영역(34a) 사이에 미도핑 영역(36a)이 위치하도록 한다.
이어서, 도 6f에 도시한 바와 같이, 활성화 열처리를 수행하여 제1 기본 영역(32a) 내의 제1 도전형 불순물과 제2 기본 영역(34a) 내의 제2 도전형 불순물을 활성화한다. 그러면, 제1 기본 영역(32a) 내의 제1 도전형 불순물이 활성화되고, 반도체층(도 6e의 참조부호 30, 이하 동일)의 두께 방향으로 제1 도전형 불순물이 확산한다. 또한, 일부 제1 도전형 불순물은 제1 기본 영역(32a) 외측으로 확산되어 제1 경계 영역(32b)을 형성한다. 또한, 제2 기본 영역(34a) 내의 제2 도전형 불순물이 활성화되고, 반도체층(30)의 두께 방향으로 제2 도전형 불순물이 확산한다. 또한, 일부 제2 도전형 불순물은 제2 기본 영역(34a) 외측으로 확산되어 제2 경계 영역(34b)을 형성한다.
이에 의하여 미도핑 영역(도 6e의 참조부호 36e, 이하 동일)의 일부에 제1 및 제2 경계 영역(32b, 34b)이 형성되면서, 제1 도전형 영역(32)과 제2 도전형 영역(34) 사이에 위치하는 배리어 영역(36)의 폭이 미도핑 영역(36a)의 폭보다 작은 폭을 가지면서 형성될 수 있다. 이에 따라 제1 도전형 영역(32)과 제2 도전형 영역(34) 사이에 위치한 배리어 영역(36)의 폭을 최소화할 수 있다.
이때, 제1 도전형 불순물로 보론을 사용하고 제2 도전형 불순물로 인을 사용하면, 상대적으로 작고 가벼운 제1 도전형 불순물의 확산 거리가 상대적으로 크고 무거운 제2 도전형 불순물의 확산 거리보다 크므로, 제1 경계 영역(32a)이 제2 경계 영역(34a)보다 큰 폭을 가지면서 형성될 수 있다.
이어서, 도 6g에 도시한 바와 같이, 제1 및 제2 도전형 영역(32, 34)과 배리어 영역(36)의 위에 절연층(40)을 형성한다. 절연층(40)은 진공 증착법, 화학 기상 증착법, 스핀 코팅, 스크린 인쇄 또는 스프레이 코팅 등과 같은 다양한 방법에 의하여 형성될 수 있다.
이어서, 도 6h에 도시한 바와 같이, 반도체 기판(10)의 전면에 전면 전계층(120), 패시베이션막(24) 및 반사 방지막(26)을 형성한다.
전면 전계층(120)은 제1 도전형 불순물을 도핑하여 형성될 수 있다. 일례로, 이온 주입법, 열 확산법 등의 다양한 방법에 의하여 제1 도전형 불순물을 반도체 기판(10)에 도핑하여 전면 전계층(120)을 형성할 수 있다.
패시베이션막(24) 및 반사 방지막(26)은 진공 증착법, 화학 기상 증착법, 스핀 코팅, 스크린 인쇄 또는 스프레이 코팅 등과 같은 다양한 방법에 의하여 형성될 수 있다.
이어서, 도 6i에 도시한 바와 같이 제1 및 제2 도전형 영역(32, 34)에 각기 전기적으로 연결되는 제1 및 제2 전극(42, 44)을 형성한다.
일례로, 절연층(40)에 제1 및 제2 개구부(402, 404)를 형성하고, 제1 및 제2 개구부(402, 404) 내에 도금법, 증착법 등의 다양한 방법으로 제1 및 제2 전극(42, 44)을 형성할 수 있다.
다른 실시예로, 제1 및 제2 전극 형성용 페이스트를 절연층(40) 상에 각기 스크린 인쇄 등으로 도포한 후에 파이어 스루(fire through) 또는 레이저 소성 컨택(laser firing contact) 등을 하여 상술한 형상의 제1 및 제2 전극(42, 44)을 형성하는 것도 가능하다. 이 경우에는 제1 및 제2 전극(42, 44)을 형성할 때 개구부(402, 404)가 형성되므로, 별도로 개구부(402, 404)를 형성하는 공정(도 6j의 공정)을 추가하지 않아도 된다.
본 실시예에 의하면, 반도체층(30)에 이온 주입법에 의하여 제1 또는 제2 도전형 불순물을 도핑한 후에 활성화 열처리하는 것에 의하여 제1 및 제2 경계 영역(32a, 34a)을 쉽게 형성할 수 있으며, 제1 및 제2 경계 영역(32a, 34b)의 폭을 쉽게 조절할 수 있다. 이에 따라 개선된 구조의 태양 전지(100)를 쉽고 간단한 공정에 의하여 제조할 수 있다. 그러나 본 발명이 이에 한정되는 것은 아니며 다양한 방법에 의하여 제1 및 제2 경계 영역(32a, 34a)을 형성할 수 있다.
상술한 실시예에서는 터널링층(20), 제1 및 제2 도전형 영역(32, 34), 배리어 영역(34), 절연층(40)을 형성한 다음, 전면 전계층(120) 및 반사 방지막(50)을 형성하고, 그 후에 제1 및 제2 전극(42, 44)을 형성하는 것을 예시하였다. 그러나 본 발명이 이에 한정되는 것은 아니다. 따라서, 터널링층(20), 제1 및 제2 도전형 영역(32, 34), 배리어 영역(34), 절연층(40), 전면 전계층(120), 반사 방지막(50), 그리고 제1 및 제2 전극(42, 44)의 형성 순서는 다양하게 변형될 수 있다.
이하, 본 발명의 다른 실시예들에 따른 태양 전지의 제조 방법을 상세하게 설명한다. 도 6a 내지 도 6i를 참조하여 설명한 부분과 동일 또는 극히 유사한 부분에 대해서는 상세한 설명을 생략하고 서로 다른 부분에 대해서만 상세하게 설명한다.
도 7a 내지 도 7f는 본 발명의 다른 실시예에 따른 태양 전지의 제조 방법을 도시한 단면도들이다.
도 7a에 도시한 바와 같이, 반도체 기판(10)의 후면에 터널링층(20) 및 반도체층(30)을 형성한다.
이어서, 도 7b 내지 도 7e에 도시한 바와 같이, 반도체층(30)에 제1 및 제2 도전형 영역(32, 34), 그리고 배리어 영역(36)을 형성한다. 이를 좀더 상세하게 설명한다.
즉, 도 7b에 도시한 바와 같이, 제1 도전형 영역(32)의 제1 기본 영역(32a)을 형성한다. 제1 기본 영역(32a)을 형성하는 공정은 도 6d를 참조하여 설명한 공정과 동일 또는 유사하므로 상세한 설명을 생략한다.
이어서, 도 7c에 도시한 바와 같이, 제2 도전형 영역(34)의 제2 기본 영역(34a)에 대응하는 패턴을 가지도록 제2 기본 영역(34a)에 대응하는 부분에 개구부(306a)를 가지는 배리어 부재(306)를 형성할 수 있다. 이러한 배리어 부재(306)는 제1 및 제2 도전형 불순물을 포함하지 않는 언도프트 물질 또는 절연 물질 포함하는 층으로 구성될 수 있다. 이때, 배리어 부재(306) 형성용 페이스트를 제1 기본 영역(32a)와 이의 주변부의 상기 반도체층(30)을 덮는 형상(또는 패턴)을 가지는 상태로 반도체층(30) 및 제1 기본 영역(32a) 상에 도포하여 형성할 수 있다. 이에 따라 배리어 부재(306)의 개구부(306a)는 제1 기본 영역(32a)의 사이 영역보다 작은 폭 또는 면적을 가지도록 반도체층(30)을 노출한다.
배리어 부재(306) 형성용 페이스트는, 쉽게 도포될 수 있는 알려진 다양한 조성물일 수 있다. 일예로, 배리어 부재(306) 형성용 페이스트는, 세라믹 입자, 바인더, 용매 등을 포함할 수 있다. 세라믹 입자로는 실리콘 산화물, 티타늄 산화물 등과 같은 금속 산화물을 사용할 수 있다. 이에 의하여 구조적 및 화학적 안정성이 우수한 배리어 부재(306)를 형성할 수 있다. 바인더 및 용매로는 알려진 다양한 물질을 사용할 수 있다. 그러나 본 발명이 이에 한정되는 것은 아니며 다른 물질을 사용할 수 있음은 물론이다.
그리고 배리어 부재(306)의 두께는 0.5㎛ 내지 10㎛일 수 있다. 배리어 부재(306)의 두께가 0.5㎛ 미만이면 제2 도전형 불순물이 배리어 부재(306)를 통과하여 반도체 기판(10)으로 확산될 수 있다. 그러면 배리어 영역(36)이 원활하게 형성되지 않을 수 있다. 배리어 부재(306)이 두께가 10㎛를 초과하면 한 번의 인쇄, 디스펜싱 등에 의하여 형성하기 어려우므로 복수 횟수로 공정을 반복하여야 한다. 이에 의하여 제조 공정이 복잡해지고 배리어 부재(306)의 구조적 안정성이 저하될 수 있다.
배리어 부재(306)는 제1 또는 제2 도전형 불순물이 도핑되는 것을 방지하여, 반도체층(30)에서 이에 대응하는 부분에 미도핑 영역(36a)이 위치하도록 한다.
이때, 배리어 부재(306)의 개구부는 도 6e의 제2 마스크 부재(34)에 형성된 제2 개구부(304a)에 대한 설명이 적용될 수 있으므로, 이에 대한 상세한 설명을 생략한다.
이어서, 도 7d에 도시한 바와 같이, 배리어 부재(306)를 마스크로 하여 제2 도전형 불순물을 도핑할 수 있다. 본 실시예에서는 제1 기본 영역(32a)을 형성한 다음 제2 기본 영역(34a)을 형성하는 것을 예시하였으나, 본 발명이 이에 한정되는 것은 아니다. 따라서 제2 마스크 부재(도 6e의 참조부호 34)를 이용하여 제2 기본 영역(34a)을 먼저 형성한 다음, 제2 기본 영역(34a) 및 이의 주변부를 덮도록 배리어 부재(306)를 형성한 다음 제1 도전형 불순물을 도핑하여 제1 기본 영역(32a)을 형성하는 것도 가능하다. 이때, 배리어 부재(306)의 개구부(306a)는 도 6d의 제1 마스크 부재(34)에 형성된 제1 개구부(302a)에 대한 설명이 적용될 수 있으므로, 이에 대한 상세한 설명을 생략한다.
이어서, 도 7e에 도시한 바와 같이, 활성화 열처리를 수행하여 제1 기본 영역(32a) 내의 제1 도전형 불순물과 제2 기본 영역(34a) 내의 제2 도전형 불순물을 활성화한다. 이에 의하여 제1 및 제2 경계 영역(32b, 34b)이 형성된다.
배리어 부재(306)는 활성화 열처리 전에 제거될 수도 있고, 활성화 열처리 후에 제거될 수도 있다. 배리어 부재(306)의 제거 방법으로는 알려진 다양한 방법이 적용될 수 있으며, 일 예로, 희석한 불산(diluted HF)에 침지한 다음 물에 세정하는 것에 의하여 제거될 수 있다. 그러나 본 발명이 이에 한정되는 것은 아니다.
이어서, 도 7f에 도시한 바와 같이, 절연층(40), 패시베이션막(24), 반사 방지막(26), 그리고 제1 및 제2 전극(42, 44)을 형성한다.
본 실시예에서는 제1 및 제2 도전형 영역(32, 34) 중 하나의 영역을 배리어 부재(306)를 마스크로 하여 형성한다. 이에 의하여 별도의 마스크 부재를 사용할 때 발생할 수 있는 문제(마스크 비용, 마스크의 처짐 현상 등에 따른 문제 등)을 방지할 수 있다. 상술한 도면에서는 제1 및 제2 도전형 영역(32, 34) 중 하나의 영역을 배리어 부재(306)를 마스크로 하여 형성한 것을 예시하였으나, 본 발명이 이에 한정되는 것은 아니다. 따라서, 제1 및 제2 도전형 영역(32, 34) 각각을 이에 대응하는 배리어 부재(306)를 형성하여 이를 마스크로 하여 형성하는 것도 가능하다. 그 외의 다양한 변형이 가능하다.
도 8a 내지 도 8f는 본 발명의 다른 실시예에 따른 태양 전지의 제조 방법을 도시한 단면도들이다.
도 8a에 도시한 바와 같이, 반도체 기판(10)의 후면에 터널링층(20) 및 반도체층(30)을 형성한다.
이어서, 도 8b 내지 도 8e에 도시한 바와 같이, 반도체층(30)에 제1 및 제2 도전형 영역(32, 34), 그리고 배리어 영역(36)을 형성한다. 이를 좀더 상세하게 설명한다.
즉, 도 8b에 도시한 바와 같이, 반도체층(30) 위에 배리어 영역(36)에 대응하는 부분을 포함하도록 배리어 부재(308)를 형성한다. 이러한 배리어 부재(308)는 인쇄, 디스펜싱 등의 방법에 의하여 배리어 부재용 페이스트를 배리어 영역(36)에 대응하는 부분을 포함하도록 패턴을 가지는 상태로 반도체층(30) 위에 도포하는 것에 의하여 형성될 수 있다. 배리어 부재(308)를 형성하는 페이스트 등은 상술한 실시예의 배리어 부재(306)와 동일하므로 상세한 설명을 생략한다.
배리어 부재(308)의 폭은 미도핑 영역(도 8e의 참조부호 36a, 이하 동일)과 실질적으로 동일한 폭(즉, 배리어 영역(36)과 이에 인접한 제1 및 제2 경계 영역(32b, 34b)의 폭의 합에 해당하는 폭)을 가질 수 있고 추후에 형성될 배리어 영역(36)의 폭보다 큰 폭을 가지게 된다. 이는 추후에 활성화 열처리에 의하여 제1 및 제2 도전형 불순물을 열처리할 때 제1 및 제2 도전형 불순물이 제1 및 제2 기본 영역(32a, 34a)의 주변부로 확산하면서 제1 및 제2 경계 영역(32b, 34b)을 형성하기 때문이다. 이와 같이 제1 및 제2 경계 영역(32b, 34b)이 형성되면 미도핑 영역(36a)의 일부가 제1 및 제2 도전형 영역(32, 34)을 구성하게 되므로, 배리어 영역(36)의 폭은 미도핑 영역(36a)의 폭보다 작아지게 된다. 배리어 부재(308)의 두께는 상술한 실시예의 배리어 부재(306)와 동일하므로 상세한 설명을 생략한다.
본 실시예에서는 미도핑 영역(36a)에 대응하는 영역에 배리어 부재(308)을 별도로 형성하여 미도핑 영역(36a)에 도핑이 되지 않도록 하는 것을 예시하였다. 그러나 본 발명이 이에 한정되는 것은 아니다. 변형예로, 도 9에도 도시한 바와 같이, 미도핑 영역(36a)에 대응하는 영역에 개구부(310a)를 가지는 마스크 부재(310)를 반도체 기판(10)의 후면 쪽에 위치시킨 상태에서 선비정질화 원소를 도핑할 수 있다. 그러면, 미도핑 영역(36a)이 선비정질화 원소에 의하여 선비정질화된 상태를 가지므로 추후에 제1 및 제2 도전형 불순물이 잘 도핑되지 않도록 하거나 도핑되더라도 얇은 두께 또는 낮은 도핑 농도를 가지도록 할 수 있다. 즉, 미도핑 영역(36a)에 해당하도록 비정질 영역(30a)을 형성하여 이를 배리어 부재(308)와 같이 제1 및 제2 도전형 불순물의 도핑을 막는 역할로 사용할 수 있다. 활성화 열처리 후에 비정질 영역(30a)은 제1 및 제2 도전형 영역(32, 34)과 동일한 결정 구조(일 예로, 다결정 구조)를 가지게 될 수 있다. 그리고 비정질 영역(30a)의 양측에 위치하는 부분은 제1 및 제2 기본 영역(32a, 34a)으로부터 제1 및 제2 도전형 불순물이 확산하여 제1 및 제2 경계 영역(32b, 34b)을 구성하고, 제1 및 제2 경계 영역(32b, 34b)의 내부의 부분이 배리어 영역(36)을 구성하게 된다.
선비정질화 원소는 반도체층(30)에 제1 및 제2 도전형 불순물을 도핑하기 전에 반도체층(10)에 비정질 영역(30a)을 형성하기 위한 원소로서, 반도체층(30)의 전기적 특성 등에 다른 영향을 미치지 않거나, 반도체층(30)과 유사한 특성을 가지거나, 반도체층(30)과 반응하지 않아야 한다. 이러한 선비정질화 원소로는 아르곤, 게르마늄, 실리콘, 불소 등을 들 수 있다.
선비정질화 원소는 반도체층(30)을 구성하는 원소와 동일하거나 큰 원소 번호를 가져 질량 및 크기 등이 반도체층(30)을 구성하는 원소와 동일하거나 큰 것이 바람직할 수 있다. 그러나, 선비정질화 원소 주입 시의 주입량, 주입 에너지 등을 크게 하면 반도체층(30)을 구성하는 원소보다 작은 원소 번호를 가지는 원소(상술한 불소)를 선비정질화 원소로 사용할 수 있다.
본 실시예에서는 비정질 영역(30a)을 얇은 두께로 형성하여 제1 및 제2 불순물의 도핑이 어려운 정도로만 선비정질화 주입하면 된다. 선비정질화 원소의 주입량 등은 공정 조건 등에 따라 달라질 수 있다.
이하에서 배리어 부재(308)와 관련된 설명은 비정질 영역(30a)에도 적용될 수 있다.
이어서, 도 8c에 도시한 바와 같이, 제2 마스크 부재(304)를 이용하여 제2 도전형 불순물을 도핑하여 제2 기본 영역(34a)을 형성한다. 이에 따라 제2 마스크 부재(304)의 제2 개구부(304a)는 원하는 제2 기본 영역(34a)의 폭보다 클 수 있다. 왜냐면, 배리어 부재(308)가 제2 기본 영역(34a) 이외의 영역에 제2 도전형 불순물이 도핑되는 것을 방지할 수 있다. 이에 의하여 제2 개구부(304a)가 배리어 부재(308)의 일부 또는 전부에 중첩될 수 있다. 이에 따라 제2 마스크 부재(304)의 제작 시에 공정 오차 등이 발생하여도 원하는 크기의 제2 기본 영역(34a)을 형성할 수 있으므로 제2 마스크 부재(304)의 제작 시의 정밀도에 대한 부담을 줄일 수 있다.
이어서, 도 8d에 도시한 바와 같이, 제1 마스크 부재(302)를 이용하여 제1 도전형 불순물을 도핑하여 제1 기본 영역(32a)을 형성한다. 이에 따라 제1 마스크 부재(302)의 제1 개구부(302a)는 원하는 제1 기본 영역(32a)의 폭보다 클 수 있다. 왜냐면, 배리어 부재(308)가 제1 기본 영역(32a) 이외의 영역에 제1 도전형 불순물이 도핑되는 것을 방지할 수 있다. 이에 의하여 제1 개구부(302a)가 배리어 부재(308)의 일부 또는 전부에 중첩될 수 있다. 이에 따라 제1 마스크 부재(302)의 제작 시에 공정 오차 등이 발생하여도 원하는 크기의 제1 기본 영역(32a)을 형성할 수 있으므로 제1 마스크 부재(302)의 제작 시의 정밀도에 대한 부담을 줄일 수 있다.
본 실시예에서는 제2 기본 영역(34a)을 형성한 다음 제1 기본 영역(32a)을 형성하는 것을 예시하였으나, 본 발명이 이에 한정되는 것은 아니다. 따라서 제1 마스크 부재(302)를 이용하여 제1 기본 영역(32a)을 형성한 다음, 제2 마스크 부재(304)를 이용하여 제2 기본 영역(34a)을 형성하는 것도 가능하다.
이어서, 도 8e에 도시한 바와 같이, 활성화 열처리를 수행하여 제1 기본 영역(32a) 내의 제1 도전형 불순물과 제2 기본 영역(34a) 내의 제2 도전형 불순물을 활성화한다. 이에 의하여 제1 및 제2 경계 영역(32b, 34b)이 형성된다.
배리어 부재(308)는 활성화 열처리 전에 제거될 수도 있고, 활성화 열처리 후에 제거될 수도 있다. 배리어 부재(308)의 제거 방법으로는 알려진 다양한 방법이 적용될 수 있으며, 일 예로, 희석한 불산에 침지한 다음 물에 세정하는 것에 의하여 제거될 수 있다. 그러나 본 발명이 이에 한정되는 것은 아니다.
이어서, 도 8f에 도시한 바와 같이, 절연층(40), 패시베이션막(24), 반사 방지막(26), 그리고 제1 및 제2 전극(42, 44)을 형성한다.
상술한 실시예에서는 제1 및 제2 도전형 영역(32, 34)의 제1 및 제2 경계 영역(32b, 34b)이 두께 전체에서 균일한 폭을 가지면서 제1 및 제2 기본 영역(32a, 34a)의 외측에 각기 위치한 것을 예시하였다. 그러나 본 발명이 이에 한정되는 것은 아니다.
즉, 이온 주입 시 반도체층(30)의 표면 부근에만 제1 및 제2 도전형 불순물이 얇게 주입된 경우에는, 활성화 열처리에 의한 확산 시에 제1 및 제2 도전형 불순물이 수평 방향뿐만 아니라 두께 방향으로도 확산하여야 한다. 이 경우에는, 도 10에 도시한 바와 같이, 제1 및 제2 경계 영역(32b, 34b)의 폭이 반도체 기판(10)의 전면 쪽으로 향하면서 그 폭이 점진적으로 줄어들 수 있다. 그러면, 배리어 영역(36)의 폭은 반도체 기판(10)의 전면 쪽으로 향하면서 그 폭이 점진적으로 커질 수 있다. 그리고 제1 및 제2 경계 영역(32b, 34b)의 정션 깊이가 제1 및 제2 기본 영역(32a, 34a)으로부터 멀어질수록 줄어들 수 있다.
제1 기본 영역(32a)의 정션 깊이(일 예로, 제1 기본 영역(32a)의 평균 정션 깊이)를 제1 깊이라고 할 때, 제1 경계 영역(32b)은 정션 깊이가 제1 깊이부터 대략 0까지 변화하는 영역을 의미한다. 일례로, 제1 경계 영역(32b)은 제1 기본 영역(32a)에서 멀어질수록 정션 깊이가 점진적으로 줄어들 수 있다. 이때, 제1 경계 영역(32a)에서는 정션 깊이가 선형으로(즉, 균일한 기울기를 가지면서) 변화될 수 있다. 그러나 본 발명이 이에 한정되는 것은 아니며 다양한 형태로 깊이가 변화할 수 있다.
이때, 제1 경계 영역(32b)의 시점과 종점은 도핑 프로파일 등을 참조하여 정션 깊이가 변화한다고 판단할 수 있는 부분을 기준으로 할 수 있다. 일 예로, 제1 기본 영역(32a)으로부터 외부로 향하면서 정션 깊이가 제1 깊이보다 10% 이상 작은 처음 지점을 제1 경계 영역(32b)의 시점으로 볼 수 있고, 제1 기본 영역(32a)으로부터 외부로 향하면서 정션 깊이가 대략 0에 해당하는 처음 지점을 제2 경계 영역(32b)의 종점으로 볼 수 있다. 그러나 본 발명이 이에 한정되는 것은 아니며 제1 경계 영역(32b)을 정하는 기준 등은 다양하게 변형될 수 있다.
제2 기본 영역(34a)의 정션 깊이(일 예로, 제2 기본 영역(34a)의 평균 정션 깊이)를 제2 깊이라고 할 때, 제2 경계 영역(34b)은 정션 깊이가 제2 깊이부터 대략 0까지 변화하는 영역을 의미한다. 일례로, 제2 경계 영역(34b)은 제2 기본 영역(34a)에서 멀어질수록 정션 깊이가 점진적으로 줄어들 수 있다. 이때, 제2 경계 영역(34a)에서는 정션 깊이가 선형으로(즉, 균일한 기울기를 가지면서) 변화될 수 있다. 그러나 본 발명이 이에 한정되는 것은 아니며 다양한 형태로 정션 깊이가 변화할 수 있다.
이때, 제2 경계 영역(34b)의 시점과 종점은 도핑 프로파일 등을 참조하여 정션 깊이가 변화한다고 판단할 수 있는 부분을 기준으로 할 수 있다. 일 예로, 제2 기본 영역(34a)으로부터 외부로 향하면서 정션 깊이가 제2 깊이보다 10% 이상 작은 처음 지점을 제2 경계 영역(34b)의 시점으로 볼 수 있고, 제2 기본 영역(34a)으로부터 외부로 향하면서 정션 깊이가 대략 0에 해당하는 처음 지점을 제2 경계 영역(34b)의 종점으로 볼 수 있다. 그러나 본 발명이 이에 한정되는 것은 아니며 제2 경계 영역(34b)을 정하는 기준 등은 다양하게 변형될 수 있다.
이 경우에 제1 경계 영역(32b)과 제2 경계 영역(34b)의 폭은 서로 대응하는 위치에서 서로 비교될 수 있다. 즉, 두께 방향에서 동일한 위치에서 제1 경계 영역(32b)과 제2 경계 영역(34b)의 폭을 비교하면, 제1 경계 영역(32b)의 폭이 제2 경계 영역(34b)보다 크고, 일 예로, 제1 경계 영역(32b)의 폭이 제2 경계 영역(34b)의 폭의 2배 내지 4배일 수 있다. 그러나 본 발명이 이에 한정되는 것은 아니다.
상술한 설명에서는 제1 및 제2 경계 영역(32b, 34b)의 도핑 농도 및 정션 깊이 중 하나가 변화하는 것을 설명하였으나, 제1 및 제2 경계 영역(32b, 34b)에서는 도핑 농도 및 정션 깊이가 함께 변화하는 것도 가능하다.
상술한 바에 따른 특징, 구조, 효과 등은 본 발명의 적어도 하나의 실시예에 포함되며, 반드시 하나의 실시예에만 한정되는 것은 아니다. 나아가, 각 실시예에서 예시된 특징, 구조, 효과 등은 실시예들이 속하는 분야의 통상의 지식을 가지는 자에 의하여 다른 실시예들에 대해서도 조합 또는 변형되어 실시 가능하다. 따라서 이러한 조합과 변형에 관계된 내용들은 본 발명의 범위에 포함되는 것으로 해석되어야 할 것이다.
100: 태양 전지
10: 반도체 기판
20: 터널리층
32: 제1 도전형 영역
32a: 제1 기본 영역
32b: 제1 경계 영역
34: 제2 도전형 영역
34a: 제2 기본 영역
34b: 제2 경계 영역

Claims (20)

  1. 반도체 기판;
    상기 반도체 기판의 일면 위에 위치하는 터널링층;
    상기 터널링층 상에 형성된 반도체층;
    상기 반도체층 내에 위치하는 제1 도전형 영역; 및
    상기 반도체층 내에서 상기 제1 도전형 영역이 위치하지 않은 부분에 위치하는 제2 도전형 영역
    을 포함하고,
    상기 제1 및 제2 도전형 영역 중 적어도 하나는, 기본 영역과, 상기 기본 영역의 주변부에 위치하며 도핑 농도 및 정션 깊이 중 적어도 하나가 변화하는 경계 영역을 포함하는 태양 전지.
  2. 제1항에 있어서,
    상기 제1 도전형 영역은, 제1 기본 영역과, 상기 제1 기본 영역의 주변부에 위치하며 도핑 농도 및 정션 깊이 중 적어도 하나가 변화하는 제1 경계 영역을 포함하고,
    상기 제2 도전형 영역은, 제2 기본 영역과, 상기 제2 기본 영역의 주변부에 위치하며 도핑 농도 및 정션 깊이 중 적어도 하나가 변화하는 제2 경계 영역을 포함하며,
    상기 제1 경계 영역의 폭이 상기 제2 경계 영역의 폭과 다른 태양 전지.
  3. 제2항에 있어서,
    상기 반도체 기판이 베이스 영역을 포함하고,
    상기 제1 도전형 영역이 상기 베이스 영역과 반대되는 도전형을 가지고,
    상기 제2 도전형 영역이 상기 베이스 영역과 동일한 도전형을 가지며,
    상기 제1 경계 영역의 폭이 상기 제2 경계 영역의 폭보다 큰 태양 전지.
  4. 제2항에 있어서,
    상기 제1 도전형 영역이 p형을 가지고,
    상기 제2 도전형 영역이 n형을 가지며,
    상기 제1 경계 영역의 폭이 상기 제2 경계 영역의 폭보다 큰 태양 전지.
  5. 제4항에 있어서,
    상기 반도체 기판이 베이스 영역을 포함하고,
    상기 베이스 영역이 n형을 가지는 태양 전지.
  6. 제3항에 있어서,
    상기 제1 경계 영역의 폭이 상기 제2 경계 영역의 폭의 2배 이상인 태양 전지.
  7. 제6항에 있어서,
    상기 제1 경계 영역의 폭이 상기 제2 경계 영역의 폭의 2배 내지 4배인 태양 전지.
  8. 제3항에 있어서,
    상기 제1 도전형 영역이 보론(B)을 포함하여 p형을 가지고,
    상기 제2 도전형 영역이 인(P)를 포함하여 n형을 가지는 태양 전지.
  9. 제1항에 있어서,
    상기 경계 영역은 각기 상기 기본 영역으로부터 멀어질수록 도핑 농도 및 정션 깊이 중 적어도 하나가 점진적으로 줄어드는 태양 전지.
  10. 제1항에 있어서,
    상기 제1 도전형 영역과 상기 제2 도전형 영역 사이에 빈 공간, 진성 반도체 또는 절연 물질로 구성되는 배리어 영역이 위치하는 태양 전지.
  11. 제1항에 있어서,
    상기 제1 도전형 영역과 상기 제2 도전형 영역 사이의 거리가 1um 내지 100um인 태양 전지.
  12. 반도체 기판의 일면 위에 터널링층을 형성하는 단계;
    상기 터널링층 위에 위치한 반도체층 내에 제1 및 제2 도전형 영역을 형성하는 단계
    를 포함하고,
    상기 제1 및 제2 도전형 영역 중 적어도 하나는, 기본 영역과, 상기 기본 영역의 주변부에 위치하며 도핑 농도 및 정션 깊이 중 적어도 하나가 변화하는 경계 영역을 포함하는 태양 전지의 제조 방법.
  13. 제12항에 있어서,
    상기 제1 도전형 영역은, 제1 기본 영역과, 상기 제1 기본 영역의 주변부에 위치하며 도핑 농도 및 정션 깊이 중 적어도 하나가 변화하는 제1 경계 영역을 포함하고,
    상기 제2 도전형 영역은, 제2 기본 영역과, 상기 제2 기본 영역의 주변부에 위치하며 도핑 농도 및 정션 깊이 중 적어도 하나가 변화하는 제2 경계 영역을 포함하며,
    상기 제1 경계 영역의 폭이 상기 제2 경계 영역의 폭과 다른 태양 전지의 제조 방법.
  14. 제13항에 있어서,
    상기 제1 및 제2 기본 영역이 이온 주입법에 의하여 형성되고,
    상기 제1 및 제2 경계 영역이 활성화 열처리에 의한 확산에 의하여 형성되는 태양 전지의 제조 방법.
  15. 제14항에 있어서,
    상기 제1 기본 영역의 활성화 열처리와 상기 제2 기본 영역의 활성화 열처리가 동일 공정에서 함께 수행되는 태양 전지의 제조 방법.
  16. 제14항에 있어서,
    상기 제1 및 제2 기본 영역은 각기 마스크 부재 또는 배리어 부재를 마스크로 하여 제1 및 제2 도전형 불순물을 이온 주입하여 형성되는 태양 전지의 제조 방법.
  17. 제13항에 있어서,
    상기 제1 및 제2 도전형 영역을 형성하는 단계는,
    상기 반도체 기판의 일면 쪽에 반도체층을 형성하는 단계;
    상기 제1 기본 영역에 대응하는 영역을 노출하는 제1 개구부를 포함하는 마스크를 이용하여 제1 도전형 불순물을 상기 반도체층에 도핑하여 상기 제1 기본 영역을 형성하는 단계;
    상기 제2 기본 영역에 대응하는 영역을 노출하는 제2 개구부를 포함하는 마스크를 이용하여 제2 도전형 불순물을 상기 반도체층에 도핑하여 상기 제2 기본 영역을 형성하는 단계; 및
    상기 제1 및 제2 기본 영역을 열처리하여 상기 제1 기본 영역과 상기 제2 기본 영역 사이에 위치한 미도핑 영역에 상기 제1 및 제2 경계 영역을 형성하는 단계
    를 포함하는 태양 전지의 제조 방법.
  18. 제17항에 있어서,
    상기 제1 도전형 영역과 상기 제2 도전형 영역 사이에 배리어 영역이 위치하고,
    상기 미도핑 영역의 면적보다 상기 배리어 영역의 면적이 더 작은 태양 전지의 제조 방법.
  19. 제17항에 있어서,
    상기 반도체층을 형성하는 단계와 상기 제1 기본 영역을 형성하는 단계 사이에, 상기 반도체층 위에 상기 제1 및 제2 도전형 영역의 경계 부분에 대응하는 배리어 부재를 형성하는 단계를 더 포함하는 태양 전지의 제조 방법.
  20. 제17항에 있어서,
    상기 반도체층을 형성하는 단계와 상기 제1 기본 영역을 형성하는 단계 사이에, 상기 반도체층 위에 상기 제1 및 제2 도전형 영역의 경계 부분에 선비정질화 원소를 이온 주입하여 상기 반도체층에 비정질 영역을 형성하는 단계를 더 포함하는 태양 전지의 제조 방법.
KR1020130146519A 2013-11-28 2013-11-28 태양 전지 및 이의 제조 방법 KR101627204B1 (ko)

Priority Applications (4)

Application Number Priority Date Filing Date Title
KR1020130146519A KR101627204B1 (ko) 2013-11-28 2013-11-28 태양 전지 및 이의 제조 방법
US14/555,155 US9356182B2 (en) 2013-11-28 2014-11-26 Solar cell and method of manufacturing the same
EP14004013.0A EP2879189B1 (en) 2013-11-28 2014-11-27 Solar cell and method of manufacturing the same
CN201410709226.9A CN104681648B (zh) 2013-11-28 2014-11-28 太阳能电池及其制造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020130146519A KR101627204B1 (ko) 2013-11-28 2013-11-28 태양 전지 및 이의 제조 방법

Publications (2)

Publication Number Publication Date
KR20150062022A KR20150062022A (ko) 2015-06-05
KR101627204B1 true KR101627204B1 (ko) 2016-06-03

Family

ID=51999207

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020130146519A KR101627204B1 (ko) 2013-11-28 2013-11-28 태양 전지 및 이의 제조 방법

Country Status (4)

Country Link
US (1) US9356182B2 (ko)
EP (1) EP2879189B1 (ko)
KR (1) KR101627204B1 (ko)
CN (1) CN104681648B (ko)

Families Citing this family (44)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
GB2491209B (en) * 2011-05-27 2013-08-21 Renewable Energy Corp Asa Solar cell and method for producing same
NL2013722B1 (en) * 2014-10-31 2016-10-04 Univ Delft Tech Back side contacted wafer-based solar cells with in-situ doped crystallized thin-film silicon and/or silicon oxide regions.
US10903379B2 (en) * 2015-03-13 2021-01-26 Sharp Kabushiki Kaisha Photovoltaic devices and photovoltaic modules
DE102015107842B3 (de) * 2015-05-19 2016-10-27 Institut Für Solarenergieforschung Gmbh Verfahren zum Herstellen einer Solarzelle mit oxidierten Zwischenbereichen zwischen Poly-Silizium-Kontakten
CN106252458B (zh) 2015-06-10 2017-12-12 Lg电子株式会社 制造太阳能电池的方法
WO2017037803A1 (ja) * 2015-08-28 2017-03-09 三菱電機株式会社 太陽電池セルおよび太陽電池セルの製造方法
JP6785775B2 (ja) * 2015-09-14 2020-11-18 シャープ株式会社 光電変換素子、それを備えた太陽電池モジュールおよび太陽光発電システム
US9985159B2 (en) 2015-11-13 2018-05-29 Alliance For Sustainable Energy, Llc Passivated contact formation using ion implantation
JP6639295B2 (ja) * 2016-03-23 2020-02-05 シャープ株式会社 光電変換装置、光電変換モジュールおよび太陽光発電システム
CN109564946B (zh) * 2016-08-15 2023-10-03 夏普株式会社 光电转换元件以及光电转换装置
CN109074895B (zh) 2016-08-16 2022-05-27 浙江凯盈新材料有限公司 用于硅太阳能电池中正面金属化的厚膜浆料
US10716932B2 (en) 2016-09-10 2020-07-21 Boston Scientific Neuromodulation Corporation Pulse definition circuitry for creating stimulation waveforms in an implantable pulse generator
US10716937B2 (en) 2016-09-10 2020-07-21 Boston Scientific Neuromodulation Corporation Passive charge recovery circuitry for an implantable medical device
US10589090B2 (en) 2016-09-10 2020-03-17 Boston Scientific Neuromodulation Corporation Implantable stimulator device with magnetic field sensing circuit
US10786665B2 (en) 2016-09-10 2020-09-29 Boston Scientific Neuromodulation Corporation Biasing of a current generation architecture for an implantable medical device
US10576265B2 (en) 2016-09-10 2020-03-03 Boston Scientific Neuromodulation Corporation Pulse definition circuitry for creating stimulation waveforms in an implantable pulse generator
US10525252B2 (en) 2016-09-10 2020-01-07 Boston Scientific Neuromodulation Corporation Compliance voltage monitoring and adjustment in an implantable medical device
US10632300B2 (en) 2016-09-10 2020-04-28 Boston Scientific Neuromodulation Corporation Measurement circuitry for measuring analog values in an implantable pulse generator
US11040192B2 (en) 2016-09-10 2021-06-22 Boston Scientific Neuromodulation Corporation Current generation architecture for an implantable medical device
US10549091B2 (en) 2016-09-10 2020-02-04 Boston Scientific Neuromodulation Corporation Use models for a current generation architecture for an implantable medical device
US10525253B2 (en) 2016-10-13 2020-01-07 Boston Scientific Neuromodulation Corporation Current generation architecture for an implantable medical device including controllable slew rate
CN110073504B (zh) * 2016-11-15 2023-04-28 信越化学工业株式会社 高光电转换效率的太阳能电池、其制造方法、太阳能电池组件和光伏发电系统
MY189222A (en) 2016-12-20 2022-01-31 Zhejiang Kaiying New Mat Co Ltd Siloxane-containing solar cell metallization pastes
SG11201809794SA (en) 2016-12-20 2018-12-28 Zhejiang Kaiying New Materials Co Ltd Interdigitated back contact metal-insulator-semiconductor solar cell with printed oxide tunnel junctions
KR102600449B1 (ko) * 2016-12-22 2023-11-10 상라오 징코 솔라 테크놀러지 디벨롭먼트 컴퍼니, 리미티드 태양 전지 및 이의 제조 방법
CN106981537B (zh) * 2017-04-05 2019-05-24 南昌大学 一种应用于晶体硅太阳电池的Si/TiOx结构
CN106981523B (zh) * 2017-04-05 2019-05-24 南昌大学 一种应用于背面接触太阳电池的双层TiOx结构
JP6574946B6 (ja) * 2017-04-12 2019-11-27 株式会社アクアバンク 電気分解式ガス吸引具
WO2018229946A1 (ja) * 2017-06-15 2018-12-20 三菱電機株式会社 光電変換装置
EP4101500A1 (en) 2017-09-15 2022-12-14 Boston Scientific Neuromodulation Corporation Current generation architecture for an implantable stimulator device including distributor circuitry for sending an amplitude-scaled current to digital-to-analog converters at the electrodes
AU2018222994B2 (en) 2017-09-15 2019-11-07 Boston Scientific Neuromodulation Corporation Current generation architecture for an implantable stimulator device to promote current steering between electrodes
JP6670808B2 (ja) * 2017-10-24 2020-03-25 信越化学工業株式会社 高光電変換効率太陽電池、その製造方法、太陽電池モジュール及び太陽光発電システム
TWI662715B (zh) * 2017-10-27 2019-06-11 財團法人工業技術研究院 太陽能電池
CN107946390A (zh) * 2017-12-04 2018-04-20 孙健春 一种具有换电网的太阳能电池及制作方法
CN110034193A (zh) * 2019-04-04 2019-07-19 国家电投集团西安太阳能电力有限公司 一种Topcon钝化结构的多细栅IBC电池及其制备方法
KR102350960B1 (ko) * 2019-04-25 2022-01-14 엘지전자 주식회사 태양전지의 제조 방법
US10622502B1 (en) 2019-05-23 2020-04-14 Zhejiang Kaiying New Materials Co., Ltd. Solar cell edge interconnects
US10749045B1 (en) 2019-05-23 2020-08-18 Zhejiang Kaiying New Materials Co., Ltd. Solar cell side surface interconnects
KR102666012B1 (ko) * 2019-08-29 2024-05-16 상라오 신위안 웨동 테크놀러지 디벨롭먼트 컴퍼니, 리미티드 태양 전지 및 이의 제조 방법
JP7397732B2 (ja) * 2020-03-24 2023-12-13 株式会社カネカ 太陽電池の製造方法
CN111799348A (zh) * 2020-06-10 2020-10-20 中国科学院微电子研究所 一种异质结背接触太阳能电池及其形成方法
CN111864014A (zh) * 2020-07-23 2020-10-30 中国科学院微电子研究所 一种太阳能电池及其制造方法
WO2022217184A1 (en) 2021-04-06 2022-10-13 Boston Scientific Neuromodulation Corporation Current generation architecture for an implantable stimulator device
CN113140656B (zh) * 2021-04-26 2023-04-04 晶澳（扬州）太阳能科技有限公司 一种太阳能电池和硅薄膜的制备方法

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20090227097A1 (en) 2008-03-05 2009-09-10 Nicholas Bateman Use of dopants with different diffusivities for solar cell manufacture
JP2013219080A (ja) * 2012-04-04 2013-10-24 Sharp Corp 光電変換素子の製造方法及び光電変換素子

Family Cites Families (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7821065B2 (en) * 1999-03-02 2010-10-26 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device comprising a thin film transistor comprising a semiconductor thin film and method of manufacturing the same
US9493358B2 (en) * 2003-04-14 2016-11-15 Stile Photovoltaic module including integrated photovoltaic cells
US8637340B2 (en) * 2004-11-30 2014-01-28 Solexel, Inc. Patterning of silicon oxide layers using pulsed laser ablation
JP3962086B2 (ja) 2004-12-27 2007-08-22 直江津電子工業株式会社 裏面接合型太陽電池及びその製造方法
DE112009004970B4 (de) 2009-03-27 2018-05-03 Hitachi, Ltd. Leitende Paste und elektronisches Bauteil, das mit einer daraus gebildetenElektrodenverdrahtung versehen ist
CN102369580A (zh) 2009-04-08 2012-03-07 E.I.内穆尔杜邦公司 太阳能电池电极
KR20110135609A (ko) * 2010-06-11 2011-12-19 삼성전자주식회사 태양 전지 제조 방법
US20130298989A1 (en) * 2010-12-10 2013-11-14 Teijin Limited Semiconductor laminate, semiconductor device, method for producing semiconductor laminate, and method for manufacturing semiconductor device
US20120255603A1 (en) 2011-04-08 2012-10-11 Young-June Yu Photovoltaic structures and methods of fabricating them
FR2988908B1 (fr) 2012-04-03 2015-03-27 Commissariat Energie Atomique Procede de fabrication d'une cellule photovoltaique a contacts interdigites en face arriere
KR101871273B1 (ko) * 2012-05-11 2018-08-02 엘지전자 주식회사 태양 전지 및 이의 제조 방법
KR20140082050A (ko) 2012-12-21 2014-07-02 삼성전자주식회사 태양 전지 및 그 제조 방법

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20090227097A1 (en) 2008-03-05 2009-09-10 Nicholas Bateman Use of dopants with different diffusivities for solar cell manufacture
JP2013219080A (ja) * 2012-04-04 2013-10-24 Sharp Corp 光電変換素子の製造方法及び光電変換素子

Also Published As

Publication number Publication date
EP2879189A3 (en) 2015-07-29
KR20150062022A (ko) 2015-06-05
CN104681648A (zh) 2015-06-03
EP2879189B1 (en) 2020-05-27
EP2879189A2 (en) 2015-06-03
US9356182B2 (en) 2016-05-31
US20150144183A1 (en) 2015-05-28
CN104681648B (zh) 2017-04-12

Similar Documents

Publication Publication Date Title
KR101627204B1 (ko) 태양 전지 및 이의 제조 방법
JP6059173B2 (ja) 太陽電池
KR101613843B1 (ko) 태양 전지 및 이의 제조 방법
EP2804219B1 (en) Solar cell and method for manufacturing the same
KR102045001B1 (ko) 태양 전지 및 이의 제조 방법
KR101569417B1 (ko) 태양 전지
KR102244838B1 (ko) 태양 전지 및 이의 제조 방법
KR101680036B1 (ko) 태양 전지 및 이의 제조 방법
KR20150045801A (ko) 태양 전지 및 이의 제조 방법
KR20150049211A (ko) 태양 전지 및 이의 제조 방법
KR102053140B1 (ko) 태양 전지
US10141467B2 (en) Solar cell and method for manufacturing the same
KR101879781B1 (ko) 태양 전지, 불순물층의 형성 방법 및 태양 전지의 제조 방법
KR20160097926A (ko) 태양 전지
KR102010390B1 (ko) 태양 전지의 제조 방법 및 불순물 영역의 형성 방법
KR20150084305A (ko) 태양 전지의 제조 방법
KR20150029203A (ko) 태양 전지
KR20150109745A (ko) 태양 전지 및 이의 제조 방법
KR102298671B1 (ko) 태양 전지 및 이의 제조 방법
KR102132741B1 (ko) 태양 전지 및 이의 제조 방법
KR20160034062A (ko) 태양 전지 및 이의 제조 방법
KR101889774B1 (ko) 태양 전지
KR20160061947A (ko) 태양 전지 및 이의 제조 방법
KR102132738B1 (ko) 마스크 조립체 및 이를 이용한 태양 전지의 제조 방법
KR20160111624A (ko) 태양 전지 및 이의 제조 방법

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right