KR20160034062A - 태양 전지 및 이의 제조 방법 - Google Patents
태양 전지 및 이의 제조 방법 Download PDFInfo
- Publication number
- KR20160034062A KR20160034062A KR1020140125107A KR20140125107A KR20160034062A KR 20160034062 A KR20160034062 A KR 20160034062A KR 1020140125107 A KR1020140125107 A KR 1020140125107A KR 20140125107 A KR20140125107 A KR 20140125107A KR 20160034062 A KR20160034062 A KR 20160034062A
- Authority
- KR
- South Korea
- Prior art keywords
- type region
- conductive type
- layer
- trench
- region
- Prior art date
Links
- 238000000034 method Methods 0.000 title claims description 85
- 238000004519 manufacturing process Methods 0.000 title description 19
- 239000004065 semiconductor Substances 0.000 claims abstract description 206
- 239000000758 substrate Substances 0.000 claims abstract description 100
- 230000004888 barrier function Effects 0.000 claims abstract description 88
- 239000000463 material Substances 0.000 claims abstract description 23
- 230000005641 tunneling Effects 0.000 claims description 61
- 239000002019 doping agent Substances 0.000 claims description 54
- 238000009792 diffusion process Methods 0.000 claims description 16
- HBMJWWWQQXIZIP-UHFFFAOYSA-N silicon carbide Chemical compound [Si+]#[C-] HBMJWWWQQXIZIP-UHFFFAOYSA-N 0.000 claims description 16
- 229910010271 silicon carbide Inorganic materials 0.000 claims description 16
- 230000005684 electric field Effects 0.000 claims description 15
- 238000005468 ion implantation Methods 0.000 claims description 11
- 229920001721 polyimide Polymers 0.000 claims description 5
- FXHOOIRPVKKKFG-UHFFFAOYSA-N N,N-Dimethylacetamide Chemical compound CN(C)C(C)=O FXHOOIRPVKKKFG-UHFFFAOYSA-N 0.000 claims description 4
- SECXISVLQFMRJM-UHFFFAOYSA-N N-Methylpyrrolidone Chemical compound CN1CCCC1=O SECXISVLQFMRJM-UHFFFAOYSA-N 0.000 claims description 4
- 239000004642 Polyimide Substances 0.000 claims description 4
- 239000000203 mixture Substances 0.000 claims 1
- 239000010410 layer Substances 0.000 description 202
- 239000010408 film Substances 0.000 description 67
- 230000008569 process Effects 0.000 description 26
- 238000002161 passivation Methods 0.000 description 21
- 229910052581 Si3N4 Inorganic materials 0.000 description 12
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 12
- 230000000694 effects Effects 0.000 description 10
- 238000000059 patterning Methods 0.000 description 9
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 8
- 239000013078 crystal Substances 0.000 description 8
- 229910052710 silicon Inorganic materials 0.000 description 8
- 239000010703 silicon Substances 0.000 description 8
- 239000000969 carrier Substances 0.000 description 7
- 238000010438 heat treatment Methods 0.000 description 7
- OAICVXFJPJFONN-UHFFFAOYSA-N Phosphorus Chemical compound [P] OAICVXFJPJFONN-UHFFFAOYSA-N 0.000 description 6
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 6
- 238000000151 deposition Methods 0.000 description 6
- 238000012986 modification Methods 0.000 description 6
- 230000004048 modification Effects 0.000 description 6
- 239000003960 organic solvent Substances 0.000 description 6
- 229910052698 phosphorus Inorganic materials 0.000 description 6
- 239000011574 phosphorus Substances 0.000 description 6
- 229910052814 silicon oxide Inorganic materials 0.000 description 6
- ZOXJGFHDIHLPTG-UHFFFAOYSA-N Boron Chemical compound [B] ZOXJGFHDIHLPTG-UHFFFAOYSA-N 0.000 description 5
- 229910052796 boron Inorganic materials 0.000 description 5
- 238000005530 etching Methods 0.000 description 5
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 5
- 229910021417 amorphous silicon Inorganic materials 0.000 description 4
- 230000015572 biosynthetic process Effects 0.000 description 4
- 238000006243 chemical reaction Methods 0.000 description 4
- 238000005229 chemical vapour deposition Methods 0.000 description 4
- 230000007547 defect Effects 0.000 description 4
- 229910021421 monocrystalline silicon Inorganic materials 0.000 description 4
- 230000004913 activation Effects 0.000 description 3
- 229910052787 antimony Inorganic materials 0.000 description 3
- WATWJIUSRGPENY-UHFFFAOYSA-N antimony atom Chemical compound [Sb] WATWJIUSRGPENY-UHFFFAOYSA-N 0.000 description 3
- 229910052785 arsenic Inorganic materials 0.000 description 3
- RQNWIZPPADIBDY-UHFFFAOYSA-N arsenic atom Chemical compound [As] RQNWIZPPADIBDY-UHFFFAOYSA-N 0.000 description 3
- 229910052797 bismuth Inorganic materials 0.000 description 3
- JCXGWMGPZLAOME-UHFFFAOYSA-N bismuth atom Chemical compound [Bi] JCXGWMGPZLAOME-UHFFFAOYSA-N 0.000 description 3
- 229910021478 group 5 element Inorganic materials 0.000 description 3
- 229910021424 microcrystalline silicon Inorganic materials 0.000 description 3
- 150000004767 nitrides Chemical class 0.000 description 3
- 238000000206 photolithography Methods 0.000 description 3
- 229920005989 resin Polymers 0.000 description 3
- 239000011347 resin Substances 0.000 description 3
- 238000007650 screen-printing Methods 0.000 description 3
- KRHYYFGTRYWZRS-UHFFFAOYSA-N Fluorane Chemical compound F KRHYYFGTRYWZRS-UHFFFAOYSA-N 0.000 description 2
- GYHNNYVSQQEPJS-UHFFFAOYSA-N Gallium Chemical compound [Ga] GYHNNYVSQQEPJS-UHFFFAOYSA-N 0.000 description 2
- 229910010413 TiO 2 Inorganic materials 0.000 description 2
- 229910052782 aluminium Inorganic materials 0.000 description 2
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 2
- 238000000231 atomic layer deposition Methods 0.000 description 2
- 238000004140 cleaning Methods 0.000 description 2
- 230000008021 deposition Effects 0.000 description 2
- 229910052733 gallium Inorganic materials 0.000 description 2
- 239000007789 gas Substances 0.000 description 2
- 239000001257 hydrogen Substances 0.000 description 2
- 229910052739 hydrogen Inorganic materials 0.000 description 2
- 125000004435 hydrogen atom Chemical class [H]* 0.000 description 2
- 229910052738 indium Inorganic materials 0.000 description 2
- APFVFJFRJDLVQX-UHFFFAOYSA-N indium atom Chemical compound [In] APFVFJFRJDLVQX-UHFFFAOYSA-N 0.000 description 2
- 239000011810 insulating material Substances 0.000 description 2
- 230000005527 interface trap Effects 0.000 description 2
- 238000000608 laser ablation Methods 0.000 description 2
- 238000004518 low pressure chemical vapour deposition Methods 0.000 description 2
- VNWKTOKETHGBQD-UHFFFAOYSA-N methane Chemical compound C VNWKTOKETHGBQD-UHFFFAOYSA-N 0.000 description 2
- TWNQGVIAIRXVLR-UHFFFAOYSA-N oxo(oxoalumanyloxy)alumane Chemical compound O=[Al]O[Al]=O TWNQGVIAIRXVLR-UHFFFAOYSA-N 0.000 description 2
- 238000001020 plasma etching Methods 0.000 description 2
- 238000000623 plasma-assisted chemical vapour deposition Methods 0.000 description 2
- 230000006798 recombination Effects 0.000 description 2
- 238000005215 recombination Methods 0.000 description 2
- 230000003746 surface roughness Effects 0.000 description 2
- 238000003949 trap density measurement Methods 0.000 description 2
- 229910018072 Al 2 O 3 Inorganic materials 0.000 description 1
- BLRPTPMANUNPDV-UHFFFAOYSA-N Silane Chemical compound [SiH4] BLRPTPMANUNPDV-UHFFFAOYSA-N 0.000 description 1
- 230000003667 anti-reflective effect Effects 0.000 description 1
- 239000003245 coal Substances 0.000 description 1
- 229920001940 conductive polymer Polymers 0.000 description 1
- 239000013039 cover film Substances 0.000 description 1
- 238000005137 deposition process Methods 0.000 description 1
- 230000006866 deterioration Effects 0.000 description 1
- 229910003460 diamond Inorganic materials 0.000 description 1
- 239000010432 diamond Substances 0.000 description 1
- 238000010894 electron beam technology Methods 0.000 description 1
- 230000007717 exclusion Effects 0.000 description 1
- 230000001747 exhibiting effect Effects 0.000 description 1
- 238000011049 filling Methods 0.000 description 1
- 238000010304 firing Methods 0.000 description 1
- 229920006015 heat resistant resin Polymers 0.000 description 1
- 230000006872 improvement Effects 0.000 description 1
- 239000007769 metal material Substances 0.000 description 1
- 239000012299 nitrogen atmosphere Substances 0.000 description 1
- 239000003921 oil Substances 0.000 description 1
- 238000005192 partition Methods 0.000 description 1
- 238000007747 plating Methods 0.000 description 1
- 238000005498 polishing Methods 0.000 description 1
- 239000009719 polyimide resin Substances 0.000 description 1
- 230000002265 prevention Effects 0.000 description 1
- 238000007639 printing Methods 0.000 description 1
- 230000001681 protective effect Effects 0.000 description 1
- 239000002994 raw material Substances 0.000 description 1
- 229910000077 silane Inorganic materials 0.000 description 1
- 239000002356 single layer Substances 0.000 description 1
- 238000004528 spin coating Methods 0.000 description 1
- 238000005507 spraying Methods 0.000 description 1
- 238000001771 vacuum deposition Methods 0.000 description 1
- 238000007740 vapor deposition Methods 0.000 description 1
- 238000001039 wet etching Methods 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
- H01L31/04—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof adapted as photovoltaic [PV] conversion devices
- H01L31/042—PV modules or arrays of single PV cells
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
- H01L31/02—Details
- H01L31/0224—Electrodes
- H01L31/022408—Electrodes for devices characterised by at least one potential jump barrier or surface barrier
- H01L31/022425—Electrodes for devices characterised by at least one potential jump barrier or surface barrier for solar cells
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
- H01L31/02—Details
- H01L31/0236—Special surface textures
- H01L31/02366—Special surface textures of the substrate or of a layer on the substrate, e.g. textured ITO/glass substrate or superstrate, textured polymer layer on glass substrate
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
- H01L31/18—Processes or apparatus specially adapted for the manufacture or treatment of these devices or of parts thereof
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
- Y02E—REDUCTION OF GREENHOUSE GAS [GHG] EMISSIONS, RELATED TO ENERGY GENERATION, TRANSMISSION OR DISTRIBUTION
- Y02E10/00—Energy generation through renewable energy sources
- Y02E10/50—Photovoltaic [PV] energy
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
- Y02P—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN THE PRODUCTION OR PROCESSING OF GOODS
- Y02P70/00—Climate change mitigation technologies in the production process for final industrial or consumer products
- Y02P70/50—Manufacturing or production processes characterised by the final manufactured product
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Electromagnetism (AREA)
- General Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- Computer Hardware Design (AREA)
- Physics & Mathematics (AREA)
- Power Engineering (AREA)
- Life Sciences & Earth Sciences (AREA)
- Sustainable Development (AREA)
- Sustainable Energy (AREA)
- Manufacturing & Machinery (AREA)
- Photovoltaic Devices (AREA)
Abstract
본 발명의 실시예에 따른 태양 전지는, 반도체 기판; 상기 반도체 기판 위에 위치하며, 배리어 영역을 사이에 두고 위치하는 제1 도전형 영역 및 제2 도전형 영역을 포함하는 반도체층; 상기 제1 도전형 영역에 연결되는 제1 전극; 및 상기 제2 도전형 영역에 연결되는 제2 전극을 포함한다. 상기 배리어 영역은, 트렌치와, 상기 제1 및 제2 도전형 영역 중 적어도 하나와 상기 트렌치 사이에 위치하며 언도프트 물질로 구성되는 배리어 부분을 포함한다.
Description
본 발명은 태양 전지 및 이의 제조 방법에 관한 것으로서, 후면 전극 구조를 가지는 태양 전지 및 이의 제조 방법에 관한 것이다.
최근 석유나 석탄과 같은 기존 에너지 자원의 고갈이 예상되면서 이들을 대체할 대체 에너지에 대한 관심이 높아지고 있다. 그 중에서도 태양 전지는 태양광 에너지를 전기 에너지로 변환시키는 차세대 전지로서 각광받고 있다.
이러한 태양 전지에서는 다양한 층 및 전극을 설계에 따라 형성하는 것에 의하여 제조될 수 있다. 그런데 이러한 다양한 층 및 전극의 설계에 따라 태양 전지 효율이 결정될 수 있다. 태양 전지의 상용화를 위해서는 낮은 효율을 극복하여야 하는바, 태양 전지의 효율을 최대화할 수 있는 태양 전지 및 이의 제조 방법이 요구된다.
본 발명은 태양 전지의 효율 및 특성을 향상할 수 있는 태양 전지 및 이의 제조 방법을 제공하고자 한다.
본 발명의 실시예에 따른 태양 전지는, 반도체 기판; 상기 반도체 기판 위에 위치하며, 배리어 영역을 사이에 두고 위치하는 제1 도전형 영역 및 제2 도전형 영역을 포함하는 반도체층; 상기 제1 도전형 영역에 연결되는 제1 전극; 및 상기 제2 도전형 영역에 연결되는 제2 전극을 포함한다. 상기 배리어 영역은, 트렌치와, 상기 제1 및 제2 도전형 영역 중 적어도 하나와 상기 트렌치 사이에 위치하며 언도프트 물질로 구성되는 배리어 부분을 포함한다.
본 발명의 실시예에 따른 태양 전지의 제조 방법은, 반도체 기판 위에 패턴을 가지는 패턴부를 형성하는 단계; 상기 반도체 기판 및 상기 패턴부 위에 진성을 가지는 진성 반도체층을 형성하는 단계; 상기 진성 반도체층에 상기 패턴부에 대응하는 영역에 형성된 트렌치를 사이에 두고 이격되는 제1 도전형 영역 및 제2 도전형 영역을 형성하는, 반도체층을 형성하는 단계; 및 상기 제1 및 제2 도전형 영역에 각기 연결되는 제1 및 제2 전극을 형성하는 단계를 포함한다. 상기 트렌치는 상기 패턴부를 리프트 오프(lift-off)하여 형성된다.
본 실시예에 따는 태양 전지는, 배리어 영역이 트렌치와 배리어 부분을 구비하여 이중 이격 구조를 가져 제1 및 제2 도전형 영역 사이의 션트를 효과적으로 방지할 수 있다. 또한, 트렌치를 구비하면서도 반도체 기판의 후면에 전체적으로 터널링층이 형성되어, 션트 방지 효과를 향상하면서도 우수한 터널링 효과 및 낮은 계면 결함 밀도(interface trap density, Dit)를 가질 수 있다. 이에 의하여 태양 전지의 효율 및 특성을 향상할 수 있다.
본 실시예에 따른 태양 전지의 제조 방법은, 터널링층 위에 패턴부를 형성한 이후에 이를 리프트 오프에 의하여 제거하는 것에 의하여 반도체층에 트렌치를 형성하므로, 트렌치가 위치한 부분에 터널링층이 그대로 잔존할 수 있도록 한다. 그리고 리프트 오프 공정에 의하여 레이저 손상 등에 의한 패시베이션 특성 등의 저하 없이 트렌치를 형성할 수 있다.
도 1는 본 발명의 실시예에 따른 태양 전지를 도시한 단면도이다.
도 2는 도 1에 도시한 태양 전지의 부분 후면 평면도이다.
도 3a 내지 도 3o는 본 발명의 실시예에 따른 태양 전지의 제조 방법을 도시한 단면도들이다.
도 2는 도 1에 도시한 태양 전지의 부분 후면 평면도이다.
도 3a 내지 도 3o는 본 발명의 실시예에 따른 태양 전지의 제조 방법을 도시한 단면도들이다.
이하에서는 첨부한 도면을 참조하여 본 발명의 실시예를 상세하게 설명한다. 그러나 본 발명이 이러한 실시예에 한정되는 것은 아니며 다양한 형태로 변형될 수 있음은 물론이다.
도면에서는 본 발명을 명확하고 간략하게 설명하기 위하여 설명과 관계 없는 부분의 도시를 생략하였으며, 명세서 전체를 통하여 동일 또는 극히 유사한 부분에 대해서는 동일한 도면 참조부호를 사용한다. 그리고 도면에서는 설명을 좀더 명확하게 하기 위하여 두께, 넓이 등을 확대 또는 축소하여 도시하였는바, 본 발명의 두께, 넓이 등은 도면에 도시된 바에 한정되지 않는다.
그리고 명세서 전체에서 어떠한 부분이 다른 부분을 "포함"한다고 할 때, 특별히 반대되는 기재가 없는 한 다른 부분을 배제하는 것이 아니며 다른 부분을 더 포함할 수 있다. 또한, 층, 막, 영역, 판 등의 부분이 다른 부분 "위에" 있다고 할 때, 이는 다른 부분 "바로 위에" 있는 경우뿐 아니라 그 중간에 다른 부분이 위치하는 경우도 포함한다. 층, 막, 영역, 판 등의 부분이 다른 부분 "바로 위에" 있다고 할 때에는 중간에 다른 부분이 위치하지 않는 것을 의미한다.
이하, 첨부한 도면을 참조하여 본 발명의 실시예에 따른 태양 전지 및 이의 제조 방법을 상세하게 설명한다.
도 1는 본 발명의 실시예에 따른 태양 전지를 도시한 단면도이고, 도 2는 도 1에 도시한 태양 전지의 부분 후면 평면도이다.
도 1 및 도 2을 참조하면, 본 실시예에 따른 태양 전지(100)는, 베이스 영역(110)을 포함하는 반도체 기판(10)과, 반도체 기판(10) 위에 위치하며 배리어 영역(36)을 사이에 두고 위치하는 제1 및 제2 도전형 영역(32, 34)을 포함하는 반도체층(30)과, 제1 및 제2 도전형 영역(32, 34)에 각기 연결되는 제1 및 제2 전극 (42, 44)을 포함한다. 본 실시예에서 배리어 영역(36)은, 트렌치(360)와, 트렌치(360)와 도전형 영역(32, 34) 사이에 위치하며 언도프트(undoped) 물질로 구성되는 배리어 부분(361, 362)을 포함한다. 그리고 태양 전지(100)는 반도체 기판(10)과 반도체층(30) 사이에 위치하는 터널링층(20)을 더 구비하고, 터널링층(20)이 트렌치(360)가 형성된 부분에도 위치할 수 있다. 그 외에 태양 전지(100)는 패시베이션막(24), 반사 방지막(26), 절연층(40) 등을 더 포함할 수 있다. 이를 좀더 상세하게 설명한다.
반도체 기판(10)은 제2 도전형 도펀트를 상대적으로 낮은 도핑 농도로 포함하여 제2 도전형을 가지는 베이스 영역(110)을 포함할 수 있다. 베이스 영역(110)은 제2 도전형 도펀트를 포함하는 결정질 반도체로 구성될 수 있다. 일 예로, 베이스 영역(110)은 제2 도전형 도펀트를 포함하는 단결정 또는 다결정 반도체(일 예로, 단결정 또는 다결정 실리콘)로 구성될 수 있다. 특히, 베이스 영역(110)은 제2 도전형 도펀트를 포함하는 단결정 반도체(예를 들어, 단결정 반도체 웨이퍼, 좀더 구체적으로는, 반도체 실리콘 웨이퍼)로 구성될 수 있다. 이와 같이 베이스 영역(110)이 단결정 실리콘으로 구성되면, 태양 전지(100)가 단결정 실리콘 태양 전지를 구성하게 된다. 이와 같이 단결정 반도체를 가지는 태양 전지(100)는 결정성이 높아 결함이 적은 베이스 영역(110) 또는 반도체 기판(10)을 기반으로 하므로 전기적 특성이 우수하다.
제2 도전형은 p형 또는 n형일 수 있다. 일 예로, 베이스 영역(110)이 n형을 가지면 베이스 영역(110)과 광전 변환에 의하여 캐리어를 형성하는 접합(일 예로, 터널링층(20)을 사이에 둔 pn 접합)을 형성하는 p형의 제1 도전형 영역(32)을 넓게 형성하여 광전 변환 면적을 증가시킬 수 있다. 또한, 이 경우에는 넓은 면적을 가지는 제1 도전형 영역(32)이 이동 속도가 상대적으로 느린 정공을 효과적으로 수집하여 광전 변환 효율 향상에 좀더 기여할 수 있다. 그러나 본 발명이 이에 한정되는 것은 아니다.
그리고 반도체 기판(10)은 전면 쪽에 위치하는 전면 전계 영역(130)을 포함할 수 있다. 전면 전계 영역(130)은 베이스 영역(110)과 동일한 도전형을 가지면서 베이스 영역(110)보다 높은 도핑 농도를 가질 수 있다.
본 실시예에서는 전면 전계 영역(130)이 반도체 기판(10)에 제2 도전형 도펀트를 상대적으로 높은 도핑 농도로 도핑하여 형성된 도핑 영역으로 구성된 것을 예시하였다. 이에 따라 전면 전계 영역(130)이 제2 도전형을 가지는 결정질(단결정 또는 다결정) 반도체를 포함하여 반도체 기판(10)의 일부를 구성하게 된다. 일 예로, 전면 전계 영역(130)은 제2 도전형을 가지는 단결정 반도체 기판(일 예로, 단결정 실리콘 웨이퍼 기판)의 일부분을 구성할 수 있다. 그러나 본 발명이 이에 한정되는 것은 아니다. 따라서 반도체 기판(10)과 다른 별개의 반도체층(예를 들어, 비정질 반도체층, 미세 결정 반도체층, 또는 다결정 반도체층)에 제2 도전형 도펀트를 도핑하여 전면 전계 영역(130)을 형성할 수도 있다. 또는, 전면 전계 영역(130)이 반도체 기판(10)에 인접하여 형성된 층(예를 들어, 패시베이션막(24) 및/또는 반사 방지막(26))의 고정 전하에 의하여 도핑된 것과 유사한 역할을 하는 전계 영역으로 구성될 수도 있다. 예를 들어, 베이스 영역(110)이 n형인 경우에는 패시베이션막(24)이 고정 음전하를 가지는 산화물(예를 들어, 알루미늄 산화물)로 구성되어 베이스 영역(110)의 표면에 반전 영역(inversion layer)를 형성하여 이를 전계 영역으로 이용할 수 있다. 이 경우에는 반도체 기판(10)이 별도의 도핑 영역을 구비하지 않고 베이스 영역(110)만으로 구성되어, 반도체 기판(10)의 결함을 최소화할 수 있다. 그 외의 다양한 방법에 의하여 다양한 구조의 전면 전계 영역(130)을 형성할 수 있다.
본 실시예에서 반도체 기판(10)의 전면은 텍스쳐링(texturing)되어 피라미드 등의 형태의 요철을 가질 수 있다. 이와 같은 텍스쳐링에 의해 반도체 기판(10)의 전면 등에 요철이 형성되어 표면 거칠기가 증가되면, 반도체 기판(10)의 전면을 통하여 입사되는 광의 반사율을 낮출 수 있다. 따라서 베이스 영역(110)과 제1 도전형 영역(32)에 의하여 형성된 pn 접합까지 도달하는 광의 양을 증가시킬 수 있어, 광 손실을 최소화할 수 있다.
그리고 반도체 기판(10)의 후면은 경면 연마 등에 의하여 전면보다 낮은 표면 거칠기를 가지는 상대적으로 매끈하고 평탄한 면으로 이루어질 수 있다. 본 실시예와 같이 반도체 기판(10)의 후면 쪽에 제1 및 제2 도전형 영역(32, 34)이 함께 형성되는 경우에는 반도체 기판(10)의 후면의 특성에 따라 태양 전지(100)의 특성이 크게 달라질 수 있기 때문이다. 이에 따라 반도체 기판(10)의 후면에는 텍스쳐링에 의한 요철을 형성하지 않아 패시베이션 특성을 향상할 수 있고, 이에 의하여 태양 전지(100)의 특성을 향상할 수 있다. 그러나 본 발명이 이에 한정되는 것은 아니며, 경우에 따라 반도체 기판(10)의 후면에 텍스쳐링에 의한 요철을 형성할 수도 있다. 그 외의 다양한 변형도 가능하다.
반도체 기판(10)의 후면 위에는 터널링층(20)이 형성될 수 있다. 터널링층(20)은 전자 및 정공에게 일종의 배리어(barrier)로 작용하여, 소수 캐리어(minority carrier)가 통과되지 않도록 하고, 터널링층(20)에 인접한 부분에서 축적된 후에 일정 이상의 에너지를 가지는 다수 캐리어(majority carrier)만이 터널링층(20)을 통과할 수 있도록 한다. 이때, 일정 이상의 에너지를 가지는 다수 캐리어는 터널링 효과에 의하여 쉽게 터널링층(20)을 통과할 수 있다. 또한, 터널링층(20)은 도전형 영역(32, 34)의 도펀트가 반도체 기판(10)으로 확산하는 것을 방지하는 확산 배리어로서의 역할을 수행할 수 있다.
이러한 터널링층(20)은 캐리어가 터널링 될 수 있는 다양한 물질을 포함할 수 있는데, 일례로, 산화물, 질화물, 반도체, 전도성 고분자 등을 포함할 수 있다. 예를 들어, 터널링층(20)은 실리콘 산화물, 실리콘 질화물, 실리콘 산화 질화물, 진성 비정질 실리콘, 진성 다결정 실리콘 등을 포함할 수 있다. 이때, 터널링층(20)은 반도체 기판(10)의 후면에 전체적으로 형성될 수 있다. 이에 따라 반도체 기판(10)의 후면의 계면 특성을 전체적으로 향상할 수 있고, 별도의 패터닝 없이 쉽게 형성될 수 있다.
본 실시예에서는 제1 도전형 영역(32)과 제2 도전형 영역(34)이 배리어 영역(36)을 사이에 두고 위치하며, 배리어 영역(36)이 트렌치(360) 및 배리어 부분(361, 362)을 포함한다. 이때, 터널링층(20)은 적어도 트렌치(360)가 형성된 부분 및 배리어 영역(36)이 위치한 부분에도 형성되어, 반도체 기판(10)의 후면에서 끊어지지 않고 전체적으로 형성될 수 있다. 이에 대해서는 추후에 좀더 상세하게 설명한다.
반도체층(30)은 터널링층(20) 위에 위치하는 도전형 영역(32, 34)을 포함할 수 있다. 좀더 구체적으로, 본 실시예에서 도전형 영역(32, 24)은 제1 도전형 도펀트가 도핑되어 제1 도전형을 나타내는 제1 도전형 영역(32)과, 제2 도전형 도펀트가 도핑되어 제2 도전형을 나타내는 제2 도전형 영역(34)을 포함할 수 있다. 그리고 제1 도전형 영역(32)과 제2 도전형 영역(34)의 사이에는 배리어 영역(36)이 위치할 수 있다. 이때, 배리어 영역(36)은 트렌치(360)와 함께 배리어 부분(361, 362)을 포함할 수 있다.
제1 도전형 영역(32)은 베이스 영역(110)과 터널링층(20)을 사이에 두고 pn 접합(또는 pn 터널 접합)을 형성하여 광전 변환에 의하여 캐리어를 생성하는 에미터 영역을 구성한다.
이때, 제1 도전형 영역(32)은 베이스 영역(110)과 반대되는 제1 도전형 도펀트를 포함하는 반도체(일례로, 실리콘)을 포함할 수 있다. 본 실시예에서는 제1 도전형 영역(32)이 반도체 기판(10) 위(좀더 명확하게는, 터널링층(20) 위)에서 반도체 기판(10)과 별개로 형성되며 제1 도전형 도펀트가 도핑된 반도체층으로 구성된다. 이에 따라 제1 도전형 영역(32)은 반도체 기판(10) 상에 쉽게 형성될 수 있도록 반도체 기판(10)과 다른 결정 구조를 가지는 반도체층으로 구성될 수 있다. 예를 들어, 제1 도전형 영역(32)은 증착 등의 다양한 방법에 의하여 쉽게 제조될 수 있는 비정질 반도체, 미세 결정 반도체, 또는 다결정 반도체(일 예로, 비정질 실리콘, 미세 결정 실리콘, 또는 다결정 실리콘) 등에 제1 도전형 도펀트를 도핑하여 형성될 수 있다. 제1 도전형 도펀트는 반도체층을 형성하는 공정에서 반도체층에 함께 포함되거나, 또는, 반도체층을 형성한 후에 열 확산법, 이온 주입법 등의 다양한 도핑 방법에 의하여 반도체층에 포함될 수도 있다.
이때, 제1 도전형 도펀트는 베이스 영역(110)과 반대되는 도전형을 나타낼 수 있는 도펀트이면 족하다. 즉, 제1 도전형 도펀트가 p형일 경우에는 보론(B), 알루미늄(Al), 갈륨(Ga), 인듐(In) 등의 3족 원소를 사용할 수 있다. 제1 도전형 도펀트가 n형일 경우에는 인(P), 비소(As), 비스무스(Bi), 안티몬(Sb) 등의 5족 원소를 사용할 수 있다.
제2 도전형 영역(34)은 후면 전계(back surface field)를 형성하여 반도체 기판(10)의 표면(좀더 정확하게는, 반도체 기판(10)의 후면)에서 재결합에 의하여 캐리어가 손실되는 것을 방지하는 후면 전계 영역을 구성한다.
이때, 제2 도전형 영역(34)은 베이스 영역(110)과 동일한 제2 도전형 도펀트를 포함하는 반도체(일례로, 실리콘)을 포함할 수 있다. 본 실시예에서는 제2 도전형 영역(34)이 반도체 기판(10) 위(좀더 명확하게는, 터널링층(20) 위)에서 반도체 기판(10)과 별개로 형성되며 제2 도전형 도펀트가 도핑된 반도체층으로 구성된다. 이에 따라 제2 도전형 영역(34)은 반도체 기판(10) 상에 쉽게 형성될 수 있도록 반도체 기판(10)과 다른 결정 구조를 가지는 반도체층으로 구성될 수 있다. 예를 들어, 제2 도전형 영역(34)은 증착 등의 다양한 방법에 의하여 쉽게 제조될 수 있는 비정질 반도체, 미세 결정 반도체, 또는 다결정 반도체(일 예로, 비정질 실리콘, 미세 결정 실리콘, 또는 다결정 실리콘) 등에 제2 도전형 도펀트를 도핑하여 형성될 수 있다. 제2 도전형 도펀트는 반도체층을 형성하는 공정에서 반도체층에 함께 포함되거나, 또는, 반도체층을 형성한 후에 열 확산법, 이온 주입법 등의 다양한 도핑 방법에 의하여 반도체층에 포함될 수도 있다.
이때, 제2 도전형 도펀트는 베이스 영역(110)과 동일한 도전형을 나타낼 수 있는 도펀트이면 족하다. 즉, 제2 도전형 도펀트가 n형일 경우에는 인(P), 비소(As), 비스무스(Bi), 안티몬(Sb) 등의 5족 원소를 사용할 수 있다. 제2 도전형 도펀트가 p형일 경우에는 보론(B), 알루미늄(Al), 갈륨(Ga), 인듐(In) 등의 3족 원소를 사용할 수 있다.
그리고 제1 도전형 영역(32)과 제2 도전형 영역(34) 사이에 위치하는 배리어 영역(36)은 제1 도전형 영역(32)과 제2 도전형 영역(34)을 서로 이격시킨다. 제1 도전형 영역(32)과 제2 도전형 영역(34)이 서로 접촉하는 경우에는 션트(shunt)가 발생하여 태양 전지(100)의 성능을 저하시킬 수 있다. 이에 따라 본 실시예에서는 제1 도전형 영역(32)과 제2 도전형 영역(34) 사이에 배리어 영역(36)을 위치시켜 불필요한 션트를 방지할 수 있다.
본 실시예에서 배리어 영역(36)은 반도체층(30)이 제거된 부분으로서 빈 공간으로 이루어지는 트렌치(360)를 포함한다. 그리고 배리어 영역(36)은 트렌치(360)와 제1 도전형 영역(32) 사이 및/또는 트렌치(360)와 제2 도전형 영역(34) 사이에 위치하며 언도프트 물질로 구성되는 배리어 부분(361, 362)을 포함할 수 있다. 일 예로, 배리어 부분(361, 362)이, 트렌치(360)와 제1 도전형 영역(32) 사이에 위치하며 언도프트 물질로 구성되는 제1 배리어 부분(361)과, 트렌치(360)와 제2 도전형 영역(34) 사이에 위치하며 언도프트 물질로 구성되는 제2 배리어 부분(362)를 포함할 수 있다.
본 실시예의 트렌치(360)는 리프트 오프(lift off) 공정에 의하여 형성될 수 있다. 이에 의하여 트렌치(360)의 측면이 터널링층(20)의 표면에 직교하여 위치할 수 있으며, 언더컷 등이 발생하지 않을 수 있다. 그리고 트렌치(360)에 대응하는 위치에서 터널링층(20)이 제거되지 않을 수 있다. 이에 의하여 트렌치(360)가 형성된 부분에서 터널링층(20)이 트렌치(360)와 반도체 기판(10) 사이에 위치할 수 있고, 좀더 구체적으로는, 배리어 영역(36)에 전체적으로 대응하도록 배리어 영역(36)과 반도체 기판(10) 사이에 위치할 수 있다. 즉, 트렌치(360)를 사이에 두고 위치하는 제1 도전형 영역(32) 및 제2 도전형 영역(34)에 대응하도록 위치하는 터널링층(20)이 서로 연결되어 일체화될 수 있다. 이에 따라 터널링층(20)이 트렌치(360)가 위치한 부분에서 끊어지지 않고 형성되어 반도체 기판(10)의 후면에 전체적으로 형성될 수 있다.
배리어 부분(361, 362)은 제1 도전형 영역(32)과 제2 도전형 영역(34) 사이에서 이들 사이의 션트를 방지할 수 있는 다양한 물질을 포함할 수 있다. 일 예로, 배리어 영역(361, 362)이 진성(intrinsic) 반도체를 포함할 수도 있다. 이때, 제1 도전형 영역(32) 및 제2 도전형 영역(34)과 배리어 부분(361, 362)은 서로 측면이 접촉되면서 연속적으로 형성되는 동일한 반도체(일례로, 비정질 실리콘, 미세 결정 실리콘, 다결정 실리콘)로 구성되되, 실질적으로 도펀트를 포함하지 않을 수 있다. 즉, 배리어 부분(361, 362)이 반도체층(30)의 일부를 구성할 수 있다.
이러한 반도체층(30)은 다양한 방법에 의하여 형성될 수 있다. 예를 들어, 먼저 진성 반도체 물질을 포함하는 진성 반도체층(도 3d의 참조부호 300, 이하 동일)을 형성한다. 그리고 진성 반도체층(300)의 일부 영역에 제1 도전형 도펀트를 도핑하여 제1 도전형 영역(32)을 형성하고 다른 영역 중 일부에 제2 도전형 도펀트를 도핑하여 제2 도전형 영역(34)을 형성하고, 제1 도전형 영역(32) 및 제2 도전형 영역(34)이 형성되지 않은 영역 또는 형성되지 않을 영역의 일부에 트렌치(360)을 형성한다. 그러면, 트렌치(360)가 형성되지 않으며 제1 및 제2 도전형 영역(32, 34)이 형성되지 않은 영역이 배리어 부분(361, 362)을 구성하게 될 수 있다. 이에 의하면 제1 도전형 영역(32) 및 제2 도전형 영역(34) 및 배리어 영역(36)의 제조 방법을 단순화할 수 있다. 구체적인 제조 방법의 일 예에 대해서는 추후에 도 3a 내지 도 3o를 참조하여 상세하게 설명한다.
그러나 본 발명이 이에 한정되는 것은 아니다. 따라서, 배리어 부분(361, 362)을 제1 도전형 영역(32) 및 제2 도전형 영역(34)과 별도로 형성할 수 있다. 이때, 배리어 부분(361, 362)은 절연 물질(일례로, 산화물, 질화물 등), 진성 반도체층 등을 포함할 수 있다. 이 경우에는 배리어 부분(361, 362)의 두께가 제1 도전형 영역(32) 및 제2 도전형 영역(34)과 다를 수 있다. 일례로, 제1 도전형 영역(32) 및 제2 도전형 영역(34)의 쇼트를 좀더 효과적으로 막기 위하여 배리어 부분(361, 362)이 제1 도전형 영역(32) 및 제2 도전형 영역(34)보다 더 두꺼운 두께를 가질 수도 있다. 또는, 배리어 부분(361, 362)을 형성하기 위한 원료를 절감하기 위하여 배리어 부분(361, 362)의 두께를 제1 도전형 영역(32) 및 제2 도전형 영역(34)의 두께보다 작게 할 수도 있다. 이외 다양한 변형이 가능함은 물론이다. 이때, 제1 도전형 영역(32)과 제2 도전형 영역(34) 사이에 전체적으로 배리어 부분(361, 362)을 형성한 다음 일부를 제거하여 트렌치(360)를 형성할 수도 있고, 배리어 부분(361, 362)을 형성할 때 트렌치(360)에 해당하는 부분에 형성하지 않을 수도 있다.
그리고 본 실시예에서는 배리어 영역(36)이 제1 도전형 영역(32)과 제2 도전형 영역(34) 사이를 전체적으로 이격하는 것을 예시하였다. 그러나 본 발명이 이에 한정되는 것은 아니다. 따라서 배리어 영역(36)이 제1 도전형 영역(32) 및 제2 도전형 영역(34)의 경계 부분의 일부만을 이격시키도록 형성될 수도 있다. 일 예로, 트렌치(360)가 제1 및 제2 도전형 영역(32, 34)의 일부 사이에서 아일랜드 또는 도트 형상을 가지고, 제1 배리어 부분(361)과 제2 배리어 부분(362)은 평면으로 볼 때 서로 연결되어 트렌치(360)를 전체적으로 둘러싸면서 위치할 수 있다. 이에 의하면 제1 도전형 영역(32) 및 제2 도전형 영역(34)의 경계의 다른 일부는 서로 접촉할 수도 있다. 그 외의 다양한 변형이 가능하다.
이와 같이 배리어 영역(36)이 트렌치(360)를 포함하면, 트렌치(360)가 제1 도전형 영역(32)과 제2 도전형 영역(34)을 물리적으로 구획하는 역할을 하여, 제1 도전형 영역(32)과 제2 도전형 영역(34) 사이에서 발생할 수 있는 션트를 방지할 수 있다. 또한, 트렌치(360)와 제1 및 제2 도전형 영역(32, 34) 사이에 위치하는 배리어 부분(361, 362)에 의하여 션트를 좀더 효과적으로 방지할 수 있다. 또한, 공정 마진을 확보하여 공정 신뢰도를 향상할 수 있다.
이때, 트렌치(360)의 폭(W1)은 제1 배리어 부분(361)의 폭(W21) 또는 제2 배리어 부분(362)의 폭(W22)보다 클 수 있다. 이는 트렌츠(360)의 폭(W1)을 충분히 확보하여 션트의 가능성을 최소화하고, 배리어 부분(361, 362)의 폭(W21, W22)을 작게 하여 제1 및 제2 도전형 영역(32, 34)의 면적이 줄어드는 것을 방지하기 위함이다. 일 예로, 트렌치(360)의 폭(W1)은 100um 내지 300um일 수 있다. 제1 배리어 부분(361)의 폭(W21) 또는 제2 배리어 부분(362)의 폭(W22)은 각기 1nm 내지 10um일 수 있다. 또는, 트렌치(360)의 폭(W1) : 제1 배리어 부분(361)의 폭(W21) 또는 제2 배리어 부분(362)의 폭(W22)의 비율이 1:0.00001 내지 1:0.1(예를 들어, 1:0.01 내지 1:0.1)일 수 있다. 이는 션트를 방지하면서 제1 및 제2 도전형 영역(32, 34)의 면적을 충분하게 확보하기 위한 범위의 일 예로 제시한 것 일뿐, 본 발명이 이에 한정되는 것은 아니다.
제1 배리어 부분(361)의 폭(W21)과 제2 배리어 부분(362)의 폭(W22)은 서로 같을 수도 있고 서로 다른 폭을 가질 수도 있다. 예를 들어, 제1 도전형 영역(32)이 제1 도전형 도펀트로 보론을 포함하고, 제2 도전형 영역(34)이 제2 도전형 도펀트로 인을 포함하면, 도핑 시 보론의 확산 길이가 인의 확산 길이보다 크므로, 제1 및 제2 배리어 부분(361, 362)의 폭을 서로 동일하게 설계하여도 실제 공정 후에 제1 배리어 부분(361)의 폭(W21)이 제2 배리어 부분(362)의 폭(W22)보다 작을 수 있다. 그러나 본 발명이 이에 한정되는 것은 아니며 다양한 변형이 가능하다.
여기서, 베이스 영역(110)과 동일한 도전형을 가지는 제2 도전형 영역(34)의 면적보다 베이스 영역(110)과 다른 도전형을 가지는 제1 도전형 영역(32)의 면적을 넓게 형성할 수 있다. 이에 의하여 베이스 영역(110)과 제1 도전형 영역(32)의 사이에서 터널링층(20)을 통하여 형성되는 pn 접합을 좀더 넓게 형성할 수 있다. 이때, 베이스 영역(110) 및 제2 도전형 영역(34)이 n형의 도전형을 가지고 제1 도전형 영역(32)이 p형의 도전형을 가질 경우에, 넓게 형성된 제1 도전형 영역(32)에 의하여 이동 속도가 상대적으로 느린 정공을 효과적으로 수집할 수 있다. 이러한 제1 도전형 영역(32) 및 제2 도전형 영역(34) 및 배리어 영역(36)의 평면 구조는 추후에 도 2을 참조하여 좀더 상세하게 설명한다.
도전형 영역(32, 34) 및 배리어 영역(36) 위에 절연층(40)이 형성될 수 있다. 절연층(40)은 제1 도전형 영역(32)과 제1 전극(42)의 연결을 위한 제1 컨택홀(402)과, 제2 도전형 영역(34)과 제2 전극(44)의 연결을 위한 제2 컨택홀(404)을 구비한다. 이에 의하여 절연층(40)은 제1 도전형 영역(32) 및 제2 도전형 영역(34)이 연결되어야 하지 않을 전극(즉, 제1 도전형 영역(32)의 경우에는 제2 전극(44), 제2 도전형 영역(34)의 경우에는 제1 전극(42))과 연결되는 것을 방지하는 역할을 한다. 또한, 절연층(40)은 제1 및 제2 도전형 영역(32, 34) 및/또는 배리어 영역(36)을 패시베이션하는 효과를 가질 수 있다.
반도체층(30) 위에서 전극(42, 44) 위치하지 않는 부분(좀더 정확하게는, 제1 및 제2 컨택홀(402, 404)을 제외한 부분)에 절연층(40)이 위치할 수 있다. 절연층(40)은 반도체층(30)의 위, 트렌치(360)가 형성된 부분에서 반도체층(30)의 측면 또는 트렌치(360)의 측면 위, 트렌치(360)의 내부에서 터널링층(20) 위에 이들을 덮으면서 형성(일 예로, 접촉 형성)될 수 있다. 이때, 트렌치(360)에 대응하는 부분에도 터널링층(20)이 위치하므로, 절연층(40)은 트렌치(360)의 내부에서 절연층(40)이 터널링층(20)을 덮으면서 형성될 수 있다.
절연층(40)은 터널링층(20)보다 두꺼운 두께를 가질 수 있다. 이에 의하여 절연 특성 및 패시베이션 특성을 향상할 수 있다. 그러나 본 발명이 이에 한정되는 것은 아니며 절연층(40)의 두께가 터널링층(20)과 같거나 그보다 작을 수도 있다.
절연층(40)은 다양한 절연 물질(예를 들어, 산화물, 질화물 등)로 이루어질 수 있다. 일례로, 절연층(40)은 실리콘 질화막, 수소를 포함한 실리콘 질화막, 실리콘 산화막, 실리콘 산화 질화막, Al2O3, MgF2, ZnS, TiO2 및 CeO2로 이루어진 군에서 선택된 어느 하나의 단일막 또는 2개 이상의 막이 조합된 다층막 구조를 가질 수 있다. 그러나 본 발명이 이에 한정되는 것은 아니며 절연층(40)이 다양한 물질을 포함할 수 있음은 물론이다.
반도체 기판(10)의 후면에 위치하는 전극(42, 44)은, 제1 도전형 영역(32)에 전기적 및 물리적으로 연결되는 제1 전극(42)과, 제2 도전형 영역(34)에 전기적 및 물리적으로 연결되는 제2 전극(44)을 포함한다.
이때, 제1 전극(42)은 절연층(40)의 제1 컨택홀(402)을 관통하여 제1 도전형 영역(32)에 연결되고, 제2 전극(44)은 절연층(40)의 제2 컨택홀(404)을 관통하여 제2 도전형 영역(34)에 연결된다. 이러한 제1 및 제2 전극(42, 44)으로는 다양한 금속 물질을 포함할 수 있다. 그리고 제1 및 제2 전극(42, 44)은 서로 전기적으로 연결되지 않으면서 제1 도전형 영역(32) 및 제2 도전형 영역(34)에 각기 연결되어 생성된 캐리어를 수집하여 외부로 전달할 수 있는 다양한 평면 형상을 가질 수 있다. 즉, 본 발명이 제1 및 제2 전극(42, 44)의 평면 형상에 한정되는 것은 아니다.
이하에서는 도 1 및 도 2를 참조하여, 제1 도전형 영역(32) 및 제2 도전형 영역(34), 배리어 영역(36), 그리고 제1 및 제2 전극(42, 44)의 평면 형상의 일 예를 상세하게 설명한다.
도 1 및 도 2을 참조하면, 본 실시예에서는, 제1 도전형 영역(32)과 제2 도전형 영역(34)은 각기 스트라이프 형상을 이루도록 길게 형성되면서, 길이 방향과 교차하는 방향에서 서로 교번하여 위치하고 있다. 제1 도전형 영역(32)과 제2 도전형 영역(34) 사이에 이들을 이격하는 배리어 영역(36)이 위치할 수 있다.
도면에서는 트렌치(360)가 제1 및 제2 도전형 영역(32, 34)의 길이 방향을 따라 길게 이어지는 형상을 가지고, 트렌치(360)와 제1 도전형 영역(32) 사이에서 제1 배리어 부분(361)이 제1 및 제2 도전형 영역(32, 34)의 길이 방향을 따라 길게 이어지는 형상을 가지며, 트렌치(360)와 제2 도전형 영역(34) 사이에서 제2 배리어 부분(362)이 제1 및 제2 도전형 영역(32, 34)의 길이 방향을 따라 길게 이어지는 형상을 가지는 것을 예시하였다. 이는 일 예로 제시한 것에 불과할 뿐 본 발명이 이에 한정되는 것은 아니다.
도면에 도시하지는 않았지만, 서로 이격된 복수의 제1 도전형 영역(32)이 일측 가장자리에서 서로 연결될 수 있고, 서로 이격된 복수의 제2 도전형 영역(34)이 타측 가장자리에서 서로 연결될 수 있다. 그러나 본 발명이 이에 한정되는 것은 아니다.
이때, 제1 도전형 영역(32)의 면적이 제2 도전형 영역(34)의 면적보다 클 수 있다. 일례로, 제1 도전형 영역(32) 및 제2 도전형 영역(34)의 면적은 이들의 폭을 다르게 하는 것에 의하여 조절될 수 있다. 즉, 제1 도전형 영역(32)의 폭(W3)이 제2 도전형 영역(34)의 폭(W4)보다 클 수 있다.
그리고 제1 전극(42)이 제1 도전형 영역(32)에 대응하여 스트라이프 형상으로 형성되고, 제2 전극(44)이 제2 도전형 영역(34)에 대응하여 스트라이프 형상으로 형성될 수 있다. 제1 및 제2 컨택홀(도 1의 참조부호 402, 404, 이하 동일) 각각이 제1 및 제2 전극(42, 44)에 대응하여 제1 및 제2 전극(42, 44)의 전체 길이에 형성될 수도 있다. 이에 의하면 제1 및 제2 전극(42, 44)과 제1 도전형 영역(32) 및 제2 도전형 영역(34)의 접촉 면적을 최대화하여 캐리어 수집 효율을 향상할 수 있다. 그러나 본 발명이 이에 한정되는 것은 아니다. 제1 및 제2 컨택홀(402, 404)가 제1 및 제2 전극(42, 44)의 일부만을 제1 도전형 영역(32) 및 제2 도전형 영역(34)에 각기 연결하도록 형성되는 것도 가능함은 물론이다. 예를 들어, 제1 및 제2 컨택홀(402, 404)이 복수 개의 컨택홀로 구성될 수 있다. 그리고 도면에 도시하지는 않았지만, 제1 전극(42)이 일측 가장자리에서 서로 연결되어 형성되고, 제2 전극(44)이 타측 가장자리에서 서로 연결되어 형성될 수 있다. 그러나 본 발명이 이에 한정되는 것은 아니다.
다시 도 1를 참조하면, 반도체 기판(10)의 전면 위(좀더 정확하게는, 반도체 기판(10)의 전면에 형성된 전면 전계 영역(130) 위)에 패시베이션막(또는 커버막, 캡핑막, 보호막)(24) 및/또는 반사 방지막(26)이 위치할 수 있다. 실시예에 따라, 반도체 기판(10) 위에 패시베이션막(24)만 형성될 수도 있고, 반도체 기판(10) 위에 반사 방지막(26)만 형성될 수도 있고, 또는 반도체 기판(10) 위에 패시베이션막(24) 및 반사 방지막(26)이 차례로 위치할 수도 있다. 도면에서는 반도체 기판(10) 위에 패시베이션막(24) 및 반사 방지막(26)이 차례로 형성되어, 반도체 기판(10)이 패시베이션막(24)과 접촉 형성되는 것을 예시하였다. 그러나 본 발명이 이에 한정되는 것은 아니며 반도체 기판(10)이 반사 방지막(26)에 접촉 형성되는 것도 가능하며, 그 외의 다양한 변형이 가능하다.
패시베이션막(24) 및 반사 방지막(26)은 실질적으로 반도체 기판(10)의 전면에 전체적으로 형성될 수 있다. 여기서, 전체적으로 형성되었다 함은 물리적으로 완벽하게 모두 형성된 것뿐만 아니라, 불가피하게 일부 제외된 부분이 있는 경우를 포함한다.
패시베이션막(24)은 반도체 기판(10)의 전면에 접촉하여 형성되어 반도체 기판(10)의 전면 또는 벌크 내에 존재하는 결함을 부동화 시킨다. 이에 의하여 소수 캐리어의 재결합 사이트를 제거하여 태양 전지(100)의 개방 전압을 증가시킬 수 있다. 반사 방지막(26)은 반도체 기판(10)의 전면으로 입사되는 광의 반사율을 감소시킨다. 이에 의하여 베이스 영역(110)과 제1 도전형 영역(32)의 계면에 형성된 pn 접합까지 도달되는 광량을 증가시킬 수 있다. 이에 따라 태양 전지(100)의 단락 전류(Isc)를 증가시킬 수 있다. 이와 같이 패시베이션막(24) 및 반사 방지막(26)에 의해 태양 전지(100)의 개방 전압과 단락 전류를 증가시켜 태양 전지(100)의 효율을 향상할 수 있다.
패시베이션막(24) 및/또는 반사 방지막(26)은 다양한 물질로 형성될 수 있다. 일례로, 패시베이션막(24) 및/또는 반사 방지막(26)은 실리콘 질화막, 수소를 포함한 실리콘 질화막, 실리콘 산화막, 실리콘 산화 질화막, 실리콘 탄화막, 알루미늄 산화막, MgF2, ZnS, TiO2 및 CeO2로 이루어진 군에서 선택된 어느 하나의 단일막 또는 2개 이상의 막이 조합된 다층막 구조를 가질 수 있다. 일 예로, 패시베이션막(24)은 실리콘 산화물 또는 실리콘 탄화물을 포함하고, 반사 방지막(26)은 실리콘 질화물을 포함할 수 있다.
본 실시예에서는 배리어 영역(36)이 트렌치(360)와 배리어 부분(361, 362)을 구비하여 이중 이격 구조를 가져 제1 및 제2 도전형 영역(32, 34) 사이의 션트를 효과적으로 방지할 수 있다. 또한, 트렌치(360)를 구비하여 제1 및 제2 도전형 영역(32, 34)을 이격시키면서도 반도체 기판(10)의 후면에 전체적으로 터널링층(20)이 형성될 수 있도록 한다. 이에 의하여 트렌치(360)에 의하여 트 방지 효과를 향상하면서도 터널링층(20)을 전체적으로 구비하여 우수한 터널링 효과 및 낮은 계면 결함 밀도(interface trap density, Dit)를 가질 수 있다.
본 실시예에서는 트렌치(360)를 형성하면서도 터널링층(20)의 손상, 제거 등을 방지할 수 있는 태양 전지(100)의 제조 방법을 적용하여 상술한 효과를 극대화할 수 있다. 태양 전지(100)의 제조 방법의 일 예를 도 3a 내지 도 3o를 참조하여 상세하게 설명한다. 도 3a 내지 도 3o는 본 발명의 실시예에 따른 태양 전지의 제조 방법을 도시한 단면도들이다.
먼저, 도 3a에 도시한 바와 같이, 제2 도전형 도펀트를 가지는 베이스 영역(110)으로 구성되는 반도체 기판(10)을 준비한다. 본 실시예에서 반도체 기판(10)은 n형의 도펀트를 가지는 실리콘 기판(일 예로, 실리콘 웨이퍼)으로 이루어질 수 있다. n형의 도펀트로는 인(P), 비소(As), 비스무스(Bi), 안티몬(Sb) 등의 5족 원소가 사용될 수 있다. 그러나 본 발명이 이에 한정되는 것은 아니며 베이스 영역(110)이 p형의 도펀트를 가질 수도 있다. 일 예로, 반도체 기판(10)의 양면은 경면 연마될 수 있고, 텍스쳐링되지 않은 상태일 수 있다.
이어서, 도 3b에 도시한 바와 같이, 반도체 기판(10)의 후면에 터널링층(20)을 형성한다. 터널링층(20)은 반도체 기판(10)의 후면에 전체적으로 형성될 수 있다.
여기서, 터널링층(20)은, 일례로, 열적 성장법, 증착법(예를 들어, 화학 기상 증착법(PECVD), 원자층 증착법(ALD)) 등에 의하여 형성될 수 있다. 그러나 본 발명이 이에 한정되는 것은 아니며 다양한 방법에 의하여 터널링층(20)이 형성될 수 있다.
이어서, 도 3c에 도시한 바와 같이, 반도체 기판(10)의 후면 위에 형성된 터널링층(20) 위에 배리어 영역(36)의 형성 위치에 대응하면서 배리어 영역(36)보다 작은 크기(예를 들어, 폭 또는 면적)을 가지는 패턴부(36a)를 형성한다. 패턴부(36a)는 리프트 오프 공정에 의하여 트렌치(도 1 및 도 3i의 참조부호 360, 이하 동일)를 형성하기 위하여 형성되는 것으로 트렌치(360)에 대응하는 형상을 가지도록 형성될 수 있다.
패턴부(36a)는 진성 반도체층(도 3d의 참조부호 300, 이하 동일)의 형성 시에 손상되지 않고 견딜 수 있는 내열성 수지로 구성될 수 있다. 그리고 패턴부(36a)는 세정 용액에 의하여 쉽게 제거되어 깔끔하게 리프트 오프 될 수 있는 수지로 구성될 수 있다. 일 예로, 패턴부(36a)는 폴리이미드계 수지로 구성될 수 있다. 폴리이미드계 수지는 우수한 내열성을 가져 질소 분위기에서 600℃ 내지 700℃의 온도에서도 견딜 수 있어 패턴부(36a) 위에 진성 반도체층(300)을 형성할 때 손상되지 않고 유지될 수 있다. 또한, 폴리이미드계 수지는 유기 용매에 의하여 쉽고 깔끔하게 제거될 수 있다. 그러나 본 발명이 이에 한정되는 것은 아니며, 패턴부(36a)가 다양한 물질을 포함할 수 있다.
이러한 패턴부(36a)는 원하는 패턴을 가지도록 할 수 있는 다양한 방법에 의하여 형성될 수 있는데, 일 예로, 인쇄(예를 들어, 스크린 인쇄)에 의하여 형성될 수 있다.
패턴부(36a)는 세정 용액에 의하여 제거될 때 패턴부(36a) 위에 형성된 진성 반도체층(300)의 부분이 함께 제거될 수 있도록 진성 반도체층(300)보다 두꺼운 두께를 가질 수 있다. 일 예로, 패턴부(36a)의 두께(T1)는 1um 내지 100um일 수 있다. 패턴부(36a)의 두께(T1)가 1um이면 리프트 오프 공정이 원활하게 수행되기 어려울 수 있고, 패턴부(36a)를 100um 초과하는 두께로 형성하기에는 어려움이 있을 수 있다. 좀더 구체적으로, 패턴부(36a)의 두께(T1)가 10um 내지 20un일 수 있다. 패턴부(36a)의 두께(T1)가 10um 미만이면 리프트 오프 공정에 의하여 원하는 부분의 진성 반도체층(300)이 깔끔하게 제거되지 않을 수 있고, 20um를 초과하면 패턴부(36a)의 두께(T1)가 커서 제조 공정이 복잡해지거나 제조 비용이 증가할 수 있다. 또는, 진성 반도체층(300)의 두께(도 3d의 참조부호 T2, 이하 동일) : 패턴부(36a)의 두께(T1) 비율이 1:5 내지 1:100일 수 있다. 상기 비율(T2:T1)이 1:5 미만이면 리트프 오프 공정에 의하여 원하는 부분의 진성 반도체층(300)이 깔끔하게 제거되지 않을 수 있고, 1:100을 초과하면 패턴부(36a)의 두께가 커서 제조 공정이 복잡해지거나 제조 비용이 증가할 수 있다. 그러나 본 발명이 이에 한정되는 것은 아니며 패턴부(36a)의 두께(T1)가 다양하게 변화될 수 있다.
패턴부(36a)는 원하는 트렌치(360)의 폭(도 1의 참조부호 W1)에 대응하도록(즉, 일치하도록) 형성될 수 있다. 예를 들어, 패턴부(36a)의 폭은 트렌치(360)와 동일하게 100um 내지 300un일 수 있다. 그러나 본 발명이 이에 한정되는 것은 아니며 트렌치(360)의 폭에 따라 다양한 변형이 가능하다.
이어서, 도 3d에 도시한 바와 같이, 터널링층(20) 및 패턴부(36a) 위에 진성 반도체층(300)을 형성한다. 진성 반도체층(300)은 진성을 가지는 미세 결정질, 비정질, 또는 다결정 반도체로 구성될 수 있다. 진성 반도체층(300)은, 일례로, 열적 성장법, 증착법(예를 들어, 화학 기상 증착법(PECVD), 특히 저압 화학 기상 증착법(LPCVD)) 등에 의하여 형성될 수 있다. 이때, 패턴부(36a)가 손상되거나 변형되지 않는 증착 온도(예를 들어, 600℃ 이하의 온도)에서 증착이 이루어질 수 있다. 그러나 본 발명이 이에 한정되는 것은 아니며 다양한 방법에 의하여 진성 반도체층(300)이 형성될 수 있다.
앞서 설명한 바와 같이, 진성 반도체층(300)의 두께(T2)(또는 반도체층(30)의 두께)가 패턴부(36a)의 두께(T1)보다 작을 수 있다. 일 예로, 진성 반도체층(300)의 두께(T2)는 200nm 내지 500nm일 수 있다. 이러한 진성 반도체층(300)의 두께(T2)는 진성 반도체층(300)에 형성될 제1 및 제2 도전형 영역(도 1 및 도 3l의 참조부호 32, 34, 이하 동일)에서 광전 변환이 충분하게 일어날 수 있으면서 공정 시간 및 비용 등을 최소화할 수 있는 두께이다. 그러나 본 발명이 이에 한정되는 것은 아니며 진성 반도체층(300)의 두께는 다양하게 변형 가능하다.
이어서, 도 3e 내지 도 3m에 도시한 바와 같이, 패턴부(36a)에 대응하는 영역에 형성된 트렌치(360)를 사이에 두고 이격되는 제1 도전형 영역(32) 및 제2 도전형 영역(34)을 포함하는 반도체층(30)을 형성한다. 이때, 반도체층(30)의 트렌치(360)는 패턴부(36a)를 리프트 오프하는 것에 의하여 형성될 수 있다. 이를 좀더 상세하게 설명한다.
먼저, 도 3e에 도시한 바와 같이, 진성 반도체층(300) 위에 제1 마스크층(302)을 형성한다. 제1 마스크층(302)은 패터닝에 의하여 제거되어 형성된 제1 개구부(도 3f의 참조부호 302a, 이하 동일)로 도펀트가 도핑될 수 있도록 하고, 제1 마스크층(302)에 의하여 덮인 부분은 도펀트가 도핑되지 않도록 막는 역할을 할 수 있다. 이러한 제1 마스크층(302)은 도펀트의 도핑을 효과적으로 방지할 수 있고 쉽게 패터닝될 수 있는 물질로 구성될 수 있다.
일 예로, 제1 마스크층(302)이 탄화 규소(또는 실리콘 탄화물)를 포함하는 탄화 규소막(또는 실리콘 탄화막)으로 구성될 수 있다. 탄화 규소막으로 구성되는 제1 마스크층(302)은 레이저에 의하여 쉽게 패터닝될 수 있고, 도펀트의 도핑을 효과적으로 방지할 수 있다. 그러나 본 발명이 이에 한정되는 것은 아니며, 제1 마스크층(302)이 질화 규소(실리콘 질화물)를 포함하는 질화 규소막(실리콘 질화막) 등으로 구성될 수도 있다. 질화 규소막으로 형성되는 제1 마스크층(302)은 증착 공정 등에 의하여 쉽게 형성할 수 있고 식각 용액, 식각 페이스트 또는 레이저 등을 이용하여 쉽게 패터닝될 수 있다. 그 외에도 제1 마스크층(302)이 다양한 물질을 포함할 수 있다.
제1 마스크층(302)은 다양한 방법에 의하여 형성될 수 있다. 예를 들어, 제1 마스크층(302)이 탄화규소막으로 구성되는 경우에 실란(SiH4) 가스와 메탄(CH4) 가스를 이용한 화학 기상 증착 등에 의하여 형성될 수 있다. 그러나 본 발명이 이에 한정되는 것은 아니다.
이어서, 도 3f에 도시한 바와 같이, 제1 마스크층(302)에서 제1 도전형 영역(32)이 형성될 부분을 제거하여 제1 개구부(302a)를 형성한다. 제1 개구부(302a)는 다양한 패터닝 방법에 의하여 형성될 수 있는데, 일 예로, 제1 개구부(302a)가 레이저(310)에 의하여 형성될 수 있다. 즉, 레이저(310)를 이용하여 제1 마스크층(302)을 선택적으로 가열하여 해당 부분을 제거하는 레이저 어블레이션에 의하여 제1 개구부(302a)를 형성할 수 있다.
이와 같이 레이저(310)를 이용하여 제1 개구부(302a)를 형성하면, 원하는 형상 및 폭을 가지는 제1 개구부(302a)를 쉽게 형성할 수 있다. 그러나 본 발명이 이에 한정되는 것은 아니며, 포토 리소그라피, 식각 페이스트 등의 알려진 다양한 패터닝 방법이 적용될 수 있다.
본 실시예에서는 진성 반도체층(300) 위에 전체적으로 제1 마스크층(302)을 형성한 후에 패터닝에 의하여 제1 개구부(302a)를 형성하는 것을 예시하였다. 그러나 본 발명이 이에 한정되는 것은 아니며, 제1 마스크층(302)의 증착 시 별도의 마스크를 사용하는 등의 다양한 방법에 의하여 제1 개구부(302a)를 가지는 상태로 제1 마스크층(302)을 형성하는 것도 가능하다.
이어서, 도 3g에 도시한 바와 같이, 제1 도전형 영역(32)을 형성한다. 좀더 구체적으로, 반도체 기판(10)의 후면 쪽에서 제1 개구부(302a)에 의하여 노출된 진성 반도체층(300)을 제1 도전형 도펀트로 도핑하여, 제1 개구부(302a)에 대응하는 부분에 제1 도전형 영역(32)을 형성한다.
이때, 제1 도전형 영역(32)은 이온 주입법, 열 확산법 등에 의하여 형성될 수 있는데, 특히, 이온 주입법에 의하여 형성될 수 있다. 제1 도전형 영역(32)을 이온 주입법을 사용하면 단면 도핑이 가능하므로 반도체 기판(10)의 후면에만 제1 도전형 영역(32)을 안정적으로 향상할 수 있다.
이때, 본 실시예에서 제1 개구부(302a)와 패턴부(36a)(또는 트렌치(360)) 사이는 서로 이격될 수 있다. 이는 공정 오차 등을 고려하여 패턴부(36a)와 일정한 간격을 두고 제1 개구부(302a)를 형성하기 때문이다. 이에 따라 제1 개구부(302a)를 통하여 형성된 제1 도전형 영역(32)과 패턴부(36a)를 제거하여 형성될 트렌치(360) 사이에는 진성 반도체층(300)이 그대로 남아 진성 반도체로 구성된 제1 배리어 부분(361)을 구성하게 된다.
그러나 본 발명이 이에 한정되는 것은 아니다. 제1 개구부(302a)와 패턴부(36a)를 서로 이격시키지 않고 형성하거나, 확산에 의하여 제1 개구부(302a)보다 넓게 제1 도전형 영역(32)이 형성되거나, 패턴부(36a)의 리프트 오프 공정에서 패턴부(36a)보다 넓은 면적으로 트렌치(360)가 형성되는 경우 등에는 제1 도전형 영역(32)과 트렌치(360) 사이에 진성 반도체층(300)으로 남아 형성되는 제1 배리어 부분(361)이 존재하지 않을 수 있다.
이어서, 도 3h에 도시한 바와 같이, 제1 마스크층(302)을 제거한다. 제1 마스크층(302)은 알려진 다양한 방법에 의하여 제거될 수 있다. 일 예로, 제1 마스크층(302)이 탄화 규소막으로 구성된 경우에는, 승온된 온도(예를 들어, 500℃ 내지 600℃)에서 열처리를 수행하여 탄화 규소막을 산화 규소막으로 전환한 후에 희석된 불산(diluted HF)에 의하여 제거할 수 있다. 그러면, 제1 마스크층(302)을 간단한 공정에 의하여 깔끔하게 제거할 수 있다. 그러나 본 발명이 이에 한정되는 것은 아니며 제1 마스크층(302)의 물질에 따라 다양한 방법이 사용될 수 있다.
이어서, 도 3i에 도시한 바와 같이, 패턴부(36a)를 리프트 오프하여 진성 반도체층(300)에 트렌치(360)를 형성한다. 예를 들어, 패턴부(36a)를 녹일 수 있는 유기 용매에 노출시키면, 패턴부(36a)가 녹으면서 패턴부(36a) 위에 위치한 진성 반도체층(300) 또한 반도체 기판(10)으로부터 분리된다. 일 예로, 패턴부(36a), 진성 반도체층(300) 등이 형성된 반도체 기판(10)을 유기 용매에 침지하면 단순한 공정에 의하여 패턴부(36a) 및 이 위에 위치한 진성 반도체층(300)을 제거할 수 있다. 이에 의하여 진성 반도체층(300)에서 패턴부(36a)가 위치하던 부분에 대응하여 트렌치(360)가 형성된다.
이러한 리프트 오프 공정에서 패턴부(36a)의 물질 등에 따라 다양한 유기 용매를 이용하여 다양한 공정 조건에서 수행될 수 있다. 예를 들어, 패턴부(36a)가 폴리이미드계 물질을 포함하는 경우에 N-메틸 피롤리돈(N-methylpyrrolidone, NMP), 디메틸아세트아마이드(dimethylacetamide, DMAC), 이들의 혼합물 등의 유기 용매를 사용할 수 있으며, 상온에서 10분 내지 100분 정도 유지할 수 있다.
이와 같이 리프트 오프 공정에 의하여 진성 반도체층(300)을 패터닝하여 트렌치(360)를 형성하는 경우에는, 습식 식각 등과 달리 언더컷이 발생하지 않는다. 이에 따라 트렌치(360)의 측면이 터널링층(20)의 표면과 직교할 수 있다. 이에 의하여 원하는 설계에 맞춰 트렌치(360)를 형성할 수 있다.
도 3j에 도시한 바와 같이, 트렌치(360)를 채우면서 진성 반도체층(300) 및 제1 도전형 영역(32) 위에 제2 마스크층(304)을 형성한다. 제2 마스크층(304)은 패터닝에 의하여 제거된 제2 개구부(도 3k의 참조부호 304a)로 도펀트가 도핑될 수 있도록 하고, 제2 마스크층(304)에 의하여 덮인 부분은 도펀트가 도핑되지 않도록 막는 역할을 할 수 있다. 이러한 제2 마스크층(304)은 도펀트의 도핑을 효과적으로 방지할 수 있고 쉽게 패터닝될 수 있는 물질로 구성될 수 있다.
일 예로, 제2 마스크층(304)이 탄화 규소를 포함하는 탄화 규소막으로 구성될 수 있다. 그러나 본 발명이 이에 한정되는 것은 아니며, 제2 마스크층(304)이 질화 규소막 등의 다양한 물질로 구성될 수 있다. 제2 마스크층(304)의 물질, 제조 방법 등으로는 제1 마스크층(302)의 물질, 제조 방법 등이 그대로 적용될 수 있으므로 상세한 설명을 생략한다.
이어서, 도 3k에 도시한 바와 같이, 반도체 기판(10)의 전면을 텍스쳐링하고, 제2 마스크층(304)에서 제2 도전형 영역(34)이 형성될 부분을 제거하여 제2 개구부(304a)를 형성한다.
반도체 기판(10)의 표면의 텍스쳐링으로는 습식 또는 건식 텍스쳐링을 사용할 수 있다. 습식 텍스쳐링은 텍스처링 용액에 반도체 기판(10)을 침지하는 것에 의해 수행될 수 있으며, 공정 시간이 짧은 장점이 있다. 습식 텍스쳐링이 적용되는 경우에는 제2 개구부(304a)를 형성하기 전에 텍스쳐링을 수행할 수 있다. 그러면 제2 마스크층(304a)이 반도체 기판(10)의 후면에서 텍스쳐링이 일어나는 것을 방지할 수 있다. 건식 텍스처링은 다이아몬드 그릴 또는 레이저 등을 이용하여 반도체 기판(10)의 표면을 깍는 것으로, 요철을 균일하게 형성할 수 있는 반면 공정 시간이 길고 반도체 기판(10)에 손상이 발생할 수 있다. 그 외에 반응성 이온 식각(RIE) 등에 의하여 반도체 기판(10)을 텍스쳐링 할 수도 있다. 이와 같은 건식 텍스쳐링은 제2 개구부(304a)를 형성하기 전에도 할 수 있고 제2 개구부(304a)를 형성한 후에도 할 수 있다. 이와 같이 본 발명에서는 다양한 방법으로 반도체 기판(10)을 텍스쳐링 할 수 있다.
본 실시예에서는 반도체 기판(10)의 전면의 텍스쳐링을 제2 마스크층(304)을 형성한 후에 수행하여, 제1 및 제2 마스크층(302, 304)의 형성, 제1 도전형 영역(32) 형성을 위한 도핑 시 발생할 수 있는 손상, 특성 저하, 원하지 않는 산화막 형성 또는 원하지 않는 도펀트의 도핑 등이 일어난 반도체 기판(10)의 전면 부분을 제거하는 역할도 할 수 있다. 그러나 본 발명이 이에 한정되는 것은 아니며, 텍스쳐링 공정은 터널링층(20) 형성 전에 미리 수행하여도 되며, 그 외의 다양한 변형이 가능하다.
제2 개구부(304a)는 다양한 패터닝 방법에 의하여 형성될 수 있는데, 일 예로, 제2 개구부(304a)가 레이저(310)에 의하여 형성될 수 있다. 즉, 레이저(310)를 이용하여 제2 마스크층(304)을 선택적으로 가열하여 해당 부분을 제거하는 레이저 어블레이션에 의하여 제2 개구부(304a)를 형성할 수 있다.
이와 같이 레이저(310)를 이용하여 제2 개구부(304a)를 형성하면, 원하는 형상 및 폭을 가지는 제2 개구부(304a)를 쉽게 형성할 수 있다. 그러나 본 발명이 이에 한정되는 것은 아니며, 포토 리소그라피, 식각 페이스트 등의 알려진 다양한 패터닝 방법이 적용될 수 있다.
본 실시예에서는 진성 반도체층(300) 위에 전체적으로 제2 마스크층(304)을 형성한 후에 패터닝에 의하여 제2 개구부(304a)를 형성하는 것을 예시하였다. 그러나 본 발명이 이에 한정되는 것은 아니며, 제2 마스크층(304)의 증착 시 별도의 마스크를 사용하는 등의 다양한 방법에 의하여 제2 개구부(304a)를 가지는 상태로 제2 마스크층(304)을 형성하는 것도 가능하다.
이어서, 도 3l에 도시한 바와 같이, 제2 도전형 영역(34)을 형성하여 반도체층(30)을 형성한다. 좀더 구체적으로, 적어도 반도체 기판(10)의 후면 쪽에 제2 도전형 도펀트를 도핑하여 제2 개구부(304a)에 의하여 노출된 진성 반도체층(300)을 도핑하여, 제2 개구부(304a)에 대응하는 부분에 제2 도전형 영역(34)을 형성한다. 이때, 반도체 기판(10)의 전면에 형성되며 제2 도전형 도펀트를 가지는 전면 전계 영역(130)을 함께 형성할 수 있다.
이때, 제2 도전형 영역(34)은 이온 주입법, 열 확산법 등에 의하여 형성될 수 있는데, 특히, 열 확산법에 의하여 형성될 수 있다. 제2 도전형 영역(34)을 열 확산법에 의하여 형성하면, 별도의 공정을 추가하지 않고도 반도체 기판(10)의 전면에 전면 전계 영역(130)을 함께 형성할 수 있다. 또한, 열 확산법의 공정 중에 이온 주입법 등에 의하여 주입된 제1 도전형 영역(32) 내의 제1 도전형 도펀트의 활성화 열처리가 함께 이루어질 수 있다. 이와 같이 본 실시예에서는 먼저 형성되는 제1 도전형 영역(32)은 이온 주입법으로 형성하고, 이후에 형성되는 제2 도전형 영역(34)을 열 확산법으로 형성하여, 이온 주입 시 수행되어야 할 활성화 열처리를 제2 도전형 영역(34) 시에 함께 수행할 수 있다. 이에 의하여 공정을 단순화할 수 있다.
여기서, 제1 도전형 영역(32)이 p형을 가져 도펀트로 보론을 사용할 수 있고, 제2 도전형 영역(34)이 n형을 가져 도펀트로 인을 사용할 수 있다. 그러면, 제1 도전형 영역(32)을 형성하기 위하여 보론을 먼저 도핑한 후에 제2 도전형 영역(34)의 형성 시 열처리를 수행하게 되어 태양 전지(100)의 특성 저하를 방지할 수 있다. 이와 반대로, 제2 도전형 영역(34)을 먼저 형성한 후에 이온 주입으로 제1 도전형 영역(32)을 형성하게 되면 제1 도전형 영역(32)을 위한 별도의 활성화 열처리 공정이 수행되어야 하며, 제1 도전형 영역(32)을 위한 별도의 활성화 열처리 공정 시 제2 도전형 영역(34)의 도펀트인 인이 깊게 도핑될 수 있다. 특히, 전면 전계 영역(130)에 위치한 인이 반도체 기판(10)의 내부로 깊게 도핑되는 것에 의하여 개방 전압이 저하될 수 있다.
이때, 본 실시예에서 제2 개구부(304a)와 트렌치(360) 사이는 서로 이격될 수 있다. 이는 공정 오차 등을 고려하여 트렌치(360)와 일정한 간격을 두고 제2 개구부(304a)를 형성하기 때문이다. 이에 따라 제2 개구부(304a)를 통하여 형성된 제2 도전형 영역(34)과 트렌치(360) 사이에는 진성 반도체층(300)이 그대로 남아 진성 반도체로 구성된 제2 배리어 부분(362)을 구성하게 된다.
그러나 본 발명이 이에 한정되는 것은 아니다. 제2 개구부(304a)와 패턴부(36a)를 서로 이격시키지 않고 형성하거나, 확산에 의하여 제2 개구부(304a)보다 넓게 제2 도전형 영역(34)이 형성되거나, 패턴부(36a)의 리프트 오프 공정에서 패턴부(36a)보다 넓은 면적으로 트렌치(360)가 형성되는 경우 등에는 제2 도전형 영역(34)과 트렌치(360) 사이에 진성 반도체층(300)으로 남아 형성되는 제2 배리어 부분(362)이 존재하지 않을 수 있다.
이어서, 도 3m에 도시한 바와 같이, 제2 마스크층(304)을 제거한다. 제2 마스크층(304)은 알려진 다양한 방법에 의하여 제거될 수 있다. 일 예로, 제2 마스크층(304)이 탄화 규소막으로 구성된 경우에는, 승온된 온도에서 열처리를 수행하여 탄화 규소막을 산화 규소막으로 전환한 후에 희석된 불산에 의하여 제거할 수 있다. 그러면, 제2 마스크층(304)을 간단한 공정에 의하여 깔끔하게 제거할 수 있다. 그러나 본 발명이 이에 한정되는 것은 아니며 제2 마스크층(304)의 물질에 따라 다양한 방법이 사용될 수 있다.
이어서, 도 3n에 도시한 바와 같이, 반도체 기판(10)의 전면에 패시베이션막(24) 및 반사 방지막(26))을 형성하고, 반도체 기판(10)의 후면에 절연층(40)을 형성한다. 이때, 패시베이션막(24) 및 반사 방지막(26)은 반도체 기판(10)의 전면에 전체적으로 형성될 수 있다. 그리고 절연층(40)은 반도체 기판(10)의 후면 쪽에서 트렌치(360)의 내부까지 형성될 수 있다. 좀더 구체적으로, 절연층(40)은 반도체층(30)의 위, 트렌치(360)가 형성된 부분에서 반도체층(30)의 측면 또는 트렌치(360)의 측면 위, 트렌치(360)의 내부에서 터널링층(20) 위에 형성(일 예로, 접촉 형성)될 수 있다.
패시베이션막(24), 반사 방지막(26) 및 절연층(40)은 진공 증착법, 화학 기상 증착법, 스핀 코팅, 스크린 인쇄 또는 스프레이 코팅 등과 같은 다양한 방법에 의하여 형성될 수 있다.
이어서, 도 3o에 도시한 바와 같이, 절연층(40)을 관통하여 제1 및 제2 도전형 영역(32, 34)에 각기 연결되는 제1 및 제2 전극(42, 44)을 형성한다.
일례로, 절연층(40)에 제1 및 제2 컨택홀(402, 404)을 형성하고, 제1 및 제2 컨택홀(402, 404) 내에 도금법, 증착법 등의 다양한 방법으로 제1 및 제2 전극(42, 44)을 형성할 수 있다. 다른 실시예로, 제1 및 제2 전극 형성용 페이스트를 절연층(40) 상에 각기 스크린 인쇄 등으로 도포한 후에 파이어 스루(fire through) 또는 레이저 소성 컨택(laser firing contact) 등을 하여 상술한 형상의 제1 및 제2 전극(42, 44)을 형성하는 것도 가능하다. 이 경우에는 제1 및 제2 전극(42, 44)을 형성할 때 제1 및 제2 컨택홀(402, 404)이 형성되므로, 별도로 제1 및 제2 컨택홀(402, 404)을 형성하는 공정을 추가하지 않아도 된다.
본 실시예에서는 제1 도전형 영역(32)을 형성하고, 패턴부(36a)를 리프트 오프하여 트렌치(360)를 형성한 다음, 제2 도전형 영역(34)을 형성하는 것을 예시로 하였다. 이에 따르면 제1 도전형 영역(32)을 형성하기 위한 이온 주입 시 터널링층(20)으로 도펀트가 확산되는 것을 효과적으로 방지할 수 있다. 즉, 제1 도전형 영역(32)을 형성하기 전에 리프트 오프를 하여 트렌치(360)를 형성하면, 제1 도전형 영역(32)을 형성하기 위한 제1 마스크층(302)이 바로 터널링층(20) 위에 위치하게 되므로, 공정 조건이 열악한 부분에서 터널링층(20)으로 도펀트가 확산될 가능성이 있다. 반면, 본 실시예와 같이 제1 도전형 영역(32) 이후에 트렌치(360)를 형성하면, 제1 도전형 영역(32) 형성 시 터널링층(20)과 제1 마스크층(302) 사이에 패턴부(36a)가 위치하게 되어 도펀트의 확산을 효과적으로 방지하는 역할을 할 수 있다. 또한, 제2 도전형 영역(34)을 형성할 때 패턴부(36a)의 변형 등을 방지할 수 있다. 즉, 상술한 바와 같이 제2 도전형 영역(34)은 열 확산법에 의하여 형성될 수 있는데, 이러한 열 확산법은 높은 온도에서 이루어지게 되는 것이 일반적이므로 제2 도전형 영역(34)을 형성할 때 패턴부(36a)가 변형되는 등의 문제가 발생할 수 있다. 이를 고려하여 제2 도전형 영역(34) 형성 전에 리프트 오프를 하여 패턴부(36a)를 제거하여 트렌치(36)를 안정적으로 형성할 수 있다.
그러나 본 발명이 이에 한정되는 것은 아니며, 트렌치(360), 제1 도전형 영역(32) 및 제2 도전형 영역(34)의 형성 순서는 다양하게 변형될 수 있다. 즉, 진성 반도체층(300)을 형성하고 패턴부(36a)를 리프트 오프하여 트렌치(360)를 형성한 다음, 제1 및 제2 도전형 영역(32, 34)을 형성할 수도 있다. 또는, 제1 및 제2 도전형 영역(32, 34)을 모두 형성한 후에 패턴부(36a)를 리프트 오프하여 트렌치(360)를 형성할 수도 있다. 그 외의 다양한 변형이 가능하다.
본 실시예에 따르면, 터널링층(20) 위에 패턴부(36a)를 형성한 이후에 이를 리프트 오프에 의하여 제거하는 것에 의하여 트렌치(360)를 형성하므로, 트렌치(360)가 위치한 부분에 터널링층(20)이 그대로 잔존하게 된다. 리프트 공정에서 사용하는 유기 용매 등은 반도체 기판(10), 터널링층(20) 및 반도체층(30) 등의 패시베이션 특성, 그 외의 다른 특성을 저하시키지 않는다. 이에 따라 트렌치(360)를 형성하기 위하여 식각 공정 또는 레이저 공정 등을 사용할 경우에 발생할 수 있는 손상, 언더컷 등의 문제를 방지할 수 있다.
이에 따라 터널링층(20)이 트렌치(360)가 형성된 부분에서 제거되거나 손상되지 않아, 터널링층(20)이 반도체 기판(10)의 후면에 전체적으로 위치하도록 하면서 태양 전지(100)의 특성을 우수하게 유지할 수 있다. 즉, 초기에 형성된 터널링층(20)을 그대로 구비하여 우수한 터널링 효과를 가질 수 있으며 계면 결함 밀도를 낮출 수 있다.
상술한 바에 따른 특징, 구조, 효과 등은 본 발명의 적어도 하나의 실시예에 포함되며, 반드시 하나의 실시예에만 한정되는 것은 아니다. 나아가, 각 실시예에서 예시된 특징, 구조, 효과 등은 실시예들이 속하는 분야의 통상의 지식을 가지는 자에 의하여 다른 실시예들에 대해서도 조합 또는 변형되어 실시 가능하다. 따라서 이러한 조합과 변형에 관계된 내용들은 본 발명의 범위에 포함되는 것으로 해석되어야 할 것이다.
100: 태양 전지
10: 반도체 기판
20: 터널링층
30: 반도체층
32: 제1 도전형 영역
34: 제2 도전형 영역
36: 배리어 영역
360: 트렌치
361: 제1 배리어 부분
362: 제2 배리어 부분
42: 제1 전극
44: 제2 전극
10: 반도체 기판
20: 터널링층
30: 반도체층
32: 제1 도전형 영역
34: 제2 도전형 영역
36: 배리어 영역
360: 트렌치
361: 제1 배리어 부분
362: 제2 배리어 부분
42: 제1 전극
44: 제2 전극
Claims (20)
- 반도체 기판;
상기 반도체 기판 위에 위치하며, 배리어 영역을 사이에 두고 위치하는 제1 도전형 영역 및 제2 도전형 영역을 포함하는 반도체층;
상기 제1 도전형 영역에 연결되는 제1 전극; 및
상기 제2 도전형 영역에 연결되는 제2 전극
을 포함하고,
상기 배리어 영역은, 트렌치와, 상기 제1 및 제2 도전형 영역 중 적어도 하나와 상기 트렌치 사이에 위치하며 언도프트 물질로 구성되는 배리어 부분을 포함하는 태양 전지. - 제1항에 있어서,
상기 배리어 부분이 진성 반도체를 포함하며 상기 반도체층의 일부를 구성하는 태양 전지. - 제1항에 있어서,
상기 배리어 부분은, 상기 트렌치와 상기 제1 도전형 영역 사이에 위치하는 제1 배리어 부분 및 상기 트렌치와 상기 제2 도전형 영역 사이에 위치하는 제2 배리어 부분을 포함하는 태양 전지. - 제1항에 있어서,
상기 반도체 기판과 상기 반도체층 사이에 위치하는 터널링층을 더 포함하고,
상기 터널링층이 적어도 상기 트렌치와 상기 반도체 기판 사이에 위치하는 태양 전지. - 제4항에 있어서,
상기 터널링층이 적어도 상기 배리어 영역에 전체적으로 대응하는 태양 전지. - 제4항에 있어서,
상기 트렌치를 사이에 두고 위치하는 상기 제1 도전형 영역 및 상기 제2 도전형 영역에 대응하는 터널링층이 서로 연결되어 일체화되는 태양 전지. - 제4항에 있어서,
상기 반도체층 위에 형성되는 절연층을 더 포함하고,
상기 절연층이 상기 트렌치 내부에서 상기 터널링층을 덮는 태양 전지. - 제1항에 있어서,
상기 트렌치의 폭이 상기 배리어 부분의 폭보다 큰 태양 전지. - 제1항에 있어서,
상기 트렌치의 폭이 100um 내지 300um이고,
상기 배리어 부분 각각의 폭이 1nm 내지 10um인 태양 전지. - 반도체 기판 위에 패턴을 가지는 패턴부를 형성하는 단계;
상기 반도체 기판 및 상기 패턴부 위에 진성을 가지는 진성 반도체층을 형성하는 단계;
상기 진성 반도체층에 상기 패턴부에 대응하는 영역에 형성된 트렌치를 사이에 두고 이격되는 제1 도전형 영역 및 제2 도전형 영역을 형성하는, 반도체층을 형성하는 단계; 및
상기 제1 및 제2 도전형 영역에 각기 연결되는 제1 및 제2 전극을 형성하는 단계
를 포함하고,
상기 트렌치는 상기 패턴부를 리프트 오프(lift-off)하여 형성되는 태양 전지의 제조 방법. - 제10항에 있어서,
상기 제1 도전형 영역 및 상기 제2 도전형 영역 중 적어도 하나와, 상기 트렌치 사이에 진성 반도체를 포함하는 배리어 부분이 위치하는 태양 전지의 제조 방법. - 제10항에 있어서,
상기 반도체층을 형성하는 단계는,
상기 제1 도전형 영역을 형성하는 단계;
상기 패턴부를 리프트 오프하여 상기 트렌치를 형성하는 단계; 및
상기 제2 도전형 영역을 형성하는 단계
를 포함하는 태양 전지의 제조 방법. - 제10항에 있어서,
상기 반도체층을 형성하는 단계는,
상기 반도체층 위에 상기 제1 도전형 영역에 대응하는 제1 개구부를 구비하는 제1 마스크층을 형성하는 단계;
상기 제1 개구부를 통하여 상기 반도체층에 제1 도전형 도펀트를 도핑하여 제1 도전형 영역을 형성하는 단계;
상기 제1 마스크층을 제거하는 단계;
상기 패턴부를 리프트 오프하는 단계;
상기 반도체 기판 및 상기 반도체층 위에 상기 제2 도전형 영역에 대응하는 제2 개구부를 구비하는 제2 마스크층을 형성하는 단계;
상기 제2 개구부를 통하여 상기 반도체층에 제2 도전형 도펀트를 도핑하여 제2 도전형 영역을 형성하는 단계; 및
상기 제2 마스크층을 제거하는 단계
를 포함하는 태양 전지의 제조 방법. - 제13항에 있어서,
상기 제1 도전형 영역이 이온 주입법에 의하여 형성되고,
상기 제2 도전형 영역이 열 확산법에 의하여 형성되는 태양 전지의 제조 방법. - 제13항에 있어서,
상기 제2 도전형 영역을 형성하는 단계에서, 상기 반도체 기판의 전면에 전면 전계 영역이 함께 형성되는 태양 전지의 제조 방법. - 제13항에 있어서,
상기 제1 및 제2 마스크층 중 적어도 하나가 탄화 규소를 포함하고,
상기 제1 및 제2 개구부 중 적어도 하나가 레이저에 의하여 형성되는 태양 전지의 제조 방법. - 제10항에 있어서,
상기 패턴부는 폴리이미드계 물질을 포함하는 태양 전지의 제조 방법. - 제17항에 있어서,
상기 패턴부는 N-메틸 피롤리돈(N-methylpyrrolidone, NMP), 디메틸아세트아마이드(dimethylacetamide, DMAC), 및 이들의 혼합물에 의하여 리프트 오프되는 태양 전지의 제조 방법. - 제10항에 있어서,
상기 패턴부의 폭이 100um 내지 300um이고,
상기 패턴부의 두께가 10um 내지 20um인 태양 전지의 제조 방법. - 제10항에 있어서,
상기 반도체층의 두께보다 상기 패턴부의 두께가 더 큰 태양 전지의 제조 방법.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020140125107A KR20160034062A (ko) | 2014-09-19 | 2014-09-19 | 태양 전지 및 이의 제조 방법 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020140125107A KR20160034062A (ko) | 2014-09-19 | 2014-09-19 | 태양 전지 및 이의 제조 방법 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| KR20160034062A true KR20160034062A (ko) | 2016-03-29 |
Family
ID=55661909
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1020140125107A KR20160034062A (ko) | 2014-09-19 | 2014-09-19 | 태양 전지 및 이의 제조 방법 |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR20160034062A (ko) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP3098860A1 (en) * | 2015-05-28 | 2016-11-30 | Lg Electronics Inc. | Solar cell and method of manufacturing the same |
| KR20210026294A (ko) * | 2019-08-29 | 2021-03-10 | 엘지전자 주식회사 | 태양 전지 및 이의 제조 방법 |
-
2014
- 2014-09-19 KR KR1020140125107A patent/KR20160034062A/ko not_active Application Discontinuation
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP3098860A1 (en) * | 2015-05-28 | 2016-11-30 | Lg Electronics Inc. | Solar cell and method of manufacturing the same |
| US10388804B2 (en) | 2015-05-28 | 2019-08-20 | Lg Electronics Inc. | Solar cell and method of manufacturing the same |
| US10777694B2 (en) | 2015-05-28 | 2020-09-15 | Lg Electronics Inc. | Solar cell and method of manufacturing the same |
| KR20210026294A (ko) * | 2019-08-29 | 2021-03-10 | 엘지전자 주식회사 | 태양 전지 및 이의 제조 방법 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US11329172B2 (en) | Solar cell | |
| KR101613843B1 (ko) | 태양 전지 및 이의 제조 방법 | |
| KR101627204B1 (ko) | 태양 전지 및 이의 제조 방법 | |
| KR101622089B1 (ko) | 태양 전지 및 이의 제조 방법 | |
| KR102045001B1 (ko) | 태양 전지 및 이의 제조 방법 | |
| KR101569417B1 (ko) | 태양 전지 | |
| EP2804219A1 (en) | Solar cell and method for manufacturing the same | |
| KR101740523B1 (ko) | 태양 전지 및 그 제조 방법 | |
| KR102132740B1 (ko) | 태양 전지 및 이의 제조 방법 | |
| JP6336517B2 (ja) | 太陽電池及びその製造方法 | |
| KR20150049211A (ko) | 태양 전지 및 이의 제조 방법 | |
| US10141467B2 (en) | Solar cell and method for manufacturing the same | |
| KR102317141B1 (ko) | 태양 전지 | |
| KR20150029202A (ko) | 태양 전지 | |
| KR20160034061A (ko) | 태양 전지의 제조 방법 | |
| KR20160034062A (ko) | 태양 전지 및 이의 제조 방법 | |
| KR102132741B1 (ko) | 태양 전지 및 이의 제조 방법 | |
| KR20160063010A (ko) | 태양 전지 및 이의 제조 방법 | |
| KR101823599B1 (ko) | 태양 전지 및 이의 제조 방법 | |
| KR101889774B1 (ko) | 태양 전지 | |
| KR20140093382A (ko) | 태양 전지의 제조 방법 | |
| KR20160061947A (ko) | 태양 전지 및 이의 제조 방법 | |
| KR20180036504A (ko) | 태양 전지 및 태양 전지 제조 방법 | |
| KR20160111624A (ko) | 태양 전지 및 이의 제조 방법 | |
| KR102110527B1 (ko) | 태양 전지 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| WITN | Withdrawal due to no request for examination |