JP6689757B2 - 光電変換素子、それを備えた太陽電池モジュールおよび太陽光発電システム - Google Patents

Description

本発明は、光電変換素子、それを備えた太陽電池モジュールおよび太陽光発電システムに関する。

従来、ｎ型の結晶シリコン基板とｐ型の非晶質シリコン層との間に真性（ｉ型）の非晶質シリコンを介在させて、界面での欠陥を低減し、ヘテロ接合界面での特性を改善させた光電変換装置が知られている。この光電変換装置は、ヘテロ接合型太陽電池と呼ばれている。

国際公開第２０１３／１３３００５号パンフレットに記載されているヘテロ接合型太陽電池を図２９に示す。ｎ電極１５０６、ｐ電極１５０７は、それぞれ、ｎ型非晶質半導体層１５０３およびｐ型非晶質半導体層１５０５上に形成されている。ヘテロ接合型太陽電池においては、シリコン基板中で発生した多数キャリアである電子は、ｎ型非晶質半導体層１５０３へ拡散し、ｎ電極１５０６で収集される。また、少数キャリアである正孔は、ｐ型非晶質半導体層１５０５へ拡散し、ｐ電極１５０７で収集される。

図２９に示す太陽電池では、受光面とは反対側の裏面にｎ型非晶質半導体層１５０３およびｐ型非晶質半導体層１５０５が形成されている。このように、裏面にｎ型半導体層およびｐ型半導体層が形成されたヘテロ接合型太陽電池を、裏面ヘテロ接合型太陽電池と呼ぶ。

国際公開第２０１３／１３３００５号パンフレットに記載の裏面ヘテロ接合型太陽電池では、平坦な面にｎ型非晶質半導体層およびｐ型非晶質半導体層を形成している。従って、基板にテクスチャを形成し、テクスチャが形成された面上にｎ型半導体層およびｐ型半導体層を形成する場合には、どのように形成すれば良質な太陽電池が得られるか知られていない。

本発明の実施の形態では、テクスチャが形成された半導体基板の面上にｎ型非晶質半導体層およびｐ型非晶質半導体層を形成した光電変換素子であって、品質を向上可能な光電変換素子を提供する。

また、本発明の実施の形態では、品質を向上可能な光電変換素子を備えた太陽電池モジュールを提供する。

さらに、本発明の実施の形態では、品質を向上可能な光電変換素子を備えた太陽光発電システムを提供する。

本発明の一実施形態における光電変換素子は、少なくとも一方の面にテクスチャが形成された半導体基板と、前記半導体基板の前記テクスチャが形成されている面に形成され、第１の導電型を有する第１の非晶質半導体層と、前記半導体基板の前記テクスチャが形成されている面に形成されるとともに前記半導体基板の面内方向において前記第１の非晶質半導体層に隣接して形成され、前記第１の導電型と反対の第２の導電型を有する第２の非晶質半導体層と、を備え、前記テクスチャを平面視した場合に、前記テクスチャの凸部の外接円の直径の平均値は、３０μｍ未満である。

本発明の実施の形態によれば、半導体基板に形成されているテクスチャを平面視した場合に、テクスチャの凸部の外接円の直径の平均値を３０μｍ未満としたので、逆方向飽和電流密度が飽和するのを抑制して、光電変換素子の品質を向上させることができる。

図１は、この発明の実施の形態１による光電変換素子の構成を示す断面図である。 図２は、大きさや形状がさまざまなピラミッド状の凹凸が複数形成されたテクスチャ構造を示す図である。 図３は、半導体基板の裏面のテクスチャサイズと逆方向飽和電流密度との関係を示す図である。 図４は、図１に示す電極および保護膜の拡大図である。 図５は、図１に示すｎ型非晶質半導体層の詳細な構造を示す断面図である。 図６は、図１に示すｎ型非晶質半導体層の他の詳細な構造を示す断面図である。 図７は、図１に示す光電変換素子の製造方法を示す第１の工程図である。 図８は、図１に示す光電変換素子の製造方法を示す第２の工程図である。 図９は、図１に示す光電変換素子の製造方法を示す第３の工程図である。 図１０は、図１に示す光電変換素子の製造方法を示す第４の工程図である。 図１１は、図１に示す光電変換素子の製造方法を示す第５の工程図である。 図１２は、サイズが異なるテクスチャ構造が形成された半導体基板のＳＥＭ写真を示す図である。 図１３は、図１に示す光電変換素子の裏面側から見た平面図である。 図１４は、配線シートの平面図である。 図１５は、防湿耐性試験の結果を示す図である。 図１６は、テクスチャの傾斜角を説明するための図である。 図１７は、ｎ型非晶質半導体層およびｐ型非晶質半導体層をパターニングした場合に、シャドーマスクの下に半導体層やドーパントが回り込むことを説明するための図である。 図１８は、テクスチャが形成された半導体基板とシャドーマスクとの間の空隙領域を説明するための図である。 図１９は、シャドーマスクの端から面内方向内側に、ｐ型ドーパントであるボロンの回り込みが生じることを説明するための図である。 図２０は、テクスチャサイズによって、ボロンの回り込み幅が異なることを説明するための図である。 図２１は、本発明の実施の形態２による光電変換素子の構成を示す断面図である。 図２２は、クラスター型のＣＶＤ装置の構成を示す模式図である。 図２３は、実施の形態３による光電変換素子を備える光電変換モジュールの構成を示す概略図である。 図２４は、実施の形態４による光電変換素子を備える太陽光発電システムの構成を示す概略図である。 図２５は、図２４に示す光電変換モジュールアレイの構成を示す概略図である。 図２６は、実施の形態４による光電変換素子を備える別の太陽光発電システムの構成を示す概略図である。 図２７は、実施の形態５による光電変換素子を備える太陽光発電システムの構成を示す概略図である。 図２８は、実施の形態５による光電変換素子を備える別の太陽光発電システムの構成を示す概略図である。 図２９は、国際公開第２０１３／１３３００５号パンフレットに記載されているヘテロ接合型太陽電池を示す断面図である。 図３０は、実施の形態６における光電変換素子の構成を示す断面図である。 図３１は、実施の形態６における光電変換素子の製造方法のうちの一部の工程を示す図であって、ｐ型非晶質半導体層が形成された後に、ｎ型非晶質半導体層を形成する際の製造方法を説明するための図である。 図３２は、実施の形態６による光電変換素子の構成であって、半導体基板の裏面にテクスチャが形成されていない場合の構成を示す断面図である。

本発明の一実施形態における光電変換素子は、少なくとも一方の面にテクスチャが形成された半導体基板と、前記半導体基板の前記テクスチャが形成されている面に形成され、第１の導電型を有する第１の非晶質半導体層と、前記半導体基板の前記テクスチャが形成されている面に形成されるとともに前記半導体基板の面内方向において前記第１の非晶質半導体層に隣接して形成され、前記第１の導電型と反対の第２の導電型を有する第２の非晶質半導体層と、を備え、前記テクスチャを平面視した場合に、前記テクスチャの凸部の外接円の直径の平均値は、３０μｍ未満である（第１の構成）。

第１の構成によれば、逆方向飽和電流密度が飽和するのを抑制することができるので、光電変換素子の質を向上させることができる。また、第１の非晶質半導体層や第２の非晶質半導体層を成膜する際に使う原料ガスやドーパントガスの回り込みを抑制して、光電変換素子の特性や信頼性を向上させることができる。

第１の構成において、前記半導体基板の前記テクスチャが形成されている面と、前記第１の非晶質半導体層および前記第２の非晶質半導体層との間に形成された真性の非晶質半導体層をさらに備える構成とすることもできる（第２の構成）。第２の構成によれば、半導体基板と第１の非晶質半導体層との界面、および半導体基板と第２の非晶質半導体層との界面における欠陥を低減することができる。

第１または第２の構成において、光電変換素子は、前記第１の非晶質半導体層上に形成された第１の電極と、前記第２の非晶質半導体層上に形成された第２の電極と、前記第１の電極および前記第２の電極の少なくとも一部を覆うように形成された保護膜と、をさらに備えるようにしてもよい（第３の構成）。第３の構成によれば、保護膜の下側の電極の表面は、保護膜によって保護されており、表面の酸化および変色等を合わせて防止できるので、電極の長期信頼性を確保できる。

第１〜第３のいずれかの構成において、前記半導体基板上に成膜された一の薄膜において、膜厚が最大である点を第１の点とし、当該一の薄膜の面内方向において当該薄膜の膜厚の減少率が第１の減少率から前記第１の減少率よりも大きい第２の減少率に変化する点、または当該一の薄膜の面内方向において当該一の薄膜の膜厚の変化率の符号が負から正に変化する点を第２の点とし、当該一の薄膜の面内方向において前記第１の点から前記第２の点までの領域を膜厚減少領域と定義したとき、前記第１の非晶質半導体層および前記第２の非晶質半導体層の少なくとも一方の半導体層は、前記膜厚減少領域を有する構成としてもよい（第４の構成）。第４の構成によれば、第１の非晶質半導体層および第２の非晶質半導体層が膜厚減少領域を有していない構成と比べて、キャリアが非晶質半導体層を介して電極へ到達するときの抵抗が小さくなる。これにより、光電変換素子の変換効率を向上できる。

本発明の一実施形態における光電変換素子は、半導体基板と、前記半導体基板上に形成され、リンをドーパントとして含むｎ型非晶質半導体層と、前記半導体基板上で前記半導体基板の面内方向において前記ｎ型非晶質半導体層に隣接して形成され、ボロンをドーパントとして含むｐ型非晶質半導体層と、を備え、前記ｎ型非晶質半導体層と前記半導体基板との間には、前記ｐ型非晶質半導体層が形成されている領域におけるボロン濃度よりもボロン濃度が高いボロンの高濃度領域は含まれない（第５の構成）。第５の構成によれば、ボロンの高濃度領域の上にｎ型非晶質半導体層が形成された場合の電気的特性の低下を抑制することができるので、光電変換素子の品質を向上させることができる。

第５の構成において、前記半導体基板の前記ｎ型非晶質半導体層及び前記ｐ型非晶質半導体層が形成されている面にはテクスチャが形成されていてもよい（第６の構成）。半導体基板にテクスチャが形成されている構造では、テクスチャが形成されていない構造と比べて、ボロンの高濃度領域におけるボロン濃度が大きくなり、また、ボロンの拡散領域の幅が広くなる。しかしながら、第６の構成によれば、半導体基板のｎ型非晶質半導体層及びｐ型非晶質半導体層が形成されている面にテクスチャが形成されている場合でも、ｎ型非晶質半導体層は、ボロンの高濃度領域に重ならないように形成されるので、少数キャリアのライフタイムが低下するのを抑制することができるので、光電変換素子の質を向上させることができる。

第６の構成において、前記テクスチャを平面視した場合に、前記テクスチャの凸部の外接円の直径の平均値は、３０μｍ未満とすることができる。第６の構成によれば、逆方向飽和電流密度が飽和するのを抑制することができるので、光電変換素子の質を向上させることができる。また、ｎ型非晶質半導体層やｐ型非晶質半導体層を成膜する際に使う原料ガスやドーパントガスの回り込みを抑制して、光電変換素子の特性や信頼性を向上させることができる。

［実施の形態］
以下、図面を参照し、本発明の実施の形態を詳しく説明する。図中同一または相当部分には同一符号を付してその説明は繰り返さない。なお、説明を分かりやすくするために、以下で参照する図面においては、構成が簡略化または模式化して示されたり、一部の構成部材が省略されたりしている。また、各図に示された構成部材間の寸法比は、必ずしも実際の寸法比を示すものではない。

この明細書においては、非晶質半導体層は、微結晶相を含んで良いものとする。微結晶相は、平均粒子径が１〜５０ｎｍである結晶を含む。

［実施の形態１］
図１は、この発明の実施の形態１による光電変換素子の構成を示す断面図である。図１を参照して、この発明の実施の形態１による光電変換素子１０は、半導体基板１と、反射防止膜２と、パッシベーション膜３と、ｎ型非晶質半導体層４と、ｐ型非晶質半導体層５と、電極６，７と、保護膜８とを備える。

半導体基板１は、例えば、ｎ型単結晶シリコン基板からなる。半導体基板１は、例えば、１００〜１５０μｍの厚さを有する。そして、半導体基板１は、両面にテクスチャ構造が形成されている。

反射防止膜２は、半導体基板１の一方の表面（受光面）に接して配置される。半導体基板１の両面のうち、反射防止膜２が配置されている側の面から太陽光を入射させるため、反射防止膜２が配置されている側の面を受光面と呼ぶ。また、半導体基板１の両面のうち、受光面と反対側の面を裏面と呼ぶ。

本実施の形態における光電変換素子１０では、半導体基板１の裏面に形成するテクスチャのサイズを３０μｍ未満とした。テクスチャサイズの定義、及び半導体基板１の裏面に形成するテクスチャのサイズを３０μｍ未満とした理由については後述する。

なお、反射防止膜２と、半導体基板１の受光面との間に、真性非晶質半導体層や、ｎ型、ｐ型の導電型の非晶質半導体層を設けても良い。この構成によれば、受光面のパッシベーション性を向上することができるので好ましい。

パッシベーション膜３は、半導体基板１の裏面に接して配置される。

ｎ型非晶質半導体層４は、パッシベーション膜３に接して配置される。

ｐ型非晶質半導体層５は、半導体基板１の面内方向においてｎ型非晶質半導体層４に隣接して配置される。より詳しくは、ｐ型非晶質半導体層５は、半導体基板１の面内方向においてｎ型非晶質半導体層４との間で所望の間隔を隔てて配置される。

そして、ｎ型非晶質半導体層４およびｐ型非晶質半導体層５は、半導体基板１の面内方向において交互に配置される。

電極６は、ｎ型非晶質半導体層４上に、ｎ型非晶質半導体層４に接して配置される。

電極７は、ｐ型非晶質半導体層５上に、ｐ型非晶質半導体層５に接して配置される。

保護膜８は、パッシベーション膜３、ｎ型非晶質半導体層４、ｐ型非晶質半導体層５および電極６，７に接して配置される。より詳しくは、保護膜８は、隣接するｎ型非晶質半導体層４およびｐ型非晶質半導体層５間において、ｎ型非晶質半導体層４、ｐ型非晶質半導体層５および電極６，７の一部に接して配置されるとともに、ｎ型非晶質半導体層４とｐ型非晶質半導体層５との間に配置されたパッシベーション膜３の一部に接して配置される。そして、保護膜８は、電極６，７上に開口部８Ａを有し、電極６，７の端から電極６，７の内側へ向かって５μｍ以上の領域に形成される。

反射防止膜２は、例えば、窒化シリコン膜からなり、例えば、６０ｎｍの膜厚を有する。

パッシベーション膜３は、例えば、非晶質シリコン、非晶質シリコンの酸化物、非晶質シリコンの窒化物、非晶質シリコンの酸窒化物、および多結晶シリコンのいずれかからなる。

パッシベーション膜３が非晶質シリコンの酸化物からなる場合、パッシベーション膜３は、シリコンの熱酸化膜からなっていてもよいし、プラズマＣＶＤ（Chemical Vapour Deposition）法等の気相成膜法によって形成されたシリコンの酸化物からなっていてもよい。

パッシベーション膜３は、例えば、１〜２０ｎｍの膜厚を有し、好ましくは、１〜３ｎｍの膜厚を有する。そして、パッシベーション膜３がシリコンの絶縁膜からなる場合、パッシベーション膜３は、キャリア（電子および正孔）がトンネル可能な膜厚を有する。実施の形態１においては、パッシベーション膜３は、シリコンの熱酸化膜からなり、パッシベーション膜３の膜厚は、２ｎｍに設定された。

ｎ型非晶質半導体層４は、ｎ型の導電型を有し、水素を含有する非晶質半導体層である。ｎ型非晶質半導体層４は、例えば、ｎ型非晶質シリコン、ｎ型非晶質シリコンゲルマニウム、ｎ型非晶質ゲルマニウム、ｎ型非晶質シリコンカーバイド、ｎ型非晶質シリコンナイトライド、ｎ型非晶質シリコンオキサイド、ｎ型非晶質シリコンオキシナイトライド、およびｎ型非晶質シリコンカーボンオキサイド等からなる。

ｎ型非晶質半導体層４は、例えば、ｎ型ドーパントとしてリン（Ｐ）を含む。そして、ｎ型非晶質半導体層４は、例えば、３〜５０ｎｍの膜厚を有する。

ｐ型非晶質半導体層５は、ｐ型の導電型を有し、水素を含有する非晶質半導体層である。ｐ型非晶質半導体層５は、例えば、ｐ型非晶質シリコン、ｐ型非晶質シリコンゲルマニウム、ｐ型非晶質ゲルマニウム、ｐ型非晶質シリコンカーバイド、ｐ型非晶質シリコンナイトライド、ｐ型非晶質シリコンオキサイド、ｐ型非晶質シリコンオキシナイトライド、およびｐ型非晶質シリコンカーボンオキサイド等からなる。

ｐ型非晶質半導体層５は、例えば、ｐ型ドーパントとしてボロン（Ｂ）を含む。そして、ｐ型非晶質半導体層５は、例えば、５〜５０ｎｍの膜厚を有する。

［テクスチャサイズの定義］
本明細書において、テクスチャのサイズとは、半導体基板の主面を平面視した状態、すなわち主面に対して垂直上方から見た状態におけるサイズを意味する。テクスチャの具体例としては、主面が（１００）面であるｎ型単結晶シリコン基板に、異方性エッチングを施すことによって得られるピラミッド状（四角錐状や四角錐台状）の凹凸構造がある。実際のテクスチャは、図２に示すように、大きさや形状がさまざまなピラミッド状の凹凸が複数形成されている。この凹凸には、重なり合っているものや、変形したものも含まれている。

従って、本実施の形態では、テクスチャを平面視した場合に、テクスチャの凸部の外接円の直径の平均値をテクスチャのサイズと定義する。ここでは、下記の方法により、テクスチャのサイズを求めた。

半導体基板１から１００μｍ×１００μｍの大きさの領域を抽出し、抽出した領域から、ピラミッド状の凹凸の側面の斜線長（平面視における斜線長）ｒのうち、長いものから順に２０個（ｒ１、ｒ２、…、ｒ２０）を検出する。そして、検出した２０個の斜線長ｒ（ｒ１、ｒ２、…、ｒ２０）の平均長の２倍をテクスチャ構造のサイズとする。これは、半導体基板１の１００μｍ×１００μｍの大きさの領域内で、テクスチャを平面視した場合に、ピラミッド状の凸部の外接円の直径Ｒのうち、長いものから順に２０個（Ｒ１、Ｒ２、…、Ｒ２０）を検出し、検出した２０個の外接円の直径Ｒの平均長と等しい。

なお、ピラミッド状の凹凸の底面の一辺の長さに基づいて、テクスチャ構造のサイズを定義してもいいし、ピラミッド状の凹凸の高さに基づいて、テクスチャ構造のサイズを定義してもよい。例えば、ピラミッド状の凹凸の形状が底面が正方形の四角錐であるとした場合、底面の一辺の長さａは、平面視した側面の斜線長ｒとａ＝２×ｒ／√２の関係がある。また、底面と、側面の斜辺との成す角をθとした場合、高さｂは、ｂ＝ｒ×ｔａｎθの関係がある。

後述するように、テクスチャのサイズは３０μｍ未満とする。また、テクスチャのサイズは、２５μｍ以下とすることが好ましい。なお、テクスチャのサイズは、ＳＥＭなどによる観察で容易に測定することができる。

［半導体基板１の裏面に形成するテクスチャのサイズを３０μｍ未満とした理由］
本実施形態における裏面ヘテロ接合型太陽電池では、半導体基板１の裏面にｎ型非晶質半導体層４とｐ型非晶質半導体層５が隣り合って存在する。後述するように、シャドーマスクを用いてｎ型非晶質半導体層４およびｐ型非晶質半導体層５を形成する際に、シャドーマスク下部の面内方向内側に、原料ガスやドーパントガスの回り込みが発生する。この回り込みが大きくなると、作製した太陽電池セルのＩ−Ｖ特性の逆方向飽和電流密度が増大することが分かった。また、原料ガス、ドーパントガスの回り込みが大きくなると、ｎ型非晶質半導体層４およびｐ型非晶質半導体層５の間の絶縁性が損なわれ、電流リークが発生することも分かった。

図３は、半導体基板１の裏面のテクスチャサイズと逆方向飽和電流密度との関係を示す図である。テクスチャサイズが３０μｍ以上では、逆方向飽和電流密度が５×１０^-3ｍＡ／ｃｍ²以上となり、逆方向飽和電流密度はテクスチャサイズに関係なく飽和傾向を示す。このことより、電流リークが大きいと考えられる。

一方、テクスチャサイズが３０μｍ未満では、逆方向飽和電流密度は約６×１０^-4ｍＡ／ｃｍ²以下となり、１桁程度逆方向飽和電流密度を低減することができる。逆方向飽和電流密度は、光電変換素子のｐｎ接合の質を決めるものであり、値が小さい方が開放電圧等の太陽電池の静特性を向上させることができる。

図３に示すように、テクスチャサイズが３０μｍ以上の場合には、逆方向飽和電流密度がほぼ一定の特性（ｋ２）となるが、テクスチャサイズが３０μｍ未満の場合には、テクスチャサイズが小さくなるほど、逆方向飽和電流密度が小さくなる特性（ｋ１）となる。すなわち、テクスチャサイズが３０μｍ以上の場合と、３０μｍ未満の場合とで、特性が大きく異なることが分かった。上述したように、逆方向飽和電流密度は小さい方が太陽電池の静特性を向上させることができる。

すなわち、テクスチャサイズを３０μｍ未満とすることに臨界的意義があるため、本実施の形態における光電変換素子では、半導体基板１の裏面に形成するテクスチャのサイズを３０μｍ未満とする。

図３に示すように、テクスチャサイズが２５μｍ以下の場合には、テクスチャサイズが３０μｍ以上の場合と比べて、特性に大きな段差があり、逆方向飽和電流密度が１桁程度小さくなる。従って、テクスチャサイズを２５μｍ以下とすることにも臨界的意義があるため、テクスチャサイズは２５μｍ以下とすることがより好ましい。

また、テクスチャサイズが１０μｍ以下になると、逆方向飽和電流密度は３×１０^-5ｍＡ／ｃｍ²以下となるので、より好ましい。

図４は、図１に示す電極６，７および保護膜８の拡大図である。図４の（ａ）は、電極６が形成されている部分の拡大図であり、図４の（ｂ）は、電極７が形成されている部分の拡大図である。ただし、図４では、構造を分かりやすくするために、半導体基板１の裏面が平坦であり、平らなパッシベーション膜３の上に、ｎ型非晶質半導体層４およびｐ型非晶質半導体層５が形成されている構造を示している。しかし、実際には、図１に示すように、基板１の裏面にはテクスチャ構造が形成されており、テクスチャ構造が形成されている面にパッシベーション膜３が形成され、凹凸形状を有するパッシベーション膜３の上に、ｎ型非晶質半導体層４およびｐ型非晶質半導体層５が形成されている。

図４を参照して、電極６は、導電層６ａ、６ｂからなる。

導電層６ａは、ｎ型非晶質半導体層４に接して配置される。導電層６ｂは、導電層６ａに接して配置される。保護膜８の開口部８Ａの幅をＬとし、電極６、７の端から開口部８Ａまでの距離をＨとした場合、導電層６ａ、６ｂは、ｎ型非晶質半導体層４の面内方向において、ｎ型非晶質半導体層４の中心から両側にＨ＋Ｌ／２の範囲に形成される。幅Ｌは、例えば、２０μｍ以上であり、好ましくは、１００μｍ以上である。幅Ｌがこのような値に設定されることによって、外部配線と電極６、７との密着性を確保できるとともに、コンタクト抵抗を低下できる。また、距離Ｈは、電極６、７と保護膜８との密着性を考慮すると、例えば、５μｍ以上である。

電極７は、導電層７ａ，７ｂからなる。導電層７ａは、ｐ型非晶質半導体層５に接して配置される。導電層７ｂは、導電層７ａに接して配置される。導電層７ａ、７ｂは、ｐ型非晶質半導体層５の面内方向において、ｐ型非晶質半導体層５の中心から両側にＨ＋Ｌ／２の範囲に形成される。

その結果、電極６、７の各々は、ｎ型非晶質半導体層４およびｐ型非晶質半導体層５の面内方向において、２Ｈ＋Ｌの長さを有する。

保護膜８は、例えば、保護層８ａ、８ｂの２層構造からなる。保護膜８がｎ型非晶質半導体層４上に形成される場合、保護層８ａは、パッシベーション膜３、ｎ型非晶質半導体層４および電極６に接して配置される。保護層８ｂは、保護層８ａに接して配置される。保護膜８がｐ型非晶質半導体層５上に形成される場合、保護層８ａは、パッシベーション膜３、ｐ型非晶質半導体層５および電極７に接して配置される。保護層８ｂは、保護層８ａに接して配置される。

そして、ｎ型非晶質半導体層４の面内方向において、電極６の端よりもｎ型非晶質半導体層４の外側の領域をギャップ領域Ｇ１と言い、ｐ型非晶質半導体層５の面内方向において、電極７の端よりもｐ型非晶質半導体層５の外側の領域をギャップ領域Ｇ２と言う。その結果、ｎ型非晶質半導体層４の面内方向において、ｎ型非晶質半導体層４の両側にギャップ領域Ｇ１が存在する。また、ｐ型非晶質半導体層５の面内方向において、ｐ型非晶質半導体層５の両側にギャップ領域Ｇ２が存在する。

保護膜８がパッシベーション膜３、ｎ型非晶質半導体層４および電極６に接して配置されるとともにパッシベーション膜３、ｐ型非晶質半導体層５および電極７に接して配置される結果、半導体基板１の面内方向において隣接するｎ型非晶質半導体層４およびｐ型非晶質半導体層５の領域では、ギャップ領域Ｇ（＝Ｇ１＋Ｇ２）が存在する。保護膜８は、図１に示すように、電極６、７の一部およびギャップ領域Ｇ上に形成される。

このギャップ領域Ｇは、パッシベーション膜３、ｎ型非晶質半導体層４およびｐ型非晶質半導体層５がむき出しになった領域であり、例えば、２０μｍ〜５００μｍの幅を有する。

電極６、７が例えば銀（Ａｇ）やアルミニウム（Ａｌ）で構成されている場合、電極６、７の反射率は９０％以上となる。半導体基板１の裏面に到達することができる光は、８００−１２００ｎｍ程度の長波長領域の光である。半導体基板１の受光面から入射してきた光は、電極６、７が設けられている領域に入射すれば、電極６、７によって反射して半導体基板１内に戻るので、半導体基板１で有効に吸収される確率が高くなる。しかし、電極６、７が設けられていないギャップ領域Ｇに光が入射した場合、電極６、７による反射が無いため、そのまま裏面に抜けて、入射光を有効に利用できない場合がある。ギャップ領域Ｇの幅が広くなると、電極６、７で反射しない光が増えるため、好ましくない。このため、ギャップ領域Ｇの幅は５００μｍ以下が好ましく、３００μｍ以下であることがより好ましい。

導電層６ａ、７ａの各々は、透明導電膜からなる。透明導電膜は、例えば、ＩＴＯ（Indium Tin Oxide）、ＺｎＯおよびＩＷＯ（Indium Tungsten Oxide）からなる。

導電層６ｂ、７ｂの各々は、金属からなる。金属は、例えば、Ａｇ、Ａｌ、ニッケル（Ｎｉ）、銅（Ｃｕ）、錫（Ｓｎ）、白金（Ｐｔ）、金（Ａｕ）、クロム（Ｃｒ）、タングステン（Ｗ）、コバルト（Ｃｏ）およびチタン（Ｔｉ）のいずれか、またはこれらの合金、またはこれら金属の２層以上の積層膜からなる。

導電層６ａ、７ａとしては、それぞれ、ｎ型非晶質半導体層４およびｐ型非晶質半導体層５と密着性が良い透明導電膜を用いることが好ましく、導電層６ｂ、７ｂとしては、導電率が高い金属を用いることが好ましい。

導電層６ａ、７ａの各々の膜厚は、例えば、３〜１００ｎｍである。導電層６ｂ、７ｂの各々の膜厚は、５０ｎｍ以上であることが好ましく、実施の形態１においては、例えば、０．８μｍである。

なお、実施の形態１においては、電極６は、導電層６ｂのみからなっており、電極７は、導電層７ｂのみからなっていてもよい。この場合、導電層６ａ、７ａが無く、導電層６ｂ、７ｂがそれぞれｎ型非晶質半導体層４およびｐ型非晶質半導体層５に接する。

導電層６ａ、７ａが無い場合、導電層６ｂ、７ｂは、金属膜で構成されており、それぞれ、下地であるｎ型非晶質半導体層４およびｐ型非晶質半導体層５と密着性が高い金属であることが好ましい。例えば、導電層６ｂ、７ｂは、Ｔｉ、Ｎｉ、Ａｌ、Ｃｒ等からなり、かつ、１〜１０ｎｍ程度の膜厚を有する密着層と、Ａｌ、Ａｇ等を主成分とする光反射金属との積層構造からなる。

また、導電層６ｂ、７ｂは、保護膜８と接するため、保護膜８との密着性を考慮する必要がある。保護膜８として、シリコン、アルミニウム、チタンおよびジルコニア等の酸化物、シリコンおよびアルミニウムの窒化膜、シリコンおよびアルミニウムの酸窒化膜等を用いた場合、導電層６ｂ、７ｂの保護膜８側の表面は、Ａｌ、インジウム（Ｉｎ）、Ｔｉ、Ｎｉ、Ｃｕ、Ｃｒ、Ｗ、Ｃｏ、パラジウム（Ｐｄ）およびＳｎ等の金属からなることが好ましい。

更に、電極６、７の各々は、透明導電膜の単膜からなっていてもよい。この場合、透明導電膜は、上述したＩＴＯ等からなる。

保護層８ａ、８ｂの各々は、無機絶縁膜からなる。無機絶縁膜は、酸化膜、窒化膜および酸窒化膜等からなる。

酸化膜は、シリコン、アルミニウム、チタン、ジルコニア、ハフニウム、亜鉛、タンタルおよびイットリウム等の酸化膜からなる。

窒化膜は、シリコンおよびアルミニウム等の窒化膜からなる。

酸窒化膜は、シリコンおよびアルミニウム等の酸窒化膜からなる。

保護層８ｂは、保護層８ａと異なる無機絶縁膜からなる。即ち、上述した無機絶縁膜の中から２種類の膜を選択して保護層８ａ、８ｂを形成する。

また、保護層８ａが半導体層からなり、保護層８ｂが上述した無機絶縁膜からなっていてもよい。

この場合、半導体層は、非晶質半導体層からなる。そして、非晶質半導体層は、非晶質シリコン、非晶質シリコンゲルマニウム、非晶質ゲルマニウム、非晶質シリコンカーバイド、非晶質シリコンナイトライド、非晶質シリコンオキサイド、非晶質シリコンオキシナイトライドおよび非晶質シリコンカーボンオキサイド等からなる。絶縁性が高い方が電極６，７間のリークを抑制できるため、保護層８ａは、真性の非晶質半導体層からなることが好ましい。例えば、保護層８ａは、真性の非晶質シリコンからなり、保護層８ｂは、シリコンの窒化膜からなる。

但し、保護層８ｂが絶縁膜からなる場合、保護層８ａは、ｎ型非晶質半導体層またはｐ型非晶質半導体層からなっていてもよい。

保護層８ｂは、正の固定電荷を持つ誘電体膜からなることが好ましい。正の固定電荷を持つ誘電体膜は、例えば、シリコンの窒化膜およびシリコンの酸窒化膜である。

半導体基板１は、ｎ型単結晶シリコンからなるので、保護層８ｂが正の固定電荷を持つ誘電体膜からなる場合、保護層８ｂは、少数キャリアである正孔に対して電界を及ぼし、ギャップ領域Ｇにおける少数キャリア（正孔）のライフタイムを長く維持することができる。

保護膜８は、２層構造に限らず、単層、または２層構造以上の多層構造からなっていてもよい。

保護膜８が単層からなる場合、保護膜８は、上述した無機絶縁膜の中から選択された１種類の膜からなる。

保護膜８が多層構造からなる場合、保護膜８は、上述した保護層８ａ、８ｂを多層構造の中に含む。

上述したように、保護膜８が２層構造からなる場合、保護層８ａを非晶質半導体層で形成し、保護層８ｂを絶縁膜で形成することによって、ｎ型非晶質半導体層４およびｐ型非晶質半導体層５に対するパッシベーション性と、電極６，７間の絶縁性とを両立できるので、好ましい。

また、半導体基板１がｎ型シリコン基板からなる場合、正の固定電荷を持つ誘電体膜によって保護層８ｂを形成することにより、電界をギャップ領域に及ぼし、ギャップ領域における少数キャリア（正孔）のライフタイムを長くできるので、更に、好ましい。

更に、上述した無機絶縁膜が保護膜８の多層構造の中に含まれる場合、非晶質半導体層（ｎ型非晶質半導体層４およびｐ型非晶質半導体層５）に拡散してくる水分等を防ぐ防湿効果を得ることができるので、好ましい。上述した無機絶縁膜の中でも、シリコンの窒化膜、シリコンの酸窒化膜は、他の無機絶縁膜に比べて防湿性が特に高いため、特に好ましい。そして、ｎ型シリコン基板を用いた場合には、防湿性と正の固定電荷による電界効果とを合わせて得ることができるので、光電変換素子１０の長期的な信頼性と高効率化とを両立することができる。

例えば、保護膜８が２層構造以上の多層膜、例えば、３層構造からなる場合、１つの保護層（ｎ型非晶質半導体層４またはｐ型非晶質半導体層５に接する保護層）が非晶質半導体層からなり、残りの２つの保護層が無機絶縁膜の中から選択された２種類の膜からなる。

更に、保護膜８が単層または多層からなる場合、保護膜８は、上述した無機絶縁膜上に有機物の絶縁膜等が形成された構造からなっていてもよい。

有機物は、例えば、イミド系樹脂、エポキシ樹脂、フッ素樹脂、ポリカーボネート、および液晶ポリマー等からなる。

イミド系樹脂は、例えば、ポリイミドである。フッ素樹脂は、例えば、ポリテトラフルオロエチレン（ＰＴＦＥ）である。また、有機物は、スクリーン印刷で形成されたレジストであってもよい。

図５は、図１に示すｎ型非晶質半導体層４の詳細な構造を示す断面図である。ただし、図５でも図４と同様に、半導体基板１の裏面が平坦であり、平らなパッシベーション膜３の上に、ｎ型非晶質半導体層４が形成されている構造を示しているが、実際には、半導体基板１の裏面にはテクスチャ構造が形成されている。

図５を参照して、ｎ型非晶質半導体層４は、ｎ型非晶質半導体層４の面内方向において、フラット領域ＦＴと、膜厚減少領域ＴＤとを有する。フラット領域ＦＴは、ｎ型非晶質半導体層４のうち、最も厚い膜厚を有し、かつ、膜厚がほぼ一定である部分からなる。

フラット領域ＦＴの両端の点をＡ点とし、膜厚の減少率が第１の減少率から第１の減少率よりも大きい第２の減少率に変化する点をＢ点としたとき、膜厚減少領域ＴＤは、ｎ型非晶質半導体層４の面内方向においてＡ点からＢ点までの領域である。

そして、膜厚減少領域ＴＤは、ｎ型非晶質半導体層４の面内方向においてフラット領域ＦＴの両側に配置される。

ｎ型非晶質半導体層４が膜厚減少領域ＴＤを有するのは、後述するように、シャドーマスクを用いてプラズマＣＶＤ法によってｎ型非晶質半導体層４を形成するからである。膜厚減少領域ＴＤは、フラット領域ＦＴよりも薄い膜厚を有するので、膜厚減少領域ＴＤのドーパント濃度は、フラット領域ＦＴのドーパント濃度よりも高い。

電極６は、ｎ型非晶質半導体層４のフラット領域ＦＴの全体と膜厚減少領域ＴＤの一部とに接して配置される。

ｐ型非晶質半導体層５も、図５に示すｎ型非晶質半導体層４と同じ構造からなる。そして、電極７は、ｐ型非晶質半導体層５のフラット領域ＦＴの全体と膜厚減少領域ＴＤの一部とに接して配置される。

その結果、キャリア（電子）がｎ型非晶質半導体層４を介して電極６へ到達するときの抵抗は、パッシベーション膜３の面内方向において一定の膜厚を有するｎ型非晶質半導体層が形成される場合に比べ低抵抗になる。また、キャリア（正孔）がｐ型非晶質半導体層５を介して電極７へ到達するときの抵抗は、パッシベーション膜３の面内方向において一定の膜厚を有するｐ型非晶質半導体層が形成される場合に比べ低抵抗になる。従って、光電変換素子１０の変換効率を向上できる。

なお、電極６は、ｎ型非晶質半導体層４の膜厚減少領域ＴＤの全体に接していてもよく、電極７は、ｐ型非晶質半導体層５の膜厚減少領域ＴＤの全体に接していてもよい。

図６は、図１に示すｎ型非晶質半導体層４の他の詳細な構造を示す断面図である。図６の（ａ）を参照して、光電変換素子１０は、ｎ型非晶質半導体層４に代えてｎ型非晶質半導体層４１を備え、電極６に代えて電極６１を備えていてもよい。

ｎ型非晶質半導体層４１において、膜厚が最大である点をＣ点とし、膜厚の減少率が第１の減少率から第１の減少率よりも大きい第２の減少率に変化する点をＤ点とする。その結果、膜厚減少領域ＴＤは、ｎ型非晶質半導体層４１の面内方向においてＣ点からＤ点までの領域である。

そして、ｎ型非晶質半導体層４１は、ｎ型非晶質半導体層４１の面内方向において２つの膜厚減少領域ＴＤを有する。２つの膜厚減少領域ＴＤは、ｎ型非晶質半導体層４１の面内方向において相互に接して配置される。

電極６１は、２つの膜厚減少領域ＴＤのうち、一方の膜厚減少領域ＴＤの一部と他方の膜厚減少領域ＴＤの一部とに接して配置される。

光電変換素子１０は、ｐ型非晶質半導体層５に代えて、図６の（ａ）に示すｎ型非晶質半導体層４１と同じ構造からなるｐ型非晶質半導体層を備えていてもよい。

その結果、キャリア（電子）がｎ型非晶質半導体層４１を介して電極６１へ到達するときの抵抗は、パッシベーション膜３の面内方向において一定の膜厚を有するｎ型非晶質半導体層が形成される場合に比べ低抵抗になる。また、キャリア（正孔）がｎ型非晶質半導体層４１と同じ構造を有するｐ型非晶質半導体層を介して電極へ到達するときの抵抗は、パッシベーション膜３の面内方向において一定の膜厚を有するｐ型非晶質半導体層が形成される場合に比べ低抵抗になる。従って、光電変換素子１０の変換効率を向上できる。

なお、電極は、ｎ型非晶質半導体層４１と、ｎ型非晶質半導体層４１と同じ構造を有するｐ型非晶質半導体層とにおいて、２つの膜厚減少領域ＴＤの全体に接して配置されていてもよい。

図６の（ｂ）を参照して、光電変換素子１０は、ｎ型非晶質半導体層４に代えてｎ型非晶質半導体層４２を備え、電極６に代えて電極６２を備えていてもよい。

ｎ型非晶質半導体層４２において、膜厚が最大である点をＥ点とし、膜厚の減少率が第１の減少率から第１の減少率よりも大きい第２の減少率に変化する点をＦ点とし、膜厚の変化率の符号が負から正に変化する点をＧ点とする。

その結果、膜厚減少領域ＴＤ１は、ｎ型非晶質半導体層４２の面内方向においてＥ点からＦ点までの領域であり、膜厚減少領域ＴＤ２は、ｎ型非晶質半導体層４２の面内方向においてＥ点からＧ点までの領域である。

そして、ｎ型非晶質半導体層４２は、ｎ型非晶質半導体層４２の面内方向において２つの膜厚減少領域ＴＤ１と２つの膜厚減少領域ＴＤ２とを有する。

２つの膜厚減少領域ＴＤ２は、ｎ型非晶質半導体層４２の面内方向における膜厚分布がＧ点を通る線に対して対称になるように配置される。２つの膜厚減少領域ＴＤ１は、ｎ型非晶質半導体層４２の面内方向において２つの膜厚減少領域ＴＤ２の両側に配置される。

電極６２は、２つの膜厚減少領域ＴＤ２の全体と、一方の膜厚減少領域ＴＤ１の一部と、他方の膜厚減少領域ＴＤ１の一部とに接して配置される。

光電変換素子１０は、ｐ型非晶質半導体層５に代えて、図６の（ｂ）に示すｎ型非晶質半導体層４２と同じ構造からなるｐ型非晶質半導体層を備えていてもよい。

その結果、キャリア（電子）がｎ型非晶質半導体層４２を介して電極６２へ到達するときの抵抗は、パッシベーション膜３の面内方向において一定の膜厚を有するｎ型非晶質半導体層が形成される場合に比べ低抵抗になる。また、キャリア（正孔）がｎ型非晶質半導体層４２と同じ構造を有するｐ型非晶質半導体層を介して電極へ到達するときの抵抗は、パッシベーション膜３の面内方向において一定の膜厚を有するｐ型非晶質半導体層が形成される場合に比べ低抵抗になる。従って、光電変換素子１０の変換効率を向上できる。

なお、電極は、ｎ型非晶質半導体層４２と、ｎ型非晶質半導体層４２と同じ構造を有するｐ型非晶質半導体層とにおいて、２つの膜厚減少領域ＴＤ１の全体と、２つの膜厚減少領域ＴＤ２の全体とに接して配置されていてもよい。

このように、光電変換素子１０は、膜厚減少領域ＴＤ（ＴＤ１，ＴＤ２）を有するｎ型非晶質半導体層およびｐ型非晶質半導体層を備える。そして、この発明の実施の形態においては、膜厚減少領域は、膜厚減少領域ＴＤ，ＴＤ１，ＴＤ２のいずれかからなる。

従って、ｎ型非晶質半導体層またはｐ型非晶質半導体層の膜厚が最大である点を第１の点とし、ｎ型非晶質半導体層またはｐ型非晶質半導体層の面内方向において、膜厚の減少率が第１の減少率から第１の減少率よりも大きい第２の減少率に変化する点、または膜厚の変化率の符号が負から正に変化する点を第２の点としたとき、膜厚減少領域は、ｎ型非晶質半導体層またはｐ型非晶質半導体層の面内方向において、第１の点から第２の点までの領域である。

なお、この発明の実施の形態においては、ｎ型非晶質半導体層４およびｐ型非晶質半導体層５の少なくとも一方が膜厚減少領域を有していればよい。

図７から図１１は、それぞれ、図１に示す光電変換素子１０の製造方法を示す第１から第５の工程図である。

図７を参照して、光電変換素子１０の製造が開始されると、バルクのシリコンからワイヤーソーによって１００〜３００μｍの厚さを有するウェハーを切り出す。そして、ウェハーの表面のダメージ層を除去するためのエッチングと、厚さを調整するためのエッチングとを行い、半導体基板１’を準備する（図７の工程（ａ）参照）。

一般的に、テクスチャ構造を有する半導体基板は、シリコンインゴットをワイヤーソー等によりスライスして得られる半導体基板をエッチングすることにより製造される。テクスチャ構造を形成する半導体基板は、遊離砥粒方式によるスライス基板が主流であるが、コスト削減やスライス技術の向上もあり、固定砥粒方式によるスライス基板においても同様のテクスチャ構造が形成可能である。

半導体基板１’のエッチングは、アルカリ性のエッチング液を用いた湿式エッチングにより行うことができる。このエッチングは、水酸化ナトリウム溶液中の場合、以下の反応式（１）、（２）、（３）等の反応によって進行する。
Ｓｉ＋２ＮａＯＨ＋Ｈ₂Ｏ → Ｎａ₂ＳｉＯ₃＋２Ｈ₂ …（１）
２Ｓｉ＋２ＮａＯＨ＋３Ｈ₂Ｏ → Ｎａ₂Ｓｉ₂Ｏ₅＋４Ｈ₂ …（２）
３Ｓｉ＋４ＮａＯＨ＋４Ｈ₂Ｏ → Ｎａ₄Ｓｉ₃Ｏ₈＋６Ｈ₂ …（３）
半導体基板１’の表面にテクスチャ構造を形成するために、例えばエッチング速度を制御したエッチング液を使用することにより異方性エッチングを行う。半導体基板１’の表面へのテクスチャ構造の形成は以下のメカニズムに基づく。半導体基板１’のアルカリ水溶液によるエッチング速度は、シリコンの（１００）面が最も早く、（１１１）面が最も遅い。そのため、アルカリ水溶液にエッチング速度を低下させることができる特定の添加剤（以下、「エッチング抑制剤」とも言う。）を添加することによってエッチングの速度を抑制すると、シリコンの（１００）面等のエッチングされやすい結晶面が優先的にエッチングされ、エッチング速度の遅い（１１１）面が表面に残存する。この（１１１）面は、（１００）面に対して約５４度の傾斜を持つために、プロセスの最終段階では、（１１１）面とその等価な面で構成されるピラミッド状の凹凸構造が形成される。

しかし、エッチング条件によっては、約４０−５４度程度の傾斜を持ったテクスチャが形成されることもあり、必ずしもテクスチャの傾斜面が（１１１）面で形成される訳ではない。すなわち、テクスチャの傾斜面が（１１１）面である必要はなく、例えばテクスチャの傾斜が緩やかな構成であってもよい。

テクスチャ形成用エッチング液としては、水酸化ナトリウム（ＮａＯＨ）水溶液に、エッチング抑制剤としてイソプロピルアルコールを添加したエッチング液を使用することができる。このエッチング液を６０〜８０℃程度に加温し、（１００）面の半導体基板を１０〜３０分間浸漬させることによって、エッチングを行う。

また、水酸化ナトリウム又は水酸化カリウムと、リグニン等の特定の添加剤と、炭酸水素ナトリウム又は炭酸水素カリウムを含むエッチング液を使用することにより、微小なピラミッド構造のテクスチャ構造（凹凸の凹部の底から凸部の頂点までの高さが１μｍ以下）を形成することができる。このように、エッチング液の温度、処理時間、エッチング抑制剤の種類、エッチング速度、基板の種類など種々の条件を変えることで、テクスチャのサイズを制御することができる。

上記のように、エッチング条件を変えて、テクスチャサイズが異なる凹凸を半導体基板の表面に形成した。

図１２は、サイズが異なるテクスチャ構造が形成された半導体基板のＳＥＭ（Scanning Electron Microscopy）写真を示す図である。図１２の（ａ）は、テクスチャ構造を構成するピラミッドの底辺の長さが２μｍ以下である場合のＳＥＭ写真を示し、図１２の（ｂ）は、ピラミッドの底辺の長さが１０μｍ以下である場合のＳＥＭ写真を示し、図１２の（ｃ）は、ピラミッドの底辺の長さが１５μｍ程度である場合のＳＥＭ写真を示す。

図７の工程（ａ）の後、半導体基板１’をＮａＯＨおよびＫＯＨ等のアルカリ溶液（例えば、ＫＯＨ：１〜５ｗｔ％、イソプロピルアルコール：１〜１０ｗｔ％の水溶液）を用いてエッチングする。これによって、半導体基板１’の両面が異方性エッチングされ、ピラミッド形状のテクスチャ構造が両面に形成された半導体基板１が得られる（図７の工程（ｂ）参照）。

引き続いて、半導体基板１の表面を熱酸化して酸化膜１１を半導体基板１の受光面に形成するとともに、パッシベーション膜３を半導体基板１の裏面に形成する（図７の工程（ｃ）参照）。

半導体基板１の酸化は、ウェット処理および熱酸化のいずれでもよい。ウェット酸化の場合は、例えば、半導体基板１を過酸化水素、硝酸およびオゾン水等に浸漬し、その後、ドライ雰囲気中で８００〜１０００℃で半導体基板１を加熱する。また、熱酸化の場合、例えば、酸素または水蒸気の雰囲気中で半導体基板１を９００〜１０００℃に加熱する。

図７の工程（ｃ）の後、スパッタリング法、ＥＢ（Electron Beam）蒸着およびＣＶＤ法等を用いて酸化膜１１に接して窒化シリコン膜１２を形成する。これによって、反射防止膜２が半導体基板１の受光面に形成される（図８の工程（ｄ）参照）。

図８の工程（ｄ）の後、半導体基板１をプラズマ装置の反応室に入れ、シャドーマスク３０を半導体基板１のパッシベーション膜３上に配置する（図８の工程（ｅ）参照）。

シャドーマスク３０は、例えばメタルマスクからなる。メタルマスクは、例えば、ステンレス鋼からなり、厚さが２００μｍであり、開口幅が８５０μｍであり、マスクされている幅が１０５０μｍで、周期は１９００μｍとなる。

そして、半導体基板１の温度を１３０〜１８０℃に設定し、０〜１００ｓｃｃｍの水素（Ｈ₂）ガス、４０ｓｃｃｍのＳｉＨ₄ガス、および４０ｓｃｃｍのホスフィン（ＰＨ₃）ガスを反応室に流し、反応室の圧力を４０〜１２０Ｐａに設定する。その後、ＲＦパワー密度が５〜１５ｍＷ／ｃｍ²である高周波電力（１３．５６ＭＨｚ）を平行平板電極に印加する。なお、ＰＨ₃ガスは、水素によって希釈されており、ＰＨ₃ガスの濃度は、例えば、１％である。

これによって、シャドーマスク３０によって覆われていないパッシベーション膜３の領域にｎ型非晶質シリコンが堆積され、ｎ型非晶質半導体層４がパッシベーション膜３上に形成される（図８の工程（ｆ）参照）。

シャドーマスク３０がパッシベーション膜３上に配置された場合、シャドーマスク３０とパッシベーション膜３との間には、隙間が存在する。その結果、プラズマによって分解されたＳｉＨおよびＳｉＨ₂等の活性種がシャドーマスク３０とパッシベーション膜３との間の隙間に回り込み、シャドーマスク３０によって覆われた一部の領域にもｎ型非晶質半導体層４が形成される。テクスチャ構造が形成されていない半導体基板に成膜する場合と比べると、テクスチャ構造が形成されている半導体基板１に成膜する場合には、シャドーマスク３０とパッシベーション膜３との間の隙間への回り込みが多くなる。これにより、膜厚減少領域ＴＤを有するｎ型非晶質半導体層４がパッシベーション膜３上に形成される。また、シャドーマスク３０上にも、ｎ型非晶質シリコン３１が堆積する。

なお、ｎ型非晶質半導体層４における膜厚減少領域ＴＤの幅および膜厚減少率は、ｎ型非晶質半導体層４を成膜するときの成膜圧力、シャドーマスク３０の厚さおよびシャドーマスク３０の開口幅を変えることによって制御される。例えば、シャドーマスク３０の厚さを厚くすると、膜厚減少領域ＴＤの幅が広くなる。

図８の工程（ｆ）の後、シャドーマスク３０に代えてシャドーマスク４０をパッシベーション膜３およびｎ型非晶質半導体層４上に配置する（図９の工程（ｇ）参照）。シャドーマスク４０は、材質、厚さおよび開口幅がシャドーマスク３０と同じである。

なお、図９の工程（ｇ）においては、シャドーマスク４０は、パッシベーション膜３から離れているように図示されているが、ｎ型非晶質半導体層４の膜厚は、上述したように３〜５０ｎｍと非常に薄いので、実際には、シャドーマスク４０は、パッシベーション膜３に近接して配置されている。

そして、半導体基板１の温度を１３０〜１８０℃に設定し、０〜１００ｓｃｃｍのＨ₂ガス、４０ｓｃｃｍのＳｉＨ₄ガス、および４０ｓｃｃｍのジボラン（Ｂ₂Ｈ₆）ガスを反応室に流し、反応室の圧力を４０〜２００Ｐａに設定する。その後、ＲＦパワー密度が５〜１５ｍＷ／ｃｍ²である高周波電力（１３．５６ＭＨｚ）を平行平板電極に印加する。なお、Ｂ₂Ｈ₆ガスは、水素によって希釈されており、Ｂ₂Ｈ₆ガスの濃度は、例えば、２％である。

これによって、シャドーマスク４０によって覆われていないパッシベーション膜３の領域にｐ型非晶質シリコンが堆積され、ｐ型非晶質半導体層５がパッシベーション膜３上に形成される（図９の工程（ｈ）参照）。

シャドーマスク４０がパッシベーション膜３およびｎ型非晶質半導体層４上に配置された場合、シャドーマスク４０とパッシベーション膜３との間には、隙間が存在する。その結果、プラズマによって分解されたＳｉＨおよびＳｉＨ₂等の活性種がシャドーマスク４０とパッシベーション膜３との間の隙間に回り込み、シャドーマスク４０によって覆われた一部の領域にもｐ型非晶質半導体層５が形成される。テクスチャ構造が形成されていない半導体基板に成膜する場合と比べると、テクスチャ構造が形成されている半導体基板１に成膜する場合には、シャドーマスク４０とパッシベーション膜３との間の隙間への回り込みが多くなる。これにより、膜厚減少領域ＴＤを有するｐ型非晶質半導体層５がパッシベーション膜３上に形成される。また、シャドーマスク４０上にも、ｐ型非晶質シリコン３２が堆積する。

なお、ｐ型非晶質半導体層５における膜厚減少領域ＴＤの幅および膜厚減少率は、ｐ型非晶質半導体層５を成膜するときの成膜圧力、シャドーマスク４０の厚さおよびシャドーマスク４０の開口幅を変えることによって制御される。例えば、シャドーマスク４０の厚さを厚くすると、膜厚減少領域ＴＤの幅が広くなる。

なお、ｎ型非晶質半導体層４に膜厚減少領域ＴＤを設けない構成とする場合には、例えば、シャドーマスク３０を配置することなく、パッシベーション膜３の上面の全面にｎ型非晶質半導体層４を形成し、エッチングによって所定の領域にｎ型非晶質半導体層４を形成する。ｐ型非晶質半導体層５に膜厚減少領域ＴＤを設けない構成とする場合にも、同様の方法により形成することができる。

ｐ型非晶質半導体層５を堆積した後、シャドーマスク４０を除去すると、半導体基板１の面内方向に交互に配置されたｎ型非晶質半導体層４およびｐ型非晶質半導体層５がパッシベーション膜３上に形成された状態になる（図９の工程（ｉ）参照）。

図９の工程（ｉ）の後、開口部がｎ型非晶質半導体層４およびｐ型非晶質半導体層５上に位置するようにシャドーマスク５０を配置する（図１０の工程（ｊ）参照）。シャドーマスク５０は、材質および厚さがシャドーマスク３０と同じである。また、開口幅は、ｎ型非晶質半導体層４およびｐ型非晶質半導体層５のフラット領域ＦＴの幅と２つの膜厚減少領域ＴＤの幅との和に設定される。開口幅は、前記の幅に対して多少前後しても構わない。

図１０の工程（ｊ）の後、シャドーマスク５０を介して導電層６ａ、７ａおよび導電層６ｂ、７ｂを順次堆積する。これによって、電極６、７がそれぞれｎ型非晶質半導体層４およびｐ型非晶質半導体層５上に堆積される（図１０の工程（ｋ）参照）。

導電層６ａ，７ａおよび導電層６ｂ，７ｂは、スパッタリング法、蒸着法、イオンプレーティング法、熱ＣＶＤ法、ＭＯＣＶＤ（Metal Organic Chemical Vapour Deposition）法、ゾルゲル法、液状にした原料を噴霧加熱する方法、およびインクジェット法等を用いて形成される。

導電層６ａ，７ａは、例えば、ＩＴＯ，ＩＷＯ，ＺｎＯのいずれかであり、導電層６ｂ，７ｂは、Ｔｉ（３ｎｍ）／Ａｌ（５００ｎｍ）の２層構造からなる。

ＩＴＯは、例えば、ＳｎＯ₂を０．５〜４ｗｔ％ドープしたＩＴＯターゲットを、アルゴンガスまたはアルゴンガスと酸素ガスとの混合ガスを流し、２５〜２５０℃の基板温度、０．１〜１．５Ｐａの圧力、０．０１〜２ｋＷの電力でスパッタ処理を行うことによって形成される。

ＺｎＯは、ＩＴＯターゲットに代えて、Ａｌを０．５〜４ｗｔ％ドープしたＺｎＯターゲットを用いて同様の条件でスパッタ処理を行うことにより形成される。

Ｔｉ／Ａｌの２層構造は、ＥＢ蒸着によって形成される。

また、電極６，７は、それぞれ、導電層６ａ，７ａをシード電極としてメッキ成膜法によって導電層６ｂ，７ｂを形成することによって形成されてもよい。この場合、導電層６ｂ，７ｂは、例えば、Ｎｉ，Ｗ，Ｃｏ，Ｔｉ，Ｃｒ、これらの合金、およびこれらの合金とＰ，Ｂとの合金のいずれかからなる。また、導電層６ｂ，７ｂ上にメッキ法でＣｕ，Ａｌ，Ｓｎ等を形成することもできる。

図１０の工程（ｋ）の後、シャドーマスク６０を電極６，７上に配置する（図１０の工程（ｌ）参照）。シャドーマスク６０は、材質および厚さがシャドーマスク３０と同じである。

そして、保護膜８をパッシベーション膜３、ｎ型非晶質半導体層４、ｐ型非晶質半導体層５および電極６，７上に形成する。

より具体的には、プラズマＣＶＤ法を用いて真性非晶質半導体膜およびシリコンの窒化膜をパッシベーション膜３、ｎ型非晶質半導体層４、ｐ型非晶質半導体層５および電極６，７上に順次堆積する。この場合、例えば、ＳｉＨ₄ガスを材料ガスとして真性非晶質半導体膜を形成し、真性非晶質半導体膜の膜厚は、例えば、１０ｎｍである。また、例えば、ＳｉＨ₄ガスおよびＮＨ₃ガスを材料ガスとしてシリコンの窒化膜を形成し、シリコンの窒化膜の膜厚は、例えば、１２０ｎｍである。これによって、光電変換素子１０が完成する（図１１の工程（ｍ）参照）。

上述した説明において、シャドーマスク３０、４０、５０、６０の材料の一例としてステンレス鋼を挙げたが、ステンレス鋼に限定されることはなく、例えば、銅、ニッケル、ニッケル合金（４２アロイ、インバー材等）またはモリブデン等であってもよい。

また、シャドーマスク３０、４０、５０、６０は、メタルマスクである必要はなく、ガラスマスク、セラミックマスクまたは有機フィルムマスク等であってもよい。

また、半導体基板１と同じ材質の半導体基板をエッチングにより加工して、シャドーマスクとしてもよい。この場合、半導体基板１とシャドーマスクは共に同じ材質で構成されているため、熱膨張係数は同一であり、熱膨張係数の相違による位置ずれは生じない。

半導体基板１の熱膨張係数との関係および原料コストを考慮すると、シャドーマスク３０、４０、５０、６０の材料は、４２アロイが好ましい。半導体基板１の熱膨張係数との関係に着目すると、シャドーマスク３０、４０、５０、６０の材料として、ニッケルの組成が３６％程度、鉄の組成が６４％程度の場合に、半導体基板１の熱膨張係数に最も近くなり、熱膨張係数差によるアライメント誤差を最も小さくできる。

また、シャドーマスク３０，４０，５０，６０の厚さに関しては、生産のランニングコストを抑制する観点から、再生して多数回使用できることが好ましい。この場合、シャドーマスク３０，４０，５０，６０に付着した成膜物は、フッ酸またはＮａＯＨを用いて除去することができる。これらの再生回数を考慮すると、シャドーマスク３０，４０，５０，６０の厚さは、３０μｍ〜３００μｍが好ましい。

また、上述した製造方法においては、保護膜８を構成する真性非晶質半導体膜／シリコンの窒化膜を１つの反応室で連続して形成すると説明したが、この発明の実施の形態においては、これに限らず、真性非晶質半導体層を形成した後、シリコンの窒化膜をスパッタリング装置、または別のＣＶＤ装置で形成するように、１回、試料を大気に暴露してもよい。

保護膜８を構成する真性非晶質半導体膜／シリコンの窒化膜を、大気暴露せずに形成した場合、大気中における有機物または水分のコンタミネーションを抑制することができるため、好ましい。

更に、保護膜８は、ＥＢ蒸着、スパッタリング法、レーザアブレーション法、ＣＶＤ法およびイオンプレーティング法を用いて形成されてもよい。

更に、この発明の実施の形態においては、パッシベーション膜３を形成した後、窒素（Ｎ₂）ガスを用いたプラズマＣＶＤ法によりパッシベーション膜３を窒化し、ＳｉＯＮからなるパッシベーション膜を形成してもよい。その結果、パッシベーション膜３上に形成したｐ型非晶質半導体層５中のドーパント（Ｂ）が半導体基板１へ拡散するのを抑制できる。そして、トンネル電流を流すことができる膜厚を有するパッシベーション膜３を形成した場合であっても、有効にボロン（Ｂ）の拡散を抑制できるため、好ましい。

上述したように、ｎ型非晶質半導体層４およびｐ型非晶質半導体層５は、シャドーマスク３０，４０を用いて半導体基板１上に堆積されるため、隣接するｎ型非晶質半導体層４およびｐ型非晶質半導体層５間には、ギャップ領域Ｇが形成される。そして、隣接する電極６，７間において、保護膜８が電極６，７およびギャップ領域Ｇ（パッシベーション膜３、ｎ型非晶質半導体層４およびｐ型非晶質半導体層５）上に形成される。

その結果、隣接する電極６，７間に、導電性の塵が付着した場合でも、短絡が防止される。

従って、光電変換素子１０の信頼性を向上できる。

また、電極６，７は、端から内側に向かって５μｍ以上の領域が保護膜８によって覆われている。その結果、保護膜８の開口端から水分が浸入するのを効果的に抑制することができるとともに、保護膜８のはがれを抑制でき、生産時のアライメントずれによる歩留まりの低下を防止できる。

また、電極６，７として、電極６，７が接している非晶質半導体層４，５との間の密着性が乏しい電気材料を用いた場合でも、保護膜８を形成することで、密着性が向上する。このため、電極金属選択の範囲が広がり、特性向上が容易になり好ましい。

基板表面の一面にｎ型非晶質半導体層またはｐ型非晶質半導体層とＴＣＯ（透明導電膜）をほぼ全面に形成する従来のヘテロ接合型太陽電池では、非晶質半導体層とＴＣＯとの間に切れ目はない。しかし、本実施形態における裏面ヘテロ接合型太陽電池のように、ｎ型非晶質半導体層またはｐ型非晶質半導体層や、ＴＣＯ、電極等の層を交互に複数形成する場合、図１３に示すように、各層の端部が多数発生することになる。このような構成でピールテスト等を行うと、端部から剥がれる可能性がある。しかし、半導体基板１の表面にテクスチャ構造を形成することによりアンカー効果が生じ、剥がれ等を抑制しやすくなるので好ましい。また、最も剥がれやすい電極端部を保護膜によって覆うことで、剥がれをより効果的に抑制することができ、より好ましい。

更に、ギャップ領域Ｇにおいては、パッシベーション膜３、ｎ型非晶質半導体層４およびｐ型非晶質半導体層５は、保護膜８によって覆われる。その結果、光電変換素子１０の長期安定性の効果を得ることができる。

図１３は、図１に示す光電変換素子１０の裏面側から見た平面図である。図１３の（ａ）を参照して、ｎ型非晶質半導体層４およびｐ型非晶質半導体層５は、半導体基板１の面内方向に交互に所望の間隔で配置される。そして、電極６，７は、それぞれ、ｎ型非晶質半導体層４およびｐ型非晶質半導体層５上に配置される。その結果、隣接する電極６，７間には、ギャップ領域Ｇが形成される。

図１３の（ｂ）を参照して、保護膜８は、ギャップ領域Ｇおよび半導体基板１の周辺領域上に配置される。そして、電極６，７上には、幅Ｌを有する開口部８Ａが形成される。電極６，７は、開口部８Ａを介して配線シートに接続される。

なお、図１３の（ｂ）においては、半導体基板１の周辺部には、保護膜８で覆われていない領域が存在するが、光電変換素子１０においては、半導体基板１の裏面の全面を保護膜で覆い、電極６，７の一部が露出している状態が最も好ましい。

図１４は、配線シートの平面図である。図１４を参照して、配線シート７０は、絶縁基材７１０と、配線材７１〜８７とを含む。

絶縁基材７１０は、電気絶縁性の材質であればよく、特に限定なく用いることができる。絶縁基材７１０は、例えば、ポリエチレンテレフタレート（ＰＥＴ）、ポリエチレンナフタレート（ＰＥＮ）、ポリフェニレンサルファイド（ＰＰＳ）、ポリビニルフルオライド（ＰＶＦ）およびポリイミド等からなる。

また、絶縁基材７１０の膜厚は、特に限定されないが、好ましくは、２５μｍ以上１５０μｍ以下である。そして、絶縁基材７１０は、１層構造であってもよく、２層以上の多層構造であってもよい。

配線材７１は、バスバー部７１１と、フィンガー部７１２とを有する。フィンガー部７１２は、その一方端がバスバー部７１１に接続される。

配線材７２は、バスバー部７２１と、フィンガー部７２２，７２３とを有する。フィンガー部７２２は、その一方端がバスバー部７２１に接続される。フィンガー部７２３は、バスバー部７２１に対してバスバー部７２１とフィンガー部７２２との接続部の反対側において、その一方端がバスバー部７２１に接続される。

配線材７３は、バスバー部７３１と、フィンガー部７３２，７３３とを有する。フィンガー部７３２は、その一方端がバスバー部７３１に接続される。フィンガー部７３３は、バスバー部７３１に対してバスバー部７３１とフィンガー部７３２との接続部の反対側において、その一方端がバスバー部７３１に接続される。

配線材７４は、バスバー部７４１と、フィンガー部７４２，７４３とを有する。フィンガー部７４２は、その一方端がバスバー部７４１に接続される。フィンガー部７４３は、バスバー部７４１に対してバスバー部７４１とフィンガー部７４２との接続部の反対側において、その一方端がバスバー部７４１に接続される。

配線材７５は、バスバー部７５１と、フィンガー部７５２，７５３とを有する。フィンガー部７５２，７５３は、バスバー部７５１の長さ方向において隣接して配置され、その一方端がバスバー部７５１の同じ側においてバスバー部７５１に接続される。

配線材７６は、バスバー部７６１と、フィンガー部７６２，７６３とを有する。フィンガー部７６２は、その一方端がバスバー部７６１に接続される。フィンガー部７６３は、バスバー部７６１に対してバスバー部７６１とフィンガー部７６２との接続部の反対側において、その一方端がバスバー部７６１に接続される。

配線材７７は、バスバー部７７１と、フィンガー部７７２，７７３とを有する。フィンガー部７７２は、その一方端がバスバー部７７１に接続される。フィンガー部７７３は、バスバー部７７１に対してバスバー部７７１とフィンガー部７７２との接続部の反対側において、その一方端がバスバー部７７１に接続される。

配線材７８は、バスバー部７８１と、フィンガー部７８２，７８３とを有する。フィンガー部７８２は、その一方端がバスバー部７８１に接続される。フィンガー部７８３は、バスバー部７８１に対してバスバー部７８１とフィンガー部７８２との接続部の反対側において、その一方端がバスバー部７８１に接続される。

配線材７９は、バスバー部７９１と、フィンガー部７９２，７９３とを有する。フィンガー部７９２，７９３は、バスバー部７９１の長さ方向において隣接して配置され、その一方端がバスバー部７９１の同じ側においてバスバー部７９１に接続される。

配線材８０は、バスバー部８０１と、フィンガー部８０２，８０３とを有する。フィンガー部８０２は、その一方端がバスバー部８０１に接続される。フィンガー部８０３は、バスバー部８０１に対してバスバー部８０１とフィンガー部８０２との接続部の反対側において、その一方端がバスバー部８０１に接続される。

配線材８１は、バスバー部８１１と、フィンガー部８１２，８１３とを有する。フィンガー部８１２は、その一方端がバスバー部８１１に接続される。フィンガー部８１３は、バスバー部８１１に対してバスバー部８１１とフィンガー部８１２との接続部の反対側において、その一方端がバスバー部８１１に接続される。

配線材８２は、バスバー部８２１と、フィンガー部８２２，８２３とを有する。フィンガー部８２２は、その一方端がバスバー部８２１に接続される。フィンガー部８２３は、バスバー部８２１に対してバスバー部８２１とフィンガー部８２２との接続部の反対側において、その一方端がバスバー部８２１に接続される。

配線材８３は、バスバー部８３１と、フィンガー部８３２，８３３とを有する。フィンガー部８３２，８３３は、バスバー部８３１の長さ方向において隣接して配置され、その一方端がバスバー部８３１の同じ側においてバスバー部８３１に接続される。

配線材８４は、バスバー部８４１と、フィンガー部８４２，８４３とを有する。フィンガー部８４２は、その一方端がバスバー部８４１に接続される。フィンガー部８４３は、バスバー部８４１に対してバスバー部８４１とフィンガー部８４２との接続部の反対側において、その一方端がバスバー部８４１に接続される。

配線材８５は、バスバー部８５１と、フィンガー部８５２，８５３とを有する。フィンガー部８５２は、その一方端がバスバー部８５１に接続される。フィンガー部８５３は、バスバー部８５１に対してバスバー部８５１とフィンガー部８５２との接続部の反対側において、その一方端がバスバー部８５１に接続される。

配線材８６は、バスバー部８６１と、フィンガー部８６２，８６３とを有する。フィンガー部８６２は、その一方端がバスバー部８６１に接続される。フィンガー部８６３は、バスバー部８６１に対してバスバー部８６１とフィンガー部８６２との接続部の反対側において、その一方端がバスバー部８６１に接続される。

配線材８７は、バスバー部８７１と、フィンガー部８７２とを有する。フィンガー部８７２は、その一方端がバスバー部８７１に接続される。

配線材７１は、フィンガー部７１２が配線材７２のフィンガー部７２２と噛み合うように絶縁基材７１０上に配置される。

配線材７２は、フィンガー部７２２が配線材７１のフィンガー部７１２と噛み合い、フィンガー部７２３が配線材７３のフィンガー部７３２と噛み合うように絶縁基材７１０上に配置される。

配線材７３は、フィンガー部７３２が配線材７２のフィンガー部７２３と噛み合い、フィンガー部７３３が配線材７４のフィンガー部７４２と噛み合うように絶縁基材７１０上に配置される。

配線材７４は、フィンガー部７４２が配線材７３のフィンガー部７３３と噛み合い、フィンガー部７４３が配線材７５のフィンガー部７５２と噛み合うように絶縁基材７１０上に配置される。

配線材７５は、フィンガー部７５２が配線材７４のフィンガー部７４３と噛み合い、フィンガー部７５３が配線材７６のフィンガー部７６２と噛み合うように絶縁基材７１０上に配置される。

配線材７６は、フィンガー部７６２が配線材７５のフィンガー部７５３と噛み合い、フィンガー部７６３が配線材７７のフィンガー部７７２と噛み合うように絶縁基材７１０上に配置される。

配線材７７は、フィンガー部７７２が配線材７６のフィンガー部７６３と噛み合い、フィンガー部７７３が配線材７８のフィンガー部７８２と噛み合うように絶縁基材７１０上に配置される。

配線材７８は、フィンガー部７８２が配線材７７のフィンガー部７７３と噛み合い、フィンガー部７８３が配線材７９のフィンガー部７９２と噛み合うように絶縁基材７１０上に配置される。

配線材７９は、フィンガー部７９２が配線材７８のフィンガー部７８３と噛み合い、フィンガー部７９３が配線材８０のフィンガー部８０２と噛み合うように絶縁基材７１０上に配置される。

配線材８０は、フィンガー部８０２が配線材７９のフィンガー部７９３と噛み合い、フィンガー部８０３が配線材８１のフィンガー部８１２と噛み合うように絶縁基材７１０上に配置される。

配線材８１は、フィンガー部８１２が配線材８０のフィンガー部８０３と噛み合い、フィンガー部８１３が配線材８２のフィンガー部８２２と噛み合うように絶縁基材７１０上に配置される。

配線材８２は、フィンガー部８２２が配線材８１のフィンガー部８１３と噛み合い、フィンガー部８２３が配線材８３のフィンガー部８３２と噛み合うように絶縁基材７１０上に配置される。

配線材８３は、フィンガー部８３２が配線材８２のフィンガー部８２３と噛み合い、フィンガー部８３３が配線材８４のフィンガー部８４２と噛み合うように絶縁基材７１０上に配置される。

配線材８４は、フィンガー部８４２が配線材８３のフィンガー部８３３と噛み合い、フィンガー部８４３が配線材８５のフィンガー部８５２と噛み合うように絶縁基材７１０上に配置される。

配線材８５は、フィンガー部８５２が配線材８４のフィンガー部８４３と噛み合い、フィンガー部８５３が配線材８６のフィンガー部８６２と噛み合うように絶縁基材７１０上に配置される。

配線材８６は、フィンガー部８６２が配線材８５のフィンガー部８５３と噛み合い、フィンガー部８６３が配線材８７のフィンガー部８７２と噛み合うように絶縁基材７１０上に配置される。

配線材８７は、フィンガー部８７２が配線材８６のフィンガー部８６３と噛み合うように絶縁基材７１０上に配置される。

配線材７１〜８７の各々は、電気導電性のものであればよく、特に限定されない。配線材７１〜８７の各々は、例えば、Ｃｕ，Ａｌ，Ａｇおよびこれらを主成分とする合金からなる。

また、配線材７１〜８７の厚さは、特に限定されないが、例えば、１０μｍ以上８０μｍ以下が好適である。１０μｍ未満では、配線抵抗が高くなり、８０μｍを超えると、光電変換素子１０と貼り合わせるときに印加される熱によって配線材とシリコン基板との熱膨張係数の違いに起因してシリコン基板に反りが発生する。

絶縁基材７１０の形状は、図１４に示す形状に限定されず、適宜、変更可能である。また、配線材７１〜８７の表面の一部に、Ｎｉ，Ａｕ，Ｐｔ，Ｐｄ，Ｓｎ，ＩｎおよびＩＴＯ等の導電性材料を形成してもよい。このように、配線材７１〜８７の表面の一部に、Ｎｉ等の導電性材料を形成するのは、配線材７１〜８７と光電変換素子１０の電極６，７との電気的接続を良好なものとし、配線材７１〜８７の耐候性を向上させるためである。更に、配線材７１〜８７は、単層構造であってもよく、多層構造であってもよい。

電極６が配線材７１のフィンガー部７１２に接続され、電極７が配線材７２のフィンガー部７２２に接続されるように光電変換素子１０を領域ＲＥＧ１上に配置し、電極６が配線材７２のフィンガー部７２３に接続され、電極７が配線材７３のフィンガー部７３２に接続されるように光電変換素子１０を領域ＲＥＧ２上に配置される。以下、同様にして光電変換素子１０を配線材７３〜８７上に配置する。これによって、１６個の光電変換素子１０が直列に接続される。

光電変換素子１０の電極６，７は、接着剤によって配線材７１〜８７に接続される。接着剤は、例えば、半田樹脂、半田、導電性接着剤、熱硬化型Ａｇペースト、低温硬化型銅ペースト、異方性導電フィルム（ＡＣＦ：Anisotropic Conductive Film）、異方性導電ペースト（ＡＣＰ：Anisotropic Conductive Paste）および絶縁性接着剤（ＮＣＰ：Non Conductive Paste）からなる群から選択された１種類以上の接着材からなる。

例えば、半田樹脂としては、タムラ科研（株）製のＴＣＡＰ−５４０１−２７等を用いることができる。

絶縁性接着剤としては、エポキシ樹脂、アクリル樹脂およびウレタン樹脂等を用いることができ、熱硬化型および光硬化型の樹脂を用いることができる。

導電性接着剤としては、錫およびビスマスの少なくとも一方を含む半田粒子等を用いることができる。より好ましくは、導電性接着剤は、錫と、ビスマス、インジウムおよび銀等との合金である。これにより、半田融点を抑えることができ、低温による接着プロセスが可能になる。

ｎ型非晶質半導体層４、ｐ型非晶質半導体層５および電極６，７上に保護膜８を形成した光電変換素子１０を用いる場合には、電極６，７上の無機絶縁膜と、ｎ型非晶質半導体層４およびｐ型非晶質半導体層５上の無機絶縁膜とが存在し、これら２つの無機絶縁膜は、下地が異なる。そして、光電変換素子１０においては、下地が異なる無機絶縁膜が連続して形成されている。このような状況では、熱履歴が、下地が異なる無機絶縁膜に印加されると、下地の熱膨張係数の違いから無機絶縁膜の剥がれ等が発生する場合がある。

従って、低温、特に、２００℃以下の熱プロセスが好ましく、その結果、低温で硬化し、電気的に接合できる熱硬化型Ａｇペースト、低温硬化型銅ペースト、異方性導電フィルムおよび異方性導電ペーストが特に好ましい。

上述したように、配線シート７０上に配置した光電変換素子１０を、ガラス基板上に配置されたエチレンビニルアセテート樹脂（ＥＶＡ樹脂）と、ＰＥＴフィルム上に配置されたＥＶＡ樹脂との間に配置する。そして、ラミネータ装置を用いて真空圧着によりガラス基板側のＥＶＡ樹脂を光電変換素子１０に圧着させるとともに、ＰＥＴフィルム側のＥＶＡ樹脂を光電変換素子１０に圧着させた状態で１２５℃に加熱し、硬化させた。これにより、ガラス基板とＰＥＴフィルムとの間で硬化したＥＶＡ樹脂中に、配線シート７０が付いた光電変換素子１０が封止されることによって太陽電池モジュールを作製することができる。

［絶縁性］
光電変換素子１０において、ギャップ領域Ｇの幅、隣接する開口部８Ａ間のピッチＸおよび開口部８Ａの開口幅Ｌを変えたときの光電変換素子１０を備える太陽電池モジュールを作成した。保護膜８が無い場合には、配線シートと光電変換素子とを接合する際に、ギャップ領域Ｇにゴミ等の微小な導電体が付着し、ｎ型非晶質半導体層４に接続された電極６と、ｐ型非晶質半導体層５に接続された電極７とが短絡する問題が発生し、歩留まりが７０％台と低くなることが分かった。

このように、電極６と電極７との間のギャップ領域Ｇの幅が狭くなると、短絡が原因となる歩留まりの低下が起こる。光電変換素子をモジュール化した後の歩留まりの低下は、プロセス工程の最終段階であるため、金額的な損失が大きくなり、問題である。

一方、保護膜８が形成された光電変換素子１０を用いた場合には、太陽電池モジュールの歩留まりは、９０％を超えており、上記で問題となった電極間の短絡による歩留まりの低下は、見られなかった。そして、保護膜８があることにより、電極間の短絡を抑制できることがわかった。

絶縁性の確保を考えると、無機絶縁膜の厚さは、２０ｎｍ以上が好ましく、４０ｎｍ以上がより好ましい。１μｍ以上の厚膜になると、電極上の無機絶縁膜の内部応力により、無機絶縁膜の剥がれが生じることもあるため、好ましくない。

保護膜８の開口部８Ａにおいては、下地の電極６，７が露出しており、電極６，７は、上述した接着剤によって配線材に接続されている。このため、開口部８Ａが狭いと、コンタクト抵抗が上昇するため、開口部８Ａの幅Ｌは、２０μｍ以上が必要であり、より好ましくは、１００μｍ以上である。通常、図１に示す電極６，７の幅は、２００μｍ以上であるため。開口部８Ａの幅Ｌは、電極６，７の幅よりも小さくなる。そして、電極６，７と配線材との接続を考慮すると、開口部８Ａは、電極６，７上にあることが好ましい。即ち、開口部８Ａの幅Ｌは、２０μｍ以上であり、電極６，７の幅よりも狭く、開口部８Ａが電極６，７上にあることが好ましい。

更に、電極６の幅と電極７の幅とを比較した場合、幅が狭い電極（電極６，７のいずれか）上の開口部８Ａの幅が広いことが好ましい。このように設定することにより、コンタクト抵抗の増大を抑制できる。

［防湿性］
図１５は、防湿耐性試験の結果を示す図である。図１５を参照して、ｉは、真性非晶質シリコンを表し、ｉ／ｎは、真性非晶質シリコンおよびｎ型非晶質シリコンの積層膜を表し、ｉ／ＳｉＮは、真性非晶質シリコンおよびシリコンナイトライドの積層膜を表す。

また、ｉ／ｎ／ＳｉＮは、真性非晶質シリコン、ｎ型非晶質シリコンおよびシリコンナイトライドの積層膜を表し、ｉ／ＳｉＯＮは、真性非晶質シリコンおよびシリコンオキシナイトライドの積層膜を表し、ｉ／ＳｉＯ₂は、真性非晶質シリコンおよび二酸化シリコンの積層膜を表し、ｉ／ＴｉＯ₂は、真性非晶質シリコンおよび二酸化チタンの積層膜を表す。

また、ｎ／ＳｉＮやｎ／ＳｉＯＮ、ｎ／ＳｉＯ₂、ｎ／ＴｉＯ₂のようなｉ層をｎ層に置き換えた場合でもよい。

なお、ｎ型非晶質シリコン中におけるＰの濃度は、１×１０²⁰ｃｍ^-3である。

図１５に示す非晶質半導体膜をシリコン基板上に成膜し、成膜直後に、試料の少数キャリアのライフタイムをμＰＣＤ（microwave Photo Conductivity Decay）法を用いて測定した。μＰＣＤ法では、半導体層の表面にレーザ光を照射することによって半導体層にキャリアを誘起する状態と、レーザ光の照射を停止することによって、誘起したキャリアが消失する状態とを作り出してキャリアのライフタイムを測定する。キャリア量を測定するために半導体層の表面にマイクロ波を照射してマイクロ波の反射率を測定する。

その後、３日後および８日後に上記と同じ条件で少数キャリアのライフタイムを測定した。

なお、図１５においては、成膜直後のライフタイムで規格化したライフタイムを示す。

図１５に示すように、アモルファスシリコン等の非晶質半導体膜では、大気雰囲気中からの水分（Ｈ₂Ｏ，ＯＨ基等）が拡散することで、３日後および８日後のライフタイムは、成膜直後に比べて３０〜５０％程度大きく低下する（サンプル１〜サンプル４参照）。

これは、次の理由による。非晶質膜は、同じ組成の単結晶膜に比べて膜密度が低く、膜中に多くのボイドを含む。非晶質膜の屈折率が結晶よりも低いのは、このボイドが多いことが原因であり、ボイドの存在が防湿性に関して、膜厚が薄い場合は、効果が得られにくいことが原因であると考えられる。数ｎｍから３０ｎｍ程度の膜厚では、外部からの水分を、非晶質半導体層が吸湿し、結晶シリコン界面のパッシベーション性を低下させるものと考えられる。

一方、非晶質半導体層上にＳｉＮ，ＳｉＯＮ，ＳｉＯ₂のいずれかを形成した場合、３日後および８日後のライフタイムは、成膜直後のライフタイムを維持しており、非晶質半導体層上にＴｉＯ₂を形成した場合、３日後および８日後のライフタイムは、成膜直後のライフタイムから約１割程度低下するに留まっている（サンプル５〜サンプル９参照）。

このように、非晶質半導体層上に無機絶縁膜（ＳｉＮ等）を形成することで、上記の吸湿を抑制し、ライフタイムの低下を抑制できることが分かった。

なお、シリコン基板上に熱酸化膜（２ｎｍ）を形成した場合、ライフタイムは、８日後では、成膜直後のライフタイムに比べ約４割低下している。従って、シリコン基板の表面を真性非晶質シリコンで覆うことがライフタイムの低下を抑制する上で重要であることが分かった（サンプル５〜サンプル１０参照）。

上記のように、非晶質半導体層上に無機絶縁膜を形成することにより、防湿性を確保し、パッシベーション性の経時変化を抑制できることが分かった。

このような知見から、非晶質半導体層上に無機絶縁膜を形成する構造を採用することによって、電気的な絶縁性と、防湿性とを実現できる。

従って、保護膜８として無機絶縁膜を採用することにより、パッシベーション膜３、ｎ型非晶質半導体層４およびｐ型非晶質半導体層５との組み合わせにおいて、保護膜８の形成が、電極６，７間の短絡防止、ギャップ領域Ｇにおける防湿性向上、およびパッシベーション性の向上を同時に実現できる。

また、非晶質半導体層上に無機絶縁膜を形成する２層構造によって保護膜８を構成することにより、電気的な絶縁性と、防湿性とを実現できるため、好ましい。

無機絶縁膜の膜厚に関しては、防湿性を考慮すると、２０ｎｍ以上であることが好ましく、防湿性の高いシリコン窒化膜またはシリコン酸窒化膜であれば、１０ｎｍ以上であることが好ましい。

電極６，７が形成されている領域に関しては、金属電極または／およびＴＣＯ電極が形成されているため、これらが防湿性を確保するので、金属電極上またはＴＣＯ電極上の保護膜８の開口部８Ａに関して防湿性を確保できる。

また、電極６，７上の一部を覆うように、ギャップ領域Ｇと同様に保護膜８が形成されているため、保護膜８の下側の電極６，７の表面は、保護膜８によって保護されており、表面の酸化および変色等を合わせて防止できる。その結果、電極６，７の長期信頼性を確保できるため、好ましい。

このように、電極６，７上およびギャップ領域Ｇ上に保護膜８が形成されていることが絶縁性と防湿性とを改善するために好ましい。電極６，７上の保護膜と、ギャップ領域Ｇ上の保護膜とは、必ずしても連続膜である必要はないが、連続膜として形成することでプロセスの工数を削減でき、膜質も一定で均一になるため、より好ましい。

上述した防湿性の効果は、テクスチャが形成された半導体基板１の表面においても得られることが分かった。

［耐熱性］
上述したように、光電変換素子１０をモジュール化する際に、導電性接着剤または絶縁性接着剤を用いて光電変換素子１０と配線シート７０とを接合する工程があり、１８０℃、２０分程度の加熱プロセスが存在する。

この１８０℃、２０分の熱履歴が入る場合、ギャップ領域Ｇ、およびウェハー周辺部の非晶質半導体層上に保護膜８が存在する場合と保護膜８が存在しない場合とについて、ギャップ領域Ｇ、およびウェハー周辺部における少数キャリアのライフタイムを調べた。

非晶質半導体層上に保護膜８が存在しない場合、通常、２４００μｓ程度である少数キャリアのライフタイムが７００μｓまで低下した。

一方、非晶質半導体層上に保護膜８が存在する場合、少数キャリアのライフタイムは、２０００μｓの低下に留まった。

このように、ギャップ領域Ｇおよびウェハー周辺部においても、保護膜８が存在することによって、ウェハー全体の少数キャリアのライフタイムが低下するのを抑制できることが分かった。

また、無機絶縁膜（保護膜８）が電極６，７上にも存在し、電極６，７が無機絶縁膜の放熱を助けているため、耐熱性に関しては、より好ましい効果が得られている。

上述した耐熱性の効果は、テクスチャが形成された半導体基板１の表面においても得られることが分かった。

［保護膜の密着性］
テクスチャが形成された半導体基板１の表面上に保護膜８を形成した場合、保護膜８の密着性が向上する効果が確認された。保護膜８は、電極６，７上に形成されている部分と、ギャップ領域Ｇに形成されている部分があり、下地の材料の選択と組み合わせによっては、剥がれが生じる可能性がある。しかし、テクスチャが形成されている面に保護膜８を形成すると、剥がれるような下地との組み合わせであっても密着性が大幅に改善する効果がみられた。簡単なピールテストにおいて、テクスチャが形成されていない平坦面では剥がれる場合でも、テクスチャが形成されている面に保護膜８を形成した場合には剥がれにくくなる効果がある。これらは、光電変換素子１０の長期信頼性に貢献するものである。

［電極浮き］
テクスチャが形成された面にｎ型非晶質半導体層４およびｐ型非晶質半導体層５をパターニングした本実施形態の光電変換素子１０と比べるため、テクスチャが形成されていない半導体基板にｎ型非晶質半導体層およびｐ型非晶質半導体層をパターニングした比較例の光電変換素子を作製した。この２つの光電変換素子について、１５０℃、１７０℃、１９０℃、２１０℃と温度を上げて、各々の温度で１０分間ずつ大気中で加熱し、電極の浮き上がりを観察した。

この電極浮き上がりの観察では、電極６，７として銀電極を非晶質半導体層上に直接形成した光電変換素子を用いた。テクスチャが形成されていない平坦面にパターニングした比較例の光電変換素子では、１９０℃で加熱した際に、電極７に浮き上がりが生じたが、テクスチャが形成されている半導体基板１を備えた本実施形態の光電変換素子１０では、電極の浮き上がりは観測されなかった。いずれの光電変換素子でも非晶質半導体層の成膜条件は同じであるが、半導体基板１のテクスチャ表面では、（１１１）面や、それに近い面方位の表面が形成されて非晶質半導体層の膜質が変化しているために、結果が異なると考えられる。

半導体基板が（１００）面では、最表面にシリコンのダングリングボンドが２本出ているのに対し、テクスチャが形成された（１１１）面では、ダングリングボンドが１本になる。このダングリングボンドの数の違いなどにより、半導体基板表面のパッシベーション性や、成膜された非晶質半導体層の膜質、例えば膜中の水素量、酸素量、窒素量なども変わるため、電極浮きの状態が変化するものと考えられる。

比較例の光電変換素子の構成でも電極浮きはそれほど問題はないと考えられる。しかし、本実施形態における光電変換素子１０の構成によれば、高い温度で加熱した場合でも電極浮きを抑えられるため、歩留まり等を考慮すると、半導体基板にテクスチャを形成する構成の方がより好ましい。

この電極浮きは、上記理由により、テクスチャの傾斜角とも相関関係があることが分かった。テクスチャの傾斜角とは、図１６に示すように、例えば（１００）面の半導体基板である場合に、（１００）面の表面と、テクスチャの傾斜面（１１１）面との間でなす角度θとなる。

角度θは、エッチング条件等により、理論値の５４．７度から小さい方の角度にずれることがある。角度θが３０度以上である場合に、電極浮きの歩留まりが向上することが分かった。角度θは好ましくは４０度以上である。電極浮きが生じると、コンタクト抵抗の上昇を引き起こし、電極剥がれにつながって信頼性を低下させてしまう。本実施形態の光電変換素子１０のように、半導体基板にテクスチャを形成した構成によれば、高い温度で加熱した場合でも電極浮きを抑えられるため、モジュール化工程におけるプロセスの自由度が増すため、より好ましい。

［回り込みの影響］
図１７は、ｎ型非晶質半導体層４およびｐ型非晶質半導体層５をパターニングした場合に、シャドーマスクの下に半導体層やドーパントが回り込むことを説明するための図である。図１７の（ａ）は、テクスチャが形成された半導体基板１に非晶質半導体層１６１をパターニングした場合の図であり、図１７の（ｂ）は、テクスチャが形成されていない平坦な半導体基板に非晶質半導体層１６１ａをパターニングした場合の図である。

半導体基板にテクスチャが形成されている場合およびテクスチャが形成されていない場合のいずれの場合でも、シャドーマスク１６０の下に、シャドーマスク１６０の端Ｚから面内方向内側にΔｄだけ、非晶質半導体層１６１やドーパントが回り込むことが分かった。

図１７の（ｂ）に示す半導体基板１ａが平坦面の場合、表面の平坦性が高く１ｎｍの凹凸しかないため、シャドーマスク１６０ａと半導体基板１ａとの隙間を非常に狭くすることができる。このため、シャドーマスク１６０ａと半導体基板１ａとの間に原料ガスやドーパンドガスが流入しにくくなるため、回り込み幅Δｄが大幅に抑制される。

一方、図１７の（ａ）に示すテクスチャが形成された半導体基板１では、表面に凹凸が形成されているため、シャドーマスク１６０と半導体基板１の表面との隙間が平坦面に比べて大きくなる。特に、上述したように、半導体基板でアルカリ溶液を使用して異方性エッチングによりピラミッド状のテクスチャを形成した場合、ピラミッドの頂点付近は空隙部分が多く、原料ガスやドーパンドガスの回り込みを抑制しにくい形状になっている。この大きくなった隙間に、原料ガスやドーパントガスが流入するため、回り込み幅Δｄが大きくなる。

図１８の（ａ）は、半導体基板１に形成されたテクスチャを示す図であり、図１８の（ｂ）は、テクスチャが形成された半導体基板１とシャドーマスク１７０との間の空隙領域を説明するための図である。図１８の（ａ）に示すように、テクスチャサイズが大きくなると、１つのピラミッドの大きさの差が拡大する。例えば、領域Ｂでは、テクスチャサイズが４０μｍ程度の大きなピラミッドが存在するのに対して、領域Ａでは、テクスチャサイズが１５μｍ程度の小さなピラミッドが複数存在する。従って、領域Ａと領域Ｂのピラミッドのテクスチャサイズの差は、２５μｍと大きい。

大きなテクスチャサイズの凹凸を形成すると、上記のように、テクスチャサイズの大きい差と、小さいテクスチャが複数個集まった領域の存在により、図１８の（ｂ）に模式的に示すように、シャドーマスク１７０と半導体基板の表面との間に大きい空隙領域１７１が生じる。この空隙領域１７１に原料ガスやドーパントガスが回り込むため、回り込み幅Δｄが大きくなる。

図１９は、シャドーマスク１６０の端から面内方向内側に、ｐ型ドーパントであるボロンの回り込みが生じることを説明するための図である。図１９の（ａ）は、ＴＯＦ−ＳＩＭＳ（飛行時間型二次イオン質量分析法）により測定した表面のボロン濃度特性を示す。図１９の（ｂ）は、ｎ型非晶質半導体層４およびｐ型非晶質半導体層５の配置関係を示す。半導体基板１上に真性（ｉ型）の非晶質半導体層を全面に形成し、その後、ｎ型非晶質半導体層４をシャドーマスクにより形成し、次にｐ型非晶質半導体層５を形成して、ボロン濃度特性を測定した。図１９の（ｂ）の矢印で示すように、ｐ型非晶質半導体層５から、ｉ型非晶質半導体層に向かってＸ軸方向のボロン濃度特性を測定した。図１９の（ｃ）は、図１９の（ｂ）に示すＹ軸方向におけるボロンの回り込み幅の大小を示す。

図１９の（ａ）では、半導体基板１にテクスチャを形成した本実施形態の光電変換素子１０と、半導体基板にテクスチャを形成していない比較例の光電変換素子の２つについて、シャドーマスク１５０の面内方向内側への距離と、ボロンの濃度との関係を示している。ただし、０〜１８０μｍまでの間は、ｐ型非晶質半導体層５が形成されている領域である。半導体基板に形成するテクスチャのサイズは、１．５μｍとした。

テクスチャサイズが大きくなると、空隙が大きい領域と、空隙が小さい領域とが面内に形成されるため、シャドーマスクを配置したときに、図１９の（ｃ）に示すように、シャドーマスクと平行なＹ軸方向において、ボロンの回り込み幅が場所によって異なることが分かった。このボロンの回り込み幅のばらつきは、光電変換素子の特性の安定性や歩留まりを考慮すると小さい方が好ましい。空隙の大きい場所では、図１９の（ｃ）のΔｄ１やΔｄ３のように回り込み幅は大きくなり、テクスチャサイズが比較的同じ領域では、Δｄ２のように回り込み幅は小さくなる。従って、できるだけΔｄ１やΔｄ３のようにボロンの回り込み幅が大きくなる領域を抑制する必要がある。

テクスチャサイズを小さくすると、図１８の（ｂ）に示すような大きい空隙領域の発生を抑制することができる。これにより、ボロンの回り込み幅ΔｄをＹ軸方向に比較的均一で、小さくすることができる。

図２０は、テクスチャサイズによって、ボロンの回り込み幅が異なることを説明するための図である。図２０の（ａ）は、ボロンの濃度を分析した領域を示す。ただし、図２０の（ａ）の上図は上面図であり、下図は側面図である。また、図２０の（ｂ）は、テクスチャサイズを３５μｍとした場合のボロンの濃度特性を示し、図２０の（ｃ）は、テクスチャサイズを３μｍとした場合のボロンの濃度特性を示す。

ここでは、半導体基板の表面に、まずｉ型の真性非晶質半導体層を８ｎｍ成膜し、その上にシャドーマスクを用いて、ｐ型非晶質半導体層５を形成した。そして、ＴＯＦ−ＳＩＭＳを用いて、最表面のボロン濃度の面内分布を測定した。テクスチャサイズが３５μｍの場合は、ｉ層領域に約３００μｍの領域において、非常に高い濃度でボロンが回り込んでいる。これに対し、テクスチャサイズが３μｍの場合は、約３００μｍの領域におけるボロン濃度がテクスチャサイズ３５μｍの場合のボロン濃度と比べて低くなっている。

［ドーパント種による回り込みの違い］
ドーパントガスの回り込みは、ドーパントガス種によって特性が異なることが分かった。ｐ型非晶質半導体層５のドーパントガスとして、ボロンを含むドーパントガスを用いた場合、非常に特殊な回り込みが起こることが分かった。ここでは、ジボラン（Ｂ₂Ｈ₆）を用いた場合の結果について説明するが、ボロンを含む他のドーパントガスを用いてもよい。

図１９の（ａ）において、０〜１８０μｍまでの間は、ｐ型非晶質半導体層５が形成されている領域である。半導体基板１にテクスチャが形成されている場合、図１９の（ａ）に示すように、ｐ型非晶質半導体層５が形成されている領域と形成されていない領域の境界付近（約１８０μｍの領域）において、ボロン濃度がピークとなり、ｐ型非晶質半導体層５が形成されている領域の約４倍程度となっている。この境界付近から、ｐ型非晶質半導体層５が形成されていない領域に向かって、１８０μｍ〜３００μｍ程度までボロンの拡散領域が見られる。このボロンの拡散領域の幅が回り込み幅Δｄ（Δｄ＝３００μｍ−１８０μｍ＝１２０μｍ）となる。ここでは、ｐ型非晶質半導体層５が形成されている領域におけるボロン濃度よりもボロン濃度が高い領域を「ボロンの高濃度領域」と呼ぶ。

半導体基板にテクスチャが形成されていない平坦面においても、ボロンの濃度がピークとなる領域が存在するが、この領域のボロン濃度は、ｐ型非晶質半導体層５が形成されている領域のボロン濃度の２倍以下程度となっている。このため、半導体基板１の凹凸面とボロンの高濃度領域におけるボロン濃度は相関関係があり、半導体基板１に形成されているテクスチャの凹凸が大きくなると、ボロン濃度が増大することが分かる。

このため、ボロンをドーパントとして用いたｐ型非晶質半導体層５を形成する場合、ｎ型非晶質半導体層４は、ボロンの高濃度領域に重ならないように形成することが好ましい。これは、ｐ型非晶質半導体層５の成膜に対して、ｎ型非晶質半導体層４を後に形成した場合には、ｉ型非晶質半導体層とｎ型非晶質半導体層４の界面にボロンの高濃度領域が形成され、この領域では、少数キャリアのライフタイムが低下する現象が観測されたため、好ましくない。例えば、図４の（ａ）に示すｎ型非晶質半導体層４の形成領域のうち、（Ｌ＋２Ｈ）の幅の領域がボロンの高濃度領域から外れて形成されていればよい。また、図５では、２つのＢ点で挟まれた領域がボロンの高濃度領域から外れて形成されていればよく、図６の（ａ）では、２つのＤ点で挟まれた領域、図６の（ｂ）では、２つのＦ点で挟まれた領域がボロンの高濃度領域から外れて形成されていればよい。

また、同様の理由により、ｎ型電極６もボロンの高濃度領域から外れて形成されていればよい。図４の（ａ）の（Ｌ＋２Ｈ）の幅の領域をボロンの高濃度領域から外れて形成することが好ましい。

ｎ型非晶質半導体層４のドーパントとしては、リンを含むドーパントガスを用いて成膜を行った。本実施形態では、リンを含むドーパントガスとして、ホスフィン（ＰＨ₃）を用いた。リンを含むドーパントガスを用いた場合、ボロンのような特殊な回り込みを引き起こすことはなかった。ボロンでは、回り込み幅Δｄは１２０μｍ程度となったが、リンの回り込み幅は、同条件のテクスチャサイズ、シャドーマスクを用いても、２０〜３０μｍ程度であった。このように、ドーパント種による回り込み量は異なることが分かった。

シャドーマスクを用いてｐ型非晶質半導体層５またはｎ型非晶質半導体層４をパターニングする場合、回り込み幅の小さいドーパントを含む非晶質半導体層を先に形成する方が好ましい。パッシベーション膜３とｐ型非晶質半導体層５またはｎ型非晶質半導体層４との界面は特に重要であり、ここに、異なる導電層のドーパントが入ることは好ましくない。パッシベーション膜３を形成した後に、回り込み幅の大きいドーパントを含む非晶質半導体層を先に形成すると、後から形成する回り込み幅の小さい非晶質半導体層のパッシベーション膜上の領域に回り込み幅の大きいドーパントが拡散し、特性が低下する可能性が高い。

すなわち、上記のボロンとリンの場合であれば、先に回り込み幅の小さいリンを含むｎ型非晶質半導体層４を形成し、その後、回り込み幅の大きいボロンを含むｐ型非晶質半導体層５を形成することが好ましい。

［実施の形態２]
図２１は、本発明の実施の形態２による光電変換素子の構成を示す断面図である。図２１を参照して、実施の形態２による光電変換素子２００は、図１に示す光電変換素子１０の反射防止膜２を反射防止膜２０１に代え、パッシベーション膜３をパッシベーション膜２０２に代えたものであり、その他の構成は、光電変換素子１０と同じである。

反射防止膜２０１は、半導体基板１の受光面に接して配置される。

反射防止膜２０１は、ｉ型非晶質シリコン／ｎ型非晶質シリコン／シリコン窒化膜の３層構造からなる。この場合、ｉ型非晶質シリコンの膜厚は、例えば５ｎｍであり、ｎ型非晶質シリコンの膜厚は、例えば８ｎｍであり、シリコン窒化膜の膜厚は、例えば６０ｎｍである。

パッシベーション膜２０２は、半導体基板１と、ｎ型非晶質半導体層４およびｐ型非晶質半導体層５との間に、半導体基板１、ｎ型非晶質半導体層４、ｐ型非晶質半導体層５、および保護膜８に接して配置される。

パッシベーション膜２０２は、ｉ型非晶質半導体層からなる。ｉ型非晶質半導体層は、実質的に真性で水素を含有する非晶質半導体層である。ｉ型非晶質半導体層は、例えばｉ型非晶質シリコン、ｉ型非晶質シリコンゲルマニウム、ｉ型非晶質ゲルマニウム、ｉ型非晶質シリコンカーバイド、ｉ型非晶質シリコンカーバイド、ｉ型非晶質シリコンナイトライド、ｉ型非晶質シリコンオキシナイトライド、ｉ型非晶質シリコンオキサイド、ｉ型非晶質シリコンカーボンオキサイド等からなる。

パッシベーション膜２０２の膜厚は、例えば１ｎｍ〜１５ｎｍであり、好ましくは３ｎｍ〜１２ｎｍである。

このように、パッシベーション膜２０２をｉ型非晶質シリコンオキシナイトライドやｉ型非晶質シリコンナイトライドで形成することにより、パッシベーション膜２０２上に形成されるｐ型非晶質半導体層５に含まれるボロン等のドーパントが半導体基板１に拡散するのを抑制することができる。

パッシベーション膜２０２を構成するｉ型非晶質半導体層は、半導体基板１とｎ型非晶質半導体層４との界面、および半導体基板１とｐ型非晶質半導体層５との界面における欠陥を低減する。

光電変換素子２００は、図７〜図１１に示す製造工程のうち、反射防止膜２を形成する工程（図８の（ｄ））を反射防止膜２０１を形成する工程に代え、パッシベーション膜３を形成する工程（図７の（ｃ））を、パッシベーション膜２０２を形成する工程に代えた製造工程に従って製造される。

反射防止膜２０１は、ｉ型非晶質シリコン、ｎ型非晶質シリコン、およびシリコン窒化膜をプラズマＣＶＤ法によって半導体基板１の受光面上に順次堆積することによって形成する。より具体的には、基板温度：１３０〜１８０℃、水素ガス流量：０〜１００ｓｃｃｍ、シランガス流量：４０ｓｃｃｍ、圧力：４０〜１２０Ｐａ、ＲＦパワー密度：５〜１５ｍＷ／ｃｍ²の条件下でプラズマＣＶＤ法によってｉ型非晶質シリコンを堆積する。

また、ｎ型非晶質シリコンは、上記条件において、ＰＨ₃ガスをさらに流してプラズマＣＶＤ法によって形成され、シリコン窒化膜は、上記条件において、ＮＨ₃ガスをさらに流してプラズマＣＶＤ法によって形成される。

反射防止膜２０１を形成した後に、パッシベーション膜２０２を半導体基板１の裏面に形成する。より具体的には、反射防止膜２０１のｉ型非晶質シリコンと同じ条件を用いて、プラズマＣＶＤ法によってｉ型非晶質シリコンを半導体基板１の裏面に堆積することによって、パッシベーション膜２０２を形成する。

そして、パッシベーション膜２０２を形成した後、図８の工程（ｅ）〜図１１の工程（ｍ）を順次実行することによって、光電変換素子２００が完成する。

この場合、図１０の工程（ｌ）では、Ａｇ／Ｎｉ＝１００ｎｍ／３５０ｎｍを電極６、７として形成した。

また、図１１の工程（ｍ）では、４ｎｍのｉ型非晶質シリコン、８ｎｍのｎ型非晶質シリコン、６０ｎｍのシリコン窒化膜（ＳｉＮ）からなる３層構造の保護膜８を形成した。

上述したように、実施の形態２では、パッシベーション膜２０２であるｉ型非晶質シリコンを半導体基板１の全面に１回の成膜で形成している。このため、ほぼ均一な膜厚で半導体基板１の表面を覆って半導体基板１をパッシベーションすることができる。本実施形態では、膜厚を９ｎｍとした。

そして、均一なパッシベーション膜２０２の上に、膜厚減少領域を有するｎ型非晶質半導体層４およびｐ型非晶質半導体層５をシャドーマスクを用いて、１００μｍ離間して形成した。従って、パッシベーション性および低抵抗化を両立することができる。

また、上述したように、回り込み幅の小さいリンを含むｎ型非晶質半導体層４を先に形成し、その後、回り込み幅の大きいボロンを含むｐ型非晶質半導体層５を形成した。

シリコン窒化膜は、ｉ型非晶質シリコンを形成したプラズマ装置と同じプラズマ装置において、ＮＨ₃ガスを追加で流すことにより、プラズマＣＶＤ法によって形成される。また、ｎ型非晶質シリコンは、ｉ型非晶質シリコンを形成したプラズマ装置と同じプラズマ装置において、ＰＨ₃ガスを追加で流すことにより、プラズマＣＶＤ法によって形成される。従って、反射防止膜２０１を構成するｉ型非晶質シリコン／ｎ型非晶質シリコン／シリコン窒化膜の３層構造を真空雰囲気中で連続して成膜することができる。

また、反射防止膜２０１を形成した後、プラズマ装置内のマニピュレータで半導体基板１を反転し、半導体基板１の裏面にｉ型非晶質シリコンをプラズマＣＶＤ法によって堆積し、パッシベーション膜２０２を形成する。

さらに、シャドーマスクを適切な位置にアライメントし、その後、ｎ型非晶質半導体層４、ｐ型非晶質半導体層５および電極６，７の導電層を実施の形態１において説明した条件で成膜することにより、大気に暴露することなく真空雰囲気中で光電変換素子２００の受光面および裏面の構造を作製することができ、光電変換素子２００を製造できる。

実施の形態２においては、上述したように、ｉ型非晶質シリコン／ｎ型非晶質シリコン／シリコン窒化膜の３層構造を連続して成膜して反射防止膜２０１を形成し、その後、半導体基板１を反転して裏面のパッシベーション膜２０２を形成し、シャドーマスク（本実施の形態ではメタルマスク）を用いてｎ型非晶質半導体層４およびｐ型非晶質半導体層５を成膜することが好ましい。特に、裏面のｉ型非晶質シリコン（パッシベーション膜２０２）を成膜する前に、受光面において、非晶質シリコン層上にシリコン窒化膜を形成しておくと、裏面にｉ型非晶質シリコン（パッシベーション膜２０２）を成膜する際の熱履歴により、受光面のパッシベーション性が低下することがあるが、シリコン窒化膜がこのパッシベーション性の低下を抑制するため、好ましい。

また、上述したように、保護膜８は、３層構造からなるが、３層構造からなる保護膜８を形成する場合にも、電極６，７上およびギャップ領域Ｇ上に保護膜８が形成されることが絶縁性および防湿性を改善するため、好ましい。電極６，７上の保護膜と、ギャップ領域Ｇ上の保護膜とは、必ずしも連続していなくてもよいが、連続して形成することにより、プロセス工数を削減でき、膜質も均一になるため、より好ましい。

更に、光電変換素子２００においては、耐熱性および電極浮き抑制効果に関して、実施の形態１における効果と同様の効果が得られることが分かった。

また、光電変換素子２００では、テクスチャサイズを３０μｍ未満にすることによる回り込み幅の抑制、それに伴う逆方向飽和電流の抑制も同様の効果が得られることが分かった。また、本実施の形態では、パッシベーション膜が異なるだけなので、実施の形態１に記載する導電層や、絶縁膜に関する効果として、同様の効果が得られる。

光電変換素子１０のパッシベーション膜３は、熱酸化膜からなるので、実施の形態１においては、受光面および裏面の非晶質シリコンを全て真空雰囲気中で成膜することは困難である。

しかし、本実施の形態では、図２２に示すようなクラスター型のＣＶＤ装置で光電変換素子２００の作製を行った。図２２に示す全てのチャンバー２２２〜２２７および搬送室２２０は真空であり、作製する光電変換素子は、大気暴露されることなく、搬送室２２０のアーム２２０ａを用いて各チャンバー間を移動可能である。以下で、光電変換素子２００の作製手順について説明する。

ＲＣＡ洗浄が終わった両面にテクスチャが形成された半導体基板１をロードロック部２１１にセットし、チャンバー内を真空とした。

その後、半導体基板１を搬送室２２０経由でｉ層形成チャンバー２２５に送り、半導体基板１の受光面側にｉ型非晶質半導体層を形成する。その後、半導体基板１をｎ層形成チャンバー２２２に送り、ｉ型非晶質半導体層に接してｎ型非晶質半導体層を形成する。その後、半導体基板１をＳｉＮ形成チャンバー２２６に送り、ｎ型非晶質半導体層に接してシリコン窒化膜を成膜する。これにより、大気暴露なく、半導体基板１の受光面に反射防止膜２０１が形成される。

次に、半導体基板１を真空アライメント＆ウェハー反転チャンバー２２４に送り、半導体基板１を反転する。そして、半導体基板１をｉ層形成チャンバー２２５に送り、半導体基板１の裏面のテクスチャ表面の全面にｉ型非晶質半導体層を形成する。

次に、半導体基板１を真空アライメント＆ウェハー反転チャンバー２２４に送り、ｎ型非晶質半導体層成膜用のシャドーマスク（メタルマスク）を半導体基板１の所定の位置にアライメントし、その後、ｎ層形成チャンバー２２２に移送し、ｎ型非晶質半導体層４をｉ層非晶質半導体層上に成膜する。

続いて、真空アライメント＆ウェハー反転チャンバー２２４において、ｐ型非晶質半導体層成膜用のシャドーマスク（メタルマスク）を所定の位置（ｐ型非晶質半導体層を形成するための位置）に設置し直し、ｐ層形成チャンバー２２３にて、ｐ型非晶質半導体層５を成膜する。

次に、真空アライメント＆ウェハー反転チャンバー２２４において、ｐ型非晶質半導体層成膜用のシャドーマスク（メタルマスク）を電極形成用のシャドーマスク（メタルマスク）に置き換え、半導体基板１上の所定の位置にアライメントする。その後、電極形成チャンバー２２７にて、ｎ型非晶質半導体層４、およびｐ型非晶質半導体層５の上に、１回の成膜で電極６，７を形成する。

その後、真空アライメント＆ウェハー反転チャンバー２２４において、電極形成用のシャドーマスクを取り除いて電極保護膜ＳｉＮ用シャドーマスクに置き換え、所定の位置にアライメントする。最後に、ＳｉＮ形成チャンバー２２６において、保護膜８を形成することで、大気暴露することなく、裏面接合型の太陽電池を作製することができる。このようなプロセスを行うことにより、非常に短いプロセス時間で裏面接合型の太陽電池を作製することができる。

また、ｉ型（真性）、ｐ型、ｎ型非晶質半導体層は、大気暴露すると酸化されやすく、酸化すると、直列抵抗成分が増大することがある。しかしながら、上記のプロセスを経て作製することにより、界面等の酸化を抑制することができ、低抵抗の太陽電池を作製することができるので好ましい。

上述したプロセスでは、受光面の非晶質半導体層の成膜、裏面の非晶質半導体層の成膜、裏面の電極の成膜、裏面の保護膜の成膜の全てを大気暴露無しで行ったが、受光面側の成膜を行った後、もしくは裏面の電極の形成前や、裏面の保護膜の形成前に、別の装置でプロセスを行うために大気暴露を行ってもよい。好ましくは、裏面の非晶質半導体層の成膜（真性非晶質半導体層の成膜、ｎ型非晶質半導体層の成膜、ｐ型非晶質半導体層の成膜）は、大気暴露無しで、真空中でシャドーマスクのアライメントを行うことで、界面の酸化を抑制でき、低抵抗な太陽電池を作製することができるため好ましい。

上述した観点からすれば、実施の形態２は、実施の形態１よりも好ましい。受光面および裏面の非晶質シリコンの全てを真空雰囲気中で成膜することにより、生産上のばらつきを抑制し、歩留まりを向上できるため、好ましい。

上記では、クラスター型のＰＥＣＶＤ装置での作製プロセスを説明したが、ライン状に一列に連なった形のインライン型でプロセス装置が並ぶような配置でも問題はない。

更に、大気暴露することなく、電極６，７および保護膜８を形成することは、より好ましく、電極表面の酸化防止、および保護膜８との密着性向上等の効果を得ることができる。

実施の形態２におけるその他の説明は、実施の形態１における説明と同じである。

さらに、上記においては、非晶質半導体層は、プラズマＣＶＤ法によって形成されると説明したが、プラズマＣＶＤ法に限定されることはなく、ＣａｔＣＶＤ（触媒ＣＶＤ）法等の他の方法で形成してもよい。ＣａｔＣＶＤ法を用いる場合、成膜条件は、例えば、基板温度：１００〜３００℃、圧力：１０〜５００Ｐａ、触媒媒体の温度（熱触媒体としてタングステンを用いた場合）：１５００〜２０００℃、ＲＦパワー密度：０．０１〜１Ｗ／ｃｍ²である。これにより、品質が高い非晶質半導体層を比較的低温、かつ短時間で形成することができる。

［実施の形態３]
図２３は、実施の形態３による光電変換素子を備える光電変換モジュールの構成を示す概略図である。図２３を参照して、光電変換モジュール１０００は、複数の光電変換素子１００１と、カバー１００２と、出力端子１００３，１００４とを備える。

複数の光電変換素子１００１は、アレイ状に配置され、直列に接続される。なお、複数の光電変換素子１００１は、直列に接続される代わりに、並列接続されてもよく、直列と並列を組み合わせて接続されてもよい。

そして、複数の光電変換素子１００１の各々は、光電変換素子１０，２００のいずれかからなる。

カバー１００２は、耐候性のカバーからなり、複数の光電変換素子１００１を覆う。カバー１００２は、例えば、光電変換素子１００１の受光面側に設けられた透明基材（例えば、ガラス等）と、光電変換素子１００１の受光面側と反対の裏面側に設けられた裏面基材（たとえば、ガラス、樹脂シート等）と、透明基材と裏面基材との間の隙間を埋める封止材（例えば、ＥＶＡ等）とを含む。

出力端子１００３は、直列に接続された複数の光電変換素子１００１の一方端に配置される光電変換素子１００１に接続される。

出力端子１００４は、直列に接続された複数の光電変換素子１００１の他方端に配置される光電変換素子１００１に接続される。

上述したように、光電変換素子１０，２００は、絶縁性、防湿性および耐熱性に優れる。

従って、光電変換モジュール１０００の絶縁性、防湿性および耐熱性を向上できる。

なお、光電変換モジュール１０００に含まれる光電変換素子１００１の数は、２以上の任意の整数である。

また、実施の形態３による光電変換モジュールは、図２３に示す構成に限らず、光電変換素子１０，２００のいずれかを用いる限り、どのような構成であってもよい。

［実施の形態４]
図２４は、この実施の形態による光電変換素子を備える太陽光発電システムの構成を示す概略図である。

図２４を参照して、太陽光発電システム１１００は、光電変換モジュールアレイ１１０１と、接続箱１１０２と、パワーコンディショナー１１０３と、分電盤１１０４と、電力メーター１１０５とを備える。

接続箱１１０２は、光電変換モジュールアレイ１１０１に接続される。パワーコンディショナー１１０３は、接続箱１１０２に接続される。分電盤１１０４は、パワーコンディショナー１１０３および電気機器１１１０に接続される。電力メーター１１０５は、分電盤１１０４および系統連系に接続される。

光電変換モジュールアレイ１１０１は、太陽光を電気に変換して直流電力を発電し、その発電した直流電力を接続箱１１０２に供給する。

接続箱１１０２は、光電変換モジュールアレイ１１０１が発電した直流電力を受け、その受けた直流電力をパワーコンディショナー１１０３へ供給する。

パワーコンディショナー１１０３は、接続箱１１０２から受けた直流電力を交流電力に変換し、その変換した交流電力を分電盤１１０４に供給する。

分電盤１１０４は、パワーコンディショナー１１０３から受けた交流電力および／または電力メーター１１０５を介して受けた商用電力を電気機器１１１０へ供給する。また、分電盤１１０４は、パワーコンディショナー１１０３から受けた交流電力が電気機器１１１０の消費電力よりも多いとき、余った交流電力を電力メーター１１０５を介して系統連系へ供給する。

電力メーター１１０５は、系統連系から分電盤１１０４へ向かう方向の電力を計測するとともに、分電盤１１０４から系統連系へ向かう方向の電力を計測する。

図２５は、図２４に示す光電変換モジュールアレイ１１０１の構成を示す概略図である。

図２５を参照して、光電変換モジュールアレイ１１０１は、複数の光電変換モジュール１１２０と、出力端子１１２１，１１２２とを含む。

複数の光電変換モジュール１１２０は、アレイ状に配列され、直列に接続される。なお、複数の光電変換モジュール１１２０は、直列に接続される代わりに、並列接続されてもよく、直列と並列を組み合わせて接続されてもよい。そして、複数の光電変換モジュール１１２０の各々は、図２３に示す光電変換モジュール１０００からなる。

出力端子１１２１は、直列に接続された複数の光電変換モジュール１１２０の一方端に位置する光電変換モジュール１１２０に接続される。

出力端子１１２２は、直列に接続された複数の光電変換モジュール１１２０の他方端に位置する光電変換モジュール１１２０に接続される。

なお、光電変換モジュールアレイ１１０１に含まれる光電変換モジュール１１２０数は、２以上の任意の整数である。

太陽光発電システム１１００における動作を説明する。光電変換モジュールアレイ１１０１は、太陽光を電気に変換して直流電力を発電し、その発電した直流電力を接続箱１１０２を介してパワーコンディショナー１１０３へ供給する。

パワーコンディショナー１１０３は、光電変換モジュールアレイ１１０１から受けた直流電力を交流電力に変換し、その変換した交流電力を分電盤１１０４へ供給する。

分電盤１１０４は、パワーコンディショナー１１０３から受けた交流電力が電気機器１１１０の消費電力以上であるとき、パワーコンディショナー１１０３から受けた交流電力を電気機器１１１０に供給する。そして、分電盤１１０４は、余った交流電力を電力メーター１１０５を介して系統連系へ供給する。

また、分電盤１１０４は、パワーコンディショナー１１０３から受けた交流電力が電気機器１１１０の消費電力よりも少ないとき、系統連系から受けた交流電力およびパワーコンディショナー１１０３から受けた交流電力を電気機器１１１０へ供給する。

太陽光発電システム１１００は、上述したように、絶縁性、防湿性および耐熱性に優れた光電変換素子１０，２００のいずれかを備えている。

従って、太陽光発電システム１１００の絶縁性、防湿性および耐熱性を改善できる。

図２６は、この実施の形態による光電変換素子を備える別の太陽光発電システムの構成を示す概略図である。

この実施の形態による光電変換素子を備える太陽光発電システムは、図２６に示す太陽光発電システム１１００Ａであってもよい。

図２６を参照して、太陽光発電システム１１００Ａは、図２４に示す太陽光発電システム１１００に蓄電池１１０６を追加したものである、その他は、太陽光発電システム１１００と同じである。

蓄電池１１０６は、パワーコンディショナー１１０３に接続される。

太陽光発電システム１１００Ａにおいては、パワーコンディショナー１１０３は、接続箱１１０２から受けた直流電力の一部または全部を適切に変換して蓄電池１１０６に蓄電する。

パワーコンディショナー１１０３は、その他、太陽光発電システム１１００における動作と同じ動作を行う。

蓄電池１１０６は、パワーコンディショナー１１０３から受けた直流電力を蓄電する。また、蓄電池１１０６は、光電変換モジュールアレイ１１０１の発電量および／または電気機器１１１０の電力消費量の状況に応じて、蓄電した電力を、適宜、パワーコンディショナー１１０３へ供給する。

このように、太陽光発電システム１１００Ａは、蓄電池１１０６を備えているので、日照量の変動による出力変動を抑制できるとともに、日照のない時間帯であっても、蓄電池１１０６に蓄電された電力を電気機器１１１０に供給することができる。

なお、蓄電池１１０６は、パワーコンディショナー１１０３に内蔵されていてもよい。

また、実施の形態４による太陽光発電システムは、図２４，２５に示す構成または図２５，２６に示す構成に限らず、光電変換素子１０，２００いずれかを用いる限り、どのような構成であってもよい。

［実施の形態５］
図２７は、この実施の形態による光電変換素子を備える太陽光発電システムの構成を示す概略図である。

図２７を参照して、太陽光発電システム１２００は、サブシステム１２０１〜１２０ｎ（ｎは２以上の整数）と、パワーコンディショナー１２１１〜１２１ｎと、変圧器１２２１とを備える。太陽光発電システム１２００は、図２４，２６に示す太陽光発電システム１１００，１１００Ａよりも規模が大きい太陽光発電システムである。

パワーコンディショナー１２１１〜１２１ｎは、それぞれ、サブシステム１２０１〜１２０ｎに接続される。

変圧器１２２１は、パワーコンディショナー１２１１〜１２１ｎおよび系統連系に接続される。

サブシステム１２０１〜１２０ｎの各々は、モジュールシステム１２３１〜１２３ｊ（ｊは２以上の整数）からなる。

モジュールシステム１２３１〜１２３ｊの各々は、光電変換モジュールアレイ１３０１〜１３０ｉ（ｉは２以上の整数）と、接続箱１３１１〜１３１ｉと、集電箱１３２１とを含む。

光電変換モジュールアレイ１３０１〜１３０ｉの各々は、図２５に示す光電変換モジュールアレイ１１０１と同じ構成からなる。

接続箱１３１１〜１３１ｉは、それぞれ、光電変換モジュールアレイ１３０１〜１３０ｉに接続される。

集電箱１３２１は、接続箱１３１１〜１３１ｉに接続される。また、サブシステム１２０１のｊ個の集電箱１３２１は、パワーコンディショナー１２１１に接続される。サブシステム１２０２のｊ個の集電箱１３２１は、パワーコンディショナー１２１２に接続される。以下、同様にして、サブシステム１２０ｎのｊ個の集電箱１３２１は、パワーコンディショナー１２１ｎに接続される。

モジュールシステム１２３１のｉ個の光電変換モジュールアレイ１３０１〜１３０ｉは、太陽光を電気に変換して直流電力を発電し、その発電した直流電力をそれぞれ接続箱１３１１〜１３１ｉを介して集電箱１３２１へ供給する。モジュールシステム１２３２のｉ個の光電変換モジュールアレイ１３０１〜１３０ｉは、太陽光を電気に変換して直流電力を発電し、その発電した直流電力をそれぞれ接続箱１３１１〜１３１ｉを介して集電箱１３２１へ供給する。以下、同様にして、モジュールシステム１２３ｊのｉ個の光電変換モジュールアレイ１３０１〜１３０ｉは、太陽光を電気に変換して直流電力を発電し、その発電した直流電力をそれぞれ接続箱１３１１〜１３１ｉを介して集電箱１３２１へ供給する。

そして、サブシステム１２０１のｊ個の集電箱１３２１は、直流電力をパワーコンディショナー１２１１へ供給する。

サブシステム１２０２のｊ個の集電箱１３２１は、同様にして直流電力をパワーコンディショナー１２１２へ供給する。

以下、同様にして、サブシステム１２０ｎのｊ個の集電箱１３２１は、直流電力をパワーコンディショナー１２１ｎへ供給する。

パワーコンディショナー１２１１〜１２１ｎは、それぞれ、サブシステム１２０１〜１２０ｎから受けた直流電力を交流電力に変換し、その変換した交流電力を変圧器１２２１へ供給する。

変圧器１２２１は、パワーコンディショナー１２１１〜１２１ｎから交流電力を受け、その受けた交流電力の電圧レベルを変換して系統連系へ供給する。

太陽光発電システム１２００は、上述したように、絶縁性、防湿性および耐熱性に優れた光電変換素子１０，２００のいずれかを備えている。

従って、太陽光発電システム１２００の絶縁性、防湿性および耐熱性を改善できる。

図２８は、この実施の形態による光電変換素子を備える別の太陽光発電システムの構成を示す概略図である。

この実施の形態による光電変換素子を備える太陽光発電システムは、図２８に示す太陽光発電システム１２００Ａであってもよい。

図２８を参照して、太陽光発電システム１２００Ａは、図２７に示す太陽光発電システム１２００に蓄電池１２４１〜１２４ｎを追加したものであり、その他は、太陽光発電システム１２００と同じである。

蓄電池１２４１〜１２４ｎは、それぞれ、パワーコンディショナー１２１１〜１２１ｎに接続される。

太陽光発電システム１２００Ａにおいては、パワーコンディショナー１２１１〜１２１ｎは、それぞれ、サブシステム１２０１〜１２０ｎから受けた直流電力を交流電力に変換し、その変換した交流電力を変圧器１２２１へ供給する。また、パワーコンディショナー１２１１〜１２１ｎは、それぞれ、サブシステム１２０１〜１２０ｎから受けた直流電力を適切に変換し、その変換した直流電力をそれぞれ蓄電池１２４１〜１２４ｎへ蓄電する。

蓄電池１２４１〜１２４ｎは、サブシステム１２０１〜１２０ｎからの直流電力量に応じて、蓄電した電力をそれぞれパワーコンディショナー１２１１〜１２１ｎへ供給する。

このように、太陽光発電システム１２００Ａは、蓄電池１２４１〜１２４ｎを備えているので、日照量の変動による出力変動を抑制できるとともに、日照のない時間帯であっても、蓄電池１２４１〜１２４ｎに蓄電された電力を変圧器１２２１に供給することができる。

なお、蓄電池１２４１〜１２４ｎは、それぞれ、パワーコンディショナー１２１１〜１２１ｎに内蔵されていてもよい。

また、実施の形態５による太陽光発電システムは、図２７，２８に示す構成に限らず、光電変換素子１０，２００のいずれかを用いる限り、どのような構成であってもよい。

更に、実施の形態５においては、太陽光発電システム１２００，１２００Ａに含まれる全ての光電変換素子が実施の形態１〜実施の形態２による光電変換素子１０，２００である必要はない。

例えば、あるサブシステム（サブシステム１２０１〜１２０ｎのいずれか）に含まれる光電変換素子の全てが実施の形態１〜実施の形態２による光電変換素子１０，２００のいずれかであり、別のサブシステム（サブシステム１２０１〜１２０ｎのいずれか）に含まれる光電変換素子の一部または全部が光電変換素子１０，２００以外の光電変換素子である場合も有り得るものとする。

今回開示された実施の形態はすべての点で例示であって制限的なものではないと考えられるべきである。本発明の範囲は、上記した実施の形態の説明ではなくて特許請求の範囲によって示され、特許請求の範囲と均等の意味および範囲内でのすべての変更が含まれることが意図される。

上述した各実施の形態では、半導体基板１の両面にテクスチャ構造が形成された構成について説明したが、受光面にはテクスチャ構造を設けない構成とすることもできる。

また、半導体基板１の裏面に接してパッシベーション膜３（またはパッシベーション膜２０２）を配置した構成として説明したが、パッシベーション膜３（またはパッシベーション膜２０２）を配置しない構成とすることもできる。

また、上述した各実施の形態では、保護膜８を設けた構成について説明したが、保護膜８を設けない構成とすることもできる。

従って、この発明の実施の形態による光電変換素子は、少なくとも一方の面にテクスチャが形成された半導体基板と、半導体基板のテクスチャが形成されている面に形成され、第１の導電型を有する第１の非晶質半導体層と、半導体基板のテクスチャが形成されている面に形成されるとともに半導体基板の面内方向において第１の非晶質半導体層に隣接して形成され、第１の導電型と反対の第２の導電型を有する第２の非晶質半導体層とを備え、テクスチャを平面視した場合に、テクスチャの凸部の外接円の直径の平均値が３０μｍ未満とすれば、品質を向上させることができる。

［実施の形態６ ］
実施の形態１で説明したように、ボロンをドーパントとして含むｐ型非晶質半導体層５を先に形成して、リンをドーパントとして含むｎ型非晶質半導体層４を後に形成した場合、ボロンの高濃度領域の上に重なってｎ型非晶質半導体層４が形成される可能性がある。この場合、ボロンの高濃度領域の上に重なってｎ型非晶質半導体層４が形成された領域では、電気的特性が低下する現象が観測されるため、好ましくない。

従って、実施の形態６における光電変換素子６００では、ボロンをドーパントとして含むｐ型非晶質半導体層５を先に形成し、リンをドーパントとして含むｎ型非晶質半導体層４を後に形成する構成において、ｎ型非晶質半導体層４がボロンの高濃度領域の上に重ならないように形成されている。すなわち、ｎ型非晶質半導体層４と半導体基板１との間には、ボロンの高濃度領域は含まれない
図３０は、実施の形態６における光電変換素子６００の構成を示す断面図である。図３０では、ｎ型非晶質半導体層４とｐ型非晶質半導体層５との境界付近の拡大図も示している。拡大図では、その領域におけるボロン濃度を一点鎖線で重畳表示している。図３０に示すように、ｎ型非晶質半導体層４は、ｐ型非晶質半導体層５が形成されている領域におけるボロン濃度よりもボロン濃度が高いボロンの高濃度領域の上には形成されていない。

例えば、図４の（ａ）を参照して、ｎ型非晶質半導体層４のうち、（Ｌ＋２Ｈ）の幅の領域がボロンの高濃度領域から外れて形成されていればよい。また、図５に示す構成では、２つのＢ点で挟まれた領域がボロンの高濃度領域から外れて形成されていればよく、図６の（ａ）に示す構成では、２つのＤ点で挟まれた領域、図６の（ｂ）に示す構成では、２つのＦ点で挟まれた領域がボロンの高濃度領域から外れて形成されていればよい。

また、同様の理由により、ｎ型電極６もボロンの高濃度領域から外れて形成されていればよい。図４の（ａ）の（Ｌ＋２Ｈ）の幅の領域がボロンの高濃度領域から外れて形成されていればよい。

本実施の形態における光電変換素子６００の製造方法が実施の形態１における光電変換素子１０の製造方法と異なるのは、ｎ型非晶質半導体層４及びｐ型非晶質半導体層５の形成順序と、ｎ型非晶質半導体層４がボロンの高濃度領域の上に重ならないように形成することである。

図７から図１１に示す光電変換素子１０の製造方法では、ｎ型非晶質半導体層４を先に形成し（図８の（ｅ）、（ｆ））、ｐ型非晶質半導体層５を後に形成した（図９の（ｇ）、（ｈ））。本実施の形態における光電変換素子６００では、ｐ型非晶質半導体層５を先に形成し、ｎ型非晶質半導体層４を後に形成する。ｐ型非晶質半導体層５及びｎ型非晶質半導体層４の形成方法は、実施の形態１と同じである。ただし、ｎ型非晶質半導体層４の形成時には、ｎ型非晶質半導体層４がボロンの高濃度領域の上に重ならないような幅を有するマスクを用いる。

図３１の（ａ）〜（ｃ）は、ｐ型非晶質半導体層５が形成された後に、ｎ型非晶質半導体層４を形成する際の製造方法を説明するための図である。ｐ型非晶質半導体層５が形成された後、シャドーマスク５０をパッシベーション膜３およびｐ型非晶質半導体層５上に配置する（図３１の工程（ａ）参照）。

図１９等を用いて説明したように、ｐ型非晶質半導体層５が形成されている領域と形成されていない領域の境界付近においてボロン濃度がピークとなり、ボロン濃度がピークとなる位置を含むボロンの高濃度領域が形成されることが分かっている。従って、ｎ型非晶質半導体層４の形成時には、ｎ型非晶質半導体層４がボロンの高濃度領域の上に重ならないような幅を有するマスク５０を用いる。

マスク５０の配置後、実施の形態１で説明した方法により、ｎ型非晶質半導体層４を形成する（図３１の工程（ｂ）参照）。

ｎ型非晶質半導体層４を形成した後、シャドーマスク５０を除去すると、半導体基板１の面内方向に交互に配置されたｎ型非晶質半導体層４およびｐ型非晶質半導体層５がパッシベーション膜３上に形成された状態になる（図３１の工程（ｃ）参照）。

実施の形態６における光電変換素子６００では、図１に示す光電変換素子１０と同様に、半導体基板１の裏面にテクスチャ構造が形成されていてもよいが、テクスチャのサイズは３０μｍ未満でなくてもよい。ただし、テクスチャのサイズを３０μｍ未満とすれば、実施の形態１で説明したように、逆方向飽和電流密度を低減することができるので、光電変換素子６００の品質を向上させることができる。

実施の形態６における光電変換素子６００では、図１に示す構造とは違って、半導体基板１の裏面にテクスチャ構造が形成されていなくてもよい。

図３２は、実施の形態６による光電変換素子６００Ａの構成であって、半導体基板１の裏面にテクスチャが形成されていない場合の構成を示す断面図である。ただし、半導体基板１の裏面だけでなく、受光面にもテクスチャ構造を設けない構成とすることもできる。

なお、リンをドーパントとして含むｎ型非晶質半導体層４を先に形成し、ボロンをドーパントとして含むｐ型非晶質半導体層５を後に形成した場合には、半導体基板１とｎ型非晶質半導体層４との間にボロンの高濃度領域は形成されない。従って、実施の形態６における光電変換素子６００には、リンをドーパントとして含むｎ型非晶質半導体層４を先に形成し、ボロンをドーパントとして含むｐ型非晶質半導体層５を後に形成した構成のものも含まれる。

上述した実施の形態２における光電変換素子２００は、実施の形態１における光電変換素子１０の反射防止膜２を反射防止膜２０１に代え、パッシベーション膜３をパッシベーション膜２０２に代えた構成であるが（図２１参照）、実施の形態６における光電変換素子６００においても、同様の変形構成とすることができる。

実施の形態３による光電変換モジュールは、実施の形態６で説明した光電変換素子６００を用いて構成してもよい。

実施の形態４による太陽光発電システムは、実施の形態６で説明した光電変換素子６００を用いて構成してもよい。

実施の形態５による太陽光発電システムは、実施の形態６で説明した光電変換素子６００を用いて構成してもよい。

この発明は、光電変換素子、それを備えた太陽電池モジュールおよび太陽光発電システムに適用される。

Claims (5)

1. 少なくとも一方の面にテクスチャが形成された半導体基板と、
   前記半導体基板の前記テクスチャが形成されている面に形成され、第１の導電型を有する第１の非晶質半導体層と、
   前記半導体基板の前記テクスチャが形成されている面に形成されるとともに前記半導体基板の面内方向において前記第１の非晶質半導体層との間で所望の間隔を隔てて配置され、前記第１の導電型と反対の第２の導電型を有する第２の非晶質半導体層と、
   前記第１の非晶質半導体層の一部の上、前記第２の非晶質半導体層の一部の上、および前記第１の非晶質半導体層と前記第２の非晶質半導体層との間に配置された保護膜と、
   前記第１の非晶質半導体層上に形成された第１の電極と、
   前記第２の非晶質半導体層上に形成された第２の電極と、を備え、
   前記保護膜は、絶縁膜からなり、更に、前記第１の電極の前記半導体基板と反対側の面の一部、および前記第２の電極の前記半導体基板と反対側の面の一部に接し、
   前記テクスチャを平面視した場合に、前記テクスチャの凸部の外接円の直径の平均値は、３０μｍ未満である、光電変換素子。
2. 前記半導体基板の前記テクスチャが形成されている面と、前記第１の非晶質半導体層および前記第２の非晶質半導体層との間に形成された真性の非晶質半導体層をさらに備える、請求項１に記載の光電変換素子。
3. 前記半導体基板上に成膜された一の薄膜において、最も厚い膜厚を有し、かつ、膜厚が一定であるフラット領域の端に位置する１つの点、または膜厚が最大である１つの点を第１の点とし、当該一の薄膜の面内方向において当該薄膜の膜厚の減少率が第１の減少率か ら前記第１の減少率よりも大きい第２の減少率に変化する点、または当該一の薄膜の面内方向において当該一の薄膜の膜厚の変化率の符号が負から正に変化する点を第２の点とし、当該一の薄膜の面内方向において前記第１の点から前記第２の点までの領域を膜厚減少領域と定義したとき、
   前記第１の非晶質半導体層および前記第２の非晶質半導体層の少なくとも一方の半導体層は、前記膜厚減少領域を有する、請求項１または請求項２に記載の光電変換素子。
4. 前記第１の非晶質半導体層は、リンをドーパントとして含むｎ型非晶質半導体層であり、
   前記第２の非晶質半導体層は、ボロンをドーパントとして含むｐ型非晶質半導体層であり、
   前記ｎ型非晶質半導体層と前記半導体基板との間には、前記ｐ型非晶質半導体層が形成されている領域におけるボロン濃度よりもボロン濃度が高いボロンの高濃度領域は含まれない、請求項１に記載の光電変換素子。
5. 前記半導体基板の前記ｎ型非晶質半導体層及び前記ｐ型非晶質半導体層が形成されている面にはテクスチャが形成されている、請求項４に記載の光電変換素子。