WO2019069643A1 - 太陽電池の製造方法、太陽電池および太陽電池モジュール - Google Patents

太陽電池の製造方法、太陽電池および太陽電池モジュール Download PDF

Info

Publication number
WO2019069643A1
WO2019069643A1 PCT/JP2018/033640 JP2018033640W WO2019069643A1 WO 2019069643 A1 WO2019069643 A1 WO 2019069643A1 JP 2018033640 W JP2018033640 W JP 2018033640W WO 2019069643 A1 WO2019069643 A1 WO 2019069643A1
Authority
WO
WIPO (PCT)
Prior art keywords
layer
solar cell
electrode
material film
electrode material
Prior art date
Application number
PCT/JP2018/033640
Other languages
English (en)
French (fr)
Inventor
暢 入江
航 吉田
訓太 吉河
Original Assignee
株式会社カネカ
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 株式会社カネカ filed Critical 株式会社カネカ
Priority to EP18864714.3A priority Critical patent/EP3664154A1/en
Priority to CN201880058091.0A priority patent/CN111095571B/zh
Priority to JP2019546601A priority patent/JP7146786B2/ja
Publication of WO2019069643A1 publication Critical patent/WO2019069643A1/ja
Priority to US16/821,572 priority patent/US11177407B2/en

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/02—Details
    • H01L31/0224—Electrodes
    • H01L31/022408—Electrodes for devices characterised by at least one potential jump barrier or surface barrier
    • H01L31/022425—Electrodes for devices characterised by at least one potential jump barrier or surface barrier for solar cells
    • H01L31/022441—Electrode arrangements specially adapted for back-contact solar cells
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/02—Details
    • H01L31/0224—Electrodes
    • H01L31/022466—Electrodes made of transparent conductive layers, e.g. TCO, ITO layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/02—Details
    • H01L31/0224—Electrodes
    • H01L31/022466—Electrodes made of transparent conductive layers, e.g. TCO, ITO layers
    • H01L31/022475—Electrodes made of transparent conductive layers, e.g. TCO, ITO layers composed of indium tin oxide [ITO]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/02—Details
    • H01L31/0224—Electrodes
    • H01L31/022466—Electrodes made of transparent conductive layers, e.g. TCO, ITO layers
    • H01L31/022483—Electrodes made of transparent conductive layers, e.g. TCO, ITO layers composed of zinc oxide [ZnO]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/04—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof adapted as photovoltaic [PV] conversion devices
    • H01L31/042—PV modules or arrays of single PV cells
    • H01L31/05—Electrical interconnection means between PV cells inside the PV module, e.g. series connection of PV cells
    • H01L31/0504—Electrical interconnection means between PV cells inside the PV module, e.g. series connection of PV cells specially adapted for series or parallel connection of solar cells in a module
    • H01L31/0516—Electrical interconnection means between PV cells inside the PV module, e.g. series connection of PV cells specially adapted for series or parallel connection of solar cells in a module specially adapted for interconnection of back-contact solar cells
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/04—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof adapted as photovoltaic [PV] conversion devices
    • H01L31/06—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof adapted as photovoltaic [PV] conversion devices characterised by potential barriers
    • H01L31/072—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof adapted as photovoltaic [PV] conversion devices characterised by potential barriers the potential barriers being only of the PN heterojunction type
    • H01L31/0745—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof adapted as photovoltaic [PV] conversion devices characterised by potential barriers the potential barriers being only of the PN heterojunction type comprising a AIVBIV heterojunction, e.g. Si/Ge, SiGe/Si or Si/SiC solar cells
    • H01L31/0747—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof adapted as photovoltaic [PV] conversion devices characterised by potential barriers the potential barriers being only of the PN heterojunction type comprising a AIVBIV heterojunction, e.g. Si/Ge, SiGe/Si or Si/SiC solar cells comprising a heterojunction of crystalline and amorphous materials, e.g. heterojunction with intrinsic thin layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/18—Processes or apparatus specially adapted for the manufacture or treatment of these devices or of parts thereof
    • H01L31/1876—Particular processes or apparatus for batch treatment of the devices
    • H01L31/188—Apparatus specially adapted for automatic interconnection of solar cells in a module
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02E—REDUCTION OF GREENHOUSE GAS [GHG] EMISSIONS, RELATED TO ENERGY GENERATION, TRANSMISSION OR DISTRIBUTION
    • Y02E10/00—Energy generation through renewable energy sources
    • Y02E10/50—Photovoltaic [PV] energy

Definitions

  • the present invention relates to a back electrode type (back contact type) solar cell manufacturing method, a solar cell, and a solar cell module provided with the solar cell.
  • Patent Document 1 discloses a back electrode type solar cell.
  • the solar cell described in Patent Document 1 includes a semiconductor substrate that functions as a photoelectric conversion layer, a first conductive semiconductor layer and a first electrode layer sequentially stacked on a part of the back surface side of the semiconductor substrate, and the back surface of the semiconductor substrate. And a second conductive type semiconductor layer and a second electrode layer sequentially stacked on another part of the side.
  • the light receiving surface side of the semiconductor substrate in order to reduce the reflection of incident light and improve the light confinement effect in the semiconductor substrate, the light receiving surface side of the semiconductor substrate has a pyramid-shaped fine uneven structure called a texture structure.
  • this solar cell in order to raise the collection efficiency of the light which is not absorbed by the semiconductor substrate but passed, it has the same concavo-convex structure (texture structure) on the back surface side (electrode formation surface side) of the semiconductor substrate.
  • PVD physical vapor deposition
  • sputtering is used as a method of forming the first electrode layer and the second electrode layer.
  • an electrode material film is formed on the first conductivity type semiconductor layer and the second conductivity type semiconductor layer stacked on the back surface side of the semiconductor substrate using physical vapor deposition (electrode material film formation Step)
  • patterning is performed to remove a part of the electrode material film using a photolithography method or the like to form a first electrode layer and a second electrode layer separated from each other (patterning step).
  • the leak current between the first electrode layer and the second electrode layer may increase and the fill factor may decrease.
  • An object of the present invention is to provide a method of manufacturing a solar cell, a solar cell, and a solar cell module including the solar cell, by suppressing an increase in leak current between electrode layers and suppressing a decrease in curvilinear factor.
  • a method of manufacturing a solar cell according to the present invention includes a semiconductor substrate having a concavo-convex structure on at least one surface side of two main surfaces, and a first conductive semiconductor sequentially stacked on a part of the one surface side of the semiconductor substrate.
  • a method of manufacturing a back electrode type solar cell comprising: a layer and a first electrode layer; and a second conductive type semiconductor layer and a second electrode layer sequentially stacked on another part of the one surface of the semiconductor substrate.
  • Electrode material film forming process including patterning process Now, while conveying the semiconductor substrate where the first conductive type semiconductor layer and the second conductive type semiconductor layer are stacked in a second direction to form an electrode material layer.
  • a solar cell according to the present invention comprises a semiconductor substrate having a concavo-convex structure on at least one surface side of two main surfaces, a first conductive semiconductor layer and a first conductivity type semiconductor layer sequentially stacked on a part of the one surface side of the semiconductor substrate.
  • a back electrode type solar cell comprising: a first electrode layer; and a second conductive type semiconductor layer and a second electrode layer sequentially stacked on another part on the one surface side of the semiconductor substrate, comprising: a first electrode layer;
  • the second electrode layers have a strip shape extending in the first direction, and are arranged in a second direction crossing the first direction, and between the adjacent first electrode layers and the second electrode layer, the first electrode layers are formed. Residues of electrode materials of the electrode layer and the second electrode layer are present, and a part of the residue has a shape reflecting a part of the convex portion of the semiconductor substrate and is continuous in the first direction.
  • a solar cell module according to the present invention comprises the above-described solar cell.
  • the solar cell which suppresses the increase in the leak current between electrode layers, and suppresses the fall of a curvilinear factor and the solar cell module provided with the solar cell are manufactured.
  • FIG. 3 is a cross-sectional view of the solar cell of FIG. 2 taken along line III-III. It is a figure which expands and shows the boundary area between transparent electrode layers. It is a figure which further expands and shows a part of surface A2 of the convex part A shown to FIG. 4A. It is a figure which shows the residue of the electrode material in the boundary area between the transparent electrode layers of the solar cell concerning this embodiment. It is a figure which shows the residue of the electrode material in the boundary area between the transparent electrode layers of the conventional solar cell.
  • FIG. 1 is a side view showing an example of a solar cell module according to the present embodiment. As shown in FIG. 1, the solar cell module 100 includes a plurality of solar cells 1 arranged in a two-dimensional manner.
  • the solar cells 1 are connected in series and / or in parallel by the wiring member 2.
  • the wiring member 2 is connected to a bus bar portion (described later) of the electrode of the solar battery cell 1.
  • the wiring member 2 is, for example, a known interconnector such as a tab.
  • the solar battery cell 1 and the wiring member 2 are sandwiched by the light receiving surface protection member 3 and the back surface protection member 4.
  • a liquid or solid sealing material 5 is filled between the light receiving surface protection member 3 and the back surface protection member 4, whereby the solar battery cell 1 and the wiring member 2 are sealed.
  • the light receiving surface protection member 3 is, for example, a glass substrate
  • the back surface protection member 4 may be a glass substrate, a metal plate, or a composite sheet in which a metal layer and a resin layer are multilayered.
  • the sealing material 5 is, for example, a transparent resin.
  • the solar battery cell (hereinafter referred to as a solar battery) 1 will be described in detail.
  • FIG. 2 is a view of the solar cell according to the present embodiment as viewed from the back side.
  • the solar cell 1 shown in FIG. 2 is a back electrode type solar cell.
  • the solar cell 1 includes a semiconductor substrate 11 having two main surfaces, and has a first conductivity type region 7 and a second conductivity type region 8 on the main surface of the semiconductor substrate 11.
  • the first conductivity type region 7 has a so-called comb shape, and includes a plurality of finger portions 7 f corresponding to the comb teeth and a bus bar portion 7 b corresponding to the support portion of the comb teeth.
  • the bus bar portion 7b extends in the X direction (second direction) along one side of the semiconductor substrate 11, and the finger portion 7f is in the Y direction (first direction) intersecting the X direction from the bus bar portion 7b.
  • the second conductivity type region 8 has a so-called comb shape, and has a plurality of finger portions 8 f corresponding to the comb teeth and a bus bar portion 8 b corresponding to the support portions of the comb teeth.
  • the bus bar portion 8b extends in the X direction (second direction) along the other side portion facing the one side portion of the semiconductor substrate 11, and the finger portion 8f is formed in the Y direction (first direction) from the bus bar portion 8b.
  • the finger portions 7 f and the finger portions 8 f form a strip extending in the Y direction (first direction), and are alternately arranged in the X direction (second direction).
  • the first conductivity type region 7 and the second conductivity type region 8 may be formed in a stripe shape.
  • the first conductivity type region 7 and the second conductivity type region 8 are separated via the boundary region 9.
  • FIG. 3 is a sectional view taken along line III-III in the solar cell of FIG.
  • the solar cell 1 includes the bonding layer 13 and the anti-reflection layer 15 sequentially stacked on the light receiving surface side which is one of the main surfaces of the semiconductor substrate 11 on the light receiving side.
  • the solar cell 1 is a junction sequentially stacked on a part (mainly the first conductivity type region 7) of the back surface which is the other main surface opposite to the light receiving surface of the main surface of the semiconductor substrate 11
  • a layer 23, a first conductivity type semiconductor layer 25, and a first electrode layer 27 are provided.
  • the solar cell 1 includes the bonding layer 33, the second conductivity type semiconductor layer 35, and the second conductivity type semiconductor layer 35 sequentially stacked on another part (mainly, the second conductivity type region 8) of the back surface side of the semiconductor substrate 11. And an electrode layer 37.
  • a conductive single crystal silicon substrate for example, an n-type single crystal silicon substrate or a p-type single crystal silicon substrate is used. Thereby, high photoelectric conversion efficiency is realized.
  • the semiconductor substrate 11 is preferably an n-type single crystal silicon substrate. Thereby, the carrier life in the crystalline silicon substrate is extended. This is because in a p-type single crystal silicon substrate, light irradiation may cause light-induced degradation (LID) to be a recombination center due to the influence of B (boron) which is a p-type dopant upon light irradiation, but n-type single crystal silicon The substrate is to further suppress LID.
  • LID light-induced degradation
  • the semiconductor substrate 11 has a pyramid-shaped fine uneven structure called a textured structure on the back surface side. Thereby, the collection efficiency of the light which has not been absorbed by the semiconductor substrate 11 but has passed through is enhanced.
  • the semiconductor substrate 11 may have a pyramid-shaped fine concavo-convex structure called a texture structure on the light receiving surface side. Thereby, reflection of incident light is reduced at the light receiving surface, and the light confinement effect in the semiconductor substrate 11 is improved.
  • the thickness of the semiconductor substrate 11 is preferably 50 ⁇ m or more and 250 ⁇ m or less, more preferably 60 ⁇ m or more and 230 ⁇ m or less, and still more preferably 70 ⁇ m or more and 210 ⁇ m or less. This reduces material costs.
  • a conductive polycrystalline silicon substrate for example, an n-type polycrystalline silicon substrate or a p-type polycrystalline silicon substrate may be used. In this case, the solar cell is manufactured more inexpensively.
  • the antireflective layer 15 is formed on the light receiving surface side of the semiconductor substrate 11 via the bonding layer 13.
  • the bonding layer 13 is formed of an intrinsic silicon-based layer.
  • a translucent film having a refractive index of about 1.5 or more and about 2.3 or less is preferably used.
  • As a material of the anti-reflective layer 15, SiO, SiN, SiON, or those laminated bodies etc. are preferable.
  • the electrode is not formed on the light receiving surface side (back electrode type), the light receiving ratio of sunlight is high, and the photoelectric conversion efficiency is improved.
  • the first conductivity type semiconductor layer 25 is formed on a part of the back surface side of the semiconductor substrate 11 (mainly, the first conductivity type region 7) via the bonding layer 23, and the second conductivity type semiconductor layer 35 is It is formed on another part (mainly, the second conductivity type region 8) of the back surface side of the semiconductor substrate 11 via the bonding layer 33.
  • the first conductive type semiconductor layer 25 and the bonding layer 23, and the second conductive type semiconductor layer 35 and the bonding layer 33 form a strip extending in the Y direction (first direction). In the second direction).
  • the first conductive semiconductor layer 25 and the bonding layer 23, and the second conductive semiconductor layer 35 and the bonding layer 33 also extend to the boundary region 9.
  • portions of the second conductivity type semiconductor layer 35 and the bonding layer 33 overlap with portions of the first conductivity type semiconductor layer 25 and the bonding layer 23.
  • the first conductivity type semiconductor layer 25 is formed of a first conductivity type silicon-based layer, for example, a p-type silicon-based layer.
  • the second conductivity type semiconductor layer 35 is formed of a silicon-based layer of a second conductivity type different from the first conductivity type, for example, an n-type silicon-based layer.
  • the first conductive semiconductor layer 25 may be an n-type silicon-based layer
  • the second conductive semiconductor layer 35 may be a p-type silicon-based layer.
  • the p-type silicon-based layer and the n-type silicon-based layer are formed using an amorphous silicon layer or a microcrystalline silicon layer containing amorphous silicon and crystalline silicon.
  • B (boron) is suitably used as a dopant impurity of the p-type silicon-based layer
  • P (phosphorus) is suitably used as a dopant impurity of the n-type silicon-based layer.
  • the bonding layers 23 and 33 are formed of an intrinsic silicon-based layer.
  • the bonding layers 23 and 33 function as passivation layers to suppress carrier recombination.
  • the first electrode layer 27 is formed on the first conductive semiconductor layer 25, and the second electrode layer 37 is formed on the second conductive semiconductor layer 35.
  • the first electrode layer 27 and the second electrode layer 37 form a strip extending in the Y direction (first direction), and are alternately arranged in the X direction (second direction).
  • the first electrode layer 27 has a transparent electrode layer 28 and a metal electrode layer 29 sequentially stacked on the first conductive semiconductor layer 25.
  • the second electrode layer 37 has a transparent electrode layer 38 and a metal electrode layer 39 sequentially stacked on the second conductivity type semiconductor layer 35.
  • Transparent electrode layer >> The transparent electrode layers 28 and 38 are formed of a transparent conductive layer made of a transparent conductive material.
  • the transparent electrode layers 28 and 38 may have a multilayer structure.
  • the film thickness of the first layers 28a and 38a in contact with the first conductive semiconductor layer 25 and the second conductive semiconductor layer 35 in the multilayer structure is the film thickness of the second and subsequent layers 28b and 38b. It is preferable that it is 1/2 or less of.
  • transparent conductive material transparent conductive metal oxides such as indium oxide, tin oxide, zinc oxide, titanium oxide and composite oxides thereof are used. Among these, indium-based composite oxides containing indium oxide as a main component are preferable. Indium oxide is particularly preferred from the viewpoint of high conductivity and transparency. Furthermore, it is preferred to add a dopant to the indium oxide to ensure reliability or higher conductivity.
  • Sn, W, Zn, Ti, Ce, Zr, Mo, Al, Ga, Ge, As, Si, or S etc. are mentioned, for example.
  • the metal electrode layers 29 and 39 are formed of a metal material.
  • the metal material for example, Cu, Ag, Al and alloys thereof are used.
  • the transparent electrode layer 28 and the transparent electrode layer 38 may be formed of the same material, or the metal electrode layer 29 and the metal electrode layer 39 may be formed of the same material, in order to simplify the manufacturing process. Good.
  • PVD physical vapor deposition
  • the first conductivity type semiconductor layer 25 and the second conductivity type semiconductor stacked on the back surface side of the semiconductor substrate 11 while transporting the semiconductor substrate 11 by using the physical vapor deposition method.
  • An electrode material film is formed on the layer 35 (electrode material film forming step), and thereafter, patterning is performed to remove a part of the electrode material film by etching using a photolithography method or the like, and transparent electrode layers 28 separated from each other , 38 are formed (patterning step).
  • the transparent electrode layers 28 and 38 are formed using physical vapor deposition, the transparent electrode layer is formed.
  • the leak current between 28, 38 may increase and the fill factor may decrease.
  • FIG. 4A is an enlarged view of the boundary region 9 between the transparent electrode layers 28 and 38
  • FIG. 4B is an enlarged view of a portion of the surface A2 of the convex portion A shown in FIG. 4A.
  • the observation result by a scanning electron microscope is shown by FIG. 4A and 4B.
  • FIG. 4A and 4B As described above, by observing the boundary region 9 between the transparent electrode layers 28 and 38 at an observation magnification of about 1000 to 100000 times, it is possible to confirm the formation state of the residue (fine crystal grains) of the electrode material.
  • the coverage of the residue (fine crystal grains) of the electrode material in the boundary region 9 between the transparent electrode layers 28 and 38 and the size thereof can also be confirmed.
  • the thickness of the electrode layer is as thin as 1 to 20 nm, for example, a transmission electron microscope may be used. In this case, by observing the cross section including the boundary region 9 between the transparent electrode layers 28 and 38 at an observation magnification of about 100,000 to 1,000,000, the formation state of the residue (fine crystal grain) of the electrode material can be confirmed.
  • the transport direction of the semiconductor substrate 11 when forming the electrode material film using physical vapor deposition is indicated by B1
  • the direction intersecting with the transport direction B1 is indicated by B2.
  • the surface A1 on the transport direction B1 side of the convex portion A of the quadrangular pyramidal shape (pyramid shape) (that is, the surface exposed to the plasma first and having many PVD damage) remains unmelted There is little residue of electrode material (fine crystals that appear white).
  • the surface A2 opposite to the transport direction B1 in the convex portion A that is, the surface exposed to the plasma later
  • a large amount of residual electrode material remains and reflects a part of the convex portion A on the surface A2 side
  • the residue remains undissolved in the shape (triangular shape in front view), and these residues are continuous in the direction B2 intersecting the transport direction B1.
  • the transport direction of the semiconductor substrate 11 in the physical vapor deposition method is the Y direction (first direction, parallel to the strip electrode layer)
  • the residue 28p of the electrode material is X as shown in FIG. 5B. It continues in the direction (second direction) and crosslinks between the transparent electrode layers 28 and 38. Therefore, the leak current between the transparent electrode layers 28 and 38 increases, and the fill factor (FF) decreases.
  • the underetching immediately under the resist pattern when patterning the electrode material film results in a transparent electrode layer smaller than the desired shape, or excessive etching solution to the semiconductor layer in the area where no residue remains.
  • the semiconductor layer may be damaged due to the immersion of This is not preferable because an increase in series resistance of the transparent electrode layer or a decrease in curvilinear factor due to a reduction in carrier lifetime in the semiconductor substrate occurs.
  • the conveyance direction of the semiconductor substrate 11 in a physical vapor deposition method is made into the X direction (2nd direction, cross direction with respect to an electrode layer).
  • the residue 28p of the electrode material continues in the Y direction (first direction), does not continue in the X direction (second direction), and does not bridge the transparent electrode layers 28 and 38. Therefore, the increase of the leak current between the transparent electrode layers 28 and 38 is suppressed, and the decrease of the fill factor (FF) is suppressed.
  • the transparent electrode layer 28 is formed between the adjacent first electrode layer 27 and the second electrode layer 37 (boundary region 9).
  • 38 electrode material residue (microcrystal grain) 28p is present.
  • a part of the residue 28p has a shape (triangular shape in front view) reflecting a part of the surface A2 of the convex part A of the quadrangular pyramidal shape (pyramid type) of the semiconductor substrate 11, and a Y direction (first direction, Parallel to the electrode layer).
  • the residue 28p is not continuous in the X direction (the second direction, the direction intersecting with the electrode layer).
  • FIGS. 6A to 6E are diagrams showing a step of forming a first conductive type semiconductor layer in the method of manufacturing a solar cell according to the present embodiment
  • FIGS. 6F and 6G are views of the method of manufacturing the solar cell according to the present embodiment
  • FIGS. 6H to 6J are views showing an electrode forming step in the method of manufacturing a solar cell according to the present embodiment.
  • a bonding layer material film for example, an intrinsic silicon based layer 23Z is provided on the entire back surface of a semiconductor substrate (for example, an n-type single crystal silicon substrate) 11 having at least the back surface Stack.
  • the bonding layer for example, an intrinsic silicon-based layer 13 is laminated on the entire surface on the light receiving surface side of the semiconductor substrate 11 (not shown).
  • a first conductivity type semiconductor material film for example, a p-type silicon-based layer
  • 25Z is stacked on the bonding layer material film 23Z, that is, the entire back surface side of the semiconductor substrate 11.
  • the method of forming the bonding layer material film 23Z, the first conductive semiconductor material film 25Z, and the bonding layer 13 is not particularly limited, it is preferable to use the plasma CVD method.
  • film forming conditions by the plasma CVD method for example, a substrate temperature of 100 to 300 ° C., a pressure of 20 to 2600 Pa, and a high frequency power density of 0.004 to 0.8 W / cm 2 are suitably used.
  • a material gas for example, a silicon-containing gas such as SiH 4 or Si 2 H 6 or a mixed gas of a silicon-based gas and H 2 is suitably used.
  • As a dopant addition gas of the first conductivity type semiconductor material film 25Z for example, hydrogen-diluted B 2 H 6 is suitably used.
  • a slight amount of impurities such as oxygen or carbon may be added.
  • a gas such as CO 2 or CH 4 is introduced in the CVD film formation. According to the film formation using the plasma CVD method, the film quality can be controlled relatively easily depending on the film forming conditions, so that the adjustment of the etchant resistance and the refractive index becomes easy.
  • a photoresist 91Z is formed on the first conductive semiconductor material film 25Z on the back surface side of the semiconductor substrate 11.
  • the photoresist 91Z may be either positive or negative.
  • the antireflective layer 15 is formed on the bonding layer 13 on the light receiving surface side of the semiconductor substrate 11 (not shown).
  • the method for forming the antireflective layer 15 is not particularly limited, but it is preferable to use a plasma CVD method capable of precise film thickness control. According to film formation by the CVD method, film quality control is possible by control of material gas or film formation conditions.
  • the photoresist 91Z is exposed using a photomask (not shown) for forming a pattern of the first conductivity type semiconductor layer, and the first in the first conductivity type semiconductor material film 25Z is exposed. A part of the photoresist 91Z is removed to form a photoresist 91 so that a part of the conductive semiconductor layer is exposed.
  • the first conductive type semiconductor material film 25Z and a part of the bonding layer material film 23Z are etched away to remove the first conductive type semiconductor layer 25 and the bonding layer.
  • Form 23 An acid solution containing hydrofluoric acid is suitably used as the etching solution. The etching solution is appropriately selected and used for each layer.
  • the photoresist 91 is peeled off.
  • a CVD method chemical vapor deposition method
  • a bonding layer material film for example, intrinsic silicon
  • System layer 33Z is laminated.
  • a second conductivity type semiconductor material film for example, an n-type silicon-based layer
  • 35Z is stacked on the bonding layer material film 33Z, that is, the entire back surface side of the semiconductor substrate 11.
  • the method of forming the bonding layer material film 33Z and the second conductivity type semiconductor material film 35Z is not particularly limited, it is preferable to use the plasma CVD method as in the bonding layer material film 23Z and the first conductivity type semiconductor material film 25Z described above. .
  • a dopant addition gas of the second conductivity type semiconductor material film 35Z for example, PH 3 diluted with hydrogen is suitably used. It is preferable to wash the semiconductor substrate 11 before the step of forming the bonding layer material film 33Z and the second conductive type semiconductor material film 35Z, and it is more preferable to wash it with a hydrofluoric acid aqueous solution.
  • the photoresist is used as a mask to partially remove the second conductivity type semiconductor material film 35Z and the bonding layer material film 33Z by etching, as shown in FIG. 6G.
  • the two conductivity type semiconductor layer 35 and the bonding layer 33 are formed.
  • Electrode material film formation process >> Next, as shown in FIG. 6H, a transparent electrode material film 28Z is stacked on the first conductivity type semiconductor layer 25 and the second conductivity type semiconductor layer 35, that is, the entire back surface side of the semiconductor substrate 11.
  • a method of forming the transparent electrode material film 28Z physical vapor deposition (PVD) such as sputtering is used.
  • PVD physical vapor deposition
  • the transparent electrode material film 28Z is formed while being transported in the second direction.
  • the transparent electrode material film 28Z is formed in multiple layers.
  • the film thickness of the first layer 28Za in contact with the first conductive semiconductor layer 25 and the second conductive semiconductor layer 35 is the second or later layer 28Zb
  • the transport speed of the semiconductor substrate 11 is controlled so as to be equal to or less than 1 ⁇ 2 of the film thickness of
  • ⁇ Patterning process >> Next, as in FIGS. 6B to 6E described above, a portion of the transparent electrode material film 28Z is removed by etching using the photoresist as a mask (patterning), and as shown in FIG. 6I, the first conductive type semiconductor layer The transparent electrode layer 28 is formed on the surface 25, and the transparent electrode layer 38 is formed on the second conductivity type semiconductor layer 35. Thus, strip-like transparent electrode layers 28 and transparent electrode layers 38 are formed so as to extend in the Y direction (first direction) and to align in the X direction (second direction) intersecting the Y direction.
  • the metal electrode layer 29 is formed on the transparent electrode layer 28, and the metal electrode layer 39 is formed on the transparent electrode layer 38.
  • a method of forming the metal electrode layers 29 and 39 for example, a screen printing method, a plating method, a wire bonding method, an inkjet method, a spray method, a vacuum evaporation method, a sputtering method, or the like is used.
  • a screen printing method using Ag paste and a plating method using copper plating are preferable.
  • the back electrode type solar cell 1 of the present embodiment is completed by the above steps.
  • the physical vapor deposition method is applied to the back electrode type solar cell 1 using the semiconductor substrate 11 having the concavo-convex structure (texture structure) on the back side.
  • the transport direction of the semiconductor substrate 11 is the X direction (the second direction, the cross direction with respect to the electrode layer).
  • the residue 28p of the electrode material continues in the Y direction (first direction), does not continue in the X direction (second direction), and does not bridge the transparent electrode layers 28 and 38. Therefore, the increase in the leak current between the transparent electrode layers 28 and 38 is suppressed, and the decrease in the curvilinear factor is suppressed.
  • the particles of the electrode material or the buffer gas are the semiconductor substrate 11, the bonding layers 23 and 33, and the conductive semiconductor layer 25, It collides with 35, causing damage to these layers. Therefore, the carrier lifetime decreases and the curvilinear factor decreases.
  • the method of manufacturing a solar cell of the present embodiment when the first layer is formed to form the electrode material film in multiple layers, particles of the electrode material or buffer gas form the semiconductor substrate 11 and the bonding layer.
  • the time of collision with the semiconductor layers 23 and 33 and the conductive semiconductor layers 25 and 35 can be shortened, and the damage to the film formation by the physical vapor deposition method of the second and subsequent layers can be alleviated by the first layer. Therefore, the decrease in carrier lifetime is suppressed, and the decrease in curve factor is further suppressed.
  • the residue (microcrystal grain) 28p of the electrode material exists between the transparent electrode layers 28 and 38, the first conductive semiconductor layer 25 and the second conductive semiconductor layer 35 are protected, and various processes are performed. It is expected that the reduction of the carrier lifetime in this case will be suppressed, and the reliability such as heat and humidity resistance will be improved.
  • this invention can be variously deformed without being limited to above-described this embodiment.
  • the heterojunction solar cell and the manufacturing method thereof are exemplified, but the electrode forming method of the features of the present invention is not limited to the heterojunction solar cell, and homojunction
  • the present invention is applied to various solar cells such as solar cells of the type and a method of manufacturing the same.
  • the electrode layer comprised from the transparent electrode layer and the metal electrode layer was illustrated in this embodiment, the electrode layer may be a single layer structure of a transparent electrode layer or a metal electrode layer.
  • the present invention is also applied to the case of forming a metal electrode layer of a single layer structure using physical vapor deposition. The electrode formation method of the feature of can be applied.
  • Example 1 ⁇ Fabrication of solar cell>
  • the back electrode type solar cell 1 shown in FIGS. 2 and 3 was manufactured by the steps shown in FIGS. 6A to 6J.
  • etching was most advanced on the surface of the substrate, and the pyramid type with the (111) plane exposed. It was confirmed that the texture structure (concave and convex structure) of was formed.
  • the arithmetic mean roughness of the surface of the substrate was 2100 nm, and the thickness of the substrate was 160 nm. The thickness of the substrate was determined by measuring the distance between the projections on the front and back of the substrate.
  • the substrate after etching was introduced into a CVD apparatus, and intrinsic amorphous silicon was deposited to a thickness of 10 nm as the bonding layer 13 on the light receiving surface side of the semiconductor substrate 11.
  • the film forming conditions of intrinsic amorphous silicon were a substrate temperature of 180 ° C., a pressure of 130 Pa, a SiH 4 / H 2 flow ratio of 2/10, and an input power density of 0.03 W / cm 2 .
  • the film thickness of the thin film in the present embodiment is to measure the film thickness of the thin film formed under the same conditions on a silicon substrate by spectroscopic ellipsometry (trade name: M2000, manufactured by J. A. Woolam). It is the value calculated from the film-forming speed calculated
  • intrinsic amorphous silicon was deposited to a thickness of 5 nm as a bonding layer material film 23Z on the back surface side of the semiconductor substrate 11 by the CVD method.
  • p-type amorphous silicon was deposited to a thickness of 10 nm as a first conductivity type semiconductor material film 25Z on the bonding layer material film 23Z.
  • the film forming conditions for the intrinsic amorphous silicon were the same as those for the light receiving surface side.
  • the film forming conditions for p-type amorphous silicon are: substrate temperature 190 ° C., pressure 130 Pa, SiH 4 / H 2 / B 2 H 6 flow ratio 1/10/3, input power density 0.04 W / cm 2 there were.
  • the B 2 H 6 gas flow rate mentioned above is a flow rate of a dilution gas in which the B 2 H 6 concentration is diluted to 5000 ppm by H 2 .
  • a photoresist 91Z is formed so as to substantially cover the first conductivity type semiconductor material film 25Z formed in this manner, and a portion of the photoresist 91Z is exposed to ultraviolet light using a photomask, and a KOH aqueous solution is used. After development, a part of the photoresist 91Z was removed to form a photoresist 91, and a part of the first conductive type semiconductor material film 25Z was exposed.
  • the photoresist 91 As a mask, the first conductivity type semiconductor material film 25Z and the bonding layer material film 23Z are etched with a mixed acid of HF and HNO 3 so that the back surface of the semiconductor substrate 11 is exposed. The layer 25 and the bonding layer 23 were formed. Thereafter, the photoresist 91 was peeled off and removed using a mixed organic solvent of ethanol, acetone and isopropyl alcohol.
  • the substrate contaminated by etching was washed with an aqueous solution of HF and introduced into a CVD apparatus to form an intrinsic amorphous silicon film having a thickness of 5 nm as a bonding layer material film 33Z on the entire back surface.
  • the film forming conditions of intrinsic amorphous silicon were a substrate temperature of 180 ° C., a pressure of 130 Pa, a SiH 4 / H 2 flow ratio of 2/10, and an input power density of 0.03 W / cm 2 .
  • n-type amorphous silicon was deposited to a thickness of 10 nm as a second conductivity type semiconductor material film 35Z on the bonding layer material film 33Z.
  • the film forming conditions for n-type amorphous silicon were a substrate temperature of 180 ° C., a pressure of 60 Pa, a SiH 4 / PH 3 flow ratio of 1/2, and an input power density of 0.02 W / cm 2 .
  • the PH 3 gas flow rate mentioned above is a flow rate of a dilution gas in which the PH 3 concentration is diluted to 5000 ppm with H 2 .
  • a photoresist is formed to substantially cover the formed second conductivity type semiconductor material film 35Z, similarly to patterning on the first conductivity type semiconductor material film 25Z and the bonding layer material film 23Z. After exposing a part of the photoresist to ultraviolet light using a photomask, the photoresist was developed with an aqueous solution of KOH, and a part of the photoresist was removed to form a patterned photoresist.
  • the second conductive type semiconductor material film 35Z and the bonding layer material film 33Z on the first conductive type semiconductor layer 25 are removed by etching using a KOH aqueous solution using this photoresist, and the first conductive type semiconductor layer 25 is formed.
  • the second conductivity type semiconductor layer 35 and the bonding layer 33 were formed to expose the surface.
  • indium tin oxide (ITO, refractive index: 1.9) is applied substantially over the entire back surface on which the first conductivity type semiconductor layer 25 and the second conductivity type semiconductor layer 35 are formed by physical vapor deposition.
  • the transport direction of the substrate 11 is transported in a direction perpendicular (crossed) to the strip-like transparent electrode layers 28 and 38 scheduled to be formed by the etching method described later, and the film is formed twice in 10 nm and 70 nm film thickness.
  • the transparent electrode material film 28Z was formed.
  • the ITO film forming conditions were as follows: using 10% by mass of tin added to indium oxide as a target, the substrate temperature was at room temperature, and a power density of 0.5 W / cm 2 was applied in an argon atmosphere with a pressure of 0.3 Pa Then, it was formed as an electrode material film.
  • part of the transparent electrode material film 28Z was removed by etching using hydrochloric acid, and separated as a transparent electrode layer 28 and a transparent electrode layer 38.
  • the transparent electrode layer 28 and the transparent electrode layer 38 were formed a metal electrode layer 29 and a metal electrode layer 39.
  • the transparent electrode layer 28 and the metal electrode layer 29 constitute a first electrode layer 27, and the transparent electrode layer 38 and the metal electrode layer 39 constitute a second electrode layer 37.
  • the residue (fine crystal grains) of the electrode material is a strip-shaped transparent electrode layer 28 between the transparent electrode layers 28 and 38. , 38, and it was confirmed that the transparent electrode layers 28, 38 were not crosslinked.
  • Example 2 A solar cell 1 was manufactured in the same manner as Example 1, except that the transparent electrode material film 28Z was formed to a film thickness of 80 nm at one time in the manufacturing process of the solar cell 1. When the produced solar cell 1 was observed at a magnification of 80000 times by a scanning electron microscope, it was confirmed that the residue (fine crystal grains) of the electrode material was not crosslinked between the transparent electrode layers 28 and 38.
  • Example 1 of the process of manufacturing a solar cell except that the transport direction of the substrate 11 at the time of film formation of the transparent electrode material film 28 Z was transported in a direction parallel to the strip-like transparent electrode layers 28 and 38 to be formed by etching.
  • a solar cell was produced in the same manner as in. The produced solar cell was observed at a magnification of 80000 times with a scanning electron microscope, and it was confirmed that the residue (fine crystal grains) of the electrode material was crosslinked between the transparent electrode layers 28 and 38.
  • Comparative example 2 A solar cell was manufactured in the same manner as in Comparative Example 1 except that the transparent electrode material film 28Z was formed to a film thickness of 80 nm at one time in the manufacturing process of the solar cell. The produced solar cell was observed at a magnification of 80000 times with a scanning electron microscope, and it was confirmed that the residue (fine crystal grains) of the electrode material was crosslinked between the transparent electrode layers 28 and 38.
  • the open circuit voltage Voc As photoelectric conversion characteristics of the solar cells of Examples 1 and 2 and Comparative Examples 1 and 2 manufactured as described above, the open circuit voltage Voc, the short circuit current Isc, the leak current Ileak, and the curvilinear factor FF were measured. The results are shown in Table 1. In Table 1, the results of Example 1 and Comparative Examples 1 and 2 are shown in relative ratios when the results of Voc, Isc, Ileak, and FF of Example 2 are 1.00. For Ileak, the results of the ratio of the current I (-2 V) to Isc (I (-2 V) / I sc) at -2 V are shown.
  • Example 2 with respect to Comparative Example 2, the increase in Ileak was suppressed and the decrease in FF was suppressed. This is thought to be mainly due to suppression of leakage current caused by crosslinking of the residue (fine crystal grains) of the electrode material between the transparent electrode layers 28 and 38, and output loss due to a decrease in shunt resistance.
  • Example 1 in which the transparent electrode material film 28Z was formed twice in film thicknesses of 10 nm and 70 nm, The decrease in Similarly, in Comparative Example 1 relative to Comparative Example 2, the decrease in FF was suppressed. This is considered to be mainly due to suppression of reduction in carrier lifetime due to formation of the transparent electrode material film 28Z in two layers.
  • the film formation of the transparent electrode material film 28Z is divided into two layers to form a film, thereby suppressing a decrease in carrier lifetime due to film formation damage in plasma by physical vapor deposition, and a decrease in curvilinear factor It turned out that it can suppress.

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Electromagnetism (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Life Sciences & Earth Sciences (AREA)
  • Sustainable Development (AREA)
  • Sustainable Energy (AREA)
  • Manufacturing & Machinery (AREA)
  • Photovoltaic Devices (AREA)

Abstract

電極層間のリーク電流の増加を抑制し、曲線因子の低下を抑制する太陽電池の製造方法を提供する。太陽電池の製造方法は、裏面側に凹凸構造を有する半導体基板１１と、半導体基板１１の裏面側に積層された第１導電型半導体層２５および第１電極層２７と、第２導電型半導体層３５および第２電極層３７とを備える裏面電極型の太陽電池１の製造方法であって、第１導電型半導体層２５および第２導電型半導体層３５上に、物理気相成長法を用いて、電極材料膜を形成する電極材料膜形成工程と、電極材料膜の一部を除去するパターニングを行い、Ｙ方向に延在すると共にＹ方向と交差するＸ方向に並ぶように帯状の第１電極層２７および第２電極層３７を形成するパターニング工程とを含み、電極材料膜形成工程では、半導体基板１１をＸ方向に搬送しながら、電極材料膜を形成する。

Description

太陽電池の製造方法、太陽電池および太陽電池モジュール
　本発明は、裏面電極型（バックコンタクト型）の太陽電池の製造方法、太陽電池、およびその太陽電池を備えた太陽電池モジュールに関する。
　半導体基板を用いた太陽電池として、受光面側および裏面側の両面に電極が形成された両面電極型の太陽電池と、裏面側のみに電極が形成された裏面電極型の太陽電池とがある。両面電極型の太陽電池では、受光面側に電極が形成されるため、この電極により太陽光が遮蔽されてしまう。一方、裏面電極型の太陽電池では、受光面側に電極が形成されないため、両面電極型の太陽電池と比較して太陽光の受光率が高い。特許文献１には、裏面電極型の太陽電池が開示されている。
　特許文献１に記載の太陽電池は、光電変換層として機能する半導体基板と、半導体基板の裏面側の一部に順に積層された第１導電型半導体層および第１電極層と、半導体基板の裏面側の他の一部に順に積層された第２導電型半導体層および第２電極層とを備える。この太陽電池では、入射光の反射を低減し、半導体基板における光閉じ込め効果を向上するために、半導体基板の受光面側に、テクスチャ構造と呼ばれるピラミッド型の微細な凹凸構造を有する。また、この太陽電池では、半導体基板に吸収されず通過してしまった光の回収効率を高めるために、半導体基板の裏面側（電極形成面側）に同様の凹凸構造（テクスチャ構造）を有する。
国際公開第２０１６／１１４３７１号
　このような太陽電池では、第１電極層および第２電極層の形成方法として、例えばスパッタリング法等の物理気相成長法（ＰＶＤ）が用いられる。具体的には、半導体基板の裏面側に積層された第１導電型半導体層および第２導電型半導体層上に、物理気相成長法を用いて、電極材料膜を形成し（電極材料膜形成工程）、その後、フォトリソグラフィー法等を用いて、電極材料膜の一部を除去するパターニングを行い、互いに分離した第１電極層および第２電極層を形成する（パターニング工程）。
　このように、裏面側に凹凸構造（テクスチャ構造）を有する半導体基板を用いた裏面電極型の太陽電池において、物理気相成長法を用いて第１電極層および第２電極層を形成すると、第１電極層と第２電極層との間のリーク電流が増加し、曲線因子が低下してしまうことがある。
　本発明は、電極層間のリーク電流の増加を抑制し、曲線因子の低下を抑制する太陽電池の製造方法、太陽電池、およびその太陽電池を備えた太陽電池モジュールを提供することを目的とする。
　本発明に係る太陽電池の製造方法は、２つの主面のうちの少なくとも一方面側に凹凸構造を有する半導体基板と、半導体基板の一方面側の一部に順に積層された第１導電型半導体層および第１電極層と、半導体基板の一方面側の他の一部に順に積層された第２導電型半導体層および第２電極層とを備える裏面電極型の太陽電池の製造方法であって、半導体基板の一方面側に積層された第１導電型半導体層および第２導電型半導体層上に、物理気相成長法を用いて、電極材料膜を少なくとも１層形成する電極材料膜形成工程と、電極材料膜の一部を除去するパターニングを行い、第１方向に延在すると共に第１方向と交差する第２方向に並ぶように帯状の第１電極層および第２電極層を形成するパターニング工程とを含み、電極材料膜形成工程では、第１導電型半導体層および第２導電型半導体層が積層された半導体基板を第２方向に搬送しながら、電極材料膜を形成する。
　本発明に係る太陽電池は、２つの主面のうちの少なくとも一方面側に凹凸構造を有する半導体基板と、半導体基板の一方面側の一部に順に積層された第１導電型半導体層および第１電極層と、半導体基板の一方面側の他の一部に順に積層された第２導電型半導体層および第２電極層とを備える裏面電極型の太陽電池であって、第１電極層および第２電極層は、第１方向に延在する帯状をなし、第１方向に交差する第２方向に並んでおり、隣り合う第１電極層と第２電極層との間には、第１電極層および第２電極層の電極材料の残渣が存在し、残渣の一部は、半導体基板の凸部の一部を反映した形状で、かつ、第１方向に連なっている。
　本発明に係る太陽電池モジュールは、上記した太陽電池を備える。
　本発明によれば、電極層間のリーク電流の増加を抑制し、曲線因子の低下を抑制する太陽電池およびその太陽電池を備えた太陽電池モジュールが製造される。
本実施形態に係る太陽電池モジュールの一例を示す側面図である。 本実施形態に係る太陽電池を裏面側からみた図である。 図２の太陽電池におけるＩＩＩ－ＩＩＩ線断面図である。 透明電極層間の境界領域を拡大して示す図である。 図４Ａに示す凸部Ａの面Ａ２の一部を更に拡大して示す図である。 本実施形態に係る太陽電池の透明電極層間の境界領域における電極材料の残渣を示す図である。 従来の太陽電池の透明電極層間の境界領域における電極材料の残渣を示す図である。 本実施形態に係る太陽電池の製造方法における第１導電型半導体層形成工程の一部を示す図である。 本実施形態に係る太陽電池の製造方法における第１導電型半導体層形成工程の一部を示す図である。 本実施形態に係る太陽電池の製造方法における第１導電型半導体層形成工程の一部を示す図である。 本実施形態に係る太陽電池の製造方法における第１導電型半導体層形成工程の一部を示す図である。 本実施形態に係る太陽電池の製造方法における第１導電型半導体層形成工程の一部を示す図である。 本実施形態に係る太陽電池の製造方法における第２導電型半導体層形成工程の一部を示す図である。 本実施形態に係る太陽電池の製造方法における第２導電型半導体層形成工程の一部を示す図である。 本実施形態に係る太陽電池の製造方法における電極形成工程の一部を示す図である。 本実施形態に係る太陽電池の製造方法における電極形成工程の一部を示す図である。 本実施形態に係る太陽電池の製造方法における電極形成工程の一部を示す図である。
　以下、添付の図面を参照して本発明の実施形態の一例について説明する。なお、各図面において同一または相当の部分に対しては同一の符号を附すこととする。また、便宜上、ハッチングや部材符号等を省略する場合もあるが、かかる場合、他の図面を参照するものとする。
（太陽電池モジュール）
　図１は、本実施形態に係る太陽電池モジュールの一例を示す側面図である。図１に示すように、太陽電池モジュール１００は、二次元状に配列された複数の太陽電池セル１を備える。
　太陽電池セル１は、配線部材２によって直列および／または並列に接続される。具体的には、配線部材２は、太陽電池セル１の電極におけるバスバー部（後述）に接続される。配線部材２は、例えば、タブ等の公知のインターコネクタである。
　太陽電池セル１および配線部材２は、受光面保護部材３と裏面保護部材４とによって挟み込まれている。受光面保護部材３と裏面保護部材４との間には、液体状または固体状の封止材５が充填されており、これにより、太陽電池セル１および配線部材２は封止される。受光面保護部材３は、例えばガラス基板であり、裏面保護部材４は、ガラス基板、金属板、または金属層と樹脂層とで多層化した複合シートが挙げられる。封止材５は、例えば透明樹脂である。
　以下、太陽電池セル（以下、太陽電池という。）１について詳細に説明する。
（太陽電池）
　図２は、本実施形態に係る太陽電池を裏面側からみた図である。図２に示す太陽電池１は、裏面電極型の太陽電池である。太陽電池１は、２つの主面を備える半導体基板１１を備え、半導体基板１１の主面において第１導電型領域７と第２導電型領域８とを有する。
　第１導電型領域７は、いわゆる櫛型の形状をなし、櫛歯に相当する複数のフィンガー部７ｆと、櫛歯の支持部に相当するバスバー部７ｂとを有する。バスバー部７ｂは、半導体基板１１の一方の辺部に沿ってＸ方向（第２方向）に延在し、フィンガー部７ｆは、バスバー部７ｂから、Ｘ方向に交差するＹ方向（第１方向）に延在する。
　同様に、第２導電型領域８は、いわゆる櫛型の形状であり、櫛歯に相当する複数のフィンガー部８ｆと、櫛歯の支持部に相当するバスバー部８ｂとを有する。バスバー部８ｂは、半導体基板１１の一方の辺部に対向する他方の辺部に沿ってＸ方向（第２方向）に延在し、フィンガー部８ｆは、バスバー部８ｂから、Ｙ方向（第１方向）に延在する。
　フィンガー部７ｆとフィンガー部８ｆとは、Ｙ方向（第１方向）に延在する帯状をなしており、Ｘ方向（第２方向）に交互に並んでいる。
　なお、第１導電型領域７および第２導電型領域８は、ストライプ状に形成されてもよい。
　第１導電型領域７と第２導電型領域８とは、境界領域９を介して分離されている。
　図３は、図２の太陽電池におけるＩＩＩ－ＩＩＩ線断面図である。図３に示すように、太陽電池１は、半導体基板１１の主面のうちの受光する側の一方の主面である受光面側に順に積層された接合層１３と反射防止層１５とを備える。また、太陽電池１は、半導体基板１１の主面のうちの受光面の反対側の他方の主面である裏面側の一部（主に、第１導電型領域７）に順に積層された接合層２３と、第１導電型半導体層２５と、第１電極層２７とを備える。また、太陽電池１は、半導体基板１１の裏面側の他の一部（主に、第２導電型領域８）に順に積層された接合層３３と、第２導電型半導体層３５と、第２電極層３７とを備える。
＜半導体基板＞
　半導体基板１１としては、導電型単結晶シリコン基板、例えばｎ型単結晶シリコン基板またはｐ型単結晶シリコン基板が用いられる。これにより、高い光電変換効率が実現する。
　半導体基板１１は、ｎ型単結晶シリコン基板であると好ましい。これにより、結晶シリコン基板内のキャリア寿命が長くなる。これは、ｐ型単結晶シリコン基板では、光照射によってｐ型ドーパントであるＢ（ホウ素）が影響して再結合中心となるＬＩＤ（Light Induced Degradation）が起こる場合があるが、ｎ型単結晶シリコン基板ではＬＩＤをより抑制するためである。
　半導体基板１１は、裏面側に、テクスチャ構造と呼ばれるピラミッド型の微細な凹凸構造を有する。これにより、半導体基板１１に吸収されず通過してしまった光の回収効率が高まる。
　また、半導体基板１１は、受光面側に、テクスチャ構造と呼ばれるピラミッド型の微細な凹凸構造を有していてもよい。これにより、受光面において入射光の反射が低減し、半導体基板１１における光閉じ込め効果が向上する。
　半導体基板１１の厚さは、５０μｍ以上２５０μｍ以下であると好ましく、６０μｍ以上２３０μｍ以下であるとより好ましく、７０μｍ以上２１０μｍ以下であると更に好ましい。これにより、材料コストが低減する。
　なお、半導体基板１１として、導電型多結晶シリコン基板、例えばｎ型多結晶シリコン基板またはｐ型多結晶シリコン基板を用いてもよい。この場合、より安価に太陽電池が製造される。
＜反射防止層＞
　反射防止層１５は、半導体基板１１の受光面側に接合層１３を介して形成されている。接合層１３は、真性シリコン系層で形成される。
　反射防止層１５としては、屈折率１．５以上２．３以下程度の透光性膜が好適に用いられる。反射防止層１５の材料としては、ＳｉＯ、ＳｉＮ、ＳｉＯＮ、またはそれらの積層物等が好ましい。
　本実施形態では、受光面側に電極が形成されていないため（裏面電極型）、太陽光の受光率が高く、光電変換効率が向上する。
＜第１導電型半導体層および第２導電型半導体層＞
　第１導電型半導体層２５は、半導体基板１１の裏面側の一部（主に、第１導電型領域７）に接合層２３を介して形成されており、第２導電型半導体層３５は、半導体基板１１の裏面側の他の一部（主に、第２導電型領域８）に接合層３３を介して形成されている。これにより、第１導電型半導体層２５および接合層２３と、第２導電型半導体層３５および接合層３３とは、Ｙ方向（第１方向）に延在する帯状をなしており、Ｘ方向（第２方向）に交互に並んでいる。
　第１導電型半導体層２５および接合層２３と、第２導電型半導体層３５および接合層３３とは境界領域９にも延びている。境界領域９において、第２導電型半導体層３５および接合層３３の一部は、第１導電型半導体層２５および接合層２３の一部と重なり合っている。これにより、製造誤差を考慮しても半導体層が形成されない領域が存在することがなく、光電変換効率が高まる。
　第１導電型半導体層２５は、第１導電型シリコン系層、例えばｐ型シリコン系層で形成される。第２導電型半導体層３５は、第１導電型と異なる第２導電型のシリコン系層、例えばｎ型シリコン系層で形成される。なお、第１導電型半導体層２５がｎ型シリコン系層であり、第２導電型半導体層３５がｐ型シリコン系層であってもよい。
　ｐ型シリコン系層およびｎ型シリコン系層は、非晶質シリコン層、または、非晶質シリコンと結晶質シリコンとを含む微結晶シリコン層で形成される。ｐ型シリコン系層のドーパント不純物としては、Ｂ（ホウ素）が好適に用いられ、ｎ型シリコン系層のドーパント不純物としては、Ｐ（リン）が好適に用いられる。
＜接合層＞
　接合層２３，３３は、真性シリコン系層で形成される。接合層２３，３３は、パッシベーション層として機能し、キャリアの再結合を抑制する。
＜第１電極層および第２電極層＞
　第１電極層２７は、第１導電型半導体層２５上に形成されており、第２電極層３７は、第２導電型半導体層３５上に形成されている。これにより、第１電極層２７および第２電極層３７は、Ｙ方向（第１方向）に延在する帯状をなしており、Ｘ方向（第２方向）に交互に並んでいる。
　第１電極層２７は、第１導電型半導体層２５上に順に積層された透明電極層２８と金属電極層２９とを有する。第２電極層３７は、第２導電型半導体層３５上に順に積層された透明電極層３８と金属電極層３９とを有する。
＜＜透明電極層＞＞
　透明電極層２８，３８は、透明導電性材料からなる透明導電層で形成される。透明電極層２８，３８は、多層構造であってもよい。この場合、多層構造のうちの第１導電型半導体層２５および第２導電型半導体層３５に接する１層目の層２８ａ，３８ａの膜厚は、２層目以降の層２８ｂ，３８ｂの膜厚の１／２倍以下であると好ましい。
　透明導電性材料としては、透明導電性金属酸化物、例えば、酸化インジウム、酸化錫、酸化亜鉛、酸化チタンおよびそれらの複合酸化物等が用いられる。これらの中でも、酸化インジウムを主成分とするインジウム系複合酸化物が好ましい。高い導電率と透明性の観点からは、インジウム酸化物が特に好ましい。更に、信頼性またはより高い導電率を確保するため、インジウム酸化物にドーパントを添加すると好ましい。ドーパントとしては、例えば、Ｓｎ、Ｗ、Ｚｎ、Ｔｉ、Ｃｅ、Ｚｒ、Ｍｏ、Ａｌ、Ｇａ、Ｇｅ、Ａｓ、Ｓｉ、またはＳ等が挙げられる。
＜＜金属電極層＞＞
　金属電極層２９，３９は、金属材料で形成される。金属材料としては、例えば、Ｃｕ、Ａｇ、Ａｌおよびこれらの合金が用いられる。
　なお、製造プロセスの簡便化のために、透明電極層２８と透明電極層３８とは同じ材料で形成されてもよいし、金属電極層２９と金属電極層３９とは同じ材料で形成されてもよい。
　ここで、透明電極層２８および透明電極層３８の形成方法としては、例えばスパッタリング法等の物理気相成長法（ＰＶＤ）が用いられる。具体的には、後述するように、物理気相成長法を用いて、半導体基板１１を搬送しながら、半導体基板１１の裏面側に積層された第１導電型半導体層２５および第２導電型半導体層３５上に電極材料膜を形成し（電極材料膜形成工程）、その後、フォトリソグラフィー法等を用いて、電極材料膜の一部をエッチングで除去するパターニングを行い、互いに分離した透明電極層２８，３８を形成する（パターニング工程）。
　このように、裏面側に凹凸構造（テクスチャ構造）を有する半導体基板１１を用いた裏面電極型の太陽電池において、物理気相成長法を用いて透明電極層２８，３８を形成すると、透明電極層２８，３８間のリーク電流が増加し、曲線因子が低下してしまうことがある。
　本願発明者らは、鋭意検討を行い、透明電極層２８，３８間に溶け残る電極材料の残渣が原因であることを見出した。
　図４Ａは、透明電極層２８，３８間の境界領域９を拡大して示す図であり、図４Ｂは、図４Ａに示す凸部Ａの面Ａ２の一部を更に拡大して示す図である。図４Ａおよび図４Ｂには、走査型電子顕微鏡による観察結果が示されている。このように、観察倍率１０００～１０００００倍程度で、透明電極層２８，３８間の境界領域９を観察することによって、電極材料の残渣（微小結晶粒）の形成状態を確認できる。更に、透明電極層２８，３８間の境界領域９における電極材料の残渣（微小結晶粒）の被覆率、および、その大きさも確認できる。
　なお、電極層の膜厚が１～２０ｎｍと非常に薄い場合には、例えば透過型電子顕微鏡を用いればよい。この場合、観察倍率１０万～１００万倍程度で、透明電極層２８，３８間の境界領域９を含む断面を観察することによって、電極材料の残渣（微小結晶粒）の形成状態を確認できる。
　図４Ａでは、物理気相成長法を用いた電極材料膜形成時の半導体基板１１の搬送方向がＢ１で示され、搬送方向Ｂ１に交差する方向がＢ２で示される。
　図４Ａおよび図４Ｂに示すように、四角錐形状（ピラミッド型）の凸部Ａにおける搬送方向Ｂ１側の面Ａ１（すなわち、先にプラズマに曝され、ＰＶＤダメージが多い面）では、溶け残った電極材料の残渣（白く見える微小結晶粒）が少ない。一方、凸部Ａにおける搬送方向Ｂ１と反対側の面Ａ２（すなわち、後にプラズマに曝される面）では、溶け残った電極材料の残渣が多く、凸部Ａの面Ａ２側の一部を反映した形状（正面視において三角形状）で残渣が溶け残り、これらの残渣は搬送方向Ｂ１に交差する方向Ｂ２に連なっている。
　これは、物理気相成長法による電極材料膜の形成において、電極材料膜中にエッチング液耐性が高い微小結晶粒が生成され、微小結晶粒がその後の電極材料膜のエッチング工程中に残渣として溶け残ったと考えられる。
　そのため、物理気相成長法における半導体基板１１の搬送方向がＹ方向（第１方向、帯状の電極層に対して平行方向）である場合、図５Ｂに示すように、電極材料の残渣２８ｐがＸ方向（第２方向）に連なり、透明電極層２８，３８間を架橋する。そのため、透明電極層２８，３８間のリーク電流が増加し、曲線因子（ＦＦ）が低下してしまう。
　なお、電極材料の残渣（微小結晶粒）を無くすには、エッチング処理時間を延ばすか、またはエッチング液の温度を上げることが考えられる。しかしながら、このようにすると、電極材料膜のパターニングの際のレジストパターン直下のアンダーエッチングで所望形状よりも小型な透明電極層になったり、残渣の残っていない領域の半導体層へのエッチング溶液の過度の浸漬に起因する半導体層のダメージが生じたりする。すると、透明電極層の直列抵抗の増加、または、半導体基板におけるキャリアのライフライム低下に起因する曲線因子の低下が生じるため好ましくない。
　そこで、本実施形態の太陽電池の製造方法では、物理気相成長法における半導体基板１１の搬送方向をＸ方向（第２方向、電極層に対して交差方向）にする。
　これにより、図５Ａに示すように、電極材料の残渣２８ｐがＹ方向（第１方向）に連なり、Ｘ方向（第２方向）には連ならず、透明電極層２８，３８間を架橋しない。そのため、透明電極層２８，３８の間のリーク電流の増加が抑制され、曲線因子（ＦＦ）の低下が抑制される。
＜＜電極材料の残渣＞＞
　以上より、本実施形態の太陽電池１では、図５Ａおよび図４Ａに示すように、隣り合う第１電極層２７と第２電極層３７との間（境界領域９）には、透明電極層２８，３８の電極材料の残渣（微小結晶粒）２８ｐが存在する。残渣２８ｐの一部は、半導体基板１１の四角錐形状（ピラミッド型）の凸部Ａの面Ａ２の一部を反映した形状（正面視において三角形状）で、かつ、Ｙ方向（第１方向、電極層に対して平行方向）に連なっている。なお、残渣２８ｐは、Ｘ方向（第２方向、電極層に対して交差方向）に連なっていない。
＜太陽電池の製造方法＞
　次に、図６Ａ～図６Ｊを参照して、本実施形態に係る太陽電池の製造方法について説明する。図６Ａ～図６Ｅは、本実施形態に係る太陽電池の製造方法における第１導電型半導体層形成工程を示す図であり、図６Ｆおよび図６Ｇは、本実施形態に係る太陽電池の製造方法における第２導電型半導体層形成工程を示す図であり、図６Ｈ～図６Ｊは、本実施形態に係る太陽電池の製造方法における電極形成工程を示す図である。
＜第１導電型半導体層形成工程＞
　まず、図６Ａに示すように、少なくとも裏面側に凹凸構造を有する半導体基板（例えば、ｎ型単結晶シリコン基板）１１の裏面側の全面に接合層材料膜（例えば、真性シリコン系層）２３Ｚを積層する。本実施形態では、このとき、半導体基板１１の受光面側の全面に、接合層（例えば、真性シリコン系層）１３を積層する（図示省略）。
　その後、接合層材料膜２３Ｚ上に、すなわち半導体基板１１の裏面側の全面に、第１導電型半導体材料膜（例えば、ｐ型シリコン系層）２５Ｚを積層する。
　接合層材料膜２３Ｚ、第１導電型半導体材料膜２５Ｚ、および接合層１３の形成方法は特に限定されないが、プラズマＣＶＤ法を用いると好ましい。プラズマＣＶＤ法による製膜条件としては、例えば、基板温度１００～３００℃、圧力２０～２６００Ｐａ、高周波パワー密度０．００４～０．８Ｗ／ｃｍ２が好適に用いられる。材料ガスとしては、例えばＳｉＨ４、Ｓｉ２Ｈ６等のシリコン含有ガス、またはシリコン系ガスとＨ２との混合ガスが好適に用いられる。
　第１導電型半導体材料膜２５Ｚのドーパント添加ガスとしては、例えば、水素希釈されたＢ２Ｈ６が好適に用いられる。
　また、光の透過性を向上させるために、例えば、酸素または炭素といった不純物を微量添加してもよい。その場合、例えば、ＣＯ２またはＣＨ４といったガスをＣＶＤ製膜の際に導入する。
　プラズマＣＶＤ法を用いた製膜によれば、製膜条件によって比較的容易に膜質を制御できることから、耐エッチャント性や屈折率の調整が容易となる。
　次に、図６Ｂに示すように、半導体基板１１の裏面側の第１導電型半導体材料膜２５Ｚ上にフォトレジスト９１Ｚを形成する。フォトレジスト９１Ｚとしては、ポジ型およびネガ型のいずれであってもよい。なお、材料の入手の容易さおよびパターニング精度の高さから、ポジ型のフォトレジストを用いると好ましい。以下では、ポジ型のフォトレジストを用いた場合について説明する。
　本実施形態では、このとき、半導体基板１１の受光面側の接合層１３上に反射防止層１５を形成する（図示省略）。反射防止層１５の形成方法は特に限定されないが、精密な膜厚制御が可能なプラズマＣＶＤ法を用いると好ましい。ＣＶＤ法による製膜によれば、材料ガスまたは製膜条件のコントロールで膜質制御が可能である。
　次に、図６Ｃに示すように、第１導電型半導体層のパターン形成用のフォトマスク（図示せず。）を用いてフォトレジスト９１Ｚを露光し、第１導電型半導体材料膜２５Ｚにおける第１導電型半導体層の一部が露出するようにフォトレジスト９１Ｚの一部を除去してフォトレジスト９１を形成する。
　次に、図６Ｄに示すように、フォトレジスト９１をマスクとして、第１導電型半導体材料膜２５Ｚおよび接合層材料膜２３Ｚの一部をエッチングにより除去し、第１導電型半導体層２５および接合層２３を形成する。エッチング液としては、フッ酸を含む酸系の溶液が好適に用いられる。エッチング液は、各層毎に適合したものを適宜選択して用いられる。
　次に、図６Ｅに示すように、フォトレジスト９１を剥離する。
　以上の第１導電型半導体層形成工程では、フォトリソグラフィー技術を用いたエッチング法を採用したが、マスクを利用したＣＶＤ法（化学気相堆積法）が採用されてもよい。
＜第２導電型半導体層形成工程＞
　次に、図６Ｆに示すように、半導体基板１１の裏面側の露出部分および第１導電型半導体層２５上に、すなわち半導体基板１１の裏面側の全面に、接合層材料膜（例えば、真性シリコン系層）３３Ｚを積層する。
　その後、接合層材料膜３３Ｚ上に、すなわち半導体基板１１の裏面側の全面に、第２導電型半導体材料膜（例えば、ｎ型シリコン系層）３５Ｚを積層する。
　接合層材料膜３３Ｚおよび第２導電型半導体材料膜３５Ｚの形成方法は特に限定されないが、上述した接合層材料膜２３Ｚおよび第１導電型半導体材料膜２５Ｚと同様に、プラズマＣＶＤ法を用いると好ましい。第２導電型半導体材料膜３５Ｚのドーパント添加ガスとしては、例えば、水素希釈されたＰＨ３が好適に用いられる。
　なお、接合層材料膜３３Ｚおよび第２導電型半導体材料膜３５Ｚの形成工程の前に、半導体基板１１の洗浄を行うことが好ましく、フッ酸水溶液による洗浄を行うことがより好ましい。
　次に、上述した図６Ｂ～図６Ｅと同様に、フォトレジストをマスクとして、第２導電型半導体材料膜３５Ｚおよび接合層材料膜３３Ｚの一部をエッチングにより除去し、図６Ｇに示すように第２導電型半導体層３５および接合層３３を形成する。
＜電極層形成工程＞
＜＜電極材料膜形成工程＞＞
　次に、図６Ｈに示すように、第１導電型半導体層２５および第２導電型半導体層３５上に、すなわち半導体基板１１の裏面側の全面に、透明電極材料膜２８Ｚを積層する。透明電極材料膜２８Ｚの形成方法としては、スパッタリング法等の物理気相成長法（ＰＶＤ）が用いられる。その際、半導体基板１１を、後述するパターニング工程で形成予定のＹ方向（第１方向）に延在する帯状の第１導電型半導体層２５および第２導電型半導体層３５と交差するＸ方向（第２方向）に搬送しながら、透明電極材料膜２８Ｚを形成する。
　また、半導体基板１１の搬送を繰り返すことにより、透明電極材料膜２８Ｚを多層に形成する。このとき、例えば、透明電極材料膜２８Ｚの多層のうちの第１導電型半導体層２５および第２導電型半導体層３５に接する１層目の層２８Ｚａの膜厚が、２層目以降の層２８Ｚｂの膜厚の１／２倍以下となるように、半導体基板１１の搬送速度を制御する。
＜＜パターニング工程＞＞
　次に、上述した図６Ｂ～図６Ｅと同様に、フォトレジストをマスクとして、透明電極材料膜２８Ｚの一部をエッチングにより除去し（パターニング）、図６Ｉに示すように、第１導電型半導体層２５上に透明電極層２８を形成し、第２導電型半導体層３５上に透明電極層３８を形成する。これにより、Ｙ方向（第１方向）に延在すると共に、Ｙ方向と交差するＸ方向（第２方向）に並ぶように、帯状の透明電極層２８および透明電極層３８を形成する。
　上述したパターニング工程後、図６Ｊに示すように、透明電極層２８上に金属電極層２９を形成し、透明電極層３８の上に金属電極層３９を形成する。
　金属電極層２９，３９の形成方法としては、例えば、スクリーン印刷法、メッキ法、導線接着法、インクジェット法、スプレー法、真空蒸着法、スパッタリング法等が用いられる。特に、Ａｇペーストを用いたスクリーン印刷法、銅メッキを用いたメッキ法が好ましい。
　以上の工程により、本実施形態の裏面電極型の太陽電池１が完成する。
　以上説明したように、本実施形態の太陽電池の製造方法によれば、裏面側に凹凸構造（テクスチャ構造）を有する半導体基板１１を用いた裏面電極型の太陽電池１において、物理気相成長法を用いて透明電極層２８，３８の電極材料を形成する際に、半導体基板１１の搬送方向をＸ方向（第２方向、電極層に対して交差方向）にする。
　これにより、図５Ａに示すように、電極材料の残渣２８ｐがＹ方向（第１方向）に連なり、Ｘ方向（第２方向）には連ならず、透明電極層２８，３８間を架橋しない。そのため、透明電極層２８，３８の間のリーク電流の増加が抑制され、曲線因子の低下が抑制される。
　ところで、物理気相成長法を用いた電極形成方法では、プラズマを用いた製膜手法であるため、電極材料または緩衝ガスの粒子が半導体基板１１、接合層２３，３３および導電型半導体層２５，３５に衝突し、これらの層にダメージが生じる。そのため、キャリアライフタイムが低下し、曲線因子が低下する。
　この点に関し、本実施形態の太陽電池の製造方法によれば、電極材料膜を多層に形成するため、１層目を形成する際に、電極材料または緩衝ガスの粒子が半導体基板１１、接合層２３，３３および導電型半導体層２５，３５に衝突する時間を短縮でき、また、２層目以降の物理気相成長法による製膜ダメージが１層目により緩和される。そのため、キャリアライフタイムの低下が抑制され、曲線因子の低下がより抑制される。
　なお、透明電極層２８，３８間には電極材料の残渣（微小結晶粒）２８ｐが存在しているため、第１導電型半導体層２５および第２導電型半導体層３５が保護され、各種工程時におけるキャリアライフタイムの低下が抑制され、耐湿熱性等の信頼性が向上することが予想される。
　以上、本発明の実施形態について説明したが、本発明は上記した本実施形態に限定されることなく種々の変形が可能である。例えば、本実施形態では、図３に示すようにヘテロ接合型の太陽電池およびその製造方法を例示したが、本発明の特徴の電極形成方法は、ヘテロ接合型の太陽電池に限らず、ホモ接合型の太陽電池等の種々の太陽電池およびその製造方法に適用される。
　また、本実施形態では、透明電極層と金属電極層とから構成される電極層を例示したが、電極層は透明電極層または金属電極層の単層構造であってもよい。例えば、裏面側に凹凸構造（テクスチャ構造）を有する半導体基板を用いた裏面電極型の太陽電池において、物理気相成長法を用いて単層構造の金属電極層を形成する場合にも、本発明の特徴の電極形成方法を適用できる。
　以下、実施例に基づいて本発明を詳細に説明する。但し、下記実施例は、本発明を制限するものではない。
　（実施例１）
　＜太陽電池の作製＞
　下記のとおり、図２および図３に示す裏面電極型の太陽電池１を、図６Ａ～図６Ｊに示す工程により作製した。
　先ず、半導体基板１１として入射面方位が（１００）であるｎ型単結晶シリコン基板を準備し、この基板をアセトン中で洗浄した後、２質量％のフッ酸水溶液に５分間浸漬し、表面の酸化シリコン膜を除去した後、超純水による洗浄を２回行った。この基板を、７５℃に保持された５質量％ＫＯＨ／１５質量％イソプロピルアルコールの混合水溶液に１５分間浸漬し、基板の表面をエッチングすることで、基板の表面にテクスチャ構造（凹凸構造）を形成した。その後、２質量％のフッ酸水溶液に５分間浸漬し、超純水による洗浄を２回行い、常温で乾燥させた。この段階で、パシフィックナノテクノロジー社製の原子間力顕微鏡（ＡＦＭ）により、半導体基板の表面観察を行ったところ、基板の表面はエッチングが最も進行しており、（１１１）面が露出したピラミッド型のテクスチャ構造（凹凸構造）が形成されていることを確認した。上記基板の表面の算術平均粗さは２１００ｎｍであり、上記基板の厚さは１６０ｎｍであった。上記基板の厚さは、基板の表裏の凸部間の距離を測定することで求めた。
　次に、エッチング後の基板をＣＶＤ装置へ導入し、半導体基板１１の受光面側に接合層１３として真性非晶質シリコンを１０ｎｍの膜厚で製膜した。真性非晶質シリコンの製膜条件は、基板温度１８０℃、圧力１３０Ｐａ、ＳｉＨ４／Ｈ２流量比２／１０、投入パワー密度０．０３Ｗ／ｃｍ２であった。本実施例における薄膜の膜厚は、シリコン基板上に同条件にて製膜された薄膜の膜厚を、分光エリプソメトリー（商品名：Ｍ２０００、ジェー・エー・ウーラム社製）にて測定することにより求められた製膜速度から算出された値である。
　同様にしてＣＶＤ法により、半導体基板１１の裏面側に接合層材料膜２３Ｚとして真性非晶質シリコンを５ｎｍの膜厚で製膜した。次に、接合層材料膜２３Ｚの上に第１導電型半導体材料膜２５Ｚとして、ｐ型非晶質シリコンを１０ｎｍの膜厚で製膜した。真性非晶質シリコンの製膜条件は、受光面側のそれと同じ条件とした。また、ｐ型非晶質シリコンの製膜条件は、基板温度１９０℃、圧力１３０Ｐａ、ＳｉＨ４／Ｈ２／Ｂ２Ｈ６流量比１／１０／３、投入パワー密度０．０４Ｗ／ｃｍ２であった。上記でいうＢ２Ｈ６ガス流量は、Ｈ２によりＢ２Ｈ６濃度が５０００ｐｐｍまで希釈された希釈ガスの流量である。
　このようにして形成された第１導電型半導体材料膜２５Ｚを実質的に覆うようにフォトレジスト９１Ｚを形成し、フォトマスクを用いてフォトレジスト９１Ｚの一部を紫外光によって露光し、ＫＯＨ水溶液によって現像し、フォトレジスト９１Ｚの一部を除去してフォトレジスト９１を形成し、第１導電型半導体材料膜２５Ｚの一部を露出させた。
　次に、フォトレジスト９１をマスクとして、第１導電型半導体材料膜２５Ｚおよび接合層材料膜２３ＺをＨＦおよびＨＮＯ３の混酸によってエッチングし、半導体基板１１の裏面を露出させるように第１導電型半導体層２５および接合層２３を形成した。その後、エタノール、アセトンおよびイソプロピルアルコールの混合有機溶剤を用いてフォトレジスト９１を剥離して除去した。
　次に、エッチングにより汚染された基板をＨＦ水溶液で洗浄し、ＣＶＤ装置へ導入して、裏面の全面に、接合層材料膜３３Ｚとして真性非晶質シリコンを５ｎｍの膜厚で製膜した。真性非晶質シリコンの製膜条件は、基板温度１８０℃、圧力１３０Ｐａ、ＳｉＨ４／Ｈ２流量比２／１０、投入パワー密度０．０３Ｗ／ｃｍ２であった。
　続いて、接合層材料膜３３Ｚの上に第２導電型半導体材料膜３５Ｚとしてｎ型非晶質シリコンを１０ｎｍの膜厚で製膜した。ｎ型非晶質シリコンの製膜条件は、基板温度１８０℃、圧力６０Ｐａ、ＳｉＨ４／ＰＨ３流量比１／２、投入パワー密度０．０２Ｗ／ｃｍ２であった。上記でいうＰＨ３ガス流量は、Ｈ２によりＰＨ３濃度が５０００ｐｐｍまで希釈された希釈ガスの流量である。
　さらに、第１導電型半導体材料膜２５Ｚおよび接合層材料膜２３Ｚに対してパターニングしたのと同様に、形成された第２導電型半導体材料膜３５Ｚを実質的に覆うようにフォトレジストを形成し、フォトマスクを用いてフォトレジストの一部を紫外光によって露光した後、ＫＯＨ水溶液によって現像し、フォトレジストの一部を除去してパターン化されたフォトレジストを形成した。
　そして、このフォトレジストを用いて、第１導電型半導体層２５の上の第２導電型半導体材料膜３５Ｚおよび接合層材料膜３３ＺをＫＯＨ水溶液によってエッチングによって除去し、第１導電型半導体層２５の表面を露出させるように第２導電型半導体層３５および接合層３３を形成した。次に、第１導電型半導体層２５および第２導電型半導体層３５が形成された裏面の略全面に、酸化インジウム錫（ＩＴＯ、屈折率：１．９）を、物理気相成長法により、基板１１の搬送方向を後述のエッチング法で形成予定の帯状の透明電極層２８，３８に垂直（交差）な方向に搬送させ、膜厚１０ｎｍと７０ｎｍの２回に分けて計８０ｎｍに製膜することで透明電極材料膜２８Ｚを形成した。ＩＴＯの製膜条件は、ターゲットとして酸化インジウムに錫を１０質量％添加したものを用い、基板温度を室温とし、圧力０．３Ｐａのアルゴン雰囲気中で、０．５Ｗ／ｃｍ２のパワー密度を印加して電極材料膜として製膜した。
　次に、透明電極材料膜２８Ｚの一部を、塩酸を用いたエッチングによって除去し、透明電極層２８および透明電極層３８として分離した。
　最後に、透明電極層２８および透明電極層３８上に、Ａｇペーストをスクリーン印刷により塗布して、金属電極層２９および金属電極層３９を形成した。透明電極層２８と金属電極層２９が第１電極層２７を構成し、透明電極層３８と金属電極層３９とが第２電極層３７を構成する。
　以上のように作製した太陽電池１を走査型電子顕微鏡によって倍率８００００倍で観察することにより、透明電極層２８，３８間において、電極材料の残渣（微小結晶粒）が、帯状の透明電極層２８，３８と平行方向に並び、かつ透明電極層２８，３８間で架橋されていないことを確認した。
（実施例２）
　太陽電池１の作製工程において、透明電極材料膜２８Ｚを一度に膜厚８０ｎｍに製膜した以外は、実施例１と同様にして太陽電池１を作製した。作製した太陽電池１を走査型電子顕微鏡によって倍率８００００倍で観察したところ、電極材料の残渣（微小結晶粒）が透明電極層２８，３８間で架橋されていないことを確認した。
（比較例１）
　太陽電池の作製工程において、透明電極材料膜２８Ｚの製膜時の基板１１の搬送方向をエッチング法で形成予定の帯状の透明電極層２８，３８と平行な方向に搬送した以外は、実施例１と同様にして太陽電池を作製した。作製した太陽電池を走査型電子顕微鏡によって倍率８００００倍で観察したところ、電極材料の残渣（微小結晶粒）が透明電極層２８，３８間で架橋されていることを確認した。
（比較例２）
　太陽電池の作製工程において、透明電極材料膜２８Ｚを一度に膜厚８０ｎｍに製膜した以外は、比較例１と同様にして太陽電池を作製した。作製した太陽電池を走査型電子顕微鏡によって倍率８００００倍で観察したところ、電極材料の残渣（微小結晶粒）が透明電極層２８，３８間で架橋されていることを確認した。
　以上のように作製した実施例１，２および比較例１，２の太陽電池の光電変換特性として、開放電圧Ｖｏｃ、短絡電流Ｉｓｃ、リーク電流Ｉｌｅａｋ、曲線因子ＦＦを測定した。その結果を表１に示す。表１では、実施例２のＶｏｃ、Ｉｓｃ、Ｉｌｅａｋ、ＦＦの結果を１．００とした場合の相対比率で実施例１、比較例１，２の結果を示した。Ｉｌｅａｋについては、－２Ｖ時の電流Ｉ（－２Ｖ）とＩｓｃの比（Ｉ（－２Ｖ）／Ｉｓｃ）の結果を示した。
Figure JPOXMLDOC01-appb-T000001
 　表１によれば、透明電極材料膜２８Ｚの製膜時の基板１１の搬送方向を帯状の透明電極層２８，３８と平行な方向に搬送したことで電極材料の残渣（微小結晶粒）が透明電極層２８，３８間で架橋されている比較例１に対して、透明電極材料膜２８Ｚの製膜時の基板１１の搬送方向を帯状の透明電極層２８，３８と垂直な方向に搬送したことで電極材料の残渣（微小結晶粒）が透明電極層２８，３８間で架橋されていない実施例１では、Ｉｌｅａｋの増加が抑制され、ＦＦの低下が抑制された。同様に、比較例２に対して実施例２では、Ｉｌｅａｋの増加が抑制され、ＦＦの低下が抑制された。
　これは、透明電極層２８，３８間で電極材料の残渣（微小結晶粒）が架橋されることで発生するリーク電流、シャント抵抗の低下による出力ロスが抑制されたことが主原因であると考えられる。
　また、透明電極材料膜２８Ｚを膜厚８０ｎｍに一度に製膜した実施例２に対して、透明電極材料膜２８Ｚを膜厚１０ｎｍと７０ｎｍの２回に分けて製膜した実施例１では、ＦＦの低下が抑制された。同様に、比較例２に対して比較例１では、ＦＦの低下が抑制された。
　これは、透明電極材料膜２８Ｚを２層に分けて製膜したことによるキャリアライフタイムの低下が抑制されたことが主原因であると考えられる。
　以上より、透明電極材料膜２８Ｚの製膜時の基板１１の搬送方向を帯状の透明電極層２８，３８と垂直（交差）な方向に搬送することで、透明電極層２８，３８間で電極材料の残渣（微小結晶粒）が架橋されることを抑制し、その結果、透明電極層２８，３８間のリーク電流の増加を抑制でき、曲線因子の低下を抑制できることが分かった。
　また、透明電極材料膜２８Ｚの製膜を２層に分けて製膜することで、物理気相成長法のプラズマでの製膜ダメージによるキャリアライフタイムの低下を抑制し、曲線因子の低下をより抑制できることが分かった。
　１　太陽電池
　２　配線部材
　３　受光面保護部材
　４　裏面保護部材
　５　封止材
　７　第１導電型領域
　７ｂ，８ｂ　バスバー部
　７ｆ，８ｆ　フィンガー部
　８　第２導電型領域
　９　境界領域
　１１　半導体基板
　１３，２３，３３　接合層
　１５　反射防止層
　２５　第１導電型半導体層
　２７　第１電極層
　２８，３８　透明電極層
　２８ｐ　電極材料の残渣
　２９，３９　金属電極層
　３５　第２導電型半導体層
　３７　第２電極層
　１００　太陽電池モジュール

Claims (9)

  1. 　２つの主面のうちの少なくとも一方面側に凹凸構造を有する半導体基板と、前記半導体基板の前記一方面側の一部に順に積層された第１導電型半導体層および第１電極層と、前記半導体基板の前記一方面側の他の一部に順に積層された第２導電型半導体層および第２電極層とを備える裏面電極型の太陽電池の製造方法であって、
    　前記半導体基板の前記一方面側に積層された前記第１導電型半導体層および前記第２導電型半導体層上に、物理気相成長法を用いて、電極材料膜を少なくとも１層形成する電極材料膜形成工程と、
    　前記電極材料膜の一部を除去するパターニングを行い、第１方向に延在すると共に前記第１方向と交差する第２方向に並ぶように帯状の前記第１電極層および前記第２電極層を形成するパターニング工程と、
    を含み、
    　前記電極材料膜形成工程では、前記第１導電型半導体層および前記第２導電型半導体層が積層された前記半導体基板を前記第２方向に搬送しながら、前記電極材料膜を形成する、
    太陽電池の製造方法。
  2. 　前記電極材料膜形成工程では、前記電極材料膜を多層に形成する、請求項１に記載の太陽電池の製造方法。
  3. 　前記電極材料膜形成工程では、前記電極材料膜の多層のうちの前記第１導電型半導体層および前記第２導電型半導体層に接する１層目の層の膜厚が、２層目以降の層の膜厚よりも薄くなるように、前記電極材料膜を形成する、請求項２に記載の太陽電池の製造方法。
  4. 　前記電極材料膜形成工程では、前記電極材料膜の多層のうちの前記第１導電型半導体層および前記第２導電型半導体層に接する１層目の層の膜厚が、２層目以降の層の膜厚の１／２倍以下となるように、前記電極材料膜を形成する、請求項３に記載の太陽電池の製造方法。
  5. 　２つの主面のうちの少なくとも一方面側に凹凸構造を有する半導体基板と、前記半導体基板の前記一方面側の一部に順に積層された第１導電型半導体層および第１電極層と、前記半導体基板の前記一方面側の他の一部に順に積層された第２導電型半導体層および第２電極層とを備える裏面電極型の太陽電池であって、
    　前記第１電極層および前記第２電極層は、第１方向に延在する帯状をなし、前記第１方向に交差する第２方向に並んでおり、
    　隣り合う前記第１電極層と前記第２電極層との間には、前記第１電極層および前記第２電極層の電極材料の残渣が存在し、
    　前記残渣の一部は、前記半導体基板の凸部の一部を反映した形状で、かつ、前記第１方向に連なっている、
    太陽電池。
  6. 　前記凸部は四角錐形状であり、
    　前記凸部の一部を反映した形状は、前記一方面側からの正面視において三角形状である、
    請求項５に記載の太陽電池。
  7. 　前記第１電極層および前記第２電極層は、多層構造であり、
    　前記多層構造のうちの前記第１導電型半導体層および前記第２導電型半導体層に接する１層目の層の膜厚は、２層目以降の層の膜厚の１／２倍以下である、
    請求項５または６に記載の太陽電池。
  8. 　前記第１電極層および前記第２電極層の電極材料は、導電性酸化物である、請求項５～７の何れか１項に記載の太陽電池。
  9. 　請求項５～８のいずれか１項に記載の太陽電池を備える、太陽電池モジュール。
PCT/JP2018/033640 2017-10-04 2018-09-11 太陽電池の製造方法、太陽電池および太陽電池モジュール WO2019069643A1 (ja)

Priority Applications (4)

Application Number Priority Date Filing Date Title
EP18864714.3A EP3664154A1 (en) 2017-10-04 2018-09-11 Method for manufacturing solar cell, solar cell, and solar cell module
CN201880058091.0A CN111095571B (zh) 2017-10-04 2018-09-11 太阳能电池的制造方法、太阳能电池以及太阳能电池模块
JP2019546601A JP7146786B2 (ja) 2017-10-04 2018-09-11 太陽電池の製造方法、太陽電池および太陽電池モジュール
US16/821,572 US11177407B2 (en) 2017-10-04 2020-03-17 Method for manufacturing solar cell, solar cell, and solar cell module

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2017194610 2017-10-04
JP2017-194610 2017-10-04

Related Child Applications (1)

Application Number Title Priority Date Filing Date
US16/821,572 Continuation US11177407B2 (en) 2017-10-04 2020-03-17 Method for manufacturing solar cell, solar cell, and solar cell module

Publications (1)

Publication Number Publication Date
WO2019069643A1 true WO2019069643A1 (ja) 2019-04-11

Family

ID=65995408

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/JP2018/033640 WO2019069643A1 (ja) 2017-10-04 2018-09-11 太陽電池の製造方法、太陽電池および太陽電池モジュール

Country Status (6)

Country Link
US (1) US11177407B2 (ja)
EP (1) EP3664154A1 (ja)
JP (1) JP7146786B2 (ja)
CN (1) CN111095571B (ja)
TW (1) TW201924081A (ja)
WO (1) WO2019069643A1 (ja)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN117712212B (zh) * 2024-02-05 2024-04-23 天合光能股份有限公司 太阳能电池和太阳能电池的制造方法

Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2012049183A (ja) * 2010-08-24 2012-03-08 Sanyo Electric Co Ltd 太陽電池及びその製造方法
WO2012132615A1 (ja) * 2011-03-25 2012-10-04 三洋電機株式会社 光電変換装置及びその製造方法
WO2016051993A1 (ja) * 2014-10-02 2016-04-07 シャープ株式会社 光電変換素子および光電変換素子の製造方法
WO2016114371A1 (ja) 2015-01-16 2016-07-21 シャープ株式会社 光電変換素子、それを備えた太陽電池モジュールおよび太陽光発電システム
US20160284923A1 (en) * 2015-03-23 2016-09-29 Michael C. Johnson Deposition approaches for emitter layers of solar cells
WO2016158226A1 (ja) * 2015-03-31 2016-10-06 株式会社カネカ 太陽電池及びその製造方法
JP2018050006A (ja) * 2016-09-23 2018-03-29 株式会社カネカ 太陽電池セル、及び太陽電池セルの製造方法

Family Cites Families (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2005093854A1 (ja) * 2004-03-25 2005-10-06 Kaneka Corporation 薄膜太陽電池用基板、及びその製造方法、並びにそれを用いた薄膜太陽電池
JP2009152222A (ja) * 2006-10-27 2009-07-09 Kyocera Corp 太陽電池素子の製造方法
JP2008112848A (ja) * 2006-10-30 2008-05-15 Shin Etsu Chem Co Ltd 単結晶シリコン太陽電池の製造方法及び単結晶シリコン太陽電池
JP5036663B2 (ja) * 2008-09-03 2012-09-26 三菱電機株式会社 薄膜太陽電池およびその製造方法
CN102782869B (zh) * 2009-12-09 2013-12-25 速力斯公司 背结背触点三维薄太阳能电池及其制造方法
KR101676368B1 (ko) * 2010-03-05 2016-11-15 주성엔지니어링(주) 태양전지 및 그 제조방법
JP5452535B2 (ja) * 2011-03-31 2014-03-26 三菱電機株式会社 太陽電池の製造方法
JP5777795B2 (ja) * 2012-02-24 2015-09-09 三菱電機株式会社 光起電力素子
DE112012006278T5 (de) * 2012-04-25 2015-03-05 Mitsubishi Electric Corporation Solarzelle, Verfahren zur Herstellung einer Solarzelle und Solarzellenmodul
WO2014054600A1 (ja) * 2012-10-02 2014-04-10 株式会社カネカ 結晶シリコン太陽電池の製造方法、太陽電池モジュールの製造方法、結晶シリコン太陽電池並びに太陽電池モジュール
JP2015191962A (ja) * 2014-03-27 2015-11-02 三菱電機株式会社 太陽電池およびその製造方法
JP2017034093A (ja) * 2015-07-31 2017-02-09 シャープ株式会社 局所電極製造方法、局所電極製造装置、および太陽電池
JP2017045818A (ja) * 2015-08-26 2017-03-02 シャープ株式会社 裏面電極型太陽電池セルおよび裏面電極型太陽電池セルの製造方法

Patent Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2012049183A (ja) * 2010-08-24 2012-03-08 Sanyo Electric Co Ltd 太陽電池及びその製造方法
WO2012132615A1 (ja) * 2011-03-25 2012-10-04 三洋電機株式会社 光電変換装置及びその製造方法
WO2016051993A1 (ja) * 2014-10-02 2016-04-07 シャープ株式会社 光電変換素子および光電変換素子の製造方法
WO2016114371A1 (ja) 2015-01-16 2016-07-21 シャープ株式会社 光電変換素子、それを備えた太陽電池モジュールおよび太陽光発電システム
US20160284923A1 (en) * 2015-03-23 2016-09-29 Michael C. Johnson Deposition approaches for emitter layers of solar cells
WO2016158226A1 (ja) * 2015-03-31 2016-10-06 株式会社カネカ 太陽電池及びその製造方法
JP2018050006A (ja) * 2016-09-23 2018-03-29 株式会社カネカ 太陽電池セル、及び太陽電池セルの製造方法

Also Published As

Publication number Publication date
CN111095571B (zh) 2023-05-12
JPWO2019069643A1 (ja) 2020-11-05
TW201924081A (zh) 2019-06-16
JP7146786B2 (ja) 2022-10-04
EP3664154A1 (en) 2020-06-10
US11177407B2 (en) 2021-11-16
US20200220037A1 (en) 2020-07-09
CN111095571A (zh) 2020-05-01

Similar Documents

Publication Publication Date Title
JP5425349B1 (ja) 太陽電池およびその製造方法、ならびに太陽電池モジュール
CN107710419B (zh) 太阳能电池和太阳能电池模块
US10916667B2 (en) Solar cell and production method therefor, and solar cell module
WO2014192739A1 (ja) 太陽電池およびその製造方法、ならびに太陽電池モジュールおよびその製造方法
US8865510B2 (en) Method of manufacturing solar cell
WO2014097829A1 (ja) 太陽電池およびその製造方法、ならびに太陽電池モジュール
JP6141670B2 (ja) 太陽電池の製造方法
CN102239571A (zh) 薄膜光电变换装置的制造方法
JP6136024B2 (ja) 太陽電池の製造方法
US9761752B2 (en) Solar cell, solar cell module, method for manufacturing solar cell, and method for manufacturing solar cell module
US9070822B2 (en) Method for producing photoelectric conversion element
US11177407B2 (en) Method for manufacturing solar cell, solar cell, and solar cell module
US11158748B2 (en) Solar cell, solar cell module, and solar cell manufacturing method
WO2014050687A1 (ja) 光電変換素子および光電変換素子の製造方法
JP6143520B2 (ja) 結晶シリコン系太陽電池およびその製造方法
JP2014183073A (ja) 光電変換素子および光電変換素子の製造方法
JP5843734B2 (ja) 光電変換素子およびその製造方法
WO2017203751A1 (ja) 太陽電池及びその製造方法、並びに太陽電池パネル
WO2018055847A1 (ja) 太陽電池及びその製造方法、並びに太陽電池モジュール

Legal Events

Date Code Title Description
121 Ep: the epo has been informed by wipo that ep was designated in this application

Ref document number: 18864714

Country of ref document: EP

Kind code of ref document: A1

ENP Entry into the national phase

Ref document number: 2019546601

Country of ref document: JP

Kind code of ref document: A

ENP Entry into the national phase

Ref document number: 2018864714

Country of ref document: EP

Effective date: 20200303

NENP Non-entry into the national phase

Ref country code: DE