JP6774163B2 - 光電変換装置 - Google Patents

光電変換装置 Download PDF

Info

Publication number
JP6774163B2
JP6774163B2 JP2014245262A JP2014245262A JP6774163B2 JP 6774163 B2 JP6774163 B2 JP 6774163B2 JP 2014245262 A JP2014245262 A JP 2014245262A JP 2014245262 A JP2014245262 A JP 2014245262A JP 6774163 B2 JP6774163 B2 JP 6774163B2
Authority
JP
Japan
Prior art keywords
semiconductor layer
amorphous semiconductor
type
photoelectric conversion
electrode
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2014245262A
Other languages
English (en)
Other versions
JP2016111097A (ja
Inventor
真臣 原田
真臣 原田
神川　剛
剛 神川
敏彦 酒井
敏彦 酒井
督章 國吉
督章 國吉
柳民 鄒
柳民 鄒
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sharp Corp
Original Assignee
Sharp Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sharp Corp filed Critical Sharp Corp
Priority to JP2014245262A priority Critical patent/JP6774163B2/ja
Priority to CN201510856132.9A priority patent/CN105679846B/zh
Priority to EP15197334.4A priority patent/EP3029740B1/en
Priority to US14/956,505 priority patent/US20160163898A1/en
Publication of JP2016111097A publication Critical patent/JP2016111097A/ja
Application granted granted Critical
Publication of JP6774163B2 publication Critical patent/JP6774163B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/0248—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by their semiconductor bodies
    • H01L31/0352—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by their semiconductor bodies characterised by their shape or by the shapes, relative sizes or disposition of the semiconductor regions
    • H01L31/035272—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by their semiconductor bodies characterised by their shape or by the shapes, relative sizes or disposition of the semiconductor regions characterised by at least one potential jump barrier or surface barrier
    • H01L31/03529—Shape of the potential jump barrier or surface barrier
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/02—Details
    • H01L31/0224—Electrodes
    • H01L31/022408—Electrodes for devices characterised by at least one potential jump barrier or surface barrier
    • H01L31/022425—Electrodes for devices characterised by at least one potential jump barrier or surface barrier for solar cells
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/02—Details
    • H01L31/0224—Electrodes
    • H01L31/022408—Electrodes for devices characterised by at least one potential jump barrier or surface barrier
    • H01L31/022425—Electrodes for devices characterised by at least one potential jump barrier or surface barrier for solar cells
    • H01L31/022441—Electrode arrangements specially adapted for back-contact solar cells
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/02—Details
    • H01L31/0224—Electrodes
    • H01L31/022408—Electrodes for devices characterised by at least one potential jump barrier or surface barrier
    • H01L31/022425—Electrodes for devices characterised by at least one potential jump barrier or surface barrier for solar cells
    • H01L31/022433—Particular geometry of the grid contacts
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/02—Details
    • H01L31/0236—Special surface textures
    • H01L31/02363—Special surface textures of the semiconductor body itself, e.g. textured active layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/0248—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by their semiconductor bodies
    • H01L31/036—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by their semiconductor bodies characterised by their crystalline structure or particular orientation of the crystalline planes
    • H01L31/0376—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by their semiconductor bodies characterised by their crystalline structure or particular orientation of the crystalline planes including amorphous semiconductors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/04—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof adapted as photovoltaic [PV] conversion devices
    • H01L31/06—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof adapted as photovoltaic [PV] conversion devices characterised by at least one potential-jump barrier or surface barrier
    • H01L31/072—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof adapted as photovoltaic [PV] conversion devices characterised by at least one potential-jump barrier or surface barrier the potential barriers being only of the PN heterojunction type
    • H01L31/0745—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof adapted as photovoltaic [PV] conversion devices characterised by at least one potential-jump barrier or surface barrier the potential barriers being only of the PN heterojunction type comprising a AIVBIV heterojunction, e.g. Si/Ge, SiGe/Si or Si/SiC solar cells
    • H01L31/0747—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof adapted as photovoltaic [PV] conversion devices characterised by at least one potential-jump barrier or surface barrier the potential barriers being only of the PN heterojunction type comprising a AIVBIV heterojunction, e.g. Si/Ge, SiGe/Si or Si/SiC solar cells comprising a heterojunction of crystalline and amorphous materials, e.g. heterojunction with intrinsic thin layer or HIT® solar cells; solar cells
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/18—Processes or apparatus specially adapted for the manufacture or treatment of these devices or of parts thereof
    • H01L31/20—Processes or apparatus specially adapted for the manufacture or treatment of these devices or of parts thereof such devices or parts thereof comprising amorphous semiconductor materials
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02E—REDUCTION OF GREENHOUSE GAS [GHG] EMISSIONS, RELATED TO ENERGY GENERATION, TRANSMISSION OR DISTRIBUTION
    • Y02E10/00—Energy generation through renewable energy sources
    • Y02E10/50—Photovoltaic [PV] energy

Landscapes

  • Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Electromagnetism (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Sustainable Energy (AREA)
  • Life Sciences & Earth Sciences (AREA)
  • Sustainable Development (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Manufacturing & Machinery (AREA)
  • Photovoltaic Devices (AREA)

Description

本発明は、光電変換装置に関する。
下記特許文献１には、ｎ型の単結晶シリコン基板の裏面に、複数のｎ型半導体層と複数のｐ型半導体層を交互に形成し、それらの上に電極が形成された裏面電極型太陽電池が開示されている。また、下記特許文献１の裏面電極型太陽電池は、ｎ型の単結晶シリコン基板上にアモルファスシリコン層を積層したヘテロ接合型構造を有する。
特開２０１１−１５５２２９号公報
アモルファスシリコン層は導電率が低いため、アモルファスシリコン層とその上に形成された電極との間に水平方向にギャップがある場合、キャリアはアモルファスシリコン層を移動することができず、キャリアが有効に収集されない。また、単結晶シリコン基板上にアモルファスシリコン層を設けると、単結晶シリコン基板とアモルファスシリコン層との間のコンタクト抵抗が高くなる。これらを解決するために、電極間の距離を短くすることによって、水平方向のギャップ領域を少なくするとともに、アモルファスシリコン層と電極の接合面積を増やす方法が考えられる。
しかしながら、シャドーマスクを用いて電極を形成する場合、電極間の距離が短くなるほど、シャドーマスクにおける開口部と開口部の間隔が小さくなるため、シャドーマスクが撓みやすくなる。その結果、ｐ型半導体層の上の電極がｎ型半導体領域にはみ出して形成されたり、ｎ型半導体層の上の電極がｐ型半導体領域にはみ出して形成されたりして、ｐｎ接合が短絡する場合がある。
本発明の目的は、ｎ型半導体層上の電極と、ｐ型半導体層上の電極の間隔を小さくしても、ｐｎ接合が短絡しにくい光電変換装置を提供することを目的とする。
本発明に係る光電変換装置は、半導体基板と、前記半導体基板の一方の面上に形成された第１導電型を有する第１非晶質半導体層と、前記半導体基板の一方の面上に形成され、かつ前記半導体基板の面内方向において前記第１非晶質半導体層に隣接して形成され、前記第１導電型と反対の第２導電型を有する第２非晶質半導体層と、前記第１非晶質半導体層及び前記第２非晶質半導体層の少なくとも一方の半導体層の上に、離間して配置された複数の電極と、前記複数の電極の上に形成され、前記複数の電極を電気的に接続する導電部と、を備える。
本発明によれば、ｎ型半導体層上の電極と、ｐ型半導体層上の電極の間隔を小さくしても、ｐｎ接合の短絡を抑制することができる。
図１は、第１実施形態に係る光電変換装置の平面図を表す模式図である。 図２Ａは、図１に示す光電変換装置のＡ−Ａ断面を示す模式図である。 図２Ｂは、図１に示す光電変換装置のＢ−Ｂ断面を示す模式図である。 図３は、第１実施形態における配線シートの平面を表す模式図である。 図４Ａは、図１に示す光電変換装置に図３に示す配線シートが接合された光電変換装置の断面を示す模式図である。 図４Ｂは、図１に示す光電変換装置に図３に示す配線シートが接合された光電変換装置の断面を示す模式図である。 図５Ａは、図１に示す光電変換装置の製造工程を説明する図であって、シリコン基板にテクスチャが形成された状態の断面図である。 図５Ｂは、図５Ａに示すシリコン基板の受光面に反射防止膜が形成された状態を示す断面図である。 図５Ｃは、図５Ｂに示すシリコン基板の裏面にｉ型非晶質半導体層とｐ型非晶質半導体層とが形成された状態の断面図である。 図５Ｄは、図５Ｃに示すシリコン基板の裏面にｐ型非晶質半導体層が形成された状態の断面図である。 図５Ｅは、図５Ｄに示すｐ型非晶質半導体層及びｎ型非晶質半導体層の上に電極が形成された状態の断面図である。 図６Ａは、シャドーマスクを用いて形成されたｐ型非晶質半導体層を示す模式図である。 図６Ｂは、シャドーマスクを用いて形成されたｎ型非晶質半導体層を示す模式図である。 図６Ｃは、シャドーマスクを用いて形成された電極を示す模式図である。 図６Ｄは、第１実施形態における電極及び比較例の電極の各ギャップ幅と歩留りとの関係を説明する図である。 図６Ｅは、図６Ｄの比較例の電極を形成する際に用いるシャドーマスクを示す模式図である。 図７Ａは、ｐ型非晶質半導体層の断面構造を例示した模式図である。 図７Ｂは、ｐ型非晶質半導体層の他の断面構造を例示した模式図である。 図７Ｃは、ｐ型非晶質半導体層の他の断面構造を例示した模式図である。 図７Ｄの（ａ）は、ｉ型非晶質半導体層とシリコン基板の表面との界面から非晶質半導体層の表面までの膜厚を測定した結果を表す模式図である。図７Ｄの（ｂ）は、図７Ｄの（ａ）に示す膜厚をプロットし直した結果を表す模式図である。 図８Ａは、図３に示す配線シートの製造工程を説明する図であって、絶縁性基板の上に導電層が形成された状態を示す断面図である。 図８Ｂは、図８Ａに示す導電層の上にレジストパターンが形成された状態を示す断面図である。 図８Ｃは、図８Ｂに示す導電層をパターニングした状態を示す断面図である。 図８Ｄは、図８Ｃに示すレジストパターンを除去した状態を示す断面図である。 図９Ａは、図３に示す配線シートと図１に示す光電変換装置とを接合する際の断面を表す模式図である。 図９Ｂは、図９Ａに示す配線シートと光電変換装置とが接合された状態を示す断面図である。 図１０Ａは、図３に示す配線シートと図１に示す光電変換装置とを接合する工程を説明する図であって、光電変換装置の電極上に半田樹脂が設けられた状態を示す断面図である。 図１０Ｂは、図１０Ａに示す光電変換装置と図３に示す配線シートの位置合わせを行う工程を説明する断面図である。 図１０Ｃは、図１０Ｂに示す光電変換装置と配線シートとを重ね合せた状態を示す断面図である。 図１０Ｄは、図１０Ｂに示す状態において半田樹脂の硬化処理を行った後の状態を示す断面図である。 図１１Ａは、第２実施形態に係る光電変換装置の平面を表す模式図である。 図１１Ｂは、図１１Ａに示すｐ型非晶質半導体層を形成する際に用いるシャドーマスクを示す模式図である。 図１１Ｃは、図１１Ａに示すｎ型非晶質半導体層を形成する際に用いるシャドーマスクを示す模式図である。 図１１Ｄは、図１１Ａに示す電極を形成する際に用いるシャドーマスクを示す模式図である。 図１２Ａは、第３実施形態に係る光電変換装置の平面を表す模式図である。 図１２Ｂは、図１２Ａに示す電極を形成する際に用いるシャドーマスクを示す模式図である。 図１３Ａは、第４実施形態に係る光電変換装置の平面図を表す模式図である。 図１３Ｂは、図１３Ａに示す光電変換装置の一部を拡大した模式図である。 図１３Ｃは、図１３Ｂに示す光電変換装置のＩ−Ｉ断面を示す模式図である。 図１４Ａは、第５実施形態に係る光電変換装置の平面図を表す模式図である。 図１４Ｂは、図１４Ａに示す光電変換装置の一部を拡大した模式図である。 図１４Ｃは、図１４Ｂに示す光電変換装置のＩＩ−ＩＩ断面を示す模式図である。 図１５は、第６実施形態に係る光電変換装置の断面を示す模式図である。 図１６は、第７実施形態に係る光電変換モジュールの構成を示す概略図である。 図１７Ａは、第７実施形態による光電変換装置を備える太陽光発電システムの構成を示す概略図である。 図１７Ｂは、図１７Ａに示す太陽光発電システムの他の構成例を示す概略図である。 図１８は、図１７Ａに示す光電変換モジュールアレイの構成を示す概略図である。 図１９Ａは、第８実施形態による光電変換装置を備える太陽光発電システムの構成を示す概略図である。 図１９Ｂは、図１９Ａに示す太陽光発電システムの他の構成例を示す概略図である。
本発明の一実施形態に係る光電変換装置は、半導体基板と、前記半導体基板の一方の面上に形成された第１導電型を有する第１非晶質半導体層と、前記半導体基板の一方の面上に形成され、かつ前記半導体基板の面内方向において前記第１非晶質半導体層に隣接して形成され、前記第１導電型と反対の第２導電型を有する第２非晶質半導体層と、前記第１非晶質半導体層及び前記第２非晶質半導体層の少なくとも一方の半導体層の上に、離間して配置された複数の電極と、前記複数の電極の上に形成され、前記複数の電極を電気的に接続する導電部とを備える（第１の構成）。
第１の構成によれば、光電変換装置は、半導体基板上に形成された第１導電型の第１非晶質半導体層と、第２導電型の第２非晶質半導体層の少なくとも一方の半導体層上に離間して配置された複数の電極を備える。複数の電極は、複数の電極の上に形成された導電部によって電気的に接続されている。シャドーマスクを用いて電極を形成する場合、いずれの半導体層上にも一つながりの電極を形成するより、離間した複数の電極を形成する方が、シャドーマスクにおける開口部と開口部の間の面積が大きくなり、シャドーマスクが撓みにくい。そのため、第１非晶質半導体層と第２非晶質半導体層の上に設けられる電極の間隔を小さくしても、第１非晶質半導体層と第２非晶質半導体層の上に所望の電極が形成され、ｐｎ接合の短絡が生じにくい。また、離間して配置された各電極は導電部によって電気的に接続されているため、光電変換装置において発生した電流を導電部から取り出すことができる。
本発明の一実施形態に係る光電変換装置は、半導体基板と、前記半導体基板の一方の面上に櫛歯状に形成された第１導電型を有する第１非晶質半導体層と、前記半導体基板の前記一方の面上に櫛歯状に形成され、かつ前記半導体基板の面内方向において前記第１非晶質半導体層に隣接して形成され、前記第１導電型と反対の第２導電型を有する第２非晶質半導体層と、前記第１非晶質半導体層、及び前記第２非晶質半導体層の少なくとも一方の半導体層の上に、櫛歯状に形成された複数の電極と、前記複数の電極の上に形成され、前記複数の電極を電気的に接続する導電部と、を備え、前記電極は、前記半導体基板における第１の方向に略平行な第１の電極部分と、前記第１の方向に直交する第２の方向に略平行であり、前記第１の電極部分の一の辺に接する複数の第２の電極部分とを含み、前記複数の電極は、前記第１の電極部分が前記第１の方向において互いに離間するように配置されている（第２の構成）。
第２の構成によれば、光電変換装置は、半導体基板上に形成された櫛歯状を有する、第１導電型の第１非晶質半導体層、及び第２導電型の第２非晶質半導体層を備える。また、光電変換装置は、第１非晶質半導体層、及び第２非晶質半導体層の少なくとも一方の半導体層上に櫛歯状に形成された複数の電極を備える。電極は、第１の電極部分と第１の電極部分に略直交する複数の第２の電極部分を含み、第１の電極部分の一辺に複数の第２の電極部分が接して形成されている。複数の電極は、第１の電極部分が互いに離間するように配置され、複数の電極の上に形成された導電部によって電気的に接続されている。シャドーマスクを用いて電極を形成する場合、いずれの半導体層上にも一つながりの電極を形成するより、離間した複数の電極を形成する方が、シャドーマスクにおける開口部と開口部の間の面積が大きくなり、シャドーマスクが撓みにくい。そのため、第１非晶質半導体層と第２非晶質半導体層の上に設けられる電極の間隔を小さくしても、第１非晶質半導体層と第２非晶質半導体層の上に所望の電極が形成され、ｐｎ接合の短絡が生じにくい。また、離間して配置された各電極は導電部によって電気的に接続されているため、光電変換装置において発生した電流を導電部から取り出すことができる。
また、第３の構成に係る光電変換装置は、第１の構成において、前記第１非晶質半導体層と前記第２非晶質半導体層の上にそれぞれ配置された前記複数の電極のうちの一部の電極は、隣接する半導体層上の電極間に対応する位置に配置されていることとしてもよい。
隣接する半導体層上の電極の位置が揃うようにシャドーマスクを用いて電極を形成する場合、隣接する半導体層の電極を形成するためのシャドーマスクにおける開口部の位置が揃っているため、開口部の間隔を小さくするほどシャドーマスクは撓みやすくなる。第３の構成によれば、隣接する半導体層上の電極の位置が揃っていないため、シャドーマスクを用いた電極の形成においてシャドーマスクが撓みにくく、各半導体層上に所望の電極を形成することができ、ｐｎ接合の短絡が生じにくい。
また、第４の構成に係る光電変換装置は、第１から第３のいずれかの構成において、前記導電部は、金属ペーストからなる導電層を含むこととしてもよい。
第４の構成によれば、光電変換装置において発生した電流を導電層から取り出すことができる。
また、第５の構成に係る光電変換装置は、第４の構成において、前記導電部は、前記複数の電極の上、及び、隣接する前記電極と前記電極との間に設けられていることとしてもよい。
第５の構成によれば、離間して配置された複数の電極だけでなく、電極と電極との間に設けられた導電層からも光電変換装置において発生した電流を取り出すことができるので、光電変換装置の曲線因子を向上させることができる。
また、第６の構成に係る光電変換装置は、第４の構成において、前記導電部は、前記複数の電極の上に設けられるとともに、隣接する前記電極と前記電極との間を跨ぐように設けられていることとしてもよい。
第６の構成によれば、離間して配置された複数の電極だけでなく、電極と電極との間を跨ぐ導電層からも光電変換装置において発生した電流を取り出すことができる。また、第５の構成と比べて導電層が設けられる面積が大きいため、光電変換装置に接続される配線との接触面積が大きくなり、第５の構成よりも低抵抗な配線接続が可能となる。
また、第７の構成に係る光電変換装置は、第１から第６のいずれかの構成において、前記半導体基板の両面の少なくとも一方の面にテクスチャ形状を有することとしてもよい。
第７の構成によれば、半導体基板の少なくとも一方の面の反射率を低下させ、短絡電流を増加させることができる。
また、第８の構成に係る光電変換装置は、第１から第７のいずれかの構成において、前記導電部と前記複数の電極とが接する領域以外の領域に絶縁層が設けられていることとしてもよい。
第８の構成によれば、光電変換装置における電極間をより安定して電気的に接続することができる。
以下、図面を参照し、本発明の光電変換装置の実施の形態を詳しく説明する。本明細書において、光電変換装置は、光電変換素子、光電変換素子を用いた光電変換モジュール、光電変換モジュールを備えた太陽電池発電システム、を含む。図中同一または相当部分には同一符号を付してその説明は繰り返さない。なお、説明を分かりやすくするために、以下で参照する図面においては、構成が簡略化または模式化して示されたり、一部の構成部材が省略されたりしている。また、各図に示された構成部材間の寸法比は、必ずしも実際の寸法比を示すものではない。
＜第１実施形態＞
図１は、本発明の第１実施形態に係る光電変換装置の平面図を示す模式図である。光電変換装置１は、シリコン基板１０１、ｎ型非晶質半導体層１０２ｎ、ｐ型非晶質半導体層１０２ｐ、電極１０３を備える。
シリコン基板１０１は、例えば、ｎ型の単結晶シリコン基板である。シリコン基板１１の厚さは、例えば、１００〜１５０μｍである。
ｐ型非晶質半導体層１０２ｐとｎ型非晶質半導体層１０２ｎは、略長方形の形状を有する。ｐ型非晶質半導体層１０２ｐとｎ型非晶質半導体層１０２ｎは、シリコン基板１０１の略全面を覆うように、シリコン基板１０１上において、互いに隣接して配置されている。
ｐ型非晶質半導体層１０２ｐとｎ型非晶質半導体層１０２ｎのそれぞれの上には、略長方形の形状を有する複数の電極１０３が、ｐ型非晶質半導体層１０２ｐとｎ型非晶質半導体層１０２ｎの長手方向に沿って形成されている。ｐ型非晶質半導体層１０２ｐとｎ型非晶質半導体層１０２ｎの上における複数の電極１０３は、各半導体層上において離間して配置されている。
図２Ａは、図１に示す光電変換装置１のＡ−Ａ断面を示す模式図である。また、図２Ｂは、図１に示す光電変換装置１のＢ−Ｂ断面を示す模式図である。
図２Ａ及び図２Ｂに示すように、シリコン基板１０１の一方（Ｚ軸負方向側）の面はテクスチャが形成されている。テクスチャは、シリコン基板１０１の表面反射率を低下させ、短絡電流を増加させる。以下の説明において、テクスチャが形成されている面をシリコン基板１０１の受光面と称し、他方（Ｚ軸正方向側）の面を裏面と称する。
また、シリコン基板１０１の表面を覆うように、反射防止膜１０４が形成されている。反射防止膜１０４は、例えば、厚さ２０ｎｍ程度の酸化シリコン膜と、厚さ６０ｎｍ程度の窒化シリコン膜をこの順に積層したものである。反射防止膜１０４は、シリコン基板１０１の表面反射率を低下させ、短絡電流を増加させる。
また、シリコン基板１０１の裏面には，ｉ型非晶質半導体層１０２ｉが形成されている。ｉ型非晶質半導体層１０２ｉは、実質的に真性で、水素を含有する非晶質半導体の膜である。ｉ型非晶質半導体層１０２ｉは、例えば、ｉ型非晶質シリコン、ｉ型非晶質シリコンゲルマニウム、ｉ型非晶質ゲルマニウム、ｉ型非晶質シリコンカーバイド、ｉ型非晶質シリコンナイトライド、ｉ型非晶質シリコンオキサイド、ｉ型非晶質シリコンカーボンオキサイド等からなる。ｉ型非晶質半導体層１０２ｉの厚さは、例えば、数Å〜２５ｎｍである。
ｉ型非晶質半導体層１０２ｉの上に、ｐ型非晶質半導体層１０２ｐとｎ型非晶質半導体層１０２ｎが形成されている。
ｎ型非晶質半導体層１０２ｎは、水素を含有するｎ型の非晶質半導体層である。ｎ型非晶質半導体層１０２ｎは、例えばリン（Ｐ）を不純物として含有する、ｎ型非晶質シリコン、ｎ型非晶質シリコンゲルマニウム、ｎ型非晶質ゲルマニウム、ｎ型非晶質シリコンカーバイド、ｎ型非晶質シリコンナイトライド、ｎ型非晶質シリコンオキサイド、ｎ型非晶質シリコンオキシナイトライド、ｎ型非晶質シリコンカーボンオキサイド等であってもよい。ｎ型非晶質半導体層１０２ｎの厚さは、例えば、３〜５０ｎｍである。
ｐ型非晶質半導体層１０２ｐは、水素を含有するｐ型の非晶質半導体層である。ｐ型非晶質半導体層１０２ｐは、例えばボロン（Ｂ）を不純物として含有する、ｐ型非晶質シリコン、ｐ型非晶質シリコンゲルマニウム、ｐ型非晶質ゲルマニウム、ｐ型非晶質シリコンカーバイド、ｐ型非晶質シリコンナイトライド、ｐ型非晶質シリコンオキサイド、ｐ型非晶質シリコンオキシナイトライド、ｐ型非晶質シリコンカーボンオキサイド等であってもよい。ｐ型非晶質半導体層１０２ｐの厚さは、例えば、５〜５０ｎｍである。
なお、本明細書において、非晶質半導体には、微結晶相が含まれても良いものとする。微結晶相は、平均粒子径が１〜５０ｎｍである結晶を含む。
ｐ型非晶質半導体層１０２ｐとｎ型非晶質半導体層１０２ｎのそれぞれの上には、ｐ型非晶質半導体層１０２ｐ又はｎ型非晶質半導体層１０２ｎと接するように、複数の電極１０３が形成されている。以下、ｐ型非晶質半導体層１０２ｐに接して形成された電極１０３を、ｐ型電極１０３ｐ、ｎ型非晶質半導体層１０２ｎに接して形成された電極１０３を、ｎ型電極１０３ｎと表す。
図２Ｂに示すように、ｎ型電極１０３ｎとｐ型電極１０３ｐは、距離Ｌを隔てて形成されている。ｎ型電極１０３ｎ、ｐ型電極１０３ｐは、例えば、Ａｇ（銀）、Ｎｉ（ニッケル）、Ａｌ（アルミニウム）、Ｃｕ（銅）、Ｓｎ（錫）、Ｐｔ（プラチナ）、Ａｕ（金）、Ｔｉ（チタン）等の金属、ＩＴＯ等の酸化物導電体膜、又はこれらの金属の合金、又はこれら金属の積層膜で構成されている。ｎ型電極１０３ｎ及びｐ型電極１０３ｐは、導電率の高い金属を用いることが好ましい。ｎ型電極１０３ｎ及びｐ型電極１０３ｐの厚さは、例えば５０ｎｍ〜１μｍ程度である。
光電変換装置１をモジュール化する際、光電変換装置１を外部配線回路（以下、配線シート）と電気的に接続する。図３は、本実施形態における配線シートの一部を拡大した模式図である。
配線シート３００は、絶縁性基板３０１の上に、ｎ型用配線材３０２ｎと、ｐ型用配線材３０２ｐとが形成されて構成されている。
絶縁性基板３０１は、絶縁性の材料であればよく、例えば、ポリエチレンテレフタレート（ＰＥＴ）、ポリエチレンナフタレート（ＰＥＮ）、ポリフェニレンサルファイド（ＰＰＳ）、ポリビニルフルオライド（ＰＶＦ）、ポリイミド等を用いてもよい。絶縁性基板３０１の膜厚は特に限定されないが、２５μｍ以上、１５０μｍ以下程度が好ましい。また、絶縁性基板３０１は、１層構造でもよいし、２層以上の多層構造であってもよい。
ｎ型用配線材３０２ｎと、ｐ型用配線材３０２ｐは、櫛歯形状を有し、所定の間隔を隔てて交互に配置されている。光電変換装置１の裏面に形成されたｎ型電極１０３ｎとｐ型電極１０３ｐは、それぞれ、ｎ型用配線材３０２ｎ、ｐ型配線材３０２ｐと接合される。絶縁性基板３０１の表面には、接続用配線（図示略）が形成されており、接続用配線によって、ｎ型用配線材３０２ｎとｐ型用配線材３０２ｐとが電気的に接続されており、配線シート３００上の隣接する光電変換装置１は互いに電気的に接続されている。
ｎ型用配線材３０２ｎと、ｐ型用配線材３０２ｐは、導電性の材料で構成されていればよく、例えば、Ｃｕ、Ａｌ、Ａｇ等のいずれかの金属でもよいし、又はこれらいずれかの金属を主成分とする合金等であってもよい。ｎ型用配線材３０２ｎと、ｐ型用配線材３０２ｐの膜厚は特に限定されないが、例えば、１０μｍ以上、１００μｍ以下が好ましい。ｎ型用配線材３０２ｎと、ｐ型用配線材３０２ｐの膜厚が１０μｍ以下になると配線抵抗が高くなることがある。また、１００μｍ以上になると、ｎ型用配線材３０２ｎ及びｐ型用配線材３０２ｐと光電変換装置１とを貼り合せる際に熱をかける必要がある。その結果、１００μｍ以上になるとｎ型用配線材３０２ｎ及びｐ型用配線材３０２ｐと、光電変換装置１のシリコン基板１０１の熱膨張係数の違いなどにより、配線シート３００の反りが大きくなるため、ｎ型用配線材３０２ｎ及びｐ型用配線材３０２ｐの膜厚は１００μｍ以下がより好ましい。また、ｎ型用配線材３０２ｎ及びｐ型用配線材３０２ｐの表面の一部には、ニッケル、金、白金、パラジウム、銀、錫、インジウム、ＩＴＯなどの導電性材料が形成されていてもよい。このように構成することで、ｎ型用配線材３０２ｎ及びｐ型用配線材３０２ｐと光電変換装置１のｎ型及びｐ型電極１０３ｎ、１０３ｐとの電気的接続が良好となり、ｎ型用配線材３０２ｎ及びｐ型用配線材３０２ｐの耐候性が向上する。ｎ型用配線材３０２ｎ及びｐ型用配線材３０２ｐは、１層構造でもよいし、２層以上の多層構造であってもよい。
ここで、図４Ａ及び図４Ｂに、配線シート３００が光電変換装置１に接合された光電変換装置１Ａの断面の模式図を示す。図４Ａは、図１における光電変換装置１のＡ−Ａ線の断面、及び図３における配線シート３００のＣ−Ｃ線の断面を表している。また、図４Ｂは、図４Ａは、図１における光電変換装置１のＢ−Ｂ線の断面、及び図３における配線シート３００のＤ−Ｄ線の断面を表している。
図４Ａ及び４Ｂに示すように、ｐ型非晶質半導体層１０２ｐ上の長手方向には、離間して形成された複数のｐ型電極１０３ｐが配置されている。各ｐ型電極１０３ｐは、配線シート３００上に形成されたｐ型用配線材３０２ｐによって電気的に接続されている。また、図示を省略するが、ｎ型非晶質半導体層１０２ｎ上の長手方向には、離間して形成された複数のｎ型電極１０３ｎが配置され、各ｎ型電極１０３ｎは、配線シート３００上に形成されたｎ型用配線材３０２ｎによって電気的に接続されている。これにより、光電変換装置１の受光面に光が入射することによって発生した電流を、ｐ型用配線材３０２ｐ、及びｎ型用配線材３０２ｎを介して外部に取り出すことができる。
次に、図５Ａ〜５Ｅを参照し、光電変換装置１Ａの製造方法の一例について説明する。
まず、バルクのシリコンから１００〜３００μｍの厚さのウェハを切り出し、ウェハ表面のダメージ層を除去するためのエッチングと、厚さを調整するためのエッチングとを行う。これらのエッチングされたウェハの片面に保護膜を形成する。保護膜は、例えば、酸化シリコン、窒化シリコン等が用いられる。保護膜が形成されたウェハを、ＮａＯＨ、ＫＯＨ等のアルカリ溶液（例えば、ＫＯＨ：１〜５ｗｔ％、イソプロピルアルコール：１〜１０ｗｔ％の水溶液）を用いてウェットエッチングを行う。このとき、異方性エッチングによって、保護膜が形成されていない面１０１ａにテクスチャ構造が形成される。エッチング後に保護膜を除去することにより、図５Ａに示すシリコン基板１０１が生成される。
続いて、図５Ｂに示すように、シリコン基板１０１の受光面１０１ａに、反射防止膜１０４を形成する。以下、反射防止膜１０４は、酸化シリコン膜と窒化シリコン膜とを積層した積層構造の場合について説明する。
この場合、まず、シリコン基板１０１の表面を熱酸化させ、受光面１０１ａの酸化膜を形成する。その後、受光面１０１ａの酸化膜の上に窒化シリコン膜を形成することにより反射防止膜１０４を形成する。シリコン基板１０１の酸化は、ウェット処理および熱酸化処理のいずれを用いてもよい。ウェット処理の場合、例えば、シリコン基板１０１を過酸化水素、硝酸、又はオゾン水等に浸漬し、その後、ドライ雰囲気で８００〜１０００℃に加熱する。また、熱酸化処理の場合には、例えば、シリコン基板１０１を酸素又は水蒸気の雰囲気で９００〜１０００℃に加熱する。窒化シリコン膜の形成は、スパッタ法、ＥＢ（Ｅｌｅｃｔｒｏｎ Ｂｅａｍ）蒸着法、ＴＥＯＳ（ＴｅｔｒａＥｔｈＯｘｙＳｉｌａｎｅ）法等によって行うことができる。
なお、シリコン基板１０１と窒化シリコン膜の間に、ｉ型非晶質半導体層及びｎ型非晶質半導体層を順次形成して挟んでもよい。
ｉ型非晶質半導体層、ｎ型非晶質半導体層、及び窒化シリコン膜の成膜は、例えば、プラズマＣＶＤ（Plasma Chemical Vapor Deposition）法を用いて行う。ｉ型非晶質半導体層の場合、プラズマＣＶＤ装置が備える反応室に導入される反応ガスは、シランガス、水素ガスである。この場合、例えば、シリコン基板１０１の温度を１３０〜２１０℃、水素ガス流量を０〜１００ｓｃｃｍ、シランガス（ＳｉＨ４）流量を約４０ｓｃｃｍ、反応室内の圧力を４０〜１２０Ｐａ、高周波（１３．５６ＭＨｚ）電力密度を５〜１５ｍＷ／ｃｍ２とする条件を用いてもよい。
また、ｎ型非晶質半導体層の場合、プラズマＣＶＤ装置が備える反応室に導入される反応ガスは、シランガス、水素ガス、及び水素で希釈されたホスフィンガス（ＰＨ３）（ホスフィン濃度は例えば１％）である。この場合、水素ガス流量を０〜１００ｓｃｃｍ、シランガス流量を４０ｓｃｃｍ、ホスフィンガス流量を４０ｓｃｃｍ、シリコン基板１０１の温度を、例えば１３０〜１８０℃、反応室内の圧力を約４０Ｐａ、高周波電力密度を８．３３ｍＷ／ｃｍ２とする条件を用いてもよい。これにより、リンがドープされたｎ型非晶質半導体層１０２ｎが形成される。
次に、シリコン基板１０１の受光面１０１ａと反対側の裏面に、ｉ型非晶質半導体層１０２ｉ、及びｐ型非晶質半導体層１０２ｐを順次形成する。
具体的には、まず、シリコン基板１０１の裏面に、プラズマＣＶＤ法を用いてｉ型非晶質半導体層１０２ｉを形成する。このときｉ型非晶質半導体層１０２ｉはシリコン基板１０１の裏面全面に形成される。ｉ型非晶質半導体層１０２ｉの形成において、プラズマＣＶＤ装置が備える反応室に導入される反応ガスは、シランガス、水素ガスである。この場合、例えば、シリコン基板１０１の温度を１３０〜２１０℃、水素ガス流量を０〜１００ｓｃｃｍ、シランガス（ＳｉＨ４）流量を約４０ｓｃｃｍ、反応室内の圧力を４０〜１２０Ｐａ、高周波（１３．５６ＭＨｚ）電力密度を５〜１５ｍＷ／ｃｍ２とする条件を用いてもよい。
続いて、ｉ型非晶質半導体層１０２ｉの上に、シャドーマスクを配置し、ｐ型非晶質半導体層１０２ｐを形成する。ここで、シャドーマスクを用いて形成されたｐ型非晶質半導体層について説明する。図６Ａは、シリコン基板１０１に形成されたｐ型非晶質半導体層を例示した模式図である。図６Ａに示すように、ｐ型非晶質半導体層１０２ｐは、その長辺ＬＡが約１０〜２００ｍｍ、短辺ＷＡは約２００μｍ〜２ｍｍの長さを有する略長方形の形状を有する。隣接するｐ型非晶質半導体層１０２ｐとｐ型非晶質半導体層１０２ｐの間隔ＧＡは、約２ｍｍ以下である。シリコン基板１０１で発生するキャリア（電子及び正孔）の拡散長は２ｍｍ程度である。そのため、キャリア（電子及び正孔）の拡散長が２ｍｍ以上である場合、ｐ型非晶質半導体層１０２ｐの間隔ＧＡが２ｍｍより大きければ、ｐ型非晶質半導体層１０２ｐとｐ型非晶質半導体層１０２ｐの間でキャリアが消滅し、光電変換効率が低下するが、本実施形態では、間隔ＧＡが２ｍｍ以下であるため、キャリアを消滅させず、光電変換効率を向上させることができる。
このとき使用されるシャドーマスクは、ステンレス鋼、銅、ニッケル、ニッケルを含む合金（例えば、ＳＵＳ４３０、４２アロイ、又はインバー材等）、モリブデン等の金属で構成されたメタルマスクを用いてもよい。上記メタルマスクに代えて、ガラス、セラミック（アルミナ、ジルコニア等）、有機フィルム等で構成されたマスクを用いてもよい。また、シリコン基板をエッチングしたマスクを用いてもよい。また、シャドーマスクの厚さは、例えば５０μｍ〜３００μｍ程度が好ましい。この場合、シャドーマスクが磁力で曲がったり、浮いたりしにくい。
シリコン基板１０１の熱膨張係数と、原料コストとを考慮するとシャドーマスクは４２アロイがより好ましい。シャドーマスクの厚さに関し、製造コストを考慮すると、シャドーマスクを１回で使い捨てることは問題となる。シャドーマスクを何度も使用することによって生産のランニングコストを抑制することができるため、シャドーマスクを再生して多数回使用することが好ましい。この場合、シャドーマスクに付着する成膜物を、弗酸やＮａＯＨを用いて除去する。
ｐ型非晶質半導体層１０２ｐは、例えばプラズマＣＶＤ法を用いて形成される。プラズマＣＶＤ装置が備える反応室に導入される反応ガスは、シランガス、水素ガス、及び水素希釈されたジボランガス（ジボラン濃度は例えば約２％）である。この場合、水素ガス流量を０〜１００ｓｃｃｍ、シランガス流量を４０ｓｃｃｍ、ジボランガス流量を４０ｓｃｃｍ、シリコン基板１０１の温度を１５０〜２１０℃とし、反応室内の圧力を４０〜１２０Ｐａ、高周波電力密度を５〜１５ｍＷ／ｃｍ２とする条件を用いてもよい。これにより、ボロン（Ｂ）がドープされたｐ型非晶質半導体層１０２ｐが形成される。
ｐ型非晶質半導体層１０２ｐの形成後、図５Ｄに示すように、ｎ型非晶質半導体層１０２ｎを形成する。
ｎ型非晶質半導体層１０２ｎは、シャドーマスクを配置し、例えば、プラズマＣＶＤ法を用いて形成される。ここで、図６Ｂに、シャドーマスクを用いて形成されたｎ型非晶質半導体層１０２ｎを例示した模式図を示す。なお、この図では、ｐ型非晶質半導体層１０２ｐの図示を省略している。
図６Ｂに示すように、ｎ型非晶質半導体層１０２ｎは、長辺ＬＢが約１０〜２００ｍｍ、短辺ＷＢが約５００μｍ〜１５００μｍの長さを有する略長方形の形状を有する。隣接するｎ型非晶質半導体層１０２ｎとｎ型非晶質半導体層１０２ｎの間隔ＧＢは、約５００〜１５００μｍである。
ｎ型非晶質半導体層１０２ｎは、例えば、プラズマＣＶＤを用いて形成される。プラズマＣＶＤ装置が備える反応室に導入される反応ガスは、シランガス、水素ガス、及び水素で希釈されたホスフィンガス（ホスフィン濃度は例えば１％）である。この場合、シリコン基板１０１の温度を例えば約１７０℃、水素ガス流量を０〜１００ｓｃｃｍ、シランガス流量を約４０ｓｃｃｍ、ホスフィンガス流量を約４０ｓｃｃｍ、反応室内の圧力を約４０Ｐａ、高周波電力密度を約８．３３ｍＷ／ｃｍ２とする条件を用いてもよい。これにより、リンがドープされたｎ型非晶質半導体層１０２ｎが形成される。
シャドーマスクによって形成されるｎ型非晶質半導体層１０２ｎと、図６Ａに示すｐ型非晶質半導体１０２ｐは、重ならなくてもよいし、ｎ型非晶質半導体層１０２ｎとｐ型非晶質半導体層１０２ｐの一部が重なってもよい。ｎ型非晶質半導体層１０２ｎとｐ型非晶質半導体層１０２ｐとが重ならない場合、図５Ｄに示すように、ｐ型非晶質半導体層１０２ｐとｎ型非晶質半導体層１０２ｎは、間隔Ｋを隔てて形成される。ｐ型非晶質半導体層１０２ｐとｎ型非晶質半導体層１０２ｎの間の領域は、ｉ型非晶質半導体層１０２ｉによってパッシベーションされているため、シリコン基板１０１中で発生したキャリアが殆ど消滅しない。一方、ｎ型非晶質半導体層１０２ｎとｐ型非晶質半導体層１０２ｐとが一部重なる場合、ｐ型非晶質半導体層１０２ｐとｎ型非晶質半導体層１０２ｎとの間に、これら半導体層が一部重なるオーバーラップ領域が形成される。しかしながら、ｐ型非晶質半導体層１０２ｐとｎ型非晶質半導体層１０２ｎは導電率が低いため、ｐ型非晶質半導体層１０２ｐとｎ型非晶質半導体層１０２ｎとの間で電流は流れず、ｐｎ接合の短絡は生じない。
次に、ｎ型非晶質半導体層１０２ｎの形成後、図５Ｅに示すように、ｐ型非晶質半導体層１０２ｐ及びｎ型非晶質半導体層１０２ｎの上に、ｎ型電極１０３ｎとｐ型電極１０３ｐをそれぞれ形成する。
ｎ型電極１０３ｎとｐ型電極１０３ｐは、シリコン基板１０１の上にシャドーマスクを配置し、例えば、蒸着法やスパッタ法によって形成される。ｎ型電極１０３ｎ及びｐ型電極１０３ｐの膜厚は、５０ｎｍ〜１μｍが好ましく、５０ｎｍ〜５００ｎｍがさらに好ましい。電極１０３が厚くなるとシリコン基板１０１にかかる応力が強くなり、シリコン基板１０１の反りの原因となるからである。
図６Ｃは、シャドーマスクを用いて形成された電極１０３を例示した模式図である。なお、この図において、ｐ型非晶質半導体層１０２ｐとｎ型非晶質半導体層１０２ｎの図示は省略されている。図６Ｃに示すように、電極１０３は、長辺ＬＣが約８〜１００ｍｍ、短辺ＷＣが約５００μｍ〜１５００μｍの長さを有する略長方形の形状を有する。短辺ＷＣ方向に隣接する電極１０３と電極１０３の間隔ＧＣ１、つまり、ｐ型電極１０３ｐとｎ型電極１０３ｎのギャップ幅Ｌは、約１００〜３００μｍである。長辺ＬＣ方向に隣接する電極１０３と電極１０３の間隔ＧＣ２は、約１００〜１０００μｍである。
シャドーマスクを用いてｎ型非晶質半導体層１０２ｎ、ｐ型非晶質半導体層１０２ｐの上にそれぞれ形成されたｎ型電極１０３ｎとｐ型電極１０３ｐは、長辺方向に隣接する同じ導電型の電極と間隔ＧＣ２を隔てて配置され、電気的に接続されていない。
続いて、図６Ｄに、ｐ型電極１０３ｐとｎ型電極１０３ｎが、それぞれ、ｐ型非晶質半導体層１０２ｐ及びｎ型非晶質半導体層１０２ｎの上で離間していない場合の光電変換装置（比較例）と、それぞれｐ型非晶質半導体層１０２ｐ及びｎ型非晶質半導体層１０２ｎの上で離間している場合の光電変換装置１(本実施形態)を作製し、その歩留りを評価した結果を示す。
比較例の光電変換装置では、ｐ型電極１０３ｐとｎ型電極１０３ｎを形成する際に用いるシャドーマスクは、図６Ｅに示すように、ｐ型電極１０３ｐとｎ型電極１０３ｎの各開口部５００ａは、短辺方向においてギャップ幅Ｌだけ離間し、長辺方向において離間していない。この場合、図６Ｄに示すように、ｐ型電極１０３ｐとｎ型電極１０３ｎのギャップ幅Ｌが４００μｍ以下になると歩留りが急激に低下している。ギャップ幅Ｌが４００μｍ以下になると、シャドーマスク５００が自重によって撓みやすくなる。その結果、ｐ型非晶質半導体層１０２ｐ上に形成されるように設計されたｐ型電極１０３ｐがｎ型非晶質半導体層１０２ｎに跨って形成されたり、逆に、ｎ型非晶質半導体層１０２ｎ上に形成されるように設計されたｎ型電極１０３ｎがｐ型非晶質半導体層１０２ｐに跨って形成されたりする。これにより、ｐｎ接合の短絡が生じ、歩留り低下の原因になっていると考えられる。
一方、本実施形態の光電変換装置１は、ギャップ幅Ｌが４００μｍ以下において、比較例と比べて歩留りが殆ど低下していない。本実施形態では、シャドーマスクを用いて形成される電極１０３が長辺方向において離間しているため、長辺方向に隣接する電極１０３と電極１０３の間の領域の存在によってシャドーマスクが撓みにくい。その結果、ｐ型電極１０３ｐとｎ型電極１０３ｎは、それぞれ、ｐ型非晶質半導体層１０２ｐとｎ型非晶質半導体層１０２ｎの上に形成され、異なる導電型の非晶質半導体層に跨って形成されていない。
このように、本実施形態の光電変換装置１は、シャドーマスクを用いてｐ型電極１０３ｐとｎ型電極１０３ｎが形成されるため、比較例に比べて、ｐ型電極１０３ｐとｎ型電極１０３ｎの位置精度が向上し、歩留りの低下を軽減することができる。特に、歩留まりが９０％を所望の性能とすると、ｐ型電極１０３ｐとｎ型電極１０３ｎのギャップ幅Ｌが４００μｍ以下が特に好ましい。
上記の方法を用いることで、ｐ型電極１０３ｐとｎ型電極１０３ｎを同時に一括して形成することができ、低コストで光電変換装置１を作製することが可能となる。また、ｐ型電極１０３ｐとｎ型電極１０３ｎが長手方向に離間して形成されているので、歩留まりを向上させることが可能となる。
なお、電極１０３のパターンは、図６Ｃに示すパターンに限らず、長辺方向に少なくとも２つ以上の電極１０３が所定の間隔を隔てて形成されたものであればよい。電極１０３が一つなぎであると、電極１０３に強い応力がかかり、光電変換装置１のシリコン基板１０１の反りが大きくなるためである。電極１０３が長手方向に離間して形成されていると、電極１０３が有する応力が緩和される。
また、電極１０３の長辺方向の長さは互いに異なっていてもよい。電極１０３は、応力を持っているため、シリコン基板１０１の端部の電極１０３の長さを、シリコン基板１０１の中心部の電極１０３よりも長くすると、中心部の電極１０３の応力を緩和できるため、シリコン基板１０１の反りを低減することができる。また、シリコン基板１０１の中心部の電極１０３の長さを、シリコン基板１０１の端部の電極１０３よりも長くすると、光の閉じ込め効率が高くなり、光電変換装置１の性能を高めることができる。
なお、本実施形態において、例えば、ｐ型非晶質半導体層１０２ｐは、図７Ａに示す断面構造を有していてもよい。図７Ａを参照して、ｐ型非晶質半導体層１０２ｐは、ｐ型非晶質半導体層１０２ｐの面内方向において、フラット領域ＦＴと、膜厚減少領域ＴＤとを有する。フラット領域ＦＴは、ｐ型非晶質半導体層１０２ｐのうち、最も厚い膜厚を有し、かつ、膜厚がほぼ一定である部分からなる。図７Ａでは、ｐ型非晶質半導体層１０２ｐを例示しているが、本発明の実施形態において、ｐ型非晶質半導体層１０２ｐおよびｎ型非晶質半導体層の少なくとも一方が膜厚減少領域を有していればよい。
フラット領域ＦＴの両端の点をＡ点とし、膜厚の減少率が第１の減少率から第１の減少率よりも大きい第２の減少率に変化する点をＢ点としたとき、膜厚減少領域ＴＤは、ｐ型非晶質半導体層１０２ｐの面内方向においてＡ点からＢ点までの領域である。
そして、膜厚減少領域ＴＤは、ｐ型非晶質半導体層１０２ｐの面内方向においてフラット領域ＦＴの両側に配置される。
ｐ型非晶質半導体層１０２ｐが膜厚減少領域ＴＤを有するのは、シャドーマスクを用いてプラズマＣＶＤ法によってｐ型非晶質半導体層１０２ｐを形成するからである。膜厚減少領域ＴＤは、フラット領域ＦＴよりも薄い膜厚を有するので、膜厚減少領域ＴＤのドーパント濃度は、フラット領域ＦＴのドーパント濃度よりも高い。
そして、電極１０３ｐは、ｐ型非晶質半導体層１０２ｐのフラット領域ＦＴの全体と膜厚減少領域ＴＤの一部とに接して配置される。
なお、ｎ型非晶質半導体層１０２ｎも、ｐ型非晶質半導体層１０２ｐと同じ構造を有していてもよい。この場合、ｎ型電極１０３ｎは、ｎ型非晶質半導体層１０２ｎのフラット領域ＦＴの全体と膜厚減少領域ＴＤの一部とに接して配置される。
その結果、キャリア（電子）がｐ型非晶質半導体層１０２ｐを介してｐ型電極１０３ｐへ到達するときの抵抗は、ｉ型非晶質半導体層１０２ｉの面内方向において一定の膜厚を有するｐ型非晶質半導体層１０２ｐが形成される場合に比べ低抵抗になる。また、キャリア（正孔）がｎ型非晶質半導体層１０２ｎを介してｎ型電極１０３ｎへ到達するときの抵抗は、ｉ型非晶質半導体層１０２ｉの面内方向において一定の膜厚を有するｎ型非晶質半導体層１０２ｎが形成される場合に比べ低抵抗になる。従って、光電変換素子１の変換効率を向上できる。
なお、ｐ型電極１０３ｐは、ｐ型非晶質半導体層１０２ｐの膜厚減少領域ＴＤの全体に接していてもよく、ｎ型電極１０３ｎは、ｎ型非晶質半導体層１０２ｎの膜厚減少領域ＴＤの全体に接していてもよい。
また、ｐ型非晶質半導体層１０２ｐは、図７Ａに示す断面構造に代えて、例えば、図７Ｂに示す断面構造を有していてもよい。図７Ｂを参照して、光電変換素子１は、ｐ型非晶質半導体層１０２ｐに代えて、ｐ型非晶質半導体層１０２１ｐを備え、ｐ型電極１０３ｐに代えてｐ型電極１０３１ｐを備えていてもよい。
ｐ型非晶質半導体層１０２１ｐにおいて、膜厚が最大である点をＣ点とし、膜厚の減少率が第１の減少率から第１の減少率よりも大きい第２の減少率に変化する点をＤ点とする。この場合、膜厚減少領域ＴＤは、ｐ型非晶質半導体層１０２１ｐの面内方向においてＣ点からＤ点までの領域である。
そして、ｐ型非晶質半導体層１０２１ｐは、ｐ型非晶質半導体層１０２１ｐの面内方向において２つの膜厚減少領域ＴＤを有する。２つの膜厚減少領域ＴＤは、ｐ型非晶質半導体層１０２１ｐの面内方向において相互に接して配置される。
ｐ型電極１０３１ｐは、２つの膜厚減少領域ＴＤのうち、一方の膜厚減少領域ＴＤの一部と他方の膜厚減少領域ＴＤの一部とに接して配置される。
また、光電変換素子１は、ｎ型非晶質半導体層１０２ｎに代えて、図７Ｂに示すｐ型非晶質半導体層１０２１ｐと同じ構造からなるｎ型非晶質半導体層を備えていてもよい。
このように構成することにより、キャリア（電子）がｐ型非晶質半導体層１０２１ｐを介してｐ型電極１０３１ｐへ到達するときの抵抗は、ｉ型非晶質半導体層１０２ｉの面内方向において一定の膜厚を有するｐ型非晶質半導体層が形成される場合に比べ低抵抗になる。また、キャリア（正孔）がｐ型非晶質半導体層１０２１ｐと同じ構造を有するｎ型非晶質半導体層を介してｎ型電極へ到達するときの抵抗は、ｉ型非晶質半導体層１０２ｉの面内方向において一定の膜厚を有するｎ型非晶質半導体層が形成される場合に比べ低抵抗になる。従って、光電変換素子１の変換効率を向上できる。
なお、ｐ型電極１０３１ｐは、ｐ型非晶質半導体層１０２１ｐと、ｐ型非晶質半導体層１０２１ｐと同じ構造を有するｎ型非晶質半導体層とにおいて、２つの膜厚減少領域ＴＤの全体に接して配置されていてもよい。
また、ｐ型非晶質半導体層１０２ｐは、図７Ａに示す断面構造に代えて、例えば、図７Ｃに示す断面構造を有していてもよい。図７Ｃを参照して、光電変換素子１は、ｐ型非晶質半導体層１０２ｐに代えてｐ型非晶質半導体層１０２２ｐを備え、ｐ型電極１０３ｐに代えて、ｐ型電極１０３２ｐを備えていてもよい。
ｐ型非晶質半導体層１０２２ｐにおいて、膜厚が最大である点をＥ点とし、膜厚の減少率が第１の減少率から第１の減少率よりも大きい第２の減少率に変化する点をＦ点とし、膜厚の変化率の符号が負から正に変化する点をＧ点とする。この場合、膜厚減少領域ＴＤ１は、ｐ型非晶質半導体層１０２２ｐの面内方向においてＥ点からＦ点までの領域であり、膜厚減少領域ＴＤ２は、ｐ型非晶質半導体層１０２２ｐの面内方向においてＥ点からＧ点までの領域である。
よって、ｐ型非晶質半導体層１０２２ｐは、ｐ型非晶質半導体層１０２２ｐの面内方向において２つの膜厚減少領域ＴＤ１と２つの膜厚減少領域ＴＤ２とを有する。
２つの膜厚減少領域ＴＤ２は、ｐ型非晶質半導体層１０２２ｐの面内方向における膜厚分布がＧ点を通る線に対して対称になるように配置される。２つの膜厚減少領域ＴＤ１は、ｐ型非晶質半導体層１０２２ｐの面内方向において２つの膜厚減少領域ＴＤ２の両側に配置される。
ｐ型電極１０３２ｐは、２つの膜厚減少領域ＴＤ２の全体と、一方の膜厚減少領域ＴＤ１の一部と、他方の膜厚減少領域ＴＤ１の一部とに接して配置される。
また、光電変換素子１は、ｎ型非晶質半導体層１０２ｎに代えて、図７Ｃに示すｐ型非晶質半導体層１０２２ｐと同じ構造からなるｎ型非晶質半導体層を備えていてもよい。
このように構成することにより、キャリア（電子）がｎ型非晶質半導体層を介してｎ型電極へ到達するときの抵抗は、ｉ型非晶質半導体層１０２ｉの面内方向において一定の膜厚を有するｎ型非晶質半導体層が形成される場合に比べ低抵抗になる。また、キャリア（正孔）がｐ型非晶質半導体層１０２２ｐを介してｐ型電極１０３２ｐへ到達するときの抵抗は、ｉ型非晶質半導体層１０２ｉの面内方向において一定の膜厚を有するｎ型非晶質半導体層が形成される場合に比べ低抵抗になる。従って、光電変換素子１の変換効率を向上できる。
なお、ｐ型電極１０３２ｐは、ｐ型非晶質半導体層１０２２ｐと、ｐ型非晶質半導体層１０２２ｐと同じ構造を有するｎ型非晶質半導体層とにおいて、２つの膜厚減少領域ＴＤ１の全体と、２つの膜厚減少領域ＴＤ２の全体とに接して配置されていてもよい。
このように、光電変換素子１は、膜厚減少領域ＴＤ（ＴＤ１，ＴＤ２）を有するｐ型非晶質半導体層およびｎ型非晶質半導体層を備える。そして、この発明の実施の形態においては、膜厚減少領域は、膜厚減少領域ＴＤ，ＴＤ１，ＴＤ２のいずれかからなる。
従って、ｐ型非晶質半導体層またはｎ型非晶質半導体層の膜厚が最大である点を第１の点とし、ｐ型非晶質半導体層またはｎ型非晶質半導体層の面内方向において、膜厚の減少率が第１の減少率から第１の減少率よりも大きい第２の減少率に変化する点、または膜厚の変化率の符号が負から正に変化する点を第２の点としたとき、膜厚減少領域は、ｐ型非晶質半導体層またはｎ型非晶質半導体層の面内方向において、第１の点から第２の点までの領域である。
上記の例では、シリコン基板１０１の表面が平坦である場合について説明したが、実際には、シリコン基板１０１には、ダメージ層を除去するために行うエッチングの影響等によって、テクスチャが形成されていない面にも１μｍ程度の凹凸が存在する場合がある。ここで、シリコン基板１０１の表面に凹凸がある場合の非晶質半導体層の膜厚の測定方法について説明する。
表面に凹凸が形成されているシリコン基板１０１上に、ｉ型非晶質半導体層１０２ｉを形成し、ｉ型非晶質半導体層１０２ｉの上に膜厚減少領域を有するｎ型非晶質半導体層１０２ｎ又はｐ型非晶質半導体層１０２ｐを形成する。そして、走査電子顕微鏡（ＳＥＭ）又は透過電子顕微鏡（ＴＥＭ）を用いて、そのシリコン基板１０１の断面写真を撮影する。撮影結果から、ｉ型非晶質半導体層１０２ｉとシリコン基板１０１との界面を容易に確認することができる。図７Ｄの（ａ）は、ｉ型非晶質半導体層１０２ｉとシリコン基板１０１の表面との界面Ｓからｎ型非晶質半導体層１０２ｎ又はｐ型非晶質半導体層１０２ｐの表面までの膜厚ｈを測定した結果を表す模式図である。図７Ｄの（ａ）に示す各膜厚ｈをプロットし直すことにより、図７Ｄの（ａ）に示す各膜厚ｈを、図７Ｄの（ｂ）に示すように表すことができる。つまり、シリコン基板１０１の表面が略平坦なものとして非晶質半導体層（ｎ型非晶質半導体層、ｐ型非晶質半導体層）の膜厚を特定できる。
また、シリコン基板１０１の両面にテクスチャが形成されている基板を用いた場合においても、上記と同様の方法でテクスチャ上の膜厚を測定してプロットし直すことで、膜厚減少領域を判断することができる。
なお、シリコンウェハーのテクスチャ構造が形成されていない面は、最大で２μｍ程度の高低差を有するが、テクスチャ構造が形成された面（最大で数１０μｍの高低差）に比べると、高低差が非常に小さく、ほぼフラットである。
従って、配線シート３００等の外部配線とのコンタクトのし易さ、および電極１０３間の短絡の生じ難さを考慮すると、ｉ型非晶質半導体層１０２ｉ、ｎ型非晶質半導体層１０２ｎおよびｐ型非晶質半導体層１０２ｐ等は、本来、比較的フラットである裏面（テクスチャ構造が形成されていない面）上に形成されるのが好ましい。しかし、入射光を効率よくシリコン基板１０１に閉じ込めるためには、シリコン基板１０１の裏面にもテクスチャが形成されることが好ましく、更に、シリコン基板１０１の裏面にテクスチャ構造を有することで、シリコン基板１０１の表面積が増加し（１．７倍程度）、コンタクト抵抗を下げることができる。また、シリコン基板１０１の片面にだけテクスチャ構造を有する場合には、異方性エッチングを行う際、テクスチャを形成しない面を保護する工程が必要となる。一方、シリコン基板１０１の両面にテクスチャ構造を形成する場合には、シリコン基板１０１の両面を保護する必要がないので、プロセス工数を低減することができる。
次に、図８Ａ〜８Ｄを参照して、配線シート３００の製造方法の一例について説明する。図８Ａに示すように、絶縁性基板３０１の表面に、導電層７０１を形成する。絶縁性基板３０１は、例えば、ポリエステル、ポリエチレンナフタレート、又はポリイミドなどの樹脂からなる基板を用いてもよい。絶縁性基板３０１の厚みは、例えば、１０μｍ以上２００μｍ以下であり、特に２５μｍ程度が好ましい。導電層７０１は、例えば、銅などの金属を用いてもよいが、これに限定されるものではない。
続いて、図８Ｂに示すように、絶縁性基板３０１上の導電層７０１の上にレジストパターン７０２を形成する。ここで、レジストパターン７０２は、ｎ型用配線材３０２ｎ、ｐ型用配線材３０２ｐ、及び、ｎ型用配線材３０２ｎとｐ型用配線材３０２ｐとを接続する接続用配線を形成する箇所以外に開口部７０２ａを有する。レジストパターン７０２は、例えば、公知の材料が用いられ、スクリーン印刷、ディスペンサ塗布、又はインクジェット塗布などの方法によって形成される。
次に、図８Ｃに示すように、レジストパターン７０２から露出している箇所の導電層７０１を、例えばウェットエッチングによって除去し、導電層７０１をパターンニングすることにより、開口部７０３が形成される。そして、導電層７０１上のレジスト７０２を除去することにより、図８Ｄに示すように、ｎ型用配線材３０２ｎ、ｐ型用配線材３０２ｐ、及び接続用配線３０３が形成され、図３に示す配線シート３００が形成される。
配線シート３００におけるｎ型用配線材３０２ｎとｐ型用配線材３０２ｐに、図１に示す光電変換装置１のｎ型電極１０３ｎとｐ型電極１０３ｐをそれぞれ接合する。
ここで、配線シート３００と光電変換装置１とを接合する際の断面の模式図を図９Ａに示す。ｎ型用配線材３０２ｎ及びｐ型用配線材３０２ｐと、ｎ型電極１０３ｎ及びｐ型電極１０３ｐとは、半田樹脂８０１によって接着される。また、図９Ｂに示すように、配線シート３００上のｐ型用配線材３０２ｐ及びｎ型用配線材３０２ｎと、ｐ型電極１０３ｐ及びｎ型電極１０３ｎとを、半田樹脂８０１と絶縁性樹脂８０２とを用いて接着することで、絶縁性が向上し、光電変換装置１の信頼性を高めることができる。
具体的には、図１０Ａに示すように、光電変換装置１のｎ型電極１０３ｎ及びｐ型電極１０３ｐのそれぞれの表面に、半田樹脂８０１を設ける。半田樹脂８０１は、絶縁性接着材８０３の中に導電性接着材８０４が分散されて構成されている。半田樹脂８０１は、たとえば、タムラ化研（株）製のＴＣＡＰ−５４０１−２７等を用いてもよい。
絶縁性接着材８０３は、例えば、エポキシ樹脂、アクリル樹脂、及びウレタン樹脂等のいずれかを用いてもよいし、これらいずれか１つを樹脂成分として含む熱硬化型及び／又は光硬化型の絶縁性樹脂を用いてもよい。
導電性接着材８０４は、例えば、錫及びビスマスの少なくとも一方を含む半田粒子などを用いてもよい。より好ましくは、錫と、ビスマス、インジウム、銀等のいずれかとの合金であることが好ましい。このように構成することで、半田融点を抑えることができ、後述する導電性接着剤８０４の溶融後に硬化する工程の加熱温度を下げることができ、光電変換装置１の反りを抑制することができる。
半田樹脂８０１は、例えば、スクリーン印刷、ディスペンサ塗布、またはインクジェット塗布などの方法を用いてｎ型電極１０３ｎ及びｐ型電極１０３ｐのそれぞれの表面に配置される。特に、スクリーン印刷は、半田樹脂８０１を、簡易に、低コストで、かつ短時間に配置することができるため好ましい。なお、本実施形態では、光電変換装置１のｎ型電極１０３ｎ及びｐ型電極１０３ｐの上に半田樹脂８０１を設ける場合について説明するが、以下のようにしてもよい。例えば、配線シート３００におけるｎ型用配線材３０２ｎとｐ型用配線材３０２ｐとを接続する接続用配線（図示略）の上に、半田樹脂８０１を設けてもよいし、ｎ型電極１０３ｎ及びｐ型電極１０３ｐと接続用配線の双方に半田樹脂８０１を設けてもよい。また、本実施形態では、半田樹脂８０１を用いる場合について説明するが、半田樹脂８０１以外に半田ペースト（フラックス中に半田粒子を分散した構成のもの）などを用いることもできる。この場合も上記のように低融点の半田を使用することが好ましい。
また、光電変換装置１がアライメントマークを備える場合には、アライメントマークに導電性接着材８０４が設けられないことが好ましい。その結果、アライメントマークから導電性接着材８０４がはみ出して、アライメントマークの認識精度が低下するといった問題が起こりにくくできる。また、光電変換装置１と配線シート３００とを重ね合せる工程において、光電変換装置１と配線シート３００との位置合わせをより正確に行うことができる。
次に、図１０Ｂに示すように、光電変換装置１のｎ型電極１０３ｎ及びｐ型電極１０３ｐと、配線シート３００におけるｎ型用配線材３０２ｎ及びｐ型用配線材３０２ｐとがそれぞれ対向するように位置合わせを行う。このとき、光電変換装置１におけるｎ型電極１０３ｎ及びｐ型電極１０３ｐ以外の領域と、配線シート３００におけるｎ型用配線材３０２ｎ及びｐ型用配線材３０２ｐ以外の領域との間に絶縁性樹脂を設ける。これにより、半田樹脂８０１が、絶縁性樹脂を介して、光電変換装置１における電極１０３の間、又は、配線シート３００におけるｎ型用配線材３０２ｎ及びｐ型用配線材３０２ｐの間に流出し、電極１０３の間、又は、ｎ型用配線材３０２ｎ及びｐ型用配線材３０２ｐの間が短絡するのを防止することができる。
光電変換装置１がアライメントマークを備える場合、アライメントマークが配線シート３００の所定領域と対向するように、光電変換装置１と配線シート３００とを重ね合わせることが好ましい。この段階において、絶縁性樹脂は硬化されていないため、光電変換装置１と配線シート３００との位置合わせを容易に行なうことができる。その結果、ｎ型電極１０３ｎ及びｐ型電極１０３ｐと、配線シート３００のｎ型用配線材３０２ｎ及びｐ型用配線材３０２ｐとの間の電気的な接続、及び機械的な接続の安定性を向上させることができる。
図１０Ｃに示すように、光電変換装置１と配線シート３００とを重ね合わせた後、絶縁性樹脂を硬化する処理を行う。これにより、絶縁性樹脂は、硬化される。絶縁性樹脂の硬化処理は、例えば、絶縁性樹脂を加熱してもよいし、紫外線等の光を照射してもよいし、加熱と紫外線等の照射とを行ってもよい。なお、この段階での絶縁性樹脂は、完全に硬化した状態でなくてもよいが、後述する導電性接着材８０４を溶融した後の硬化処理において、溶融された導電性接着材８０４と混合しない程度に硬化されていればよい。
続いて、導電性接着材８０４を溶融し、その後、導電性接着材８０４を硬化する。ここで、導電性接着材８０４を溶融した後の硬化処理は、例えば、光電変換装置１と配線シート３００とを加圧しながら半田樹脂８０１を加熱して、半田樹脂８０１中の導電性接着材８０４を溶融し、その後、導電性接着材８０４を冷却することにより行う。
溶融した導電性接着材８０４は、ｎ型電極１０２ｎの表面の少なくとも一部と、配線シート３００のｎ型用配線材３０２ｎの表面の少なくとも一部との間に凝集するとともに、ｐ型電極１０２ｐの表面の少なくとも一部と、配線シート３００のｐ型用配線材３０２ｐの表面の少なくとも一部との間にも凝集する。その後、溶融した導電性接着材８０４は冷却されることによって、凝集した状態で固化する。また、半田樹脂８０１の加熱によって、絶縁性接着材８０３は、その粘度が低下して、電極１０３の間、及び配線シート３００のｎ型用配線材３０２ｎとｐ型用配線材３０２ｐの間に移動する。その後、絶縁性接着材８０３は、さらに加熱されることにより、その移動後の位置で硬化する。また、半田樹脂８０１の加熱によって、絶縁性樹脂も加熱されて完全に硬化する。これにより、図１０Ｄに示すように、光電変換装置１に配線シート３００が接合された光電変換装置１Ａを作製することができる。
上述した第１実施形態の光電変換装置１は、ｎ型非晶質半導体層１０２ｎ及びｐ型非晶質半導体層１０２ｐの上に、それぞれ、複数の電極１０３（ｎ型電極１０３ｎ，ｐ型電極１０３ｐ）が離間して形成されている。電極１０３は、シャドーマスクを用いて形成される。このシャドーマスクは、各電極１０３（１０３ｎ，１０３ｐ）がそれぞれ離間して形成されるように構成されているため、電極１０３が離間しないように形成するシャドーマスクを用いる場合と比べて、シャドーマスクが撓みにくい。そのため、ｎ型電極１０３ｎとｐ型電極１０３ｐの間のギャップ幅を小さくしても、ｎ型電極１０３ｎとｐ型電極１０３ｐが、異なる導電型の半導体層上にはみ出して形成されにくい。その結果、ｎ型非晶質半導体層１０２ｎ及びｐ型非晶質半導体層１０２ｐの上に、所望する形状のｎ型電極１０３ｎとｐ型電極１０３ｐがそれぞれ形成され、ｐｎ接合が電気的に短絡する現象が抑制され、歩留りの低下を軽減することができる。
また、上述した第１実施形態では、離間して配置されたｎ型電極１０３ｎとｎ型電極１０３ｎは、配線シート３００のｎ型用配線材３０２ｎによって接続されるとともに、離間して配置されたｐ型電極１０３ｐとｐ型電極１０３ｐは、配線シート３００のｐ型用配線材３０２ｐによって接続される。そのため、光電変換装置１の受光面に光が入射することによって発生した電流を、配線シート３００を介して外部に取り出すことができる。
また、上述した光電変換装置１は、シリコン基板１０１の受光面と裏面が非対称の構造のため、ｐ型非晶質半導体層１０２ｐとｎ型非晶質半導体層１０２ｎとが成膜された段階でシリコン基板１０１にかかる応力が大きくなる。さらに、ｐ型非晶質半導体層１０２ｐとｎ型非晶質半導体層１０２ｎの上に電極１０３が形成されることで、シリコン基板１０１にかかる応力が更に大きくなる。電極１０３の膜厚が厚いほどその応力も大きくなるため、光電変換装置１に配線シート３００を接合することで、ｐ型非晶質半導体層１０２ｐとｎ型非晶質半導体層１０２ｎの上の電極１０３の膜厚をある程度薄くすることができるが、本実施形態では、さらに、シャドーマスクを用い、電極１０３を離間して形成する。そのため、アスペクト比が大きい長方形の形状の電極１０３を形成する場合と比べ、シャドーマスクが撓みにくく、シリコン基板１０１に係る応力を緩和することができる。
＜第２実施形態＞
上述した第１実施形態では、シリコン基板１０１の裏面の全面に、ｉ型非晶質半導体層１０２ｉを形成した後、ｉ型非晶質半導体層１０２ｉの上にｐ型非晶質半導体層１０２ｐを形成し、その後、ｎ型非晶質半導体層１０２ｎを形成する例を説明したが、ｐ型非晶質半導体層１０２ｐとｎ型非晶質半導体層１０２ｎの形成順序はこれに限定されない。
例えば、図５Ｃにおいて、ｉ型非晶質半導体層１０２ｉを形成した後、シャドーマスクを用いて図６Ｂに示すｎ型非晶質半導体層１０２ｎをｉ型非晶質半導体層１０２ｉの上に形成し、その後、シャドーマスクを用いて図６Ａに示すｐ型非晶質半導体層１０２ｐをｉ型非晶質半導体層１０２ｉの上に形成してもよい。
＜第３実施形態＞
図１１Ａは、本実施形態における光電変換装置の平面図を表す模式図である。図１１Ａにおいて、第１実施形態と同様の構成には第１実施形態と同じ符号を付している。
図１１Ａに示すように、光電変換装置１Ｂは、櫛歯形状を有するｎ型非晶質半導体層１００２ｎとｐ型非晶質半導体層１００２ｐを備える。ｎ型非晶質半導体層１００２ｎとｐ型非晶質半導体層１００２ｐのそれぞれの上には、複数の電極１１３が配置されている。
電極１１３は、略矩形形状を有するグリッド電極１１３ａとフィンガー電極１１３ｂとを有する。グリッド電極１１３ａは、シリコン基板１０１のＹ軸方向に略平行であり、フィンガー電極１１３ｂは、シリコン基板１０１のＸ軸方向に略平行である。グリッド電極１１３ａは、ｎ型非晶質半導体層１００２ｎ又はｐ型非晶質半導体層１００２ｐの上において、他のグリッド電極１１３ａと離間して配置されている。フィンガー電極１１３ｂは、グリッド電極１１３ａの一辺に接するように形成されている。ｎ型非晶質半導体層１００２ｎ上のフィンガー電極１１３ｂと、ｐ型非晶質半導体層１００２ｐ上のフィンガー電極１１３ｂは、シリコン基板１０１の面内方向において交互に隣接して配置される。
本実施形態における光電変換装置１Ｂは、例えば、上述した図５Ｃの工程において、図１１Ｂに示すシャドーマスク４１０Ａを用いてｐ型非晶質半導体層１００２ｐを形成する。図１１Ｂに示すシャドーマスク４１０Ａは、ｐ型非晶質半導体層１００２ｐを形成する位置に開口部４１００ａを有する。続いて、ｐ型非晶質半導体層１００２ｐの形成後、図１１Ｃに示すシャドーマスク４２０Ａを用いてｎ型非晶質半導体層１００２ｎを形成する。図１１Ｃに示すシャドーマスク４２０Ａは、ｎ型非晶質半導体層１００２ｎを形成する位置に開口部４２００ａを有する。
そして、ｐ型非晶質半導体層１００２ｐ及びｎ型非晶質半導体層１００２ｎの形成後、例えば、図１１Ｄに示すシャドーマスク４３０Ａを用いて電極１１３を形成する。図１１Ｄに示すシャドーマスク４３０Ａは、電極１１３（グリッド電極１１３ａ及びフィンガー電極１１３ｂ）を形成する位置に、開口部４３００（４３００ａ，４３００ｂ）を有する。シャドーマスク４３０Ａにおいて、隣接する開口部４３００ａと開口部４３００ａの間の領域４３０ｒは、シャドーマスク４３０Ａを構成する金属によって形成されている。シャドーマスクに領域４３０ｒが設けられていない場合、つまり、グリッド電極１１３ａが離間せず連続している場合には、シャドーマスクの自重によってシャドーマスクが撓みやすくなる。また、このようなシャドーマスクを繰り返し使用することによって、シャドーマスクの機械的強度が低下し、さらに撓みやすくなる。本実施形態では、シャドーマスク４３０Ａにおける開口部４３００ａと開口部４３００ａの間の領域４３０ｒによって、シャドーマスク４３０Ａの機械的強度を高めることができるので、シャドーマスク４３０Ａを繰り返し使用する場合であっても、シャドーマスク４３０Ａの撓みを軽減することができる。
なお、この場合には、電極１１３の形状に応じた配線シートを用い、光電変換装置１Ｂと接合する。これにより、ｎ型非晶質半導体層１００２ｎ上の各グリッド電極１１３ａが配線シートによって電気的に接続されるとともに、ｐ型非晶質半導体層１００２ｐ上の各グリッド電極１１３ａが配線シートによって電気的に接続され、光電変換装置１Ｂで発生した電流を配線シートを介して外部へ取り出すことができる。
上記の例において、グリッド電極１１３ａの下側の非晶質半導体層（１００２ｎ，１００２ｐ）もグリッド電極１１３と同様に離間していてもよい。このように構成することにより、図１１Ｂ，１１Ｃに示すように、グリッド電極１１３ａと重なる非晶質半導体層（１００２ｎ，１００２ｐ）の開口部分が一つながりである場合と比べ、シャドーマスクが撓みにくいため、非晶質半導体層を適切な位置に形成することができる。
＜第４実施形態＞
図１２Ａは、本実施形態における光電変換装置の平面図を表す模式図である。図１２Ａにおいて、第１実施形態と同様の構成には第１実施形態と同じ符号を付している。
図１２Ａに示すように、光電変換装置１Ｃは、ｎ型非晶質半導体層１０２ｎ及びｐ型非晶質半導体層１０２ｐの上に、複数のｎ型電極１０３ｎと複数のｐ型電極１０３ｐがそれぞれ配置されている。複数のｎ型電極１０３ｎと複数のｐ型電極１０３ｐは、それぞれ、隣接する同じ導電型の電極と離間して配置されている。
図１２Ａにおいて、ｐ型非晶質半導体層１０２ｐ上には、略同等の大きさを有する３つのｐ型電極１０３ｐが配置されている。ｎ型非晶質半導体層１０２ｎ上には、４つのｎ型電極１０３ｎが配置されている。両端のｎ型電極１０３ｎを除く他のｎ型電極１０３ｎの長辺は、ｐ型電極１０３ｐと略同等の長さであるが、両端のｎ型電極１０３ｎの長辺はｐ型電極１０３よりも短い。つまり、ｎ型非晶質半導体層１０２ｎ上のｎ型電極１０３ｎは、長辺の長さが均一ではない。また、ｎ型非晶質半導体層１０２ｎ上の両端のｎ型電極１０３ｎを除くｎ型電極１０３ｎは、隣接するｐ型電極１０３ｐとｐ型電極１０３ｐとの間に対応する位置に配置されており、隣接するｐ型電極１０３ｐとＸ軸方向の位置がずれている。
この場合には、例えば、図１２Ｂに示すシャドーマスク４３０Ｂを用いて電極１０３ｎ、１０３ｐを形成する。シャドーマスク４３０Ｂは、ｎ型電極１０３ｎ、ｐ型電極１０３ｐを形成する位置に開口部４３０ａを有する。第１実施形態では、電極１０３を形成する際に用いられるシャドーマスクは、ｎ型電極１０３ｎとｐ型電極１０３ｐの短辺の位置が揃っているため、ｎ型電極１０３ｎとｐ型電極１０３ｐの間隔が小さくなるほど、シャドーマスクが撓みやすくなる。一方、本実施形態のシャドーマスク４３０Ｂは、図１２Ｂに示すように、開口部４３０ａの位置が揃っていない。そのため、第１実施形態の場合と比べ、シャドーマスク４３０Ｂの機械的強度が向上する。その結果、シャドーマスク４３０Ｂの使用回数をシャドーマスク４３０よりも増やすことができ、光電変換装置の製造コストを軽減することができる。
また、図１２Ａに示すように、例えば、シリコン基板１０１のＣ点でキャリアが発生した場合、Ｃ点を中心とする３６０°の方向に電極１０３（１０３ｎ，１０３ｐ）が配置されているため、キャリアが電極１０３に引き込まれやすくなり、光電変換効率を向上させることができる。
＜第５実施形態＞
図１３Ａは、本実施形態における光電変換装置の平面図を表す模式図である。図１３Ｂは、図１３Ａに示す光電変換装置１Ｄの一部を拡大した模式図であり、図１３Ｃは、図１３Ｂに示す光電変換装置１Ｄの一部分をＩ−Ｉ線で切断した断面図である。図１３Ｂ及び１３Ｃでは、ｐ型非晶質半導体層１０２ｐ上のｐ型電極１０３ｐが形成された一部分を例示するが、ｎ型非晶質半導体層１０２ｎ上のｎ型電極１０３ｎが形成された部分も同様である。図１３Ａ〜１３Ｃにおいて、第１実施形態と同様の構成には第１実施形態と同じ符号を付している。
図１３Ａ〜１３Ｃに示すように、光電変換装置１Ｄは、ｎ型非晶質半導体層１０２ｎ及びｐ型非晶質半導体層１０２ｐの上に、ｎ型電極１０３ｎとｐ型電極１０３ｐがそれぞれ配置されている。ｎ型電極１０３ｎとｐ型電極１０３ｐは、第１実施形態と同様、隣接する同じ導電型の電極と離間して配置されている。
図１３Ｂ及び図１３Ｃに示すように、ｐ型電極１０３ｐの上には、金属ペースト１０５が設けられている。また、隣接するｐ型電極１０３ｐとｐ型電極１０３ｐの間にも金属ペースト１０５が設けられている。金属ペースト１０５は、例えば、銀で構成されていてもよいし、半田樹脂であってもよい。なお、図１３Ｂ及び図１３Ｃでは図示を省略するが、ｎ型非晶質半導体層１０２ｎ上のｎ型電極１０３ｎの上、及び隣接するｎ型電極１０３ｎとｎ型電極１０３ｎの間にも上記と同様に金属ペースト１０５が設けられる。
光電変換装置１Ｄと配線シート３００とを接合することにより、光電変換装置１Ｄで発生した電流を、ｎ型電極１０３ｎ及びｐ型電極１０３ｐの上の金属ペースト１０５を介して取り出すとともに、ｎ型電極１０３ｎとｎ型電極１０３ｎの間、及びｐ型電極１０３ｐとｐ型電極１０３ｐの間に設けられた金属ペースト１０５を介して取り出すことができる。その結果、光電変換装置１Ｄの曲線因子（ＦＦ）を向上させることができる。
＜第６実施形態＞
図１４Ａは、本実施形態における光電変換装置の平面図を表す模式図である。図１４Ｂは、図１４Ａに示す光電変換装置１Ｅの一部を拡大した模式図であり、図１４Ｃは、図１４Ｂに示す光電変換装置１Ｄの一部分をＩＩ−ＩＩ線で切断した断面図である。図１４Ｂ及び１４Ｃでは、ｐ型非晶質半導体層１０２ｐ上のｐ型電極１０３ｐが形成された一部分を例示するが、ｎ型非晶質半導体層１０２ｎ上のｎ型電極１０３ｎが形成された部分も同様である。図１４Ａ〜１４Ｃにおいて、第１実施形態と同様の構成には第１実施形態と同じ符号を付している。
図１４Ａ〜１４Ｃに示すように、本実施形態における光電変換装置１Ｅは、ｎ型電極１０３ｎ及びｐ型電極１０３ｐの上に金属ペースト１０５が設けられている点で第４実施形態と共通するが、以下の点で第４実施形態と異なる。つまり、光電変換装置１Ｅは、隣接するｎ型電極１０３ｎとｎ型電極１０３ｎとが金属ペースト１０５で接続されるとともに、隣接するｐ型電極１０３ｐとｐ型電極１０３ｐとの間が金属ペースト１０５で接続されている。
光電変換装置１Ｅの場合、第４実施形態の光電変換装置１Ｄと比べて金属ペースト１０５が設けられる面積が大きいため、配線シート３００と接合する際、配線シート３００との接触面積が大きくなる。そのため、光電変換装置１Ｅに配線シート３００を接合した場合、第４実施形態よりも低抵抗な配線接続を実現することができる。また、光電変換装置１Ｅと配線シート３００との接触面積が大きいため、第４実施形態よりも配線シート３００と光電変換装置１Ｅとの密着性を高めることができる。
＜第７実施形態＞
上述した第１実施形態では、シリコン基板１０１の受光面にテクスチャが形成されている例を説明したが、シリコン基板１０１の裏面にテクスチャが形成されていてもよい。
図１５は、本実施形態における光電変換装置の断面を表す模式図である。図１５に示すように、光電変換装置１Ｆは、シリコン基板１０１の受光面だけでなく、裏面にもテクスチャが形成されている。また、シリコン基板１０１の裏面に形成されたテクスチャの凹凸に沿って、ｉ型非晶質半導体層１０２ｉ、ｎ型非晶質半導体層１０２ｎ及びｐ型非晶質半導体層１０２ｐが形成されている。
シリコン基板１０１の裏面にテクスチャが形成されている場合、フォトマスクを用いてｎ型非晶質半導体層１０２ｎ及びｐ型非晶質半導体層１０２ｐと、電極１０３（１０３ｎ、１０３ｐ）を形成すると、レジストの膜厚や露光量が不均一となり、所望する形状を得ることが難しい。本実施形態では、シリコン基板１０１の裏面にテクスチャが形成されている場合であっても、例えば、第１実施形態と同様のシャドーマスクを用いることで、所望する形状のｎ型非晶質半導体層１０２ｎ及びｐ型非晶質半導体層１０２ｐと、電極１０３（１０３ｎ、１０３ｐ）とを形成することができる。
なお、本実施形態において、上述した第２及び第３実施形態における各種電極のパターンを適用してもよい。また、上述した第４又は第５実施形態と同様、電極の上に金属ペースト１０５を設けるとともに、電極と電極の間に金属ペースト１０５が設けられてもよいし、電極と電極の間を跨ぐように電極間を接続する金属ペースト１０５が設けられていてもよい。
シリコン基板１０１の裏面がテクスチャ構造を有する場合には、ｎ型非晶質半導体層１０２ｎ及びｐ型非晶質半導体層１０２ｐと電極１０３（１０３ｎ、１０３ｐ）の接触面積が増えるため、非晶質半導体層１０２ｎ，１０２ｐと電極１０３とのコンタクト抵抗を下げることが可能となる。また、電極１０３の上に金属ペースト１０５を用いる場合、接触面積が増えるため、電極１０３と金属ペースト１０５の間の接着強度を上げることができる。接着強度が高くなることで、信頼性の高い光電変換装置１を作製することが可能となる。また、シリコン基板１０１の受光面と裏面にテクスチャが形成されていると、シリコン基板１０１の表面と裏面が対称構造となるため、シリコン基板１０１にかかる応力が小さくなる。このシリコン基板１０１に互いに離間した電極１０３が形成されるため、シリコン基板１０１の反りを更に低減することができる。
＜第８実施形態＞
本実施形態では、上述した第１実施形態から第７実施形態の少なくとも１つの光電変換装置を備えた光電変換モジュールについて説明する。図１６は、本実施形態に係る光電変換モジュールの構成を示す概略図である。光電変換モジュール１０００は、複数の光電変換装置１１と、カバー１００２と、出力端子１００３，１００４とを備える。
複数の光電変換装置１１は、例えば、第１〜第５実施形態に係る光電変換装置１、１Ｂ〜１Ｆのいずれかに配線シートが接合されたものを適用してもよい。また、配線シート上にいずれかの光電変換装置がアレイ状に配置され、直列に接続されたものあってもよいし、直列に接続する代わりに、並列接続、または、直列と並列を組み合わせて接続されたものでもよい。
カバー１００２は、耐候性のカバーからなり、複数の光電変換装置１１を覆う。カバー１００２は、例えば、光電変換装置１１の受光面側に設けられた透明基材（例えばガラス等）と、光電変換装置１１の裏面に設けられた裏面基材（例えば、ガラス、樹脂シート等）と、前記透明基材と前記樹脂基材との間の隙間を埋める封止材（例えばＥＶＡ等）とを含む。
出力端子１００３は、直列に接続された複数の光電変換装置１１の一方端に配置される光電変換装置１１に接続される。
出力端子１００４は、直列に接続された複数の光電変換装置１１の他方端に配置される光電変換装置１１に接続される。
なお、光電変換モジュール１０００は、複数の光電変換装置１１の少なくとも１つが第１〜第６実施形態の光電変換装置のいずれかからなる限り、上記構成に限定されず、いかなる構成も取り得る。
＜第９実施形態＞
図１７Ａは、本実施形態に係る太陽光発電システムの構成を示す概略図である。太陽光発電システム１１００は、光電変換モジュールアレイ１１０１と、接続箱１１０２と、パワーコンディショナー１１０３と、分電盤１１０４と、電力メーター１１０５とを備える。太陽光発電システム１１００には、「ホーム・エネルギー・マネジメント・システム（ＨＥＭＳ：Ｈｏｍｅ Ｅｎｅｒｇｙ Ｍａｎａｇｅｍｅｎｔ Ｓｙｓｔｅｍ）」、「ビルディング・エネルギー・マネジメント・システム（ＢＥＭＳ：Ｂｕｉｌｄｉｎｇ Ｅｎｅｒｇｙ Ｍａｎａｇｅｍｅｎｔ Ｓｙｓｔｅｍ）」等の機能を付加することができる。これにより、太陽光発電システム１１００の発電量の監視、太陽光発電システム１１００に接続される各電気機器類の消費電力量の監視・制御等を行うことができ、エネルギー消費量を削減することができる。
接続箱１１０２は、光電変換モジュールアレイ１１０１に接続される。パワーコンディショナー１１０３は、接続箱１１０２に接続される。分電盤１１０４は、パワーコンディショナー１１０３および電気機器１１１０に接続される。電力メーター１１０５は、分電盤１１０４および商用電力系統に接続される。
光電変換モジュールアレイ１１０１は、太陽光を電気に変換して直流電力を発電し、その発電した直流電力を接続箱１１０２に供給する。
接続箱１１０２は、光電変換モジュールアレイ１１０１が発電した直流電力を受け、その受けた直流電力をパワーコンディショナー１１０３へ供給する。
パワーコンディショナー１１０３は、接続箱１１０２から受けた直流電力を交流電力に変換し、その変換した交流電力を分電盤１１０４に供給する。
分電盤１１０４は、パワーコンディショナー１１０３から受けた交流電力および／または電力メーター１１０５を介して受けた商用電力を電気機器１１１０へ供給する。また、分電盤１１０４は、パワーコンディショナー１１０３から受けた交流電力が電気機器１１１０の消費電力よりも多いとき、余った交流電力を、電力メーター１１０５を介して、商用電力系統へ供給する。
電力メーター１１０５は、商用電力系統から分電盤１１０４へ向かう方向の電力を計測するとともに、分電盤１１０４から商用電力系統へ向かう方向の電力を計測する。
図１８は、図１７Ａに示す光電変換モジュールアレイ１１０１の構成を示す概略図である。図１８を参照して、光電変換モジュールアレイ１１０１は、複数の光電変換モジュール１１２０と、出力端子１１２１，１１２２とを含む。
複数の光電変換モジュール１１２０は、アレイ状に配列され、直列に接続される。複数の光電変換モジュール１１２０の各々は、図１６に示す光電変換モジュール１０００からなる。
出力端子１１２１は、直列に接続された複数の光電変換モジュール１１２０の一方端に位置する光電変換モジュール１１２０に接続される。
出力端子１１２２は、直列に接続された複数の光電変換モジュール１１２０の他方端に位置する光電変換モジュール１１２０に接続される。
太陽光発電システム１１００における動作を説明する。光電変換モジュールアレイ１１０１は、太陽光を電気に変換して直流電力を発電し、その発電した直流電力を、接続箱１１０２を介してパワーコンディショナー１１０３へ供給する。
パワーコンディショナー１１０３は、光電変換モジュールアレイ１１０１から受けた直流電力を交流電力に変換し、その変換した交流電力を分電盤１１０４へ供給する。
分電盤１１０４は、パワーコンディショナー１１０３から受けた交流電力が電気機器１１１０の消費電力以上であるとき、パワーコンディショナー１１０３から受けた交流電力を電気機器１１１０に供給する。そして、分電盤１１０４は、余った交流電力を、電力メーター１１０５を介して商用電力系統へ供給する。
また、分電盤１１０４は、パワーコンディショナー１１０３から受けた交流電力が電気機器１１１０の消費電力よりも少ないとき、商用電力系統から受けた交流電力およびパワーコンディショナー１１０３から受けた交流電力を電気機器１１１０へ供給する。
なお、本実施形態による太陽光発電システムは、図１７Ａ，１８に示す構成に限らず、第１実施形態から第７実施形態に係る光電変換装置のいずれかを用いる限り、どのような構成であってもよい。また、図１７Ｂに示すようにパワーコンディショナー１１０３には蓄電池１１０６が接続されていてもよい。この場合、日照量の変動による出力変動を抑制することができるとともに、日照のない時間帯であっても蓄電池１１０６に蓄電された電力を供給することができる。蓄電池１１０６はパワーコンディショナー１１０３に内蔵されていてもよい。
＜第１０実施形態＞
図１９Ａは、本実施形態に係る太陽光発電システムの構成を示す概略図である。太陽光発電システム１２００は、サブシステム１２０１〜１２０ｎ（ｎは２以上の整数）と、パワーコンディショナー１２１１〜１２１ｎと、変圧器１２２１とを備える。太陽光発電システム１２００は、図１７Ａ、１７Ｂに示す太陽光発電システム１１００よりも規模が大きい太陽光発電システムである。
パワーコンディショナー１２１１〜１２１ｎは、それぞれ、サブシステム１２０１〜１２０ｎに接続される。
変圧器１２２１は、パワーコンディショナー１２１１〜１２１ｎおよび商用電力系統に接続される。
サブシステム１２０１〜１２０ｎの各々は、モジュールシステム１２３１〜１２３ｊ（ｊは２以上の整数）からなる。
モジュールシステム１２３１〜１２３ｊの各々は、光電変換モジュールアレイ１３０１〜１３０ｉ（ｉは２以上の整数）と、接続箱１３１１〜１３１ｉと、集電箱１３２１とを含む。
光電変換モジュールアレイ１３０１〜１３０ｉの各々は、図１８に示す光電変換モジュールアレイ１１０１と同じ構成からなる。
接続箱１３１１〜１３１ｉは、それぞれ、光電変換モジュールアレイ１３０１〜１３０ｉに接続される。
集電箱１３２１は、接続箱１３１１〜１３１ｉに接続される。また、サブシステム１２０１のｊ個の集電箱１３２１は、パワーコンディショナー１２１１に接続される。サブシステム１２０２のｊ個の集電箱１３２１は、パワーコンディショナー１２１２に接続される。以下、同様にして、サブシステム１２０ｎのｊ個の集電箱１３２１は、パワーコンディショナー１２１ｎに接続される。
モジュールシステム１２３１のｉ個の光電変換モジュールアレイ１３０１〜１３０ｉは、太陽光を電気に変換して直流電力を発電し、その発電した直流電力を、それぞれ接続箱１３１１〜１３１ｉを介して集電箱１３２１へ供給する。モジュールシステム１２３２のｉ個の光電変換モジュールアレイ１３０１〜１３０ｉは、太陽光を電気に変換して直流電力を発電し、その発電した直流電力をそれぞれ、接続箱１３１１〜１３１ｉを介して集電箱１３２１へ供給する。以下、同様にして、モジュールシステム１２３ｊのｉ個の光電変換モジュールアレイ１３０１〜１３０ｉは、太陽光を電気に変換して直流電力を発電し、その発電した直流電力をそれぞれ、接続箱１３１１〜１３１ｉを介して集電箱１３２１へ供給する。
そして、サブシステム１２０１のｊ個の集電箱１３２１は、直流電力をパワーコンディショナー１２１１へ供給する。
サブシステム１２０２のｊ個の集電箱１３２１は、同様にして直流電力をパワーコンディショナー１２１２へ供給する。
以下、同様にして、サブシステム１２０ｎのｊ個の集電箱１３２１は、直流電力をパワーコンディショナー１２１ｎへ供給する。
パワーコンディショナー１２１１〜１２１ｎは、それぞれ、サブシステム１２０１〜１２０ｎから受けた直流電力を交流電力に変換し、その変換した交流電力を変圧器１２２１へ供給する。
変圧器１２２１は、パワーコンディショナー１２１１〜１２１ｎから交流電力を受け、その受けた交流電力の電圧レベルを変換して商用電力系統へ供給する。
なお、本実施形態による太陽光発電システムは、図１９Ａに示す構成に限らず、第１実施形態から第７実施形態に係る光電変換装置のいずれかを用いる限り、どのような構成であってもよい。
また、図１９Ｂに示すようにパワーコンディショナー１２１１〜１２１ｎに蓄電池１２１３が接続されていてもよいし、蓄電池１２１３がパワーコンディショナー１２１１〜１２１ｎに内蔵されていてもよい。この場合、パワーコンディショナー１２１１〜１２１ｎは、集電箱１３２１から受けた直流電力の一部または全部を適切に電力変換して、蓄電池１２１３に蓄電することができる。蓄電池１２１３に蓄電された電力は、サブシステム１２０１〜１２０ｎの発電量に応じて適宜パワーコンディショナー１２１１〜１２１ｎ側に供給され、適切に電力変換されて変圧器１２２１へ供給される。
＜変形例＞
以上、本発明の第１〜第１０実施形態にかかる光電変換装置について説明した。本発明の光電変換装置は上述の各実施形態のみに限定されず、発明の範囲内で種々の変更が可能である。また、各実施形態は、適宜組み合わせて実施することが可能である。
（１）上述した第１実施形態では、シリコン基板１０１の導電型がｎ型の場合を説明したが、シリコン基板１０１はｐ型であってもよい。
（２）上述した第１実施形態では、シリコン基板１０１の受光面に反射防止膜１０４が形成されている場合を説明したが、反射防止膜１０４が形成されていなくてもよい。また、反射防止膜１０４に代えて、高濃度のｎ型ドーパントが拡散されたｎ＋層が形成されていてもよい。あるいは、シリコン基板１０１の受光面と反射防止膜１０４との間に、高濃度のｎ型ドーパントが拡散されたｎ＋層が形成されていてもよい。
（３）上述した第１実施形態及び第２実施形態では、ｎ型非晶質半導体層１０２ｎ，１００２ｎとｐ型非晶質半導体層１０２ｐ，１００２ｐ上に複数の電極１０３（１０３ｎ，１０３ｐ），１１３（１１３ｎ，１１３ｐ）が配置され、ｎ型非晶質半導体層１０２ｎ，１００２ｎとｐ型非晶質半導体層１０２ｐ，１００２ｐ上の複数の電極１０３，１１３を配線シートによって接続する例を説明したが、以下のように構成してもよい。つまり、例えば、ｎ型非晶質半導体層とｐ型非晶質半導体層のいずれか一方の半導体層上に複数の電極が離間して配置され、他方の半導体層上には一つながりの連続した電極が配置されていてもよい。
（４）上述した第２及び第３実施形態における光電変換装置において、第４及び第５実施形態と同様に金属ペースト１０５を設けるように構成してもよい。つまり、第２実施形態において、例えば、電極１１３の上に金属ペースト１０５を設けるとともに、隣接する電極１１３のグリッド電極１１３ａとグリッド電極１１３ａの間に金属ペースト１０５を設けてもよいし、隣接する電極１１３のグリッド電極１１３ａとグリッド電極１１３ａを跨ぐように金属ペースト１０５を設けてもよい。また、第３実施形態において、ｎ型電極１０３ｎとｐ型電極１０３ｐのそれぞれの上に金属ペースト１０５を設けるとともに、隣接するｎ型電極１０３ｎとｎ型電極１０３ｎの間、及び隣接するｐ型電極１０３ｐとｐ型電極１０３ｐの間に金属ペースト１０５を設けてもよい。または、ｎ型電極１０３ｎとｐ型電極１０３ｐのそれぞれの上に金属ペースト１０５を設けるとともに、隣接するｎ型電極１０３ｎとｎ型電極１０３ｎとを跨いで金属ペースト１０５を設け、隣接するｐ型電極１０３ｐとｐ型電極１０３ｐとを跨いで金属ペースト１０５を設けてもよい。
１，１Ａ〜１Ｆ…光電変換装置、１０１…シリコン基板、１０２ｉ…ｉ型非晶質半導体層、１０２ｎ，１００２ｎ…ｎ型非晶質半導体層、１０２ｐ，１００２ｐ…ｐ型非晶質半導体層、１０３，１１３…電極、１０３ｎ…ｎ型電極、１０３ｐ…ｐ型電極、１０５…金属ペースト、１１３ａ…グリッド電極、１１３ｂ…フィンガー電極、３００…配線シート、３０１…絶縁性基板、３０２…導電部、３０２ｎ…ｎ型用配線材、３０２ｐ…ｐ型用配線材、４３０Ａ，４３０Ｂ，５００…シャドーマスク、７０１…導電層、８０１…半田樹脂、８０２…絶縁性樹脂、８０３…絶縁性接着材、８０４…導電性接着材，１０００，１１２０…光電変換モジュール

Claims (5)

  1. 半導体基板と、
    前記半導体基板の一方の面上に、第１および第２の導電型を有する複数の半導体部が、前記半導体基板の面内における第１の方向に沿って交互に配置されてなる非晶質半導体部と、
    前記複数の半導体部の上に形成された複数の電極と、
    前記複数の電極の上に形成され、前記複数の電極のうち同じ導電型を有する半導体部の上に形成された電極を互いに電気的に接続する配線材と、を備え、
    前記複数の半導体部のそれぞれは、前記第１の方向と交差する第２の方向に沿って連続して設けられ、
    前記複数の半導体部の少なくとも一部において、１つの半導体部の上に、前記複数の電極のうち少なくとも２つの電極が、これらの電極に対応する開口部が離間して設けられたシャドーマスクを用いて形成されている、光電変換装置。
  2. 半導体基板と、
    前記半導体基板の一方の面上に櫛歯状に形成された第１導電型を有する第１非晶質半導体層と、
    前記半導体基板の前記一方の面上に櫛歯状に形成され、かつ前記半導体基板の面内方向において前記第１非晶質半導体層に隣接して形成され、前記第１導電型と反対の第２導電型を有する第２非晶質半導体層と、
    前記第１非晶質半導体層、及び前記第２非晶質半導体層の少なくとも一方の半導体層の上に、櫛歯状に形成された複数の電極と、
    前記複数の電極の上に形成され、前記複数の電極のうち同じ導電型を有する半導体部の上に形成された電極を互いに電気的に接続する配線材と、を備え、
    前記第１非晶質半導体層と前記第２非晶質半導体層のそれぞれは、前記半導体基板上の第１の方向に沿って連続して設けられた連結部と、前記連結部と接続され、前記第１の方向に互いに離間して配置された複数の櫛歯部とを有し、
    前記複数の櫛歯部のそれぞれは前記第１の方向に直交する第２の方向に沿って連続して配置され、
    前記複数の電極のそれぞれは、前記第１の方向に略平行な第１の電極部分と、前記第２の方向に略平行であり、前記第１の電極部分の一の辺に接する複数の第２の電極部分とを含み、
    前記第１の電極部分は、前記少なくとも一方の半導体層における前記連結部の上に設けられ、前記複数の第２の電極部分のそれぞれは、前記少なくとも一方の半導体層における前記複数の櫛歯部の上に設けられ、
    前記複数の電極は、前記第１の電極部分が前記第１の方向において互いに離間するように、前記第１の電極部分のそれぞれに対応する開口部が離間して設けられたシャドーマスクを用いて形成されている、光電変換装置。
  3. 請求項１又は２に記載の光電変換装置であって、
    前記配線材は、金属ペーストからなる導電層を含む、光電変換装置。
  4. 請求項１から３のいずれか一項に記載の光電変換装置であって、
    前記半導体基板の両面の少なくとも一方の面にテクスチャ形状を有する、光電変換装置。
  5. 請求項１から４のいずれか一項に記載の光電変換装置であって、
    前記配線材と前記複数の電極とが接する領域以外の領域に絶縁層が設けられている、光電変換装置。

JP2014245262A 2014-12-03 2014-12-03 光電変換装置 Active JP6774163B2 (ja)

Priority Applications (4)

Application Number Priority Date Filing Date Title
JP2014245262A JP6774163B2 (ja) 2014-12-03 2014-12-03 光電変換装置
CN201510856132.9A CN105679846B (zh) 2014-12-03 2015-11-30 光电转换装置
EP15197334.4A EP3029740B1 (en) 2014-12-03 2015-12-01 Photovoltaic device
US14/956,505 US20160163898A1 (en) 2014-12-03 2015-12-02 Photovoltaic device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2014245262A JP6774163B2 (ja) 2014-12-03 2014-12-03 光電変換装置

Publications (2)

Publication Number Publication Date
JP2016111097A JP2016111097A (ja) 2016-06-20
JP6774163B2 true JP6774163B2 (ja) 2020-10-21

Family

ID=54770954

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2014245262A Active JP6774163B2 (ja) 2014-12-03 2014-12-03 光電変換装置

Country Status (4)

Country Link
US (1) US20160163898A1 (ja)
EP (1) EP3029740B1 (ja)
JP (1) JP6774163B2 (ja)
CN (1) CN105679846B (ja)

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP6915054B2 (ja) * 2017-05-10 2021-08-04 シャープ株式会社 光電変換装置およびそれを備える太陽電池モジュール
WO2019013167A1 (ja) * 2017-07-11 2019-01-17 シャープ株式会社 光電変換装置、それを備える太陽電池ストリングおよびそれらのいずれかを備える太陽電池モジュール
JP7323107B2 (ja) * 2018-03-26 2023-08-08 シャープ株式会社 光電変換素子
US20200135898A1 (en) * 2018-10-30 2020-04-30 International Business Machines Corporation Hard mask replenishment for etching processes
CN111179750A (zh) * 2019-12-12 2020-05-19 武汉华星光电技术有限公司 显示面板的结构和其制作方法
US11355703B2 (en) * 2020-06-16 2022-06-07 International Business Machines Corporation Phase change device with interfacing first and second semiconductor layers

Family Cites Families (22)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS58219775A (ja) * 1982-06-14 1983-12-21 Semiconductor Energy Lab Co Ltd 光電変換装置の作製方法
JPS62188162U (ja) * 1986-05-21 1987-11-30
JPS62276504A (ja) * 1986-05-23 1987-12-01 Citizen Watch Co Ltd カラ−フイルタ−染色用マスク
JP2003298078A (ja) * 2002-03-29 2003-10-17 Ebara Corp 光起電力素子
ES2365904T3 (es) * 2004-01-13 2011-10-13 Sanyo Electric Co., Ltd. Dispositivo fotovoltaico.
JP2005340362A (ja) * 2004-05-25 2005-12-08 Sharp Corp 太陽電池セルおよび太陽電池モジュール
JP2006341547A (ja) * 2005-06-10 2006-12-21 Sharp Corp 印刷用マスク、スクリーン印刷方法および光電変換素子の製造方法ならびに光電変換素子
US8008575B2 (en) * 2006-07-24 2011-08-30 Sunpower Corporation Solar cell with reduced base diffusion area
FR2914501B1 (fr) * 2007-03-28 2009-12-04 Commissariat Energie Atomique Dispositif photovoltaique a structure a heterojonctions interdigitee discontinue
JP5509542B2 (ja) * 2008-05-21 2014-06-04 日立化成株式会社 配線部材の接続構造体及び配線部材の接続方法
KR101099480B1 (ko) * 2009-02-13 2011-12-27 엘지전자 주식회사 태양전지 및 그의 제조방법과 기판 식각 방법
US20110036389A1 (en) * 2009-08-11 2011-02-17 Miasole Cte modulated encapsulants for solar modules
DE202010018510U1 (de) * 2009-09-07 2017-03-15 Lg Electronics Inc. Solarzelle
JP5627243B2 (ja) 2010-01-28 2014-11-19 三洋電機株式会社 太陽電池及び太陽電池の製造方法
WO2011149021A1 (ja) * 2010-05-28 2011-12-01 株式会社エバテック 光起電力素子の製造方法及び光起電力素子
US8633379B2 (en) * 2010-08-17 2014-01-21 Lg Electronics Inc. Solar cell
JP2010283406A (ja) * 2010-09-28 2010-12-16 Sanyo Electric Co Ltd 太陽電池
KR101282943B1 (ko) * 2011-09-29 2013-07-08 엘지전자 주식회사 태양전지 모듈
JP2013131698A (ja) * 2011-12-22 2013-07-04 Sharp Corp 配線シート付き太陽電池セル、太陽電池モジュールおよび太陽電池セルの製造方法
JP2014045124A (ja) * 2012-08-28 2014-03-13 Sharp Corp 太陽電池およびその製造方法、並びに太陽電池モジュールおよびその製造方法
JP2014090160A (ja) * 2012-10-04 2014-05-15 Toppan Printing Co Ltd 太陽電池モジュール
CN103346211B (zh) * 2013-06-26 2015-12-23 英利集团有限公司 一种背接触太阳能电池及其制作方法

Also Published As

Publication number Publication date
EP3029740A1 (en) 2016-06-08
US20160163898A1 (en) 2016-06-09
EP3029740B1 (en) 2019-07-17
JP2016111097A (ja) 2016-06-20
CN105679846B (zh) 2017-12-08
CN105679846A (zh) 2016-06-15

Similar Documents

Publication Publication Date Title
JP6774163B2 (ja) 光電変換装置
US20120097245A1 (en) Solar cell with interconnection sheet, solar cell module, and method for producing solar cell with internconnection sheet
JP6613252B2 (ja) 光電変換素子
JP6719548B2 (ja) 光電変換装置、光電変換モジュールおよび太陽光発電システム
JP6785775B2 (ja) 光電変換素子、それを備えた太陽電池モジュールおよび太陽光発電システム
CN107710420B (zh) 光电转换装置
JP6719382B2 (ja) 光電変換素子、それを備えた太陽電池モジュールおよび太陽光発電システム
JP6619273B2 (ja) 光電変換装置
WO2016072415A1 (ja) 光電変換素子
JP6639295B2 (ja) 光電変換装置、光電変換モジュールおよび太陽光発電システム
JP6689757B2 (ja) 光電変換素子、それを備えた太陽電池モジュールおよび太陽光発電システム
JP6744820B2 (ja) 光電変換素子、それを備えた太陽電池モジュールおよび太陽光発電システム
WO2016185752A1 (ja) 光電変換装置
JPWO2016163168A1 (ja) 光電変換素子
JP2014029963A (ja) 太陽電池モジュール
WO2016114271A1 (ja) 光電変換素子、それを備えた太陽電池モジュールおよび太陽光発電システム
WO2016076299A1 (ja) 光電変換装置

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20170925

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20180619

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20180626

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20180824

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20180918

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20190507

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20190805

C60 Trial request (containing other claim documents, opposition documents)

Free format text: JAPANESE INTERMEDIATE CODE: C60

Effective date: 20190805

A911 Transfer to examiner for re-examination before appeal (zenchi)

Free format text: JAPANESE INTERMEDIATE CODE: A911

Effective date: 20190813

C21 Notice of transfer of a case for reconsideration by examiners before appeal proceedings

Free format text: JAPANESE INTERMEDIATE CODE: C21

Effective date: 20190820

A912 Re-examination (zenchi) completed and case transferred to appeal board

Free format text: JAPANESE INTERMEDIATE CODE: A912

Effective date: 20191101

C211 Notice of termination of reconsideration by examiners before appeal proceedings

Free format text: JAPANESE INTERMEDIATE CODE: C211

Effective date: 20191112

C22 Notice of designation (change) of administrative judge

Free format text: JAPANESE INTERMEDIATE CODE: C22

Effective date: 20200212

C13 Notice of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: C13

Effective date: 20200310

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20200428

C23 Notice of termination of proceedings

Free format text: JAPANESE INTERMEDIATE CODE: C23

Effective date: 20200602

RD04 Notification of resignation of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7424

Effective date: 20200605

C12 Written invitation by the commissioner to file intermediate amendments

Free format text: JAPANESE INTERMEDIATE CODE: C12

Effective date: 20200818

C03 Trial/appeal decision taken

Free format text: JAPANESE INTERMEDIATE CODE: C03

Effective date: 20200908

C30A Notification sent

Free format text: JAPANESE INTERMEDIATE CODE: C3012

Effective date: 20200908

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20201002

R150 Certificate of patent or registration of utility model

Ref document number: 6774163

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150