JP7323107B2 - 光電変換素子 - Google Patents

光電変換素子 Download PDF

Info

Publication number
JP7323107B2
JP7323107B2 JP2018058360A JP2018058360A JP7323107B2 JP 7323107 B2 JP7323107 B2 JP 7323107B2 JP 2018058360 A JP2018058360 A JP 2018058360A JP 2018058360 A JP2018058360 A JP 2018058360A JP 7323107 B2 JP7323107 B2 JP 7323107B2
Authority
JP
Japan
Prior art keywords
electrode
semiconductor layer
crystal semiconductor
arrangement region
type amorphous
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2018058360A
Other languages
English (en)
Other versions
JP2019169676A (ja
Inventor
輝明 肥後
健史 森
誠 東川
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sharp Corp
Original Assignee
Sharp Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sharp Corp filed Critical Sharp Corp
Priority to JP2018058360A priority Critical patent/JP7323107B2/ja
Priority to CN201910231029.3A priority patent/CN110364587A/zh
Priority to US16/365,144 priority patent/US11107937B2/en
Publication of JP2019169676A publication Critical patent/JP2019169676A/ja
Application granted granted Critical
Publication of JP7323107B2 publication Critical patent/JP7323107B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/02Details
    • H01L31/0224Electrodes
    • H01L31/022408Electrodes for devices characterised by at least one potential jump barrier or surface barrier
    • H01L31/022425Electrodes for devices characterised by at least one potential jump barrier or surface barrier for solar cells
    • H01L31/022441Electrode arrangements specially adapted for back-contact solar cells
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/04Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof adapted as photovoltaic [PV] conversion devices
    • H01L31/06Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof adapted as photovoltaic [PV] conversion devices characterised by potential barriers
    • H01L31/072Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof adapted as photovoltaic [PV] conversion devices characterised by potential barriers the potential barriers being only of the PN heterojunction type
    • H01L31/0745Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof adapted as photovoltaic [PV] conversion devices characterised by potential barriers the potential barriers being only of the PN heterojunction type comprising a AIVBIV heterojunction, e.g. Si/Ge, SiGe/Si or Si/SiC solar cells
    • H01L31/0747Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof adapted as photovoltaic [PV] conversion devices characterised by potential barriers the potential barriers being only of the PN heterojunction type comprising a AIVBIV heterojunction, e.g. Si/Ge, SiGe/Si or Si/SiC solar cells comprising a heterojunction of crystalline and amorphous materials, e.g. heterojunction with intrinsic thin layer
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/02Details
    • H01L31/02002Arrangements for conducting electric current to or from the device in operations
    • H01L31/02005Arrangements for conducting electric current to or from the device in operations for device characterised by at least one potential jump barrier or surface barrier
    • H01L31/02008Arrangements for conducting electric current to or from the device in operations for device characterised by at least one potential jump barrier or surface barrier for solar cells or solar cell modules
    • H01L31/02013Arrangements for conducting electric current to or from the device in operations for device characterised by at least one potential jump barrier or surface barrier for solar cells or solar cell modules comprising output lead wires elements
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/02Details
    • H01L31/0216Coatings
    • H01L31/02161Coatings for devices characterised by at least one potential jump barrier or surface barrier
    • H01L31/02167Coatings for devices characterised by at least one potential jump barrier or surface barrier for solar cells
    • H01L31/02168Coatings for devices characterised by at least one potential jump barrier or surface barrier for solar cells the coatings being antireflective or having enhancing optical properties for the solar cells
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/02Details
    • H01L31/0236Special surface textures
    • H01L31/02363Special surface textures of the semiconductor body itself, e.g. textured active layers
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/04Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof adapted as photovoltaic [PV] conversion devices
    • H01L31/06Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof adapted as photovoltaic [PV] conversion devices characterised by potential barriers
    • H01L31/075Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof adapted as photovoltaic [PV] conversion devices characterised by potential barriers the potential barriers being only of the PIN type, e.g. amorphous silicon PIN solar cells
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/18Processes or apparatus specially adapted for the manufacture or treatment of these devices or of parts thereof
    • H01L31/20Processes or apparatus specially adapted for the manufacture or treatment of these devices or of parts thereof such devices or parts thereof comprising amorphous semiconductor materials
    • H01L31/202Processes or apparatus specially adapted for the manufacture or treatment of these devices or of parts thereof such devices or parts thereof comprising amorphous semiconductor materials including only elements of Group IV of the Periodic Table
    • YGENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02EREDUCTION OF GREENHOUSE GAS [GHG] EMISSIONS, RELATED TO ENERGY GENERATION, TRANSMISSION OR DISTRIBUTION
    • Y02E10/00Energy generation through renewable energy sources
    • Y02E10/50Photovoltaic [PV] energy
    • Y02E10/548Amorphous silicon PV cells
    • YGENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02PCLIMATE CHANGE MITIGATION TECHNOLOGIES IN THE PRODUCTION OR PROCESSING OF GOODS
    • Y02P70/00Climate change mitigation technologies in the production process for final industrial or consumer products
    • Y02P70/50Manufacturing or production processes characterised by the final manufactured product

Landscapes

  • Engineering & Computer Science (AREA)
  • Life Sciences & Earth Sciences (AREA)
  • General Physics & Mathematics (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Electromagnetism (AREA)
  • Sustainable Energy (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Sustainable Development (AREA)
  • Manufacturing & Machinery (AREA)
  • Photovoltaic Devices (AREA)

Description

この発明は、光電変換素子に関する。
従来、バックコンタクト型の光起電装置が知られている(特許文献1)。特許文献1に記載の光起電装置は、ヘテロ接合構造を有し、基板と、基板の一方の面に配置された非晶質シリコン層と、非晶質シリコン層上に配置されたn型非晶質シリコン層と、非晶質シリコン層上においてn型非晶質シリコン層の配置領域と異なる領域に配置されたp型非晶質シリコン層と、n型非晶質シリコン層上に配置された電極と、p型非晶質シリコン層上に配置された電極とを備える。
特表2010-522976号公報
ヘテロバックコンタクト型の光電変換素子においては、非単結晶半導体層と電極が接するため、光電変換素子の光入射側の表面から入射した光は、電極が無い領域よりも電極が形成された領域の方が裏面での反射率が小さくなるという問題があった。特に、非晶質シリコン層と金属電極が直接接触する場合、裏面での反射率の低下が顕著であった。一方、少数キャリアを収集するための電極幅は、E-shade(光電変換素子の面内方向におけるBSF(Back Surface Field)の中心から少数キャリアを収集する電極端までの距離)に影響する。E-shadeをできるだけ小さくすることによって少数キャリアの移動距離を短くすることができ、光電流の収集を増やすことができる。
そこで、この発明の実施の形態によれば、光電流を増加させることが可能な光電変換素子を提供する。
(構成1)
この発明の実施の形態によれば、光電変換素子は、結晶半導体基板と、第1の非単結晶半導体層と、第2の非単結晶半導体層と、第1の電極と、第2の電極とを備える。結晶半導体基板は、第1の導電型を有する。第1の非単結晶半導体層は、結晶半導体基板の一方の面に配置されるとともに第1の導電型を有する。第2の非単結晶半導体層は、結晶半導体基板の一方の面において、少なくとも、第1の非単結晶半導体層の配置領域と異なる領域に配置されるとともに第1の導電型と反対の第2の導電型を有する。第1の電極は、第1の非単結晶半導体層上に配置される。第2の電極は、第2の非単結晶半導体層上に配置される。光電変換素子は、結晶半導体基板の面内方向において第1の非単結晶半導体層と第2の非単結晶半導体層が交互に配置された領域を有する。そして、結晶半導体基板の面内方向において隣り合う第1の非単結晶半導体層の間に位置する第2の非単結晶半導体層は、結晶半導体基板の面内方向において第1の非単結晶半導体層から隣り合う第1の非単結晶半導体層へ向かう第1の方向に、第2の電極が配置された第1の電極配置領域と、第2の電極が配置された第2の電極配置領域と、第1の電極配置領域と第2の電極配置領域との間に第2の電極が配置されていない非電極配置領域とを有する。
(構成2)
構成1において、交互に配置された領域において、隣り合う第2の非単結晶半導体層の間に位置する第1の非単結晶半導体層は、第1の方向に第1の電極が配置された第3の電極配置領域と、第1の電極が配置された第4の電極配置領域と、第3の電極配置領域と第4の電極配置領域との間に第1の電極が配置されていない非電極配置領域とを有する。
(構成3)
構成1または構成2において、第2の非単結晶半導体層は、第1の方向において第2の非単結晶半導体層の一方端側に配置された第1の電極配置領域と、第1の方向において第1の電極配置領域と離間して第2の非単結晶半導体層の一方端側と反対側の他方端側に配置された第2の電極配置領域とを有する。
(構成4)
構成3において、第2の非単結晶半導体層は、更に、第1の電極配置領域と第2の電極配置領域とを接続する第2の電極が配置された第5の電極配置領域を有する。
(構成5)
構成1から構成4のいずれかにおいて、光電変換素子は、第1の電極と導電性接着材で接続された第1の配線と、第2の電極と導電性接着材で接続された第2の配線とを更に備える。
(構成6)
構成4において、光電変換素子は、第1の電極と導電性接着材で接続された第1の配線と、第2の電極と導電性接着材で接続された第2の配線とを更に備える。第2の配線は、少なくとも、第5の電極配置領域において、導電性接着材によって第2の電極に接続されている。
光電流を増加させることができる。
実施の形態1による光電変換素子の平面図である。 図1に示す線II-II間における光電変換素子の断面図である。 図1に示す線III-III間における光電変換素子の断面図である。 図1から図3に示す光電変換素子の製造工程を示す第1の工程図である。 図1から図3に示す光電変換素子の製造工程を示す第2の工程図である。 図1から図3に示す光電変換素子の製造工程を示す第3の工程図である。 電極配置領域の形状の例を示す図である。 実施例1および実施例2を用いたときの短絡光電流の比較を示す図である。 セルの反射率と電極面積率との関係を示す図である。 電極6,7と配線との接続状態を示す平面図である。 実施の形態2による光電変換素子の平面図である。 図11に示す線XII-XII間における光電変換素子の断面図である。 実施の形態3による光電変換素子の平面図である。 図13に示す線XIV-XIV間における光電変換素子の断面図である。 図13および図14に示す光電変換素子の製造工程を示す第1の工程図である。 図13および図14に示す光電変換素子の製造工程を示す第2の工程図である。 図13および図14に示す光電変換素子の製造工程を示す第3の工程図である。 実施の形態3による別の光電変換素子の平面図である。 図18に示す線XIX-XIX間における光電変換素子の断面図である。
本発明の実施の形態について図面を参照しながら詳細に説明する。なお、図中同一または相当部分には同一符号を付してその説明は繰返さない。
[実施の形態1]
図1は、実施の形態1による光電変換素子の平面図である。図2は、図1に示す線II-II間における光電変換素子の断面図である。図3は、図1に示す線III-III間における光電変換素子の断面図である。なお、図1は、光入射側と反対側から見た光電変換素子の平面図である。また、図1から図3においては、x軸、y軸およびz軸を規定する。
図1から図3を参照して、実施の形態1による光電変換素子10は、半導体基板1と、反射防止膜2と、i型非晶質半導体層3と、n型非晶質半導体層4と、p型非晶質半導体層5と、電極6,7とを備える。
半導体基板1は、例えば、n型単結晶シリコン基板からなり、100~200μmの厚さを有する。また、半導体基板1は、例えば、(100)の面方位および1~10Ωcmの比抵抗を有する。そして、半導体基板1は、光入射側の表面にテクスチャ構造を有する。
反射防止膜2は、半導体基板1の光入射側の表面に配置される。反射防止膜2は、例えば、酸化シリコンおよびシリコンナイトライドの積層構造からなる。この場合、酸化シリコンが半導体基板1に接して配置され、シリコンナイトライドが酸化シリコンに接して配置される。そして、反射防止膜2は、例えば、100~1000nmの膜厚を有する。
i型非晶質半導体層3は、半導体基板1の一方の面の全面に配置される。
n型非晶質半導体層4は、i型非晶質半導体層3上において、少なくとも、p型非晶質半導体層5が配置される領域と異なる領域に配置される。n型非晶質半導体層4は、例えば、n型非晶質シリコンからなり、x軸方向に延びた長方形の平面形状を有する。
p型非晶質半導体層5は、i型非晶質半導体層3上においてi型非晶質半導体層3に接して配置される。p型非晶質半導体層5は、例えば、p型非晶質シリコンからなる。
n型非晶質半導体層4が、少なくともp型非晶質半導体層5の配置領域と異なる領域に配置され、x軸方向に延びた平面形状を有する結果、n型非晶質半導体層4およびp型非晶質半導体層5は、y軸方向において交互に配置される。
電極6は、n型非晶質半導体層4上に配置される。そして、電極6は、x軸方向に沿って所望の間隔で配置された複数の電極配置領域61に配置された構造からなる。
電極7は、p型非晶質半導体層5上に配置される。そして、電極7は、x軸方向に沿って所望の間隔で配置された複数の電極配置領域71に配置された構造からなる。電極配置領域71は、第1の電極配置領域71aと、第2の電極配置領域71bとからなる。電極配置領域71aは、y軸方向におけるp型非晶質半導体層5の一方端側に配置される。電極配置領域71bは、y軸方向において電極配置領域71aと離間してy軸方向におけるp型非晶質半導体層5の他方端側に配置される。
y軸方向において隣り合う電極6,7間において、電極6が形成されていないx軸方向の位置は、電極7が形成されていないx軸方向の位置と異なる。また、電極7の幅(y軸方向の長さ)は、電極6の幅(y軸方向の長さ)よりも広い。
電極7が複数の電極配置領域71に配置される結果、p型非晶質半導体層5は、電極7が配置された電極配置領域71aと、電極7が配置された電極配置領域71bと、その間に電極7が配置されていない非電極配置領域71cとをy軸方向に有する。
i型非晶質半導体層3は、例えば、i型非晶質シリコン、i型非晶質シリコンカーバイド、i型非晶質シリコンナイトライド、i型非晶質シリコンオキサイドおよびi型非晶質シリコンナイトライドオキサイド等からなる。そして、i型非晶質半導体層3は、例えば、5~30nmの膜厚を有する。
「i型」とは、完全な真性の状態だけでなく、十分に低濃度(n型不純物濃度が1×1015個/cm未満、かつp型不純物濃度が1×1015個/cm未満)であればn型またはp型の不純物が混入された状態のものも含む意味である。
また、この発明の実施の形態において、「非晶質シリコン」には、シリコン原子の未結合手(ダングリングボンド)が水素で終端されていない非晶質シリコンだけでなく、水素化非晶質シリコンなどのシリコン原子の未結合手が水素等で終端されたものも含まれるものとする。
p型非晶質半導体層5は、例えば、p型非晶質シリコン、p型非晶質シリコンカーバイド、p型非晶質シリコンナイトライド、p型非晶質シリコンオキサイドおよびp型非晶質シリコンナイトライドオキサイド等からなる。そして、p型非晶質半導体層5は、例えば、5~30nmの膜厚を有する。
p型非晶質半導体層5に含まれるp型不純物としては、例えば、ボロン(B)を用いることができる。また、この発明の実施の形態において、「p型」とは、p型不純物濃度が1×1015個/cm以上の状態を意味する。
n型非晶質半導体層4は、例えば、n型非晶質シリコン、n型非晶質シリコンカーバイド、n型非晶質シリコンナイトライド、n型非晶質シリコンオキサイドおよびn型非晶質シリコンナイトライドオキサイド等からなる。そして、n型非晶質半導体層4は、例えば、5~30nmの膜厚を有する。
なお、n型非晶質半導体層4に含まれるn型不純物としては、例えば、リン(P)を用いることができる。また、この発明の実施の形態において、「n型」とは、n型不純物濃度が1×1015個/cm以上の状態を意味する。
電極6,7の各々は、例えば、銀からなり、100~800nmの厚さを有する。
図4から図6は、それぞれ、図1から図3に示す光電変換素子10の製造工程を示す第1から第3の工程図である。なお、図4から図6に示す工程図は、図1に示す線II-II間における断面図を用いて示されている。
図4を参照して、光電変換素子10の製造が開始されると、半導体基板1’を準備する(図4の工程(a))。なお、半導体基板1’は、半導体基板1と同じ面方位、比抵抗、導電型および厚さを有する。
そして、半導体基板1’の一方の面に保護膜20を形成する(図4の工程(b))。保護膜20は、例えば、酸化シリコンおよび窒化シリコンからなり、例えば、スパッタリングによって形成される。
その後、保護膜20が形成された半導体基板1’をNaOHおよびKOH等のアルカリ溶液(例えば、KOH:1~5wt%、イソプロピルアルコール:1~10wt%の水溶液)を用いてエッチングする。これによって、保護膜20が形成された半導体基板1’の面と反対側の表面が異方性エッチングされ、ピラミッド形状のテクスチャ構造が形成される。そして、保護膜20を除去することによって半導体基板1が得られる(図4の工程(c)参照)。
引き続いて、半導体基板1のテクスチャ構造が形成された表面に反射防止膜2を形成する(図4の工程(d))。より具体的には、例えば、スパッタリング法によって、酸化シリコンおよびシリコンナイトライドを半導体基板1上に順次堆積することによって反射防止膜2を形成する。
工程(d)の後、半導体基板1のテクスチャ構造が形成された表面と反対側の表面にi型非晶質半導体層21およびp型非晶質半導体層22を順次形成する(図4の工程(e))。i型非晶質半導体層21およびp型非晶質半導体層22の形成方法は、特に限定されないが、例えば、プラズマCVD(Chemical Vapor Deposition)法が用いられる。
i型非晶質半導体層21がi型非晶質シリコン、i型非晶質シリコンカーバイド、i型非晶質シリコンナイトライド、i型非晶質シリコンオキサイドおよびi型非晶質シリコンナイトライドオキサイド等からなる場合、プラズマCVD法を用いてi型非晶質半導体層21を形成するときの条件は、公知であるので、その公知の条件を用いてi型非晶質半導体層21を形成できる。
また、p型非晶質半導体層22がp型非晶質シリコン、p型非晶質シリコンカーバイド、p型非晶質シリコンナイトライド、p型非晶質シリコンオキサイドおよびp型非晶質シリコンナイトライドオキサイド等からなる場合、プラズマCVD法を用いてp型非晶質半導体層22を形成するときの条件は、公知であるので、その公知の条件を用いてp型非晶質半導体層22を形成できる。
図5を参照して、工程(e)の後、p型非晶質半導体層22上にレジストを塗布し、その塗布したレジストをフォトリソグラフィによってパターン二ングしてレジストパターン23を形成する(図5の工程(f))。
次に、レジストパターン23をマスクとしてi型非晶質半導体層21およびp型非晶質半導体層22の積層体の一部を厚さ方向にエッチングする(図5の工程(g))。これによって、半導体基板1の裏面(テクスチャ構造が形成された面と反対側の表面)の一部を露出させる。また、i型非晶質半導体層3およびp型非晶質半導体層5が形成される。
そして、半導体基板1の裏面の露出面およびp型非晶質半導体層5に接するようにi型非晶質半導体層24を形成し、その後、i型非晶質半導体層24の全面に接するようにn型非晶質半導体層25を形成する(図5の工程(h))。i型非晶質半導体層24およびn型非晶質半導体層25の形成方法は、特に限定されないが、例えば、プラズマCVD法が用いられる。
i型非晶質半導体層24がi型非晶質シリコン、i型非晶質シリコンカーバイド、i型非晶質シリコンナイトライド、i型非晶質シリコンオキサイドおよびi型非晶質シリコンナイトライドオキサイド等からなる場合、プラズマCVD法を用いてi型非晶質半導体層24を形成するときの条件は、公知であるので、その公知の条件を用いてi型非晶質半導体層24を形成できる。
また、n型非晶質半導体層25がn型非晶質シリコン、n型非晶質シリコンカーバイド、n型非晶質シリコンナイトライド、n型非晶質シリコンオキサイドおよびn型非晶質シリコンナイトライドオキサイド等からなる場合、プラズマCVD法を用いてn型非晶質半導体層25を形成するときの条件は、公知であるので、その公知の条件を用いてn型非晶質半導体層25を形成できる。
工程(h)の後、n型非晶質半導体層25上にレジストを塗布し、その塗布したレジストをフォトリソグラフィによってパターン二ングしてレジストパターン26を形成する(図5の工程(i))。
次に、レジストパターン26をマスクとして用いてエッチングを行い、i型非晶質半導体層24およびn型非晶質半導体層25の積層体の一部を厚さ方向にエッチングし、その後、レジストパターン26を除去する。これによって、p型非晶質半導体層5の表面の一部を露出させる(図6の工程(j))。また、i型非晶質半導体層3およびn型非晶質半導体層4が形成される。
そして、n型非晶質半導体層4上に電極6を形成する(図6の工程(k))。なお、工程(k)には図示されていないが、p型非晶質半導体層5上に電極7を形成する。ここで、電極6,7は、メタルマスク等によるマスクを用いてスパッタリングまたは蒸着で形成することができる。これによって、光電変換素子10が完成する。
図7は、電極配置領域の形状の例を示す図である。図7を参照して、電極配置領域72は、電極配置領域72a~72dを有する(図7の(a)参照)。第1の電極配置領域72aは、y軸方向におけるp型非晶質半導体層5の一方端側にx軸方向に沿って直線状に配置される。第2の電極配置領域72bは、y軸方向におけるp型非晶質半導体層5の他方端側に電極配置領域72aと離間して配置され、x軸方向に沿って直線状に配置される。電極配置領域72cは、x軸方向における電極配置領域72aの一方端からy軸方向に沿って電極配置領域72bの一方端まで直線状に配置される。電極配置領域72dは、x軸方向における電極配置領域72aの他方端からy軸方向に沿って電極配置領域72bの他方端まで直線状に配置される。電極配置領域72a~72dは、電極配置領域71a,71bと同じ幅を有する。また、電極配置領域の間に非電極配置領域72eがある。
電極配置領域73は、電極配置領域73aと、非電極配置領域73bとを含む(図7の(b)参照)。電極配置領域73aは、矩形の平面形状を有する。非電極配置領域73bは、x軸方向に沿って所望の間隔で電極配置領域73a中に配置される。
電極配置領域74は、電極配置領域74a~74cを含み、電極配置領域の間に非電極配置領域74dがある(図7の(c)参照)。電極配置領域74aは、y軸方向におけるp型非晶質半導体層5の一方端側にx軸方向に沿って直線状に配置される。電極配置領域74bは、y軸方向におけるp型非晶質半導体層5の他方端側に電極配置領域74aと離間して配置され、x軸方向に沿って直線状に配置される。電極配置領域74cは、x軸方向における電極配置領域74aの中央部からy軸方向に沿って電極配置領域74bの中央部まで直線状に配置される。電極配置領域74a~74cは、電極配置領域71a,71bと同じ幅を有する。なお、電極配置領域74cは、x軸方向における電極配置領域74aの中央部以外の部分からy軸方向に沿って電極配置領域74bの中央部以外の部分まで直線状に配置されていてもよい。
電極配置領域75は、複数の電極配置領域751と電極配置領域752,753とを含む(図7の(d)参照)。複数の電極配置領域751は、x軸方向において電極配置領域752と電極配置領域753との間に配置され、x軸方向に沿って所望の間隔で配置される。電極配置領域752,753の各々は、鍵型の平面形状を有する。電極配置領域753は、電極配置領域752をx軸方向およびy軸方向に反転させたものに相当する。
複数の電極配置領域751の各々は、電極配置領域751a~751cを含み、電極配置領域の間に非電極配置領域751dがある。電極配置領域751aは、y軸方向におけるp型非晶質半導体層5の一方端側にx軸方向に沿って直線状に配置される。電極配置領域751bは、y軸方向におけるp型非晶質半導体層5の他方端側に電極配置領域751aと離間して配置され、x軸方向に沿って直線状に配置される。電極配置領域751cは、x軸方向における電極配置領域751aの一方端からy軸方向に沿って電極配置領域751bの他方端まで直線状に配置される。その結果、複数の電極配置領域751の各々は、y軸方向に段差を有する階段状の平面形状からなる。そして、複数の電極配置領域751がx軸方向に配置される場合、x軸方向に隣り合う2つの電極配置領域751において、一方の電極配置領域751の電極配置領域751aが他方の電極配置領域751の電極配置領域751bに対向するように配置される。
なお、電極配置領域75においては、電極配置領域751cは、y軸に沿って配置されていなくてもよく、x軸方向と任意の角度を成すように配置されていればよい。
また、電極配置領域751cは、x軸方向における電極配置領域751aの任意の位置と、x軸方向における電極配置領域751bの任意の位置とを接続するように配置されていてもよい。
電極配置領域76は、複数の電極配置領域761と電極配置領域762,763とを含む(図7の(e)参照)。複数の電極配置領域761は、x軸方向において電極配置領域762と電極配置領域763との間に配置され、x軸方向に沿って所望の間隔で配置される。電極配置領域762,763の各々は、三角形の平面形状を有する。電極配置領域763は、電極配置領域762をx軸方向およびy軸方向に反転させたものに相当する。複数の電極配置領域761の各々は、電極配置領域761a,761bを含み、電極配置領域の間に非電極配置領域761cがある。
複数の電極配置領域761の各々は、x軸方向と所望の角度(例えば、45°)を成す直線状の平面形状を有する。
電極配置領域77は、複数の電極配置領域771と電極配置領域772,773とを含む(図7の(f)参照)。複数の電極配置領域771は、x軸方向において電極配置領域772と電極配置領域773との間に配置され、x軸方向に沿って所望の間隔で配置される。電極配置領域772,773の各々は、略鍵型の平面形状を有する。電極配置領域773は、電極配置領域772をx軸方向およびy軸方向に反転させたものに相当する。
複数の電極配置領域771の各々は、電極配置領域771a~771cを含み、電極配置領域の間に非電極配置領域771dがある。電極配置領域771aは、y軸方向におけるp型非晶質半導体層5の一方端側にx軸方向に沿って直線状に配置される。電極配置領域771bは、y軸方向におけるp型非晶質半導体層5の他方端側に電極配置領域771aと離間して配置され、x軸方向に沿って直線状に配置される。電極配置領域771cは、x軸方向における電極配置領域771aの一方端からx軸方向と所望の角度(例えば、45°)を成す方向に沿って電極領配置域771bの他方端まで直線状に配置される。その結果、複数の電極配置領域771の各々は、波型の平面形状を有する。
実施の形態1においては、光電変換素子10の電極7が配置される電極配置領域は、電極配置領域71に代えて電極配置領域72~77のいずれかからなっていてもよい。この場合も、p型非晶質半導体層5は、電極7が配置された第1の電極配置領域と、電極7が配置された第2の電極配置領域と、その間に電極7が配置されていない非電極配置領域とをy軸方向に有する。
電極7が配置される電極配置領域は、電極配置領域71~77の形状に限らず、n型非晶質半導体層4とp型非晶質半導体層5が交互に配置された領域において、p型非晶質半導体層5が、電極7が配置された第1の電極配置領域と電極7が配置された第2の電極配置領域と、その間に電極7が配置されていない非電極配置領域とをy軸方向に有すればよい。
少数キャリアを収集するための電極を配置する領域として、電極配置領域71および電極配置領域75を用いたときの仕様を表1に示す。
Figure 0007323107000001
表1において、実施例1は、電極配置領域71を表し、実施例2は、電極配置領域75を表す。また、比較例1,2は、従来の略長方形の平面形状を有する電極配置領域を用いたことを表す。
実施例1において、セルに対する総電極の電極面積率は、50%であり、比較例1において、セルに対する総電極の電極面積率は、68%である。実施例1において、p型非晶質半導体層5に配置された電極7(以下、「P電極」と言う。)の電極面積率は、比較例1に対して0.65である。
実施例2において、セルに対する総電極の電極面積率は、58%であり、比較例2において、セルに対する総電極の電極面積率は、74%である。実施例2において、P電極の電極面積率は、比較例2に対して0.75である。
図8は、実施例1および実施例2を用いたときの短絡光電流の比較を示す図である。図8の(a)は、実施例1(電極配置領域71)と比較例1とにおける短絡光電流の比較を示し、図8の(b)は、実施例2(電極配置領域75)と比較例2とにおける短絡光電流の比較を示す。なお、実施例1(電極配置領域71)を用いたときの短絡光電流は、比較例1における短絡光電流で規格化されており、実施例2(電極配置領域75)を用いたときの短絡光電流は、比較例2における短絡光電流で規格化されている。
図8を参照して、実施例1(電極配置領域71)を用いた場合、短絡光電流は、比較例1に対して1.0018倍であり、実施例2(電極配置領域75)を用いた場合、短絡光電流は、比較例2に対して1.0032倍である。
このように、電極配置領域71または電極配置領域75を用いることによって、比較例1,2よりも短絡光電流を増加させることができる。また、実施例2(電極配置領域75)を用いた方が、実施例1(電極配置領域71)を用いた場合よりも短絡光電流の増加割合を大きくできる。
図9は、セルの反射率と電極面積率との関係を示す図である。図9において、縦軸は、セルの反射率を表し、横軸は、セルに対する総電極の電極面積率を表す。また、黒丸は、実施例1(電極配置領域71)を用いたときの反射率を示し、黒四角は、比較例1の反射率を示す。なお、反射率は、一例を示すため、波長1200nmの光に対する反射率を示している。
図9を参照して、実施例1(電極配置領域71)を用いた場合、電極面積率が低下するにも関わらず、反射率は、比較例1よりも2%以上高くなる。また、長波長(1000~1200nm)の光に対する反射率の増加が見られた。
このように、p型非晶質半導体層5が、電極が配置された複数の電極配置領域と、その間に電極が配置されていない非電極配置領域とをy軸方向に有する構造を用いることによって、長波長(1000~1200nm)の光に対して反射率が増加することが分かった。
図8に示すように、実施例1(電極配置領域71))および実施例2(電極配置領域75)を用いたときの短絡光電流がそれぞれ比較例1,2よりも大きくなるのは、E-shadeを小さく保ったまま、電極面積率が小さくなることによって、長波長光に対する反射率が増加し、長波長光の吸収量が増加するためと考えられる。
上述したように、光電変換素子10は、p型非晶質半導体層5が、電極が配置された複数の電極配置領域と、その間に電極が配置されていない非電極配置領域とをy軸方向に有する構造を備えるので、光が照射されたときの電流値が増加する。
図10は、電極6,7と配線との接続状態を示す平面図である。図10の(a)は、電極7を配置する電極配置領域として電極配置領域71を用いたときの電極6,7と配線との接続状態を示し、図10の(b)は、電極7を配置する電極配置領域として電極配置領域75を用いたときの電極6,7と配線との接続状態を示す。
図10を参照して、配線50は、電極7と接続される配線であり、配線60は、n型非晶質半導体層4に配置された電極6(以下、「N電極」と言う。)と接続される配線である。
図10の(a)を参照して、配線50,60は、x軸方向に沿って配置される。電極配置領域71に配置された電極7は、導電性接着材51によって配線50に電気的に接続される。電極配置領域61に配置された電極6は、導電性接着材52によって配線60に電気的に接続される。
図10の(b)を参照して、配線50,60は、x軸方向に沿って配置される。複数の電極配置領域75に配置された電極7の各々は、導電性接着材53によって配線50に電気的に接続される。電極配置領域61に配置された電極6は、導電性接着材52によって配線60に電気的に接続される。
電極7が配置される電極配置領域として電極配置領域75を用いた場合、配線50の中央部分(幅方向の中央部分)で電極7と重なる部分があり、電極7と配線50を接続する導電性接着材53の位置精度のマージンが広く、電極7と配線50とを、より安定して接続することができる。
このように、P電極(電極7)を配置する電極配置領域として電極配置領域71または電極配置領域75を用いた場合、配線50は、x軸方向に沿って配置され、導電性接着材51(または導電性接着材53)によって配線50に電気的に接続される。
導電性接着材は、電極と配線を電気的に接続できればよく、その材質や形状などは特に限定されない。例えば、導電性接着材としてはんだ等を用いてもよい。
従って、電極配置領域71または電極配置領域75を用いた場合も、電極7を配線50に電気的に接続できる。
上記においては、半導体基板1は、n型単結晶シリコンからなると説明したが、実施の形態1においては、これに限らず、半導体基板1は、n型半導体またはp型半導体からなっていればよい。半導体基板1がp型単結晶半導体またはp型多結晶半導体からなる場合、電極6は、電極7よりも幅(y軸方向の長さ)が広く、電極配置領域7aと同じ平面形状を有する電極配置領域6aと、電極配置領域7bと同じ平面形状を有する電極配置領域6bとを含み、電極配置領域6aは、y軸方向におけるn型非晶質半導体層4の一方端側に配置され、電極配置領域6bは、y軸方向において電極配置領域6aと所望の間隔を隔ててy軸方向におけるn型非晶質半導体層4の他方端側に配置される。また、電極6が配置される電極配置領域は、電極配置領域72~77の各々と同じ平面形状を有する電極配置領域から構成されていてもよい。
[実施の形態2]
図11は、実施の形態2による光電変換素子の平面図である。図12は、図11に示す線XII-XII間における光電変換素子の断面図である。
図11および図12を参照して、実施の形態2による光電変換素子10Aは、図1から図3に示す光電変換素子10の電極6を電極6Aに変えたものであり、その他は、光電変換素子10と同じである。
電極6Aは、n型非晶質半導体層4上に配置される。そして、電極6Aが配置される電極配置領域は、複数の電極配置領域61Aがx軸方向に沿って所望の間隔で配置された構造からなる。電極配置領域61Aは、電極配置領域61a,61bからなる。電極配置領域61aは、y軸方向におけるn型非晶質半導体層4の一方端側に配置される。電極配置領域61bは、y軸方向において電極配置領域61aと離間してy軸方向におけるn型非晶質半導体層4の他方端側に配置される。
なお、電極6Aが配置される電極配置領域は、図7に示す電極配置領域72~77のいずれかからなっていてもよい。この場合、電極6Aの平面形状は、電極7の平面形状と同じであってもよく、電極7の平面形状と異なっていてもよい。
電極6Aがn型非晶質半導体層4上に配置される結果、n型非晶質半導体層4は、電極が配置された複数の電極配置領域と、その間に電極が配置されていない非電極配置領域とをy軸方向に有する。
光電変換素子10Aは、図4から図6に示す工程(a)~工程(k)に従って製造される。この場合、工程(k)において、電極6A,7がそれぞれn型非晶質半導体層4およびp型非晶質半導体層5上に形成される。
光電変換素子10Aは、n型非晶質半導体層4およびp型非晶質半導体層5の両方がy軸方向に、電極が配置された複数の電極配置領域と、その間に電極が配置されていない非電極配置領域とを有するので、n型非晶質半導体層4が配置された領域においても長波長光に対する反射率が大きくなり、光が照射されたときの電流値を光電変換素子10よりも更に増加できる。
なお、n型非晶質半導体層4のみがy軸方向に、電極が配置された複数の電極配置領域と、その間に電極が配置されていない非電極配置領域を有している構成が考えられるが、実施の形態2は、E-shadeを小さく保ったまま、電極面積率がより小さくなることによって、長波長光に対する反射率がより大きくなり、光が照射されたときの電流値をより増加できる。
実施の形態2におけるその他の説明は、実施の形態1における説明と同じである。
[実施の形態3]
図13は、実施の形態3による光電変換素子の平面図である。図14は、図13に示す線XIV-XIV間における光電変換素子の断面図である。
図13および図14を参照して、実施の形態3による光電変換素子10Bは、図1から図3に示す光電変換素子10のn型非晶質半導体層4をn型非晶質半導体層4Aに変え、電極6を電極6Bに変えたものであり、その他は、光電変換素子10と同じである。
n型非晶質半導体層4Aは、複数のn型非晶質半導体層41Aを含む。複数のn型非晶質半導体層41Aは、x軸方向に沿って所望の間隔でi型非晶質半導体層3上に配置される。n型非晶質半導体層41Aは、ドット状の平面形状を有する。x軸方向において隣接する2つのn型非晶質半導体層41A,41A間には、p型非晶質半導体層5が配置される。n型非晶質半導体層41Aは、n型非晶質半導体層4と同じ材料からなる。
n型非晶質半導体層41Aは、電極6Bが配置される複数の電極配置領域61Bを含む。電極配置領域61Bは、n型非晶質半導体層41A上に配置され、ドット状の平面形状を有する。その結果、複数の電極配置領域61Bは、x軸方向に所望の間隔で配列される。
n型非晶質半導体層4Aがドット状のn型非晶質半導体層41Aからなる場合、複数のn型非晶質半導体層41Aは、x軸方向に配列されており、n型非晶質半導体層4Aおよびp型非晶質半導体層5は、y軸方向に交互に配置される。従って、光電変換素子10Bにおいては、n型非晶質半導体層4Aからp型非晶質半導体層5へ向かう方向(またはp型非晶質半導体層5からn型非晶質半導体層4Aへ向かう方向)を規定できる。
図15から図17は、それぞれ、図13および図14に示す光電変換素子10Bの製造工程を示す第1から第3の工程図である。
図15から図17に示す工程図は、図4から図6に示す工程図の工程(f)~工程(k)を工程(f-1)~工程(k-1)に変えたものであり、その他は、図4から図6に示す工程図と同じである。
図15を参照して、光電変換素子10Bの製造が開始されると、上述した工程(a)~工程(e)と同じ工程が順次実行される(図15の工程(a)~工程(e))。
そして、工程(e)の後、p型非晶質半導体層22上にレジストを塗布し、その塗布したレジストをフォトリソグラフィによってパターン二ングしてレジストパターン27を形成する(図16の工程(f-1))。
次に、レジストパターン27をマスクとしてi型非晶質半導体層21およびp型非晶質半導体層22の積層体の一部を厚さ方向にエッチングする(図16の工程(g-1))。これによって、半導体基板1の裏面(テクスチャ構造が形成された面と反対側の表面)の一部をドット状に露出させる。また、i型非晶質半導体層3およびp型非晶質半導体層5が形成される。
そして、半導体基板1の裏面の露出面およびp型非晶質半導体層5に接するようにi型非晶質半導体層28を形成し、その後、i型非晶質半導体層28の全面に接するようにn型非晶質半導体層29を形成する(図16の工程(h-1))。i型非晶質半導体層28およびn型非晶質半導体層29の形成方法は、上述したi型非晶質半導体層24およびn型非晶質半導体層25の形成方法と同じである。
工程(h-1)の後、n型非晶質半導体層29上にレジストを塗布し、その塗布したレジストをフォトリソグラフィによってパターン二ングしてレジストパターン30を形成する(図16の工程(i-1))。
次に、レジストパターン30をマスクとして用いてエッチングを行い、i型非晶質半導体層28およびn型非晶質半導体層29の積層体の一部を厚さ方向にエッチングし、その後、レジストパターン30を除去する。これによって、p型非晶質半導体層5の表面の一部を露出させる(図17の工程(j-1))。また、i型非晶質半導体層3およびn型非晶質半導体層4Aが形成される。
そして、n型非晶質半導体層4A上に電極6Bを形成する(図17の工程(k-1))。なお、工程(k-1)には図示されていないが、電極7をp型非晶質半導体層5上に形成する。ここで、電極6B,7は、メタルマスク等によるマスクを用いてスパッタリングまたは蒸着で形成することができる。これによって、光電変換素子10Bが完成する。
光電変換素子10Bは、ドット状の平面形状を有する複数のn型非晶質半導体層41Aを含むn型非晶質半導体層4Aを備え、p型非晶質半導体層5は、電極7が配置された複数の電極配置領域と、その間に電極7が配置されていない非電極配置領域とをy軸方向に有する。
従って、光電変換素子10と同じように、光が光電変換素子10Bに入射したときの電流値を増加できる。
なお、光電変換素子10Bにおいては、n型非晶質半導体層4Aは、電極6Bが配置された複数の電極配置領域と、その間に電極6Bが配置されていない非電極配置領域とをy軸方向に有していてもよい。これによって、光が光電変換素子10Bに入射したときの電流値を更に増加できる。
図18は、実施の形態3による別の光電変換素子の平面図である。図19は、図18に示す線XIX-XIX間における光電変換素子の断面図である。
実施の形態3による光電変換素子は、図18および図19に示す光電変換素子10Cであってもよい。
図18および図19を参照して、光電変換素子10Cは、図13および図14に示す光電変換素子10Bのn型非晶質半導体層4Aをn型非晶質半導体層4Bに変えたものであり、その他は、光電変換素子10Bと同じである。
n型非晶質半導体層4Bは、複数のn型非晶質半導体層41Bを含む。複数のn型非晶質半導体層41Bは、y軸方向に隣接する2つの電極7,7間においてランダムに配置される。n型非晶質半導体層41Bは、ドット状の平面形状を有する。n型非晶質半導体層41Bは、n型非晶質半導体層4と同じ材料からなる。
n型非晶質半導体層4Bがドット状のn型非晶質半導体層41Bからなる場合、複数のn型非晶質半導体層41Bが配置される領域REGを規定することができるので、n型非晶質半導体層4Bおよびp型非晶質半導体層5は、y軸方向に交互に配置される。従って、光電変換素子10Cにおいては、n型非晶質半導体層4Bからp型非晶質半導体層5へ向かう方向(またはp型非晶質半導体層5からn型非晶質半導体層4Bへ向かう方向)を規定できる。
n型非晶質半導体層4Bは、電極6Bが配置される複数の電極配置領域61Bを含む。複数の電極配置領域61Bは、x軸方向に沿って所望の間隔でn型非晶質半導体層41B上に配置される。
なお、光電変換素子10Cにおいては、n型非晶質半導体層41Bは、電極6Bが配置された複数の電極配置領域と、その間に電極6Bが配置されていない非電極配置領域とをy軸方向に有していてもよい。これによって、光が光電変換素子10Cに入射したときの電流値を更に増加できる。
実施の形態3におけるその他の説明は、実施の形態1,2における説明と同じである。
以上、実施の形態1~3において説明したが、上記した実施の形態においては、光電変換素子10,10A,10B,10Cは、半導体基板1の一方の面(光入射側の面と反対側の面)に形成されたi型非晶質半導体層3を備えると説明したが、この発明の実施の形態においては、これに限らず、光電変換素子10,10A,10B,10Cは、i型非晶質半導体層3に代えて酸化物半導体が半導体基板1の一方の面(光入射側の面と反対側の面)に形成されたものであってもよい。この場合、酸化物半導体は、キャリア(電子および正孔)がトンネル可能な膜厚を有する。そして、i型非晶質半導体層3または酸化物半導体は、「パッシベーション層」を構成する。
また、上記においては、半導体基板1の一方の面(光入射側の面と反対側の面)に形成される半導体層は、非晶質半導体層(n型非晶質半導体層4,4A,4Bおよびp型非晶質半導体層5)であると説明したが、この発明の実施の形態においては、これに限らず、半導体基板1の一方の面(光入射側の面と反対側の面)に形成される半導体層は、多結晶半導体層であってもよい。そして、非晶質半導体層および多結晶半導体層は、「非単結晶半導体層」を構成する。
上述した実施の形態によれば、この発明の実施の形態による光電変換素子は、第1の導電型を有する結晶半導体基板と、結晶半導体基板の一方の面に配置されるとともに第1の導電型を有する第1の非単結晶半導体層と、結晶半導体基板の一方の面において、少なくとも、第1の非単結晶半導体層の配置領域と異なる領域に配置されるとともに第1の導電型と反対の第2の導電型を有する第2の非単結晶半導体層と、第1の非単結晶半導体層上に配置された第1の電極と、第2の非単結晶半導体層上に配置された第2の電極とを備え、結晶半導体基板の面内方向において第1の非単結晶半導体層と第2の非単結晶半導体層が交互に配置された領域を有し、結晶半導体基板の面内方向において隣り合う第1の非単結晶半導体層の間に位置する第2の非単結晶半導体層は、結晶半導体基板の面内方向において第1の非単結晶半導体層から隣り合う第1の非単結晶半導体層へ向かう第1の方向に、第2の電極が配置された第1の電極配置領域と、第2の電極が配置された第2の電極配置領域と、第1の電極配置領域と第2の電極配置領域との間に第2の電極が配置されていない非電極配置領域とを有していればよい。この場合、第1の方向は、上述したy軸方向である。
今回開示された実施の形態はすべての点で例示であって制限的なものではないと考えられるべきである。本発明の範囲は、上記した実施の形態の説明ではなくて特許請求の範囲によって示され、特許請求の範囲と均等の意味および範囲内でのすべての変更が含まれることが意図される。
この発明は、光電変換素子に適用される。
1 半導体基板、2 反射防止膜、3 i型非晶質半導体層、4,4A,4B,41A,41B n型非晶質半導体層、5 p型非晶質半導体層、6,7 電極、6a,6b,61,61A,61B,71,71a,71b,72,72a,72b,72c,72d,73,73a,74,74a,74b,74c,75,751~753,751a,751b,751c,76,761~763,77,771~773,771a,771b,771c 電極配置領域、72d,73b,74d,75d,761c,771d 非電極配置領域、10,10A,10B,10C 光電変換素子、50,60 配線、51~53 導電性接着材

Claims (10)

  1. 第1の導電型を有する結晶半導体基板と、
    前記結晶半導体基板の一方の面に配置されるとともに前記第1の導電型を有する第1の非単結晶半導体層と、
    前記結晶半導体基板の一方の面において、少なくとも、前記第1の非単結晶半導体層の配置領域と異なる領域に配置されるとともに前記第1の導電型と反対の第2の導電型を有する第2の非単結晶半導体層と、
    前記第1の非単結晶半導体層上に配置された第1の電極と、
    前記第2の非単結晶半導体層上に配置された第2の電極とを備え、
    前記結晶半導体基板の面内方向において前記第1の非単結晶半導体層と前記第2の非単結晶半導体層が交互に配置された領域を有し、
    前記交互に配置された領域において、前記結晶半導体基板の面内方向において隣り合う前記第1の非単結晶半導体層の間に位置する前記第2の非単結晶半導体層は、前記結晶半導体基板の面内方向において前記第1の非単結晶半導体層から隣り合う前記第1の非単結晶半導体層へ向かう第1の方向に、前記第2の電極が配置された第1の電極配置領域と、前記第2の電極が配置された第2の電極配置領域と、前記第1の電極配置領域と前記第2の電極配置領域との間に前記第2の電極が配置されていない非電極配置領域とを有し、
    前記第2の電極は、前記結晶半導体基板の面内方向において前記第1の方向に直交する第2の方向において不連続であり、
    前記第1の方向の長さである前記第2の電極の幅は、前記第1の方向の長さである前記第1の電極の幅よりも広い、光電変換素子。
  2. 第1の導電型を有する結晶半導体基板と、
    前記結晶半導体基板の一方の面に配置されるとともに前記第1の導電型を有する第1の非単結晶半導体層と、
    前記結晶半導体基板の一方の面において、少なくとも、前記第1の非単結晶半導体層の配置領域と異なる領域に配置されるとともに前記第1の導電型と反対の第2の導電型を有する第2の非単結晶半導体層と、
    前記第1の非単結晶半導体層上に配置された第1の電極と、
    前記第2の非単結晶半導体層上に配置された第2の電極とを備え、
    前記結晶半導体基板の面内方向において前記第1の非単結晶半導体層と前記第2の非単結晶半導体層が交互に配置された領域を有し、
    前記交互に配置された領域において、前記結晶半導体基板の面内方向において隣り合う前記第1の非単結晶半導体層の間に位置する前記第2の非単結晶半導体層は、前記結晶半導体基板の面内方向において前記第1の非単結晶半導体層から隣り合う前記第1の非単結晶半導体層へ向かう第1の方向に、前記第2の電極が配置された第1の電極配置領域と、前記第2の電極が配置された第2の電極配置領域と、前記第1の電極配置領域と前記第2の電極配置領域との間に前記第2の電極が配置されていない非電極配置領域とを有し、
    前記第1の電極は、前記結晶半導体基板の面内方向において前記第1の方向に直交する第2の方向において不連続であり、
    前記第1の方向の長さである前記第2の電極の幅は、前記第1の方向の長さである前記第1の電極の幅よりも広い、光電変換素子。
  3. 第1の導電型を有する結晶半導体基板と、
    前記結晶半導体基板の一方の面に配置されるとともに前記第1の導電型を有する第1の非単結晶半導体層と、
    前記結晶半導体基板の一方の面において、少なくとも、前記第1の非単結晶半導体層の配置領域と異なる領域に配置されるとともに前記第1の導電型と反対の第2の導電型を有する第2の非単結晶半導体層と、
    前記第1の非単結晶半導体層上に配置された第1の電極と、
    前記第2の非単結晶半導体層上に配置された第2の電極とを備え、
    前記結晶半導体基板の面内方向において前記第1の非単結晶半導体層と前記第2の非単結晶半導体層が交互に配置された領域を有し、
    前記交互に配置された領域において、前記結晶半導体基板の面内方向において隣り合う前記第1の非単結晶半導体層の間に位置する前記第2の非単結晶半導体層は、前記結晶半導体基板の面内方向において前記第1の非単結晶半導体層から隣り合う前記第1の非単結晶半導体層へ向かう第1の方向に、前記第2の電極が配置された第1の電極配置領域と、前記第2の電極が配置された第2の電極配置領域と、前記第1の電極配置領域と前記第2の電極配置領域との間に前記第2の電極が配置されていない非電極配置領域とを有し、
    前記第2の電極は、前記結晶半導体基板の面内方向において前記第1の方向に直交する第2の方向において不連続であり、
    前記第1の電極は、前記第2の方向において不連続であり、
    前記第1の方向において隣り合う前記第1および第2の電極間において、前記第1の電極が形成されていない前記第2の方向の位置は、前記第2の電極が形成されていない前記第2の方向の位置と異なり、
    前記第1の方向の長さである前記第2の電極の幅は、前記第1の方向の長さである前記第1の電極の幅よりも広い、光電変換素子。
  4. 前記交互に配置された領域において、隣り合う前記第2の非単結晶半導体層の間に位置する第1の非単結晶半導体層は、前記第1の方向に前記第1の電極が配置された第3の電極配置領域と、前記第1の電極が配置された第4の電極配置領域と、前記第3の電極配置領域と前記第4の電極配置領域との間に前記第1の電極が配置されていない非電極配置領域とを有する、請求項1から請求項3のいずれか1項に記載の光電変換素子。
  5. 前記第2の非単結晶半導体層は、
    前記第1の方向において前記第2の非単結晶半導体層の一方端側に配置された第1の電極配置領域と、
    前記第1の方向において前記第1の電極配置領域と離間して前記第2の非単結晶半導体層の一方端側と反対側の他方端側に配置された第2の電極配置領域とを有する、請求項1から請求項4のいずれか1項に記載の光電変換素子。
  6. 前記第2の非単結晶半導体層は、更に、前記第1の電極配置領域と前記第2の電極配置領域とを接続する前記第2の電極が配置された第5の電極配置領域を有する、請求項5に記載の光電変換素子。
  7. 第1の導電型を有する結晶半導体基板と、
    前記結晶半導体基板の一方の面に配置されるとともに前記第1の導電型を有する第1の非単結晶半導体層と、
    前記結晶半導体基板の一方の面において、少なくとも、前記第1の非単結晶半導体層の配置領域と異なる領域に配置されるとともに前記第1の導電型と反対の第2の導電型を有する第2の非単結晶半導体層と、
    前記第1の非単結晶半導体層上に配置された第1の電極と、
    前記第2の非単結晶半導体層上に配置された第2の電極とを備え、
    前記結晶半導体基板の面内方向において前記第1の非単結晶半導体層と前記第2の非単結晶半導体層が交互に配置された領域を有し、
    前記交互に配置された領域において、前記結晶半導体基板の面内方向において隣り合う前記第1の非単結晶半導体層の間に位置する前記第2の非単結晶半導体層は、前記結晶半導体基板の面内方向において前記第1の非単結晶半導体層から隣り合う前記第1の非単結晶半導体層へ向かう第1の方向に、前記第2の電極が配置された第1の電極配置領域と、前記第2の電極が配置された第2の電極配置領域と、前記第1の電極配置領域と前記第2の電極配置領域との間に前記第2の電極が配置されていない非電極配置領域とを有し、
    前記第2の非単結晶半導体層は、
    前記第1の方向において前記第2の非単結晶半導体層の一方端側に配置された第1の電極配置領域と、
    前記第1の方向において前記第1の電極配置領域と離間して前記第2の非単結晶半導体層の一方端側と反対側の他方端側に配置された第2の電極配置領域とを有し、
    前記第2の非単結晶半導体層は、更に、前記第1の電極配置領域と前記第2の電極配置領域とを接続する前記第2の電極が配置された第5の電極配置領域を有する、光電変換素子。
  8. 前記第1の電極と第1の導電性接着材で接続された第1の配線と、
    前記第2の電極と第2の導電性接着材で接続された第2の配線とを更に備える、請求項1から請求項7のいずれか1項に記載の光電変換素子。
  9. 前記第1の電極と導電性接着材で接続された第1の配線と、
    前記第2の電極と導電性接着材で接続された第2の配線とを更に備え、
    前記第2の配線は、少なくとも、前記第5の電極配置領域において、導電性接着材にて前記第2の電極に接続されている、請求項6または請求項7に記載の光電変換素子。
  10. 前記第1の導電性接着材は、前記第1の方向に直交する第2の方向において、前記第1の電極の両端部に配置される、請求項8に記載の光電変換素子。
JP2018058360A 2018-03-26 2018-03-26 光電変換素子 Active JP7323107B2 (ja)

Priority Applications (3)

Application Number Priority Date Filing Date Title
JP2018058360A JP7323107B2 (ja) 2018-03-26 2018-03-26 光電変換素子
CN201910231029.3A CN110364587A (zh) 2018-03-26 2019-03-26 光电转换元件
US16/365,144 US11107937B2 (en) 2018-03-26 2019-03-26 Photovoltaic device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2018058360A JP7323107B2 (ja) 2018-03-26 2018-03-26 光電変換素子

Publications (2)

Publication Number Publication Date
JP2019169676A JP2019169676A (ja) 2019-10-03
JP7323107B2 true JP7323107B2 (ja) 2023-08-08

Family

ID=67983724

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2018058360A Active JP7323107B2 (ja) 2018-03-26 2018-03-26 光電変換素子

Country Status (3)

Country Link
US (1) US11107937B2 (ja)
JP (1) JP7323107B2 (ja)
CN (1) CN110364587A (ja)

Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006303230A (ja) 2005-04-21 2006-11-02 Sharp Corp 太陽電池
JP2010080888A (ja) 2008-09-29 2010-04-08 Sanyo Electric Co Ltd 太陽電池の製造方法及び太陽電池
JP2013239476A (ja) 2012-05-11 2013-11-28 Mitsubishi Electric Corp 光起電力装置およびその製造方法、光起電力モジュール
JP2016111097A (ja) 2014-12-03 2016-06-20 シャープ株式会社 光電変換装置
WO2016158977A1 (ja) 2015-03-31 2016-10-06 株式会社カネカ 太陽電池および太陽電池モジュール
WO2016208219A1 (ja) 2015-06-25 2016-12-29 シャープ株式会社 光電変換装置
JP2017005253A (ja) 2015-06-10 2017-01-05 エルジー エレクトロニクス インコーポレイティド 太陽電池の製造方法
WO2017163506A1 (ja) 2016-03-25 2017-09-28 パナソニックIpマネジメント株式会社 太陽電池セル

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
FR2914501B1 (fr) 2007-03-28 2009-12-04 Commissariat Energie Atomique Dispositif photovoltaique a structure a heterojonctions interdigitee discontinue
EP2239788A4 (en) * 2008-01-30 2017-07-12 Kyocera Corporation Solar battery element and solar battery element manufacturing method
US20100218821A1 (en) * 2009-03-02 2010-09-02 Sunyoung Kim Solar cell and method for manufacturing the same
KR20150084517A (ko) * 2014-01-14 2015-07-22 엘지전자 주식회사 태양 전지
CN109311299B (zh) * 2016-09-30 2023-05-09 日本制纸株式会社 纸制阻隔材料

Patent Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006303230A (ja) 2005-04-21 2006-11-02 Sharp Corp 太陽電池
JP2010080888A (ja) 2008-09-29 2010-04-08 Sanyo Electric Co Ltd 太陽電池の製造方法及び太陽電池
JP2013239476A (ja) 2012-05-11 2013-11-28 Mitsubishi Electric Corp 光起電力装置およびその製造方法、光起電力モジュール
JP2016111097A (ja) 2014-12-03 2016-06-20 シャープ株式会社 光電変換装置
WO2016158977A1 (ja) 2015-03-31 2016-10-06 株式会社カネカ 太陽電池および太陽電池モジュール
JP2017005253A (ja) 2015-06-10 2017-01-05 エルジー エレクトロニクス インコーポレイティド 太陽電池の製造方法
WO2016208219A1 (ja) 2015-06-25 2016-12-29 シャープ株式会社 光電変換装置
WO2017163506A1 (ja) 2016-03-25 2017-09-28 パナソニックIpマネジメント株式会社 太陽電池セル

Also Published As

Publication number Publication date
US20190296164A1 (en) 2019-09-26
JP2019169676A (ja) 2019-10-03
US11107937B2 (en) 2021-08-31
CN110364587A (zh) 2019-10-22

Similar Documents

Publication Publication Date Title
KR100366349B1 (ko) 태양 전지 및 그의 제조 방법
JP6350858B2 (ja) 太陽電池の製造方法及び太陽電池
WO2012018119A1 (ja) 太陽電池及び太陽電池の製造方法
US20130133729A1 (en) Solar cell and manufacturing method thereof
US20120291860A1 (en) Solar cell and method of manufacturing the same
US20160197204A1 (en) Solar cell and method for manufacturing the same
EP2605285B1 (en) Photovoltaic device
JP2012074415A (ja) 太陽電池の製造方法
JP6611786B2 (ja) 光電変換素子および光電変換装置
JP2024003258A (ja) 太陽電池用整合メタライゼーション
JP7323107B2 (ja) 光電変換素子
US9780241B2 (en) Solar cell
WO2013038768A1 (ja) 太陽電池及びその製造方法
WO2018034266A1 (ja) 光電変換素子および光電変換装置
JP2015053303A (ja) 太陽電池セル、太陽電池モジュール、および太陽電池セルの製造方法。
JP6476015B2 (ja) 光電変換素子およびその製造方法
JP6331040B2 (ja) 太陽電池の製造方法
US11049981B2 (en) Photovoltaic device and solar cell string including photovoltaic devices
JP2017045818A (ja) 裏面電極型太陽電池セルおよび裏面電極型太陽電池セルの製造方法
JP2014072492A (ja) 太陽電池、太陽電池パネル、及び太陽電池の製造方法
JP6564199B2 (ja) 裏面電極型光電変換素子および裏面電極型光電変換素子の製造方法
WO2016121532A1 (ja) 光電変換素子および光電変換素子の製造方法
WO2022210611A1 (ja) 太陽電池および太陽電池の製造方法
JP6206843B2 (ja) 太陽電池
CN113707737A (zh) 一种太阳能电池及其制作方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20200917

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20210727

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20210803

A601 Written request for extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A601

Effective date: 20210929

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20211126

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20220208

A601 Written request for extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A601

Effective date: 20220405

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20220606

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20220705

A601 Written request for extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A601

Effective date: 20220829

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20221101

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20221206

A601 Written request for extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A601

Effective date: 20230130

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20230613

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20230622

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20230627

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20230717

R150 Certificate of patent or registration of utility model

Ref document number: 7323107

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150