JP6719382B2 - 光電変換素子、それを備えた太陽電池モジュールおよび太陽光発電システム - Google Patents

Description

この発明は、光電変換素子、それを備えた太陽電池モジュールおよび太陽光発電システムに関する。

従来、ｎ型の結晶シリコン基板とｐ型の非晶質シリコン層との間に真性（ｉ型）の非晶質シリコンを介在させて、界面での欠陥を低減し、ヘテロ接合界面での特性を改善させた光電変換装置が知られている。この光電変換装置は、ヘテロ接合型太陽電池と呼ばれている。

国際公開第２０１３／１３３００５号パンフレットに記載されているヘテロ接合型太陽電池を図３７に示す。ｎ電極１５０６、ｐ電極１５０７は、それぞれ、ｎ型非晶質半導体層１５０３およびｐ型非晶質半導体層１５０５上に形成されている。ヘテロ接合型太陽電池においては、シリコン基板中で発生した多数キャリアである電子は、ｎ型非晶質半導体層１５０３へ拡散し、ｎ電極１５０６で収集される。また、少数キャリアである正孔は、ｐ型非晶質半導体層１５０５へ拡散し、ｐ電極１５０７で収集される。

しかし、従来のヘテロ接合型太陽電池においては、信頼性等、分かっていないことが多かった。

そこで、この発明の実施の形態によれば、信頼性を向上可能な光電変換素子を提供する。

また、この発明の実施の形態によれば、信頼性を向上可能な光電変換素子を備えた太陽電池モジュールを提供する。

更に、この発明の実施の形態によれば、信頼性を向上可能な光電変換素子を備えた太陽光発電システムを提供する。

この発明の実施の形態によれば、光電変換素子は、半導体基板と、第１の非晶質半導体層と、第２の非晶質半導体層と、第１の電極と、第２の電極と、保護膜とを備える。第１の非晶質半導体層は、半導体基板の一方の面に形成され、第１の導電型を有する。第２の非晶質半導体層は、半導体基板の一方の面に形成されるとともに半導体基板の面内方向において第１の非晶質半導体層に隣接して形成され、第１の導電型と反対の第２の導電型を有する。第１の電極は、第１の非晶質半導体層上に形成される。第２の電極は、第１の電極との間でギャップ領域を隔てて第２の非晶質半導体層上に形成される。保護膜は、第１の電極、第２の電極およびギャップ領域上に形成され、絶縁膜を含む。

この発明の実施の形態によれば、光電変換素子において、第２の電極は、半導体基板の面内方向において第１の電極との間でギャップ領域を隔てて配置されており、保護膜は、第１の電極、第２の電極およびギャップ領域上に形成される。その結果、第１の電極と第２の電極との間の短絡が防止される。また、水分等が第１および第２の非晶質半導体層に入り込むのが抑制される。

従って、光電変換素子の信頼性を向上できる。

好ましくは、保護膜は、第１および第２の電極上に開口部を有する。

第１および第２の非晶質半導体層は、開口部が形成された領域においてもそれぞれ第１および第２の電極によって覆われている。また、第１および第２の電極は、開口部を除いて保護膜によって覆われ、第１および第２の非晶質半導体層のうち、第１および第２の電極によって覆われていない領域（ギャップ領域）は、保護膜によって覆われている。その結果、保護膜が開口部を有していても、第１の電極と第２の電極との間の短絡が防止され、水分等が第１および第２の非晶質半導体層に入り込むのが抑制される。

従って、保護膜が開口部を有していても、光電変換素子の信頼性を向上できる。

好ましくは、保護膜は、第１の電極、第２の電極およびギャップ領域上に連続して形成されている。

保護膜は、１回の成膜によって第１の電極、第２の電極およびギャップ領域上に形成される。

従って、光電変換素子の製造プロセスにおけるプロセス数を減少できる。

好ましくは、保護膜は、更に、半導体基板の周辺領域上に形成されている。

電気的な絶縁性と、防湿性とが更に改善される。

従って、光電変換素子の信頼性を更に向上できる。

好ましくは、保護膜は、無機絶縁膜を含む。

無機絶縁膜は、外部から第１および第２の非晶質半導体層への水分等の混入を抑制する。

従って、電気的な絶縁性と、防湿性とを両立できる。

好ましくは、保護膜は、無機絶縁層と非晶質半導体層とを含む。

防湿性を確保してパッシベーション性の経時変化が抑制される。

従って、電気的な絶縁性と、防湿性とを両立できる。

また、この発明の実施の形態によれば、太陽電池モジュールは、請求項１から請求項５のいずれか１項に記載の光電変換素子を備える太陽電池モジュールである。

従って、太陽電池モジュールの信頼性を向上できる。

更に、この発明の実施の形態によれば、太陽光発電システムは、請求項１から請求項５のいずれか１項に記載の光電変換素子を備える太陽光発電システムである。

従って、太陽光発電システムの信頼性を向上できる。

この発明の実施の形態による光電変換素子においては、第１の電極と第２の電極との間の短絡が防止され、水分等が第１および第２の非晶質半導体層に入り込むのが抑制される。

従って、光電変換素子、それを用いた太陽電池モジュールおよび太陽光発電システムの信頼性を向上できる。

この発明の実施の形態１による光電変換素子の構成を示す断面図である。 図１に示す電極および保護膜の拡大図である。 図１に示すｎ型非晶質半導体層の詳細な構造を示す断面図である。 図１に示すｎ型非晶質半導体層の他の詳細な構造を示す断面図である。 図１に示す光電変換素子の製造方法を示す第１の工程図である。 図１に示す光電変換素子の製造方法を示す第２の工程図である。 図１に示す光電変換素子の製造方法を示す第３の工程図である。 図１に示す光電変換素子の製造方法を示す第４の工程図である。 図１に示す光電変換素子の製造方法を示す第５の工程図である。 図１に示す光電変換素子の裏面側から見た平面図である。 配線シートの平面図である。 ギャップ領域の幅、隣接する開口部間のピッチおよび開口部の開口幅を変えたときの太陽電池モジュールの歩留まりを示す図である。 防湿耐性試験の結果を示す図である。 実施の形態２による光電変換素子の構成を示す概略図である。 図１４に示す光電変換素子の裏面側から見た平面図である。 図１４に示す光電変換素子の製造方法を示す第１の工程図である。 図１４に示す光電変換素子の製造方法を示す第２の工程図である。 図１４に示す光電変換素子の製造方法を示す第３の工程図である。 図１４に示す光電変換素子の製造方法を示す第４の工程図である。 図１４に示す光電変換素子の製造方法を示す第５の工程図である。 実施の形態３による光電変換素子の構成を示す断面図である。 実施の形態４による光電変換素子の構成を示す断面図である。 図２２に示す光電変換素子の製造方法を示す第１の工程図である。 図２２に示す光電変換素子の製造方法を示す第２の工程図である。 図２２に示す光電変換素子の製造方法を示す第３の工程図である。 図２２に示す光電変換素子の製造方法を示す第４の工程図である。 図２２に示す光電変換素子の製造方法を示す第５の工程図である。 実施の形態５による光電変換素子の構成を示す断面図である。 シリコン基板の表面顕微鏡写真を示す図である。 テクスチャ構造が形成された面のＳＥＭ写真を示す図である。 この実施の形態による光電変換素子を備える光電変換モジュールの構成を示す概略図である。 この実施の形態による光電変換素子を備える太陽光発電システムの構成を示す概略図である。 図３２に示す光電変換モジュールアレイの構成を示す概略図である。 この実施の形態による光電変換素子を備える別の太陽光発電システムの構成を示す概略図である。 この実施の形態による光電変換素子を備える太陽光発電システムの構成を示す概略図である。 この実施の形態による光電変換素子を備える別の太陽光発電システムの構成を示す概略図である。 国際公開第２０１３／１３３００５号パンフレットに記載されているヘテロ接合型太陽電池を示す断面図である。

本発明の実施の形態について図面を参照しながら詳細に説明する。なお、図中同一または相当部分には同一符号を付してその説明は繰返さない。

この明細書においては、非晶質半導体層は、微結晶相を含んで良いものとする。微結晶相は、平均粒子径が１〜５０ｎｍである結晶を含む。

［実施の形態１］
図１は、この発明の実施の形態１による光電変換素子の構成を示す断面図である。図１を参照して、この発明の実施の形態１による光電変換素子１０は、半導体基板１と、反射防止膜２と、パッシベーション膜３と、ｎ型非晶質半導体層４と、ｐ型非晶質半導体層５と、電極６，７と、保護膜８とを備える。

半導体基板１は、例えば、ｎ型単結晶シリコン基板からなる。半導体基板１は、例えば、１００〜１５０μｍの厚さを有する。そして、半導体基板１は、一方の表面にテクスチャ構造が形成されている。テクスチャ構造が形成された面を「受光面」と言う。

反射防止膜２は、半導体基板１の一方の表面（受光面）に接して配置される。

パッシベーション膜３は、半導体基板１の受光面と反対側の表面に接して配置される。

ｎ型非晶質半導体層４は、パッシベーション膜３に接して配置される。

ｐ型非晶質半導体層５は、半導体基板１の面内方向においてｎ型非晶質半導体層４に隣接して配置される。より詳しくは、ｐ型非晶質半導体層５は、半導体基板１の面内方向においてｎ型非晶質半導体層４との間で所望の間隔を隔てて配置される。

そして、ｎ型非晶質半導体層４およびｐ型非晶質半導体層５は、半導体基板１の面内方向において交互に配置される。

電極６は、ｎ型非晶質半導体層４上にｎ型非晶質半導体層４に接して配置される。

電極７は、ｐ型非晶質半導体層５上にｐ型非晶質半導体層５に接して配置される。

保護膜８は、パッシベーション膜３、ｎ型非晶質半導体層４、ｐ型非晶質半導体層５および電極６，７に接して配置される。より詳しくは、保護膜８は、隣接するｎ型非晶質半導体層４およびｐ型非晶質半導体層５間において、ｎ型非晶質半導体層４、ｐ型非晶質半導体層５および電極６，７の一部に接して配置されるとともに、ｎ型非晶質半導体層４とｐ型非晶質半導体層５との間に配置されたパッシベーション膜３の一部に接して配置される。そして、保護膜８は、電極６，７上に開口部８Ａを有し、電極６，７の端から電極６，７の内側へ向かって５μｍ以上の領域に形成される。

反射防止膜２は、例えば、窒化シリコン膜からなり、例えば、６０ｎｍの膜厚を有する。

パッシベーション膜３は、例えば、非晶質シリコン、非晶質シリコンの酸化物、非晶質シリコンの窒化物、非晶質シリコンの酸窒化物、および多結晶シリコンのいずれかからなる。

パッシベーション膜３が非晶質シリコンの酸化物からなる場合、パッシベーション膜３は、シリコンの熱酸化膜からなっていてもよいし、プラズマＣＶＤ（Chemical Vapour Deposition）法等の気相成膜法によって形成されたシリコンの酸化物からなっていてもよい。

パッシベーション膜３は、例えば、１〜２０ｎｍの膜厚を有し、好ましくは、１〜３ｎｍの膜厚を有する。そして、パッシベーション膜３がシリコンの絶縁膜からなる場合、パッシベーション膜３は、キャリア（電子および正孔）がトンネル可能な膜厚を有する。実施の形態１においては、パッシベーション膜３は、シリコンの熱酸化膜からなり、パッシベーション膜３の膜厚は、２ｎｍに設定された。

ｎ型非晶質半導体層４は、ｎ型の導電型を有し、水素を含有する非晶質半導体層である。ｎ型非晶質半導体層４は、例えば、ｎ型非晶質シリコン、ｎ型非晶質シリコンゲルマニウム、ｎ型非晶質ゲルマニウム、ｎ型非晶質シリコンカーバイド、ｎ型非晶質シリコンナイトライド、ｎ型非晶質シリコンオキサイド、ｎ型非晶質シリコンオキシナイトライド、およびｎ型非晶質シリコンカーボンオキサイド等からなる。

ｎ型非晶質半導体層４は、例えば、ｎ型ドーパントとしてリン（Ｐ）を含む。そして、ｎ型非晶質半導体層４は、例えば、３〜５０ｎｍの膜厚を有する。

ｐ型非晶質半導体層５は、ｐ型の導電型を有し、水素を含有する非晶質半導体層である。ｐ型非晶質半導体層５は、例えば、ｐ型非晶質シリコン、ｐ型非晶質シリコンゲルマニウム、ｐ型非晶質ゲルマニウム、ｐ型非晶質シリコンカーバイド、ｐ型非晶質シリコンナイトライド、ｐ型非晶質シリコンオキサイド、ｐ型非晶質シリコンオキシナイトライド、およびｐ型非晶質シリコンカーボンオキサイド等からなる。

ｐ型非晶質半導体層５は、例えば、ｐ型ドーパントとしてボロン（Ｂ）を含む。そして、ｐ型非晶質半導体層５は、例えば、５〜５０ｎｍの膜厚を有する。

図２は、図１に示す電極６，７および保護膜８の拡大図である。図２を参照して、電極６は、導電層６ａ，６ｂからなる。

導電層６ａは、ｎ型非晶質半導体層４に接して配置される。導電層６ｂは、導電層６ａに接して配置される。保護膜８の開口部８Ａの幅をＬとし、電極６，７の端から開口部８Ａまでの距離をＨとした場合、導電層６ａ，６ｂは、ｎ型非晶質半導体層４の面内方向においてｎ型非晶質半導体層４の中心から両側にＨ＋Ｌ／２の範囲に形成される。幅Ｌは、例えば、２０μｍ以上であり、好ましくは、１００μｍ以上である。幅Ｌがこのような値に設定されることによって、外部配線と電極６，７との密着性を確保できるとともに、コンタクト抵抗を低下できる。また、距離Ｈは、電極６，７と保護膜８との密着性を考慮すると、例えば、５μｍ以上である。

電極７は、導電層７ａ，７ｂからなる。導電層７ａは、ｐ型非晶質半導体層５に接して配置される。導電層７ｂは、導電層７ａに接して配置される。導電層７ａ，７ｂは、ｐ型非晶質半導体層５の面内方向においてｐ型非晶質半導体層５の中心から両側にＨ＋Ｌ／２の範囲に形成される。

その結果、電極６，７の各々は、ｎ型非晶質半導体層４およびｐ型非晶質半導体層５の面内方向において、２Ｈ＋Ｌの長さを有する。

保護膜８は、例えば、保護層８ａ，８ｂの２層構造からなる。保護膜８がｎ型非晶質半導体層４上に形成される場合、保護層８ａは、パッシベーション膜３、ｎ型非晶質半導体層４および電極６に接して配置される。保護層８ｂは、保護層８ａに接して配置される。保護膜８がｐ型非晶質半導体層５上に形成される場合、保護層８ａは、パッシベーション膜３、ｐ型非晶質半導体層５および電極７に接して配置される。保護層８ｂは、保護層８ａに接して配置される。

そして、ｎ型非晶質半導体層４の面内方向において、電極６の端よりもｎ型非晶質半導体層４の外側の領域をギャップ領域Ｇ１と言い、ｐ型非晶質半導体層５の面内方向において、電極７の端よりもｐ型非晶質半導体層５の外側の領域をギャップ領域Ｇ２と言う。その結果、ｎ型非晶質半導体層４の面内方向においてｎ型非晶質半導体層４の両側にギャップ領域Ｇ１が存在する。また、ｐ型非晶質半導体層５の面内方向においてｐ型非晶質半導体層５の両側にギャップ領域Ｇ２が存在する。

保護膜８がパッシベーション膜３、ｎ型非晶質半導体層４および電極６に接して配置されるとともにパッシベーション膜３、ｐ型非晶質半導体層５および電極７に接して配置される結果、半導体基板１の面内方向において隣接するｎ型非晶質半導体層４およびｐ型非晶質半導体層５の領域では、ギャップ領域Ｇ（＝Ｇ１＋Ｇ２）が存在し、保護膜８は、図１に示すように、電極６，７およびギャップ領域Ｇ上に形成されることになる。

このギャップ領域Ｇは、パッシベーション膜３、ｎ型非晶質半導体層４およびｐ型非晶質半導体層５がむき出しになった領域であり、例えば、２０μｍ〜３００μｍの幅を有する。

導電層６ａ，７ａの各々は、透明導電膜からなる。透明導電膜は、例えば、ＩＴＯ（Indium Tin Oxide）、ＺｎＯおよびＩＷＯ（Indium Tungsten Oxide）からなる。

導電層６ｂ，７ｂの各々は、金属からなる。金属は、例えば、銀（Ａｇ）、ニッケル（Ｎｉ）、アルミニウム（Ａｌ）、銅（Ｃｕ）、錫（Ｓｎ）、白金（Ｐｔ）、金（Ａｕ）、クロム（Ｃｒ）、タングステン（Ｗ）、コバルト（Ｃｏ）およびチタン（Ｔｉ）のいずれか、またはこれらの合金、またはこれらの積層膜からなる。

導電層６ａ，７ａとしては、それぞれ、ｎ型非晶質半導体層４およびｐ型非晶質半導体層５と密着性が良い透明導電膜を用いることが好ましく、導電層６ｂ，７ｂとしては、導電率が高い金属を用いることが好ましい。

導電層６ａ，７ａの各々の膜厚は、例えば、３〜１００ｎｍである。導電層６ｂ，７ｂの各々の膜厚は、５０ｎｍ以上であることが好ましく、実施の形態１においては、例えば、０．８μｍである。

なお、実施の形態１においては、電極６は、導電層６ｂのみからなっており、電極７は、導電層７ｂのみからなっていてもよい。この場合、導電層６ａ，７ａが無く、導電層６ｂ，７ｂがそれぞれｎ型非晶質半導体層４およびｐ型非晶質半導体層５に接する。

導電層６ａ，７ａが無い場合、導電層６ｂ，７ｂは、金属膜で構成されており、それぞれ、下地であるｎ型非晶質半導体層４およびｐ型非晶質半導体層５と密着性が高い金属であることが好ましい。例えば、導電層６ｂ，７ｂは、Ｔｉ，Ｎｉ，Ａｌ，Ｃｒ等からなり、かつ、１〜１０ｎｍ程度の膜厚を有する密着層と、Ａｌ，Ａｇ等を主成分とする光反射金属との積層構造からなる。

また、導電層６ｂ，７ｂは、保護膜８と接するため、保護膜８との密着性を考慮する必要がある。保護膜８として、シリコン、アルミニウム、チタンおよびジルコニア等の酸化物、シリコンおよびアルミニウムの窒化膜、シリコンおよびアルミニウムの酸窒化膜等を用いた場合、導電層６ｂ，７ｂの保護膜８側の表面は、Ａｌ、インジウム（Ｉｎ）、Ｔｉ、Ｎｉ、Ｃｕ、Ｃｒ、Ｗ、Ｃｏ、パラジウム（Ｐｄ）およびＳｎ等の金属からなることが好ましい。

更に、電極６，７の各々は、透明導電膜の単膜からなっていてもよい。この場合、透明導電膜は、上述したＩＴＯ等からなる。

保護層８ａ，８ｂの各々は、無機絶縁膜からなる。無機絶縁膜は、酸化膜、窒化膜および酸窒化膜等からなる。

酸化膜は、シリコン、アルミニウム、チタン、ジルコニア、ハフニウム、亜鉛、タンタルおよびイットリウム等の酸化膜からなる。

窒化膜は、シリコンおよびアルミニウム等の窒化膜からなる。

酸窒化膜は、シリコンおよびアルミニウム等の酸窒化膜からなる。

そして、保護層８ｂは、保護層８ａと異なる無機絶縁膜からなる。即ち、上述した無機絶縁膜の中から２種類の膜を選択して保護層８ａ，８ｂを形成する。

また、保護層８ａが半導体層からなり、保護層８ｂが上述した無機絶縁膜からなっていてもよい。

この場合、半導体層は、非晶質半導体層からなる。そして、非晶質半導体層は、非晶質シリコン、非晶質シリコンゲルマニウム、非晶質ゲルマニウム、非晶質シリコンカーバイド、非晶質シリコンナイトライド、非晶質シリコンオキサイド、非晶質シリコンオキシナイトライドおよび非晶質シリコンカーボンオキサイド等からなる。絶縁性が高い方が電極６，７間のリークを抑制できるため、保護層８ａは、真性の非晶質半導体層からなることが好ましい。例えば、保護層８ａは、真性の非晶質シリコンからなり、保護層８ｂは、シリコンの窒化膜からなる。

但し、保護層８ｂが絶縁膜からなる場合、保護層８ａは、ｎ型非晶質半導体層またはｐ型非晶質半導体層からなっていてもよい。

保護層８ｂは、正の固定電荷を持つ誘電体膜からなることが好ましい。正の固定電荷を持つ誘電体膜は、例えば、シリコンの窒化膜およびシリコンの酸窒化膜である。

半導体基板１は、ｎ型単結晶シリコンからなるので、保護層８ｂが正の固定電荷を持つ誘電体膜からなる場合、保護層８ｂは、少数キャリアである正孔に対して電界を及ぼし、ギャップ領域Ｇにおける少数キャリア（正孔）のライフタイムを長く維持することができる。

保護膜８は、２層構造に限らず、単層、または２層構造以上の多層構造からなっていてもよい。

保護膜８が単層からなる場合、保護膜８は、上述した無機絶縁膜の中から選択された１種類の膜からなる。

保護膜８が多層構造からなる場合、保護膜８は、上述した保護層８ａ，８ｂを多層構造の中に含む。

上述したように、保護膜８が２層構造からなる場合、保護層８ａを非晶質半導体層で形成し、保護層８ｂを絶縁膜で形成することによって、ｎ型非晶質半導体層４およびｐ型非晶質半導体層５に対するパッシベーション性と、電極６，７間の絶縁性とを両立できるので、好ましい。

また、半導体基板１がｎ型シリコン基板からなる場合、正の固定電荷を持つ誘電体膜によって保護層８ｂを形成することにより、電界をギャップ領域に及ぼし、ギャップ領域における少数キャリア（正孔）のライフタイムを長くできるので、更に、好ましい。

更に、上述した無機絶縁膜が保護膜８の多層構造の中に含まれる場合、非晶質半導体層（ｎ型非晶質半導体層４およびｐ型非晶質半導体層５）に拡散してくる水分等を防ぐ防湿効果を得ることができるので、好ましい。上述した無機絶縁膜の中でも、シリコンの窒化膜、シリコンの酸窒化膜は、他の無機絶縁膜に比べて防湿性が特に高いため、特に好ましい。そして、ｎ型シリコン基板を用いた場合には、防湿性と正の固定電荷による電界効果とを合わせて得ることができるので、光電変換素子１０の長期的な信頼性と高効率化とを両立することができる。

例えば、保護膜８が２層構造以上の多層膜、例えば、３層構造からなる場合、１つの保護層（ｎ型非晶質半導体層４またはｐ型非晶質半導体層５に接する保護層）が非晶質半導体層からなり、残りの２つの保護層が無機絶縁膜の中から選択された２種類の膜からなる。

更に、保護膜８が単層または多層からなる場合、保護膜８は、上述した無機絶縁膜上に有機物の絶縁膜等が形成された構造からなっていてもよい。

有機物は、例えば、イミド系樹脂、エポキシ樹脂、フッ素樹脂、ポリカーボネート、および液晶ポリマー等からなる。

イミド系樹脂は、例えば、ポリイミドである。フッ素樹脂は、例えば、ポリテトラフルオロエチレン（ＰＴＦＥ）である。また、有機物は、スクリーン印刷で形成されたレジストであってもよい。

図３は、図１に示すｎ型非晶質半導体層４の詳細な構造を示す断面図である。図３を参照して、ｎ型非晶質半導体層４は、ｎ型非晶質半導体層４の面内方向において、フラット領域ＦＴと、膜厚減少領域ＴＤとを有する。フラット領域ＦＴは、ｎ型非晶質半導体層４のうち、最も厚い膜厚を有し、かつ、膜厚がほぼ一定である部分からなる。

フラット領域ＦＴの両端の点をＡ点とし、膜厚の減少率が第１の減少率から第１の減少率よりも大きい第２の減少率に変化する点をＢ点としたとき、膜厚減少領域ＴＤは、ｎ型非晶質半導体層４の面内方向においてＡ点からＢ点までの領域である。

そして、膜厚減少領域ＴＤは、ｎ型非晶質半導体層４の面内方向においてフラット領域ＦＴの両側に配置される。

ｎ型非晶質半導体層４が膜厚減少領域ＴＤを有するのは、後述するように、マスクを用いてプラズマＣＶＤ法によってｎ型非晶質半導体層４を形成するからである。膜厚減少領域ＴＤは、フラット領域ＦＴよりも薄い膜厚を有するので、膜厚減少領域ＴＤのドーパント濃度は、フラット領域ＦＴのドーパント濃度よりも高い。

そして、電極６は、ｎ型非晶質半導体層４のフラット領域ＦＴの全体と膜厚減少領域ＴＤの一部とに接して配置される。

ｐ型非晶質半導体層５も、図３に示すｎ型非晶質半導体層４と同じ構造からなる。そして、電極７は、ｐ型非晶質半導体層５のフラット領域ＦＴの全体と膜厚減少領域ＴＤの一部とに接して配置される。

その結果、キャリア（電子）がｎ型非晶質半導体層４を介して電極６へ到達するときの抵抗は、パッシベーション膜３の面内方向において一定の膜厚を有するｎ型非晶質半導体層が形成される場合に比べ低抵抗になる。また、キャリア（正孔）がｐ型非晶質半導体層５を介して電極７へ到達するときの抵抗は、パッシベーション膜３の面内方向において一定の膜厚を有するｐ型非晶質半導体層が形成される場合に比べ低抵抗になる。従って、光電変換素子１０の変換効率を向上できる。

なお、電極６は、ｎ型非晶質半導体層４の膜厚減少領域ＴＤの全体に接していてもよく、電極７は、ｐ型非晶質半導体層５の膜厚減少領域ＴＤの全体に接していてもよい。

図４は、図１に示すｎ型非晶質半導体層４の他の詳細な構造を示す断面図である。図４の（ａ）を参照して、光電変換素子１０は、ｎ型非晶質半導体層４に代えてｎ型非晶質半導体層４１を備え、電極６に代えて電極６１を備えていてもよい。

ｎ型非晶質半導体層４１において、膜厚が最大である点をＣ点とし、膜厚の減少率が第１の減少率から第１の減少率よりも大きい第２の減少率に変化する点をＤ点とする。その結果、膜厚減少領域ＴＤは、ｎ型非晶質半導体層４１の面内方向においてＣ点からＤ点までの領域である。

そして、ｎ型非晶質半導体層４１は、ｎ型非晶質半導体層４１の面内方向において２つの膜厚減少領域ＴＤを有する。２つの膜厚減少領域ＴＤは、ｎ型非晶質半導体層４１の面内方向において相互に接して配置される。

電極６１は、２つの膜厚減少領域ＴＤのうち、一方の膜厚減少領域ＴＤの一部と他方の膜厚減少領域ＴＤの一部とに接して配置される。

光電変換素子１０は、ｐ型非晶質半導体層５に代えて、図４の（ａ）に示すｎ型非晶質半導体層４１と同じ構造からなるｐ型非晶質半導体層を備えていてもよい。

その結果、キャリア（電子）がｎ型非晶質半導体層４１を介して電極６１へ到達するときの抵抗は、パッシベーション膜３の面内方向において一定の膜厚を有するｎ型非晶質半導体層が形成される場合に比べ低抵抗になる。また、キャリア（正孔）がｎ型非晶質半導体層４１と同じ構造を有するｐ型非晶質半導体層を介して電極へ到達するときの抵抗は、パッシベーション膜３の面内方向において一定の膜厚を有するｐ型非晶質半導体層が形成される場合に比べ低抵抗になる。従って、光電変換素子１０の変換効率を向上できる。

なお、電極６１は、ｎ型非晶質半導体層４１と、ｎ型非晶質半導体層４１と同じ構造を有するｐ型非晶質半導体層とにおいて、２つの膜厚減少領域ＴＤの全体に接して配置されていてもよい。

図４の（ｂ）を参照して、光電変換素子１０は、ｎ型非晶質半導体層４に代えてｎ型非晶質半導体層６２を備え、電極６に代えて電極６２を備えていてもよい。

ｎ型非晶質半導体層６２において、膜厚が最大である点をＥ点とし、膜厚の減少率が第１の減少率から第１の減少率よりも大きい第２の減少率に変化する点をＦ点とし、膜厚の変化率の符号が負から正に変化する点をＧ点とする。

その結果、膜厚減少領域ＴＤ１は、ｎ型非晶質半導体層６２の面内方向においてＥ点からＦ点までの領域であり、膜厚減少領域ＴＤ２は、ｎ型非晶質半導体層６２の面内方向においてＥ点からＧ点までの領域である。

そして、ｎ型非晶質半導体層６２は、ｎ型非晶質半導体層６２の面内方向において２つの膜厚減少領域ＴＤ１と２つの膜厚減少領域ＴＤ２とを有する。

２つの膜厚減少領域ＴＤ２は、ｎ型非晶質半導体層６２の面内方向における膜厚分布がＧ点を通る線に対して対称になるように配置される。２つの膜厚減少領域ＴＤ１は、ｎ型非晶質半導体層６２の面内方向において２つの膜厚減少領域ＴＤ２の両側に配置される。

電極６２は、２つの膜厚減少領域ＴＤ２の全体と、一方の膜厚減少領域ＴＤ１の一部と、他方の膜厚減少領域ＴＤ１の一部とに接して配置される。

光電変換素子１０は、ｐ型非晶質半導体層５に代えて、図４の（ｂ）に示すｎ型非晶質半導体層４２と同じ構造からなるｐ型非晶質半導体層を備えていてもよい。

その結果、キャリア（電子）がｎ型非晶質半導体層４２を介して電極６２へ到達するときの抵抗は、パッシベーション膜３の面内方向において一定の膜厚を有するｎ型非晶質半導体層が形成される場合に比べ低抵抗になる。また、キャリア（正孔）がｎ型非晶質半導体層４２と同じ構造を有するｐ型非晶質半導体層を介して電極へ到達するときの抵抗は、パッシベーション膜３の面内方向において一定の膜厚を有するｐ型非晶質半導体層が形成される場合に比べ低抵抗になる。従って、光電変換素子１０の変換効率を向上できる。

なお、電極６２は、ｎ型非晶質半導体層４２と、ｎ型非晶質半導体層４２と同じ構造を有するｐ型非晶質半導体層とにおいて、２つの膜厚減少領域ＴＤ１の全体と、２つの膜厚減少領域ＴＤ２の全体とに接して配置されていてもよい。

このように、光電変換素子１０は、膜厚減少領域ＴＤ（ＴＤ１，ＴＤ２）を有するｎ型非晶質半導体層およびｐ型非晶質半導体層を備える。そして、この発明の実施の形態においては、膜厚減少領域は、膜厚減少領域ＴＤ，ＴＤ１，ＴＤ２のいずれかからなる。

従って、ｎ型非晶質半導体層またはｐ型非晶質半導体層の膜厚が最大である点を第１の点とし、ｎ型非晶質半導体層またはｐ型非晶質半導体層の面内方向において、膜厚の減少率が第１の減少率から第１の減少率よりも大きい第２の減少率に変化する点、または膜厚の変化率の符号が負から正に変化する点を第２の点としたとき、膜厚減少領域は、ｎ型非晶質半導体層またはｐ型非晶質半導体層の面内方向において、第１の点から第２の点までの領域である。

なお、この発明の実施の形態においては、ｎ型非晶質半導体層４およびｐ型非晶質半導体層の少なくとも一方が膜厚減少領域を有していればよい。

図５から図９は、それぞれ、図１に示す光電変換素子１０の製造方法を示す第１から第５の工程図である。

図５を参照して、光電変換素子１０の製造が開始されると、バルクのシリコンからワイヤーソーによって１００〜３００μｍの厚さを有するウェハを切り出す。そして、ウェハの表面のダメージ層を除去するためのエッチングと、厚さを調整するためのエッチングとを行い、半導体基板１’を準備する（図５の工程（ａ）参照）。

そして、半導体基板１’の一方の面に保護膜２０を形成する（図５の工程（ｂ）参照）。保護膜２０は、例えば、酸化シリコンおよび窒化シリコンからなる。

その後、保護膜２０が形成された半導体基板１’をＮａＯＨおよびＫＯＨ等のアルカリ溶液（例えば、ＫＯＨ：１〜５ｗｔ％、イソプロピルアルコール：１〜１０ｗｔ％の水溶液）を用いてエッチングする。これによって、保護膜２０が形成された半導体基板１’の面と反対側の表面が異方性エッチングされ、ピラミッド形状のテクスチャ構造が形成される。そして、保護膜２０を除去することによって半導体基板１が得られる（図５の工程（ｃ）参照）。

引き続いて、半導体基板１の表面を熱酸化して酸化膜１１を半導体基板１の受光面に形成するとともにパッシベーション膜３を半導体基板１の裏面（受光面と反対側の表面）に形成する（図５の工程（ｄ）参照）。

半導体基板１の酸化は、ウェット処理および熱酸化のいずれでもよい。ウェット酸化の場合は、例えば、半導体基板１を過酸化水素、硝酸およびオゾン水等に浸漬し、その後、ドライ雰囲気中で８００〜１０００℃で半導体基板１を加熱する。また、熱酸化の場合、例えば、酸素または水蒸気の雰囲気中で半導体基板１を９００〜１０００℃に加熱する。

図５の工程（ｄ）の後、スパッタリング法、ＥＢ（Electron Beam）蒸着およびＴＥＯＳ法等を用いて酸化膜１１に接して窒化シリコン膜１２を形成する。これによって、反射防止膜２が半導体基板１の受光面に形成される（図６の工程（ｅ）参照）。

図６の工程（ｅ）の後、半導体基板１をプラズマ装置の反応室に入れ、マスク３０を半導体基板１のパシベーション膜３上に配置する（図６の工程（ｆ）参照）。

マスク３０は、メタルマスクからなる。メタルマスクは、例えば、ステンレス鋼からなり、厚さが２００μｍであり、開口幅が４００μｍである。

そして、半導体基板１の温度を１３０〜１８０℃に設定し、０〜１００ｓｃｃｍの水素（Ｈ_２）ガス、４０ｓｃｃｍのＳｉＨ_４ガス、および４０ｓｃｃｍのホスフィン（ＰＨ_３）ガスを反応室に流し、反応室の圧力を４０〜１２０Ｐａに設定する。その後、ＲＦパワー密度が５〜１５ｍＷ／ｃｍ^２である高周波電力（１３．５６ＭＨｚ）を平行平板電極に印加する。なお、ＰＨ_３ガスは、水素によって希釈されており、ＰＨ_３ガスの濃度は、例えば、１％である。

これによって、マスク３０によって覆われていないパッシベーション膜３の領域にｎ型非晶質シリコンが堆積され、ｎ型非晶質半導体層４がパッシベーション膜３上に形成される（図６の工程（ｇ）参照）。

マスク３０がパッシベーション膜３上に配置された場合、マスク３０とパッシベーション膜３との間には、隙間が存在する。その結果、プラズマによって分解されたＳｉＨおよびＳｉＨ_２等の活性種がマスク３０とパッシベーション膜３との間の隙間に回り込み、マスク３０によって覆われた一部の領域にもｎ型非晶質半導体層４が形成される場合がある。従って、膜厚減少領域ＴＤを有するｎ型非晶質半導体層４がパッシベーション膜３上に形成される。また、マスク３０上にも、ｎ型非晶質シリコン３１が堆積する。

なお、ｎ型非晶質半導体層４における膜厚減少領域ＴＤの幅および膜厚減少率は、ｎ型非晶質半導体層４を成膜するときの成膜圧力、マスク３０の厚さおよびマスク３０の開口幅を変えることによって制御される。例えば、マスク３０の厚さを厚くすると、膜厚減少領域ＴＤの幅が広くなる。

図６の工程（ｇ）の後、マスク３０に代えてマスク４０をパッシベーション膜３およびｎ型非晶質半導体層４上に配置する（図７の工程（ｈ）参照）。マスク４０は、材質、厚さおよび開口幅がマスク３０と同じである。

なお、図７の工程（ｈ）においては、マスク４０は、パッシベーション膜３から離れているように図示されているが、ｎ型非晶質半導体層４の膜厚は、上述したように３〜５０ｎｍと非常に薄いので、実際には、マスク４０は、パッシベーション膜３に近接して配置されている。

そして、半導体基板１の温度を１３０〜１８０℃に設定し、０〜１００ｓｃｃｍのＨ_２ガス、４０ｓｃｃｍのＳｉＨ_４ガス、および４０ｓｃｃｍのジボラン（Ｂ_２Ｈ_６）ガスを反応室に流し、反応室の圧力を４０〜２００Ｐａに設定する。その後、ＲＦパワー密度が５〜１５ｍＷ／ｃｍ^２である高周波電力（１３．５６ＭＨｚ）を平行平板電極に印加する。なお、Ｂ_２Ｈ_６ガスは、水素によって希釈されており、Ｂ_２Ｈ_６ガスの濃度は、例えば、２％である。

これによって、マスク４０によって覆われていないパッシベーション膜３の領域にｐ型非晶質シリコンが堆積され、ｐ型非晶質半導体層５がパッシベーション膜３上に形成される（図７の工程（ｉ）参照）。

マスク４０がパッシベーション膜３およびｎ型非晶質半導体層４上に配置された場合、マスク４０とパッシベーション膜３との間には、隙間が存在する。その結果、プラズマによって分解されたＳｉＨおよびＳｉＨ_２等の活性種がマスク４０とパッシベーション膜３との間の隙間に回り込み、マスク４０によって覆われた一部の領域にもｐ型非晶質半導体層５が形成される。従って、膜厚減少領域ＴＤを有するｐ型非晶質半導体層５がパッシベーション膜３上に形成される。また、マスク４０上にも、ｐ型非晶質シリコン３２が堆積する。

なお、ｐ型非晶質半導体層５における膜厚減少領域ＴＤの幅および膜厚減少率は、ｐ型非晶質半導体層５を成膜するときの成膜圧力、マスク４０の厚さおよびマスク４０の開口幅を変えることによって制御される。例えば、マスク４０の厚さを厚くすると、膜厚減少領域ＴＤの幅が広くなる。

ｐ型非晶質半導体層５を堆積した後、マスク４０を除去すると、半導体基板１の面内方向に交互に配置されたｎ型非晶質半導体層４およびｐ型非晶質半導体層５がパッシベーション膜３上に形成された状態になる（図７の工程（ｊ）参照）。

図７の工程（ｊ）の後、開口部がｎ型非晶質半導体層４およびｐ型非晶質半導体層５上に位置するようにマスク５０を配置する（図８の工程（ｋ）参照）。マスク５０は、材質および厚さがマスク３０と同じである。また、開口幅は、ｎ型非晶質半導体層４およびｐ型非晶質半導体層５のフラット領域ＦＴの幅と２つの膜厚減少領域ＴＤの幅との和に設定される。

図８の工程（ｋ）の後、マスク５０を介して導電層６ａ，７ａおよび導電層６ｂ，７ｂを順次堆積する。これによって、電極６，７がそれぞれｎ型非晶質半導体層４およびｐ型非晶質半導体層５上に堆積される（図８の工程（ｌ）参照）。

導電層６ａ，７ａおよび導電層６ｂ，７ｂは、スパッタリング法、蒸着法、イオンプレーティング法、熱ＣＶＤ法、ＭＯＣＶＤ（Metal Organic Chemical Vapour Deposition）法、ゾルゲル法、液状にした原料を噴霧加熱する方法、およびインクジェット法等を用いて形成される。

導電層６ａ，７ａは、例えば、ＩＴＯ，ＩＷＯ，ＺｎＯのいずれかであり、導電層６ｂ，７ｂは、Ｔｉ（３ｎｍ）／Ａｌ（５００ｎｍ）の２層構造からなる。

ＩＴＯは、例えば、ＳｎＯ_２を０．５〜４ｗｔ％ドープしたＩＴＯターゲットを、アルゴンガスまたはアルゴンガスと酸素ガスとの混合ガスを流し、２５〜２５０℃の基板温度、０．１〜１．５Ｐａの圧力、０．０１〜２ｋＷの電力でスパッタ処理を行うことによって形成される。

ＺｎＯは、ＩＴＯターゲットに代えて、Ａｌを０．５〜４ｗｔ％ドープしたＺｎＯターゲットを用いて同様の条件でスパッタ処理を行うことにより形成される。

Ｔｉ／Ａｌの２層構造は、ＥＢ蒸着によって形成される。

また、電極６，７は、それぞれ、導電層６ａ，７ａをシード電極としてメッキ成膜法によって導電層６ｂ，７ｂを形成してもよい。この場合、導電層６ｂ，７ｂは、例えば、Ｎｉ，Ｗ，Ｃｏ，Ｔｉ，Ｃｒ、これらの合金、およびこれらの合金とＰ，Ｂとの合金のいずれかからなる。また、導電層６ｂ，７ｂ上にメッキ法でＣｕ，Ａｌ，Ｓｎ等を形成することもできる。

図８の工程（ｌ）の後、マスク６０を電極６，７上に配置する（図８の工程（ｍ）参照）。マスク６０は、材質および厚さがマスク３０と同じである。

そして、保護膜８をパッシベーション膜３、ｎ型非晶質半導体層４、ｐ型非晶質半導体層５および電極６，７上に形成する。

より具体的には、プラズマＣＶＤ法を用いて真性非晶質半導体膜およびシリコンの窒化膜をパッシベーション膜３、ｎ型非晶質半導体層４、ｐ型非晶質半導体層５および電極６，７上に順次堆積する。この場合、例えば、ＳｉＨ_４ガスを材料ガスとして真性非晶質半導体膜を形成し、真性非晶質半導体膜の膜厚は、例えば、１０ｎｍである。また、例えば、ＳｉＨ_４ガスおよびＮＨ_３ガスを材料ガスとしてシリコンの窒化膜を形成し、シリコンの窒化膜の膜厚は、例えば、１２０ｎｍである。これによって、光電変換素子１０が完成する（図９の工程（ｎ）参照）。

上述した製造方法においては、マスク３０，４０，５０，６０は、ステンレス鋼からなると説明したが、この発明の実施の形態においては、これに限らず、マスク３０，４０，５０，６０は、銅、ニッケル、ニッケル合金（４２アロイ、インバー材等）およびモリブデン等からなっていてもよい。また、マスク３０，４０，５０，６０は、ガラスマスク、セラミックマスクおよび有機フィルムマスク等からなっていてもよい。シリコン基板の熱膨張係数との関係および原料コストを考慮すると、マスク３０，４０，５０，６０の材料は、４２アロイが好ましい。シリコン基板との熱膨張係数で言えば、ニッケルの組成が３６％程度であり、鉄の組成が６４％である場合が、最も近くなり、熱膨張係数差によるアライメント誤差を最も小さくできるため、このようなマスク材を用いても良い。

また、マスク３０，４０，５０，６０の厚さに関しては、生産のランニングコストを抑制する観点から、再生して多数回使用できることが好ましい。この場合、マスク３０，４０，５０，６０に付着した成膜物は、フッ酸またはＮａＯＨを用いて除去することができる。これらの再生回数を考慮すると、マスク３０，４０，５０，６０の厚さは、３０μｍ〜３００μｍが好ましい。

また、上述した製造方法においては、保護膜８を構成する真性非晶質半導体膜／シリコンの窒化膜を１つの反応室で連続して形成すると説明したが、この発明の実施の形態においては、これに限らず、真性非晶質半導体層を形成した後、シリコンの窒化膜をスパッタリング装置、または別のＣＶＤ装置で形成するように、１回、試料を大気に暴露してもよい。

保護膜８を構成する真性非晶質半導体膜／シリコンの窒化膜を、大気暴露せずに形成した場合、大気中における有機物または水分のコンタミネーションを抑制することができるため、好ましい。

更に、保護膜８は、ＥＢ蒸着、スパッタリング法、レーザアブレーション法、ＣＶＤ法およびイオンプレーティング法を用いて形成されてもよい。

更に、この発明の実施の形態においては、パッシベーション膜３を形成した後、窒素（Ｎ_２）ガスを用いたプラズマＣＶＤ法によりパッシベーション膜３を窒化し、ＳｉＯＮからなるパッシベーション膜を形成してもよい。その結果、パッシベーション膜上に形成したｐ型非晶質半導体層５中のドーパント（Ｂ）が半導体基板１へ拡散するのを抑制できる。そして、トンネル電流を流すことができる膜厚を有するパッシベーション膜を形成した場合であっても、有効にボロン（Ｂ）の拡散を抑制できるため、好ましい。

上述したように、ｎ型非晶質半導体層４およびｐ型非晶質半導体層５は、マスク３０，４０を用いて半導体基板１上に堆積されるため、隣接するｎ型非晶質半導体層４およびｐ型非晶質半導体層５間には、ギャップ領域Ｇが形成される。そして、隣接する電極６，７間において、保護膜８が電極６，７およびギャップ領域Ｇ（パッシベーション膜３、ｎ型非晶質半導体層４およびｐ型非晶質半導体層５）上に形成される。

その結果、隣接する電極６，７間に、導電性の塵が付着した場合でも、短絡が防止される。

従って、光電変換素子１０の信頼性を向上できる。

また、電極６，７は、端から内側に向かって５μｍ以上の領域が保護膜８によって覆われている。その結果、保護膜８の開口端から水分が浸入するのを効果的に抑制することができるとともに、保護膜８のはがれを抑制でき、生産時のアライメントずれによる歩留まりの低下を防止できる。また、電極６，７が接している半導体層と電極６，７との密着性が比較的弱い場合においても、保護膜８で電極６，７を覆うことにより、電極剥がれを効果的に抑制することができるため、好ましい。

更に、ギャップ領域Ｇにおいては、パッシベーション膜３、ｎ型非晶質半導体層４およびｐ型非晶質半導体層５は、保護膜８によって覆われる。その結果、光電変換素子１０の長期安定性の効果を得ることができる。

図１０は、図１に示す光電変換素子１０の裏面側から見た平面図である。図１０の（ａ）を参照して、ｎ型非晶質半導体層４およびｐ型非晶質半導体層５は、半導体基板１の面内方向に交互に所望の間隔で配置される。そして、電極６，７は、それぞれ、ｎ型非晶質半導体層４およびｐ型非晶質半導体層５上に配置される。その結果、隣接する電極６，７間には、ギャップ領域Ｇが形成される。

図１０の（ｂ）を参照して、保護膜８は、ギャップ領域Ｇおよび半導体基板１の周辺領域上に配置される。そして、電極６，７上には、幅Ｌを有する開口部８Ａが形成される。電極６，７は、開口部８Ａを介して配線シートに接続される。

なお、図１０の（ｂ）においては、半導体基板１の周辺部には、保護膜８で覆われていない領域が存在するが、光電変換素子１０においては、半導体基板１の裏面の全面を保護膜で覆い、電極６，７の一部が露出している状態が最も好ましい。

図１１は、配線シートの平面図である。図１１を参照して、配線シート７０は、絶縁基材７１０と、配線材７１〜８７とを含む。

絶縁基材７１０は、電気絶縁性の材質であればよく、特に限定なく用いることができる。絶縁基材７１０は、例えば、ポリエチレンテレフタレート（ＰＥＴ）、ポリエチレンナフタレート（ＰＥＮ）、ポリフェニレンサルファイド（ＰＰＳ）、ポリビニルフルオライド（ＰＶＦ）およびポリイミド等からなる。

また、絶縁基材７１０の膜厚は、特に限定されないが、好ましくは、２５μｍ以上１５０μｍ以下である。そして、絶縁基材７１０は、１層構造であってもよく、２層以上の多層構造であってもよい。

配線材７１は、バスバー部７１１と、フィンガー部７１２とを有する。フィンガー部７１２は、その一方端がバスバー部７１１に接続される。

配線材７２は、バスバー部７２１と、フィンガー部７２２，７２３とを有する。フィンガー部７２２は、その一方端がバスバー部７２１に接続される。フィンガー部７２３は、バスバー部７２１に対してバスバー部７２１とフィンガー部７２２との接続部の反対側において、その一方端がバスバー部７２１に接続される。

配線材７３は、バスバー部７３１と、フィンガー部７３２，７３３とを有する。フィンガー部７３２は、その一方端がバスバー部７３１に接続される。フィンガー部７３３は、バスバー部７３１に対してバスバー部７３１とフィンガー部７３２との接続部の反対側において、その一方端がバスバー部７３１に接続される。

配線材７４は、バスバー部７４１と、フィンガー部７４２，７４３とを有する。フィンガー部７４２は、その一方端がバスバー部７４１に接続される。フィンガー部７４３は、バスバー部７４１に対してバスバー部７４１とフィンガー部７４２との接続部の反対側において、その一方端がバスバー部７４１に接続される。

配線材７５は、バスバー部７５１と、フィンガー部７５２，７５３とを有する。フィンガー部７５２，７５３は、バスバー部７５１の長さ方向において隣接して配置され、その一方端がバスバー部７５１の同じ側においてバスバー部７５１に接続される。

配線材７６は、バスバー部７６１と、フィンガー部７６２，７６３とを有する。フィンガー部７６２は、その一方端がバスバー部７６１に接続される。フィンガー部７６３は、バスバー部７６１に対してバスバー部７６１とフィンガー部７６２との接続部の反対側において、その一方端がバスバー部７６１に接続される。

配線材７７は、バスバー部７７１と、フィンガー部７７２，７７３とを有する。フィンガー部７７２は、その一方端がバスバー部７７１に接続される。フィンガー部７７３は、バスバー部７７１に対してバスバー部７７１とフィンガー部７７２との接続部の反対側において、その一方端がバスバー部７７１に接続される。

配線材７８は、バスバー部７８１と、フィンガー部７８２，７８３とを有する。フィンガー部７８２は、その一方端がバスバー部７８１に接続される。フィンガー部７８３は、バスバー部７８１に対してバスバー部７８１とフィンガー部７８２との接続部の反対側において、その一方端がバスバー部７８１に接続される。

配線材７９は、バスバー部７９１と、フィンガー部７９２，７９３とを有する。フィンガー部７９２，７９３は、バスバー部７９１の長さ方向において隣接して配置され、その一方端がバスバー部７９１の同じ側においてバスバー部７９１に接続される。

配線材８０は、バスバー部８０１と、フィンガー部８０２，８０３とを有する。フィンガー部８０２は、その一方端がバスバー部８０１に接続される。フィンガー部８０３は、バスバー部８０１に対してバスバー部８０１とフィンガー部８０２との接続部の反対側において、その一方端がバスバー部８０１に接続される。

配線材８１は、バスバー部８１１と、フィンガー部８１２，８１３とを有する。フィンガー部８１２は、その一方端がバスバー部８１１に接続される。フィンガー部８１３は、バスバー部８１１に対してバスバー部８１１とフィンガー部８１２との接続部の反対側において、その一方端がバスバー部８１１に接続される。

配線材８２は、バスバー部８２１と、フィンガー部８２２，８２３とを有する。フィンガー部８２２は、その一方端がバスバー部８２１に接続される。フィンガー部８２３は、バスバー部８２１に対してバスバー部８２１とフィンガー部８２２との接続部の反対側において、その一方端がバスバー部８２１に接続される。

配線材８３は、バスバー部８３１と、フィンガー部８３２，８３３とを有する。フィンガー部８３２，８３３は、バスバー部８３１の長さ方向において隣接して配置され、その一方端がバスバー部８３１の同じ側においてバスバー部８３１に接続される。

配線材８４は、バスバー部８４１と、フィンガー部８４２，８４３とを有する。フィンガー部８４２は、その一方端がバスバー部８４１に接続される。フィンガー部８４３は、バスバー部８４１に対してバスバー部８４１とフィンガー部８４２との接続部の反対側において、その一方端がバスバー部８４１に接続される。

配線材８５は、バスバー部８５１と、フィンガー部８５２，８５３とを有する。フィンガー部８５２は、その一方端がバスバー部８５１に接続される。フィンガー部８５３は、バスバー部８５１に対してバスバー部８５１とフィンガー部８５２との接続部の反対側において、その一方端がバスバー部８５１に接続される。

配線材８６は、バスバー部８６１と、フィンガー部８６２，８６３とを有する。フィンガー部８６２は、その一方端がバスバー部８６１に接続される。フィンガー部８６３は、バスバー部８６１に対してバスバー部８６１とフィンガー部８６２との接続部の反対側において、その一方端がバスバー部８６１に接続される。

配線材８７は、バスバー部８７１と、フィンガー部８７２とを有する。フィンガー部８７２は、その一方端がバスバー部８７１に接続される。

配線材７１は、フィンガー部７１２が配線材７２のフィンガー部７２２と噛み合うように絶縁基材７１０上に配置される。

配線材７２は、フィンガー部７２２が配線材７１のフィンガー部７１２と噛み合い、フィンガー部７２３が配線材７３のフィンガー部７３２と噛み合うように絶縁基材７１０上に配置される。

配線材７３は、フィンガー部７３２が配線材７２のフィンガー部７２３と噛み合い、フィンガー部７３３が配線材７４のフィンガー部７４２と噛み合うように絶縁基材７１０上に配置される。

配線材７４は、フィンガー部７４２が配線材７３のフィンガー部７３３と噛み合い、フィンガー部７４３が配線材７５のフィンガー部７５２と噛み合うように絶縁基材７１０上に配置される。

配線材７５は、フィンガー部７５２が配線材７４のフィンガー部７４３と噛み合い、フィンガー部７５３が配線材７６のフィンガー部７６２と噛み合うように絶縁基材７１０上に配置される。

配線材７６は、フィンガー部７６２が配線材７５のフィンガー部７５３と噛み合い、フィンガー部７６３が配線材７７のフィンガー部７７２と噛み合うように絶縁基材７１０上に配置される。

配線材７７は、フィンガー部７７２が配線材７６のフィンガー部７６３と噛み合い、フィンガー部７７３が配線材７８のフィンガー部７８２と噛み合うように絶縁基材７１０上に配置される。

配線材７８は、フィンガー部７８２が配線材７７のフィンガー部７７３と噛み合い、フィンガー部７８３が配線材７９のフィンガー部７９２と噛み合うように絶縁基材７１０上に配置される。

配線材７９は、フィンガー部７９２が配線材７８のフィンガー部７８３と噛み合い、フィンガー部７９３が配線材８０のフィンガー部８０２と噛み合うように絶縁基材７１０上に配置される。

配線材８０は、フィンガー部８０２が配線材７９のフィンガー部７９３と噛み合い、フィンガー部８０３が配線材８１のフィンガー部８１２と噛み合うように絶縁基材７１０上に配置される。

配線材８１は、フィンガー部８１２が配線材８０のフィンガー部８０３と噛み合い、フィンガー部８１３が配線材８２のフィンガー部８２２と噛み合うように絶縁基材７１０上に配置される。

配線材８２は、フィンガー部８２２が配線材８１のフィンガー部８１３と噛み合い、フィンガー部８２３が配線材８３のフィンガー部８３２と噛み合うように絶縁基材７１０上に配置される。

配線材８３は、フィンガー部８３２が配線材８２のフィンガー部８２３と噛み合い、フィンガー部８３３が配線材８４のフィンガー部８４２と噛み合うように絶縁基材７１０上に配置される。

配線材８４は、フィンガー部８４２が配線材８３のフィンガー部８３３と噛み合い、フィンガー部８４３が配線材８５のフィンガー部８５２と噛み合うように絶縁基材７１０上に配置される。

配線材８５は、フィンガー部８５２が配線材８４のフィンガー部８４３と噛み合い、フィンガー部８５３が配線材８６のフィンガー部８６２と噛み合うように絶縁基材７１０上に配置される。

配線材８６は、フィンガー部８６２が配線材８５のフィンガー部８５３と噛み合い、フィンガー部８６３が配線材８７のフィンガー部８７２と噛み合うように絶縁基材７１０上に配置される。

配線材８７は、フィンガー部８７２が配線材８６のフィンガー部８６３と噛み合うように絶縁基材７１０上に配置される。

配線材７１〜８７の各々は、電気導電性のものであればよく、特に限定されない。配線材７１〜８７の各々は、例えば、Ｃｕ，Ａｌ，Ａｇおよびこれらを主成分とする合金からなる。

また、配線材７１〜８７の厚さは、特に限定されないが、例えば、１０μｍ以上８０μｍ以下が好適である。１０μｍ未満では、配線抵抗が高くなり、８０μｍを超えると、光電変換素子１０と貼り合わせるときに印加される熱によって配線材とシリコン基板との熱膨張係数の違いに起因してシリコン基板に反りが発生する。

絶縁基材７１０の形状は、図１１に示す形状に限定されず、適宜、変更可能である。また、配線材７１〜８７の表面の一部に、Ｎｉ，Ａｕ，Ｐｔ，Ｐｄ，Ｓｎ，ＩｎおよびＩＴＯ等の導電性材料を形成してもよい。このように、配線材７１〜８７の表面の一部に、Ｎｉ等の導電性材料を形成するのは、配線材７１〜８７と光電変換素子１０の電極６，７との電気的接続を良好なものとし、配線材７１〜８７の耐候性を向上させるためである。更に、配線材７１〜８７は、単層構造であってもよく、多層構造であってもよい。

電極６が配線材７１のフィンガー部７１２に接続され、電極７が配線材７２のフィンガー部７２２に接続されるように光電変換素子１０を領域ＲＥＧ１上に配置し、電極６が配線材７２のフィンガー部７２３に接続され、電極７が配線材７３のフィンガー部７３２に接続されるように光電変換素子１０を領域ＲＥＧ２上に配置される。以下、同様にして光電変換素子１０を配線材７３〜８７上に配置する。これによって、１６個の光電変換素子１０が直列に接続される。

光電変換素子１０の電極６，７は、接着剤によって配線材７１〜８７に接続される。接着剤は、例えば、半田樹脂、半田、導電性接着剤、熱硬化型Ａｇペースト、低温硬化型銅ペースト、異方性導電フィルム（ＡＣＦ：Anisotropic Conductive Film）、異方性導電ペースト（ＡＣＰ：Anisotropic Conductive Paste）および絶縁性接着剤（ＮＣＰ：Non Conductive Paste）からなる群から選択された１種類以上の接着材からなる。

例えば、半田樹脂としては、タムラ科研（株）製のＴＣＡＰ−５４０１−２７等を用いることができる。

絶縁性接着剤としては、エポキシ樹脂、アクリル樹脂およびウレタン樹脂等を用いることができ、熱硬化型および光硬化型の樹脂を用いることができる。

導電性接着剤としては、錫およびビスマスの少なくとも一方を含む半田粒子等を用いることができる。より好ましくは、導電性接着剤は、錫と、ビスマス、インジウムおよび銀等との合金である。これにより、半田融点を抑えることができ、低温による接着プロセスが可能になる。

ｎ型非晶質半導体層４、ｐ型非晶質半導体層５および電極６，７上に保護膜８を形成した光電変換素子１０を用いる場合には、電極６，７上の無機絶縁膜と、ｎ型非晶質半導体層４およびｐ型非晶質半導体層５上の無機絶縁膜とが存在し、これら２つの無機絶縁膜は、下地が異なる。そして、光電変換素子１０においては、下地が異なる無機絶縁膜が連続して形成されている。このような状況では、熱履歴が、下地が異なる無機絶縁膜に印加されると、下地の熱膨張係数の違いから無機絶縁膜の剥がれ等が発生する場合がある。

従って、低温、特に、２００℃以下の熱プロセスが好ましく、その結果、低温で硬化し、電気的に接合できる熱硬化型Ａｇペースト、低温硬化型銅ペースト、異方性導電フィルムおよび異方性導電ペーストが特に好ましい。

上述したように、配線シート７０上に配置した光電変換素子１０を、ガラス基板上に配置されたエチレンビニルアセテート樹脂（ＥＶＡ樹脂）と、ＰＥＴフィルム上に配置されたＥＶＡ樹脂との間に配置する。そして、ラミネータ装置を用いて真空圧着によりガラス基板側のＥＶＡ樹脂を光電変換素子１０に圧着させるとともに、ＰＥＴフィルム側のＥＶＡ樹脂を光電変換素子１０に圧着させた状態で１２５℃に加熱し、硬化させた。これにより、ガラス基板とＰＥＴフィルムとの間で硬化したＥＶＡ樹脂中に、配線シート７０が付いた光電変換素子１０が封止されることによって太陽電池モジュールを作製することができる。

［絶縁性］
光電変化素子１０において、ギャップ領域Ｇの幅、隣接する開口部８Ａ間のピッチＸおよび開口部８Ａの開口幅Ｌを変えたときの光電変換素子１０を備える太陽電池モジュールの歩留まりについて評価した。

図１２は、ギャップ領域Ｇの幅、隣接する開口部８Ａ間のピッチＸおよび開口部８Ａの開口幅Ｌを変えたときの太陽電池モジュールの歩留まりを示す図である。

図１２においては、保護膜を形成せずに作製した光電変換素子を備えた太陽電池モジュールを比較例とした。８個の光電変換素子１０を配線シート７０上に配置し、上述した方法によってモジュール化し、太陽電池モジュールを作製した。そして、太陽電池モジュールの電流電圧特性（Ｉ−Ｖ特性）を測定し、歩留まりを求めた。

図１２を参照して、比較例１，２においては、歩留まりは、７０％程度と低い値になった。この原因を調べた結果、配線シートと光電変換素子とを接合する際に、ギャップ領域Ｇにゴミ等の微小な導電体が付着し、ｎ型非晶質半導体層に接続されたｎ電極と、ｐ型非晶質半導体層に接続されたｐ電極とが短絡することが原因であることがわかった。ゴミは、ウェハーの周囲が僅かに欠けたときに発生したシリコン片等であった。

このように、ｐ電極とｎ電極との間のギャップ領域Ｇの幅が狭くなると、どうしても、短絡が原因となる歩留まりの低下が起こった。モジュール化した後の歩留まりの低下は、プロセス工程の最終段階であるため、金額的な損失が大きく、非常に問題である。

一方、保護膜８が形成された光電変換素子１０を用いた場合には、太陽電池モジュールの歩留まりは、９０％を超えており、上記で問題となった電極間の短絡による歩留まりの低下は、見られなかった。そして、保護膜８があることにより、電極間の短絡を抑制できることがわかった。

絶縁性の確保を考えると、無機絶縁膜の厚さは、２０ｎｍ以上が好ましく、４０ｎｍ以上がより好ましい。１μｍ以上の厚膜になると、電極上の無機絶縁膜の内部応力により、無機絶縁膜の剥がれが生じることもあるため、好ましくない。

保護膜８の開口部８Ａにおいては、下地の電極６，７が露出しており、電極６，７は、上述した接着剤によって配線材に接続されている。このため、開口部８Ａが狭いと、コンタクト抵抗が上昇するため、開口部８Ａの幅Ｌは、２０μｍ以上が必要であり、より好ましくは、１００μｍ以上である。通常、図１に示す電極６，７の幅は、２００μｍ以上であるため。開口部８Ａの幅Ｌは、電極６，７の幅よりも小さくなる。そして、電極６，７と配線材との接続を考慮すると、開口部８Ａは、電極６，７上にあることが好ましい。即ち、開口部８Ａの幅Ｌは、２０μｍ以上であり、電極６，７の幅よりも狭く、電極６，７上にあることが好ましい。

更に、電極６の幅と電極７の幅とを比較した場合、幅が狭い電極（電極６，７のいずれか）上の開口部８Ａの幅が広いことが好ましい。このように設定することにより、コンタクト抵抗の増大を抑制できる。

［防湿性］
図１３は、防湿耐性試験の結果を示す図である。図１３を参照して、ｉは、真性非晶質シリコンを表し、ｉ／ｎは、真性非晶質シリコンおよびｎ型非晶質シリコンの積層膜を表し、ｉ／ＳｉＮは、真性非晶質シリコンおよびシリコンナイトライドの積層膜を表す。

また、ｉ／ｎ／ＳｉＮは、真性非晶質シリコン、ｎ型非晶質シリコンおよびシリコンナイトライドの積層膜を表し、ｉ／ＳｉＯＮは、真性非晶質シリコンおよびシリコンオキシナイトライドの積層膜を表し、ｉ／ＳｉＯ_２は、真性非晶質シリコンおよび二酸化シリコンの積層膜を表し、ｉ／ＴｉＯ_２は、真性非晶質シリコンおよび二酸化チタンの積層膜を表す。

なお、ｎ型非晶質シリコン中におけるＰの濃度は、１×１０^２０ｃｍ^−３である。

図１３に示す非晶質半導体膜をシリコン基板上に成膜し、成膜直後に、試料の少数キャリアのライフタイムをμＰＣＤ（microwave Photo Conductivity Decay）法を用いて測定した。μＰＣＤ法では、半導体層の表面にレーザ光を照射することによって半導体層にキャリアを誘起する状態と、レーザ光の照射を停止することによって、誘起したキャリアが消失する状態とを作り出してキャリアのライフタイムを測定する。キャリア量を測定するために半導体層の表面にマイクロ波を照射してマイクロ波の反射率を測定する。

その後、３日後および８日後に上記と同じ条件で少数キャリアのライフタイムを測定した。

なお、図１３においては、成膜直後のライフタイムで規格化したライフタイムを示す。

図１３に示すように、アモルファスシリコン等の非晶質半導体膜では、大気雰囲気中からの水分（Ｈ_２Ｏ，ＯＨ基等）が拡散することで、３日後および８日後のライフタイムは、成膜直後に比べて大きく低下する（サンプル１〜サンプル４参照）。

これは、次の理由による。非晶質膜は、同じ組成の単結晶膜に比べて膜密度が低く、膜中に多くのボイドを含む。非晶質膜の屈折率が結晶よりも低いのは、このボイドが多いことが原因であり、ボイドの存在が防湿性に関して、膜厚が薄い場合は、効果が得られにくいことが原因であると考えられる。数ｎｍから３０ｎｍ程度の膜厚では、外部からの水分を、非晶質半導体層が吸湿し、結晶シリコン界面のパッシベーション性を低下させるものと考えられる。

一方、非晶質半導体層上にＳｉＮ，ＳｉＯＮ，ＳｉＯ_２のいずれかを形成した場合、３日後および８日後のライフタイムは、成膜直後のライフタイムを維持しており、非晶質半導体層上にＴｉＯ_２を形成した場合、３日後および８日後のライフタイムは、成膜直後のライフタイムから約１割程度低下するに留まっている（サンプル５〜サンプル９参照）。

このように、非晶質半導体層上に無機絶縁膜（ＳｉＮ等）を形成することで、上記の吸湿を抑制し、ライフタイムの低下を抑制できることが分かった。

なお、シリコン基板上に熱酸化膜（２ｎｍ）を形成した場合、ライフタイムは、８日後では、成膜直後のライフタイムに比べ約４割低下している。従って、シリコン基板の表面を真性非晶質シリコンで覆うことがライフタイムの低下を抑制する上で重要であることが分かった（サンプル５〜サンプル１０参照）。

上記のように、非晶質半導体層上に無機絶縁膜を形成することにより、防湿性を確保し、パッシベーション性の経時変化を抑制できることが分かった。

このような知見から、非晶質半導体層上に無機絶縁膜を形成する構造を採用することによって、電気的な絶縁性と、防湿性とを実現できる。

従って、保護膜８として無機絶縁膜を採用することにより、パッシベーション膜３、ｎ型非晶質半導体層４およびｐ型非晶質半導体層５との組み合わせにおいて、保護膜８の形成が、電極６，７間の短絡防止、ギャップ領域Ｇにおける防湿性向上、およびパッシベーション性の向上を同時に実現できる。

また、非晶質半導体層上に無機絶縁膜を形成する２層構造によって保護膜８を構成する
ことにより、電気的な絶縁性と、防湿性とを実現できるため、好ましい。

無機絶縁膜の膜厚に関しては、防湿性を考慮すると、２０ｎｍ以上であることが好ましく、防湿性の高いシリコン窒化膜またはシリコン酸窒化膜であれば、１０ｎｍ以上であることが好ましい。

電極６，７が形成されている領域に関しては、金属電極または／およびＴＣＯ電極が形成されているため、これらが防湿性を確保するので、金属電極上またはＴＣＯ電極上の保護膜８の開口部８Ａに関して防湿性を確保できる。

また、電極６，７上の一部に、ギャップ領域Ｇと同様に保護膜８が形成されているため、保護膜８の下側の電極６，７の表面は、保護膜８によって保護されており、表面の酸化および変色等を合わせて防止できる。その結果、電極６，７の長期信頼性を確保できるため、好ましい。

このように、電極６，７上およびギャップ領域Ｇ上に保護膜８が形成されていることが絶縁性と防湿性とを改善するために好ましい。電極６，７上の保護膜と、ギャップ領域Ｇ上の保護膜とは、必ずしても連続膜である必要はないが、連続膜として形成することでプロセスの工数を削減でき、膜質も一定で均一になるため、より好ましい。

［耐熱性］
上述したように、光電変換素子１０をモジュール化する際に、導電性接着剤または絶縁性接着剤を用いて光電変換素子１０と配線シート７０とを接合する工程があり、１８０℃、２０分程度の加熱プロセスが存在する。

この１８０℃、２０分の熱履歴が入る場合、ギャップ領域Ｇ、およびウェハー周辺部の非晶質半導体層上に保護膜８が存在する場合と保護膜８が存在しない場合とについて、ギャップ領域Ｇ、およびウェハー周辺部における少数キャリアのライフタイムを調べた。

非晶質半導体層上に保護膜８が存在しない場合、通常、２０００μｓ程度である少数キャリアのライフタイムが５００μｓまで低下した。

一方、非晶質半導体層上に保護膜８が存在する場合、少数キャリアのライフタイムは、１６００μｓの低下に留まった。

このように、ギャップ領域Ｇおよびウェハー周辺部においても、保護膜８が存在することによって、ウェハー全体の少数キャリアのライフタイムが低下するのを抑制できることが分かった。

また、無機絶縁膜（保護膜８）が電極６，７上にも存在し、電極６，７が無機絶縁膜の放熱を助けているため、耐熱性に関しては、より好ましい効果が得られている。

［実施の形態２］
図１４は、実施の形態２による光電変換素子の構成を示す概略図である。図１４を参照して、実施の形態２による光電変換素子１００は、図１に示す光電変換素子１０のｎ型非晶質半導体層４、ｐ型非晶質半導体層５、電極６，７および保護膜８をｎ型非晶質半導体層１０１、ｐ型非晶質半導体層１０２、絶縁膜１０３、電極１０４，１０５および保護膜１０６に代えたものであり、その他は、光電変換素子１０と同じである。

ｎ型非晶質半導体層１０１は、半導体基板１の裏面側において、パッシベーション膜３に接してパッシベーション膜３上に配置される。

ｐ型非晶質半導体層１０２は、半導体基板１の面内方向においてｎ型非晶質半導体層１０１に隣接するとともに、パッシベーション膜３に接してパッシベーション膜３上に配置される。

そして、ｎ型非晶質半導体層１０１およびｐ型非晶質半導体層１０２は、半導体基板１の面内方向において交互に配置される。

絶縁膜１０３は、ｐ型非晶質半導体層１０２と、ｎ型非晶質半導体層１０１および保護膜１０６との間においてｎ型非晶質半導体層１０１、ｐ型非晶質半導体層１０２および保護膜１０６に接して配置される。

電極１０４は、ｎ型非晶質半導体層１０１に接してｎ型非晶質半導体層１０１上に配置される。

電極１０４は、シード層１０４ａとメッキ層１０４ｂとを含む。シード層１０４ａは、ｎ型非晶質半導体層１０１に接してｎ型非晶質半導体層１０１上に配置される。メッキ層１０４ｂは、ｎ型非晶質半導体層１０１およびシード層１０４ａに接してｎ型非晶質半導体層１０１およびシード層１０４ａ上に配置される。

電極１０５は、ｐ型非晶質半導体層１０２に接してｐ型非晶質半導体層１０２上に配置される。

電極１０５は、シード層１０５ａとメッキ層１０５ｂとを含む。シード層１０５ａは、ｐ型非晶質半導体層１０２および絶縁膜１０３に接してｐ型非晶質半導体層１０２上に配置される。メッキ層１０５ｂは、シード層１０５ａに接してシード層１０５ａ上に配置される。

保護膜１０６は、ｎ型非晶質半導体層１０１、絶縁膜１０３および電極１０４，１０５に接してｎ型非晶質半導体層１０１、絶縁膜１０３および電極１０４，１０５上に配置される。

ｎ型非晶質半導体層１０１は、ｎ型非晶質半導体層４と同じ材料からなり、ｎ型非晶質半導体層４と同じ膜厚を有する。

ｐ型非晶質半導体層１０２は、ｐ型非晶質半導体層５と同じ材料からなり、ｐ型非晶質半導体層５と同じ膜厚を有する。

絶縁膜１０３は、シリコン酸化膜、シリコン窒化膜およびシリコン酸窒化膜等からなる。絶縁膜１０３の膜厚は、シード層５ａの膜厚と同程度である。

シード層１０４ａ，１０５ａの各々は、例えば、Ｃｕ，Ａｌ，Ａｇ，Ａｕ，Ｐｔ，Ｔｉ，Ｎｉ，Ｗ，Ｃｏ，Ｃｒ等の金属、またはこれらの金属のうちの少なくとも一種を含む合金からなる。

シード層１０４ａ，１０５ａの各々の膜厚は、特に限定されないが、例えば、２０ｎｍ〜５００ｎｍ程度である。

メッキ層１０４ｂ，１０５ｂの各々は、例えば、Ｃｕ，Ａｌ，Ａｇ，Ａｕ，Ｐｔ，Ｓｎ，Ｎｉ等の金属、またはこれらの金属のうちの少なくとも一種を含む合金からなる。

メッキ層１０４ｂ，１０５ｂの各々の膜厚は、特に限定されないが、例えば、２μｍ〜５０μｍ程度である。

保護膜１０６は、保護膜８と同じ材料からなる。保護膜１０６の膜厚は、例えば、１００ｎｍである。

実施の形態２においては、保護膜１０６は、メッキ層１０４ｂ，１０５ｂとの密着性を考慮してチタニウムの酸化膜／シリコンの窒化膜の２層構造からなる。

光電変換素子１００においては、ｎ型非晶質半導体層１０１のＸ領域は、電極１０４によって覆われていないが、保護膜１０６によって覆われている。従って、水分等がｎ型非晶質半導体層１０１に混入するのを抑制して防湿性を実現できる。

図１５は、図１４に示す光電変換素子１００の裏面側から見た平面図である。図１５の（ａ）を参照して、電極１０４，１０５の各々は、櫛形の平面形状を有する。電極１０４は、フィンガー部１０４１とバスバー部１０４２とを含む。フィンガー部１０４１は、その一方端がバスバー部１０４２に接続される。電極１０５は、フィンガー部１０５１とバスバー部１０５２とを含む。フィンガー部１０５１は、その一方端がバスバー部１０５２に接続される。

電極１０４のフィンガー部１０４１は、電極１０５のフィンガー部１０５１と噛み合う。

電極１０４，１０５のメッキ層１０４ｂ，１０５ｂを形成する場合、バスバー部１０４２，１０５２に電流を印加することにより、電界メッキ法によってシード層１０４ａ，１０５ａ上にメッキ層１０４ｂ，１０５ｂを形成する。

図１５の（ｂ）を参照して、保護膜１０６は、電極１０４，１０５が形成された領域のみならず、半導体基板１の周辺部にも配置される。

保護膜１０６は、開口部１０６Ａ，１０６Ｂを有する。開口部１０６Ａは、電極１０４のバスバー部１０４２の一部に対向して配置される。開口部１０６Ｂは、電極１０５のバスバー部１０５２の一部に対向して配置される。

光電変換素子１００においては、電流は、電極１０４のフィンガー部１０４１および電極１０５のフィンガー部１０５１を半導体基板１の面内方向に流れ、電極１０４のバスバー部１０４２および電極１０５のバスバー部１０５２に到達する。

従って、光電変換素子１００においては、フィンガー部１０４１，１０５１が形成された領域に、保護膜１０６の開口部を形成する必要がなく、バスバー部１０４２，１０５２の一部に保護膜１０６の開口部１０６Ａ，１０６Ｂを形成すればよい。

光電変換素子１００を用いた太陽電池モジュールを作製する場合、上述した配線シート７０を用いるのではなく、インターコネクターを保護膜１０６の開口部１０６Ａ，１０６Ｂを介してそれぞれ電極１０４，１０５に接続し、隣接する光電変換素子１００を直列に接続して太陽電池モジュールを作製する。

上述したように、光電変換素子１００においては、電極１０４，１０５のバスバー部１０４２，１０５２の一部以外の部分が保護膜１０６によって覆われるため、図１４に示すギャップ領域Ｇにおいて、電極１０４，１０５間に保護膜１０６が存在する。そして、メッキ法によって電極１０４，１０５を形成した場合、ギャップ領域Ｇの幅は、１００μｍ程度と狭い。

従って、ギャップ領域Ｇの幅が１００μｍ程度と狭くても、電極１０４，１０５間の短絡を防止できる。

図１６から図２０は、それぞれ、図１４に示す光電変換素子１００の製造方法を示す第１から第５の工程図である。

図１６を参照して、光電変換素子１００の製造が開始されると、図５に示す工程（ａ）〜工程（ｄ）と同じ工程が順次実行される（図１６の工程（ａ）〜工程（ｄ）参照）。

図１６の工程（ｄ）の後、ｐ型非晶質半導体層１１０および絶縁膜１１１がプラズマＣＶＤ法によってパッシベーション膜３上に順次堆積される（図１７の工程（ｅ）参照）。この場合、ｐ型非晶質半導体層１１０の形成条件は、上述したｐ型非晶質半導体層５の形成条件と同じである。

また、絶縁膜１１１がシリコン酸化膜からなる場合、ＳｉＨ_４ガスおよびＮ_２Ｏガスを材料ガスとして用い、絶縁膜１１１がシリコン窒化膜からなる場合、ＳｉＨ_４ガスおよびＮＨ_３ガスを材料ガスとして用い、絶縁膜１１１がシリコン酸窒化膜からなる場合、ＳｉＨ_４ガス、ＮＨ_３ガスおよびＮ_２Ｏガスを材料ガスとして用いる。そして、成膜時の圧力、基板温度、およびＲＦパワー密度は、上述したｎ型非晶質半導体層４およびｐ型非晶質半導体層５を形成するときの圧力、基板温度、およびＲＦパワー密度と同じである。

その後、絶縁膜１１１上にレジストを塗布し、その塗布したレジストをフォトリソグラフィによってパターンニングしてレジストパターン１２０を形成する（図１７の工程（ｆ）参照）。

そして、レジストパターン１２０をマスクとしてｐ型非晶質半導体層１１０および絶縁膜１１１をエッチングする。その結果、ｐ型非晶質半導体層１０２および絶縁膜１１２が形成される（図１７の工程（ｇ）参照）。

引き続いて、ｎ型非晶質半導体層１１３をプラズマＣＶＤ法によってパッシベーション膜３および絶縁膜１１２上に堆積する（図１８の工程（ｈ）参照）。この場合、ｎ型非晶質半導体層１１３の形成条件は、上述したｎ型非晶質半導体層４の形成条件と同じである。

その後、ｎ型非晶質半導体層１１３上にレジストを塗布し、その塗布したレジストをフォトリソグラフィによってパターンニングし、レジストパターン１３０を形成する（図１８の工程（ｉ）参照）。

そして、レジストパターン１３０をマスクとして絶縁膜１１２およびｎ型非晶質半導体層１１３をエッチングする。これによって、ｎ型非晶質半導体層１０１および絶縁膜１０３が形成される（図１８の工程（ｊ）参照）。

引き続いて、ｎ型非晶質半導体層１０１の一部の上にマスク１４０を配置し（図１９の工程（ｋ）参照）、マスク１４０を介してスパッタリング法によってｎ型非晶質半導体層１０１およびｐ型非晶質半導体層１０２上にそれぞれシード層１０４ａ，１０５ａを形成する（図１９の工程（ｌ）参照）。この場合、シード層１０４ａは、図１５の（ａ）に示す電極１０４と同じ平面形状を有し、シード層１０５ａは、図１５の（ａ）に示す電極１０５と同じ平面形状を有する。

その後、シード層１０４ａのバスバー部およびシード層１０５ａのバスバー部に電流を印加して電界メッキ法によってメッキ層１０４ｂ，１０５ｂをそれぞれシード層１０４ａ，１０５ａ上に形成する。これによって、電極１０４，１０５がそれぞれｎ型非晶質半導体層１０１およびｐ型非晶質半導体層１０２上に形成される（図１９の工程（ｍ）参照）。

そして、エッチングペーストを用いてｎ型非晶質半導体層１０１の一部をエッチングし、開口部１１４を形成する（図２０の工程（ｎ）参照）。

引き続いて、保護膜８の形成方法と同じ形成方法を用いて保護膜１０６を絶縁膜１０３および電極１０４，１０５上に形成する。この場合、電極１０４，１０５のバスバー部１０４２，１０５２の一部（開口部１０６Ａ，１０６Ｂが形成される部分）以外の領域に保護膜１０６が形成される。これによって、光電変換素子１００が完成する（図２０の工程（ｏ）参照）。

上述したように、光電変換素子１００においては、保護膜１０６は、電極１０４，１０５のバスバー部１０４２，１０５２の一部以外の領域を覆うので、電極１０４，１０５間の短絡を防止でき、光電変換素子１００の信頼性を向上できる。

実施の形態２におけるその他の説明は、実施の形態１における説明と同じである。

［実施の形態３］
図２１は、実施の形態３による光電変換素子の構成を示す断面図である。図２１を参照して、実施の形態３による光電変換素子２００は、図１に示す光電変換素子１０の反射防止膜２を反射防止膜２０１に代え、パッシベーション膜３をパッシベーション膜２０２に代えたものであり、その他は、光電変換素子１０と同じである。

反射防止膜２０１は、半導体基板１の受光面（テクスチャ構造が形成された面）に接して配置される。

反射防止膜２０１は、ｉ型非晶質シリコン／ｎ型非晶質シリコン／シリコン窒化膜の３層構造からなる。この場合、ｉ型非晶質シリコンの膜厚は、例えば、５ｎｍであり、ｎ型非晶質シリコンの膜厚は、例えば、８ｎｍであり、シリコン窒化膜の膜厚は、例えば、６０ｎｍである。

パッシベーション膜２０２は、半導体基板１と、ｎ型非晶質半導体層４およびｐ型非晶質半導体層５との間に半導体基板１、ｎ型非晶質半導体層４、ｐ型非晶質半導体層５および保護膜８に接して配置される。

パッシベーション膜２０２は、ｉ型非晶質半導体層からなる。ｉ型非晶質半導体層は、実質的に真性で水素を含有する非晶質半導体層である。

ｉ型非晶質半導体層は、例えば、ｉ型非晶質シリコン、ｉ型非晶質シリコンゲルマニウム、ｉ型非晶質ゲルマニウム、ｉ型非晶質シリコンカーバイド、ｉ型非晶質シリコンナイトライド、ｉ型非晶質シリコンオキシナイトライド、ｉ型非晶質シリコンオキサイド、ｉ型非晶質シリコンカーボンオキサイド等からなる。

パッシベーション膜２０２の膜厚は、例えば、１〜１０ｎｍである。

このように、パッシベーション膜２０２をｉ型非晶質シリコンオキシナイトライドまたはｉ型非晶質シリコンナイトライドで形成することにより、パッシベーション膜２０２上に形成されるｐ型非晶質半導体層５に含まれるボロン等のドーパントが半導体基板１に拡散するのを抑制することができる。

パッシベーション膜２０２を構成するｉ型非晶質半導体層は、半導体基板１とｎ型非晶質半導体層４との界面、および半導体基板１とｐ型非晶質半導体層５との界面における欠陥を低減する。

光電変換素子２００は、図５から図９に示す工程（ａ）〜工程（ｎ）の工程（ｄ）を反射防止膜２０１を形成する工程に代え、工程（ｅ）をパッシベーション膜２０２を形成する工程に代えた工程図に従って製造される。

反射防止膜２０１は、次の方法によって形成される。ｉ型非晶質シリコン、ｎ型非晶質シリコンおよびシリコン窒化膜をプラズマＣＶＤ法によって半導体基板１の受光面上に順次堆積することによって反射防止膜２０１を形成する。

より具体的には、基板温度：１３０〜１８０℃、水素ガス流量：０〜１００ｓｃｃｍ、シランガス流量：４０ｓｃｃｍ、圧力：４０〜１２０Ｐａ、ＲＦパワー密度：５〜１５ｍＷ／ｃｍ^２の条件下でプラズマＣＶＤ法によってｉ型非晶質シリコンを堆積する。

また、ｎ型非晶質シリコンは、上記の条件において、ＰＨ_３ガスを更に流してプラズマＣＶＤ法によって形成され、シリコン窒化膜は、上記の条件において、ＮＨ_３ガスを更に流してプラズマＣＶＤ法によって形成される。

反射防止膜２０１を形成した後にパッシベーション膜２０２を半導体基板１の裏面に形成する。

より具体的には、反射防止膜２０１のｉ型非晶質シリコンと同じ条件を用いてプラズマＣＶＤ法によってｉ型非晶質シリコンを半導体基板１の裏面に堆積することによってパッシベーション膜２０２を形成する。

そして、パッシベーション膜２０２を形成した後、図６から図９に示す工程（ｅ）〜工程（ｎ）を順次実行することによって光電変換素子２００が完成する。

この場合、図８の工程（ｌ）においては、Ｃｒ／Ａｌ＝３ｎｍ／５００ｎｍを電極６，７として形成した。

また、図９の工程（ｏ）において、４ｎｍのｉ型非晶質シリコン／８ｎｍのｎ型非晶質シリコン／６０ｎｍのシリコン酸窒化膜（ＳｉＯＮ）からなる３層構造からなる保護膜８を形成した。

上述したように、実施の形態３においては、パッシベーション膜２０２であるｉ型非晶質シリコンを半導体基板１の全面に１回の成膜で形成している。このため、ほぼ均一な膜厚で半導体基板１の表面を覆って半導体基板１をパッシベーションすることができる。

そして、均一なパッシベーション膜２０２の上に膜厚減少領域を有するｎ型非晶質半導体層４およびｐ型非晶質半導体層５を離間して形成している。従って、パッシベーション性および低抵抗化を両立できる。

シリコン窒化膜は、ｉ型非晶質シリコンを形成したプラズマ装置と同じプラズマ装置において、ＮＨ_３ガスを追加で流すことにより、プラズマＣＶＤ法によって形成される。また、ｎ型非晶質シリコンは、ｉ型非晶質シリコンを形成したプラズマ装置と同じプラズマ装置において、ＰＨ_３ガスを追加で流すことにより、プラズマＣＶＤ法によって形成される。従って、反射防止膜２０１を構成するｉ型非晶質シリコン／ｎ型非晶質シリコン／シリコン窒化膜の３層構造を真空雰囲気中で連続して成膜することができる。

また、反射防止膜２０１を形成した後、プラズマ装置内のマニピュレータで半導体基板１を反転し、半導体基板１の裏面にｉ型非晶質シリコンをプラズマＣＶＤ法によって堆積し、パッシベーション膜２０２を形成する。

更に、メタルマスクを適切な位置にアライメントし、その後、ｎ型非晶質半導体層４、ｐ型非晶質半導体層５および電極６，７の導電層を実施の形態１において説明した条件で成膜することにより、大気に暴露することなく真空雰囲気中で光電変換素子２００の受光面および裏面の構造を作製することができ、光電変換素子２００を製造できる。

実施の形態３においては、上述したように、ｉ型非晶質シリコン／ｎ型非晶質シリコン／シリコン窒化膜の３層構造を連続して成膜して反射防止膜２０１を形成し、その後、半導体基板１を反転して裏面のパッシベーション膜２０２を形成し、メタルマスクを用いてｎ型非晶質半導体層４およびｐ型非晶質半導体層５を成膜することが好ましい。特に、裏面のｉ型非晶質シリコン（パッシベーション膜２０２）を成膜する前に、受光面において、非晶質シリコン層上にシリコン窒化膜を形成しておくと、裏面にｉ型非晶質シリコン（パッシベーション膜２０２）を成膜する際の熱履歴により、受光面のパッシベーション性が低下することがあるが、シリコン窒化膜がこのパッシベーション性の低下を抑制するため、好ましい。

また、上述したように、保護膜８は、３層構造からなるが、３層構造からなる保護膜８を形成する場合にも、電極６，７上およびギャップ領域Ｇ上に保護膜８が形成されることが絶縁性および防湿性を改善するため、好ましい。電極６，７上の保護膜と、ギャップ領域Ｇ上の保護膜とは、必ずしも連続していなくてもよいが、連続して形成することにより、プロセス工数を削減でき、膜質も均一になるため、より好ましい。

更に、光電変換素子２００においては、耐熱性に関して、実施の形態１における効果の同様の効果が得られることが分かった。

光電変換素子１０のパッシベーション膜３は、熱酸化膜からなるので、実施の形態１においては、受光面および裏面の非晶質シリコンを全て真空雰囲気中で成膜することは困難である。

このような観点からすれば、実施の形態３は、実施の形態１よりも好ましい。受光面および裏面の非晶質シリコンの全てを真空雰囲気中で成膜することにより、生産上のばらつきを抑制し、歩留まりを向上できるため、好ましい。

更に、大気暴露することなく、電極および保護膜を形成することは、より好ましく、電極表面の酸化防止、および保護膜との密着性向上等の効果を得ることができる。

実施の形態３におけるその他の説明は、実施の形態１における説明と同じである。

［実施の形態４］
図２２は、実施の形態４による光電変換素子の構成を示す断面図である。図２２を参照して、実施の形態４による光電変換素子３００は、図２１に示す光電変換素子２００のパッシベーション膜２０２、ｎ型非晶質半導体層４、ｐ型非晶質半導体層５、電極６，７および保護膜８をパッシベーション膜３０１，３０２、ｎ型非晶質半導体層３０３、ｐ型非晶質半導体層３０４、電極３０５，３０６および保護膜３０７に代えたものであり、その他は、光電変換素子２００と同じである。

パッシベーション膜３０１は、半導体基板１の裏面に接して半導体基板１の裏面上に配置される。

パッシベーション膜３０２は、半導体基板１の面内方向においてパッシベーション膜３０１に隣接するとともに半導体基板１の裏面に接して半導体基板１の裏面上に配置される。

その結果、パッシベーション膜３０１，３０２は、半導体基板１の面内方向に交互に配置される。

そして、半導体基板１の面内方向におけるパッシベーション膜３０２の両端部は、ｎ型非晶質半導体層３０３に接してｎ型非晶質半導体層３０３上に配置される。

ｎ型非晶質半導体層３０３は、パッシベーション膜３０１に接してパッシベーション膜３０１上に配置される。

ｐ型非晶質半導体層３０４は、パッシベーション膜３０２に接してパッシベーション膜３０２上に配置される。

ｎ型非晶質半導体層３０３およびｐ型非晶質半導体層３０４がそれぞれパッシベーション膜３０１，３０２上に配置される結果、ｎ型非晶質半導体層３０３およびｐ型非晶質半導体層３０４は、半導体基板１の面内方向に交互に配置される。

そして、ｎ型非晶質半導体層３０３およびｐ型非晶質半導体層３０４は、隣接するｎ型非晶質半導体層３０３およびｐ型非晶質半導体層３０４間において、半導体基板１の面内方向における端部が重なるように配置される。

電極３０５は、ｎ型非晶質半導体層３０３に接してｎ型非晶質半導体層３０３上に配置される。

電極３０６は、ｐ型非晶質半導体層３０４に接してｐ型非晶質半導体層３０４上に配置される。

保護膜３０７は、ｎ型非晶質半導体層３０３、ｐ型非晶質半導体層３０４および電極３０５，３０６に接してｎ型非晶質半導体層３０３、ｐ型非晶質半導体層３０４および電極３０５，３０６上に配置される。そして、保護膜３０７は、電極３０５，３０６上にそれぞれ開口部３０７Ａ，３０７Ｂを有する。

パッシベーション膜３０１，３０２の各々は、ｉ型非晶質半導体層からなる。ｉ型非晶質半導体層は、ｉ型非晶質シリコン、ｉ型非晶質シリコンゲルマニウム、ｉ型非晶質ゲルマニウム、ｉ型非晶質シリコンカーバイド、ｉ型非晶質シリコンナイトライド、ｉ型非晶質シリコンオキシナイトライド、ｉ型非晶質シリコンオキサイド、およびｉ型非晶質シリコンカーボンオキサイド等からなる。

パッシベーション膜３０１，３０２の各々は、１〜１０ｎｍの膜厚を有する。パッシベーション膜３０１の膜厚は、パッシベーション膜３０２の膜厚と同じあってもよく、異なっていてもよい。

パッシベーション膜３０１，３０２をｉ型非晶質シリコンナイトライドまたはｉ型非晶質シリコンオキシナイトライドで形成することによって、パッシベーション膜３０２上に形成されたｐ型非晶質半導体層３０４に含まれるボロン等のドーパントが半導体基板１へ拡散するのを抑制できる。

パッシベーション膜３０１は、半導体基板１の面内方向における両端部に、上述した膜厚減少領域ＴＤを有する。

ｎ型非晶質半導体層３０３は、上述したｎ型非晶質半導体層４と同じ材料からなり、ｎ型非晶質半導体層４と同じ膜厚を有する。

ｐ型非晶質半導体層３０４は、上述したｐ型非晶質半導体層５と同じ材料からなり、ｐ型非晶質半導体層５と同じ膜厚を有する。

ｎ型非晶質半導体層３０３およびｐ型非晶質半導体層３０４は、半導体基板１の面内方向における両端部に、上述した膜厚減少領域ＴＤを有する。そして、ｎ型非晶質半導体層３０３の膜厚減少領域ＴＤは、パッシベーション膜３０１の膜厚減少領域ＴＤに重なっている。また、ｐ型非晶質半導体層３０４の膜厚減少領域ＴＤは、ｐ型非晶質半導体層３０４に隣接するｎ型非晶質半導体層３０３の膜厚減少領域ＴＤに重なっている。

電極３０５，３０６の各々は、上述した電極６，７と同じ構造および同じ材料からなり、電極６，７と同じ厚さを有する。

保護膜３０７は、上述した保護膜８と同じ材料からなり、保護膜８と同じ膜厚を有する。

光電変換素子３００においては、半導体基板１の面内方向において隣接する電極３０５，３０６間において、電極３０５の端部から電極３０６の端部までの領域をギャップ領域Ｇと言う。

また、隣接する電極３０５，３０６間において、半導体基板１の面内方向における電極３０５の中心から半導体基板１の面内方向における電極３０６の中心までの距離をピッチＸと言う。ピッチＸは、例えば、１０００μｍである。

更に、開口部３０７Ａ，３０７Ｂは、開口幅Ｌを有する。開口幅Ｌは、例えば、５０μｍである。

光電変換素子３００においては、ギャップ領域Ｇの一部において、ｎ型非晶質半導体層３０３とｐ型非晶質半導体層３０４とが重なっているが、ｎ型非晶質半導体層３０３とｐ型非晶質半導体層３０４とが重なっている領域も、保護膜３０７によって覆われているので、絶縁性および防湿性を改善することができる。

なお、電極３０５，３０６上に形成された保護膜と、ギャップ領域Ｇ上に形成された保護膜とは、連続している必要はないが、連続膜として形成することにより、プロセス工数を減少できるので、好ましい。

図２３から図２７は、それぞれ、図２２に示す光電変換素子３００の製造方法を示す第１から第５の工程図である。

図２３を参照して、光電変換素子３００の製造が開始されると、図５に示す工程（ａ）〜工程（ｃ）と同じ工程が順次実行され、半導体基板１が作製される（図２３の工程（ａ）〜工程（ｃ）参照）。

工程（ｃ）の後、半導体基板１の受光面上にｉ型非晶質シリコン、ｎ型非晶質シリコンおよびシリコン窒化膜をプラズマＣＶＤ法によって順次積層し、パッシベーション膜２０１を半導体基板１の受光面に形成する（図２３の工程（ｄ）参照）。

この場合、ｉ型非晶質シリコン、ｎ型非晶質シリコンおよびシリコン窒化膜は、実施の形態３において説明した条件を用いて形成される。

その後、プラズマ装置内のマニピュレータを操作して半導体基板１を反転し、半導体基板１の裏面上にマスク３１０を配置する（図２４の工程（ｅ）参照）。マスク３１０は、上述したマスク３０と同じ材料からなる。

そして、マスク３１０を介してｉ型非晶質シリコンからなるパッシベーション膜３０１と、ｎ型非晶質シリコンからなるｎ型非晶質半導体層３０３とをプラズマＣＶＤ法によって半導体基板１の裏面上に順次堆積する（図２４の工程（ｆ）参照）。ｉ型非晶質シリコンおよびｎ型非晶質シリコンの形成条件は、実施の形態１において説明したとおりである。パッシベーション膜３０１およびｎ型非晶質半導体層３０３の形成時に、ｉ型非晶質シリコン／ｎ型非晶質シリコンの積層膜３１１がマスク３１０上に形成される。

パッシベーション膜３０１およびｎ型非晶質半導体層３０３の膜厚減少領域ＴＤの幅等は、マスク３１０の厚さおよび反応時の圧力等によって制御される。

工程（ｆ）の後、ｎ型非晶質半導体層３０３上にマスク３２０を配置する（図２４の工程（ｇ）参照）。マスク３２０も、上述したマスク３０と同じ材料からなる。

そして、マスク３２０を介してｉ型非晶質シリコンからなるパッシベーション膜３０２と、ｐ型非晶質シリコンからなるｐ型非晶質半導体層３０４とをプラズマＣＶＤ法によって半導体基板１の裏面上に順次堆積する（図２５の工程（ｈ）参照）。ｉ型非晶質シリコンおよびｐ型非晶質シリコンの形成条件は、実施の形態１において説明したとおりである。パッシベーション膜３０２およびｐ型非晶質半導体層３０４の形成時に、ｉ型非晶質シリコン／ｐ型非晶質シリコンの積層膜３２１がマスク３２０上に形成される。

半導体基板１の面内方向におけるパッシベーション膜３０２の両端部が、隣接するｎ型非晶質半導体層３０３の膜厚減少領域ＴＤ上に堆積され、半導体基板１の面内方向におけるｐ型非晶質半導体層３０４の両端部が、隣接するｎ型非晶質半導体層３０３の膜厚減少領域ＴＤ上に堆積される。つまり、パッシベーション膜３０２およびｐ型非晶質半導体層３０４の両端部が、隣接するｎ型非晶質半導体層３０３の膜厚減少領域ＴＤに重なるように、パッシベーション膜３０２およびｐ型非晶質半導体層３０４が形成される。

工程（ｈ）の後、マスク３３０が配置される（図２５の工程（ｉ）参照）。マスク３３０は、上述したマスク３０と同じ材料からなる。

そして、マスク３３０を介して電極３０５，３０６をそれぞれｎ型非晶質半導体層３０３およびｐ型非晶質半導体層３０４上に形成する（図２６の工程（ｊ）参照）。

その後、マスク３４０が配置される（図２６の工程（ｋ）参照）。マスク３４０は、上述したマスク３０と同じ材料からなる。

そして、マスク３４０を介して保護膜３０７（＝１２０ｎｍのＳｉＮ）をｎ型非晶質半導体層３０３、ｐ型非晶質半導体層３０４および電極３０５，３０６上に形成する。これによって、光電変換素子３００が完成する（図２７の工程（ｌ）参照）。

このように、光電変換素子３００は、プラズマ装置内でマスクを用いてプラズマＣＶＤ法によってｉ型非晶質シリコン、ｎ型非晶質シリコン、ｐ型非晶質シリコンおよびシリコン窒化膜を半導体基板１の受光面および裏面に堆積することによって製造される。

その結果、大気に暴露することなく、反射防止膜２０１、パッシベーション膜３０１，３０２、ｎ型非晶質半導体層３０３およびｐ型非晶質半導体層３０４を形成するので、半導体基板１とパッシベーション膜３０１，３０２との界面における欠陥を低減できるとともに、パッシベーション膜３０１，３０２とｎ型非晶質半導体層３０３およびｐ型非晶質半導体層３０４との界面における欠陥を低減できる。

上記においては、保護膜３０７としてＳｉＮの単層膜を用いて光電変換素子３００を製造する例を説明したが、このように、ＳｉＮの単層膜からなる保護膜３０７を用いた場合も、絶縁性および防湿性を改善できる効果が得られた。

また、光電変換素子３００においては、絶縁性、防湿性および耐熱性に関して実施の形態１と同じ効果が得られた。

更に、光電変換素子３００は、上述した配線シート７０を用いてモジュール化される。

実施の形態４におけるその他の説明は、実施の形態１における説明と同じである。

［実施の形態５］
図２８は、実施の形態５による光電変換素子の構成を示す断面図である。図２８を参照して、実施の形態５による光電変換素子４００は、図１に示す光電変換素子１０の半導体基板１を半導体基板４０１に代えたものであり、その他は、光電変換素子１０と同じである。

半導体基板４０１は、両面にテクスチャ構造が形成されている点を除いて半導体基板１と同じである。

光電変換素子４００においては、反射防止膜２は、半導体基板４０１の受光面に配置され、パッシベーション膜３、ｎ型非晶質半導体層４、ｐ型非晶質半導体層５、電極６，７および保護膜８は、テクスチャ構造が形成された裏面上に配置される。従って、光電変換素子４００においても、半導体基板４０１のうち、反射防止膜２が配置された面が受光面であり、パッシベーション膜３等が配置された面が裏面である。

図２９は、シリコン基板の表面顕微鏡写真を示す図である。図２９の（ａ）は、シリコンウェハーのテクスチャ構造が形成されていない面のＳＥＭ（Scanning Electron Microscopy）写真を示し、図２９の（ｂ）は、図２９の（ａ）に示すシリコン基板の一部の領域における凹凸のプロファイルを示す図である。

半導体基板１には、ダメージ層を除去するために行うエッチングの影響等によって、テクスチャが形成されていない面にも１μｍ程度の凹凸が存在する場合がある。本明細書の図では、説明が容易になるように、平坦な基板の図を用いて説明してきたが、実際には、半導体基板１は、図２９に示すような凹凸形状を有する。

このため、膜厚減少領域などは、あくまで、膜の層厚であり、基板の凹凸を除いた場合で考えることができる。

基板に凹凸がある場合、実際に図２９（ｂ）を用いて、膜厚減少領域のある半導体層の形状をどのように、判断するのかに関して、説明する。

図２９（ａ）に示すように表面に凹凸が形成されているシリコン基板上に、膜厚減少領域を有する半導体層を形成した。そして、ＳＥＭ、もしくはＴＥＭにて、その基板の断面写真を撮影する。この場合、パッシベーション膜と基板表面の界面は容易に判断できる。その界面と半導体層表面までの膜厚（矢印でしめした部分）を各場所において測定する。その膜厚で、プロットし直すと、（ａ）で示した状態を、（ｂ）で示したプロファイルに変換することができる。上記に示したような方法を用いることで、凹凸形状を有する基板であっても、膜厚減少領域を判断することができる。

また、後述するように、シリコン基板の両面にテクスチャが形成されている基板を用いた場合においても、上記の方法で、テクスチャ上の膜厚を測定しプロットし直すことで層厚減少領域を判断することができる。

図２９に示すように、シリコンウェハーのテクスチャ構造が形成されていない面は、最大で２μｍ程度の高低差を有するが、テクスチャ構造が形成された面（最大で数百μｍの高低差）に比べると、高低差が非常に小さく、ほぼフラットである。

従って、配線シート等の外部配線とのコンタクトのし易さ、および電極間の短絡の生じ難さを考慮すると、パッシベーション膜３、ｎ型非晶質半導体層４およびｐ型非晶質半導体層５等は、本来、比較的フラットである裏面（テクスチャ構造が形成されていない面）上に形成されるのが好ましい。

しかし、入射光を効率よく半導体基板に閉じ込めるためには、裏面にもテクスチャ構造が形成されることが好ましく、更に、裏面にテクスチャ構造を形成することにより、表面積が増加（１．７倍程度）するので、コンタクト抵抗を下げることができる。また、片面にだけテクスチャ構造を形成するためには、異方性エッチングの際にテクスチャ構造を形成しない面を保護する必要があるが、両面にテクスチャ構造を形成する場合には、半導体基板の両面を保護する必要がないので、プロセス工数を低減できる。

更に、テクスチャ構造が裏面に形成された場合も、半導体基板の裏面には、保護膜８が形成されるので、絶縁性の効果が大きい。即ち、テクスチャ構造を両面に形成し、裏面に保護膜８を形成しない場合、光電変換素子をモジュール化するときに裏面のテクスチャ構造の頂点部分のシリコンが一部欠け易く、この欠けたシリコンが導電性のゴミとなって電極間の短絡の原因になっていた。しかし、裏面に保護膜８を形成した場合、このような導電性のゴミが発生しないので、絶縁性の効果が大きくなる。

上記した理由によって、両面にテクスチャ構造が形成された半導体基板４０１を用いて光電変換素子４００を作製することにした。

光電変換素子４００は、図５から図９に示す工程（ａ）〜工程（ｎ）のうち、工程（ｂ）を削除した工程図に従って製造される。その結果、図５の工程（ｃ）において、両面にテクスチャ構造が形成された半導体基板４０１が作製される。

図３０は、テクスチャ構造が形成された面のＳＥＭ写真を示す図である。図３０の（ａ）は、テクスチャ構造を構成するピラミッドの底辺の長さが２μｍ以下である場合のＳＥＭ写真を示し、図３０の（ｂ）は、ピラミッドの底辺の長さが１０μｍ以下である場合のＳＥＭ写真を示し、図３０の（ｃ）は、ピラミッドの底辺の長さが１５μｍ程度である場合のＳＥＭ写真を示す。

図３０の（ａ），（ｂ），（ｃ）に示す３種類のテクスチャ構造を両面に形成した場合、裏面に保護膜８を形成することにより、絶縁性が改善されるという効果を得ることができた。しかし、導電性接着剤と配線シートとの密着性を考慮すると、ピラミッドの底辺の長さが１０μｍ以下であるテクスチャ構造（（ａ），（ｂ））を形成することがより好ましい。

光電変換素子４００は、光電変換素子１０と同様に、配線シート７０を用いてモジュール化される。

なお、実施の形態５による光電変換素子は、光電変換素子１００，２００，３００の半導体基板１を半導体基板４０１に代えた光電変換素子であってもよい。

実施の形態５におけるその他の説明は、実施の形態１における説明と同じである。

上記においては、半導体基板１，４０１は、ｎ型単結晶シリコンからなると説明したが、この発明の実施の形態においては、これに限らず、半導体基板１，４０１は、ｐ型単結晶シリコンからなっていてもよく、ｎ型多結晶シリコンまたはｐ型多結晶シリコンからなっていてもよい。

半導体基板１，４０１がｐ型単結晶シリコンまたはｐ型多結晶シリコンからなる場合、保護膜８，３０７として負の固定電荷を有する誘電体膜（例えば、アルミニウムの酸化膜）を用いることが好ましい。これによって、少数キャリアである電子に対して電界を及ぼすことができ、半導体基板１，４０１における少数キャリアのライフタイムを長くできる。

また、半導体基板１，４０１がｎ型多結晶シリコンまたはｐ型多結晶シリコンからなる場合、半導体基板１，４０１は、受光面、または受光面および裏面がドライエッチングを用いてハニカムテクスチャのようなテクスチャ構造に加工される。

また、上述した光電変換素子１０，１００，２００，３００，４００においては、反射防止膜２，２０１が無くてもよく、反射防止膜２，２０１に代えて高濃度のｎ型ドーパントが拡散されたｎ^＋層を受光面に配置してもよく、半導体基板１，４０１と反射防止膜２，２０１との間にｎ^＋層を配置してもよい。

なお、半導体基板１，４０１がｐ型の導電型を有する場合、ｎ^＋層に代えてｐ^＋層が用いられる。

更に、上記においては、非晶質半導体層は、プラズマＣＶＤ法によって形成されると説明したが、この発明の実施の形態においては、これに限らず、非晶質半導体層は、ＣａｔＣＶＤ（触媒ＣＶＤ）法によって形成されてもよい。

ＣａｔＣＶＤ（触媒ＣＶＤ）法を用いる場合、成膜条件は、例えば、基板温度：１００〜３００℃、圧力：１０〜５００Ｐａ、触媒媒体の温度（熱触媒体としてタングステンを用いた場合）：１５００〜２０００℃、ＲＦパワー密度：０．０１〜１Ｗ／ｃｍ^２である。これによって、品質が高い非晶質半導体層を比較的低温、かつ、短時間で形成できる。

上述した実施の形態１から実施の形態５においては、ｎ型非晶質半導体層４，１０１，３０３上に配置された電極６，１０４，３０５とｐ型非晶質半導体層５，１０２，３０４上に配置された電極７，１０５，３０６との両方およびギャップ領域Ｇ上に絶縁膜を含む保護膜８，１０６，３０７を形成した。しかし、この発明の実施の形態においては、これに限らず、絶縁膜を含む保護膜は、電極６，１０４，３０５および電極７，１０５，３０７の少なくとも一方の上と、ギャップ領域Ｇ上とに形成されていればよい。絶縁膜を含む保護膜が電極６，１０４，３０５および電極７，１０５，３０７の少なくとも一方の上と、ギャップ領域Ｇ上とに形成されていれば、電気的短絡および防湿性向上等の上記で記載した効果を得ることができるからである。より好ましくは、電極６，１０４，３０５および電極７，１０５，３０６の両方の上とギャップ領域Ｇ上とに保護膜が存在する。

［実施の形態６］
図３１は、この実施の形態による光電変換素子を備える光電変換モジュールの構成を示す概略図である。図３１を参照して、光電変換モジュール１０００は、複数の光電変換素子１００１と、カバー１００２と、出力端子１００３，１００４とを備える。

複数の光電変換素子１００１は、アレイ状に配置され、直列に接続される。なお、複数の光電変換素子１００１は、直列に接続される代わりに、並列接続されてもよく、直列と並列を組み合わせて接続されてもよい。

そして、複数の光電変換素子１００１の各々は、光電変換素子１０，１００，２００，３００，４００のいずれかからなる。

カバー１００２は、耐候性のカバーからなり、複数の光電変換素子１００１を覆う。カバー１００２は、例えば、光電変換素子１００１の受光面側に設けられた透明基材（例えば、ガラス等）と、光電変換素子１００１の受光面側と反対の裏面側に設けられた裏面基材（たとえば、ガラス、樹脂シート等）と、透明基材と裏面基材との間の隙間を埋める封止材（例えば、ＥＶＡ等）とを含む。

出力端子１００３は、直列に接続された複数の光電変換素子１００１の一方端に配置される光電変換素子１００１に接続される。

出力端子１００４は、直列に接続された複数の光電変換素子１００１の他方端に配置される光電変換素子１００１に接続される。

上述したように、光電変換素子１０，１００，２００，３００，４００は、絶縁性、防湿性および耐熱性に優れる。

従って、光電変換モジュール１０００の絶縁性、防湿性および耐熱性を向上できる。

なお、光電変換モジュール１０００に含まれる光電変換素子１００１の数は、２以上の
任意の整数である。

また、実施の形態６による光電変換モジュールは、図３１に示す構成に限らず、光電変換素子１０，１００，２００，３００，４００のいずれかを用いる限り、どのような構成であってもよい。

［実施の形態７］
図３２は、この実施の形態による光電変換素子を備える太陽光発電システムの構成を示す概略図である。

図３２を参照して、太陽光発電システム１１００は、光電変換モジュールアレイ１１０１と、接続箱１１０２と、パワーコンディショナー１１０３と、分電盤１１０４と、電力メーター１１０５とを備える。

接続箱１１０２は、光電変換モジュールアレイ１１０１に接続される。パワーコンディショナー１１０３は、接続箱１１０２に接続される。分電盤１１０４は、パワーコンディショナー１１０３および電気機器１１１０に接続される。電力メーター１１０５は、分電盤１１０４および系統連系に接続される。

光電変換モジュールアレイ１１０１は、太陽光を電気に変換して直流電力を発電し、その発電した直流電力を接続箱１１０２に供給する。

接続箱１１０２は、光電変換モジュールアレイ１１０１が発電した直流電力を受け、その受けた直流電力をパワーコンディショナー１１０３へ供給する。

パワーコンディショナー１１０３は、接続箱１１０２から受けた直流電力を交流電力に変換し、その変換した交流電力を分電盤１１０４に供給する。

分電盤１１０４は、パワーコンディショナー１１０３から受けた交流電力および／または電力メーター１１０５を介して受けた商用電力を電気機器１１１０へ供給する。また、分電盤１１０４は、パワーコンディショナー１１０３から受けた交流電力が電気機器１１１０の消費電力よりも多いとき、余った交流電力を電力メーター１１０５を介して系統連系へ供給する。

電力メーター１１０５は、系統連系から分電盤１１０４へ向かう方向の電力を計測するとともに、分電盤１１０４から系統連系へ向かう方向の電力を計測する。

図３３は、図３２に示す光電変換モジュールアレイ１１０１の構成を示す概略図である。

図３３を参照して、光電変換モジュールアレイ１１０１は、複数の光電変換モジュール１１２０と、出力端子１１２１，１１２２とを含む。

複数の光電変換モジュール１１２０は、アレイ状に配列され、直列に接続される。なお、複数の光電変換モジュール１１２０は、直列に接続される代わりに、並列接続されてもよく、直列と並列を組み合わせて接続されてもよい。そして、複数の光電変換モジュール１１２０の各々は、図３１に示す光電変換モジュール１０００からなる。

出力端子１１２１は、直列に接続された複数の光電変換モジュール１１２０の一方端に位置する光電変換モジュール１１２０に接続される。

出力端子１１２２は、直列に接続された複数の光電変換モジュール１１２０の他方端に位置する光電変換モジュール１１２０に接続される。

なお、光電変換モジュールアレイ１１０１に含まれる光電変換モジュール１１２０数は、２以上の任意の整数である。

太陽光発電システム１１００における動作を説明する。光電変換モジュールアレイ１１０１は、太陽光を電気に変換して直流電力を発電し、その発電した直流電力を接続箱１１０２を介してパワーコンディショナー１１０３へ供給する。

パワーコンディショナー１１０３は、光電変換モジュールアレイ１１０１から受けた直流電力を交流電力に変換し、その変換した交流電力を分電盤１１０４へ供給する。

分電盤１１０４は、パワーコンディショナー１１０３から受けた交流電力が電気機器１１１０の消費電力以上であるとき、パワーコンディショナー１１０３から受けた交流電力を電気機器１１１０に供給する。そして、分電盤１１０４は、余った交流電力を電力メーター１１０５を介して系統連系へ供給する。

また、分電盤１１０４は、パワーコンディショナー１１０３から受けた交流電力が電気機器１１１０の消費電力よりも少ないとき、系統連系から受けた交流電力およびパワーコンディショナー１１０３から受けた交流電力を電気機器１１１０へ供給する。

太陽光発電システム１１００は、上述したように、絶縁性、防湿性および耐熱性に優れた光電変換素子１０，１００，２００，３００，４００のいずれかを備えている。

従って、太陽光発電システム１１００の絶縁性、防湿性および耐熱性を改善できる。

図３４は、この実施の形態による光電変換素子を備える別の太陽光発電システムの構成を示す概略図である。

この実施の形態による光電変換素子を備える太陽光発電システムは、図３４に示す太陽光発電システム１１００Ａであってもよい。

図３４を参照して、太陽光発電システム１１００Ａは、図３２に示す太陽光発電システム１１００に蓄電池１１０６を追加したものである、その他は、太陽光発電システム１１００と同じである。

蓄電池１１０６は、パワーコンディショナー１１０３に接続される。

太陽光発電システム１１００Ａにおいては、パワーコンディショナー１１０３は、接続箱１１０２から受けた直流電力の一部または全部を適切に変換して蓄電池１１０６に蓄電する。

パワーコンディショナー１１０３は、その他、太陽光発電システム１１００における動作と同じ動作を行う。

蓄電池１１０６は、パワーコンディショナー１１０３から受けた直流電力を蓄電する。また、蓄電池１１０６は、光電変換モジュールアレイ１１０１の発電量および／または電気機器１１１０の電力消費量の状況に応じて、蓄電した電力を、適宜、パワーコンディショナー１１０３へ供給する。

このように、太陽光発電システム１１００Ａは、蓄電池１１０６を備えているので、日照量の変動による出力変動を抑制できるとともに、日照のない時間帯であっても、蓄電池１１０６に蓄電された電力を電気機器１１１０に供給することができる。

なお、蓄電池１１０６は、パワーコンディショナー１１０３に内蔵されていてもよい。

また、実施の形態７による太陽光発電システムは、図３２，３３に示す構成または図３３，３４に示す構成に限らず、光電変換素子１０，１００，２００，３００，４００のいずれかを用いる限り、どのような構成であってもよい。

［実施の形態８］
図３５は、この実施の形態による光電変換素子を備える太陽光発電システムの構成を示す概略図である。

図３５を参照して、太陽光発電システム１２００は、サブシステム１２０１〜１２０ｎ（ｎは２以上の整数）と、パワーコンディショナー１２１１〜１２１ｎと、変圧器１２２１とを備える。太陽光発電システム１２００は、図３２，３４に示す太陽光発電システム１１００，１１００Ａよりも規模が大きい太陽光発電システムである。

パワーコンディショナー１２１１〜１２１ｎは、それぞれ、サブシステム１２０１〜１２０ｎに接続される。

変圧器１２２１は、パワーコンディショナー１２１１〜１２１ｎおよび系統連系に接続される。

サブシステム１２０１〜１２０ｎの各々は、モジュールシステム１２３１〜１２３ｊ（ｊは２以上の整数）からなる。

モジュールシステム１２３１〜１２３ｊの各々は、光電変換モジュールアレイ１３０１〜１３０ｉ（ｉは２以上の整数）と、接続箱１３１１〜１３１ｉと、集電箱１３２１とを含む。

光電変換モジュールアレイ１３０１〜１３０ｉの各々は、図３３に示す光電変換モジュールアレイ１１０１と同じ構成からなる。

接続箱１３１１〜１３１ｉは、それぞれ、光電変換モジュールアレイ１３０１〜１３０ｉに接続される。

集電箱１３２１は、接続箱１３１１〜１３１ｉに接続される。また、サブシステム１２０１のｊ個の集電箱１３２１は、パワーコンディショナー１２１１に接続される。サブシステム１２０２のｊ個の集電箱１３２１は、パワーコンディショナー１２１２に接続される。以下、同様にして、サブシステム１２０ｎのｊ個の集電箱１３２１は、パワーコンディショナー１２１ｎに接続される。

モジュールシステム１２３１のｉ個の光電変換モジュールアレイ１３０１〜１３０ｉは、太陽光を電気に変換して直流電力を発電し、その発電した直流電力をそれぞれ接続箱１３１１〜１３１ｉを介して集電箱１３２１へ供給する。モジュールシステム１２３２のｉ個の光電変換モジュールアレイ１３０１〜１３０ｉは、太陽光を電気に変換して直流電力を発電し、その発電した直流電力をそれぞれ接続箱１３１１〜１３１ｉを介して集電箱１３２１へ供給する。以下、同様にして、モジュールシステム１２３ｊのｉ個の光電変換モジュールアレイ１３０１〜１３０ｉは、太陽光を電気に変換して直流電力を発電し、その発電した直流電力をそれぞれ接続箱１３１１〜１３１ｉを介して集電箱１３２１へ供給する。

そして、サブシステム１２０１のｊ個の集電箱１３２１は、直流電力をパワーコンディショナー１２１１へ供給する。

サブシステム１２０２のｊ個の集電箱１３２１は、同様にして直流電力をパワーコンディショナー１２１２へ供給する。

以下、同様にして、サブシステム１２０ｎのｊ個の集電箱１３２１は、直流電力をパワーコンディショナー１２１ｎへ供給する。

パワーコンディショナー１２１１〜１２１ｎは、それぞれ、サブシステム１２０１〜１２０ｎから受けた直流電力を交流電力に変換し、その変換した交流電力を変圧器１２２１へ供給する。

変圧器１２２１は、パワーコンディショナー１２１１〜１２１ｎから交流電力を受け、その受けた交流電力の電圧レベルを変換して系統連系へ供給する。

太陽光発電システム１２００は、上述したように、絶縁性、防湿性および耐熱性に優れた光電変換素子１０，１００，２００，３００，４００のいずれかを備えている。

従って、太陽光発電システム１２００の絶縁性、防湿性および耐熱性を改善できる。

図３６は、この実施の形態による光電変換素子を備える別の太陽光発電システムの構成を示す概略図である。

この実施の形態による光電変換素子を備える太陽光発電システムは、図３６に示す太陽光発電システム１２００Ａであってもよい。

図３６を参照して、太陽光発電システム１２００Ａは、図３５に示す太陽光発電システム１２００に蓄電池１２４１〜１２４ｎを追加したものであり、その他は、太陽光発電システム１２００と同じである。

蓄電池１２４１〜１２４ｎは、それぞれ、パワーコンディショナー１２１１〜１２１ｎに接続される。

太陽光発電システム１２００Ａにおいては、パワーコンディショナー１２１１〜１２１ｎは、それぞれ、サブシステム１２０１〜１２０ｎから受けた直流電力を交流電力に変換し、その変換した交流電力を変圧器１２２１へ供給する。また、パワーコンディショナー１２１１〜１２１ｎは、それぞれ、サブシステム１２０１〜１２０ｎから受けた直流電力を適切に変換し、その変換した直流電力をそれぞれ蓄電池１２４１〜１２４ｎへ蓄電する。

蓄電池１２４１〜１２４ｎは、サブシステム１２０１〜１２０ｎからの直流電力量に応じて、蓄電した電力をそれぞれパワーコンディショナー１２１１〜１２１ｎへ供給する。

このように、太陽光発電システム１２００Ａは、蓄電池１２４１〜１２４ｎを備えているので、日照量の変動による出力変動を抑制できるとともに、日照のない時間帯であっても、蓄電池１２４１〜１２４ｎに蓄電された電力を変圧器１２２１に供給することができる。

なお、蓄電池１２４１〜１２４ｎは、それぞれ、パワーコンディショナー１２１１〜１２１ｎに内蔵されていてもよい。

また、実施の形態８による太陽光発電システムは、図３５，３６に示す構成に限らず、光電変換素子１０，１００，２００，３００，４００のいずれかを用いる限り、どのような構成であってもよい。

更に、実施の形態８においては、太陽光発電システム１２００，１２００Ａに含まれる全ての光電変換素子が実施の形態１〜実施の形態５による光電変換素子１０，１００，２００，３００，４００である必要はない。

例えば、あるサブシステム（サブシステム１２０１〜１２０ｎのいずれか）に含まれる光電変換素子の全てが実施の形態１〜実施の形態５による光電変換素子１０，１００，２００，３００，４００のいずれかであり、別のサブシステム（サブシステム１２０１〜１２０ｎのいずれか）に含まれる光電変換素子の一部または全部が光電変換素子１０，１００，２００，３００，４００以外の光電変換素子である場合も有り得るものとする。

今回開示された実施の形態はすべての点で例示であって制限的なものではないと考えられるべきである。本発明の範囲は、上記した実施の形態の説明ではなくて特許請求の範囲によって示され、特許請求の範囲と均等の意味および範囲内でのすべての変更が含まれることが意図される。

この発明は、光電変換素子、それを備えた太陽電池モジュールおよび太陽光発電システムに適用される。

Claims (10)

1. 半導体基板と、
   前記半導体基板の一方の面に形成され、第１の導電型を有する第１の非晶質半導体層と、
   前記半導体基板の一方の面に形成されるとともに前記半導体基板の面内方向において前記第１の非晶質半導体層に隣接して形成され、前記第１の導電型と反対の第２の導電型を有する第２の非晶質半導体層と、
   前記第１の非晶質半導体層上に形成された第１の電極と、
   前記第１の電極との間でギャップ領域を隔てて前記第２の非晶質半導体層上に形成された第２の電極と、
   前記第１の電極の前記半導体基板と反対側の表面、前記第２の電極の前記半導体基板と反対側の表面、および前記ギャップ領域内の前記第１の非晶質半導体層の前記半導体基板と反対側の表面に接して形成され、絶縁膜を含む保護膜とを備え、
   前記ギャップ領域は、前記半導体基板の面内方向において、前記第１の電極に隣接する前記第２の電極の前記第１の電極側の端と前記第１の電極の前記第２の電極側の端との間の領域である、光電変換素子。
2. 前記保護膜は、前記第１および第２の電極上に開口部を有する、請求項１に記載の光電変換素子。
3. 前記開口部の幅は、２０μｍ以上、かつ、前記電極の幅よりも小さい、請求項２に記載の光電変換素子。
4. 前記第１の電極の幅は、前記第２の電極の幅と異なり、
   幅が狭い方の前記電極上における前記開口部の幅は、幅が広い方の前記電極上における前記開口部の幅よりも広い、請求項２または請求項３に記載の光電変換素子。
5. 前記保護膜は、前記第１の電極、前記第２の電極および前記ギャップ領域上に連続して形成されている、請求項１から請求項４のいずれか１項に記載の光電変換素子。
6. 前記保護膜は、更に、前記半導体基板の周辺領域上に形成されている、請求項１から請求項５のいずれか１項に記載の光電変換素子。
7. 前記保護膜は、無機絶縁膜と非晶質半導体層とを含む、請求項１から請求項６のいずれか１項に記載の光電変換素子。
8. 前記第１の電極は、前記第１の非晶質半導体層の幅方向において、前記第１の非晶質半導体層のフラット領域と前記フラット領域の両側に配置された膜厚減少領域との上に配置され、
   前記第２の電極は、前記第２の非晶質半導体層の幅方向において、前記第２の非晶質半導体層のフラット領域と前記フラット領域の両側に配置された膜厚減少領域との上に配置される、請求項１から請求項７のいずれか１項に記載の光電変換素子。
9. 請求項１から請求項８のいずれか１項に記載の光電変換素子を含む光電変換モジュール。
10. 請求項１から請求項８のいずれか１項に記載の光電変換素子を含む光発電システム。