WO2005020338A1 - 半導体発光素子搭載部材、それを用いた発光ダイオード構成部材、およびそれを用いた発光ダイオード - Google Patents

半導体発光素子搭載部材、それを用いた発光ダイオード構成部材、およびそれを用いた発光ダイオード Download PDF

Info

Publication number
WO2005020338A1
WO2005020338A1 PCT/JP2004/012133 JP2004012133W WO2005020338A1 WO 2005020338 A1 WO2005020338 A1 WO 2005020338A1 JP 2004012133 W JP2004012133 W JP 2004012133W WO 2005020338 A1 WO2005020338 A1 WO 2005020338A1
Authority
WO
WIPO (PCT)
Prior art keywords
semiconductor light
emitting element
light emitting
area
high heat
Prior art date
Application number
PCT/JP2004/012133
Other languages
English (en)
French (fr)
Inventor
Kenjiro Higaki
Sadamu Ishidu
Teruo Amoh
Yasushi Tsuzuki
Original Assignee
Sumitomo Electric Industries, Ltd.
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sumitomo Electric Industries, Ltd. filed Critical Sumitomo Electric Industries, Ltd.
Priority to JP2005513335A priority Critical patent/JP4062334B2/ja
Priority to US10/569,095 priority patent/US7491980B2/en
Priority to EP04772094A priority patent/EP1659642A4/en
Publication of WO2005020338A1 publication Critical patent/WO2005020338A1/ja

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/483—Containers
    • H01L33/486—Containers adapted for surface mounting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00011—Not relevant to the scope of the group, the symbol of which is combined with the symbol of this group
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/62—Arrangements for conducting electric current to or from the semiconductor body, e.g. lead-frames, wire-bonds or solder balls
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/64—Heat extraction or cooling elements
    • H01L33/641—Heat extraction or cooling elements characterized by the materials

Definitions

  • a light emitting diode When a light emitting diode is formed using a chip-shaped semiconductor light emitting element having a light emitting layer and an electrode layer formed on a semiconductor substrate, it is common to use a package having a concave portion (Reference 1: Japanese Patent Publication) 2 0 0 2-2 3 2 0 17 Reference).
  • the bottom surface of the concave portion is used as a mounting portion for mounting the semiconductor light emitting element, and light from the semiconductor light emitting element is extracted to the outside through the opening of the concave portion.
  • the thermal expansion coefficient of the high heat radiation member is 10 ⁇ 10 16 /. C or lower, and especially the thermal expansion coefficient is close to that of a semiconductor light emitting device with a semiconductor substrate.
  • the device expands and contracts due to thermal history during light emission, etc., the device is damaged by applying excessive stress and the electrode layer Also, it is possible to prevent the occurrence of a bonding failure due to the disconnection with the substrate.
  • the wiring connecting the connection electrode layer provided on the main surface of the high heat radiation member to the outside must be either a layered electrode layer or a connection. It is preferably composed of layers and has a structure shown in the following (1) to (3). (1) At least two mutually insulated electrode layers for connection with other members are formed on the external connection surface, and each electrode layer and each electrode layer on the main surface are each connected at a high level. They are individually connected via a connection layer formed on the side surface of the heat member or on the inner surface of the through hole penetrating the high heat radiation member.
  • the electrode layer for connection with other members provided on the external connection surface of the high heat radiation member, and the electrode layer provided on the mounting portion of the package of the light emitting diode and the substrate of the surface light emitter are provided. By soldering the space between them, the mounting and electrical connection can be performed at the same time, so-called surface mounting is possible, and the process of mounting on a package or substrate and the structure can be simplified. There is also.
  • the ridges be formed of a material that can transmit light from the semiconductor light emitting element.
  • FIG. 6B is a plan view of a ceramic substrate that is also used in the above-described manufacturing method and is used as a base of the ridge.
  • FIG. 8 is a cross-sectional view showing an example of a light emitting diode configured using the light emitting diode constituent member of the above example.
  • FIG. 11 is a perspective view showing the whole of the semiconductor light emitting element mounting member of the above example.
  • FIG. 12 is a cross-sectional view showing an example of a light emitting diode constituting member formed using the semiconductor light emitting element mounting member of the above example.
  • FIG. 13 is a cross-sectional view showing an example of a light emitting diode formed using the light emitting diode constituent member of the above example.
  • FIG. 15 is a sectional view taken along line BB of FIG.
  • the ridge 2 has the same planar shape as the high heat radiation member 1 and is formed by a flat plate having a substantially square through hole 20 in the center thereof.
  • the area of the main surface 10 of the member 1 exposed to the outside through the through hole 20 and surrounded by the ridge 2 is an element for mounting the semiconductor light emitting element LE 1 indicated by a two-dot chain line in FIG.
  • the mounting area 10a is set, and the opposite surface of the high heat radiation member 1 is set as an external connection surface 11 for connection to another member.
  • These two electrode layers 4 1 and 4 2 correspond to the two poles of the semiconductor light emitting element LE 1 respectively, and as shown in FIG. 7, both poles of the semiconductor light emitting element LE 1 and the Au bump BP Is joined through. Then, after mounting the semiconductor light emitting element LE 1 in the element mounting area 10 a, the space inside the ridge 2 is filled with a phosphor and / or a protective resin FR to seal the semiconductor light emitting element LE 1.
  • the electrode layers 41 and 51 are connected via the two connection layers 6 formed on the two chamfered surfaces near the electrode layers 41 and 51.
  • , 52 are connected via two connection layers 6 formed on the remaining two chamfered surfaces near the two electrode layers 42, 52.
  • the thermal conductivity of the above-mentioned ceramic is particularly 30 OW even within the above range.
  • / mK is preferred in which the following thermal expansion coefficient, particularly preferably 4 X 1 0 one 6 ⁇ 7 X 1 0- 6 / ° C at the above within range.
  • the outer shape of the semiconductor light emitting element mounting member BL should be reduced as much as possible to save space, and the work efficiency of mounting the semiconductor light emitting element LE 1 should be improved while minimizing material waste.
  • the area of the high heat radiation member 1 including the element mounting area 10a is 1.5 to 10 times, preferably 2 to 7 times, and especially 3 to 10 times the area of the semiconductor light emitting element LE1. It is preferably within the range of 5 to 5 times.
  • the ridge 2 is considered to prevent warpage in a state of being laminated with the high heat dissipation member 1 and to reduce the difference in thermal expansion coefficient between the semiconductor light emitting element LE 1 and the like.
  • thermal expansion coefficient 10x 10- 6 / ° C or less, particularly preferably in the range of 4x 10- 6 ⁇ 7x 10- 6 Z ° C, the difference between the thermal expansion coefficient of the high heat dissipation member 1, 3x 10 one 6 / ° C or less, especially 1 X 10 one 6 /. It is preferably C or less.
  • the thickness of the ridges 2 is preferably 0.1 to 1 mm in consideration of minimizing the volume of the semiconductor light emitting element mounting member B L while ensuring sufficient strength.
  • the reflection layer can be formed of various metals, similarly to the electrode layers 41 to 53 and the connection layer 6 described below, but in particular, A1 which is excellent in reflectance of short-wavelength light is used. It is preferable to form. Further, in consideration of improving the reflection efficiency of light by the reflection layer, it is preferable that the surface of the ridge 2 that forms the reflection layer and that is bonded to the high heat radiation member 1 be finished as smoothly as possible.
  • the electrode layers 41 to 53 and the connection layer 6 are formed by the wet plating method, the electrode layers 41 to 53 and the connection layer 6 are formed by the anchoring effect of each of the high heat radiation members 1.
  • it is preferable that at least the center line average roughness Ra of the surface forming the respective layers of the high heat radiation member 1 is in the range of 0.1 to 1 m.
  • at least the above-mentioned layers of the high heat radiation member 1 are formed in consideration of making the surfaces of the electrode layers 41 and 42 function also as the reflection surface as described above.
  • the center line average roughness Ra of the surface to be formed is preferably 0.1 m or less.
  • the thickness of the adhesion layer is about 0.01 to about 0.1 mm
  • the thickness of the diffusion prevention layer is about 0.01 to 1.5 mm
  • the thickness of the surface layer is about 0.1 to 10 m.
  • the surface of the electrode layers 41 and 42 is made of Ag, A1 or A1 alloy, etc., to reflect the light from the semiconductor light emitting element LE1, especially short-wavelength light with a wavelength of 60 Onm or less with high reflectance. May be provided.
  • A1 is particularly excellent in the reflectance of short-wavelength light of 45 Onm or less, and can improve the luminous efficiency of the short-wavelength semiconductor light-emitting element LE1 used to emit white light in combination with a phosphor. preferable.
  • connection layer 6 instead of the connection layer 6 described above. It may be connected.
  • a through hole 2 b ' is formed at the portion where the four corners of the above region 2 a' are gathered so as to match the above through hole lb '.
  • the through hole 2b ' is for positioning the region la' of the ceramic substrate 1 'and the region 2a' of the ceramic substrate 2 'by aligning with the through hole lb'. If the two regions 1a 'and 2a' can be aligned by another method, the through hole 2b 'may be omitted.
  • Examples of drilling for forming the through hole 1 in the ceramic plate 1 'and drilling for forming the through hole 20 and the through hole 2b' in the ceramic plate 2 'in include, for example, cutting and grinding.
  • Conventionally known various mechanical processing methods may be employed, but a metal mask having through holes corresponding to the through holes lb ′ and 2b ′ and the through holes 20 ⁇ a mask by photolithography or the like may be used.
  • the sandblasting method used is preferred. According to such a sandblasting method, all the through holes 1 b ′ on the ceramic plate 1 ′, all the through holes 20 on the ceramic plate 2 ′, and the through holes 2 b ′ can be formed simultaneously in one step. The cost can be reduced by simplifying the processing steps.
  • a metal layer 6 ′ serving as a base of the connection layer 6 is formed on the entire inner surface of the through hole lb ′.
  • the ceramic plate 1 ′ and the adhesive 3 ′ are represented by a sectional view taken along line A—A in FIG. 6A, and the ceramic plate 2 ′ is shown in FIG. The cross section is taken along line B-B of FIG.
  • the ceramic plate 1 ′ is pressed and heated in the surface direction to melt the adhesive 3 ′, and then cooled and solidified, whereby the two can be joined and integrated.
  • the semiconductor light emitting device mounting member BL of this example shown in FIGS. 1 to 4 can be manufactured by dividing the region into regions.
  • the metal layer 6 ′ in the through hole lb ′ is divided into four regions, and the chamfers provided at the four corners of the square among the side surfaces 12 of the high heat radiation member 1 described above. It becomes the connection layer 6 on the surface.
  • a protective resin for encapsulating the semiconductor light emitting element LE1 various conventionally known protective resins such as an epoxy resin and a silicone resin can be used.
  • silicone resin is preferable in consideration of heat resistance and resistance to ultraviolet rays.
  • the phosphor there are various conventionally known various types of phosphors that can emit white light in combination with the semiconductor light emitting element LE1, which emits light of a short wavelength of, for example, 600 nm or less, particularly 450 nm or less. Phosphors and the like can be mentioned.
  • the semiconductor light emitting element LE1 may be sealed with a laminated structure in which a phosphor is filled and a protective resin is coated.
  • the through hole of the reflecting member 71 is formed in a shape (a mortar shape) that extends outward from the mounting portion 7a side to the opening 7c side, and the inner surface thereof is formed as a reflecting surface 7 1a. There is. Then, the light from the semiconductor light emitting element LE1 is reflected by the reflecting surface 71a and the surfaces of the electrode layers 72a and 72b in the direction of the opening 7c and passes through the lens LS to the package 7. Can be radiated more efficiently to the outside of the
  • an insulating and heat-resistant substrate such as a ceramic substrate or a glass epoxy substrate is used.
  • the reflecting member 71 a member in which the whole or at least the reflecting surface 71a is formed of metal is used in order to efficiently reflect the light from the semiconductor light emitting element LE1 as described above.
  • the high heat radiating member 1 and the ridge 2 have a structure in which, for example, those formed of a ceramic sintered in advance, such as A1N, are laminated via the bonding layer 3 made of an adhesive or the like.
  • the electrode layers 41 and 42 are patterned on the main surface 10 of the high heat radiation member 1 by a well-known metallizing method or the like.
  • the semiconductor light emitting element EL 1 is mounted on the element mounting area 10 a of the main surface 10 of the high heat radiation member 1 of the semiconductor light emitting element mounting member BL using gold bumps BP or the like, and the inside of the ridge 2 is formed.
  • the semiconductor light emitting element LE1 is sealed by filling the space with a phosphor and / or a protective resin FR, a light emitting diode component LE2 having the structure of FIG. 12 can be obtained.
  • the high heat radiation member 1 is interposed between the external connection surface 11 and the mounting portion 8a.
  • a bonding layer 83 such as an adhesive or the like, and the electrode layers 41, 42 extending to the above-mentioned areas: areas 10b, 1Ob,
  • the light emitting diode component LE2 is electrically connected to a pair of lead-out leads 82a, 82b provided on the package 8 via the wire bonds WB, WB, thereby connecting the light emitting diode component LE2 to the mounting portion of the package 8. 8a.
  • the package 8 in the example shown in the figure has the mounting portion 8a on the bottom surface, and has a concave (mortar-shaped) recess 80 that extends outward from the mounting portion 8a toward the opening 8c.
  • a a reflecting frame 80, a cylindrical frame 81, which is joined and integrated so as to surround the outer periphery of the reflecting member 80, one end of which has an opening 8c of a recess 8b, and a frame.
  • the above-mentioned leads 82a and 82b arranged so as to penetrate the frame 81.
  • the inner surface of the recess 80a is a reflection surface 80b.
  • the entirety or at least the reflecting surface 80b formed of a metal is used.
  • a resin or ceramic frame is used as the frame 81 to insulate the pair of leads 82a and 82b.
  • FIGS. 14 to 16 are views showing other modified examples of the semiconductor light emitting element mounting member BL of the present invention.
  • the electrode layers 51 and 52 for connection with other members are formed on the upper surface of the ridge 2, and the connection layer 6 is shown with mesh lines in Fig. 16.
  • the connection layer 6 is shown with mesh lines in Fig. 16.
  • the side surface 21 of the ridge 2 it is formed on the four chamfered surfaces provided at the four corners of the square. Otherwise, it is the same as the previous example.
  • the high heat radiating member 1 and the ridge 2 have a structure in which, for example, ceramics such as A1N, which are formed in advance and sintered, are laminated via a bonding layer 3 made of an adhesive or the like.
  • connection layer 6 instead of the connection layer 6 described above. It may be connected.
  • the semiconductor light-emitting element mounting member B L of this example has the advantage of being able to save space by minimizing its external shape as well as those of the examples of FIGS.

Abstract

半導体発光素子搭載部材ＢＬは、主面１０に接続用の電極層４１、４２を設けて素子搭載領域１０ａを形成した高放熱部材１の主面１０上に、素子搭載領域１０ａを囲んで凸条２を設けると共に、当該素子搭載領域１０ａの面積を、半導体発光素子ＬＥ１の面積の１．０５～４倍とした。発光ダイオード構成部材ＬＥ２は、半導体発光素子搭載部材ＢＬの素子搭載領域１０ａに半導体発光素子ＬＥ１を搭載し、凸条２内の空間に蛍光体および／または保護樹脂ＬＲを充てんした。発光ダイオードＬＥ３は、発光ダイオード構成部材ＬＥ２を、パッケージ７に搭載した。

Description

半導体発光素子搭載部材、それを用いた発光ダイオード構成部材、およびそれを 用いた発光ダイオード 技術分野
本発明は、半導体発光素子を用いて発光ダイオードを形成するために用いる半導 体発光素子搭載部材と、この半導体発光素子搭載部材に半導体発光素子を搭載した 発光ダイォ一ド構成部材と、この発光ダイォ一ド構成部材を搭載した発光ダイォー ドとに関するものである。 背景技術
半導体基板上に発光層や電極層などを形成したチップ状の半導体発光素子を用 いて発光ダイオードを形成する場合は、凹部を有するパヅケージを用いるのが一般 的である （文献 1 ：日本国特許公開 2 0 0 2— 2 3 2 0 1 7号公報参照)。 この文 献 1に記載のパッケージは、凹部の底面を、半導体発光素子を搭載するための搭載 部とし、半導体発光素子からの光を、凹部の開口から外部に取り出すようにしたも のである。
また、上記文献 1のパッケージでは、発光ダイオードの発光効率を向上するため に、 凹部を、 その底面側から開口側へ向けて外方に拡がった形状（すり鉢状） に形 成すると共に、凹部の内面を、半導体発光素子からの光を反射しうる金属層によつ て被覆している。
上記パッケージの搭載部に半導体発光素子を搭載し、次いで凹部に、蛍光体およ び/または保護樹脂を充てんして半導体発光素子を封止すると共に、開口を、必要 に応じて封止キャップゃレンズなどで閉じることによつて発光ダイォ一ドが製造 れ 。 また、 1枚の基板上に、 複数個の、 半導体発光素子を搭載する搭載部を形成し、 個々の搭載部に半導体発光素子を搭載すると共に、蛍光体および/または保護樹脂 で封止することで、面発光体が形成される （文献 2：日本国特許公開 2 0 0 1 - 3 3 2 7 6 9号公報参照)。
半導体発光素子は、チップの段階において良品と不良品とを判別するのが難しい。 そこで、発光ダイオードの場合は、半導体発光素子を、接着剤やはんだなどによつ てパヅケージの搭載部に実装すると共に、ワイヤ一ボンドなどによって電気的に結 線した後で、発光するか否か、発光波長が正しいか否かといった良否の判定をする のが一般的である。
特に、所定波長の光を発する半導体発光素子と蛍光体とを組み合わせて白色光を 得る白色発光ダイオードなどの場合は、上記のようにして、パッケージの搭載部に 半導体発光素子を搭載し、次いで、パッケージの凹部に所定量の蛍光体を充てんし た後で、発光するか否か、あるいは発光の色合いが正しいか否かといった良否の判 定をするのが一般的である。
そのため、半導体発光素子が不良品で、全く発光しなかったり、 あるいは発光波 長が大きくずれて、正しい発光が得られなかったりした場合には、使用したパッケ -ジゃ蛍光体などが全く無駄になってしまうという問題がある。
また、 半導体発光素子の、 パッケージへの搭載時に、 結線不良を生じたり、静電 気、熱などによって素子が破損したりする場合もあり、 その場合にも、使用したパ ッケ一ジゃ蛍光体が全く無駄になってしまうという問題がある。
特に近時、発光ダイオードの発光効率を向上するために、前記文献 1に記載のよ うに、複雑な構造のパッケージを使用したり、あるいは発光ダイオードの高出力化 に対応するために、パッケージに、高価な高放熱部材を使用したりすることが一般 ィ匕しつつある。
したがって、パッケージの無駄が発生した場合には、多額の損失を生じるという 問題がある。
面発光体の製造においても、 同様の問題がある。
すなわち、半導体発光素子は、接着剤やはんだなどによって基板の搭載部に実装 すると共に、ワイヤーボンドなどによつて電気的に結線した後で、発光するか否か、 発光波長が正しいか否かといった良否の判定をするのが一般的である。
特に、所定波長の光を発する半導体発光素子と蛍光体とを組み合わせて白色光を 得る白色の面発光体の場合は、上記のようにして基板上に複数の半導体発光素子を 搭載し、次いで、個々の半導体発光素子を所定量の蛍光体で封止した後で、発光す るか否か、発光の色合いが正しいか否かといった良否の判定をするのが一般的であ る。
そのため、基板上に搭載した複数の半導体発光素子の中に 1つでも不良品があり、 発光しなかったり、発光波長がずれて正しく白色に発光しなかったりした場合には、 その他の全ての半導体発光素子や、個々の半導体発光素子を封止した蛍光体、ある いは個々の半導体発光素子を駆動する回路等を形成した基板などが全て無駄にな つてしまい、 多額の損失を生じるという問題がある。
また、個々の半導体発光素子の発光波長にはどうしてもずれが生じるので、 1つ の面発光体で使用する複数の半導体発光素子の、発光波長のばらつきができるだけ 小さくなるように、事前に選別して揃えておくのが理想的である。 ところが、上で 述べたように、従来の半導体発光素子は、その発光波長を事前に調べることが困難 であるため、 面発光体の発光の色合いにばらつきを生じ易いという問題もある。 また、前記文献 1に記載されたパッケージは、当該パッケージを形成するセラミ ヅク材料のもとになるセラミックグリーンシートに凹部やビア、スルーホール等を 形成すると共に、前記金属層や、あるいは素子搭載のための電極層のもとになるメ 夕ライズ層、 ビア、 キャスタレ一シヨン等を、 M oや W等の高融点の金属を含む導 電性のペーストを用いて、 その所定の形状に形成した後、全体を焼成する、 いわゆ るコファイア法によって形成される。
しかし、 このコファイア法では、高温の焼成時にセラミヅクグリーンシートが収 縮するため、ビアやスルーホール、メタライズ層等を精度良く形成するのが難しく、 特に、 小さなパッケージや、 微細なメタライズパターンを有するパッケージ等を、 歩留まり良く製造できないという問題がある。
また、金属層や電極層は、 メタライズ層上に、光の反射率や導電性に優れた表面 層を、 めっき法によって積層することで構成されるが、特に、蛍光体と組み合わせ て白色発光させるのに適した短波長の光の反射率に優れるため、金属層の表面層と して好適な A 1製の表面層は、メタライズ層上に、めっき法によって形成するのが 難しいという問題もある。 発明の開示
本発明の目的は、半導体発光素子の不良の有無や色合いなどを、発光ダイオード や面発光体に組み込む前に事前に調べることができるため、高価なパッケージや半 導体発光素子、基板、蛍光体などの無駄を無くすることができる半導体発光素子搭 載部材と、 それを用いた発光ダイオード構成部材とを提供することにある。
また、 本発明の他の目的は、 上記の発光ダイオード構成部材を用いているため、 パヅケージなどの無駄によって多額の損失が生じるのを防止して、 より安価に、か つ生産性良く製造することができる発光ダイォ一ドを提供することにある。
本発明の半導体発光素子搭載部材は、
片面に、半導体発光素子と接続するための、少なくとも 2つの互いに絶縁された 電極層が形成されることによって、当該片面が、半導体発光素子を搭載するための 素子搭載領域を含む主面とされ、その反対面が、他部材との接続のための外部接続 面とされると共に、熱伝導率が 1 0 W/mK以上で、かつ熱膨張係数が 1 0 X 1 0 一 6/°C以下である高放熱部材と、 この高放熱部材の主面上に、素子搭載領域を囲むように設けられる凸条とを備え、 素子搭載領域の面積が、搭載する半導体発光素子の面積の 1 . 0 5〜4倍である ことを特徴とするものである。
上記本発明の半導体発光素子搭載部材は、素子搭載領域の面積が、搭載する半導 体発光素子の面積の 1 . 0 5〜 4倍の範囲内であって、半導体発光素子のチップサ ィズより 1回り程度、大きいだけで、他は従来のパヅケージとほぼ同様の機能を有 している。
すなわち、本発明の半導体発光素子搭載部材は、熱伝導率が 1 O W/mK以上と いう高放熱部材を有していることから、発光ダイオードの高出力化に対応するため の放熱性に優れている。
また、本発明の半導体発光素子搭載部材は、高放熱部材の熱膨張係数が 1 0 X 1 0一6/。 C以下であって、 特に半導体基板を有する半導体発光素子と熱膨張係数が 近いことから、発光時の熱履歴などによって膨張収縮した際に、素子に過大な応力 が加わって破損したり、電極層との接合が外れて接合不良を生じたりするのを防止 することもできる。
また、本発明の半導体発光素子搭載部材は、高放熱部材の主面に素子搭載用の電 極層を設けることによって構成した素子搭載領域に、上記電極層を介して半導体発 光素子を実装すると共に、 外部と電気的に結線して発光させる機能を有している。 さらに、本発明の半導体発光素子搭載部材によれば、上記主面に、素子搭載領域 を囲むように設けた凸条の内側の空間に、蛍光体および/または保護樹脂を充てん して半導体発光素子を封止することもできる。
したがって、本発明の半導体発光素子搭載部材の素子搭載領域に半導体発光素子 を搭載し、かつ凸条の内側の空間に蛍光体および/または保護樹脂を充てんして封 止することによって、前記のように半導体発光素子のチヅプサイズより 1回り程度、 大きいだけである、 本発明の発光ダイオード構成部材を構成することができる。 そして、 この発光ダイオード構成部材を、従来の半導体発光素子のチップと同様 の 1つの部品として取り扱って、発光ダイオードのパッケージに組み込んだり、面 発光体の基板に搭載したりすることができる。
また、上記発光ダイォ一ド構成部材を発光ダイォードのパッケージに組み込んだ り、面発光体の基板に搭載したりする前に、 あらかじめ、搭載した半導体発光素子 に、電極層を介して通電することによって、半導体発光素子が発光するか否か、発 光波長が正しいか否かといった良否の判定をすることができる。また、 白色発光の 場合は、 蛍光体を封止した状態での発光の色合いを調べることもできる。
したがって、発光ダイオードや面発光体には、良品の半導体発光素子を実装した 発光ダイォ一ド構成部材のみを選別して使用できるため、高価なパッケージなどが 無駄になるのを極力、 防止することが可能となる。
また、 白色発光の面発光体などの場合は、事前に、複数個の発光ダイオード構成 部材の発光の色合いを調べて、色合いの揃った発光ダイオード構成部材を選別して 使用することができるため、発光の色合いの揃った面発光体を容易に製造すること も可倉 となる。
さらに、発光ダイオードの場合、従来は、半導体発光素子に比べてかなり大きめ のパッケージの凹部内に多量の蛍光体および/または保護樹脂を充てんする必要 があったが、本発明の半導体発光素子搭載部材では、半導体発光素子のチップサイ ズとあまり変わらない小さな、凸条の内側の空間にのみ、蛍光体および/または保 護樹脂を充てんすればよいため、これらの材料の無駄を無くすることができるとい う利点もある。
なお、半導体発光素子搭載部材の外形を極力、小さくして省スペース化を図るこ とや、高価な高放熱部材の使用量を極力、減らして材料の無駄をなくすることを考 慮すると、素子搭載領域の面積は、搭載する半導体発光素子の面積の 3倍以下であ るのが好ましい。 また、素子搭載領域に半導体発光素子を搭載する際の作業性を向上することを考 慮すると、素子搭載領域の面積は、搭載する半導体発光素子の面積の 1 . 1倍以上 であるのが好ましい。
また、半導体発光素子搭載部材の外形を極力、小さくして省スペース化を図るこ とや、材料の無駄を極力、抑えながら、半導体発光素子を搭載する際の作業性を向 上することを考慮すると、高放熱部材の面積は、搭載する半導体発光素子の面積の 1 . 5〜1 0倍であるのが好ましく、 2〜 7倍であるのがさらに好ましい。
また、 半導体発光素子搭載部材に半導体発光素子を搭載して発光させるために、 高放熱部材の主面に設けた接続用の電極層を外部と繋ぐ配線は、いずれも層状の電 極層や接続層によって構成され、 下記 (1)〜(3)に示す構造を有するのが好ましい。 (1) 外部接続面に、 他部材との接続のための、 少なくとも 2つの互いに絶縁され た電極層が形成されると共に、 各電極層と、 主面の各電極層とが、 それぞれ、高放 熱部材の側面、または高放熱部材を貫通する通孔の内面に形成される接続層を介し て、 個別に接続される。
(2) 高放熱部材の主面の、 凸条より外側に、 他部材との接続のための領域が設け られ、主面の各電極層が、 それぞれこの領域まで延設されて、他部材との接続のた めの電極層としても用いられる。
(3) 凸条の上面に、 他部材との接続のための、 少なくとも 2つの互いに絶縁され た電極層が形成されると共に、 各電極層と、 主面の各電極層とが、 凸条の側面、 ま たは凸条を貫通する通孔の内面に形成される接続層を介して個別に接続される。 これらの電極層や接続層は、半導体素子やプリント基板などの製造において確立 された技術を利用して精度良く、 しかもコスト安価に形成できる上、 ワイヤーボン ディングなどのように断線しにくいため、半導体発光素子搭載部材に半導体発光素 子を搭載したり、蛍光体や保護樹脂などで封止したりする際の、結線不良などの発 生を極力、 防止することもできる。 また、 （2)の構造とした場合には、 電極層を高放熱部材の主面にのみ形成するだ けでよいので、 配線の構造を簡略化してさらなる低コスト化を図ることができる。 一方、（1 )や (3)の構造とした場合には、高放熱部材の主面の凸条より外側に他部 材との接続のための領域を設ける必要がないので、半導体発光素子搭載部材の外形 を極力、 小さくして省スペース化を図ることができる。
さらに、 （2)のものは、 高放熱部材の外部接続面に設けた他部材との接続用の電 極層と、発光ダイオードのパッケージや面発光体の基板の搭載部に設けた電極層と の間をはんだ付けすることによって、その実装と電気的な接続とを同時に行う、い わゆる表面実装が可能であり、パッケージや基板への搭載の工程、および構造を簡 略ィ匕できるという利点もある。
なお、表面実装の際には、高放熱部材と、パッケージや基板等の他部材との間の 放熱経路を十分に確保することを考慮して、外部接続面に設けた電極層の面積の合 計の、当該外部接続面の面積に占める割合が 3 0 %以上、特に 5 0 %以上であるの が好ましい。
また、 上記の各部を備えた半導体発光素子搭載部材は、 高放熱部材と凸条とが、 少なくとも 1層の接合層を介して接合、 一体化された構造を有するのが好ましい。 上記の構造を有する半導体発光素子搭載部材は、
* 高放熱部材のもとになる、あらかじめ焼結したセラミック板の表裏両面や、側 面の一部となる通孔内などに、 必要に応じて電極層、 接続層を形成したものと、 * 凸条のもとになる、あらかじめ焼結したセラミック板の所定の位置に、凸条で 囲まれた領域となる通孔を形成すると共に、その表面や、側面の一部となる通孔内 などに、 必要に応じて電極層、 接続層を形成したものとを、
接合層を介して接合、一体化したのち、所定の平面形状に切り出すなどして製造す ることができる。
したがって、あらかじめ焼結したセラミック板の表面などに、 フォトリソグラフ ィーなどを利用して精度良く、各電極層、接続層を形成できるため、 これらの電極 層、 接続層を、 1 0 O ^m以下の微細な形状にパターン形成することができる。 詳しくは、パターン間の間隔やパターン幅、 あるいは、パターンの平面形状の最 小値等がいずれも 1 0 0 m以下、 好ましくは 5 O m以下という微細な電極層、 接続層を、 より高い精度で形成することができる。 そのため、 半導体発光素子を、 素子搭載領域に、 フリップチップ実装等によって実装して、半導体発光素子の発光 部の発熱を、高放熱部材に効率よく伝達して放熱させることが可能となり、半導体 発光素子の、 更なる高出力化が可能となる。
また、前記のように、特に短波長の光の反射率に優れるものの、 コファイア法に よって形成した M oや W等からなるメタライズ層の上に、表面層として、めっき法 によって形成することが困難な、 A 1製の電極層を、高放熱部材上に形成すること もできる。
凸条は、種々の材料によって形成することができるが、上記のように接合層を介 して高放熱部材と接合、一体ィ匕した際に、両者の積層体に反りが発生するのを防止 することを考慮すると、当該高放熱部材と熱膨張係数ができるだけ近いことが好ま しい。 具体的には、 凸条は、 熱膨張係数が 1 0 X 1 0— 6/°C以下、 高放熱部材の 熱膨張係数との差が 3 X 1 0—6Z°C以下であるのが好ましい。
また、半導体発光素子からの光が凸条によつて吸収されたり反射されたりするの をできるだけ低減して、発光ダイオードのパッケージや、面発光体の基板の搭載部 に搭載した際の光の広がりの設計を容易にし、それによつて発光ダイオードや面発 光体の発光効率を向上することを考慮すると、凸条は、半導体発光素子からの光を 透過しうる材料によって形成するのが好ましい。
また、 凸条の、 高放熱部材と接合される面に反射層を形成すると、 さらに、 発光 ダイォ一ドや面発光体の発光効率を向上することができる。
本発明の発光ダイォ一ド構成部材は、以上で説明した半導体発光素子搭載部材の うち、高放熱部材の主面の、凸条で囲まれた素子搭載領域に半導体発光素子が搭載 されると共に、凸条の内側の空間に、蛍光体および保護樹脂のうちの少なくとも一 方が充てんされて、 半導体発光素子が封止されることを特徴とするものである。 上記本発明の発光ダイオード構成部材は、前述したように、従来の半導体発光素 子のチップと同様に取り扱って発光ダイォ一ドのパッケージや面発光体の基板の 搭載部に搭載できる上、 これらの搭載部に搭載する前に事前に、半導体発光素子の 良否の判定や発光の色合いを調べることができるという優れた特徴を有する。また 搭載作業などの際に、半導体発光素子に直接に触れなくてもよいため、静電気など による素子の破損の発生を極力、 抑制することもできる。
本発明の発光ダイオードは、凹部を有するパッケージを備え、この凹部の底面に、 上記の発光ダイオード構成部材が搭載されると共に、凹部の開口が、発光ダイォ一 ド構成部材からの光を透過しうる材料によって形成される封止キャップまたはレ ンズで封止されることを特徴とするものである。
上記本発明の発光ダイォードは、 高価なパッケージなどを無駄にすることなく、 効率よく製造できるという優れた特徴を有する。 図面の簡単な説明
図 1は、本発明の半導体発光素子搭載部材の、実施の形態の一例を示す平面図で ある。
図 2は、 図 1の B— B線断面図である。
図 3は、 上記例の半導体発光素子搭載部材の全体を示す斜視図である。
図 4は、 上記例の半導体発光素子搭載部材の側面図である。
図 5 A〜図 5 Eはそれぞれ、上記例の半導体発光素子搭載部材を製造する工程の 一例を示す断面図である。
図 6 Aは、上記の製造方法で使用する、高放熱部材のもとになるセラミヅク基板 の平面図である。 '
図 6 Bは、同じく上記の製造方法で使用する、凸条のもとになるセラミック基板 の平面図である。
図 7は、前記例の半導体発光素子搭載部材を用いて形成した発光ダイォード構成 部材の一例を示す断面図である。
図 8は、上記例の発光ダイォード構成部材を用いて構成した発光ダイォードのー 例を示す断面図である。
図 9は、本発明の半導体発光素子搭載部材の、実施の形態の他の例を示す平面図 である。
図 1 0は、 図 9の B— B線断面図である。
図 1 1は、 上記例の半導体発光素子搭載部材の、 全体を示す斜視図ある。
図 1 2は、上記例の半導体発光素子搭載部材を用いて形成した発光ダイォード構 成部材の一例を示す断面図である。
図 1 3は、上記例の発光ダイォード構成部材を用いて構成した発光ダイォ一ドの 一例を示す断面図である。
図 1 4は、本発明の半導体発光素子搭載部材の、実施の形態のさらに他の例を示 す平面図である。
図 1 5は、 図 1 4の B— B線断面図である。
図 1 6は、 上記例の半導体発光素子搭載部材の、 全体を示す斜視図ある。
図 1 7は、上記例の半導体発光素子搭載部材を用いて形成した発光ダイォ一ド構 成部材の一例を示す断面図である。
図 1 8は、上記例の発光ダイォード構成部材を用いて構成した発光ダイォードの 一例を示す断面図である。
発明を実施するための最良の形態 図 1は、本発明の半導体発光素子搭載部材 B Lの、実施の形態の一例を示す平面 図、 図 2は、 図 1の B— B線断面図である。 また、 図 3は、 上記例の半導体発光素 子搭載部材 B Lの全体を示す斜視図、 図 4は、 側面図である。
これらの図に見るように、 この例の半導体発光素子搭載部材 B Lは、略正方形の 平面形状を有する平板状の高放熱部材 1と、当該高放熱部材 1の、各図において上 面側である主面 1 0上に設けた、高放熱部材 1の正方形の 4辺に沿う凸条 2とを備 えている。
また、 凸条 2は、 この例では、高放熱部材 1と同じ平面形状を有し、 かつその中 央部に略正方形の通孔 2 0を形成した平板によつて形成してあり、高放熱部材 1の 主面 1 0のうち、通孔 2 0を通して外部に露出した、 凸条 2で囲まれた領域を、 図 1中に二点鎖線で示す半導体発光素子 L E 1を搭載するための素子搭載領域 1 0 aとし、かつ高放熱部材 1の反対面を、他部材への接続のための外部接続面 1 1と している。
また、この例の半導体発光素子搭載部材 B Lは、上記高放熱部材 1と凸条 2とを、 接合層 3を介して接合、 一体化した構造を有している。
高放熱部材 1の主面 1 0には、面方向の中央に狭いギヤップを設けて互いに絶縁 した状態で、半導体発光素子 L E 1を搭載するための、 2つの電極層 4 1、 4 2を 形成してある。
この 2つの電極層 4 1、 4 2はそれそれ、半導体発光素子 L E 1の 2つの極に対 応しており、 図 7に示すように、半導体発光素子 L E 1の両極と、 A uバンプ B P を介して接合される。そしてそれによつて半導体発光素子 L E 1を素子搭載領域 1 0 aに搭載した後、凸条 2の内側の空間に蛍光体および/または保護樹脂 F Rを充 てんして半導体発光素子 L E 1を封止すると、同図に示す発光ダイォ一ド構成部材 L E 2を得ることができる。
また、 この例では、 図 1、 図 3に示すように、 上記 2つの電極層 4 1、 4 2を、 素子搭載領域 1 0 aの、ギャップを除くほぼ全面に形成して、半導体発光素子 L E 1からの光を上方へ反射するための反射面としても機能させている。
高放熱部材 1の外部接続面 1 1には、 2つのギヤヅプを設けて互いに絶縁した状 態で、 他部材との接続用の 3つの電極層 5 1 ~ 5 3を形成してある。
また、高放熱部材 1の側面 1 2のうち、正方形の四隅に設けた 4つの面取り面に はそれぞれ、 図 3、 図 4に網線を入れて示したように接続層 6を形成してある。 そして、高放熱部材 1の両面の電極層 4 1、 5 1および 4 2、 5 2を、 それそれ 2つずつの接続層 6を介して個別に接続してある。
すなわち、 電極層 4 1、 5 1は、 当該両電極層 4 1、 5 1に近い側の 2つの面取 り面に形成した 2つの接続層 6を介して接続してあり、電極層 4 2、 5 2は、残り の、両電極層 4 2、 5 2に近い側の 2つの面取り面に形成した 2つの接続層 6を介 して接続してある。
電極層 5 1、 5 2は、 図 8に示すように、発光ダイオード L E 3のパッケージ 7 の搭載部 7 aに設けた 2つの引き出し用の電極層 7 2 a, 7 2 bに対応しており、 当該両電極層 7 2 a、 7 2 bと、はんだ層 S Lを介してはんだ付けすることによつ て、発光ダイオード構成部材 L E 2を、前述したように表面実装によって、パッケ ージ 7の搭載部 7 aに搭載するために機能する。
また、 両電極層 5 1、 5 2間の、 中央の電極層 5 3は、 上記表面実装の際に、 電 極層 7 2 a、 7 2 b間の電極層 7 2 cと、 同様にはんだ層 S Lを介して固定される ことによって、主に高放熱部材 1と、パッケージ 7などとの間の放熱経路を確保す るために機能する。
なお、電極層 5 1〜5 3の面積の合計の、外部接続面 1 1の面積に占める割合は、 上述した高放熱部材 1と、パツケージ 7などとの間の放熱経路を十分に確保するこ とを考慮すると、前記のように 3 0 %以上、 中でも 5 0 %以上、特に 7 0 %以上で あるのが好ましい。 上記各部からなるこの例の半導体発光素子搭載部材 B のうち高放熱部材 1は、 前記のように熱伝導率が 1 OW/mK以上で、 かつ熱膨張係数が 10 x 10 6 /°C以下である必要がある。
高放熱部材 1の熱伝導率が 10 WZmK未満では放熱性が不十分であるため、搭 載した半導体発光素子 LE 1が、発光時の自身の発熱によって早期に劣化、損傷し てしまう。
また、 高放熱部材 1の熱膨張係数が 1 Ox 10_6/°Cを超える場合には、 半導 体発光素子 L E 1との熱膨張係数の差が大きくなりすぎる。そして、素子搭載領域 10 aに半導体発光素子 LE 1を搭載する際、ならびに発光ダイオード構成部材 L E 2をパッケージ 7の搭載部 7 aに搭載する際の、はんだ付けなどによる熱履歴や、 あるいは半導体発光素子 E L 1の発光時の発熱などによって高放熱部材 1が膨張 収縮した際に、半導体発光素子 LE 1に過大な応力が加わるなどして、当該半導体 発光素子 LE 1が破損したり、 Allバンプ BPによる電極層 41、 42との接合が 外れて接合不良を生じたりするおそれがある。
前記の条件を満足する高放熱部材 1を形成しうる材料としては A 1N、 A120 3、 S i C、 S i3N4、 BeO、 BN等の絶縁性のセラミックを挙げることができ、 コストの点では A 1203が好ましい。
しかし、放熱性を考慮すると、高放熱部材 1の熱伝導率は、前記の範囲内でも 1 5 OW/mK以上、特に 20 OW/mK以上であるのが好ましく、 このように高い 熱伝導率を達成するためには、 A 1 Nまたは S i Cが好ましい。また半導体発光素 子 LE 1との熱膨張係数の差を小さくすることを考慮すると、 A1Nまたは Al2 〇3が好ましい。
したがって、発光ダイオードの高出力化に対応するための放熱機能などを最優先 するならば、上記のうちでも A1Nによつて高放熱部材 1を形成するのが特に好ま しく、 放熱機能がさほど要求されない場合には A 1203によって高放熱部材 1を 形成するのが好ましい。
しかし、機械的強度などの、高放熱部材 1のその他の物性との兼ね合いや、 ある いは製造コストなどを考慮すると、上述したセラミックの場合、熱伝導率は、上記 範囲内でも特に 3 0 O W/mK以下であるのが好ましく、熱膨張係数は、上記の範 囲内でも特に 4 X 1 0一6〜 7 X 1 0— 6/°Cであるのが好ましい。
高放熱部材 1のうち、凸条 2で囲まれた素子搭載領域 1 0 aの面積は、搭載する 半導体発光素子 L E 1の面積の 1 . 0 5〜 4倍である必要がある。
素子搭載領域 1 0 aの面積が、半導体発光素子 L E 1の面積の 4倍を超える場合 には、半導体発光素子搭載部材 B Lが大きくなりすぎて、半導体発光素子 L E 1の 不良が生じた際に生じる材料の無駄が、従来のパヅケージの場合とほとんど変わら なくなってしまうという問題がある。
特に高放熱部材 1は高価であるので、その面積は、上記の範囲内でもできるだけ 小さくするのが好ましい。すなわち素子搭載領域 1 0 aの面積は、材料の無駄をな くすることを考慮すると、上記の範囲内でも特に、半導体発光素子 L E 1の面積の 3倍以下であるのが好ましく、 2 . 5倍以下であるのがさらに好ましい。
また、素子搭載領域 1 0 aの面積が、半導体発光素子 L E 1の面積の 1 . 0 5倍 未満では、当該素子搭載領域 1 0 aの面積が小さくなり過ぎて、半導体発光素子 L E 1の搭載作業が難しくなるおそれがある。.
なお、搭載作業の作業性を向上することを考慮すると、素子搭載領域 1 0 aの面 積は、上記の範囲内でも特に、半導体発光素子 L E 1の面積の 1 . 1倍以上である のが好ましく、 1 . 2倍以上であるのがさらに好ましい。
また、半導体発光素子搭載部材 B Lの外形を極力、小さくして省スペース化を図 ることや、材料の無駄を極力抑えつつ、半導体発光素子 L E 1の搭載作業の作業性 を向上することなどを考慮すると、上記素子搭載領域 1 0 aを含む高放熱部材 1の 面積は、 半導体発光素子 L E 1の面積の 1 . 5〜1 0倍、 中でも 2〜 7倍、 特に 3 〜 5倍の範囲内であるのが好ましい。
素子搭載領域 10 aおよび高放熱部材 1の面積を規定する基準となる半導体発 光素子 L E 1の面積は、 1つの素子搭載領域 10 aに搭載する半導体発光素子 L E 1が 1つであるときは、その素子そのものの面積であるが、 2つ以上であるときは、 各素子の面積の和を半導体発光素子 LE 1の面積として、素子搭載領域 10 aおよ び高放熱部材 1の面積を規定すればよい。
高放熱部材 1の厚みは、強度を十分に確保しつつ、半導体発光素子搭載部材 BL の容積をできるだけ小さくすることを考慮すると、 0. l〜lmmであるのが好ま しく 0. 2〜0. 5 mmであるのがさらに好ましい。
また、 凸条 2は、前記のように、高放熱部材 1と積層した状態での反りを防止す ることや、半導体発光素子 LE 1との熱膨張係数の差を小さくすることなどを考慮 すると、熱膨張係数が、 10x 10— 6/°C以下、特に 4x 10— 6〜7x 10— 6Z°C の範囲内であるのが好ましく、 高放熱部材 1の熱膨張係数との差が、 3x 10一6 /°C以下、 特に 1 X 10一6/。 C以下であるのが好ましい。 さらに言えば、 高放熱 部材 1と同じ材料で形成して、熱膨張係数の差を全く無くしてしまうのが最も好ま しい。 高放熱部材 1を A 1203によって形成した場合は、 凸条 2も A 1203によ つて形成するのが好ましい。
また、 凸条 2は、前記のように、半導体発光素子 LEからの光を透過しうる材料 によって形成するのが好ましい。詳しくは、 凸条 2は、波長 40 Onm以上の短波 長の光の内部透過率が 90%以上であるガラスによって形成するのが好ましい。こ のことと、上述した熱膨張係数の差を小さくすることとを併せ考慮すると、高放熱 部材 1を A1N、 A 1203、 SiC、 Si3N4、 BeO、 BN等の絶縁性のセラ ミックのいずれかによつて形成すると共に、 凸条 2を、 熱膨張係数が I X 10一6 〜8 X 10-6 °0であるアルミナホウケィ酸ガラス等で形成するのが好ましい。 アルミナホウケィ酸ガラスの組成は、 S i02が 55〜65重量％、 A 1203が 1 0〜2 0重量％、 B 2 0 3が 5〜1 5重量％であるのが好ましい。
凸条 2の厚みは、強度を十分に確保しつつ、半導体発光素子搭載部材 B Lの容積 をできるだけ小さくすることを考慮すると、 0 . 1〜 1 mmとするのが好ましく 0 .
2〜0 . 5 mmとするのがさらに好ましい。
高放熱部材 1と凸条 2とを、接合層 3を介して接合、一体化するためには種々の 接合方法を採用することができる。
すなわち、 接着剤による接着の他、 はんだ接合、 ろう接合、 金—金圧着等を採用 することができるが、 特に製造コストの点で、 接着剤による接着が好ましい。 接着剤としては、 種々の接着剤を挙げることができる。
ただし、 接着剤は、 素子搭載領域 1 0 aに半導体発光素子 L E 1を搭載する際、 ならびに発光ダイォ一ド構成部材 L E 2をパッケージ Ίの搭載部 7 aに搭載する 際の、 はんだ付けなどによる熱履歴や、 あるいは半導体発光素子 E L 1の発光時の 発熱などに対して十分な耐熱性を有している必要があり、かかる高耐熱性の接着剤 としては、 例えばエポキシ系、 ポリイミド系、 ポリアミドイミド系、 ポリエーテル イミド系、ポリエーテルスルホン系、液晶ポリマー系などの接着剤を挙げることが できる。
中でも、上述した熱履歴などに十分に耐え得ることを考慮すると、 ガラス転移温 度が 2 0 0 °C以上、または熱分解温度が 2 6 0 °C以上の接着剤を用いるのが好まし い。また取り扱い上の観点から、基本的にポットライフのない熱可塑性樹脂系の接 着剤、 具体的にはポリアミドィミド系接着剤等を用いるのが好ましい。
これら樹脂系の接着剤を用いて高放熱部材 1と凸条 2とを接合するためには、例 えば適当な溶剤に溶解または分散させてペースト化したものを、スクリーン印刷な どによって、両者のうち少なくとも一方の接合面に塗布して乾燥固化させるか、 も しくはシート状に形成したものを両者の接合面の間に挟んだ状態で加圧、加熱すれ ばよい。 前記のように、半導体発光素子 L Eからの光を透過しうる材料によつて形成した 凸条 2を、接着剤等の接合層 3を介して高放熱部材 1と接合する場合は、 この凸条 2の、高放熱部材 1と接合される面に反射層を形成すると、 さらに、発光効率を向 上することができる。すなわち、この例の半導体発光素子搭載部材 B Lにおいては、 高放熱部材 1の電極層 4 1、 4 2が、 凸条 2を接合する部分で、接合層 3によって 覆われるため、 上記反射層を形成しない場合は、 接合層 3の分だけ、 電極層 4 1、 4 2による、光の反射面積が少なくなるが、 凸条 2に反射層を設けると、 この反射 層によって光の反射面積が補われるため、 発光効率を向上することができる。
反射層は、次に述べる電極層 4 1〜5 3や接続層 6と同様に、種々の金属によつ て形成することができるが、特に、短波長の光の反射率に優れる A 1によって形成 するのが好ましレ、。また、反射層による光の反射効率を向上することを考慮すると、 この反射層を形成する、 凸条 2の、高放熱部材 1と接合される面は、 できるだけ平 滑に仕上げるのが好ましい。
高放熱部材 1の主面 1 0、外部接続面 1 1、および側面 1 2のうち面取り面に形 成する電極層 4 1〜 5 3や接続層 6は、いずれも従来公知の種々の、導電性に優れ た金属材料などで層状に形成することができる。また電極層 4 1 - 5 3や接続層 6 は、湿式めつき法や、 あるいは真空蒸着法、 スパッタリング法などの物理蒸着法等 の、種々のメタライズ法を利用して、単層構造、 あるいは 2層以上の多層構造に形 成することができる。
このうち、湿式めつき法によって電極層 4 1〜5 3や接続層 6を形成する場合は、 かかる電極層 4 1〜5 3や接続層 6を、アンカ一効果によって、高放熱部材 1の各 表面に密着性良く形成するために、当該高放熱部材 1の、少なくとも上記各層を形 成する表面の中心線平均粗さ R aが 0 . 1〜 1 mの範囲であるのが好ましい。 また、物理蒸着法では、 特に電極層 4 1、 4 2の表面を、 前記のように反射面と しても機能させることを考慮すると、高放熱部材 1の、少なくとも上記各層を形成 する表面の中心線平均粗さ R aが 0. 1 m以下であるのが好ましい。
高放熱部材の表面の中心線平均粗さ: aを調整するためには、従来公知の種々の 研磨方法を採用することができる。
湿式めつき法では、 1回の処理によって十分な厚みを有する金属膜を形成するこ とができるので、電極層 41〜53や接続層 6は単層構造に形成してもよいが、例 えば Cuや N iからなる 1層または 2層の下地層の上に、 Ag、 Auなどの導電性 に優れた金属からなる、厚み 1〜10 zmの導電層を積層した多層構造に形成 してもよい。
一方、物理蒸着法では、電極層 41〜53や接続層 6を、機能分離した複数の層 を積層した多層構造に形成するのが好ましく、かかる層としては、例えば高放熱部 材 1に近い側から順に、
• Ti、 Cr、 NiCr、 Ta、 およびこれら金属の化合物などからなり、 セラ ミヅクとの密着性に優れた密着層、
- Pt、 Pd、 Cu、 Ni、 Mo、 NiCrなどからなり、 次に述べる導電層を 形成する金属の拡散を防止する機能を有する拡散防止層、 ならびに
• Ag、 Al、 Auなどからなり、 導電性に優れた表面層
などを挙げることができる。
また、 密着層の厚みは 0. 01〜； L. 0〃m程度、 拡散防止層の厚みは 0. 01 〜1. 5〃m程度、 表面層の厚みは 0. 1〜10 m程度であるのが好ましい。 電極層 41、 42の表面には、 Ag、 A 1または A 1合金等からなり、 半導体発 光素子 LE 1からの光、特に波長 60 Onm以下の短波長の光を高い反射率で反射 するための反射層を設けてもよい。中でも A 1は、特に 45 Onm以下の短波長の 光の反射率に優れており、蛍光体と組み合わせて白色発光させるために用いる、短 波長の半導体発光素子 LE 1の発光効率を向上できる点で好ましい。
なお、 これらの金属を、前記のように導電層として使用して最表層に配置してい る場合は、 反射層を省略してもよい。
また、電極層 5 1〜5 3の表面に 例えばパヅケージ 7の電極層 7 2 a〜7 2 cと、はんだ層 S Lによってはんだ接合した際の信頼性を向上するために、 Αΐιな どからなる対はんだ接合層を設けてもよい。
ただし、 Auを、前記のように導電層として使用して最表層に配置している場合 は、 対はんだ接合層を省略してもよい。
電極層 4 1〜5 3をパターン形成するには、例えばメタルマスクや、あるいはフ ォトリソグラフィ一によるマスクなどを使用して、当該マスクで覆われずに露出し た高放熱部材 1の表面を、前記湿式めつき法や物理蒸着法などによって選択的にメ タラィズすればよい。また電極層 4 1〜5 3を多層構造とするためには、高放熱部 材 1の露出した表面に、 異なる金属によるメタライズを繰り返し行えばよい。 また、図の例における接続層 6は、次に述べるこの例の半導体発光素子搭載部材 B Lの製造工程で、複数の高放熱部材 1のもとになる 1枚のセラミック板に形成し たスルーホールの内面をメ夕ライズした後、セラミック板をダイシングして個々の 高放熱部材 1を切り出すことによつて形成される。
なお、 電極層 4 1、 5 1間および 4 2、 5 2間は、 上記の接続層 6に代えて、 例 えば高放熱部材 1の面内の、任意の位置に形成した V i aを介して接続するように してもよい。
図 5 A〜図 5 Eは、上記例の半導体発光素子搭載部材 B Lを製造する工程の一例 を示す断面図である。図の例の製造工程では、前記のように複数の高放熱部材 1の もとになる、あらかじめ焼結した 1枚のセラミック板と、 同じく複数の凸条 2もと になる、あらかじめ焼結した 1枚のセラミヅク板とを用いて、複数個の半導体発光 素子搭載部材 B Lを製造している。
まず、 図 5 A、 図 6 Aに示すように、複数の高放熱部材 1を切り出すことができ る大きさを有する、あらかじめ焼結した 1枚のセラミック板 1 ' を用意し、その表 裏両面を、 メタライズ法の種類などに応じた所定の表面粗さに研磨したのち、図 6 Aに一点鎖線で示す、個々の高放熱部材 1に対応する略正方形の領域 1 a' の角が 4つ集まった部分に、 それそれスルーホール 1 b' を形成する。
また、 図 6 Bに示すように、複数の凸条 2を切り出すことができる大きさを有す る、あらかじめ焼結した 1枚のセラミック板 2' を用意し、 その表裏両面を研磨な どしたのち、 同図に一点鎖線で示すように、先のセラミック基板 1' の領域 la' とピッチを合わせて配置した、個々の凸条 2に対応する略正方形の領域 2 a' の中 央部に通孔 20を形成する。
それと共に、 図の例では、 上記領域 2 a' の角が 4つ集まった部分に、 先のスル —ホール lb' と一致するようにスル一ホール 2 b' を形成する。
スル一ホール 2b' は、スルーホール lb' と位置合わせすることで、セラミヅ ク基板 1' の領域 la' と、セラミック基板 2' の領域 2 a' とを位置合わせする ためのものである。他の方法によって両領域 1 a'、 2 a' の位置合わせが可能で ある場合は、 スル一ホール 2 b' を省略してもよい。
セラミック板 1' にスルーホール 1 を形成するための穴あけ加工や、セラミ ック板 2' に通孔 20、スル一ホール 2 b' を形成するための穴あけ加工としては、 例えば切削や研削等の、従来公知の種々の機械的加工方法を採用してもよいが、ス ル一ホール lb'、 2 b'、通孔 20に対応する通孔を有するメタルマスクゃフォ トリソグラフィ一によるマスクなどを用いたサンドブラスト法が好ましい。かかる サンドブラスト法によれば、 セラミック板 1'上の全てのスルーホール 1 b'や、 セラミヅク板 2'上の全ての通孔 20、スルーホール 2 b' を、 いずれも 1工程で 同時に形成できるため、 加工工程を簡略化して低コスト化が可能である。
なお、 サンドブラスト法では、 スルーホールがテーパー状になるが、 これを有効 に利用することもできる。すなわち通孔 20を、セラミック板： T側が広い逆テ一 パ一状に形成すれば、当該通孔 20に蛍光体および/または保護樹脂 FRを充てん した際に、 かかる逆テーパーを、 そのヌケ止めとして機能させて、 蛍光体および/ または保護樹脂 F Rの剥落を低減することができる。
次に、 図 5 Bに示すように、 セラミヅク板 の上面側に、 メタルマスクゃフォ トリソグラフィ一によるマスクなどを用いたメタライジングによつて電極層 41、 42をパターン形成すると共に、下面側に、 同様にメタルマスクやフォトリソグラ フィ一によるマスクなどを用いたメタライジングによって電極層 51〜53をパ 夕一ン形成する。
また、 スルーホール l b' の内面の全面には、接続層 6のもとになる金属層 6' を形成する。
金属層 6' は、例えば電極層 41〜53を湿式めつき法によって直接に、 セラミ ヅク板 1' の表裏両面に同時に、 または片面ずつパターン形成する場合、 これらの 層と同時に形成することができる。 この際、 電極層 41〜52を、 スルーホール 1 b' の開口に達するようにパターン形成しておくことによって、これらの電極層 4 1〜52を、 図に見るように金属膜 6' と一体に形成することができる。
このため、 加工工程を簡略化して低コスト化が可能である。
また、電極層 41〜 53を物理蒸着法によって形成する場合には、物理蒸着法と してスパヅ夕リング法を採用すれば、同時にスル一ホール l b' の内面までメ夕ラ ィズすることができる。 また、 物理蒸着法と湿式めつき法とを併用してもよい。 次に、 図 5 Cに示すように、 セラミヅク板 の、 電極層 41、 42を形成した 上面側に、接合層 3のもとになる接着剤 3' を塗布して乾燥、 固化させるか、 もし くはシート状の接着剤 3' を積層し、次いでその上に、前記のようにスルーホール l b' 、 2b' によって位置合わせしながらセラミック板 2' を積層する〔図 5D〕。 なお、 図 5D、 図 5Eでは位置関係がわかりやすいように、 セラミック板 1'と 接着剤 3'とを、 図 6 A中の A— A線断面図で表し、 セラミック板 2'を、 図 6B中 の B— B線断面図で表している。 次に、セラミック板 1 '、 を面方向に加圧、加熱して接着剤 3 ' を溶融させ た後、 冷却して固化させると、 両者を接合、 一体化することができる。
このあと、 上記の積層体を、 図 5 Eに破線で示すように、 領域 l a'、 2 a'の境 界部分〔図 6 A、 図 6 B中に示した、 近接した 2本の一点鎖線の間の領域〕におい てダイシングして、各領域ごとに切り分けると、図 1〜図 4に示したこの例の半導 体発光素子搭載部材 B Lを製造することができる。
また、 この際、スル一ホ一ル l b ' 内の金属層 6 ' がそれそれ 4つの領域に分割 されて、前述した、高放熱部材 1の側面 1 2のうち、正方形の四隅に設けた面取り 面の接続層 6となる。
かくして製造されたこの例の半導体発光素子搭載部材 B Lの、高放熱部材 1の主 面 1 0のうち素子搭載領域 1 0 aに半導体発光素子 E L 1を搭載すると共に、凸条 2の内側の空間に蛍光体および/または保護樹脂 F Rを充てんして半導体発光素 子 L E 1を封止すると、先に説明したように、図 7の構造を有する発光ダイオード 構成部材 L E 2を得ることができる。
半導体発光素子 L E 1を封止するための保護樹脂としては、エポキシ系、シリコ ーン系等の、従来公知の種々の保護樹脂が使用可能である。特に耐熱性や紫外線に 対する耐性等を考慮するとシリコーン樹脂が好ましい。また蛍光体としては、例え ば波長 6 0 0 nm以下、特に 4 5 0 nm以下の短波長の光を放射する半導体発光素 子 L E 1と組み合わせて白色に発光させることができる従来公知の種々の蛍光体 などを挙げることができる。また半導体発光素子 L E 1は、蛍光体を充てんした上 に保護樹脂を被覆した積層構造によつて封止してもよい。
上記の発光ダイォード構成部材 L E 2は、発光ダイォ一ドデバイスの最終形態と して使用することができる。例えば発光ダイォード構成部材 L E 2を複数個、基板 上に搭載すれば面発光体を構成することができる。
また、発光ダイォード構成部材 L E 2を、図 8に示すパヅケージ 7の凹部 7 bの、 開口 7 cと対向する底面に設けた搭載部 7 aに搭載すると共に、開口 7 cを、半導 体発光素子 L E 1からの光を透過しうる材料にて形成した封止キャップまたはレ ンズ L Sで閉じると、 発光ダイオード L E 3を得ることができる。
なお、 図の例のパッケージ 7は、 図において上面側に、前述した引き出し用の電 極層 7 2 a、 7 2 bと、電極層 7 2 cとを形成して上記搭載部 7 aとした基板 7 0 と、 当該基板 7 0上に積層、一体ィ匕した、上記凹部 7 bとなる通孔を有する反射部 材 7 1とで構成してある。
また、反射部材 7 1の通孔は、搭載部 7 a側から開口 7 c側へ向けて外方に拡が つた形状（すり鉢状）に形成してあると共に、その内面を反射面 7 1 aとしてある。 そして、半導体発光素子 L E 1からの光を、この反射面 7 1 aと、電極層 7 2 a、 7 2 bの表面とによって開口 7 cの方向に反射して、レンズ L Sを通してパヅケ一 ジ 7の外部に、 より効率よく放射することができる。
基板 7 0としては、セラミヅク基板やガラスエポキシ基板などの絶縁性でかつ耐 熱性の基板を用いる。また反射部材 7 1としては、上記のように半導体発光素子 L E 1からの光を効率よく反射するために、その全体または少なくとも反射面 7 1 a を金属にて形成したものを用いる。
図 9〜図 1 1は、本発明の半導体発光素子搭載部材 B Lの変形例を示す図である。 これらの図に見るように、 この例の半導体発光素子搭載部材 B Lは、高放熱部材 1の平面形状を長方形として、その主面 1 0の、平面形状が正方形である凸条 2の 左右の外側に、それぞれ他部材との接続のための領域 1 0 b、 1 0 bを設けると共 に、主面 1 0の両電極層 4 1、 4 2をそれぞれ、 凸条 2の通孔 2 0を通して外部に 露出させた素子搭載領域 1 0 aから、凸条 2の下を通して両領域 1 0 b、 1 O bま で延設して、他部材との接続用の電極層を兼ねさせている点が、先の例と相違して いる。
それ以外は先の例と同様である。 すなわち、高放熱部材 1と凸条 2とは、例えば A 1 Nなどの、 あらかじめ焼結し たセラミヅクにて形成したものを、接着剤などからなる接合層 3を介して積層した 構造を有する。
また、 電極層 4 1、 4 2は、 周知のメタライジング法などによって、高放熱部材 1の主面 1 0にパターン形成される。
さらに、半導体発光素子搭載部材 B Lは、複数の高放熱部材 1のもとになる、 あ らかじめ焼結した 1枚のセラミック板と、同じく複数の凸条 2のもとになる、あら かじめ焼結した 1枚のセラミック板とを用いて、 前記と同様にして製造される。 この例の半導体発光素子搭載部材 B Lは、上記のように高放熱部材 1の主面 1 0 側に形成した、半導体発光素子との接続用の電極層 4 1、 4 2に、他部材との接続 用の電極としての機能をも持たせており、外部接続面 1 1の電極層や、両電極層間 を繋ぐ接続層などを省略できるため、 構造を簡略化できるという利点がある。
かかる半導体発光素子搭載部材 B Lの、高放熱部材 1の主面 1 0のうち素子搭載 領域 1 0 aに、金バンプ B Pなどを用いて半導体発光素子 E L 1を搭載すると共に、 凸条 2の内側の空間に蛍光体および/または保護樹脂 F Rを充てんして半導体発 光素子 L E 1を封止すると、図 1 2の構造を有する発光ダイオード構成部材 L E 2 を得ることができる。
上記の発光ダイォード構成部材 L E 2は、前記と同様に、発光ダイォ一ドデバイ スの最終形態として使用することができる。すなわち発光ダイオード構成部材 L E 2を複数個、 基板上に搭載すれば面発光体を構成することができる。
また、上記の発光ダイオード構成部材 L E 2を、図 1 3に示すパヅケージ 8の凹 部 8 bの、開口 8 cと対向する底面に設けた搭載部 8 aに搭載すると共に、開口 8 cを、半導体発光素子 L E 1からの光を透過しうる材料にて形成した封止キャップ またはレンズ L Sで閉じると、 発光ダイオード L E 3を得ることができる。
なお、 この例では高放熱部材 1を、その外部接続面 1 1と搭載部 8 aとの間に介 在させた、 接着剤などの接合層 8 3によって、 当該搭載部 8 aに実装すると共に、 前述した領:域 1 0 b、 1 O bまで延設した電極層 4 1、 4 2を、 それそれワイヤー ボンド WB、 WBを介して、パヅケージ 8に設けた一対の引き出し用のリード 8 2 a、 8 2 bと電気的に結線することによって、 発光ダイオード構成部材 L E 2を、 パッケージ 8の搭載部 8 aに搭載している。
また、 図の例のパヅケージ 8は、底面に上記搭載部 8 aを備えると共に、 この搭 載部 8 a側から開口 8 c側へ向けて外方に拡がった形状（すり鉢状）の凹部 8 0 a を有する反射部材 8 0と、当該反射部材 8 0の外周を囲むように接合、一体ィ匕した、 その一端を凹部 8 bの開口 8 cとした筒状の枠体 8 1と、枠体 8 1の、図において 左右両側に、当該枠体 8 1を貫通させて配設した前記リード 8 2 a、 8 2 bとで構 成してある。 また凹部 8 0 aの内面は反射面 8 0 bとしてある。
そして、半導体発光素子 L E 1からの光を、 この反射面 8 0 bによって開口 8 c の方向に反射して、 レンズ L Sを通してパヅケージ 8の外部に、 より効率よく放射 することができる。
反射部材 8 0としては、前記と同様に半導体発光素子 L E 1からの光を効率よく 反射するために、その全体または少なくとも反射面 8 0 bを金属にて形成したもの を用いる。また枠体 8 1としては、一対のリード 8 2 a、 8 2 bを絶縁するために、 樹脂製またはセラミヅク製の枠体を用いる。
図 1 4〜図 1 6は、本発明の半導体発光素子搭載部材 B Lの、他の変形例を示す 図である。
これらの図に見るように、この例の半導体発光素子搭載部材 B Lを構成する高放 熱部材 1および凸条 2の形状は、 図 1〜図 4の例と同じである。
先の例との相違点は、他部材との接続用の電極層 5 1、 5 2を、 凸条 2の上面に 形成すると共に、接続層 6を、 図 1 6に網線を入れて示したように、 凸条 2の側面 2 1のうち、 正方形の四隅に設けた 4つの面取り面に形成した点にある。 それ以外は先の例と同様である。
すなわち、高放熱部材 1と凸条 2とは、例えば A 1 Nなどの、 あらかじめ焼結し たセラミックにて形成したものを、接着剤などからなる接合層 3を介して積層した 構造を有する。
また、電極層 4 1〜5 2は、周知のメタライジング法などによって、高放熱部材 1の主面 1 0、 および凸条 2の上面にパターン形成される。
さらに、半導体発光素子搭載部材 B Lは、複数の高放熱部材 1のもとになる、 あ らかじめ焼結した 1枚のセラミック板と、同じく複数の凸条 2のもとになる、あら かじめ焼結した 1枚のセラミヅク板とを用いて、 前記と同様にして製造される。 また、 この際、 凸条のもとになるセラミック板に、通孔 2 0と共にスルーホール を形成し、このスルーホールの内面に、電極層 5 1、 5 2と共に形成した金属層を、 ダイシングによつて半導体発光素子搭載部材 B Lを切り出す際に分割して接続層 6が形成される。
なお、 電極層 4 I s 5 1間および 4 2、 5 2間は、 上記の接続層 6に代えて、 例 えば高放熱部材 1の面内の、任意の位置に形成した V i aを介して接続するように してもよい。
この例の半導体発光素子搭載部材 B Lは、図 1〜図 4の例のものと共に、その外 形を極力、 小さくして省スペース化を図ることができるという利点がある。
かかる半導体発光素子搭載部材 B の、高放熱部材 1の主面 1 0のうち素子搭載 領域 1 0 aに、金バンプ B Pなどを用いて半導体発光素子 E L 1を搭載すると共に、 凸条 2の内側の空間に蛍光体および/または保護樹脂 F Rを充てんして半導体発 光素子 L E 1を封止すると、図 1 7の構造を有する発光ダイオード構成部材 L E 2 を得ることができる。
上記の発光ダイオード構成部材 L E 2は、やはり前記と同様に、発光ダイオード デバイスの最終形態として使用することができる。すなわち発光ダイォ一ド構成部 材 L E 2を複数個、 基板上に搭載すれば面発光体を構成することができる。
また、上記の発光ダイオード構成部材 L E 2を、 図 1 3のものと同じ、 図 1 8に 示すパヅケージ 8の凹部 8 bの、開口 8 cと対向する底面に設けた搭載部 8 aに搭 載すると共に、開口 8 cを、半導体発光素子 L E 1からの光を透過しうる材料にて 形成した封止キャップまたはレンズ L Sで閉じると、発光ダイオード L E 3を得る ことができる。
搭載方法も同様である。すなわち高放熱部材 1を、その外部接続面 1 1と搭載部 8 aとの間に介在させた、接着剤などの接合層 8 3によって、当該搭載部 8 aに実 装すると共に、 凸条 2の上面に形成した電極層 5 1、 5 2を、 それそれワイヤ一ボ ンド WB、WBを介して、パッケージ 8に設けた一対の引き出し用のリード 8 2 a、 8 2 bと電気的に結線することによって、発光ダイオード構成部材 L E 2を、パヅ ケージ 8の搭載部 8 aに搭載している。
なお、本発明の構成は、 以上で説明した各図の例のものには限定されず、本発明 の要旨を変更しない範囲で、 種々の設計変更を施すことができる。

Claims

請求の範囲
1 . 半導体発光素子を搭載するための半導体発光素子搭載部材であって、
片面に、半導体発光素子と接続するための、少なくとも 2つの互いに絶縁された 電極層が形成されることによって、当該片面が、半導体発光素子を搭載するための 素子搭載領域を含む主面とされ、その反対面が、他部材との接続のための外部接続 面とされると共に、熱伝導率が 1 0 W/mK以上で、かつ熱膨張係数が 1 0 x 1 0 _ 6 /°C以下である高放熱部材と、
この高放熱部材の主面上に、素子搭載領域を囲むように設けられる凸条とを備え、 素子搭載領域の面積が、搭載する半導体発光素子の面積の 1 . 0 5〜 4倍である ことを特徴とする。
2 . クレーム 1の半導体発光素子搭載部材であって、素子搭載領域の面積が、搭載 する半導体発光素子の面積の 3倍以下であることを特徴とする。
3 . クレーム 1の半導体発光素子搭載部材であって、素子搭載領域の面積が、搭載 する半導体発光素子の面積の 1 . 1倍以上であることを特徴とする。
4 . クレーム 1の半導体発光素子搭載部材であって、高放熱部材の面積が、搭載す る半導体発光素子の面積の 1 . 5〜1 0倍であることを特徴とする。
5 . クレーム 4の半導体発光素子搭載部材であって、高放熱部材の面積が、搭載す る半導体発光素子の面積の 2〜 7倍であることを特徴とする。
6 . クレーム 1の半導体発光素子搭載部材であって、外部接続面に、他部材との接 続のための、少なくとも 2つの互いに絶縁された電極層が形成されると共に、各電 極層と、 主面の各電極層とが、 それぞれ、 高放熱部材の側面、 または高放熱部材を 貫通する通孔の内面に形成される接続層を介して、個別に接続されることを特徴と する。
7 .クレーム 6の半導体発光素子搭載部材であって、外部接続面に形成される電極 層の面積の合計の、外部接続面の面積に占める割合が 3 0 %以上であることを特徴 とする。
8 .クレーム 6の半導体発光素子搭載部材であって、外部接続面に形成される電極 層の面積の合計の、外部接続面の面積に占める割合が 5 0 %以上であることを特徴 とする。
9 . クレーム 1の半導体発光素子搭載部材であって、高放熱部材の主面の、 凸条ょ り外側に、他部材との接続のための領域が設けられ、主面の各電極層が、 それそれ この領域まで延設されて、他部材との接続のための電極層としても用いられること を特徴とする。
1 0 . クレーム 1の半導体発光素子搭載部材であって、 凸条の上面に、他部材との 接続のための、少なくとも 2つの互いに絶縁された電極層が形成されると共に、各 電極層と、主面の各電極層とが、 凸条の側面、 または凸条を貫通する通孔の内面に 形成される接続層を介して個別に接続されることを特徴とする。
1 1 . クレーム 1の半導体発光素子搭載部材であって、高放熱部材と凸条とが、 少 なくとも 1層の接合層を介して接合、 一体化されることを特徴とする。
1 2 .クレーム 1の半導体発光素子搭載部材であって、凸条の熱膨張係数が 1 0 X 1 0一6/。 C以下、 高放熱部材の熱膨張係数との差が 3 X 1 0 _ 6/°C以下であるこ とを特徴とする。
1 3 . クレーム 1の半導体発光素子搭載部材であって、 凸条が、半導体発光素子か らの光を透過しうる材料によって形成されることを特徴とする。
1 . クレーム 1 3の半導体発光素子搭載部材であって、 凸条の、高放熱部材と接 合される面に反射層が形成されることを特徴とする。
1 5 .発光ダイォード構成部材であって、 クレーム 1の半導体発光素子搭載部材の うち、高放熱部材の主面の、凸条で囲まれた素子搭載領域に半導体発光素子が搭載 されると共に、凸条の内側の空間に、蛍光体および保護樹脂のうちの少なくとも一 方が充てんされて、 半導体発光素子が封止されることを特徴とする。
1 6 .発光ダイオードであって、 凹部を有するパッケージを備え、 この凹部の底面 に、 クレーム 1 0の発光ダイオード構成部材が搭載されると共に、 凹部の開口が、 発光ダイオード構成部材からの光を透過しうる材料によって形成される封止キヤ ップまたはレンズで封止されることを特徴とする。
PCT/JP2004/012133 2003-08-26 2004-08-18 半導体発光素子搭載部材、それを用いた発光ダイオード構成部材、およびそれを用いた発光ダイオード WO2005020338A1 (ja)

Priority Applications (3)

Application Number Priority Date Filing Date Title
JP2005513335A JP4062334B2 (ja) 2003-08-26 2004-08-18 発光ダイオード
US10/569,095 US7491980B2 (en) 2003-08-26 2004-08-18 Semiconductor light-emitting device mounting member, light-emitting diode constituting member using same, and light-emitting diode using same
EP04772094A EP1659642A4 (en) 2003-08-26 2004-08-18 SEMICONDUCTOR LIGHT EMISSION ELEMENT INSTALLER, LIGHT DIODE CONSTITUATION MEMBER THEREFOR AND LIGHT DIODE THEREWITH

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2003301788 2003-08-26
JP2003-301788 2003-08-26

Publications (1)

Publication Number Publication Date
WO2005020338A1 true WO2005020338A1 (ja) 2005-03-03

Family

ID=34213913

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/JP2004/012133 WO2005020338A1 (ja) 2003-08-26 2004-08-18 半導体発光素子搭載部材、それを用いた発光ダイオード構成部材、およびそれを用いた発光ダイオード

Country Status (4)

Country Link
US (1) US7491980B2 (ja)
EP (1) EP1659642A4 (ja)
JP (1) JP4062334B2 (ja)
WO (1) WO2005020338A1 (ja)

Cited By (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2006101257A1 (en) * 2005-03-23 2006-09-28 Matsushita Electric Industrial Co., Ltd. Light-emitting module
JP2007042781A (ja) * 2005-08-02 2007-02-15 Hitachi Kyowa Engineering Co Ltd サブマウント及びその製造方法
JP2007123302A (ja) * 2005-10-25 2007-05-17 Nichia Chem Ind Ltd 発光装置
JP2007189031A (ja) * 2006-01-12 2007-07-26 Allied Material Corp 半導体素子搭載用部材とそれを用いた半導体装置および発光ダイオード
JP2008034550A (ja) * 2006-07-27 2008-02-14 Kyocera Corp 発光素子用配線基板および発光装置
JP2008124153A (ja) * 2006-11-09 2008-05-29 Toyoda Gosei Co Ltd 発光装置及びその製造方法
JP2008147270A (ja) * 2006-12-07 2008-06-26 Nichia Chem Ind Ltd 発光装置及びその製造方法
JP2008159791A (ja) * 2006-12-22 2008-07-10 Nichia Chem Ind Ltd 発光装置およびその製造方法
JP2009164157A (ja) * 2007-12-28 2009-07-23 Nichia Corp 発光装置
JP2010129539A (ja) * 2008-11-27 2010-06-10 Samsung Electro-Mechanics Co Ltd ヘッドランプ用セラミックパッケージ及びこれを備えるヘッドランプモジュール
US7935554B2 (en) 2004-12-08 2011-05-03 Samsung Led Co., Ltd. Semiconductor light emitting device and method of manufacturing the same
US8114691B2 (en) 2004-12-08 2012-02-14 Samsung Led Co., Ltd. Semiconductor light emitting device having textured structure and method of manufacturing the same
US8124998B2 (en) * 2004-12-06 2012-02-28 Samsung Electro-Mechanics Co., Ltd. Light emitting device package
JP2013051449A (ja) * 2010-11-25 2013-03-14 Kyocera Corp 発光素子実装用基体および発光装置
KR20150077569A (ko) * 2013-12-27 2015-07-08 삼성전자주식회사 플립칩 엘이디 패키지 기판 및 플립칩 엘이디 패키지 구조
JP2022125326A (ja) * 2020-04-09 2022-08-26 日亜化学工業株式会社 発光装置の製造方法及び発光装置

Families Citing this family (35)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101161383B1 (ko) * 2005-07-04 2012-07-02 서울반도체 주식회사 발광 다이오드 및 이를 제조하기 위한 방법
JP2007201420A (ja) * 2005-12-27 2007-08-09 Sharp Corp 半導体発光装置、半導体発光素子、および半導体発光装置の製造方法
JP4786406B2 (ja) * 2006-05-12 2011-10-05 株式会社東芝 パターン形成方法
TWI313943B (en) * 2006-10-24 2009-08-21 Chipmos Technologies Inc Light emitting chip package and manufacturing thereof
TWI342075B (en) * 2007-01-08 2011-05-11 Ledtech Electronics Corp Ceramic package for led
US7968900B2 (en) * 2007-01-19 2011-06-28 Cree, Inc. High performance LED package
TWI497747B (zh) 2008-06-02 2015-08-21 Panasonic Corp 半導體發光裝置及使用該發光裝置之光源裝置
US8598602B2 (en) 2009-01-12 2013-12-03 Cree, Inc. Light emitting device packages with improved heat transfer
US7923739B2 (en) * 2009-06-05 2011-04-12 Cree, Inc. Solid state lighting device
TWI449221B (zh) * 2009-01-16 2014-08-11 Everlight Electronics Co Ltd 發光二極體封裝結構及其製造方法
JP5343831B2 (ja) 2009-04-16 2013-11-13 日亜化学工業株式会社 発光装置
US8686445B1 (en) 2009-06-05 2014-04-01 Cree, Inc. Solid state lighting devices and methods
US8860043B2 (en) * 2009-06-05 2014-10-14 Cree, Inc. Light emitting device packages, systems and methods
US8648359B2 (en) 2010-06-28 2014-02-11 Cree, Inc. Light emitting devices and methods
US8269244B2 (en) 2010-06-28 2012-09-18 Cree, Inc. LED package with efficient, isolated thermal path
USD643819S1 (en) * 2010-07-16 2011-08-23 Cree, Inc. Package for light emitting diode (LED) lighting
DE102010044987A1 (de) * 2010-09-10 2012-03-15 Osram Opto Semiconductors Gmbh Optoelektronisches Halbleiterbauelement und Verfahren zu dessen Herstellung
JP2012109475A (ja) 2010-11-19 2012-06-07 Rohm Co Ltd 発光装置、発光装置の製造方法、および光学装置
USD679842S1 (en) 2011-01-03 2013-04-09 Cree, Inc. High brightness LED package
US8610140B2 (en) 2010-12-15 2013-12-17 Cree, Inc. Light emitting diode (LED) packages, systems, devices and related methods
TW201251140A (en) 2011-01-31 2012-12-16 Cree Inc High brightness light emitting diode (LED) packages, systems and methods with improved resin filling and high adhesion
CN103348496A (zh) 2011-02-07 2013-10-09 克利公司 用于发光二极管（led）发光的部件和方法
KR101850432B1 (ko) * 2011-07-11 2018-04-19 엘지이노텍 주식회사 발광 모듈
US9064773B2 (en) 2012-10-26 2015-06-23 Lg Innotek Co., Ltd. Light emitting device package
JP2014175354A (ja) * 2013-03-06 2014-09-22 Disco Abrasive Syst Ltd 発光ダイオード
JP2014225636A (ja) * 2013-04-16 2014-12-04 株式会社ディスコ 発光デバイス
US9691949B2 (en) 2014-05-30 2017-06-27 Cree, Inc. Submount based light emitter components and methods
USD777122S1 (en) * 2015-02-27 2017-01-24 Cree, Inc. LED package
USD772181S1 (en) * 2015-04-02 2016-11-22 Genesis Photonics Inc. Light emitting diode package substrate
USD778848S1 (en) * 2015-04-07 2017-02-14 Cree, Inc. Solid state light emitter component
USD783547S1 (en) * 2015-06-04 2017-04-11 Cree, Inc. LED package
JP1553788S (ja) * 2015-11-05 2016-07-11
KR102486038B1 (ko) 2017-12-01 2023-01-06 쑤저우 레킨 세미컨덕터 컴퍼니 리미티드 발광소자 패키지
CN110197864B (zh) * 2018-02-26 2022-06-14 世迈克琉明有限公司 半导体发光器件及其制造方法
US10957736B2 (en) 2018-03-12 2021-03-23 Cree, Inc. Light emitting diode (LED) components and methods

Citations (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH09321341A (ja) * 1996-05-30 1997-12-12 Nichia Chem Ind Ltd 光半導体装置及びその製造方法
JPH11220178A (ja) * 1998-01-30 1999-08-10 Rohm Co Ltd 半導体発光装置
JP2000208821A (ja) * 1999-01-18 2000-07-28 Rohm Co Ltd チップ型発光ダイオ―ド
JP2001345481A (ja) * 2000-05-31 2001-12-14 Shibuya Kogyo Co Ltd 光電変換素子の検査方法及び装置
JP2002232017A (ja) * 2001-01-30 2002-08-16 Kyocera Corp 発光素子収納用パッケージおよびその製造方法
JP2002344020A (ja) * 2001-05-15 2002-11-29 Sharp Corp 窒化物系半導体発光装置
JP2003037298A (ja) * 2001-07-25 2003-02-07 Stanley Electric Co Ltd 面実装型ｌｅｄランプ
JP2003110148A (ja) * 2001-09-28 2003-04-11 Nichia Chem Ind Ltd 半導体発光装置
JP2003124521A (ja) * 2001-10-09 2003-04-25 Rohm Co Ltd ケース付半導体発光装置
JP2003197974A (ja) * 2001-12-24 2003-07-11 Samsung Electro Mech Co Ltd 発光ダイオードパッケージ

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
FR2593930B1 (fr) * 1986-01-24 1989-11-24 Radiotechnique Compelec Dispositif opto-electronique pour montage en surface
DE19600306C1 (de) * 1996-01-05 1997-04-10 Siemens Ag Halbleiter-Bauelement, insb. mit einer optoelektronischen Schaltung bzw. Anordnung
JP3217322B2 (ja) * 1999-02-18 2001-10-09 日亜化学工業株式会社 チップ部品型発光素子
JP2001144333A (ja) 1999-11-10 2001-05-25 Sharp Corp 発光装置とその製造方法
DE10023353A1 (de) * 2000-05-12 2001-11-29 Osram Opto Semiconductors Gmbh Optoelektronisches Bauelement und Verfahren zur Herstellung
JP2001332769A (ja) 2000-05-22 2001-11-30 Mitsubishi Cable Ind Ltd 発光ダイオード照明具

Patent Citations (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH09321341A (ja) * 1996-05-30 1997-12-12 Nichia Chem Ind Ltd 光半導体装置及びその製造方法
JPH11220178A (ja) * 1998-01-30 1999-08-10 Rohm Co Ltd 半導体発光装置
JP2000208821A (ja) * 1999-01-18 2000-07-28 Rohm Co Ltd チップ型発光ダイオ―ド
JP2001345481A (ja) * 2000-05-31 2001-12-14 Shibuya Kogyo Co Ltd 光電変換素子の検査方法及び装置
JP2002232017A (ja) * 2001-01-30 2002-08-16 Kyocera Corp 発光素子収納用パッケージおよびその製造方法
JP2002344020A (ja) * 2001-05-15 2002-11-29 Sharp Corp 窒化物系半導体発光装置
JP2003037298A (ja) * 2001-07-25 2003-02-07 Stanley Electric Co Ltd 面実装型ｌｅｄランプ
JP2003110148A (ja) * 2001-09-28 2003-04-11 Nichia Chem Ind Ltd 半導体発光装置
JP2003124521A (ja) * 2001-10-09 2003-04-25 Rohm Co Ltd ケース付半導体発光装置
JP2003197974A (ja) * 2001-12-24 2003-07-11 Samsung Electro Mech Co Ltd 発光ダイオードパッケージ

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
See also references of EP1659642A4 *

Cited By (23)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8124998B2 (en) * 2004-12-06 2012-02-28 Samsung Electro-Mechanics Co., Ltd. Light emitting device package
US8114691B2 (en) 2004-12-08 2012-02-14 Samsung Led Co., Ltd. Semiconductor light emitting device having textured structure and method of manufacturing the same
US7935554B2 (en) 2004-12-08 2011-05-03 Samsung Led Co., Ltd. Semiconductor light emitting device and method of manufacturing the same
US7847307B2 (en) 2005-03-23 2010-12-07 Panasonic Corporation Light-emitting module
JP2006269678A (ja) * 2005-03-23 2006-10-05 Matsushita Electric Ind Co Ltd 発光モジュール
WO2006101257A1 (en) * 2005-03-23 2006-09-28 Matsushita Electric Industrial Co., Ltd. Light-emitting module
JP2007042781A (ja) * 2005-08-02 2007-02-15 Hitachi Kyowa Engineering Co Ltd サブマウント及びその製造方法
JP4668722B2 (ja) * 2005-08-02 2011-04-13 日立協和エンジニアリング株式会社 サブマウント及びその製造方法
JP2007123302A (ja) * 2005-10-25 2007-05-17 Nichia Chem Ind Ltd 発光装置
JP2007189031A (ja) * 2006-01-12 2007-07-26 Allied Material Corp 半導体素子搭載用部材とそれを用いた半導体装置および発光ダイオード
JP2008034550A (ja) * 2006-07-27 2008-02-14 Kyocera Corp 発光素子用配線基板および発光装置
JP2008124153A (ja) * 2006-11-09 2008-05-29 Toyoda Gosei Co Ltd 発光装置及びその製造方法
JP2008147270A (ja) * 2006-12-07 2008-06-26 Nichia Chem Ind Ltd 発光装置及びその製造方法
JP2008159791A (ja) * 2006-12-22 2008-07-10 Nichia Chem Ind Ltd 発光装置およびその製造方法
JP2009164157A (ja) * 2007-12-28 2009-07-23 Nichia Corp 発光装置
JP2010129539A (ja) * 2008-11-27 2010-06-10 Samsung Electro-Mechanics Co Ltd ヘッドランプ用セラミックパッケージ及びこれを備えるヘッドランプモジュール
US8203165B2 (en) 2008-11-27 2012-06-19 Samsung Led Co., Ltd. Ceramic package for headlamp and headlamp modul having the same
JP2013051449A (ja) * 2010-11-25 2013-03-14 Kyocera Corp 発光素子実装用基体および発光装置
US9170003B2 (en) 2010-11-25 2015-10-27 Kyocera Corporation Light-emitting element mounting substrate and light-emitting device
KR20150077569A (ko) * 2013-12-27 2015-07-08 삼성전자주식회사 플립칩 엘이디 패키지 기판 및 플립칩 엘이디 패키지 구조
KR102122361B1 (ko) 2013-12-27 2020-06-15 삼성전자주식회사 플립칩 엘이디 패키지 기판 및 플립칩 엘이디 패키지 구조
JP2022125326A (ja) * 2020-04-09 2022-08-26 日亜化学工業株式会社 発光装置の製造方法及び発光装置
JP7252503B2 (ja) 2020-04-09 2023-04-05 日亜化学工業株式会社 発光装置の製造方法及び発光装置

Also Published As

Publication number Publication date
EP1659642A4 (en) 2011-07-06
EP1659642A1 (en) 2006-05-24
JPWO2005020338A1 (ja) 2006-11-02
US7491980B2 (en) 2009-02-17
US20060220050A1 (en) 2006-10-05
JP4062334B2 (ja) 2008-03-19

Similar Documents

Publication Publication Date Title
WO2005020338A1 (ja) 半導体発光素子搭載部材、それを用いた発光ダイオード構成部材、およびそれを用いた発光ダイオード
JP4279388B2 (ja) 光半導体装置及びその形成方法
JP5703523B2 (ja) 発光ダイオードパッケージ、及び発光ダイオードパッケージモジュール
JP5673190B2 (ja) 発光装置
WO2011108227A1 (ja) 発光素子用基板及びその製造方法ならびに発光装置
JP2004253404A (ja) 発光素子収納用パッケージおよび発光装置
US9865573B2 (en) Light emitting device
JP2008288536A (ja) 表面実装型セラミック基板
JP2008071955A (ja) 発光装置
JP6520663B2 (ja) 素子載置用基板及び発光装置
JP2004319939A (ja) 発光素子収納用パッケージおよび発光装置
JP3685633B2 (ja) チップ型発光素子およびその製造方法
WO2004102685A1 (en) Light emitting device, package structure thereof and manufacturing method thereof
EP3595022B1 (en) Optical semiconductor element
JP4369738B2 (ja) 発光素子収納用パッケージおよび発光装置
JP2004288937A (ja) 発光素子収納用パッケージおよび発光装置
JP2008098296A (ja) 発光装置およびその製造方法
JP2007189031A (ja) 半導体素子搭載用部材とそれを用いた半導体装置および発光ダイオード
JP4163932B2 (ja) 発光素子収納用パッケージおよび発光装置
JP2005123657A (ja) チップ型発光素子およびその製造方法
KR101475978B1 (ko) 광전 소자를 포함하는 장치
JP2006279080A (ja) 発光素子ウエハの固定方法
US20100230692A1 (en) Lamp and production method of lamp
JP2004311920A (ja) 発光素子収納用パッケージおよび発光装置
JP6010891B2 (ja) 半導体装置

Legal Events

Date Code Title Description
AK Designated states

Kind code of ref document: A1

Designated state(s): AE AG AL AM AT AU AZ BA BB BG BR BW BY BZ CA CH CN CO CR CU CZ DE DK DM DZ EC EE EG ES FI GB GD GE GH GM HR HU ID IL IN IS JP KE KG KP KR KZ LC LK LR LS LT LU LV MA MD MG MK MN MW MX MZ NA NI NO NZ OM PG PH PL PT RO RU SC SD SE SG SK SL SY TJ TM TN TR TT TZ UA UG US UZ VC VN YU ZA ZM ZW

AL Designated countries for regional patents

Kind code of ref document: A1

Designated state(s): BW GH GM KE LS MW MZ NA SD SL SZ TZ UG ZM ZW AM AZ BY KG KZ MD RU TJ TM AT BE BG CH CY CZ DE DK EE ES FI FR GB GR HU IE IT LU MC NL PL PT RO SE SI SK TR BF BJ CF CG CI CM GA GN GQ GW ML MR NE SN TD TG

121 Ep: the epo has been informed by wipo that ep was designated in this application
DPEN Request for preliminary examination filed prior to expiration of 19th month from priority date (pct application filed from 20040101)
WWE Wipo information: entry into national phase

Ref document number: 2005513335

Country of ref document: JP

WWE Wipo information: entry into national phase

Ref document number: 2006220050

Country of ref document: US

Ref document number: 10569095

Country of ref document: US

WWE Wipo information: entry into national phase

Ref document number: 2004772094

Country of ref document: EP

WWP Wipo information: published in national office

Ref document number: 2004772094

Country of ref document: EP

WWP Wipo information: published in national office

Ref document number: 10569095

Country of ref document: US