WO2004109784A1 - イオンドーピング装置、イオンドーピング方法および半導体装置 - Google Patents

イオンドーピング装置、イオンドーピング方法および半導体装置 Download PDF

Info

Publication number
WO2004109784A1
WO2004109784A1 PCT/JP2004/007875 JP2004007875W WO2004109784A1 WO 2004109784 A1 WO2004109784 A1 WO 2004109784A1 JP 2004007875 W JP2004007875 W JP 2004007875W WO 2004109784 A1 WO2004109784 A1 WO 2004109784A1
Authority
WO
WIPO (PCT)
Prior art keywords
silicon film
ion
arc
semiconductor device
crystalline silicon
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Ceased
Application number
PCT/JP2004/007875
Other languages
English (en)
French (fr)
Inventor
Ken Nakanishi
Hiroshi Aichi
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sharp Corp
Original Assignee
Sharp Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sharp Corp filed Critical Sharp Corp
Priority to US10/559,128 priority Critical patent/US7230256B2/en
Publication of WO2004109784A1 publication Critical patent/WO2004109784A1/ja
Anticipated expiration legal-status Critical
Ceased legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J27/00—Ion beam tubes
    • H01J27/02—Ion sources; Ion guns
    • H01J27/08—Ion sources; Ion guns using arc discharge
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J37/00—Discharge tubes with provision for introducing objects or material to be exposed to the discharge, e.g. for the purpose of examination or processing thereof
    • H01J37/02—Details
    • H01J37/04—Arrangements of electrodes and associated parts for generating or controlling the discharge, e.g. electron-optical arrangement or ion-optical arrangement
    • H01J37/08—Ion sources; Ion guns
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/01—Manufacture or treatment
    • H10D30/021—Manufacture or treatment of FETs having insulated gates [IGFET]
    • H10D30/031—Manufacture or treatment of FETs having insulated gates [IGFET] of thin-film transistors [TFT]
    • H10D30/0312—Manufacture or treatment of FETs having insulated gates [IGFET] of thin-film transistors [TFT] characterised by the gate electrodes
    • H10D30/0314—Manufacture or treatment of FETs having insulated gates [IGFET] of thin-film transistors [TFT] characterised by the gate electrodes of lateral top-gate TFTs comprising only a single gate
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/01—Manufacture or treatment
    • H10D30/021—Manufacture or treatment of FETs having insulated gates [IGFET]
    • H10D30/031—Manufacture or treatment of FETs having insulated gates [IGFET] of thin-film transistors [TFT]
    • H10D30/0321—Manufacture or treatment of FETs having insulated gates [IGFET] of thin-film transistors [TFT] comprising silicon, e.g. amorphous silicon or polysilicon
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J2237/00—Discharge tubes exposing object to beam, e.g. for analysis treatment, etching, imaging
    • H01J2237/30—Electron or ion beam tubes for processing objects
    • H01J2237/317—Processing objects on a microscale
    • H01J2237/31701—Ion implantation
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
    • H10P30/00—Ion implantation into wafers, substrates or parts of devices
    • H10P30/20—Ion implantation into wafers, substrates or parts of devices into semiconductor materials, e.g. for doping

Definitions

  • the present invention relates to an ion doping apparatus for implanting or doping ions into an object. Also, the present invention relates to a semiconductor device manufactured using an ion doping apparatus. Background art
  • a semiconductor thin film made of an amorphous silicon semiconductor (a-Si) or a polycrystalline silicon or a microcrystalline silicon is used. It is known to form a semiconductor element on an insulating substrate using a semiconductor thin film made of a crystalline silicon semiconductor.
  • amorphous silicon semiconductor thin films can be formed at a relatively low temperature by using a vapor phase method, they are excellent in mass productivity and are most commonly used. However, amorphous silicon semiconductor thin films are inferior in physical properties such as conductivity. For this reason, the amorphous silicon semiconductor thin film is not suitable for the above-described devices and the like that require high performance of the semiconductor element.
  • a silicon semiconductor film having crystallinity is directly formed at the time of film formation.
  • the method (3) has an advantage that it is easier to obtain a large-area crystalline silicon semiconductor film than the methods (1) and (2).
  • crystallization requires heat treatment at a high temperature of 600 ° C or more for several tens of hours. For this reason, when the heating temperature is reduced to use an inexpensive glass substrate, the heating time needs to be longer, and the throughput decreases.
  • the solid-phase crystallization phenomenon since the solid-phase crystallization phenomenon is used, the crystal grains spread in parallel to the substrate surface, and the crystal grain size may reach several meters. However, since the grown crystal grains collide with each other to form a grain boundary, the grain boundary acts as a trap level for carriers, which causes a reduction in electron mobility.
  • the method (3) has received special attention as a promising method.
  • heat treatment at a lower temperature and for a shorter time provides high quality and uniformity.
  • a method of forming a highly crystalline silicon film is described in, for example, Japanese Patent Application Laid-Open Nos. Hei 6-333824, Hei 6-333825, and Hei 8-33602. It is disclosed in the gazette.
  • the metal element acts as a catalyst to promote silicon crystal growth, whereby crystallization is rapidly performed. It is likely to proceed. For this reason, the introduced metal element is called a catalyst element.
  • the silicon film crystallized by the solid-phase growth method has a twin structure
  • the crystalline silicon film obtained by this method is composed of many columnar crystals. The inside of the columnar crystal is characterized by being close to a single crystal.
  • a catalytic element is trapped using phosphorus ions or the like.
  • a gate insulating film is provided on the surface thereof, and a gate electrode is further provided.
  • phosphorus ions are doped into the patterned crystalline silicon film using the gate electrode as a mask.
  • the regions (source / drain regions) other than the region immediately below the gate electrode are doped with phosphorus.
  • the above-described doping of phosphorus ions needs to be performed on a large-area crystalline silicon film.
  • an ion beam apparatus capable of irradiating a large-area ion beam is used.
  • a large amount of ions are generated and a large-area ion beam is formed.
  • the conventional ion beam The device controlled the ion beam device so that the beam current density of the ion beam became constant, and doped the crystalline silicon film with ions.
  • the total charge per unit area of the ion to be doped is constant, but the ion species of the generated ions may vary. Since the characteristics of a doped semiconductor differ depending on the ion species, when a semiconductor device is fabricated by doping a crystalline silicon film with ions using a conventional ion beam apparatus, the characteristics of the semiconductor device vary widely. Problems arise. In addition, there is also a problem that the yield of semiconductor devices meeting predetermined standards is reduced due to large variations in characteristics. Disclosure of the invention
  • An object of the present invention is to solve such a conventional problem and to provide an ion doping apparatus and an ion doping apparatus in which the generated ion species ratio is small.
  • the present invention also relates to a semiconductor device manufactured using an ion doping device and a method for manufacturing the same. '
  • An ion doping apparatus includes a chamber, an exhaust unit configured to exhaust gas in the chamber, and an ion source provided in the chamber, the gas including an element to be doped.
  • the arc discharge is controlled so that
  • the ion doping apparatus applies a voltage between the filament and the anode electrode, and a filament electrofilter for applying a voltage to the filament.
  • an arc power supply for controlling the filament power supply and / or the arc power supply so that the arc current flowing between the filament and the anode electrode is constant.
  • an ammeter for measuring the arc current is further provided, and an output voltage of the arc power supply is controlled so that a value measured by the ammeter becomes constant.
  • a plurality of ion species are generated from the gas by the arc discharge, and a generation ratio of the ion species is constant.
  • a semiconductor device of the present invention includes a substrate having an insulating surface, and a crystalline silicon film provided on the substrate, wherein the pinning is performed by using the ion doping apparatus according to any one of the above.
  • the element to be doped as an impurity into the ⁇ sd crystalline silicon film, a plurality of semiconductor elements having a source region, a drain region and a channel region formed in the crystalline silicon film are formed. including.
  • the HU Assuming that the average value of the impurity concentration in the IJ channel region is AV e and the standard deviation is ⁇ , the relationship of 0.05> 3 ⁇ / AV e is satisfied.
  • the crystalline silicon film is described by a catalyst that promotes the crystallinity of the amorphous silicon film.
  • the m-crystalline silicon film has a thickness of not less than 25 nm and not more than 80 nm.
  • the crystalline silicon film is
  • the e-catalyst is at least one member selected from the group consisting of nickel, tribalt, palladium, white jfe, copper, silver, gold, indium, tin, aluminum, and antimony. Element.
  • the catalyst element is nickel.
  • the crystalline silicon film is subjected to one or more methods of furnace heat treatment, lamp annealing, and laser irradiation after the introduction of the catalytic element.
  • the element to be doped is The step of decomposing the gas containing the gas by arc discharge, and the step of colliding the ions generated by the decomposition step with a predetermined voltage so that the ions collide with the target object.
  • the arc discharge is controlled so that the flow of the arc discharge is constant.
  • the doping element is polon or phosphorus.
  • the method of manufacturing a semiconductor device comprises the steps of: (A) forming an amorphous silicon film on a substrate having an insulating surface; and adding a catalytic element to the amorphous silicon film.
  • (B) a step of obtaining a crystalline silicon film from the amorphous silicon film by performing crystallization by heat-treating the amorphous silicon film to which the catalytic element is added (C); By performing arc discharge so that the current becomes constant, a gas containing an impurity element is decomposed, ions generated by the decomposition are accelerated, and a step of introducing the ions into the crystalline silicon film is performed. (D) and a step (E) of heat-treating the crystalline silicon film.
  • the method for manufacturing a semiconductor device further includes, after the step (C), a step of forming an insulating film on the crystalline silicon film, and the step (D) includes: By performing an arc discharge so that an arc current becomes constant, the gas containing the impurity element is decomposed, ions generated by the decomposition are accelerated, and the crystal is passed through the insulating film.
  • step (D 2) by performing arc discharge so that the arc current becomes constant, the gas containing the impurity element is decomposed, and the ions generated by the decomposition are accelerated.
  • the impurity element in the step (D 1) is boron
  • the impurity element in the step (D 2) is phosphorus
  • the catalyst element is at least one element selected from the group consisting of nickel, cobalt, palladium, platinum, copper, silver, gold, indium, tin, aluminum and antimony. It is. BRIEF DESCRIPTION OF THE FIGURES
  • FIG. 1 is a schematic diagram showing one embodiment of the ion doping apparatus of the present invention.
  • Figure 2 is a graph showing the ratio of ion species when the arc current changes.
  • 3 (a) to 3 (e) are schematic cross-sectional views illustrating the steps of manufacturing the semiconductor device of the present invention.
  • FIG. 4 shows another aspect of the ion doping apparatus of the present invention.
  • FIG. 1 shows an embodiment of the ion doping apparatus of the present invention.
  • the ion doping apparatus 10 shown in FIG. 1 includes a chamber 11, an exhaust unit 13, an ion source 12, and an acceleration unit 23.
  • the exhaust unit 13 is configured by a known pump or the like, and can exhaust the gas in the chamber 11 and maintain the pressure in the champer at an appropriate value. Although not shown, the exhaust unit 13 is connected to an abatement apparatus for rendering various gases used in the ion doping apparatus harmless.
  • the ion source 12 decomposes the gas containing the element to be doped by arc discharge, generates plasma, and generates ions containing the element to be doped.
  • the ion source 12 is provided in the chamber 11 and includes an actuator 30, a gas inlet 14, and a filament 15.
  • the gas inlet 14 is provided in the arc chamber 30, and a gas containing the element to be doped is introduced into the arc chamber 130 of the ion source 12 via the gas inlet 14.
  • the filament 15 is provided on the ceiling of the arc chamber 130. In FIG. 1, three filaments 15 are shown, but an appropriate number and arrangement are selected according to the shape of the arc chamber 130 and the required shape and size of the ion beam.
  • the anode electrode 17 is provided on the side surface of the work chamber 30.
  • An annular magnet 31 for confining the plasma generated in the arc chamber 30 is provided around the arc chamber 30.
  • the filament power supply 16 is connected to the filament 15.
  • the ion doping apparatus 10 includes a control device 27 such as a microcomputer, and outputs the filament voltage 16 and the output voltage of the filament 15.
  • An arc power source 20 is connected between the filament 15 and the arc electrode 15.
  • An ammeter 19 is preferably provided between the filament 15 and the arc power supply 20. The value measured by the ammeter 19 is input to the control device 27.
  • the arc power supply 20 is also controlled by the control device 27.
  • the acceleration unit 23 draws out the ions generated by the ion source 12 from the ion source 12 and accelerates the ions toward the target. All ions generated by the ion source 12 are accelerated by the acceleration unit 23 without being separated by the mass separator.
  • the acceleration unit 23 includes a lead electrode 18, a lead power supply 21, and an acceleration power supply 22.
  • the extraction electrode 18 includes a first extraction electrode 18a and a second extraction electrode 18b, and is provided in an opening of the arc chamber 30.
  • the first extraction electrode 18a is located closest to the opening of the arc chamber 30 and the power supply 21 for extraction is connected between the first extraction electrode 18a and the arc electrode 17. I have.
  • An acceleration power source 22 is connected between the first extraction electrode 18a and the second extraction electrode 18b.
  • a substrate 25 as an object into which ions are to be introduced is held by a substrate holder 28 at a position facing the opening of the arc chamber 130 with the extraction electrode 18 interposed therebetween. If the shape of the ion beam 33 obtained from the ion source 12 cannot be applied to the substrate 25 at one time, the substrate 25 is moved so that the ion beam 33 scans over the substrate 25. May be provided.
  • a beam current measuring device 26 for measuring a current by the ion beam 33 is provided below the substrate 25.
  • the operation of the ion doping apparatus 10 and an ion doping method using the ion doping apparatus 10 will be described.
  • the inside of the chamber 11 is evacuated until a predetermined degree of vacuum is reached.
  • a semiconductor film into which impurity ions are to be introduced is formed on the surface of the substrate 25, for example.
  • a gas containing an element to be an impurity ion is introduced from the gas inlet 14.
  • phosphine PH 3
  • dipolane B 2 H 6
  • the inside of the arc chamber 130 is filled with a low-pressure gas containing an element to be an impurity ion.
  • a predetermined voltage is applied to the filament 15 using the filament power supply 16, a current flows through the filament 15, and a predetermined voltage is applied between the filament 15 and the arc electrode 17 by the arc power supply 20.
  • thermions heated by the filament 15 are emitted from the filament 15 into the arc chamber 130 and reach the arc electrode 17. This emission of electrons results in arc discharge.
  • the emitted thermoelectrons collide with the phosphine-dipolane in the arc chamber 130, and these molecules are decomposed and ionized to generate plasma.
  • the control device 27 of the ion doping device 10 controls the arc discharge so that the arc current flowing between the filament 15 and the arc electrode 17 becomes constant. Specifically, the current value measured by the ammeter 19 4 007875
  • the filament power supply 20 and the arc power supply 21 are controlled so that the arc current becomes constant. Thereby, the amount of current flowing through the filament 15 and / or the arc voltage between the filament 15 and the arc electrode 17 are adjusted, and the amount of thermionic electrons emitted from the filament per unit time is kept constant. . Since the amount of thermoelectrons supplied to the gas introduced from the gas inlet 14 at a constant rate is also constant, the decomposition of the gas is kept constant, and the ratio of the generated ionic species is constant.
  • Positive ions in the generated plasma are extracted from the opening of the arc chamber 130 by the voltage applied between the arc electrode 17 and the first extraction electrode 18a by the extraction power supply 21. It is.
  • the extracted cations are accelerated by the voltage applied between the first extraction electrode 18a and the second extraction electrode 18b by the acceleration power supply 22.
  • the accelerated cations are irradiated to the substrate 25 as an ion beam 33.
  • the charge carried by the ion beam 33 is measured by a beam current measuring device 26, and the current or the current density of the ion beam 33 is obtained.
  • FIG. 2 shows the ratio of each ion species generated when the arc current is changed when dipolane is decomposed using the ion doping apparatus 10.
  • the horizontal axis shows the arc current per filament, and the vertical axis shows the percentage of the generated ionic species in percentage.
  • “B1 type”, “B2 type” and “H type” are chemical species containing one boron (such as BH + and BH 2 + ) and chemical species containing two borons (B 2 H + , B 2 H 2 +, etc.) and species containing only hydrogen (H +, H 2 +, etc.).
  • the arc shows the ratio of each ion species generated when the arc current is changed when dipolane is decomposed using the ion doping apparatus 10.
  • the horizontal axis shows the arc current per filament, and the vertical axis shows the percentage of the generated ionic species in percentage.
  • “B1 type”, “B2 type” and “H type” are chemical species containing one boron (such as
  • the ratio of the generated ion species changes because the arc current fluctuates.
  • the ratio of generated ion species changes, and the amount of implanted impurity ions changes.
  • the amount implanted as boron is 0.84 times ((1 4 X 2 + 14) / (20 X 2 + 10)).
  • the ratio of generated ion species is kept constant.
  • the distribution of ion species in the arc chamber is kept constant, and the distribution of ion species in the ion beam becomes uniform.
  • the in-plane distribution of the impurity ions becomes uniform.
  • the beam current density of the obtained ion beam changes. But the experiment According to this, the fluctuation of the beam current density is small, and the total dose can be adjusted by adjusting the implantation time. As a result, although the amount of implantation varies slightly, the proportion of ion species implanted into the object becomes constant, and the in-plane uniformity of the doped ion species in the object improves.
  • a procedure for manufacturing a semiconductor device using the ion doping apparatus of the present invention will be described.
  • a procedure for manufacturing a plurality of N-type TFTs (thin film transistors) as switching elements for pixels on a glass substrate and manufacturing an active matrix substrate for a liquid crystal display device will be described.
  • the ion doping apparatus of the present invention is used for manufacturing such an active matrix for a liquid crystal display. It can be used favorably.
  • an element forming an active matrix type driver circuit or a thin film integrated circuit can be suitably manufactured using the ion doping apparatus of the present invention.
  • FIG. 3 (a) to 3 (e) show the steps of manufacturing a semiconductor device of the present invention including a plurality of N-type TFTs in the order of steps. Actually, hundreds of thousands or more TFTs are manufactured, but the following description exemplifies one TFT.
  • an insulating substrate such as a glass substrate
  • a base film 102 of silicon oxide having a thickness of 1 to 20 nm is formed on the substrate 01 by a plasma CVD method.
  • an intrinsic amorphous silicon film 103 having a thickness of 25 to 80 nm, for example, 4 O nm is formed by a plasma CVD method.
  • the surface concentration is 1 X 10 13 to 1 X
  • the substrate 101 is subjected to a heat treatment at 540 to 62 ° C. for several hours in an inert atmosphere using a heat treatment furnace, lamp annealing, or the like.
  • heat treatment is performed at 580 ° C. for 1 hour in a nitrogen atmosphere using a heat treatment furnace.
  • the method of adding Ni is not limited to the sputtering method.
  • the coating film is formed on the intrinsic amorphous silicon film 103 using a coating solution containing a Ni compound, and is heat-treated to form an intrinsic film from the coating film.
  • Ni may be diffused into the amorphous silicon film 103 to further promote crystallization of intrinsic amorphous silicon.
  • cobalt, palladium, platinum, copper, silver, gold, indium, tin, aluminum, or antimony may be used as the catalyst element, and a plurality of metals selected from these metals may be used. Is also good.
  • crystallization is performed by laser irradiation.
  • the laser light for example, a KrF excimer laser having a wavelength of 248 nm and a pulse width of 20 nsec is used. Lasers of other wavelengths may be used. Irradiation conditions of the laser beam, the energy density is 2 0 0 ⁇ 4 0 0 m J / cm 2, for example a 2 5 0 m JZ cm 2, in one place 2 to 10 shots per month, for example, 2 shots.
  • the substrate may be heated at a temperature of about 200 to 450 ° C.
  • the catalytic element promotes the crystal growth of the amorphous silicon film by being silicided.
  • the crystal structure of NiSi 2 a nickel silicide compound, is the most similar to that of single-crystal silicon among silicide compounds of various catalytic elements, and its lattice constant is also the same as that of crystalline silicon. Very close to lattice constant.
  • N i S i 2 acts as the best ⁇ Te crystallization smell of the amorphous silicon film to promote crystallization of the amorphous silicon film.
  • the thickness of the amorphous silicon film 103 25 nm or more, sufficient crystal growth becomes possible, and by making the thickness 80 nm or less, two or more layers in the thickness direction. Crystals can be prevented from growing. This prevents problems such as deterioration of crystallinity and residual catalyst elements, and a high-quality crystalline silicon film 103 'with high electron mobility can be obtained from the amorphous silicon film 103.
  • the heat treatment for crystallization may be performed in one stage, but it is preferable to use a heat treatment furnace or a combination of heating by lamp annealing and heating by laser irradiation. The two-step heat treatment dramatically improves the transistor characteristics of the resulting TFT.
  • a silicon oxide film 104 with a thickness of 50 nm to 250 nm (for example, 150 nm) is formed as a gate insulating film by plasma CVD Using the ion doping apparatus 101 shown, boron ions are doped into the element formation region 115 through the silicon oxide film 104.
  • the ion doping apparatus 101 has four filaments 15 and maintains the arc current emitted from one filament at a constant value of 1.5 to 2.5 mA. While doping.
  • the ion doping device 101 is controlled so that the arc current per wire is 2.0 mA,
  • X 1 1 ⁇ ⁇ ⁇ 10 13 cm 2 -Polon ions are doped into the element formation region 1 15.
  • Diborane is used as a boron source.
  • a thickness of 10 to 100 nm; tantalum nitride (TaN) of 100 nm (for example, 60 nm), and a thickness of 100 to 50 Form a 0 nm (eg, 300 nm) evening stainless steel (W).
  • the formed films are patterned to form a gate electrode 105 made of TaNZW.
  • phosphorus ions are doped into the element formation region 115 using the ion doping apparatus 101 using the gate electrode 105 as a mask.
  • phosphine (PH 3) as doping gas
  • Dose shall be the 1 X 1 0 1 5 ⁇ 8 X 1 0 15 c m- 2 ( e.g. 2 X 1 0 1 5 cm- 2 ).
  • the ion doping apparatus 101 is controlled so that the arc current has a constant value in the range of 400 to 500 mA (for example, 450 mA).
  • a P-type channel region 107 is formed in the element formation region 115 below the gate electrode 105, and the channel region 107 is sandwiched therebetween.
  • an N-type source region 106 and a drain region 108 are formed in the element formation region 115. That is, an N-type TFT 116 including the gate electrode 105, the channel region 107, the source region 106 and the drain region 108 is completed.
  • the concentration of nickel in the channel region 107 is 1 ⁇ 10 16 atoms Zcm 3 or less, the leakage current of the channel region 107 in the TFT 116 is small, and the crystallinity is low. High, high on-current.
  • a complementary circuit consisting of an N-type TFT and a P-type TFT
  • boron and phosphorus are doped into the crystalline silicon film 103
  • an appropriate mask is used to selectively form boron.
  • the N-type region and the P-type region can be separately formed by doping the phosphorus and phosphorus, so that the N-type TFT and the P-type TFT can be formed on the same substrate.
  • a silicon oxide film 109 having a thickness of 600 nm is formed as an interlayer insulating film by a plasma CVD method, and a contact hole is formed in the silicon oxide film 109.
  • the electrode 110 of the thin film transistor is formed by a miniature multilayer film. Further, a pixel electrode 111 made of ITO is formed. Finally, heat treatment is performed for 30 minutes at 350 in a hydrogen atmosphere at 1 atm, and a semiconductor device having a plurality of TFTs 116 is completed.
  • Table 1 shows the active matrix substrate manufactured by the above-described method, and boron and / or phosphorus implantation during the above-described manufacturing process under the control of the conventional ion beam current to be constant. It shows the variation in TFT characteristics of the fabricated active matrix substrate. The average value (Ave) and standard deviation ( ⁇ ) of the threshold voltage and the source-drain resistance in the substrate were measured as variations in TFT characteristics, and 3 and AVe were calculated and shown as percentages. In addition, among the obtained active matrix substrates, the ratio of substrates having variation in TFT characteristics satisfying a predetermined standard is shown. The active matrix substrate is 60 mm ⁇ 80 mm and contains 100,000 TFTs. table 1
  • the threshold voltage or the source-drain resistance varies. Increases to about 7%, and the yield decreases.
  • both implantations are performed by a conventional method while controlling the beam current to be constant, variations in both the threshold voltage and the source-drain resistance increase. As a result, the yield has dropped to 80%.
  • the ion doping apparatus when impurities are introduced into the semiconductor film using the ion doping apparatus, the ion doping apparatus is controlled so that the arc current of arc discharge for generating plasma by the ion source is constant. . For this reason, the ratio of the ion species generated in the ion source becomes constant, and the ion doping can be accurately controlled.
  • the concentration of phosphorus ions introduced into the source and drain regions greatly affects the characteristics of the TFT. Specifically, if the concentration of phosphorus ions is lower than the set value, the carrier concentration decreases, and the resistance of the source / drain region increases. In addition, since a sufficient phosphorus concentration cannot be obtained to capture the catalyst element for promoting crystallization of amorphous silicon, a large amount of the catalyst element remains in the channel region and the TFT characteristics such as an increase in leak current are increased. It worsens and the TFT may malfunction.
  • the ion doping apparatus of the present invention is excellent in the stability of the generation ratio of ion species during ion doping, so that the distribution of implanted ion species becomes uniform over the entire substrate, and the ion doping during Is also kept constant. Therefore, by doping phosphorus ions using the ion doping apparatus of the present invention and measuring the amount of implantation with a beam current measuring device, it becomes possible to accurately control the amount of phosphorus ions to be implanted, and the amorphous silicon film as a catalyst. A TFT using a crystalline silicon film obtained by crystallization with an element can be manufactured.
  • the ratio and dose of impurity ions 875 is kept constant, the distribution of ion species in the ion beam is uniform, and the in-plane uniformity of ions to be implanted is improved. For this reason, in the semiconductor device of the present invention, the ratio and dose of impurity ions 875
  • the amount becomes uniform, and the variation in characteristics of a plurality of semiconductor elements is reduced.
  • boron is implanted for forming a channel and source / drain regions are formed.
  • the ion doping apparatus of the present invention was used for the implantation of phosphorus.
  • the ion doping apparatus of the present invention may be used in the impurity introduction step of another semiconductor device.
  • the TFT of the active matrix substrate has an LDD structure
  • the TFT is formed to form the LDD structure.
  • the impurity doping apparatus of the present invention may be used to introduce impurities.
  • the ion doping apparatus of the present invention may be used in various semiconductor devices manufactured using a single crystal semiconductor substrate.
  • the acceleration unit 23 is constituted by two electrodes, but the number of electrodes may be other than two.
  • the acceleration unit 23 includes an electrode 18, a power supply 21 for extraction, a power supply 22 for acceleration, and a power supply 32 for deceleration.
  • the electrode 18 includes a first electrode 18a, a second electrode 18b, a third electrode 18c, and a fourth electrode 18d, and is provided in an opening of the actuator 30. ing.
  • the first electrode 18a is located closest to the opening of the arc chamber 130, and a power source 21 for extraction is connected between the first electrode 18a and the arc electrode 17.
  • the deceleration power source 32 is connected between the third electrode 18c and the fourth electrode 18d.
  • Power supply 2 2a is the first electrode 18a
  • a voltage for extracting ions generated by the ion source 12 is applied between the first electrode 18 and the second electrode 18, and the power supply 22 b supplies a voltage for accelerating the extracted ions to a second voltage.
  • the total voltage applied by the power supply 22a and the power supply 22b is generally called an acceleration voltage.
  • the deceleration power supply 32 prevents secondary electron ions generated by the ions that have collided or implanted with the substrate 25 from being accelerated in the direction of the ion source 12 by the acceleration unit 23.
  • a moving mechanism 29 for moving the substrate holder 28 is provided in the ion doping apparatus, and the moving mechanism 2 is moved so that the ion beam 33 scans on the substrate 25. 9 may move the substrate 25.
  • generated ion species is small, and the ion doping apparatus with high controllability is obtained.
  • This ion doping apparatus is particularly suitably used for manufacturing large-area semiconductor devices such as display devices. Further, according to the present invention, it is possible to obtain a semiconductor device in which variations in element characteristics within a substrate are small.
  • This semiconductor device is suitable for various uses, and is particularly suitable for a semiconductor device having a large area such as a display device.

Landscapes

  • Chemical & Material Sciences (AREA)
  • Analytical Chemistry (AREA)
  • Engineering & Computer Science (AREA)
  • Combustion & Propulsion (AREA)
  • Thin Film Transistor (AREA)
  • Electron Sources, Ion Sources (AREA)
  • Recrystallisation Techniques (AREA)

Abstract

　チャンバー１１と、チャンバー内の気体を排気する排気部１３と、チャンバーに設けられたイオン源１２であって、ドーピングすべき元素を含むガスを導入する導入口１４、熱電子を放出するフィラメント１５、および、フィラメントとの間においてアーク放電を行うためのアノード電極１７を含み、アーク放電によってガスを分解し、ドーピングすべき元素を含むイオンを生成するイオン源１２と、イオン源１２で生成したイオンをイオン源１２から引き出し、対象物に向けて加速するための加速部２３とを備え、フィラメントとアノード電極との間を流れるアーク電流が一定となるようアーク放電を制御するイオンドーピング装置。

Description

明 細 書 イオンドーピング装置、 イオンドーピング方,法および半導体装置 技術分野
本発明は、 イオンを対象物に注入あるいはドーピングするイオン ドーピング装置に関する。 また ·、 イオンドーピング装置を用いて製 造された半導体装置に関する。 背景技術
近年、 大型で高解像度の液晶表示装置、 高速で高解像度の密着型 イメージセンサ、 三次元 I C等を実現するため、 ガラス等の絶縁基 板上に高性能な半導体素子を形成することが試みられている。
こうした半導体素子を形成するには、 薄膜状の半導体層を形成す る必要があり、 従来よりアモルファスシリコン半導体 ( a— S i ) からなる半導体薄膜、 あるいは、 多結晶シリコンおよび微結晶シリ コン等の結晶性シリコン半導体からなる半導体薄膜を用いて絶縁性 基板上に半導体素子を形成することが知られている。
アモルファスシリコン半導体薄膜は、 気相法を用いて比較的低温 で形成することが可能であるため、 量産性に優れ、 最も一般的に使 用されている。 しかしながら、 アモルファスシリコン半導体薄膜は 導電性等の物性の点で劣っている。 このため、 半導体素子に高い性 能が要求される上述の装置等には、 ァモルファスシリコン半導体薄 膜は適していない。
一方、 結晶性シリコン半導体薄膜は導電性に優れており、 上述の 装置等に用いるために、 種々の研究おょぴ開発がなされている。 薄 膜状の結晶性シリコン半導体を得る方法としては、 以下の方法が知 られている。
( 1 ) 成膜時に結晶性を有するシリコン半導体膜を直接形成する。 ( 2 ) アモルファスシリコン半導体膜を形成し、 強光を照射して、 そのエネルギーによって、 アモルファスシリコンを結晶化させる。
( 3 ) アモルファスシリコン半導体膜を形成し、 熱エネルギーを加 えることによって、 アモルファスシリコンを結晶化させる。
( 1 ) の方法においては、 成膜工程と同時にシリコンの結晶化が 進行するため、 形成する膜の厚さを十分大きくしなければ、 結晶粒 径の大きい結晶性シリコンが得られない。 このため、 この方法によ り、 大きな面積を有する基板の全面に渡り、 良好な半導体特性を有 する結晶性シリコン半導薄体膜を形成するのは、 技術的に困難であ る。 また、 6 0 0 °C以上の温度で成膜する必要があるため、 軟化点 の低い安価なガラス基板を絶縁性基板として使用できず、 製造コス 卜の点で問題がある。
( 2 ) の方法においては、 溶融固化過程の結晶化現象を利用する ため、 結晶粒径は小さいものの粒界が良好に処理され、 高品質な結 晶性シリコン半導体が得られる。 しかしながら、 強い光を大面積に 渡って照射する実用的な手段を確保することが困難である。 たとえ ば、 現在最も一般的に利用されているエキシマレ一ザを用いる場合、 レーザ光の安定性が十分ではないため、 大面積の基板の全面を均一 に処理して結晶性シリコン膜を得ることは難しい。 このため、 同一 基坂上に均一な特性を有する複数の半導体素子を形成することが困 難である。 また、 レーザ光の照射面積が小さいため、 生産効率が悪 い。
( 3 ) の方法においては、 （ 1 ) および （ 2 ) の方法に比べると 大面積の結晶性シリコン半導体膜を得やすいという利点がある。 し かし、 結晶化には 6 0 0 °C以上の高温で数十時間にわたる加熱処理 が必要である。 このため、 安価なガラス基板を用いるために加熱温 度を下げた場合、 加熱時間をより長くする必要があり、 スループッ トが低下してしまう。 また、 この方法においては、 固相結晶化現象 を利用するため、 結晶粒は基板面に平行に広がり、 その結晶粒径は 数 mに達することもある。 ところが、 成長した結晶粒同士がぶつ かり合って粒界が形成されるため、 その粒界はキャリアに対するト ラップ準位として働き、 電子移動度を低下させる原因になる。
上記 3つの方法のうち、 （ 3 ) の方法が有望な方法として特に注 目されており、 （ 3 ) の方法を応用して、 より低温かつ短時間の熱 処理により、 高品質で均一性の高い結晶性シリコン膜を形成する方 法が、 たとえば特開平 6 - 3 3 3 8 2 4号公報、 特開平 6 - 3 3 3 8 2 5号公報および特開平 8 — 3 3 0 6 0 2号公報に開示されてい る。
これらの特許文献に開示された方法では、 アモルファスシリコン 膜の表面に徵量のニッケル等の金属元素を導入し、 熱処理を行うこ とによって、 6 0 0 °C以下の低温でかつ数時間程度の処理時間で結 晶化を行うことが可能であることが示されている。
この方法によれば、 まず導入した金属元素を核とした結晶核発生 が熱処理時の早い段階で生じ、 その後、 金属元素が触媒となってシ リコンの結晶成長を促して、 結晶化が急激に進行するものと考えら れる。 このため、 導入する金属元素は触媒元素と呼ばれる。 通常の 固相成長法によって結晶化したシリコン膜が双晶構造を有している のに対して、 この方法により得られた結晶性シリコン膜は、 何本も の柱状結晶で構成されており、 それぞれの柱状結晶内部は単結晶に 近い状態になっているという特徴を有する。
この方法では、 触媒元素がシリコン膜中に残存していると、 正常 な半導体素子特性が得られない。 このため特開平 6— 3 3 3 8 2 4 号公報あるいは特開平 8 - 2 3 6 4 7 1号公報に開示されているよ うに、 リンイオン等を用いて触媒元素を捕捉することが行われる。 具体的には、 触媒元素を導入し、 熱処理することに得られた結晶性 シリコン膜をパターンニング後、 その表面上にゲート絶縁膜を設け、 さらにゲート電極を設ける。 そして、 ゲート電極をマスクとしてパ ターニングされた結晶性シリコン膜にリンイオンをドーピングする。 これにより、 ゲート電極直下の領域以外の領域 （ソース · ドレイン 領域） にリンがドーピングされる。 これを熱エネルギー、 あるいは、 レーザ光により活性化することによつ,て、 ゲート電極直下の領域の 触媒元素がソース ， ドレイン領域に捕捉 (ゲッタリング) され、 ゲ ―ト直下の領域をチャネル領域とする薄膜トランジス夕が形成され る。 '
上述のリンイオンのドーピングは、 大面積の結晶性シリコン膜に 対して行う必要がある。 このため、 大面積のイオンビ一ムを照射す ることができるイオンビーム装置が用いられる。 このようなイオン ビーム装置では、 大量のイオンを発生させ、 大面積のイオンビーム を形成するために、 ジポランやホスフィンを原料とし、 イオン源で これらを分解して生成したイオンビームを、 質量分離器を通すこと なく結晶性シリコン膜に照射する。 このとき、 従来のイオンビーム 装置ではイオンビームのビーム電流密度が一定となるようイオンビ ーム装置を制御し、 結晶性シリコン膜にイオンをドーピングしてい た。
しかしながら、 このような制御を行う場合、 ドーピングされるィ オンの単位面積あたりの全電荷は一定となるが、 生成するイオンの イオン種は変動し得る。 イオン種によってドーピングされた半導体 の特性は異なるので、 従来のイオンビーム装置を用いて結晶性シリ コン膜にイオンをドーピングし、 半導体素子を作製した場合、 半導 体素子の特性のばらつきが大きいという問題が生じる。 また、 特性 のばらつきが大きいため、 所定の規格を満たす半導体装置の歩留ま りが低くなるという問題も生じる。 発明の開示
本発明は、 このような従来の問題を解決し、 生成するイオン種比 率の変動の少ないイオンドーピング装置およびイオンドーピング装 置を提供することを目的とする。 また、 本発明は、 イオンドーピン グ装置を用いて製造される半導体装置およびその製造方法にも関す る。 '
本発明のイオン ドーピング装置は、 チャ ンパ一と、 前記チ ヤ ンバー内の気体を排気する排気部と、 前記チャ ンバ一に設 けられたイオン源であって、 ドーピングすべき元素を含むガ スを導入する導入口、 熱電子を放出するフィ ラメ ン ト、 およ び、 前記フィ ラメン ト との間においてアーク放電を行うため のアノー ド電極を含み、 前記アーク放電によって前記ガスを 分解し、 前記 ドーピングすべき元素を含むイオンを生成する イオン源と、 前記イオン源で生成したイオンをィォン源から 引き出し、 対象物に向けて加速するための加速部とを備え 、 前記フィ ラメン ト と前記アノー ド電極との間を流れるァーク 電流が一定となるよう前記アーク放電を制御する。
ある好ましい実施形態において、 イオン ドーピング装置は、 m記フィ ラメン トに電圧を印加するためのフィ ラメン ト電濾 と、 刖記フイ ラメ ン ト と前記アノー ド電極との間に電圧を印 加するためのアーク電源とをさ らに備え、 前記フィ ラメ ン 卜 と前記ァノー ド電極との間を流れるァ一ク電流が一定となる よう前記フィ ラメン ト電源および/または前記ァ ク電源を 制御する
ある好ましい実施形態において、 前記アーク電流を計測す るための電流計をさ らに備え、 前記電流計で計測した値が一 定となるよう、 前記アーク電源の出力電圧を制御する。
ある好ましい実施形態において、 前記アーク放電によつて 前記ガスから複数のイオン種が生成し、 抑記ィォン種の生成 比が一定になつている。
また、 本発明の半導体装置は、 絶縁性表面を有する基板と、 刖記基板上に設けられた結晶性シリ コン膜とを備え 、 上記い ずれかに記載のイオン ドーピング装置を用いて前記 ピン グすべき元素を不純物として刖 sd結晶性シリ コ ン膜へ導入す ることによ り 、 ソース領域 、 ドレイ ン領域およびチャネル領 域が前記結晶性シリ コ ン膜中に形成された複数の半導体素子 を含む。
ある好ましい実施形態に いて、 HU記 ¾数の半導体素子に おけ 目 IJ記チャネル領域の不純物濃度の平均値を A V e とし 標準偏差を σ としたとき、 0 . 0 5 > 3 σ / A V e の関係を 満たしている
ある好ましい実施形態において、 記複数の半導体素子に おける刖記ソース領域およびド レイ ン領域の不純物濃度の平 均値を A V e とし、 標準偏差を ひ としたとき、 0 . 0 5 ≥ 3 σ / A v e の関係を満たしている。
ある好ましい実施形態において、 前記結晶性シリ ン膜は ァモルファスシリ コン膜の結晶性を助長する触媒兀素によ り 口 曰曰化されている。
める好ましい実施形態において、 m記ァモルフ ァスシリ 3 ン膜は 2 5 n m以上 8 0 n m以下の厚さを有している。
ある好ましい実施形態において、 刖 ή結晶性シ U 3ン膜は、
1 X 1 0 1 6 a . t o m s / ' c m 3以下の濃度で刖記触媒元素を 含んでいる。
ある好ましい実施形態において、 刖 e己触媒元素は 、 二ッケ ル 、 3バルト 、 パラジゥム、 白 jfe 、 銅、 銀 、 金 、 ィ ンジゥム、 スズ、 アルミニゥムおよびアンチモンからなるグル プから 選ばれる少なく とも一種の元素である。
ある好ましい実施形態において、 前記触媒元素はニッケル である。
ある好ましい実施形態において、 前記結晶性シリ コン膜は、 前記触媒元素導入後、 炉による熱処理、 ランプアニールおよ びレーザ照射の 1つ以上の方法により行われている。
本発明のイオン ドーピング方法は、 ドーピングすべき元素 を含むガスをアーク放電によ り分解するステップと、 記分 解ステップによ り生じたイオンを所定の電圧で加速する と によ り、 対象物に前記イオンを衝突させるステツプとを包今 し、 前記分解ステップにおいて、 前記アーク放電に る 流 が一定となるよう前記アーク放電を制御する。
ある好ましい実施形態において、 ドーピングすぺき元素は ポロンまたはリ ンである。
本発明の半導体装置の製造方法は、 絶縁性表面を有する基 板上にアモルファスシリ コ ン膜を形成するステツプ ( A ) と、 前記アモルフ ァスシリ コ ン膜に触媒元素を添加するステップ
( B ) と、 前記触媒元素が添加されたァモルファスシ ン 膜を熱処理する ことによ り、 結晶化を行い、 前記ァモルファ スシリ コ ン膜かち結晶性シリ コ ン膜を得るステツプ ( C ) と、 アーク電流が一定となるよう にアーク放電をおこな とに よ り、 不純物元素を含むガスを分解し、 前記分解によ Ό生じ たイオンを加速して、 前記結晶性シリ コン膜に導入するステ ップ （ D ) と、 前記前記結晶性シリ コン膜を熱処理するステ ップ （ E ) とを包含する。
ある好ましい実施形態において、 上記半導体装置の製造方 法は、 前記ステップ （ C ) の後、 前記結晶性シリ ン膜上に 絶縁膜を形成する工程をさ らに含み、 前記ステツプ ( D ) は、 アーク電流が一定となるよう にアーク放電をおこな Ό しとに よ り、 前記不純物元素を含むガスを分解し、 前記分解によ 生じたイオンを加速して、 前記絶縁膜を介して前記結晶性シ リ コ ン膜に導入するステップ （D 1 ) と、 前記結 m性シ ン膜上に導電性有する材料からなるパタ一ンを形成する工程
( D 2 ) と、 アーク電流が一定となるよ にァ一ク放電をお こなう ことにより、 前記不純物元素を含むガスを分解し 、 前 記分解によ り生じたイオンを加速して、 記パ夕 ンをマス ク と して前記結晶性シリ コ ン膜に導入するステ Vプ ( D 2 ) とを包含する。
ある好ましい実施形態において、 前記ステップ ( D 1 ) の 不純物元素はボロンであ り、 前記ステツプ ( D 2 ) の不純物 元素はリ ンである。
ある好ましい実施形態において、 前記触媒元素は 一ッケ ル、 コバルト、 パラジウム、 白金、 銅、 銀 、 金 、 ィ ンンゥム、 スズ、 アルミニウムおよびアンチ'モンからなるグル一プ ら 選ばれる少なく とも一種の元素である。 図面の簡単な説明
図 1 は、 本発明のイオン ドーピング装置の一実施形能を示 す模式図である。
図 2 は、 アーク電流が変化した場合におけるィォン種の比 率を示すグラフである。
図 3 ( a ) から （ e ) は、 本発明の半導体装 の製造工程 を説明する模式的断面図である。
図 4は、 本発明のイオン ドーピング装置の他の形能、を示す
発明を実施するための最良の形態 図 1は、 本発明のイオンドーピング装置の一実施形態を示してい る。 図 1に示すイオンドーピング装置 1 0は、 チャンバ一 1 1 と、 排気部 1 3と、 イオン源 1 2と、 加速部 2 3とを備える。
排気部 1 3は、 公知のポンプなどで構成され、 チャンバ一 1 1内 の気体を排気し、 チャンパ一内の圧力を適切な値に維持することが できる。 図示していないが、 排気部 1 3にはイオンドーピング装置 で用いる種々のガスを無害 ものにするための除害装置が接続され ている。
イオン源 1 2は、 アーク放電によってドーピングすべき元素を含 むガスを分解して、 プラズマを生成し、 ド一ビングすべき元素を含 むイオンを生成する。 イオン源 1 2はチャンバ一 1 1内に設けられ ており、 ァ一クチヤンパー 3 0と、 ガス導入口 1 4と、 フイラメン ト 1 5とを含む。 ガス導入口 1 4はアークチヤンパー 3 0に設けら れ、 ガス導入口 1 4を介して、 ドーピングすべき元素を含むガスが イオン源 1 2のアークチャンバ一 3 0に導入される。 フィラメント 1 5はアークチャンバ一 3 0の天井部に設けられている。 図 1では、 フィラメント 1 5は 3つ示されているが、 アークチャンバ一 3 0の 形状や必要とされるイオンビームの形状および大きさに応じて、 適 当な数および配置が選択される。 アノード電極 1 7は、 ァ一クチャ ンバー 3 0側面に設けられている。 ァ一クチヤンバー 3 0の周囲に は、 アークチャンバ一 3 0内に生成したプラズマを閉じ込めるため の環状磁石 3 1が設けられている。
フィラメント 1 5には、 フィラメント電源 1 6がそれぞれ接続さ れる。 イオンドーピング装置 1 0はマイコンなどの制御装置 2 7を 備え、 フィラメント電源 1 6の出力電圧やフィラメント 1 5を流れ
0 る電流を制御する。
また、 フィラメント 1 5とアーク電極 1 5との間にはアーク電源 2 0が接続される。 フィラメント 1 5とアーク電源 2 0との間には 好ましくは電流計 1 9が設けられている。 電流計 1 9で計測した値 は、 制御装置 2 7に入力される。 アーク電源 2 0も制御装置 2 7に より制御される。
加速部 2 3は、 イオン源 1 2で生成したイオンをイオン源 1 2か ら引き出し、 対象物に向けてイオンを加速する。 イオン源 1 2で生 成したイオンは質量分離器によって分離されることなく、 すべて加 速部 2 3で加速される。 このために、 加速部 2 3は、 引き出し電極 1 8と、 引き出し用電源 2 1 と、 加速用電源 2 2とを含む。 引き出 し電極 1 8は、 第 1の引き出し電極 1 8 aおよび第 2の引き出し電 極 1 8 bを含み、 ァ一クチャンパー 3 0の開口に設けられている。 第 1の引き出し電極 1 8 aはアークチャンパ一 3 0開口に最も近く に位置しており、 第 1の引き出し電極 1 8 aとアーク電極 1 7との 間に引き出し用電源 2 1が接続されている。 また、 第 1の引き出し 電極 1 8 aと第 2の引き出し電極 1 8 bとの間には加速用電源 2 2 が接続されている。
引き出し電極 1 8を挟んでアークチャンバ一 3 0の開口と対向す る位置にはイオンを導入する対象物である基板 2 5が基板ホルダ 2 8により保持される。 イオン源 1 2から得られるイオンビーム 3 3 の形状が、 基板 2 5を一度に照射できないものである場合には、 ィ オンビーム 3 3が基板 2 5上を走査するように基板 2 5を移動させ る機構を設けてもよい。 基板 2 5の下方にはイオンビーム 3 3によ る電流を計測するためのビーム電流計測器 2 6が設けられている。
1 次にイオンドーピング装置 1 0の動作およびイオンドーピング装 置 1 0を用いたイオンドーピング方法を説明する。 基板 2 5をチヤ ンバ一 1 1内のイオンビーム 3 3が照射する位置に基板ホルダ 2 8 により固定した後、 所定の真空度に達するまでチャンバ一 1 1内を 排気する。 基板 2 5の表面には、 たとえば、 不純物イオンを導入す べき半導体膜が形成されている。
ガス導入口 1 4から不純物イオンとなる元素を含むガスを導入す る。 たとえば、 シリコン半導体に対して N型ドーパントとなるリン を不純物イオンとして対象物に導入する場合には、 ホスフィン （P H 3 ) を用い、 P型ドーパントとなるボロンを不純物イオンとして 対象物に導入する場合には、 ジポラン （B 2 H 6 ) を用いる。 これ により、 アークチャンバ一 3 0内は不純物イオンとなる元素を含む 低圧のガスで満たされる。
フイラメント電源 1 6を用いてフィラメント 1 5に所定の電圧を 印加し、 フィラメント 1 5に電流を流すともとに、 アーク電源 2 0 によりフィラメント 1 5とアーク電極 1 7との間に所定の電圧を印 加すると、 フィラメント 1 5により加熱された熱電子がフィラメン ト 1 5からァ一クチャンバ一 3 0内へ放出され、 アーク電極 1 7へ 到達する。 この電子の放出はァ一ク放電となる。 放出された熱電子 は、 アークチャンバ一 3 0内のホスフィンゃジポランと衝突し、 こ れらの分子が分解するとともに、 イオン化され、 プラズマが生成す る。
イオンドーピング装置 1 0の制御装置 2 7は、 フィラメント 1 5 とアーク電極 1 7との間を流れるアーク電流が一定となるよう、 ァ ーク放電を制御する。 具体的には、 電流計 1 9で計測した電流値に 4 007875
基づいて、 アーク電流が一定となるよう、 フィラメント電源 2 0お よびアーク電源 2 1 を制御する。 これにより、 フィラメント 1 5を 流れる電流量および/またはフィラメント 1 5およびァ一ク電極 1 7間のアーク電圧が調節され、 フイラメントから放出される単位時 間当たりの熱電子量が一定に保たれる。 一定の割合でガス導入口 1 4から導入されるガスに対し供給される熱電子量も一定となるため、 ガスの分解が一定の状態に保たれ、 生成するイオン種の比率が一定 になる。
生成したプラズマ中の陽イオンは、 引き出し用電源 2 1によって アーク電極 1 7 と第 1の引き出し電極 1 8 aとの間に印加される電 圧により、 アークチャンバ一 3 0の開口から外へ引き出される。 引 き出された陽イオンは、 加速用電源 2 2によって第 1の引き出し電 極 1 8 aと第 2の引き出し電極 1 8 bとの間に印加される電圧によ り加速される。 加速された陽イオンがイオンビーム 3 3となって基 板 2 5に照射される。 イオンビーム 3 3により運ばれる電荷は、 ビ ーム電流計測器 2 6によって計測され、 イオンビーム 3 3の電流あ るいは電流密度が求められる。
図 2は、 イオンドーピング装置 1 0を用いてジポランを分解した 場合において、 アーク電流を変化させたときに生成する各イオン種 の割合を示している。 横軸はフィラメント一本あたりのアーク電流 を示しており、 縦軸は、 生成したイオン種の割合を百分率で示して いる。 図 2において、 「B 1系」 、 「B 2系」 および 「H系」 はポ ロンを 1つ含む化学種 （B H +、 B H 2 +など、 ） 、 ボロンを 2つ含 む化学種 （B 2 H +、 B 2 H 2 +など） および水素のみを含む化学種 ( H +、 H 2 +など） を示している。 図から明らかなように、 アーク
3 電流が大きくなると、 「： B 1系」 および 「H系」 の化学種が増加し、 「B 2系」 の化学種が減少する。 つまり、 アーク電流が変化するこ とにより、 生成するこれらのイオン種の割合が変化する。
したがって、 従来のイオンドーピング装置のように、 イオンビー ム電流密度が一定となるよう制御した場合、 アーク電流が変動する ために、 生成するイオン種の比率が変化する。 このことは、 イオン ビーム電流密度を一定にするよう制御しながらイオンドーピングを 行っても、 生成するイオン種の比率が変化して、 不純物イオンの注 入量が変化することを意味する。 たとえば、 イオンビーム電流密度 が同じであっても、 フィラメント トー本あたりのアーク電流が 1 m Aから 2 m Aへ変動した場合、 ボロンとして注入される量は、 0 . 8 4倍 ( ( 1 4 X 2 + 1 4 ) / ( 2 0 X 2 + 1 0 ) ) に減少する。 また、 生成するイオン種の比率がイオンドーピング中に変化するこ とにより、 ァ一クチャンバ一内のイオン種の分布が変化し、 イオン ビーム中のイオン種の分布が不均一になる。 このため、 イオンビー ム電流密度を一定にして対象物にイオンをドーピングした場合、 不 純物イオンの面内分布が不均一となる。
これに対して、 本発明のイオンドーピング装置を用いてアーク電 流を一定にしてイオンをドーピングした場合、 生成するイオン種の 割合は一定に保たれる。 このため、 アークチャンバ一内のイオン種 の分布が一定に保たれ、 イオンビーム中イオン種の分布が均一にな る。 つまり、 アーク電流を一定にして対象物にイオンをドーピング した場合、 不純物イオンの面内分布が均一となる。
なお、 アーク電流が一定となるようアーク放電を制御する場合、 得られるイオンビームのビーム電流密度は変化する。 しかし、 実験 によれば、 ビーム電流密度の変動は小さく、 注入時間を調整するこ とにより総ドーズ量を合わせることが可能である。 これにより、 多 少注入時間に変動は生じるが、 対象物に注入されるイオン種の割合 が一定となり、 また、 対象物中のドーピングされたイオン種の面内 均一性が向上する。
したがって、 たとえば本発明のィオンド一ピング装置を用い、 ァ ーク電流を一定にして液晶表示装置用の結晶性シリコン膜に不純物 イオンを注入した場合、 基板面内に形成される複数の薄膜トランジ ス夕の閾値電圧およびソース · ドレイン間の抵抗などの半導体特性 のばらつきが極めて小さくなる。
次に、 本発明のイオンドーピング装置を用いて、 半導体装置を製 造する手順を説明する。 以下では、 ガラス基板上に画素用スィッチ ング素子として複数の N型 T F T (薄膜トランジスタ） を形成し、 液晶表示装置用ァクティブマトリックス基坂を製造する手順を説明 する。 このような T F Tは基坂上に数十万から数百万形成され、 特 に特性が揃つている必要があるが、 本発明のイオンドーピング装置 は、 このような液晶表示装置用ァクティブマトリックスの製造に好 適に用いることができる。 画素用スイッチング素子以外に、 ァクテ イブマトリックス型のドライバ回路や薄膜集積回路を構成する素子 なども本発明のイオンドーピング装置を用いて好適に作製すること ができる。
図 3 ( a ) 〜 （e ) は N型 T F Tを複数含む本発明の半導体装置 の製造工程を工程順に示したものである。 実際には数十万個以上の T F Tが作製されるが、 以下の説明では 1個の T F Tを例示する。 まず、 図 3 ( a ) に示すように、 ガラス基板等の絶縁性基板上 1 0 1上にプラズマ CVD法によって厚さ 1〜 2 0 nmの酸化シリコ ンによる下地膜 1 0 2を形成する。 次にプラズマ C VD法によって、 厚さ 2 5〜 8 0 nm、 例えば 4 O nmの真性アモルファスシリコン 膜 1 0 3を形成する。
次にスパッタリ ング法によって、 表面濃度が 1 X 1 01 3〜 1 X
1 0 1 5 a t om s / c m2 (例えば、 7 X l 0 1 3 a t o m s / c m2とする） になるよう、 真性ァモルファスシリコン膜 1 0 3に触 媒元素として N i を添加する。 その後、 熱処理炉、 ランプアニール などを用いて、 不活性雰囲気下、 54 0 〜 6 2 0 °Cの温度で,数時 間、 基板 1 0 1に加熱処理を施す。 この加熱処理により、 真性ァモ ルファスシリコン膜 1 0 3の結晶化が進行する。 本実施の形態にお いては、 熱処理炉を用い、 窒素雰囲気下で 5 8 0 °Cにて 1時間の熱 処理を行う。 N i の添加方法はスパッタリング法に限定されず、 N i化合物を含む塗布液を用いて、 塗布膜を真性アモルファスシリコ ン膜 1 0 3上に形成し、 熱処理をすることにより、 塗布膜から真性 アモルファスシリコン膜 1 0 3へ N i を拡散させ、 さらに、 真性ァ モルファスシリコンの結晶化を促してもよい。 また、 触媒元素とし て N i以外にコバルト、 パラジウム、 白金、 銅、 銀、 金、 インジゥ ム、 スズ、 アルミニウムまたはアンチモンを用いてもよく、 これら の金属のなかから選択した複数の金属を用いてもよい。
続いて、 図 3 (b) に示すように、 レーザ照射によって結晶化を 行う。 レーザ光としては、 たとえば、 波長 24 8 nm、 パルス幅 2 0 n s e cの K r Fエキシマレーザを用いる。 他の波長のレーザを 用いてもよい。 レーザ光の照射条件は、 エネルギー密度が 2 0 0〜 4 0 0 m J / c m2, たとえば 2 5 0 m J Z c m 2とし、 一か所に つき 2〜 1 0ショッ ト、 例えば 2ショッ トとする。 レーザ光を照射 する際、 基板を 2 0 0〜4 5 0 °C程度の温度で加熱してもよい。 こ のようにレーザ光の照射時に基板の加熱を行うことにより、 より効 率的にアモルファスシリコンの結晶化を促進させることができる。 上述の 2段階の熱処理中、 触媒元素はシリサイ ド化することによ つてアモルファスシリコン膜の結晶成長を助長する。 特に、 ニッケ ルのシリサイ ド化合物である N i S i 2の結晶構造は、 種々の触媒 元素のシリサイ ド化合物中、 最も単結晶シリコンの結晶構造と類似 しており、 その格子定数も結晶シリコンの格子定数に非常に近い。 したがって、 N i S i 2はアモルファスシリコン膜の結晶化におい て最適な铸型として作用し、 アモルファスシリコン膜の結晶化を促 進する。 このとき、 アモルファスシリコン膜 1 0 3の厚さを 2 5 n m以上にすることにより、 十分な結晶成長が可能となり、 厚さを 8 0 n m以下に.することによって、 厚さ方向に 2層以上の結晶が成長 することが防止できる。 これにより結晶性の悪化や触媒元素の残留 という問題の発生を防ぎ、 高い電子移動度を備えた高品質な結晶性 シリコン膜 1 0 3 ' がアモルファスシリコン膜 1 0 3から得られる。 結晶化のための熱処理は 1段階で行ってもよいが、 熱処理炉あるい はランプアニールによる加熱とレーザ照射による加熱の組み合わせ を用いることが好ましい。 2段階の熱処理により、 得られる T F T のトランジス夕特性が飛躍的に向上する。
その後、 図 3 ( c ) に示すように、 結晶性シリコン膜 1 0 3 ' の 不要な部分を除去して素子間分離を行い、 薄膜トランジスタのソー ス、 ドレイン領域およびチャネル領域を含む島状の素子形成領域 1 1 5を形成する。 基板 1 0 1の全体では、 複数の素子形成領域 1 1
7 5がマ卜リクス状に配置される。
図 3 ( c ) に示すように、 プラズマ C VD法によって厚さ 5 0 n m〜 2 5 0 nm (たとえば 1 5 0 nm) の酸化シリコン膜 1 0 4を ゲート絶縁膜として形成後、 図 1に示すイオンドーピング装置 1 0 1を用い、 酸化シリコン膜 1 0 4を介してボロンイオンを素子形成 領域 1 1 5にドーピングする。 本実施形態ではイオンドーピング装 置 1 0 1は 4本のフィラメント 1 5を備えており、 1本のフィラメ ントから出るアーク電流を 1. 5〜 2. 5 mAの間の一定の値に維 持しながらドーピングを行う。 たとえば、 1本あたりのアーク電流 が 2. 0 m Aとなるよう、 イオンドーピング装置 1 0 1を制御し、
5 X 1 Ο ^ δ Χ 1 01 3 c m— 2のポロンイオンを素子形成領域 1 1 5にドーピングする。 ボロン源としてジポランを用いる。 · 図 3 ( d ) に示すように、 スパッタリング法によって、 厚さ 1 0 〜； l O O nm (たとえば 6 0 nm) の窒化タンタル （T a N) 、 お よび、 厚さ 1 0 0〜 5 0 0 nm (たとえば 3 0 0 nm) の夕ングス テン （W) を形成する。 形成したこれらの膜をパ夕 ニングして、 T a NZWからなるゲート電極 1 0 5を形成する。
次に、 イオンドーピング装置 1 0 1を用い、 ゲート電極 1 0 5を マスクとして、 リンイオンを素子形成領域 1 1 5にドーピングする。 ドーピングガスとして、 ホスフィン （PH 3 ) を用い、 加速電圧を
6 0〜 9 0 k V (たとえば 8 0 k V) に設定する。 ドーズ量は 1 X 1 01 5〜 8 X 1 015 c m-2 (たとえば 2 X 1 01 5 c m—2) とす る。 リンイオンをドーピングする際、 アーク電流が 4 0 0〜 5 0 0 mA (たとえば 4 5 0 mA) の範囲にある一定の値となるよう、 ィ オンドーピング装置 1 0 1を制御する。
8 リンイオンをドーピング後、 窒素雰囲気中、 5 5 0 °Cの温度で 4 時間熱処理を行い、 ドーピングした不純物の活性化を行う。 このと き、 同時に素子形成領域 1 1 5のゲ一ト電極 1 0 5の下方に位置す る領域 （のちにチャネル領域 1 0 7となる） の中のニッケルが素子 形成領域 1 1 5のリンイオンがドーピングされた領域.（のちにソー ス領域 1 0 6およびドレイン領域 1 0 8となる） 中のリンに捕捉さ れる。 このため、 ゲート電極 1 0 5の下方に位置する領域中のニッ ゲルの濃度が i x i 016 a t om s / c m 3程度にまで低下する。
これにより、 図 3 (d) に示すように、 ゲ一ト電極 1 0 5下の素 子形成領域 1 1 5に P型のチャネル領域 1 0 7が形成され、 チヤネ ル領域 1 0 7を挟んで N型のソース領域 1 0 6およびドレイン領域 1 0 8が素子形成領域 1 1 5に形成される。 つまり、 ゲート電極 1 0 5、 チャネル領域 1 0 7、 ソース領域 1 0 6およびドレイン領域 1 0 8を含む N型 T F T 1 1 6が完成する。 上述したように、 チヤ ネル領域 1 0 7におけるニッケルの濃度が 1 X 1 01 6 a t o m s Zc m3以下になるため、 T F T 1 1 6においてチャネル領域 1 0 7のリーク電流は小さく、 結晶性が高いため、 オン電流が大きい。
N型 T F Tおよび P型 T F Tからなる相補型の回路を形成する場 合には、 ボロンおよびリンを結晶性シリコン膜 1 0 3， へドーピン グする際、 適当なマスクを用いて、 選択的にボロンおよびリンをド 一ピングすることによって、 N型領域および P型領域を作り分け、 N型 T F Tおよび P型 TF Tを同じ基板上に形成することができる。 図 3 ( e ) に示すように、 厚さ 6 0 0 nmの酸化シリコン膜 1 0 9を層間絶縁膜としてプラズマ CVD法によって形成し、 これにコ ンタク 卜ホールを形成して、 金属材料、 例えば、 窒化チタンとアル ミニゥムの多層膜によって薄膜トランジスタの電極 1 1 0を形成す る。 また、 I TOからなる画素電極 1 1 1を形成する。 最後に、 1 気圧の水素雰囲気で 3 5 0で、 3 0分の加熱処理を行い、 T F T 1 1 6を複数有する半導体装置が完成する。
以下に示す表 1は、 上述した方法により作製されたァクティブマ トリクス基板および、 上述の製造工程中、 ボロンおよび/またはリ ンの注入を従来のイオンビーム電流が一定となるような制御で行つ て作製したァクティブマトリクス基板の T F Tの特性のばらつきを 示している。 T F T特性のばらつきとして、 閾値電圧およびソ一 ス ' ドレイン間抵抗の基板内の平均値 （A v e ) および標準偏差 ( σ) を計測し、 3 び A V eを計算して百分率で示している。 ま た、 得られたアクティブマトリクス基板のうち、 T F Tの特性のば らつきが所定の基準を満たすものの割合を示している。 ァクティブ マトリクス基板は 6 0 mmX 8 0 mmであり、 1 0 0万個の T F T が含まれている。 表 1
制御方法 特性 （ばらつき）
試料 ポロンド一 リンド一プ 閾値電圧 ソース . 歩留まり 番号 プ (ソース · ドレイン
(チヤネ ドレイン） 間抵抗
ル） 3 σ /Ave
No. 1 アーク電流 アーク電流 3. 8 % 3. 4 % 9 8 % 制御 制御
No. 2 アーク電流 •ビーム電流 3. 9 % 6. 8 % 9 4 % 制御 制御
No. 3 ビーム電流 アーク電流 7. 3 % 3. 5 % 9 2 % 制御 制御
No. 4 ビーム電流 ビーム電流 7. 4 % 6. 7 % 8 0 % 制御 制御 表 1の試料番号 1の結果から明らかなように、 ボロンおよびリン の注入を注入する際、 いずれもアーク電流が一定となるようイオン ドーピング装置を制御した場合、 閾値電圧およびソース · ドレイン 間抵抗の基板内におけるばらつき （ 3 σ/Αν ε ) は 5 %以下と小 さく、 このため、 基板の歩留まりも 9 8 %と高い。 詳細な実験によ れば、 本発明のイオンドーピング装置を用いることにより、 1 0 0 OmmX 1 0 0 0 mm以下の面積に対して、 不純物濃度のばらつき (不純物濃度の平均値 （Av e ) および標準偏差 （ σ) を計測した 場合の 3 σ /Av e) を、 5 %以下にすることができることがわか つた。
これに対して、 ボロンの注入あるいはリンの注入の際、 従来と同 様の方法により、 ビーム電流が一定となるようイオンドーピング装 置を制御した場合、 閾値電圧またはソース · ドレイン間抵抗のばら つきが約 7 %に増大してしまい、 歩留まりも低下する。 特に、 両方 の注入を従来の方法によりビーム電流が一定となるよう制御して行 つた場合には、 閾値電圧およびソース · ドレイン間抵抗のいずれの ばらつきも増大する。 その結果、 歩留まりが 8 0 %に低下してしま Ό。
このように本実施形態によれば、 イオンドーピング装置を用いて 不純物を半導体膜に導入する際、 イオン源でプラズマを発生させる ためのアーク放電のアーク電流が一定となるようイオンドーピング 装置を制御する。 このため、 イオン源において生成するイオン種の 比率が一定となり、 イオンドーピングの制御を正確に行う ^とがで きる。
特に、 アモルファスシリコン膜を触媒元素により結晶化させて得 られる結晶性シリコン膜を用いた T F Tを作製する場合、 ソース ' ドレイン領域に導入されるリンイオンの濃度は T F Tの特性に大き く影響する。 具体的には、 リンイオンの濃度が設定値よりも小さい 場合、 キャリア濃度が低下して、 ソ一ス · ドレイン領域の抵抗が高 くなつてしまう。 また、 アモルファスシリコンの結晶化を促進させ るための触媒元素を捕捉するのに十分なリン濃度が得られないため、 チャネル領域に触媒元素が多く残留し、 リーク電流が増大するなど の T F T特性が悪化し、 T F Tが動作不良を起こす可能性も生じる。 一方、 リンイオンの濃度が設定値よりも大きい場合、 注入が過剰に なることにより、 結晶化したシリコンの結晶構造を破壌してしまい、 結晶化シリコンがアモルファス化してしまう。 このため、 ソース ' ドレイン領域の抵抗が高くなってしまう。
本発明のイオンド一ピング装置は、 上述したようにイオンド一ピ ング時におけるイオン種の生成比の安定性に優れるため、 注入され るイオン種の分布が基板全体にわたって均一となり、 また、 イオン ドーピング中のイオン種の生成比も一定に保たれる。 このため、 本 発明のイオンドーピング装置を用いてリンイオンをドーピングし、 注入量をビーム電流計測器で計測することにより、 リンイオンの注 入量を正確に制御することが可能となり、 アモルファスシリコン膜 を触媒元素により結晶化させて得られる結晶性シリコン膜を用いた T F Tを作製することができる。
また、 イオンドーピング中のイオン種の比率が一定に保たれるた め、 イオンビーム中のイオン種の分布が均一になり、 注入されるィ オンの面内均一性が高まる。 このため、 本発明の半導体装置におい て、 半導体膜にド一ビングされる不純物イオンの比率およびドーズ 875
量が均一となり、 複数の半導体素子の特性のばらつきが小さくなる。 なお、 本実施形態では、 アモルファスシリコン膜を触媒元素によ り結晶化させて得られる結晶性シリコン膜を用いた T F Tにおいて、 チャネルを形成するためのボロンの注入およびソース · ドレイン領 域を形成するためのリンの注入に本発明のイオンドーピング装置を 用いた。 しかし、 他の半導体装置の不純物導入工程に本発明のィォ ンドーピング装置を用いてもよく、 たとえば、 アクティブマトリク ス基板の T F Tが L D D構造を備えている場合には、 L D D構造を 形成するための不純物導入に本発明のイオンドーピング装顰を用い てもよい。 また、 単結晶半導体基板を用いて製造される種々の半導 体装置に本発明のイオンドーピング装置を用いてもよい。
また、 図 1に示したイオン注入装置では、 加速部 2 3は二枚の電 極によって構成されているが、 電極は 2枚以外であってもよい。 た とえば、 図 4に示すイオン注入装置 1 0 ' では、 加速部 2 3は、 電 極 1 8と、 引き出し用電源 2 1 と、 加速用電源 2 2と、 減速用電源 3 2とを含んでいる。 また、 電極 1 8は、 第 1の電極 1 8 a、 第 2 電極 1 8 b、 第 3の電極 1 8 cおよび第 4の電極 1 8 dを含み、 ァ 一クチヤンバー 3 0の開口に設けられている。 第 1の電極 1 8 aは アークチャンバ一 3 0開口に最も近くに位置しており、 第 1の電極 1 8 aとアーク電極 1 7との間に引き出し用電源 2 1が接続されて いる。
第 1の電極 1 8 aと第 2の電極 1 8 bとの間および第 2の電極 1 8 bと第 3の電極 1 8 cとの間には、 それぞれ電源 2 2 aおよび 2 2 bが接続され、 第 3の電極 1 8 cと第 4の電極 1 8 dとの間には 減速電源 3 2が接続されている。 電源 2 2 aは、 第 1の電極 1 8 a と第 2の電極 1 8との間にイオン源 1 2で生成したイオンを引き出 すための電圧を印加し、 電源 2 2 bは、 引き出されたイオンを加速 させるための電圧を第 2の電極 1 8 bと第 3の電圧 1 8 cとの間に 印加する。 この場合、 電源 2 2 aおよび電源 2 2 bで印加する合計 の電圧が一般に加速度電圧と呼ばれる。 一方、 減速用電源 3 2は、 基板 2 5に衝突あるいは注入されたイオンにより生成する二次電子 イオンが加速部 2 3によってイオン源 1 2の方向へ加速されるのを 防止する。
また、 図 4に示すように、 基板ホルダ 2 8を移動させるための移 動機構 2 9をイオンドーピング装置に設け、 イオンビ一ム 3 3が基 板 2 5上を走査するように、 移動機構 2 9が基板 2 5を移動させて もよい。 産業上の利用可能性
本発明によれば、 生成するイオン種の比率の変動が少なく、 制御 性の高いイオンド一ピング装置が得られる。 このイオンドーピング 装置は、 特に、 表示装置など大面積の半導体装置の製造に好適に用 いられる。 また、 本発明によれば基板内における素子特性のばらつ きが小さい半導体装置が得られる。 この半導体装置は、 種々の用途 に適しており、 特に、 表示装置などの大面積を有する半導体装置に 適している。

Claims

請 求 の 範 囲
1 . チャンバ一と、
前記チャンバ一内の気体を排気する排気部と、
前記チャンバ一に設けられたイオン源であって、 ドーピングすべ き元素を含むガスを導入する導入口、 熱電子を放出するフイラメン ト、 および、 前記フィラメントとの間においてアーク放電を行うた めのァノード電極を含み、 前記ァ一ク放電によって前記ガスを分解 し、 前記ドーピングすべき元素を含むイオンを生成するイオン源と、 前記イオン源で生成したイオンをイオン源から引き出し、 対象物 に向けて加速するための加速部と、
を備え、 前記フィラメントと前記アノード電極との間を流れるァー ク電流が一定となるよう前記アーク放電を制御するイオンドーピン グ装置。
2 . 前記フィラメントに電圧を印加するためのフィラメント電 源と、
前記フィラメントと前記ァノード電極との間に電圧を印加するた めのアーク電源とをさらに備え、
前記フィラメントと前記ァノ一ド電極との間を流れるアーク電流が 一定となるよう前記フィラメント電源および/または前記アーク電 源を制御する請求項 1に記載のイオンドーピング装置。
3 . 前記アーク電流を計測するための電流計をさらに備え、 前 記電流計で計測した値が一定となるよう、 前記アーク電源の出力電 圧を制御する請求項 1に記載のイオンドーピング装置。
4 . 前記アーク放電によって前記ガスから複数のイオン種が生 成し、 前記イオン種の生成比が一定になっている請求項 1から 3の いずれかに記載のィオンド一ビング装置。
5 . 絶縁性表面を有する基板と、 前記基板上に設けられた結晶 性シリコン膜とを備え、 請求項 1から 4のいずれかに記載のイオン ドーピング装置を用いて前記ドーピングすべき元素を不純物として 前記結晶性シリコン膜へ導入することにより、 ソース領域、 ドレイ ン領域およびチャネル領域が前記結晶性シリコン膜中に形成された 複数の半導体素子を含む半導体装置。
6 . 前記複数の半導体素子における前記チャネル領域の不純物 , 濃度の平均値を A V eとし、 標準偏差を σとしたとき、
0 . 0 5≥ 3 σ / A V e
を満たしている請求項 5に記載の半導体装置。
7 . 前記複数の半導体素子における前記ソース領域およびドレ イン領域の不純物濃度の平均値を A V eとし、 標準偏差をひとした とさ、
0 . 0 5≥ 3 σ / A v e
を満たしている請求項 5に記載の半導体装置。
8 . 前記結晶性シリコン膜は、 アモルファスシリコン膜の結晶 性を助長する触媒元素により、 結晶化されている請求項 5に記載の 半導体装置。
9. 前記アモルファスシリコン膜は 2 5 nm以上 8 0 nm以下 の厚さを有している請求項 8に記載の半導体装置。
1 0. 前記結晶性シリ コン膜は、 l X 1 01 6 a t om s Z c m 3以下の濃度で前記触媒元素を含んでいる請求項 8に記載の半導 体装置。
1 1. 前記触媒元素は、 ニッケル、 コバルト、 パラジウム、 白 金、 銅、 銀、 金、 インジウム、 スズ、 アルミニウムおよびアンチモ ンからなるグループから選ばれる少なく とも一種の元素である請求 項 8に記載の半導体装置。
1 2. 前記触媒元素はニッケルである請求項 8に記載の半導体 装置。
1 3. 前記結晶性シリコン膜は、 前記触媒元素導入後、 炉によ る熱処理、 ランプアニールおよびレーザ照射の 1つ以上の方法によ り行われている請求項 8に記載の半導体装置。
1 4. ドーピングすべき元素を含むガスをアーク放電により分 解するステツプと、
前記分解ステツプにより生じたイオンを所定の電圧で加速するこ とにより、 対象物に前記イオンを衝突させるステップと、
を包含するイオンドーピング方法であって、 前記分解ステップにお いて、 前記アーク放電による電流が一定となるよう前記アーク放電 を制御するイオンドーピング方法。
1 5 . ドーピングすべき元素はボロンまたはリンである請求項 1 4に記載のイオンドーピング方法。
1 6 . 絶縁性表面を有する基板上にアモルファスシリコン膜を 形成するステップ （A ) と、
前記アモルファスシリ コン膜に触媒元素を添加するステップ ( B ) と、
前記触媒元素が添加されたアモルファスシリコン膜を熱処理する ことにより、 結晶化を行い、 前記アモルファスシリコン膜から結晶 性シリコン膜を得るステップ （C ) と、
アーク電流が一定となるょゔにアーク放電をおこなうことにより、 不純物元素を含むガスを分解し、 前記分解により生じたイオンを加 速して、 前記結晶性シリコン膜に導入するステップ （D ) と、 前記前記結晶性シリコン膜を熱処理するステップ （E ) と、 を包含する半導体装置の製造方法。
1 7 . 前記ステップ （C ) の後、 前記結晶性シリコン膜上に絶 縁膜を形成する工程をさらに含み、
前記ステップ （D ) は、
ァ一ク電流が一定となるようにアーク放電をおこなうことにより、 前記不純物元素を含むガスを分解し、 前記分解により生じたイオン を加速して、 前記絶縁膜を介して前記結晶性シリコン膜に導入する ステツプ （D 1 ) と、
前記結晶性シリコン膜上に導電性有する材料からなるパターンを形 成する工程 （D 2 ) と、
ァ一ク電流が一定となるようにアーク放電をおこなうことにより、 前記不純物元素を含むガスを分解し、 前記分解により生じたイオン を加速して、 前記パターンをマスクとして前記結晶性シリコン膜に 導入するステップ （D 2 ) と、
を包含する請求項 1 6に記載の半導体装置の製造方法。
1 8 . 前記ステツプ （D 1 ) の不純物元素はボロンであり、 前 記ステップ （D 2 ) の不純物元素はリンである請求項 1 7に記載の 半導体装置の製造方法。
1 9 . 前記触媒元素は、 ニッケル、 コバルト、 パラジウム、 白 金、 銅、 銀、 金、 インジウム、 スズ、 アルミニウムおよびアンチモ ンからなるグループから選ばれる少なくとも一種の元素である請求 項 1 6に記載の半導体装置の製造方法。
PCT/JP2004/007875 2003-06-04 2004-05-31 イオンドーピング装置、イオンドーピング方法および半導体装置 Ceased WO2004109784A1 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
US10/559,128 US7230256B2 (en) 2003-06-04 2004-05-31 Ion doping system, ion doping method and semiconductor device

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2003-158789 2003-06-04
JP2003158789A JP2004362901A (ja) 2003-06-04 2003-06-04 イオンドーピング装置、イオンドーピング方法および半導体装置

Publications (1)

Publication Number Publication Date
WO2004109784A1 true WO2004109784A1 (ja) 2004-12-16

Family

ID=33508491

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/JP2004/007875 Ceased WO2004109784A1 (ja) 2003-06-04 2004-05-31 イオンドーピング装置、イオンドーピング方法および半導体装置

Country Status (6)

Country Link
US (1) US7230256B2 (ja)
JP (1) JP2004362901A (ja)
KR (1) KR100730352B1 (ja)
CN (1) CN100447952C (ja)
TW (1) TWI261900B (ja)
WO (1) WO2004109784A1 (ja)

Families Citing this family (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7745803B2 (en) * 2004-02-03 2010-06-29 Sharp Kabushiki Kaisha Ion doping apparatus, ion doping method, semiconductor device and method of fabricating semiconductor device
JP4345895B2 (ja) 2005-10-20 2009-10-14 日新イオン機器株式会社 イオン源の運転方法およびイオン注入装置
JP2008218824A (ja) * 2007-03-06 2008-09-18 Matsushita Electric Ind Co Ltd ドーピング装置及びドーピング方法
JP5325404B2 (ja) * 2007-09-21 2013-10-23 株式会社半導体エネルギー研究所 Ｓｏｉ基板の作製方法
US8163628B2 (en) * 2007-11-01 2012-04-24 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing semiconductor substrate
CN101894725B (zh) * 2010-07-09 2011-12-14 清华大学 离子源
DE102011112759A1 (de) * 2011-09-08 2013-03-14 Oerlikon Trading Ag, Trübbach Plasmaquelle
JP5925084B2 (ja) * 2012-08-28 2016-05-25 住友重機械イオンテクノロジー株式会社 イオン生成方法およびイオン源
JP6350234B2 (ja) * 2014-11-18 2018-07-04 日新イオン機器株式会社 イオンビーム照射装置及びこれに用いられるプログラム
CN104576751A (zh) * 2014-12-02 2015-04-29 信利（惠州）智能显示有限公司 非晶硅沟道层、薄膜晶体管及沟道层的形成方法
JP6429763B2 (ja) * 2015-12-22 2018-11-28 三菱電機株式会社 イオン注入装置
CN106057625B (zh) * 2016-05-27 2018-05-01 上海集成电路研发中心有限公司 提高离子注入纯度的电弧腔及离子注入方法
JP2019067488A (ja) * 2017-09-28 2019-04-25 日新イオン機器株式会社 イオン源およびイオン注入装置
JP7579270B2 (ja) * 2019-04-19 2024-11-07 シャイン テクノロジーズ リミテッド ライアビリティ カンパニー イオン源および中性子発生装置
JP2022038619A (ja) * 2020-08-27 2022-03-10 東京エレクトロン株式会社 基板処理方法及び基板処理装置

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH08236056A (ja) * 1995-02-28 1996-09-13 Nissin Electric Co Ltd イオン源装置
JP2001250957A (ja) * 2000-03-08 2001-09-14 Semiconductor Energy Lab Co Ltd 半導体装置およびその作製方法
JP2001307650A (ja) * 2000-04-26 2001-11-02 Nissin Electric Co Ltd イオン源の運転方法およびイオンビーム照射装置

Family Cites Families (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR960000190B1 (ko) * 1992-11-09 1996-01-03 엘지전자주식회사 반도체 제조방법 및 그 장치
JP3190483B2 (ja) 1993-05-21 2001-07-23 株式会社半導体エネルギー研究所 半導体装置作製方法
JP3190482B2 (ja) 1993-05-21 2001-07-23 株式会社半導体エネルギー研究所 半導体装置およびその作製方法
JP3487002B2 (ja) 1995-02-06 2004-01-13 石川島播磨重工業株式会社 イオン源
JP3438377B2 (ja) 1995-02-22 2003-08-18 石川島播磨重工業株式会社 イオンシャワードーピング装置
JP3503242B2 (ja) 1995-02-24 2004-03-02 石川島播磨重工業株式会社 イオン電流密度の安定化方法
JP3522381B2 (ja) 1995-03-01 2004-04-26 株式会社半導体エネルギー研究所 薄膜半導体デバイス及び薄膜半導体デバイスの作製方法
KR100265179B1 (ko) 1995-03-27 2000-09-15 야마자끼 순페이 반도체장치와 그의 제작방법
JP3785268B2 (ja) 1998-03-13 2006-06-14 株式会社栗田製作所 金属イオン発生装置、金属イオン注入装置及び金属イオン発生方法
JP2000182526A (ja) 1998-12-10 2000-06-30 Nec Kyushu Ltd イオン源装置及びイオンビーム電流制御方法
JP3504169B2 (ja) 1998-12-11 2004-03-08 株式会社神戸製鋼所 イオン注入装置及びイオン注入方法
US6555831B1 (en) * 1999-04-30 2003-04-29 Nissin Electric Co., Ltd. Ion implanting apparatus
JP2001023532A (ja) 1999-07-09 2001-01-26 Nissin Electric Co Ltd イオン源の制御方法およびイオンドーピング装置
JP2001308027A (ja) 2000-04-25 2001-11-02 Sharp Corp 半導体装置の製造方法
US7078714B2 (en) * 2004-05-14 2006-07-18 Nissin Ion Equipment Co., Ltd. Ion implanting apparatus

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH08236056A (ja) * 1995-02-28 1996-09-13 Nissin Electric Co Ltd イオン源装置
JP2001250957A (ja) * 2000-03-08 2001-09-14 Semiconductor Energy Lab Co Ltd 半導体装置およびその作製方法
JP2001307650A (ja) * 2000-04-26 2001-11-02 Nissin Electric Co Ltd イオン源の運転方法およびイオンビーム照射装置

Also Published As

Publication number Publication date
JP2004362901A (ja) 2004-12-24
TW200501346A (en) 2005-01-01
TWI261900B (en) 2006-09-11
US20060151786A1 (en) 2006-07-13
KR20060003370A (ko) 2006-01-10
KR100730352B1 (ko) 2007-06-20
CN1799124A (zh) 2006-07-05
US7230256B2 (en) 2007-06-12
CN100447952C (zh) 2008-12-31

Similar Documents

Publication Publication Date Title
US6271066B1 (en) Semiconductor material and method for forming the same and thin film transistor
US6165876A (en) Method of doping crystalline silicon film
US7169657B2 (en) Process for laser processing and apparatus for use in the same
US5946560A (en) Transistor and method of forming the same
WO2004109784A1 (ja) イオンドーピング装置、イオンドーピング方法および半導体装置
US20050003594A1 (en) Laser doping processing method and method for manufacturing semiconductor device
US20120268681A1 (en) Semiconductor circuit for electro-optical device and method of manufacturing the same
US6562672B2 (en) Semiconductor material and method for forming the same and thin film transistor
US7745803B2 (en) Ion doping apparatus, ion doping method, semiconductor device and method of fabricating semiconductor device
KR960008499B1 (ko) 레이저 처리방법 및 레이저 처리장치
JP4624047B2 (ja) ファラデーカップ装置およびイオンドーピング装置ならびに半導体装置の製造方法
KR100685848B1 (ko) 박막트랜지스터의 제조방법
JP4001649B2 (ja) 半導体装置の作製方法
US10832913B2 (en) Method and apparatus for forming semiconductor structure
JP2001332734A (ja) 薄膜トランジスタの製造方法
JPH0786603A (ja) 半導体膜の製造方法
JP2753018B2 (ja) 薄膜トランジスターの製造方法
JP4254661B2 (ja) 半導体装置の製造方法
JP2002175984A (ja) 半導体装置の製造方法
JP4553076B2 (ja) 半導体装置の製造方法
JPH08293468A (ja) 半導体の作製方法
JP3986544B2 (ja) 半導体の作製方法
JP2764422B2 (ja) 薄膜トランジスタの作製方法
JP2764426B2 (ja) 薄膜トランジスタの作製方法
JP2002043242A (ja) イオンドーピング装置とそれを用いて作製した薄膜半導体および表示装置

Legal Events

Date Code Title Description
AK Designated states

Kind code of ref document: A1

Designated state(s): AE AG AL AM AT AU AZ BA BB BG BR BW BY BZ CA CH CN CO CR CU CZ DE DK DM DZ EC EE EG ES FI GB GD GE GH GM HR HU ID IL IN IS KE KG KP KR KZ LC LK LR LS LT LU LV MA MD MG MK MN MW MX MZ NA NI NO NZ OM PG PH PL PT RO RU SC SD SE SG SK SL SY TJ TM TN TR TT TZ UA UG US UZ VC VN YU ZA ZM ZW

AL Designated countries for regional patents

Kind code of ref document: A1

Designated state(s): BW GH GM KE LS MW MZ NA SD SL SZ TZ UG ZM ZW AM AZ BY KG KZ MD RU TJ TM AT BE BG CH CY CZ DE DK EE ES FI FR GB GR HU IE IT LU MC NL PL PT RO SE SI SK TR BF BJ CF CG CI CM GA GN GQ GW ML MR NE SN TD TG

121 Ep: the epo has been informed by wipo that ep was designated in this application
WWE Wipo information: entry into national phase

Ref document number: 1020057021198

Country of ref document: KR

ENP Entry into the national phase

Ref document number: 2006151786

Country of ref document: US

Kind code of ref document: A1

WWE Wipo information: entry into national phase

Ref document number: 20048152403

Country of ref document: CN

Ref document number: 10559128

Country of ref document: US

WWP Wipo information: published in national office

Ref document number: 1020057021198

Country of ref document: KR

122 Ep: pct application non-entry in european phase
WWP Wipo information: published in national office

Ref document number: 10559128

Country of ref document: US