WO2004093195A1 - 裏面照射型光検出装置の製造方法 - Google Patents

裏面照射型光検出装置の製造方法 Download PDF

Info

Publication number
WO2004093195A1
WO2004093195A1 PCT/JP2004/005333 JP2004005333W WO2004093195A1 WO 2004093195 A1 WO2004093195 A1 WO 2004093195A1 JP 2004005333 W JP2004005333 W JP 2004005333W WO 2004093195 A1 WO2004093195 A1 WO 2004093195A1
Authority
WO
WIPO (PCT)
Prior art keywords
semiconductor substrate
package
electrode pad
manufacturing
substrate
Prior art date
Application number
PCT/JP2004/005333
Other languages
English (en)
French (fr)
Inventor
Hiroya Kobayashi
Hiroshi Akahori
Masaharu Muramatsu
Original Assignee
Hamamatsu Photonics K.K.
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hamamatsu Photonics K.K. filed Critical Hamamatsu Photonics K.K.
Priority to KR1020057019523A priority Critical patent/KR101052670B1/ko
Priority to EP04727414A priority patent/EP1619722B1/en
Priority to US10/553,231 priority patent/US7556975B2/en
Priority to DE602004015764T priority patent/DE602004015764D1/de
Publication of WO2004093195A1 publication Critical patent/WO2004093195A1/ja

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/14618—Containers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/1464—Back illuminated imager structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14683—Processes or apparatus peculiar to the manufacture or treatment of these devices or parts thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/148—Charge coupled imagers
    • H01L27/14806—Structural or functional details thereof
    • H01L27/14812—Special geometry or disposition of pixel-elements, address lines or gate-electrodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/45144—Gold (Au) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched

Definitions

  • the present invention relates to a method for manufacturing a backside illumination photodetector.
  • a step of manufacturing the backside illumination photodetector a step of forming a charge readout portion on one side of a semiconductor substrate, a step of attaching a reinforcing member to one side of the semiconductor substrate, A step of thinning the substrate from the other surface side, a step of forming an accumulation layer on the other surface side of the semiconductor substrate, and a configuration of the semiconductor substrate except for a formation region of the charge readout portion and a region near the charge readout portion.
  • a method including a step of removing a material and a step of forming an aluminum wiring electrically connected to a charge readout section for example, see Patent Document 1.
  • Patent Document 1 in the step of forming wiring, a contact hole is formed in a field oxide film exposed in a step of removing a constituent material of a semiconductor substrate, and a contact hole is formed in the contact hole and Aluminum wiring is provided on the exposed region of the field oxide film.
  • Patent Document 1 Japanese Patent Application Laid-Open No. H10-1166974 Disclosure of the Invention
  • the above-described conventional technique requires a step of removing a constituent material of the semiconductor substrate and a step of forming an aluminum wiring which requires formation of a contact hole. For this reason, there is a problem that the manufacturing process is complicated and the manufacturing cost is increased.
  • the present invention has been made in view of the above points, and an object of the present invention is to manufacture a back-illuminated photodetector capable of simplifying the manufacturing process and reducing the manufacturing cost. It is to provide a method.
  • a method of manufacturing a back-side illuminated photodetector includes the steps of: forming a charge readout portion on one surface side of a semiconductor substrate; A step of thinning a region corresponding to the charge readout portion on the other surface side while leaving a peripheral region of the region; a step of forming an accumulation layer on the other surface side of the semiconductor substrate; Forming an electric wiring electrically connected to the charge readout portion and an electrode pad electrically connected to the electric wiring in a region corresponding to the peripheral region of the semiconductor substrate; and forming an electrode on one surface side of the semiconductor substrate.
  • it comprises a step of cutting the portion that is thinned semiconductor substrate.
  • a region corresponding to the charge readout portion on the other surface side of the semiconductor substrate is thinned, and an accumulation layer is formed on the other surface side.
  • an electric wiring and an electrode pad are formed in a region corresponding to the peripheral region on one side of the semiconductor substrate, and the support substrate is placed on one side of the semiconductor substrate so as to cover the charge readout portion with the electrode pad exposed.
  • the semiconductor substrate and the supporting substrate are cut at the thinned portion of the semiconductor substrate so as to leave a peripheral region corresponding to the region where the electric wiring and the electrode pad are formed.
  • the steps of removing the constituent material of the semiconductor substrate and the step of forming the contact hole, which are required by the conventional technology, are not required.
  • the manufacturing process is simplified.
  • manufacturing costs can be reduced.
  • the electric wiring and the electrode pad are formed on one surface of the semiconductor substrate, the problem of the depth of focus does not occur. Therefore, miniaturization of the electric wiring and the electrode pad can be easily performed.
  • a back-side illuminated type photodetector capable of simplifying a manufacturing process and reducing a manufacturing cost is provided.
  • a manufacturing method can be provided.
  • the method further includes the step of preparing a package having electrode pads, and mounting the semiconductor substrate and the support substrate cut at the thinned portion of the semiconductor substrate on the package.
  • the step of bonding includes bonding a peripheral region corresponding to the region where the electric wiring and the electrode pad are formed to the package, and electrically connecting the electrode pad of the package and the electrode pad formed on the semiconductor substrate by a bonding wire.
  • the semiconductor substrate and the support substrate cut at the thinned portion of the semiconductor substrate can be appropriately mounted on the package.
  • a package having an electrode pad and having an opening formed at a position corresponding to the electrode pad is prepared, and the semiconductor substrate and the support substrate cut at the thinned portion of the semiconductor substrate Further comprising the step of mounting the semiconductor substrate on the package, wherein the step of mounting on the package includes bonding the support substrate to the package, and attaching the semiconductor substrate and the support substrate cut at the thinned portion of the semiconductor substrate to the package. Fixing the package, electrically connecting the electrode pads of the package and the electrode pads formed on the semiconductor substrate from the opening by bonding wires, and bonding a protective plate to the knocker so as to cover the opening. , And is preferably included. In this case, the semiconductor substrate and the support substrate cut at the thinned portion of the semiconductor substrate can be appropriately mounted on the package.
  • the method further includes a step of arranging a plurality of packages on which the semiconductor substrate and the support substrate are mounted so that the portions adjacent to each other are adjacent to each other.
  • the area of the photodetector (charge readout unit) in the backside illumination photodetector can be easily increased.
  • the size of the electric wiring and the electrode pad can be reduced, so that the dead area that does not contribute to light detection does not increase.
  • the method further comprises a step of preparing a package having electrode pads, and mounting a plurality of semiconductor substrates and support substrates cut at the thinned portion of the semiconductor substrate on the package.
  • a plurality of semiconductor substrates and support substrates cut at the thinned portions of the semiconductor substrate are arranged so that the thinned portions of the semiconductor substrates are adjacent to each other. Bonding each of the peripheral regions corresponding to the regions where the electrodes are formed to the package, and electrically connecting the electrode pads of the package and the electrode pads formed on the semiconductor substrate by bonding wires. Bonding a protective plate to the support substrate and the package so as to cover the pads and the bonding wires. In this case, a plurality of semiconductor substrates and support substrates cut at the thinned portion of the semiconductor substrate can be appropriately mounted on the package.
  • the area of the photodetector (charge readout unit) in the backside illumination photodetector can be easily increased. As described above, since the size of the electric wiring and the electrode pad can be reduced, the dead area which does not contribute to light detection does not increase.
  • a package having an electrode pad and having an opening formed at a position corresponding to the electrode pad is prepared, and the semiconductor substrate and the support substrate cut at the thinned portion of the semiconductor substrate Further comprising the step of mounting a plurality of semiconductor devices on a package, wherein the plurality of semiconductor devices are cut at the thinned portions of the semiconductor substrate such that the thinned portions are adjacent to each other.
  • the semiconductor substrate and the support substrate cut at the thinned portion of the semiconductor substrate can be appropriately and multiple mounted on the package.
  • the area of the photodetector (charge readout unit) in the backside illumination photodetector can be easily increased.
  • the electric wiring and the electrode node can be miniaturized, the dead area which does not contribute to the light detection does not increase.
  • FIGS. 1A to 1F are schematic diagrams for explaining a method of manufacturing the backside illumination photodetector according to the first embodiment.
  • FIGS. 2A to 2D are schematic views for explaining a method of manufacturing the backside illumination photodetector according to the first embodiment.
  • FIG. 3 is a schematic view for explaining a method of manufacturing the backside illumination photodetector according to the first embodiment.
  • FIG. 4A and FIG. 4B are schematic diagrams for explaining a method of manufacturing the backside illumination photodetector according to the second embodiment.
  • FIG. 5 is a schematic diagram for explaining a method of manufacturing the backside illumination photodetector according to the second embodiment.
  • FIGS. 6A to 6C are schematic views for explaining a method of manufacturing the backside illumination photodetector according to the third embodiment.
  • FIG. 7 is a schematic diagram for explaining a method of manufacturing the backside illumination photodetector according to the third embodiment.
  • FIGS. 8A and 8B are schematic diagrams for explaining a method of manufacturing the backside illumination photodetector according to the fourth embodiment.
  • FIG. 9 illustrates a method for manufacturing a back-side illumination type photodetector according to the fourth embodiment. It is a schematic diagram for explaining.
  • FIGS.1A to 1F and FIGS.2A to 2D are schematic views for explaining a method of manufacturing the backside illuminated light detection device according to the first embodiment, and show a longitudinal section of the backside illuminated light detection device. 1 shows the configuration.
  • FIG. 3 is a schematic view for explaining a method of manufacturing the back-side illuminated light detection device according to the first embodiment, and is a perspective view including a longitudinal section of the back-side illuminated light detection device. The details are described below.
  • a semiconductor substrate 1 made of Si is prepared.
  • a CCD section 3 as a charge reading section is formed on the front side (one side) of the semiconductor substrate 1 (see FIG. 1A).
  • the CCD unit 3 includes a potential level for accumulating charges generated in the photosensitive region of the semiconductor substrate, and a transfer electrode for transferring the charges.
  • the CCD section 3 has a square shape (for example, about 30 mm ⁇ 60 mm) in plan view.
  • a region corresponding to the CCD section 3 on the back surface side (the other surface side) of the semiconductor substrate 1 is thinned while leaving a peripheral region 1a of the region (see FIG. 1B).
  • the semiconductor substrate 1 is thinned by forming a mask having an opening on a region corresponding to the CCD section 3 and etching the back surface of the semiconductor substrate 1 using such a mask.
  • the mask can be formed by photolithography. Isotropic for etching Wet etching can be used.
  • the etchant may be used HF / HN 0 3 or the like.
  • Isotropic dry etching such as atmospheric pressure plasma etching (ADP: Atmospheric Downstream Plasma) can also be used.
  • anisotropic jet etching can be used, and KOH, ethylenediamine, or the like can be used as an etchant at that time.
  • the etching is performed until the thickness of the thinned portion of the semiconductor substrate 1 reaches 20 to 50 m.
  • the portion of the semiconductor substrate 1 where no etching is performed (thick portion) functions as a frame portion for securing the mechanical strength of the thinned portion.
  • the "back surface” is a light incident surface of a finally manufactured back-illuminated photodetector, and is a term used for convenience of description. Note that this is not a plane.
  • the “front side” is the opposite side to the back side.
  • an accumulation layer 5 is formed on the back side of the semiconductor substrate 1 (see FIG. 1B).
  • the accumulation layer 5 is formed by forming a thermal oxide film on the back surface of the semiconductor substrate 1 in which the region corresponding to the CCD section 3 is thinned, and then performing ion implantation from the back surface side to activate the film. .
  • the formation and activation of the thermal oxide film can be performed by subjecting the semiconductor substrate 1 to a high-temperature heat treatment (for example, about 900 ° C.).
  • an electric wiring 7 electrically connected to the CCD unit 3 and an electrode pad 9 electrically connected to the electric wiring 7 are provided in a region 1 b corresponding to the peripheral region 1 a on the front surface side of the semiconductor substrate 1.
  • the electrical wiring 7 and the electrode pad 9 are formed by depositing a conductive metal (for example, aluminum, gold, silver, or the like) on the surface side of the semiconductor substrate 1 and then using a mask having an opening of a predetermined shape. Can be removed by etching or the like.
  • a plating method can be used for forming the electric wiring 7 and the electrode pad 9.
  • a support substrate 11 is adhered to the surface of the semiconductor substrate 1 so as to cover the CCD unit 3 with the electrode pads 9 exposed (see FIG. 1D).
  • the support substrate 11 is bonded by using a resin (for example, epoxy resin or the like) 13 and bonding the support substrate 11 to the semiconductor substrate 1.
  • a resin for example, epoxy resin or the like
  • the area of the support substrate 11 is preferably set to such an extent that its end portion is over a portion of the semiconductor substrate 1 where etching is not performed, from the viewpoint of securing mechanical strength, but is not limited thereto. is not.
  • the semiconductor substrate 1 and the support substrate 11 are cut at the thinned portion of the semiconductor substrate 1 so as to leave the peripheral region 1a corresponding to the region 1b where the electric wiring 7 and the electrode pad 9 are formed.
  • the CCD chip 15 including the semiconductor substrate 1 and the support substrate 11 cut at the thinned portion of the semiconductor substrate 1 is completed.
  • Dicing technology can be used to cut the semiconductor substrate 1 and the support substrate 11, and dicing lines DL along three of the four sides of the CCD unit 3 (only one of them is shown in FIG.1E). ) Is set.
  • the end of the region 1b (the portion where etching is not performed) in which the electric wiring 7 and the electrode pad 9 are formed is also cut.
  • the package 17 includes a CCD chip mounting portion 17a and a step portion 17b, and has an electrode pad 19 on the step portion 17b.
  • the CCD chip 15 is placed upside down so that the back surface of the semiconductor substrate 1 is positioned on the CCD chip mounting portion 17a side. Then, the peripheral area 1 a corresponding to the area 1 b where the electric wiring 7 and the electrode pad 9 are formed is adhered to the CCD chip mounting portion 17 a of the package 17, and the CCD chip 15 is packaged. Fix it to the diagonal 17 (see Figures 2A and 2B).
  • the bonding between the semiconductor substrate 1 and the package 17 can be performed by die bonding using a resin (for example, an epoxy resin).
  • the electrode pads 19 of the package 17 and the electrode pads 9 formed on the semiconductor substrate 1 are electrically connected by bonding wires 21 (see FIG. 2C).
  • An Au wire or the like can be used as the bonding wire 21.
  • a protective plate 23 is adhered to the support substrate 11 and the package 17 so as to cover both the electrode pads 9 and 19 and the bonding wires 21 (see FIG. 2D).
  • the protection plate 23 is bonded to the support substrate 11 and the package 17 by using a tree (for example, epoxy resin).
  • a tree for example, epoxy resin.
  • the supporting substrate 11 and the protection plate 23 are bonded together on the opposite side (the right side in FIG. 2D) of the package 1 ⁇ .
  • the CCD chip 15 is mounted on the package 17.
  • the CCD chip 15 mounted on the package 17 is placed in a buttable manner (Fig. 3).
  • the package 1 on which the CCD chip 15 is mounted is arranged such that the thinned portions of the semiconductor substrate 1 are adjacent to each other, that is, the cut surfaces of the semiconductor substrate 1 and the supporting substrate 11 are abutted.
  • the region corresponding to the CCD section 3 on the back surface side of the semiconductor substrate 1 is thinned.
  • the electric wiring 7 and the electrode pad 9 are formed in the region 1 b corresponding to the peripheral region 1 a on the front surface side of the semiconductor substrate 1, and the electrode pad 9 is formed.
  • the support substrate 11 is adhered to the surface of the semiconductor substrate 1 so as to cover the CCD section 3, and the peripheral area 1a corresponding to the area 1b where the electric wiring 7 and the electrode pad 9 are formed is formed.
  • Semiconductor substrate 1 and leave The lifting substrate 1 1 of the semiconductor substrate 1 Cutting at the thinned part.
  • the steps of removing the constituent material of the semiconductor substrate and the step of forming the contact holes, which are required by the conventional techniques, are not required.
  • the manufacturing process is simplified, and the manufacturing cost can be reduced.
  • the electric wiring 7 and the electrode pad 9 are formed on the surface of the semiconductor substrate 1, the problem of the depth of focus does not occur. Therefore, miniaturization of the electric wiring 7 and the electrode pad 9 can be easily performed.
  • the manufacturing method according to the first embodiment further includes a step of preparing a package 17 having an electrode pad 19 and mounting the CCD chip 15 on the package 17.
  • the peripheral area 1 a corresponding to the area 1 b on which the electric wiring 7 and the electrode pad 9 are formed is bonded to the CCD chip mounting portion 17 a of the package 17.
  • the CCD chip 15 can be appropriately mounted on the package 17.
  • the manufacturing method according to the first embodiment after the step of mounting the CCD chip 15 in the package 17, the thinned portions of the semiconductor substrate 1 are arranged adjacent to each other. And a step of arranging a plurality of packages 17 on which the CCD chips 15 are mounted. This makes it possible to easily increase the area of the light detection section (CCD section 3) in the backside illumination light detection device. As described above, since the electrical wiring 7 and the electrode pad 9 can be miniaturized, the dead area that does not contribute to light detection does not increase.
  • FIGS. 4A and 4B are schematic views for explaining a method of manufacturing the back-illuminated light detection device according to the second embodiment, and show a vertical cross-sectional configuration of the back-illuminated light detection device.
  • FIG. 5 is a view for explaining a method of manufacturing the backside illumination type photodetector according to the second embodiment. It is a schematic diagram and is a perspective view including the longitudinal section of a back irradiation type photodetector. The details are described below.
  • steps (1) to (10) are sequentially performed.
  • steps (1) to (6) are the same as steps (1) to (6) in the above-described first embodiment, and a description thereof will not be repeated.
  • a package 27 for mounting the CCD chip 15 is prepared.
  • the package 27 includes a CCD chip mounting portion 27a and a protrusion 27b formed to face the CCD chip mounting portion 27a, and faces the CCD chip mounting portion 27a of the protrusion 27b.
  • An electrode pad 29 is provided on the opposite side.
  • An opening 27c is formed in the CCD chip mounting portion 27a at a position facing the protrusion 27b (electrode pad 19).
  • ceramic or the like can be used as a material of the package 27, ceramic or the like can be used.
  • the CCD chip 15 is arranged such that the front surface side of the semiconductor substrate 1, that is, the support substrate 11 is located on the CCD chip mounting portion 27a side. Then, the support substrate 11 is adhered to the CCD chip mounting portion 27a of the package 27, and the CCD chip 15 is fixed to the package 27 (see FIG. 4A). At this time, the support substrate 11 and the end face of the CCD chip mounting portion 27a are bonded together on the side opposite to the package 27 (the right side in FIG. 4A). The bonding between the support substrate 11 and the package 27 can be performed by die bonding using a resin (for example, an epoxy resin or the like). Step (8)
  • the electrode pad 29 of the package 27 and the electrode pad 9 formed on the semiconductor substrate 1 are electrically connected by the bonding wire 21 (see FIG. 4A).
  • a protective plate 31 is bonded to the CCD chip mounting portion 27a of the package 27 so as to cover the opening 27c (see FIG. 4B).
  • the protection plate 31 is bonded with a resin (for example, It is performed by bonding it to the package 27 using a oxy resin or the like. As a result, the # 0 chip 15 is mounted on the package 27.
  • the CCD chip 15 mounted on the package 27 is placed in a buttable manner (FIG. 5).
  • the buttable arrangement is such that the thinned portions of the semiconductor substrate 1 are adjacent to each other, that is, the cut surfaces of the semiconductor substrate 1 and the support substrate 11 are abutted, so that the package 2 on which the CCD chip 15 is mounted is mounted.
  • a package 27 having an electrode pad 29 and having an opening 27 c at a position corresponding to the electrode pad 29 is prepared.
  • the step of mounting the chip 15 on the package 27 is further provided.
  • the step of mounting the chip 15 on the package 27 is performed by bonding the support substrate 11 to the package 27 and attaching the CCD chip 1 to the package 27. Fixing the electrode pad 29 of the package 27 and the electrode pad 9 formed on the semiconductor substrate 1 through the opening 27 c by using the bonding wire 21.
  • the thinned portions of the semiconductor substrate 1 are arranged so as to be adjacent to each other. And a step of arranging a plurality of packages 27 each having the CCD chip 15 mounted thereon.
  • FIGS. 6A to 6C are schematic diagrams for explaining a method of manufacturing the backside illuminated light detection device according to the third embodiment, and show the vertical cross-sectional configuration of the backside illuminated light detection device.
  • FIG. 7 is a schematic diagram for explaining a method of manufacturing the back-side illuminated light detection device according to the third embodiment, and is a perspective view including a vertical cross section of the back-side illuminated light detection device. The details are described below. .
  • steps (1) to (9) are sequentially performed.
  • steps (1) to (6) are the same as steps (1) to (6) in the above-described first embodiment, and a description thereof will not be repeated.
  • a package 37 for mounting a plurality of CCD chips 15 is prepared.
  • the package 37 is formed in a rectangular frame shape, includes a CCD chip mounting portion 37a and a step portion 37b, and has an electrode pad 39 on the step portion 37b.
  • As a material of the package 37 ceramic or the like can be used.
  • the CCD chip 15 is arranged in a buttable manner, and the peripheral area 1 a corresponding to the area 1 b on which the electric wiring 7 and the electrode pad 9 are formed in the CCD chip 15 is mounted on the CCD chip of the package 37.
  • the CCD chip 15 is fixed to the package 37 by bonding to the receiver 37a (see Fig. 6A).
  • the plurality of CCD chips 15 are arranged so that the thinned portions of the semiconductor substrate 1 are adjacent to each other, that is, the cut surfaces of the semiconductor substrate 1 and the support substrate 11 are abutted. Do it by doing.
  • the semiconductor substrate 1 and the package 37 can be bonded to each other by die bonding using a resin (for example, an epoxy resin).
  • the electrode pad 9 formed on the semiconductor substrate 1 is electrically connected by a bonding wire 21 (see FIG. 6B).
  • a protective plate 41 is adhered to the support substrate 11 and the package 37 so as to cover both the electrode pads 9 and 39 and the bonding wires 21 (see FIG. 6C).
  • the protection plate 41 is bonded to the support substrate 11 and the package 37 using a resin (for example, epoxy resin).
  • a resin for example, epoxy resin
  • the manufacturing process is simplified and the manufacturing cost is reduced as in the manufacturing methods according to the first and second embodiments. Can be reduced. Further, miniaturization of the electric wiring 7 and the electrode pad 9 can be easily performed.
  • the package 37 having the electrode pads 39 is prepared, and the step of mounting a plurality of the chips 15 in the package 37 is further performed.
  • a plurality of CCD chips 15 are arranged so that the thinned portions of the semiconductor substrate 1 are adjacent to each other, and the electric wiring 7 and the electrode pads 9 are formed. Bonding the peripheral area 1 a corresponding to the formed area 1 b to the package 37, and bonding the electrode pads 39 of the package 37 to the electrode pads 9 formed on the semiconductor substrate 1 by bonding wires 2 1 And a step of bonding a protective plate 41 to the support substrate 11 and the package 37 so as to cover both electrode pads 9 and 39 and the bonding wires 21.
  • FIG. 8A and 8B are schematic diagrams for explaining a method of manufacturing the back-illuminated photodetector according to the fourth embodiment, and show a vertical cross-sectional configuration of the back-illuminated photodetector.
  • FIG. 9 is a schematic diagram for explaining a method of manufacturing the back-side illuminated light detection device according to the fourth embodiment, and is a perspective view including a longitudinal section of the back-side illuminated light detection device. The details are described below.
  • steps (1) to (9) are sequentially performed.
  • steps (1) to (6) are the same as steps (1) to (6) in the above-described first embodiment, and a description thereof will not be repeated.
  • a package 47 for mounting a plurality of CCD chips 15 is prepared.
  • the package 47 includes a CCD chip mounting portion 47a and a projection 47b formed to face the CCD chip mounting portion 47a, and the projection 47b faces the CCD chip mounting portion 47a.
  • An electrode pad 49 is provided on the surface to be covered.
  • An opening 47c is formed in the CCD chip mounting portion 47a at a position facing the protrusion 47b (electrode pad 49).
  • ceramic or the like can be used as a material of the package 47.
  • the CCD chips 15 are arranged in a buttable manner, and the supporting substrate 11 of each CCD chip 15 is bonded to the CCD chip mounting portion 47a of the package 47, and each CCD chip 15 is packaged. Secure it to 47 (see Fig. 8A).
  • the plurality of CCD chips 15 are arranged such that the thinned portions of the semiconductor substrate 1 are adjacent to each other, that is, the cut surfaces of the semiconductor substrate 1 and the support substrate 11 are abutted. This is done by placing. Further, the bonding between the support substrate 11 and the package 47 can be performed by die bonding using a resin (for example, an epoxy resin or the like).
  • a protective plate 51 is adhered to the CCD chip mounting portion 47a of the package 47 so as to cover the opening 47c (see FIG. 8B).
  • the protection plate 51 is bonded to the package 47 using a resin (for example, an epoxy resin).
  • a resin for example, an epoxy resin
  • the manufacturing method according to the above-described fourth embodiment simplifies the manufacturing process and reduces the manufacturing cost as in the manufacturing methods according to the first to third embodiments. Can be reduced. Further, miniaturization of the electric wiring 7 and the electrode pad 9 can be easily performed.
  • the package 47 having the electrode pad 49 and having the opening 47 c formed at a position corresponding to the electrode pad 49 is provided. And a step of mounting a plurality of CCD chips 15 on the package 47. The step of mounting a plurality of CCD chips 15 on the package 47 is performed so that the thinned portions of the semiconductor substrate 1 are adjacent to each other.
  • a process of arranging a plurality of CCD chips 15 and bonding the support substrate 11 to the CCD chip mounting portion 47 a of the package 47, and an electrode pad 4 of the package 47 via the opening 47 c A step of electrically connecting the electrode pad 9 formed on the semiconductor substrate 1 to the electrode pad 9 by a bonding wire 21; and a step of bonding a protective plate 51 to the package 47 so as to close the opening 47c. , And are included.
  • a plurality of CCD chips 15 can be appropriately mounted on the package 47.
  • the area of the light detection section (CCD section 3) in the backside illumination light detection device can be easily increased.
  • the electrical wiring 7 and the electrode pad 9 can be miniaturized, the dead area that does not contribute to light detection does not increase. Industrial applicability
  • the present invention can be used for a backside illumination type CCD image sensor and the like.

Landscapes

  • Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Electromagnetism (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Solid State Image Pick-Up Elements (AREA)
  • Transforming Light Signals Into Electric Signals (AREA)
  • Dicing (AREA)

Abstract

半導体基板１の表面側にＣＣＤ部３を形成する。次に、半導体基板１の裏面側におけるＣＣＤ部３に対応する領域を、当該領域の周辺領域１ａを残して薄化し、半導体基板１の裏面側にアキュムレーション層５を形成する。次に、半導体基板１の表面側における周辺領域１ａに対応する領域１ｂにＣＣＤ部３と電気的に接続される電気配線７及び当該電気配線７に電気的に接続される電極パッド９を形成し、電極パッド９を露出させると共にＣＣＤ部３を覆うように支持基板１１を半導体基板１の表面側に接着する。次に、電気配線７及び電極パッド９が形成された領域１ｂに対応する周辺領域１ａを残すように半導体基板１及び支持基板１１を半導体基板１の薄化されている部分で切断する。

Description

明細書
裏面照射型光検出装置の製造方法
技術分野
【0 0 0 1】 本発明は、 裏面照射型光検出装置の製造方法に関する。
背景技術
【0 0 0 2】 裏面照射型光検出装置の製造方法として、 半導体基板の一方面側 に電荷読み出し部を形成する工程と、 半導体基板の一方面側に補強部材を貼り付 ける工程と、 半導体基板を他方面側から薄化する工程と、 半導体基板の他方面側 にアキュムレ一シヨン層を形成する工程と、 電荷読み出し部の形成領域及び当該 電荷読み出し部の近接領域を除いて半導体基板の構成材料を除去する工程と、 電 荷読み出し部に電気的に接続されるアルミニウム配線を形成する工程とを備えた ものが知られている （例えば、 特許文献 1参照）。
【0 0 0 3】 上記特許文献 1では、 配線を形成する工程において、 半導体基板 の構成材料を除去する工程で露出されたフィ一ルド酸化膜にコン夕クトホールを 形成し、 当該コンタクトホール中及びフィールド酸ィ匕膜の露出領域上にアルミ二 ゥム配線を設けている。
【0 0 0 4】 【特許文献 1】 特開平 1 0— 1 1 6 9 7 4号公報 発明の開示
【0 0 0 5】 しかしながら、 上述した従来の技術においては、 半導体基板の構 成材料を除去する工程、 及び、 コンタクトホール形成を必要とするアルミニウム 配線を形成する工程とが必要である。 このため、 製造工程が複雑となり、 製造コ ス卜が高くなつてしまうという問題点を有している。
【0 0 0 6】 また、 上述した従来の技術においては、 電荷読み出し部の形成領 域表面とアルミニウム配線を形成する表面 （フィールド酸化膜の露出表面） との 間に段差が生じるため、 露光技術での焦点深度の問題から、 コンタクトホール及 びアルミニウム配線の微細化が難しくなるという問題点も有している。 このよう に、 アルミニウム配線の微細化が難しい場合、 複数の裏面照射型光検出装置を隣 接配置、 いわゆるバタブル配置した際に、 配線だけのために使われるデッドエリ ァ （光検出部以外の領域） が大きくなつてしまう。
【 0 0 0 7】 本発明は上述の点に鑑みてなされたもので、 その目的は、 製造ェ 程を簡略ィヒして製造コストを低減することが可能な裏面照射型光検出装置の製造 方法を提供することにある。
【 0 0 0 8】 上述した目的を達成するため、 本発明に係る裏面照射型光検出装 置の製造方法は、 半導体基板の一方面側に電荷読み出し部を形成する工程と、 半 導体基板の他方面側における電荷読み出し部に対応する領域を、 当該領域の周辺 領域を残して薄化する工程と、 半導体基板の他方面側にアキュムレ一シヨン層を 形成する工程と、 半導体基板の一方面側における周辺領域に対応する領域に、 電 荷読み出し部と電気的に接続される電気配線及び当該電気配線に電気的に接続さ れる電極パッドを形成する工程と、 半導体基板の一方面側に、 電極パッドを露出 させた状態のまま電荷読み出し部を覆うように、 支持基板を接着する工程と、 半 導体基板及び支持基板を、 電気配線及び電極パッドが形成された領域に対応する 周辺領域を残すように、 半導体基板の薄化されている部分で切断する工程と、 を 備えることを特徴とする。
【 0 0 0 9】 本発明に係る裏面照射型光検出装置の製造方法では、 半導体基板 の他方面側における電荷読み出し部に対応する領域を薄化し、 当該他方面側にァ キュムレーシヨン層を形成した後に、 半導体基板の一方面側における周辺領域に 対応する領域に電気配線及び電極パッドを形成し、 電極パッドを露出させた状態 のまま電荷読み出し部を覆うように支持基板を半導体基板の一方面側に接着し、 電気配線及び電極パッドが形成された領域に対応する周辺領域を残すように半導 体基板及び支持基板を半導体基板の薄化されている部分で切断している。 これに より、 従来の技術が必要としていた、 半導体基板の構成材料を除去する工程及び コンタクトホールを形成する工程が不要となる。 この結果、 製造工程が簡略化さ れ、 製造コストを低減することができる。 また、 半導体基板の一方面に電気配線 及び電極パッドが形成されるので、 焦点深度の問題は生じない。 従って、 電気配 線及び電極パッドの微細化を容易に行うことができる。
【 0 0 1 0】 以上のことから、 本発明に係る裏面照射型光検出装置の製造方法 によれば、 製造工程を簡略化して製造コストを低減することが可能な裏面照射型 光検出装置の製造方法を提供することができる。
【 0 0 1 1】 また、 電極パッドを有するパッケージを用意し、 半導体基板の薄 化されている部分で切断された半導体基板及び支持基板をパッケージに実装する 工程を更に備えており、 パッケージに実装する工程は、 電気配線及び電極パッド が形成された領域に対応する周辺領域をパッケージに接着する工程と、 パッケ一 ジの電極パッドと半導体基板に形成された電極パヅドとをボンディングワイヤに より電気的に接続する工程と、 両電極パッド及びボンディングワイヤを覆うよう に、 支持基板及びパッケージに保護板を接着する工程と、 を含んでいることが好 ましい。 この場合、 半導体基板の薄化されている部分で切断された半導体基板及 び支持基板をパッケージに適切に実装することができる。
【 0 0 1 2】 また、 電極パッドを有し、 当該電極パッドに対応する位置に開口 が形成されたパッケージを用意し、 半導体基板の薄化されている部分で切断され た半導体基板及び支持基板をパッケージに実装する工程を更に備えており、 パッ ケージに実装する工程は、 支持基板をパッケージに接着し、 当該パヅケージに半 導体基板の薄化されている部分で切断された半導体基板及び支持基板を固定する 工程と、 開口よりパッケージの電極パッドと半導体基板に形成された電極パッド とをボンディングワイヤにより電気的に接続する工程と、 開口を塞ぐように、 ノ ッケージに保護板を接着する工程と、 を含んでいることが好ましい。 この場合、 半導体基板の薄化されている部分で切断された半導体基板及び支持基板をパヅケ —ジに適切に実装することができる。
【 0 0 1 3】 また、 パッケージに実装する工程の後に、 半導体基板の薄化され ている部分が互いに隣接するように、 半導体基板及び支持基板が実装されたパッ ケージを複数配置する工程を更に備えることが好ましい。 この場合、 裏面照射型 光検出装置における光検出部 （電荷読み出し部） を容易に大面積化することがで きる。 なお、 上述したように、 電気配線及び電極パッドの微細化を図ることがで きるので、 光検出に寄与しないデッドエリアが大きくなつてしまうことはない。 【0 0 1 4】 また、 電極パッドを有するパッケージを用意し、 半導体基板の薄 化されている部分で切断された半導体基板及び支持基板をパッケージに複数実装 する工程を更に備えており、 パッケージに複数実装する工程は、 半導体基板の薄 化されている部分が互いに隣接するように、 半導体基板の薄化されている部分で 切断された半導体基板及び支持基板を複数配置し、 電気配線及び電極パッドが形 成された領域に対応する周辺領域をパッケージにそれぞれ接着する工程と、 パッ ケージの電極パヅドと半導体基板に形成された電極パヅドとをボンディングワイ ャにより電気的に接続する工程と、 両電極パッド及びボンディングワイヤを覆う ように、 支持基板及びパッケージに保護板を接着する工程と、 を含んでいること が好ましい。 この場合、 半導体基板の薄化されている部分で切断された半導体基 板及び支持基板をパッケージに適切に複数実装することができる。 また、 裏面照 射型光検出装置における光検出部 （電荷読み出し部） を容易に大面積化すること ができる。 なお、 上述したように、 電気配線及び電極パッドの微細化を図ること ができるので、 光検出に寄与しないデッドエリアが大きくなつてしまうことはな い。
【0 0 1 5】 また、 電極パッドを有し、 当該電極パッドに対応する位置に開口 が形成されたパッケージを用意し、 半導体基板の薄化されている部分で切断され た半導体基板及び支持基板をパッケージに複数実装する工程を更に備えており、 パッケージに複数実装する工程は、 半導体基板の薄化されている部分が互いに隣 接するように、 半導体基板の薄化されている部分で切断された半導体基板及び支 持基板を複数配置し、 支持基板をパッケージにそれそれ接着する工程と、 開口よ りパッケージの電極パッドと半導体基板に形成された電極パヅドとをボンディン グワイヤにより電気的に接続する工程と、 開口を塞ぐように、 パッケージに保護 板を接着する工程と、 を含んでいることが好ましい。 この場合、 半導体基板の薄 化されている部分で切断された半導体基板及び支持基板をパッケージに適切に複 数実装することができる。 また、 裏面照射型光検出装置における光検出部 （電荷 読み出し部） を容易に大面積化することができる。 なお、 上述したように、 電気 配線及び電極ノ ヅドの微細化を図ることができるので、 光検出に寄与しないデッ ドエリアが大きくなつてしまうことはない。
図面の簡単な説明
【0016】 図 1 A〜図 1 Fは、 第 1実施形態に係る裏面照射型光検出装置の 製造方法を説明するための概略図である。
【0017】 図 2 A〜図 2Dは、 第 1実施形態に係る裏面照射型光検出装置の 製造方法を説明するための概略図である。
【0018】 図 3は、 第 1実施形態に係る裏面照射型光検出装置の製造方法を 説明するための概略図である。
【0019】 図 4 A及び図 4 Bは、 第 2実施形態に係る裏面照射型光検出装置 の製造方法を説明するための概略図である。
【0020】 図 5は、 第 2実施形態に係る裏面照射型光検出装置の製造方法を 説明するための概略図である。
【0021】 図 6A〜図 6 Cは、 第 3実施形態に係る裏面照射型光検出装置の 製造方法を説明するための概略図である。
【0022】 図 7は、 第 3実施形態に係る裏面照射型光検出装置の製造方法を 説明するための概略図である。
【0023】 図 8 A及び図 8 Bは、 第 4実施形態に係る裏面照射型光検出装置 の製造方法を説明するための概略図である。
【0024】 図 9は、 第 4実施形態に係る裏面照射型光検出装置の製造方法を 説明するための概略図である。
発明を実施するための最良の形態
【0025】 本発明の実施形態に係る裏面照射型光検出装置の製造方法につい て図面を参照して説明する。 なお、 説明において、 同一要素又は同一機能を有す る要素には、 同一符号を用いることとし、 重複する説明は省略する。
【0026】 （第 1実施形態）
図 1 A〜図 1 F及び図 2 A〜図 2Dは、 第 1実施形態に係る裏面照射型光検出 装置の製造方法を説明するための概略図であり、 裏面照射型光検出装置の縦断面 構成を示している。 図 3は、 第 1実施形態に係る裏面照射型光検出装置の製造方 法を説明するための概略図であり、 裏面照射型光検出装置の縦断面を含む斜視図 である。 以下、 詳説する。
【0027】 第 1実施形態の製造方法では、 以下の工程 （ 1 ) 〜 （10) を順 次実行する。
【0028】 工程 （ 1 )
まず、 Siからなる半導体基板 1を用意する。次に、半導体基板 1の表面側（一 方面側）に電荷読み出し部としての CCD部 3を形成する （図 1A参照)。 CCD 部 3は、 半導体基板の光感応領域にて発生した電荷を蓄積するポテンシャルゥェ ルの形成、 及び、 当該電荷の転送のための転送電極等を含む。 なお、 CCD部 3 は、 平面視において、 四角形状 （例えば、 30mmx60mm程度） を呈してい る。
【0029】 工程 （ 2 )
次に、 半導体基板 1の裏面側 （他方面側） における CCD部 3に対応する領域 を、 当該領域の周辺領域 1 aを残して薄化する （図 1B参照)。半導体基板 1の薄 化は、 CCD部 3に対応する領域上に開口を有するマスクを形成し、 かかるマス クを用いて半導体基板 1の裏面をエッチングすることによって行う。 マスクの形 成は、 ホトリソグラフィ技術を用いることができる。 エッチングには、 等方性の ウエットエッチングを用いることができる。 エッチング液としては、 H F/H N 0 3等を用いることができる。 常圧プラズマエッチング （A D P ： Atmospheric Downstream Plasma )等の等方性のドライエッチングを用いることもできる。また、 異方性のゥエツトエッチングを用いることも可能で、 その際のエッチング液とし ては、 K O H、エチレンジァミン等を用いることができる。また、エッチングは、 半導体基板 1の薄化された部分の厚みが 2 0〜5 0〃mに達するまで行われる。 なお、 半導体基板 1におけるエッチングが行われない部分 （肉厚部分） は、 薄ィ匕 された部分の機械的強度を確保するための枠部として機能する。
【0 0 3 0】 ここで、 「裏面」とは、最終的に製造される裏面照射型光検出装置 における光入射面のことであって、 説明の便宜上用いる言葉であり、 図面の下側 の面ではないことに留意されたい。 なお、 「表面」 とは、 裏面とは逆の面である。
【0 0 3 1】 工程 （ 3 )
次に、 半導体基板 1の裏面側にアキュムレーシヨン層 5を形成する （図 1 B参 照)。アキュムレーシヨン層 5の形成は、 C C D部 3に対応する領域が薄化された 半導体基板 1の裏面上に熱酸化膜を形成した後、 裏面側からイオン注入を行い、 活性化することによって行う。 熱酸化膜の形成及び活性化は、 半導体基板 1を高 温加熱処理 （例えば、 9 0 0 °C程度） することによって行うことができる。
【0 0 3 2】 工程 （ 4 )
次に、 半導体基板 1の表面側における周辺領域 1 aに対応する領域 1 bに、 C C D部 3と電気的に接続される電気配線 7及び当該電気配線 7に電気的に接続さ れる電極パッド 9を形成する（図 1 C参照）。電気配線 7及び電極パッド 9の形成 は、 半導体基板 1の表面側に導電性金属 （例えば、 アルミニウム、 金、 銀等） を 蒸着した後、 所定の形状の開口を有するマスクを用いて導電性金属をエッチング 等により除去することによって行うことができる。 また、 電気配線 7及び電極パ ッド 9の形成には、 めっき法を用いることができる。
【 0 0 3 3】 工程 （ 5 ) 次に、 半導体基板 1の表面側に、 電極パッド 9を露出させた状態のまま CCD 部 3を覆うように、支持基板 11を接着する （図 1D参照)。支持基板 11の接着 は、 樹脂 （例えば、 エポキシ樹脂等） 13を用いて、 半導体基板 1に貼り合わせ ることによって行う。 支持基板 11の材料としては、 Si、 サファイア、 セラミ ック等を用いることができる。 また、 支持基板 11の面積は、 機械的強度の確保 の観点から、 その端部が半導体基板 1におけるエッチングが行われない部分にか かる程度に設定されることが好ましいが、 これに限られるものではない。
【0034】 工程 （ 6 )
次に、 半導体基板 1及び支持基板 11を、 電気配線 7及び電極パッド 9が形成 された領域 1 bに対応する周辺領域 1 aを残す うに、 半導体基板 1の薄化され ている部分で切断する （図 1E及び図 1F参照)。これにより、半導体基板 1の薄 化されている部分で切断された半導体基板 1及び支持基板 11を含む C CDチッ プ 15が完成する。 半導体基板 1及び支持基板 11の切断には、 ダイシング技術 を用いることができ、 CCD部 3の 4辺のうちの 3辺に沿ったダイシングライン DL (図 1Eにおいては、 そのうちの 1本のみを表示） が設定される。 なお、 本 実施形態においては、 電気配線 7及び電極パッド 9が形成された領域 1 b (エツ チングが行われない部分） の端部も切断している。
【 0035】 工程 （ 7 )
まず、 CCDチップ 15を実装するパッケージ 17を用意する。 このパッケ一 ジ 17は、 CCDチヅプ載置部 17 a及び段部 17bを含み、 段部 17 bに電極 パッド 19を有している。 パッケージ 17の材料としては、 セラミック等を用い ることができる。
【0036】 次に、 CCDチップ 15を、 上下を逆転させて、 半導体基板 1の 裏面側が CCDチップ載置部 17a側に位置するように配置する。 そして、 電気 配線 7及び電極パッド 9が形成された領域 1 bに対応する周辺領域 1 aをパッケ —ジ 17の CCDチップ載置部 17 aに接着して、 CCDチップ 15をパッケ一 ジ 1 7に固定する（図 2 A及び図 2 B参照）。半導体基板 1とパッケージ 1 7との 接着は、 樹脂 （たとえば、 エポキシ系樹脂等） を用いたダイボンドによって行う ことができる。
【0 0 3 7】 工程 （ 8 )
次に、 パッケージ 1 7の電極パヅド 1 9と半導体基板 1に形成された電極パッ ド 9とをボンディングワイヤ 2 1により電気的に接続する（図 2 C参照）。ボンデ イングワイヤ 2 1としては、 A uワイヤ等を用いることができる。
【0 0 3 8】 工程 （ 9 )
次に、 両電極パッド 9 , 1 9及びボンディングワイヤ 2 1を覆うように、 支持 基板 1 1及びパッケージ 1 7に保護板 2 3を接着する（図 2 D参照)。保護板 2 3 の接着は、 樹旨 （例えば、 エポキシ樹脂等） を用いて、 支持基板 1 1及びパッケ —ジ 1 7に貼り合わせることによって行う。この際、パッケージ 1 Ίと反対側（図 2 Dで右側） で、 支持基板 1 1と保護板 2 3の端面を合せるように接着する。 こ れによって、 C C Dチップ 1 5がパッケージ 1 7に実装されることとなる。
【0 0 3 9】 工程 （ 1 0 )
次に、 パッケージ 1 7に実装された. C C Dチップ 1 5をバタブル配置する （図 3 )。バタブル配置は、半導体基板 1の薄化されている部分が互いに隣接するよう に、すなわち半導体基板 1及び支持基板 1 1の切断面を突き合わせるようにして、 C C Dチップ 1 5が実装されたパッケージ 1 7を複数配置することによって行う c 【0 0 4 0】 以上、説明したように、上述の第 1実施形態に係る製造方法では、 半導体基板 1の裏面側における C C D部 3に対応する領域を薄化し、 当該裏面側 にアキュムレーシヨン層 5を形成した後に、 半導体基板 1の表面側における周辺 領域 1 aに対応する領域 1 bに電気配線 7及び電極パッド 9を形成し、 電極パッ ド 9を露出させた状態のまま C C D部 3を覆うように支持基板 1 1を半導体基板 1の表面側に接着し、 電気配線 7及び電極パッド 9が形成された領域 1 bに対応 する周辺領域 1 aを残すように半導体基板 1及び支持基板 1 1を半導体基板 1の 薄化されている部分で切断している。これにより、従来の技術が必要としていた、 半導体基板の構成材料を除去する工程及びコンタクトホールを形成する工程が不 要となる。 この結果、 製造工程が簡略化され、 製造コストを低減することができ る。また、半導体基板 1の表面に電気配線 7及び電極パッド 9が形成されるので、 焦点深度の問題は生じない。 従って、 電気配線 7及び電極パッド 9の微細化を容 易に行うことができる。
【0 0 4 1】 第 1実施形態に係る製造方法においては、 電極パッド 1 9を有す るパッケージ 1 7を用意し、 C C Dチップ 1 5をパッケージ 1 7に実装する工程 を更に備えており、 パッケージ 1 7に実装する工程は、 電気配線 7及び電極パヅ ド 9が形成された領域 1 bに対応する周辺領域 1 aをパッケージ 1 7の C C Dチ ヅプ載置部 1 7 aに接着する工程と、 パッケージ 1 7の電極パッド 1 9と半導体 基板 1に形成された電極パヅド 9とをボンディングワイヤ 2 1により電気的に接 続する工程と、両電極パッド 9， 1 9及びボンディングワイヤ 2 1を覆うように、 支持基板 1 1及びパッケージ 1 7に保護板 2 3を接着する工程とを含んでいる。 これにより、 C C Dチップ 1 5をパッケージ 1 7に適切に実装することができる。 【0 0 4 2】 また、 第 1実施形態に係る製造方法においては、 C C Dチップ 1 5をパッケージ 1 7に実装する工程の後に、 半導体基板 1の薄化されている部分 が互いに隣接するように、 C C Dチップ 1 5が実装されたパッケージ 1 7を複数 配置する工程を更に備えている。 これにより、 裏面照射型光検出装置における光 検出部 （C C D部 3 ) を容易に大面積化することができる。 なお、 上述したよう に、 電気配線 7及び電極パッド 9の微細化を図ることができるので、 光検出に寄 与しないデッドエリァが大きくなつてしまうことはない。
【0 0 4 3】 （第 2実施形態）
図 4 A及び図 4 Bは、 第 2実施形態に係る裏面照射型光検出装置の製造方法を 説明するための概略図であり、裏面照射型光検出装置の縦断面構成を示している。 図 5は、 第 2実施形態に係る裏面照射型光検出装置の製造方法を説明するための 概略図であり、 裏面照射型光検出装置の縦断面を含む斜視図である。 以下、 詳説 する。
【0044】 第 2実施形態の製造方法では、 以下の工程 （ 1 ) 〜 （ 10) を順 次実行する。 但し、 工程 （ 1) 〜 （6) については、 上述の第 1実施形態におけ る工程 （ 1) 〜 （6) と同じであり、 説明を省略する。
【0045】 工程 （ 7 )
まず、 CCDチップ 15を実装するパッケージ 27を用意する。 このパヅケ一 ジ 27は、 CCDチップ載置部 27 a及び CCDチップ載置部 27 aに対向して 形成された突部 27 bを含み、 突部 27 bの CCDチップ載置部 27 aと対向す る面側に電極パッド 29を有している。 CCDチップ載置部 27 aには、 突部 2 7 b (電極パッド 19) と対向する位置に、 開口 27 cが形成されている。 パッ ケージ 27の材料としては、 セラミック等を用いることができる。
【0046】 次に、 CCDチップ 15を、 半導体基板 1の表面側、 すなわち支 持基板 1 1が CCDチップ載置部 27 a側に位置するように配置する。 そして、 支持基板 1 1をパッケージ 27の CCDチップ載置部 27 aに接着して、 CCD チップ 15をパッケージ 27に固定する （図 4 A参照）。 この際、 パッケージ 27 と反対側 （図 4 Aで右側） で、 支持基板 1 1と C C Dチップ載置部 27 aの端面 を合せるように接着する。 支持基板 1 1とパッケージ 27との接着は、 樹脂 （た とえば、 エポキシ系樹脂等） を用いたダイボンドによって行うことができる。 【0047】 工程 （ 8 )
次に、 開口 27 cより、 パッケージ 27の電極パッド 29と半導体基板 1に形 成された電極パッド 9とをボンディングワイヤ 2 1により電気的に接続する （図 4 A参照）。
【0048】 工程 （ 9 )
次に、 開口 27 cを塞ぐように、 ノ、 'ッケージ 27の CCDチップ載置部 27a に保護板 31を接着する （図 4B参照)。保護板 31の接着は、 樹脂（例えば、 ェ ポキシ樹脂等） を用いて、 パッケージ 2 7に貼り合わせることによって行う。 こ れによって、 〇〇0チップ1 5がパッケージ 2 7に実装されることとなる。
【0 0 4 9】 工程 （ 1 0 )
次に、 パッケージ 2 7に実装された C C Dチップ 1 5をバタブル配置する （図 5 )。バタブル配置は、半導体基板 1の薄化されている部分が互いに隣接するよう に、すなわち半導体基板 1及び支持基板 1 1の切断面を突き合わせるようにして、 C C Dチップ 1 5が実装されたパッケージ 2 7を複数配置することによって行う c 【0 0 5 0】 以上、説明したように、上述の第 2実施形態に係る製造方法では、 第 1実施形態に係る製造方法と同じく、 製造工程が簡略化され、 製造コストを低 減することができる。 また、 電気配線 7及び電極パッド 9の微細化を容易に行う ことができる。
【0 0 5 1】 第 2実施形態に係る製造方法においては、電極パッド 2 9を有し、 当該電極パッド 2 9に対応する位置に開口 2 7 cが形成されたパッケージ 2 7を 用意し、 （ 0 0チップ1 5をパッケージ 2 7に実装する工程を更に備えており、 パッケージ 2 7に実装する工程は、 支持基板 1 1をパッケージ 2 7に接着し、 当 該パヅケージ 2 7に C C Dチップ 1 5を固定する工程と、 開口 2 7 cを介して、 パヅケージ 2 7の電極パッド 2 9と半導体基板 1に形成された電極パッド 9とを ボンディングワイヤ 2 1により電気的に接続する工程と、 開ロ2 7 cを塞ぐよう に、パッケージ 2 7に保護板 3 1を接着する工程と、を含んでいる。これにより、 C C Dチップ 1 5をパッケージ 2 7に適切に実装することができる。
【0 0 5 2】 また、 第 2実施形態に係る製造方法においては、 C C Dチップ 1 5をパッケージ 2 7に実装する工程の後に、 半導体基板 1の薄化されている部分 が互いに隣接するように、 C C Dチップ 1 5が実装されたパッケージ 2 7を複数 配置する工程を更に備えている。 これにより、 裏面照射型光検出装置における光 検出部 （C C D部 3 ) を容易に大面積化することができる。 なお、 上述したよう に、 電気配線 7及び電極パッド 9の微細化を図ることができるので、 光検出に寄 与しないデッドエリアが大きくなってしまうことはない。
【0053】 （第 3実施形態）
図 6 A〜図 6 Cは、 第 3実施形態に係る裏面照射型光検出装置の製造方法を説 明するための概略図であり、 裏面照射型光検出装置の縦断面構成を示している。 図 7は、 第 3実施形態に係る裏面照射型光検出装置の製造方法を説明するための 概略図であり、 裏面照射型光検出装置の縦断面を含む斜視図である。 以下、 詳説 する。 .
【0054】 第 3実施形態の製造方法では、 以下の工程 （ 1 ) 〜 （ 9 ) を順次 実行する。 但し、 工程 （ 1) 〜 （6) については、 上述の第 1実施形態における 工程 （ 1) 〜 （6) と同じであり、 説明を省略する。
【0055】 工程 （ 7 )
まず、 複数の CCDチップ 15を実装するパッケージ 37を用意する。 このパ ヅケージ 37は、 四角形の枠状に形成されており、 CCDチップ載置部 37 a及 び段部 37 bを含み、 段部 37 bに電極パッド 39を有している。 パッケージ 3 7の材料としては、 セラミック等を用いることができる。
【0056】 次に、 CCDチップ 15をバタブル配置し、 それそれの CCDチ ヅプ 15における電気配線 7及び電極パッド 9が形成された領域 1 bに対応する 周辺領域 1 aをパッケージ 37の CCDチップ載置部 37 aに接着して、 CCD チップ 15をパッケージ 37に固定する （図 6 A参照）。バ夕ブル配置は、 半導体 基板 1の薄化されている部分が互いに隣接するように、 すなわち半導体基板 1及 び支持基板 1 1の切断面を突き合わせるようにして、 CCDチップ 15を複数配 置することによって行う。 また、 半導体基板 1とパッケージ 37との接着は、 樹 脂 （たとえば、 エポキシ系樹脂等） を用いたダイボンドによって行うことができ る o
【0057】 工程 （ 8 )
次に、 パッケージ 37の電極パッド 39とそれそれの CCDチップ 15におけ る半導体基板 1に形成された電極パヅド 9とをボンディングワイヤ 2 1により電 気的に接続する （図 6 B参照）。
【0 0 5 8】 工程 （ 9 )
次に、 両電極パッド 9， 3 9及びボンディングワイヤ 2 1を覆うように、 支持 基板 1 1及びパッケージ 3 7に保護板 4 1を接着する（図 6 C参照)。保護板 4 1 の接着は、 樹脂 （例えば、 エポキシ樹脂等） を用いて、 支持基板 1 1及びパッケ —ジ 3 7に貼り合わせることによって行う。 これによつて、 複数の C C Dチップ 1 5がパッケージ 3 7に実装されることとなる （図 7 )。
【0 0 5 9】 以上、説明したように、上述の第 3実施形態に係る製造方法では、 第 1及び第 2実施形態に係る製造方法と同じく、 製造工程が簡略化され、 製造コ ストを低減することができる。 また、 電気配線 7及び電極パッド 9の微細化を容 易に行うことができる。
【0 0 6 0】 また、 第 3実施形態に係る製造方法においては、 電極パッド 3 9 を有するパッケージ 3 7を用意し、 （ 〇0チップ1 5をパッケージ 3 7に複数実 装する工程を更に備えており、 パッケージ 3 7に複数実装する工程は、 半導体基 板 1の薄化されている部分が互いに隣接するように、 C C Dチップ 1 5を複数配 置し、 電気配線 7及び電極パッド 9が形成された領域 1 bに対応する周辺領域 1 aをパッケージ 3 7にそれそれ接着する工程と、 パッケージ 3 7の電極パッド 3 9と半導体基板 1に形成された電極パッド 9とをボンディングワイヤ 2 1により 電気的に接続する工程と、 両電極パッド 9 , 3 9及びボンディングワイヤ 2 1を 覆うように、 支持基板 1 1及びパッケージ 3 7に保護板 4 1を接着する工程と、 を含んでいる。 これにより、 C C Dチップ 1 5をパッケージ 3 7に適切に複数実 装することができる。 また、 裏面照射型光検出装置における光検出部 （C C D部 3 ) を容易に大面積化することができる。 なお、 上述したように、 電気配線 7及 び電極パッド 9の微細化を図ることができるので、 光検出に寄与しないデッドェ リァが大きくなってしまうことはない。 【006 1】 （第 4実施形態）
図 8 A及び図 8 Bは、 第 4実施形態に係る裏面照射型光検出装置の製造方法を 説明するための概略図であり、裏面照射型光検出装置の縦断面構成を示している。 図 9は、 第 4実施形態に係る裏面照射型光検出装置の製造方法を説明するための 概略図であり、 裏面照射型光検出装置の縦断面を含む斜視図である。 以下、 詳説 する。
【0062】 第 4実施形態の製造方法では、 以下の工程 （ 1 ) 〜 （ 9 ) を順次 実行する。 但し、 工程 （ 1) 〜 （6) については、 上述の第 1実施形態における 工程 （1) 〜 （6) と同じであり、 説明を省略する。
【0063】 工程 （ 7 )
まず、 複数の CCDチップ 15を実装するパッケージ 47を用意する。 このパ ヅケージ 47は、 CCDチヅプ載置部 47 a及び CCDチップ載置部 47 aに対 向して形成された突部 47 bを含み、 突部 47 bの CCDチップ載置部 47 aと 対向する面側に電極パヅド 49を有している。 CCDチップ載置部 47 aには、 突部 47 b (電極パッド 49)と対向する位置に、開口 47 cが形成されている。 パッケージ 47の材料としては、 セラミック等を用いることができる。
【0064】 次に、 C CDチップ 15をバタブル配置し、 それそれの CCDチ ップ 15における支持基板 1 1をパッケージ 47の CCDチヅプ載置部 47 aに 接着して、各 CCDチップ 15をパッケージ 47に固定する （図 8 A参照）。バ夕 ブル配置は、 半導体基板 1の薄化されている部分が互いに隣接するように、 すな わち半導体基板 1及び支持基板 1 1の切断面を突き合わせるようにして、 CCD チップ 15を複数配置することによって行う。 また、 支持基板 1 1とパッケージ 47との接着は、 樹旨 （たとえば、 エポキシ系樹脂等） を用いたダイボンドによ つて行うことができる。
【0065】 工程 （ 8 )
次に、 開口 47 cより、 パッケージ 47の電極パッド 49と半導体基板 1に形 成された電極パッド 9とをボンディングワイヤ 2 1により電気的に接続する （図 8 A参照）。
【 0 0 6 6】 工程 （ 9 )
次に、 開口 4 7 cを塞ぐように、 パッケージ 4 7の C C Dチップ載置部 4 7 a に保護板 5 1を接着する （図 8 B参照)。保護板 5 1の接着は、 樹脂（例えば、 ェ ポキシ樹脂等） を用いて、 パッケージ 4 7に貼り合わせることによって行う。 こ れによって、 複数の C C Dチップ 1 5がパッケージ 4 7に実装されることとなる (図 9参照）。
【 0 0 6 7】 以上、説明したように、上述の第 4実施形態に係る製造方法では、 第 1〜第 3実施形態に係る製造方法と同じく、 製造工程が簡略化され、 製造コス トを低減することができる。 また、 電気配線 7及び電極パッド 9の微細化を容易 に行うことができる。
【 0 0 6 8】 また、 第 4実施形態に係る製造方法においては、 電極パッド 4 9 を有し、 当該電極パッド 4 9に対応する位置に開口 4 7 cが形成されたパッケ一 ジ 4 7を用意し、 C C Dチップ 1 5をパッケージ 4 7に複数実装する工程を更に 備えており、 パッケージ 4 7に複数実装する工程は、 半導体基板 1の薄化されて いる部分が互いに隣接するように、 C C Dチップ 1 5を複数配置し、 支持基板 1 1をパッケージ 4 7の C C Dチップ載置部 4 7 aにそれそれ接着する工程と、 開 口 4 7 cを介して、 パッケージ 4 7の電極パヅド 4 9と半導体基板 1に形成され た電極パヅド 9とをボンディングワイヤ 2 1により電気的に接続する工程と、 開 口 4 7 cを塞ぐように、 パッケージ 4 7に保護板 5 1を接着する工程と、 を含ん でいる。 これにより、 C C Dチップ 1 5をパッケージ 4 7に適切に複数実装する ことができる。 また、 裏面照射型光検出装置における光検出部 （C C D部 3 ) を 容易に大面積化することができる。 なお、 上述したように、 電気配線 7及び電極 パッド 9の微細化を図ることができるので、 光検出に寄与しないデッドエリアが 大きくなつてしまうことはない。 産業上の利用可能性
【0069】 本発明は、 裏面照射型 CCDイメージセンサ等に利用できる。

Claims

請求の範囲
1 . 裏面照射型光検出装置の製造方法であって、
半導体基板の一方面側に電荷読み出し部を形成する工程と、
前記半導体基板の他方面側における前記電荷読み出し部に対応する領域を、 当 該領域の周辺領域を残して薄化する工程と、
前記半導体基板の前記他方面側にアキュムレーシヨン層を形成する工程と、 前記半導体基板の前記一方面側における前記周辺領域に対応する領域に、 前記 電荷読み出し部と電気的に接続される電気配線及び当該電気配線に電気的に接続 される電極パッドを形成する工程と、
前記半導体基板の前記一方面側に、 前記電極パッドを露出させた状態のまま前 記電荷読み出し部を覆うように、 支持基板を接着する工程と、
前記半導体基板及び前記支持基板を、 前記電気配線及び前記電極パッドが形成 された領域に対応する周辺領域を残すように、 前記半導体基板の薄化されている 部分で切断する工程と、 を備えることを特徴とする裏面照射型光検出装置の製造 方法。
2 . 電極パッドを有するパッケージを用意し、
前記半導体基板の薄化されている部分で切断された前記半導体基板及び前記支 持基板を前記パッケージに実装する工程を更に備えており、
前記パッケージに実装する工程は、
前記電気配線及び前記電極パッドが形成された領域に対応する前記周辺領域 を前記パッケ一ジに接着する工程と、
前記パッケージの前記電極パッドと前記半導体基板に形成された前記電極パ ッドとをボンディングワイヤにより電気的に接続する工程と、
前記両電極パッド及び前記ボンディングワイヤを覆うように、 前記支持基板 及び前記パッケージに保護板を接着する工程と、 を含んでいることを特徴とする 請求の範囲第 1項に記載の裏面照射型光検出装置の製造方法。
3 . 電極パッドを有し、 当該電極パッドに対応する位置に開口が形成され たパッケージを用意し、
前記半導体基板の薄化されている部分で切断された前記半導体基板及び前記支 持基板を前記パッケージに実装する工程を更に備えており、
前記 ッケージに実装する工程は、
前記支持基板を前記パッケージに接着し、 当該パッケージに前記半導体基板 の薄化されている部分で切断された前記半導体基板及び前記支持基板を固定する 工程と、
前記開口より前記パッケージの前記電極パッドと前記半導体基板に形成され た前記電極パッドとをボンディングワイヤにより電気的に接続する工程と、 前記開口を塞ぐように、 前記パッケージに保護板を接着する工程と、 を含ん でいることを特徴とする請求の範囲第 1項に記載の裏面照射型光検出装置の製造 方法。
4 . 前記パッケージに実装する工程の後に、 前記半導体基板の薄化されて いる部分が互いに隣接するように、 前記半導体基板及び前記支持基板が実装され た前記パッケージを複数配置する工程を更に備えることを特徴とする請求の範囲 第 2項又は第 3項に記載の裏面照射型光検出装置の製造方法。
5 . 電極パッドを有するパッケージを用意し、
前記半導体基板の薄化されている部分で切断された前記半導体基板及び前記支 持基板を前記 ケージに複数実装する工程を更に備えており、
前記パッケ一ジに複数実装する工程は、
前記半導体基板の薄化されている部分が互いに隣接するように、 前記半導体 基板の薄化されている部分で切断された前記半導体基板及び前記支持基板を複数 配置し、 前記電気配線及び前記電極パッドが形成された領域に対応する前記周辺 領域を前記パッケージにそれそれ接着する工程と、
前記パッケージの前記電極パッドと前記半導体基板に形成された前記電極パ ッドとをボンディングワイヤにより電気的に接続する工程と、 前記両電極パッド及び前記ボンディングワイヤを覆うように、 前記支持基板 及び前記パッケージに保護板を接着する工程と、 を含んでいることを特徴とする 請求の範囲第 1項に記載の裏面照射型光検出装置の製造方法。
6 . 電極パッドを有し、 当該電極パッドに対応する位置に開口が形成され たパッケージを用意し、
前記半導体基板の薄化されている部分で切断された前記半導体基板及び前記支 持基板を前記パッケージに複数実装する工程を更に備えており、
前記ノ ッケージに複数実装する工程は、
前記半導体基板の薄化されている部分が互いに隣接するように、 前記半導体 基板の薄化されている部分で切断された前記半導体基板及び前記支持基板を複数 配置し、 前記支持基板を前記パッケージにそれぞれ接着する工程と、
前記開口より前記パッケージの前記電極パッドと前記半導体基板に形成され た前記電極ノ ヅ ドとをボンディングワイヤにより電気的に接続する工程と、 前記開口を塞ぐように、 前記パッケージに保護板を接着する工程と、 を含ん でいることを特徴とする請求の範囲第 1項に記載の裏面照射型光検出装置の製造 方法。
PCT/JP2004/005333 2003-04-16 2004-04-14 裏面照射型光検出装置の製造方法 WO2004093195A1 (ja)

Priority Applications (4)

Application Number Priority Date Filing Date Title
KR1020057019523A KR101052670B1 (ko) 2003-04-16 2004-04-14 이면 조사형 광검출 장치의 제조 방법
EP04727414A EP1619722B1 (en) 2003-04-16 2004-04-14 Method for manufacturing backside-illuminated optical sensor
US10/553,231 US7556975B2 (en) 2003-04-16 2004-04-14 Method for manufacturing backside-illuminated optical sensor
DE602004015764T DE602004015764D1 (de) 2003-04-16 2004-04-14 Eten optischen sensors

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2003-112047 2003-04-16
JP2003112047A JP4373695B2 (ja) 2003-04-16 2003-04-16 裏面照射型光検出装置の製造方法

Publications (1)

Publication Number Publication Date
WO2004093195A1 true WO2004093195A1 (ja) 2004-10-28

Family

ID=33296019

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/JP2004/005333 WO2004093195A1 (ja) 2003-04-16 2004-04-14 裏面照射型光検出装置の製造方法

Country Status (7)

Country Link
US (1) US7556975B2 (ja)
EP (1) EP1619722B1 (ja)
JP (1) JP4373695B2 (ja)
KR (1) KR101052670B1 (ja)
CN (1) CN100459137C (ja)
DE (1) DE602004015764D1 (ja)
WO (1) WO2004093195A1 (ja)

Families Citing this family (34)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7973380B2 (en) 2005-11-23 2011-07-05 Taiwan Semiconductor Manufacturing Company, Ltd. Method for providing metal extension in backside illuminated sensor for wafer level testing
US7829438B2 (en) 2006-10-10 2010-11-09 Tessera, Inc. Edge connect wafer level stacking
JP4421589B2 (ja) * 2006-10-10 2010-02-24 浜松ホトニクス株式会社 光検出装置
US7901989B2 (en) 2006-10-10 2011-03-08 Tessera, Inc. Reconstituted wafer level stacking
US8513789B2 (en) 2006-10-10 2013-08-20 Tessera, Inc. Edge connect wafer level stacking with leads extending along edges
JP4463793B2 (ja) 2006-10-10 2010-05-19 浜松ホトニクス株式会社 光検出装置
JP4490406B2 (ja) 2006-10-11 2010-06-23 浜松ホトニクス株式会社 固体撮像装置
JP4908150B2 (ja) * 2006-10-18 2012-04-04 浜松ホトニクス株式会社 撮像装置の保持構造及び撮像装置
US7791199B2 (en) 2006-11-22 2010-09-07 Tessera, Inc. Packaged semiconductor chips
US8569876B2 (en) 2006-11-22 2013-10-29 Tessera, Inc. Packaged semiconductor chips with array
US7952195B2 (en) 2006-12-28 2011-05-31 Tessera, Inc. Stacked packages with bridging traces
KR101460141B1 (ko) * 2007-03-05 2014-12-02 인벤사스 코포레이션 관통 비아에 의해 전면 컨택트에 연결되는 배면 컨택트를 갖는 칩
WO2009017758A2 (en) 2007-07-27 2009-02-05 Tessera, Inc. Reconstituted wafer stack packaging with after-applied pad extensions
EP2183770B1 (en) 2007-07-31 2020-05-13 Invensas Corporation Method of forming through-substrate vias and corresponding decvice
CN101861646B (zh) 2007-08-03 2015-03-18 泰塞拉公司 利用再生晶圆的堆叠封装
US8043895B2 (en) 2007-08-09 2011-10-25 Tessera, Inc. Method of fabricating stacked assembly including plurality of stacked microelectronic elements
WO2009154761A1 (en) 2008-06-16 2009-12-23 Tessera Research Llc Stacking of wafer-level chip scale packages having edge contacts
JP5185206B2 (ja) 2009-02-24 2013-04-17 浜松ホトニクス株式会社 半導体光検出素子
JP5185205B2 (ja) 2009-02-24 2013-04-17 浜松ホトニクス株式会社 半導体光検出素子
JP5185207B2 (ja) 2009-02-24 2013-04-17 浜松ホトニクス株式会社 フォトダイオードアレイ
JP5185208B2 (ja) 2009-02-24 2013-04-17 浜松ホトニクス株式会社 フォトダイオード及びフォトダイオードアレイ
EP2406821A2 (en) 2009-03-13 2012-01-18 Tessera, Inc. Stacked microelectronic assemblies having vias extending through bond pads
US9640437B2 (en) 2010-07-23 2017-05-02 Tessera, Inc. Methods of forming semiconductor elements using micro-abrasive particle stream
US8796135B2 (en) 2010-07-23 2014-08-05 Tessera, Inc. Microelectronic elements with rear contacts connected with via first or via middle structures
US8791575B2 (en) 2010-07-23 2014-07-29 Tessera, Inc. Microelectronic elements having metallic pads overlying vias
US8610259B2 (en) 2010-09-17 2013-12-17 Tessera, Inc. Multi-function and shielded 3D interconnects
US8847380B2 (en) 2010-09-17 2014-09-30 Tessera, Inc. Staged via formation from both sides of chip
KR101059490B1 (ko) 2010-11-15 2011-08-25 테세라 리써치 엘엘씨 임베드된 트레이스에 의해 구성된 전도성 패드
US8637968B2 (en) 2010-12-02 2014-01-28 Tessera, Inc. Stacked microelectronic assembly having interposer connecting active chips
US8587126B2 (en) 2010-12-02 2013-11-19 Tessera, Inc. Stacked microelectronic assembly with TSVs formed in stages with plural active chips
US8736066B2 (en) 2010-12-02 2014-05-27 Tessera, Inc. Stacked microelectronic assemby with TSVS formed in stages and carrier above chip
US8610264B2 (en) 2010-12-08 2013-12-17 Tessera, Inc. Compliant interconnects in wafers
JP6803137B2 (ja) * 2015-09-30 2020-12-23 浜松ホトニクス株式会社 裏面入射型固体撮像素子
JP2020088066A (ja) * 2018-11-20 2020-06-04 キヤノン株式会社 電子部品および機器

Citations (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS647561A (en) * 1987-06-29 1989-01-11 Nec Corp Optical sensor package
JPH06243795A (ja) * 1993-02-12 1994-09-02 Hamamatsu Photonics Kk 電子管
JPH06268243A (ja) * 1993-03-12 1994-09-22 Hamamatsu Photonics Kk 半導体エネルギー検出器の製造方法
JPH06318690A (ja) * 1993-05-07 1994-11-15 Hamamatsu Photonics Kk 半導体エネルギー線検出器及びその製造方法
JPH06318689A (ja) * 1993-05-07 1994-11-15 Hamamatsu Photonics Kk 半導体エネルギー線検出器及びその製造方法
JPH06318688A (ja) * 1993-05-07 1994-11-15 Hamamatsu Photonics Kk 半導体エネルギー線検出器及びその製造方法
JPH08241977A (ja) * 1995-03-03 1996-09-17 Hamamatsu Photonics Kk 半導体装置の製造方法
JPH0982852A (ja) * 1995-09-14 1997-03-28 Hamamatsu Photonics Kk 裏面照射型半導体装置とその製造方法
JPH10116974A (ja) * 1996-10-11 1998-05-06 Hamamatsu Photonics Kk 裏面照射型受光デバイスおよびその製造方法
JPH11330327A (ja) * 1998-05-14 1999-11-30 Hamamatsu Photonics Kk 固体撮像装置

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS647561U (ja) 1987-07-03 1989-01-17
US5134274A (en) * 1991-03-18 1992-07-28 Hughes Aircraft Company Two-sided solid-state imaging device
JP3310051B2 (ja) * 1993-05-21 2002-07-29 浜松ホトニクス株式会社 裏面照射型半導体素子およびその製造方法
JP3361378B2 (ja) * 1994-03-02 2003-01-07 浜松ホトニクス株式会社 半導体デバイスの製造方法
LU88704A1 (fr) * 1996-01-26 1997-07-26 Euratom Dispositif de détection de rayonnement thermique et appareil de détection de présence à base d'un tel dispositif
JP3462026B2 (ja) * 1997-01-10 2003-11-05 岩手東芝エレクトロニクス株式会社 半導体装置の製造方法
JP3924352B2 (ja) * 1997-06-05 2007-06-06 浜松ホトニクス株式会社 裏面照射型受光デバイス
AU2073899A (en) * 1999-01-21 2000-08-07 Hamamatsu Photonics K.K. Electron tube
US6369415B1 (en) * 1999-12-22 2002-04-09 Pixel Vision, Inc. Back side thinned CCD with high speed channel stop
JP4588837B2 (ja) * 2000-04-11 2010-12-01 浜松ホトニクス株式会社 半導体受光装置
US6661084B1 (en) * 2000-05-16 2003-12-09 Sandia Corporation Single level microelectronic device package with an integral window

Patent Citations (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS647561A (en) * 1987-06-29 1989-01-11 Nec Corp Optical sensor package
JPH06243795A (ja) * 1993-02-12 1994-09-02 Hamamatsu Photonics Kk 電子管
JPH06268243A (ja) * 1993-03-12 1994-09-22 Hamamatsu Photonics Kk 半導体エネルギー検出器の製造方法
JPH06318690A (ja) * 1993-05-07 1994-11-15 Hamamatsu Photonics Kk 半導体エネルギー線検出器及びその製造方法
JPH06318689A (ja) * 1993-05-07 1994-11-15 Hamamatsu Photonics Kk 半導体エネルギー線検出器及びその製造方法
JPH06318688A (ja) * 1993-05-07 1994-11-15 Hamamatsu Photonics Kk 半導体エネルギー線検出器及びその製造方法
JPH08241977A (ja) * 1995-03-03 1996-09-17 Hamamatsu Photonics Kk 半導体装置の製造方法
JPH0982852A (ja) * 1995-09-14 1997-03-28 Hamamatsu Photonics Kk 裏面照射型半導体装置とその製造方法
JPH10116974A (ja) * 1996-10-11 1998-05-06 Hamamatsu Photonics Kk 裏面照射型受光デバイスおよびその製造方法
JPH11330327A (ja) * 1998-05-14 1999-11-30 Hamamatsu Photonics Kk 固体撮像装置

Also Published As

Publication number Publication date
EP1619722A4 (en) 2007-05-30
EP1619722A1 (en) 2006-01-25
EP1619722B1 (en) 2008-08-13
KR20050114723A (ko) 2005-12-06
JP4373695B2 (ja) 2009-11-25
DE602004015764D1 (de) 2008-09-25
US20070275488A1 (en) 2007-11-29
KR101052670B1 (ko) 2011-07-28
CN1774810A (zh) 2006-05-17
US7556975B2 (en) 2009-07-07
CN100459137C (zh) 2009-02-04
JP2004319791A (ja) 2004-11-11

Similar Documents

Publication Publication Date Title
JP4373695B2 (ja) 裏面照射型光検出装置の製造方法
US9214592B2 (en) Method of making interposer package for CMOS image sensor
JP4443865B2 (ja) 固体撮像装置およびその製造方法
US7001797B2 (en) Optical device and method of manufacturing the same, optical module, circuit board, and electronic instrument
JP5258567B2 (ja) 半導体装置及びその製造方法
KR100938970B1 (ko) 반도체 장치 및 그 제조 방법
KR101420934B1 (ko) Ｃｍｏｓ 이미지 센서를 위한 와이어 본드 인터포저 패키지 및 그 제조 방법
JP4660259B2 (ja) 半導体装置の製造方法
TW200915556A (en) Semiconductor device and manufacturing method of the same
JP2005158948A (ja) 固体撮像装置及びその製造方法
JP2002198463A (ja) チップサイズパッケージおよびその製造方法
EP1478021A1 (en) Semiconductor device and manufacturing method thereof
JP2004063786A (ja) 固体撮像装置およびその製造方法
JP4271904B2 (ja) 固体撮像装置の製造方法
CN111009542B (zh) 一种封装方法及封装结构
JP2011199036A (ja) 固体撮像装置及びその製造方法
US20100068847A1 (en) Method for manufacturing an image sensor
JP3796202B2 (ja) 半導体集積装置の製造方法
WO2023112409A1 (ja) 光半導体パッケージ及び光半導体パッケージの製造方法
JP2004006820A (ja) 半導体装置及びその製造方法
JP2004200274A (ja) 半導体パッケージの製造方法
JP2004063756A (ja) 固体撮像装置およびその製造方法
JP2004327748A (ja) 半導体装置及びその製造方法

Legal Events

Date Code Title Description
AK Designated states

Kind code of ref document: A1

Designated state(s): AE AG AL AM AT AU AZ BA BB BG BR BW BY BZ CA CH CN CO CR CU CZ DE DK DM DZ EC EE EG ES FI GB GD GE GH GM HR HU ID IL IN IS KE KG KP KR KZ LC LK LR LS LT LU LV MA MD MG MK MN MW MX MZ NA NI NO NZ OM PG PH PL PT RO RU SC SD SE SG SK SL SY TJ TM TN TR TT TZ UA UG US UZ VC VN YU ZA ZM ZW

AL Designated countries for regional patents

Kind code of ref document: A1

Designated state(s): BW GH GM KE LS MW MZ SD SL SZ TZ UG ZM ZW AM AZ BY KG KZ MD RU TJ TM AT BE BG CH CY CZ DE DK EE ES FI FR GB GR HU IE IT LU MC NL PL PT RO SE SI SK TR BF BJ CF CG CI CM GA GN GQ GW ML MR NE SN TD TG

121 Ep: the epo has been informed by wipo that ep was designated in this application
WWE Wipo information: entry into national phase

Ref document number: 1020057019523

Country of ref document: KR

WWE Wipo information: entry into national phase

Ref document number: 20048102599

Country of ref document: CN

WWE Wipo information: entry into national phase

Ref document number: 2004727414

Country of ref document: EP

WWP Wipo information: published in national office

Ref document number: 1020057019523

Country of ref document: KR

WWP Wipo information: published in national office

Ref document number: 2004727414

Country of ref document: EP

WWE Wipo information: entry into national phase

Ref document number: 10553231

Country of ref document: US

WWP Wipo information: published in national office

Ref document number: 10553231

Country of ref document: US

WWG Wipo information: grant in national office

Ref document number: 2004727414

Country of ref document: EP