WO2004070748A1 - 電子部品およびその製造方法 - Google Patents

電子部品およびその製造方法 Download PDF

Info

Publication number
WO2004070748A1
WO2004070748A1 PCT/JP2004/001047 JP2004001047W WO2004070748A1 WO 2004070748 A1 WO2004070748 A1 WO 2004070748A1 JP 2004001047 W JP2004001047 W JP 2004001047W WO 2004070748 A1 WO2004070748 A1 WO 2004070748A1
Authority
WO
WIPO (PCT)
Prior art keywords
internal electrode
layer
electrode layer
electronic component
alloy
Prior art date
Application number
PCT/JP2004/001047
Other languages
English (en)
French (fr)
Inventor
Kazutaka Suzuki
Shigeki Sato
Original Assignee
Tdk Corporation
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Tdk Corporation filed Critical Tdk Corporation
Priority to JP2005504828A priority Critical patent/JP4098329B2/ja
Priority to US10/544,008 priority patent/US7324326B2/en
Priority to EP04707654A priority patent/EP1594146A4/en
Publication of WO2004070748A1 publication Critical patent/WO2004070748A1/ja
Priority to US11/979,205 priority patent/US7518848B2/en

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
    • H01G4/00—Fixed capacitors; Processes of their manufacture
    • H01G4/002—Details
    • H01G4/018—Dielectrics
    • H01G4/06—Solid dielectrics
    • H01G4/08—Inorganic dielectrics
    • H01G4/12—Ceramic dielectrics
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
    • H01G4/00—Fixed capacitors; Processes of their manufacture
    • H01G4/002—Details
    • H01G4/005—Electrodes
    • H01G4/008—Selection of materials
    • H01G4/0085—Fried electrodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
    • H01G4/00—Fixed capacitors; Processes of their manufacture
    • H01G4/002—Details
    • H01G4/005—Electrodes
    • H01G4/012—Form of non-self-supporting electrodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
    • H01G4/00—Fixed capacitors; Processes of their manufacture
    • H01G4/002—Details
    • H01G4/018—Dielectrics
    • H01G4/06—Solid dielectrics
    • H01G4/08—Inorganic dielectrics
    • H01G4/12—Ceramic dielectrics
    • H01G4/1209—Ceramic dielectrics characterised by the ceramic dielectric material
    • H01G4/1218—Ceramic dielectrics characterised by the ceramic dielectric material based on titanium oxides or titanates
    • H01G4/1227—Ceramic dielectrics characterised by the ceramic dielectric material based on titanium oxides or titanates based on alkaline earth titanates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
    • H01G4/00—Fixed capacitors; Processes of their manufacture
    • H01G4/30—Stacked capacitors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
    • H01G4/00—Fixed capacitors; Processes of their manufacture
    • H01G4/30—Stacked capacitors
    • H01G4/306—Stacked capacitors made by thin film techniques

Definitions

  • the present invention relates to electronic components such as multilayer ceramic capacitors.
  • a multilayer ceramic capacitor as an example of an electronic component includes an element body having a multilayer structure in which a plurality of dielectric layers and internal electrode layers are alternately arranged, and a pair of external terminal electrodes formed at both ends of the element body. It consists of.
  • this multilayer ceramic capacitor In order to manufacture this multilayer ceramic capacitor, first, a required number of dielectric layers and internal electrode layers before firing are alternately laminated in a required number to produce a pre-fired element body. After firing, a pair of external terminal electrodes are formed on both ends of the element body.
  • a ceramic green sheet is used, and as the internal electrode layer before firing, an internal electrode paste having a predetermined pattern, a metal thin film, or the like is used.
  • the ceramic dust sheet can be manufactured by a sheet method or a drawing method.
  • the sheet method is a method in which a dielectric paint containing a dielectric powder, a binder, a plasticizer and an organic solvent is applied to a carrier sheet such as PET using a doctor blade method, etc., and then heated and dried to manufacture. is there.
  • the stretching method is a method of biaxially stretching and manufacturing a film-shaped molded product obtained by extruding a dielectric suspension in which a dielectric powder and a binder are mixed in a solvent.
  • the internal electrode paste layer having a predetermined pattern is manufactured by a printing method.
  • the printing method consists of applying a conductive material containing a metal such as Pd, Ag—Pd, and Ni, and a conductive paint containing a binder, an organic solvent, and the like in a predetermined pattern on a ceramic Darling sheet. Is the way.
  • the metal thin film having a predetermined pattern is manufactured by a thin film method such as sputtering.
  • the dielectric layer before firing and the internal electrode layer before firing are simultaneously fired.
  • the conductive material contained in the internal electrode layer before firing has a melting point higher than the sintering temperature of the dielectric powder contained in the dielectric layer before firing, does not react with the dielectric powder, and has a dielectric constant after firing. It is required that they do not diffuse into the body layer.
  • the multilayer ceramic capacitors mounted inside the electronic devices have been increasing in size and capacity.
  • Ni is used as the conductive material contained in the internal electrode layer before firing
  • this Ni has a lower melting point than the dielectric powder contained in the dielectric layer before firing. For this reason, when these are co-fired, a large difference occurs between the sintering temperatures. If there is a large difference in the sintering temperature, sintering at a high temperature will cause cracking or peeling of the internal electrode layer, while sintering at a low temperature will result in poor firing of the dielectric powder.
  • the Ni particles contained in the conductive material become spherical due to grain growth during firing in a reducing atmosphere, and the adjacent N that is connected before firing is connected to the N particles.
  • Voids are formed at arbitrary locations due to the interval between i-particles, which makes it difficult to continuously form internal electrode layers after firing. If the internal electrode layers after firing are not continuous, there is a problem that the capacitance of the multilayer ceramic capacitor is reduced.
  • Japanese Patent Application Laid-Open No. 3-126206 discloses a method of alloying an internal electrode layer in order to prevent the internal electrode from being interrupted.
  • the internal electrode layer is prepared as a metal multilayer film before firing, and is alloyed through a firing step, because it is difficult to control the alloy by the thin film forming method.
  • Japanese Patent Application Laid-Open No. 3-126206 discloses that, when an internal electrode containing nickel as a main component is used, by forming an alloy with any kind of metal, the nickel particles in the sintering stage can be formed. No disclosure is made as to whether grain growth can be suppressed, spheroidization can be prevented, and electrode breakage can be prevented. Conversely, depending on the composition of each multilayer metal film, the sintering temperature is lowered, and the grain growth of nickel particles in the firing step cannot be suppressed.
  • Japanese Patent Application Laid-Open No. 10-214520 discloses that nickel is used as a main component and a general formula M [(C 5 Ha) 2 ] (where M is at least one of Ru, Os, Pd, Cr, and Co). (Type 1) has been proposed.
  • the conductive paste contains an organometallic compound, and therefore has a problem that the organic component is decomposed by the catalytic action, and cracks are generated in the element body. .
  • the amount of the organometallic compound exceeds 0.1 mol% as the amount of metal, the crack generation rate tends to be particularly high.
  • the present invention has been made in view of such circumstances, and its purpose is to suppress the growth of Ni particles during the firing step, especially when the thickness of each internal electrode layer is reduced, to provide a spheroidized electrode.
  • An object of the present invention is to provide a method for manufacturing electronic components such as multilayer ceramic capacitors, which can effectively prevent interruptions and cracks and effectively suppress a decrease in capacitance. '
  • an electronic component according to the present invention includes:
  • An electronic component having an element body including an internal electrode layer,
  • the internal electrode layer contains an alloy
  • the alloy is a mixture of:
  • At least one element selected from the group consisting of ruthenium (Ru), rhodium (Rh), rhenium (R e) and platinum (P t);
  • the element body has a laminated structure in which a plurality of dielectric layers and internal electrode layers are alternately arranged.
  • the content of each component is
  • Ru, Rh, total R e and P t 0. 1 ⁇ ; 1 3 mol 0/0.
  • the alloy has at least one element selected from the group consisting of rhodium (Rh), rhenium (Re), and platinum (Pt).
  • Ru tends to diffuse as an oxide into the dielectric layer. Therefore, if the internal electrode layer is made of an alloy containing Ru, depending on the manufacturing process, the ends of the internal electrode layer may be oxidized, and there may be some problems in forming the terminal electrode. . Therefore, Rh, Re, and Pt are particularly preferred.
  • the effect of the present invention tends to decrease. If the molar percentage is too small, problems such as an increase in resistivity and an increase in dielectric loss t a ⁇ ⁇ tend to occur.
  • the internal electrode layer contains an alloy
  • the peak intensity of the diffraction line on the crystal plane (111) plane is defined as I (111)
  • the peak intensity of the diffraction line on the crystal plane (200) plane is defined as I (200).
  • the peak intensity of the diffraction line on the crystal plane (220) plane is I (220), where (I (1 1 1) / I (200)) 3 and (I (1 11) ⁇ (220)) ⁇ It has a principal surface that satisfies the relationship of 3.
  • the device body is manufactured by firing a green chip having an internal electrode layer film (alloy film) formed in a predetermined pattern by a thin film method.
  • the thin film method used in the present invention is not particularly limited, and examples thereof include a sputtering method, a vapor deposition method, and a CVD method. Among them, the sputtering method or the vapor deposition method is preferred. Good.
  • the film for an internal electrode layer has a crystallite size of 10 to 100 nm. If the crystallite size is too small, problems such as spheroidization and discontinuity of the nickel particles tend to occur, and if the crystallite size is too large, the film thickness tends to vary.
  • the method for manufacturing an electronic component according to the second aspect of the present invention includes:
  • a film for an internal electrode layer formed by a printing method using a paste containing an alloy powder having an average particle size of 0.01 to 1 ⁇ , preferably 0.05 to 0.4 ⁇ m.
  • a green chip having a film to manufacture the element body.
  • the alloy powder has a crystallite size of 10 to 100 nm. If the crystallite size is too small, inconveniences such as spheroidization and breakage of nickel particles tend to occur, and if too large, the film thickness tends to vary.
  • the alloy powder is obtained by pulverizing an alloy film formed by a thin film method (preferably, a sputtering method or a vapor deposition method).
  • a thin film method preferably, a sputtering method or a vapor deposition method.
  • the method for manufacturing an electronic component according to the third aspect of the present invention includes:
  • the element body By firing a green chip having an internal electrode layer film formed in a predetermined pattern by a printing method using a paste containing conductive particles, the element body is manufactured, and the conductive particles are
  • Conductive particles having a coating layer covering at least a part of the periphery of the core portion
  • the coating layer is composed of ruthenium (Ru), rhodium (Rh), rhume (Re) and And platinum (Pt) force ⁇ It is composed of a metal or alloy containing at least one selected element as a main component.
  • the method for forming the coating layer around the core is not particularly limited in the present invention, and examples thereof include a solution method and a thin film method.
  • the thin film method include a sputtering method, an evaporation method, a laser ablation method, an arc evaporation method, and a high-frequency plasma CVD method.
  • the core is a spherical, flake-like, protruding and / or irregular-shaped powder having a typical particle length in the range of 0.01 ⁇ to 1. ⁇ ⁇ .
  • the representative length of the particle means the diameter of the particle if the particle is spherical, and the maximum length in the shape of the particle if the particle has another shape.
  • the thickness of the coating layer is in the range from 0.1 to 15 nm, more preferably in the range from 0.1 to 13 nm, particularly preferably in the range from 0.1 to 7 nm. If the thickness of the coating layer is too small, the effect of the present invention tends to be small.
  • Ru, Rh 1 6? 1 is a noble metal having a higher melting point than Ni.
  • the coating layer containing these metals or alloys as a main component is excellent in wettability and adhesion with the dielectric layer. Therefore, by forming the internal electrode layer using the conductive particles having a core portion containing Ni as a main component and having the coating layer formed thereon, the grain growth of the Ni particles in the firing step is suppressed. , Spheroidization, electrode breakage, and the like can be effectively prevented, and a decrease in capacitance can be effectively suppressed. In addition, delamination between the internal electrode layer and the dielectric layer can be prevented. Further, the firing of the dielectric powder does not occur.
  • the main conductive layer is sandwiched between a pair of the sub-conductive layers, and the internal electrode layer has a laminated structure of three or more layers.
  • the sub-conductive layer may be formed at least on one side of the main conductive layer.
  • the main conductive layer is sandwiched between a pair of the sub-conductive layers. By doing so, the main conductive layer is prevented from contacting the dielectric layer from both sides, and the operation and effect of the present invention are enhanced.
  • the internal electrode layer is laminated on the green sheet so that the sub-conductive layer is located between the main conductive layer and the green sheet in the internal electrode layer.
  • the thickness of the sub-conductive layer is greater than O / xm, equal to or less than 0, and more preferably ⁇ (excluding 0) to 0.08 ⁇ .
  • the thickness of the main conductive layer is 0.1! ⁇ 1.0 ⁇ .
  • the thickness of the sub-conductive layer is preferably 0 (excluding 0) to 30%, more preferably 0 (excluding 0) to 20% of the thickness of the main conductive layer. It is.
  • the total thickness of the internal electrode layers including the main conductive layer and the sub-conductive layer is preferably l; zm or less, and more preferably 0.1 to 0.8 ⁇ .
  • the thickness of the sub-conductive layer is too small, the effect of the present invention is small. If the thickness of the sub-conductive layer is too large with respect to the thickness of the main conductive layer, in order to reduce the total thickness of the internal electrode layers, The thickness of the main conductive layer is too thin, which is not preferable in terms of lowering the resistance.
  • Ru, Rh, 16 ⁇ ? 1 is a noble metal having a higher melting point than Ni.
  • the sub-conductive layer mainly composed of these metals or alloys has excellent wettability and adhesion to the dielectric layer. Therefore, by forming this sub-conductive layer between the main conductive layer and the dielectric layer, it is possible to suppress the growth of Ni particles in the firing step, to effectively prevent spheroidization, disconnection of the electrodes, etc. The reduction in capacitance can be effectively suppressed. In addition, delamination between the internal electrode layer and the dielectric layer can be prevented. Further, the firing of the dielectric powder does not occur.
  • the adjacent main conductive layer and sub-conductive layer are alloyed to form a single alloy layer.
  • the internal electrode layer is formed on a support sheet, and thereafter, is separated from the support sheet and laminated on a green sheet.
  • the sub-conductive layer is formed by a thin film forming method (such as a sputtering method, a plating method, or a vapor deposition method), and the main conductive layer is formed by a printing method or a thin film forming method.
  • a thin film forming method such as a sputtering method, a plating method, or a vapor deposition method
  • the main conductive layer is formed by a printing method or a thin film forming method.
  • both the sub-conductive layer and the main conductive layer are formed not only by the thin film forming method (sputtering method, plating method, vapor deposition method, etc.), but also by forming the sub-conductive layer by the thin film forming method.
  • the main conductive layer may be formed by a screen printing method using a paste. Also in this case, the grain growth of the Ni particles during the firing process is similarly suppressed, and the capacity reduction can be effectively suppressed.
  • the electronic part of the present invention Goods can be manufactured.
  • the element body after the step of firing the green chip, one lifting the oxygen partial pressure of 1 0- 2 ⁇ 1 0 OP a Atmosphere Anneal at a temperature below 1200 ° C.
  • the film for an internal electrode layer is laminated with a green sheet and fired at the same time.
  • the material and manufacturing method of the green sheet that can be used in the present invention are not particularly limited, and a ceramic green sheet formed by a doctor blade method, and an extruded film obtained by biaxial stretching.
  • a porous ceramic green sheet may be used.
  • the green sheet is a portion that becomes a dielectric layer inside the element body after firing.
  • the dielectric layer is made of a dielectric material that can be fired in a reducing atmosphere. Since the internal electrode layer has a first metal portion containing nickel as a main component, the dielectric layer is preferably made of a dielectric material that can be fired in a reducing atmosphere so as not to be oxidized during simultaneous firing.
  • An adhesive layer may be interposed between the internal electrode layer and the green sheet.
  • the green sheet and the internal electrode layer are thinned, it tends to be difficult to form the internal electrode layer on the surface of the green sheet by a normal printing method. It is preferable to be laminated on the surface of the green sheet by the method. In such a case, adhesion between the internal electrode layer and the green sheet tends to be difficult, and it is preferable that these are adhered by an adhesive layer.
  • the adhesive layer is removed by a binder removal treatment or a baking treatment of the laminate. [0 0 4 9]
  • the electronic component according to the present invention can be manufactured by any of the manufacturing methods described above.
  • examples of the electronic component include, but are not particularly limited to, multilayer ceramic capacitors, piezoelectric elements, chip inductors, chip paristers, chip thermistors, chip resistors, and other surface-mounted (SMD) chip-type electronic components.
  • an electronic component such as a multilayer ceramic capacitor, with which the fall of capacitance was suppressed effectively can be provided.
  • Ru, Rh,: 6? Has a higher melting point than Ni, so that the sintering temperature of the conductive material rises and approaches the sintering temperature of the dielectric powder. As a result, cracking or peeling of the internal electrode layer and firing failure of the dielectric powder do not occur after sintering.
  • FIG. 1 is a schematic cross-sectional view of a multilayer ceramic capacitor according to an embodiment of the present invention
  • FIGS. 2A to 2C and FIGS. 3A to 3C are cross-sectional views of main parts showing a method of transferring a film for an internal electrode layer
  • FIG. 4 is an X-ray diffraction chart of the alloy powder according to one embodiment of the present invention.
  • FIG. 5 is an enlarged cross-sectional view of a main part of the electrically conductive particles used in the method of another embodiment of the present invention.
  • FIG. 6 is a sectional view of a main part showing one step of a method according to still another embodiment of the present invention.
  • the multilayer ceramic capacitor 2 includes a capacitor body (element body) 4, a first terminal electrode 6, and a second terminal electrode 8.
  • the capacitor body 4 has a dielectric layer 10 and an internal electrode layer 12, and the internal electrode layers 12 are alternately laminated between the dielectric layers 10.
  • One of the alternately laminated internal electrode layers 12 is electrically connected to the inside of the first terminal electrode 6 formed outside the first end 4 a of the capacitor body 4.
  • the other internal electrode layer 12 alternately laminated is electrically connected to the inside of the second terminal electrode 8 formed outside the second end 4 b of the capacitor body 4. is there.
  • the internal electrode layer 12 is configured to include an alloy.
  • the alloy that forms the internal electrode layer 12 has Eckenole (N i) and at least one element selected from ruthenium (Ru), rhodium (Rh), rhenium (Re), and platinum (Pt).
  • the content of N i of ⁇ in gold 80 to 100 mol% (excluding the 100 mol%), preferably 87 to 100 mole 0/0 (provided that 100 mol 0/0 is excluded), still more preferably Ku is 87 to 99.9 mol 0/0.
  • Ru, Rh in the alloy! ?
  • Total content of Se is 0 to 20 mole 0/0 (0 mole 0/0 is excluded), preferably 0 to 13 mole 0/0 (0 mole 0/0 is excluded), more preferably Is 0.1 to 13 mol%.
  • the ratio of each of Ru, Rh, Re, and Pt elements is arbitrary. If the total content of Ru, Rh, Re, and Pt exceeds 20 mol%, disadvantages such as an increase in resistivity tend to occur.
  • the alloy may contain various trace components such as S, P, and C in an amount of about 0.1 mol% or less. Preferred combinations are any of Ni_Rh, Ni-Re, and Ni-Pt.
  • the internal electrode layer 12 is formed by transferring the internal electrode layer film 12a to the ceramic green sheet 10a as shown in FIGS. It is made of the same material as the electrode layer film 12a, but its thickness is larger than that of the internal electrode layer film 12a by the amount of horizontal shrinkage due to firing. Thickness of each internal electrode layer 1 2 Is preferably 0.1 to L / im.
  • the material of the dielectric layer 10 is not particularly limited, and is made of, for example, a dielectric material such as calcium titanate, strontium titanate, and barium or barium titanate.
  • the thickness of each dielectric layer 10 is not particularly limited, but is generally several jum to several hundred jum. In particular, in the present embodiment, the thickness is reduced to preferably not more than 3 ⁇ .
  • the material of the terminal electrodes 6 and 8 is not particularly limited, but copper, a copper alloy, an nickel-nickel alloy, or the like is usually used, but silver or an alloy of silver and palladium can also be used.
  • the thickness of the terminal electrodes 6 and 8 is not particularly limited, but is usually about 10 to 50 ⁇ m.
  • the shape and size of the multilayer ceramic capacitor 2 can be appropriately determined according to the purpose and application.
  • the multilayer ceramic capacitor 2 has a rectangular parallelepiped shape, it is usually vertical (0.6 to 5.6 mm, preferably 0.6 to 3.2 mm) X horizontal (0.3 to 5.0 mm, preferably 0.3 to 0.3 mm).
  • About 1.6 mm) X thickness (0.1 to: 1.9 mm, preferably 0.3 to: 1.6 mm).
  • a dielectric paste is prepared in order to manufacture a ceramic Darline sheet that will constitute the dielectric layer 10 shown in FIG. 1 after firing.
  • the dielectric paste is usually composed of an organic solvent-based paste or an aqueous paste obtained by kneading a dielectric material and an organic vehicle.
  • the dielectric material various compounds that can be used as composite oxides and oxides, for example, carbonates, nitrates, hydroxides, organometallic compounds, and the like can be appropriately selected and used as a mixture.
  • the dielectric material is usually used as a powder having an average particle diameter of about 0.1 to 3.0 m. To form an extremely thin green sheet, It is desirable to use a powder finer than the sheet thickness.
  • the organic vehicle is obtained by dissolving a binder in an organic solvent.
  • the binder used in the organic vehicle is not particularly limited, and various ordinary binders such as ethyl cellulose, polyvinyl butyral, and acrylic resin are used, and preferably, a plastic resin such as polyvinyl butyral is used.
  • the organic solvent used in the organic vehicle is not particularly limited, and organic solvents such as terbineol, butyl carbitol, acetone, and toluene are used.
  • the vehicle in the aqueous paste is obtained by dissolving a water-soluble pinda in water.
  • the water-soluble binder is not particularly limited, and polyvinyl alcohol, methylcellulose, hydroxyshethylcellulose, water-soluble acrylic resin, emulsion, and the like are used.
  • the content of each component in the dielectric paste is not particularly limited, and may be a usual content, for example, about 1 to 5% by mass of a binder and about 10 to 50% by mass of a solvent (or water).
  • the dielectric paste may contain additives selected from various dispersants, plasticizers, dielectrics, glass frit, insulators, and the like, if necessary. However, the total content thereof is desirably 10% by mass or less. When a petital resin is used as the binder resin, the content of the plasticizer is preferably 25 to 100 parts by mass with respect to 100 parts by mass of the binder resin. If the amount of the plasticizer is too small, the green sheet tends to become brittle. If the amount is too large, the plasticizer oozes out and is difficult to handle.
  • the above dielectric paste is applied onto a carrier sheet 30 as a second support sheet by a doctor blade method or the like, preferably from 0.5 to 30 ⁇ ,
  • the green sheet 10a is preferably formed with a thickness of about 0.5 to 10 ⁇ .
  • the green sheet 10a is dried after being formed on the carrier sheet 30.
  • the drying temperature of the green sheet 10a is preferably 50 to 100 ° C and the drying time is preferably 1 to 5 minutes.
  • a carrier sheet 20 as a first support sheet is prepared separately from the carrier sheet 30, and a release layer 22 is formed thereon.
  • a film 12 a for an internal electrode layer that forms the internal electrode layer 12 after firing is formed in a predetermined pattern.
  • the thickness of the formed internal electrode layer film 12a is preferably about 0.1 to 1 ⁇ , and more preferably about 0.1 to 0.5 ⁇ .
  • the internal electrode layer film 12a may be composed of a single layer, or may be composed of two or more layers having different compositions.
  • the method of forming the internal electrode layer film 12a is not particularly limited, and examples thereof include a thin film method and a printing method.
  • a thin film method and a printing method.
  • the case of forming by the thin film method and the case of forming by the printing method will be described separately.
  • Examples of the thin film method include a plating method, vapor deposition, and sputtering.
  • a sputtering method which is one type of a thin film method, the following is performed.
  • the sputtering target material an alloy having the above specific composition is used. That is, in the present embodiment, sputtering is performed using the above alloy as a target material.
  • the composition of the obtained metal thin film is a Ni alloy thin film having the same ratio as the target.
  • the alloy film as the internal electrode layer film 12a (after firing) formed by the thin film method is, for example, an X-ray diffraction chart in the case of using Cu—k ⁇ rays as the X-ray source shown in FIG.
  • the peak intensity of the diffraction line on the crystal plane (111) plane is defined as I (111)
  • the peak intensity of the diffraction line on the crystal plane (200) plane is defined as I (200)
  • the crystal plane (220 When the peak intensity of the diffraction line on the () plane is I (220), (I
  • a metal having such crystal orientation as the alloy film. (I (1 1 1) / 1 (200)) If (I (1 1 1) / I (2 20)) is small, problems such as spheroidization and interruption tend to occur.
  • the upper limits of (I (1 1 1) / I (200)) and (I (1 1 1) / I (2 20)) are 1:20 and 1:70, respectively.
  • the alloy film as the internal electrode layer film 12a formed by the thin film method contains an alloy having a crystallite size of preferably 10 to 100 nm, more preferably 30 to 80 nm. If the crystallite size is too small, problems such as spheroidization and discontinuity will occur, while if too large, problems will occur such as variation in film thickness.
  • the internal electrode layer film 12a is formed by a printing method.
  • the printing method include screen printing.
  • a conductive paste film for an internal electrode layer as the internal electrode layer film 12a is formed on the surface of the release layer 22 by a screen printing method, which is one type of printing method, the following method is used. Do.
  • another release layer (not shown) different from the release layer 22 is formed on another carrier sheet (not shown) other than the carrier sheet 30 shown in FIG. 2A.
  • an alloy film is formed as a film 12a for the internal electrode layer that will constitute the internal electrode layer 12 after firing by a thin film method such as sputtering.
  • an alloy having the above specific composition is used as a sputtering target material.
  • Various conditions such as sputtering conditions may be the same as described above.
  • the formed alloy film is peeled off from the carrier sheet, crushed and classified by a ball mill or the like, and alloy powder having an average particle size of 0.01 to 1 / zm (preferably 0.05 to 0.4 ⁇ m) is obtained. Get.
  • This alloy powder is kneaded with an organic vehicle to form a paste, thereby obtaining a conductive paste for an internal electrode layer.
  • an organic vehicle the same material as in the case of the dielectric paste can be used.
  • the obtained conductive paste is formed in a predetermined pattern on the surface of the release layer 22 to obtain a predetermined pattern of the internal electrode layer conductive paste film as the internal electrode layer film 12a.
  • an adhesive layer 28 is formed on the surface of a carrier sheet 26 as a third support sheet.
  • the carrier sheet 26 is composed of a sheet similar to the carrier sheet 20 and 30.
  • the present embodiment employs a transfer method. That is, as shown in FIG. 2B, the adhesive layer 28 of the carrier sheet 26 is pressed against the surface of the internal electrode layer film 12a, heated and pressed, and then the carrier sheet 26 is peeled off. As shown in 2C, the adhesive layer 28 is transferred to the surface of the internal electrode layer film 12a.
  • the heating temperature at that time is preferably 40 to 100 ° C., and the pressure is preferably 0.2 to 15 MPa. Pressing may be performed by a press or a calender roll, but is preferably performed by a pair of rolls.
  • the internal electrode layer film 12a is bonded to the surface of the green sheet 10a formed on the surface of the carrier sheet 30 shown in FIG. 3A.
  • the internal electrode layer film 12 a of the carrier sheet 20 is pressed together with the carrier sheet 20 onto the surface of the green sheet 10 a via the adhesive layer 28, and heated. Pressure is applied to transfer the internal electrode layer film 12a to the surface of the green sheet 10a as shown in FIG. 3C.
  • the carrier sheet 30 on the green sheet side is peeled off, when viewed from the green sheet 10a side, the green sheet 10a is attached to the internal electrode layer film 12a via the adhesive layer 28. Is transcribed.
  • the heating and pressurizing at the time of the transfer may be pressurizing and heating by a press or pressurizing and heating by a calendar opening, but is preferably performed by a pair of rolls.
  • the heating temperature and the pressure are the same as in the transfer of the adhesive layer 28.
  • a single-layer internal electrode layer film 12a having a predetermined pattern is formed on a single green sheet 10a.
  • a laminate in which a large number of the internal electrode layer films 12a and the green sheets 10a are alternately laminated is obtained.
  • the pressure at the time of final pressurization is preferably from 10 to 200 MPa.
  • the heating temperature is preferably from 40 to 100 ° C.
  • the laminate is cut into a predetermined size to form a green chip. Then, the green chip is subjected to binder removal processing and firing.
  • the debinding treatment uses a Ni alloy (for example, Ni—Ru, Ni—Rh, Ni—Re, or Ni—Pt) as a base metal as a constituent material of the internal electrode layer as in the present invention. If, Les preferably be in the a ir or N 2 in the de Painda atmosphere.
  • the heating rate is preferably 5 to 300 ° CZ time, more preferably 10 to 50 ° CZ time, and the holding temperature is preferably 200 to 400 ° C, more preferably 250 ° C.
  • the temperature holding time is preferably 0.5 to 20 hours, more preferably 1 to 10 hours.
  • the firing of the green chips is performed at an oxygen partial pressure of preferably 10 -1 . 10 one 2 P a, more preferably carried out in an atmosphere of 10- 1Q ⁇ 1 0- 5 P a. If the oxygen partial pressure during firing is too low, the conductive material (alloy) of the internal electrode layer may abnormally sinter and break off. Conversely, if the oxygen partial pressure is too high, the internal electrode layer may become acidic. There is a tendency to dagger.
  • the firing of the green chip is performed at a low temperature of 1300 ° C or lower, more preferably 1000 to 1300 ° C, and particularly preferably 1150 to 1250 ° C. If the firing temperature is too low, the green chip will not be dense, and if the firing temperature is too high, the internal electrodes will be interrupted, the capacitance-temperature characteristics will be deteriorated due to the diffusion of the conductive material, and the dielectric will be reduced. It is because.
  • the heating rate is preferably 50 to 500 ° CZ time, more preferably 200 to 300 ° CZ time, and the temperature holding time is preferably 0.5 to 8 hours, more preferably 1 to 3 hours.
  • the time and cooling rate are preferably 50-500 ° C / hour, more preferably 200-300 ° C / hour.
  • the firing atmosphere is preferably a reducing atmosphere.
  • the atmosphere gas for example, a mixed gas of N 2 and H 2 is preferably used in a wet (humidified) state.
  • the annealing of the capacitor chip body after firing is preferably performed under a higher oxygen partial pressure than the reducing atmosphere at the time of firing, and specifically, the oxygen partial pressure is preferably from 10 2 to 100 0. Pa, more preferably 1 CD- 2 to: 1 OPa. If the oxygen partial pressure at the time of annealing is too low, it is difficult to reoxidize the dielectric layer 2, and if it is too high, the internal electrode layer 3 tends to be oxidized.
  • the holding temperature or the maximum temperature at the time of annealing is preferably 1200 ° C. or lower, more preferably 900 ° C. to 150 ° C., and particularly preferably 100 ° C. to: L 10 0 ° C.
  • the holding time at these temperatures is preferably 0.5 to 4 hours, more preferably 1 to 3 hours. If the holding temperature or the maximum temperature during annealing is less than the above range, the insulation resistance life tends to be short due to insufficient oxidation of the dielectric material. If the holding temperature or the maximum temperature exceeds the above range, Ni of the internal electrode is oxidized, Not only does the capacity decrease, but it also reacts with the dielectric substrate, which tends to shorten its life.
  • annealing may be composed of only a temperature raising process and a temperature lowering process. That is, the temperature holding time may be set to zero. In this case, the holding temperature is synonymous with the maximum temperature.
  • the cooling rate is preferably 50 to 5 ° C./hour, more preferably 100 to 300 ° C./hour.
  • the atmosphere gas for annealing for example, it is preferable to use humidified N 2 gas or the like.
  • the water temperature is preferably about 0 to 75 ° C.
  • the binder removal treatment, firing and annealing may be performed continuously or independently.
  • the atmosphere is changed without cooling, and then the temperature is raised to the holding temperature during firing, and firing is performed. It is preferable to change atmosphere and perform annealing when it is reached.
  • firing must be After raising the temperature to the holding temperature of N 2 gas or humidified N 2 gas, it is preferable to change the atmosphere and continue to raise the temperature.After cooling to the holding temperature at the time of annealing, re- ⁇ It is preferable to continue the cooling by changing to an N 2 gas or humidified N 2 gas atmosphere.
  • the atmosphere may be changed after the temperature is raised to a holding temperature in an N 2 gas atmosphere, or the entire annealing process may be performed in a humidified N 2 gas atmosphere.
  • the thus obtained sintered body (element body 4) is subjected to end surface polishing by, for example, barrel polishing, sand plasting or the like, and baking the terminal electrode paste to form terminal electrodes 6, 8.
  • the firing conditions for the terminal electrode paste are preferably, for example, in a humidified mixed gas of N 2 and H 2 at 600 to 800 ° C. for about 10 minutes to 1 hour.
  • a pad layer is formed by performing plating or the like on the terminal electrodes 6 and 8.
  • the terminal electrode paste may be prepared in the same manner as the above-mentioned electrode paste.
  • the multilayer ceramic capacitor of the present invention thus manufactured is mounted on a printed circuit board or the like by soldering or the like, and is used for various electronic devices and the like.
  • the capacitor element 4 is less likely to crack.
  • the internal electrode layer before firing containing the Ni-based alloy having the specific composition is fired under specific conditions.
  • the Ni-based While increasing the sintering start temperature of the alloy spheroidization due to grain growth is suppressed, and internal electrodes are continuously formed. As a result, a decrease in capacitance can be suppressed.
  • annealing is performed under specific annealing conditions after the above-described firing.
  • annealing treatment re-oxidation of the dielectric layer can be achieved, semiconductor formation can be prevented, and high insulation resistance can be obtained.
  • the dry type internal electrode layer film 12a is easily and accurately formed on the surface of the green sheet 10a without breaking or deforming the green sheet 10a.
  • an adhesive layer 28 is formed on the surface of the electrode layer or the green sheet by a transfer method, and the internal electrode layer film 12a is applied to the surface of the green sheet 10a via the adhesive layer 28. Glue to.
  • high pressure or heat is not required when the internal electrode layer film 12a is adhered to the surface of the Darling sheet 10a and transferred, and a lower pressure is required. Adhesion at low temperatures becomes possible. Therefore, even when the green sheet 10a is extremely thin, the green sheet 10a is not destroyed, and the internal electrode layer film 12a and the Darin sheet 10a can be satisfactorily laminated. No short circuit failure occurs.
  • a multilayer ceramic capacitor is manufactured in the same manner as in the first embodiment, except for the following.
  • the internal electrode layer film 12a shown in FIG. 2 and FIG. 3 is formed of a conductive paste having the conductive particles 50 shown in FIG.
  • the conductive particles 50 include a core 51 mainly composed of nickel, and a coating layer 52 covering the periphery of the core 51.
  • the shape of the core portion 51 is not particularly limited, and may be a spherical shape, a flake shape, a protruding shape, or an irregular shape. In the present embodiment, a case of a spherical shape will be described. [0 1 04]
  • the particle diameter d O of the core 51 is preferably in the range of 50 to 400 nm.
  • the thickness t 0 of the coating layer 52 is preferably in the range of 0.1 to 13 nm, and more preferably in the range of 0:! To 7 nm.
  • the core 51 is made of a metal containing nickel as a main component or an alloy with another metal containing nickel as a main component.
  • the proportion of Eckel in the core portion 51 is preferably 99 to 100% by mass, more preferably 99.5 to 100% by mass, where the core portion 51 is 100% by mass.
  • the metal as an auxiliary component that can form an alloy with nickel in the core portion 51 include, for example, Ta, Mo, Zr, Cu, Co, Fe, Nb, and W. .
  • the coating layer 52 is made of a metal or alloy containing at least one noble metal element selected from ruthenium (Ru), rhodium (Rh), rhenium (Re) and platinum (Pt) as main components. .
  • the proportion of these elements contained as a main component is preferably 99 to 100 mass, with the entire coating layer 52 being 100 mass%. /. More preferably, it is 99.5 to 100% by mass.
  • metal components (impurities) that may be contained in the coating layer 52 other than the main component include Cu, Co, Fe, Ta, Nb, W, Zr, Au, and Pd.
  • a thin film method or the like may be employed.
  • the thin film method include a solution method, a sputtering method, an evaporation method, a laser ablation method, an arc evaporation method, and a high-frequency plasma CVD method.
  • the powder at the end of the core portion 5 1 consisting of N i powder having an average particle diameter of 0. 2 / m, immersed in a second platinum chloride solution (P t C l 4 ⁇ 5H 2 0), this What is necessary is just to heat and dry in a vessel equipped with a reflux device, and heat-treat (100 to 400 ° C) in N 2 or in vacuum.
  • the Ni powder (core portion 51) coated with the coating layer 52 made of a Pt film having a thickness of 4.2 nm can be deposited.
  • Ni powder (core part 51) having an average particle size of 0.2 ⁇ m is accommodated in a tray of a vacuum chamber, and Ni powder coated with Pt by sputtering or vapor deposition is used. You can get the powder.
  • the tray can be coated with the surface of the Ni powder by vibrating it.
  • the conductive particles 50 thus obtained are kneaded together with an organic vehicle and pasteurized to obtain a conductive paste for forming the film 12a.
  • an organic vehicle the same vehicle as in the above-described dielectric paste can be used.
  • the obtained conductive paste is formed in a predetermined pattern on the surface of the release layer 22 by screen printing, for example, as shown in FIG. 4 to obtain a predetermined pattern of the internal electrode layer film 12a.
  • Can be Subsequent steps are the same as in the first embodiment.
  • This embodiment also has the same operation and effect as the first embodiment, and also has the operation and effect as described below. That is, as described above, Ru, Rh, Re, and Pt are noble metals having a higher melting point than Ni. Further, the coating layer 52 containing these metals or alloys as main components is excellent in wettability and adhesion with the ceramic green sheet 10a. Therefore, by forming the internal electrode layer film 12a using the Ni-based conductive raw particles 50 having the coating layer 52, the grain growth of the Ni particles in the firing step is suppressed, and the spheroidization is achieved. In addition, it is possible to effectively prevent disconnection of the electrode and the like, and to effectively suppress a decrease in capacitance. In addition, delamination between the internal electrode layer 12 and the dielectric layer 10 obtained after firing can be prevented. Further, the firing of the dielectric powder does not occur.
  • a multilayer ceramic capacitor is manufactured in the same manner as in the first embodiment, except for the following.
  • each internal electrode layer film 12a to be the internal electrode layer 12 composed of a single-layer alloy film after firing is laminated on the main conductive layer 40 and on both sides thereof. And a pair of sub-conductive layers.
  • one of the sub-conductive layers 42 may be omitted.
  • the main conductive layer 40 is composed of a metal layer containing nickel as a main component or an alloy layer with another metal containing nickel as a main component.
  • the proportion of nickel in the main conductive layer 40 is preferably 99 to 100% by mass, and more preferably 99.5 to 100% by mass, with the entire main conductive layer 40 being 100% by mass. If the proportion of nickel as the main component is too small, spheroidization due to grain growth of nickel particles during firing and electrode breakage tend to occur easily.
  • Examples of the metal as an auxiliary component that can form an alloy with nickel in the main conductive layer 40 include, for example, Ta, Mo, Zr, Nb, W, Co, Fe, and Cu. Is done.
  • the sub-conductive layer 42 is composed of a metal layer or an alloy layer containing at least one noble metal element selected from ruthenium (Ru), rhodium (Rh), rhenium (Re) and platinum (Pt) as a main component. .
  • the proportion of these elements contained as the main component is preferably 99 to 100% by mass, more preferably 99.5 to 100% by mass, assuming that the entire sub-conductive layer 42 is 100% by mass. If the ratio of the noble metal element as the main component is too small, the effect of suppressing the growth of Ni particles in the main conductive layer 40 in the firing step tends to be reduced.
  • examples of components that may be included in addition to the main component include Cu, Co, Fe, Ta, Nb, W, Zr, Au, and Pd.
  • main conductive layers 40 and sub-conductive layers 42 an alloy layer of each main component constituting these layers may be formed.
  • the main conductive layer 40 and the The sub-conductive layer 42 may contain various trace components such as P, S, and C at about 0.1 mol% or less.
  • the thickness tb of the sub-conductive layer 42 is greater than 0 / in and 0.1 ⁇ or less, and more preferably (not including 0) to 0.08 ⁇ .
  • the thickness ta of the main conductive layer 40 is not less than 0.1 ⁇ and not more than 1.0.
  • the thickness tb of the sub-conductive layer 42 is preferably more than 0 ° / 0 and 30% or less, more preferably more than 0% and 20% or less, as compared with the thickness of the main conductive layer ta. It is only.
  • the total thickness of the internal electrode layer film 12a including the main conductive layer 40 and the pair of sub-conductive layers 42 is preferably 1 / m or less, more preferably 0.1 ⁇ m or more and 0.5 or more. ⁇ or less. If the thickness of the sub-conductive layer 42 is too small, the effect of the present invention is small, and if the thickness of the sub-conductive layer 42 is too large with respect to the thickness of the main conductive layer 40, the total thickness of the internal electrode layers is reduced. Therefore, the thickness of the main conductive layer 40 becomes too thin, which is not preferable in terms of lowering the resistance.
  • the pair of sub-conductive layers 42 in the internal electrode layer film 12a preferably have the same thickness, but may have different thicknesses.
  • the method of forming the internal electrode layer film 12a is not particularly limited, and examples thereof include a thin film method and a printing method.
  • a thin film method and a printing method.
  • the case of forming by the thin film method and the case of forming by the printing method will be described separately.
  • Examples of the thin film method include a plating method, vapor deposition, and sputtering.
  • a film for internal electrode layer 1 2 is formed on the surface of the release layer 22 by sputtering. The formation of a is performed as follows.
  • sputtering target materials two types of materials for forming the layers 42 and 40 described above are prepared as sputtering target materials.
  • sputtering is performed using a target for forming the layer 42, then, sputtering is performed using a target for forming the layer 40, and then, sputtering is performed.
  • Sputtering is performed using this target to form a three-layer film.
  • These sputterings are preferably performed continuously in the same chamber, but may be performed in separate chambers.
  • the conditions for sputtering, the ultimate vacuum of preferably 10- 2 P a or less, good Ri is preferably 10- 3 P a following A r gas introduction pressure of preferably 0. l ⁇ 2P a, more preferably 0.
  • the power is preferably 3 to 0.8 Pa
  • the output is preferably 50 to 400 W, more preferably 100 to 300 W
  • the sputtering temperature is preferably 20 to 150 ° C, more preferably 20 to 120 ° C.
  • Examples of the printing method include screen printing.
  • a conductive paste film for an internal electrode layer as the internal electrode layer film 12a is formed on the surface of the release layer 22 shown in FIG. 2 by a screen printing method, which is one type of printing method, the following method is used. Do it.
  • a metal or alloy powder for forming the layers 40 and 42 is prepared.
  • the average particle size of these powders is preferably between 0.01 and 0.2 m.
  • Each metal powder or alloy powder is kneaded with an organic vehicle to form a paste, and a conductive paste for forming the respective layers 40 and 42 is obtained.
  • the organic vehicle the same material as in the case of the dielectric paste can be used.
  • the obtained conductive paste is By sequentially forming a predetermined pattern on the surface of the release layer 22 shown in FIG. 2, a three-layer internal electrode layer film 12a having a predetermined pattern can be obtained.
  • the sub-conductive layer 42 may be formed by a thin film method, and the main conductive layer 40 may be formed by a printing method.
  • the main conductive layer 40 may be formed using a paste containing the conductive particles 50 shown in FIG.
  • the sub-conductive layer 42 is formed of the above-described noble metal or an alloy containing the noble metal
  • the main conductive layer 40 is formed of the same nickel metal layer as in the related art. 42 suppresses the grain growth of Ni particles in the firing stage, effectively prevents spheroidization, disconnection of the electrode, and the like, and can effectively suppress a decrease in capacitance. In addition, delamination between the internal electrode layer 12 and the dielectric layer 10 can be prevented. Further, the firing of the dielectric powder does not occur.
  • the present invention can be applied not only to the multilayer ceramic capacitor but also to other electronic components.
  • B a T i 0 3 powder (BT- 02Z Sakai Chemical Industry Co., Ltd.) and, Mg C0 3, MnC_ ⁇ 3, (B a o. 6 C a o. 4) S i 0 3 Oyopi earth (G d 2 0 3, T b AO 7, D y 2 Oa, H o 2 0 3, E r 2 0 3, Tm 2 O3, Y b 2 O 3, L u 2 O 3, Y 2 0 3)
  • a powder selected from the above was wet-mixed by a ball mill for 16 hours and dried to obtain a dielectric material. The average particle size of these raw material powders is 0.
  • Organic vehicle is 100 parts by mass of dielectric material, polybutyral as a pinner: 6 parts by mass, bis (2-ethylhexyl) phthalate (DOP): 3 parts by mass as a plasticizer, and ethyl acetate: 55 Parts by mass, toluene: 10 parts by mass, release agent: paraffin: 0.5 part by mass.
  • DOP bis (2-ethylhexyl) phthalate
  • ethyl acetate 55 Parts by mass
  • toluene 10 parts by mass
  • release agent paraffin: 0.5 part by mass.
  • the above-mentioned dielectric green sheet paste diluted twice in weight ratio with ethanol / toluene (55/10) was used as a release layer paste.
  • a green film having a thickness of 1.0 / im was formed on a PET film (second support sheet) using a wire bar coater. A sheet was formed.
  • the release layer paste was applied and dried on another PET film (first support sheet) using a wire bar coater to form a release layer having a thickness of 0.3 ⁇ .
  • a mask having a predetermined pattern for the internal electrode is set on the surface of the release layer, and a film for the internal electrode layer having a predetermined thickness (see each table) is formed by a sputtering method.
  • Ni alloy thin film (Ni alloy thin film) was formed. The sputtering conditions, the ultimate vacuum: 10 one 3 P a less, A r gas inlet pressure: 0. 5P a, Output: 200 W, temperature: was room temperature (2 0 ° C). Also, Ni and each additive element (Ru, Rh, 16 1? 1 :) are compounded into a prescribed composition as shown in each table, and cut into a shape of about 4 inches in diameter and 3 mm in thickness. Was used.
  • the height of these X-ray diffraction peaks is taken as the X-ray diffraction intensity, and the crystal plane (200) and the intensity ratio of the crystal plane (1 1 1) to the crystal plane (200) are derived from the above relationship. In this way, the crystal orientation of the metal thin film was evaluated.
  • the I (111) / I (200) and I (111) / I (220) values in the X-ray diffraction chart of the sputtering thin film shown in Fig. 4 are shown in each table. .
  • the X-ray diffraction chart of the sputtered thin film was measured with a powder X-ray (Cu-ray) diffractometer under the following conditions.
  • X-ray generation conditions are output; 45 kV—40 m A, scan width: 0.2 ° / min.
  • the X-ray detection conditions were as follows: parallel slit: 1.0 °, divergent slit: 1.0 °, attended slit: 0.30 mm.
  • the thickness (thickness) of the sputtering thin film was determined by observing with a SEM.
  • the above adhesive layer paste is applied on a PET film (third support sheet), the surface of which has been subjected to a release treatment with a silicone resin, by a wire bar coater and dried to a thickness of 0.2.
  • An adhesive layer 28 of ⁇ was formed.
  • the adhesive layer 28 was transferred onto the surface of the internal electrode layer film 12a by the method shown in FIG. At the time of transfer, a pair of rolls was used, the applied pressure was 0.1 MPa, and the temperature was 80 ° C.
  • the film 12a for the internal electrode layer was bonded (transferred) to the surface of the green sheet 10a via the bonding layer 28 by the method shown in FIG.
  • a pair of rolls was used, the applied pressure was 0. IMPa, and the temperature was 80 ° C.
  • the laminating conditions were a pressure of 50 MPa and a temperature of 120 ° C.
  • the final laminate was cut into a predetermined size, subjected to binder removal treatment, sintering and annealing (heat treatment) to produce a chip-shaped sintered body.
  • Heating rate 5 ⁇ 300 ° CZ time, especially 10 ⁇ 50 ° C / hour, Holding temperature: 200-400 ° C, especially 250-350 ° C,
  • Holding time 0.5-20 hours, especially 1-10 hours
  • Atmosphere gas Humidified mixed gas of N 2 and H 2 ,
  • Heating rate 5 ⁇ 500 ° C / hour, especially 200 ⁇ 300 ° C / hour,
  • Holding temperature 1000-1300 ° C, especially 1150-1250 ° C,
  • Holding time 0.5-8 hours, especially 1-3 hours
  • Cooling rate 50 ⁇ 500 ° C / hour, especially 200 ⁇ 300 ° C / hour,
  • Atmosphere gas Humidified mixed gas of N 2 and H 2 ,
  • Oxygen partial pressure Refer to each table,
  • Heating rate 200 ⁇ 300 hours
  • Cooling rate 300 ° C / hour
  • Atmosphere gas Humidified N 2 gas
  • Oxygen partial pressure Refer to each table,
  • the atmospheric gas was humidified using a wetter at a water temperature of 0 to 75 ° C.
  • the paste for the external electrode is transferred to the end face, and baked at 800 ° C for 10 minutes in a humidified N 2 + H 2 atmosphere.
  • the electrodes were formed, and a sample of the multilayer ceramic capacitor having the configuration shown in FIG. 1 was obtained.
  • each sample obtained in this way is 3.2 mm X 1.6 mm X 0.6 mm, the number of dielectric layers sandwiched between the internal electrode layers is 21, and its thickness is ⁇ ⁇ .
  • the thickness of the internal electrode layer was 0.5 ⁇ .
  • Each sample was evaluated for electrical properties (capacitance C, resistivity, dielectric loss tan ⁇ ). The results are shown in each table.
  • the electrical characteristics were evaluated as follows.
  • Capacitance C (unit: ⁇ z F) is measured at a reference temperature of 25 ° C with a digital LCR meter (4274-8 manufactured by 11?) At a frequency of 1 kHz and an input signal level.
  • the measurement was performed under the condition of 1 V rms.
  • the capacitance C was preferably set to 0.9 ⁇ F or more.
  • the resistivity (unit: ⁇ -m) was measured using a resistivity measurement device (NP-5, manufactured by NPS Co., Ltd., ⁇ -5). Needle method
  • Resistivity was preferably determined to be good or less 70 X 10- 8 ⁇ ⁇ m.
  • the dielectric loss t anS was measured at 25 ° C with a digital LCR meter (4274A manufactured by YHP) under the conditions of a frequency of 1 kHz and an input signal level (measurement voltage) of lV rms.
  • the dielectric loss t a ⁇ ⁇ was preferably less than 0.1.
  • Anneal temperature 1050 ° C
  • Anneal temperature 1050 ° C
  • Anneal temperature 1050 ° C
  • Anneal temperature 1050 ° C
  • Anneal temperature 1050 ° C
  • Ni: (Ru, Rh, Re, or Pt) (87 to 99.9): (0 It was confirmed that! ⁇ 1 3) was preferable.
  • each paste (paste for dielectric green sheet, paste for release layer, paste for adhesive layer) was produced.
  • a conductive paste for an internal electrode layer was produced as follows. First, the release layer paste used in Example 1 was applied and dried on a PET film using a wire bar coater to form a release layer having a thickness of 0.3 ⁇ . Next, an internal electrode layer film (Ni alloy thin film) having a predetermined thickness (see the above tables) was formed on the entire surface of the release layer by a sputtering method without using a mask. The sputtering conditions and target were the same as in Example 1. Further, when the film for the internal electrode layer (sputtering thin film B) was evaluated, the same result as in Example 1 was obtained.
  • the formed Ni alloy thin film was peeled off from the PET film, coarsely ground in a mortar, and then finely ground in a ball mill. Thereafter, the powder was recovered and classified to a particle size of 0.01 to 1 ⁇ m (preferably 0.05 to 0.4 uni) to obtain an alloy powder. Then you get An organic vehicle was added to the resulting alloy powder and mixed with a ball mill to obtain a conductive base for an internal electrode layer. The organic vehicle was used in a mixing ratio of 4.5 parts by mass of ethyl cellulose and 75 parts by mass of terbineol as a binder with respect to 100 parts by mass of the alloy powder.
  • the above-mentioned paste for a release layer was applied and dried on another PET film (first support sheet) by a wire bar coater to form a release layer having a thickness of 0.3 m.
  • the obtained conductive paste was formed in a predetermined pattern on the surface of the release layer by screen printing, thereby forming a conductive paste film for an internal electrode layer having a predetermined pattern as a film for an internal electrode layer.
  • a multilayer ceramic capacitor sample was formed in the same manner as in Example 2, except that the conductive particles 50 shown in FIG. 5 were used instead of the alloy powder, and the same evaluation was performed. As a result, similar results were obtained.
  • the conductive particles 50 were manufactured as follows. First, spherical 100% Ni powder was prepared as the core part 51. The average particle size of this powder was 0.2 / im. The powder of the N i, dipped in platinic chloride solution (P t C 14 ⁇ 5H 2 0), which was heated and dried in a container with a reflux device, a heat treatment in an N 2 or in a vacuum (100-200 400 ° C). As a result, the Pt film is deposited on the Ni powder, and the conductive particles 50 formed by the Ni powder (core portion 51) coated with the Pt film (coating layer 52) are produced. I was able to. As a result of observing the conductive particles by a transmission electron microscope and a crystal structure analysis, it was confirmed that the surface of the Ni particles was covered with 4.2 nm of Pt.
  • the internal electrode layer of the element body obtained after firing was an alloy layer of Ni and Pt.
  • a multilayer ceramic capacitor sample was prepared in the same manner as in Example 1 except that a multilayer thin film was used as shown in FIG. 6 instead of the single-layer Ni alloy thin film. Was formed and the same evaluation was performed. As a result, similar results were obtained.
  • the first layer 42 is a Pt film having a thickness of 0.02 ⁇ m (almost 100% Pt)
  • the second layer 40 is a Ni film of 0.3 JUm (almost 100% Ni)
  • the third layer 42 was a Pt film (approximately 100% Pt) with a thickness of 0.02 ⁇ m.
  • the internal electrode layer of the element body obtained after firing was an alloy layer of Ni and Pt.
  • a sample of a multilayer ceramic capacitor was prepared in the same manner as in Example 2 except that an organic metal compound containing Ni and Pt was mixed with an organic vehicle in place of the alloy powder to obtain a conductive paste for an internal electrode layer.
  • An organic metal compound containing Ni and Pt was mixed with an organic vehicle in place of the alloy powder to obtain a conductive paste for an internal electrode layer.
  • naphthenic acid was used as the organometallic compound.
  • the number of occurrences of cracks was determined by preparing 100 samples of the same yarn. 04001047
  • the number of cracks in the 00 samples was examined.
  • the cracks were observed by observing the appearance and polishing the cross section of the element by ⁇ f. Cracks mainly occurred in the internal electrodes and in the dielectric layer near the internal electrodes.

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Chemical & Material Sciences (AREA)
  • Ceramic Engineering (AREA)
  • Inorganic Chemistry (AREA)
  • Materials Engineering (AREA)
  • Ceramic Capacitors (AREA)
  • Fixed Capacitors And Capacitor Manufacturing Machines (AREA)

Abstract

　内部電極層を含む素子本体を有する電子部品であって、前記内部電極層が、合金を含み、該合金が、ニッケル（Ｎｉ）元素と、ルテニウム（Ｒｕ）、ロジウム（Ｒｈ）、レニウム（Ｒｅ）および白金（Ｐｔ）から選ばれる少なくとも１種の元素とを、有し、各成分の含有量が、Ｎｉ：８０～１００モル％（ただし、１００モル％は除く）、Ｒｕ、Ｒｈ、ＲｅおよびＰｔの合計：０～２０モル％（ただし、０モル％は除く）である電子部品。

Description

明 細 書 電子部品およびその製造方法
技術分野
【0 0 0 1】
本発明は、 たとえば積層セラミックコンデンサなどの電子部品に関する。
背景技術
[ 0 0 0 2 ]
電子部品の一例としての積層セラミックコンデンサは、 誘電体層と内部電極層 とが交互に複数配置された積層構造の素子本体と、 該素子本体の両端部に形成さ れた一対の外部端子電極とで構成される。
【0 0 0 3】
この積層セラミックコンデンサを製造するには、 まず、 焼成前誘電体層と焼成 前内部電極層とを必要枚数だけ交互に複数積層させて焼成前素子本体を製造し、 次にこれを焼成した後、 焼成後素子本体の両端部に一対の外部端子電極を形成す る。
【0 0 0 4】
焼成前誘電体層としては、 セラミックグリーンシートが用いられ、 焼成前内部 電極層としては、 所定パターンの内部電極ペーストゃ金属薄膜などが用いられる。
【0 0 0 5】
セラミックダリ一ンシートは、 シ一ト法ゃ延伸法などで製造することができる。 シート法とは、 誘電体粉末、 バインダ、 可塑剤おょぴ有機溶剤などを含む誘電体 塗料を、 ドクターブレード法などを用いて P E Tなどのキヤリァシート上に塗布 し、 加熱乾燥させて製造する方法である。 延伸法とは、 誘電体粉末とバインダが 溶媒に混合された誘電体懸濁液を押出成形して得られるフィルム状成形体を二軸 延伸して製造する方法である。
【0 0 0 6】 所定パターンの内部電極ペースト層は、 印刷法により製造される。 印刷法とは、 P d、 A g— P d、 N iなどの金属を含む導電材と、 パインダおよび有機溶剤な どを含む導電塗料とを、 セラミックダリ一ンシート上に所定パターンで塗布形成 する方法である。 所定パターンの金属薄膜は、 スパッタリングなどの薄膜法によ り製造される。
【0 0 0 7】
このように、 積層セラミックコンデンサの製造に際しては、 焼成前誘電体層と 焼成前内部電極層とを同時に焼成することになる。 このため、 焼成前内部電極層 に含まれる導電材には、 焼成前誘電体層に含まれる誘電体粉末の焼結温度よりも 高い融点を持つこと、 誘電体粉末と反応しないこと、 焼成後誘電体層に拡散しな いこと、 などが要求される。
【0 0 0 8】
従来は、 これらの要求を満足させるために、 焼成前内部電極層に含まれる導電 材としては、 P tや P dなどの貴金属が使用されている。 しかしながら、 貴金属 は、 それ自体が高価であり、 結果として最終的に得られる積層セラミックコンデ ンサがコスト高になるという欠点がある。 そこで、 従来では、 誘電体 ¾ ^末の焼結 温度を 9 0 0〜 1 1 0 0 °Cに低下させ、 焼成前内部電極層に含まれる導電材とし て A g— P d合金を用いたり、 N iなどの安価な卑金属を用いている。
【0 0 0 9】
ところで、 近年、 各種電子機器の小型化により、 電子機器の内部に装着される 積層セラミックコンデンサの小型ィ匕おょぴ大容量化が進んでいる。 この積層セラ ミックコンデンサの小型化おょぴ大容量化を進めるために、 誘電体層はもとより、 薄くて欠陥の少なレ、内部電極層を積層することが求められる。
【0 0 1 0】
しかしながら、 焼成前内部電極層に含まれる導電材に N iを用いた場合を例示 すると、 この N iは、 焼成前誘電体層に含まれる誘電体粉末と比較して融点が低 レ、。 このため、 これらを同時焼成した場合、 両者の焼結温度の間で大きな差が生 じる。 焼結温度に大きな差がある場合に高い温度で焼結させると、 内部電極層の 割れや剥離が生じ、 一方、 低い温度で焼結させると、 誘電体粉末の焼成不良を生 じることがある。
【001 1】
また、 焼成前内部電極層の厚みを薄くしていくと、 還元雰囲気での焼成中に、 導電材に含まれる N i粒子は粒成長により球状化し、 焼成前には連結していた隣 接する N i粒子同士の間隔が開いて任意の箇所に空孔を生じ、 その結果、 焼成後 内部電極層を連続的に形成することが困難になる。 焼成後の内部電極層が連続し ていない場合、 積層セラミックコンデンサの静電容量が低下するという問題があ る。
【0012】
ところで、 特開平 3— 126206号公報には、 内部電極の途切れを防止する に、 内部電極層を合金化するという方法を示している。 ただし、 この特開平 3— 126206号公報では、 薄膜形成法では合金制御が困難であるとして、 焼成前 に内部電極層を金属多層膜として用意し、 焼成段階を経て合金化している。
【0013】
し力 しながら、 この特開平 3— 126206号公報には、 ニッケルを主成分と する内部電極を用いる場合に、 どのような種類の金属と合金化させることで、 焼 成段階でのニッケル粒子の粒成長を抑制し、 球状化を防止し、 電極途切れを防止 できるかについては何ら開示されていない。 各多層金属膜を構成する組成によつ ては、 逆に焼結温度を低下させてしまい、 焼成段階でのニッケル粒子の粒成長を 抑制できない。
【0014】
また、 各多層金属膜の構成としてセラミックと接する金属膜がセラミックとの 濡れ性、 密着性が悪い場合、 逆に球状化、 途切れが進んでしまい、 コンデンサと しての静電容量が低下する。
[0015】
また、 特開平 1 0— 214520号公報には、 ニッケルを主成分とし、 一般式 M [ (C5Ha) 2] (Mは Ru, O s , P d, C r, C oの少なくともいずれか 1 種） で表されるメタ口センを含有する導電性ペーストが提案されている。
【0016】 しかしながら、 この特開平 1 0— 2 1 4520号公報では、 導電ペース ト中に、 有機金属化合物を含むことから、 触媒作用により、 有機成分を分解し、 素子本体 にクラックが生じるなどの課題を有する。 特に、 有機金属化合物の添加量が、 金 属量として 0. 1モル％を超えると、 特にクラックの発生率が高くなる傾向にあ る。
発明の開示
【00 1 7】
本発明は、 このような実状に鑑みてなされ、 その目的は、 特に内部電極層の各 厚みが薄層化した場合でも、 焼成段階での N i粒子の粒成長を抑制し、 球状化、 電極途切れ、 クラックの発生などを有効に防止し、 静電容量の低下を効果的に抑 制することができる積層セラミックコンデンサなどの電子部品おょぴその製造方 法を提供することである。 '
【0 0 1 8】
上記目的を達成するために、 本発明に係る電子部品は、
内部電極層を含む素子本体を有する電子部品であって、
前記内部電極層が、 合金を含み、
該合金が、
ニッケル (N i ) と、
ルテニウム （Ru) 、 ロジウム （Rh) 、 レニウム （R e) および白金 （P t) の群から選ばれる少なくとも 1種の元素と、
を有し、
各成分の含有量が、
N i ： 8 0〜 1 00モル％ (ただし、 1 00モル％は除く） 、
Ru、 Rh、 尺 6ぉょぴ？ 1;の合計： 0〜20モル％ (ただし、 0モル0 /0は除 く） である。
【0 0 1 9】
好ましくは、 前記素子本体が、 誘電体層と内部電極層とが交互に複数配置され た積層構造を持つ。
【0020】 好ましくは、 各成分の含有量が、
N i ： 87— 99. 9モル0ん
Ru、 Rh、 R eおよび P tの合計： 0. 1〜； 1 3モル0 /0である。
【0021】
好ましくは、 前記合金が、 ロジウム （Rh) 、 レニウム （Re) および白金 (P t) の群から選ばれる少なくとも 1種の元素を有する。 Ruは、 酸化物とし て誘電体層に拡散しやすい傾向にある。 そのため、 Ruを含む合金で内部電極層 が構成される場合には、 製造プロセスによっては、 内部電極層の端部が酸化され て、 端子電極を形成する際に、 若干の問題があることがある。 そのため、 Rh， Re, P tが特に好ましい。
【0022】
N iのモル％が多すぎると、 本発明の作用効果が小さくなる傾向にあり、 少な すぎると、 抵抗率が向上し、 誘電損失 t a η σが増大する等の不具合が多くなる 傾向にある。
【0023】
好ましくは、 前記内部電極層が合金を含み、
該合金が、 X線回折チャートにおいて、 結晶面 （1 1 1) 面の回折線のピーク 強度を I (1 1 1) とし、 結晶面 （200) 面の回折線のピーク強度を I (20 0) とし、 結晶面 （220) 面の回折線のピーク強度を I (220) としたとき、 (I (1 1 1) / I (200) ) 3および （I (1 11) ΖΙ (220) ) ≥ 3の関係を満足する主面を持つ。
【0024】
本発明の第 1の観点に係る電子部品の製造方法は、
上記の何れかに記載の電子部品を製造する方法であって、
薄膜法により所定パターンで形成された内部電極層用膜 （合金膜） を有するグ リ一ンチップを焼成して、 前記素子本体を製造することを特徴とする。
【0025】
本発明で用いる薄膜法としては、 特に限定されないが、 スパッタリング法、 蒸 着法、 CVD法などが例示される。 中でも、 スパッタリング法または蒸着法が好 ましい。
【0 0 2 6】
好ましくは、 前記内部電極層用膜が 1 0〜 1 0 0 n mの結晶子サイズを持つ。 結晶子サイズが小さすぎると、 ニッケル粒子の球状化や途切れなどの不都合を生 じ易くなる傾向にあり、 大きすぎると膜厚がばらつき易くなる傾向にある。
【0 0 2 7】
本発明の第 2の観点に係る電子部品の製造方法は、
上記のいずれかに記載の電子部品を製造する方法であって.、
平均粒径 0 . 0 1〜1 μ πι、 好ましくは 0 . 0 5〜0 . 4 μ mの合金粉を含む ペーストを用いる印刷法により所定パターンで形成された内部電極層用膜 （導電 性ペースト膜） を有するグリーンチップを焼成して、 前記素子本体を製造するこ とを特徴とする。
【0 0 2 8】
好ましくは、 前記合金粉が 1 0〜 1 0 0 n mの結晶子サイズを持つ。 結晶子サ ィズが小さすぎると、 ニッケノレ粒子の球状化や途切れなどの不都合を生じ易くな る傾向にあり、 大きすぎると膜厚がばらつき易くなる傾向にある。
【0 0 2 9】
好ましくは、 前記合金粉が、 薄膜法 （好ましくはスパッタリング法または蒸着 法） により形成された合金膜を粉砕して得られる。
【0 0 3 0】
本発明の第 3の観点に係る電子部品の製造方法は、
上記のレ、ずれかに記載の電子部品を製造する方法であって、
導電性粒子を含むペーストを用いる印刷法により所定パターンで形成された内 部電極層用膜を有するグリーンチップを焼成して、 前記素子本体を製造し、 前記導電性粒子が、
二ッケルを主成分とするコア部と、
前記コア部の周囲の少なくとも一部を覆っている被覆層とを有する導電性粒子 であって、
前記被覆層が、 ルテニウム （R u ) 、 ロジウム （R h ) 、 レュゥム （R e ) お よび白金 （P t) 力 ^選ばれる少なくとも 1種の元素を主成分として有する金属 または合金で構成してある。
【0031】
コア部の周囲に被覆層を形成するための方法としては、 本発明では特に限定さ れず、 溶液法、 薄膜法などが例示される。 薄膜法としては、 スパッタ法、 蒸着法、 レ一ザアブレーシヨン法、 アーク蒸着法、 高周波プラズマ CVD法などが例示さ れる。 - 【0032】
好ましくは、 前記コア部は、 粒子の代表長さが 0. 01 μπι〜1. Ο μπιの範 囲にある球状、 フレーク状、 突起状およぴ/または不定形状の粉体である。 なお、 粒子の代表長さとは、 粒子が球形であれば、 その直径を意味し、 その他の形状で ある場合には、 その粒子の形状における最大長さを意味する。
【00331
好ましくは、 前記被覆層の厚さは、 0. l〜15 nmの範囲、 さらに好ましく は、 0. 1〜13 nmの範囲、 特に好ましくは 0. 1〜 7 n mの範囲にある。 被 覆層の厚みが小さすぎると、 本発明の作用効果が小さくなる傾向にある。
【0034】
Ru、 Rh 1 6ぉょぴ？ 1:は、 N iよりも融点が高い貴金属である。 また、 これらの金属または合金を主成分とする被覆層は、 誘電体層との濡れ性およぴ密 着性に優れている。 したがって、 この被覆層が形成してある N iを主成分とする コア部を持つ導電性粒子を用いて、 内部電極層を形成することで、 焼成段階での N i粒子の粒成長を抑制し、 球状化、 電極途切れなどを有効に防止し、 静電容量 の低下を効果的に抑制することができる。 また、 内部電極層と誘電体層とのデラ ミネーシヨンなども防止することができる。 さらに、 誘電体粉末の焼成不良を生 じることがない。
【0035】
本発明の第 4の観点に係る電子部品の製造方法は、
上記のいずれかに記載の電子部品を製造する方法であって、
ルテニウム （Ru) 、 ロジウム （Rh) 、 レニウム （Re) および白金 （P t) から選ばれる少なくとも 1種の元素を有する金属層または合金層で構成される副 導電層を形成する工程と、
前記副導電層に積層させて、 ニッケルを主成分とする主導電層を形成する工程 と、
前記副導電層およぴ主導電層を有する内部電極層用膜を有するグリーンチップ を焼成する工程とを有する。
【0036】
好ましくは、 前記主導電層は、 一対の前記副導電層の間に挟まれており、 前記 内部電極層が三層以上の積層構造である。 本発明では、 少なくとも前記主導電層 の片側に前記副導電層が形成されていればよいが、 好ましくは、 前記主導電層は、 一対の前記副導電層の間に挾まれている。 このようにすることで、 主導電層は、 両側から誘電体層に接触することが防止され、 本発明の作用効果が高まる。
【0037】
好ましくは、 前記内部電極層における前記主導電層とグリーンシートとの間に 前記副導電層が位置するように、 前記内部電極層を前記グリ一ンシートに積層す る。 前記主導電層と前記グリーンシートとの間に前記副導電層を位置させること で、 本発明の効果が向上する。 ，
【0038】
好ましくは、 前記副導電層の厚みが、 O /xmより大きく、 0. 以下、 さ らに好ましくは、 Ο μπα (0は含まない） 〜0.08 μπιである。 また、 好ましく は、 前記主導電層の厚みが、 0. 1 ！〜 1.0 μπιである。 さらに、 好ましくは、 副導電層の厚みは、 主導電層の厚みに比較して、 好ましくは 0 (0は含まない） 〜30%、 さらに好ましくは 0 (0は含まない） 〜20%の厚みである。 また、 主導電層おょぴ副導電層を含む内部電極層のトータルでの厚みは、 好ましくは、 l ;zm以下、 さらに好ましくは 0. 1〜0.8 μηιである。 副導電層の厚みが薄す ぎると、 本発明の効果が少なく、 副導電層の厚みが主導電層の厚みに対して大き すぎると、 トータルでの内部電極層の厚みを薄くするためには、 主導電層の厚み が薄くなりすぎ、 低抵抗化の点で好ましくない。
【0039】 前述したように、 R u、 R h、 1 6ぉょぴ？ 1:は、 N iよりも融点が高い貴金 属である。 また、 これらの金属または合金を主成分とする副導電層は、 誘電体層 との濡れ性および密着性に優れている。 したがって、 この副導電層を、 主導電層 と誘電体層との間に形成することで、 焼成段階での N i粒子の粒成長を抑制し、 球状化、 電極途切れなどを有効に防止し、 静電容量の低下を効果的に抑制するこ とができる。 また、 内部電極層と誘電体層とのデラミネーシヨンなども防止する ことができる。 さらに、 誘電体粉末の焼成不良を生じることがない。
【0 0 4 0】
なお、 焼成後には、 隣接する主導電層と副導電層とは、 合金化され、 単一の合 金層となる。
【0 0 4 1】
好ましくは、 前記内部電極層は、 支持シートの上に形成され、 その後に、 前記 支持シートから剥離されてグリーンシートに対して積層される。 好ましくは、 前 記副導電層は、 薄膜形成法 （スパッタリング法、 メツキ法、 蒸着法など） により 形成され、 前記主導電層は、 印刷法または薄膜形成法により形成される。 ダリー ンシートおよび内部電極層が薄層化されると、 グリーンシートの表面に直接に内 部電極層を形成することは困難になる傾向にあり、 いったん支持シートの表面に 内部電極層を、 薄膜形成法により形成し、 その後にグリーンシートに転写するこ とが好ましい。
【0 0 4 2】
なお、 副導電層および主導電層は、 共に薄膜形成法 （スパッタリング法、 メッ キ法、 蒸着法など） のみで作製するだけではなく、 副導電層を薄膜形成法で作製 し、 N i導電性ペーストを用いてスクリーン印刷法で主導電層を形成しても良い。 この場合でも、 焼成過程での N i粒子の粒成長が同様に抑制され、 容量低下を効 果的に抑制することができる。
【0 0 4 3】
本発明の第 1〜第 4の観点の製造方法において、 好ましくは、 前記グリーンチ ップを、 1 0— 1 Q 〜： L 0— 2 P aの酸素分圧を持つ雰囲気中で、 1 0 0 0〜 1 3 0 0 °Cの温度で焼成する。 このような条件で焼成することにより、 本発明の電子部 品を製造することができる。
【0 0 4 4】
本発明の第 1〜第 4の観点の製造方法において、 好ましくは、 前記素子本体を、 前記グリーンチップを焼成する工程の後に、 1 0— 2〜1 0 O P aの酸素分圧を持 つ雰囲気中で、 1 2 0 0 °C以下の温度でァニールする。 上記の焼成後に、 特定の ァニール条件でァニールさせることで、 誘電体層の再酸化が図られ、 誘電体層の 半導体化を阻止し、 高レ、絶縁抵抗を取得することができる。
【0 0 4 5】
本発明の第 1〜第 4の観点の製造方法において、 好ましくは、 前記内部電極層 用膜がグリーンシートと共に積層され、 同時に焼成される。
【0 0 4 6】
なお、 本発明で用いることができるグリーンシートの材質および製造方法など は、 特に限定されず、 ドクタ一ブレ一ド法により成形されるセラミックグリーン シート、 押出成形されたフィルムを二軸延伸して得られる多孔質のセラミックグ リーンシートなどであっても良い。
【0 0 4 7】
グリーンシートは、 焼成後に素子本体の内部で誘電体層となる部分である。 好 ましくは、 前記誘電体層が、 還元雰囲気焼成が可能な誘電体材料で構成してある。 内部電極層は、 ニッケルを主成分とする第 1金属部を有するので、 同時焼成時に 酸化しないように、 誘電体層は、 還元雰囲気焼成が可能な誘電体材料で構成する ことが好ましい。
【0 0 4 8】
前記内部電極層と前記グリーンシ一トとの間には、 接着層を介在させても良い。 グリーンシ一トおよび内部電極層が薄層化されると、 通常の印刷法などによりグ リ一ンシートの表面に内部電極層を形成することが困難になる傾向にあり、 内部 電極層は、 転写法によりグリーンシートの表面に積層されることが好ましい。 そ の場合において、 内部電極層とグリーンシ一トとの接着が困難になる傾向にあり、 これらは接着層により接着させることが好ましい。 なお、 接着層は、 積層体の脱 バインダ処理おょぴノまたは焼成処理により除去される。 【0 0 4 9】
本発明に係る電子部品は、 上記の何れかの製造方法により製造されることがで きる。 本発明において、 電子部品としては、 特に限定されないが、 積層セラミツ クコンデンサ、 圧電素子、 チップインダクタ、 チップパリスタ、 チップサーミス タ、 チップ抵抗、 その他の表面実装 （S MD ) チップ型電子部品が例示される。
【0 0 5 0】
本発明の電子部品およびその製造方法では、 静電容量の低下が効果的に抑制さ れた積層セラミックコンデンサなどの電子部品を提供することができる。
【0 0 5 1】
前述したように、 R u、 R h、 ：¾ 6ぉょぴ？ は、 N iよりも融点が高いので、 これにより導電材の焼結温度が上昇して誘電体粉末の焼結温度に近づく。 その結 果、 焼結後に、 内部電極層の割れや剥離とともに、 誘電体粉末の焼成不良を生じ ることがない。
【0 0 5 2】
また、 本発明の製造方法では、 有機金属化合物を用いないので、 素子本体にク ラックなどが発生することもない。
図面の簡単な説明
【0 0 5 3】
図 1は本発明の一実施形態に係る積層セラミックコンデンサの概略断面図、 図 2 A〜図 2 Cおよび図 3 A〜図 3 Cは内部電極層用膜の転写方法を示す要部 断面図、
図 4は本発明の一実施例に係る合金粉末の X線回折チヤ一ト、
図 5は本発明の他の実施形態の方法において用いられる尊電性粒子の要部拡大 断面図、
図 6は本発明のさらに他の実施形態の方法の一工程を示す要部断面図である。 発明を実施するための最良の態様
【0 0 5 4】
以下、 本発明を、 図面に示す実施形態に基づき説明する。
第 1実施形態 まず、 本発明に係る電子部品の一実施形態として、 積層セラミックコンデンサ の全体構成について説明する。
図 1に示すように、 本実施形態に係る積層セラミックコンデンサ 2は、 コンデ ンサ素体 （素子本体） 4と、 第 1端子電極 6と、 第 2端子電極 8とを有する。 コ ンデンサ素体 4は、 誘電体層 10と、 内部電極層 12とを有し、 誘電体層 10の 間に、 これらの内部電極層 12が交互に積層してある。 交互に積層される一方の 内部電極層 12は、 コンデンサ素体 4の第 1端部 4 aの外側に形成してある第 1 端子電極 6の内側に対して電気的に接続してある。 また、 交互に積層される他方 の内部電極層 1 2は、 コンデンサ素体 4の第 2端部 4 bの外側に形成してある第 2端子電極 8の内側に対して電気的に接続してある。
【0055】
内部電極層 1 2は、 合金を含んで構成される。 内部電極層 12を構成する合金 は、 エッケノレ (N i ) と、 ルテニウム (Ru) 、 ロジウム (Rh) 、 レニウム (Re) および白金 （P t) から選ばれる少なくとも 1種の元素とを、 有する。 該合金中の N iの含有量は、 80〜100モル％ (ただし、 100モル％は除く） 、 好ましくは 87〜 100モル0 /0 (ただし、 100モル0 /0は除く） 、 さらに好まし くは 87〜99. 9モル0 /0である。 該合金中の Ru、 Rh、 ！？^ぉょぴ？セの合 計含有量は、 0〜20モル0 /0 (ただし、 0モル0 /0は除く） 、 好ましくは 0〜 13 モル0 /0 (ただし、 0モル0 /0は除く） 、 さらに好ましくは 0. 1〜13モル％でぁ る。 なお、 Ru、 Rh、 R eおよび P tの各元素それぞれの比率は、 任意である。 Ru、 Rh、 Reおよび P tの合計含有量が 20モル％を超えると、 抵抗率が上 昇するなどの不都合を生じる傾向にある。 なお、 合金中には、 S、 P、 C等の各 種微量成分が 0. 1モル％程度以下で含まれていてもよい。 好ましい組み合わせ は、 N i _ R h、 N i— R e、 N i - P tのいずれかである。
【0056】
内部電極層 1 2は、 後で詳細に説明するように、 図 2〜図 3に示すように、 内 部電極層用膜 1 2 aをセラミックグリーンシート 10 aに転写して形成され、 内 部電極層用膜 1 2 aと同じ材質で構成されるが、 その厚みは、 焼成による水平方 向の収縮分だけ内部電極層用膜 12 aよりも厚くなる。 各内部電極層 1 2の厚み は、 好ましくは 0. 1〜； L /i mである。
【0 0 5 7】
誘電体層 1 0の材質は、 特に限定されず、 たとえばチタン酸カルシウム、 チタ ン酸ストロンチウムおよひブまたはチタン酸バリウムなどの誘電体材料で構成さ れる。 各誘電体層 1 0の厚みは、 特に限定されないが、 数 ju m〜数百 ju mのもの が一般的である。 特に本実施形態では、 好ましくは 以下、 より好ましくは 3 μπι以下に薄層化されている。
【0 0 5 8】
端子電極 6および 8の材質も特に限定されないが、 通常、 銅や銅合金、 エッケ ルゃニッケル合金などが用いられるが、 銀や銀とパラジウムの合金なども使用す ることができる。 端子電極 6および 8の厚みも特に限定されないが、 通常 1 0〜 5 0 μ m程度である。
【0 0 5 9】
積層セラミックコンデンサ 2の形状やサイズは、 目的や用途に応じて適宜決定 すればよレ、。 積層セラミックコンデンサ 2が直方体形状の場合は、 通常、 縦 （0. 6〜5. 6mm、 好ましくは 0. 6〜3. 2 mm) X横 （0. 3〜5. Omm, 好ましくは 0. 3〜1. 6 mm) X厚み （0. 1〜： 1. 9mm、 好ましくは 0. 3〜： 1. 6mm) 程度である。
【0 0 6 0】
次に、 積層セラミックコンデンサ 2の製造方法の一例を説明する。
まず、 焼成後に図 1に示す誘電体層 1 0を構成することになるセラミックダリ ーンシートを製造するために、 誘電体ペース トを準備する。
誘電体ペース トは、 通常、 誘電体原料と有機ピヒクルとを混練して得られた有 機溶剤系ペースト、 または水系ペーストで構成される。
【0 0 6 1】
誘電体原料としては、 複合酸化物や酸化物となる各種化合物、 たとえば炭酸塩、 硝酸塩、 水酸化物、 有機金属化合物などから適宜選択され、 混合して用いること ができる。 誘電体原料は、 通常、 平均粒子径が 0. 1〜3. 0 m程度の粉末と して用いられる。 なお、 きわめて薄いグリーンシートを形成するためには、 ダリ —ンシ一ト厚みよりも細かい粉末を使用することが望ましい。
【0 0 6 2】
有機ビヒクルとは、 バインダを有機溶剤中に溶解したものである。 有機ビヒク ルに用いられるバインダとしては、 特に限定されず、 ェチルセルロース、 ポリビ ニルプチラール、 アクリル樹脂などの通常の各種パインダが用いられるが、 好ま しくはポリビニルプチラールなどのプチラール系樹脂が用いられる。
【0 0 6 3】
また、 有機ビヒクルに用いられる有機溶剤も特に限定されず、 テルビネオール、 プチルカルビトール、 ァセトン、 トルエンなどの有機溶剤が用いられる。 また、 水系ペーストにおけるビヒクルは、 水に水溶性パインダを溶解させたものである。 水溶性バインダとしては特に限定されず、 ポリビニルアルコール、 メチルセル口 ース、 ヒ ドロキシェチルセルロース、 水溶性アクリル樹脂、 ェマルジョンなどが 用いられる。 誘電体ペースト中の各成分の含有量は特に限定されず、 通常の含有 量、 たとえばパインダは 1〜 5質量％程度、 溶剤 （または水） は 1 0〜5 0質量 %程度とすればよい。
【0 0 6 4】
誘電体ペースト中には、 必要に応じて各種分散剤、 可塑剤、 誘電体、 ガラスフ リット、 絶縁体などから選択される添加物が含有されても良い。 ただし、 これら の総含有量は、 1 0質量％以下とすることが望ましい。 パインダ樹脂として、 プ チラール系樹脂を用いる場合には、 可塑剤は、 バインダ樹脂 1 0 0質量部に対し て、 2 5〜1 0 0質量部の含有量であることが好ましい。 可塑剤が少なすぎると、 グリーンシートが脆くなる傾向にあり、 多すぎると、 可塑剤が滲み出し、 取り扱 いが困難である。
【0 0 6 5】
次に、 上記誘電体ペーストを用いて、 ドクターブレード法などにより、 図 3 A に示すように、 第 2支持シートとしてのキャリアシート 3 0上に、 好ましくは 0 . 5〜3 0 μ πι、 より好ましくは 0 . 5〜 1 0 μ πι程度の厚みで、 グリーンシート 1 0 aを形成する。 グリーンシート 1 0 aは、 キヤリァシート 3 0に形成された 後に乾燥される。 グリーンシート 1 0 aの乾燥温度は、 好ましくは 5 0〜1 0 0 °Cであり、 乾燥時間は、 好ましくは 1〜5分である。
【0 0 6 6】
次に、 上記のキャリアシート 3 0とは別に、 図 2 Aに示すように、 第 1支持シ ートとしてのキヤリァシート 2 0を準備し、 その上に、 剥離層 2 2を形成する。 次に、 剥離層 2 2の表面に、 焼成後に内部電極層 1 2を構成することになる内部 電極層用膜 1 2 aを所定パターンで形成する。
【0 0 6 7】
形成される内部電極層用膜 1 2 aの厚さは、 好ましくは 0 . 1〜1 μ πι、 より 好ましくは 0 . 1〜0 . 5 μ π程度である。 内部電極層用膜 1 2 aは、 単一の層 で構成してあってもよく、 あるいは 2以上の組成の異なる複数の層で構成してあ つてもよレヽ。
[ 0 0 6 8 ]
内部電極層用膜 1 2 aの形成方法は、 特に限定されず、 薄膜法や印刷法などが 挙げられる。 以下に、 薄膜法で形成する場合と、 印刷法で形成する場合とを、 分 けて説明する。
【0 0 6 9】 まず、 薄膜法により内部電極層用膜 1 2 aを形成する場合を説明する。
【0 0 7 0】
薄膜法としては、 たとえば、 メツキ法、 蒸着、 スパッタリングなどが挙げられ る。 薄膜法の 1種であるスパッタリング法により、 剥離層 2 2の表面に内部電極 層用膜 1 2 aとしての内部電極層用合金膜を形成する場合には、 以下のようにし て行う。
【0 0 7 1】
スパッタリングターゲット材料としては、 上述した特定組成の合金を用いる。 すなわち、 本実施形態では、 上記合金をターゲット材料として、 スパッタリング を行う。 スパッタリングの条件としては、 到達真空度が好ましくは 1 0— 2 P a以 下、 より好ましくは 1 0— 3 P a以下、 A rガス導入圧力が好ましくは 0 . 1〜2 P a、 より好ましくは 0 . 3〜0 , 8 P a、 出力が好ましくは 5 0〜4 0 0 W、 より好ましくは 1 00〜 300 W、 スパッタリング温度が好ましくは 20〜1 5 0°C、 より好ましくは 20〜： L 20°Cである。
【00 72】
本発明では、 スパッタターゲットとして特定糸且成の合金を用いるので、 得られ た金属薄膜の組成は、 ターゲットと同比率の N i合金薄膜とされる。
【0 0 73】
薄膜法により形成される （焼成後の） 内部電極層用膜 1 2 aとしての合金膜は、 たとえば図 4に示す X線源として Cu— k α線を使用した場合の X線回折チヤ一 トにおいて、 結晶面 （1 1 1) のピークが 2 0 =4 5° 付近に、 結晶面 （200) のピークが 2 0 = 52° 付近に、 結晶面 （220) のピークが 2 0 = 7 7° 付近 に、 それぞれ観察される。 そして、 結晶面 （1 1 1) 面の回折線のピーク強度を I (1 1 1) とし、 結晶面 （200) 面の回折線のピーク強度を I (2 00) と し、 結晶面 （220) 面の回折線のピーク強度を I (220) としたとき、 （I
(1 1 1) ノ I (200) ) ≥ 3および ( I (1 1 1) / I (220) ) ≥ 3の 関係を満足する主面を持つ合金を含むことが好ましく、 より好ましくは （I (1 1 1) / 1 (200) ) ≥ 5および ( I (1 1 1) / I (220) ) ≥ 5の関係 を満足する主面を持つ合金を含む。 本発明では、 合金膜として、 このような結晶 配向性を持つ金属を用いることが好ましい。 （I (1 1 1) /1 (200) ) お ょぴ （I (1 1 1) / I (2 20) ) が小さいと、 球状化や途切れなどの不都合 を生じる傾向にある。 また、 （I (1 1 1) / I (200) ) および （ I (1 1 1) / I (2 20) ) の上限は、 それぞれ 1 ： 20と 1 ： 70である。
【0074】
薄膜法により形成される内部電極層用膜 1 2 aとしての合金膜は、 結晶子サイ ズが、 好ましくは 1 0 ~ 1 00 n m、 より好ましくは 30〜 8 0 n mの合金を含 む。 結晶子サイズが小さすぎると、 球状化や途切れなどの不都合を生じ、 大きす ぎると膜厚がばらつくなどの不都合を生じる。
【00 75】
印刷法
次に、 印刷法により内部電極層用膜 1 2 aを形成する場合を説明する。 印刷法としては、 たとえば、 スクリーン印刷などが挙げられる。 印刷法の 1種 であるスクリーン印刷法により、 剥離層 2 2の表面に内部電極層用膜 1 2 aとし ての内部電極層用導電性ペースト膜を形成する場合には、 以下のようにして行う。
【0 0 7 6】
まず、 図 2 Aに示すキャリアシート 3 0以外の別のキャリアシート （図示省略） の上に、 剥離層 2 2とは異なる別の剥離層 （図示省略） を形成し、 この剥離層の 上に、 上記同様に、 スパッタリングなどの薄膜法により、 焼成後に内部電極層 1 2を構成することになる内部電極層用膜 1 2 aとしての合金膜を形成する。 この とき、 スパッタリングターゲット材料としては、 上述した特定組成の合金を用い る。 スパッタリングの条件などの諸条件は、 上記と同様にすればよい。 その後、 形成された合金膜をキヤリァシートから剥離させ、 ボールミルなどで粉砕、 分級 して、 平均粒径 0 . 0 1〜 1 /z m (好ましくは 0 . 0 5〜0 . 4 μ m) の合金粉 を得る。 この合金粉を有機ビヒクルとともに混練してペースト化し、 内部電極層 用導電性ペーストを得る。 有機ビヒクルは、 上記誘電体ペーストにおける場合と 同様の材質を用いることができる。 得られた導電性ペーストを、 剥離層 2 2の表 面に所定パターンで形成して、 所定パターンの内部電極層用膜 1 2 aとしての内 部電極層用導電性ペースト膜が得られる。
【0 0 7 7】
次に、 上記のキャリアシート 2 0および 3 0とは別に、 図 2 Aに示すように、 第 3支持シートとしてのキヤリアシート 2 6の表面に接着層 2 8が形成してある 接着層転写用シートを準備する。 キャリアシート 2 6は、 キャリアシート 2 0お ょぴ 3 0と同様なシートで構成される。
【0 0 7 8】
次に、 図 2 Aに示す内部電極層用膜 1 2 aの表面に、 接着層を形成するために、 本実施形態では、 転写法を採用している。 すなわち、 図 2 Bに示すように、 キヤ リァシート 2 6の接着層 2 8を、 内部電極層用膜 1 2 aの表面に押し付け、 加熱 加圧して、 その後キャリアシート 2 6を剥がすことにより、 図 2 Cに示すように、 接着層 2 8を、 内部電極層用膜 1 2 aの表面に転写する。
【0 0 7 9】 その時の加熱温度は、 4 0〜1 0 0 °Cが好ましく、 また、 加圧力は、 0 . 2〜 1 5 M P aが好ましい。 加圧は、 プレスによる加圧でも、 カレンダロールによる 加圧でも良いが、 一対のロールにより行うことが好ましい。
【0 0 8 0】
その後に、 内部電極層用膜 1 2 aを、 図 3 Aに示すキャリアシート 3 0の表面 に形成してあるグリーンシート 1 0 aの表面に接着する。 そのために、 図 3 Bに 示すように、 キャリアシート 2 0の内部電極層用膜 1 2 aを、 接着層 2 8を介し て、 グリーンシート 1 0 aの表面にキャリアシート 2 0と共に押し付け、 加熱加 圧して、 図 3 Cに示すように、 内部電極層用膜 1 2 aを、 グリーンシート 1 0 a の表面に転写する。 ただし、 グリーンシート側のキャリアシート 3 0が引き剥が されることから、 グリーンシート 1 0 a側から見れば、 グリ一ンシート 1 0 aカ 内部電極層用膜 1 2 aに接着層 2 8を介して転写される。
【0 0 8 1】
この転写時の加熱おょぴ加圧は、 プレスによる加圧 '加熱でも、 カレンダ口一 ルによる加圧 '加熱でも良いが、 一対のロールにより行うことが好ましい。 その 加熱温度おょぴ加圧力は、 接着層 2 8を転写するときと同様である。
【0 0 8 2】
このような図 2 A〜図 3 Cに示す工程により、 単一のグリーンシート 1 0 a上 に、 単一層の所定パターンの内部電極層用膜 1 2 aが形成される。 これを用いて、 内部電極層用膜 1 2 aおよびグリーンシート 1 0 aが交互に多数積層された積層 体を得る。
【0 0 8 3】
その後、 この積層体を最終加圧した後、 キャリアシート 2 0を引き剥がす。 最 終加圧時の圧力は、 好ましくは 1 0〜 2 0 0 M P aである。 また、 加熱温度は、 4 0〜： 1 0 0 °Cが好ましい。
【0 0 8 4】
その後に、 積層体を所定サイズに切断し、 グリーンチップを形成する。 そして、 グリーンチップを脱バインダ処理およぴ焼成する。
【0 0 8 5】 脱パインダ処理は、 本発明のように内部電極層の構成材料に卑金属としての N i合金 （たとえば、 N i— Ru、 N i— Rh、 N i— Re、 または N i -P t) を用いる場合、 脱パインダ雰囲気中の A i r中または N2 中にすることが好まし レ、。 また、 それ以外の脱バインダ条件としては、 昇温速度を好ましくは 5〜 30 0 °CZ時間、 より好ましくは 10〜 50 °CZ時間、 保持温度を好ましくは 200 〜400°C、 より好ましくは 250〜350°C、 温度保持時間を好ましくは 0. 5〜 20時間、 より好ましくは 1〜 10時間とする。
【0086】
本発明では、 グリーンチップの焼成を、 酸素分圧が好ましくは 10—1。 〜10 一2 P a、 より好ましくは 10— 1Q 〜1 0— 5P aの雰囲気で行う。 焼成時の酸素分 圧が低すぎると、 内部電極層の導電材 （合金） が異常焼結を起こし、 途切れてし まうことがあり、 逆に酸素分圧が高すぎると、 内部電極層が酸ィ匕する傾向がある。
【0087】
本発明では、 グリーンチップの焼成を、 1300°C以下、 より好ましくは 10 00〜1300°C、 特に好ましくは 1 150〜 1250 °Cの低温で行う。 焼成温 度が低すぎると、 グリーンチップが緻密せず、 逆に焼成温度が高すぎると、 内部 電極が途切れたり、 導電材の拡散により容量温度特性が悪化したり、 誘電体の還 元が生じてしまうからである。
【0088】
これ以外の焼成条件としては、 昇温速度を好ましくは 50〜500°CZ時間、 より好ましくは 200〜 300 °CZ時間、 温度保持時間を好ましくは 0. 5〜 8 時間、 より好ましくは 1〜 3時間、 冷却速度を好ましくは 50〜 500 °C /時間、 より好ましくは 200〜 300 °C /時間とする。 また、 焼成雰囲気は還元性雰囲 気とすることが好ましく、 雰囲気ガスとしてはたとえば、 N2 と H2 との混合ガ スをウエット (加湿) 状態で用いることが好ましい。
[0089]
本発明では、 焼成後のコンデンサチップ体にはァニールを施すことが好ましい c ァニールは、 誘電体層を再酸化するための処理であり、 これにより絶縁抵抗 （I R) の加速寿命を著しく長くすることができ、 信頼性が向上する。 【0 0 9 0】
本発明では、 焼成後コンデンサチップ体のァニールを、 焼成時の還元雰囲気よ りも高い酸素分圧下で行うことが好ましく、 具体的には、 酸素分圧が好ましくは 1 0 _2〜1 0 0 P a、 より好ましくは 1 CD—2〜： 1 O P aの雰囲気で行う。 ァニ一 ル時の酸素分圧が低すぎると、 誘電体層 2の再酸化が困難であり、 逆に高すぎる と、 内部電極層 3が酸化する傾向にある。
【0 0 9 1】
本発明では、 ァニール時の保持温度または最高温度を、 好ましくは 1 2 0 0 °C 以下、 より好ましくは 9 0 0〜1 1 5 0 °C、 特に好ましくは 1 0 0 0〜： L 1 0 0 °Cとする。 また、 本発明では、 これらの温度の保持時間を、 好ましくは 0 . 5〜 4時間、 より好ましくは 1〜 3時間とする。 ァニール時の保持温度または最高温 度が、 前記範囲未満では誘電体材料の酸化が不十分なために絶縁抵抗寿命が短く なる傾向にあり、 前記範囲をこえると内部電極の N iが酸化し、 容量が低下する だけでなく、 誘電体素地と反応してしまい、 寿命も短くなる傾向にある。 なお、 ァニールは昇温過程およぴ降温過程だけから構成してもよい。 すなわち、 温度保 持時間を零としてもよい。 この場合、 保持温度は最高温度と同義である。
【0 0 9 2】
これ以外のァニール条件としては、 冷却速度を好ましくは 5 0〜5◦ 0 °CZ時 間、 より好ましくは 1 0 0〜3 0 0 °C/時間とする。 また、 ァニールの雰囲気ガ スとしては、 たとえば、 加湿した N 2 ガス等を用いることが好ましい。
【0 0 9 3】
なお、 N 2 ガスを加湿するには、 例えばウェッター等を使用すればよい。 この 場合、 水温は 0〜 7 5 °C程度が好ましい。
【0 0 9 4】
脱バインダ処理、 焼成およびァニールは、 連続して行っても、 独立に行っても よい。 これらを連続して行なう場合、 脱パインダ処理後、 冷却せずに雰囲気を変 更し、 続いて焼成の際の保持温度まで昇温して焼成を行ない、 次いで冷却し、 ァ ニールの保持温度に達したときに雰囲気を変更してァニールを行なうことが好ま しい。 一方、 これらを独立して行なう場合、 焼成に際しては、 脱パインダ処理時 の保持温度まで N 2 ガスあるいは加湿した N 2 ガス雰囲気下で昇温した後、 雰囲 気を変更してさらに昇温を続けることが好ましく、 ァニール時の保持温度まで冷 却した後は、 再ぴ N 2 ガスあるいは加湿した N 2 ガス雰囲気に変更して冷却を続 けることが好ましい。 また、 ァニールに際しては、 N 2 ガス雰囲気下で保持温度 まで昇温した後、 雰囲気を変更してもよく、 ァニールの全過程を加湿した N 2 ガ ス雰囲気としてもよい。
【0 0 9 5】
このようにして得られた焼結体 （素子本体 4 ) には、 例えばバレル研磨、 サン ドプラスト等にて端面研磨を施し、 端子電極用ペーストを焼きつけて端子電極 6 , 8が形成される。 端子電極用ペーストの焼成条件は、 例えば、 加湿した N 2 と H 2 との混合ガス中で 6 0 0〜8 0 0 °Cにて 1 0分間〜 1時間程度とすることが好 ましい。 そして、 必要に応じ、 端子電極 6 , 8上にめっき等を行うことによりパ ッド層を形成する。 なお、 端子電極用ペーストは、 上記した電極ペーストと同様 にして調製すればよい。
このようにして製造された本発明の積層セラミックコンデンサは、 ハンダ付等 によりプリント基板上などに実装され、 各種電子機器等に使用される。
【0 0 9 6】
本実施形態では、 静電容量の低下が効果的に抑制された積層セラミックコンデ ンサ 2を提供することができる。 R u、 R h、 1¾^ぉょぴ？ 1は、 N iよりも融 点が高いので、 これにより導電材の焼結温度が上昇して誘電体粉末の焼結温度に 近づく。 その結果、 焼結後に、 内部電極層の割れや剥離とともに、 誘電体粉末の 焼成不良を生じることがない。
【0 0 9 7】
また、 本実施形態では、 内部電極層用膜 1 2 aを形成するために、 有機金属化 合物を用いていないため、 コンデンサ素体 4にクラックなどが発生するおそれが 少ない。
【0 0 9 8】
さらに、 本実施形態では、 特定組成の N i系合金を含む焼成前内部電極層を、 特定の条件下で焼成する。 これにより、 内部電極層を構成することとなる N i系 合金の焼結開始温度を上昇させつつ、 粒成長による球状化を抑制し、 内部電極を 連続的に形成し、 その結果、 静電容量の低下を抑制することができる。
【0 0 9 9】
さらにまた、 本実施形態では、 上記焼成後に、 特定のァニール条件でァニール させる。 このァニール処理により、 誘電体層の再酸化が図られ、 半導体化を阻止 し、 高い絶縁抵抗を取得することができる。
【0 1 0 0】
また、 本実施形態では、 グリ一ンシート 1 0 aが破壊または変形されることな く、 グリーンシート 1 0 aの表面に高精度に乾式タイプの内部電極層用膜 1 2 a を容易且つ高精度に転写することが可能である。 特に、 電極層またはグリーンシ ートの表面に、 転写法により接着層 2 8を形成し、 その接着層 2 8を介して、 内 部電極層用膜 1 2 aをグリーンシート 1 0 aの表面に接着する。 接着層 2 8を形 成することで、 内部電極層用膜 1 2 aをダリ一ンシート 1 0 aの表面に接着させ て転写する際に、 高い圧力や熱が不要となり、 より低圧おょぴ低温での接着が可 能になる。 したがって、 グリーンシート 1 0 aが極めて薄い場合でも、 グリーン シート 1 0 aが破壊されることはなくなり、 内部電極層用膜 1 2 aおよびダリ一 ンシート 1 0 aを良好に積層することができ、 短絡不良なども発生しない。
【0 1 0 1】
第 2実施形態
本実施形態では、 以下に示す以外は、 第 1実施形態と同様にして積層セラミツ クコンデンサを製造する。
【0 1 0 2】
本実施形態では、 図 2およぴ図 3に示す内部電極層用膜 1 2 aは、 図 5に示す 導霉性粒子 5 0を有する導電性ペーストで形成される。
【0 1 0 3】
この導電性粒子 5 0は、 ニッケルを主成分とするコア部 5 1と、 コア部 5 1の 周囲を覆っている被覆層 5 2とを有する。 コア部 5 1の形状は、 特に限定されず、 球状、 フレーク状、 突起状おょぴノまたは不定形状であっても良い。 本実施形態 では、 球状の場合について説明する。 【0 1 04】
コア部 5 1の粒径 d Oは、 好ましくは 50〜400 nmの範囲にある。 また、 被覆層 52の厚さ t 0は、 好ましくは 0. l~1 3 nmの範囲、 さらに好ましく は 0. ：!〜 7 nmの範囲にある。
【0 1 05】
コア部 5 1は、 ニッケルを主成分とする金属、 またはニッケルを主成分とする 他の金属との合金で構成してある。 コア部 5 1におけるエッケルの割合は、 コア 部 5 1を 1 00質量％として、 好ましくは 99〜 1 00質量％、 さらに好ましく は 9 9. 5〜1 00質量％でぁる。 なお、 コア部 5 1におけるニッケルと合金を 構成することが可能な副成分としての金属としては、 たとえば T a, Mo, Z r , Cu, C o, F e , Nb, Wなどが例示される。
【0 1 06】
被覆層 52は、 ルテニウム （Ru) 、 ロジウム （Rh) 、 レニウム （R e) お よび白金 （P t) 力 選ばれる少なくとも 1種の貴金属元素を主成分として有す る金属または合金で構成される。 主成分として含まれるこれらの元素の割合は、 被覆層 5 2の全体を 1 00質量％として、 好ましくは 9 9〜 1 00質量。 /。、 さら に好ましくは 9 9. 5〜1 00質量％である。 被覆層 52内に主成分以外に含ま れても良い金属成分 （不純物） としては、 Cu, C o, F e , T a, Nb, W, Z r , Au, P dなどが例示される。
【0 1 0 7】
このように被覆層 52により覆われているコア部 5 1を製造するには、 薄膜法 などを採用すればよい。 薄膜法としては、 溶液法、 スパッタ法、 蒸着法、 レーザ アブレーシヨン法、 アーク蒸着法、 高周波プラズマ CVD法などが例示される。
【0 1 08】
溶液法では、 たとえば平均粒径 0. 2 / mの N i粉末から成るコア部 5 1の粉 末を、 塩化第 2白金溶液中 （P t C l 4 ■ 5H20) に浸し、 これを環流器付き の容器内で加熱乾燥させ、 N2 中または真空中で熱処理 （1 00〜400°C) す ればよい。 これにより、 たとえば厚さ 4. 2 nmの P t膜から成る被覆層 52で 被膜された N i粉 （コア部 5 1) を析出させることができる。 【0109】
また、 薄膜法では、 たとえば平均粒径 0. 2 ^mのN i粉末 （コア部 51) を、 真空チャンパ一のトレー内に収容し、 スパッタ法または蒸着法により P tコーテ イングされた N i粉を得ることができる。 このトレーは、 振動可能な構成にして おくことによって N i粉末の表面を被膜させることができる。
【01 10】
このようにして得られた導電性粒子 50を、 有機ビヒクルとともに混練してぺ ーストイ匕し、 膜 1 2 aを形成するための導電性ペーストを得ることができる。 有 機ビヒクルは、 上記の誘電体ペーストにおける場合と同様なものを用いることが できる。
【01 1 1】
得られた導電性ペーストを、 図 4に示すように、 たとえばスクリーン印刷によ り、 剥離層 22の表面に所定パターンで形成することで、 所定パターンの内部電 極層用膜 1 2 aが得られる。 その後の工程は、 前記の第 1実施形態と同様である。
【01 12】
本実施形態でも、 前記の第 1実施形態と同様な作用効果を奏すると共に、 下記 に示すように作用効果も奏する。 すなわち、 前述したように、 Ru、 Rh、 Re および P tは、 N iよりも融点が高い貴金属である。 また、 これらの金属または 合金を主成分とする被覆層 52は、 セラミックグリーンシート 10 aとの濡れ性 および密着性に優れている。 したがって、 この被覆層 52を持つ N i主成分の導 電生粒子 50を用いて内部電極層用膜 12 aを形成することで、 焼成段階での N i粒子の粒成長を抑制し、 球状化、 電極途切れなどを有効に防止し、 静電容量の 低下を効果的に抑制することができる。 また、 焼成後に得られる内部電極層 12 と誘電体層 10とのデラミネーシヨンなども防止することができる。 さらに、 誘 電体粉末の焼成不良を生じることがない。
【01 13】
第 3実施形態
本実施形態では、 以下に示す以外は、 第 1実施形態と同様にして積層セラミツ クコンデンサを製造する。 【0114】
本実施形態では、 図 6に示すように、 焼成後に単一層の合金膜で構成される内 部電極層 12となる各内部電極層用膜 12 aを、 主導電層 40と、 その両側に積 層される一対の副導電層 42とで構成してある。 なお、 本実施形態では、 いずれ か一方の副導電層 42は省略しても良い。
【0 1 15】
主導電層 40は、 ニッケルを主成分とする金属層、 またはニッケルを主成分と する他の金属との合金層で構成してある。 主導電層 40におけるニッケルの割合 は、 主導電層 40の全体を 100質量％として、 好ましくは 99〜 100質量％、 さらに好ましくは 99. 5〜100質量％でぁる。 主成分としてのニッケルの割 合が少なすぎると、 電気抵抗の増大や焼成時の二ッケル粒子の粒成長による球状 化や電極途切れなどが発生し易くなる傾向にある。
【01 16】
なお、 主導電層 40におけるニッケルと合金を構成することが可能な副成分と しての金属としては、 たとえば T a、 Mo、 Z r、 Nb、 W、 Co、 F e、 C u などが例示される。
【01 17】
副導電層 42は、 ルテニウム （Ru) 、 ロジウム （Rh) 、 レニウム （Re) および白金 （P t) から選ばれる少なくとも 1種の貴金属元素を主成分として有 する金属層または合金層で構成される。 主成分として含まれるこれらの元素の割 合は、 副導電層 42の全体を 100質量％として、 好ましくは 99〜 100質量 %、 さらに好ましくは 99. 5〜100質量％である。 主成分としての貴金属元 素の割合が少なすぎると、 焼成段階での主導電層 40における N i粒子の粒成長 を抑制する効果が少なくなる傾向にある。 副導電層において、 主成分以外に含ま れても良い成分としては、 C u, Co, F e, T a , N b, W, Z r, Au, P dなどが例示される。
【01 18】
これらの主導電層 40と副導電層 42との間には、 これらの層を構成する各主 成分同士の合金層が形成されていても良い。 なお、 主導電層 40およびノまたは 副導電層 42中には、 P、 S、 C等の各種微量成分が 0. 1モル％程度以下で含 まれていてもよい。
【0 1 1 9】
好ましくは、 副導電層 42の厚み t bが、 0 /inより大きく 0. 1 μπι以下、 さ らに好ましくは (0は含まない） 〜0. 08 μπιである。 また、 好ましくは、 主導電層 40の厚み t a力 0. 1 μιη以上 1. 0 以下である。 さらに、 好ま しくは、 副導電層 42の厚み t bは、 主導電層 t aの厚みに比較して、 好ましく は 0 °/0より大きく 30 %以下、 さらに好ましくは 0%より大きく 20 %以下の厚 みである。 また、 主導電層 40および一対の副導電層 42を含む内部電極層用膜 1 2 aのトータルでの厚みは、 好ましくは、 1 / m以下、 好ましくは 0. 1 μ m以 上 0. 5 μπι以下である。 副導電層 42の厚みが薄すぎると、 本発明の効果が少な く、 副導電層 42の厚みが主導電層 40の厚みに対して大きすぎると、 トータル での内部電極層の厚みを薄くするためには、 主導電層 40の厚みが薄くなりすぎ、 低抵抗化の点で好ましくない。
【0 1 20】
なお、 内部電極層用膜 1 2 aにおける一対の副導電層 42は、 同じ膜厚である ことが好ましいが、 異なる膜厚であっても良い。 また、 これらの一対の副導電層 42は、 同じ材質で構成することが、 製造工程の簡略化から好ましいが、 異なる 材質で構成しても良い。
【0 1 2 1】
内部電極層用膜 1 2 aの形成方法は、 特に限定されず、 薄膜法や印刷法などが 挙げられる。 以下に、 薄膜法で形成する場合と、 印刷法で形成する場合とを、 分 けて説明する。
【0 1 22】 まず、 薄膜法により内部電極層用膜 1 2 aを形成する場合を説明する。
【0 1 23】
薄膜法としては、 たとえば、 メツキ法、 蒸着、 スパッタリングなどが挙げられ る。 たとえばスパッタリング法により、 剥離層 22の表面に内部電極層用膜 1 2 aを形成する場合には、 以下のようにして行う。
【0124】
まず、 スパッタリングターゲット材料としては、 上述した層 42および 40を 形成するための二種類の材料を準備する。 本実施形態では、 まず層 42を形成す るためのターゲットを用いて、 スパッタリングを行い、 次に、 層 40を形成する ためのターゲットを用いてスパッタリングを行い、 その後に、 層 42を形成する ためのターゲットを用いて、 スパッタリングを行い、 三層の膜を形成する。 これ らのスパッタリングは、 同一チャンパ内で連続して行うことが好ましいが、 別チ ヤンバで行っても良い。
【0125】
スパッタリングの条件としては、 到達真空度が好ましくは 10— 2P a以下、 よ り好ましくは 10— 3P a以下、 A rガス導入圧力が好ましくは 0. l〜2P a、 より好ましくは 0. 3〜0. 8 P a、 出力が好ましくは 50〜400W、 より好 ましくは 100〜300W、 スパッタリング温度が好ましくは 20〜1 50°C、 より好ましくは 20〜： 120 °Cである。
【0126】
印刷法
次に、 印刷法により内部電極層用膜 12 aを形成する場合を説明する。
【0127】
印刷法としては、 たとえば、 スクリーン印刷などが挙げられる。 印刷法の 1種 であるスクリーン印刷法により、 図 2に示す剥離層 22の表面に内部電極層用膜 12 aとしての内部電極層用導電性ペースト膜を形成する場合には、 以下のよう にして行う。
【0128】
まず、 層 40および 42を形成するための金属粉または合金粉を準備する。 こ れらの粉の平均粒径は、 好ましくは 0. 01〜0. 2 mである。 各金属粉また は合金粉を有機ビヒクルとともに混練してペースト化し、 それぞれの層 40およ ぴ 42を形成するための導電性ペーストを得る。 有機ビヒクルは、 誘電体ペース トにおける場合と同様の材質を用いることができる。 得られた導電性ペーストを、 順次、 図 2に示す剥離層 2 2の表面に所定パターンで形成することで、 所定パタ 一ンの三層構造の内部電極層用膜 1 2 aが得られる。
【0 1 2 9】
なお、 本実施形態では、 副導電層 4 2を、 薄膜法により形成し、 主導電層 4 0 を印刷法で形成しても良い。 また、 副導電層 4 2を印刷法により形成する場合に は、 主導電層 4 0は、 図 5に示す導電性粒子 5 0を含むペーストを用いて形成し ても良い。
【0 1 3 0】
その後は、 前記第 1実施形態と同様にして、 積層セラミックコンデンサを製造 する。
【0 1 3 1】
本実施形態でも、 第 1実施形態と同様な作用効果を奏する。 特に本実施形態で は、 上述した貴金属、 またはその貴金属を含む合金で副導電層 4 2を形成し、 主 導電層 4 0は、 従来と同様なニッケル金属層で構成することから、 副導電層 4 2 が、 焼成段階での N i粒子の粒成長を抑制し、 球状化、 電極途切れなどを有効に 防止し、 静電容量の低下を効果的に抑制することができる。 また、 内部電極層 1 2と誘電体層 1 0とのデラミネーションなども防止することができる。 さらに、 誘電体粉末の焼成不良を生じることがない。
【0 1 3 2】
以上、 本発明の実施形態について説明してきたが、 本発明はこうした実施形態 に何等限定されるものではなく、 本発明の要旨を逸脱しない範囲内において種々 なる態様で実施し得る。
【0 1 3 3】
たとえば、 本発明は、 積層セラミックコンデンサに限らず、 その他の電子部品 に適用することが可能である。
【0 1 3 4】
以下、 本発明をさらに詳細な実施例に基づき説明するが、 本発明はこれら実施 例に限定されない。
【0 1 3 5】 実施例 1
各ペーストの作製
まず、 B a T i 03 粉末 （BT— 02Z堺化学工業 （株） ） と、 Mg C03 、 MnC〇3 、 (B a o.6C a o.4) S i 03 およぴ希土類 (G d 2 03 、 T b A O 7 、 D y 2 Oa 、 H o 2 03 、 E r 2 03 、 Tm2 O3 、 Y b 2 O 3 、 L u 2 O 3 、 Y2 03 ) から選択された粉末とを、 ボールミルにより 16時間、 湿式混合 し、 乾燥させることにより誘電体材料とした。 これら原料粉末の平均粒径は 0.
1〜： L μ mであった。 （B a 0. 6C a Q. 4) S i 03 は、 B a C03 、 C a CO3 および S i 02 をボールミルにより、 16時間、 湿式混合し、 乾燥後に 1 150 ° Cにて空気中で焼成したものをボールミルにより、 100時間湿式粉砕して作 製した。
【0136】
得られた誘電体材料をペースト化するために、 有機ビヒクルを誘電体材料に加 え、 ボールミルで混合し、 誘電体グリーンシート用ペーストを得た。 有機ビヒク ルは、 誘電体材料 100質量部に対して、 パインダとしてポリビュルブチラール ： 6質量部、 可塑剤としてフタル酸ビス （2ェチルへキシル） （DOP) ： 3質 量部、 酢酸ェチル： 55質量部、 トルエン： 10質量部、 剥離剤としてパラフィ ン： 0. 5質量部の配合比である。
【0137】
次に、 前記の誘電体グリーンシート用ペーストをエタノール/トルエン （55 /10) によって重量比で 2倍に希釈したものを剥離層用ペーストとした。
【0138】
次に、 誘電体粒子および剥離剤を入れない以外は同様な前記の誘電体グリ一ン シート用ペーストを、 トルエンによって重量比で 4倍に希釈したものを接着層用 ペーストとした。
【0139】
グリーンシートの形成
まず、 上記の誘電体グリーンシート用ペーストを用いて、 PETフィルム （第 2支持シート） 上に、 ワイヤーバーコータ一を用いて、 厚み 1. 0 /i mのグリー ンシートを形成した。
【0140】
内部電極層用膜の形成
上記の剥離層用ペーストを、 別の PETフィルム （第 1支持シート） 上に、 ヮ ィヤーバーコ一ターにより塗布乾燥させて、 厚み 0. 3 μπιの剥離層を形成した。
【0141】
次に、 剥離層の表面に、 内部電極のための所定パターンが形成されたマスクを セットし、 スパッタリング法により、 所定厚み （各表参照） の内部電極層用膜
(N i合金薄膜） を形成した。 スパッタリング条件としては、 到達真空度： 10 一3 P a以下、 A rガス導入圧力： 0. 5P a、 出力： 200W、 温度：室温 （2 0°C) とした。 また、 N i と各添加元素 （Ru、 Rh、 1 6ぉょぴ？ 1:) とを各 表に示すように所定組成に配合し、 直径約 4インチ、 厚さ 3 mmの形状に切り出 して得られたスパッタリングターゲットを用いた。
【0142】
内部電極層用膜 （焼成後） の評価
X線回折により、 各添加元素は N iに固溶していることを確認した。 また、 半 価幅により結晶子サイズ （単位は nm) を求めた。 後述の表 3の実施例試料 （N i = 94mo 1 %) と、 同じく表 3の参考例試料 （N i = 100 m o 1 %) との スパッタリング薄膜の X線回折チャートをそれぞれ図 4に示す。 図 4に示す X線 回折チャートにおいて、 N i合金粒子の結晶面 （1 1 1) のピークは 2 0 = 45 。 付近に生じ、 結晶面 （200) のピークは 20 = 52° 付近に生じることが確 認される。 なお、 結晶面 （220) のピークは 2 Θ = 77° 付近に生じるが、 図 4では図示省略してある。 これらの X線回折ピークの高さを X線回折強度として 捉え、 結晶面 （200) および結晶面 （200) に対する結晶面 （1 1 1) の強 度比を、 上記のような関係によって導くことにより、 金属薄膜の結晶配向性を評 価した。 具体的には、 スパッタリング薄膜の図 4に示す X線回折チャートにおけ る I (1 1 1) / I (200) 値と I (1 11) / I (220) 値とを各表に示 す。 スパッタリング薄膜の X線回折チャートは、 粉末 X線 （Cu— 線） 回折 装置により、 下記の条件で測定した。 X線発生条件は、 出力 ； 45 kV— 40m A、 スキャン幅； 0. 2° /分とした。 X線検出条件は、 平行スリ ット ； 1. 0 ° 、 発散スリット ； 1 · 0 ° 、 受講スリット ； 0. 30 mmとした。
【0 143】
スパッタリング薄膜の厚み （膜厚） は、 SEMで観測することにより行った。 【0144】
接着層の形成
上記の接着層用ペーストを、 別の、 表面にシリコーン系樹脂による剥離処理を 施した PETフィルム (第 3支持シ一ト) の上に、 ワイヤーバーコ一ターにより 塗布乾燥させて、 厚み 0. 2 μπιの接着層 28を形成した。
【0 145】
最終積層体 (焼成前素子本体) の形成
まず、 内部電極層用膜 12 aの表面に、 図 2に示す方法で接着層 28を転写し た。 転写時には、 一対のロールを用い、 その加圧力は 0. lMP a、 温度は 80 °Cとした。
【0 146】
次に、 図 3に示す方法で、 接着層 28を介してグリーンシート 10 aの表面に 内部電極層用膜 12 aを接着 （転写） した。 転写時には、 一対のロールを用い、 その加圧力は 0. IMP a、 温度は 80°Cとした。
【0147】
次に、 次々に内部電極層用膜 12 aおよぴグリーンシート 10 aを積層し、 最 終的に、 21層の内部電極層用膜 12 aが積層された最終積層体を得た。 積層条 件は、 加圧力は 50 MP a、 温度は 1 20°Cとした。
【0148】
焼結体の作製
次いで、 最終積層体を所定サイズに切断し、 脱バインダ処理、 焼成およぴァニ ール (熱処理) を行って、 チップ形状の焼結体を作製した。
【0149】
脱パインダは、
昇温速度： 5〜300°CZ時間、 特に 10〜50°C/時間、 保持温度： 200〜400°C、 特に 250〜350°C、
保持時間： 0. 5〜 20時間、 特に 1 ~ 10時間、
雰囲気ガス ：加湿した N2 と H2 の混合ガス、
で行った。
【0150】
焼成は、
昇温速度： 5〜 500 °C /時間、 特に 200〜 300 °C /時間、
保持温度： 1000〜 1300 °C、 特に 1 1 50〜 1 250 °C、
保持時間： 0. 5〜 8時間、 特に 1〜 3時間、
冷却速度： 50〜 500 °C /時間、 特に 200〜 300 °C /時間、
雰囲気ガス ：加湿した N2 と H2 の混合ガス、
酸素分圧：各表参照、
で行った。
【0151】
ァニール （再酸化） は、
昇温速度： 200〜 300で 時間、
保持温度：各表参照、
保持時間： 2時間、
冷却速度： 300°C/時間、
雰囲気ガス ：加湿した N2 ガス、
酸素分圧：各表参照、
で行った。 なお、 雰囲気ガスの加湿には、 ウェッターを用い、 水温 0〜75°Cに て行った。
【0152】
次いで、 チップ形状の焼結体の端面をサンドブラストにて研磨したのち、 外部 電極用ペーストを端面に転写し、 加湿した N2 +H2 雰囲気中において、 800 °Cにて 10分間焼成して外部電極を形成し、 図 1に示す構成の積層セラミックコ ンデンサのサンプルを得た。
【0153】 このようにして得られた各サンプノレのサイズは、 3. 2mmX 1. 6 mmX 0. 6 mmであり、 内部電極層に挟まれた誘電体層の数は 21、 その厚さは Ι μπιで あり、 内部電極層の厚さは 0. 5 μπιであった。 各サンプルについて、 電気特性 (静電容量 C、 抵抗率、 誘電損失 t a n δ) の特性評価を行った。 結果を各表に 示す。 電気特' 14 (静電容量 C、 抵抗率、 誘電損失 t a η δ) は、 次のようにして 評価した。
【0154】
静電容量 C (単位は ^z F) は、 サンプルに対し、 基準温度 25 °Cでデジタル L CRメータ （ 11?社製4274八） にて、 周波数 1 kHz, 入力信号レペル
(測定電圧） 1 V r m sの条件下で測定した。 静電容量 Cは、 好ましくは 0. 9 μ F以上を良好とした。
【0155】
抵抗率 （単位は Ω - m) は、 抵抗率測定器 （NP S社製、 ∑— 5) を用いて、 ガラス基板に成膜したスパッタ膜 （焼成前） を、 25 °Cにおいて直流 4探針法
(電流 1 m A、 2秒間） で測定した。 抵抗率は、 好ましくは 70 X 10—8 Ω · m 以下を良好とした。
【0156】
誘電損失 t a n Sは、 25°Cにおいて、 デジタル LCRメータ （YHP社製 4 274 A) にて、 周波数 1 kHz, 入力信号レベル （測定電圧） lV rmsの条 件下で測定した。 誘電損失 t a η δは、 好ましくは 0. 1未満を良好とした。
【0157】
なお、 これらの特性値は、 サンプル数 η= 10個を用いて測定した値の平均値 から求めた。 表において、 評価基準の欄の〇は、 上記の全ての特性において良好 な結果を示したものを示し、 Xは、 それらの内の 1つでも良好な結果が得られな かったものを示す。
Figure imgf000036_0001
ァニール温度 = 1050°C ァニール時間 =2時間 ァニール酸秦分圧 =10— 1 Pa
rn irrc
Ni Rh 結晶子サイス X線ピ-ク強度比 静電容量 抵抗率 X 10一8 tan σ g平価 mol% moI% nm I(111)ZI(200) I(111)ZI(220) UF Q -m
100 0 68 3.3 1.9 0.88 6.8 0.01 X
0.05 67 3.3 3.0 0.93 7 0.01 〇
99.9 0.1 68 3.3 3.0 1 7.3 0.01 o
99.5 0.5 65 3.5 3.5 1.02 7.4 0.01 〇 実施例試料 99 or 1 65 3.5 3.5 1.07 7.6 0.01 〇
98 2 64 3.5 3.7 1.09 7.6 0.01 〇
97 3 63 3.8 3.9 1.12 7.6 0.01 〇
94 6 60 4.2 4.0 1.15 7.8 0.01 〇
92 8 58 4.9 4.4 1.15 14 0.01 〇 実施例試料 80 20 59 5.2 4.4 1.16 23 0.07 〇
70 30 59 5 5.1 1.16 79 0.19 X
合金膜の厚み =0. 3j«m
焼成温度 = 1200°C
焼成酸素分圧 =10— 7pa
ァニール温度 =1050°C
ァニール時間 =2時間
ァニ一ル酸秦分圧 = 10— 1 Pa
¾2 (VI： 卒 'Pま 卄イス，
口 ソつ Λ X線ピ-ク強度比 静雷兹畳 †S饥半入 ' u 評価
CO
rnol^ mol% nm 1(111) 1(200) 1(111)ノ 1(220) 卜 m
1UU U DO 3.3 1.9 U.oo D.o U.U I
0.05 67 3.4 3.5 n no / n U. nUi I リ yy.y U.l 00 3.6 4.0 I .U /.0 n U. nUi I
99.5 05 64 3.7 4.2 1.05 7 0.01 〇
99 1 68 4.0 5.5 1.06 8 0.01 〇
98 2 66 5.2 6.5 1.09 8.9 0.01 〇
97 3 66 5.7 7.1 1.13 11.5 0.02 〇
94 6 67 6.1 7.9 1.16 13 0.02 o
89 11 64 14 66 1.16 25 0.02 〇
80 20 62 15 64 1.17 29 0.07 o
70 30 60 14 70 1.16 85 0.19 X
合金膜の厚み =0. 3^m
焼成温度 = 1200°C
焼成酸素分圧 = 10— 7Pa
ァニール温度 =1050°C
ァニール時間 =2時間
ァニール酸素分圧 =10_1 Pa
Figure imgf000039_0001
ァニール温度 = 1050°C ァニール時間 =2時間 ァニール酸素分圧 = 10— 1 Pa
合金膜厚み 結晶子サイス' X線ピ-ク強度比 静電容量 抵抗率 X10—8 tan σ 評価
U m nm 1(111)/1(200) 1(111)ノ 1(220) UF Ω-m
参考例試料 0.05 63 3.2 5 0.5 7 0.01 X
実施例試料 0.1 62 3.1 5.1 0.9 7 0.02 〇
0.3 65 3.1 5 1.17 7 0.02 〇
0.6 65 3.3 5.2 1.15 7 0.02 〇
0.8 65 3.2 5.1 1.15 7 0.02 Ο
1 65 3.1 5.1 1.15 7 0.02 〇
Ni(mol%) : u(mo %)=95:5
焼成温度 = 1200°C
焼成酸素分圧 =10—7Pa
ァニール温度 = 1050°C
ァニール時間 =2時間
ァニ一ル酸秦分圧 = 10— 1 Pa
¾5 焼成温度 結晶子サイス' X線ピ-ク強度比 静電容量 抵抗率 X10—8 tan σ 評価
°C nm 1(1")ノ 1(200) 1(111) 1(220) UF Ω-m
参考例試料 950 40 3.5 5.7 0.6 7 0.07 X
1000 48 3.2 5.2 1 7 0.06 〇
1050 65 3.1 5 1.17 フ 0.02 〇
1200 53 3.1 5 1.17 7 0.02 〇
1300 73 3.1 5 0.98 7 0.02 〇 参考例試料 1350 97 2 4.3 0.68 7 0.02 X
hi (mol%)： KU (mo %)=95:5
合金膜の厚み =0.3 m
焼成酸秦分圧 =10— 7Pa
ァニール温度 =1050°C
ァニール時間 =2時間
ァニール酸素分圧 = 10— 1 Pa
焼成酸素分圧 結晶子サイス' X線ピ-ク強度比 静電容夏 抵抗率 X 10一8 tan σ 評価
Pa nm 1(111)ノ 1(200) 1(110/1(220) UF Ω -m
参考例試料 10一11 68 3.5 5.8 0.88 7 0.05 X 実施例試料 10一10 65 3.2 5.2 1 7 0.05 〇 実施例試料 10一12 66 3.2 5.2 1.11 7 0.03 〇 実施例試料 10一7 65 3.1 5 1.17 7 0.02 〇 実施例試料 10一2 60 3 5 1.05 7 0.02 〇 参考例試料 10一1 48 2.2 4.2 0.48 7 0.02 X
Ni(mol%)： Ru(mo %)=95:5
合金膜の厚み =0. 3j«m
焼成温度 =1200°C
ァニール温度： =1050°C
ァニール時間 =2時間
ァニール酸素分圧 = 10— 1 Pa
ァニール温度 結晶子サイス' X線ピ-ク強度比 静電容量 抵抗率 10~8 tan σ 評価
°C nm I(111)ZI(200) 1(11 1(220) Q-m
800 64 3.1 5 1.15 7 0.35 X
900 65 3.1 5 1.15 7 0.09 〇
1050 65 3.1 5 1.17 7 0.02 〇
Ni(mol%)： Ru(mo %)=95:5
合金膜の厚み =0. 3Um
焼成温度 =1200°C
焼成酸素分圧 =10— 7 Pa
ァニール時間 =2時間
ァニール酸素分圧 = 10— 1 Pa
マ一 t m :
J一一ノ iレ 刀 tt 日日ェナ卄 7ノ入 X線ピ-ク強度比 ί tff£ί v
几午 10~8 tan CX
oつ Π π 1(111レ 1(200) 1(111)ノ 1(220) μ r
参考例試料 10一3 62 3 5.1 1.2 7 0.21 X
実施例試料 10-2 63 3 5.1 1.09 7 0.08 〇 実施例試料 10— 1 65 3.1 5 1.17 7 0.02 〇 実施例試料 10° 63 3.1 5 1.1 7 0.02 〇 実施例試料 101 62 3.1 5 1 7 0.02 0 実施例試料 102 60 3.1 5 0.98 7 0.02 O 参考例試料 103 48 2 4.3 0.49 7 0.02 X
Ni(mol% ： Ru (mo %)=95:5
合金膜の厚み =0.3//m
焼成温度 = 1200°C
焼成酸秦分圧 =10— 7Pa
ァニール温度 =1050°C
ァニール時間 =2時間
»9 表 1〜4に示すように、 N iと、 Ru、 Rh、 Reまたは P tとの含有量 （単 位は mo 1 %) に関し、 N i ： (Ru、 Rh、 R eまたは P t) =100 : 0で あると、 静電容量の低下を抑制できなかった。 N i ： (Ru、 Rh、 Reまたは P t) = 70 : 30であると、 静電容量の低下は抑制できたが、 抵抗率が増大し、 t a n δが増加した。 これに対し、 N i ： (Ru、 Rh、 1 6または？ 1;) = 8 0〜100 (ただし 100は除く） ： 0〜20 (ただし 0は除く） であると、 抵 抗率と t a η δの増加を引き起こすことなく、 静電容量の低下を抑制できること が確認された。 また、 中でも、 静電容量および抵抗率を向上させ、 誘電損失 t a n δを低減する観点からは、 N i ： (Ru、 Rh、 R eまたは P t) = (87〜 99. 9) ： (0. ；!〜 1 3) が好ましいことが確認できた。
【0158】
表 5に示すように、 合金薄膜の厚みに関し、 合金膜厚み =0. 05 /imである と、 内部電極層が球状化してしまい、 静電容量の低下を抑制できない傾向があつ た。 これに対し、 合金膜厚み =0. ：!〜 であると、 内部電極層の球状化を 生じることなく、 静電容量の低下を抑制できることが確認された。
【0 159】
表 6に示すように、 焼成時の焼成温度に関し、 焼成温度 = 950 °Cであると、 誘電体層が焼結不足となり、 静電容量の低下を抑制できなかった。 焼成温度 = 1 350°Cであると、 内部電極層が球状化するとともに酸化し、 静電容量の低下を 抑制できなかった。 これに対し、 焼成温度 = 1000〜 1300°Cであると、 焼 結不足や内部電極層の球状化や内部電極層の誘電体層への拡散を生じることもな く、 静電容量の低下を抑制できることが確認された。
【0 160】
表 7に示すように、 焼成時の酸秦分圧に関し、 酸素分圧 = 10— 11 P aである と、 内部電極層が球状化するとともに途切れ、 静電容量の低下を抑制できなかつ た。 酸素分圧 = 10一1 P aであると、 内部電極層が球状化するとともに酸化し、 内部電極の抵抗値が上がり、 静電容量の低下を抑制できなかった。 これに対し、 酸素分圧 =10一1。 〜10_2P aであると、 内部電極層の球状化， 途切れや内部 電極層の誘電体層への拡散を生じることもなく、 静電容量の低下を抑制できるこ とが確認された。
【0161】 t
表 8に示すように、 ァニール時の保持温度に関し、 保持温度 = 800°Cである と、 ァニール不足を生じるため、 t a II Sが大きくなる傾向にあった。 これに対 し、 保持温度 = 900および 1050°Cであると、 ァニール不足を生じることは なく、 t a η δも低く抑えつつ、 静電容量の低下を抑制できることが確認された。
【0162】
表 9に示すように、 ァニール時の酸素分圧に関し、 酸素分圧 = 10— 3P aであ ると、 誘電体層の半導体化を生じて、 t a η δが大きくなる傾向にあった。 酸素 分圧 = 103 P aであると、 内部電極層が酸ィヒして、 静電容量の低下が進む傾向 にあった。 これに対し、 酸素分圧 = 10— 2〜100 P aであると、 誘電体層の半 導体化や内部電極層の酸化を生じさせることがなく、 t a ϋ δも低く抑えつつ、 静電容量の低下を抑制できることが確認された。
【0163】
実施例 2
各ペーストの作製
実施例 1と同様に、 各ペース ト （誘電体グリーンシート用ペース ト、 剥離層用 ペースト、 接着層用ペースト） を作製した。
【0164】
これに加え、 本実施例では、 内部電極層用導電性ペーストを次のようにして作 製した。 まず、 実施例 1で使用した剥離層用ペース トを、 PETフィルム上に、 ワイヤーバーコ一ターにより塗布乾燥させて、 厚み 0. 3 μπιの剥離層を形成し た。 次に、 剥離層の表面に、 マスクを介さないで、 全面に、 スパッタリング法に より、 所定厚み （上記各表参照） の内部電極層用膜 （N i合金薄膜） を形成した。 スパッタリング条件、 ターゲッ トは、 実施例 1と同様にした。 また、 内部電極層 用膜 （スパッタリング薄 B莫） の評価をしたところ、 実施例 1と同様の結果が得ら れた。 次に、 形成された N i合金薄膜を PETフィルムから剥離させ、 乳鉢で粗 粉砕した後、 ボールミルで微粉砕した。 その後、 回収し、 粒径 0. 01〜： 1 μ m (好ましくは 0. 05〜0. 4 uni) に分級して、 合金粉を得た。 次に、 得られ た合金粉に有機ビヒクルを加え、 ボールミルで混合し、 内部電極層用導電性べ一 ストを得た。 有機ビヒクルは、 合金粉 100質量部に対して、 バインダとしてェ チルセルロース ： 4. 5質量部、 タービネオール： 75質量部の配合比とした。
【0165】
グリーンシートの形成
実施例 1と同様にした。
【0166】
内部電極層用膜の形成
上記の剥離層用ペース トを、 別の PETフィルム （第 1支持シート） 上に、 ヮ ィヤーバーコ一ターにより塗布乾燥させて、 厚み 0. 3 mの剥離層を形成した。
【0167】
次に、 得られた導電性ペーストを、 剥離層の表面にスクリーン印刷により所定 パターンで形成して、 所定パターンの内部電極層用膜としての内部電極層用導電 性ペースト膜を形成した。
【0168】
以下、 実施例 1と同様にして、 積層セラミックコンデンサのサンプルを形成し、 同様の評価を行った。 その結果、 同様の結果が得られた。
【0169】
実施例 3
合金粉に代えて、 図 5に示す導電性粒子 50を用いた以外は、 実施例 2と同様 にして、 積層セラミックコンデンサのサンプルを形成し、 同様の評価を行った。 その結果、 同様の結果が得られた。
【0170】
なお、 導電性粒子 50は、 次のようにして製造した。 まず、 コア部 51として、 球状の 100%N iの粉末を準備した。 この粉末の平均粒径は、 0. 2 /imであ つた。 この N iの粉末を、 塩化第 2白金溶液中 (P t C 14 · 5H20) に浸し、 これを環流器付きの容器内で加熱乾燥させ、 N2中または真空中で熱処理 （100 〜400°C) した。 その結果、 P t膜が N i粉に対して析出し、 P t膜 （被覆層 52) で被膜された N i粉 （コア部 51) 力 成る導電性粒子 50を製造するこ とができた。 この導電性粒子について、 透過電子顕微鏡及び結晶構造分析により 観察した結果、 N i粒子の表面部から 4. 2 nmの P tで被覆されていることを 確認できた。
【0171】
TEM— EDSにより観察した結果、 焼成後に得られた素子本体の内部電極層 は、 N i と P tとの合金層であることが確認できた。
【01 72】
実施例 4
内部電極層用膜として、 単一層の N i合金薄膜の代わりに、 図 6に示すように、 多層膜の薄膜を用いた以外は、 実施例 1と同様にして、 積層セラミックコンデン. サのサンプルを形成し、 同様の評価を行った。 その結果、 同様の結果が得られた。
【0173】
なお、 第 1層 42は 0.02 μ mの膜厚の P t膜 （ほぼ 100 %の P t ) であり 第 2層 40は 0.3 JUmのN i膜 （ほぼ 100%のN i ) であり、 第 3層 42は 0. 02 μ mの膜厚の P t膜 （ほぼ 100%の P t) であった。
【0 174】
スパッタリング条件としては、 到達真空度： 10— 3P a以下、 A rガス導入圧 力： 0. 5 P a、 出力： 200W、 温度：室温 （20°C) とした。
【0175】
TEM— ED Sにより観察した結果、 焼成後に得られた素子本体の内部電極層 は、 N iと P tとの合金層であることが確認できた。
[0 176]
参考例 1
合金粉に代えて、 N iおよび P tを含む有機金属化合物を、 有機ビヒクルで混 合し、 内部電極層用導電性ペーストとした以外は、 実施例 2と同様にして、 積層 セラミックコンデンサのサンプルを形成し、 クラックの発生回数を調べた。 結果 を表 10に示す。 なお、 有機金属化合物としては、 ナフテン酸を用いた。
【0177】
なお、 クラックの発生回数は、 同じ糸且成のサンプルを 100個準備し、 その 1 04001047
00個のサンプルにおいて、 クラックが発生した個数を調べた。 クラックの観察 は、 外観を観察すると共に、 素子断面を ¾f磨して観察して行った。 主として、 ク ラックは、 内部電極及ぴ内部電極近傍の誘電体層の部分に発生した。
表 10
Figure imgf000049_0001
表 1 0に示すように、 有機金属化合物として、 N i以外の金属を、 P t量に換 算して、 0. 08モル％以上、 あるいは 0. 1モル0 /0以上加えると、 クラックの 発生率が増大することが確認された。

Claims

請 求 の 範 囲 1. 内部電極層を含む素子本体を有する電子部品であって、 前記内部電極層が、 合金を含み、
該合金が、
ニッケル (N i ) と、
ルテニウム （Ru) 、 ロジウム （Rh) 、 レニウム （R e) および白金 （P t) の群から選ばれる少なくとも 1種の元素と、
を有し、
各成分の含有量が、
N i ： 8 0-1 00モル0/。 （ただし、 1 00モル0 /0は除く） 、
Ru、 Rh、 1 6ぉょぴ？ 1:の合計： 0〜20モル0/。 （ただし、 0モル0 /0は除 く） である電子部品。
2. 各成分の含有量が、
N i ： 8 7〜9 9. 9モル0 /0、
Ru、 Rh、 R eおよび P tの合計： 0 3モル0 /0である請求項 1に記 載の電子部品。
3. 前記合金が、 ロジウム （Rh) 、 レニウム （R e) および白金 (P t) の群から選ばれる少なくとも 1種の元素を有する請求項 1または 2に記 載の電子部品。
4. 前記内部電極層が合金を含み、
該合金が、 X線回折チャートにおいて、 結晶面 （1 1 1) 面の回折線のピーク 強度を I (1 1 1) とし、 結晶面 （200) 面の回折線のピーク強度を I (20 0) とし、 結晶面 （220) 面の回折線のピーク強度を I (220) としたとき ( I (1 1 1) / I (200) ) ≥ 3および ( I ( 1 1 1) / I (220) ) ≥ 3の関係を満足する主面を持つ、 請求項 1 ~ 3のいずれかに記載の電子部品。
5 . 請求項 1〜 4のいずれかに記載の電子部品を製造する方法であつ て、
薄膜法により所定パターンで形成された内部電極層用膜を有するグリーンチッ プを焼成して、 前記素子本体を製造することを特徴とする電子部品の製造方法。
6 . 前記内部電極層用膜が 1 0〜 1 0 0 n mの結晶子サイズを持つ請 求項 5に記載の電子部品の製造方法。 .
7 . 前記内部電極用膜を、 スパッタリング法または蒸着法により形成 する請求項 5または 6に記載の電子部品の製造方法。
8 . 請求項 1〜 4のいずれかに記載の電子部品を製造する方法であつ て、
平均粒径 0 . 0 1 - 1 / mの合金粉を含むペーストを用いる印刷法により所定 パターンで形成された内部電極層用膜を有するグリーンチップを焼成して、 前記 素子本体を製造することを特徴とする電子部品の製造方法。
9 . 前記合金粉が 1 0〜 1 0 0 n mの結晶子サイズを持つ請求項 8に 記載の電子部品の製造方法。
1 0 . 前記合金粉が、 スパッタリング法または蒸着法により形成され た合金膜を粉砕して得られる請求項 8または 9に記載の電子部品の製造方法。
1 1 . 請求項 1〜4のいずれかに記載の電子部品を製造する方法であ つて、
導電性粒子を含むペーストを用いる印刷法により所定パターンで形成された内 部電極層用膜を有するグリーンチップを焼成して、 前記素子本体を製造し、 前記導電性粒子が、 ニッケルを主成分とするコア部と、
前記コア部の周囲の少なくとも一部を覆っている被覆層とを有する導電性粒子 であって、
前記被覆層が、 ルテニウム （Ru) 、 ロジウム （Rh) 、 レニウム （Re) お ょぴ白金 （P t) 力 ら選ばれる少なくとも 1種の元素を主成分として有する金属 または合金で構成してある
電子部品の製造方法。
12. 前記コア部は、 粒子の代表長さが 0. 01 μπι〜1. Ο μπιの 範囲にある球状、 フレーク状、 突起状および/または不定形状の粉体である請求 項 1 1に記載の電子部品の製造方法。
13. 前記被覆層の厚さは、 0. 1〜15 nmの範囲にある請求項 1 1または 12に記載の電子部品の製造方法。
14. 請求項 1〜4のいずれかに記載の電子部品を製造する方法であ つて、
ルテニウム （Ru) 、 ロジウム （Rh) 、 レニウム （Re) および白金 (P t) から選ばれる少なくとも 1種の元素を有する金属層または合金層で構成される副 導電層を形成する工程と、
前記副導電層に積層させて、 ニッケルを主成分とする主尊電層を形成する工程 と、
前記副導電層およぴ主導電層を有する内部電極層用膜を有するダリ一ンチップ を焼成する工程とを有する
電子部品の製造方法。
15. 前記主導電層は、 一対の前記副導電層の間に挟まれており、 前 記内部電極層が三層以上の積層構造である請求項 14に記載の電子部品の製造方 法。
16. 前記副導電層の厚みが、 Ο μπιより大きく、 0. Ι μπι以下で ある請求項 14または 15に記載の電子部品の製造方法。
1 7. 前記主導電層の厚みが、 0. 1〜1. である請求項 14
〜16のいずれかに記載の電子部品の製造方法。
18. 前記副導電層は、 薄膜形成法により形成され、 前記主導電層は、 印刷法または薄膜形成法により形成されることを特徴とする請求項 14〜 17の いずれかに記載の電子部品の製造方法。
19. 前記グリーンチップを、 10— 1D 〜 10— 2P aの酸素分圧を持 つ雰囲気中で、 1000〜 1300°Cの温度で焼成する請求項 5~18のいずれ かに記載の電子部品の製造方法。
20. 前記素子本体を、 前記グリーンチップを焼成する工程の後に、 · 10— 2〜100 P aの酸素分圧を持つ雰囲気中で、 1200°C以下の温度でァニ ールする請求項 5〜 1 9のいずれかに記載の電子部品の製造方法。
21. 請求項 5〜20のいずれかに記載の方法により形成される電 ナ ロロ。
PCT/JP2004/001047 2003-02-05 2004-02-03 電子部品およびその製造方法 WO2004070748A1 (ja)

Priority Applications (4)

Application Number Priority Date Filing Date Title
JP2005504828A JP4098329B2 (ja) 2003-02-05 2004-02-03 電子部品およびその製造方法
US10/544,008 US7324326B2 (en) 2003-02-05 2004-02-03 Electronic device and the production method
EP04707654A EP1594146A4 (en) 2003-02-05 2004-02-03 ELECTRONIC PARTS AND METHOD OF MANUFACTURING THE SAME
US11/979,205 US7518848B2 (en) 2003-02-05 2007-10-31 Electronic device and the production method

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
JP2003-028713 2003-02-05
JP2003028713 2003-02-05
JP2003-179807 2003-06-24
JP2003179807 2003-06-24

Related Child Applications (2)

Application Number Title Priority Date Filing Date
US10544008 A-371-Of-International 2004-02-03
US11/979,205 Continuation US7518848B2 (en) 2003-02-05 2007-10-31 Electronic device and the production method

Publications (1)

Publication Number Publication Date
WO2004070748A1 true WO2004070748A1 (ja) 2004-08-19

Family

ID=32852670

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/JP2004/001047 WO2004070748A1 (ja) 2003-02-05 2004-02-03 電子部品およびその製造方法

Country Status (7)

Country Link
US (2) US7324326B2 (ja)
EP (1) EP1594146A4 (ja)
JP (1) JP4098329B2 (ja)
KR (2) KR100918346B1 (ja)
CN (1) CN100550231C (ja)
TW (1) TWI247322B (ja)
WO (1) WO2004070748A1 (ja)

Cited By (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2007038165A1 (en) * 2005-09-23 2007-04-05 Kemet Electronics Corporation Refractory metal nickel electrodes for capacitors
JP2008028381A (ja) * 2006-06-20 2008-02-07 Tdk Corp 金属酸化物膜の製造方法、積層体、及び、電子デバイス
KR100814206B1 (ko) 2005-04-21 2008-03-17 티디케이가부시기가이샤 공재 입자, 그 제조 방법, 전극 페이스트, 전자 부품의제조 방법
WO2008041540A1 (en) 2006-10-02 2008-04-10 Shoei Chemical Inc. Nickel-rhenium alloy powder and conductor paste containing the nickel-rhenium alloy powder
WO2008041541A1 (en) 2006-10-02 2008-04-10 Shoei Chemical Inc. Nickel-rhenium alloy powder and conductor paste containing the nickel-rhenium alloy powder
US8075949B2 (en) 2004-09-29 2011-12-13 Tdk Corporation Method of production of a conductive particle, conductive paste, and method of production of electronic device
US8557352B2 (en) 2006-06-20 2013-10-15 Tdk Corporation Method of making a metal oxide film, laminates and electronic devices
JP2016143709A (ja) * 2015-01-30 2016-08-08 太陽誘電株式会社 積層コンデンサ
JP2020174211A (ja) * 2016-06-20 2020-10-22 太陽誘電株式会社 積層セラミックコンデンサ
JP2020174209A (ja) * 2016-06-20 2020-10-22 太陽誘電株式会社 積層セラミックコンデンサ
WO2022210642A1 (ja) * 2021-03-31 2022-10-06 株式会社村田製作所 積層セラミックコンデンサ

Families Citing this family (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4098329B2 (ja) * 2003-02-05 2008-06-11 Ｔｄｋ株式会社 電子部品およびその製造方法
JP2008218974A (ja) * 2007-02-05 2008-09-18 Tdk Corp 電子部品およびその製造方法
JP5217609B2 (ja) * 2008-05-12 2013-06-19 株式会社村田製作所 積層セラミック電子部品およびその製造方法
US9390857B2 (en) * 2008-09-30 2016-07-12 General Electric Company Film capacitor
JP5870625B2 (ja) 2011-02-28 2016-03-01 Tdk株式会社 電極焼結体、積層電子部品、内部電極ペースト、電極焼結体の製造方法、積層電子部品の製造方法
KR101151366B1 (ko) 2011-11-24 2012-06-08 한화케미칼 주식회사 도전성 입자 및 이의 제조방법
US9119289B2 (en) * 2013-02-25 2015-08-25 3M Innovative Properties Company Film constructions for interdigitated electrodes with bus bars and methods of making same
JP6945972B2 (ja) * 2016-06-20 2021-10-06 太陽誘電株式会社 積層セラミックコンデンサ
JP2018037473A (ja) * 2016-08-30 2018-03-08 株式会社村田製作所 積層セラミックコンデンサ
US10775334B2 (en) * 2016-11-21 2020-09-15 Jpmorgan Chase Bank, N.A., As Administrative Agent Ruthenium alloys for biosensors
CN106601478B (zh) * 2017-01-24 2018-08-21 庞业山 一种交替镀膜式电容器及其生产方法
KR20190116132A (ko) * 2019-07-15 2019-10-14 삼성전기주식회사 적층형 커패시터 및 그 실장 기판
CN111304608B (zh) * 2020-03-17 2021-10-15 贵研铂业股份有限公司 一种晶粒高定向取向的镍铂合金溅射靶材及其制备方法

Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH03126206A (ja) * 1989-10-11 1991-05-29 Murata Mfg Co Ltd 積層コンデンサの製造方法
JPH10214520A (ja) * 1997-01-31 1998-08-11 Kyocera Corp 導電性ペースト
JPH1154368A (ja) * 1997-07-30 1999-02-26 Tdk Corp Ｃｒ複合電子部品とその製造方法
JP2001511607A (ja) * 1997-07-22 2001-08-14 エイブイエックス コーポレイション 多層セラミックｒｃデバイス
JP2002110444A (ja) * 2000-09-26 2002-04-12 Murata Mfg Co Ltd 導電性ペーストおよび積層セラミック電子部品
JP2002198255A (ja) * 2000-12-26 2002-07-12 Kyocera Corp 積層型電子部品
JP2002348603A (ja) * 2001-05-24 2002-12-04 Murata Mfg Co Ltd 金属粉末の製造方法、金属粉末、導電性ペーストおよび積層セラミック電子部品
JP2003007562A (ja) * 2001-06-19 2003-01-10 Taiyo Yuden Co Ltd 積層セラミックコンデンサとその製造方法

Family Cites Families (24)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3988651A (en) * 1975-05-23 1976-10-26 Erie Technological Products, Inc. Monolithic ceramic capacitor
JPS62171107A (ja) 1986-01-23 1987-07-28 ティーディーケイ株式会社 磁器コンデンサの製造方法
JPH01321615A (ja) 1988-06-23 1989-12-27 Mitsui Petrochem Ind Ltd 電極
JPH05121204A (ja) 1991-10-25 1993-05-18 Murata Mfg Co Ltd 積層型半導体セラミツク素子
JPH07176448A (ja) 1993-12-17 1995-07-14 Taiyo Yuden Co Ltd 導電性ペースト
US5518833A (en) * 1994-05-24 1996-05-21 Eagle-Picher Industries, Inc. Nonwoven electrode construction
EP0714108B1 (en) * 1994-11-25 1999-11-03 Nec Corporation Solid electrolytic capacitor having two solid electrolyte layers and method of manufacturing the same
JP3039403B2 (ja) * 1996-12-06 2000-05-08 株式会社村田製作所 積層セラミックコンデンサ
JP3039409B2 (ja) * 1997-01-08 2000-05-08 株式会社村田製作所 積層セラミックコンデンサ
JP4831588B2 (ja) * 1997-01-17 2011-12-07 バシウム・カナダ・インコーポレーテッド 電気化学発電装置
ID20037A (id) * 1997-03-13 1998-09-17 Matsushita Electric Ind Co Ltd Baterai sekunder litium
WO2000054346A2 (en) * 1999-02-26 2000-09-14 Symyx Technologies, Inc. Platinum-ruthenium-palladium alloys for use as a fuel cell catalyst
US6185087B1 (en) * 1999-04-08 2001-02-06 Kemet Electronics Corp. Multilayer ceramic chip capacitor with high reliability compatible with nickel electrodes
JP2001052952A (ja) * 1999-08-10 2001-02-23 Tdk Corp 積層セラミックコンデンサおよび積層セラミックコンデンサの製造方法
JP2001085263A (ja) * 1999-09-09 2001-03-30 Rohm Co Ltd 卑金属を主成分とする内部電極を有する積層型セラミックコンデンサ
TW516054B (en) * 2000-05-26 2003-01-01 Matsushita Electric Ind Co Ltd Solid electrolytic capacitor
JP3697401B2 (ja) * 2001-02-22 2005-09-21 株式会社ノリタケカンパニーリミテド 導体ペースト及びその製造方法
JP4100874B2 (ja) * 2001-03-02 2008-06-11 Ｔｄｋ株式会社 セラミックグリーン体およびセラミック電子部品の製造方法
US20020139457A1 (en) * 2001-04-02 2002-10-03 Coppola Vito A. Method of suppressing the oxidation characteristics of nickel
EP1370701A1 (en) * 2001-03-21 2003-12-17 Vishay Intertechnology, Inc. Method of suppressing the oxidation characteristics of nickel
JP2003013103A (ja) 2001-06-26 2003-01-15 Murata Mfg Co Ltd 導電粉末の製造方法、導電粉末、導電性ペーストおよび積層セラミック電子部品
US6563693B2 (en) * 2001-07-02 2003-05-13 Matsushita Electric Industrial Co., Ltd. Solid electrolytic capacitor
JP4098329B2 (ja) * 2003-02-05 2008-06-11 Ｔｄｋ株式会社 電子部品およびその製造方法
US6977806B1 (en) * 2003-02-26 2005-12-20 Tdk Corporation Multi-layered unit including electrode and dielectric layer

Patent Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH03126206A (ja) * 1989-10-11 1991-05-29 Murata Mfg Co Ltd 積層コンデンサの製造方法
JPH10214520A (ja) * 1997-01-31 1998-08-11 Kyocera Corp 導電性ペースト
JP2001511607A (ja) * 1997-07-22 2001-08-14 エイブイエックス コーポレイション 多層セラミックｒｃデバイス
JPH1154368A (ja) * 1997-07-30 1999-02-26 Tdk Corp Ｃｒ複合電子部品とその製造方法
JP2002110444A (ja) * 2000-09-26 2002-04-12 Murata Mfg Co Ltd 導電性ペーストおよび積層セラミック電子部品
JP2002198255A (ja) * 2000-12-26 2002-07-12 Kyocera Corp 積層型電子部品
JP2002348603A (ja) * 2001-05-24 2002-12-04 Murata Mfg Co Ltd 金属粉末の製造方法、金属粉末、導電性ペーストおよび積層セラミック電子部品
JP2003007562A (ja) * 2001-06-19 2003-01-10 Taiyo Yuden Co Ltd 積層セラミックコンデンサとその製造方法

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
See also references of EP1594146A4 *

Cited By (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8075949B2 (en) 2004-09-29 2011-12-13 Tdk Corporation Method of production of a conductive particle, conductive paste, and method of production of electronic device
KR100814206B1 (ko) 2005-04-21 2008-03-17 티디케이가부시기가이샤 공재 입자, 그 제조 방법, 전극 페이스트, 전자 부품의제조 방법
WO2007038165A1 (en) * 2005-09-23 2007-04-05 Kemet Electronics Corporation Refractory metal nickel electrodes for capacitors
JP2008028381A (ja) * 2006-06-20 2008-02-07 Tdk Corp 金属酸化物膜の製造方法、積層体、及び、電子デバイス
US8557352B2 (en) 2006-06-20 2013-10-15 Tdk Corporation Method of making a metal oxide film, laminates and electronic devices
US7785499B2 (en) 2006-10-02 2010-08-31 Shoei Chemical Inc. Nickel-rhenium alloy powder and conductor paste containing the same
US7744779B2 (en) 2006-10-02 2010-06-29 Shoei Chemical Inc. Nickel-rhenium alloy powder and conductor paste containing the same
WO2008041541A1 (en) 2006-10-02 2008-04-10 Shoei Chemical Inc. Nickel-rhenium alloy powder and conductor paste containing the nickel-rhenium alloy powder
WO2008041540A1 (en) 2006-10-02 2008-04-10 Shoei Chemical Inc. Nickel-rhenium alloy powder and conductor paste containing the nickel-rhenium alloy powder
JP5327519B2 (ja) * 2006-10-02 2013-10-30 昭栄化学工業株式会社 ニッケル−レニウム合金粉末及びそれを含有する導体ペースト
JP2016143709A (ja) * 2015-01-30 2016-08-08 太陽誘電株式会社 積層コンデンサ
JP2020174211A (ja) * 2016-06-20 2020-10-22 太陽誘電株式会社 積層セラミックコンデンサ
JP2020174209A (ja) * 2016-06-20 2020-10-22 太陽誘電株式会社 積層セラミックコンデンサ
WO2022210642A1 (ja) * 2021-03-31 2022-10-06 株式会社村田製作所 積層セラミックコンデンサ

Also Published As

Publication number Publication date
US20060138590A1 (en) 2006-06-29
JP4098329B2 (ja) 2008-06-11
JPWO2004070748A1 (ja) 2006-05-25
KR100826388B1 (ko) 2008-05-02
CN1768402A (zh) 2006-05-03
US7324326B2 (en) 2008-01-29
EP1594146A1 (en) 2005-11-09
TWI247322B (en) 2006-01-11
CN100550231C (zh) 2009-10-14
EP1594146A4 (en) 2010-01-06
KR100918346B1 (ko) 2009-09-22
KR20080023762A (ko) 2008-03-14
TW200423169A (en) 2004-11-01
US20080073621A1 (en) 2008-03-27
US7518848B2 (en) 2009-04-14
KR20050099989A (ko) 2005-10-17

Similar Documents

Publication Publication Date Title
WO2004070748A1 (ja) 電子部品およびその製造方法
JP4449984B2 (ja) 導電性粒子の製造方法、導電性ペーストおよび電子部品の製造方法
WO2005117041A1 (ja) 電子部品、積層セラミックコンデンサおよびその製造方法
JP2001237140A (ja) 積層型セラミック電子部品およびその製造方法ならびにセラミックペーストおよびその製造方法
JP3785966B2 (ja) 積層セラミック電子部品の製造方法および積層セラミック電子部品
JP2010153485A (ja) 電子部品
JP4182009B2 (ja) 導電性粒子、導電性ペースト、電子部品、積層セラミックコンデンサおよびその製造方法
KR100814206B1 (ko) 공재 입자, 그 제조 방법, 전극 페이스트, 전자 부품의제조 방법
JP2010153486A (ja) 電子部品
WO2005117040A1 (ja) 電子部品、積層セラミックコンデンサおよびその製造方法
JP2008053488A (ja) 導電性ペースト、電子部品、積層セラミックコンデンサおよびその製造方法
WO2001033589A1 (fr) Composant electronique ceramique multicouche
JP2007234588A (ja) 導電性ペースト、電子部品、積層セラミックコンデンサおよびその製造方法
JP4867948B2 (ja) 導電性粒子、導電性ペースト、電子部品、積層セラミックコンデンサおよびその製造方法
JP4548392B2 (ja) 電子部品の内部電極層形成用合金粉、導電性粒子、導電性ペーストおよびそれを用いた電子部品の製造方法
JP2007234330A (ja) 導電体ペーストおよび電子部品
JP3610891B2 (ja) 積層型セラミック電子部品およびその製造方法
JP4432882B2 (ja) 積層型電子部品およびその製造方法
JP2001122660A (ja) 導電性ペースト、積層セラミック電子部品及びその製造方法
JP4163637B2 (ja) 電子部品、積層セラミックコンデンサおよびその製造方法
JP4626455B2 (ja) 積層型電子部品の製造方法
JP2003317542A (ja) 導電性ペーストおよび積層セラミック電子部品
JP2004221304A (ja) 内部電極を持つ電子部品の製造方法
JP2007242599A (ja) 導電性ペースト、電子部品、積層セラミックコンデンサおよびその製造方法
JP2003068565A (ja) 積層セラミック電子部品の製造方法および積層セラミック電子部品

Legal Events

Date Code Title Description
AK Designated states

Kind code of ref document: A1

Designated state(s): AE AG AL AM AT AU AZ BA BB BG BR BW BY BZ CA CH CN CO CR CU CZ DE DK DM DZ EC EE EG ES FI GB GD GE GH GM HR HU ID IL IN IS JP KE KG KP KR KZ LC LK LR LS LT LU LV MA MD MG MK MN MW MX MZ NA NI NO NZ OM PG PH PL PT RO RU SC SD SE SG SK SL SY TJ TM TN TR TT TZ UA UG US UZ VC VN YU ZA ZM ZW

AL Designated countries for regional patents

Kind code of ref document: A1

Designated state(s): BW GH GM KE LS MW MZ SD SL SZ TZ UG ZM ZW AM AZ BY KG KZ MD RU TJ TM AT BE BG CH CY CZ DE DK EE ES FI FR GB GR HU IE IT LU MC NL PT RO SE SI SK TR BF BJ CF CG CI CM GA GN GQ GW ML MR NE SN TD TG

121 Ep: the epo has been informed by wipo that ep was designated in this application
WWE Wipo information: entry into national phase

Ref document number: 2005504828

Country of ref document: JP

ENP Entry into the national phase

Ref document number: 2006138590

Country of ref document: US

Kind code of ref document: A1

WWE Wipo information: entry into national phase

Ref document number: 10544008

Country of ref document: US

WWE Wipo information: entry into national phase

Ref document number: 1020057014373

Country of ref document: KR

REEP Request for entry into the european phase

Ref document number: 2004707654

Country of ref document: EP

WWE Wipo information: entry into national phase

Ref document number: 2004707654

Country of ref document: EP

WWE Wipo information: entry into national phase

Ref document number: 20048087476

Country of ref document: CN

WWP Wipo information: published in national office

Ref document number: 1020057014373

Country of ref document: KR

WWP Wipo information: published in national office

Ref document number: 2004707654

Country of ref document: EP

WWP Wipo information: published in national office

Ref document number: 10544008

Country of ref document: US