WO2004062149A1

WO2004062149A1 - Ｏｆｄｍ復調装置

Info

Publication number: WO2004062149A1
Application number: PCT/JP2003/016260
Authority: WO
Inventors: Kazuhisa Funamoto; Takahiro Okada; Tamotsu Ikeda; Atsushi Yajima; Yasunari Ikeda
Original assignee: Sony Corporation
Priority date: 2002-12-27
Filing date: 2003-12-18
Publication date: 2004-07-22
Also published as: CN1692588A; US20050147186A1; JP2004214961A; EP1492259A1

Abstract

ＯＦＤＭ復調装置（１）は、ガードインターバルの相関値のピークタイミングＮｐを発生するガード相関/ピーク検出回路（１２）と、ピークタイミングＮｐからシンボル境界タイミングＮｘを推定するタイミング同期回路（１３）とを備えている。タイミング同期回路（１３）は、Ｎｐに対してＤＬＬ（Delay Locked Loop）（４３）によるフィルタリングを行い、シンボル境界タイミングＮｘを算出している。さらに、ＤＬＬ（４３）に、位相誤差成分のレンジを制限するリミッタ（５２）や、位相誤差の極性に応じてゲインの大きさを変えている非対称ゲイン回路（５３）を設けて、フェージングやマルチパスによるタイミング同期外れの防止を図っている。

Description

明細書

OF DM復調装置技術分野本発明は、直交周波数分割多重方式（OFDM： Orthogonal Freauency Division Multiplexing) の変調信号を復調する OF DM復調装置に関するものである。

本出願は、日本国において 2002年 12月 27日に出願された日本特許出願番号 2 002-382212を基礎として優先権を主張するものであり、この出願は参照することにより、本出願に援用される。背景技術デジタル信号を伝送する方式として、直交周波数分割多重方式（以下、 OF DM方式と呼ぶ。 OFDM： Orthogonal Frequency Division Multiplexing) と呼ばれる変調方式が用いられている。 OF DM方式は、伝送帯域内に多数の直交する副搬送波（サブキャリア）を設け、各サブキャリアの振幅及び位相に P SK (Phase Shift Keying) や Q AM (Quadrature Amplitude Modulation) によりデータを割り当てて、デジタル変調する方式である。

OF DM方式は、多数のサブキャリアで伝送帯域を分割するため、サブキャリア 1波あたりの帯域は狭くなり変調速度は遅くな.るが、トータルの伝送速度は、従来の変調方式と変わらないという特徴を有している。また、 OFDM方式は、多数のサブキャリアが並列に伝送されるのでシンポル速度が遅くなり、シンポルの時間長に対する相対的なマルチパスの時間長を短くすることができ、マルチパス妨害を受けにくくなるという特徴を有している。

また、 OF DM方式は、複数のサブキャリアに対してデータの割り当てが行われることから、変調時には逆フーリエ変換を行う I F F T ( Inverse Fast Fourier Transform) 演算回路、復調時にはフーリエ変換を行う F F T (Fast Fourier Transform) 演算回路を用いることにより、送受信回路を構成することができるという特徴を有している。

以上のような特徴から 0 F DM方式は、マルチパス妨害の影響を強く受ける地上波デジ夕ル放送に適用されることが多い。このような O F DM方式を採用した地上波デジ夕ル放送としては、例えば、 DVB-T (Digital Video Broadcasting-Terrestrial) や I S DB-T (Integrated Services Digital Broadcasting-Terrestrial) といった規格がある。

OFDM方式の伝送シンポル（以下、 OFDMシンポルと呼ぶ。）は、図 1に示すように、送信時に I F FTが行われる信号期間である有効シンポルと、この有効シンポルの後半の一部分の波形がそのままコピーされたガードインターバルとから構成されている。ガードインターバルは、 OF DMシンポルの前半部分に設けられている。 OFDM 方式では、このようなガードインタ一バルが設けられることにより、マルチパスによるシンポル間干渉を許容し、マルチパス耐性を向上させている。

例えば I SDB- T_SB規格（日本で採用されている地上デジタル音声放送の放送規格）のモード 3では、有効シンポル内に、 512本のサブキャリアが含まれており、そのサブキャリア間隔は、 125/126 = 0. 992 kHzとなる。また、この I SDB-T_S _B規格のモード 3では、有効シンポル内の 512本のサブキャリアのうち、 433本のサブキャリアに伝送デ一夕が変調されている。また、 I SDB- T_SB規格のモード 3では、ガードインタ一バルの時間長が、有効シンポルの時間長の 1/4, 1/8, 1/16, 1/32 のいずれかとなる。

従来の OF DM送信装置について説明をする。

図 2に従来の O F D M送信装置のブロック構成図を示す。

OF DM送信装置 100は、図 2に示すように、伝送路符号化回路 101と、マツピング回路 102と、 I FF T演算回路 103と、直交変調回路 104と、 D/A変換回路 105と、周波数変換回路 106と、アンテナ 107と、クロック発生回路 108とを備えている。

伝送路符号化回路 101には、例えば、 MPEG- 2システムズに規定されているトランスポートストリーム（TS) が入力される。伝送路符号化回路 101は、入力された TSに対してリードソロモン符号化処理、エネルギ拡散処理、インタリーブ処理、畳み込み符号化処理、 OF DMフレーム構成処理等を行い、伝送データ系列を生成する。伝送路符号化回路 101に生成された伝送データ系列は、マツビング回路 102に供給される。

マッピング回路 102は、入力された伝送データ系列を kビット単位で分割し、その分割した kビット毎に BP SK、 QPSK、 16<3八¥又は64<3八¥方式で複素信号にマッピングする。例えば、 BP SK方式では、 k (=1) ビット単位で伝送デ一夕系列を分割し、図 3 Aに示すように、分割した 1ビットの値（0， 1 (バイナリ））を複素信号の ± 1に割り当てる。 QPSK方式では、 k (=2) ビット単位で伝送データ系列を分割し、図 3Bに示すように、分割した 2ビットの値（00〜11 (バイナリ））を複素信号の土（1/^2) 土 j (1/^2) に割り当てる。 16QAM方式では、 k (=4) ビット単位で伝送デ一夕系列を分割し、図 3 Cに示すように、分割した 4ビットの値（0000〜： L 111 (バイナリ））を複素信号の（a + j b) ： a, be {±3, ±3} に割り当てる。マッピング回路 102から出力された複素信号は、 I FFT演算回路 103に供給される。

I FFT演算回路 103は、図 4に示すように、シリアル/パラレル変換器 111と、 I ? 丁演算器112と、ガードインターバル付加器 113と、パラレル/シリアル変換器 114とを有している。

シリアル/パラレル変換器 111は、マッピング回路 102から出力される複素信号を所定の位置で切り出し、 Nuサンプル毎のパラレル信号に分割する。 Nuは有効シンポルのサンプル数である。 I 丁演算器1 12は、 Nuサンプル毎に I F FT演算を行レ有効シンポルの信号成分となる Nu個のデータを出力する。ガードインターバル付加器 1 13は、 I FFT演算器112から有効シンボル (Nu個のデータ単位）が入力され、その有効シンポルの末尾の Ngサンプル分のデータを先頭にそのままコピーすることによってガードインタ一パルを付加し、 Ns個（Ns=Nu+Ng) のデータから構成される OFDMシンポルを生成する。パラレル/シリアル変換器 114は、 Ns個のデータから構成される OF DMシンボルをシリアル化して出力する。

直交変調回路 104は、 I F FT演算回路 103から出力された複素信号を、所定の周波数の I F信号に対して直交変調する。直交変調された I F信号は、 D/A変換回路 1 05に供給される。 0/八変換回路105は、直交変調された I F信号をアナログ化する。アナログ化された I F信号は、周波数変換回路 106に供給される。

周波数変換回路 106は、アナログ化された I F信号を周波数シフトして RF信号帯域の送信信号を生成する。

周波数変換回路 106により生成された送信信号は、アンテナ 107を介して送信される。

クロック発生回路 108は、マツビング回路 102、 I FF T演算回路 103、 D/A 変換回路 105等に動作クロックを供給する。

つぎに、従来の OF DM受信装置について説明をする。

従来の OFDM受信装置の構成例は、例えば、下記の非特許文献 1に示されている。以下、この非特許文献 1に基づき作製された従来の OF DM受信装置について説明をする。

図 5に、従来の 0 F DM受信装置のプロック構成図を示す。

従来の OFDM受信装置 200は、図 5に示すように、アンテナ 201と、チューナ 202と、バンドパスフィルタ (BPF) 203と、八/0変換回路204と、 DCキヤンセル回路 205と、デジタル直交復調回路 206と、 F FT演算回路 207と、フレーム抽出回路 208と、同期回路 209と、キャリア復調回路 210と、周波数ディン夕リーブ回路 21 1と、時間ディンタリ一ブ回路 212と、デマッピング回路 213と、ビットディン夕リーブ回路 214と、デパンクチヤ回路 215と、ビ夕ピ回路 216と、バイトディンタリ一ブ回路 217と、拡散信号除去回路 218と、トランスポートストリーム生成回路 219と、 RS復号回路 220と、伝送制御情報復号回路 221と、チヤンネル選択回路 222とを備えている。

OF DM送信装置 100から送信された送信波は、 OF DM受信装置 200のアンテナ 201により受信され、 RF信号としてチューナ 202に供給される。

アンテナ 201により受信された RF信号は、乗算器 202 a及び局部発振器 202 bからなるチューナ 202により I F信号に周波数変換され、 BPF 203に供給される。局部発振器 202 bから発振される受信キャリア信号の発振周波数は、チャンネル選択回路 222から供給されるチャンネル選択信号に応じて切り換えられる。

チューナ 202から出力された I F信号は、 BPF 203によりフィル夕リングされた後、 A/D変換回路 204によりデジタル化される。デジタル化された I F信号は、 D Cキャンセル回路 205により DC成分が除去され、デジタル直交復調回路 206に供給される。

デジタル直交復調回路 206は、所定の周波数（キャリア周波数）のキャリア信号を用いて、デジタル化された I F信号を直交復調し、ベースバンドの OFDM信号を出力する。ベースバンドの OFDM信号は、直交復調された結果、実軸成分（Iチャネル信号）と、虚軸成分（Qチャネル信号）とから構成される複素信号となる。デジタル直交復調回路 206から出力されるベースバンドの OF DM信号は、 F FT演算回路 207 及び同期回路 209に供給される。

F FT演算回路 207は、ベースバンドの OF DM信号に対して F FT演算を行い、各サブキヤリァに直交変調されている信号を抽出して出力する。

F FT演算回路 207は、 1つの OF DMシンポルから有効シンポル長分の信号を抜き出し、抜き出した信号に対して FFT演算を行う。すなわち、 FFT演算回路207 は、 1つの OF DMシンポルからガードインタ一バル長分の信号を除き、残った信号に対して FFT演算を行う。 FFT演算を行うために抜き出される信号の範囲は、その抜き出した信号点が連続していれば、 1つの OFDMシンポルの任意の位置でよい。つまり、その抜き出す信号の範囲の開始位置は、図 1に示すように、 OF DMシンポルの先頭の境界位置（図 1中の Aの位置）から、ガードインターバルの終了位置（図 1中の B の位置）までの間のいずれかの位置となる。

F FT演算回路 207により抽出された各サブキャリアに変調されていた信号は、実軸成分（Iチャネル信号）と虚軸成分（Qチャネル信号）とから構成される複素信号である。 F FT演算回路 207により抽出された信号は、フレーム抽出回路 208、同期回路 209及びキャリア復調回路 210に供給される。

フレーム抽出回路 208は、 F FT演算回路 207により復調された信号に基づき、 O F DM伝送フレームの境界を抽出するとともに、 O F DM伝送フレーム内に含まれている CP, S P等のパイロット信号， TMCCや TP S等の伝送制御情報を復調し、同期回路 209及び伝送制御情報復号回路 221に供給する。

同期回路 209は、ベースバンドの OFDM信号、 FFT演算回路 207により復調された後の各サブキャリアに変調されていた信号、フレーム抽出回路 208により検出された CP, SP等のパイロット信号、及び、チャンネル選択回路 222から供給されるチャンネル選択信号を用いて、 OFDMシンポルの境界を算出し、 FFT演算回路 20 7に対して F F T演算の演算範囲及びそのタイミングを設定する。

キャリア復調回路 210は、 F FT演算回路 207から出力された各サブキャリアから復調された後の信号が供給され、その信号に対してキャリア復調を行う。例えば I S DB-T_SB規格の OFDM信号を復調する場合であれば、キャリア復調回路 210は、例えば、 DQP SKの差動復調又は QP SK：、 16QAM、 64 QAMの同期復調を行う。キャリア復調された信号は、周波数ディン夕リーブ回路 211によって周波数方向のディン夕リーブ処理がされ、続いて、時間ディン夕リーブ回路 212によって時間方向のディン夕リーブ処理がされた後、デマッピング回路 213に供給される。

デマッピング回路 213は、キャリア復調された信号（複素信号）に対してデータの再割付処理（デマッピング処理）を行い、伝送データ系列を復元する。例えば I SDB- T_SB規格の OFDM信号を復調する場合であれば、デマッピング回路 213は、 QPS K、 16 QAM又は 64QAMに対応したデマッピング処理を行う。

デマッピング回路 213から出力され伝送データ系列は、ビットディンタリ一ブ回路 214、デパンクチヤ回路 215、ビタビ回路 216、バイトディンタリ一プ回路 21 7、拡散信号除去回路 218を通過することにより、多値シンポルの誤り分散のためのビットイン夕リーブに対応したディンタリ一プ処理、伝送ビッ卜の削減のためのパンクチヤリング処理に対応したデパンクチヤリング処理、畳み込み符号化されたビット列の復号のためのビタビ復号処理、バイト単位でのディンタリ一ブ処理、エネルギ拡散処理に対応したエネルギ逆拡散処理が行われ、トランスポートストリーム生成回路 219に入力される。

トランスポートストリーム生成回路 219は、例えばヌルパケット等の各放送方式で規定されるデータを、ストリームの所定の位置に挿入する。また、トランスポートストリーム生成回路 219は、断続的に供給されてくるストリームのビット間隔を平滑化して時間的に連続したストリームとする、いわゆるスムージング処理を行う。スム一ジング処理がされた伝送データ系列は、 RS復号回路 220に供給される。

RS復号回路 220は、入力された伝送データ系列に対してリードソロモン復号処理を行い、 M P E G- 2システムズで規定されたトランスポートストリームとして出力する。伝送制御情報復号回路 2 2 1は、 O F D M伝送フレームの所定の位置に変調されている TM C Cや T P Sといった伝送制御情報を復号する。復号された伝送制御情報は、キャリア復調回路 2 1 0、時間ディンタリープ回路 2 1 2、デマッピング回路 2 1 3、ビットデインタリーブ回路 2 1 4、及び、トランスポートストリーム生成回路 2 1 9に供給され、各回路の復調や再生等の制御に用いられる。

ところで、 O F D M信号を復調する場合、 O F D Mシンポルの境界を正しく検出し、その境界位置に同期させて F F T演算を行わなければならない。 O F D Mシンポルの境界位置を正しく検出して同期信号を生成することをシンポル同期処理という。

シンポル同期処理を行う方法としては、ガードインターバルを利用する方法と、伝送デ一夕系列に挿入されているパイロット信号を用いる方法とがある。ガードインタ一バルを利用する方法は、ガードィンターバルとそのコピー元との信号系列の相関性を利用し、受信した〇 F D M信号の自己相関値が最も高い部分がシンポル境界位置であると判断する方法である。パイロット信号を用いる方法は、正しいシンポル境界から同期位置が外れた場合にはその誤差に応じて復調した信号成分が位相回転をすることを利用し、パイロット信号の位相回転量を検出してその回転量に基づきシンポル境界位置を検出する方法である。

一般に、ガードインタ一バルを利用する方法は、同期の引き込みが早いという利点があるが、その一方で精度が低いという欠点もある。パイロット信号を用いる方法は、精度が高いという利点があるが、その一方で同期の引き込みが遅いという欠点もある。このため、従来の O F DM受信装置では、シンポル同期処理の動作を、引き込み時と保持時との二つの状態にわけ、引き込み時にはガードインターパルを利用した方法を用い、弓 Iき込み後の保持時にはパイロット信号を利用した方法を用いている。

しかしながら、ガードインターバルを利用したシンポル同期とパイロット信号を利用したシンボル同期の両者を行うと、当然、回路規模が大きくなる。特に、パイロット信号を利用したシンポル同期を実現する場合には、 F F T演算後の信号を F F T演算前にフィードバックしなければならなく、長い制御パスが必要であり、また、その制御も複雑である。発明の開示本発明は、このような従来の実情に鑑みて提案されたものであり、ガードインターバルの相関のみを利用したシンポル同期処理を実現するとともに、その同期精度を向上させた O F D M復調装置を提供することを目的とする。

本発明にかかる O F D M復調装置は、情報系列が時分割されて複数のサブキヤリアに変調されることにより生成された有効シンポルと、この有効シンポルの一部の信号波形が複写されることにより生成されたガードインタ一バルとが含まれた伝送シンポルを伝送単位とする直交周波数分割多重（O F DM) 信号を復調する装置である。

上記 O F D M復調装置は、基準クロックに基づき基準時刻を発生する基準時刻発生手段と、上記 O F D M信号の上記ガ一ドィン夕一バル部分の自己相関値がピークとなる夕イミングを検出し、上記基準時刻に同期した当該タイミング（ピーク時刻）を発生するガード相関ピーク時刻検出手段と、上記ピーク時刻に基づき、上記基準時刻に同期した伝送シンポルの境界時刻であるシンポル境界時刻を算出するシンポル境界時刻算出手段とを備えている。

上記シンポル境界時刻算出手段は、上記基準時刻に同期したシンポル境界時刻を発生する時刻発生部と、上記シンポル境界時刻とピーク時刻との誤差時間を検出する誤差時間検出部と、上記誤差時間を口一パスフィルタリングすることによつて平均化した誤差時間（平均誤差時間）を算出する平均化部とを有し、上記時刻発生部が上記平均誤差時間に基づいて上記シンポル境界時刻を算出する。

このため、本発明にかかる O F D M復調装置は、ガードインターバルの相関のみを利用したシンボル同期処理を実現するとともに、その同期精度を向上させることができる。また、本発明にかかる O F D M復調装置は、上記シンポル境界時刻算出手段が、上記誤差時間にゲインを乗算して平均化部に供給する非対称ゲイン部を有している。上記非対称ゲイン部は、上記シンポル境界時刻よりもピーク時刻の方が早い場合と、上記シンポル境界時刻よりもピーク時刻の方が遅い場合とを判別し、シンポル境界時刻よりもピ —ク時刻の方が早い場合のゲインょりも、上記シンポル境界時刻よりもピーク時刻の方が遅い場合のゲインを大きくする。

また、本発明にかかる O F D M復調装置は、上記シンポル境界時刻算出手段が、上記誤差時間のレベルを制限して平均化部に供給するリミッ夕を有している。上記リミッタは、上限値及び下限値が設定されており、上記誤差時間が上限値を上回る場合には誤差時間として当該上限値を出力し、上記誤差時間が下限値を下回る塲合には翁差時間として当該下限値を出力し、上記誤差時間が下限値から上限値の間の値の場合には当該誤差時間を出力する。

また、本発明にかかる O F D M復調装置は、情報系列が時分割されて複数のサブキヤリアに変調されることにより生成された有効シンポルと、この有効シンポルの一部の信号波形が複写されることにより生成されたガードィンターパルとが含まれた伝送シンポルを伝送単位とする直交周波数分割多重（O F DM) 信号を復調する装置である。

上記 O F D M復調装置は、基準クロックに基づき基準時刻を発生する基準時刻発生手段と、上記 O F D M信号の上記ガードインタ一パル部分の自己相関値がピークとなる夕イミングを検出し、上記基準時刻に同期した当該タイミング（ピーク時刻）を発生するガード相関ピーク時刻検出手段と、上記ピーク時刻に基づき、上記基準時刻に同期した伝送シンポルの境界時刻であるシンポル境界時刻を算出するシンポル境界時刻算出手段とを備えている。

上記シンポル境界時刻算出手段は、上記シンポル境界時刻よりもピーク時刻の方が早い場合と、上記シンポル境界時刻よりもピーク時刻の方が遅い場合とを判別し、シンポル境界時刻よりもピーク時刻の方が早い場合のゲインよりも、上記シンポル境界時刻よりもピーク時刻の方が遅い場合のゲインを大きくし、上記ピーク時刻にゲインを乗算する非対称ゲイン部と、上記非対称ゲイン部によりゲインが乗算されたピーク時刻を口一パスフィルタリングすることによってシンポル境界時刻を算出する平均化部とを有している。

このため、本発明にかかる O F D M復調装置は、ガードインターパルのみを利用したシンポル同期処理を実現するとともに、その同期精度を向上させることができる。図面の簡単な説明図 1は、 O F DM方式の伝送シンポルについて説明するための図である。

図 2は、従来の O F DM送信装置のプロック構成図である。

図 3 Aは、 B P S Kの変調方式を説明するための図であり、図 3 Bは、 O P S Kの変調方式を説明するための図であり、図 3 Cは、 1 6 Q AMの変調方式を説明するための図である。

図 4は、 I F F T演算回路内の構成を示す図である。

図 5は、従来の O F DM受信装置のブロック構成図である。

図 6は、本発明の第 1の実施の形態の 0 F DM受信装置のプロック構成図である。図 7は、 F F T演算回路の構成を示す図である。

図 8は、 F F T演算を開始位置を示すスタートフラグと、 O F DMシンポル境界位置の位置ずれについて説明するための図である。 ·

図 9は、ガード相関/ピーク検出回路のプロック構成図である。

図 1 0は、ガード相関/ピーク検出回路内の各信号のタイミングチヤ一トである。図 1 1は、マルチパス環境を示した図である。

図 1 2は、マルチパス環境でのガード相関/ピーク検出回路内の各信号のタイミングチャ一トである。

図 1 3は、マルチパス環境でのピークタイミング値を示す図である。

図 1 4は、フラットフエージング環境でのガード相関/ピーク検出回路内の各信号の夕イミングチャートである。

図 1 5は、フラットフェージング環境でのピークタイミング値を示す図である。

図 1 6は、周波数選択性フェージング環境でのガード相関/ピーク検出回路内の各信号のタイミングチヤ一卜である。

図 1 7は、周波数選択性フェージング環境でのピークタイミング値を示す図である。図 1 8は、受信した O F D M信号の伝送クロックと、受信装置のクロックとが同期している場合の自走カウン夕の出力変動を示す図である。

図 1 9は、受信した O F D M信号の伝送クロックよりも、受信装置のクロックのほうが早い場合の自走カウンタの出力変動を示す図である。

図 2 0は、受信した O F D M信号の伝送クロックよりも、受信装置のクロックのほうが遅い場合の自走カウンタの出力変動を示す図である。

図 2 1は、タイミング同期回路のブロック構成図である。

図 2 2は、クロック周波数誤差算出回路の回路構成図である。

図 2 3は、初期位相算出回路の回路構成図である。 1 図 2 4は、移動平均を行う初期位相算出回路の回路構成図である。

図 2 5は、口一パスフィルタリングを行う初期位相算出回路の回路構成図である。

図 2 6は、中央値選択を行う初期位相算出回路の回路構成図である。

図 2 7は、シンポル境界算出回路のブロック構成図である。

図 2 8は、上記シンポル境界算出回路内の位相比較回路の回路構成図である。

図 2 9は、上記シンポル境界算出回路内のリミッタの回路構成図である。

図 3 0は、上記シンポル境界算出回路内の非対称ゲイン回路の回路構成図である。

図 3 1は、上記シンポル境界算出回路内のローパスフィル夕の回路構成図である。

図 3 2は、上記シンポル境界算出回路内のクロック誤差補正回路の回路構成図である。図 3 3は、上記シンポル境界算出回路内の位相発生回路の回路構成図である。

図 3 4は、シンポル境界補正回路及びスタートフラグ生成回路の回路構成図である。図 3 5は、本発明の第 2の実施の形態の O F D M受信装置のシンポル境界算出回路のブロック構成図である。

図 3 6は、本発明の第 2の実施の形態の O F D M受信装置のシンポル境界算出回路内のゲイン回路及び非対称口ーパスフィル夕の回路構成図である。

図 3 7は、本発明の第 3の実施の形態の O F D M受信装置のガード相関/ピーク検出回路の回路構成図である。

図 3 8は、本発明の第 3の実施の形態の O F DM受信装置のガード相関/ピーク検出回路内の各信号のタイミングチャートである。

図 3 9は、本発明の第 3の実施の形態の O F D M受信装置のシンポル境界算出回路の回路構成図である。

図 4 0は、本発明の第 3の実施の形態の O F D M受信装置のシンポル境界算出回路内のクロック誤差補正回路の回路構成図である。

図 4 1は、本発明の第 3の実施の形態の O F DM受信装置のシンポル境界算出回路内の位相発生回路及び出力回路の回路構成図である。

図 4 2は、本発明の第 4の実施の形態の O F D M受信装置のタイミング同期回路のブロック構成図である。

図 4 3は、本発明の第 4の実施の形態の O F D M受信装置のシンポル境界算出回路のブロック構成図である。 2 図 44は、本発明の第 5の実施の形態の OF DM受信装置のタイミング同期回路のブロック構成図である。

図 45は、本発明の第 5の実施の形態の OF DM受信装置のシンポル境界算出回路のブロック構成図である。

図 46は、本発明の第 5の実施の形態の OF DM受信装置のシンポル境界算出回路の変形例を示すブロック構成図である。

図 47は、本発明の第 6の実施の形態の OF DM受信装置のタイミング同期回路のブロック構成図である。

図 48は、本発明の第 6の実施の形態の OFDM受信装置のタイミング同期回路内のシンポル境界算出回路のブロック構成図である。

図 49は、本発明の第 6の実施の形態の OF DM受信装置のシンポル境界算出回路内のクロック誤差算出回路の回路構成図である。

図 50は、本発明の第 6の実施の形態の OF DM受信装置のシンポル境界算出回路内の位相発生回路の回路構成図である。

図 51は、本発明の第 6の実施の形態の OF DM受信装置のクロック周波数誤差算出回路のプロック構成図である。発明を実施するための最良の形態第 1の実施の形態

本発明の第 1の実施の形態の OF DM受信装置について説明をする。

〇 F DM受信装置の全体構成

図 6に、本発明の第 1の実施の形態の OF DM受信装置のブロック構成図を示す。

本発明の第 1の実施の形態の OF DM受信装置 1は、図 6に示すように、アンテナ 2 と、チューナ 3と、ノンドパスフィルタ（BPF) 4と、 A/D変換回路 5と、クロック発生回路 6と、 DCキャンセル回路 7と、デジタル直交復調回路 8と、キャリア周波数誤差補正回路 9と、 FFT演算回路 10と、位相補正回路 11と、ガード相関/ピーク検出回路 12と、タイミング同期回路 13と、狭帯域キャリア誤差算出回路 14と、広帯域キャリア誤差算出回路 15と、加算回路 16と、数値制御発振回路（NCO) 17と、 3 フレーム同期回路 18と、等化回路 19と、デマッピング回路 20と、伝送路復号回路 21と、伝送制御情報復号回路 22とを備えている。

放送局から放送されたデジタル放送の放送波は、 OFDM受信装置 1のアンテナ 2により受信され、 RF信号としてチューナ 3に供給される。

アンテナ 2により受信された RF信号は、乗算器 3 a及び局部発振器 3 bからなるチユーナ 3により I F信号に周波数変換され、 BPF4に供給される。チューナ 3から出力された I F信号は、 BP F 4によりフィルタリングされた後、 A/D変換回路 5に供給される。

A/D変換回路 5は、クロック発生回路 6から供給されるクロックにより I F信号をサンプリングして、この I F信号をデジタル化する。 A/D変換回路 5よりデジタル化された I F信号は、 DCキャンセル回路 7に供給され、この DCキャンセル回路 7によって DC成分が除去された後、デジタル直交復調回路 8に供給される。デジタル直交復調回路 8は、所定のキャリア周波数の 2相のキャリア信号を用いて、デジタル化された I F 信号を直交復調し、ベースバンドの OFDM信号を出力する。デジタル直交復調回路 8 から出力される 0 F DM時間領域信号は、キヤリァ周波数誤差補正回路 9に供給される。ここで、デジタル直交復調回路 8によってデジタル直交復調を行う際、キャリア信号として一 S i n成分及び C o s成分の 2相信号が必要となる。そのため、本装置 1では、 A/D変換回路 5に与えるサンプリングクロックの周波数を、 I F信号の中心周波数 ί _IF の 4倍の周波数とし、デジタル直交復調回路 8に供給する 2相のキヤリア信号を生成可能としている。

また、デジタル直交復調後に、 4 f _IFのクロックのデータ系列を 1/4にダウンサンプリングをして、デジタル直交復調後の有効シンポルのサンプリング点数を、サブキヤリァの本数（Nu) としている。つまり、デジタル直交復調後のデータ系列のクロックを、サブキャリア間隔分の 1の周波数としている。また、デジタル直交復調後のダウンサンプルの割合を 1 / 2として、通常の 2倍のサンプリング点数で F F T演算を行うようにして、 F FT演算後にさらに 1/2のダウンサンプルをしてもよい。このように通常の 2倍のサンプリング点数に対して F FT演算を行うことによって、 F FT演算により抽出できる信号の周波数帯域を 2倍し、デジタル直交復調時のローパスフィルタ回路の回路規模を小さくすることができる。なお、後段の各回路がオーバ一サンプリングされたデ一 4 夕系列に対してデータ処理を行う場合には、デジタル直交復調後の有効シンポルのサンプリング点数（Nu) を、サブキャリア本数の 2ⁿ倍（ここでの nは自然数）としてもよい。

ク口ック発生回路 6は、 A/D変換回路 5に対して以上のような周波数のクロックを供給するとともに、デジタル直交復調後のデ一夕系列の動作クロック（A/D変換回路 5に与えるクロックの周波数に対して 1Z4分周されたクロック、例えば、サブキャリア間隔分の 1の周波数のクロック）を、本装置 1内の各回路に対して供給する。

なお、クロック発生回路 6から発生される動作クロックは、受信した OF DM信号の伝送クロックに対して非同期の自走クロックである。つまり、クロック発生回路 6から発生される動作クロックは、その周波数及び位相が P L L等によって伝送クロックと同期しておらず、自走状態で動作している。このように動作クロックを自走状態とすることが可能なのは、タイミング同期回路 13によって、 OFDM信号の伝送クロックと動作ク口ックとの周波数誤差を検出し、その周波数誤差成分に基づきフィードフォワード処理により後段でその誤差を除去しているためである。本 OF DM受信装置 1では、このようにクロック発生回路 6を非同期の自走クロックとしているが、本発明は、フィ一ドバック制御により動作クロック周波数を可変制御する装置にも適用することは可能である。

また、デジタル直交復調回路 8から出力されるベースバンドの OFDM信号は、 FF T演算される前のいわゆる時間領域の信号である。このことから、以下、 FFT演算前のベースバンド信号を、 OFDM時間領域信号と呼ぶ。 OFDM時間領域信号は、直交復調された結果、実軸成分（Iチャネル信号）と、虚軸成分（Qチャネル信号）とから構成される複素信号となる。

キャリア周波数誤差補正回路 9は、 NC017から出力されたキャリア周波数誤差補正信号と、デジタル直交復調後の〇 F D M時間領域信号とを複素乗算することによって、 OF DM時間領域信号のキャリア周波数誤差を補正する。キヤリア周波数誤差補正回路 9によりキヤリァ周波数誤差が補正された O F DM時間領域信号は、 F F T演算回路 1 0及びガード相関/ピーク検出回路 12に供給される。

F FT演算回路 10は、 1つの OF DMシンポルから有効シンポル長の信号を抜き出し、すなわち、 1つの O F DMシンポルの全サンプル (N s ) からガードインタ一バル 5 分のサンプル数（Ng) のサンプルを除いた信号を抜き出して、有効シンポルのサンプル数（Nu) のデータに対して FFT演算を行う。 FFT演算回路 10には、抜き出し範囲を特定するスタートフラグ（FFT演算の演算開始タイミング）がタイミング同期回路 13から与えられ、このスタートフラグのタイミングで FFT演算を行う。

例えば、 F FT演算回路 10は、図 7に示すように、シリアル/パラレル変換器 25と、ガードインタ一バル除去器 26と、 FFT演算器 27と、パラレル/シリアル変換器 28 とを有している。

シリアル/パラレル変換器 25は、タイミング同期回路 13から与えられるス夕一トフラグからカウントを開始して OFDMシンポルのサンプル数（Ns) 分のデータを切り出して、 1ワードが Nsとなるパラレルデータを出力する。ガードイン夕一バル除去器 26は、 1ワードが N s個のサンプル数のパラレルデ一夕のうち先頭の Nu個のデ一夕のみを通過させ、そのワードの後ろの Ng個のデータの出力を行わない。 F FT演算器 27は、ガードインターバル除去器 26から出力された有効シンポルのサンプル数（N u) 分のデ一夕に対して FFT演算を行う。パラレル/シリアル変換器 28には、 FFT 演算器 27からサブキャリア本数（すなわち、 Nu) 分のデータが入力される。パラレル /シリアル変換器 28は、この Nu個のデータをシリアル化して出力する。

F FT演算回路 10は、以上のように 1つの OF DMシンポルに対して、有効シンポル分のサンプル数のデータを抜き出して FFT演算処理を行うことによって、 OFDM シンポル内の各サブキヤリァに変調されている信号成分を抽出する。

なお、 FFT演算回路 10から出力される信号は、 FFTされた後のいわゆる周波数領域の信号である。このことから、以下、 F FT演算後の信号を OF DM周波数領域信号と呼ぶ。また、 FFT演算回路 10から出力された OFDM周波数領域信号は、 OF DM時間領域信号と同様に、実軸成分（Iチャネル信号）と虚軸成分（Qチャネル信号）とから構成される複素信号である。 OFDM周波数領域信号は、位相補正回路 1 1 に供給される。

位相補正回路 1 1は、 OF DM周波数領域信号に対して、 OFDMシンポルの実際の境界位置と、 FFT演算の開始タイミングとのずれによって生じてしまう位相回転成分の補正を行う。位相補正回路 1 1は、サンプリング周期以下の精度で生じるずれを位相補正している。すなわち、図 8に示すように、 FFT演算の開始タイミングは、受信装 6 置 1の動作クロック単位でしか制御することができない。それに対して、実際に受信される O F DM信号のシンポル境界位置は、動作クロックに一致しているとは限らない。そのため、いくら正確にシンポル同期制御を行ったとしても、動作クロック周期以下の精度の誤差が発生してしまう。位相補正回路 1 1では、このような動作クロック周期以下の精度の位相ずれを補正している。

位相補正回路 1 1は、具体的には、 FFT演算回路 10から出力される OFDM周波数領域信号に対して、タイミング同期回路 13から供給される位相補正信号（複素信号）を複素乗算して、位相回転補正を行う。位相回転補正がされた OF DM周波数領域信号は、広帯域キャリア誤差算出回路 15、フレーム同期回路 18、等化回路 19及び伝送制御情報復号回路 22に供給される。

ガード相関/ピーク検出回路 12には、 OF DM時間領域信号が入力される。ガード相関/ピーク検出回路 12は、入力された OFDM時間領域信号と、有効シンポル分遅延した OFDM時間領域信号との相関値を求める。ここで、相関を求める時間長は、ガードインターバルの時間長に設定してある。このため、この相関値を示す信号（以下、ガード相閧信号という。）は、 OFDMシンポルの境界位置でちょうどピークとなる信号となる。ガード相関/ピーク検出回路 12は、ガード相関信号のピーク位置を検出し、そのピーク位置のタイミングを特定する値（ピークタイミング値 Np) を出力する。

ガード相関/ピーク検出回路 12から出力されたピークタイミング値 Npは、タイミング同期回路 13に供給され、ピークタイミングでの相関値の位相は、狭帯域キヤリァ誤差算出回路 14に供給される。

タイミング同期回路 13は、ガード相関/ピーク検出回路 12から出力されたピークタイミング値 N pに対して、例えばフィル夕リング処理を行つて O F D Mシンポルの境界位置の推定を行い、その境界位置の推定値に基づき F FT演算を行うための演算開始夕イミングを決定する。演算開始タイミングは、スタートフラグとして F FT演算回路 1 0に供給される。 FFT演算回路 10では、スタートフラグに基づき、入力されてくる OF DM時間領域信号から F FT演算範囲の信号を抜き出して、 F FT演算を行う。また、タイミング同期回路 13は、推定された OFDMシンポルの境界位置と、 FFT演算を行う演算開始タイミングとの時間ずれに伴い生じてしまう位相回転量を算出し、算出した位相回転量に基づき位相補正信号（複素信号）を生成し、位相補正回路 11に供給する。

狭帯域キャリア誤差算出回路 14は、 OF DMシンポルの境界位置での相関値の位相に基づき、デジタル直交復調時の中心周波数のずれ量のうちの狭帯域の成分を示す狭帯域キャリア周波数誤差成分を算出する。具体的に、狭帯域キャリア周波数誤差成分は、サブキヤリアの周波数間隔の ± 1/2以下の精度の中心周波数のずれ量である。狭帯域キャリァ誤差算出回路 14により求められた狭帯域キヤリァ周波数誤差成分は、加算回路 16に供給される。

広帯域キャリア誤差算出回路 15は、位相補正回路 11から出力された OF DM周波数領域信号に基づき、デジタル直交復調時の中心周波数のずれ量のうち広帯域の成分を示す広帯域キャリア周波数誤差成分を算出する。広帯域キャリア周波数誤差成分は、サブキヤリァの周波数の間隔精度の中心周波数のずれ量である。

広帯域キヤリァ誤差算出回路 15により求められた広帯域キヤリァ周波数誤差成分は、加算回路 16に供給される。

加算回路 16は、狭帯域キャリア誤差検出回路 14により算出された狭帯域キャリア誤差成分と、広帯域キャリア誤差算出回路 15により算出された広帯域キャリア誤差成分とを加算して、キャリア補正回路 9から出力されたベースバンド OFDM信号のトータルの中心周波数のずれ量を算出する。加算回路 16は、算出したトータルの中心周波数のずれ量を、周波数誤差値として出力する。加算回路 16から出力された周波数誤差値は、 NCO 17に供給される。

NC017は、いわゆる数値制御発振器であり、加算回路 16から出力された周波数誤差値に応じて増減するキャリア周波数誤差補正信号を発生する。 NC〇 17は、例えば、供給された周波数誤差値がプラスの値であればキヤリァ周波数誤差補正信号の発振周波数を減少させ、供給されたキヤリァ周波数誤差値がマイナスの値であれば誤差補正信号の発振周波数を増加させるような制御を行う。 NC017は、このように制御することによって、周波数誤差値が 0となるところで発振周波数が安定するようなキャリア周波数誤差補正信号を発生する。

フレーム同期回路 18は、 OF DM伝送フレームの所定の位置に挿入されている同期ワードを検出し、 OFDM伝送フレームの開始タイミングを検出する。フレーム同期回路 18は、 OF DM伝送フレームの開始タイミングに基づき各 OF DMシンポルのシンポル番号を特定し、等化回路 19等に供給する。

等化回路 19は、 OFDM周波数領域信号に対して、いわゆる等化処理を行う。等化回路 19は、フレーム同期回路 18から供給されたシンポル番号に基づき、 OFDM周波数領域信号内に挿入されている S P (Scattered Pilots) 信号と呼ばれるパイロット信号を検出する。等化回路 19により等化処理がされた OFDM周波数領域信号は、デマッピング回路 20に供給される。

デマッピング回路 20は、等化処理がされた OF DM周波数領域信号（複素信号）に対して、その変調方式（例えば、 QPSK、 16 QAM又は 64QAM) に対応したデ一夕の再割付処理（デマッピング処理）を行い、伝送データを復元する。デマッピング回路 20から出力され伝送データは、伝送路復号回路 21に供給される。

伝送路復号回路 21は、入力された伝送データに対して、その放送方式に対応した伝送路復号処理を行う。例えば、伝送路復号回路 21では、時間方向のインタリーブ処理に対応した時間ディン夕リ一ブ処理、周波数方向のィン夕リ一ブに対応した周波数ディンタリ一ブ処理、多値シンポルの誤り分散のためのビットインタリーブに対応したディンタリ一ブ処理、伝送ビッ卜の削減のためのパンクチャリング処理に対応したデパンクチャリング処理、畳み込み符号化されたピット列の復号のためのビタビ復号処理、パイト単位でのディン夕リーブ処理、エネルギ拡散処理に対応したエネルギ逆拡散処理、 R S符号化処理に対応したエラ一訂正処理等を行う。

このように伝送路復号がされた伝送デ一夕は、例えば、 MPEG- 2システムズに規定されたトランスポートストリームとして出力される。

伝送制御情報復号回路 22は、 OFDM伝送フレームの所定の位置に変調されている TMCCや TPSといった伝送制御情報を復号する。

ガ一ド相関/ピーク検出回路

つぎに、ガード相関/ピーク検出回路 12の詳細な構成について説明をする。

なお、以下の説明をするにあたり、 Nu, Ng, N sという定数（Nu, Ng, Nsは、自然数である。）を用いる。 Nuは、 1つの有効シンポル内のサンプリング数である。 Ngは、ガードインターバル内のサンプリング数である。例えば、ガードインターバル長が有効シンポル長の 1/4であれば、 Ng=Nu/4となる。 Nsは、 1つの OF DM シンポルのサンプリング数である。すなわち、 Ns=Nu + Ngとなる。 9 図 9に、ガード相関/ピーク検出回路 12のブロック構成図を示す。図 10に、ガード相関/ピーク検出回路 12内の各信号のタイミングチャートを示す。

ガード相関/ピーク検出回路 12は、図 9に示すように、遅延回路 31と、複素共役回路 32と、乗算回路 33と、移動和回路 34と、振幅演算回路 35と、角度変換回路 3 6と、自走カウンタ 37と、ピーク検出回路 38と、出力回路 39とを備えている。

キヤリァ周波数誤差補正回路 9から出力された O F DM時間領域信号（図 1 0 (A) ) は、遅延回路 31及び乗算回路 33に供給される。遅延回路 31は、 Nu個のレジスタ群から構成されるシフトレジスタであり、入力された OFDM時間領域信号を有効シンポル時間分遅延させる。遅延回路 31により有効シンポル時間分遅延された〇 FDM時間領域信号（図 10 (B) ) は、複素共役回路 32に入力される。

複素共役回路 32は、有効シンポル期間分遅延された OF DM時間領域信号の複素共役を算出し、乗算回路 33に供,給する。

乗算回路 33は、遅延されていない OFDM時間領域信号（図 10 (A) ) と、有効シンポル期間分遅延された OFDM時間領域信号（図 10 (B) ) の複素共役信号とを、 1サンプル毎に乗算する。乗算結果は移動和回路 34に入力される。

移動和回路 34は、例えば、 Ng個のレジスタ群から構成されるシフトレジスタと、各レジス夕に格納されている値の総和を演算する加算器とから構成され、 1サンプル毎に順次入力されてきた乗算結果に対して、 Ng個のサンプル毎の移動和演算を行う。移動和回路 34から出力される値が、 OFDM時間領域信号と、有効シンポル（Nuサンプル）分の遅延がされた OFDM時間領域信号との相関を示したガード相関信号（図 1 0 (C) ) となる。移動和回路 34から出力されるガード相関信号は、振幅演算回路 3 5及び角度変換回路 36に供給される。

振幅演算回路 35は、ガード相関信号の実数部と虚数部とをそれぞれ 2乗して、それらを加算し、加算した結果の平方根をとることで、ガード相関信号の振幅成分を求める。ガード相関信号の振幅成分は、ピーク検出回路 38に供給される。

角度変換回路 36は、ガード相関信号の実数部と虚数部とに対して Tan— 1の演算を行い、ガード相関信号の位相成分を求める。ガード相関信号の位相成分は、ピーク検出回路 38に供給される。

自走カウンタ 37は、動作クロックをカウントするカウンタである。自走カウンタ 3 7のカウント値 Nは、 0から Ns-1までが 1ずつインクリメントされ、 Ns- 1を超えると 0に戻る（図 10 (D) ) 。つまり、自走カウンタ 37は、 OFDMシンポル期間のサンプル数（Ns) で、 1周期となっている巡回カウンタである。自走カウンタ 37 のカウント値 Nは、ピーク検出回路 38に供給される。

ピーク検出回路 38は、自走カウンタ 37の 1周期内（0〜Ns-l) で最もガード相関信号の振幅値が高いボイントを検出し、そのボイントにおけるカウント値を検出する。ピーク検出回路 38は、自走カウン夕 37のカウント値が次の周期に移ると、また新たにガード相関信号の振幅値が高いポイントを検出する。ピーク検出回路 38により検出されたカウント値が、ガード相関信号のピーク時刻を示すピークタイミング値 N となる。また、ピーク検出回路 38は、そのピーク時刻におけるガード相関信号の位相成分も検出し、検出した位相成分を出力回路 39に出力する。

出力回路 39は、自走カウンタ 37のカウント値 Nが 0となるタイミングで、ピーク検出回路 38から出力されたカウント値を取り込んで内部レジスタに格納し、そのカウント値を外部に対して出力可能な状態にセットする（図 10 (E) ) 。レジスタに格納された当該カウント値は、ガード相関信号のピーク時刻を示す情報（ピークタイミング値 Np) として、後段のタイミング同期回路 13に出力される。また、出力回路 39は、同様に、自走カウン夕 37のカウント値 Nが 0となるタイミングで、ピーク検出回路から出力された位相成分を取り込んで内部レジスタに格納し、その位相成分を外部に対して出力可能な状態にセットする。レジス夕に格納された当該位相成分は、後段の狭帯域キャリア誤差算出回路 14に出力される。

また、自走カウンタ 37は、カウント値 Nが 0となったときにハイとなる有効フラグを発行する（図 10 (F) ) 。この有効フラグは、後段の回路に対してピークタイミング値 N p及び位相値の発行タイミングを示している。

なお、ガード相関/ピーク検出回路 12では、カウント値 Nが最大値（Ns— 1) から 0に変化するタイミングと、ガード相関信号がピークとなるタイミング（OF DMシンボルの境界タイミング）とが、 OF DMシンボル期間に対して約半周期ずれるように、自走カウンタ 37の巡回タイミングが調整されている。つまり、ピークタイミング値 N p力、カウント値の最大値（Ns— 1) の 1/2程度の値となるように調整されている。このように調整されている理由について説明する。ピーク検出回路 38のピーク検出周期は、自走カウン夕 37のカウント値が 0となったタイミングから、 Ns- 1となるまでの間である。ピーク検出回路 38は、その期間内でガード相関信号の振幅値が最大となったタイミングのカウント値を、ピークタイミング値 Npとして出力する。ここで、もし、自走カウンタ 37の周期が更新されるタイミング（つまり、カウント値が 0になるタイミング）と、ガード相関信号の振幅値が最大となるときのタイミングとが時間的に近い場合、本来 1つ前の OF DMシンポルのガードインターパルにより生じる相関性が高い部分（つまり、山状になっている部分）が、次の OF DMシンポル期間のピーク検出処理に含まれて判断されてしまうこととなる。このような場合、ガード相関信号のピーク値は各種のノィズゃ誤差により必ず一定の値になるとは限らずシンボル毎に変動する可能性があるので、前の O F D Mシンポルのガードインタ一バルによって生じていた相関性の高い部分が、次の OF DMシンポルの境界位置であると判断されてしまう可能性がある。そのため、予め、ピークタイミング値 Npをカウント値の最大値（Ns— 1) の 1/2程度の値となるように調整しておくことによって、 1つ前の OFDMシンポルのガードインターバルにより生じている相関性が高い部分（山状の部分）を、次の O F DMシンポルに対する判断に含めないようにすることができ、安定したピーク位置検出を行うことができる。

もっとも、クロック周波数誤差（受信した OF DM信号の伝送クロックと、動作クロックとの間の誤差）がある場合、ピークタイミング値 Npは、徐々に移動していってしまう（この理由については詳細を後述する。）。このような場合には、クロック周波数誤差に応じて、カウント値 Nの巡回タイミングを適宜調整してもよい。

また、本ガード相関/ピーク検出回路 12では、 1つの OFDMシンポル周期毎に、ピ —クタイミング値 Npが発生される構成となっているが、 1 OFDMシンポル周期ではなく、 M個の（Mは自然数。） OF DMシンポル周期でピークタイミング値 Npを発生するような構成としてもよい。ただし、その際には、有効フラグも M個の OF DMシンポル周期に 1回だけ、 H i gh (1) とされるように構成する。

ピークタイミング値 N pの変動の説明

ところで、ガード相関/ピーク検出回路 12から出力されるピークタイミング値 Npは、理想的には常に一定の値となるはずである。

しかしながら、実際には、マルチパス、フラットフェージング及び周波数選択フエ一ジング等の伝送路で生じる外乱の影響、並びに、送信装置と受信装置とのクロックの違いにより生じるクロック周波数誤差の影響によって、ピークタイミング値 N pにノイズが含まれ変動してしまう。

以下、これらの外乱等の影響によって生じるピークタイミング値 N pの変動現象について、それぞれ状況に分けて説明する。

(マルチパス）

送信された電波が複数の経路を介して受信装置に到達するような環境をマルチパス環境と呼ぶ。典型的なマルチパス環境を図 1 1に示す。図 1 1は、送信装置 Xから受信装置 1への電波の経路として、直接電波が届く経路と、高層ビル群 Yを反射して電波が届く経路の 2つの経路が存在する環境である。送信装置 Xから直接届く電波を主波といい、高層ビル群 Yを反射して届く電波を遅延波という。

このようなマルチパス環境では、主波と遅延波とを重ね合わせた電波が受信装置 1に入力される。図 1 2 (A) は、主波と遅延波を重ね合わせた状態の O F D M時間領域信号（遅延なし）を表したものである。図 1 2 (B ) は、主波と遅延波を重ね合わせた状態の O F D M時間領域信号を有効シンポル分遅延させた信号を表したものである。

このような信号を受信した場合、図 1 2 ( C ) に示すように、ガード相関信号も主波の相関値と遅延波の相関値とを重ね合わせた信号となる。このようなガード相関信号に対してピーク検出を行ったとすると、図 1 2 (D) ，図 1 2 ( E ) 及び図 1 2 ( F ) に示すように、ピークタイミング値 N pは、主波のシンポル境界位置と遅延波のシンポル境界位置とがランダムに選ばれてしまう（ただし、同時に選択されることはない。）。したがって、ピークタイミング値 N pを時間方向に見た場合、図 1 3に示すように、主波のシンポル境界位置を示す力ゥント値と、遅延波のシンボル境界位置を示す力ゥント値とがランダムに発生する状態となってしまい、正確なシンポル同期を行うことが困難になってしまう。

(フラットフエージング）

フラットフェージング環境は、送信された電波の電力が周期的に変動してしまうような環境である。フラットフェージングは、例えば受信装置 1に到来する全ての電波が反射波である場合などに発生する。

このようなフラットフェージング環境では、電力が周期的に変動する信号が受信装置 1に入力される。図 14 (A) は、フラットフエ一ジング環境における OFDM時間領域信号（遅延なし）を表したものである。図 14 (B) は、フラットフエ一ジング環境における 0 F D M時間領域信号を有効シンポル分遅延させた信号を表したものである。このような信号を受信した場合、図 14 (C) に示すように、ガード相関信号は、信号電力が大きい時間帯では正しい値となるが、信号電力が小さい時間帯ではノィズが相対的に大きくなる。このようなガード相関信号に対してピーク検出を行ったとすると、図 14 (D) ,図 14 (E) 及び図 14 (F) に示すように、ピークタイミング値 N pは、信号電力が大きい時間帯では正しいシンポル境界位置が選ばれるが、電波の電力が小さい時間帯では誤つた値が選ばれてしまう。したがつて、ピークタイミング値 N pを時間方向に見た場合、図 15に示すように、電波の電力が小さい時間帯では、誤ったカウント値がランダムに発生する状態となってしまい、正確なシンポル同期を行うことが困難になってしまう。

(周波数選択性フエージング）

周波数選択性フエージング環境は、マルチパス環境とフラットフェージング環境とが合わさつたような環境である。周波数選択性フェージング環境は、例えば受信装置 1に到来する電波が全て遅延波で、さらにそれらの電波の到来時刻が複数のグループに分けられる場合などに発生する。

このような周波数選択性フエ一ジング環境では、電力が周期的に変動する主波及び遅延波が受信装置 1に入力される。図 16 (A) は、フラットフェージング環境における OFDM時間領域信号（遅延なし）を表したものである。図 16 (B) は、フラットフエージング環境における〇 F D M時間領域信号を有効シンポル分遅延させた信号を表したものである。周波数選択性フェージング環境では、主波の電力の方が遅延波よりも大きくなる時間帯と、遅延波の電力が主波の電力よりも大きくなる時間帯とが、周期的に現れる。

このような信号を受信した場合、図 16 (C) に示すように、ガード相関信号は、主波の電力が大きい時間帯では主波のシンポルの境界位置がピークとなり、遅延波の電力の大きい時間帯では遅延波のシンポルの境界がピークとなる。このようなガード相関信号に対してピーク検出を行ったとすると、図 16 (D) ,図 16 (E) 及び図 16 (F) に示すように、ピークタイミング値 Npは、当然、主波の電力が大きい時間帯では主波のシンポルの境界位置が選択され、遅延波の電力の大きい時間帯では遅延波のシンポルの境界位置が選択される。したがって、ピークタイミング値 N pを時間方向に見た場合、図 1 7に示すように、略一定の周期で、カウント値が交互に入れ替わる状態となってしまい、正確なシンポル同期を行うことが困難になってしまう。

(クロック周波数誤差）

ク口ック周波数誤差は、送信装置の発振器と受信装置の発振器の周波数の違いに起因する誤差である。つまり、送信されてきた O F D M信号の伝送クロックと、受信装置 1 の内部ク口ックとの周波数の違いにより生じる誤差である。

ガード相関/ピーク検出回路 1 2内から出力されるピークタイミング値 N pは、ガード相関信号のピークタイミングでの自走カウン夕 3 7の値である。自走カウンタ 3 7は、巡回的なカウンタ回路であるが、一周期のカウント数は予め 1 O F D Mシンポルのサンプリング数に設定されている。

したがって、受信した O F D M信号の伝送クロックと、自走カウンタ 3 7の動作クロックとの周波数が完全に一致していれば、図 1 8に示すように、ピークタイミング値 N Pは一定となる。

これに対して、受信した O F D M信号の伝送クロックの周波数よりも、自走カウンタ 3 7の動作クロックの周波数が高い場合、つまり、伝送クロックよりも自走カウンタ 3 7の動作クロックの方が早い場合、図 1 9に示すように、ピークタイミング値 N pは、徐々に増加していく。また、受信した O F D M信号の伝送クロックの周波数よりも、自走カウンタ 3 7の動作クロックの周波数が低い場合、つまり、伝送クロックよりも自走カウン夕 3 7の動作クロックの方が遅い場合、図 2 0に示すように、ピークタイミング値 N pは、徐々に減少していく。

したがって、このようにクロック周波数誤差がある場合には、ピークタイミング値 N が変化してしまうので、正確なシンポル同期を行うことが困難になってしまう。

(夕イミング同期回路の必要性）

そこで、以下に説明をするタイミング同期回路 1 3では、以上のような各種の外乱及び誤差を除去し、正確にシンポル同期を行うようにしている。

タイミング同期回路

つぎに、タイミング同期回路 1 3について説明をする。図 21に、夕イミング同期回路 13の内部構成図を示す。

タイミング同期回路 13は、図 21に示すように、クロック周波数誤差算出回路 41 と、初期値位相算出回路 42と、シンポル境界算出回路 43と、シンポル境界補正回路 44と、スタートフラグ生成回路 45とを備えている。

タイミング同期回路 13には、ガード相関/ピーク検出回路 12からピークタイミング値 Npが、 M個の OF DMシンポル周期で入力される（Mは自然数。 ) 。タイミング同期回路 13内の各回路は、ピークタイミング値 Npの入力タイミング周期（Mシンポル周期）で動作が制御されている。

クロック周波数誤差算出回路 41は、 M個の OF DMシンポル周期で入力されるピークタイミング値 Npに基づき、クロック周波数誤差を推定し、推定したクロック周波数誤差をシンポル境界算出回路 43に入力する。

初期値位相算出回路 42は、 Mシンポル周期で入力されるピークタイミング値 Npに基づき、そのピークタイミング値 Npの初期値を算出する。この初期値は、シンポル境界算出回路 43に入力される。

シンポル境界算出回路 43は、 Mシンポル周期で入力されるピークタイミング値 Np に対して、フィルタリング処理を行い、 OF DMシンポルの境界位置を示すシンポル境界位置 Nxを算出する。シンポル境界位置 Nxは、ガード相関/ピーク検出回路 12内の自走カウンタ 37の周期である 0〜N sの範囲で表された値である。ただし、このシンポル境界位置 Nxは、自走カウンタ 37及びピークタイミング値 Npが整数精度の値であるのに対して、小数点以下の精度の値となっている。シンポル境界算出回路 43では、出力値（シンポル境界位置 Nx) と入力値（ピークタイミング値 Np) との位相誤差を算出し、位相誤差成分に基づき出力値（シンポル境界位置 Nx) を安定化させるフィル夕リング処理が行われる。初期値位相算出回路 42から出力される初期値は、例えばフィルタリング処理の開始時等の初期出力値となる。

また、シンポル境界算出回路 43では、クロック周波数誤差算出回路 41により算出されたクロック周波数誤差を上記位相誤差成分に加算していくことによって、クロック周波数誤差に基づく出力値（シンポル境界位置 Nx) の変動も補正している。このようにクロック周波数誤差を含めてシンポル境界位置を求めることによって、より高精度にシンポル境界位置を特定することが可能となる。シンポル境界算出回路 4 3から出力されるシンポル境界位置 N xは、シンポル境界補正回路 4 4に入力される。

シンポル境界補正回路 4 4は、 Mシンポル毎に入力されるシンポル境界位置 N xの整数成分を検出して、 F F T演算のためのスタート時刻を算出する。算出されたスタート時刻は、スタートフラグ生成回路 4 5に供給される。また、シンポル境界補正回路 4 4 は、シンポル境界位置 N xの小数以下の成分を検出することにより、シンポル境界時刻と F F T演算開始時刻との動作ク口ック周期以下の精度の時間ずれを求め、その時間ずれ量に基づき F F T演算後の各サブキヤリァに含まれている信号成分の位相回転量を算出する。算出された位相回転量は、複素信号に変換されたのち、位相補正回路 1 1に供給される。

スタートフラグ生成回路 4 5は、シンポル境界補正回路 4 4から供給されたスタート時刻に基づき、 F F T演算のための信号切り出しタイミング（すなわち、 F F T演算開始タイミング）を特定するスタートフラグを発生する。このス夕一トフラグは、 l O F D Mシンポル毎に発生される。なお、スタートフラグは、入力されたシンポル境界位置 N xから所定のマ一ジン時間分遅延させたのち発生させてもよい。ただし、このマージン時間は、少なくともガードインタ一バルの時間長を超えないようにする。このようにシンポル境界時刻から所定のマージン時間を遅延させてスタートフラグを発生することで、例えば、前ゴーストのシンポル境界を検出してしまったことによるシンポル間干渉を除去することができる。

以下、具体的にタイミング同期回路 1 3内の各回路の詳細構成について説明をしていクロック周波数誤差算出回路

クロック周波数誤差算出回路 4 1では、ピークタイミング値 N pの時間変化率（傾き量 S ) を検出し、この傾き量 Sに基づきクロック周波数誤差を算出する。これは、傾き量 Sからクロック周波数誤差が算出できるのは、傾き量 Sがク口ック周波数誤差に比例した値となっているためである。まず、この理由について説明をする。

ガード相関/ピーク検出回路 1 2内から出力されるピークタイミング値 N pは、ガード相関信号のピークタイミングでの自走カウンタ 3 7の値である。自走カウンタ 3 7は、巡回的なカウンタ回路であるが、一周期のカウント数は予め 1 O F D Mシンポルのサンプリング数（Ns) に設定されている。

そのため、受信した OFDM信号のシンポル周期と、自走カウンタ 37の周期とが完全に一致している場合、つまり、受信した OFDM信号の伝送クロックと、自走カウン夕 37の動作クロックとの周波数が完全に一致している場合には、ピークタイミング値 Npは一定となる。

これに対して、受信した OFDM信号のシンポル周期よりも、自走カウン夕 37の周期の方が短い塲合、つまり、受信した OFDM信号の伝送クロックよりも自走カウンタ 37の動作クロックの方が早い場合、ピークタイミング値 Npは、徐々に増加してゆく。また、受信した OFDM信号のシンポル周期よりも、自走カウンタ 37の周期の方が長い場合、つまり、受信した OF DM信号の伝送クロックよりも自走カウンタ 37の動作クロックの方が遅い場合、ピークタイミング値 Npは、徐々に減少してゆく。

このようにピークタイミング値 N pの時間変化率は、受信した O F D M信号の伝送クロックと、受信側の動作クロックとの誤差であるクロック周波数誤差に比例した値となる。

クロック周波数誤差算出回路 41では、このようにクロック周波数誤差に比例するピークタイミング値 Npの傾き量 Sを検出する回路である。なお、ピークタイミング値 N Pの傾き量 Sは、言い換えると、受信した OFDMシンポルのシンポル間隔を受信側の動作クロックで測定した値であるともいえる。

図 22に、クロック周波数誤差算出回路 41の具体的な回路構成図を示す。

クロック周波数誤差算出回路 41は、図 22に示すように、ピークタイミング値 Np を 1サンプル分遅延させるレジスタ 41 aと、減算器 4 l bと、ローパスフィルタ 41 cとを有している。

クロック周波数誤差算出回路 41には、 M個（Mは自然数。）の OFDMシンポル毎に h i gh (1) とされる有効フラグに同期して、ピークタイミング値 Npが入力されてくる。すなわち、一定の入力間隔（Mシンポル周期）毎に、ガード相関/ピーク検出回路 12からピークタイミング値 Npが入力される。レジスタ 4 l aは、ピークタイミング値 Npを 1サンプル分（Mシンポル周期）遅延させる。減算器 4 l bは、ガード相関/ ピーク検出回路 12から入力されたピークタイミング値 Npから、レジスタ 41 aに格納されている 1サンプル前のピークタイミング値 Npを減算し、ピークタイミング値 N Pの変化量を算出する。口一パスフィルタ 4 1 cは、ピークタイミング値 N pの変化量を平均化し、ピークタイミング値 N pの時間変化率（傾き量 S ) を求める。

なお、レジスタ 4 l aは、ィネーブル機能付きのレジスタである。ィネーブル機能付きレジス夕の動作を下記の表 1に示す。表 1において、 kは任意のタイミングであり、 k+ 1は kの 1クロック後のタイミングを示している。 EN [x]は、時刻 Xにおけるイネ一ブルポ一トの値（0又は1 ) であり、 D [x]は、時刻 Xにおけるレジス夕の入力ポートの値であり、 Q [x]は時刻 Xにおける出力ポートの値である。 Aは任意の値である。

表 1

つまり、ィネーブル機能付きのレジスタは、イネ一ブルボートにフラグがアサ一ト

( 1とされた）タイミングで入力ポートの値を内部に保持し、内部に保持している値を出力ポートから出力する回路である。本明細書で説明をする他のイネ一ブル機能付きのレジスタも表 1と同一の動作をする。

クロック周波数誤差算出回路 4 1は、このように求められたピークタイミング値 N p の時間変化率（傾き量 S ) を、クロック周波数誤差として、シンポル境界算出回路 4 3 に供給する。

初期位相算出回路

初期位相算出回路 4 2は、シンボル境界算出回路 4 3で行われるフィルタリング処理に用いられる初期値（初期位相）を算出する。

初期位相算出回路 4 2は、例えば、図 2 3に示すように、ィネーブル機能付きのレジスタ 4 2 aにより構成することができる。レジスタ 4 2 aの入力ポート Dには、ピークタイミング値 N pが入力され、ィネーブルポート ENには有効フラグが入力される。この場合、初期位相算出回路 4 2は、ピークタイミング値 N pを 1サンプル分（Mシンポル分）遅延させて、そのまま初期位相としてシンポル境界算出回路 4 3に出力する。

また、初期位相算出回路 4 2は、図 2 4〜図 2 6に示すように構成して、初期位相の精度向上を図ってもよい。

図 2 4に示す初期位相算出回路 4 2は、 N段のイネ一ブル機能付きレジス夕から構成されたシフトレジスタ 4 2 bと、シフトレジスタ 4 2 b内の全レジス夕の出力値を合計する加算器 4 2 cと、加算器 4 2 cの出力値に 1 ZNを乗算する乗算器 4 2 dとから構成されている。シフトレジスタ 4 2 bの初段のレジス夕の入力ポート Dには、ガード相関 /ピーク検出回路 1 2からピークタイミング値 N pが入力される。各レジスタのイネ一ブルポート ENには、ガード相関/ピーク検出回路 1 2から出力される有効フラグが入力される。このような図 2 4に示す初期位相算出回路 4 2では、乗算器 4 2 dの出力値が初期位相として出力される。つまり、図 2 4に示す初期位相算出回路 4 2は、ピークタイミング値 N pに対して Nサンプル毎の移動平均を算出して、初期位相として出力している。図 2 5に示す初期位相算出回路 4 2は、出力値を 1サンプル分保持するイネ一プル機能付きのレジスタ 4 2 eと、ガード相関/ピーク検出回路 1 2から入力されたピークタイミング値 N pからレジスタ 4 2 eの出力値を減算する減算器 4 2 f と、減算器 4 2 f の出力値に所定のゲインを乗算する乗算器 4 2 gと、乗算器 4 2 gの出力値とレジスタ 4 2 eの出力値とを加算する加算器 4 2 hとから構成されている。レジスタ 4 2の入力ボ ―ト！)には加算器 4 2 hの出力値が入力され、イネ一ブルポート ENにはガ一ド相関/ピーク検出回路 1 2からの有効フラグが入力される。図 2 5に示す初期位相算出回路 4 2では、加算器 4 2 hの出力値が初期位相として出力される。つまり、図 2 5に示す初期位相算出回路 4 2は、 I I R型のフィル夕によって、ピークタイミング値 N pに口一パスフィルタリングを行って平均をとり、その平均値を初期位相として出力している。

図 2 6に示す初期位相算出回路 4 2は、 N段のイネ一ブル機能付きレジスタから構成されたシフトレジスタ 4 2 iと、シフトレジスタ 4 2 i内の全レジスタの格納値のなかから 1つの中央値を選択する中央値選択器 4 2 j とから構成されている。シフトレジス夕 4 2 iの初段のレジス夕の入力ポート！)には、ガード相関/ピーク検出回路 1 2からピ —クタイミング値 N pが入力される。各レジス夕のイネ一ブルポート ENには、ガード相関/ピーク検出回路 1 2から出力される有効フラグが入力される。中央値選択器 4 2 jは、シフトレジス夕 4 2 iの各レジスタから N個の入力値を受け付け、それらを大きい順に並べたときに、 N/ 2番目となる値を出力する。したがって、図 2 6に示す初期位相算出回路 4 2では、中央値選択器 4 2 jの出力値が初期位相として出力される。つまり、この初期位相算出回路 4 2は、いわゆる中央値選択フィル夕によって、ピークタイミング値 N pに対して Nサンプル毎の中央値を算出し、初期位相として出力している。そのため、この初期位相算出回路 4 2では、例えば、入力値のある 1つのピークタイミング値 Npが極端に大きい誤差を持っている場合などに、その大きな誤差による変動を効果的に抑えることが可能となる。

シンボル境界算出回路

つぎに、シンポル境界算出回路 43について説明をする。

シンポル境界算出回路 43は、ガード相関/ピーク検出回路 12からピークタイミング値 Npが入力され、このピークタイミング値 N pに基づきいわゆる D L L (Delay Locked Loop) によるル一プフィルタリングを行い、シンポル境界位置 N xを推定する回路である。

(Np, Nxについての説明）

まず、ピークタイミング値 N p及びシンポル境界位置 N Xについて説明をする。

ピークタイミング値 Npは、ガード相関/ピーク検出回路 12により検出されたガード相関信号のピーク位置を示す値である。また、シンポル境界位置 Nxは、受信した OF DM信号の OF DMシンポルの境界位置を示す値である。

ピーク夕イミング値 N p及びシンポル境界位置 N Xは、ガード相関/ピーク検出回路 1 2内の自走カウンタ 37のカウント値の範囲内の値をとる。すなわち、ピークタイミング値 Np及びシンポル境界位置 Nxは、 0から N sまで範囲の値をとる。ピークタイミング値 Npは自走カウンタ 37のカウント値がそのまま出力された値であることから 0 〜N sの範囲の整数精度の値である。シンポル境界位置 Nxは、 0〜Nsの範囲の小数点以下の精度も含めた値である。

ガード相関/ピーク検出回路 12内の自走カウンタ 37は、本 OF DM受信装置 1の動作クロックをカウントして自走動作しているので、そのカウント値は OF DM受信装置 1の基準時刻とみなすことができる。また、自走カウンタ 37の 1周期のカウント数は、 OF DM信号の 1シンボル内のサンプル数 N s (有効シンボルのサンプル数 Nuとガ一ドインターバルのサンプル数 Ngとを加算した数）に設定されている。したがって、ピ —クタイミング値 Np及びシンポル境界位置 Nxは、自走カウンタ 37に同期した時刻を表している。言い換えれば、 OF DM信号のシンポル周期に対する位相を表している。本 OF DM受信装置 1では、以上のように OF DM信号の 1シンポルのサンプル数 N s内の範囲の値を用いて、ピークタイミング値 Np及びシンポル境界位置 Nxを生成しているので、繰り返し発生するシンポル境界位置の同期制御を簡易に行うことが可能となっている。

(シンボル境界算出回路の全体構成）

続いて、シンポル境界算出回路 4 3の内部構成について説明をする。図 2 7に、シンポル境界算出回路 4 3の回路構成図を示す。

シンポル境界算出回路 4 3は、図 2 7に示すように、位相比較回路 5 1と、リミッタ 5 2と、非対称ゲイン回路 5 3と、口一パスフィルタ 5 4と、クロック誤差補正回路 5 5と、位相発生回路 5 6と、同期管理回路 5 7と、第 1のレジスタ 5 8と、第 2のレジス夕 5 9と、第 3のレジスタ 6 0とを備えている。

シンボル境界算出回路 4 3には、ピークタイミング値 N p及び有効フラグが入力される。有効フラグは、自走カウン夕 3 7の巡回タイミングに同期して、 Mシンポル（Mは自然数。）に 1回だけ H i g h ( 1 ) となる。シンポル境界算出回路 4 3は、有効フラグが H i g hとなつたタイミング毎に、シンポル境界位置 N Xを算出する。

(位相比較回路）

図 2 8に、位相比較回路 5 1の回路構成図を示す。

位相比較回路 5 1は、減算器 5 l aと、モジュロ演算器 5 1 bとから構成されている。位相比較回路 5 1には、ガード相関/ピーク検出回路 1 2からピークタイミング値 N pが入力されるとともに、シンポル境界算出回路 4 3の出力値であるシンポル境界位置 N x がフィードバックされて入力される。位相比較回路 5 1に入力されるシンポル境界位置 N xは、ガード相関/ピーク検出回路 1 2から出力されるピークタイミング値 N pの入力タイミングに対して、 1サンプル前（すなわち、 1回前に有効フラグが H i g hとなつたタイミング）に当該シンポル境界算出回路 4 3から出力された値である。位相比較回路 5 1に入力されるシンポル境界位置 N xは、第 1のレジスタ 5 8を介して入力されている。

減算器 5 l aは、ピークタイミング値 N pからシンボル境界位置 N xを減算する。モジュロ演算器 5 1 bは、減算器 5 1 aの出力値に対して、 N s ( 1シンポルのサンプル数）の剰余演算をする。つまり、モジュロ演算器 5 l bは、減算器 5 l aの出力値を N s ( 1シンポルのサンプル数）で除算し、その余りの値を出力する。

このような位相比較回路 5 1では、自走カウンタ 3 7のカウント値をシンポル周期とみなした場合における、現在推定されているシンポル境界位相と、現在のシンポルのガ一ド相閧信号のピーク位相との位相差△ Sが算出される。つまり、自走カウンタ 3 7のカウント値を基準時刻とみなした場合における、現在推定されているシンポル境界時刻と、現在のガード相関信号のピーク時刻との時間差が算出される。

位相比較回路 5 1により算出された位相差は、リミッタ 52に供給される。

(リミッタ）

図 29に、リミッタ 52の回路構成図を示す。

リミッタ 52には、位相比較回路 5 1の出力値である位相差△ Sが入力される。リミッ夕 52は、上限値 TH1と位相差 Δ 0とを比較する第 1の比較器 52 aと、下限値 T H 2と位相差 Δ 0とを比較する第 2の比較器 52 bと、位相差 Δ θ、上限値 TH1又は下限値 ΤΗ 2のいずれか一つを選択するセレクタ 52 cとから構成されている。上限値 TH1と下限値 ΤΗ2との大小関係は、 ΤΗ1>ΤΗ2である。

第 1の比較器 52 aは、位相差が上限値 TH1より小さければ Low (0) を出力し、位相差△ Θが上限値 TH 1以上であれば H i g h (1) を出力する。第 2の比較器 52 bは、位相差が下限値 TH2より大きければ Low (0) を出力し、位相差 △ Sが下限値 TH2以下であれば H i gh (1) を出力する。

セレクタ 52 cは、第 1の比較器 52 aの出力が L ow (0) 且つ第 2の比較器 52 bの出力が Low (0) であれば、位相比較回路 5 1から出力された位相差 Δ 0をそのまま出力する。セレクタ 52 cは、第 1の比較器 52 aの出力が H i gh (1) であれば上限値 TH1を出力し、第 2の比較器 52 bの出力が H i gh (1) であれば下限値 TH 2を出力する。すなわち、リミッタ 52は、入力された位相差 Δ Sが上限値 TH1 から下限値 TH 2の範囲に入っていればそのまま位相差△ Θを出力するが、入力された位相差 Δ Θが上限値 TH 1以上であれば出力値を上限値 TH 1でクリップし、入力された位相差 Δ Θが下限値以下であれば出力値を下限値 TH 2でクリップするといつた、 T H 1 >TH 2の範囲で位相差 Δ Θのレベル制限を行う回路である。

なお、ここでは、位相差 Δ Sは 0を中心としてプラス方向とマイナス方向に値が変動するので、 TH1≥0， TH2≤0に設定する。

シンポル境界算出回路 43では、このようなリミッタ 52を設けることによって、例えばフエージング環境において生じる大きなィンパルスノィズを除去することができ、同期保持特性を向上させることができる。リミッタ 5 2によりレベル制限がされた位相差 Δ 0は、非対称ゲイン回路 5 3に供給される。

(非対称ゲイン回路）

図 3 0に、非対称ゲイン回路 5 3の回路構成図を示す。

非対称ゲイン回路 5 3には、リミッタ 5 2の出力値であるレベル制限がされた後の位相差 Δ Θが入力される。非対称ゲイン回路 5 3は、位相差△ 0の極性を判断する比較器 5 3 aと、位相差に第 1のゲイン G aを乗算する第 1の乗算器 5 3 bと、位相差△ Sに第 2のゲイン G bを乗算する第 2の乗算器 5 3 cと、第 1の乗算器 5 3 b又は第 2 の乗算器 5 3 cのいずれかの出力を選択するセレクタ 5 3 dとから構成されている。第 1のゲイン G aと第 2のゲイン G bとの関係は、 G a > G bである。

比較器 5 3 aは、位相差△ Sと 0とを比較し、位相差△ Θが 0より小さければ L o w

( 0 ) を出力し、位相差△ 0が 0以上であれば H i g h ( 1 ) を出力する。セレクタ 5 3 dは、比較器 5 3 aの出力が L o w ( 0 ) であれば、第 1の乗算器 5 3 bの出力値

(位相差 Δ Sに G aが乗算された値）を選択して出力し、比較器 5 3 aの出力が H i g h ( 1 ) であれば、第 2の乗算器 5 3 cの出力値（位相差 Δ Sに G bが乗算された値）を選択して出力する。

すなわち、非対称ゲイン回路 5 3は、ピークタイミング値 N pがシンポル境界位置 N Xよりも早いか遅いかを判別し、ピークタイミング値 N pの方がシンポル境界位置 N X よりも早ければ小さいゲイン（G b ) を乗算し、ピークタイミング値 N pの方がシンポル境界位置 N xよりも遅ければ大きいゲイン（G a ) を乗算する。つまり、非対称ゲイン回路 5 3は、マルチパス等により複数のピーク値が検出されるような場合に、より時間的に早い信号（主波）に対して同期をしやすいように、位相差に乗算するゲインを変えている。

非対称ゲイン回路 5 3によりゲインが乗算された位相差 Δ 0は、ローパスフィルタ 5 4に供給される。

(口一パスフィルタ）

図 3 1に、ローパスフィルタ 5 4の回路構成図を示す。

ローパスフィルタ 5 4には、非対称ゲイン回路 5 3によりゲインが乗算された位相差 Δ 0及びガード相関/ピーク検出回路 1 2から出力された有効フラグが入力される。口一パスフィルタ 5 4は、イネ一ブル機能付きのレジスタ 5 4 aと、減算器 5 4 bと、乗算器 5 4 cと、加算器 5 4 dとから構成されている。

イネ一ブル機能付きレジス夕 5 4 aは、イネ一ブルポート ENに有効フラグが入力され、入力ポート Dに当該口一パスフィルタ 5 4の出力値（平均位相差 Ave A 0 ) が入力される。減算器 5 4 bは、非対称ゲイン回路 5 3から出力された位相差 Δ Θから、レジスタ 5

4 aの出力値を減算する。すなわち、減算器 5 4 bは、入力された位相差△ Θから、 1 サンプル前（1回前に有効フラグが H i g hとなったタイミング）の当該ローパスフィルタ 5 4の出力値（平均位相差 Ave A 0 ) を減算して、位相差△ Θの残差を算出する。乗算器 5 4 cは、減算器 5 4 bから出力された位相差 Δ 0の残差に対して所定の係数 Kを乗算する。加算器 5 4 dは、所定の係数 Kが乗算された残差と、レジスタ 5 4 aの出力値とを加算する。この加算器 5 4 dの出力値が、当該ローパスフィルタ 5 4の出力値（平均位相差 Ανε Δ Θ ) となる。

つまり、ローパスフィルタ 5 4は、 I I R型の口一パスフィルタを用いて、入力された位相差 Δ Θを平均化し、平均位相差 Ave Δ Θを算出する回路である。

口一パスフィルタ 5 4により算出された平均位相差 Ave△ Sは、クロック誤差補正回路

5 5に供給される。

(クロック誤差補正回路）

図 3 2に、クロック誤差補正回路 5 5の回路構成及びその制御回路となる同期管理回路 5 7を示す。

クロック誤差補正回路 5 5には、口一パスフィルタ 5 4の出力値である平均位相差 Ave △ 0及びガード相関/ピーク検出回路 1 2から出力された有効フラグが入力される。

クロック誤差補正回路 5 5は、乗算器 5 5 aと、レジスタ 5 5 bと、第 1の加算器 5 5 cと、第 2の加算器 5 5 dとから構成されている。

乗算器 5 5 aは、ローパスフィルタ 5 4から出力された平均位相差 Ave Δ Θに対して所定の係数 K 1を乗算する。乗算器 5 5 aの出力値は、推定されているクロック周波数誤差から現在処理中の特定のシンポルに対するクロック周波数誤差を減算したときに得られる残差成分を表している。クロック周波数誤差の残差成分は、例えば、係数 K 1を、 nシンポル分のサンプリング数の逆数（nは有効フラグが発生するシンポルの間隔）、つまり、 1 / ( n X N s ) とすることによって算出できる。レジスタ 5 5 bには、現在推定されているクロック周波数誤差が格納される。第 1の加算器 5 5 cは、レジスタ 5 5 bに格納されている現在推定されているクロック周波数誤差と、乗算器 5 5 aから出力された残差成分とを加算して、新たなクロック周波数誤差を算出する。

第 2の加算器 5 5 dは、第 1の加算器 5 5 cから出力されたクロック周波数誤差を、口一パルフィルタ 5 4から出力された平均位相差 Ave Δ Θに加算する。ク口ック周波数誤差が加算された平均位相差 Ave Δ Θは、位相発生回路 5 6に供給される。

このように、クロック誤差補正回路 5 5は、平均位相差 Ave A Sに対してクロック周波数誤差を加算することにより、平均位相差 Ave Δ Θに対してク口ック周波数誤差の補正を行う。このため、シンポル境界算出回路 4 3では、より正確なシンポル同期処理を行うことができる。

ここで、レジスタ 5 5 bには、現在推定されているクロック周波数誤差が格納されるが、 2つの推定値のうちのいずれか一方が選択されて格納される。一方は、第 1の加算器 5 5 cから出力される推定値であり、他方は、外部のクロック周波数誤差算出回路 4 1から出力される推定値である。

ク口ック周波数誤差は、その残差成分を累積加算することによつて算出することが可能である。つまり、乗算器 5 5 aの出力を累積加算してゆき、その値が安定化したときにクロック周波数誤差の推定値となる。また、クロック周波数誤差は、上述したようにピークタイミング値 N の傾き値からも算出することができる。ク口ック周波数誤差算出回路 4 1では、ピークタイミング値 N pの傾き値から算出したク口ック周波数誤差を出力している。平均位相差 Ave A 0に加算するクロック周波数誤差には、上記の 2つの値を用いることができるが、クロック周波数誤差算出回路 4 1から出力されたクロック周波数誤差の方が、残差を累積加算して求めないため応答が速く、且つ、別のパスでクロック周波数誤差のみを算出できるので位相誤差に影響されずに正確に値を算出することができる。

そこで、クロック誤差補正回路 5 5では、クロック周波数誤差算出回路 4 1の出力値の安定状態を判断し、安定状態の場合には、当該クロック周波数誤差算出回路 4 1の出力値を上記レジスタ 5 5 bに入力し、この出力値が安定していない状態（不安定状態）の場合には、第 1の加算器 5 5 cの出力値をフィードバックしてレジス夕 5 5 bに入力するようにしている。

具体的に、安定状態及び不安定状態の状態管理は、同期管理回路 5 7により行われる。同期管理回路 5 7は、クロック周波数誤差算出回路 4 1の出力値の安定状態をステートマシーンにより管理する。同期管理回路 5 7のステートマシーンは、まず、動作開始時には不安定状態に遷移させる。不安定状態のときに、クロック周波数誤差算出回路 4 1 の出力値が所定数回連続して一定範囲内であれば、安定状態に遷移させる。このとき、ステートマシーンは、安定状態に遷移するときの出力値を、現在の推定値として保持する。安定状態では、クロック周波数誤差算出回路 4 1の出力値と現在の推定値との差を検出し、所定数回連続でその差がある一定範囲を超えたならば、不安定状態に遷移させる。同期管理回路 5 7は、ステートマシーンが安定状態の場合には第 1のロードフラグを H i g h ( 1 ) とし、不安定状態の場合には第 1のロードフラグを L o w ( 0 ) とする。

また、レジス夕 5 5 bへの入力されるパスの切り換えは、当該レジスタ 5 5 bをロードィネ一ブル機能付きのレジス夕とすることで行われている。

ロードィネーブル機能付きレジス夕の動作を下記の表 2に示す。表 2において、 kは任意のタイミングであり、 k+ 1は kの 1クロック後のタイミングを示している。 EN [x]は時刻 Xにおけるイネ一ブルポートの値（0又は1 ) であり、 LEN [x]は時刻 Xにおけるロードィネーブルポートの値（0又は1 ) であり、 D [x]は時刻 Xにおけるレジス夕の入力ポートの値であり、 LD [x]は時刻 Xにおけるレジス夕のロードポートの値であり、 0 ]は時刻における出力ポートの値である。 A, Bは任意の値である。

表 2

つまり、ロードイネ一ブル機能付きのレジスタは、ィネーブルポートに信号がアサ一ト（1とされた）タイミングで入力ポート D又はロードポート LDの値を内部に保持し、内部に保持している値を出力ポート Qから出力する回路である。入力ポ一ト D又は口一ドボート LDのいずれの値を格納するかは、ロードィネーブルポート LENが H i g h ( 1 ) となつているか、 L o w ( 0 ) になっているかによって選択される。本明細書で説明をする他の口一ドィネーブル機能付きのレジスタも表 2と同一の動作をする。

このようなロードイネ一プル機能付きのレジス夕 5 5 bには、ィネーブルポート ENに有効フラグが入力され、入力ポート Dには第 1の加算器 5 5 cの出力値が入力され、口一ドイネ一ブルポ一ト LENには同期管理回路 5 7から出力される第 1のロードフラグが入力され、ロード端子 LDにはクロック周波数誤差算出回路 4 1からクロック周波数誤差が入力される。

したがって、同期管理回路 5 7によりクロック周波数誤差算出回路 4 1の出力値が安定状態であると判断されているならば、レジスタ 5 5 bは、クロック周波数誤差算出回路 4 1の出力値を内部に取り込み、不安定状態であると判断されているならば、第 1の加算器 5 5 cの出力値を内部に取り込む。

このようなクロック誤差補正回路 5 5が設けられていることによって、シンポル境界位置を算出する際に、別のパスで算出されたクロック周波数誤差を用いて補正をすることができる。そのため、より早く且つ正確にシンポル境界を算出することができる。

(位相発生回路）

図 3 3に、位相発生回路 5 6の回路構成及びその制御回路となる同期管理回路 5 7を示す。

位相発生回路 5 6には、クロック誤差補正回路 5 5の出力値であるクロック周波数誤差成分が補正された後の平均位相差 Ave A 0、並びに、ガード相関/ピーク検出回路 1 2 から出力された有効フラグが入力される。また、位相発生回路 5 6には、初期位相算出回路 4 2の出力値である初期位相、並びに、同期管理回路 5 7から第 2のロードフラグも入力される。

位相発生回路 5 6は、加算器 5 6 aと、レジスタ 5 6 bとから構成されている。

レジス夕 5 6 bには、現在の推定位相が格納されている。

加算器 5 6 aには、クロック誤差補正回路 5 5から出力された平均位相差 Ave Δ Θと、レジスタ 5 6 bに格納されている現在の推定位相が入力される。加算器 5 6 aは、平均位相差 Ανε Δ Θと現在の推定位相とを加算し、シンポル境界位置 N xを出力する。

このような位相発生回路 5 6は、平均位相差 Ave A Sに、現在推定されている位相を加算することによって、シンポル境界位置 N xを算出する。つまり、位相発生回路 5 6は、位相比較回路 5 1からクロック誤差補正回路 5 5までのパスで算出された位相の誤差成分を、現在推定されている位相に加算することによって、最終的なシンポル境界位置を示す出力位相（シンボル境界位置 N x ) を発生する。なお、この出力位相（シンポル境界位置 N x ) は、自走カウンタ 3 7から発生されるカウント値（0〜N s ) の周期の位相を表しているため、算出された後の出力位相が N sを越えた場合又は 0を下回った場合には、自走カウンタ 3 7のカウント周期（N s ) でモジュロ演算を行った後の値が出力される。

ここで、レジスタ 5 6 bには、現在の推定位相が格納されるが、 2つの推定位相のうちのいずれか一方が選択されて格納される。一方は、加算器 5 6 aから出力される推定値であり、他方は、外部の初期位相算出回路 4 2から出力される推定値である。現在の推定位相は、その位相残差を累積加算することによって算出することが可能である。つまり、加算器 5 6 aの出力を累積加算してゆき、その値が安定化したときに現在の推定位相となる。また、現在の推定位相は、ピークタイミング値 N pそのもの又はピークタィミング値 N pをフィルタリングした値とすることもできる。

以上のように現在の推定位相には、上記の 2つの値を用いることができるが、初期位相算出回路 4 2から出力された初期位相の方が、位相誤差を累積加算して求めないため応答が速い。

そこで、位相発生回路 5 6では、初期位相算出回路 4 2の出力値の安定状態を判断し、安定状態の場合には、当該初期位相算出回路 4 2の出力値を上記レジスタ 5 6 bに格納し、この出力値が安定していない状態（不安定状態）の場合には、加算器 5 6 aの出力値をフィードバックしてレジスタ 5 6 bに格納するようにしている。

具体的に、安定状態及び不安定状態の状態管理は、同期管理回路 5 7により行われる。同期管理回路 5 7は、初期位相算出回路 4 2の出力値の状態をステートマシーンにより管理する。同期管理回路 5 7のステートマシーンは、まず、動作開始時には不安定状態に遷移させる。不安定状態のとき、初期位相算出回路 4 2の出力値が所定数回連続して一定範囲内であれば、安定状態に遷移させる。このとき、ステートマシーンは、安定状態に遷移するときの出力値を、現在の推定値として保持する。安定状態のときは、初期位相算出回路 4 2の出力値と現在の推定値との差を検出し、所定数回連続でその差がある一定の範囲を超えたならば、不安定状態に遷移させる。同期管理回路 5 7は、ステ一トマシーンが安定状態の場合には第 2のロードフラグを H i g h ( 1 ) とし、不安定状態の場合には第 2のロードフラグを L o w ( 0 ) とする。

また、レジスタ 5 6 bへの入力されるパスの切り換えは、当該レジスタ 5 6 bをロードィネーブル機能付きのレジス夕とすることで行われている。

このようなロードイネ一ブル機能付きのレジスタ 5 6 bには、イネ一ブルポート ENに有効フラグが入力され、入力ポート Dには加算器 5 6 aの出力値が入力され、ロードイネ一ブルポート LENには同期管理回路 5 7から出力される第 2のロードフラグが入力され、ロード端子 LDには初期位相算出回路 4 2から初期位相が入力される。

したがって、同期管理回路 5 7により初期位相算出回路 4 2の出力値が安定状態である判断されているならば、レジスタ 5 6 bは、初期位相算出回路 4 2の出力値を内部に取り込み、不安定状態であると判断されているならば、加算器 5 6 aの出力値を内部に取り込む。

このような位相発生回路 5 6が設けられていることによって、シンポル境界位置を算出する際に、別のパスで算出された現在の推定位相を用いて補正をすることができる。そのため、より早く且つ正確にシンボル境界を算出することができる。

位相発生回路 5 6から出力されたシンポル境界位置 N xは、第 1のレジスタ 5 8及び第 2のレジスタ 5 9に供給される。

(出力回路及びフィードバック回路）

シンポル境界算出回路 4 3の第 1のレジスタ 5 8及び第 2のレジスタ 5 9は、イネ一ブル機能付きのレジス夕である。

第 1のレジスタ 5 8には、ィネーブルポー卜 ENに有効フラグが入力され、入力ポート D には位相発生回路 5 6の出力値（シンポル境界位置 N x ) が入力される。第 1のレジス夕 5 8は、その出力ポート Qが位相比較回路 5 1に接続されている。したがって、第 1のレジスタ 5 8は、シンポル境界位置 N xを 1サンプル分（1有効シンポル分）遅延させ、位相比較回路 5 1に供給している。

第 2のレジスタ 5 9には、イネ一ブルポート ENに有効フラグが入力され、入力ポート!) には位相発生回路 5 6の出力値（シンポル境界位置 N x ) が入力される。第 2のレジス夕 5 9は、その出力ポート Qがシンポル境界補正回路 4 4に接続されている。したがって、第 2のレジスタ 5 9は、シンポル境界位置 N xを 1サンプル分（1有効シンポル分）遅延させ、シンボル境界補正回路 4 4に供給している。

第 3のレジスタ 6 0は、入力ポート])に入力された信号を、 1クロック分遅延させて出力ポート Qに反映する通常のレジス夕である。第 3のレジスタ 6 0の入力ポート mこは、ガード相関/ピーク検出回路 1 2から出力された有効フラグが入力され、出力ポート Qは、シンポル境界補正回路 4 4が接続されている。したがって、第 3のレジスタ 6 0は、シンポル境界位置 N Xとのタイミングの同期をとつて、有効フラグをシンポル境界補正回路 4 4に供給している。

シンポル補正回路

つぎに、シンポル境界補正回路 4 4について説明をする。

図 3 4にシンポル境界補正回路 4 4のブロック構成図を示す。

シンポル境界補正回路 4 4には、シンポル境界算出回路 4 3からシンポル境界位置 N Xが入力される。このシンポル境界位置 N xは、ガード相関/ピーク検出回路 1 2内の自走カウンタ 3 7のカウント周期（0〜N s ) 内の値となっている。つまり、シンポル境界位置 N xは、 O F D M信号のシンポル境界位置を自走カウンタ 3 7の周期に対する位相で表した値である。言い換えれば、自走カウンタ 3 7が基準時刻を発生するとみなした場合におけるその基準時刻で表した値である。

さらに、シンポル境界位置 N xは、上述したシンポル境界算出回路 4 3によってフィル夕リングが行われることにより、その精度が自走カゥンタ 3 7の動作クロックの周期以下まで表されている。すなわち、シンポル境界位置 N xは、 0〜N sの範囲の小数点以下の精度も含めた値となっている。

シンボル境界補正回路 4 4は、このようなシンポル境界位置 N xを整数精度（つまり、動作クロックの周期精度）で表しなおして、動作クロック精度でのシンボル境界位置を算出する。それとともに、シンポル境界補正回路 4 4は、シンポル境界位置 N xの小数精度の値に基づき、 F F Tの切り出しタイミングとシンポルの境界タイミングとの動作クロック周期以下の精度の誤差を示す位相誤差量 /3を算出し、さらに、その位相誤差量 /3„^こ基づき位相補正回路 1 1に供給する位相補正信号を生成する。

シンポル境界補正回路 4 4の内部構成について説明をする。

図 3 4に示すように、シンポル境界補正回路 4 4は、整数丸め回路 4 4 aと、減算器 4 4 bと、位相補正量算出回路 4 4じと、複素変換回路 4 4 dとを備えている。整数丸め回路 44 aには、シンボル境界算出回路 43から算出されたシンポル境界位置 Nxが入力される。整数丸め回路 44 aは、入力されたシンポル境界位置 Nxを動作クロック精度の値に丸める演算を行う。つまり、 0〜N sの範囲の整数の値に丸める。例えば、整数丸め回路 44 aは、シンポル境界位置 Nxの小数点以下の値を切捨てる演算、シンポル境界位置 Nxの小数点以下の値を切り上げる演算、又は、シンポル境界位置 Nxの小数点以下の値の四捨五入する演算、といったような整数丸め演算を行う。整数丸めがされたシンポル境界位置 Nxは、減算器 44 bに供給される。さらに、整数丸めがされたシンポル境界位置 Nxは、シンボルスタート情報として、スタートフラグ生成回路 45にも供給される。

減算器 44 bは、シンポル境界算出回路 43から出力されたシンポル境界位置 Nx (小数点以下の精度まで表されたシンポル境界位置 Nx) から、整数丸め回路 44 aから出力されたシンポル境界位置 Nx (整数精度のシンポル境界位置 Nx) を減算する。減算器 44bの出力値は、 FFTの切り出しタイミングとシンポルの境界タイミングとの動作クロック周期以下の精度の誤差、すなわち、位相誤差量 i3_mである。減算器 44 b から出力された位相誤差量 i3_mは、位相補正量算出回路 44 cに供給される。

位相補正量算出回路 44 cには、位相誤差量 i3_mとともに、各サブキャリアのサブキヤリア番号 nが入力される。サブキャリア番号は、例えば、フレーム同期回路 18等から入力される。位相補正量算出回路 44 cは、位相誤差量 /3_mから、各サブキャリアに対する補正量 0_{c lk} (n) を、以下の式に基づき算出する。

ここで、 nはサブキャリア番号を示し、 N_uは、有効シンポルのサンプル数（つまり、サブキャリア数）を示している。

サブキャリア番号 nは、例えば、 OF DM信号の中心周波数に位置するサブキャリアのサブキャリア番号を 0としている。各サブキャリアは、周波数 Δ f (Δ f = 1/T： Tは有効シンポル長）間隔で配置され、それぞれにサブキャリア番号が付けられている。例えば、中心周波数より低い周波数に配置されているサブキャリアには、 — 1〜一 51 2のサブキャリア番号が付与され、中心周波数より高い周波数に配置されているサブキャリァには、 1 ~ 511のサブキヤリァ番号が付与されている。

また、各サブキャリア毎に補正量が異なるのは、位相誤差量/ 3 _mが F FTの切り出し夕イミングとシンポルの境界タイミングとの遅延時間で表されているため、その遅延時間で生じる位相回転量が各周波数毎に異なるからである。

以上のように位相補正量算出回路 44 cは、位相補正量 S_{c l k} (11) を求め、求めた位相補正量 S_{c lk} (n) を複素変換回路 44 dに供給する。

複素変換回路 44 は、供給された位相補正量 S_{c l k} (n) に対して、サイン及びコサインをとり、複素信号に変換する。複素変換回路 44 dは、複素変換をした位相補正量

(c o s (0_{c l k} (n) ) , s i η (θ _{c lk} (η) ) ) を、位相補正信号として、位相補正回路 11に供給する。

このような位相補正信号が供給された位相補正回路 1 1では、 F F Τ演算回路 10から出力される OFD Μ周波数領域信号の各サブキャリアに対応したデータに対して、複素変換回路 44 dから出力される位相補正信号（c o s (0_{c l k} (n) ) , s i n (0_C _{l k} (n) ) ) を複素乗算して位相誤差を補正する。具体的には、位相補正回路 1 1では、以下に示すような行列演算を行う。

( cos 6_clk (ή) - sin d_clk (n) Y I_in (n)

Q_out(n) j い in ( cos^_ctt(n) j

上式において、 I _in (n) , Q_in (n) は、 FFT演算回路 10から出力されたサブキャリア番号 nの演算結果であり、 I _in (n) が実数成分， Q_in (n) が虚数成分を示している。また、 I。_ut (n) , Q_out (n) は、位相補正回路 11から出力されるサブキャリア番号 nの位相補正結果であり、 I。_ut (n) が実数成分， Q。_ut (n) が虚数成分を示している。

以上のように、シンポル境界補正回路 44では、非常に簡易な回路構成で且つ正確に誤差を補正することができる。さらに、シンボル境界補正回路 44は、 F FT演算前のガード相関ピーク信号を用いて誤差量を算出しているので、例えばパイロット信号等を用いてフィードバックして補正を行うよりも、非常に早く同期の引き込みを行うことが可能となる。

スタートフラグ生成回路

スタートフラグ生成回路 45は、 Mシンポル毎に入力されるシンポルス夕一ト情報 (整数丸めがされた後のシンポル境界位置 Nx) がシンポル境界補正回路 44から入力され、 FFT演算のための信号切り出しタイミング（すなわち、 FFT演算開始夕イミング）を示すスタートフラグを発生する。スタートフラグは、 1 OFDMシンポル毎に発生される。

スタートフラグ生成回路 45は、図 34に示すように、カウンタ 45 aと、レジスタ 45 bと、比較器 45 cとから構成されている。

カウンタ 45 aは、ガード相関/ピーク検出回路 12内の自走カウンタ 37と同期して動作する同一周期のカウンタである。つまり、カウンタ 45 aは、 0から Nsまでの値をカウントするカウンタである。さらに、このカウンタ 45 aは、上述したシンポル境界算出回路 43での遅延時間分、上記自走カウンタ 37のカウント値から位相が遅らされている。

レジスタ 45 bには、シンポル境界補正回路 44からシンポルスタート情報（整数丸めがされたシンポル境界位置 Nx) を、有効フラグがアサート（1とされたタイミング）毎に格納する。

比較器 45 cは、カウンタ 45 aが発生するカウント値と、レジスタ 45 bに格納されているシンポルスタート情報とを比較し、一致したタイミングで H i gh (1) となるスタートフラグを発生する。

比較器 45 cから発生されたスタートフラグは、 F FT演算回路 10に供給される。 FFT演算回路 10は、スタートフラグが H i gh (1) となったタイミングで、入力されてくるシリアルデー夕系列をパラレル化することにより、 FFT演算を行う Nu個のデータを切り出す。

以上のようにスタートフラグ生成回路 45では、シンポル境界算出回路 43により算出されたシンポル境界位置 Nxに示されたタイミングから、 F FT演算回路 10に入力されてくるシリアルデ一夕系列に同期させたスタートフラグに変換し、 F F T演算回路 10に供給している。

なお、この例では、スタートフラグ生成回路 45の内部にカウンタ 45 aを設けているが、自走カウンタ 37のカウント値を遅延調整した値を、比較器 45 cに供給するようにしてもよい。

また、自走カウンタ 37のカウント値に対するカウンタ 45 aの遅延量を、シンボル境界算出回路 43の処理遅延量にマージンを加えた値とすることによって、前ゴーストによるシンボル間干渉を除去するように、 F F T演算のための切り出し範囲を調整してもよい。

第 1の実施の形態の効果

以上のように、本発明の第 1の実施の形態の OF DM受信装置 1には、いわゆる DL L回路構成とされたシンポル境界算出回路 43が設けられている。したがって、第 1の実施の形態の O F DM受信装置 1では、ガードィンタ一パルの相関を利用して算出されたシンポル境界位置に基づき、正確なシンポル境界位置を推定することができる。

また、上記シンポル境界算出回路 43内には、 DLLの残差成分である位相差△ 0を所定の範囲（TH1>TH2) でレベル制限を行うリミッタ 52が設けられている。したがって、第 1の実施の形態の OFDM受信装置 1では、例えばフエ一ジング環境において生じる大きなインパルスノイズを除去することができ、同期保持特性を向上させることができる。

また、上記シンポル境界算出回路 43内には、 DLLの残差成分である位相差 Δ Sに対して乗算する非対称ゲイン回路 53が設けられている。非対称ゲイン回路 53は、 D LLに入力されるシンポル境界位置（ピークタイミング値 Np) が、 DLLにより推定されているシンポル境界位置（シンポル境界位置 Nx) よりも早いか遅いかを判別し、ピークタイミング値 N pの方がシンポル境界位置 N Xよりも早ければ小さいゲインを乗算し、ピークタイミング値 N pの方がシンポル境界位置 N Xよりも遅ければ大きいゲインを乗算する。したがって、第 1の実施の形態の OF DM受信装置 1では、マルチパス等により複数のピーク値が検出されるような場合に、より時間的に早い信号（主波）に対してより強く追従することができる。

また、上記シンポル境界算出回路 43内には、 DLLの残差成分である位相差△ 0に対して、クロック周波数誤差量を加算するクロック誤差補正回路 55が設けられている。したがって、第 1の実施の形態の OF DM受信装置 1では、より正確にシンポル境界位置を推定することができる。さらに、位相差△ Sに加算するクロック周波数誤差として、位相差 Δ 0から換算されたクロック周波数誤差と、ピークタイミング値 N pから算出されたクロック周波数誤差とを適宜切り換えることができる。第 1の実施の形態の〇FD M受信装置 1では、ピークタイミング値 N pから換算されたクロック周波数誤差を加算することによって、同期の引き込み時間を短縮することができる。

また、上記シンポル境界算出回路 43内には、現在推定されているシンポル境界位置に対して D L Lの残差成分である位相差 Δ 0を加算し、推定されているシンポル境界位置の更新を行う位相発生回路 5 6を備えている。この位相発生回路 5 6では、現在推定されているシンポル境界位置として、残差成分を累積加算して生成されたシンポル境界位置と、ピークタイミング値 N pから算出された初期位置とを適宜切り換えることができる。第 1の実施の形態の O F D M受信装置 1では、ピークタイミング値 N pから換算された初期位置を、現在推定されているシンポル境界位置として位相差 Δ Θに加算することによって、同期の引き込み時間を短縮することができる。

第 2の実施の形態

つぎに、本発明の第 2の実施の形態について説明をする。

本発明の第 2の実施の形態の O F D M受信装置は、第 1の実施の形態の O F D M受信装置 1のシンポル境界算出回路 4 3を変形したものであり、それ以外は第 1の実施の形態と同一である。したがって、本発明の第 2の実施の形態の O F D M受信装置については、シンポル境界算出回路についてのみ説明をし、さらに、第 1の実施の形態と同一の構成要素については図面中に同一の符号を付けてその詳細な説明を省略する。

図 3 5に、第 2の実施の形態の O F D M受信装置内のシンポル境界算出回路 6 5のブロック構成図を示す。

シンポル境界算出回路 6 5は、図 3 5に示すように、位相比較回路 5 1と、リミッタ 5 2と、ゲイン回路 6 6と、非対称ローパスフィルタ 6 7と、クロック誤差補正回路 5 5と、位相発生回路 5 6と、同期管理回路 5 7と、第 1のレジスタ 5 8と、第 2のレジスタ 5 9と、第 3のレジス夕 6 0とを備えている。

図 3 6に、ゲイン回路 6 6及び非対称口一パスフィルタ 6 7の回路搆成図を示す。ゲイン回路 6 6には、リミッタ 5 2の出力値であるレベル制限がされた後の位相差 Δ Sが入力される。ゲイン回路 6 6は、入力された位相差 Δ Θに所定のゲイン Gを乗算する。所定のゲイン Gが乗算された位相差 Δ Sは、非対称ローパスフィルタ 6 7に供給される。

非対称ローパスフィルタ 6 7には、ゲイン回路 6 6によりゲインが乗算された位相差 Δ 0及びガード相関/ピーク検出回路 1 2から出力された有効フラグが入力される。

非対称ローパスフィルタ 6 7は、イネ一ブル機能付きのレジスタ 6 7 aと、比較器 6 7 bと、減算器 6 7 cと、第 1の乗算器 6 7 dと、第 2の乗算器 6 7 eと、セレクタ 6 7 f と、加算器 67 gとから構成されている。

イネ一プル機能付きレジスタ 67 aは、イネ一ブルポート ENに有効フラグが入力され、入力ポート Dに当該非対称ローパスフィルタ 67の出力値（平均位相差 AveAS) が入力される。

比較器 67 bは、位相差 Δ Sと 0とを比較し、位相差△ Θが 0より小さければ L ow (0) を出力し、位相差が 0以上であれば H i gh (1) を出力する。

減算器 67 cは、ゲイン回路 66から出力された位相差△ Sから、レジスタ 67 aの出力値を減算する。すなわち、減算器 67 cは、入力された位相差 Δ Sから、 1サンプル前（1回前に有効フラグが H i ghとなったタイミング）の当該非対称口一パスフィルタ 67の出力値（平均位相差 ΑνεΔ 0) を減算して、位相差 Δ Θの残差を算出する。第 1の乗算器 67 dは、減算器 67 cから出力された位相差△ 0の残差に対して第 1 の係数 Kaを乗算する。第 2の乗算器 67 eは、減算器 67 cから出力された位相差 Δ 0の残差に対して第 2の係数 Kbを乗算する。なお、第 1の係数 K aと第 2の係数 Kb との関係は、 Ka>Kbである。セレクタ 67 f は、比較器 67 bの出力が L ow (0) であれば、第 1の乗算器 67 bの出力値（位相差 Δ 0の残差に第 1の係数 K aが乗算された値）を選択して出力し、比較器 67 b出力が H i gh (1) であれば、第 2 の乗算器 53 cの出力値（位相差 Δ 0の残差に第 2の係数 Kbが乗算された値）を選択して出力する。

加算器 67 gは、第 1の係数 Ka又は第 2の係数 Kbが乗算された残差と、レジス夕 67 aの出力値とを加算する。この加算器 67 gの出力値が、当該非対称口一パスフィルタ 67の出力値（平均位相差 AveA0) となる。

非対称ローパスフィルタ 67により算出された平均位相差 Ave Δ Θは、クロック誤差補正回路 55に供給される。

以上のように非対称ローパスフィル夕 67は、 I I R型のフィル夕によって、入力された位相差 ΔΘを平均化し、平均位相差 AveASを算出する回路である。さらに、非対称口一パスフィルタ 67は、ピークタイミング値 Npがシンポル境界位置 Nxよりも早いか遅いかを判別し、ピークタイミング値 N pの方がシンポル境界位置 N Xよりも早ければ通過帯域を高く設定し、ピーク夕イミング値 N pの方がシンポル境界位置 N Xよりも遅ければ通過帯域を低く設定する。つまり、非対称ローパスフィルタ 67は、マルチパス等により複数のピーク値が検出されるような場合に、より時間的に早い信号（主波）に対して、応答特性を早くするように通過帯域を切り換えている。

第 3の実施の形態

つぎに、本発明の第 3の実施の形態について説明をする。

本発明の第 3の実施の形態の O F D M受信装置は、第 1の実施の形態の O F D M受信装置 1のガード相関/ピーク検出回路 1 2及びシンポル境界算出回路 4 3を変形したものであり、それ以外は第 1の実施の形態と同一である。したがって、本発明の第 3の実施の形態の〇 F D M受信装置については、ガード相関/ピーク検出回路及びシンポル境界算出回路についてのみ説明をし、さらに、第 1の実施の形態と同一の構成要素については図面中に同一の符号を付けてその詳細な説明を省略する。

図 3 7に、第 3の実施の形態の O F D M受信装置内のガード相関/ピーク検出回路 7 0 のブロック構成図を示す。また、図 3 8に、ガード相関/ピーク検出回路 7 0内の各信号のタイミングチャートを示す。

第 3の実施の形態の O F D M受信装置は、ガード相関/ピーク検出回路 1 2に代えて図 3 7に示すようなガード相関/ピーク検出回路 7 0が備えられている。

ガード相関/ピーク検出回路 7 0は、遅延回路 3 1と、複素共役回路 3 2と、乗算回路 3 3と、移動和回路 3 4と、振幅演算回路 3 5と、角度変換回路 3 6と、自走カウン夕 3 7と、出力回路 3 9と、タイミング制御カウンタ 7 1と、累積加算回路 7 2と、ピーク検出回路 7 3とを備えている。

遅延回路 3 1、複素共役回路 3 2、乗算回路 3 3、移動和回路 3 4、振幅演算回路 3 5、角度変換回路 3 6、自走カウンタ 3 7及び出力回路 3 9の動作は、第 1の実施の形態と同一である。図 3 8 (A) は、キャリア周波数誤差補正回路 9から出力された O F D M時間領域信号を示し、図 3 8 ( B ) は、遅延回路 3 1により有効シンポル時間分遅延された O F D M時間領域信号を示している。図 3 8 ( C ) は、 O F D M時間領域信号と、有効シンポル（N uサンプル）分の遅延がされた O F D M時間領域信号との相関を示したガード相関信号を示している。

タイミング制御カウンタ 7 1は、自走カウンタ 3 7から出力されるシンポルフラグ (カウンタ値 Nが 0となったときに H i g h ( 1 ) とされるフラグ）をカウントする。タイミング制御カウン夕 7 1は、累積加算シンポル数 M (Mは 1以上の自然数。）で、 1周期となるカウンタである。つまり、タイミング制御カウンタ 71は、 0力ら M-1までを巡回的にカウントするカウンタである。タイミング制御カウンタ 71は、有効フラグ（カウンタ値が 0となったときに H i gh (1) となるフラグ）を発生し、その有効フラグを、累積加算回路 72、ピーク検出回路 73及び出力回路 39に供給する。

累積加算回路 72は、振幅演算回路 35から出力されたガード相関信号の振幅成分を、図 38 (D) に示すように、シンポル周期で累積加算する。具体的には、タイミング制御カウンタ 71の 1周期内（0〜M- 1) 内（有効フラグが H i gh (1) となったタイミングから、次に有効フラグが H i gh (1) となるまでの間）で、振幅成分を累積加算をする。なお、累積加算回路 72は、自走カウンタ 37から出力されるカウント値 N を参照して、同一のカウント値のときに得られる値同士を累積加算していく。つまり、 OF DMシンポル内の同一タイミングの信号成分を累積加算していく。累積加算回路 7 2は、ガード相関信号の振幅成分の累積加算値を示す累積信号を、ピーク検出回路 73 に供給する。

ピーク検出回路 73は、タイミング制御カウンタ 71の 1周期内（0〜Ns-l) で最も累積加算値が高いポイントを検出し、そのポイントにおける自走カウン夕 37のカウント値を検出する。ピーク検出回路 73は、タイミング制御カウンタ 71のカウント値が次の周期に移ると、また新たに累積加算値が高いポイントを検出する。ピーク検出回路 73により検出されたカウント値が、ガード相関信号のピーク時刻を示すピークタイミング値 Npとなる。また、ピーク検出回路 73は、そのピーク時刻におけるガード相関信号の位相成分も検出し、検出した位相成分を出力回路 39に出力する。

出力回路 39は、タイミング制御カウンタ 71のカウント値が 0となるタイミング (有効フラグが H i gh (1) となったタイミング）で、ピーク検出回路 73から出力されたカウント値を取り込んで内部レジスタに格納し、そのカウント値を外部に対して出力可能な状態にセットする（図 38 (E) ) 。レジス夕に格納された当該カウント値は、ガード相関信号のピーク時刻を示す情報（ピークタイミング値 Np) として、後段のタイミング同期回路に出力される。また、出力回路 39は、同様に、タイミング制御カウンタ 71のカウント値が 0となるタイミングで、ピーク検出回路から出力された位相成分を取り込んで内部レジスタに格納し、その位相成分を外部に対して出力可能な状態にセットする。レジス夕に格納された当該位相成分は、後段の狭帯域キャリア誤差算出回路 14に出力される。

このようなガード相関/ピーク検出回路 70では、ガード相関信号を Mシンボル分累積加算し、その累積加算した結果に基づきピーク位置を算出している。したがって、 1シンポル毎にピーク位置を検出している場合と比べて、より高精度に境界位置を検出することができる。

このガード相関/ピーク検出回路 70からは、ピークタイミング値 Np (図 38 (F) ) 、位相成分、有効フラグ（図 38 (G) ) 及びシンポルフラグ（図 38 (H) ) が出力される。ピークタイミング値 Np及び位相成分は、有効フラグが H i g h (1) となるタイミングで、外部に出力される。つまり、ピークタイミング値 Np及び位相成分は、 Mシンポル毎に出力される。シンポルフラグ（図 38 (H) ) は、自走カウンタ 37の一周期毎（自走カウンタ 37のカウンタ値が 0となるタイミング）で H i gh (1) となるフラグである。

図 39に、第 3の実施の形態の OF DM受信装置内のシンポル境界算出回路 74のブロック構成図を示す。

第 3の実施の形態の OF DM受信装置は、シンポル境界算出回路 43に代えて図 39 に示すようなシンポル境界算出回路 74が備えられている。

シンポル境界算出回路 74は、位相比較回路 51と、リミッタ 52と、非対称ゲイン回路 53と、ローパスフィル夕 54と、クロック誤差補正回路 55と、同期管理回路 5 7と、クロック誤差補正回路 75と、位相発生回路 76と、出力回路 77とを備えている。

位相比較回路 51、リミッタ 52、非対称ゲイン回路 53、口一パスフィルタ 54及び同期管理回路 57の動作は、第 1の実施の形態と同一である。

シンポル境界算出回路 74には、ガード相関/ピーク検出回路 70からピークタイミング値 Np、有効フラグ及びシンポルフラグが入力される。有効フラグは、 Mシンポルに 1回だけ H i gh (1) となる。シンポルフラグは、 1シンポル毎に H i gh (1) となる。シンポル境界算出回路 43は、 Mシンポルに 1回入力されるピークタイミング値 Npに対して、 1シンポル毎にシンポル境界位置 Nxを算出することができる回路である。

図 40に、クロック誤差補正回路 75の回路構成を示す。クロック誤差補正回路 7 5には、ローパスフィル夕 5 4の出力値である平均位相差 Ave Δ Θと及びガード相関/ピーク検出回路 7 0から出力された有効フラグが入力される。また、クロック誤差補正回路 7 5には、クロック周波数誤差算出回路 4 1の出力値であるクロック周波数誤差、並びに、同期管理回路 5 7から第 1のロードフラグも入力される。クロック誤差補正回路 7 5は、乗算器 7 5 aと、第 1の加算器 7 5 bと、第 1のレジス夕 7 5 cと、第 2のレジス夕 7 5 dと、第 2の加算器 7 5 eとから構成されている。乗算器 7 5 aは、ローパスフィルタ 5 4から出力された平均位相差 Ave に対して所定の係数 K 1を乗算する。乗算器 7 5 aの出力値は、クロック周波数誤差の残差成分を表している。

第 1の加算器 7 5 bは、第 1のレジスタ 7 5 cに格納されている現在推定されているクロック周波数誤差と、乗算器 7 5 aから出力された残差成分とを加算して、平均位相差 Ave A Θに対して補正されるクロック周波数誤差を算出する。

第 1のレジスタ 7 5 cは、第 1の加算器 7 5 bから出力された現在推定されているクロック周波数誤差を格納している。第 1のレジスタ 7 5 cは、いわゆるロードイネーブル機能付きレジスタであり、ィネーブルポ一ト ENに有効フラグが入力され、入力ポート!) には第 1の加算器 7 5 bの出力値が入力され、ロードイネ一プルポート LENには同期管理回路 5 7から出力される第 1の口一ドフラグが入力され、ロード端子 LDにはクロック周波数誤差算出回路 4 1からクロック周波数誤差が入力される。したがって、同期管理回路 5 7によりクロック周波数誤差算出回路 4 1の出力値が安定していると判断されているならば、第 1のレジスタ 7 5 cは、クロック周波数誤差算出回路 4 1の出力値を内部に取り込み、不安定であると判断されているならば、'第 1の加算器 7 5 bの出力値を内部に取り込む。

第 2のレジスタ 7 5 dは、ローパスフィルタ 5 4から出力された平均位相差 Ave A 0を格納する。第 2のレジス夕 7 5 dは、ィネーブル機能付きのレジスタであり、イネーブルポートには、有効フラグが入力される。つまり、第 2のレジスタ 7 5 dは、平均位相誤差 Ave A Θを 1有効フラグ期間（Mシンポル期間）分遅延させる。

第 2の加算器 7 5 eは、第 1のレジスタ 7 5 cから出力されたクロック周波数誤差を、第 2のレジスタ 7 5 dから出力された平均位相差 Ave Δ Sに加算する。クロック周波数誤差が加算された平均位相差 Ave Δ Θは、位相発生回路 7 6及び出力回路 7 7に供給される。このようなクロック誤差補正回路 7 5では、平均位相誤差 Ave Δ 0に対してクロック周波数誤差の成分を補正するとともに、出力する平均位相誤差 Ave Δ Sを、 1有効フラグ期間（Mシンポル期間）保持することができる。

図 4 1に、位相発生回路 7 6の回路構成及び出力回路 7 7の回路構成を示す。

位相発生回路 7 6には、クロック誤差補正回路 7 5の出力値である平均位相差 Ανε Δ S、並びに、ガード相関/ピーク検出回路 7 0から出力された有効フラグが入力される。また、位相発生回路 7 6には、初期位相算出回路 4 2の出力値である初期位相、並びに、同期管理回路 5 7から第 2のロードフラグも入力される。

位相発生回路 7 6は、加算器 7 6 aと、レジスタ 7 6 bとから構成されている。

加算器 7 6 aには、クロック誤差補正回路 7 5から出力された平均位相差 Ave Δ Θと、レジスタ 7 6 bに格納されている現在の推定位相が入力される。加算器 7 6 aは、平均位相差 Ave A Θと現在の推定位相とを加算し、シンポル境界位置 N xを出力する。

レジスタ 7 6 bは、いわゆるロードイネ一ブル機能付きのレジスタであり、イネ一ブルポート ENに有効フラグが入力され、入力ポート Dには第 1の加算器 7 6 aの出力値が入力され、ロードィネーブルポート LENには同期管理回路 5 7から出力される第 2のロードフラグが入力され、ロード端子 LDには初期位相算出回路 4 2から初期位相が入力される。したがって、同期管理回路 5 7により初期位相算出回路 4 2の出力値が安定していると判断されているならば、レジスタ 7 6 bは、初期位相算出回路 4 2の出力値を内部に取り込み、不安定であると判断されているならば、加算器 7 6 aの出力値を内部に取り込む。

位相発生回路 7 6から出力されたシンポル境界位置 N xは、位相比較回路 5 1に供給される。

以上のような位相発生回路 7 6では、平均位相差 Ave A Sに、現在推定されている位相を加算することによって、シンポル境界位置 N xを算出する。つまり、位相発生回路 7 6は、位相比較回路 5 1からクロック誤差補正回路 7 5までのパスで算出された位相の誤差成分を、現在推定されている位相に加算することによって、最終的なシンポル境界位置を示す出力位相（シンポル境界位置 N x ) を発生する。

また、この位相発生回路 7 6は、レジス夕 7 6 b内の値が有効フラグ期間（Mシンポル毎）毎に更新される。出力回路 7 7には、クロック誤差補正回路 7 5の出力値である平均位相差 Ave A θ、並びに、ガード相関/ピーク検出回路 7 0から出力されたシンポルフラグが入力される。また、出力回路 7 7には、初期位相算出回路 4 2の出力値である初期位相、並びに、同期管理回路 5 7から第 2のロードフラグも入力される。

出力回路 7 7は、乗算器 7 7 aと、加算器 7 7 と、第 1のレジス夕 7 7 cと、第 2 のレジス夕 7 7 dとを有している。

乗算器 7 7 aには、クロック誤差補正回路 7 5から出力された平均位相差 Ave Δ Θが入力される。この平均位相誤差 Ave Δ Sは、 Mシンポルに 1回毎に更新される値である。乗算器 7 7 aは、この平均位相誤差 Ave A 0に対して 1 /Mを乗算して、 1シンポルに対応した値に補間をする。

加算器 7 7 bは、乗算器 7 7 aの出力値と、レジスタ 7 7 cに格納されている現在の推定位相とが入力される。加算器 7 7 bは、 1シンポル毎の値に補間された平均位相差 Ave A Sと、現在の推定位相とを加算し、シンポル境界位置 N xを出力する。

レジスタ 7 7 cは、いわゆるロードイネ一ブル機能付きのレジスタであり、イネ一ブルポート ENにシンポルフラグが入力され、入力ポート!)には加算器 7 7 bの出力値が入力され、ロードィネーブルポート LENには同期管理回路 5 7から出力される第 2のロードフラグが入力され、ロード端子 LDには初期位相算出回路 4 2から初期位相が入力される。したがって、同期管理回路 5 7により初期位相算出回路 4 2の出力値が安定していると判断されているならば、レジスタ 7 6 bは、初期位相算出回路 4 2の出力値を内部に取り込み、不安定であると判断されているならば、加算器 7 6 aの出力値を内部に取り込む。

位相発生回路 7 6から出力されたシンポル境界位置 N xは、シンポル境界補正回路 4 4に供給される。

レジスタ 7 7 dは、入力ポート Dに入力された信号を 1クロック分遅延させるレジスタである。レジスタ 7 7 dの入力ポート])には、ガード相関/ピーク検出回路 7 0から出力された有効フラグが入力され、出力ポート Qには、シンポル境界補正回路 4 4が接続されている。したがって、レジス夕 7 7 dは、シンポル境界位置 N xとのタイミングの同期をとつて、シンポルフラグをシンポル境界補正回路 4 4に供給している。レジスタ 7 7 dから出力されるシンボルフラグは、シンポル境界補正回路 4 4に供給されるシンポル境界位置 Nxの有効フラグとして、出力される。

以上のような構成の出力回路 7 7では、位相比較回路 5 1からクロック誤差補正回路 75までのパスで、 Mシンポルに 1回ずつ算出される平均位相誤差 Ave△ Θを、 1/Mにし、その値を 1シンポル毎に累積加算する。したがって、ガード相関/ピーク検出回路 7 0から Mシンポル毎にピークタイミング値 Npが発生されたとしても、 1シンポル毎にシンポル境界位置 N Xを発生することが可能となる。

第 4の実施の形態

つぎに、本発明の第 4の実施の形態について説明をする。

OF DM信号の伝送規格のなかには、 OF DMシンポルの周期ゃガ一ドィンターバル長を変えられるものがある。例えば、 I SDB-T規格では、 1〜3のモードが規定されており、このモードの設定に応じて有効シンポル長を変えることができる。また、 I S DB-T規格では、シンポル長とガードインタ一バル長との比も変えることができる。 I SDB- T規格では、有効シンポル長とガードインタ一バル長の比として、 1/4, 1/8, 1/16, 1/32のいずれかを選択することができる。

第 4の実施の形態の O F DM受信装置は、受信する O F DM信号のシンポル周期及びガードイン夕一バル長に応じて各種の制御パラメ一夕を切り換える機能を設けたものである。

本発明の第 4の実施の形態の O F DM受信装置は、第 1の実施の形態の O F DM受信装置 1のタイミング同期回路を変形するとともに、モード発生回路及びコントローラを加えたものであり、それ以外は第 1の実施の形態と同一である。したがって、本発明の第 4の実施の形態の OF DM受信装置については、タイミング同期回路、モード発生回路及びコントローラについてのみ説明をし、さらに、第 1の実施の形態と同一の構成要素については図面中に同一の符号を付けてその詳細な説明を省略する。

図 42に、第 4の実施の形態の OF DM受信装置内のタイミング同期回路 80のプロック構成図を示す。

第 4の実施の形態の OF DM受信装置は、タイミング同期回路 80と、モード/ G I発生回路 8 1と、帯域制御回路 82とを備えている。

タイミング同期回路 80は、第 1の実施の形態の OF DM受信装置 1のタイミング同期回路 1 3に代えて備えられるものである。モード/ G I発生回路 8 1は、受信する O F DM信号の有効シンポル長を示す情報（モ —ド）、ガードインタ一バル長を示す情報（G I ) を発生する回路である。モード及び G Iの設定情報は、例えば、外部のコントローラやユーザ等から与えられる。モード/ G I発生回路 8 1は、コントローラやユーザの設定情報を検出し、その情報をシンポル境界算出回路 8 3に供給する回路である。

帯域制御回路 8 2は、シンポル境界算出回路 8 3内の各フィル夕係数やゲイン係数の設定値を示す情報（帯域制御情報）を発生する回路である。帯域制御の設定情報は、例えば、外部のコントローラやユーザ等から与えられる。帯域制御回路 8 2は、コント口ーラゃユーザの設定情報を検出し、その情報をシンポル境界算出回路 8 3に供給する回路である。

シンボル境界算出回路 8 3は、図 4 3に示すように、位相比較回路 5 1と、リミッタ 5 2と、非対称ゲイン回路 5 3と、ローパスフィルタ 5 4と、クロック誤差補正回路 5 5と、位相発生回路 5 6と、同期管理回路 5 7と、第 1のレジスタ 5 8と、第 2のレジス夕 5 9と、第 3のレジスタ 6 0と、フィルタ制御回路 8 4とを備えている。

位相比較回路 5 1、リミッタ 5 2、非対称ゲイン回路 5 3、口一パスフィルタ 5 4及びク口ック誤差補正回路 5 5は、内部の回路構成及び動作は第 1の実施の形態と同一であるが、フィルタ係数やゲイン係数並びに各種のしきい値等の各種パラメ一夕がフィルタ制御回路 8 4から変更可能となっている。

フィル夕制御回路 8 は、モード /G I並びに帯域制御情報に基づき、位相比較回路 5 1、リミッタ 5 2、非対称ゲイン回路 5 3、ローパスフィルタ 5 4及びクロック誤差補正回路 5 5のフィルタ係数、ゲイン係数並びに各種のしきい値の各種パラメータを制御する。

フィル夕制御回路 8 4がどのようにパラメ一夕の制御をするかについて説明する。第 1の実施の形態の O F D M受信装置のシンポル境界算出回路 4 3では、ピークタイミング値 N pの入力間隔（有効フラグの発生間隔）毎に、 1回のループフィルタリング処理が行われている。この処理周期は、自走カウンタ 3 7の巡回周期となる。つまり、受信する O F D M信号のシンポル周期に同期している。したがって、第 1の実施の形態では、受信する O F D M信号のモードやガードインターバル長が変更されると、それに応じて自走カウンタ 3 7の巡回周期が変更される。自走カウンタ 3 7の巡回周期が変わると、シンボル境界算出回路 4 3内のフィルタ係数等の値が変更されていなくても、フィルタ帯域がシンポル長に応じて変化してしまう。

しかしながら、シンポル境界算出回路 4 3内で設定されているフィルタ帯域は、シンポル長に依存させて変更するのではなく、ドッブラ周波数等の受信環境に応じて変更する方が望ましい。

そこで、第 4の実施の形態のフィル夕制御回路 8 4では、シンポル長が変化したとしても基本のフィルタ帯域が変化しないように、モード/ G Iに応じてフィルタ係数、ゲイン係数並びに各種のしきい値の各種パラメ一夕を制御する。例えば、モード 3のときのフィルタ係数を基本のフィルタ係数とし、モード 3に設定が変更された塲合には、全てのフィルタ係数を 1 / 2に変更する、といったようにパラメ一夕の制御を行う。さらに、フィルタ制御回路 8 4では、ユーザからの帯域変更命令に上記の基本のフィル夕帯域を変更するように、モード/ G Iに応じてフィルタ係数、ゲイン係数並びに各種のしきい値の各種パラメ一夕を制御する。

以上のように第 4の実施の形態の O F D M受信装置では、受信する O F D M信号の設定値に応じて最適な復調を行うことが可能となる。

なお、第 4の実施の形態では、受信する O F D M信号の設定値の変更によってもフィルタ帯域が変更しないように、フィルタ係数自体を変更するようにしているが、ガード相関/ピーク検出回路 1 2のピークタイミング値 N pの発生間隔を制御してもよい。つまり、シンポル長が変化しても、ピークタイミング値 N pの発生間隔が一定となるように、例えばピークタイミング値 N pを間引いたり、ガード相関/ピーク検出回路 1 2から発生するピーク夕イミング値 N pの間隔自体を制御してもよい。

第 5の実施の形態

つぎに、本発明の第 5の実施の形態について説明をする。

第 5の実施の形態の O F D M受信装置は、第 1の実施の形態の O F D M受信装置のシンポル境界算出回路 4 3を D L L構成のフィードバック型のフィルタではなく、フィ一ドフォワード型のフィル夕に置き換えたものである。

以下説明する本発明の第 5の実施の形態の O F D M受信装置は、第 1の実施の形態の O F D M受信装置 1のタイミング同期回路 1 3を変更し、それ以外は第 1の実施の形態と同一である。したがって、本発明の第 5の実施の形態の O F D M受信装置については、タイミング同期回路についてのみ説明をし、さらに、第 1の実施の形態と同一の構成要素については図面中に同一の符号を付けてその詳細な説明を省略する。

第 5の実施の形態の O F DM受信装置は、図 44に示すような夕イミング同期回路 8 5を備えている。このタイミング同期回路 85は、第 1の実施の形態のタイミング同期回路 13に代えて設けられる。

タイミング同期回路 85は、初期位相算出回路 42と、シンポル境界算出回路 86と、シンポル境界補正回路 44と、スタートフラグ生成回路 45とを備えている。

図 45に、シンポル境界補正回路 44の内部構成を示す。

シンポル境界算出回路 86は、図 45に示すように、非対称ゲイン回路 87と、口一パスフィルタ 88と、同期管理回路 89と、セレクタ 90 aと、イネ一ブル機能付きレジス夕 90 bとを備えている。

シンポル境界算出回路 86には、ピークタイミング値 Np及び有効フラグ、並びに、初期位相算出回路 42から出力された初期位相が入力される。

(非対称ゲイン回路）

非対称ゲイン回路 87には、ガード相関/ピーク検出回路 12から出力されたピーク夕イミング値 Np、並びに、当該シンポル境界算出回路 86の出力値となるシンポル境界位置 Nxがレジスタ 90 bにより 1有効フラグ分遅延された後入力される。

非対称ゲイン回路 87は、減算器 87 aと、比較器 87 bと、ピークタイミング値 N pに第 1のゲイン G aを乗算する第 1の乗算器 87 cと、ピークタイミング値 N pに第 2のゲイン Gbを乗算する第 2の乗算器 87 dと、第 1の乗算器 87 c又は第 2の乗算器 87 dのいずれかの出力を選択するセレクタ 87 eとから構成されている。第 1のゲイン Gaと第 2のゲイン Gbとの関係は、 Ga>Gbである。ただし、 Ga + Gb= l となるように設定をする。

減算器 87 aは、ガード相関/ピーク検出回路 12から入力されたピークタイミング値 Npから、シンポル境界位置 Nxを減算し、差分値を算出する。

比較器 87 bは、減算器 87 aから出力される差分値と 0とを比較し、差分値が 0より小さければ Low (0) を出力し、差分値が 0以上であれば H i gh (1) を出力する。セレクタ 87 eは、比較器 87 bの出力が L ow (0) であれば、第 1の乗算器 8 7 cの出力値（ピークタイミング値 Npに Gaが乗算された値）を選択して出力し、比較器 8 7 bの出力が H i g h ( 1 ) であれば、第 2の乗算器 8 7 dの出力値（ピーク夕イミング値 N pに G bが乗算された値）を選択して出力する。

すなわち、非対称ゲイン回路 8 7は、ピークタイミング値 N pがシンポル境界位置 N Xよりも早いか遅いかを判別し、ピークタイミング値 N pの方がシンポル境界位置 N X よりも早ければ小さいゲイン（G b ) を乗算し、ピークタイミング値 N pの方がシンポル境界位置 N xよりも遅ければ大きいゲイン（G a ) を乗算する。つまり、非対称ゲイン回路 8 7は、マルチパス等により複数のピーク値が検出されるような場合に、より時間的に早い信号（主波）に対して同期をしやすいように、ピークタイミング値 N pに乗算するゲインを変えている。

非対称ゲイン回路 8 7によりゲインが乗算されたピークタイミング値 N pは、口一パスフィルタ 8 8に供給される。

(口一パスフィルタ及びセレクタ）

口一パスフィルタ 8 8には、非対称ゲイン回路 8 7によりゲインが乗算されたピーク夕イミング値 N p及びガード相関/ピーク検出回路 1 2から出力された有効フラグが入力される。また、口一パスフィルタ 8 8には、初期位相算出回路 4 2から出力される初期位相と、同期管理回路 8 9から出力されるロードフラグが入力される。

口一パスフィルタ 8 8は、レジスタ 8 8 aと、乗算器 8 8 bと、減算器 8 8 cと、カロ算器 8 8 dとから構成されている。

レジスタ 8 8 aには、現在の推定位相が格納されている。乗算器 8 8 bは、レジスタ 8 8 aに格納されている現在の推定位相に対して、所定の係数を乗算する。減算器 8 8 cは、非対称ゲイン回路 8 7から出力された値から、乗算器 8 8 bから出力された値を減算する。加算器 8 8 dは、レジスタ 8 8 aに格納されている現在の推定位相と減算器 8 8 cの出力値とを加算して推定位相を出力する。この加算器 8 8 dの出力値が、ローパスフィルタ 8 8の出力値となる。

セレクタ 9 0 aは、ローパスフィルタ 8 8の出力値と、初期位相算出回路 4 2から出力値とを切り換えて、シンボル境界位置 N xとして出力している。セレクタ 9 0 aの切り換え制御は、同期管理回路 8 9から出力されるロードフラグにより行われる。ロードフラグが H i g h ( 1 ) のときには、初期位相算出回路 4 2から出力される初期位相がシンポル境界位置 N xとして出力され、ロードフラグが L o w ( 0 ) のときには、ローパスフィル夕 8 8から出力される値がシンポル境界位置 N xとして出力される。

ここで、レジスタ 8 8 aは、ロードイネ一ブル機能付きレジス夕となっており、イネ —ブルポート ENに有効フラグが入力され、入力ポート Dには加算器 8 8 dの出力値が入力され、ロードイネ一プルポート LENには同期管理回路 8 9から出力されるロードフラグが入力され、ロード端子 LDには初期位相算出回路 4 2から初期位相が入力される。すなわち、レジスタ 8 8 aには、現在の推定位相として、加算器 8 8 dから出力される推定値と、外部の初期位相算出回路 4 2から出力される推定値の 2つの推定値が入力可能となつている。

このようにレジスタ 8 8 aに入力される現在の推定位相には、上記の 2つの値を用いることができるが、初期位相算出回路 4 2から出力された初期位相の方が、位相誤差を累積加算して求めないため応答が速い。

そこで、この口一パスフィルタ 8 8では、同期管理回路 8 9が、同期の引き込み状態と定常状態との 2つの状態を管理している。

同期管理回路 8 9は、同期引き込み状態のときには、引き込み期間を短縮させるために、ロードフラグを H i g h ( 1 ) として、レジスタ 8 8 aに初期位相算出回路 4 2から出力された初期位相を格納するとともに、セレクタ 9 0 aから初期位相算出回路 4 2 から出力された値をシンポル境界位置 N xとして出力する。一方、定常状態のときには、ロードフラグを L o w ( 0 ) として、レジスタ 8 8 aに加算器 8 8 dから出力される口一パスフィルタ 8 8の出力値を格納するとともに、セレクタ 9 0 aから口一パスフィル夕 8 8の出力値をシンポル境界位置 N xとして出力する。

また、同期管理回路 8 9は、引き込み状態と定常状態との状態管理を例えばステートマシーンを用いて行う。その状態制御としては、例えば、動作を開始してから一定時間が経過するまでは引き込み状態とし、一定時間を経過したのちには定常状態とする夕ィマを用いる方法や、初期位相算出回路 4 2の出力値の変化量が一定の範囲に入るまでは引き込み状態とし、一定の範囲に入ったのちは定常状態にするといつた初期位相算出回路 4 2の出力値をモニタする方法等がある。

以上のように第 5の実施の形態では、シンポル境界算出回路をフィ一ドフォワード型のフィルタとすることによって、シンポル境界位置の同期処理をより高速に引き込むようにしている。 (変形例）

また、第 5の実施の形態では、シンポル境界算出回路 86を図 46に示すような回路としてもよい。

図 46に示すシンポル境界算出回路 86は、非対称口一パスフィルタ 91と、同期管理回路 89と、セレクタ 90 aと、ィネーブル機能付きレジスタ 90 bとを有している。非対称ローパスフィルタ 91には、ガード相関/ピーク検出回路 12からのピークタイミング値 N p及びガード相関/ピーク検出回路 12から出力された有効フラグが入力される。また、非対称ローパスフィルタ 91には、初期位相算出回路 42から出力される初期位相と、同期管理回路 89から出力されるロードフラグが入力される。

非対称ローパスフィルタ 91は、第 1の減算器 9 l aと、比較器 9 l bと、レジス夕 91 cと、第 2の減算器 91 dと、第 1の係数 K aを乗算する第 1の乗算器 91 eと、第 2の係数 Kbを乗算する第 2の乗算器 91 f と、セレクタ 91 gとから構成されている。

第 1のゲイン K aと第 2のゲイン Kbとの関係は、 Ka>Kbである。

第 1の減算器 91 aは、ガード相関/ピーク検出回路 12から入力されたピーク夕イミング値 Npから、シンポル境界位置 Nxを減算し、差分値を算出する。

比較器 9 l bは、第 1の減算器 91 aから出力される差分値と 0とを比較し、差分値が 0より小さければ Low (0) を出力し、差分値が 0以上であれば H i gh (1) を出力する。

レジスタ 91 cには、現在の推定位相が格納されている。第 2の減算器 91 dは、ガ一ド相閧 /ピーク検出回路 12から出力されたピークタイミング値 N pから、レジス夕 9 1 cに格納されている現在の推定位相を減算し、残差成分を算出する。

第 1の乗算器 91 eは、第 2の減算器 91 dから出力された残差成分に対して第 1の係数 K aを乗算する。第 2の乗算器 9 I f は、第 2の減算器 91 dから出力された残差成分に対して第 2の係数 K bを乗算する。

セレクタ 91 gは、比較器 91 bの出力が L ow (0) であれば、第 1の乗算器 91 eの出力値（残差成分に K aが乗算された値）を選択して出力し、比較器 9 l bの出力が H i gh (1) であれば、第 2の乗算器 91 f の出力値（残差成分に Kbが乗算された値）を選択して出力する。加算器 9 1 hは、レジスタ 9 1 cに格納されている現在の推定位相と、セレクタ 9 1 gの出力値とを加算して推定位相を出力する。この加算器 9 1 hの出力値が、非対称口一パスフィルタ 9 1の出力値となる。

以上のように第 5の実施の形態の変形例では、シンポル境界算出回路をフィードフォワード型の I I Rフィルタとすることによって、シンポル境界位置の同期処理をより高速に引き込むようにしている。

それとともに、第 5の実施の形態の変形例では、非対称ローパスフィルタ 9 1により、ピークタイミング値 N pがシンポル境界位置 N Xよりも早いか遅いかを判別し、ピークタイミング値 N pの方がシンポル境界位置 N Xよりも早ければ通過帯域を高く設定し、ピークタイミング値 N pの方がシンポル境界位置 N Xよりも遅ければ通過帯域を低く設定する。つまり、非対称ローパスフィルタ 9 1は、マルチパス等により複数のピーク値が検出されるような場合に、より時間的に早い信号（主波）に対して、応答特性を早くするように通過帯域を切り換えている。

第 6の実施の形態

つぎに、本発明の第 6の実施の形態について説明をする。

第 6の実施の形態の O F D M受信装置は、第 1の実施の形態の O F D M受信装置の夕イミング同期回路 1 3内から、クロック周波数誤差算出回路 4 1及び初期位相算出回路 4 2を取り除いた構成の装置であり、それ以外の構成については、第 1の実施の形態と同一である。したがって、本発明の第 6の実施の形態の O F D M受信装置については、タイミング同期回路についてのみ説明をし、さらに、第 1の実施の形態と同一の構成要素については図面中に同一の符号を付けてその詳細な説明を省略する。

第 6の実施の形態の O F D M受信装置は、図 4 7に示すようなタイミング同期回路 9 2を傭えている。このタイミング同期回路 9 2は、第 1の実施の形態のタイミング同期回路 1 3に代えて設けられる。

タイミング同期回路 9 2は、シンポル境界補正回路 9 3と、シンポル境界補正回路 4 4と、スタートフラグ生成回路 4 5とを備えている。すなわち、第 1の実施の形態の夕イミング同期回路から、クロック周波数誤差算出回路 4 1及び初期位相算出回路 4 2を取り除いた構成となっている。

また、このような構成とすることによって、シンポル境界算出回路 9 3は、図 4 8に 6 示すように、位相比較回路 5 1と、リミッタ 5 2と、非対称ゲイン回路 5 3と、ローパスフィルタ 5 4と、クロック誤差補正回路 5 5と、位相発生回路 5 6と、第 1のレジス夕 5 8と、第 2のレジスタ 5 9と、第 3のレジス夕 6 0とを有する構成となる。つまり、第 1の実施の形態のシンポル境界算出回路 4 3から同期管理回路 5 7を取り除いた構成となっている。また、同期管理回路 5 7を取り除くことに合わせて、クロック誤差補正回路 5 5は、図 4 9に示すように、レジスタ 5 5 bを、ィネーブル機能付きレジス夕とすればよい。また、位相発生回路 5 6も、図 5 0に示すように、レジスタ 5 5 bをイネ ―ブル機能付きレジスタとすればよい。

以上のような構成とすることによって、クロック周波数誤差及び初期位相のロードをすることはできないが、第 1の実施の形態よりも回路規模を削減することができる。

第 7の実施の形態

つぎに、本発明の第 7の実施の形態について説明をする。

第 7の実施の形態の O F D M受信装置は、第 1の実施の形態の O F D M受信装置のクロック周波数誤差算出回路 4 1を図 5 1に示すような回路に置き換えたものであり、それ以外の構成については、第 1の実施の形態と同一である。したがって、本発明の第 7 の実施の形態の O F D M受信装置については、クロック周波数誤差算出回路 4 1についてのみ説明をする。

第 7の実施の形態に適用されるクロック周波数誤差算出回路 4 1は、図 5 1に示すように、傾き検出回路 9 5と、ヒストグラム生成回路 9 6と、出力回路 9 7とを備えている。

傾き検出回路 9 5は、ガード相関/ピーク検出回路 1 2から入力されたピークタイミング値 N pの時間変化割合を検出する回路である。つまり、ピークタイミング値 N pの傾き量 Sを検出する回路である。傾き検出回路 9 5内には、傾き量を検出する検出期間が互いに異なる複数の検出パスが設けられており、それぞれの検出パスで求められた複数の傾き量 Sが出力される。

例えば周波数選択性フェージング環境で 0 F D M信号を受信した場合、主波と遅延波との受信レベルが周期的に変動する。そのため、ガード相関信号のピーク位置を検出すると、そのピーク位置が示すシンポル境界位置が主波と遅延波との間で周期的に切り替わってしまう。つまり、主波の受信レベルの方が大きければ主波のシンポル境界位置を検出し、遅延波の受信レベルの方が大きければ遅延波のシンポル境界位置を検出してしまう。

周波数選択性フェージング状態で、且つ、クロック周波数誤差が発生している状態でのピークタイミング値 N pは、略一定の周期（フエ一ジング周期）毎に、主波と遅延波の時間差分の増加及び減少を交互に繰り返すこととなる。また、周波数選択性フェージングにより主波の受信レベルと遅延波の受信レベルとが入れ替わる周期は、受信環境により異なり長くなつたり短くなつたりする。

ここで、このような周波数選択性フエ一ジングの受信環境で、ピークタイミング値 N Pの傾き量 Sを検出すると、検出期間 Tの長さ及びその検出位相によっては、正確に傾きが検出できない場合がある。したがって、ある特定の検出期間 T及び検出位相で固定して傾き量 Sを検出した場合、フエ一ジング周期によっては、まったく誤った傾き量 S を検出してしまう可能性がある。

そこで、傾き検出回路 9 5内に、ピークタイミング値 N pの傾き量 Sを検出するための検出期間 Tがそれぞれ異なっている複数の傾き検出パスを設け、複数の傾き検出パスにより検出された傾き量 S (例えば、図 5 1に示す S 1 ~ S 5 ) に基づき総合的にクロック周波数誤差を測定するようにしている。このように検出することによって、周波数選択性フェージング等が生じても、より正確にクロック周波数誤差を検出できるようになる。

ヒストグラム生成回路 9 6には、ピークタイミング値 N pの傾きの検出期間が異なる複数の傾き量 Sが入力される。ヒストグラム生成回路 9 6は、入力された複数の傾き量 Sを、傾き量 Sの大きさ（レベル）で分割されたクラスに分類し、分類されたクラス毎の傾き量 Sの検出頻度を示すヒストグラムを生成する。ヒストグラム生成回路 9 6は、傾き量 Sの検出頻度をヒストグラムに累積してゆき、このヒストグラムの最頻値（最も頻度が高いクラスの階級値）を出力する。

このようにヒストグラムによりクロック周波数誤差を推定することによって、正確で安定したクロック周波数誤差を算出することが可能となる。

出力回路 9 7は、ヒストグラム生成回路 9 6から出力された最頻値が安定しているか否かを判断し、安定していると判断した場合には、同期確立フラグを発生するとともに、その最頻値をクロック周波数誤差として外部に出力をする。以上のように第 7の実施の形態の O F D M復調装置では、ピークタイミング値 N pの傾き量 Sを検出する複数のパスを設け、各パスの検出間隔を互いに異なる間隔として、クロック周波数誤差を算出している。そのため、例えば、受信環境が悪化した場合であつても、クロック周波数誤差を正確に算出することができる。また、第 7の実施の形態の O F D M復調装置では、ピークタイミング値 N pの傾き量の検出頻度をヒストグラムに置き換え、そのヒストグラムに基づきクロック周波数誤差を算出している。正確で安定したクロック周波数誤差を算出することができる。

なお、本発明は、図面を参照して説明した上述の実施例に限定されるものではなく、添付の請求の範囲及びその主旨に逸脱することなく、様々な変更、置換又はその同等のものを行うことができることは当業者にとって明らかである。

Claims

請求の範囲

1 . 情報系列が時分割されて複数のサブキヤリアに変調されることにより生成された有効シンポルと、この有効シンポルの一部の信号波形が複写されることにより生成されたガードインターバルとが含まれた伝送シンポルを伝送単位とする直交周波数分割多重

(O F DM) 信号を復調する O F DM復調装置において、

基準クロックに基づき基準時刻を発生する基準時刻発生手段と、

上記 0 F D M信号の上記ガ一ドィンターパル部分の自己相関値がピークとなるタイミングを検出し、上記基準時刻に同期した当該タイミング（ピーク時刻）を発生するガ一ド相関ピーク時刻検出手段と、

上記ピーク時刻に基づき、上記基準時刻に同期した伝送シンポルの境界時刻であるシンポル境界時刻を算出するシンポル境界時刻算出手段とを備え、

上記シンポル境界時刻算出手段は、

上記基準時刻に同期したシンポル境界時刻を発生する時刻発生部と、上記シンポル境界時刻とピーク時刻との誤差時間を検出する誤差時間検出部と、上記誤差時間を口ーパスフィルタリングすることによって平均化した誤差時間（平均誤差時間）を算出する平均化部とを有し、上記時刻発生部が上記平均誤差時間に基づいて上記シンポル境界時刻を算出すること

を特徴とする O F D M復調装置。

2 . 上記シンポル境界時刻算出手段は、

上記誤差時間にゲインを乗算して平均化部に供給する非対称ゲイン部を有し、上記非対称ゲイン部は、上記シンポル境界時刻よりもピーク時刻の方が早い場合と、上記シンポル境界時刻よりもピーク時刻の方が遅い場合とを判別し、シンポル境界時刻よりもピーク時刻の方が早い場合のゲインょりも、上記シンポル境界時刻よりもピーク時刻の方が遅い場合のゲインを大きくすること

を特徴とする請求の範囲第 1項項記載の O F DM復調装置。

3 . 上記平均化部は、上記誤差時間から上記平均誤差時間を減算して得られた残量に対して係数を乗算する乗算部を有する I I R型の口一パスフィルタであり、

上記乗算部は、上記シンポル境界時刻よりもピーク時刻の方が早い場合と、上記シンポル境界時刻よりもピーク時刻の方が遅い場合とを判別し、シンポル境界時刻よりもピーク時刻の方が早い場合の係数よりも、上記シンポル境界時刻よりもピーク時刻の方が遅い場合の係数を大きくすること

を特徴とする請求の範囲第 1項記載の O F DM復調装置。

4. 上記シンポル境界時刻算出手段は、

上記誤差時間のレベルを制限して平均化部に供給するリミッ夕を有し、

上記リミッタは、上限値及び下限値が設定されており、上記誤差時間が上限値を上回る場合には誤差時間として当該上限値を出力し、上記誤差時間が下限値を下回る場合には誤差時間として当該下限値を出力し、上記誤差時間が下限値から上限値の間の値の場合には当該誤差時間を出力すること

を特徴とする請求の範囲第 1項記載の O F DM復調装置。

5 . 上記シンポル境界時刻算出手段は、

上記 O F D M信号の伝送クロックと上記基準クロックとの誤差であるク口ック周波数誤差を、上記平均誤差時間に加算するクロック周波数誤差加算部を有すること

を特徴とする請求の範囲第 1項記載の O F DM復調装置。

6 . 上記シンポル境界時刻算出手段は、

上記平均化誤差時間に基づき上記ク口ック周波数誤差の残量成分を換算し、当該残量成分を累積加算して上記クロック周波数誤差を算出し、算出したクロック周波数誤差を上記平均誤差時間に加算すること

を特徴とする請求の範囲第 5項記載の〇 F DM復調装置。

7 . 上記ピーク時刻の変化割合に基づき上記ク口ック周波数誤差を算出するクロック周波数誤差算出手段をさらに備え、

上記シンポル境界時刻算出手段は、

上記クロック周波数誤差算出手段により算出されたクロック周波数誤差を上記平均誤差時間に加算すること

を特徴とする請求の範囲第 5項記載の〇 F DM復調装置。

8 . 上記 O F D M信号の伝送クロックと上記基準ク口ックとの誤差であるク口ック周波数誤差の残量成分を、上記平均化誤差時間に基づき換算する残量換算手段と、

上記残量成分を累積加算して第 1のクロック周波数誤差を算出する第 1のクロック周波数誤差算出手段と、

上記ピーク時刻の変化割合に基づき第 2のクロック周波数誤差を算出する第 2のクロック周波数誤差算出手段と、

上記第 1のクロック周波数誤差又は上記第 2のクロック周波数誤差のうちの一方を選択するクロック周波数誤差選択手段とをさらに備え、

上記シンポル境界時刻算出手段は、

上記ク口ック周波数誤差選択手段により選択されたク口ック周波数誤差と上記残量換算手段により換算された残量と加算し、この加算結果をさらに上記平均化誤差時間に加算すること

を特徴とする請求の範囲第 1項記載の O F DM復調装置。

9 . 上記クロック周波数誤差選択手段は、第 2のクロック周波数誤差が安定状態であるか不安定状態であるかを判定し、不安定状態である場合には第 1のクロック周波数誤差を選択し、安定状態である場合には第 2のクロック周波数誤差を選択すること

を特徴とする請求の範囲第 8項記載の O F DM復調装置。

1 0 . 上記第 2のクロック周波数誤差算出手段は、

上記ピーク時刻の時間変化率を算出する複数の変化率算出部と、各変化率算出部から得られた複数の時間変化率に基づき上記第 2のクロック周波数誤差を算出する誤差算出部とを有し、

各上記変化率算出部は、上記時間変化率を算出する時間間隔が設定され、その時間間隔が互いに異なっていること

を特徴とする請求の範囲第 8項記載の O F DM復調装置。

1 1 . 上記第 2のクロック周波数誤差算出手段は、

上記ピーク時刻の時間変化率を伝送シンポル単位で算出する変化率算出部と、上記時間変化率が伝送シンポル単位で入力され、当該時間変化率をクラスに分類し、クラス毎の時間変化率の検出頻度を示すヒストグラムを生成するヒストグラム生成部と、上記ヒストグラムに基づき上記第 2のクロック周波数誤差を算出する誤差算出部とを有すること

を特徴とする請求の範囲第 8項記載の O F DM復調装置。

1 2 . 上記シンポル境界時刻算出手段は、過去のシンポル境界時刻に基づき生成された第 1の初期時刻と、上記ピーク時刻に基づき生成された第 2の初期時刻とのうち、いずれか一方を選択する初期時刻選択部を有し、

上記時刻発生部は、上記初期時刻選択部により選択された初期時刻と上記平均化誤差時間とを加算してシンポル境界時刻を生成すること

を特徴とする請求の範囲第 1項記載の O F DM復調装置。

1 3 . 上記ピーク時刻に基づき上記第 2の初期時刻を算出する初期時刻算出手段をさらに備え、

上記初期時刻選択部は、上記初期時刻算出手段から出力される第 2の初期時刻が安定状態であるか不安定状態であるかを判定し、不安定状態である場合には第 1の初期時刻を選択し、安定状態である場合には第 2の初期時刻を選択すること

を特徴とする請求の範囲第 1 2項記載の O F DM復調装置。

1 4. 上記初期時刻算出手段は、

ローパスフィルタを用いて上記ピーク時刻から上記第 2の初期時刻を算出することを特徴とする請求の範囲第 1 3項記載の O F DM復調装置。

1 5 . 上記初期時刻算出手段は、

移動平均フィルタを用いて上記ピーク時刻から上記第 2の初期時刻を算出することを特徴とする請求の範囲第 1 3項記載の O F DM復調装置。

1 6 . 上記初期時刻算出手段は、中央値選択フィルタを用いて上記ピーク時刻に基づき第 2の初期時刻を算出すること

を特徴とする請求の範囲第 1 3項記載の 0 F DM復調装置。

1 7 . 上記シンポル境界時刻算出手段の各設定値を、上記 O F D M信号の伝送シンポル周期に応じて制御する設定値制御手段をさらに備えること

を特徵とする請求の範囲第 1項記載の O F DM復調装置。

1 8 . 上記シンポル境界時刻算出手段は、上記ピーク時刻の入力間隔が一定となるように、伝送シンポル周期に応じて入力された上記ピーク時刻を間引くこと

を特徵とする請求の範囲第 1項記載の〇 F DM復調装置。

1 9 . 上記ガード相関ピーク時刻検出手段は、上記自己相関値を所定数のシンポル単位で累積し、累積した結果に基づき累積シンポル間隔毎にピーク時刻を発生することを特徴とする請求の範囲第 1項記載の〇 F DM復調装置。

2 0 . 上記シンポル境界時刻算出手段の各設定値は、上記ピーク時刻の発生間隔に応じて制御されること

を特徴とする請求の範囲第 1 9項記載の 0 F DM復調装置。

2 1 . 上記ガード相関ピーク時刻検出手段は、上記ピーク時刻の発生間隔が一定となるように、伝送シンポル周期に応じて累積するシンポル数を制御すること

を特徴とする請求の範囲第 2 0項記載の O F DM復調装置。

2 2 . 上記 O F D M信号を上記有効シンポル期間毎に切り出し、切り出した有効シンポル期間毎にフーリエ変換を行うフ一リェ変換手段と、

上記シンポル境界時刻算出手段から発生されたシンポル境界時刻に基づき、上記信号抽出手段による O F D M信号の切り出しタイミングを示すスタート信号を生成するス夕 ―ト信号生成手段とを備えること

を特徴とする請求の範囲第 1項記載の O F DM復調装置。

2 3 . 上記切り出し制御手段は、上記ガードインタ一バル期間未満のマ一ジンを設定し、上記シンポル境界算出時刻から上記マージン期間分遅延したタイミングで上記スタート信号を発生すること

を特徴とする請求の範囲第 2 2項記載の O F DM復調装置。

2 4. 上記シンポル境界時刻算出手段は、

上記誤差時間にゲインを乗算する非対称ゲイン部と、

上記誤差時間のレベルを制限するリミッ夕とを有し、

上記非対称ゲイン部は、上記シンポル境界時刻よりもピーク時刻の方が早い場合と、上記シンポル境界時刻よりもピーク時刻の方が遅い場合とを判別し、シンポル境界時刻よりもピーク時刻の方が早い場合のゲインょりも、上記シンポル境界時刻よりもピーク時刻の方が遅い場合のゲインを大きくし、

を特徴とする請求の範囲第 1項記載の〇 F DM復調装置。

2 5 . 上記シンボル境界時刻算出手段は、

上記 0 F DM信号の伝送クロックと上記基準クロックとの誤差であるクロック周波数誤差を、上記平均誤差時間に加算するク口ック周波数誤差加算部を有すること

を特徴とする請求の範囲第 2 4項記載の O F DM復調装置。

2 6 . 上記 O F D M信号の伝送クロックと上記基準クロックとの誤差であるクロック周波数誤差の残量成分を、上記平均化誤差時間に基づき換算する残量換算手段と、

上記シンポル境界時刻算出手段は、

上記ク口ック周波数誤差選択手段により選択されたクロック周波数誤差と上記残量換算手段により換算された残量と加算し、この加算結果をさらに上記平均化誤差時間に加算すること

を特徴とする請求の範囲第 2 4項記載の O F DM復調装置。

2 7 . 上記シンポル境界時刻算出手段は、

過去のシンポル境界時刻に基づき生成された第 1の初期時刻と、上記ピーク時刻に基づき生成された第 2の初期時刻とのうち、いずれか一方を選択する初期時刻選択部を有し、

を特徴とする請求の範囲第 2 4項記載の O F DM復調装置。

2 8 . 上記シンポル境界時刻算出手段の各設定値を、上記 O F D M信号の伝送シンポル周期に応じて制御する設定値制御手段をさらに備えること

を特徴とする請求の範囲第 2 4項記載の O F DM復調装置。

2 9 . 上記ガード相関ピーク時刻検出手段は、上記自己相関値を所定数のシンポル単位で累積し、累積した結果に基づき累積シンボル間隔毎にピーク時刻を発生することを特徴とする請求の範囲第 2 4項記載の O F DM復調装置。

3 0 . 上記 O F DM信号を上記有効シンボル期間毎に切り出し、切り出した有効シンポル期間毎にフーリェ変換を行うフ一リェ変換手段と、

上記シンポル境界時刻算出手段から発生されたシンポル境界時刻に基づき、上記信号抽出手段による O F D M信号の切り出しタイミングを示すスタート信号を生成するス夕 —ト信号生成手段とを備えること

を特徴とする請求の範囲第 2 4項記載の O F DM復調装置。

3 1 . 情報系列が時分割されて複数のサブキャリアに変調されることにより生成された有効シンポルと、この有効シンポルの一部の信号波形が複写されることにより生成されたガードィンターバルとが含まれた伝送シンポルを伝送単位とする直交周波数分割多重 (O F DM) 信号を復調する O F D M復調装置において、

上記 O F D M信号の上記ガードインタ一パル部分の自己相関値がピークとなる夕イミングを検出し、上記基準時刻に同期した当該タイミング（ピーク時刻）を発生するガード相関ピーク時刻検出手段と、

上記ピーク時刻に基づき、上記基準時刻に同期した伝送シンポルの境界時刻であるシンポル境界時刻を算出するシンボル境界時刻算出手段とを備え、

上記シンポル境界時刻算出手段は、

上記シンポル境界時刻よりもピーク時刻の方が早い場合と、上記シンポル境界時刻よりもピーク時刻の方が遅い場合とを判別し、シンポル境界時刻よりもピーク時刻の方が早い場合のゲインょりも、上記シンポル境界時刻よりもピーク時刻の方が遅い場合のゲインを大きくし、上記ピーク時刻にゲインを乗算する非対称ゲイン部と、

上記非対称ゲイン部によりゲインが乗算されたピーク時刻を口一パスフィルタリングすることによってシンポル境界時刻を算出する平均化部とを有すること

を特徴とする O F DM復調装置。

3 2 . 上記非対称ゲイン部は、上記平均化部の口一パスフィルタにより生じる残量成分に対して係数を乗算すること

を特徴とする請求の範囲第 3 1項記載の O F DM復調装置。

3 3 . 上記シンポル境界時刻算出手段は、過去のシンポル境界時刻基づき生成された第 1の初期時刻と、上記ピーク時刻に基づき生成された第 2の初期時刻とのうち、いずれか一方を選択する初期時刻選択部を有し、上記平均化部は、上記初期時刻選択部により選択された初期時刻と、上記ローパスフィル夕により算出された値とを加算してシンポル境界時刻を生成すること

を特徴とする請求の範囲第 3 1項記載の O F DM復調装置。