KR101105399B1 - 직교주파수분할다중접속 시스템의 시간 동기 검출 장치 및 방법과 수신 장치 - Google Patents

직교주파수분할다중접속 시스템의 시간 동기 검출 장치 및 방법과 수신 장치 Download PDF

Info

Publication number
KR101105399B1
KR101105399B1 KR1020080130975A KR20080130975A KR101105399B1 KR 101105399 B1 KR101105399 B1 KR 101105399B1 KR 1020080130975 A KR1020080130975 A KR 1020080130975A KR 20080130975 A KR20080130975 A KR 20080130975A KR 101105399 B1 KR101105399 B1 KR 101105399B1
Authority
KR
South Korea
Prior art keywords
signal
time
maximum energy
master clock
energy value
Prior art date
Application number
KR1020080130975A
Other languages
English (en)
Other versions
KR20100072542A (ko
Inventor
오현서
최현균
김상인
홍대기
곽동용
박종현
Original Assignee
한국전자통신연구원
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 한국전자통신연구원 filed Critical 한국전자통신연구원
Priority to KR1020080130975A priority Critical patent/KR101105399B1/ko
Priority to US12/643,296 priority patent/US8270510B2/en
Publication of KR20100072542A publication Critical patent/KR20100072542A/ko
Application granted granted Critical
Publication of KR101105399B1 publication Critical patent/KR101105399B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L27/00—Modulated-carrier systems
    • H04L27/26—Systems using multi-frequency codes
    • H04L27/2601—Multicarrier modulation systems
    • H04L27/2647—Arrangements specific to the receiver only
    • H04L27/2655—Synchronisation arrangements
    • H04L27/2656—Frame synchronisation, e.g. packet synchronisation, time division duplex [TDD] switching point detection or subframe synchronisation
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L25/00—Baseband systems
    • H04L25/02—Details ; arrangements for supplying electrical power along data transmission lines
    • H04L25/06—Dc level restoring means; Bias distortion correction ; Decision circuits providing symbol by symbol detection
    • H04L25/068—Dc level restoring means; Bias distortion correction ; Decision circuits providing symbol by symbol detection by sampling faster than the nominal bit rate
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L27/00—Modulated-carrier systems
    • H04L27/26—Systems using multi-frequency codes
    • H04L27/2601—Multicarrier modulation systems
    • H04L27/2626—Arrangements specific to the transmitter only
    • H04L27/2627—Modulators
    • H04L27/2644—Modulators with oversampling
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L27/00—Modulated-carrier systems
    • H04L27/26—Systems using multi-frequency codes
    • H04L27/2601—Multicarrier modulation systems
    • H04L27/2647—Arrangements specific to the receiver only
    • H04L27/2649—Demodulators
    • H04L27/265—Fourier transform demodulators, e.g. fast Fourier transform [FFT] or discrete Fourier transform [DFT] demodulators
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L27/00—Modulated-carrier systems
    • H04L27/26—Systems using multi-frequency codes
    • H04L27/2601—Multicarrier modulation systems
    • H04L27/2647—Arrangements specific to the receiver only
    • H04L27/2655—Synchronisation arrangements
    • H04L27/2668—Details of algorithms
    • H04L27/2673—Details of algorithms characterised by synchronisation parameters
    • H04L27/2675—Pilot or known symbols
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L27/00—Modulated-carrier systems
    • H04L27/26—Systems using multi-frequency codes
    • H04L27/2601—Multicarrier modulation systems
    • H04L27/2647—Arrangements specific to the receiver only
    • H04L27/2655—Synchronisation arrangements
    • H04L27/2689—Link with other circuits, i.e. special connections between synchronisation arrangements and other circuits for achieving synchronisation
    • H04L27/2695—Link with other circuits, i.e. special connections between synchronisation arrangements and other circuits for achieving synchronisation with channel estimation, e.g. determination of delay spread, derivative or peak tracking

Abstract

직교주파수분할다중접속 시스템의 시간 동기 장치는 수신 신호를 송신 장치에서의 최소 샘플링 주파수보다 적어도 4배 높은 주파수를 가지는 마스터 클럭으로 오버샘플링하고, 복수의 오버샘플링 신호 중 하나를 온타임 신호로 설정하며, 나머지 오버샘플링 신호를 온타임 신호를 기준으로 각각 정해진 시간만큼 시프트한 신호와 온타임 신호를 출력한다. 시간 동기 장치는 시프트한 신호와 온타임 신호 각각을 미리 알고 있는 신호와 상호 상관하여 상관 값을 계산하고, 계산한 상관 값 중 최대 에너지 값을 검출한 후, 이를 미리 설정된 임계값과 비교하여 프레임의 시작점을 검출한다.
OFDM, 시간 동기, 프레임, 심볼, 마스터 클럭

Description

직교주파수분할다중접속 시스템의 시간 동기 검출 장치 및 방법과 수신 장치{APPARATUS AND METHOD FOR DETECTING TIME SYNCHRONIZATION OF OFDM SYSTEM AND APPARATUS FOR RECEIVING}
본 발명은 직교주파수분할다중접속 시스템의 시간 동기 검출 장치 및 방법과 수신 장치에 관한 것이다.
본 발명은 지식경제부 및 정보통신연구진흥원의 IT원천기술개발의 일환으로 수행한 연구로부터 도출된 것이다[과제관리번호: 2007-F-039-02, 과제명: VMC 기술 개발].
고속으로 이동하는 차량을 중심으로 차량간 통신(Vehicle to Vehicle)과 차량과 인프라 통신(Vehicle to Infrastructure)을 제공하는 차량 통신 시스템에서는 무선랜 기술로서 직교 주파수 분할 다중화(Orthogonal Frequency Division Multiplexing, 이하, "OFDM"이라 함) 방식을 사용하고 있다.
차량 통신 시스템은 정지 또는 보행자 속도에서의 무선 채널을 가정하고 설계된 시스템이므로, 고속으로 이동하는 채널 환경에서는 시스템 성능이 현저하게 저하된다.
OFDM 기반의 무선랜 시스템에서는 데이터 신호를 송수신할 때 프리앰블을 이용한다. 이 프리앰블은 짧은 훈련 시퀀스(Short Training Sequence)와 긴 훈련 시퀀스(Long Training Sequence)로 이루어지며, 수신 장치에서는 짧은 훈련 시퀀스를 이용하여 프레임의 시작점을 검출하고, 긴 훈련 시퀀스를 이용하여 주파수 오차 및 채널 위상 오차를 검출하고 이를 보상한다. 이러한 짧은 훈련 시퀀스와 긴 훈련 시퀀스는 이동 속도가 느린 채널 환경을 기준으로 설계된 것이므로, 고속으로 이동하는 채널 환경에서는 정확한 프레임 및 동기를 검출하고 채널을 추정하는 데 어려움이 있다.
또한, 수신 장치의 마스터 클럭은 송신 신호의 디지털 샘플링 속도(Sampling Rate)를 기준으로 2배 가량 빠른 클럭을 사용한다. 이러한 경우, 수신 장치에서 수신 에너지가 최대인 샘플을 얻기에는 분해능(Resolution)이 부족하기 때문에 프레임 및 심볼 동기에 오차가 커지게 된다. 프레임 및 심볼 동기에 오차가 커지면 수신 에너지 값이 값은 샘플을 이용하여 복조 기능을 수행하게 되므로, 복조 성능도 저하되는 문제점이 있다.
본 발명이 해결하고자 하는 기술적 과제는 고속으로 이동하는 채널 환경에서 프레임 및 동기 검출의 정확도를 높이고 복조 성능을 향상시킬 수 있는 직교주파수분할다중접속 시스템의 시간 동기 검출 장치 및 방법과 수신 장치를 제공하는 것이다.
본 발명의 한 실시 예에 따르면, OFDM(Orthogonal Frequency Division Multiplexing) 시스템에서 수신 신호의 시간 동기 장치가 제공된다. 시간 동기 장치는 시프트 레지스터, 복수의 상관기, 최대값 검출기, 그리고 비교기를 포함한다. 시프트 레지스터는 상기 수신 신호를 설정된 마스터 클럭으로 오버샘플링한 복수의 오버샘플링 신호 중 하나를 온타임 신호로 설정하며, 나머지 오버샘플링 신호를 상기 온타임 신호를 기준으로 각각 정해진 시간만큼 시프트하고, 상기 시프트한 신호와 상기 온타임 신호를 출력한다. 복수의 상관기는 상기 시프트한 신호와 상기 온타임 신호 중 해당 신호를 미리 알고 있는 신호와 상호 상관하여 상관 값을 계산한다. 최대값 검출기는 상기 복수의 상관기에 의해 계산된 상관값 중 최대 에너지 값을 검출한다. 그리고 비교기는 검출한 상기 최대 에너지 값과 미리 설정된 임계값의 비교에 의해 상기 수신 신호에서 프레임의 시작점을 검출한다.
본 발명의 다른 한 실시 예에 따르면, OFDM(Orthogonal Frequency Division Multiplexing) 시스템에서 수신 신호의 시간 동기 방법이 제공된다. 시간 동기 방법에 따르면, 상기 수신 신호를 설정된 마스터 클럭으로 오버샘플링하여 출력하는 단계, 상기 오버샘플링한 신호 중 하나를 온타임 신호를 설정하고, 나머지 오버샘플링한 신호를 상기 온타임 신호를 기준으로 각각 정해진 시간만큼 시프트하여 출력하는 단계, 상기 온타임 신호 및 상기 시프트한 신호 각각을 미리 알고 있는 신호와 상호상관하여 복수의 상관값을 계산하는 단계, 상기 복수의 상관값 중 최대 에너지 값을 검출하는 단계, 검출한 상기 최대 에너지 값과 미리 설정된 임계값을 비교하는 단계, 그리고 상기 검출한 최대 에너지 값과 상기 임계값의 비교에 의해 상기 수신 신호에서 프레임의 시작점으로 검출하는 단계를 포함한다.
본 발명의 또 다른 실시 예에 따르면, OFDM(Orthogonal Frequency Division Multiplexing) 시스템의 수신 장치가 제공된다. 수신 장치는 아날로그-디지털 변환기, 패킷 검출부, 시간 동기부, 시간 동기부, 고속 푸리에 변환부, 그리고 복조부를 포함한다. 아날로그-디지털 변환기는 상기 수신 신호를 디지털 샘플 신호로 변환하고, 패킷 검출부는 상기 디지털 샘플 신호를 이용하여 패킷 수신 여부를 검출하며, 시간 동기부는 상기 패킷이 수신되면, 상기 디지털 샘플 신호를 최소 샘플링 주파수보다 적어도 4배 높은 마스터 클럭으로 오버샘플링하고, 오버샘플링한 상기 신호와 미리 알고 있는 신호를 이용하여 상기 수신 신호에서 프레임의 시작점 및 최대 에너지 값을 가지는 신호를 검출한다. 주파수 동기부는 검출한 상기 프레임의 시작점과 상기 최대 에너지 값을 가지는 신호를 이용하여 주파수 오프셋을 보상하고, 고속 푸리에 변환부는 상기 주파수 오프셋이 보상된 신호를 고속 푸리에 변환한다. 그리고 복조부는 상기 고속 푸리에 변환한 신호를 복조하여 데이터를 복원한다.
본 발명의 실시 예에 의하면, 디지털 샘플링 신호보다 4배 이상의 마스터 클럭을 사용하여 동기의 타이밍 분해능(Resolution)을 높일 수 있으며, 이를 이용하면, OFDM 방식을 사용하는 차량 통신 시스템에서 프레임 및 심볼 검출 성능과 데이터 수신 성능을 크게 향상시킬 수 있다.
아래에서는 첨부한 도면을 참고로 하여 본 발명의 실시 예에 대하여 본 발명이 속하는 기술 분야에서 통상의 지식을 가진 자가 용이하게 실시할 수 있도록 상세히 설명한다. 그러나 본 발명은 여러 가지 상이한 형태로 구현될 수 있으며 여기에서 설명하는 실시 예에 한정되지 않는다. 그리고 도면에서 본 발명을 명확하게 설명하기 위해서 설명과 관계없는 부분은 생략하였으며, 명세서 전체를 통하여 유사한 부분에 대해서는 유사한 도면 부호를 붙였다.
명세서 및 청구범위 전체에서, 어떤 부분이 어떤 구성 요소를 "포함"한다고 할 때, 이는 특별히 반대되는 기재가 없는 한 다른 구성요소를 제외하는 것이 아니라 다른 구성 요소를 더 포함할 수 있는 것을 의미한다. 또한, 명세서에 기재된 "…부", "…기", "모듈", "블록" 등의 용어는 적어도 하나의 기능이나 동작을 처리하는 단위를 의미하며, 이는 하드웨어나 소프트웨어 또는 하드웨어 및 소프트웨어의 결합으로 구현될 수 있다.
이제 본 발명의 실시 예에 따른 직교주파수분할다중접속 시스템의 시간 동기 장치 및 방법과 수신 장치에 대하여 도면을 참고로 하여 상세하게 설명한다. 이러한 직교주파수분할다중접속 시스템의 시간 동기 장치 및 방법과 수신 장치는 직교주파수분할다중접속 방식을 사용하는 차량 통신 시스템에 적용될 수 있다.
도 1은 본 발명의 실시 예에 따른 OFDM 시스템의 송신 장치를 개략적으로 나타낸 블록도이다.
도 1을 참고하면, OFDM 시스템은 송신 장치(100) 및 수신 장치(200)를 포함 한다.
송신 장치(100)는 채널 부호화부(110), 변조부(120), 역고속 푸리에 변환부(130), 다중화기(140) 및 아날로그-디지털 변환기(150)를 포함한다.
채널 부호화부(110)는 송신하고자 하는 데이터를 미리 정해진 부호화 방식으로 부호화하여 비트 신호를 생성하고, 이를 변조부(120)로 출력한다. 부호화 방식으로 소정의 부호화율(coding rate)을 갖는 터보 부호화 방식, 컨볼루션 부호화 방식 등이 사용될 수 있다.
변조부(120)는 채널 부호화부(110)로부터 출력되는 비트 신호를 미리 정해진 방식으로 변조한 데이터 심볼을 역고속 푸리에 변환부(130)로 출력한다. 변조 방식으로 1개의 부반송파로 전송할 수 있는 데이터 양이 1비트의 BPSK, 2비트의 QPSK, 4비트의 16-QAM, 6비트의 64-QAM 및 8비트의 256-QAM 등이 사용될 수 있다.
역고속 푸리에 변환부(130)는 변조부(120)로부터 변조된 데이터 심볼들을 역고속 푸리에 변환하여 주파수 영역의 신호를 시간 영역의 신호로 출력한다.
다중화기(140)는 미리 정해진 신호 예를 들면, 프리앰블 신호(Preamble signal)와 미드앰블(Midamble signal) 및 역고속 푸리에 변환된 신호를 다중화하여 하나의 신호로 출력한다.
디지털-아날로그 변환기(150)는 선택기(140)로부터 출력되는 신호를 아날로그 무선 신호로 변환하여 채널을 통해 수신 장치(200)로 송신한다.
도 2는 OFDM 시스템의 프레임 구조를 나타낸 도면이다.
도 2를 참고하면, 하나의 프레임은 프리앰블(Preamble)과 복수의 OFDM 심볼 및 미드앰블(Midamble)을 포함한다. 프리앰블은 프레임의 맨 앞에 위치하며, 반복적 특성을 가지는 짧은 훈련 시퀀스(도면 미도시)와 긴 훈련 시퀀스(도면 미도시)로 이루어질 수 있다. 각 OFDM 심볼은 변조부(120)에 의해 변조된 데이터 심볼과 보호 구간(도면 미도시)을 포함하며, 보호 구간은 변조된 데이터 심볼의 전단에 위치한다. 그리고 OFDM 심볼 사이에 미드앰블이 삽입될 수 있다. 이러한 미드앰블은 고속으로 이동하는 차량 페이딩 환경에서 데이터 전송을 위해 프리앰블과 동일한 기능을 한다. 도 2에서는 두 OFDM 심볼 뒤에 미드앰블이 삽입되는 것으로 도시하였으나, 변조 방식에 따라 셋 이상의 OFDM 심볼 뒤에 미드앰블이 삽입될 수도 있다.
도 3은 본 발명의 실시 예에 따른 OFDM 시스템의 수신 장치를 개략적으로 나타낸 블록도이다.
도 3을 참고하면, 수신 장치(200)는 아날로그-디지털 변환부(210), 패킷 검출부(220), 시간 동기부(230), 주파수 동기부(240), 고속 푸리에 변환부(250), 채널 추정부(260), 등화부(270), 복조부(280) 및 채널 복호화부(290)를 포함한다.
아날로그-디지털 변환부(210)는 수신되는 아날로그 무선 신호를 디지털 샘플 신호로 변환한다.
패킷 검출부(220)는 디지털 샘플 신호를 이용하여 패킷이 수신되었는지를 검출한다.
시간 동기부(230)는 패킷이 수신되면 디지털 샘플 신호와 미리 알고 있는 신호(예를 들면, 프리앰블 또는 미드앰블)를 이용하여 시간 동기를 검출한다. 시간 동기에는 프레임의 시작점을 검출하는 초기 동기 및 고속 푸리에 변환을 위한 심볼 의 시작 위치를 검출하는 심볼 동기가 포함된다.
주파수 동기부(240)는 시간 동기를 획득한 후 프리앰블 신호를 이용하여 주파수 오프셋을 추정하고 이를 보상한다.
고속 푸리에 변환부(250)는 주파수 오프셋이 보상된 신호를 고속 푸리에 변환하여 시간 영역의 신호를 주파수 영역의 신호로 변환한다.
채널 추정부(260)는 고속 푸리에 변환된 신호로부터 프리앰블을 추출하고, 추출한 프리앰블을 이용하여 채널을 추정한다. 이때, 고속 푸리에 변환된 신호에 미드앰블이 포함되어 있는 경우, 미드앰블을 이용하여 채널을 추정할 수도 있다. 이와 같이, 데이터 심볼 사이에 삽입되어 있는 미드앰블을 이용하여 채널을 추정하면, 채널의 연속적인 추정이 가능하다.
등화부(270)는 채널 추정값을 이용하여 고속 푸리에 변환된 신호를 등화하여 채널을 보상한다.
복조부(280)는 송신 장치(100)에서 사용한 변조 방식과 동일한 방식을 이용하여 등화한 신호를 복조하여 데이터 심볼을 추출한다.
채널 복호화부(290)는 추출한 데이터 심볼을 미리 정해진 복호화 방식으로 복호화하여 데이터를 복원한다.
도 4는 본 발명의 제1 실시 예에 따른 시간 동기부를 나타낸 블록도이다.
도 4를 참고하면, 시간 동기부(230)는 시프트 레지스터(231), 복수의 상관기(2321--2325), 최대값 검출기(233), 비교기(234) 및 마스터 클럭 제어부(235)를 포함한다.
시프트 레지스터(231)는 디지털 샘플 신호(Rx signal)를 최소 샘플링 주파수보다 적어도 4배 높은 주파수를 가지는 마스터 클럭으로 오버 샘플링하고, 오버 샘플링한 신호 중 하나를 온 타임 신호로 설정하고, 온 타임 신호[E(on)]와 온타임 신호를 기준으로 각 오버 샘플링한 신호를 -2Ts, -Ts, Ts 및 2Ts 시간만큼 시프트한 신호[E(-2Ts), E(-Ts), E(Ts), E(2Ts)]를 출력한다.
복수의 상관기(2321--2325)는 시프트 레지스터(231)로부터 출력되는 신호[E(-2Ts), E(-Ts), E(on), E(Ts), E(2Ts)] 중 해당 신호와 미리 알고 있는 프리앰블을 상호 상관하여 상관 값을 계산한다. 이때, 프리앰블 대신 미드앰블이 사용될 수 있다.
최대값 검출기(233)는 복수의 상관기(2321--2325)에 의해 계산된 상관 값 중 최대 에너지 값을 검출한다.
비교기(234)는 검출한 최대 에너지 값을 미리 정해진 임계값과 비교하고, 검출한 최대 에너지 값이 임계값 이상이면 해당 시점을 프레임의 시작점으로 결정한다. 그런 후에, 프레임의 시작점 검출을 나타내는 스타트 펄스(start pulse)를 생성하여 주파수 생성부(240)로 출력한다.
본 발명의 제1 실시 예에서는 온 타임 신호가 주파수 동기부(240)로 출력된다. 따라서, 온 타임 신호가 최대 에너지 값을 가지는 신호가 되어야 수신 성능을 향상시킬 수가 있다. 따라서, 마스터 클럭 제어부(235)는 스타트 펄스와 내부 온 타임 스타트 펄스(Internal on-time start pulse)를 이용하여 마스터 클럭의 타이밍을 조정하여 온 타임 신호가 최대 에너지 값을 가지는 신호가 되도록 한다.
이러한 마스터 클럭 제어부(235)는 동기 트리거 카운터(2351), 기준 트리거 카운터(2352), 타이밍 계산부(5353) 및 마스터 클럭 생성부(5354)를 포함한다.
동기 트리거 카운터(2351)는 스타트 펄스(start pulse)를 기준으로 심볼의 샘플을 계수한다.
기준 트리거 카운터(2352)는 내부 온 타임 스타트 펄스(Internal on-time start pulse)를 기준으로 심볼의 샘플을 계수한다.
타이밍 계산부(2353)는 스타트 펄스를 기준으로 계수한 값과 내부 온 타임 스타트 펄스를 기준으로 계수한 값을 비교하고, 비교 결과를 마스터 클럭 생성부(2354)로 출력한다.
마스터 클럭 제어부(2354)는 타이밍 계산부(237)로부터 출력된 비교 결과에 따라 마스터 클럭의 타이밍을 조정한다. 구체적으로, 마스터 클럭 제어부(2354)는 스타트 펄스를 기준으로 계수한 값이 내부 온 타임 스타트 펄스를 기준으로 계수한 값보다 크면, 디지털 샘플링 시간이 기준 시간에 비해 느린 것(late)으로 판단하고, 디지털 샘플링 시간을 스타트 펄스를 기준으로 계수한 값과 내부 온 타임 스타트 펄스를 기준으로 계수한 값과의 차이에 해당하는 만큼 빠르게 마스터 클럭을 제어한다. 이와 반대로, 마스터 클럭 제어부(238)는 스타트 펄스를 기준으로 계수한 값이 내부 온 타임 스타트 펄스를 기준으로 계수한 값보다 작으면, 디지털 샘플링 시간이 기준 시간에 비해 빠른 것(early)으로 판단하고, 디지털 샘플링 시간을 스 타트 펄스를 기준으로 계수한 값과 내부 온 타임 스타트 펄스를 기준으로 계수한 값과의 차이에 해당하는 만큼 느리게 마스터 클럭을 제어한다. 이와 같이 하면, 검출한 최대 에너지 값에 해당하는 신호가 온 타임 신호[E(on)]가 된다. 그러면, 주파수 동기부(240)는 최대 에너지 값을 가지는 신호를 이용하여 주파수 오프셋을 보상할 수가 있다.
도 5는 본 발명의 제2 실시 예에 따른 시간 동기부를 나타낸 블록도이다.
도 5를 참고하면, 시간 동기부(230')는 마스터 클럭 제어부(235) 대신에 신호 선택기(236)를 포함한다는 점을 제외하면 제1 실시 예에 따른 시간 동기부(230)와 유사하다. 단, 제1 실시 예와 달리, 최대값 검출기(233')는 복수의 상관기(2321--2325)에 의해 계산된 상관 값 중 최대 에너지 값을 검출하고, 최대 에너지 값을 가지는 신호에 대응하는 인덱스를 신호 선택기(236)로 전달한다.
신호 선택기(236)는 시프트 레지스터(231)로부터 출력되는 신호[E(-2Ts), E(-Ts), Es(on), E(Ts), E(2Ts)]를 수신하고, 수신한 신호[E(-2Ts), E(-Ts), Es(on), E(Ts), E(2Ts)] 중 최대값 검출기(233')로부터 전달받은 인덱스에 해당하는 신호를 선택하여 주파수 동기부(240)로 출력한다.
본 발명의 실시 예는 이상에서 설명한 장치 및/또는 방법을 통해서만 구현되는 것은 아니며, 본 발명의 실시 예의 구성에 대응하는 기능을 실현하는 프로그램 또는 그 프로그램이 기록된 기록 매체를 통해 구현될 수도 있으며, 이러한 구현은 앞서 설명한 실시 예의 기재로부터 본 발명이 속하는 기술 분야의 전문가라면 쉽게 구현할 수 있는 것이다.
이상에서 본 발명의 실시 예에 대하여 상세하게 설명하였지만 본 발명의 권리 범위는 이에 한정되는 것은 아니고 다음의 청구범위에서 정의하고 있는 본 발명의 기본 개념을 이용한 당업자의 여러 변형 및 개량 형태 또한 본 발명의 권리 범위에 속하는 것이다.
도 1은 본 발명의 실시 예에 따른 OFDM 시스템의 송신 장치를 개략적으로 나타낸 블록도이고,
도 2는 OFDM 시스템의 프레임 구조를 나타낸 도면이고,
도 3은 본 발명의 실시 예에 따른 OFDM 시스템의 수신 장치를 개략적으로 나타낸 블록도이고,
도 4 및 도 5는 각각 본 발명의 제1 및 제2 실시 예에 따른 시간 동기부를 나타낸 블록도이다.

Claims (15)

  1. OFDM(Orthogonal Frequency Division Multiplexing) 시스템에서 수신 신호의 시간 동기 장치에 있어서,
    상기 수신 신호를 설정된 마스터 클럭으로 오버샘플링한 복수의 오버샘플링 신호 중 하나를 온타임 신호로 설정하며, 나머지 오버샘플링 신호를 상기 온타임 신호를 기준으로 각각 정해진 시간만큼 시프트하고, 상기 시프트한 신호와 상기 온타임 신호를 출력하는 시프트 레지스터,
    상기 시프트한 신호와 상기 온타임 신호 중 대응하는 신호와 미리 알고 있는 신호를 상호 상관하여 상관 값을 계산하는 복수의 상관기,
    상기 복수의 상관기에 의해 계산된 상관값 중 최대 에너지 값을 검출하는 최대값 검출기, 그리고
    검출한 상기 최대 에너지 값과 미리 설정된 임계값의 비교에 의해 상기 수신 신호에서 프레임의 시작점을 검출하는 비교기
    를 포함하는 시간 동기 장치.
  2. 제1항에 있어서,
    송신 장치의 최소 샘플링 주파수보다 적어도 4배 높은 주파수를 가지는 상기 마스터 클럭을 생성하여 상기 시프트 레지스터로 출력하는 마스터 클럭 제어부
    를 더 포함하는 시간 동기 장치.
  3. 제2항에 있어서,
    상기 비교기는 상기 프레임의 시작점의 검출에 따른 스타트 펄스를 생성하며,
    상기 마스터 클럭 제어부는,
    상기 스타트 펄스를 기준으로 심볼의 디지털 샘플 신호를 계수하는 동기 트리거 카운터,
    초기 내부 스타트 펄스를 기준으로 심볼의 디지털 샘플 신호를 계수하는 기준 트리거 카운터,
    상기 동기 트리거 카운터에 의해 계수한 값과 상기 기준 트리거 카운터에 의해 계수한 값을 비교하여 비교 결과를 출력하는 타이밍 계산부, 그리고
    상기 비교 결과에 따라 상기 마스터 클럭의 타이밍을 조정하는 마스터 클럭 생성부를 포함하며,
    상기 온 타임 신호가 고속 푸리에 변환되는 시간 동기 장치.
  4. 제1항에 있어서,
    상기 시프트한 신호와 상기 온타임 신호 중 상기 최대 에너지 값을 가지는 신호를 선택하여 출력하는 신호 선택기
    를 더 포함하며,
    상기 최대 에너지 값을 가지는 신호가 고속 푸리에 변환되는 시간 동기 장 치.
  5. 제4항에 있어서,
    상기 최대값 검출기는 상기 검출한 최대 에너지 값을 가지는 신호에 대응하는 인덱스를 상기 신호 선택기로 제공하며,
    상기 신호 선택기는 상기 인덱스에 따라 상기 최대 에너지 값을 가지는 신호를 선택하여 출력하는 시간 동기 장치.
  6. 제1항 내지 제5항 중 어느 한 항에 있어서,
    상기 미리 알고 있는 신호는 프리앰블 또는 미드앰블 신호인 시간 동기 장치.
  7. OFDM(Orthogonal Frequency Division Multiplexing) 시스템에서 수신 신호의 시간 동기 방법에 있어서,
    상기 수신 신호를 설정된 마스터 클럭으로 오버샘플링하여 출력하는 단계,
    상기 오버샘플링한 신호 중 하나를 온타임 신호를 설정하고, 나머지 오버샘플링한 신호를 상기 온타임 신호를 기준으로 각각 정해진 시간만큼 시프트하여 출력하는 단계,
    상기 온타임 신호 및 상기 시프트한 신호 각각을 미리 알고 있는 신호와 상호상관하여 복수의 상관값을 계산하는 단계,
    상기 복수의 상관값 중 최대 에너지 값을 검출하는 단계,
    검출한 상기 최대 에너지 값과 미리 설정된 임계값을 비교하는 단계, 그리고
    상기 검출한 최대 에너지 값과 상기 임계값의 비교에 의해 상기 수신 신호에서 프레임의 시작점으로 검출하는 단계
    를 포함하는 시간 동기 방법.
  8. 제7항에 있어서,
    최소 샘플링 주파수보다 적어도 4배 높은 상기 마스터 클럭을 생성하는 단계
    를 더 포함하는 시간 동기 방법.
  9. 제8항에 있어서,
    상기 프레임의 시작점의 검출을 알리는 스타트 펄스를 생성하는 단계
    를 더 포함하며,
    상기 마스터 클럭을 생성하는 단계는,
    생성한 상기 스타트 펄스와 초기 내부 스타트 펄스를 이용하여 상기 마스터 클럭의 타이밍을 조정하는 단계를 포함하며,
    상기 온 타임 신호가 고속 푸리에 변환되는 시간 동기 방법.
  10. 제7항에 있어서,
    상기 온타임 신호 및 상기 시프트한 신호 중 상기 최대 에너지 값을 가지는 신호를 출력하는 단계
    를 더 포함하며,
    상기 최대 에너지 값을 가지는 신호가 고속 푸리에 변환되는 시간 동기 방법.
  11. 제7항 내지 제10항 중 어느 한 항에 있어서,
    상기 미리 알고 있는 신호는 프리앰블 또는 미드앰블 신호인 시간 동기 방법.
  12. OFDM(Orthogonal Frequency Division Multiplexing) 시스템의 수신 장치에 있어서,
    상기 수신 신호를 디지털 샘플 신호로 변환하는 아날로그-디지털 변환기,
    상기 디지털 샘플 신호를 이용하여 패킷 수신 여부를 검출하는 패킷 검출부,
    상기 패킷이 수신되면, 상기 디지털 샘플 신호를 최소 샘플링 주파수보다 적어도 4배 높은 마스터 클럭으로 오버샘플링하고, 오버샘플링한 상기 신호와 미리 알고 있는 신호를 이용하여 상기 수신 신호에서 프레임의 시작점 및 최대 에너지 값을 가지는 신호를 검출하는 시간 동기부,
    검출한 상기 프레임의 시작점과 상기 최대 에너지 값을 가지는 신호를 이용하여 주파수 오프셋을 보상하는 주파수 동기부,
    상기 주파수 오프셋이 보상된 신호를 고속 푸리에 변환하는 고속 푸리에 변 환부, 그리고
    상기 고속 푸리에 변환한 신호를 복조하여 데이터를 복원하는 복조부
    를 포함하는 수신 장치.
  13. 제12항에 있어서,
    상기 시간 동기부는,
    상기 오버샘플링한 신호 중 하나를 온 타임 신호로 설정하고, 상기 온 타임 신호와 상기 온 타임 신호를 기준으로 각각 정해진 시간만큼 시프트한 신호를 출력하는 시프트 레지스터,
    상기 온타임 신호와 상기 시프트한 신호 중 해당 신호와 미리 알고 있는 신호를 상호 상관하여 상관 값을 계산하는 복수의 상관기,
    상기 복수의 상관기에 의해 계산된 상관 값 중 상기 최대 에너지 값을 검출하는 최대값 검출기, 그리고
    검출한 상기 최대 에너지 값과 미리 정해진 임계값의 비교에 따라 상기 수신 신호에서 프레임의 시작점을 검출하는 비교기를 포함하는 수신 장치.
  14. 제13항에 있어서,
    상기 마스터 클럭은 상기 최소 샘플링 주파수보다 적어도 4배 높은 주파수를 가지는 수신 장치.
  15. 제13항에 있어서,
    상기 시간 동기부는,
    상기 온타임 신호와 상기 시프트한 신호 중 상기 최대 에너지 값을 가지는 신호를 선택하여 상기 주파수 동기부로 출력하는 수신 장치.
KR1020080130975A 2008-12-22 2008-12-22 직교주파수분할다중접속 시스템의 시간 동기 검출 장치 및 방법과 수신 장치 KR101105399B1 (ko)

Priority Applications (2)

Application Number Priority Date Filing Date Title
KR1020080130975A KR101105399B1 (ko) 2008-12-22 2008-12-22 직교주파수분할다중접속 시스템의 시간 동기 검출 장치 및 방법과 수신 장치
US12/643,296 US8270510B2 (en) 2008-12-22 2009-12-21 Apparatus and method for time synchronization and reception apparatus of OFDM system

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020080130975A KR101105399B1 (ko) 2008-12-22 2008-12-22 직교주파수분할다중접속 시스템의 시간 동기 검출 장치 및 방법과 수신 장치

Publications (2)

Publication Number Publication Date
KR20100072542A KR20100072542A (ko) 2010-07-01
KR101105399B1 true KR101105399B1 (ko) 2012-01-17

Family

ID=42266076

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020080130975A KR101105399B1 (ko) 2008-12-22 2008-12-22 직교주파수분할다중접속 시스템의 시간 동기 검출 장치 및 방법과 수신 장치

Country Status (2)

Country Link
US (1) US8270510B2 (ko)
KR (1) KR101105399B1 (ko)

Families Citing this family (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP2171879B1 (en) 2007-07-18 2019-06-19 Marvell World Trade Ltd. Access point with simultaneous downlink transmission of independent data for multiple client stations
CN101755498B (zh) 2007-07-18 2016-09-28 马维尔国际贸易有限公司 一种无线网络和客户站
US8982889B2 (en) 2008-07-18 2015-03-17 Marvell World Trade Ltd. Preamble designs for sub-1GHz frequency bands
US9077594B2 (en) 2009-07-23 2015-07-07 Marvell International Ltd. Coexistence of a normal-rate physical layer and a low-rate physical layer in a wireless network
CN103765973B (zh) 2011-08-29 2017-11-10 马维尔国际贸易有限公司 正常速率物理层和低速率物理层在无线网络中的共存
US9351333B1 (en) * 2011-11-30 2016-05-24 Marvell International Ltd. Long wireless local area network (WLAN) packets with midambles
US9107153B1 (en) * 2012-02-24 2015-08-11 Marvell International Ltd. Parallel processing of both code synchronization and frequency synchronization for wireless communication
KR101497805B1 (ko) * 2013-05-13 2015-03-04 부산대학교 산학협력단 수중 초음파 모뎀을 위한 동기화 장치 및 동기화 방법
KR102113785B1 (ko) * 2013-09-12 2020-05-21 삼성전자주식회사 송신 장치, 수신 장치 및 그 제어방법
CN105119376B (zh) * 2015-09-09 2017-08-22 许继集团有限公司 一种基于常规采样goose跳闸模式的采样实现方法及装置
US10079660B2 (en) * 2017-01-25 2018-09-18 Samsung Electroncis Co., Ltd. System and method of tracking and compensating for frequency and timing offsets of modulated signals
KR102104912B1 (ko) * 2018-05-04 2020-05-29 주식회사 에치에프알 Tdd 방식 무선통신 시스템에서 송수신 타이밍 동기신호 검출 장치 및 방법
JP7070481B2 (ja) * 2019-03-18 2022-05-18 株式会社Ｊｖｃケンウッド 同期タイミング検出装置、無線通信装置、およびプログラム
US10812310B1 (en) * 2019-10-17 2020-10-20 Sirius Xm Radio Inc. Method and apparatus for advanced OFDM triggering techniques
KR102310745B1 (ko) * 2020-02-14 2021-10-08 엘아이지넥스원 주식회사 모뎀 수신기의 프레임 재동기 장치 및 방법

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2004214961A (ja) * 2002-12-27 2004-07-29 Sony Corp Ｏｆｄｍ復調装置

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3125644B2 (ja) * 1995-09-13 2001-01-22 松下電器産業株式会社 復調装置
US6704760B2 (en) * 2002-04-11 2004-03-09 Interdigital Technology Corporation Optimized discrete fourier transform method and apparatus using prime factor algorithm
US7596134B2 (en) * 2002-07-03 2009-09-29 Freescale Semiconductor, Inc. Flexible method and apparatus for performing digital modulation and demodulation
KR100602189B1 (ko) 2004-07-07 2006-07-19 삼성전자주식회사 프레임 및 심볼 시간동기 검출장치 및 검출방법
US20060029017A1 (en) 2004-07-26 2006-02-09 Beceem Communications Inc. Method and system for transmitting training information in a block transmission system
US7877064B2 (en) * 2004-11-01 2011-01-25 General Instrument Corporation Methods, apparatus and systems for terrestrial wireless broadcast of digital data to stationary receivers
US7911935B2 (en) * 2006-02-08 2011-03-22 Motorola Mobility, Inc. Method and apparatus for interleaving sequence elements of an OFDMA synchronization channel
JP4978384B2 (ja) * 2006-10-31 2012-07-18 日本電気株式会社 移動通信システム、送信装置、および送信信号生成方法
US8320360B2 (en) * 2006-11-06 2012-11-27 Motorola Mobility Llc Method and apparatus for fast cell search
KR100867999B1 (ko) 2006-12-05 2008-11-10 한국전자통신연구원 Ｏｆｄｍ 기반의 디지털 신호 수신 장치 및 방법
JP5151144B2 (ja) 2006-12-22 2013-02-27 富士通セミコンダクター株式会社 Ｏｆｄｍ受信機及びデータ判定方法

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2004214961A (ja) * 2002-12-27 2004-07-29 Sony Corp Ｏｆｄｍ復調装置

Also Published As

Publication number Publication date
KR20100072542A (ko) 2010-07-01
US20100158164A1 (en) 2010-06-24
US8270510B2 (en) 2012-09-18

Similar Documents

Publication Publication Date Title
KR101105399B1 (ko) 직교주파수분할다중접속 시스템의 시간 동기 검출 장치 및 방법과 수신 장치
EP1041790B1 (en) Symbol timing recovery for OFDM demodulator
KR100699490B1 (ko) 샘플링 주파수 오프셋 추정방법 및 이 방법이 적용되는ｏｆｄｍ 시스템
KR101253447B1 (ko) 채널 페이딩에 로버스트한 타이밍 획득 방법 및 시스템
KR100785473B1 (ko) 멀티-밴드 ｏｆｄｍ 스킴에서 수신 신호의 주파수 옵셋을보상하는 수신기 및 방법
WO2003071724A1 (fr) Recepteur, circuit et procede de correction de rythme de symboles, et procede de traitement de demodulation
US7616723B2 (en) Method for symbol timing synchronization and apparatus thereof
CN102752096A (zh) Ofdm接收机中的定时估计
US8885456B2 (en) Demodulator and frame synchronization method
EP1276289B1 (en) OFDM receiving system for performing system timing synchronization using guard interval and method for the same
CN101267419A (zh) 一种用于ofdm符号定时的时间提前量调节方法及装置
Kim et al. An efficient frequency offset estimator for timing and frequency synchronization in OFDM systems
KR100746554B1 (ko) 신호 송/수신 장치
KR100553542B1 (ko) 주파수의 선택적 시변 채널 환경에서 강건한시간동기복원이 가능한 시간동기복원장치 및 그의시간동기 복원방법
EP2159977A2 (en) Wireless terminal, base station and channel estimation method
Chen et al. Synchronization and Doppler scale estimation with dual PN padding TDS-OFDM for underwater acoustic communication
JP3639195B2 (ja) Ｏｆｄｍパケット通信用受信装置
KR101538595B1 (ko) 광 ofdm 시스템에서 시간 동기화 및 반송파 주파수 오프셋 보상 방법
CN101843061B (zh) 区分实际回波峰与混叠回波峰的方法
KR100793789B1 (ko) 채널 추정 장치 및 채널 추정 방법
CN106888065B (zh) 一种时钟同步方法及端机
KR101421305B1 (ko) 소수 배 주파수 동기 방법 및 이를 이용한 수신기
KR101074111B1 (ko) Ｏｆｄｍ 시스템의 시간 동기 검출 장치 및 방법
CN101296067B (zh) Dab与t-dmb数字接收端的同步方法和装置
KR20080109448A (ko) 고속 퓨리에 변환기 기반 주파수 분할 다중 접속시스템에서 주파수 오차 추정 장치 및 방법

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20141229

Year of fee payment: 4

FPAY Annual fee payment

Payment date: 20151228

Year of fee payment: 5

FPAY Annual fee payment

Payment date: 20161228

Year of fee payment: 6

FPAY Annual fee payment

Payment date: 20171226

Year of fee payment: 7

FPAY Annual fee payment

Payment date: 20181226

Year of fee payment: 8