KR101074111B1 - Ｏｆｄｍ 시스템의 시간 동기 검출 장치 및 방법 - Google Patents

Ｏｆｄｍ 시스템의 시간 동기 검출 장치 및 방법 Download PDF

Info

Publication number
KR101074111B1
KR101074111B1 KR1020080118384A KR20080118384A KR101074111B1 KR 101074111 B1 KR101074111 B1 KR 101074111B1 KR 1020080118384 A KR1020080118384 A KR 1020080118384A KR 20080118384 A KR20080118384 A KR 20080118384A KR 101074111 B1 KR101074111 B1 KR 101074111B1
Authority
KR
South Korea
Prior art keywords
detecting
correlation value
value
received signal
time synchronization
Prior art date
Application number
KR1020080118384A
Other languages
English (en)
Other versions
KR20100059569A (ko
Inventor
김상인
오현서
곽동용
Original Assignee
한국전자통신연구원
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 한국전자통신연구원 filed Critical 한국전자통신연구원
Priority to KR1020080118384A priority Critical patent/KR101074111B1/ko
Publication of KR20100059569A publication Critical patent/KR20100059569A/ko
Application granted granted Critical
Publication of KR101074111B1 publication Critical patent/KR101074111B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L7/00—Arrangements for synchronising receiver with transmitter
    • H04L7/04—Speed or phase control by synchronisation signals
    • H04L7/041—Speed or phase control by synchronisation signals using special codes as synchronising signal
    • H04L7/042—Detectors therefor, e.g. correlators, state machines
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L27/00—Modulated-carrier systems
    • H04L27/26—Systems using multi-frequency codes
    • H04L27/2601—Multicarrier modulation systems
    • H04L27/2647—Arrangements specific to the receiver only
    • H04L27/2655—Synchronisation arrangements
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L7/00—Arrangements for synchronising receiver with transmitter
    • H04L7/04—Speed or phase control by synchronisation signals
    • H04L7/10—Arrangements for initial synchronisation

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Signal Processing (AREA)
  • Synchronisation In Digital Transmission Systems (AREA)

Abstract

OFDM(Orthogonal Frequency Division Multiplexing) 시스템에서 시간 동기 검출 장치는 하나의 상관기를 이용하여 수신 신호와 미리 저장되어 있는 프리앰블 신호를 상호 상관하여 상관값을 계산한다. 그리고 계산한 상관값을 임계값과 비교하여 프레임의 시작점을 검출하고, 계산한 상관값의 최대값으로부터 프레임에서 심볼의 위치를 검출한다.
Figure R1020080118384
OFDM, 시간 동기, 훈련 심볼, 상호 상관

Description

ＯＦＤＭ 시스템의 시간 동기 검출 장치 및 방법{APPARATUS AND METHOD FOR DETECTING TIME SYNCHRONIZATION OF OFDM SYSTEM}
본 발명은 OFDM 시스템의 시간 동기 검출 장치 및 방법에 관한 것이다.
본 발명은 지식경제부 및 정보통신연구진흥원의 IT원천기술개발의 일환으로 수행한 연구로부터 도출된 것이다[과제관리번호: 2007-F-039-02, 과제명: VMC 기술 개발].
고속으로 이동하는 차량을 중심으로 차량간 통신(Vehicle to Vehicle)과 차량과 인프라 통신(Vehicle to Infrastructure)을 제공하는 차량 시스템에서 직교 주파수 분할 다중화(Orthogonal Frequency Division Multiplexing, 이하, “OFDM”이라 함) 방식을 사용하고 있다.
일반적으로, OFDM 기반의 송신 장치는 직렬로 입력되는 데이터 열을 복수의 병렬 데이터열로 변환하여 상호 직교성을 가지는 복수의 부반송파에 실어 동시에 전송한다. 이렇게 함으로써, 데이터의 전송율을 높일 수 있으며, 단일 반송파 신호에 비해 심볼 간격이 넓어지므로 인접한 심볼간의 간섭 영향이 줄게 되어 다중 경로 채널에서도 신뢰성 있는 복조가 가능하다. 이때, OFDM 기반의 송신 장치로부터 전송된 신호를 정확하게 복조하기 위해서는 시간 및 주파수 동기가 요구된다.
일반적으로, 시간 동기를 검출하기 위해, OFDM 기반의 수신 장치는 수신된 신호와 수신 장치에서 미리 알고 있는 신호(예를 들면, 위상 기준 심볼)의 상관 관계를 이용하여 프레임의 시작 시점을 검출하는 초기 동기와 심볼의 시작 위치를 검출하는 심볼 동기를 각각 수행한다. 그런데, 상관 관계를 이용한 방식은 여러 번의 곱셈과 가산이 필요하기 때문에 하드웨어 복잡도가 증가하며 데이터 처리 속도를 저하시키게 된다.
본 발명이 해결하고자 하는 기술적 과제는 하드웨어 복잡도를 줄일 수 있는 OFDM 시스템의 시간 동기 검출 장치 및 방법을 제공하는 것이다.
본 발명의 한 실시 예에 따르면, OFDM(Orthogonal Frequency Division Multiplexing) 시스템에서 수신 신호의 시간 동기 검출 방법이 제공된다. 시간 동기 검출 방법에 따르면, 상기 수신 신호와 미리 저장되어 있는 프리앰블 신호의 상호 상관을 통해 상관값을 구하는 단계, 상기 상관값과 미리 설정된 임계값을 비교하는 단계, 상기 상관값과 상기 임계값의 비교에 의해 상기 수신 신호에서 프레임의 시작점을 검출하는 단계, 상기 상관값의 최대값을 검출하는 단계, 그리고 검출한 상기 최대값의 위치로부터 상기 프레임에서 심볼의 위치를 검출하는 단계를 포함한다.
본 발명의 다른 한 실시 예에 따르면, OFDM(Orthogonal Frequency Division Multiplexing) 시스템에서 수신 신호의 시간 동기 검출 장치가 제공된다. 시간 동기 검출 장치는 하나의 상관기, 비교기, 최대값 검출기, 그리고 동기 검출기를 포함한다. 하나의 상관기는 상기 수신 신호와 미리 저장되어 있는 프리앰블 신호의 상호 상관을 통해 상관값을 구하고, 비교기는 상기 상관값과 미리 설정된 임계값을 비교하며, 최대값 검출기는 상기 상관값의 최대값을 검출한다. 그리고 동기 검출기는 상기 상관값이 상기 임계값을 초과하는 시점으로부터 프레임의 시작점을 검출하고, 검출한 상기 최대값의 위치로부터 상기 프레임에서 심볼의 위치를 검출한다.
본 발명의 실시 예에 의하면, 자기 상관 방식보다 성능이 우수한 상호 상관을 이용하여 초기 동기 및 심볼 동기를 수행함으로써 OFDM 시스템의 시간 동기의 하드웨어 구성을 간단하게 할 수 있다.
아래에서는 첨부한 도면을 참고로 하여 본 발명의 실시 예에 대하여 본 발명이 속하는 기술 분야에서 통상의 지식을 가진 자가 용이하게 실시할 수 있도록 상세히 설명한다. 그러나 본 발명은 여러 가지 상이한 형태로 구현될 수 있으며 여기에서 설명하는 실시 예에 한정되지 않는다. 그리고 도면에서 본 발명을 명확하게 설명하기 위해서 설명과 관계없는 부분은 생략하였으며, 명세서 전체를 통하여 유사한 부분에 대해서는 유사한 도면 부호를 붙였다.
명세서 및 청구범위 전체에서, 어떤 부분이 어떤 구성 요소를 "포함"한다고 할 때, 이는 특별히 반대되는 기재가 없는 한 다른 구성요소를 제외하는 것이 아니라 다른 구성 요소를 더 포함할 수 있는 것을 의미한다. 또한, 명세서에 기재된 "…부", "…기", "모듈", "블록" 등의 용어는 적어도 하나의 기능이나 동작을 처리하는 단위를 의미하며, 이는 하드웨어나 소프트웨어 또는 하드웨어 및 소프트웨어의 결합으로 구현될 수 있다.
이제 본 발명의 실시 예에 따른 OFDM 시스템의 시간 동기 검출 장치 및 방법에 대하여 도면을 참고로 하여 상세하게 설명한다.
도 1은 본 발명의 실시 예에 따른 OFDM 시스템을 개략적으로 나타낸 블록도이고, 도 2는 OFDM 시스템의 프레임 구조를 나타낸 도면이다.
도 1을 참고하면, OFDM 시스템은 송신 장치(100) 및 수신 장치(200)를 포함한다.
송신 장치(100)는 채널 부호화부(102), 변조부(104), 다중화기(106, 108), 직/병렬 변환부(110), 역고속 푸리에 변환부(112), 병/직렬 변환부(114), 보호구간 삽입부(116) 및 디지털-아날로그 변환부(118)를 포함한다.
채널 부호화부(102)는 송신하고자 하는 데이터를 미리 정해진 부호화 방식으로 부호화하여 소정의 비트 신호들을 생성하고, 이를 변조부(104)로 출력한다. 부호화 방식으로 소정의 부호화율(coding rate)을 갖는 터보 부호화 방식, 컨볼루션 부호화 방식 등이 사용될 수 있다.
변조부(104)는 채널 부호부(102)로부터 출력되는 비트 신호들을 미리 정해진 방식으로 변조하여 다중화기(106)로 출력한다. 변조 방식으로 1개의 부반송파로 전 송할 수 있는 데이터 양이 1비트의 BPSK, 2비트의 QPSK, 4비트의 16-QAM, 6비트의 64-QAM 및 8비트의 256-QAM 등이 사용될 수 있다.
다중화기(106)는 파일럿 심볼과 변조부(104)로부터 변조된 데이터 심볼을 하나의 신호로 다중화하여 다중화기(108)로 출력한다.
다중화기(108)는 프리앰블 신호와 다중화기(106)로부터 출력되는 신호를 하나의 신호로 다중화하여 직/병렬 변환부(110)로 출력한다.
직/병렬 변환부(110)는 다중화기(108)로부터 출력되는 신호를 병렬로 변환하여 역고속 푸리에 변환부(112)로 출력한다.
역고속 푸리에 변환부(112)는 직/병렬 변환부(110)로부터 출력되는 병렬 신호를 역고속 푸리에 변환하여 병/직렬 변환부(114)로 출력한다. 즉, 역고속 푸리에 변환부(112)는 주파수 영역의 병렬 신호를 역고속 푸리에 변환하여 시간 영역의 병렬 신호로 출력한다.
병/직렬 변환부(114)는 역고속 푸리에 변환부(112)로부터 출력되는 병렬 신호를 직렬로 변환하여 보호구간 삽입부(116)로 출력한다.
보호구간 삽입부(116)는 병/직렬 변환부(114)로부터 출력되는 직렬 신호에서 변조된 데이터 심볼의 전단에 보호구간을 삽입한다. 이때, 보호 구간과 변조된 데이터 심볼을 합쳐 OFDM 심볼이라 한다.
즉, 도 2를 참고하면, 하나의 프레임은 프리앰블과 유효 데이터를 포함한다. 프리앰블은 반복적 특성을 가지는 짧은 훈련 심볼(t1-t10), 긴 훈련 심볼(T11-T12) 및 짧은 훈련 심볼(t10)과 긴 훈련 심볼(T11) 사이에 위치한 보호 구간(GI2)을 포함한다. 이때, 짧은 훈련 심볼(t1-t10)은 소정 개수의 샘플 신호가 반복되는 특성을 가진다. 도 2에서는 짧은 훈련 심볼(t1-t10)이 16개의 샘플 신호가 10회 반복되는 것으로 도시하였다. 또한, 긴 훈련 심볼(T11, T12)은 64개의 샘플 신호를 가질 수 있다. 또한, 유효 데이터는 복수의 OFDM 심볼을 포함하며, OFDM 심볼 각각은 데이터 심볼(DATA)과 보호 구간(GI)을 포함한다.
다시, 도 1을 보면, 디지털-아날로그 변환부(118)는 보호구간이 삽입된 신호를 아날로그 무선 신호로 변환하여 채널을 통해 수신 장치(200)로 송신한다.
다음으로, 수신 장치(200)는 아날로그-디지털 변환부(202), 시간 동기 검출부(204), 주파수 동기 검출부(206), 보호구간 제거부(208), 직/병렬 변환부(210), 고속 푸리에 변환부(212), 병/직렬 변환부(214), 채널 추정 및 등화부(216), 복조부(218) 및 채널 복호부(220)를 포함한다.
아날로그-디지털 변환부(202)는 채널을 통해 수신된 아날로그 무선 신호를 디지털 신호로 변환하여 시간 동기 검출부(204)로 출력한다.
시간 동기 검출부(204)는 아날로그-디지털 변환부(202)로부터 출력되는 디지털 신호로부터 저장되어 있는 프리앰블 신호를 이용하여 시간 동기화를 수행하여 시간 동기를 획득한다. 시간 동기화에는 수신 신호로부터 프레임의 시작점을 검출하는 초기 동기 및 고속 푸리에 변환을 위한 OFDM 심볼의 시작 위치를 검출하는 심볼 동기를 포함한다.
주파수 동기 검출부(206)는 시간 동기를 획득한 후 프리앰블 신호를 이용하여 주파수 동기화를 수행하여 반송파 주파수 오프셋을 추정하고 이를 보상하여 보호 구간 제거부(208)로 출력한다.
보호 구간 제거부(208)는 주파수 동기 검출부(206)로부터 출력된 신호에서 보호구간을 제거하여 직/병렬 변환부(210)로 출력한다.
직/병렬 변환부(210)는 보호구간이 제거된 신호를 병렬 신호로 변환하여 고속 푸리에 변환부(212)로 출력한다.
고속 푸리에 변환부(212)는 직/병렬 변환부(210)로부터 출력된 병렬 신호를 고속 푸리에 변환하여 병/직렬 변환부(214)로 출력한다. 즉, 고속 푸리에 변환부(212)는 시간 영역의 병렬 신호를 고속 푸리에 변환하여 주파수 영역의 병렬 신호로 출력한다.
병/직렬 변환부(214)는 고속 푸리에 변환부(212)로부터 출력되는 병렬 신호를 직렬로 변환하여 채널 추정 및 등화부(216)로 출력한다.
채널 추정 및 등화부(216)는 병/직렬 변환부(214)로부터 출력되는 신호로부터 데이터 심볼과 파일럿 심볼을 분리하고, 파일럿 심볼을 이용하여 채널을 추정하고 채널 추정값에 기초하여 데이터 심볼을 등화하여 복조부(218)로 출력한다.
복조부(218)는 채널 추정값을 이용하여 송신 장치(100)에서 사용한 변조 방식과 동일한 방식을 이용하여 등화된 데이터를 복조한다.
채널 복호부(220)는 복조된 데이터를 미리 정해진 복호화 방식으로 복호화하여 데이터를 생성한다.
도 3은 도 1에 도시된 시간 동기 검출부의 블록도이고, 도 4는 도 3에 도시된 시간 동기 검출부의 동작을 나타낸 흐름도이다.
도 3을 참고하면, 시간 동기 검출부(204)는 상관기(10), 비교기(20), 최대값 검출기(30) 및 동기 검출기(40)를 포함한다.
도 4를 보면, 상관기(10)는 수신 신호와 수신 장치(200)에서 미리 알고 있는 짧은 훈련 심볼의 상호 상관을 통해 상관 값을 계산하고(S410-S420), 이를 비교기(20) 및 최대값 검출기(30)로 출력한다.
비교기(20)는 상관기(10)로부터 계산된 상관 값을 미리 정해진 임계값과 비교하여 동기 검출기(40)로 출력하고(S430), 이와 동시에 최대값 검출기(30)는 상관기(10)로부터 계산된 상관 값의 최대값을 검출하여 동기 검출기(40)로 출력한다(S440).
동기 검출기(40)는 상관 값이 미리 정해진 임계값을 초과하면 이를 프레임의 시작인 것으로 판단하여 상관 값이 임계값을 초과하는 시점을 프레임의 시작점으로 결정한다. 또한, 동기 검출기(40)는 최대값 검출기(30)에 의해 검출한 최대값의 위치로부터 검출한 프레임에서 OFDM 심볼의 시작 위치를 결정한다(S450).
이렇게 하면, 하나의 상관기를 이용하여 초기 동기와 심볼 동기를 함께 획득할 수 있으므로, 하드웨어의 복잡도를 줄일 수 있다.
도 5는 도 3에 도시된 상관기의 구조를 나타낸 도면이다.
도 5를 참고하면, 상관기(10)는 복수의 지연기(11a-11n), 복수의 곱셈기(12a-12n) 및 합산기(13)를 포함한다.
복수의 지연기(11a-11n)는 각각 입력단과 출력단을 가지며, 전단 지연기의 출력단이 후단 지연기의 입력단에 연결되어 있는 구조를 가진다. 이러한 복수의 지연기(11a-11n)는 수신 신호를 송신 장치(100)에서 디지털-아날로그 변환부(118)의 샘플링 구간만큼 순차적으로 지연하여 대응하는 곱셈기(12a-12n)로 출력한다. 여기서, n은 짧은 훈련 심볼의 샘플 신호의 개수로서, 도 2를 참조하면, n은 16이 될 수 있다.
복수의 곱셈기(12a-12n)는 대응하는 지연기(11a-11n)의 출력 신호와 짧은 훈련 심볼의 공액 복소수를 곱하여 합산기(13)로 출력한다.
합산기(13)는 복수의 곱셈기(12a-12n)로부터 출력되는 신호를 모두 합산하여 출력하며, 합산기(13)의 출력 값이 상관기(10)의 상관 값이 된다. 이때, 상관기(10)의 상관 값이 임계값을 초과하는 시점으로부터 프레임의 시작점이 결정될 수 있다. 또한, 도 2를 참조하면, 짧은 훈련 심볼은 16개의 샘플 신호가 10회 반복되는 특성을 가지므로, 한 프레임에서 상관 값은 10개가 산출될 수 있으며, 10개의 상관 값 중 최대값으로부터 OFDM 심볼의 시작 위치가 결정될 수 있다.
본 발명의 실시 예는 이상에서 설명한 장치 및/또는 방법을 통해서만 구현되는 것은 아니며, 본 발명의 실시 예의 구성에 대응하는 기능을 실현하는 프로그램 또는 그 프로그램이 기록된 기록 매체를 통해 구현될 수도 있으며, 이러한 구현은 앞서 설명한 실시 예의 기재로부터 본 발명이 속하는 기술 분야의 전문가라면 쉽게 구현할 수 있는 것이다.
이상에서 본 발명의 실시 예에 대하여 상세하게 설명하였지만 본 발명의 권 리 범위는 이에 한정되는 것은 아니고 다음의 청구범위에서 정의하고 있는 본 발명의 기본 개념을 이용한 당업자의 여러 변형 및 개량 형태 또한 본 발명의 권리 범위에 속하는 것이다.
도 1은 본 발명의 실시 예에 따른 OFDM 시스템을 개략적으로 나타낸 블록도이고,
도 2는 OFDM 시스템의 프레임 구조를 나타낸 도면이고,
도 3은 도 1에 도시된 시간 동기 검출부의 블록도이고,
도 4는 도 3에 도시된 시간 동기 검출부의 동작을 나타낸 흐름도이고,
도 5는 도 3에 도시된 상관기의 구조를 나타낸 도면이다.

Claims (5)

  1. OFDM(Orthogonal Frequency Division Multiplexing) 시스템에서 수신 신호의 시간 동기 검출 방법에 있어서,
    하나의 상관기를 이용하여 상기 수신 신호와 미리 저장되어 있는 프리앰블 신호를 상호 상관하여 상관값을 구하는 단계,
    상기 상관값과 미리 설정된 임계값을 비교하는 단계,
    상기 상관값과 상기 임계값을 비교하는 동안에 상기 상관값의 최대값을 검출하는 단계, 그리고
    상기 상관값이 상기 임계값을 초과하는 시점으로부터 상기 수신 신호에서 프레임의 시작점을 검출하고, 상기 최대값의 위치로부터 상기 프레임에서 심볼의 위치를 검출하는 단계
    를 포함하는 시간 동기 검출 방법.
  2. 제1항에 있어서,
    상기 프리앰블 신호는 복수의 샘플 신호가 반복되는 특성을 갖는 훈련 심볼을 포함하며,
    상기 구하는 단계는,
    상기 수신 신호를 정해진 구간만큼 순차적으로 지연시켜 출력하는 단계,
    상기 수신 신호와 상기 정해진 구간만큼 순차적으로 지연되어 출력되는 신호 를 상기 훈련 심볼의 공액 복소수와 곱한 복수의 제1 신호를 출력하는 단계,
    상기 복수의 제1 신호를 모두 합산하여 출력하는 단계를 포함하는 시간 동기 검출 방법.
  3. 제1항에 있어서,
    상기 비교하는 단계와 상기 최대값을 검출하는 단계는 동시에 이루어지는 시간 동기 검출 방법.
  4. OFDM(Orthogonal Frequency Division Multiplexing) 시스템에서 수신 신호의 시간 동기 검출 장치에 있어서,
    상기 수신 신호와 미리 저장되어 있는 프리앰블 신호의 상호 상관을 통해 상관값을 구하는 하나의 상관기,
    상기 상관값과 미리 설정된 임계값을 비교하는 비교기,
    상기 비교기에서 상기 상관값과 상기 임계값을 비교하는 동안 상기 상관값의 최대값을 검출하는 최대값 검출기, 그리고
    상기 상관값이 상기 임계값을 초과하는 시점으로부터 프레임의 시작점을 검출하고, 상기 최대값의 위치로부터 상기 프레임에서 심볼의 위치를 검출하는 동기 검출기
    를 포함하는 시간 동기 검출 장치.
  5. 제4항에 있어서,
    상기 프리앰블 신호는 복수의 샘플 신호가 반복되는 특성을 갖는 훈련 심볼을 포함하며,
    상기 상관기는,
    상기 수신 신호를 정해진 구간만큼 순차적으로 지연시키는 복수의 지연기,
    상기 수신 신호와 상기 복수의 지연기의 출력 신호 각각에 상기 훈련 심볼의 공액 복소수를 곱하여 출력하는 복수의 곱셈기, 그리고
    상기 복수의 곱셈기로부터 출력되는 신호를 합산하는 합산기를 포함하는 시간 동기 검출 장치.
KR1020080118384A 2008-11-26 2008-11-26 Ｏｆｄｍ 시스템의 시간 동기 검출 장치 및 방법 KR101074111B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020080118384A KR101074111B1 (ko) 2008-11-26 2008-11-26 Ｏｆｄｍ 시스템의 시간 동기 검출 장치 및 방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020080118384A KR101074111B1 (ko) 2008-11-26 2008-11-26 Ｏｆｄｍ 시스템의 시간 동기 검출 장치 및 방법

Publications (2)

Publication Number Publication Date
KR20100059569A KR20100059569A (ko) 2010-06-04
KR101074111B1 true KR101074111B1 (ko) 2011-10-17

Family

ID=42360859

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020080118384A KR101074111B1 (ko) 2008-11-26 2008-11-26 Ｏｆｄｍ 시스템의 시간 동기 검출 장치 및 방법

Country Status (1)

Country Link
KR (1) KR101074111B1 (ko)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR102138444B1 (ko) * 2018-12-10 2020-07-28 피앤피넷 주식회사 Ｄａｂ 수신기 및 그 프레임 동기 방법

Also Published As

Publication number Publication date
KR20100059569A (ko) 2010-06-04

Similar Documents

Publication Publication Date Title
KR101105399B1 (ko) 직교주파수분할다중접속 시스템의 시간 동기 검출 장치 및 방법과 수신 장치
US7539125B2 (en) Method and circuit for frequency offset estimation in frequency domain in the orthogonal frequency division multiplexing baseband receiver for IEEE 802.11A/G wireless LAN standard
KR101026469B1 (ko) 직교주파수다중 방식의 무선통신 시스템에서 반송파 주파수동기 장치 및 방법
KR100808949B1 (ko) Ｌｃｉｃ-ｄｆｅ를 이용한 채널 추정 방법 및 그 장치
US7639748B2 (en) Method and circuit for fine timing synchronization in the orthogonal frequency division multiplexing baseband receiver for IEEE 802.11a/g wireless LAN standard
KR100749447B1 (ko) 고속 휴대 인터넷 시스템에서 타이밍 에러와 주파수오프셋을 추정하는 방법 및 그 장치
US7031250B2 (en) Method and apparatus for channel estimation
US20080181323A1 (en) Noise variance estimation
EP1041790A2 (en) Symbol timing recovery for OFDM demodulator
US8433007B2 (en) Receiver and method for receiving digital signal
JPWO2005002101A1 (ja) マルチキャリヤ伝送を行なう無線通信システム、受信装置及び受信方法、送信装置及び送信方法、並びに遅延時間算出装置及び遅延時間算出方法
WO2003071724A1 (fr) Recepteur, circuit et procede de correction de rythme de symboles, et procede de traitement de demodulation
KR101042643B1 (ko) 주파수 영역에 숨겨진 파일럿 신호를 이용하여신호처리하는 ｔｄｓ-ｏｆｄｍ 수신 시스템 및 그의 신호처리 방법
KR20090066170A (ko) 전송률 향상을 위한 데이터 송수신 장치 및 방법
CN104836770B (zh) 一种基于相关平均与加窗的定时估计方法
KR100746554B1 (ko) 신호 송/수신 장치
KR101074111B1 (ko) Ｏｆｄｍ 시스템의 시간 동기 검출 장치 및 방법
KR100667705B1 (ko) Ｍｉｍｏ-ｏｆｄｍ 시스템에서의 송신 장치 및 그 방법,수신 장치 및 그 방법
JP4640870B2 (ja) 受信装置
KR100236039B1 (ko) 직교분할대역 시스템에서의 간략시간획득 추적회로
KR101294283B1 (ko) Ｏｆｄｍ 시스템의 상호상관 기반 채널 추정 방법 및 그 장치
KR100625075B1 (ko) 복소 채널 송수신 시스템에 있어서의 효율적인 채널 추정방법
KR100618978B1 (ko) 직교 주파수 분할 다중화 신호 수신기에서 심볼 동기화 장치 및 방법
KR20070119915A (ko) 채널 등화장치 및 등화방법
KR100789833B1 (ko) 등화기

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20140926

Year of fee payment: 4

FPAY Annual fee payment

Payment date: 20150925

Year of fee payment: 5

FPAY Annual fee payment

Payment date: 20160927

Year of fee payment: 6

FPAY Annual fee payment

Payment date: 20170927

Year of fee payment: 7

FPAY Annual fee payment

Payment date: 20181001

Year of fee payment: 8