JP3797397B2 - 受信装置および受信方法 - Google Patents
受信装置および受信方法 Download PDFInfo
- Publication number
- JP3797397B2 JP3797397B2 JP11471097A JP11471097A JP3797397B2 JP 3797397 B2 JP3797397 B2 JP 3797397B2 JP 11471097 A JP11471097 A JP 11471097A JP 11471097 A JP11471097 A JP 11471097A JP 3797397 B2 JP3797397 B2 JP 3797397B2
- Authority
- JP
- Japan
- Prior art keywords
- signal
- phase
- circuit
- clock signal
- frequency
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Classifications
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L27/00—Modulated-carrier systems
- H04L27/26—Systems using multi-frequency codes
- H04L27/2601—Multicarrier modulation systems
- H04L27/2647—Arrangements specific to the receiver only
- H04L27/2655—Synchronisation arrangements
- H04L27/2657—Carrier synchronisation
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L27/00—Modulated-carrier systems
- H04L27/26—Systems using multi-frequency codes
- H04L27/2601—Multicarrier modulation systems
- H04L27/2647—Arrangements specific to the receiver only
- H04L27/2655—Synchronisation arrangements
- H04L27/2662—Symbol synchronisation
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L27/00—Modulated-carrier systems
- H04L27/26—Systems using multi-frequency codes
- H04L27/2601—Multicarrier modulation systems
- H04L27/2647—Arrangements specific to the receiver only
- H04L27/2655—Synchronisation arrangements
- H04L27/2668—Details of algorithms
- H04L27/2673—Details of algorithms characterised by synchronisation parameters
- H04L27/2676—Blind, i.e. without using known symbols
- H04L27/2679—Decision-aided
Landscapes
- Engineering & Computer Science (AREA)
- Computer Networks & Wireless Communication (AREA)
- Signal Processing (AREA)
- Synchronisation In Digital Transmission Systems (AREA)
Description
【０００１】
【発明の属する技術分野】
本発明は、受信装置および受信方法に関し、特に、ＯＦＤＭ方式に基づく受信装置および受信方法に関する。
【０００２】
【従来の技術】
近年デジタル信号を伝送する方法として、直交周波数分割多重方式（ＯＦＤＭ：Orthogonal Frequency Division Multiplexing）と呼ばれる変調方式が提案されている。このＯＦＤＭ方式は伝送帯域内に多数の直交する副搬送波を設け、それぞれの副搬送波の振幅及び位相にデータを割り当て、ＰＳＫ（Phase Shift Keying）やＱＡＭ（Quadrature Amplitude Modulation）によりディジタル変調する方式である。この方法では、多数の副搬送波で伝送帯域を分割するため、副搬送波１波あたりの帯域は狭くなり、変調速度は遅くなるが、搬送波の数が多数あるので総合の伝送速度は従来の変調方式と変わらない。
【０００３】
このＯＦＤＭ方式では多数の副搬送波が並列に伝送されるためにシンボル速度が遅くなるので、いわゆるマルチパス妨害の存在する伝送路ではシンボルの時間長に対する相対的なマルチパスの時間長を短くすることができ、マルチパス妨害に対して強い方式であることが期待できる。
【０００４】
以上の様な特徴からＯＦＤＭ方式は、マルチパス妨害の影響を強く受ける地上波によるディジタル信号の伝送に対して特に注目されている。このような地上波によるディジタル信号の伝送としては、例えば、ＤＶＢ−Ｔ（Digital Video Broadcasting-Terrestrial）などが有名である。
【０００５】
また最近の半導体技術の進歩により離散的フ−リエ変換（以下ＦＦＴ（Fast Fourier Transform）と記述する）や離散的フ−リエ逆変換（以下ＩＦＦＴ（Invert Fast Fourier Transform）と記述する）をハ−ドウェアで実現することが可能となり、これらを用いて簡単にＯＦＤＭ方式に基づく変調を行ったり、また逆に復調する事ができる様になった事もＯＦＤＭ方式が注目されてきた理由の一つである。
【０００６】
図１０はＯＦＤＭ受信機の構成例を示すブロック図である。受信アンテナ１０１は、ＲＦ信号を捕捉する。乗算回路１０２は、チューナ１０３から出力される所定の周波数を有する信号とＲＦ信号とを乗算する。バンドパスフィルタ１０４は、乗算回路１０２の出力から所望のＩＦ信号を抽出する。Ａ／Ｄ（Anagolgue to Digital）変換回路１０５は、バンドパスフィルタ１０４により抽出されたＩＦ信号をディジタル信号に変換する。
【０００７】
デマルチプレクサ１０６は、ディジタル化されたＩＦ信号からＩチャンネル信号とＱチャンネル信号とを分離抽出する。ローパスフィルタ１０７，１０８は、それぞれ、Ｉチャンネル信号とＱチャンネル信号に含まれている不要な高域成分を除去して基底帯域（ベースバンド）の信号に変換する。
【０００８】
複素乗算回路１０９は、数値コントロール発振回路１１０より供給される所定の周波数の信号により、基底帯域信号の持つ搬送波周波数誤差を除外した後、高速フーリエ変換回路１１２に供給する。高速フーリエ変換回路１１２はＯＦＤＭ時間信号を周波数分解し、ＩおよびＱチャンネル受信デ−タを生成する。
【０００９】
相関値演算回路１１３は、基底帯域に変換されたＯＦＤＭ時間信号と有効シンボル時間だけ遅延させたＯＦＤＭ信号とを乗算してガード期間幅の移動平均を計算することにより、２つの信号の相関値を求め、相関値が最大になるタイミングにおいて高速フーリエ変換回路１１２に演算を開始させる。
【００１０】
搬送波周波数誤差演算回路１１４は、周波数パワーの偏りを検出することにより搬送波周波数の誤差を算出し、加算回路１１１に出力する。加算回路１１１は、搬送波周波数誤差演算回路１１４と相関値演算回路１１３の出力を加算して数値コントロール発振回路１１０に供給する。
【００１１】
クロック周波数再生回路１１５は、ＩチャンネルデータとＱチャンネルデータを参照して制御信号を生成し、クロック発振回路１１６の発振周波数を制御する。クロック発振回路１１６は、クロック周波数再生回路１１５から供給される制御信号に応じてクロック信号を生成し、出力する。
【００１２】
次に、以上の従来例の動作について説明する。
【００１３】
受信アンテナ１０１により捕捉されたＲＦ信号は、チューナ１０３より供給された所定の周波数の信号と乗算回路１０２により乗算される。乗算回路１０２より出力された信号は、バンドパスフィルタ１０４により、ＩＦ信号が抽出されることになる。
【００１４】
Ａ／Ｄ変換回路１０５は、クロック発振回路１１６が出力するクロック信号に同期して、バンドパスフィルタ１０４から出力されるＩＦ信号をディジタル信号に変換し、デマルチプレクサ１０６に供給する。デマルチプレクサ１０６は、ディジタル化された信号からＩチャンネル信号とＱチャンネル信号とを分離抽出してローパスフィルタ１０７，１０８にそれぞれ供給する。ローパスフィルタ１０７，１０８は、それぞれ、Ｉチャンネル信号とＱチャンネル信号に含まれている不要な高域成分である折り返し成分を除去して基底帯域の信号に変換する。
【００１５】
複素乗算回路１０９は、数値コントロール発振回路１１０より供給される所定の周波数の信号により、基底帯域信号の持つ搬送波の周波数誤差を除去して高速フーリエ変換回路１１２に供給する。高速フーリエ変換回路１１２はＯＦＤＭ時間信号を周波数分解し、ＩおよびＱチャンネル受信デ−タを生成する。
【００１６】
相関値演算回路１１３は、基底帯域に変換されたＯＦＤＭ時間信号と有効シンボル時間だけ遅延させたＯＦＤＭ信号との間の相関値を計算し、相関値が最大になるタイミングにおいて高速フーリエ変換回路１１２に演算を開始させる。その結果、高速フーリエ変換回路１１２は、送信側から送られてきたＩチャンネル信号とＱチャンネル信号に含まれているデータを正確に抽出することができる。
【００１７】
ところで受信側において、ＯＦＤＭ信号を正しく復調する為には、各種の同期を取ることが必要となる。例えば、先ず、ＩＦ帯のＯＦＤＭ信号を基底帯域のＯＦＤＭ信号に変換するためには、数値コントロール発振回路１１０が発振する周波数を送信側のそれと同期させなければならない。また、全ての処理の基準となるクロック信号も送信側のそれと同期させなければならない。
【００１８】
ここで、後者のクロック信号を送信側と同期させるための方法として、従来から提案されているクロックの再生方法について説明する。
【００１９】
以下に述べる方法では、送信側においては伝送しようとする情報以外に、振幅および位相が規定された特定の信号（以下、パイロット信号という）が各シンボル毎に所定の数だけ内挿されて送信されており。また、受信側においては、ＦＦＴ演算が施されたＯＦＤＭ信号から送信側で内挿されたパイロット信号が抽出され、このパイロット信号に以下に述べるコスタス演算等を施すことによりクロック信号を再生する。
【００２０】
図１１は、パイロット信号がＱＰＳＫ（Quadrature Phase Shift Keying）で変調されている場合に、コスタス演算を用いてクロック信号を再生する従来のクロック再生回路の構成例である。この図において、ゲート回路２０８−１，２０８−２は、ＦＦＴ演算が施されたＩチャンネルデータと、Ｑチャンネルデータをそれぞれ入力し、パイロット信号だけを抽出して出力する。２乗回路２０３−１，２０３−２は、ゲート回路２０８−１，２０８−２により抽出されたパイロット信号をそれぞれ２乗して出力する。乗算回路２０５は、ゲート回路２０８−１，２０８−２により抽出されたパイロット信号を乗算して出力する。
【００２１】
減算回路２０６は、２乗回路２０３−１の出力から２乗回路２０３−２の出力を減算して出力する。乗算回路２０７は、乗算回路２０５の出力と減算回路２０６の出力を乗算して出力する。ＬＰＦ２０９は、乗算回路２０７の出力から不要な高周波成分を除去して出力する。
【００２２】
次に、以上の従来例の動作について説明する。
【００２３】
図１０に示す高速フーリエ変換回路１１２により周波数分解されて復調されたＩチャンネルデータおよびＱチャンネルデータは、その周波数が小さい順にゲート回路２０８−１，２０８−２にそれぞれ入力される。ゲート回路２０８−１，２０８−２は、ＩチャンネルデータおよびＱチャンネルデータよりパイロット信号のみをそれぞれ抽出し、２乗回路２０３−１，２０３−２、および、乗算回路２０５に供給する。
【００２４】
乗算回路２０５は、ゲート回路２０８−１，２０８−２により抽出されたパイロット信号を乗算して、乗算回路２０７に出力する。また、２乗回路２０３−１，２０３−２は、それぞれ、ゲート回路２０８−１，２０８−２により抽出されたパイロット信号を２乗して減算回路２０６に出力する。
【００２５】
減算回路２０６は、２乗回路２０３−１の出力から２乗回路２０３−２の出力を減算して乗算回路２０７に出力する。乗算回路２０７は、乗算回路２０５の出力と減算回路２０７の出力を乗算してＬＰＦ２０９に出力する。ＬＰＦ２０９は、乗算回路２０７の出力に含まれている高周波成分を除去して出力する。
【００２６】
以上のような一連の操作がいわゆるコスタス演算であり、このようなコスタス演算により、クロック信号の位相誤差を検出することができる。このようにして検出されたクロック信号の位相誤差に基づいてクロック発振回路１１６を制御して正確なクロック信号を生成する。
【００２７】
【発明が解決しようとする課題】
ところで、以上のようなコスタス演算等を用いて位相誤差を検出し、その結果に応じてクロック信号を再生する場合、検出された位相誤差には、クロック周波数誤差に伴う位相誤差だけではなく、再生搬送波位相誤差、ＦＦＴ窓位相誤差、ガウス雑音による位相誤差、および、地上波を伝送する場合には避けて通れないマルチパスによる伝送路ひずみに起因する位相誤差が含まれているため、再生クロック誤差のみに伴う位相誤差だけを抽出してクロック発信回路を制御することが困難であるという課題があった。
【００２８】
また、図１２（Ａ）にＯＦＤＭ信号のスペクトラムの一例を、図１２（Ｂ）にはマルチパス妨害を受けたときのＯＦＤＭ信号のスペクトラムを示す。ここで太線は送信側で内挿されたパイロット信号を表している。図１２（Ｂ）に示すように、マルチパスにより送信信号が周波数選択的な妨害を受けた場合、他の副搬送波に対するパイロット信号の信号対雑音比が低下する。そのような場合、前述のような方法によりパイロット信号から生成されたクロック信号の位相誤差信号も信号対雑音比が低下することになる。その結果、送信信号がマルチパス妨害を受けた場合には、正確にクロック信号を再生することが困難となるという問題があった。
【００２９】
本発明は以上のような状況に鑑みてなされたものであり、受信したＯＦＤＭ信号がクロック周波数誤差に伴う位相誤差のみならず、再生搬送波位相誤差、ＦＦＴ窓位相誤差、ガウス雑音による位相誤差、および、マルチパスによる伝送路ひずみに起因する位相誤差を含む場合においても、クロック信号を正確に生成することができるＯＦＤＭ受信装置のクロック再生回路を提供することを目的としている。
【００３０】
【課題を解決するための手段】
請求項１に記載の受信装置は、ＯＦＤＭ信号を離散的フーリエ変換する変換手段と、変換手段により得られた副搬送波の周波数成分を記憶する記憶手段と、記憶手段に記憶されている少なくとも１シンボル前の周波数成分と、変換手段により新たに得られた周波数成分との間の位相変動量を算出する算出手段と、算出手段により算出された位相変動量より、パイロット信号に対応する成分を抽出する抽出手段と、受信装置において使用されるクロック信号を発生するクロック信号発生手段であって、クロック信号の周波数が制御可能なクロック信号発生手段と、抽出手段により抽出されたパイロット信号に対応する位相変動量を複数のパイロット信号にわたって累積加算し、この累積加算された信号に応じてクロック信号発生手段を制御してクロック信号の周波数を制御する制御手段とを備えることを特徴とする。
【００３１】
請求項４に記載の受信方法は、受信装置が、受信装置において使用されるクロック信号を発生するクロック信号発生手段であって、クロック信号の周波数が制御可能なクロック信号発生手段を備えており、ＯＦＤＭ信号を離散的フーリエ変換する変換ステップと、変換ステップにより得られた副搬送波の周波数成分を記憶する記憶ステップと、記憶ステップに記憶されている少なくとも１シンボル前の周波数成分と、変換ステップにより新たに得られた周波数成分との間の位相変動量を算出する算出ステップと、算出ステップにより算出された位相変動量より、パイロット信号に対応する成分を抽出する抽出ステップと、抽出ステップにより抽出されたパイロット信号に対応する位相変動量を複数のパイロット信号にわたって累積加算し、この累積加算された信号に応じてクロック信号発生手段を制御してクロック信号の周波数を制御する制御ステップとを備えることを特徴とする。
【００３４】
請求項１に記載の受信装置においては、ＯＦＤＭ信号を変換手段が離散的フーリエ変換し、変換手段により得られた副搬送波の周波数成分を記憶手段が記憶し、記憶手段に記憶されている少なくとも１シンボル前の周波数成分と、変換手段により新たに得られた周波数成分との間の位相変動量を算出手段が算出し、算出手段により算出された位相変動量より、パイロット信号に対応する成分を抽出手段が抽出し、クロック信号の周波数が制御可能なクロック信号発生手段が受信装置において使用されるクロック信号を発生し、抽出手段により抽出されたパイロット信号に対応する位相変動量を複数のパイロット信号にわたって累積加算し、この累積加算された信号に応じてクロック信号発生手段を制御してクロック信号の周波数を制御手段が制御する。例えば、変換手段であるＦＦＴ変換回路がＯＦＤＭ信号を離散的フーリエ変換し、得られた副搬送波の周波数成分を記憶手段であるメモリが記憶し、メモリに記憶されている１シンボル前の周波数成分と、ＦＦＴ変換回路より新たに出力された周波数成分とを算出手段が差動復調することにより位相変動量を算出し、算出手段により算出された位相変動量からパイロット信号に対応する成分を抽出手段が抽出し、クロック信号の周波数が制御可能なクロック信号発生手段が受信装置において使用されるクロック信号を発生し、抽出手段により抽出されたパイロット信号の位相変動量を複数のパイロット信号にわたって累積加算し、この累積加算された信号に応じてクロック信号発生手段を制御してクロック信号の周波数を制御手段が制御する。
【００３５】
請求項４に記載の受信方法においては、受信装置が、受信装置において使用されるクロック信号を発生するクロック信号発生手段であって、クロック信号の周波数が制御可能なクロック信号発生手段を備えており、ＯＦＤＭ信号を変換ステップが離散的フーリエ変換し、変換ステップにより得られた副搬送波の周波数成分を記憶ステップが記憶し、記憶ステップに記憶されている少なくとも１シンボル前の周波数成分と、変換ステップにより新たに得られた周波数成分との間の位相変動量を算出ステップが算出し、算出ステップにより算出された位相変動量より、パイロット信号に対応する成分を抽出ステップが抽出し、抽出ステップにより抽出されたパイロット信号に対応する位相変動量を複数のパイロット信号にわたって累積加算し、この累積加算された信号に応じてクロック信号発生手段を制御してクロック信号の周波数を制御ステップが制御する。例えば、変換ステップであるＦＦＴ変換回路がＯＦＤＭ信号を離散的フーリエ変換し、得られた副搬送波の周波数成分を記憶ステップであるメモリが記憶し、メモリに記憶されている１シンボル前の周波数成分と、ＦＦＴ変換回路より新たに出力された周波数成分とを算出ステップが差動復調することにより位相変動量を算出し、算出ステップにより算出された位相変動量からパイロット信号に対応する成分を抽出ステップが抽出し、抽出ステップにより抽出されたパイロット信号の位相変動量を複数のパイロット信号にわたって累積加算し、この累積加算された信号に応じてクロック信号発生手段を制御してクロック信号の周波数を制御ステップが制御する。
【００３８】
図１に本発明の実施の形態の一例を示す。なお、本実施の形態は図１０に示すクロック周波数再生回路１１５に関するものである。
【００３９】
この図において、差動復調回路５０３は、ＲＡＭ（Random Access Memory）５０６，５０７、符号反転回路５１０、および、複素乗算回路５１１により構成されており、入力されたＩチャンネルデータおよびＱチャンネルデータを差動復調するようになされている。ＲＡＭ５０６，５０７は、入力されたＩチャンネルデータまたはＱチャンネルデータを、制御回路５２０からの制御信号ｃに応じて、シンボル単位で記憶し、１シンボル時間だけ遅らせて出力するようになされている。符号反転回路５１０は、ＲＡＭ５０７の出力データの符号を反転して出力するようになされている。
【００４０】
複素乗算回路５１１は、遅延されていないＩチャンネルデータとＱチャンネルデータをＩ，Ｑと表し、遅延されたＩチャンネルデータとＱチャンネルデータをそれぞれＩ-1，Ｑ-1と表すと、以下に示す複素演算を行い、演算結果を実数成分５２３と虚数成分５２４とに分けて出力するようになされている。なお、ここで、ｊは虚数を表す。
【００４１】
（Ｉ＋ｊＱ）（Ｉ-1−ｊＱ-1） ・・・（１）
【００４２】
ＲＯＭ（Read Only Memory）５１２は、アークタンジェント（逆正接関数）データを格納しており、入力されたＩチャンネルデータおよびＱチャンネルデータに対応する位相変動量データ５１３を出力するようになされている。
【００４３】
ゲート回路５１４は、制御回路５２０の制御信号に従ってＲＯＭ５１２から出力される位相変動量データ５１３から、送信側で規定されたパイロット信号に対応する成分だけを選択し、符号反転回路５２１およびセレクタ５２２に供給するようになされている。符号反転回路５２１は入力された位相変動量データの符号を反転し、セレクタ５２２に供給するようになされている。
【００４４】
セレクタ５２２は制御回路５２０によって制御され、入力されたパイロット信号が正の周波数であればゲート回路５１４から直接入力された位相変動量を選択し、また、負の周波数であれば、符号反転回路５２１から入力された位相変動量を選択して累積加算回路５１５に供給するようになされている。
【００４５】
累積加算回路５１５は、各シンボルが入力される直前に制御回路５２０から供給される制御信号ｂにより初期化された後、セレクタ５２２から出力されるパイロット信号の位相誤差量を累積加算するようになされている。
【００４６】
平均値回路５１６は、累積加算回路５１５からシンボル毎に出力される、累積された位相誤差量を数シンボルに渡って平均化し、位相誤差量に含まれるガウス雑音を取り除いた後、クロック発振回路１１６を制御するための位相誤差量５１７を算出するようになされている。
【００４７】
比較回路５１８は、クロック信号の周波数が確定（ロックイン）されたことを検出して制御回路５２０に伝達するようになされている。即ち、比較回路５１８は、シンボル間差動復調データが０である場合に対応する値５１９と、位相誤差量５１７の現在値とを比較し、その結果、これらが等しいと判定した場合には、制御回路５２０に所定の制御信号を送る。
【００４８】
次に、以上の実施の形態の動作について説明するが、その前に、本実施の形態の動作原理について簡単に説明しておく。
【００４９】
例えば、受信機側において、送信側と同期していないクロック信号によりＯＦＤＭ信号を再生処理した場合、ＦＦＴ処理により復調されたパイロット信号には、通常含まれているＦＦＴ窓位相誤差、再生搬送波位相誤差、ガウス雑音による位相誤差およびマルチパス妨害等の伝送路歪みによる位相誤差に加えて、クロック信号の不同期に起因する位相誤差が含まれることになる。
【００５０】
ところで、ガウス雑音による位相誤差およびクロック信号の不同期による位相誤差以外はシンボルによらず一定の位相誤差になる。従って、ある基準時間における信号と現在観測された信号のシンボル間で差動復調すれば、これらの位相誤差（シンボルによらず一定の位相誤差）は取り除くことが出来る。これを式で表すと以下のようになる。
【００５１】
θnk＝θk+φ+ｎｋδ+ｋ（１＋δ）τ+Ψk+εn ・・・（２）
θ(n+1)k＝θk+φ+（ｎ＋１）ｋδ+ｋ（１＋δ）τ+Ψk+εn+1 ・・・（３）
θ(n+1)k−θnk＝ｋδ+εn+1−εn ・・・（４）
【００５２】
ここで、式（２）は第ｎ番目のシンボルの第ｋ番目の副搬送波周波数の持つ位相データを示している。また、θkは送信側で規定された位相、δはクロック誤差、φは再生搬送波の位相誤差、τはＦＦＴ窓位相誤差、Ψkは第ｋ番目の副搬送波周波数に対するマルチパス妨害等の伝送路歪みによる位相誤差、εnは第ｎ番目シンボルのガウス雑音による位相誤差をそれぞれ示している。更に、式（３）は第（ｎ＋１）番目のシンボルの第ｋ番目の副搬送波周波数の持つ位相データであり、式（４）は式（３）から式（２）を減算した結果であり、差動復調後の第ｋ番目の副搬送波周波数の持つ第（ｎ＋１）番目のシンボルと第ｎ番目のシンボルの間の位相変動量を表している。
【００５３】
以上の関係を図２に示す。図２（Ａ）において、ｃａn-1，ｃｂn-1，ｃａn，ｃｂnは、それぞれ周波数ａ，ｂのパイロット信号の第（ｎ−１）番目または第ｎ番目のシンボルを位相平面上に示したものであり、θｃａn-1，θｃｂn-1，θｃａn，θｃｂnはそれぞれの位相量である。ところで、これら第（ｎ−１）番目と第ｎ番目のシンボルに含まれているパイロット信号の周波数は元々等しいはずであるが、前述のような種々の誤差により、図２（Ａ）に示すように位相平面上における位置にずれを生じてくる。そこで、これら第（ｎ−１）番目と第ｎ番目のシンボルの間で差動復調を行うことにより、シンボルによらず一定である誤差（ＦＦＴ窓位相誤差、再生搬送波位相誤差、および、マルチパス妨害等の伝送路歪みによる位相誤差など）を除去することができる。
【００５４】
即ち、図２（Ｂ）に示すように、第（ｎ−１）番目と第ｎ番目のシンボルの差動復調を求めると、２つのパイロット信号はＩ軸の近傍に移動されることになる。なお、この図において、ｄｃａn、ｄｃｂnは、それぞれ周波数ａ，ｂのパイロット信号のシンボル間差動復調後の位相平面上のデータであり、ｄθｃａｎ、ｄθｃｂｎはそれぞれの位相量であり、クロック周波数誤差およびガウス雑音による位相量に対応している。
【００５５】
このようにしてシンボル間で差動復調を行うことにより、クロック周波数誤差およびガウス雑音以外の要素に起因する誤差を除去することができる。次に、ガウス雑音に起因する誤差を除去することを考える。
【００５６】
ところで、ガウス雑音による誤差はアトランダムに生じるので、複数のパイロット信号から得られる位相誤差を累積加算することにより、フィルタ（平滑化）効果を用いてこれを除去することができる。その結果、クロック周波数誤差に比例した位相誤差量を得ることが出来るので、これを用いることによりクロック発振回路１１６を正確に制御してクロック信号を生成することができる。
【００５７】
ところで、以上のような制御はディジタル的に行われる（離散的な数値を用いて行われる）ので、隣接する２つのシンボル間の位相変動量が分解能以下になった場合には、それ以上の制御は不可能になる。そこで、本実施の形態においては、位相変動量が隣接する２つのシンボルにより検出される誤差が分解能以下になった場合には、その時点におけるＦＦＴ処理後の信号をメモリに記憶させておき、記憶されたデータと新たなデータとの間で差動復調を行うことにより、シンボル間隔以上の時間間隔でクロック位相誤差を検出するようにしている。即ち、このような誤差（量子化誤差）は、時間の経過に応じて累積されるので、比較の対象とする時間を長くすることにより検出可能となる。
【００５８】
続いて、図１の実施の形態の動作について説明する。
【００５９】
高速フーリエ変換回路１１２（変換手段）により副搬送波周波数に応じて分解されたＩチャンネルデータ５０１とＱチャンネルデータ５０２は、差動復調回路５０３に入力される。
【００６０】
クロック再生動作の初期においては、差動復調回路５０３では、ＩチャンネルデータとＱチャンネルデータがその周波数が小さい順にＲＡＭ５０６，５０７および複素演算回路５１１にそれぞれ供給される。
【００６１】
ＲＡＭ５０６，５０７は制御回路５２０からの制御信号ｃにより、各シンボル毎にＩチャンネルデータとＱチャンネルデータをそれぞれ記憶し、１シンボル時間だけ遅延して出力する。ＲＡＭ５０７から出力されたＱチャンネルデータは、符号反転回路５１０により符号が反転されて出力される。Ｉチャンネルデータ、１シンボル遅延されたＩチャンネルデータ、Ｑチャンネルデータ、および、符号反転されて１シンボル遅延されたＱチャンネルデータは、その周波数が小さい順に複素乗算回路５１１により式（１）に示すような複素乗算が施され、Ｉチャンネルデータ５２３およびＱチャンネルデータ５２４として出力される。このような一連の操作がシンボル間の差動復調処理となる。
【００６２】
前述のように、以上の操作（差動復調）により、信号に含まれているＦＦＴ窓位相誤差、再生搬送波位相誤差等が除去されることになる。
【００６３】
差動復調データ５２３，５２４はＲＯＭ５１２に順次供給され、それらの値に対応するシンボル間位相変動量５１３が読み出されて、ゲート回路５１４に供給される。
【００６４】
ゲート回路５１４は、制御回路５２０の制御に応じて、ＲＯＭ５１２から出力されるシンボル間位相変動量５１３のうち、パイロット信号に対応する成分だけを抽出して出力する。
【００６５】
符号反転回路５２１は、ゲート回路５１４により抽出されたパイロット信号の符号を反転してセレクタ５２２に供給する。セレクタ５２２は、制御回路５２０によって制御され、入力されたパイロット信号が正の周波数であればゲート回路５１４から直接入力された位相変動量を選択し、負の周波数であれば符号反転回路５２１から入力された位相変動量を選択して累積加算回路５１５に供給する。なお、このような操作によって、図３に示すような、周波数の正負に依存するクロック周波数誤差の位相変動の回転方向を一元化することができる。
【００６６】
累積加算回路５１５は新たなシンボルが入力される直前に制御回路５２０から供給される制御信号ｂにより初期化された後、セレクタ５２２から出力されるパイロット信号の位相誤差量を累積加算する。平均値回路５１６はシンボル毎に入力される累積された位相誤差量を数シンボルに亘って平均化することにより、前述のように位相誤差量に含まれるガウス雑音成分を除去し、クロック発振回路１１６を制御する位相誤差量５１７を生成する。平均値回路５１６から出力された位相誤差量５１７は、クロック発振回路１１６に供給され、その発振周波数を制御する。こような一連の処理により正確なクロック周波数が再生されることになる。
【００６７】
ところで、前述のような処理により、クロック周波数の確定処理が完了すると、シンボル間差動復調によって得られる位相誤差量５１７が分解能以下になり、図４に示す残留クロック周波数誤差領域に入る。即ち、クロック周波数の誤差は、離散的な値として出力されるため、シンボル間差動復調累積位相誤差が０の場合においても、クロック周波数誤差出力は０とはならない場合がある。その場合には、クロック信号をそれ以上精密に制御することはできなくなる。
【００６８】
図５は、図４に示す残留クロック周波数誤差領域を位相平面上に表したものである。図の縦軸はＱ信号、横軸はＩ信号をそれぞれ示しており、また、格子は量子化ステップに対応している。いま、図に白丸で示すようなパイロット信号が入力された場合、この信号は、図に示す格子を基準として判定すると、図の黒丸で示す位置のデータと同等に判定される。従って、その場合には、クロック周波数誤差による位相誤差が無視されることになるので、その誤差に対する制御は実行できないことになる。
【００６９】
しかしながら、本実施の形態においては、比較回路５１８が平均値回路５１６の出力が収束したことを検出した場合は、制御回路５２０に制御信号を供給することにより、ＲＡＭ５０６，５０７の値を固定化するようになされている。
【００７０】
即ち、比較回路５１８はシンボル間差動復調データが０である場合に対応するデータ５１９と位相誤差量５１７とを比較し、これらが等しい場合は制御回路５２０に制御信号を送る。制御回路５２０はこの制御信号を受けて、ＲＡＭ５０６，５０７に制御信号ｃを供給し、その時点において高速フーリエ変換回路１１２から出力されている復調信号をＲＡＭ５０６，５０７にそれぞれ記憶させる。以降、差動復調回路５０３は、ＲＡＭ５０６，５０７に記憶された信号を基準にして差動復調を行うので、位相誤差信号の検出時間がシンボル間時間に比べて長くなり、その結果、シンボル間差動復調で得られる残留クロック周波数誤差以下のクロック周波数誤差を検出して制御することが可能となる。
【００７１】
以上の実施の形態によれば、ＯＦＤＭ信号がクロック周波数誤差に伴う位相誤差のみならず、再生搬送波位相誤差、ＦＦＴ窓位相誤差、ガウス雑音による位相誤差、および、マルチパスによる伝送路ひずみに起因する位相誤差を含む場合においても、クロック信号を正確に再生することが可能となる。
【００７２】
ところで、一般的に、ＯＦＤＭ時間信号の各シンボルは、図６（Ａ）に示すように、有効シンボル期間と有効シンボル期間の一部をコピーしたガード期間とにより構成されている。従って、有効シンボル期間だけ遅延させたＯＦＤＭ時間信号（図６（Ｂ）参照）と元のＯＦＤＭ時間信号との相関値を、ガード期間幅に亘って算出すると、その値はシンボルの境界で最大値を取る（図６（Ｃ）参照）ことになる。
【００７３】
なお、受信側のクロック信号が送信側のクロック信号と同期していない場合には、図７に示すように相関値が最大となる位相が時間とともに変化することとなる。即ち、図７（Ａ）に示すように、送信側の送信クロック信号と受信側の再生クロック信号とが正確に同期している場合には、相関値が最大となるタイミングは、常に一定であるが、例えば、送信クロック信号よりも再生クロック信号の周波数の方が高い場合には、相関値が最大となるタイミングは、次第に遅れていくことになる。また、送信クロック信号よりも再生クロック信号の周波数の方が低い場合には、相関値が最大となるタイミングは、次第に進んでいくことになる。従って、このような位相変化量を観測してクロック発振回路１１６を制御すれば、クロック位相の同期再生を行うことができる。
【００７４】
以上のような原理に基づく、本発明の第２の実施の形態を図８に示す。
【００７５】
図８にＯＦＤＭ時間信号の相関値を用いたクロック再生方法の実施の形態の構成例を示すブロック図である。なお、この図においては、説明を簡略化するために、クロック再生部のみに注目し、図１０に示す搬送波を再生する部分は省略してある。
【００７６】
基底帯域に変換されたＯＦＤＭ時間信号のＩチャンネル成分およびＱチャンネル成分は、高速フーリエ変換回路７０４と相関値演算回路７０３（遅延手段、演算手段）にそれぞれ入力される。相関値演算回路７０３はＯＦＤＭ時間信号の周期性を利用して相関値を算出するようになされている。高速フーリエ変換回路７０４は、入力されたＩチャンネル成分とＱチャンネル成分に対してフーリエ変換を施し、Ｉチャンネルデータ７０５およびＱチャンネルデータ７０６として出力するとともに、位相誤差検出回路７０７に供給するようになされている。位相誤差検出回路７０７は、パイロット信号を用いて位相誤差を検出するようになされており、その詳細については後述する。
【００７７】
最大値検出回路７０８（検知手段）は相関値演算回路７０３から出力される相関値の最大値をシンボルカウンタ７０９に同期して検出するようになされている。シンボルカウンタ７０９はシンボル時間をカウントし、そのカウント値を最大値検出回路７０８に供給するようになされている。ＲＡＭ７１０（保持手段）は、位相誤差検出回路７０７から制御信号が出力された場合、即ち、位相変動量が分解能以下になった場合に、最大値検出回路７０８が最大値を検出したシンボルのカウント値を基準位相として記憶するようになされている。
【００７８】
位相比較回路７１１（算定手段）は、ＲＡＭ７１０に記憶された基準位相と、シンボル毎にシンボルカウンタ７０９から供給される最大値が検出された場合のカウント値とを比較し、位相誤差量を検出するようになされている。ＬＰＦ７１２は、位相比較回路７１１から出力される位相誤差量から、雑音成分を取り除いて加算回路７１３に供給する。加算回路７１３は、ＬＰＦ７１２から出力された位相誤差量と位相誤差検出回路７０７から出力された位相誤差量とを加算して、Ｄ／Ａ変換回路７１４に出力する。Ｄ／Ａ変換回路７１４は、加算回路７１３から出力された位相誤差量を、対応するアナログ信号に変換してクロック発振回路１１６に供給するようになされている。クロック発振回路１１６は、Ｄ／Ａ変換回路７１４から出力される信号に応じて、所定の周波数のクロック信号を発振するようになされている。
【００７９】
次に、図９を参照して、図８に示す位相誤差検出回路７０７の詳細な構成例について説明する。なお、位相誤差検出回路７０７は図１の実施の形態で示した構成から、位相記憶部分を除外したものであり、また、図９において、図１と対応する部分には対応する符号を付してあるのでその説明は省略する。
【００８０】
この実施の形態では、比較回路５１８の出力は、ＲＡＭ７１０に入力されるようになされている。その他の構成は、図１における場合と同様である。
【００８１】
次に、図８および図９を参照して、以上の実施の形態の動作について説明する。
【００８２】
クロック再生動作の初期状態においては、第１の実施の形態において説明したように、ＦＦＴ処理が施された信号に対してシンボル間の差動復調を行うことにより、各副搬送波の位相誤差を求め、更に、この位相誤差信号からパイロット信号を抜き出して累積加算する事により、クロック周波数誤差を検出し、検出された周波数誤差を基準としてクロック信号を再生する。
【００８３】
位相誤差検出回路７０７によるクロック信号の再生が完了すると、誤差値が分解能以下になり、図４に示す残留クロック周波数誤差領域に陥入する。その場合、比較回路５１８はシンボル間差動復調データが０である場合に対応するデータ５１９と、位相誤差量５１７とを比較し、これらが等しい場合はＲＡＭ７１０に制御信号を送る。制御信号を受け取ったＲＡＭ７１０は、その時点で最大値検出回路７０８が検出した最大値に対応するシンボル位相をシンボルカウンタ７０９から受け取り、基準位相として記憶する。
【００８４】
その後、位相比較回路７１１はＲＡＭ７１０に記憶された基準位相と、各シンボル毎にシンボルカウンタ７０９から供給される最大値検出位相とを比較し、位相誤差量を検出する。ＬＰＦ７１２は、位相比較回路７１１から出力された位相誤差量から雑音成分を除去して加算回路７１３に出力する。加算回路７１３は、位相誤差検出回路７０７からの出力と、ＬＰＦ７１２の出力を加算してＤ／Ａ変換回路７１４に供給する。
【００８５】
Ｄ／Ａ変換回路７１４は、加算回路７１３の出力信号（ディジタル信号）を対応するアナログ信号に変換してクロック発振回路１１６に出力する。クロック発振回路１１６は、Ｄ／Ａ変換回路７１４の出力に応じた周波数で発振し、クロック信号を出力する。
【００８６】
以上の実施の形態によれば、クロック再生動作の初期においては、位相誤差検出回路７０７の迅速な制御によりクロック信号の周波数が確定され、クロック信号の周波数誤差が位相誤差検出回路７０７の検出分解能以下になった場合には、ＯＦＤＭ時間信号の相関値を用いて正確な周波数制御を行うことが可能となる。
【００８７】
【発明の効果】
請求項１に記載の受信装置および請求項５に記載の受信方法によれば、ＯＦＤＭ信号を離散的フーリエ変換し、得られた副搬送波の周波数成分を記憶し、記憶されている少なくとも１シンボル前の周波数成分と、新たに得られた周波数成分との間の位相変動量を算出し、算出された位相変動量より、パイロット信号に対応する成分を抽出し、抽出されたパイロット信号に対応する位相変動量を複数のパイロット信号にわたって累積加算し、この累積加算された信号に応じてクロック信号発生手段を制御してクロック信号の周波数を制御するようにしたので、受信したＯＦＤＭ信号がクロック周波数誤差に伴う位相誤差のみならず、再生搬送波位相誤差、ＦＦＴ窓位相誤差、ガウス雑音による位相誤差、および、マルチパスによる伝送路ひずみに起因する位相誤差を含む場合においても、正確にクロック信号を生成することが可能となる。
【図面の簡単な説明】
【図１】本発明の実施の形態の構成例を示すブロック図である。
【図２】差動復調前後のパイロット信号を位相平面上に示した図である。
【図３】クロック周波数誤差による位相誤差と副搬送波周波数の関係を示す図である。
【図４】残留クロック周波数誤差領域を示す図である。
【図５】残留クロック周波数誤差領域を位相平面上に示した図である。
【図６】ＯＦＤＭ時間信号と相関値の関係を示す図である。
【図７】相関値の最大値位相とクロック周波数誤差の関係を示す図である。
【図８】本発明の第２の実施の形態の構成例を示すブロック図である。
【図９】図８に示す位相誤差検出回路の構成例を示すブロック図である。
【図１０】ＯＦＤＭ受信機の構成例を示すブロック図である。
【図１１】従来のコスタス演算を用いたクロック再生装置の構成例を示すブロック図である。
【図１２】マルチパス妨害を受けたときのＯＦＤＭ受信スペクトラムを示す図である。
【符号の説明】
１１２ 高速フーリエ変換回路（変換手段）， ５０６，５０７ ＲＡＭ（記憶手段）， ５１１ 複素乗算回路（算出手段）， ５１２ ＲＯＭ（算出手段）， ５１４ ゲート回路（抽出手段）， ５１５ 累積加算回路（累積加算手段）， ５１６ 制御回路（制御手段）， ５１８ 比較回路（検出手段）， ５２０ 制御回路（禁止手段）， ７０３ 相関値演算回路（遅延回路，演算回路）， ７０８ 最大値検出回路（検知手段）， ７１０ ＲＡＭ（保持手段）， ７１１ 位相比較回路（算定手段）
【発明の属する技術分野】
本発明は、受信装置および受信方法に関し、特に、ＯＦＤＭ方式に基づく受信装置および受信方法に関する。
【０００２】
【従来の技術】
近年デジタル信号を伝送する方法として、直交周波数分割多重方式（ＯＦＤＭ：Orthogonal Frequency Division Multiplexing）と呼ばれる変調方式が提案されている。このＯＦＤＭ方式は伝送帯域内に多数の直交する副搬送波を設け、それぞれの副搬送波の振幅及び位相にデータを割り当て、ＰＳＫ（Phase Shift Keying）やＱＡＭ（Quadrature Amplitude Modulation）によりディジタル変調する方式である。この方法では、多数の副搬送波で伝送帯域を分割するため、副搬送波１波あたりの帯域は狭くなり、変調速度は遅くなるが、搬送波の数が多数あるので総合の伝送速度は従来の変調方式と変わらない。
【０００３】
このＯＦＤＭ方式では多数の副搬送波が並列に伝送されるためにシンボル速度が遅くなるので、いわゆるマルチパス妨害の存在する伝送路ではシンボルの時間長に対する相対的なマルチパスの時間長を短くすることができ、マルチパス妨害に対して強い方式であることが期待できる。
【０００４】
以上の様な特徴からＯＦＤＭ方式は、マルチパス妨害の影響を強く受ける地上波によるディジタル信号の伝送に対して特に注目されている。このような地上波によるディジタル信号の伝送としては、例えば、ＤＶＢ−Ｔ（Digital Video Broadcasting-Terrestrial）などが有名である。
【０００５】
また最近の半導体技術の進歩により離散的フ−リエ変換（以下ＦＦＴ（Fast Fourier Transform）と記述する）や離散的フ−リエ逆変換（以下ＩＦＦＴ（Invert Fast Fourier Transform）と記述する）をハ−ドウェアで実現することが可能となり、これらを用いて簡単にＯＦＤＭ方式に基づく変調を行ったり、また逆に復調する事ができる様になった事もＯＦＤＭ方式が注目されてきた理由の一つである。
【０００６】
図１０はＯＦＤＭ受信機の構成例を示すブロック図である。受信アンテナ１０１は、ＲＦ信号を捕捉する。乗算回路１０２は、チューナ１０３から出力される所定の周波数を有する信号とＲＦ信号とを乗算する。バンドパスフィルタ１０４は、乗算回路１０２の出力から所望のＩＦ信号を抽出する。Ａ／Ｄ（Anagolgue to Digital）変換回路１０５は、バンドパスフィルタ１０４により抽出されたＩＦ信号をディジタル信号に変換する。
【０００７】
デマルチプレクサ１０６は、ディジタル化されたＩＦ信号からＩチャンネル信号とＱチャンネル信号とを分離抽出する。ローパスフィルタ１０７，１０８は、それぞれ、Ｉチャンネル信号とＱチャンネル信号に含まれている不要な高域成分を除去して基底帯域（ベースバンド）の信号に変換する。
【０００８】
複素乗算回路１０９は、数値コントロール発振回路１１０より供給される所定の周波数の信号により、基底帯域信号の持つ搬送波周波数誤差を除外した後、高速フーリエ変換回路１１２に供給する。高速フーリエ変換回路１１２はＯＦＤＭ時間信号を周波数分解し、ＩおよびＱチャンネル受信デ−タを生成する。
【０００９】
相関値演算回路１１３は、基底帯域に変換されたＯＦＤＭ時間信号と有効シンボル時間だけ遅延させたＯＦＤＭ信号とを乗算してガード期間幅の移動平均を計算することにより、２つの信号の相関値を求め、相関値が最大になるタイミングにおいて高速フーリエ変換回路１１２に演算を開始させる。
【００１０】
搬送波周波数誤差演算回路１１４は、周波数パワーの偏りを検出することにより搬送波周波数の誤差を算出し、加算回路１１１に出力する。加算回路１１１は、搬送波周波数誤差演算回路１１４と相関値演算回路１１３の出力を加算して数値コントロール発振回路１１０に供給する。
【００１１】
クロック周波数再生回路１１５は、ＩチャンネルデータとＱチャンネルデータを参照して制御信号を生成し、クロック発振回路１１６の発振周波数を制御する。クロック発振回路１１６は、クロック周波数再生回路１１５から供給される制御信号に応じてクロック信号を生成し、出力する。
【００１２】
次に、以上の従来例の動作について説明する。
【００１３】
受信アンテナ１０１により捕捉されたＲＦ信号は、チューナ１０３より供給された所定の周波数の信号と乗算回路１０２により乗算される。乗算回路１０２より出力された信号は、バンドパスフィルタ１０４により、ＩＦ信号が抽出されることになる。
【００１４】
Ａ／Ｄ変換回路１０５は、クロック発振回路１１６が出力するクロック信号に同期して、バンドパスフィルタ１０４から出力されるＩＦ信号をディジタル信号に変換し、デマルチプレクサ１０６に供給する。デマルチプレクサ１０６は、ディジタル化された信号からＩチャンネル信号とＱチャンネル信号とを分離抽出してローパスフィルタ１０７，１０８にそれぞれ供給する。ローパスフィルタ１０７，１０８は、それぞれ、Ｉチャンネル信号とＱチャンネル信号に含まれている不要な高域成分である折り返し成分を除去して基底帯域の信号に変換する。
【００１５】
複素乗算回路１０９は、数値コントロール発振回路１１０より供給される所定の周波数の信号により、基底帯域信号の持つ搬送波の周波数誤差を除去して高速フーリエ変換回路１１２に供給する。高速フーリエ変換回路１１２はＯＦＤＭ時間信号を周波数分解し、ＩおよびＱチャンネル受信デ−タを生成する。
【００１６】
相関値演算回路１１３は、基底帯域に変換されたＯＦＤＭ時間信号と有効シンボル時間だけ遅延させたＯＦＤＭ信号との間の相関値を計算し、相関値が最大になるタイミングにおいて高速フーリエ変換回路１１２に演算を開始させる。その結果、高速フーリエ変換回路１１２は、送信側から送られてきたＩチャンネル信号とＱチャンネル信号に含まれているデータを正確に抽出することができる。
【００１７】
ところで受信側において、ＯＦＤＭ信号を正しく復調する為には、各種の同期を取ることが必要となる。例えば、先ず、ＩＦ帯のＯＦＤＭ信号を基底帯域のＯＦＤＭ信号に変換するためには、数値コントロール発振回路１１０が発振する周波数を送信側のそれと同期させなければならない。また、全ての処理の基準となるクロック信号も送信側のそれと同期させなければならない。
【００１８】
ここで、後者のクロック信号を送信側と同期させるための方法として、従来から提案されているクロックの再生方法について説明する。
【００１９】
以下に述べる方法では、送信側においては伝送しようとする情報以外に、振幅および位相が規定された特定の信号（以下、パイロット信号という）が各シンボル毎に所定の数だけ内挿されて送信されており。また、受信側においては、ＦＦＴ演算が施されたＯＦＤＭ信号から送信側で内挿されたパイロット信号が抽出され、このパイロット信号に以下に述べるコスタス演算等を施すことによりクロック信号を再生する。
【００２０】
図１１は、パイロット信号がＱＰＳＫ（Quadrature Phase Shift Keying）で変調されている場合に、コスタス演算を用いてクロック信号を再生する従来のクロック再生回路の構成例である。この図において、ゲート回路２０８−１，２０８−２は、ＦＦＴ演算が施されたＩチャンネルデータと、Ｑチャンネルデータをそれぞれ入力し、パイロット信号だけを抽出して出力する。２乗回路２０３−１，２０３−２は、ゲート回路２０８−１，２０８−２により抽出されたパイロット信号をそれぞれ２乗して出力する。乗算回路２０５は、ゲート回路２０８−１，２０８−２により抽出されたパイロット信号を乗算して出力する。
【００２１】
減算回路２０６は、２乗回路２０３−１の出力から２乗回路２０３−２の出力を減算して出力する。乗算回路２０７は、乗算回路２０５の出力と減算回路２０６の出力を乗算して出力する。ＬＰＦ２０９は、乗算回路２０７の出力から不要な高周波成分を除去して出力する。
【００２２】
次に、以上の従来例の動作について説明する。
【００２３】
図１０に示す高速フーリエ変換回路１１２により周波数分解されて復調されたＩチャンネルデータおよびＱチャンネルデータは、その周波数が小さい順にゲート回路２０８−１，２０８−２にそれぞれ入力される。ゲート回路２０８−１，２０８−２は、ＩチャンネルデータおよびＱチャンネルデータよりパイロット信号のみをそれぞれ抽出し、２乗回路２０３−１，２０３−２、および、乗算回路２０５に供給する。
【００２４】
乗算回路２０５は、ゲート回路２０８−１，２０８−２により抽出されたパイロット信号を乗算して、乗算回路２０７に出力する。また、２乗回路２０３−１，２０３−２は、それぞれ、ゲート回路２０８−１，２０８−２により抽出されたパイロット信号を２乗して減算回路２０６に出力する。
【００２５】
減算回路２０６は、２乗回路２０３−１の出力から２乗回路２０３−２の出力を減算して乗算回路２０７に出力する。乗算回路２０７は、乗算回路２０５の出力と減算回路２０７の出力を乗算してＬＰＦ２０９に出力する。ＬＰＦ２０９は、乗算回路２０７の出力に含まれている高周波成分を除去して出力する。
【００２６】
以上のような一連の操作がいわゆるコスタス演算であり、このようなコスタス演算により、クロック信号の位相誤差を検出することができる。このようにして検出されたクロック信号の位相誤差に基づいてクロック発振回路１１６を制御して正確なクロック信号を生成する。
【００２７】
【発明が解決しようとする課題】
ところで、以上のようなコスタス演算等を用いて位相誤差を検出し、その結果に応じてクロック信号を再生する場合、検出された位相誤差には、クロック周波数誤差に伴う位相誤差だけではなく、再生搬送波位相誤差、ＦＦＴ窓位相誤差、ガウス雑音による位相誤差、および、地上波を伝送する場合には避けて通れないマルチパスによる伝送路ひずみに起因する位相誤差が含まれているため、再生クロック誤差のみに伴う位相誤差だけを抽出してクロック発信回路を制御することが困難であるという課題があった。
【００２８】
また、図１２（Ａ）にＯＦＤＭ信号のスペクトラムの一例を、図１２（Ｂ）にはマルチパス妨害を受けたときのＯＦＤＭ信号のスペクトラムを示す。ここで太線は送信側で内挿されたパイロット信号を表している。図１２（Ｂ）に示すように、マルチパスにより送信信号が周波数選択的な妨害を受けた場合、他の副搬送波に対するパイロット信号の信号対雑音比が低下する。そのような場合、前述のような方法によりパイロット信号から生成されたクロック信号の位相誤差信号も信号対雑音比が低下することになる。その結果、送信信号がマルチパス妨害を受けた場合には、正確にクロック信号を再生することが困難となるという問題があった。
【００２９】
本発明は以上のような状況に鑑みてなされたものであり、受信したＯＦＤＭ信号がクロック周波数誤差に伴う位相誤差のみならず、再生搬送波位相誤差、ＦＦＴ窓位相誤差、ガウス雑音による位相誤差、および、マルチパスによる伝送路ひずみに起因する位相誤差を含む場合においても、クロック信号を正確に生成することができるＯＦＤＭ受信装置のクロック再生回路を提供することを目的としている。
【００３０】
【課題を解決するための手段】
請求項１に記載の受信装置は、ＯＦＤＭ信号を離散的フーリエ変換する変換手段と、変換手段により得られた副搬送波の周波数成分を記憶する記憶手段と、記憶手段に記憶されている少なくとも１シンボル前の周波数成分と、変換手段により新たに得られた周波数成分との間の位相変動量を算出する算出手段と、算出手段により算出された位相変動量より、パイロット信号に対応する成分を抽出する抽出手段と、受信装置において使用されるクロック信号を発生するクロック信号発生手段であって、クロック信号の周波数が制御可能なクロック信号発生手段と、抽出手段により抽出されたパイロット信号に対応する位相変動量を複数のパイロット信号にわたって累積加算し、この累積加算された信号に応じてクロック信号発生手段を制御してクロック信号の周波数を制御する制御手段とを備えることを特徴とする。
【００３１】
請求項４に記載の受信方法は、受信装置が、受信装置において使用されるクロック信号を発生するクロック信号発生手段であって、クロック信号の周波数が制御可能なクロック信号発生手段を備えており、ＯＦＤＭ信号を離散的フーリエ変換する変換ステップと、変換ステップにより得られた副搬送波の周波数成分を記憶する記憶ステップと、記憶ステップに記憶されている少なくとも１シンボル前の周波数成分と、変換ステップにより新たに得られた周波数成分との間の位相変動量を算出する算出ステップと、算出ステップにより算出された位相変動量より、パイロット信号に対応する成分を抽出する抽出ステップと、抽出ステップにより抽出されたパイロット信号に対応する位相変動量を複数のパイロット信号にわたって累積加算し、この累積加算された信号に応じてクロック信号発生手段を制御してクロック信号の周波数を制御する制御ステップとを備えることを特徴とする。
【００３４】
請求項１に記載の受信装置においては、ＯＦＤＭ信号を変換手段が離散的フーリエ変換し、変換手段により得られた副搬送波の周波数成分を記憶手段が記憶し、記憶手段に記憶されている少なくとも１シンボル前の周波数成分と、変換手段により新たに得られた周波数成分との間の位相変動量を算出手段が算出し、算出手段により算出された位相変動量より、パイロット信号に対応する成分を抽出手段が抽出し、クロック信号の周波数が制御可能なクロック信号発生手段が受信装置において使用されるクロック信号を発生し、抽出手段により抽出されたパイロット信号に対応する位相変動量を複数のパイロット信号にわたって累積加算し、この累積加算された信号に応じてクロック信号発生手段を制御してクロック信号の周波数を制御手段が制御する。例えば、変換手段であるＦＦＴ変換回路がＯＦＤＭ信号を離散的フーリエ変換し、得られた副搬送波の周波数成分を記憶手段であるメモリが記憶し、メモリに記憶されている１シンボル前の周波数成分と、ＦＦＴ変換回路より新たに出力された周波数成分とを算出手段が差動復調することにより位相変動量を算出し、算出手段により算出された位相変動量からパイロット信号に対応する成分を抽出手段が抽出し、クロック信号の周波数が制御可能なクロック信号発生手段が受信装置において使用されるクロック信号を発生し、抽出手段により抽出されたパイロット信号の位相変動量を複数のパイロット信号にわたって累積加算し、この累積加算された信号に応じてクロック信号発生手段を制御してクロック信号の周波数を制御手段が制御する。
【００３５】
請求項４に記載の受信方法においては、受信装置が、受信装置において使用されるクロック信号を発生するクロック信号発生手段であって、クロック信号の周波数が制御可能なクロック信号発生手段を備えており、ＯＦＤＭ信号を変換ステップが離散的フーリエ変換し、変換ステップにより得られた副搬送波の周波数成分を記憶ステップが記憶し、記憶ステップに記憶されている少なくとも１シンボル前の周波数成分と、変換ステップにより新たに得られた周波数成分との間の位相変動量を算出ステップが算出し、算出ステップにより算出された位相変動量より、パイロット信号に対応する成分を抽出ステップが抽出し、抽出ステップにより抽出されたパイロット信号に対応する位相変動量を複数のパイロット信号にわたって累積加算し、この累積加算された信号に応じてクロック信号発生手段を制御してクロック信号の周波数を制御ステップが制御する。例えば、変換ステップであるＦＦＴ変換回路がＯＦＤＭ信号を離散的フーリエ変換し、得られた副搬送波の周波数成分を記憶ステップであるメモリが記憶し、メモリに記憶されている１シンボル前の周波数成分と、ＦＦＴ変換回路より新たに出力された周波数成分とを算出ステップが差動復調することにより位相変動量を算出し、算出ステップにより算出された位相変動量からパイロット信号に対応する成分を抽出ステップが抽出し、抽出ステップにより抽出されたパイロット信号の位相変動量を複数のパイロット信号にわたって累積加算し、この累積加算された信号に応じてクロック信号発生手段を制御してクロック信号の周波数を制御ステップが制御する。
【００３８】
図１に本発明の実施の形態の一例を示す。なお、本実施の形態は図１０に示すクロック周波数再生回路１１５に関するものである。
【００３９】
この図において、差動復調回路５０３は、ＲＡＭ（Random Access Memory）５０６，５０７、符号反転回路５１０、および、複素乗算回路５１１により構成されており、入力されたＩチャンネルデータおよびＱチャンネルデータを差動復調するようになされている。ＲＡＭ５０６，５０７は、入力されたＩチャンネルデータまたはＱチャンネルデータを、制御回路５２０からの制御信号ｃに応じて、シンボル単位で記憶し、１シンボル時間だけ遅らせて出力するようになされている。符号反転回路５１０は、ＲＡＭ５０７の出力データの符号を反転して出力するようになされている。
【００４０】
複素乗算回路５１１は、遅延されていないＩチャンネルデータとＱチャンネルデータをＩ，Ｑと表し、遅延されたＩチャンネルデータとＱチャンネルデータをそれぞれＩ-1，Ｑ-1と表すと、以下に示す複素演算を行い、演算結果を実数成分５２３と虚数成分５２４とに分けて出力するようになされている。なお、ここで、ｊは虚数を表す。
【００４１】
（Ｉ＋ｊＱ）（Ｉ-1−ｊＱ-1） ・・・（１）
【００４２】
ＲＯＭ（Read Only Memory）５１２は、アークタンジェント（逆正接関数）データを格納しており、入力されたＩチャンネルデータおよびＱチャンネルデータに対応する位相変動量データ５１３を出力するようになされている。
【００４３】
ゲート回路５１４は、制御回路５２０の制御信号に従ってＲＯＭ５１２から出力される位相変動量データ５１３から、送信側で規定されたパイロット信号に対応する成分だけを選択し、符号反転回路５２１およびセレクタ５２２に供給するようになされている。符号反転回路５２１は入力された位相変動量データの符号を反転し、セレクタ５２２に供給するようになされている。
【００４４】
セレクタ５２２は制御回路５２０によって制御され、入力されたパイロット信号が正の周波数であればゲート回路５１４から直接入力された位相変動量を選択し、また、負の周波数であれば、符号反転回路５２１から入力された位相変動量を選択して累積加算回路５１５に供給するようになされている。
【００４５】
累積加算回路５１５は、各シンボルが入力される直前に制御回路５２０から供給される制御信号ｂにより初期化された後、セレクタ５２２から出力されるパイロット信号の位相誤差量を累積加算するようになされている。
【００４６】
平均値回路５１６は、累積加算回路５１５からシンボル毎に出力される、累積された位相誤差量を数シンボルに渡って平均化し、位相誤差量に含まれるガウス雑音を取り除いた後、クロック発振回路１１６を制御するための位相誤差量５１７を算出するようになされている。
【００４７】
比較回路５１８は、クロック信号の周波数が確定（ロックイン）されたことを検出して制御回路５２０に伝達するようになされている。即ち、比較回路５１８は、シンボル間差動復調データが０である場合に対応する値５１９と、位相誤差量５１７の現在値とを比較し、その結果、これらが等しいと判定した場合には、制御回路５２０に所定の制御信号を送る。
【００４８】
次に、以上の実施の形態の動作について説明するが、その前に、本実施の形態の動作原理について簡単に説明しておく。
【００４９】
例えば、受信機側において、送信側と同期していないクロック信号によりＯＦＤＭ信号を再生処理した場合、ＦＦＴ処理により復調されたパイロット信号には、通常含まれているＦＦＴ窓位相誤差、再生搬送波位相誤差、ガウス雑音による位相誤差およびマルチパス妨害等の伝送路歪みによる位相誤差に加えて、クロック信号の不同期に起因する位相誤差が含まれることになる。
【００５０】
ところで、ガウス雑音による位相誤差およびクロック信号の不同期による位相誤差以外はシンボルによらず一定の位相誤差になる。従って、ある基準時間における信号と現在観測された信号のシンボル間で差動復調すれば、これらの位相誤差（シンボルによらず一定の位相誤差）は取り除くことが出来る。これを式で表すと以下のようになる。
【００５１】
θnk＝θk+φ+ｎｋδ+ｋ（１＋δ）τ+Ψk+εn ・・・（２）
θ(n+1)k＝θk+φ+（ｎ＋１）ｋδ+ｋ（１＋δ）τ+Ψk+εn+1 ・・・（３）
θ(n+1)k−θnk＝ｋδ+εn+1−εn ・・・（４）
【００５２】
ここで、式（２）は第ｎ番目のシンボルの第ｋ番目の副搬送波周波数の持つ位相データを示している。また、θkは送信側で規定された位相、δはクロック誤差、φは再生搬送波の位相誤差、τはＦＦＴ窓位相誤差、Ψkは第ｋ番目の副搬送波周波数に対するマルチパス妨害等の伝送路歪みによる位相誤差、εnは第ｎ番目シンボルのガウス雑音による位相誤差をそれぞれ示している。更に、式（３）は第（ｎ＋１）番目のシンボルの第ｋ番目の副搬送波周波数の持つ位相データであり、式（４）は式（３）から式（２）を減算した結果であり、差動復調後の第ｋ番目の副搬送波周波数の持つ第（ｎ＋１）番目のシンボルと第ｎ番目のシンボルの間の位相変動量を表している。
【００５３】
以上の関係を図２に示す。図２（Ａ）において、ｃａn-1，ｃｂn-1，ｃａn，ｃｂnは、それぞれ周波数ａ，ｂのパイロット信号の第（ｎ−１）番目または第ｎ番目のシンボルを位相平面上に示したものであり、θｃａn-1，θｃｂn-1，θｃａn，θｃｂnはそれぞれの位相量である。ところで、これら第（ｎ−１）番目と第ｎ番目のシンボルに含まれているパイロット信号の周波数は元々等しいはずであるが、前述のような種々の誤差により、図２（Ａ）に示すように位相平面上における位置にずれを生じてくる。そこで、これら第（ｎ−１）番目と第ｎ番目のシンボルの間で差動復調を行うことにより、シンボルによらず一定である誤差（ＦＦＴ窓位相誤差、再生搬送波位相誤差、および、マルチパス妨害等の伝送路歪みによる位相誤差など）を除去することができる。
【００５４】
即ち、図２（Ｂ）に示すように、第（ｎ−１）番目と第ｎ番目のシンボルの差動復調を求めると、２つのパイロット信号はＩ軸の近傍に移動されることになる。なお、この図において、ｄｃａn、ｄｃｂnは、それぞれ周波数ａ，ｂのパイロット信号のシンボル間差動復調後の位相平面上のデータであり、ｄθｃａｎ、ｄθｃｂｎはそれぞれの位相量であり、クロック周波数誤差およびガウス雑音による位相量に対応している。
【００５５】
このようにしてシンボル間で差動復調を行うことにより、クロック周波数誤差およびガウス雑音以外の要素に起因する誤差を除去することができる。次に、ガウス雑音に起因する誤差を除去することを考える。
【００５６】
ところで、ガウス雑音による誤差はアトランダムに生じるので、複数のパイロット信号から得られる位相誤差を累積加算することにより、フィルタ（平滑化）効果を用いてこれを除去することができる。その結果、クロック周波数誤差に比例した位相誤差量を得ることが出来るので、これを用いることによりクロック発振回路１１６を正確に制御してクロック信号を生成することができる。
【００５７】
ところで、以上のような制御はディジタル的に行われる（離散的な数値を用いて行われる）ので、隣接する２つのシンボル間の位相変動量が分解能以下になった場合には、それ以上の制御は不可能になる。そこで、本実施の形態においては、位相変動量が隣接する２つのシンボルにより検出される誤差が分解能以下になった場合には、その時点におけるＦＦＴ処理後の信号をメモリに記憶させておき、記憶されたデータと新たなデータとの間で差動復調を行うことにより、シンボル間隔以上の時間間隔でクロック位相誤差を検出するようにしている。即ち、このような誤差（量子化誤差）は、時間の経過に応じて累積されるので、比較の対象とする時間を長くすることにより検出可能となる。
【００５８】
続いて、図１の実施の形態の動作について説明する。
【００５９】
高速フーリエ変換回路１１２（変換手段）により副搬送波周波数に応じて分解されたＩチャンネルデータ５０１とＱチャンネルデータ５０２は、差動復調回路５０３に入力される。
【００６０】
クロック再生動作の初期においては、差動復調回路５０３では、ＩチャンネルデータとＱチャンネルデータがその周波数が小さい順にＲＡＭ５０６，５０７および複素演算回路５１１にそれぞれ供給される。
【００６１】
ＲＡＭ５０６，５０７は制御回路５２０からの制御信号ｃにより、各シンボル毎にＩチャンネルデータとＱチャンネルデータをそれぞれ記憶し、１シンボル時間だけ遅延して出力する。ＲＡＭ５０７から出力されたＱチャンネルデータは、符号反転回路５１０により符号が反転されて出力される。Ｉチャンネルデータ、１シンボル遅延されたＩチャンネルデータ、Ｑチャンネルデータ、および、符号反転されて１シンボル遅延されたＱチャンネルデータは、その周波数が小さい順に複素乗算回路５１１により式（１）に示すような複素乗算が施され、Ｉチャンネルデータ５２３およびＱチャンネルデータ５２４として出力される。このような一連の操作がシンボル間の差動復調処理となる。
【００６２】
前述のように、以上の操作（差動復調）により、信号に含まれているＦＦＴ窓位相誤差、再生搬送波位相誤差等が除去されることになる。
【００６３】
差動復調データ５２３，５２４はＲＯＭ５１２に順次供給され、それらの値に対応するシンボル間位相変動量５１３が読み出されて、ゲート回路５１４に供給される。
【００６４】
ゲート回路５１４は、制御回路５２０の制御に応じて、ＲＯＭ５１２から出力されるシンボル間位相変動量５１３のうち、パイロット信号に対応する成分だけを抽出して出力する。
【００６５】
符号反転回路５２１は、ゲート回路５１４により抽出されたパイロット信号の符号を反転してセレクタ５２２に供給する。セレクタ５２２は、制御回路５２０によって制御され、入力されたパイロット信号が正の周波数であればゲート回路５１４から直接入力された位相変動量を選択し、負の周波数であれば符号反転回路５２１から入力された位相変動量を選択して累積加算回路５１５に供給する。なお、このような操作によって、図３に示すような、周波数の正負に依存するクロック周波数誤差の位相変動の回転方向を一元化することができる。
【００６６】
累積加算回路５１５は新たなシンボルが入力される直前に制御回路５２０から供給される制御信号ｂにより初期化された後、セレクタ５２２から出力されるパイロット信号の位相誤差量を累積加算する。平均値回路５１６はシンボル毎に入力される累積された位相誤差量を数シンボルに亘って平均化することにより、前述のように位相誤差量に含まれるガウス雑音成分を除去し、クロック発振回路１１６を制御する位相誤差量５１７を生成する。平均値回路５１６から出力された位相誤差量５１７は、クロック発振回路１１６に供給され、その発振周波数を制御する。こような一連の処理により正確なクロック周波数が再生されることになる。
【００６７】
ところで、前述のような処理により、クロック周波数の確定処理が完了すると、シンボル間差動復調によって得られる位相誤差量５１７が分解能以下になり、図４に示す残留クロック周波数誤差領域に入る。即ち、クロック周波数の誤差は、離散的な値として出力されるため、シンボル間差動復調累積位相誤差が０の場合においても、クロック周波数誤差出力は０とはならない場合がある。その場合には、クロック信号をそれ以上精密に制御することはできなくなる。
【００６８】
図５は、図４に示す残留クロック周波数誤差領域を位相平面上に表したものである。図の縦軸はＱ信号、横軸はＩ信号をそれぞれ示しており、また、格子は量子化ステップに対応している。いま、図に白丸で示すようなパイロット信号が入力された場合、この信号は、図に示す格子を基準として判定すると、図の黒丸で示す位置のデータと同等に判定される。従って、その場合には、クロック周波数誤差による位相誤差が無視されることになるので、その誤差に対する制御は実行できないことになる。
【００６９】
しかしながら、本実施の形態においては、比較回路５１８が平均値回路５１６の出力が収束したことを検出した場合は、制御回路５２０に制御信号を供給することにより、ＲＡＭ５０６，５０７の値を固定化するようになされている。
【００７０】
即ち、比較回路５１８はシンボル間差動復調データが０である場合に対応するデータ５１９と位相誤差量５１７とを比較し、これらが等しい場合は制御回路５２０に制御信号を送る。制御回路５２０はこの制御信号を受けて、ＲＡＭ５０６，５０７に制御信号ｃを供給し、その時点において高速フーリエ変換回路１１２から出力されている復調信号をＲＡＭ５０６，５０７にそれぞれ記憶させる。以降、差動復調回路５０３は、ＲＡＭ５０６，５０７に記憶された信号を基準にして差動復調を行うので、位相誤差信号の検出時間がシンボル間時間に比べて長くなり、その結果、シンボル間差動復調で得られる残留クロック周波数誤差以下のクロック周波数誤差を検出して制御することが可能となる。
【００７１】
以上の実施の形態によれば、ＯＦＤＭ信号がクロック周波数誤差に伴う位相誤差のみならず、再生搬送波位相誤差、ＦＦＴ窓位相誤差、ガウス雑音による位相誤差、および、マルチパスによる伝送路ひずみに起因する位相誤差を含む場合においても、クロック信号を正確に再生することが可能となる。
【００７２】
ところで、一般的に、ＯＦＤＭ時間信号の各シンボルは、図６（Ａ）に示すように、有効シンボル期間と有効シンボル期間の一部をコピーしたガード期間とにより構成されている。従って、有効シンボル期間だけ遅延させたＯＦＤＭ時間信号（図６（Ｂ）参照）と元のＯＦＤＭ時間信号との相関値を、ガード期間幅に亘って算出すると、その値はシンボルの境界で最大値を取る（図６（Ｃ）参照）ことになる。
【００７３】
なお、受信側のクロック信号が送信側のクロック信号と同期していない場合には、図７に示すように相関値が最大となる位相が時間とともに変化することとなる。即ち、図７（Ａ）に示すように、送信側の送信クロック信号と受信側の再生クロック信号とが正確に同期している場合には、相関値が最大となるタイミングは、常に一定であるが、例えば、送信クロック信号よりも再生クロック信号の周波数の方が高い場合には、相関値が最大となるタイミングは、次第に遅れていくことになる。また、送信クロック信号よりも再生クロック信号の周波数の方が低い場合には、相関値が最大となるタイミングは、次第に進んでいくことになる。従って、このような位相変化量を観測してクロック発振回路１１６を制御すれば、クロック位相の同期再生を行うことができる。
【００７４】
以上のような原理に基づく、本発明の第２の実施の形態を図８に示す。
【００７５】
図８にＯＦＤＭ時間信号の相関値を用いたクロック再生方法の実施の形態の構成例を示すブロック図である。なお、この図においては、説明を簡略化するために、クロック再生部のみに注目し、図１０に示す搬送波を再生する部分は省略してある。
【００７６】
基底帯域に変換されたＯＦＤＭ時間信号のＩチャンネル成分およびＱチャンネル成分は、高速フーリエ変換回路７０４と相関値演算回路７０３（遅延手段、演算手段）にそれぞれ入力される。相関値演算回路７０３はＯＦＤＭ時間信号の周期性を利用して相関値を算出するようになされている。高速フーリエ変換回路７０４は、入力されたＩチャンネル成分とＱチャンネル成分に対してフーリエ変換を施し、Ｉチャンネルデータ７０５およびＱチャンネルデータ７０６として出力するとともに、位相誤差検出回路７０７に供給するようになされている。位相誤差検出回路７０７は、パイロット信号を用いて位相誤差を検出するようになされており、その詳細については後述する。
【００７７】
最大値検出回路７０８（検知手段）は相関値演算回路７０３から出力される相関値の最大値をシンボルカウンタ７０９に同期して検出するようになされている。シンボルカウンタ７０９はシンボル時間をカウントし、そのカウント値を最大値検出回路７０８に供給するようになされている。ＲＡＭ７１０（保持手段）は、位相誤差検出回路７０７から制御信号が出力された場合、即ち、位相変動量が分解能以下になった場合に、最大値検出回路７０８が最大値を検出したシンボルのカウント値を基準位相として記憶するようになされている。
【００７８】
位相比較回路７１１（算定手段）は、ＲＡＭ７１０に記憶された基準位相と、シンボル毎にシンボルカウンタ７０９から供給される最大値が検出された場合のカウント値とを比較し、位相誤差量を検出するようになされている。ＬＰＦ７１２は、位相比較回路７１１から出力される位相誤差量から、雑音成分を取り除いて加算回路７１３に供給する。加算回路７１３は、ＬＰＦ７１２から出力された位相誤差量と位相誤差検出回路７０７から出力された位相誤差量とを加算して、Ｄ／Ａ変換回路７１４に出力する。Ｄ／Ａ変換回路７１４は、加算回路７１３から出力された位相誤差量を、対応するアナログ信号に変換してクロック発振回路１１６に供給するようになされている。クロック発振回路１１６は、Ｄ／Ａ変換回路７１４から出力される信号に応じて、所定の周波数のクロック信号を発振するようになされている。
【００７９】
次に、図９を参照して、図８に示す位相誤差検出回路７０７の詳細な構成例について説明する。なお、位相誤差検出回路７０７は図１の実施の形態で示した構成から、位相記憶部分を除外したものであり、また、図９において、図１と対応する部分には対応する符号を付してあるのでその説明は省略する。
【００８０】
この実施の形態では、比較回路５１８の出力は、ＲＡＭ７１０に入力されるようになされている。その他の構成は、図１における場合と同様である。
【００８１】
次に、図８および図９を参照して、以上の実施の形態の動作について説明する。
【００８２】
クロック再生動作の初期状態においては、第１の実施の形態において説明したように、ＦＦＴ処理が施された信号に対してシンボル間の差動復調を行うことにより、各副搬送波の位相誤差を求め、更に、この位相誤差信号からパイロット信号を抜き出して累積加算する事により、クロック周波数誤差を検出し、検出された周波数誤差を基準としてクロック信号を再生する。
【００８３】
位相誤差検出回路７０７によるクロック信号の再生が完了すると、誤差値が分解能以下になり、図４に示す残留クロック周波数誤差領域に陥入する。その場合、比較回路５１８はシンボル間差動復調データが０である場合に対応するデータ５１９と、位相誤差量５１７とを比較し、これらが等しい場合はＲＡＭ７１０に制御信号を送る。制御信号を受け取ったＲＡＭ７１０は、その時点で最大値検出回路７０８が検出した最大値に対応するシンボル位相をシンボルカウンタ７０９から受け取り、基準位相として記憶する。
【００８４】
その後、位相比較回路７１１はＲＡＭ７１０に記憶された基準位相と、各シンボル毎にシンボルカウンタ７０９から供給される最大値検出位相とを比較し、位相誤差量を検出する。ＬＰＦ７１２は、位相比較回路７１１から出力された位相誤差量から雑音成分を除去して加算回路７１３に出力する。加算回路７１３は、位相誤差検出回路７０７からの出力と、ＬＰＦ７１２の出力を加算してＤ／Ａ変換回路７１４に供給する。
【００８５】
Ｄ／Ａ変換回路７１４は、加算回路７１３の出力信号（ディジタル信号）を対応するアナログ信号に変換してクロック発振回路１１６に出力する。クロック発振回路１１６は、Ｄ／Ａ変換回路７１４の出力に応じた周波数で発振し、クロック信号を出力する。
【００８６】
以上の実施の形態によれば、クロック再生動作の初期においては、位相誤差検出回路７０７の迅速な制御によりクロック信号の周波数が確定され、クロック信号の周波数誤差が位相誤差検出回路７０７の検出分解能以下になった場合には、ＯＦＤＭ時間信号の相関値を用いて正確な周波数制御を行うことが可能となる。
【００８７】
【発明の効果】
請求項１に記載の受信装置および請求項５に記載の受信方法によれば、ＯＦＤＭ信号を離散的フーリエ変換し、得られた副搬送波の周波数成分を記憶し、記憶されている少なくとも１シンボル前の周波数成分と、新たに得られた周波数成分との間の位相変動量を算出し、算出された位相変動量より、パイロット信号に対応する成分を抽出し、抽出されたパイロット信号に対応する位相変動量を複数のパイロット信号にわたって累積加算し、この累積加算された信号に応じてクロック信号発生手段を制御してクロック信号の周波数を制御するようにしたので、受信したＯＦＤＭ信号がクロック周波数誤差に伴う位相誤差のみならず、再生搬送波位相誤差、ＦＦＴ窓位相誤差、ガウス雑音による位相誤差、および、マルチパスによる伝送路ひずみに起因する位相誤差を含む場合においても、正確にクロック信号を生成することが可能となる。
【図面の簡単な説明】
【図１】本発明の実施の形態の構成例を示すブロック図である。
【図２】差動復調前後のパイロット信号を位相平面上に示した図である。
【図３】クロック周波数誤差による位相誤差と副搬送波周波数の関係を示す図である。
【図４】残留クロック周波数誤差領域を示す図である。
【図５】残留クロック周波数誤差領域を位相平面上に示した図である。
【図６】ＯＦＤＭ時間信号と相関値の関係を示す図である。
【図７】相関値の最大値位相とクロック周波数誤差の関係を示す図である。
【図８】本発明の第２の実施の形態の構成例を示すブロック図である。
【図９】図８に示す位相誤差検出回路の構成例を示すブロック図である。
【図１０】ＯＦＤＭ受信機の構成例を示すブロック図である。
【図１１】従来のコスタス演算を用いたクロック再生装置の構成例を示すブロック図である。
【図１２】マルチパス妨害を受けたときのＯＦＤＭ受信スペクトラムを示す図である。
【符号の説明】
１１２ 高速フーリエ変換回路（変換手段）， ５０６，５０７ ＲＡＭ（記憶手段）， ５１１ 複素乗算回路（算出手段）， ５１２ ＲＯＭ（算出手段）， ５１４ ゲート回路（抽出手段）， ５１５ 累積加算回路（累積加算手段）， ５１６ 制御回路（制御手段）， ５１８ 比較回路（検出手段）， ５２０ 制御回路（禁止手段）， ７０３ 相関値演算回路（遅延回路，演算回路）， ７０８ 最大値検出回路（検知手段）， ７１０ ＲＡＭ（保持手段）， ７１１ 位相比較回路（算定手段）
Claims (4)
- 振幅および位相が規定されたパイロット信号が各シンボル毎に含まれたＯＦＤＭ信号を受信する受信装置であって、
前記ＯＦＤＭ信号を離散的フーリエ変換する変換手段と、
前記変換手段により得られた副搬送波の周波数成分を記憶する記憶手段と、
前記記憶手段に記憶されている少なくとも１シンボル前の前記周波数成分と、前記変換手段により新たに得られた周波数成分との間の位相変動量を算出する算出手段と、
前記算出手段により算出された位相変動量より、前記パイロット信号に対応する成分を抽出する抽出手段と、
前記受信装置において使用されるクロック信号を発生するクロック信号発生手段であって、クロック信号の周波数が制御可能なクロック信号発生手段と、
前記抽出手段により抽出された前記パイロット信号に対応する位相変動量を複数のパイロット信号にわたって累積加算し、この累積加算された信号に応じて前記クロック信号発生手段を制御して前記クロック信号の周波数を制御する制御手段と
を備えることを特徴とする受信装置。 - 前記抽出手段により抽出されたパイロット信号系列に対応する位相変動量が所定の値以下になったことを検出する検出手段と、
前記検出手段により前記位相変動量が所定の値以下になったことが検出された場合には、前記記憶手段に記憶されている副搬送波の周波数成分の変更を禁止する禁止手段とを更に備える
ことを特徴とする請求項１に記載の受信装置。 - 基底帯域に変換されたＯＦＤＭ時間信号を有効シンボル期間だけ遅延する遅延手段と、
前記遅延手段により遅延されたＯＦＤＭ時間信号と、遅延されていないもとのＯＦＤＭ時間信号との間の相関値を演算する演算手段と、
前記演算手段の出力の最大値を検知する検知手段と、
前記検知手段により検知されたある時点における最大値の位相を保持する保持手段と、
前記保持手段に保持されている位相と、前記検知手段により新たに検知された最大値の位相のずれを算定する算定手段とを更に備え、
前記制御手段は、前記算定手段により算定された位相のずれと、前記抽出手段により抽出された前記パイロット信号系列に対応する位相変動量とに応じて前記クロック信号の周波数を制御する
ことを特徴とする請求項１に記載の受信装置。 - 振幅および位相が規定されたパイロット信号が各シンボル毎に含まれたＯＦＤＭ信号を受信する受信装置における受信方法であって、
前記受信装置は、前記受信装置において使用されるクロック信号を発生するクロック信号発生手段であって、クロック信号の周波数が制御可能なクロック信号発生手段を備えており、
前記ＯＦＤＭ信号を離散的フーリエ変換する変換ステップと、
前記変換ステップにより得られた副搬送波の周波数成分を記憶する記憶ステップと、
前記記憶ステップに記憶されている少なくとも１シンボル前の前記周波数成分と、前記変換ステップにより新たに得られた周波数成分との間の位相変動量を算出する算出ステップと、
前記算出ステップにより算出された位相変動量より、前記パイロット信号に対応する成分を抽出する抽出ステップと、
前記抽出ステップにより抽出された前記パイロット信号に対応する位相変動量を複数のパイロット信号にわたって累積加算し、この累積加算された信号に応じて前記クロック信号発生手段を制御して前記クロック信号の周波数を制御する制御ステップと
を備えることを特徴とする受信方法。
Priority Applications (6)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP11471097A JP3797397B2 (ja) | 1997-05-02 | 1997-05-02 | 受信装置および受信方法 |
| US09/069,702 US6215819B1 (en) | 1997-05-02 | 1998-04-29 | Receiving apparatus and receiving method |
| ES98303415T ES2264186T3 (es) | 1997-05-02 | 1998-04-30 | Aparato y metodo de recepcion. |
| DE69835254T DE69835254T2 (de) | 1997-05-02 | 1998-04-30 | Empfangseinrichtungen und Empfangsverfahren |
| EP98303415A EP0880250B1 (en) | 1997-05-02 | 1998-04-30 | Receiving apparatus and receiving methods |
| AU63784/98A AU6378498A (en) | 1997-05-02 | 1998-05-01 | Receiving apparatus and receiving method |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP11471097A JP3797397B2 (ja) | 1997-05-02 | 1997-05-02 | 受信装置および受信方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH10308715A JPH10308715A (ja) | 1998-11-17 |
| JP3797397B2 true JP3797397B2 (ja) | 2006-07-19 |
Family
ID=14644693
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP11471097A Expired - Fee Related JP3797397B2 (ja) | 1997-05-02 | 1997-05-02 | 受信装置および受信方法 |
Country Status (6)
| Country | Link |
|---|---|
| US (1) | US6215819B1 (ja) |
| EP (1) | EP0880250B1 (ja) |
| JP (1) | JP3797397B2 (ja) |
| AU (1) | AU6378498A (ja) |
| DE (1) | DE69835254T2 (ja) |
| ES (1) | ES2264186T3 (ja) |
Families Citing this family (36)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| ES2164313T3 (es) * | 1997-09-22 | 2002-02-16 | Cit Alcatel | Metodo y disposicion para determinar un error de temporizacion de reloj en un sistema de transmision de multiportadora. |
| JP3981898B2 (ja) * | 1998-02-20 | 2007-09-26 | ソニー株式会社 | 信号受信装置および方法、並びに記録媒体 |
| FR2784821B1 (fr) * | 1998-10-16 | 2000-12-15 | Cit Alcatel | Systeme de transmission a etalement de spectre a modulation multiporteuse filtree |
| JP4272309B2 (ja) * | 1998-10-29 | 2009-06-03 | パナソニック株式会社 | Ｏｆｄｍ通信装置 |
| GB9823812D0 (en) * | 1998-10-30 | 1998-12-23 | Mitsubishi Electric Inf Tech | Multicarrier communications systems |
| FR2790344B1 (fr) * | 1999-02-26 | 2001-05-18 | St Microelectronics Sa | Demodulateur cofdm avec compensation de deplacement de fenetre d'analyse fft |
| KR100557877B1 (ko) * | 1999-04-16 | 2006-03-07 | 전남대학교산학협력단 | 채널 추정 장치 및 방법 그리고 그것을 이용한 직교 주파수 분할 다중 시스템 |
| EP1073241A3 (en) | 1999-07-29 | 2006-05-03 | Matsushita Electric Industrial Co., Ltd. | Symbol synchronisation in multicarrier transmission |
| JP3492565B2 (ja) * | 1999-09-13 | 2004-02-03 | 松下電器産業株式会社 | Ｏｆｄｍ通信装置および検波方法 |
| CA2646789A1 (en) | 1999-12-28 | 2001-07-05 | Sony Corporation | Signal processing device and method, and recording medium |
| JP3773388B2 (ja) * | 2000-03-15 | 2006-05-10 | 三菱電機株式会社 | クロック信号再生回路およびクロック信号再生方法 |
| GB2361607A (en) * | 2000-04-17 | 2001-10-24 | Mitsubishi Electric Inf Tech | Compensating for local oscillator and sampling frequency offsets in an OFDM receiver |
| JP2002026858A (ja) * | 2000-07-03 | 2002-01-25 | Hitachi Kokusai Electric Inc | 直交周波数分割多重変調方式の伝送装置 |
| JP4003386B2 (ja) * | 2000-09-13 | 2007-11-07 | 三菱電機株式会社 | クロック信号再生装置および受信装置、クロック信号再生方法および受信方法 |
| US6754170B1 (en) * | 2000-09-29 | 2004-06-22 | Symbol Technologies, Inc. | Timing synchronization in OFDM communications receivers |
| US6778622B2 (en) * | 2000-12-18 | 2004-08-17 | Schlumberger Technology Corporation | Estimating timing error in samples of a discrete multitone modulated signal |
| US7962162B2 (en) * | 2001-08-07 | 2011-06-14 | At&T Intellectual Property Ii, L.P. | Simulcasting OFDM system having mobile station location identification |
| KR20030047591A (ko) * | 2001-12-11 | 2003-06-18 | (주)텔레시스테크놀로지 | 직교주파수분할다중방식의 이동통신 통신시스템의 신호보상장치 및 방법 |
| US7020226B1 (en) | 2002-04-04 | 2006-03-28 | Nortel Networks Limited | I/Q distortion compensation for the reception of OFDM signals |
| JP4043335B2 (ja) | 2002-10-08 | 2008-02-06 | 株式会社日立国際電気 | 受信装置 |
| JP2004214961A (ja) * | 2002-12-27 | 2004-07-29 | Sony Corp | Ｏｆｄｍ復調装置 |
| US7492841B2 (en) * | 2003-01-30 | 2009-02-17 | Andrew Corporation | Relative phase/amplitude detection system |
| KR100510551B1 (ko) * | 2003-10-10 | 2005-08-26 | 삼성전자주식회사 | Ｏｆｄｍ 신호 심볼의 공통 위상 에러(ｃｐｅ)를 제거하는ｏｆｄｍ 디모듈레이터 및 그 ｃｐｅ 제거 방법 |
| KR100983272B1 (ko) * | 2003-12-22 | 2010-09-24 | 엘지전자 주식회사 | Ｄｔｖ 수신기에서의 반송파 복구 장치 |
| CN1914839B (zh) | 2004-04-14 | 2010-05-05 | 松下电器产业株式会社 | 接收装置 |
| KR100602189B1 (ko) * | 2004-07-07 | 2006-07-19 | 삼성전자주식회사 | 프레임 및 심볼 시간동기 검출장치 및 검출방법 |
| JP4419969B2 (ja) * | 2006-02-09 | 2010-02-24 | ソニー株式会社 | Ｏｆｄｍ復調装置及び方法 |
| JP4645679B2 (ja) * | 2008-05-12 | 2011-03-09 | 三菱電機株式会社 | クロック信号再生装置及び受信装置並びにクロック信号再生方法 |
| JP4766072B2 (ja) * | 2008-05-20 | 2011-09-07 | ソニー株式会社 | 通信装置 |
| WO2009153808A2 (en) * | 2008-06-17 | 2009-12-23 | Centre Of Excellence In Wireless Technology | Methods and systems for interference mitigation |
| JP2010068194A (ja) * | 2008-09-10 | 2010-03-25 | Mitsubishi Electric Corp | 搬送波周波数誤差検出装置 |
| US8280330B2 (en) * | 2009-12-30 | 2012-10-02 | Quintic Holdings | Crystal-less clock generation for radio frequency receivers |
| US9197400B1 (en) * | 2012-05-21 | 2015-11-24 | Marvell International Ltd. | Method and apparatus for joint estimation of carrier frequency offset and sampling frequency offset |
| US9350587B1 (en) | 2012-11-30 | 2016-05-24 | Marvell International Ltd. | System and method for timing error estimation |
| JP6445286B2 (ja) * | 2014-09-08 | 2018-12-26 | 旭化成エレクトロニクス株式会社 | 位相検出器、位相調整回路、受信器及び送信器 |
| CN109286535B (zh) * | 2018-09-06 | 2022-04-01 | 晶晨半导体(上海)股份有限公司 | 获取存储模块内部延时阶梯时间的方法及系统 |
Family Cites Families (16)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| FR2670062B1 (fr) | 1990-11-30 | 1993-11-12 | Thomson Csf | Procede de recalage des oscillateurs locaux d'un recepteur et dispositif pour la mise en óoeuvre du procede. |
| GB2278257B (en) * | 1993-05-05 | 1996-10-02 | British Broadcasting Corp | Receiving equipment for digital transmissions |
| JPH0746217A (ja) * | 1993-07-26 | 1995-02-14 | Sony Corp | ディジタル復調装置 |
| JPH0746218A (ja) * | 1993-07-28 | 1995-02-14 | Sony Corp | ディジタル復調装置 |
| SE501608C2 (sv) | 1994-01-18 | 1995-03-27 | Telia Ab | Förfarande och arrangemang för synkronisering vid OFDM- modulering |
| WO1995020848A1 (en) | 1994-01-28 | 1995-08-03 | Philips Electronics N.V. | Digital transmission system |
| JP3145003B2 (ja) * | 1995-03-23 | 2001-03-12 | 株式会社東芝 | 直交周波数分割多重伝送方式とその送信装置および受信装置 |
| JP3582139B2 (ja) * | 1995-03-31 | 2004-10-27 | ソニー株式会社 | データ復調装置およびデータ伝送方法 |
| JPH0951321A (ja) * | 1995-08-09 | 1997-02-18 | Sony Corp | 無線通信装置及び無線通信方法 |
| US5825807A (en) * | 1995-11-06 | 1998-10-20 | Kumar; Derek D. | System and method for multiplexing a spread spectrum communication system |
| US5828710A (en) * | 1995-12-11 | 1998-10-27 | Delco Electronics Corporation | AFC frequency synchronization network |
| JPH09307526A (ja) * | 1996-05-17 | 1997-11-28 | Mitsubishi Electric Corp | デジタル放送受信機 |
| CA2183140C (en) * | 1996-08-12 | 2001-11-20 | Grant Mcgibney | Ofdm timing and frequency recovery system |
| US5878089A (en) * | 1997-02-21 | 1999-03-02 | Usa Digital Radio Partners, L.P. | Coherent signal detector for AM-compatible digital audio broadcast waveform recovery |
| US5946293A (en) * | 1997-03-24 | 1999-08-31 | Delco Electronics Corporation | Memory efficient channel decoding circuitry |
| JP3726857B2 (ja) * | 1997-05-02 | 2005-12-14 | ソニー株式会社 | 受信装置および受信方法 |
-
1997
- 1997-05-02 JP JP11471097A patent/JP3797397B2/ja not_active Expired - Fee Related
-
1998
- 1998-04-29 US US09/069,702 patent/US6215819B1/en not_active Expired - Lifetime
- 1998-04-30 EP EP98303415A patent/EP0880250B1/en not_active Expired - Lifetime
- 1998-04-30 ES ES98303415T patent/ES2264186T3/es not_active Expired - Lifetime
- 1998-04-30 DE DE69835254T patent/DE69835254T2/de not_active Expired - Lifetime
- 1998-05-01 AU AU63784/98A patent/AU6378498A/en not_active Abandoned
Also Published As
| Publication number | Publication date |
|---|---|
| ES2264186T3 (es) | 2006-12-16 |
| EP0880250A1 (en) | 1998-11-25 |
| EP0880250B1 (en) | 2006-07-19 |
| AU6378498A (en) | 1998-11-05 |
| JPH10308715A (ja) | 1998-11-17 |
| DE69835254T2 (de) | 2007-06-14 |
| DE69835254D1 (de) | 2006-08-31 |
| US6215819B1 (en) | 2001-04-10 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3797397B2 (ja) | 受信装置および受信方法 | |
| JP3726857B2 (ja) | 受信装置および受信方法 | |
| JP3041175B2 (ja) | Ｏｆｄｍ同期復調回路 | |
| JP3074103B2 (ja) | Ｏｆｄｍ同期復調回路 | |
| US6993083B1 (en) | Apparatus and method of OFDM demodulation | |
| EP0896457B1 (en) | Symbol synchronization for MCM signals with guard interval | |
| EP1172982B1 (en) | Carrier recovery in a multicarrier receiver | |
| JP2002511711A (ja) | 多重搬送波復調システムにおいて精細な周波数同期を行うための方法および装置 | |
| JPH0746218A (ja) | ディジタル復調装置 | |
| JPH09130362A (ja) | 受信装置および受信方法 | |
| US4518922A (en) | Decision-directed, automatic frequency control technique for non-coherently demodulated M-ARY frequency shift keying | |
| JP2002511710A (ja) | 多重搬送波システムにおける周波数粗同期 | |
| JP3342967B2 (ja) | Ｏｆｄｍ同期復調回路 | |
| JPH09219692A (ja) | 直交周波数分割多重伝送方式とその変調装置及び復調装置 | |
| JP3726856B2 (ja) | 受信装置および受信方法 | |
| JP3148090B2 (ja) | Ｏｆｄｍ信号同期復調器 | |
| JPH0795175A (ja) | Ｏｆｄｍ信号復調装置 | |
| JP2001292122A (ja) | 復調装置及び復調方法 | |
| JP4003386B2 (ja) | クロック信号再生装置および受信装置、クロック信号再生方法および受信方法 | |
| JP2000269930A (ja) | マルチキャリア受信装置の同期方式、マルチキャリア受信装置用同期回路及びマルチキャリア受信装置 | |
| JP2001292123A (ja) | 復調装置及び復調方法 | |
| JP4108939B2 (ja) | 直交周波数分割多重信号の受信装置 | |
| JPH09200176A (ja) | Ｏｆｄｍ同期復調回路 | |
| JP2009302647A (ja) | Ｏｆｄｍ信号復調装置の搬送波周波数再生回路及び方法 | |
| JP2003283458A (ja) | キャリア判別方法、キャリア判別回路、およびこれらを利用可能な自動周波数同調回路 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20050627 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20050907 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20051107 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20060329 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20060411 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090428 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100428 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100428 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110428 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120428 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130428 Year of fee payment: 7 |
|
| LAPS | Cancellation because of no payment of annual fees |