JPH09200176A - Ｏｆｄｍ同期復調回路 - Google Patents

Abstract

(57)【要約】 【課題】周波数誤差検出回路の回路規模を低減する。 【解決手段】Ａ／Ｄ変換器10，９からのＩ，Ｑ信号は位
相検出回路32に与えられて、直交検波出力の位相が検出
される。位相検出回路32によって検出された位相は、そ
のまま減算器34に与えられると共に、遅延回路33によっ
て有効シンボル期間だけ遅延されて減算器34に与えられ
る。減算器34は２入力の差分を求める。ガード期間の直
交検波出力と有効シンボル期間の終端期間の直交検波出
力とは本来同一信号である。従って、減算器34の出力は
キャリア周波数誤差を示す。減算器34からの周波数誤差
信号はゲート回路35を介して出力される。これにより、
局部発振器８の発振周波数が制御されてキャリア同期が
得られる。周波数誤差検出回路31は乗算器及び累積器を
有しておらず、回路規模が小さい。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は、ＯＦＤＭ同期復調
回路に関し、特に、情報信号からキャリア同期を得るよ
うにしたＯＦＤＭ同期復調回路に関する。

【０００２】

【従来の技術】近年、放送又は移動体通信におけるディ
ジタル化に伴って、ディジタル変調方式の開発が行われ
ている。特に、移動体通信においては、マルチパス干渉
に強い直交周波数分割多重（以下、ＯＦＤＭ（orthogon
al frequency division multiplex という）変調の採用
が検討されている。ＯＦＤＭは、伝送ディジタルデータ
を互いに直交する多数の搬送波（以下、サブキャリアと
いう）に分散し、それぞれ変調する方式である。ＯＦＤ
Ｍはマルチパス干渉の影響を受けにくいという特徴の外
に、周波数利用効率が高く、また、他に妨害を与えにく
いという利点も有する。

【０００３】図６は従来のＯＦＤＭ同期復調回路を示す
ブロック図である。

【０００４】入力端子１には図示しないチューナによっ
て受信されて中間周波数帯の信号（以下、ＩＦ信号とい
う）に変換されたＯＦＤＭ変調信号が入力される。入力
端子１に与えられるＯＦＤＭ変調信号は、送信側におい
て、例えばＱＡＭ信号がＯＦＤＭ変調された後、所定の
キャリアによって直交変調されて伝送されたものであ
る。なお、ＱＡＭ信号は複素表現の実部に対応するＩデ
ータと虚部に対応するＱデータとによってシンボルを表
わすことができる。入力されたＩＦ信号は帯域通過フィ
ルタ（以下、ＢＰＦという）２に与えられ、ＢＰＦ２は
通過帯域外の雑音を除去して乗算器３，４に出力する。

【０００５】局部発振器８は後述するＤ／Ａ変換器21か
らの制御信号によって発振出力周波数が制御されて、局
部発振出力（再生キャリア）を乗算器４に出力すると共
に、移相器５を介して乗算器３に出力する。移相器５は
局部発振出力（Ｉ軸局部発振出力）を９０度移相させて
Ｑ軸局部発振出力を得る。乗算器３，４は夫々Ｉ軸又は
Ｑ軸局部発振出力とＩＦ信号との乗算によって直交検波
を行う。乗算器４からの同相検波軸出力（Ｉ信号）はロ
ーパスフィルタ（以下、ＬＰＦという）７を介してＡ／
Ｄ変換器10に与えられる。また、乗算器３からの直交検
波軸出力（Ｑ信号）はＬＰＦ６を介してＡ／Ｄ変換器９
に与えられる。ＬＰＦ７，６は夫々Ｉ信号又はＱ信号の
高調波成分を除去する。Ａ／Ｄ変換器９，１０は、入力
された信号をディジタル信号に変換してＦＦＴ（高速離
散フーリエ変換）回路12及びタイミング再生回路11に出
力する。

【０００６】タイミング再生回路11は、ＯＦＤＭ変調信
号に含まれる同期用シンボル（例えば、ヌルシンボル）
を検出して、タイミング同期をとると共にクロック再生
を行い再生クロックを出力する。

【０００７】ＦＦＴ回路12は入力されたＩ信号及びＱ信
号を夫々複素数の実部、虚部とみなしてＦＦＴ処理を行
う。ＦＦＴ処理された複素出力の実部及び虚部は、夫々
各サブキャリアの復調シンボルであるＩデータ又はＱデ
ータとなる。これらのＩデータ及びＱデータは復調回路
13に与えられて、同期復調される。また、復調回路13に
よって、各サブキャリアの位相ズレに基づく再生キャリ
アの位相誤差が求められ、位相誤差信号として加算器28
に出力される。

【０００８】一方、周波数誤差検出回路22は、再生キャ
リアの周波数誤差を検出する。周波数誤差検出回路22
は、ＯＦＤＭ変調信号の規則性に基づいて周波数誤差を
検出する。図７はＯＦＤＭ変調信号を示す波形図であ
る。

【０００９】ＯＦＤＭにおいては、伝送データを数百乃
至数千のサブキャリアに分散して変調することから、各
サブキャリアの変調シンボルレートは極めて低くなり、
１シンボルの期間は極めて長くなる。このため、反射波
による遅延時間の影響を受けにくくなる。更に、有効シ
ンボル期間の前に、図７に示すように、ガード期間を設
定することにより、マルチパス干渉の影響を効果的に除
去することができる。ガード期間は有効シンボル期間の
後半の部分を巡回的に複写して形成する。マルチパス干
渉の遅延時間がガード期間以内である場合には、復調時
において有効シンボル期間の信号のみを復調すること
で、遅延した隣接シンボルによる符号間干渉を防止する
ことができる。

【００１０】周波数誤差検出回路22は遅延回路23，24、
相関器25，26及び誤差検出回路27によって構成されてい
る。遅延回路23，24は夫々Ｉ信号及びＱ信号を有効シン
ボル期間ｔs だけ遅延させて相関器25，26に出力する。
相関器25，26にはＡ／Ｄ変換器10からＩ信号も入力され
ている。相関器26はガード期間のゲート幅でＩ信号と遅
延したＩ信号との相関係数を求め、相関器25はＩ信号と
遅延したＱ信号との相関係数を求める。

【００１１】図８は図６中の周波数誤差検出回路22の動
作を説明するための説明図であり、図８（ａ）はＡ／Ｄ
変換器10の出力を示し、図８（ｂ）は遅延回路24の出力
を示し、図８（ｃ）は相関器26の出力を示している。

【００１２】ＯＦＤＭ変調信号は、図８（ａ）に示すよ
うに、各有効シンボル期間Ｓ1 ，Ｓ2 ，…の先頭に夫々
ガード期間Ｇ1 ，Ｇ2 ，…が付加されている。ガード期
間Ｇ1 ，Ｇ2 ，…は有効シンボル期間Ｓ1 ，Ｓ2 ，…の
終端期間Ｇ1 ′，Ｇ2 ′，…を複写したものである。従
って、Ａ／Ｄ変換器10からのＩ信号を有効シンボル期間
だけ遅延させると、図８（ａ），（ｂ）に示すように、
遅延信号のガード期間Ｇ1 ，Ｇ2 ，…のタイミングと終
端期間Ｇ1 ′，Ｇ2 ′，…のタイミングとが一致する。
ガード期間の信号が終端期間の信号を複写したものであ
るので、この期間においては、Ｉ信号とその遅延信号と
の相関は高い。他の期間においては、ＯＦＤＭ変調信号
は図７に示すようにノイズ性の信号であるので、Ｉ信号
とその遅延信号との相関は小さい。このため、図８
（ｃ）に示すように、相関器26からの相関係数は終端期
間Ｇ1 ，Ｇ2 ，…の開始タイミングから漸次高くなり、
終端期間の終了タイミングでピークとなる。

【００１３】図８（ｃ）に示す相関係数は、キャリア同
期がとれている理想的な復調時のものである。これに対
し、キャリア周波数誤差が存在する場合には、Ｉ信号と
その遅延信号との相関係数ＳI と、Ｉ信号と遅延したＱ
信号の相関係数ＳQ がキャリア周波数誤差に応じて変化
する。

【００１４】相関器25，26が求めた相関係数ＳI ，ＳQ
は誤差検出回路27に供給される。誤差検出回路27は終端
期間の終了タイミングで相関係数ＳI ，ＳQ を取り込
み、ＳQ ／ＳI のアークタンジェントを求めて、周波数
誤差信号として出力する。周波数誤差信号は、キャリア
周波数誤差Δｆがキャリア間隔ｆs の整数倍の位置で０
クロスする信号となる。この信号を用いることで、±１
／２ｆs までのキャリア周波数誤差を引込むことができ
る。

【００１５】周波数誤差信号は、加算器28において復調
回路13からの位相誤差信号と加算され、ループフィルタ
20を介してＤ／Ａ変換器21に与えられてアナログ信号に
変換された後、局部発振器８の周波数制御端に供給され
る。これにより、局部発振器８の発振周波数が制御され
てキャリア同期が達成される。

【００１６】このように、図６の装置では、ＯＦＤＭ変
調信号のガード期間の相関を利用することで、キャリア
間隔の±１／２までの周波数引込みを行うことができ
る。

【００１７】しかしながら、相関器は、回路規模が大き
な乗算器及び累積器によって構成される。このため、周
波数誤差検出回路が大規模化してしまうという問題があ
った。

【００１８】

【発明が解決しようとする課題】このように、上述した
従来ＯＦＤＭ同期復調回路においては、周波数誤差検出
回路の回路規模が極めて大きいという問題点があった。

【００１９】本発明はかかる問題点に鑑みてなされたも
のであって、周波数誤差検出回路の回路規模を小さくす
ることができるＯＦＤＭ同期復調回路を提供することを
目的とする。

【００２０】

【課題を解決するための手段】本発明に係るＯＦＤＭ同
期復調回路は、有効シンボル期間とこの有効シンボル期
間の一部に一致した波形のガード期間とを有する直交周
波数分割多重変調信号の直交変調波が入力され、直交検
波によって前記直交変調波から同相検波軸信号と直交検
波軸信号とを得る直交復調手段と、前記直交復調手段か
らの同相検波軸信号と直交検波軸信号とから前記直交復
調手段の出力の位相を検出する位相検出手段と、前記位
相検出手段の出力を前記有効シンボル期間だけ遅延させ
る遅延手段と、前記位相検出手段の出力と前記遅延手段
の出力とを比較して前記直交復調手段の検波周波数誤差
を検出する減算手段と、前記検波周波数誤差に基づいて
前記検波周波数誤差が小さくなるように前記直交復調手
段の検波周波数を制御する検波周波数制御手段とを具備
したものである。

【００２１】本発明において、位相検出手段は直交検波
出力の位相を検出する。遅延手段は位相検出手段の出力
を有効シンボル期間だけ遅延させる。直交周波数分割多
重変調信号のガード期間は有効シンボル期間の一部の信
号と同一であるので、位相検出手段の出力と遅延手段の
出力とは、検波周波数誤差が存在しない場合には一致
し、検波周波数誤差が存在する場合には検波周波数誤差
に応じて相違する。減算手段は、位相検出手段の出力と
遅延手段の出力とを減算することにより、検波周波数誤
差を検出する。検波周波数制御手段は、検出された検波
周波数誤差に基づいて検波周波数を制御してキャリア同
期を得る。

【００２２】

【発明の実施の形態】以下、図面を参照して本発明の実
施の形態について詳細に説明する。図１は本発明に係る
ＯＦＤＭ同期復調回路の一実施の形態を示すブロック図
である。図１において図６と同一の構成要素には同一符
号を付してある。

【００２３】図示しない送信側回路においては、送信デ
ータは例えばＱＰＳＫ変調又はＱＡＭ変調された後、低
速な複数のシンボルから成るパラレルデータに変換され
る。なお、ＱＰＳＫ信号及びＱＡＭ信号は複素表現の実
部に対応するＩデータと虚部に対応するＱデータとによ
ってシンボルを表わすことができる。１パラレルデータ
のシンボル数はサブキャリアの数に一致している。逆高
速離散フーリエ変換（以下、ＩＦＦＴ）回路を用いて、
相互に直交する数百乃至数千のサブキャリアをパラレル
データによって変調することにより、ＯＦＤＭ変調信号
が作成される。なお、サブキャリアの数は使用するＩＦ
ＦＴ回路のポイント数によって設定される。このＯＦＤ
Ｍ変調信号はシリアルデータに変換された後、ガード期
間が付加され、所定周波数のキャリアによって直交変調
されて伝送される。

【００２４】入力端子１には図示しないチューナによっ
て受信されてＩＦ信号に変換されたＯＦＤＭ変調信号が
入力される。このＩＦ信号はＢＰＦ２に与えられ、ＢＰ
Ｆ２は通過帯域外の雑音を除去して乗算器３，４に出力
する。局部発振器８は後述するＤ／Ａ変換器21からの制
御信号によって発振出力周波数が制御されて、局部発振
出力（再生キャリア）を乗算器４に出力すると共に、移
相器５を介して乗算器３に出力する。移相器５は局部発
振出力（Ｉ軸局部発振出力）を９０度移相させてＱ軸局
部発振出力を得る。

【００２５】乗算器４，３は夫々Ｉ軸又はＱ軸局部発振
出力とＩＦ信号との乗算によって直交検波を行う。乗算
器４からの同相検波軸出力（Ｉ信号）はＬＰＦ７を介し
てＡ／Ｄ変換器10に与えられる。また、乗算器３からの
直交検波軸出力（Ｑ信号）はＬＰＦ６を介してＡ／Ｄ変
換器９に与えられる。ＬＰＦ７，６は夫々Ｉ信号又はＱ
信号の高調波成分を除去する。Ａ／Ｄ変換器９，10は、
入力された信号をディジタル信号に変換してＦＦＴ回路
12、タイミング再生回路11及び周波数誤差検出回路31に
出力するようになっている。

【００２６】タイミング再生回路11は、ＯＦＤＭ変調信
号に含まれる同期用シンボル（例えばヌルシンボル）を
検出して、タイミング同期をとると共にクロック再生を
行い各回路において用いるタイミング信号と再生クロッ
クとを出力するようになっている。

【００２７】ＦＦＴ回路12は入力されたＩ信号及びＱ信
号を夫々複素数の実部、虚部とみなしてＦＦＴ処理を行
う。ＦＦＴ回路12によってＦＦＴ処理された複素出力の
実部及び虚部は、夫々各サブキャリアの復調シンボルで
あるＩデータ又はＱデータとなる。これらのＩデータ及
びＱデータは復調回路13に与えられる。復調回路13は、
入力されたＩ，Ｑデータを同期復調して、元のデータを
復元する。また、復調回路13は各サブキャリアの位相ズ
レに基づく再生キャリアの位相誤差を求めて、位相誤差
信号として加算器28に出力するようになっている。

【００２８】本実施の形態においては、再生キャリアの
周波数誤差は、ＡＦＣ（自動周波数制御）ループを構成
する周波数誤差検出回路31によって検出されるようにな
っている。図２は横軸にキャリア周波数誤差をとり縦軸
に減算器34の出力をとって、図１中の周波数誤差検出回
路31を説明するための波形図である。

【００２９】周波数誤差検出回路31は、位相検出回路3
2、遅延回路33、減算器34及びゲート回路35によって構
成されている。位相検出回路32にはＡ／Ｄ変換器９，10
からのＩ，Ｑ信号が与えられる。位相検出回路32は、入
力されたＩ，Ｑ信号から直交検波出力の位相を検出して
遅延回路33及び減算器34に出力する。遅延回路33は、直
交検波出力の位相の検出結果を有効シンボル期間だけ遅
延させて減算器34に出力する。減算器34は直交検波出力
の位相の検出結果とその遅延信号との差を求めてゲート
回路35に出力する。

【００３０】上述したように、ＯＦＤＭ変調信号は各有
効シンボル期間Ｓ1 ，Ｓ2 ，…の先頭に夫々ガード期間
Ｇ1 ，Ｇ2 ，…が付加されており（図８（ａ）参照）、
ガード期間Ｇ1 ，Ｇ2 ，…は有効シンボル期間Ｓ1 ，Ｓ
2 ，…の終端期間Ｇ1 ′，Ｇ2 ′，…を複写したもので
ある。従って、ガード期間のＯＦＤＭ変調信号とこのＯ
ＦＤＭ変調信号を有効シンボル期間だけ遅延させた信号
とは一致する。即ち、キャリア周波数誤差がない場合に
は、減算器34の出力は０となる。

【００３１】これに対し、キャリア周波数誤差が発生す
ると、減算器34に入力される直交検波出力の位相とその
遅延信号の位相とは相違する。キャリア周波数誤差がキ
ャリア間隔ｆc の±１／２のときに、ガード期間と終端
期間との直交検波出力同士の位相差は最大値πとなり、
減算器34から周波数誤差としてπが出力される。そし
て、キャリア周波数誤差に応じて、減算器34の出力は図
２に示すように変化する。つまり、周波数誤差検出回路
31は、キャリア間隔ｆc の１／２までのキャリア周波数
誤差を検出することができる。

【００３２】ゲート回路35は、ゲートタイミング信号が
与えられ、ガード期間の直交検波出力の位相と有効シン
ボル期間の終端期間の直交検波出力の位相との差分が減
算器34から出力される期間（以下、検出期間という）に
おいて、減算器34の出力を通過させることにより、ガー
ド期間と終端期間における直交検波出力の位相の減算結
果を周波数誤差信号として加算器28に出力するようにな
っている。

【００３３】加算器28は復調回路13からの位相誤差信号
と周波数誤差検出回路31からの周波数誤差信号とを加算
してループフィルタ20に出力する。ループフィルタ20は
入力された信号を平滑化してＤ／Ａ変換器21に出力す
る。Ｄ／Ａ変換器21はループフィルタ20の出力をアナロ
グ信号に変換して局部発振器８の周波数制御端に供給す
るようになっている。これにより、局部発振器８は発振
周波数が周波数誤差信号及び位相誤差信号に基づいて制
御されて、キャリア同期が達成されるようになってい
る。このように、ＡＦＣループによって、キャリア間隔
の±１／２までの周波数引込みが可能である。

【００３４】次に、このように構成された実施の形態の
動作について説明する。

【００３５】図示しない伝送路を介して伝送されたＯＦ
ＤＭ変調信号は図示しないチューナによって受信され、
ＩＦ信号に変換された後入力端子１を介してＢＰＦ２に
供給される。ＢＰＦ２はＩＦ信号の雑音を除去して乗算
器３，４に出力する。乗算器４，３は、夫々Ｉ軸の再生
キャリア又はＱ軸の再生キャリアが与えられて直交復調
を行う。乗算器４からのＩ信号はＬＰＦ７を介してＡ／
Ｄ変換器10に与えられ、乗算器３からのＱ信号はＬＰＦ
６を介してＡ／Ｄ変換器９に与えられる。Ａ／Ｄ変換器
９，10はＩ，Ｑ信号をディジタル信号に変換して、ＦＦ
Ｔ回路12、タイミング再生回路11及び周波数誤差検出回
路31に出力する。

【００３６】本実施の形態においては、Ｉ，Ｑ信号から
キャリア同期を得る。即ち、Ａ／Ｄ変換器10，９からの
Ｉ，Ｑ信号は周波数誤差検出回路31の位相検出回路31に
与えられる。位相検出回路31は直交検波出力の位相を検
出する。位相検出回路31の検出結果は、遅延回路33によ
って有効シンボル期間だけ遅延される。減算器34は位相
検出回路32の出力と遅延回路33の出力との差を求める。
即ち、減算器34は有効シンボル期間前後の直交検波出力
の位相の差を求める。

【００３７】ガード期間のＩ，Ｑ信号とこのガード期間
よりも有効シンボル期間だけ遅延した終端期間における
Ｉ，Ｑ信号とは本来同一信号である。従って、キャリア
同期がとれている場合には、検出期間における減算器34
の出力は０となる。また、キャリア同期がとれていない
場合には、検出器間の減算器34の出力は、±πの範囲内
で周波数誤差に応じた値をとる。ゲート回路35は減算器
34の検出期間の出力を周波数誤差信号として加算器28に
出力する。こうして、周波数誤差検出回路31によって、
キャリア間隔ｆc の±１／２までのキャリア周波数誤差
が検出される。

【００３８】一方、Ａ／Ｄ変換器10，９からのＩ，Ｑ信
号はＦＦＴ回路12に供給される。ＦＦＴ回路12は、Ｉ，
Ｑ信号を夫々複素数の実部又は虚部とみなしてＦＦＴ処
理を行う。これにより、ＦＦＴ回路12からは各サブキャ
リアの復調シンボルであるＩデータ及びＱデータが出力
される。これらの復調シンボルデータは復調回路13に与
えられて復調された後出力端子14，15を介して出力され
る。

【００３９】復調回路13は各サブキャリアの位相ズレに
基づく再生キャリアの位相誤差を示す位相誤差信号を検
出して加算器28に出力している。加算器28によって周波
数誤差信号と位相誤差信号とは加算され、加算結果はル
ープフィルタ20によって平滑化された後、Ｄ／Ａ変換器
21によってアナログ信号に変換されて局部発振器８に与
えられる。こうして、局部発振器８の発振周波数が制御
されてキャリア同期が得られる。

【００４０】このように、本実施の形態においては、Ａ
ＦＣ回路を構成する周波数誤差検出回路は、ガード期間
と終端期間とにおけるＩ，Ｑ信号が本来同一であること
を利用して、これらの期間の直交検波出力の位相の差を
求めることにより、周波数誤差を検出している。周波数
誤差検出回路は回路規模が大きい乗算器及び累積器は不
要であり、周波数誤差検出回路の回路規模を著しく低減
することができる。

【００４１】図３は本発明の他の実施の形態に係るＯＦ
ＤＭ同期復調回路の周波数誤差検出回路を示すブロック
図である。図３において図１と同一の構成要素には同一
符号を付して説明を省略する。

【００４２】本実施の形態は周波数誤差検出回路31に代
えて周波数誤差検出回路41を採用した点が図１の実施の
形態と異なる。周波数誤差検出回路41は、振幅検出回路
44及び重み付け回路45を付加した点が周波数誤差検出回
路31と異なる。Ａ／Ｄ変換器10，９からのＩ，Ｑ信号
は、夫々、入力端子42，43を介して位相検出回路32に与
えられると共に振幅検出回路44にも与えられる。振幅検
出回路44は入力されたＩ，Ｑ信号の振幅を検出して、検
出結果を重み付け回路45に出力するようになっている。
ゲート回路35は、端子46を介して入力されるゲートタイ
ミング信号に基づいて、減算器34の検出期間の周波数誤
差信号を重み付け回路45に出力する。

【００４３】重み付け回路45は、振幅検出回路44の検出
結果に基づいて重み付け係数を決定する。即ち、重み付
け回路45は、振幅検出結果によって、Ｉ，Ｑ信号の振幅
が比較的大きいものと判断した場合には重み付け係数を
大きくし、Ｉ，Ｑ信号の振幅が比較的小さいものと判断
した場合には重み付け係数を小さくする。重み付け回路
45は、決定した重み付け係数を周波数誤差信号に付与し
て出力端子47を介して出力するようになっている。

【００４４】次に、このように構成された実施の形態の
動作について説明する。

【００４５】本実施の形態はＡＦＣ制御のみが図１の実
施の形態と異なる。Ａ／Ｄ変換器10，９からのＩ，Ｑ信
号は位相検出回路32に供給されて、直交検波出力の位相
が求められる。位相検出回路32の出力は遅延回路33によ
って有効シンボル期間だけ遅延されて減算器34に供給さ
れる。減算器34はガード期間の位相と有効シンボル期間
の終端期間の位相との差分を求める。減算器34は求めた
差分を周波数誤差信号としてゲート回路35を介して出力
する。本実施の形態においては、ゲート回路35からの周
波数誤差信号は重み付け回路45に供給される。

【００４６】一方、Ａ／Ｄ変換器10，９からのＩ，Ｑ信
号は振幅検出回路44にも供給されており、振幅検出回路
44はＩ，Ｑ信号の振幅を検出して検出結果を重み付け回
路45に出力する。重み付け回路45は、Ｉ，Ｑ信号の振幅
検出結果に基づいて重み付け係数を決定する。

【００４７】図７に示すように、ＯＦＤＭ変調信号はノ
イズ性の信号であることから、その信号振幅は一定では
なくランダムに変化する。このため、Ｉ，Ｑ信号の振幅
が小さい場合には雑音及び量子化誤差等の影響を受けや
すい。この理由から、重み付け回路45は、Ｉ，Ｑ信号の
振幅が比較的小さいと判断した場合には、小さな重み付
け係数を設定して、ゲート回路35からの周波数誤差信号
に小さい重み付け係数を付して出力する。これにより、
Ｉ，Ｑ信号の振幅が比較的小さい場合でも、雑音及び量
子化誤差による影響を抑制することができ、ＡＦＣルー
プの安定性を向上させることができる。なお、重み付け
回路45はＩ，Ｑ信号の振幅が比較的大きい場合には、大
きな重み付け係数を設定して、周波数誤差信号に大きい
重み付け係数を付与する。

【００４８】このように、本実施の形態においては、
Ｉ，Ｑ信号の振幅に応じた重み付けを周波数誤差信号に
付与しているので、雑音及び量子化誤差によって、ＡＦ
Ｃループが不安定となることを防止することができる。
図４は本発明の他の実施の形態に係るＯＦＤＭ同期復調
回路の周波数誤差検出回路を示すブロック図である。図
４において図３と同一の構成要素には同一符号を付して
説明を省略する。

【００４９】本実施の形態は周波数誤差検出回路41に代
えて周波数誤差検出回路51を採用した点が図３の実施の
形態と異なる。周波数誤差検出回路51は、重み付け回路
45を削除し、振幅判定回路52及びアンド回路53を設けた
点が周波数誤差検出回路41と異なる。振幅検出回路44が
検出したＩ，Ｑ信号の振幅検出結果は振幅判定回路52に
出力される。振幅判定回路52は、入力された振幅検出結
果を所定の振幅と比較し、振幅検出結果が所定の閾値よ
りも大きい場合にのみハイレベル（以下、“Ｈ”とい
う）の判定結果を出力し、そうでない場合にはローレベ
ル（以下、“Ｌ”という）の判定結果を出力する。振幅
判定回路52からの判定結果はアンド回路53を介してゲー
ト回路35に与えられる。

【００５０】アンド回路53には端子46を介してガード期
間の直交検波出力の位相と有効シンボル期間の終端期間
の直交検波出力の位相との差分が減算器34から出力され
る検出期間にのみ“Ｈ”となるゲートタイミング信号も
入力される。アンド回路53は２入力の論理積の結果をゲ
ート回路35に出力する。ゲート回路35は、アンド回路53
の出力が“Ｈ”のときに減算器34の出力を周波数誤差信
号として出力端子47に出力するようになっている。

【００５１】次に、このように構成された実施の形態の
動作について説明する。

【００５２】本実施の形態はＡＦＣ制御のみが図３の実
施の形態と異なる。Ａ／Ｄ変換器10，９からのＩ，Ｑ信
号は位相検出回路32に供給されて、直交検波出力の位相
が求められる。位相検出回路32の出力は遅延回路33によ
って有効シンボル期間だけ遅延されて減算器34に供給さ
れる。減算器34はガード期間の位相と有効シンボル期間
の終端期間の位相との差分を求める。減算器34は求めた
差分を周波数誤差信号としてゲート回路35に出力する。

【００５３】一方、Ａ／Ｄ変換器10，９からのＩ，Ｑ信
号は振幅検出回路44にも供給されており、振幅検出回路
44はＩ，Ｑ信号の振幅を検出して検出結果を振幅判定回
路52に出力する。振幅判定回路52は振幅検出結果が所定
の閾値よりも大きな値である場合には“Ｈ”の判定結果
を出力し、そうでない場合には“Ｌ”の判定結果を出力
する。アンド回路53は振幅判定回路52の判定結果とゲー
トタイミング信号との論理積をゲート回路35に出力す
る。即ち、ゲート回路35は、減算器34の検出期間であっ
て、且つ、Ｉ，Ｑ信号の振幅が所定の閾値よりも大きい
ときにのみ、減算器34の出力を通過させて周波数誤差信
号として出力端子47に出力する。

【００５４】従って、Ｉ，Ｑ信号の振幅が比較的小さい
場合には、周波数誤差検出回路51の出力はＡＦＣ制御に
用いられない。このため、Ｉ，Ｑ信号の振幅が比較的小
さい場合であっても、雑音及び量子化誤差による影響を
抑制することができ、ＡＦＣループの安定性を向上させ
ることができる。

【００５５】このように、本実施の形態においては、図
３の実施の形態と同様の効果を得ることができる。

【００５６】図５は本発明の他の実施の形態に係るＯＦ
ＤＭ同期復調回路の周波数誤差検出回路を示すブロック
図である。図５において図１と同一の構成要素には同一
符号を付して説明を省略する。

【００５７】本実施の形態は周波数誤差検出回路31に代
えて周波数誤差検出回路61を採用した点が図１の実施の
形態と異なる。周波数誤差検出回路61は、リミタ62を付
加した点が周波数誤差検出回路31と異なる。Ａ／Ｄ変換
器10，９からのＩ，Ｑ信号は、夫々、入力端子42，43を
介して位相検出回路32に与えられる。位相検出回路32か
らの位相検出結果は、そのまま減算器34に与えられると
共に、遅延回路33によって遅延された後減算器34に与え
られる。減算器34は２入力の差分を求めることにより周
波数誤差信号を出力する。

【００５８】本実施の形態においては、減算器34からの
周波数誤差信号はリミタ62に与えられる。リミタ62は周
波数誤差信号の有効ビット数を削減して、ゲート回路35
に出力するようになっている。

【００５９】このように構成された実施の形態において
は、減算器34からの周波数誤差信号は、リミタ62によっ
て有効ビット数が削減された後にゲート回路35に与えら
れる。他の作用は図１と同様である。

【００６０】リミタ62によって周波数誤差信号の有効ビ
ット数が削減されているので、後段のゲート回路35及び
ループフィルタ20（図１参照）の回路規模を一層低減す
ることができる。

【００６１】なお、リミタ62は周波数誤差信号の符号ビ
ットのみを出力するようにしてもよく、この場合には回
路規模を著しく低減することができる。

【００６２】また、本実施の形態においては、Ｉ，Ｑ信
号の振幅情報は利用しなかったが、Ｉ，Ｑ信号の振幅を
検出して、Ｉ，Ｑ信号の振幅が所定の閾値よりも小さい
場合は、リミタ62の出力をＡＦＣ制御に用いないように
してもよいことは明らかである。

【００６３】

【発明の効果】以上説明したように本発明によれば、周
波数誤差検出回路の回路規模を小さくすることができる
という効果を有する。

【図面の簡単な説明】

【図１】本発明に係るＯＦＤＭ同期復調回路の一実施の
形態を示すブロック図。

【図２】本発明の実施の形態の動作を説明するための波
形図。

【図３】本発明の他の実施の形態に係るＯＦＤＭ同期復
調回路の周波数誤差検出回路を示すブロック図。

【図４】本発明の他の実施の形態に係るＯＦＤＭ同期復
調回路の周波数誤差検出回路を示すブロック図。

【図５】本発明の他の実施の形態に係るＯＦＤＭ同期復
調回路の周波数誤差検出回路を示すブロック図。

【図６】従来のＯＦＤＭ同期復調回路を示すブロック
図。

【図７】ＯＦＤＭ変調信号を示す波形図。

【図８】従来例の動作を説明するためのタイミングチャ
ート。

【符号の説明】

３，４…乗算器、８…局部発振器、12…ＦＦＴ回路、20
…ループフィルタ、31…周波数誤差検出回路、32…位相
検出回路、33…遅延回路、34…減算器、35…ゲート回路

Claims (4)

【特許請求の範囲】
1. 【請求項１】 有効シンボル期間とこの有効シンボル期
   間の一部に一致した波形のガード期間とを有する直交周
   波数分割多重変調信号の直交変調波が入力され、直交検
   波によって前記直交変調波から同相検波軸信号と直交検
   波軸信号とを得る直交復調手段と、 前記直交復調手段からの同相検波軸信号と直交検波軸信
   号とから前記直交復調手段の出力の位相を検出する位相
   検出手段と、 前記位相検出手段の出力を前記有効シンボル期間だけ遅
   延させる遅延手段と、 前記位相検出手段の出力と前記遅延手段の出力とを比較
   して前記直交復調手段の検波周波数誤差を検出する減算
   手段と、 前記検波周波数誤差に基づいて前記検波周波数誤差が小
   さくなるように前記直交復調手段の検波周波数を制御す
   る検波周波数制御手段とを具備したことを特徴とするＯ
   ＦＤＭ同期復調回路。
2. 【請求項２】 前記直交復調手段の出力の振幅を検出す
   る振幅検出手段と、 この振幅検出手段の検出結果に基づいて前記減算手段が
   検出した検波周波数誤差を重み付けして出力する重み付
   け手段とを具備したことを特徴とする請求項１に記載の
   ＯＦＤＭ同期復調回路。
3. 【請求項３】 前記直交復調手段の出力の振幅を検出す
   る振幅検出手段を具備し、 前記検波周波数制御手段は、前記振幅検出手段の検出結
   果が所定の閾値よりも小さい場合には前記減算手段が検
   出した検波周波数誤差を前記直交復調手段の検波周波数
   の制御に用いないことを特徴とする請求項１に記載のＯ
   ＦＤＭ同期復調回路。
4. 【請求項４】 前記検波周波数誤差の有効ビット数を低
   減するリミタを具備したことを特徴とする請求項１乃至
   ３のいずれか１つに記載のＯＦＤＭ同期復調回路。