WO2002090623A1 - Bain galvanoplastique et procede pour substrat de galvanoplastie faisant appel audit bain - Google Patents

Bain galvanoplastique et procede pour substrat de galvanoplastie faisant appel audit bain Download PDF

Info

Publication number
WO2002090623A1
WO2002090623A1 PCT/JP2002/004509 JP0204509W WO02090623A1 WO 2002090623 A1 WO2002090623 A1 WO 2002090623A1 JP 0204509 W JP0204509 W JP 0204509W WO 02090623 A1 WO02090623 A1 WO 02090623A1
Authority
WO
WIPO (PCT)
Prior art keywords
copper
plating
substrate
plating bath
acid
Prior art date
Application number
PCT/JP2002/004509
Other languages
English (en)
French (fr)
Inventor
Hideki Hagiwara
Ryoichi Kimizuka
Yoshitaka Terashima
Megumi Maruyama
Takashi Miyake
Hiroshi Nagasawa
Tsuyoshi Sahoda
Seiji Iimura
Original Assignee
Ebara-Udylite Co., Ltd.
Ebara Corporation
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Ebara-Udylite Co., Ltd., Ebara Corporation filed Critical Ebara-Udylite Co., Ltd.
Priority to JP2002587675A priority Critical patent/JP4392168B2/ja
Publication of WO2002090623A1 publication Critical patent/WO2002090623A1/ja

Links

Classifications

    • C—CHEMISTRY; METALLURGY
    • C25—ELECTROLYTIC OR ELECTROPHORETIC PROCESSES; APPARATUS THEREFOR
    • C25D—PROCESSES FOR THE ELECTROLYTIC OR ELECTROPHORETIC PRODUCTION OF COATINGS; ELECTROFORMING; APPARATUS THEREFOR
    • C25D3/00—Electroplating: Baths therefor
    • C25D3/02—Electroplating: Baths therefor from solutions
    • C25D3/38—Electroplating: Baths therefor from solutions of copper
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/40—Forming printed elements for providing electric connections to or between printed circuits
    • H05K3/42—Plated through-holes or plated via connections
    • H05K3/423—Plated through-holes or plated via connections characterised by electroplating method

Definitions

  • the present invention relates to a copper plating bath and a plating method for a substrate using the same. More specifically, the present invention relates to a semiconductor substrate such as a silicon wafer, a printed substrate, and the like, and fine circuit patterns and minute holes such as blind via holes and through holes.
  • TECHNICAL FIELD The present invention relates to a copper plating bath capable of performing copper plating with high reliability on a substrate having the following properties, and a plating method using the same. Background art
  • micro holes through holes and via holes
  • the metal deposited in these micro holes connects the circuit layers to form a multilayer circuit.
  • via holes j the deposition of metal into the via holes
  • the method (1) has a problem that the copper plating layer deposited in a considerable thickness needs to be polished, and the method (2) has a required thickness. Each had the problem that it took a considerable amount of time to obtain a copper plating layer.
  • the method of (3) is simple, but since the paste is made by dispersing the metal using a solvent or the like, the shrinkage due to the limit of the conductivity or the decrease in volume after filling is not enough. ) And peeling off from the inner wall of the hall, and there was a major problem in reliability.
  • the proposed plating solution often uses a mechanism that fills via holes using a solution containing a strong leveler component such as a dye.
  • a strong leveler component such as a dye.
  • a leveler component has a strong diffusion-controlling property, adsorbs a large amount on the surface where the diffusion layer becomes thinner, and suppresses plating deposition on the surface, and the thick recesses in the diffusion layer, that is, the plating in the via holes. In this way, via-filling is enabled by relatively promoting precipitation.
  • this type of plating solution is suitable for the so-called panel plating method, in which the entire surface of the substrate is plated.
  • the leveler component is easily affected by the thickness of the diffusion layer and the speed of the plating flow.
  • the thickness of the plating film at the center and the end of the via or wiring differs greatly, and the thickness of the corners of the through holes and the thickness of the one side of the inner wall of the through hole becomes extremely thick. In some cases, this may cause problems in lamination properties and electrical reliability.
  • a plating method using a pulse waveform has also been proposed.
  • this method has a problem that the equipment cost is high and the cost is increased, or the current control is complicated.
  • the present inventors have studied the copper plating bath for many years to solve the above-mentioned problems, and as a result, have found that a copper plating bath containing a certain component is used. In addition to the excellent via filling properties, it has excellent uniformity of plating and excellent uniformity even for mixed through-holes.In addition, semiconductors with circuit patterns formed by fine wiring grooves It has been confirmed that copper plating with high electrical reliability can be performed on electronic circuit substrates such as wafers and print substrates, and that the main components of the plating bath can be easily analyzed. The present invention has been completed.
  • the present invention provides a copper plating bath characterized by containing a reaction condensate of an amine and glycidyl ether and / or a quaternary ammonium derivative of the condensate.
  • the present invention also provides a method for plating a substrate, which comprises subjecting a patterned substrate to a conductive treatment, and then plating in a copper plating bath.
  • the present invention provides an additive used for the copper plating bath.
  • FIG. 1 is a plan view showing an example of a substrate processing apparatus using the plating method of the present invention.
  • FIG. 2 is a diagram showing a flow of airflow in the substrate processing apparatus shown in FIG.
  • FIG. 3 is a diagram showing the flow of air between the respective areas of the substrate processing apparatus shown in FIG.
  • FIG. 4 is an external view showing an example in which the substrate processing apparatus shown in FIG. 1 is arranged in a clean room.
  • FIG. 5 is a plan layout view showing another example of the substrate processing apparatus.
  • FIG. 6 is a plan layout view showing another example of the substrate processing apparatus.
  • FIG. 7 is a plan view showing still another example of the substrate processing apparatus.
  • FIG. 8 is a plan view showing another example of the substrate processing apparatus.
  • FIG. 9 is a plan view showing still another example of the substrate processing apparatus.
  • FIG. 10 is a flowchart showing the flow of each step in a substrate processing apparatus using the plating method of the present invention.
  • FIG. 11 is a schematic diagram showing a bevel 'back surface cleaning unit.
  • FIG. 12 is a vertical cross-sectional front view showing an example of an annyunit.
  • FIG. 13 is a plan sectional view of FIG.
  • FIG. 14 is a diagram showing an example of forming a copper wiring by copper plating in the order of steps.
  • FIG. 15 is a cross-sectional view of the entire apparatus showing still another example of the substrate processing apparatus.
  • FIG. 16 is a plating solution flow diagram showing a state of a plating solution flow in the substrate processing apparatus of FIG.
  • FIG. 17 is a cross-sectional view showing the whole of the substrate processing apparatus of FIG. 15 at the time of non-adhesion (at the time of substrate delivery).
  • FIG. 18 is a sectional view showing the whole of the substrate processing apparatus shown in FIG. 15 at the time of maintenance.
  • FIG. 19 is a cross-sectional view illustrating the relationship between the housing, the pressing ring, and the substrate during the transfer of the substrate in the substrate processing apparatus of FIG.
  • FIG. 20 is a partially enlarged view of FIG.
  • FIG. 21 is a diagram attached to the explanation of the flow of the plating solution during the plating process and during the non-plating process in the substrate processing apparatus shown in FIG.
  • FIG. 22 is an enlarged cross-sectional view of the centering mechanism in the substrate processing apparatus of FIG.
  • Fig. 23 shows the power supply contact (probe) in the substrate processing apparatus shown in Fig. 15.
  • FIG. 23 shows the power supply contact (probe) in the substrate processing apparatus shown in Fig. 15.
  • FIG. 24 is a plan view showing still another example of the substrate processing apparatus using the plating method of the present invention.
  • FIG. 25 is a sectional view taken along line AA of FIG.
  • FIG. 26 is a cross-sectional view of the substrate holding unit and the cathode unit in the substrate processing apparatus of FIG.
  • FIG. 27 is a sectional view of an electrode arm portion in the substrate processing apparatus of FIG.
  • FIG. 28 is a plan view of the substrate processing apparatus of FIG. 24, excluding housing of the electrode arm.
  • FIG. 29 is a schematic diagram showing an anode and a plating solution impregnated material in the substrate processing apparatus of FIG.
  • FIG. 30 is a drawing schematically showing a structure of a blind via hole portion of the print substrate used in Example 1.
  • FIG. 31 is a drawing showing the measurement points of the cross-sectional film thickness of the printed substrate used in Example 1 after pattern plating.
  • FIG. 32 is a drawing schematically showing a structure of a wiring portion of a package substrate used in Example 2.
  • FIG. 33 is a drawing showing the measurement points of the cross-sectional film thickness of the package substrate used in Example 2 after the wiring portion is attached.
  • FIG. 34 is a drawing showing a cross-sectional structure of a through-hole of a through-hole substrate used in Example 3 and a measurement position of a film thickness after plating.
  • FIG. 35 is a cross-sectional photograph showing the inside of the via hole of the silicon wafer used in Example 5.
  • FIG. 36 shows that in Example 5, the product 5 of the present invention was plated in a copper plating bath.
  • 7 is a cross-sectional photograph of the inside of a via hole after the process.
  • FIG. 37 is a cross-sectional photograph of the inside of a via hole after plating the product 6 of the present invention with a copper plating bath in Example 5.
  • FIG. 38 is a cross-sectional photograph of the inside of the via hole after plating the product 7 of the present invention with the copper plating bath in Example 5.
  • FIG. 39 is a cross-sectional photograph of the inside of the via hole after the comparative products 1 and 2 were plated with the copper plating bath in Example 5.
  • FIG. 40 is a cross-sectional photograph of the inside of a via hole after plating in Comparative Example 3 with a copper plating bath in Example 5.
  • the copper plating bath of the present invention is characterized in that it contains, as an essential component, a reaction condensate of amides and daricidyl ether and / or a quaternary ammonium derivative of the condensate.
  • This component suppresses the deposition of copper on the surface of the substrate and the protrusions, and acts as an additive component for preferentially plating the recesses, that is, filling with copper.
  • This reaction condensate is hardly affected by the flow speed of the plating bath and the intensity of stirring, and is stable even in the plating bath, so that copper plating with excellent lamination properties and electrical reliability can be performed. .
  • reaction condensate is considered to be due to weakly charged cations in the plating bath even if the nitrogen group in the condensate molecule is not cationized. Also have similar behavior because It is considered to indicate.
  • amines which are one raw material of this reaction condensate, include ethylenediamine, trimethyldiamine, propylenediamine, hexanemethylenediamine, N-phenylethylenediamine, dimethylamine, getanolamine, Getylaminopropylamine and the like.
  • glycidyl ether used as the other raw material of the reaction condensate include phenyldaricidyl ether, arylglycidyl ether, 0-phenylphenylglycidyl ether, butylcricidyl ether, glycidylmethyl ether, and glycidyl ether.
  • p-Nitrophenyl ether glycidyl isopropyl phenyl ether, glycidyl methoxy phenyl ether, glycidyl 2-ethyl phenyl ether, ethylene glycol glycidyl ether, polyethylene glycol diglycidyl ether, glyceryl glycidyl ether, poly Glycerin-polyglycidyl ether;
  • reaction condensate of the amines and dalicidyl ether or a quaternary ammonium derivative of the condensate (hereinafter, also referred to as “reaction condensate, etc.”) include, for example, the following general formula (I) To (IV).
  • R "R 2 may be the same or different, a hydrogen atom, may be substituted C, and have an alkyl group or substituted -C. Also shows a good alkenyl group
  • n represents an integer of 1 to 10; R 3 to R 5 are the same or different and each represents a hydrogen atom, an optionally substituted alkyl group of C, to C, or an optionally substituted alkenyl group; And X— indicates octagene ion)
  • R 6 to R 9 are the same or different and each represents a hydrogen atom, an optionally substituted alkyl group of C, to C, or an optionally substituted alkenyl group; Indicates
  • R i to R and 5 are the same or different and each represents a hydrogen atom, an optionally substituted alkyl group of C, to C, or an optionally substituted alkyl group; (A good alkenyl group is shown, and X represents an octalogen ion.)
  • Preferred specific compounds such as the above-mentioned reaction condensates include, for example, for example, the following (V) to (XX) are exemplified.
  • reaction condensates and the like can be obtained by a condensation reaction using the above amines and glycidyl ether according to a conventional method or, if desired, by quaternary ammonium conversion. Can be obtained.
  • ethylene dalicol diglycidyl ether is dissolved in water, a 50% aqueous solution of dimethylamine is added, and the mixture is stirred at room temperature for about 30 minutes.
  • the reaction solution can be obtained by concentrating under reduced pressure and drying under reduced pressure.
  • the compound represented by the formula (IX) (quaternary ammonium derivative)
  • the compound of the formula (V) synthesized as above is dissolved in acetone and water, and acrylyl chloride is added.
  • the solution can be obtained by condensing under reduced pressure and drying under reduced pressure.
  • Condensates represented by other formulas and the like can also be obtained by means according to these.
  • These reaction condensates and the like are commercially available under the trade names such as KB-12 (manufactured by Goyo Chemical Industry Co., Ltd.), and may be used.
  • the reaction condensate of the above amines and dalicidyl ether or the quaternary ammonium derivative of the condensate one kind can be used alone, or two or more kinds can be used in combination.
  • the concentration of the component may be 10 to "! OOOOmg / L in the composition of the copper plating bath, and more preferably SOSOOOmgZL.
  • the copper ion source that can be contained in the copper plating bath of the present invention is not particularly limited as long as it is a copper compound that is usually used in a plating bath.
  • Specific examples thereof include copper sulfate, copper oxide, copper chloride, copper carbonate, copper pyrophosphate, copper alkane sulfonate such as copper methanesulfonate, copper propanesulfonate, copper isetinate, copper propanolsulfonate, etc.
  • These copper compounds can be used alone or in combination of two or more.
  • the concentration of such copper ions is preferably 25 to 75 gZL, more preferably 35 to 60 g / L, in the composition of the copper plating bath.
  • the copper plating bath of the present invention has metallic copper as its basic composition.
  • the organic acid or inorganic acid that can be contained in the copper plating bath of the present invention can be used without particular limitation as long as it can dissolve copper.
  • Preferred examples thereof include sulfuric acid and sulfuric acid.
  • Examples include alkanesulfonic acids such as methanesulfonic acid and propanesulfonic acid, alkanolsulfonic acids such as isethionic acid and propanolsulfonic acid, and organic acids such as citric acid, tartaric acid, and formic acid. These organic acids or inorganic acids can be used alone or in combination of two or more. It is preferable that the copper plating bath of the present invention is acidic.
  • the concentration of the organic acid or the inorganic acid is preferably 10 to 200 g / L, more preferably 20 to 100 gZL, in the composition of the copper plating bath.
  • the copper plating bath of the present invention can contain a sulfoalkylsulfonic acid and a salt thereof, and a bissulfo organic compound or a dithioflavonoid rubamic acid derivative.
  • a sulfoalkylsulfonic acid and a salt thereof and a bissulfo organic compound or a dithioflavonoid rubamic acid derivative.
  • additive components which are also generally referred to as one carrier component or brightener, and specific examples thereof include the following.
  • X and ⁇ represent a sulfate residue or a phosphate residue; and 2 and L 3 represent a saturated or unsaturated alkylene group having 1 to 18 carbon atoms.
  • R 3 and R 4 each represent a hydrogen atom or a lower alkyl group having 1 to 3 carbon atoms
  • L 4 represents an alkylene group having 3 to 6 carbon atoms
  • X 2 represents a sulfate residue or phosphoric acid. Indicates a salt residue.
  • the concentration is preferably from 0.1 to 200 mgZL in the composition of the copper plating bath. ! ⁇ ! ⁇ ⁇ No more preferred.
  • the copper plating bath of the present invention contains chlorine ions in addition to the above components.
  • the chlorine concentration is preferably from 0.1 to 100 mL as chlorine concentration, and more preferably from 10 to 6 O mg mg / L.
  • the copper plating bath used in the present invention includes, in addition to the above components, polyethers generally used for copper plating, specifically, polyethylene glycol, polypropylene glycol, and a pull-mouth nick-type interface.
  • polyethers generally used for copper plating, specifically, polyethylene glycol, polypropylene glycol, and a pull-mouth nick-type interface.
  • Surfactants tetra-nick-type surfactants, so-called polymers such as polyethylene glycol / glyceryl ether, polyethylene glycol / dialkyl ether, wetting agents for reducing surface tension, polyalkylene imine called Leveler Organic dyes such as alkylimidazoline compounds, auramine and derivatives thereof, phthalocyanine compounds, and Janusgulin.
  • the plating bath of the present invention may be prepared using a conventional method, and the details thereof may be appropriately determined in consideration of the composition and the amount of each component.
  • the substrate to be subjected to the plating method according to the present invention is, for example, a substrate obtained by patterning a substrate with a conductive film.
  • This substrate has a hole diameter of about ⁇ 30 to 20 O ⁇ m and a depth (resin).
  • the substrate may have a blind via hole having a thickness of about 20 to "! 0 O / zm.
  • a trench (groove) for fine wiring may be provided.
  • through holes that penetrate the substrate may be mixed.
  • the plating method of the present invention can perform highly reliable copper plating on a semiconductor substrate such as a silicon wafer or a printed circuit board on which a fine circuit pattern is provided.
  • the fine circuit pattern on the substrate is formed by, for example, fine trenches (grooves) and holes. By filling these holes with metallic copper, circuit wiring is obtained.
  • the electronic circuit substrate to be subjected to the plating method of the present invention includes, for example, a wrench having a width of about 0.05 to 1 O / im and a depth of about 0.4 to 1 tm. Are included.
  • these substrates include printed substrates such as package substrates on which IC bare chips are directly mounted, silicon wafers on which LSIs are directly mounted, and silicon wafers for the purpose of manufacturing semiconductor chips themselves. Substrates and the like can be mentioned.
  • a substrate such as a silicon wafer
  • a barrier layer such as Ta, TaN, TiN, WN, SiTiN, CoWP, and CoWB is formed. Preferably, it is formed.
  • a conductive treatment such as forming a metal shield layer serving as a power supply layer on the substrate is performed before copper plating.
  • This conductive treatment can be carried out by a usual conductive treatment method, for example, metal (including carbon) coating by electroless plating, so-called direct plating with carbon or palladium, sputtering, This can be performed by vapor deposition or chemical vapor deposition (CVD).
  • the conductive treatment is performed on the patterned substrate, but the substrate may be patterned after the conductive treatment.
  • the conductive substrate is then plated with copper in a copper plating bath.
  • the copper plating bath of the present invention is prepared by an ordinary method, and the conditions for performing the copper plating in the copper plating bath may be in accordance with the usual conditions for copper sulfate plating. That is, plating may be performed at a solution temperature of about 23 to 27 ° C. and a cathode current density of about 1 to 3 A / dm 2 . Also, generally, air rates, pumps It is preferable to perform liquid stirring by circulation or the like.
  • the time from when a substrate having a patterned via hole is blinded to when the blind via hole is completely filled varies depending on the diameter and depth of the via hole.
  • a cathode current density of 2 AZ dm 2 may be used for about 60 minutes.
  • the thickness of the surface is about 20 m.
  • the cathode current density of about 2 AZdm 2 can be used for about 150 seconds.
  • the plating thickness of the surface is about 1 tm.
  • the present invention not only has a wide control range of the additive concentration, but also has a conventional commercially available electrochemical measurement CVS (Cyclic Voic etric Stripping) method in which all components of the additive, which have been conventionally difficult, are used.
  • CVS Cyclic Voic etric Stripping
  • One of the major features is that it can be easily analyzed. As a result, stable maintenance of the additive concentration can be achieved, and high quality and yield can be ensured, thereby enabling significant cost reduction.
  • the plating method of the present invention described above can be implemented in various plating processes or apparatuses.
  • a substrate processing apparatus having a plating section As an example of an apparatus that can advantageously perform this method, there is provided a substrate processing apparatus having a plating section.
  • a plating section As are some examples.
  • FIG. 1 is a drawing showing a plan layout of an embodiment of a substrate processing apparatus having a plating processing section for performing the plating method of the present invention.
  • the substrate processing apparatus includes a loading / unloading area 520 for transferring a substrate cassette containing semiconductor substrates, and a process processing including a plating process.
  • a process area 530 for performing the process and a cleaning / drying area 540 for cleaning and drying the semiconductor substrate after the process process are provided.
  • the washing / drying area 540 is disposed between the loading / unloading area 520 and the process area 530.
  • Carry-in ⁇ Carry-out area 520 and washing and drying area 540 are provided with bulkheads 521, and cleaning-drying area 540 and process area 530 are provided with bulkheads 523.
  • the partition wall 521 is provided with a passage (not shown) for transferring the semiconductor substrate between the carry-in / out area 52 and the cleaning / drying area 540, and a shutter for opening and closing the passage.
  • 5 2 2 is provided.
  • a passage (not shown) for transferring the semiconductor substrate between the cleaning / drying area 540 and the process area 530 is also provided in the partition wall 523, and a shutter for opening and closing the passage is provided.
  • One 5 2 4 is provided. Washing and drying area 540 and process area 530 can be supplied and exhausted independently.
  • the substrate processing apparatus for semiconductor substrate wiring having the above configuration is installed in a clean room, and the pressure of each area is
  • the pressure in the loading / unloading area 520 is set lower than the pressure in the clean room.
  • air is prevented from flowing out of the process area 530 ⁇ dry area 540, and air is transferred from the cleaning area and the dry area 540 to the air area. Air is prevented from flowing out of the carry-out area 520 into the clean room.
  • a load unit 520a for storing a substrate cassette containing semiconductor substrates and an unload unit 520b are arranged.
  • Cleaning and drying area 540 after plating process
  • Two washing units 541 and two drying units 542 are provided, and a transport unit (transport robot) 534 for transporting semiconductor substrates is provided.
  • the water washing section 541 for example, a pencil type with a sponge at the front end or a roller type with a sponge is used.
  • the drying unit 542 for example, a type in which a semiconductor substrate is spun at a high speed to dehydrate and dry is used.
  • a pre-treatment tank 53 3 for performing pre-treatment of plating of the semiconductor substrate there are a pre-treatment tank 53 3 for performing pre-treatment of plating of the semiconductor substrate, and a plating tank for performing the copper plating treatment (the plating apparatus of the present invention; The same applies to the apparatus that performs plating.)
  • a transport section (transport port pot) 533 for transporting the semiconductor substrate is provided.
  • FIG. 2 shows the flow of airflow in the substrate processing apparatus.
  • fresh external air is taken in from the piping 546, and is pushed in by the fan through the high-performance filter 544, and is used as the clean air of the ceiling 540a. It is supplied around the washing section 5 4 ⁇ and the drying section 5 4 2. Most of the supplied clean air is returned to the ceiling 540a side by the floor 540b circulation pipe 545, and is pushed again by the fan through the high-performance filter 544 to be cleaned. ⁇ Circulates in the drying area 540. A part of the airflow is exhausted from the washing section 541 and the drying section 542 through the duct 552.
  • the process area 530 is referred to as an ⁇ ⁇ ⁇ et zone, particles are not allowed to adhere to the surface of the semiconductor substrate. For this reason, particles are adhered to the semiconductor substrate by flowing down-flow clean air through the high-performance filter 533 from the ceiling 530a through the ceiling 530a in the process area 530. Preventing.
  • the cleaner that has passed through the process area 530 contains chemical mist and gas, and is removed through the scrubber 536 and the mitoseparator 537, 538.
  • the air that returned to the circulation duct 534 on the ceiling 530a side did not contain any chemical mist or gas, and was again pushed into the fan and passed through the high-performance filter 533. Circulates as clean air in process area 530.
  • process area 530 Part of the air passing through the floor 530 b process area 530 is discharged to the outside through the duct 553, and air containing chemical mist or gas is discharged. It is discharged to the outside through 53. From the duct 539 on the ceiling 530a, fresh air commensurate with these displacements is supplied to the process area 530 to such an extent that negative pressure is maintained.
  • the pressures in the carry-in / out area 5200, washing / drying area 5400 and the process area 5300 are as follows.
  • FIG. 3 is an external view showing a state where the substrate processing apparatus is disposed in a clean room. Loading / Unloading area Operation with cassette transfer port 5 5 5 5 One side of the panel 556 is exposed to a clean working zone 558 in a clean room separated by a partition wall 557, and the other side is a low-clean utility zone 559. It is stored in.
  • the washing / drying area 540 is placed between the loading / unloading area 5200 and the process area 530, and the loading / unloading area 520 and the washing-drying area 540 and Separation walls 521 are provided between the cleaning and drying area 540 and the process area 530, respectively, so that they can be dried from the working zone 558 and pass through the cassette transfer port 555 for semiconductor substrate wiring.
  • the semiconductor substrate carried into the substrate processing apparatus is treated in the substrate processing apparatus, washed, dried, and carried out to the working zone 558. Therefore, particles and mist are generated on the semiconductor substrate surface. It does not adhere and does not contaminate the highly clean working zone 558 in the clean room with particles, chemicals, or cleaning liquid mist.
  • FIGS. 1 and 2 show an example in which the substrate processing apparatus is provided with a carry-in / out area 520, a cleaning / drying area 540, and a process area 530
  • the substrate processing apparatus has a process area 530 or a process area 530.
  • An area for placing a CMP device is provided adjacent to the process area 530, and a washing / drying area 540 between the process area 530 or the area for placing the CM device and the loading / unloading area 520. May be arranged.
  • the substrate processing apparatus has been described as an example of a plating apparatus for wiring a semiconductor substrate.
  • the substrate is not limited to a semiconductor substrate, and a portion for performing a plating process is also formed on the substrate surface. It is not limited to the wiring section.
  • FIG. 5 is a diagram showing a plan configuration of another substrate processing apparatus for semiconductor substrate wiring.
  • a substrate processing apparatus for semiconductor substrate wiring includes a semiconductor substrate.
  • Means are arranged as one device, and constitute a substrate processing device for semiconductor substrate wiring.
  • the semiconductor substrate on which the wiring layer is not formed is taken out of the substrate cassette 600- — placed on the carry-in section 601 by the substrate transfer means, and the copper plating tank is provided. Transfer to 62.
  • a copper plating layer is formed on the surface of the semiconductor substrate W including the wiring portion including the wiring groove and the wiring hole (contact hole).
  • the semiconductor substrate W on which the copper plating layer has been formed in the copper plating bath 602 is transferred to the rinsing bath 603 and the rinsing bath 604 by a substrate transfer means, and is washed with water. Subsequently, the semiconductor substrate W having been subjected to the water washing is transferred to the CMP section 605 by the substrate transfer means, and the copper plating layer formed in the wiring groove or the wiring hole from the copper plating layer by the CMP section 605. Then, the copper plating layer on the surface of the semiconductor substrate W is removed.
  • W is sent to the washing tank 606 and the washing tank 607 by the substrate transfer means, washed with water, and the semiconductor substrate W having been washed with water is further dried in the drying tank 608, and the drying is completed.
  • the obtained semiconductor substrate W is stored in the substrate cassette 609-1 of the unloading section 609 as a semiconductor substrate on which the wiring layer has been formed.
  • FIG. 6 is a diagram showing a plan configuration of another substrate processing apparatus for semiconductor substrate wiring.
  • the difference between the substrate processing equipment shown in Fig. 6 and the equipment shown in Fig. 5 is that Tank 602, a lid-covered tank 612 that forms a protective film on the surface of the copper-plated film, a CMP section 615, a washing tank 613, and 614. This is a point configured as a device.
  • a copper-plated layer is formed on a surface of the semiconductor substrate W including a wiring portion including a wiring groove and a wiring hole (contact hole). Subsequently, in the CMP section 605, the copper plating layer on the surface of the semiconductor substrate W is removed from the copper plating layer, leaving the copper plating layer formed in the wiring grooves and wiring holes.
  • the upper portion of the protective film formed on the copper-plated layer is polished and flattened by the CMP section 615, washed with water in the washing tanks 613 and 614, and then washed in the drying tank 608. After drying, the semiconductor substrate W is stored in the substrate cassette 609-1 of the unloading section 609.
  • FIG. 7 is a diagram showing a plan configuration of still another substrate processing apparatus.
  • the semiconductor substrate processing apparatus includes a load / unload section 701, a copper plating unit 702, a first robot 703, a third cleaning machine 704, a reversing machine 705, and a reversing machine. 706, 2nd washing machine 707, 2nd robot 708, 1st washing machine 709, 1st polisher 710 and 2nd polisher 711 Configuration.
  • a film thickness measuring device before and after plating 712 that measures the film thickness before and after plating, and a dry film thickness measurement that measures the film thickness of the dry semiconductor substrate W after polishing.
  • Machines 7 1 and 3 are arranged.
  • the first polishing machine (polishing unit) 710 is a polishing table 710-0-1, a top ring 710-0-2, a top ring head 710-0-3, and a film thickness measuring device 710-0-4. , Pusher 7 10-5.
  • the second polishing device (polishing unit) 7 1 1 is composed of a polishing table 7 1 1-1, a top ring 7 1 1-2, a top ring head 7 1 1-3, and a film thickness measuring device 7 1 1 4. It has a pusher 7 1 1-5.
  • a cassette 70 1-1 containing a semiconductor substrate W having a contact hole and a wiring groove formed thereon and a seed layer formed thereon is placed on the load port of the loading / unloading section 7 0 1. Place.
  • the first robot 703 removes the semiconductor substrate W from the cassette 70-1 and carries it into the copper plating unit 7202 to form a copper plating film.
  • the film thickness of the seed layer is measured by a film thickness measuring device before and after plating 7 12.
  • the copper plating film is formed by first performing a hydrophilic treatment on the surface of the semiconductor substrate W and then performing copper plating. After the formation of the copper plating film, rinsing or cleaning is performed with a copper plating unit 72. If time allows, it may be dried.
  • the thickness of the copper-plated film is measured with the film thickness measuring device 712 before and after plating.
  • the measurement result is recorded on a recording device (not shown) as recording data of the semiconductor substrate, and is also used for determining an abnormality of the copper plating unit 720.
  • the second robot 703 transfers the semiconductor substrate W to the reversing device 705, and the semiconductor substrate W is reversed by the reversing device 705 (the surface on which the copper plating film is formed faces down) ).
  • Polishing by the first polishing apparatus 710 and the second polishing apparatus 711 includes a series mode and a parallel mode. Less than The polishing in the series mode will be described below.
  • Series mode polishing is polishing in which primary polishing is performed by a polishing device 710 and secondary polishing is performed by a polishing device 711.
  • the semiconductor substrate W on the reversing machine 705 is picked up by the second robot 708, and the semiconductor substrate W is mounted on the pusher 710-5 of the polishing apparatus 710.
  • the top ring 7110-2 adsorbs the semiconductor substrate W on the pusher 7110-5 and abuts against the polished surface of the polishing table 7110- ⁇ to press the copper-plated film forming surface of the semiconductor substrate W onto the polished surface.
  • Perform primary polishing In the first polishing, the copper-plated film is basically polished.
  • the polishing surface of the polishing table 7100-1 is made of foamed polyurethane such as IC100 or fixed or impregnated with abrasive grains.
  • the copper-plated film is polished by the relative movement between the polished surface and the semiconductor substrate W. After the polishing of the copper-plated film is completed, the semiconductor substrate W is returned to the pusher 710-5 by the topping 710-12.
  • the second robot small 708 picks up the semiconductor substrate W and puts it into the first cleaning machine 709. At this time, a chemical solution may be sprayed onto the front and back surfaces of the semiconductor substrate W on the pushers 710 to 155 to remove particles and to prevent the particles from sticking.
  • the semiconductor substrate W is picked up by the second robot 708, and the semiconductor substrate W is placed on the pusher 711-5 of the second polishing apparatus 711.
  • the semiconductor substrate W on the pusher 7 1 1 1 5 is sucked by the top ring 7 ⁇ 1-2, and the surface of the semiconductor substrate W on which the barrier layer is formed is pressed against the polished surface of the polishing table 7 1 1-1.
  • the barrier layer is polished.
  • the copper film and oxide film remaining in the primary polishing are also polished.
  • the polishing surface of the polishing table 7 11-1 is made of foamed polyurethane such as IC 100 or a material in which abrasive grains are fixed or impregnated, and is polished by relative movement between the polishing surface and the semiconductor substrate W. Is done. At this time, abrasive grains or For the rally, silica, alumina, ceria and the like are used. The chemical is adjusted according to the type of film to be polished.
  • Detection of the end point of the secondary polishing may measure the thickness of Baria layer, it performed at the surface detection of the insulating film thickness made of, or S io 2 it becomes 0 with the thickness measuring optical.
  • the oxide film was measured using a film thickness measuring device with an image processing function as the film thickness measuring device 7 1 1-4 provided in the vicinity of the polishing table 7 1 1-1, and was used as a processing record of the semiconductor substrate W. It is determined whether the semiconductor substrate W that has been left or has been subjected to the secondary polishing can be transferred to the next step. Also, if the secondary polishing end point has not been reached, re-polishing is performed.If the polishing exceeds the specified value due to some abnormality, the substrate processing equipment will not perform the next polishing so as not to increase defective products. To stop.
  • the semiconductor substrate W is moved to the pusher 7 1 1-5 by the top ring 7 1 1 1 2.
  • the semiconductor substrate W on the pusher 7 1 1 — 5 will be taken up in the second robot 7 08.
  • a chemical solution may be sprayed onto the front and back surfaces of the semiconductor substrate W on the pusher 7 1 1-5 to remove particles or to make it difficult to adhere.
  • the second robot 708 carries the semiconductor substrate W into the second cleaning machine 707 and performs cleaning.
  • the configuration of the second cleaning machine 707 is the same as that of the first cleaning machine 709.
  • the surface of the semiconductor substrate W is squirted by a PVA sponge roll using a cleaning solution obtained by adding a surfactant, a chelating agent, and a pH adjusting agent to pure water, mainly for removing particles.
  • a strong chemical solution such as DHF is sprayed from the nozzle on the back surface of the semiconductor substrate W to etch the diffused copper or, if there is no problem of diffusion, scrubbing with PVA sponge roll using the same chemical solution as the front surface Wash.
  • the semiconductor substrate W is picked up by the second robot 708, transferred to the reversing machine 706, and reversed by the reversing machine 706.
  • the inverted semiconductive The body substrate W is picked up by the first robot 703 and put into the third washing machine 704.
  • the third cleaning machine 704 megasonic water excited by ultrasonic vibration is jetted onto the surface of the semiconductor substrate W for cleaning.
  • the surface of the semiconductor substrate W may be cleaned with a known pencil-type sponge using a cleaning solution obtained by adding a surfactant, a chelating agent, and a PH adjuster to pure water. After that, the semiconductor substrate W is dried by spin drying.
  • the film thickness measuring device 7 1 1 1 4 provided near the polishing table 7 1 1-1 as described above the film is directly loaded on the unload port of the unload section 70 1 House in a cassette to be placed.
  • FIG. 8 is a diagram showing a plan configuration of another substrate processing apparatus.
  • the difference between this substrate processing apparatus and the substrate processing apparatus shown in FIG. 7 is that a copper plating unit 720 shown in FIG.
  • the cassette 701-1 containing the semiconductor substrate W having the copper film formed thereon is placed on the load-unload section 701.
  • the semiconductor substrate W is taken out from the cassette 711 and transported to the first polishing apparatus 710 or the second polishing apparatus 7 1, where the surface of the copper film is polished. After the completion of the polishing, the semiconductor substrate W is transported to the first cleaning machine 709 to be cleaned.
  • the semiconductor substrate W cleaned by the first cleaning machine 709 is transferred to a unit 750 with a lid, where a protective film is formed on the surface of the copper-plated film. The film is prevented from oxidizing in the atmosphere.
  • the covered semiconductor substrate W is transported from the covered unit 750 to the second washing machine 707 by the second robot 708, where it is washed with pure water or deionized water. You.
  • the semiconductor substrate W after this cleaning is returned to the cassette 701-1 mounted on the load / unload section 701.
  • FIG. 9 is a diagram showing a plan configuration of still another substrate processing apparatus.
  • the substrate processing apparatus differs from the substrate processing apparatus shown in FIG. 8 in that an annealing unit 751 is provided instead of the first cleaning machine 709 shown in FIG.
  • the semiconductor substrate W polished by the first polishing machine 710 or the second polishing machine 711 and cleaned by the second cleaning machine 707 is a unit 750 with a lid.
  • the surface of the copper plating film is covered with a lid.
  • the semiconductor substrate W provided with the lid is conveyed from the lid-mounted unit 750 to the third cleaning machine 704 by the first port 703, where it is cleaned.
  • the semiconductor substrate W cleaned by the first cleaning machine 709 is transferred to the annealing unit 751, where it is annealed. Thereby, the copper plating film is alloyed, and the electro-migration resistance of the copper plating film is improved.
  • the annealed semiconductor substrate W is transported from the annealing unit 751 to the second washing machine 707, where it is washed with pure water or deionized water.
  • the semiconductor substrate W after the cleaning is returned to the cassette 701-1 mounted on the load / unload section 701.
  • FIG. 10 is a flowchart showing the flow of each step in the above-described substrate processing apparatus. Each step in this apparatus will be described according to this flowchart.
  • the semiconductor substrate taken out of the cassette 820a placed on the reload-un-opening-unit 820 by the first robot 831 is used as a first aligner and film thickness measurement. It is placed inside the unit 8 4 1 with the covering surface facing up.
  • the film thickness data of the semiconductor substrate before the copper film is formed is obtained.
  • This barrier layer deposition unit 811 is an apparatus for forming a barrier layer on a semiconductor substrate by electroless Ru plating. Ru is formed as a copper diffusion preventing film on another interlayer insulating film (for example, SiO 2 ).
  • the semiconductor substrate dispensed through the washing and drying processes is transported to the first aligner and film thickness measurement unit 841 by the second rod 831, and the semiconductor substrate film thickness, that is, the barrier layer film The thickness is measured.
  • the semiconductor substrate having the measured film thickness is carried into the seed layer film forming unit 812 by the second robot 832, and the liquid layer is formed on the barrier layer by electroless copper plating. Is done.
  • the semiconductor substrate dispensed through the cleaning and drying processes is used to determine the notch position before being transferred to the impregnating unit 813 which is an impregnated unit by the second robot 8332.
  • the thickness of the semiconductor substrate before the formation of the copper film may be measured again if necessary.
  • the semiconductor substrate on which the notch alignment has been completed is transported to the plating unit 813 by the third robot 833, and is subjected to copper plating.
  • the semiconductor substrate dispensed through the cleaning and drying steps is beveled and back-cleaned by a third robot 833 to remove unnecessary copper film (seed layer) at the edge of the semiconductor substrate. It is transported to 8 16.
  • the bevel-backside cleaning unit 816 the bevel is etched for a preset time, and the copper adhered to the backside of the semiconductor substrate is cleaned with a chemical such as hydrofluoric acid.
  • the thickness of the semiconductor substrate is measured by the second aligner / thickness measuring device 842 before being transported to the bevel and back surface cleaning unit 8-6, and the copper formed by plating is transferred.
  • the value of the film thickness may be obtained, and the etching may be performed by arbitrarily changing the bevel etching time according to the result.
  • the region to be re-etched by bevel etching is a region on the periphery of the substrate where no circuit is formed, or a region where a circuit is formed but is not ultimately used as a chip. This area includes the bevel portion.
  • the semiconductor substrate dispensed through the cleaning and drying processes at the bevel and backside cleaning unit 816 is conveyed to the substrate reversing machine 843 by the third robot 833, and is transferred to the substrate reversing machine 843. After being turned upside down and with the covering surface directed downward, the fourth robot 834 puts it into the annealed unit 814 in order to stabilize the wiring section.
  • the wafer Before and / or after the annealing treatment, the wafer is carried into the second aligner and film thickness measuring unit 842, and the thickness of the copper film formed on the semiconductor substrate is measured. After that, the semiconductor substrate is carried into the first polishing device 821 by the fourth robot 834, and the copper layer and the seed layer of the semiconductor substrate are polished.
  • the semiconductor substrate is transferred to the first cleaning unit 815 by the fourth robot 834 and cleaned.
  • a roll having a length substantially equal to the diameter of the semiconductor substrate is arranged on the front and back surfaces of the semiconductor substrate, and the semiconductor substrate and the roll are rotated, and the scrub is cleaned while flowing pure water or deionized water. Cleaning.
  • the semiconductor substrate is carried into the second polishing apparatus 8222 by the fourth robot 834, and the barrier layer on the semiconductor substrate is polished. At this time, desired abrasive grains and the like are used, but fixed abrasive grains can be used to prevent dishing and obtain a flat surface.
  • the semiconductor substrate is again transported to the first cleaning unit 815 by the fourth robot 834 and subjected to scrub cleaning. After the completion of the cleaning, the semiconductor substrate is transported by the fourth robot 834 to the second substrate reversing machine 844 and turned over so that the covering surface is directed upward, and the third robot 83 The substrate is placed on the temporary board holder 8 4 5 by 3.
  • the semiconductor substrate is covered by the second robot 832 from the temporary substrate holder 845. It is transported to the plating unit 8 17 and is coated with nickel and boron on the copper surface to prevent oxidation of copper by the atmosphere.
  • the semiconductor substrate covered with the lid is carried into the third film thickness measuring device 846 from the unit 817 with the lid by the second robot 832, and the copper film thickness is measured. Thereafter, the semiconductor substrate is carried into the second cleaning unit 818 by the first robot 831 and is washed in pure water or deionized water.
  • the semiconductor substrate after the cleaning is returned to the cassette 820a placed on the reload / unload section 820 by the first port 831.
  • the aligner and film thickness measuring device 841 and the aligner and film thickness measuring device 842 perform positioning of the substrate notch portion and measurement of the film thickness.
  • the bevel backside cleaning unit 816 can perform edge (bevel) copper etching and backside cleaning simultaneously, and can suppress the growth of the native oxide of copper in the circuit formation area on the substrate surface.
  • Fig. 11 shows a schematic diagram of the bevel and back surface cleaning unit 8 16. As shown in FIG. 11, the bevel and back surface cleaning unit 8 16 is located inside the cylindrical waterproof cover 9 20 A substrate holder 922 that is horizontally held by a spin chuck 921 at a plurality of locations along the direction and is rotated at a high speed, and a substantially central portion on the front side of the substrate W held by the substrate holder 922. And a center nozzle 924 disposed above the periphery of the substrate W.
  • the center nozzle 924 and the edge nozzle 926 are arranged facing downward, respectively. Further, a back nozzle 928 is arranged upward and substantially below the center of the back surface side of the substrate W.
  • the edge nozzle 926 is configured to be movable in the diameter direction and the height direction of the substrate W.
  • the moving width of the edge nozzle 926 can be arbitrarily determined from the outer peripheral end surface of the substrate toward the center thereof. Enter the set value according to.
  • the edge cut width C is set in the range of 2 mm to 5 mm, and if the amount of liquid flowing from the back surface to the front surface is higher than the rotation speed at which no problem occurs, the set cut width C is set. The copper film inside can be removed.
  • the semiconductor substrate W is horizontally rotated integrally with the substrate holding unit 922 while the substrate is held horizontally by the substrate holding unit 922 via the spin chuck 922.
  • the acid solution is supplied from the center nozzle 924 to the central portion on the front side of the substrate W.
  • the acid solution may be any non-oxidizing acid, for example, hydrofluoric acid, hydrochloric acid, sulfuric acid, citric acid, oxalic acid or the like.
  • the oxidant solution is continuously or intermittently supplied to the peripheral portion of the substrate W from the edge nozzle 926.
  • the oxidizing agent solution any one of ozone water, hydrogen peroxide solution, nitric acid solution, sodium hypochlorite solution or the like is used, or a combination thereof is used.
  • the copper film and the like formed on the upper surface and the end surface are rapidly oxidized by the oxidizing agent solution, and are simultaneously supplied from the center nozzle 924. Then, it is etched and dissolved and removed by the acid solution spread over the entire surface of the substrate.
  • the acid solution and the oxidizing agent solution at the periphery of the substrate, it is possible to obtain an etching profile that is steeper than when the mixed water is supplied in advance from a nozzle. At this time, the etching rate of copper is determined by those concentrations.
  • an oxidizing agent solution and a silicon oxide film etching agent are supplied simultaneously or alternately from the back nozzle 928 to the center of the back surface of the substrate.
  • hydrofluoric acid can be used as the silicon oxide film etching agent, and the use of hydrofluoric acid in the acid solution on the surface side of the substrate can reduce the types of chemicals.
  • the removal of the copper film in the edge width C at the peripheral portion of the semiconductor substrate surface and the removal of copper contamination on the back surface can be simultaneously performed, and this process can be completed within, for example, 80 seconds.
  • the edge cut width of the edge can be set arbitrarily (2 mm to 5 mm), but the time required for etching does not depend on the cut width.
  • FIGS. 12 and 13 show the anneal unit 814.
  • the annealing unit ⁇ 4 is located inside a chamber 1002 having a gate 1000 for taking in and out the semiconductor substrate W, and heats the semiconductor substrate W to, for example, 400 ° C.
  • a hot plate 104 and a cool plate 106 for cooling the semiconductor substrate W by flowing cooling water, for example, are arranged vertically.
  • a plurality of elevating pins 1008 that penetrate the inside of the cool plate 106 and extend in the vertical direction and hold the semiconductor substrate W on the upper end thereof are arranged so as to be able to move up and down.
  • a gas introduction pipe 110 for introducing an antioxidant gas between the semiconductor substrate W and the cut plate 108 during annealing and a gas introduction pipe 110 for introducing the gas for preventing oxidation.
  • a gas exhaust pipe 102 for exhausting gas flowing between the semiconductor substrate W and the hot plate 104 is arranged at a position facing each other with the hot plate 104 interposed therebetween. I have.
  • the H 2 gas flowing in the channel 110 18 is mixed with the mixer 102 in a mixer 120, and the mixed gas is connected to the gas inlet channel 102 in which the gas mixed in the mixer 120 flows. .
  • the semiconductor substrate W carried into the chamber 1002 through the gate 100 is held by the lifting pins 1008, and the lifting pins 1008 are
  • the distance between the semiconductor substrate W held by the lifting / lowering pins 108 and the hot plate 104 is increased, for example, to about 0.1 to 1.0 mm.
  • the semiconductor substrate W is heated through the hot plate 104 to, for example, 400 ° C., and at the same time, a gas for preventing oxidation is introduced from the gas introducing pipe 100 ⁇ 0. Then, the gas flows between the semiconductor substrate W and the cutting plate 104 and is exhausted from the gas exhaust pipe 101.
  • the semiconductor substrate W is annealed while preventing oxidation, and the annealing is continued for, for example, several tens of seconds to about 60 seconds to terminate the annealing.
  • the substrate heating temperature is selected from 100 to 600 ° C.
  • the lifting pins 1008 are lowered until the distance between the semiconductor substrate W held by the lifting pins 1008 and the cool plate 106 becomes, for example, about 0 to 0.5 mm. .
  • cooling water is introduced into the cooling plate 10.06 until the temperature of the semiconductor substrate W becomes 100 ° C or less, for example, for about 10 to 60 seconds, and Is cooled, and the semiconductor substrate after the completion of the cooling is transferred to the next step.
  • FIGS. 15 to 23 are views showing still another example of the substrate processing apparatus of the present invention.
  • the substrate processing apparatus has a plating processing tank 46 having a substantially cylindrical shape and containing a plating solution 45 therein, and a substrate W disposed above the plating processing tank 46 for transferring a substrate W. It is mainly composed of a holding head 47.
  • the plating bath 46 has a plating chamber 49 opened upward and having an anode 48 disposed at the bottom, and a plating solution 45 is held in the plating chamber 49.
  • a cladding tank 50 is provided on the inner peripheral wall of the plating bath 50.
  • plating liquid jet nozzles 53 protruding horizontally toward the center of the plating chamber 49 are arranged at equal intervals along the circumferential direction.
  • Numeral 53 communicates with a plating solution supply passage extending vertically inside the plating tank 50.
  • a punch plate 220 provided with a large number of holes of, for example, about 3 mm is disposed above the anode 48 in the plating chamber 49, whereby the anode 48 The black film formed on the surface is wound up by the plating liquid 45 to prevent it from flowing out.
  • a plating bath 50 is provided with a first plating solution discharge port 57 for drawing the plating solution 45 in the plating chamber 49 from the bottom periphery of the plating chamber 49 and an upper end of the plating bath 50.
  • a second plating solution outlet 59 for discharging the plating solution 45 overflowing the weir member 58, and a third plating solution outlet for discharging the plating solution 45 before overflowing the weir member 58. 20 are provided, and further, at the lower part of the weir member 58, as shown in FIG. 21, openings 222 having a predetermined width are provided at predetermined intervals.
  • the plating solution is discharged to the outside from the third plating solution discharge port 120 and the weir as shown in Fig. 21 (a).
  • the member 58 overflows, and further passes through the opening 222, and is discharged from the second plating solution discharge port 59 to the outside.
  • the plating solution is discharged to the outside from the third plating solution discharge port 120 and the opening 2 as shown in Fig. 2 (b). After passing through 22, it is discharged to the outside also from the second plating solution discharge port 59, so that it is possible to easily cope with a large or small plating amount. Further, as shown in FIG.
  • a through-hole for liquid level control is provided above the plating solution jetting nozzle 53 and communicates between the plating chamber 49 and the second plating solution outlet 59.
  • 2 24 are provided at a predetermined pitch along the circumferential direction, whereby the plating solution passes through the through-holes 2 24 and is discharged from the second plating solution discharge port 59 to the outside when not plating.
  • the level of the plating solution is controlled.
  • the through holes 224 serve as orifices during the plating process, and the amount of the plating solution flowing out of the through holes 224 is limited.
  • the first plating solution discharge port 57 is connected to the reservoir 222 through the plating solution discharge pipe 60a, and the flow rate is adjusted in the middle of the plating solution discharge pipe 60a.
  • the vessel 61a is interposed.
  • the second plating solution discharge port 59 and the third plating solution discharge port 120 join together inside the plating tank 50 and then directly into the reservoir 2 2 6 via the plating solution discharge pipe 60 b. It is connected to the.
  • the plating solution 45 entering the reservoir 226 enters the plating solution adjusting tank 40 from the reservoir 226 by the pump 228.
  • a temperature controller 230 and a plating liquid analysis unit 232 for taking out and analyzing a sample liquid are attached to the plating liquid adjusting nozzle 40, and a single pump 234 is driven. Accordingly, the plating solution 45 is supplied from the plating solution adjusting tank 40 to the plating solution jet nozzle 53 of the copper plating device 156 through the filter 236.
  • a control valve 56 for keeping the pressure on the secondary side constant is provided in the middle of a plating solution supply pipe 55 extending from the plating solution adjusting tank 40 to the copper plating device 15.
  • the plating solution 45 in the plating chamber 49 is positioned near the periphery of the inside of the plating chamber 49, and the central part of the plating solution surface is divided by the upper and lower flows of the plating solution 45.
  • the vertical rectifying ring 62 and the horizontal rectifying ring 63 which push upward and smooth the downward flow, and make the distribution of current density more uniform, make the outer peripheral end of the horizontal rectifying ring 63. Fixed to the plating tank 50 Is placed.
  • the head part 47 has a housing 70 having a rotatable lower-opening bottomed cylindrical shape having an opening 94 in the peripheral wall, and a vertically movable movable ring having a lower end provided with a pressing ring 240.
  • a pressing rod 24 is provided.
  • a ring-shaped substrate holding portion 72 protruding inward is provided, and the substrate holding portion 72 protrudes inward.
  • a ring-shaped sealing material 244 whose top end protrudes upward in a spire shape is attached.
  • a force source electrode contact 76 is disposed above the sealing member 244.
  • the substrate holding portion 72 is provided with air vent holes 75 extending outward in the horizontal direction and further extending upward and inclined at an equal interval along the circumferential direction.
  • the substrate W is held by the suction hand H or the like as shown in FIGS. 19 and 20. It is placed inside the housing 70 and placed on the upper surface of the sealing material 24 4 of the substrate holding portion 72. After the suction hand H is pulled out of the housing 70, the press ring 240 is lowered. As a result, the periphery of the substrate W is held between the sealing material 24 4 and the lower surface of the pressing ring 240 to hold the substrate W, and when the substrate W is held, the lower surface of the substrate W and the sealing material 24 4 The pressure contact is made to securely seal here, and at the same time, the substrate W and the contact 76 for the force source electrode are energized.
  • the housing 70 is connected to the output shaft 248 of the motor 246, and is configured to rotate by driving the motor 246.
  • the pressing rod 24 is provided with a bearing 25 at the lower end of a slider 25 which moves up and down by the operation of a guide cylinder 25 fixed to a support 250 surrounding the motor 24.
  • a ring-shaped support frame 258 supported rotatably through the shaft is vertically suspended at a predetermined position along the circumferential direction.
  • the support 250 is attached to a slide base 262 which moves up and down by screwing with a ball screw 261, which rotates with the driving of the motor 260, and is further surrounded by an upper housing 2664. As the motor 260 is driven, it moves up and down together with the upper housing 264. Further, on the upper surface of the plating tank 50, a lower housing 2557 surrounding the periphery of the housing 70 at the time of plating is mounted.
  • the plating tank 50 is provided with a plating solution scattering prevention cover 50b which covers an upper part of the plating solution overflowing during the plating process.
  • a substrate centering mechanism 270 for centering the substrate W which is located above the substrate holding portion 72 of the housing 70, is provided at four force points along the circumferential direction in this example.
  • FIG. 22 shows the details of the board centering mechanism 270, which is a gate-shaped bracket 272 fixed to the housing 70, and a positioning device arranged in the bracket 272.
  • Block 2 7 4, and the positioning block 2 7 4 has a bracket 2 7 2 It is supported swingably via a pivot 276 fixed in the horizontal direction, and a compression coil spring 278 is interposed between the housing 70 and the positioning block 274.
  • the positioning block 274 is urged through the compression coil spring 278 so that the lower portion protrudes inward about the pivot 276, and the upper surface 274a of the positioning block 274 is raised.
  • the positioning block 274 is restricted from moving when it comes into contact with the upper lower surface 272a of the bracket 272, which serves as a hub.
  • the inner surface of the positioning block 274 is a tapered surface 274b that extends outwardly upward.
  • the center of the substrate is moved to the substrate holder 72. If it is deviated from the center, the positioning block 274 is pivoted outward by the elastic force of the compression coil spring 278, and when the gripping of the transfer robot or the like by the suction hand is released, the compression coil spring When the positioning block 274 returns to its original position with the elastic force of 278, the substrate can be centered.
  • Fig. 23 shows a power supply contact (probe) 77 that supplies power to the cathode electrode plate 208 of the cathode electrode contact 76.
  • the power supply contact 77 is composed of a plunger, It is surrounded by a cylindrical protective body 280 reaching the cathode electrode plate 280 and protected from the plating solution.
  • the suction hand (not shown) of the transfer robot and the substrate W suction-held by the hand with the surface facing down are passed through the opening 94 of the housing 70. After inserting it into the inside and moving the suction hand downward, the vacuum suction is released and the substrate W is removed from the housing 70. It is placed on the substrate holding part 72, and after that, the suction hand is raised and pulled out of the housing 70. Next, the pressing ring 240 is lowered, and the peripheral edge of the substrate W is sandwiched between the substrate holding portion 72 and the lower surface of the pressing ring 240 to hold the substrate W.
  • the plating solution 45 is ejected from the plating solution ejection nozzle 53, and at the same time, the housing 70 and the substrate W held thereon are rotated at a medium speed, and the plating solution 45 is filled to a predetermined amount. After a few seconds, the rotation speed of the housing 70 is reduced to a low speed (for example, 100 min- 1 ), and the anode 48 is used as the anode and the substrate processing surface is used as the cathode, and a current is applied to perform electrolysis. Perform a fix.
  • a low speed for example, 100 min- 1
  • the plating solution is allowed to flow out only from the liquid level control through hole 2 24 located above the plating solution ejection nozzle 53.
  • the supply amount of the plating liquid is reduced, thereby exposing the housing 70 and the substrate held thereon to the plating liquid surface.
  • the plating solution is centrifugally removed by rotating the plating solution at a high speed (for example, 500 to 800 min- 1 ). I do.
  • the rotation of the housing 70 is stopped so that the housing 70 is oriented in a predetermined direction.
  • the pressure ring 240 is raised.
  • the suction hand of the transfer robot 28 b is inserted into this through the opening 94 of the housing 70 with the suction surface facing downward, and the suction hand is moved to a position where the suction hand can suck the substrate. Is lowered.
  • the substrate is vacuum-sucked by the suction hand, the suction hand is moved to a position above the opening 94 of the housing 70, and the suction hand and the substrate held thereon are taken out from the opening 94 of the housing 70.
  • the mechanical simplification of the head section 47 is achieved.
  • the plating process is performed when the level of the plating solution in the plating tank 46 is at the level of plating, and the board is drained and delivered when the level of the plating solution is at the level at the time of substrate delivery. It is possible to prevent the black film generated on the surface of the anode 48 from drying and oxidizing.
  • the substrate processing apparatus is provided with a substrate processing section 2-1 for performing a plating process and ancillary processing, and is provided with a plating solution for storing a plating solution adjacent to the substrate processing section 2_1.
  • Liquid tray 2_2 is arranged.
  • an electrode part 2 which is held at the tip of an arm 2-4 oscillating about the rotation axis 2-3 and oscillates between the substrate processing unit 2- ⁇ and the attached liquid tray 2-2.
  • An electrode arm 2-6 having 5 is provided.
  • the precoat / collection arm 2-7 which is located on the side of the substrate processing section 2-1, and a fixed nozzle 2-8, which injects a chemical solution such as pure water or ionized water or a gas toward the substrate.
  • a fixed nozzle 2-8 which injects a chemical solution such as pure water or ionized water or a gas toward the substrate.
  • three fixed nozzles 2-8 are arranged, and one of them is used for pure water supply.
  • the substrate processing section 2-1 includes a substrate holding section 2-9 for holding the substrate W with the plating surface facing upward, and a substrate holding section 2-9 above the substrate holding section 2-9.
  • a cathodic portion 2-10 is provided so as to surround the periphery of the substrate holding portion 2-9.
  • a substantially cylindrical cup 2-11 with a bottom that surrounds the periphery of the substrate holder 2-9 and prevents various chemicals used during processing is slidable up and down via an air cylinder 2-1-2. Have been.
  • the substrate holding section 2-9 is moved up and down by the air cylinder 2-1-2 between the lower substrate transfer position A, the upper plating position B, and the pretreatment / cleaning position C in between. It is supposed to.
  • Board holding part 2 Numeral 9 is configured to rotate integrally with the cathode section 2-10 at an arbitrary acceleration and speed via a rotary motor 2-14 and a belt 2-15.
  • a substrate loading / unloading port (not shown) is provided on the side of the transfer robot (not shown) on the side of the frame of the electrolytic copper plating apparatus.
  • the sealing member 2-16 of the cathode section 2-10 and the cathode electrode 2-17 below are attached to the periphery of the substrate W held by the board holding sections 2-9. It comes into contact.
  • the cup 2-11 is positioned so that its upper end is below the substrate loading / unloading port, and as shown by the phantom line in FIG. I'm sorry.
  • the cathode electrode 2-17 is pressed against the periphery of the substrate W held by the substrate holder 219, and the substrate W is energized.
  • the inner peripheral end of the sealing member 2-16 presses against the upper surface of the peripheral edge of the substrate W, sealing it in a water-tight manner, and the plating liquid supplied to the upper surface of the substrate W is exposed to the edge of the substrate W.
  • the plating solution is prevented from oozing out of the electrode, and the plating solution is prevented from contaminating the power source electrodes 2-17. As shown in Fig.
  • the electrode part 2-5 of the electrode arm part 2-6 is at the free end of the swing arm 2-4, the housing 2-18 and the periphery of this housing 2-18 It has a hollow support frame 2-19 surrounding the housing, a housing 2-18 and an anode 2-20 which is fixed by sandwiching the peripheral portion between the housing 2-18 and the support frame 2-19.
  • the anode 2 — 20 covers the opening of the housing 2 — 18, and a suction chamber 2 — 21 is formed inside the housing 2 — 18.
  • the suction chamber 2-21 has a plating liquid introduction pipe 2-28 and a plating liquid discharge pipe (not shown) for introducing and discharging the plating solution. It is connected.
  • the anode 2-20 has
  • a plating solution impregnating material 2-22 made of a water-retentive material covering the entire surface of the anode 2-20 is attached to the lower surface of the anode 2-20.
  • the plating liquid impregnating material 2 -22 may be, for example, a woven fabric, a nonwoven fabric, or a sponge made of at least one material of polyethylene, polypropylene, polyester, polyvinyl chloride, Teflon, polyvinyl alcohol, polyurethane, and derivatives thereof. It is made of a porous structure or porous ceramics.
  • the mounting of the plating solution impregnated material 2 ⁇ 22 on the anode 2 ⁇ 20 is performed as follows. That is, a large number of fixing pins 2-25 having a head at the lower end are irremovably housed upward in the liquid impregnating material 2-22 with the head attached, and the shaft is connected to the anode 2-20.
  • the fixing pin 2-25 is urged upward through a U-shaped leaf spring 2-26 to penetrate the inside, so that the plating solution impregnated material is on the lower surface of the anode 2-20.
  • 2-2-2 is closely attached via the elastic force of leaf spring 2-26.
  • a columnar PVC polyvinyl chloride
  • PET polyethylene terephthalate
  • the pin may be disposed so as to penetrate the anode, and an adhesive may be attached to the tip surface of the pin that appears on the lower surface of the anode to be fixedly adhered to the plating solution impregnating material.
  • the anode and the plating solution impregnating material can be used in contact with each other, but a gap can be provided between the anode and the plating solution impregnating material, and plating can be performed in a state where the plating solution is held in the gap.
  • This gap is selected from the range of 20 mm or less, preferably from 0.1 to 10 mm, more preferably from 1 to 7 mm.
  • the anode dissolves from below, so the gap between the anode and the plating solution impregnated material increases over time, leaving a gap of about 0 to 20 mm. .
  • the electrode unit 2-5 is attached to the substrate W and the attachment liquid impregnating material 2-2 held by the substrate holder 2-9. 2 is lowered until it reaches about 0.1 to 10 mm, preferably about 0.3 to 3 mm, and more preferably about 0.5 to 1 mm.
  • the plating solution is supplied from, and the plating solution is impregnated with the plating solution so that the plating solution is contained in the plating solution impregnating material.
  • the substrate W is plated by applying a voltage from a plating power source between the upper surface (covered surface) of the substrate W and the anode 2-2 to 20 with the liquid.
  • the unprocessed substrate W is loaded into the substrate holding unit 2-9 at the substrate transfer position A, loaded into the transfer opening port 68 (not shown), and placed on the substrate holding unit 2-9.
  • the cup 2-11 is raised, and at the same time, the substrate holder 2-9 is raised to the pretreatment / cleaning position C.
  • the precoat / collection arm 2-7 which was at the evacuation position, is moved to a position facing the substrate W, and the tip thereof is moved. From the pre-coat nozzle provided on the substrate W, a pre-coat liquid composed of, for example, a surfactant is intermittently discharged onto the surface to be covered of the substrate W.
  • the pre-coat liquid spreads over the entire surface of the substrate W.
  • the precoat / collection arm 2-7 is returned to the retracted position, the rotation speed of the substrate holding unit 2-9 is increased, and the precoat liquid on the surface to which the substrate W is attached is shaken off and dried by centrifugal force.
  • the electrode arm 2-6 is swiveled in the horizontal direction so that the electrode 2-5 is positioned above the plating solution tray 2-2 above the position where plating is to be performed, and the electrode 2-5 is pressed at this position.
  • Sword part 2 Lower toward 10
  • a plating voltage is applied to the anode 2-20 and the force sword section 2-10 to supply the plating solution into the electrode section 2-5, and The plating solution is supplied to the plating solution impregnated material 2-22 from the plating solution supply port penetrating through 2-20.
  • the plating solution impregnated material 2-2 does not come into contact with the covering surface of the substrate W, and is about 0.1 to 1 Omm, preferably 0.3 to 3 mm, more preferably 0.5 to ⁇ . mm.
  • the plating solution containing Cu ions oozing out of the plating solution impregnating material 2-22 causes the plating solution impregnating material 2-22 to move between the plating solution impregnating material 2-22 and the surface to which the substrate W is attached.
  • the gap is filled, and the plating surface of the substrate W is plated with Cu.
  • the substrate holder 2-9 may be rotated at a low speed.
  • the pre-coat recovery arm 2-7 is moved from the retracted position to a position facing the substrate W and lowered, and the remaining plating solution on the substrate W is recovered from a plating solution recovery nozzle (not shown).
  • the pre-collection / collection arm 2-7 is returned to the retracted position, Pure water is discharged to the center of the substrate W, and at the same time, the substrate holder 2-9 is rotated at an increased speed to replace the plating solution on the surface of the substrate W with pure water.
  • the substrate holder 2-9 is lowered from the attachment position B to the pretreatment / cleaning position C, and the substrate holder 2-9 is supplied with pure water from the fixed nozzle 2-8 for pure water. Rotate the power sword section 2-10 to perform water washing. At this time, the seal member 2-1 6 and the power sword electrode 2 -17 must be cleaned at the same time as the substrate W with pure water directly supplied to the force sword section 2-10 or pure water scattered from the surface of the substrate W. Can be.
  • the supply of pure water from the fixed nozzles 2-8 is stopped, and the rotation speeds of the substrate holding unit 2-9 and the force sword unit 2-10 are increased. Shake off the pure water to dry. At the same time, the sealing member 2-16 and the cathode electrode 2-17 are also dried. When the drying is completed, the rotation of the substrate holding unit 2-9 and the force sword unit 2-10 is stopped, and the substrate holding unit 2-9 is lowered to the substrate transfer position A.
  • a patterned substrate having the structure shown in Fig. 30 was prepared (diameter ⁇ 80 tm, It has a blind via hole with a depth of 40 m and a pad with a diameter of 150 tm, and has been made conductive by electroless copper plating.)
  • the risertron process manufactured by Ebara Uji Light Co., Ltd. was used for the electroless copper plating.
  • copper plating was performed on the patterned substrate that had been subjected to the conductive treatment, using seven plating baths (products 1 to 4 of the present invention and comparative products 1 to 3) described later.
  • the copper plating was performed at 25 ° C. and a cathode current density of 2 A / dm 2 for 60 minutes under aeration stirring.
  • Comparative Product 1 is the same basic composition as that of Product 1 of the present invention except that only the additives are changed, and Comparative Product 3 is a so-called high-speed single-mouth bath composition used for a normal printed circuit board.
  • Comparative product 2 uses an additive that is commercially available for plating via filling.
  • the evaluation of the via hole filling property after plating was performed by polishing the cross section of the substrate pattern portion and measuring the plating thickness with a microscope. The plating thickness was measured at the pad portion and via-hole portion. Among the pad portion, as shown in Figure 3 1, the two points of P ,, P 2, via hole part is via central D measured, to evaluate the hole Fi ring as compared to measured values. Table 1 shows the results.
  • the present invention product 1 is a mixture of the present invention product 1:
  • Comparative product 3 25 25 1 24 Based on the results in Table 1, when copper plating is performed in a plating bath (Comparative product 1) using an additive that has been generally used for a printed circuit board, a blind via hole is obtained. plating thickness of the inner (D) the surface (P and P 2: pad portion) although become equal to or slightly thinner and, by using the plated bath of the present invention products 1 to 4 of substantially the blind via hole It has become possible to fill the 60 m deep hole with copper.
  • Figure 32 shows a schematic diagram of a package substrate used for an MPU, etc.
  • a patterned substrate was prepared (line width 100 ⁇ , depth 30 ⁇ m). This pattern substrate was plated under the same plating conditions as in Example 1 using the plating bath of the present invention product 2 and comparative product 2 used in Example 1 to evaluate the uniformity of the film thickness of the wiring portion. did.
  • the evaluation was performed by a cross-sectional film thickness measurement method using a microscope as in Example 1.
  • Plating thickness as shown in FIG. 3 3, respectively line end and (Regis Bok side), and to measure the two points of the central portion L 2, was assessed thickness uniformity of pad wiring portion.
  • Table 2 shows the results.
  • a sample was prepared by opening a through hole with a diameter of 1 mm and a hole of 0.3 mm on an FR-4 substrate with a thickness of 1.6 mm, and using a risertron process similar to that in Example 1 in advance.
  • a copper plating treatment was performed to form a 0.5 tm film of electroless copper plating.
  • This substrate was subjected to through-hole plating at 25 ° C. and 2 A / dm 2 for 70 minutes using the plating baths of the product of the present invention 1 and the comparative product 2.
  • a normal plating bath for through-hole substrates (Comparative Product 3) was also evaluated.
  • the throwing power As for the calculation of the throwing power, measure the plated thickness of the through hole inner wall central portion shown in FIG. 3 4 (left 2 and right R 2) and the substrate surface (the right R, and left) Then, the ratio was calculated by the following equation (X) to determine the throwing power (%). Furthermore, the thickness of the through-hole corner (left L 3 right R 3 ) was also measured. 1 mm diameter through-hole results
  • Table 3 shows the results for the 0.3 mm through hole.
  • the plating bath of the present invention exhibited uniform electrodeposition (throwing power) equal to or higher than that of a general plating bath for through-hole substrates.
  • the difference in film thickness between the left and right inner walls of the through hole is large, and if the film thickness on one side of the corner is extremely thin, the risk of circuit breakage during thermal cycle tests etc. Is high. It is considered that this difference in film thickness is also caused by the same reason as the result of Example 2 described above.
  • the physical properties of the formed copper film are regarded as important. Therefore, the physical properties of the copper film obtained from the plating bath of the present invention are compared with those of a general plating bath for print substrates (comparative products).
  • the physical properties of the copper film obtained from 3) and the following general decorative copper sulfate-plated product (comparative product 4) were evaluated by performing the following measurements. (Measurement of physical properties)
  • a stainless steel plate was copper-plated with a thickness of 50 m using each plating bath, and then annealed at 120 ° C for 60 minutes.
  • the formed film was peeled off from the stainless steel plate, and the elongation and tensile strength of the film were measured using a tensile tester (Autograph AGS-H500N manufactured by Shimadzu Corporation) as a 10 mm wide strip test piece.
  • the physical properties of the plating film were evaluated. Table 5 shows the results.
  • the use of the plating bath of the present invention makes it possible to perform the peer-filling plating by the pattern plating method, which has been conventionally difficult.
  • a printed circuit board having both through holes and via holes can be processed in one process with one plating bath. It is possible to efficiently manufacture a print substrate having a high fine pattern.
  • the substrate sample was electrified by sputtering to form a copper seed layer with a thickness of 100 nm.
  • a temperature of 24 ° C and a negative current density of the sample substrate were used. Copper plating was performed at 150 A / dm for 150 seconds.
  • Invention 7 Copper sulfate (pentahydrate) 150 g / L
  • the copper plating bath and the plating method of the present invention By using the copper plating bath and the plating method of the present invention, not only excellent via filling properties, but also uniformity in plating and excellent uniformity for mixed through holes are obtained. Even for electronic circuit boards such as semiconductor wafers and print boards with circuit patterns formed in the wiring grooves, Copper plating with high electrical reliability can be performed. Furthermore, it is also possible to perform plating that allows all components to be easily analyzed. Therefore, it is possible to efficiently manufacture a printed circuit board or a circuit board for an electronic circuit having a fine pattern with high performance and high reliability, such as a build-up board, at a low cost.

Landscapes

  • Chemical & Material Sciences (AREA)
  • Engineering & Computer Science (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Electrochemistry (AREA)
  • Materials Engineering (AREA)
  • Metallurgy (AREA)
  • Organic Chemistry (AREA)
  • Electroplating Methods And Accessories (AREA)
  • Electrodes Of Semiconductors (AREA)
  • Electroplating And Plating Baths Therefor (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Description

明 細 害 銅めつき浴およびこれを用いる基板のめっき方法 技術分野
本発明は、 銅めつき浴およびこれを用いる基板のめっき方法に関し、 さらに詳細には、 シリコンウェハ等の半導体基板やプリン卜基板等、 微 細な回路パターンやブラインドビアホール、 スルーホール等の微小孔等 を有する基板に対して、 高い信頼性で銅めつきを行うことのできる銅め つき浴およびこれを用いるめっき方法に関する。 背景技術
近年、 携帯端末機器、 パソコン、 ビデオ、 ゲーム機等の電子機器の回 路実装法として、 ビルドアップ工法が適用されるようになってきた。 こ のビルドアップ工法では、積層板に微小孔（スルーホールやビアホール） が設けられており、 この微小孔内に析出させた金属によって、 各回路層 間の接続が行なわれることにより回路の多層化が可能となる。 この微小 孔のうち、 ブラインドの微小孔であるビアホール （以下 「ビアホール j という） 内への金属の析出は、 ビアホールめつきやビアフィ リングによ つて行われている。
ところが、 ビアホールの内側面およひ底面に金属皮膜を形成させるビ ァホールめつきでは、穴の上にさらに導体層を積み上げることは難しく、 また、 回路層間を接続するにあたって、 十分な通電を保障するためには 金属皮膜の析出ェリアを増大させる必要があった。
一方、 ビアホール内に金属を充填するビアフィ リングを用いると、 穴 が完全に埋まり、 しかもフィ リングを行なった後のビアホール部分表面 が平坦であれば穴の上にまたビアホールを形成できるのでダウンサイジ ングには非常に有利である。 そのため、 絶縁体 （絶縁層） の平坦化には 限界があるビアホールめつきに代わるものとして、 層間の接続穴 （ホー ル） を埋める、 いわゆるビアフィ リングの必要性が高まってきていた。
ところで、 従来のビアフィ リングには、 （〗 ） 絶縁層と下の導体層と の間にホールを形成したのち、 電気銅めつきによってピラー （柱） ゃポ ス卜を形成し、 表面に露出した析出銅を研磨により平滑化する方法、
( 2 ) 無電解銅めつきを用いて穴の底部の導体層のみを活性化して無電 解めつきで選択的に積み上げる方法、 （ 3 ) 穴に銅ペース卜などを埋め 込む方法などが用いられてきた。
これらの方法のうち、 （ 1 ) の方法では、 かなりの厚さで析出した銅 めっき層を研磨する必要があるという問題が、 また、 （ 2 ) の無電解め つきでは、 必要な厚さの銅めつき層を得るのにかなりの時間を要すると いう問題がそれぞれあった。 一方、 （ 3 ) の方法は、 簡便なものではあ るが、 ペース卜は金属を溶剤などを用いて分散させているため、 導電性 の限界や充填後の体積減少による縮みゃポイ ド （空隙） が発生したり、 ホール内壁との剥離が生じることがあリ、 信頼性の面で大きな問題があ つた。
このようなことから、 近年では電気めつきによってビアホール内を完 全に充填する方法が提案されておリ、 そのためのめっき液やめつき方法 が開発されている。
しかしながら、これまでに提案されためつき液あるいはめっき方法も、 実用上においては下記の点で種々の不具合が生じていた。 すなわち、 提 案されているめっき液は、 染料系などの強いレべラー成分を含有する液 を用いてビアホールを埋め込むメカニズムを利用していることが多い が、 このようなレべラー成分は拡散律速性が強く、 拡散層の薄くなる表 面に多く吸着して表面のめっき析出を抑制し、 拡散層の厚い凹部、 すな わちビアホール内のめっき析出を相対的に促進してビアフィリングを可 能にするというものである。
しかし、 この種のめっき液は、 基板全面をめつきするいわゆるパネル めっき法には適しているが、 あらかじめレジス卜等で回路がパターニン グされている基板や、 スルーホールが混在する基板で使用すると、 レべ ラー成分が拡散層の厚みやめつき流れの速さの影響を受けやすくなる。 その結果、 ビアや配線の中央と端部でのめっき膜の厚さが大きく異なつ たり、 スルーホールの入リロのコーナー部やスルーホール内壁の片側部 のめつきの厚さだけが極端に厚くなつてしまい、 積層性や電気的信頼性 に問題を生じてしまうことがあった。
また、 パルス波形を用いてめっきする方法も提案されているが、 この 方法では、 設備費が高価となリコストアップになるばかリか、 電流コン 卜ロールが煩雑であるという問題があつた。
さらに、 これまでのめっき液は、 添加剤として 3種類あるいはそれ以 上の多成分を有し、 分析管理が非常に困難であった。 この分析管理が困 難であることは、 高度なフィ リング性やパターンめっきにおける膜厚の 均一性、 あるいは物性を維持することが難しくなることにつながり、 製 品の歩留まりゃコス卜に大きく影響を与えていた。
従って、 基板のめっき、 特に微小孔ゃ微細配線溝を有する基板のめつ きを、 信頼性高く行うことにできる技術の提供が求められていた。 発明の開示
本発明者らは、 上記課題を解決すべく、 銅めつき浴に関して長年に渡 つて検討を重ねた結果、 一定の成分を含有した銅めつき浴を用いてめつ きを行えば、 優れたビアフィ リング性とともに、 めっきの均一性と、 混 在するスルーホールに対しても優れた均一性をも併せ持ち、 さらに、 微 細な配線溝で回路パターンが形成された半導体ウェハやプリン卜基板等 の電子回路用基板に対しても、 電気的信頼性の高い銅めつきを行うこと ができることや、 しかも当該めつき浴の主要成分が容易に分析できるも のであることを見出し、 本発明を完成した。
すなわち、 本発明は、 ァミン類とグリシジルエーテルの反応縮合物お よび または該縮合物の 4級アンモニゥ厶誘導体を含有することを特徴 とする銅めつき浴を提供するものである。
また、 本発明は、 パターニングされた基板を導電化処理した後、 上記 銅めつき浴でめっきする基板のめっき方法を提供するものである。
更に、 本発明は、 上記銅めつき浴に使用される添加剤を提供するもの である。 図面の簡単な説明
第 1 図は、 本発明のめっき方法を使用する基板処理装置の一例を示す 平面配置図である。
第 2図は、第 1 図に示す基板処理装置内の気流の流れを示す図である。 第 3図は、 第 1 図に示す基板処理装置の各エリア間の空気の流れを示 す図である。
第 4図は、 第 1 図に示す基板処理装置をクリーンルーム内に配置した 一例を示す外観図である。
第 5図は、 基板処理装置の他の例を示す平面配置図である。
第 6図は、 基板処理装置の別の例を示す平面配置図である。
第 7図は、 基板処理装置の更に別の例を示す平面配置図である。
第 8図は、 基板処理装置の別の他の例を示す平面配置図である。 第 9図は、 基板処理装置の更に別の他の例を示す平面配置図である。 第 1 0図は、 本発明のめっき方法を使用する基板処理装置における各 工程の流れを示すフローチヤ一卜である。
第 1 1 図は、 ベベル '裏面洗浄ュニッ 卜を示す概要図である。
第 1 2図は、 ァニールュニッ卜の一例を示す縦断正面図である。
第 1 3図は、 第 1 2図の平断面図である。
第 1 4図は、 銅めつきにより銅配線を形成する例を工程順に示す図で ある。
第 1 5図は、 基板処理装置の更に他の例を示す装置全体の断面図であ る。
第 1 6図は、 第 1 5図の基板処理装置における、 めっき液の流れの状 態を示すめっき液フロー図である。
第 1 7図は、 第 1 5図の基板処理装置における、 非めつき時 （基板受 渡し時） における全体を示す断面図である。
第 1 8図は、 第 1 5図の基板処理装置における、 メンテナンス時にお ける全体を示す断面図である。
第 1 9図は、 第 1 5図の基板処理装置における、 基板の受渡し時にお けるハウジング、 押圧リング及び基板の関係の説明に付する断面図であ る。
第 2 0図は、 第 1 9図の一部拡大図である。
第 2 1 図は、 第 1 5図の基板処理装置における、 めっき処理時及び非 めっき時におけるめっき液の流れの説明に付する図である。
第 2 2図は、 第 1 5図の基板処理装置における、 芯出し機構の拡大断 面図である。
第 2 3図は、 第 1 5図の基板処理装置における、 給電接点（プローブ） を示す断面図である。
第 2 4図は、 本発明のめっき方法を使用する基板処理装置の更に他の 別の例を示す平面図である。
第 2 5図は、 第 2 4図の A— A線断面図である。
第 2 6図は、 第 2 4図の基板処理装置における、 基板保持部及びカソ 一ド部の断面図である。
第 2 7図は、 第 2 4図の基板処理装置における、 電極アーム部の断面 図である。
第 2 8図は、 第 2 4図の基板処理装置における、 電極アーム部のハウ ジングを除いた平面図である。
第 2 9図は、 第 2 4図の基板処理装置における、 アノードとめっき液 含浸材を示す概略図である。
第 3 0図は、 実施例 1 で用いたプリン卜基板のブラインドビアホール 部の構造を模式的に示した図面である。
第 3 1 図は、 実施例 1 で用いたプリン卜基板についてパターンめっき 後の断面膜厚さの測定箇所を示した図面である。
第 3 2図は、 実施例 2で用いたパッケージ基板の配線部の構造を模式 的に示した図面である。
第 3 3図は、 実施例 2で用いたパッケージ基板について配線部めつき 後の断面膜厚さの測定箇所を示した図面である。
第 3 4図は、 実施例 3で用いたスルーホール基板のスルーホール断面 構造とめっき後の膜厚さの測定箇所を示した図面である。
第 3 5図は、 実施例 5で用いたシリコンウェハのビアホール内部を示 した断面写真である。
第 3 6図は、 実施例 5において、 本発明品 5の銅めつき浴でめっきし た後のビアホール内部の断面写真である。
第 3 7図は、 実施例 5において、 本発明品 6の銅めつき浴でめっきし た後のビアホール内部の断面写真である。
第 3 8図は、 実施例 5において、 本発明品 7の銅めつき浴でめっきし た後のビアホール内部の断面写真である。
第 3 9図は、 実施例 5において、 比較品 1 及び 2の銅めつき浴でめつ きした後のビアホール内部の断面写真である。
第 4 0図は、 実施例 5において、 比較品 3の銅めつき浴でめっきした 後のビアホール内部の断面写真である。 発明を実施するために最良の形態
本発明の銅めつき浴は、 必須成分としてアミ 類とダリシジルェ一テ ルの反応縮合物および/または該縮合物の 4級アンモニゥ厶誘導体を含 有することを特徴とするものである。 該成分は、 基板表面ゃ凸部の銅の 析出を抑制し、 凹部を優先的にめっきする、 すなわち銅でフィ リングす るための添加成分として作用する。
この反応縮合物は、 めっき浴の流れの速さや攪拌の強弱の影響を受け にくく、 めっき浴中でも安定であるため、 積層性や電気的信頼性の優れ た銅めつきを行うことが可能となる。 また、 従来の添加剤と比較して、 めっき浴に対して高濃度かつ多量に添加することが可能であリ、 その結 果、 分析管理が容易となるものである。
該反応縮合物のこのような性質は、 詳細は明らかではないが、 反応縮 合物の構造に由来するものと推測される。 すなわち、 該縮合物は、 縮合 物分子中の窒素基がカチオン化されていなくても、 めっき浴中では弱く カチオンに帯電していることによるものと考えられ、 また、 該縮合物の 4級アンモニゥ厶誘導体も、 力チ才ン化されているため、 同様な挙動を 示すものと考えられる。
この反応縮合物の一方の原料であるアミン類の具体例としては、 ェチ レンジァミン、 卜リメチルジァミン、 プロピレンジァミン、 へキサメチ レンジァミン、 N—フエニルエチレンジァミン、 ジメチルァミン、 ジェ タノ一ルァミン、 ジェチルァミノプロピルァミンなどが挙げられる。 また、 反応縮合物の他方の原料となるグリシジルエーテルの具体例と しては、 フエニルダリシジルエーテル、 ァリルグリシジルエーテル、 0 一フエニルフエ二ルグリシジルエーテル、 プチルクリシジルエーテル、 グリシジルメチルエーテル、 グリシジル p—ニトロフエ二ルェ一テル、 グリシジルイソプロピルフエニルエーテル、 グリシジルメ 卜キシフエ二 ルエーテル、 グリシジル 2—ェチルフエニルエーテル、 エチレングリコ 一ルグリシジルエーテル、 ポリエチレングリコールジグリシジルェ一テ ル、 グリセリングリシジルエーテル、 ポリグリセリン一ポリグリシジル エーテルなどが挙げられる。
このアミン類とダリシジルエーテルの反応縮合物または該縮合物の 4 級アンモニゥ厶誘導体 （以下、 「反応縮合物等」 ということもある） の 具体例としては、 例えば、 以下の一般式 （ I ) 〜 （IV ) で示されるもの が挙げられる。
Figure imgf000010_0001
( nは 1 から 1 0の整数を示し、 R " R 2は同一または異なって、 水素 原子、 置換していても良い C，〜C 。のアルキル基または置換していて も良いアルケニル基を示す）
( Π)
Figure imgf000011_0001
( nは 1 から 1 0の整数を示し、 R 3〜 R 5は同一または異なって、 水素 原子、 置換していても良い C，〜 C，。のアルキル基または置換していて も良いアルケニル基を示し、 X—は八ロゲンイオンを示す）
(ΠΙ)
Figure imgf000011_0002
( nは 1 から 1 0の整数を示し、 R 6〜 R 9は同一または異なって、 水素 原子、 置換していても良い C，〜 C，。のアルキル基または置換していて も良いアルケニル基を示す）
( IV )
Figure imgf000011_0003
( nは 1 から 1 0の整数を示し、 R i。〜 R，5は同一または異なって、 水 素原子、 置換していても良い C，~ C，。のアルキル基または置換してい ても良いアルケニル基を示し、 X一は八ロゲンイオンを示す)
また、 上記反応縮合物等の、 好ましい具体的な化合物としては、 例え ば、 以下の （V) 〜 （X X) で示されるものが挙げられる。
OH OH
(CH3)2 —— CHCHCH20― CH2CHゥ 0—— CH2CHCH2-N(CH )2 ( )
OH OH
(CH。)2N— CH2CHCH O一 iCH2CH O)2-CH2CHCH2-N(CH3)2 ( VI )
OH OH
(CH3)2N一 CH2CHCH20一 (CH2CH20)9— CH2CHCH2_N(CH3)2 ( VII )
Figure imgf000012_0001
Figure imgf000012_0002
Figure imgf000012_0003
I XV
Figure imgf000013_0001
ω
O O
XIII
X X
OH
Figure imgf000014_0001
Figure imgf000014_0002
HO—— (CH2-CH— CH20)― H
OCH2CHCH2NH(CH2)3N(C2H5)2 (XVII)
OH
OH
+
(CH3)2N— CH2CHCH2—— N(CH3)3 CI (XVIII)
OH
(CH3)2N— CH2CHCH2— N(CH3)3 2CI~ (XIX)
CH2CH ~~ CHゥ
HO― (CH2-CH-CH20)4— H
+
OCH2CHCH2N(CH3)2 CI (XX) OH CH2CH=CH2 これらの反応縮合物等は、 上記したァミン類とグリシジルエーテルを 用いて常法に従って縮合反応、 あるいは所望により 4級アンモニゥ厶化 することにより得ることができるが、 例えば以下のような方法で縮合反 応させることにより得ることができる。
すなわち、 上記の式 （V) で表される化合物を調製するのであれば、 エチレンダリコールジグリシジルエーテルを水に溶解させ、 50 %ジメ チルァミン水溶液を加えて室温中で約 3 0分間攪拌し、 反応液を減圧濃 縮、 減圧乾燥することにより得ることができる。
また、 式 （I X) で表される化合物 （4級アンモニゥ厶誘導体） を調 製するのであれば、 上記のように合成した式 （V) の化合物をアセトン 及び水に溶解させ、 塩化ァリルを加えて加熱還流させ、 反応液を減圧濃 縮、 減圧乾燥させることにより得ることができる。 他式で示される縮合 物等も、 これらに準じた手段により得ることができる。 なお、 これらの 反応縮合物等は、 例えば、 K B— 1 2 (互応化学工業社製） 等の商品名 で市販されているので、 これを利用しても良い。
上記アミン類とダリシジルエーテルの反応縮合物または該縮合物の 4 級アンモニゥ厶誘導体は、 一種を単独で、 又は二種以上を組み合わせて 使用することができる。 また、 該成分の濃度は、 銅めつき浴の組成にお いて 1 0〜 "！ O O O m g/ Lであればよく、 S O S O O mgZLであ ればより好ましい。
また、 本発明の銅めつき浴に含有することが可能な銅イオン源として は、 通常めつき浴に用いられる銅化合物であれば特に制限はなく利用す ることができる。 その具体例としては、 硫酸銅、 酸化銅、 塩化銅、 炭酸 銅、 ピロリン酸銅や、 メタンスルホン酸銅、 プロパンスルホン酸銅等の アルカンスルホン酸銅、 イセチ才ン酸銅、 プロパノールスルホン酸銅等 のアルカノールスルホン酸銅、 酢酸銅、 クェン酸銅、 酒石酸銅などの有 - 】 4 - 機酸銅及びその塩などが挙げられる。 これらの銅化合物は、 一種を単独 で、 又は二種以上を組み合わせて使用することができる。
また、 かかる銅イオンの濃度は、 銅めつき浴の組成において、 2 5〜 7 5 gZ Lであれば好ましく、 3 5 ~ 6 0 g/Lであればより好ましい。 なお、 本発明の銅めつき浴は、 金属銅をその基本組成とするものでる が、 例えば、 G e、 F e、 I n、 M n、 M o、 N i 、 C o、 P b、 P d、 P t、 R e、 S、 T i 、 W、 C d、 C r、 Z n、 S n、 A g、 A s、 A u、 B i 、 R h、 R u、 I r等の金属を含有していてもよい。
一方、 本発明の銅めつき浴に含有することが可能な有機酸あるいは無 機酸は、 銅を溶解しうるものであれば特に制約なく使用しうるが、 その 好ましい具体例としては、 硫酸、 メタンスルホン酸、 プロパンスルホン 酸等のアルカンスルホン酸類、 イセチオン酸、 プロパノ一ルスルホン酸 等のアルカノールスルホン酸類、 クェン酸、 酒石酸、 ギ酸などの有機酸 類などが挙げられる。 これらの有機酸または無機酸 (、ま、 一種を単独で、 又は二種以上を組み合わせて使用することができる。 なお、 本発明の銅 めっき浴は、 酸性としておくことが好ましい。
この有機酸あるいは無機酸の濃度は、 銅めつき浴の組成において、 1 0〜 2 0 0 g/Lであれば好ましく、 2 0〜 1 0 0 gZ Lであればよリ 好ましい。
さらに、 本発明の銅めつき浴は、 スルホアルキルスルホン酸およびそ の塩及びビススルホ有機化合物またはジチ才力ルバミン酸誘導体を含有 させることができる。 これらは、 一般にキャリア一成分あるいはブライ 卜ナ一とも呼ばれる添加成分であり、 その具体例としては次のものが挙 げられる。
( 1 ) 次式 （X X I ) で表されるスルホアルキルスルホン酸および その塩
Figure imgf000017_0001
(式中、 L，は炭素数 1 から 1 8の飽和あるいは不飽和のアルキレン 基を示し、 M ,は水素あるいはアルカリ金属を示す）
( 2) 次式 （X X II) で表されるビススルホ有機化合物
X，—し— S - S—し— Y， …… （XXII)
(式中、 X，および Υ，は硫酸塩残基またはりん酸塩残基を示し、 し 2 および L 3は炭素数 1 から 1 8の飽和あるいは不飽和のアルキレン基を 示す）
( 3) 次式 （X X III) で表されるジチ才力ルバミン酸誘導体
R3
NCSし— X2 ( XXIII )
R4 II
S
(式中、 R 3および R 4はいずれも水素原子または炭素数 1 から 3の低 級アルキル基、 L 4は炭素数 3から 6のアルキレン基を示し、 X2は硫酸 塩残基またはリン酸塩残基を示す。）
これらの成分は、 一種を単独で、 又は二種以上を組み合わせて使用す ることができる。 また、 その濃度は、 銅めつき浴の組成において 0. 1 〜 2 00 m gZ Lが好ましく、 0. 〜？ ！^！^ ^ノしがより好ましい。 なお、 本発明の銅めつき浴には、 上記成分のほかに、 塩素イオンが存 在することが好ましく、 その濃度は塩素濃度として 0. 0 1 ~ l 0 0 m Lであることが好ましく、 1 0〜 6 O m gノ Lであればより好まし い。
また、 本発明で使用される銅めつき浴には、 上記の成分以外に、 一般 的に銅めつきで用いられるポリエーテル類、 具体的にはポリエチレング リコール、 ポリプロピレングリコール、 プル口ニック型界面活性剤、 テ 卜口ニック型界面活性剤、 ポリエチレングリコール · グリセリルエーテ ル、 ポリエチレングリコール · ジアルキルエーテルなどのいわゆるポリ マー類や表面張力低減を目的とする湿潤剤類、 レベラ一と呼ばれるポリ アルキレンィミン、 アルキルイミダゾリン化合物、 オーラミン及びその 誘導体、 フタロシアニン化合物、 ヤーヌスグリンなどの有機染料などを 含有させることができる。
本発明のめっき浴は、 常法を用いて調製すればよく、 その詳細は、 各 成分の組成や配合量等を考慮して適宜決定すればよい。
次に、 以上説明した銅めつき浴を用い、 本発明のめっき方法を実施す るための好ましい手順について説明する。
本発明にょリめっき方法の対象となる基板は、 例えば、 基板を導電皮 膜でパターニングしたものであり、 この基板には、 穴径が Φ 3 0〜 2 0 O ^ m程度、 深さ （樹脂層の厚さ） が 2 0〜 "！ 0 O /zm程度のブライン ドビアホールを有していても良い。 また、 これらの基板には、 上記ビア ホールのほか、 微細配線用の卜レンチ （溝） や基板を貫通するスルーホ ール等が混在していても良い。
また、 本発明のめっき方法は、 その表面に微細な回路パターンが設け られた、 シリコンウェハ等の半導体基板やプリント基板に対しても、 電 気的信頼性の高い銅めつきを行うことができる。 この基板上の微細な回 路パターンは、 例えば、 微細な卜レンチ （溝） ゃ孔により形成されるも のであり、 この卜レンチゃ孔が金属銅で埋められることにより、 回路配 線となる。 本発明におけるめっき方法の対象となる電子回路用基板とし ては、 例えば、 幅が 0. 0 5〜 1 O /i m程度、 深さが 0. 4〜 l tm程 度の卜レンチを有しているものが挙げられる。
これらの基板の具体的な例としては、 I Cベアチップが直接実装され るパッケージ基板などのプリン卜基板や、 L S I などが直接実装される シリコンウェハ、 更には半導体チップそのものの製造を目的としたシリ コンウェハ基板等を挙げることができる。
これらの基板は、 必要であれば常法で前処理を施してもよい。 前処理 としては、例えば、 シリコンウェハ等のシリコン基板の場合には、 T a、 T a N、 T i N、 W N、 S i T i N、 C o W P、 C o W Bなどによるバ リァ層を形成することが好ましい。
また、 本発明のめっき方法を実施するには、 銅めつきを行う前に、 基 板に対して給電層となる金属シ一ド層を形成する等の導電化処理がされ る。 この導電化処理は、 通常の導電化処理方法にょリ行うことができ、 例えば無電解めつきによる金属 （カーボンを含む） 被覆処理、 カーボン やパラジウム等によるいわゆるダイレク 卜めつき処理工法、 スパッタリ ング、 蒸着または化学気相蒸着法 （Chemical Vapor Deposi tion : C V D) 等により行なうことができる。 導電化処理はパ夕一ニングされた基 板に対して施すのが一般的であるが、 導電化処理を施した後に基板をパ ターニングしてもよい。
導電化処理された基板は、 次いで、 銅めつき浴で銅めつきされること になる。 本発明の銅めつき浴は、 通常の方法で調製され、 また該銅めつ き浴で銅めつきを行なう条件も、 通常の硫酸銅めつきの条件に従えばよ い。 すなわち、 液温 2 3〜 2 7 °C程度、 陰極電流密度 1 ~ 3 A/d m2 程度でめっきを行えばよい。 また、 一般的にはエアレーシヨン、 ポンプ 循環等による液攪拌を行なうことが好ましい。
以上説明した本発明の方法で、 例えばパターニングされ、 ブラインド ビアホールを有する基板をめつきし、 そのプラインドビアホールを完全 に埋めるまでの時間は、 ビアホールの径ゃ深さにより異なるが、 例えば 穴の直径 1 0 0 μ mで深さが 5 0 mの穴を完全に埋めるためには、 2 AZ d m2 の陰極電流密度で 6 0分程度めつきすればよい。 このときの 表面 （ビアホール以外の部分） のめつき厚は 2 0 m程度となる。
また、 半導体製造を目的としたシリコンウェハなどの基板であれば、 例えば直径 0. 1 〜 0. 5 ^ 171、 深さ 0. 5〜 1 m程度のビアホール や微細配線溝を完全埋めるためには、 2 AZd m 2程度の陰極電流密度 で 1 5 0秒程度めつきすればよい。 この時の表面 （ビアホール以外の部 分） のめつき厚は 1 t m程度となる。
また、 本発明は、 添加剤濃度の管理範囲が広いばかりでなく、 従来困 難であった添加剤の全成分が一般的な市販の電気化学計測 C V S (Cycl ic Vo a關 etric Stripping) 法で容易に分析可能であることも大きな 特徴の 1 つである。 これにより、安定した添加剤濃度の維持管理ができ、 高い品質と歩留まりが確保されることで大幅なコス卜ダウンが可能とな る。
以上説明した本発明のめっき方法は、 種々のめつきプロセスあるいは 装置において実施可能であるが、 次にこの方法を有利に実施することの できる装置の例として、 めっき処理部を有する基板処理装置のいくつか の例を挙げる。
まず、 図 1 は、 本発明めつき方法を実施するめつき処理部を有する基 板処理装置の一実施態様の平面配置図を示す図面である。 図示するよう に、 この基板処理装置は、 半導体基板を収容した基板カセッ トの受け渡 しを行う搬入，搬出エリア 5 2 0と、 めっき処理を含むプロセス処理を 行うプロセスエリア 5 3 0と、 プロセス処理後の半導体基板の洗浄及び 乾燥を行う洗浄■乾燥ェリア 5 4 0を具備する。 洗浄 ·乾燥ェリア 5 4 0は、 搬入 ·搬出エリア 5 2 0とプロセスエリア 5 3 0の間に配置され ている。 搬入 ■ 搬出ェリア 5 2 0と洗浄 ·乾燥ェリア 5 4 0には隔壁 5 2 1 を設け、 洗浄■乾燥ェリア 5 4 0とプロセスエリァ 5 3 0の間には 隔壁 5 2 3を設けている。
隔壁 5 2 1 には、 搬入 ·搬出エリァ 5 2 0と洗浄 ·乾燥エリァ 5 4 0 との間で半導体基板を受け渡すための通路 （図示せず） を設け、 該通路 を開閉するためのシャッター 5 2 2を設けている。 また、 隔壁 5 2 3に も洗浄 ·乾燥ェリア 5 4 0とプロセスェリア 5 3 0との間で半導体基板 を受け渡すための通路 （図示せず） を設け、 該通路を開閉するためのシ ャッタ一 5 2 4を設けている。 洗浄 ·乾燥ェリア 5 4 0とプロセスェリ ァ 5 3 0は独自に給排気できるようになつている。
上記構成の半導体基板配線用の基板処理装置はクリーンルーム内に設 置され、 各ェリァの圧力は、
(搬入 ·搬出エリア 5 2 0の圧力） > (洗浄 ·乾燥エリア 5 4 0の圧力） > (プロセスエリア 5 3 0の圧力)
に設定され、 且つ搬入 ·搬出エリア 5 2 0の圧力は、 クリーンルー厶内 圧力より低く設定される。 これにより、 プロセスエリア 5 3 0から洗浄 ■乾燥ェリア 5 4 0に空気が流出しないようにし、 洗浄 ·乾燥ェリア 5 4 0から搬入 ·搬出エリア 5 2 0に空気が流出しないようにし、 さらに 搬入 ·搬出エリア 5 2 0からクリーンルーム内に空気が流出しないよう にしている。
搬入 ·搬出エリア 5 2 0には、 半導体基板を収容した基板カセッ 卜を 収納するロードュニッ 卜 5 2 0 aとアンロードュニッ 卜 5 2 0 bが配置 されている。 洗浄 ·乾燥エリア 5 4 0には、 めっき処理後の処理を行う 各 2基の水洗部 5 4 1 、 乾燥部 5 4 2が配置されると共に、 半導体基板 の搬送を行う搬送部 （搬送ロボッ ト） 5 4 3が備えられている。 ここに 水洗部 5 4 1 としては、 例えば前端にスポンジがついたペンシル型のも のやスポンジ付きローラ形式のものが用いられる。 乾燥部 5 4 2として は、 例えば半導体基板を高速でスピンさせて脱水、 乾燥させる形式のも のが用いられる。
プロセスエリア 5 3 0内には、 半導体基板のめっきの前処理を行う前 処理槽 5 3 〗 と、 銅めつき処理を行うめっき槽 （本発明のめっき装置、 なお以下の各基板処理装置内のめっきを行う装置も同様である） 5 3 2 が配置されると共に、 半導体基板の搬送を行う搬送部 （搬送口ポット） 5 3 3が備えられている。
図 2は、 基板処理装置内の気流の流れを示す。 洗浄 ·乾燥エリア 5 4 0においては、 配管 5 4 6より新鮮な外部空気が取込まれ、 高性能フィ ルタ 5 4 4を通してファンにより押込まれ、 天井 5 4 0 aょリダウンフ ローのクリ一ンエアとして水洗部 5 4 〗 、 乾燥部 5 4 2の周囲に供給さ れる。 供給されたクリーンエアの大部分は、 床 5 4 0 bょリ循環配管 5 4 5により天井 5 4 0 a側に戻され、 再び高性能フィルタ 5 4 4を通し てファンにより押込まれて、 洗浄 ·乾燥エリア 5 4 0内に循環する。 一 部の気流は、 水洗部 5 4 1及び乾燥部 5 4 2内からダク 卜 5 5 2を通つ て排気される。
プロセスエリア 5 3 0は、 ゥエツ卜ゾーンといいながらも、 半導体基 板表面にパーティクルが付着することは許されない。 このためプロセス エリア 5 3 0内に天井 5 3 0 aより、 ファンにより押込まれて高性能フ ィル夕 5 3 3を通してダウンフローのクリーンエアを流すことにより、 半導体基板にパーティクルが付着することを防止している。
しかしながら、 ダウンフローを形成するクリーンエアの全流量を外部 からの給排気に依存すると、 膨大な給排気量が必要となる。 このため、 室内を負圧に保つ程度の排気のみをダク 卜 5 5 3よりの外部排気とし、 ダウンフローの大部分の気流を、 配管 5 3 4、 5 3 5を通した循環気流 でまかなうようにしている。
循環気流とした場合に、 プロセスエリア 5 3 0を通過したクリーンェ ァは、 薬液ミス卜や気体を含むため、 これをスクラバ 5 3 6及びミ トセ パレー夕 5 3 7， 5 3 8を通して除去する。 これにより天井 5 3 0 a側 の循環ダク 卜 5 3 4に戻ったエアは、 薬液ミス卜や気体を含まないもの となリ、 再びファンにょリ押込まれて高性能フィルタ 5 3 3を通ってプ ロセスエリア 5 3 0内にクリーンエアとして循環する。
床部 5 3 0 bょリプロセスエリア 5 3 0内を通ったエアの一部は、 ダ ク ト 5 5 3を通って外部に排出され、 薬液ミス卜や気体を含むエアがダ ク ト 5 5 3を通って外部に排出される。 天井 5 3 0 aのダク ト 5 3 9か らは、 これらの排気量に見合った新鮮な空気がプロセスェリア 5 3 0内 に負圧に保った程度に供給される。
上記のように搬入 ·搬出エリア 5 2 0、 洗浄 ·乾燥エリア 5 4 0及び プロセスエリア 5 3 0のそれぞれの圧力は、
(搬入 ·搬出ェリア 5 2 0の圧力） > (洗浄■乾燥ェリア 5 4 0の圧力） > (プロセスエリア 5 3 0の圧力）
に設定されている。 従って、 シャッター 5 2 2， 5 2 4 (図 6参照） を 開放すると、 これらのエリア間の空気の流れは、 図 7に示すように、 搬 入 · 搬出エリア 5 2 0、 洗浄■ 乾燥エリア 5 4 0及びプロセスエリア 5 3 0の順に流れる。 また、 排気はダク 卜 5 5 2及び 5 5 3を通して、 図 4に示すように、 集合排気ダク 卜 5 5 4に集められる。
図 3は、 基板処理装置がクリーンルーム内に配置された状態を示す外 観図である。 搬入 ·搬出ェリア 5 2 0のカセッ 卜受渡し口 5 5 5と操作 パネル 5 5 6のある側面が仕切壁 5 5 7で仕切られたクリーンルームの クリーン度の高いワーキングゾーン 5 5 8に露出しており、 その他の側 面は、クリーン度の低いユーティ リティゾーン 5 5 9に収納されている。 上記のように、 洗浄■乾燥エリア 5 4 0を搬入■搬出エリア 5 2 0と プロセスエリア 5 3 0の間に配置し、 搬入 '搬出エリア 5 2 0と洗浄 - 乾燥ェリア 5 4 0の間及び洗浄 ·乾燥ェリア 5 4 0とプロセスェリア 5 3 0の間にはそれぞれ隔壁 5 2 1 を設けたので、 ワーキングゾーン 5 5 8から乾燥した状態でカセッ 卜受渡し口 5 5 5を通して半導体基板配線 用の基板処理装置内に搬入される半導体基板は、 基板処理装置内でめつ き処理され、 洗浄■ 乾燥した状態でワーキングゾーン 5 5 8に搬出され るので、 半導体基板面にはパーティクルやミス卜が付着することなく、 且つクリーンル一厶内のクリーン度の高いワーキングゾーン 5 5 8をパ 一ティクルや薬液や洗浄液ミス卜で汚染することはない。
なお、 図 1 及び図 2では、 基板処理装置が搬入 ·搬出エリア 5 2 0、 洗浄 ·乾燥エリア 5 4 0、 プロセスエリア 5 3 0を具備する例を示した が、 プロセスエリア 5 3 0内又はプロセスエリア 5 3 0に隣接して C M P装置を配置するエリアを設け、 該プロセスエリア 5 3 0又は C M 装 置を配置するエリアと搬入 ·搬出エリア 5 2 0の間に洗浄■乾燥ェリァ 5 4 0を配置するように構成しても良い。 要は半導体基板配線用の基板 処理装置に半導体基板が乾燥状態で搬入され、 めっき処理の終了した半 導体基板が洗浄され、 乾燥した状態で排出される構成であればよい。 上記例では、 基板処理装置を半導体基板配線用のめっき装置を例に説 明したが、 基板は半導体基板に限定されるものではなく、 まためつき処 理する部分も基板面上に形成された配線部に限定されるものではない。
図 5は、 半導体基板配線用の他の基板処理装置の平面構成を示す図で ある。 図示するように、 半導体基板配線用の基板処理装置は、 半導体基 板を搬入する搬入部 6 0 1 、 銅めつきを行う銅めつき槽 6 0 2、 水洗浄 を行う水洗槽 6 0 3， 6 0 4、 化学機械研磨 （C M P ) を行う C M P部 6 0 5、 水洗槽 6 0 6， 6 0 7、 乾燥槽 6 0 8及び配線層形成が終了し た半導体基板を搬出する搬出部 6 0 9を具備し、 これら各槽に半導体基 板を移送する基板移送手段（図示しない）が 1 つの装置として配置され、 半導体基板配線用の基板処理装置を構成している。
上記配置構成の基板処理装置において、 基板移送手段により、 搬入部 6 0 1 に載置された基板カセッ卜 6 0 1 — 〗 から、 配線層が形成されて いない半導体基板を取り出し、 銅めつき槽 6 0 2に移送する。 該銅めつ き槽 6 0 2において、 配線溝や配線孔 （コンタク 卜ホール） からなる配 線部を含む半導体基板 Wの表面上に銅めつき層を形成する。
前記銅めつき槽 6 0 2で銅めつき層の形成が終了した半導体基板 W を、 基板移送手段で水洗槽 6 0 3及び水洗槽 6 0 4に移送し、 水洗を行 う。 続いて該水洗浄の終了した半導体基板 Wを基板移送手段で C M P部 6 0 5に移送し、 該 C M P部 6 0 5で、 銅めつき層から配線溝や配線孔 に形成した銅めつき層を残して半導体基板 Wの表面上の銅めつき層を除 去する。
続いて上記のように銅めつき層から配線溝や配線孔からなる配線部に 形成した銅めつき層を残して半導体基板 Wの表面上の不要の銅めつき層 の除去が終了した半導体基板 Wを、 基板移送手段で水洗槽 6 0 6及び水 洗槽 6 0 7に送リ、 水洗浄し、 更に水洗浄の終了した半導体基板 Wは乾 燥槽 6 0 8で乾燥させ、 乾燥の終了した半導体基板 Wを配線層の形成の 終了した半導体基板として、 搬出部 6 0 9の基板カセッ 卜 6 0 9— 1 に 格納する。
図 6は、 半導体基板配線用の別の基板処理装置の平面構成を示す図で ある。 図 6に示す基板処理装置が図 5に示す装置と異なる点は、 銅めつ き槽 6 0 2、 銅めつき膜の表面に保護膜を形成する蓋めつき槽 6 1 2、 C M P部 6 1 5、 水洗槽 6 1 3、 6 1 4を追加し、 これらを含め 1 つの 装置として構成した点である。
上記配置構成の基板処理装置において、 配線溝や配線孔 （コンタク ト ホール） からなる配線部を含む半導体基板 Wの表面上に銅めつき層を形 成する。 続いて、 C M P部 6 0 5で銅めつき層から配線溝や配線孔に形 成した銅めつき層を残して半導体基板 Wの表面上の銅めつき層を除去す る。
続いて、 上記のように銅めつき層から配線溝や配線孔からなる配線部 に形成した銅めつき層を残して半導体基板 Wの表面上の銅めつき層を除 去した半導体基板 Wを水洗槽 6 1 0に移送し、 ここで水洗浄する。 続い て、 前処理槽 6 1 1 で、 後述する蓋めつきを行うための前処理を行う。 該前処理の終了した半導体基板 Wを蓋めつき槽 6 1 2に移送し、 蓋めつ き槽 6 1 2で配線部に形成した銅めつき層の上に保護膜を形成する。 こ の保護膜としては、 例えば N i 一 B無電解めつき槽を用いる。 保護膜を 形成した後、 半導体基板 Wを水洗槽 6 0 6， 6 0 7で水洗浄し、 更に乾 燥槽 6 0 8で乾燥させる。
そして、 銅めつき層上に形成した保護膜の上部を C M P部 6 1 5で研 磨し、 平坦化して、 水洗槽 6 1 3 , 6 1 4で水洗浄した後、 乾燥槽 6 0 8で乾燥させ、 半導体基板 Wを搬出部 6 0 9の基板カセッ 卜 6 0 9 — 1 に格納する。
図 7は、 更に別の基板処理装置の平面構成を示す図である。 この半導 体基板処理装置は、 ロード · アンロード部 7 0 1 、 銅めつきュニッ 卜 7 0 2、 第 1 ロボット 7 0 3、 第 3洗浄機 7 0 4、 反転機 7 0 5、 反転機 7 0 6、 第 2洗浄機 7 0 7、 第 2ロボッ ト 7 0 8、 第 1 洗浄機 7 0 9、 第 1 ポリツシング装置 7 1 0及び第 2ポリツシング装置 7 1 1 を配置し た構成である。 第 1 ロボット 7 0 3の近傍には、 めっき前後の膜厚を測 定するめつき前後膜厚測定機 7 1 2、 研磨後で乾燥状態の半導体基板 W の膜厚を測定する乾燥状態膜厚測定機 7 1 3が配置されている。
第 1 ポリツシング装置 （研磨ュニッ 卜） 7 1 0は、 研磨テーブル 7 1 0 — 1 、 トップリング 7 1 0— 2、 卜ップリングへッド 7 1 0— 3、 膜 厚測定機 7 1 0— 4、 プッシヤー 7 1 0 - 5を具備している。 第 2ポリ ッシング装置 （研磨ュニッ 卜） 7 1 1 は、 研磨テーブル 7 1 1 — 1 、 卜 ップリング 7 1 1 — 2、 トツプリングへッ ド 7 1 1 — 3、 膜厚測定機 7 1 1 一 4、 プッシヤー 7 1 1 — 5を具備している。
コンタク 卜ホールと配線用の溝が形成され、 その上にシード層が形成 された半導体基板 Wを収容したカセッ 卜 7 0 1 — 1 をロード · アン口一 ド部 7 0 1 のロードポー卜に載置する。 第 1 ロボット 7 0 3は、 半導体 基板 Wをカセッ 卜 7 0 Ί — 1 から取り出し、 銅めつきュニッ卜 7 0 2に 搬入し、 銅めつき膜を形成する。 その時、 めっき前後膜厚測定機 7 1 2 でシード層の膜厚を測定する。 銅めつき膜の成膜は、 まず半導体基板 W の表面の親水処理を行い、 その後銅めつきを行って形成する。 銅めつき 膜の形成後、 銅めつきユニッ ト 7 0 2でリンス若しくは洗浄を行う。 時 間に余裕があれば、 乾燥してもよい。
第 1 ロボッ 卜 7 0 3で銅めつきユニッ ト 7 0 2から半導体基板 Wを取 り出したとき、 めっき前後膜厚測定機 7 1 2で銅めつき膜の膜厚を測定 する。 その測定結果は、 記録装置 （図示せず） に半導体基板の記録デー 夕として記録され、 なお且つ、 銅めつきユニッ ト 7 0 2の異常の判定に も使用される。 膜厚測定後、 第〗 ロボッ 卜 7 0 3が反転機 7 0 5に半導 体基板 Wを渡し、 該反転機 7 0 5で反転させる （銅めつき膜が形成され た面が下になる）。 第 1 ポリツシング装置 7 1 0、 第 2ポリツシング装 置 7 1 1 による研磨には、 シリーズモードとパラレルモードがある。 以 下、 シリーズモードの研磨について説明する。
シリーズモ一ド研磨は、 1 次研磨をポリツシング装置 7 1 0で行い、 2次研磨をポリッシング装置 7 1 1 で行う研磨である。 第 2ロボッ ト 7 0 8で反転機 7 0 5上の半導体基板 Wを取り上げ、 ポリッシング装置 7 1 0のプッシヤー 7 1 0 - 5上に半導体基板 Wを載せる。 トップリング 7 1 0 - 2はプッシヤー 7 1 0 - 5上の該半導体基板 Wを吸着し、 研磨 テーブル 7 1 0— 〗 の研磨面に半導体基板 Wの銅めつき膜形成面を当接 押圧し、 1 次研磨を行う。 該 1 次研磨では基本的に銅めつき膜が研磨さ れる。 研磨テーブル 7 1 0 - 1 の研磨面は、 I C 1 0 0 0のような発泡 ポリウレタン、 又は砥粒を固定若しくは含浸させたもので構成されてい る。 該研磨面と半導体基板 Wの相対運動で銅めつき膜が研磨される。 銅めつき膜の研磨終了後、 トツプリング 7 1 0一 2で半導体基板 Wを プッシヤー 7 1 0— 5上に戻す。 第 2ロボッ小 7 0 8は、 該半導体基板 Wを取り上げ、 第 1 洗浄機 7 0 9に入れる。 この時、 プッシヤー 7 1 0 一 5上にある半導体基板 Wの表面及び裏面に薬液を噴射しパーティクル を除去したリ、 つきにくく したりすることもある。
第 1洗浄機 7 0 9において洗浄終了後、 第 2ロボット 7 0 8で半導体 基板 Wを取り上げ、 第 2ポリツシング装置 7 1 1 のプッシヤー 7 1 1 — 5上に半導体基板 Wを載せる。 トップリング 7 〗 1 — 2でプッシヤー 7 1 1 一 5上の半導体基板 Wを吸着し、 該半導体基板 Wのバリア層を形成 した面を研磨テーブル 7 1 1 - 1 の研磨面に当接押圧して 2次研磨を行 う。 この 2次研磨ではバリア層が研磨される。 但し、 上記 1 次研磨で残 つた銅膜や酸化膜も研磨されるケースもある。
研磨テーブル 7 1 1 - 1 の研磨面は、 I C 1 0 0 0のような発泡ポリ ウレタン、 又は砥粒を固定若しくは含浸させたもので構成され、 該研磨 面と半導体基板 Wの相対運動で研磨される。 このとき、 砥粒若しくはス ラリーには、 シリカ、 アルミナ、 セリア等が用いられる。 薬液は、 研磨 したい膜種により調整される。
2次研磨の終点の検知は、 光学式の膜厚測定機を用いてバリァ層の膜 厚を測定し、 膜厚が 0になったこと又は S i o 2からなる絶縁膜の表面 検知で行う。 また、 研磨テーブル 7 1 1 - 1 の近傍に設けた膜厚測定機 7 1 1 - 4として画像処理機能付きの膜厚測定機を用い、 酸化膜の測定 を行い、 半導体基板 Wの加工記録として残したり、 2次研磨の終了した 半導体基板 Wを次の工程に移送できるか否かの判定を行う。 また、 2次 研磨終点に達していない場合は、 再研磨耷行ったり、 なんらかの異常で 規定値を超えて研磨された場合は、 不良品を増やさないように次の研磨 を行わないよう基板処理装置を停止させる。
2次研磨終了後、 トツプリング 7 1 1 一 2で半導体基板 Wをプッシャ 一 7 1 1 — 5まで移動させる。 プッシヤー 7 1 1 — 5上の半導体基板 W は第 2ロボッ ト 7 0 8で取り上げる。 この時、 プッシヤー 7 1 1 — 5上 で薬液を半導体基板 Wの表面及び裏面に噴射してパーティクルを除去し たり、 つきにくくすることがある。
第 2ロボッ ト 7 0 8は、 半導体基板 Wを第 2洗浄機 7 0 7に搬入し、 洗浄を行う。 第 2洗浄機 7 0 7の構成も第 1 洗浄機 7 0 9と同じ構成で ある。 半導体基板 Wの表面は、 主にパーティクル除去のために、 純水に 界面活性剤、 キレート剤、 また p H調整剤を加えた洗浄液を用いて、 P V Aスポンジロールによリスクラブ洗浄される。 半導体基板 Wの裏面に は、 ノズルから D H F等の強い薬液を噴出し、 拡散している銅をエッチ ングしたり、 又は拡散の問題がなければ、 表面と同じ薬液を用いて P V Aスポンジロールによるスクラブ洗浄をする。
上記洗浄の終了後、 半導体基板 Wを第 2ロボッ ト 7 0 8で取り上げ、 反転機 7 0 6に移し、 該反転機 7 0 6で反転させる。 該反転させた半導 体基板 Wを第 1 ロボッ 卜 7 0 3で取り上げ第 3洗浄機 7 0 4に入れる。 第 3洗浄機 7 0 4では、 半導体基板 Wの表面に超音波振動にょリ励起さ れたメガソニック水を噴射して洗浄する。 そのとき純水に界面活性剤、 キレー卜剤、 また P H調整剤を加えた洗浄液を用いて公知のペンシル型 スポンジで半導体基板 Wの表面を洗浄してもよい。 その後、 スピン乾燥 により、 半導体基板 Wを乾燥させる。
上記のように研磨テーブル 7 1 1 - 1 の近傍に設けた膜厚測定機 7 1 1 一 4で膜厚を測定した場合は、 そのままロード ' アンロード部 7 0 1 のアンロードポー卜に載置するカセッ 卜に収容する。
図 8は、 別の他の基板処理装置の平面構成を示す図である。 この基板 処理装置の図 7に示す基板処理装置と異なる点は、 図 7に示す銅めつき ユニッ ト 7 0 2の代わりに蓋めつきユニット 7 5 0を設けた点である。 銅膜を形成した半導体基板 Wを収容したカセッ卜 7 0 1 — 1 は、 ロー ド - アンロード部 7 0 1 に載置される。 半導体基板 Wは、 カセッ ト 7 0 1 一 1 から取り出され、 第 1 ポリッシング装置 7 1 0または第 2ポリツ シング装置 7 1 〗 に搬送されて、 ここで銅膜の表面が研磨される。 この 研磨終了後、 半導体基板 Wは、 第 1 洗浄機 7 0 9に搬送されて洗浄され る。
第 1 洗浄機 7 0 9で洗浄された半導体基板 Wは、 蓋めつきュニッ 卜 7 5 0に搬送され、 ここで銅めつき膜の表面に保護膜が形成され、 これに よって、 銅めつき膜が大気中で酸化することが防止される。 蓋めつきを 施した半導体基板 Wは、 第 2ロボッ ト 7 0 8によって蓋めつきュニッ 卜 7 5 0から第 2洗浄機 7 0 7に搬送され、 ここで純水または脱イオン水 で洗浄される。 この洗浄後の半導体基板 Wは、 ロード · アンロード部 7 0 1 に載置されたカセッ 卜 7 0 1 — 1 に戻される。
図 9は、 更に別の他の基板処理装置の平面構成を示す図である。 この 基板処理装置の図 8に示す基板処理装置と異なる点は、 図 8に示す第 1 洗浄機 7 0 9の代わりにァニールュニッ 卜 7 5 1 を設けた点である。 前述のようにして、 第 1 ポリツシング装置 7 1 0または第 2ポリツシ ング装置 7 1 1 で研磨され、 第 2洗浄機 7 0 7で洗浄された半導体基板 Wは、 蓋めつきユニッ ト 7 5 0に搬送され、 ここで銅めつき膜の表面に 蓋めつきが施される。 この蓋めつきが施された半導体基板 Wは、 第 1 口 ポッ ト 7 0 3によって、 蓋めつきュニッ 卜 7 5 0から第 3洗浄機 7 0 4 に搬送され、 ここで洗浄される。
第 1 洗浄機 7 0 9で洗浄された半導体基板 Wは、 ァニールュニッ卜 7 5 1 に搬送され、 ここでァニールされる。 これによつて、 銅めつき膜が 合金化されて銅めつき膜のエレク 卜ロンマイグレーション耐性が向上す る。 ァニールが施された半導体基板 Wは、 ァニールユニッ ト 7 5 1 から 第 2洗浄機 7 0 7に搬送され、 ここで純水または脱イオン水で洗浄され る。 この洗浄後の半導体基板 Wは、 ロード ' アンロード部 7 0 1 に載置 されたカセッ 卜 7 0 1 — 1 に戻される。
図 1 0は、 上記した基板処理装置内での各工程の流れを示すフローチ ヤー卜である。 このフローチヤ一卜にしたがって、 この装置内での各ェ 程について説明する。 先ず、 第 1 ロボッ 卜 8 3 1 によリロ一ド · アン口 -ドュニッ 卜 8 2 0に載置されたカセッ 卜 8 2 0 aから取り出された半 導体基板は、 第 1 ァライナ兼膜厚測定ュニッ 卜 8 4 1 内に被めつき面を 上にして配置される。 ここで、 膜厚計測を行うポジションの基準点を定 めるために、 膜厚計測用のノッチァライメン卜を行った後、 銅膜形成前 の半導体基板の膜厚データを得る。
次に、 半導体基板は、 第 1 ロボッ ト 8 3 1 により、 バリア層成膜ュニ ッ 卜 8 1 1 へ搬送される。 このバリァ層成膜ュニッ 卜 8 1 1 は、 無電解 R uめっきにより半導体基板上にバリア層を形成する装置で、 半導体装 置の層間絶緣膜 （例えば、 S i 0 2 ) への銅拡散防止膜として R uを成 膜する。 洗浄、 乾燥工程を経て払い出された半導体基板は、 第〗 ロポッ 卜 8 3 1 により第 1 ァライナ兼膜厚測定ュニッ 卜 8 4 1 に搬送され、 半 導体基板の膜厚、 即ちバリア層の膜厚を測定される。
膜厚測定された半導体基板は、 第 2ロボッ 卜 8 3 2でシード層成膜ュ ニッ ト 8 1 2へ搬入され、 前記バリア層上に無電解銅めつきによリシ一 ド層が成膜される。 洗浄、 乾燥工程を経て払い出された半導体基板は、 第 2ロボッ ト 8 3 2により含浸めつきュニッ 卜であるめつきュニッ 卜 8 1 3に搬送される前に、 ノッチ位置を定めるために第 2ァライナ兼膜厚 測定器 8 4 2に搬送され、 銅めつき用のノッチのァライメン卜を行う。 ここで、 必要に応じて銅膜形成前の半導体基板の膜厚を再計測してもよ い。
ノッチァライメン卜が完了した半導体基板は、 第 3ロボット 8 3 3に よりめつきユニット 8 1 3へ搬送され、 銅めつきが施される。 洗浄、 乾 燥工程を経て払い出された半導体基板は、 第 3ロボット 8 3 3によリ半 導体基板端部の不要な銅膜 （シード層） を除去するためにべベル ·裏面 洗浄ュニッ 卜 8 1 6へ搬送される。 ベベル■裏面洗浄ュニッ 卜 8 1 6で は、 予め設定された時間でベベルのエッチングを行うとともに、 半導体 基板裏面に付着した銅をフッ酸等の薬液により洗浄する。 この時、 ベべ ル ·裏面洗浄ュニッ 卜 8 〗 6へ搬送する前に、 第 2ァライナ兼膜厚測定 器 8 4 2にて半導体基板の膜厚測定を実施して、 めっきにより形成され た銅膜厚の値を得ておき、 その結果により、 ベベルのエッチング時間を 任意に変えてエッチングを行っても良い。 なお、 ベベルエッチングによ リエッチングされる領域は、 基板の周縁部であって回路が形成されない 領域、 または回路が形成されていても最終的にチップとして利用されな い領域である。 この領域にはべベル部分が含まれる。 ベベル ·裏面洗浄ユニッ ト 8 1 6で洗浄、 乾燥工程を経て払い出され た半導体基板は、 第 3ロボッ 卜 8 3 3で基板反転機 8 4 3に搬送され、 該基板反転機 8 4 3にて反転され、 被めつき面を下方に向けた後、 第 4 ロボッ ト 8 3 4により配線部を安定化させるためにァニールュニッ 卜 8 1 4へ投入される。 ァニール処理前及び 又は処理後、 第 2ァライナ兼 膜厚測定ユニット 8 4 2に搬入し、 半導体基板に形成された、 銅膜の膜 厚を計測する。 この後、 半導体基板は、 第 4ロボッ ト 8 3 4により第 1 ポリッシング装置 8 2 1 に搬入され、 半導体基板の銅層、 シード層の研 磨を行う。
この際、 砥粒等は所望のものが用いられるが、 デイツシングを防ぎ、 表面の平面度を出すために、 固定砥粒を用いることもできる。 第 1 ポリ ッシング終了後、 半導体基板は、 第 4ロボッ ト 8 3 4により第 1 洗浄ュ ニッ 卜 8 1 5に搬送され、 洗浄される。 この洗浄は、 半導体基板直径と ほぼ同じ長さを有するロールを半導体基板の表面と裏面に配置し、 半導 体基板及びロールを回転させつつ、 純水又は脱イオン水を流しながら洗 浄するスクラブ洗浄である。
第 1 の洗浄終了後、 半導体基板は、 第 4ロボッ ト 8 3 4により第 2ポ リッシング装置 8 2 2に搬入され、 半導体基板上のバリア層が研磨され る。 この際、 砥粒等は所望のものが用いられるが、 ディッシングを防ぎ、 表面の平面度を出すために、 固定砥粒を用いることもできる。 第 2ポリ ッシング終了後、 半導体基板は、 第 4ロボッ ト 8 3 4により、 再度第 1 洗浄ユニッ ト 8 1 5に搬送され、 スクラブ洗浄される。 洗浄終了後、 半 導体基板は、 第 4ロボッ ト 8 3 4により第 2基板反転機 8 4 4に搬送さ れ反転されて、 被めつき面を上方に向けられ、 更に第 3ロボッ ト 8 3 3 により基板仮置き台 8 4 5に置かれる。
半導体基板は、 第 2ロボッ卜 8 3 2により基板仮置き台 8 4 5から蓋 めっきユニッ ト 8 1 7に搬送され、 銅の大気による酸化防止を目的に銅 面上にニッケル · ボロンめつきを行う。 蓋めつきが施された半導体基板 は、 第 2ロボッ 卜 8 3 2により蓋めつきュニッ卜 8 1 7から第 3膜厚測 定器 8 4 6に搬入され、 銅膜厚が測定される。 その後、 半導体基板は、 第 1 ロボッ ト 8 3 1 により第 2洗浄ュニッ 卜 8 1 8に搬入され、 純水又 は脱イオン水にょリ洗浄される。 洗浄が終了した半導体基板は、 第 1 口 ボッ ト 8 3 1 によリロ一ド · アンロード部 8 2 0に載置されたカセッ ト 8 2 0 a内に戻される。
ァライナ兼膜厚測定器 8 4 1 及びァライナ兼膜厚測定器 8 4 2は、 基 板ノツチ部分の位置決め及び膜厚の測定を行う。
ベベル '裏面洗浄ユニット 8 1 6は、 エッジ （ベベル） 銅エッチング と裏面洗浄が同時に行え、 また基板表面の回路形成部の銅の自然酸化膜 の成長を抑えることが可能である。 図 1 1 に、 ベベル ·裏面洗浄ュニッ 卜 8 1 6の概略図を示す。 図 1 1 に示すように、 ベベル ·裏面洗浄ュニ ッ 卜 8 1 6は、 有底円筒状の防水カバ一 9 2 0の内部に位置して基板 W をフェイスアップでその周縁部の円周方向に沿った複数箇所でスピンチ ャック 9 2 1 により水平に保持して高速回転させる基板保持部 9 2 2 と、 この基板保持部 9 2 2で保持された基板 Wの表面側のほぼ中央部上 方に配置されたセンタノズル 9 2 4と、 基板 Wの周縁部の上方に配置さ れたエッジノズル 9 2 6とを備えている。 センタノズル 9 2 4及びエツ ジノズル 9 2 6は、 それぞれ下向きで配置されている。 また基板 Wの裏 面側のほぼ中央部の下方に位置して、 バックノズル 9 2 8が上向きで配 置されている。 前記エッジノズル 9 2 6は、 基板 Wの直径方向及び高さ 方向を移動自在に構成されている。
このエッジノズル 9 2 6の移動幅しは、 基板の外周端面から中心部方 向に任意の位置決めが可能になっていて、 基板 Wの大きさや使用目的等 に合わせて、 設定値の入力を行う。 通常、 2 m mから 5 m mの範囲でェ ッジカッ ト幅 Cを設定し、 裏面から表面への液の回り込み量が問題にな らない回転数以上であれば、 その設定された力ッ 卜幅 C内の銅膜を除去 することができる。
次に、 この洗浄装置による洗浄方法について説明する。 まず、 スピン チャック 9 2 1 を介して基板を基板保持部 9 2 2で水平に保持した状態 で、 半導体基板 Wを基板保持部 9 2 2と一体に水平回転させる。 この状 態で、 センタノズル 9 2 4から基板 Wの表面側の中央部に酸溶液を供給 する。 この酸溶液としては非酸化性の酸であればよく、 例えばフッ酸、 塩酸、 硫酸、 クェン酸、 蓚酸等を用いる。 一方、 エッジノズル 9 2 6か ら基板 Wの周縁部に酸化剤溶液を連続的または間欠的に供給する。 この 酸化剤溶液としては、 オゾン水、 過酸化水素水、 硝酸水、 次亜塩素酸ナ 卜リゥ厶水等のいずれかを用いるか、 またはそれらの組み合わせを用い る。
これにより、 半導体基板 Wの周縁部のエッジ力ッ 卜幅 Cの領域では上 面及び端面に成膜された銅膜等は酸化剤溶液で急速に酸化され、 同時に センタノズル 9 2 4から供給されて基板の表面全体に拡がる酸溶液によ つてエッチングされ溶解除去される。 このように、 基板周縁部で酸溶液 と酸化剤溶液を混合させることで、 予めそれらの混合水をノズルから供 給するのに比べて急峻なエッチングプロフィ一ルを得ることができる。 このときそれらの濃度により銅のエッチングレー卜が決定される。また、 基板の表面の回路形成部に銅の自然酸化膜が形成されていた場合、 この 自然酸化物は基板の回転に伴って基板の表面全体に亘つて広がる酸溶液 で直ちに除去されて成長することはない。 なお、 センタノズル 9 2 4か らの酸溶液の供給を停止した後、 エッジノズル 9 2 6からの酸化剤溶液 の供給を停止することで、 表面に露出しているシリコンを酸化して、 銅 の付着を抑制することができる。
一方、 バックノズル 9 2 8から基板の裏面中央部に酸化剤溶液とシリ コン酸化膜エッチング剤とを同時または交互に供給する。 これによリ半 導体基板 Wの裏面側に金属状で付着している銅等を基板のシリコンごと 酸化剤溶液で酸化しシリコン酸化膜エッチング剤でエッチングして除去 することができる。 なおこの酸化剤溶液としては表面に供給する酸化剤 溶液と同じものにする方が薬品の種類を少なくする上で好ましい。 また シリコン酸化膜エッチング剤としては、 フッ酸を用いることができ、 基 板の表面側の酸溶液もフッ酸を用いると薬品の種類を少なくすることが できる。 これにより、 酸化剤供給を先に停止すれば疎水面が得られ、 ェ ツチング剤溶液を先に停止すれば飽水面 （親水面） が得られて、 その後 のプロセスの要求に応じた裏面に調整することもできる。
このように酸溶液すなわちエッチング液を基板に供給して、 基板 の 表面に残留する金属イオンを除去した後、 更に純水を供給して、 純水置 換を行ってエッチング液を除去し、 その後、 スピン乾燥を行う。 このよ うにして半導体基板表面の周縁部のエツジカッ卜幅 C内の銅膜の除去と 裏面の銅汚染除去を同時に行って、 この処理を、 例えば 8 0秒以内に完 了させることができる。 なお、 エッジのエッジカツ 卜幅を任意 （ 2 m m 〜 5 m m ) に設定することが可能であるが、 エッチングに要する時間は 力ッ 卜幅に依存しない。
めっき後の C M P工程前に、 ァニール処理を行うことが、 この後の C M P処理や配線の電気特性に対して良い効果を示す。 ァニール無しで C M P処理後に幅の広い配線 （数/ 単位） の表面を観察するとマイクロ ボイ ドのような欠陥が多数見られ、配線全体の電気抵抗を増加させたが、 ァニールを行うことでこの電気抵抗の増加は改善された。 ァニール無し の場合に、 細い配線にはボイ ドが見られなかったことより、 粒成長の度 合いが関わっていることが考えられる。 つまり、 細い配線では粒成長が 起こりにくいが、 幅の広い配線では粒成長に伴い、 ァニール処理に伴う ダレン成長の過程で、 めっき膜中の S E M (走査型電子顕微鏡） でも見 えないほどの超微細ポアが集結しつつ上へ移動することで配線上部にマ イク口ボイ ド用の凹みが生じたという推測ができる。 ァニールュニッ 卜 のァニール条件としては、 ガスの雰囲気は水素を添加 （ 2 %以下）、 温 度は 3 0 0〜 4 0 0 °C程度で 1 〜 5分間で上記の効果が得られた。
図 1 2及び図 1 3は、 ァニールユニッ ト 8 1 4を示すものである。 こ のァニールュニッ 卜 8 〗 4は、 半導体基板 Wを出し入れするゲー卜 1 0 0 0を有するチャンバ 1 0 0 2の内部に位置して、 半導体基板 Wを、 例 えば 4 0 0 °Cに加熱するホッ卜プレート 1 0 0 4と、 例えば冷却水を流 して半導体基板 Wを冷却するクールプレー卜 1 0 0 6が上下に配置され ている。 また、 ク一ルプレー卜 1 0 0 6の内部を貫通して上下方向に延 び、 上端に半導体基板 Wを載置保持する複数の昇降ピン 1 0 0 8が昇降 自在に配置されている。 更に、 ァニール時に半導体基板 Wと木ッ 卜プレ —卜 1 0 0 8との間に酸化防止用のガスを導入するガス導入管 1 0 1 0 と、 該ガス導入管 1 0 1 0から導入され、 半導体基板 Wとホッ 卜プレー 卜 1 0 0 4との間を流れたガスを排気するガス排気管 1 0 1 2がホッ 卜 プレー卜 1 0 0 4を挟んで互いに対峙する位置に配置されている。
ガス導入管 1 0 1 0は、 内部にフィルタ 1 0 1 4 aを有する N 2ガス 導入路 0 〗 6内を流れる N 2ガスと、 内部にフィルタ 1 0 〗 4 bを有 する H 2ガス導入路 1 0 1 8内を流れる H 2ガスとを混合器 1 0 2 0で混 合し、 この混合器 1 0 2 0で混合したガスが流れる混合ガス導入路 1 0 2 2に接続されている。
これによリ、 ゲー卜 1 0 0 0を通じてチャンバ〗 0 0 2の内部に搬入 した半導体基板 Wを昇降ピン 1 0 0 8で保持し、 昇降ピン 1 0 0 8を該 昇降ピン 1 0 0 8で保持した半導体基板 Wとホッ トプレー卜 1 0 0 4と の距離が、 例えば 0 . 1 〜 1 . 0 m m程度となるまで上昇させる。 この 状態で、 ホッ 卜プレー卜 1 0 0 4を介して半導体基板 Wを、 例えば 4 0 0 °Cとなるように加熱し、 同時にガス導入管 1 0 Ί 0から酸化防止用の ガスを導入して半導体基板 Wと木ッ 卜プレー卜 1 0 0 4との間を流して ガス排気管 1 0 1 2から排気する。 これによつて、 酸化を防止しつつ半 導体基板 Wをァニールし、 このァニールを、 例えば数十秒〜 6 0秒程度 継続してァニールを終了する。 基板の加熱温度は 1 0 0〜 6 0 0 °Cが選 択される。
ァニール終了後、 昇降ピン 1 0 0 8を該昇降ピン 1 0 0 8で保持した 半導体基板 Wとクールプレー卜 1 0 0 6との距離が、 例えば 0〜 0 . 5 m m程度となるまで下降させる。 この状態で、 クールプレー卜 1 0. 0 6 内に冷却水を導入することで、 半導体基板 Wの温度が 1 0 0 °C以下とな るまで、 例えば 1 0〜 6 0秒程度、 半導体基板を冷却し、 この冷却終了 後の半導体基板を次工程に搬送する。
なお、 この例では、 酸化防止用のガスとして、 N 2ガスと数％の1~1 2ガ スを混合した混合ガスを流すようにしているが、 N 2ガスのみを流すよ うにしてもよい。
図 1 5ないし図 2 3は、 本発明の基板処理装置の更に他の例を示す図 である。 この基板処理装置は、 図 1 5に示すように、 略円筒状で内部に めっき液 4 5を収容するめつき処理槽 4 6と、 このめつき処理槽 4 6の 上方に配置されて基板 Wを保持するへッ ド部 4 7とから主に構成されて いる。
前記めつき処理槽 4 6には、 上方に開放し、 アノード 4 8を底部に配 置しためっき室 4 9を有し、 このめつき室 4 9内にめっき液 4 5を保有 するめつき槽 5 0が備えられている。 前記めつき槽 5 0の内周壁には、 めっき室 4 9の中心に向かって水平に突出するめつき液噴出ノズル 5 3 が円周方向に沿って等間隔で配置され、このめつき液噴出ノズル 5 3は、 めっき槽 5 0の内部を上下に延びるめっき液供給路に連通している。 更に、 この例では、 めっき室 4 9内のアノード 4 8の上方位置に、 例 えば 3 m m程度の多数の穴を設けたパンチプレー卜 2 2 0が配置され、 これによつて、 アノード 4 8の表面に形成されたブラックフィル厶がめ つき液 4 5によって巻き上げられ、 流れ出すことを防止するようになつ ている。
また、 めっき槽 5 0には、 めっき室 4 9内のめっき液 4 5を該めっき 室 4 9の底部周縁から引抜く第 1 めっき液排出口 5 7と、 めっき槽 5 0 の上端部に設けた堰部材 5 8をオーバフローしためっき液 4 5を排出す る第 2めっき液排出口 5 9と、 この堰部材 5 8をオーバフローする前の めっき液 4 5を排出する第 3めっき液排出口〗 2 0が設けられ、 更に、 堰部材 5 8の下部には、 図 2 1 に示すように、 所定間隔毎に所定幅の開 口 2 2 2が設けられている。
これによつて、めっき処理時にあって、供給めつき量が大きい時には、 めっき液を第 3めっき液排出口 1 2 0から外部に排出する共に、 図 2 1 ( a ) に示すように、 堰部材 5 8をオーバフローさせ、 更に開口 2 2 2 を通過させて第 2めっき液排出口 5 9からも外部に排出する。 また、 め つき処理時にあって、 供給めつき量が小さい時には、 めっき液を第 3め つき液排出口 1 2 0から外部に排出すると共に、 図 2 〗 （ b ) に示すよ うに、 開口 2 2 2を通過させて第 2めっき液排出口 5 9からも外部に排 出し、 これによつて、 めっき量の大小に容易に対処できるようになって いる。 更に、 図 2 1 ( d ) に示すように、 めっき液噴出ノズル 5 3の上方に 位置して、 めっき室 4 9と第 2めっき液排出口 5 9とを連通する液面制 御用の貫通孔 2 2 4が円周方向に沿った所定のピッチで設けられ、 これ によって、 非めつき時にめっき液を貫通孔 2 2 4を通過させ第 2めっき 液排出口 5 9から外部に排出することで、 めっき液の液面を制御するよ うになつている。 なお、 この貫通孔 2 2 4は、 めっき処理時にオリフィ スの如き役割を果たして、ここから流れ出すめっき液の量が制限される。
図 1 6に示すように、 第 1 めっき液排出口 5 7は、 めっき液排出管 6 0 aを介してリザーバ 2 2 6に接続され、 このめつき液排出管 6 0 aの 途中に流量調整器 6 1 aが介装されている。 第 2めっき液排出口 5 9と 第 3めっき液排出口 1 2 0は、 めっき槽 5 0の内部で合流した後、 めつ き液排出管 6 0 bを介して直接リザ一バ 2 2 6に接続されている。
このリザーバ 2 2 6に入っためっき液 4 5は、 リザーバ 2 2 6からポ ンプ 2 2 8によりめつき液調整タンク 4 0に入る。 このめつき液調整夕 ンク 4 0には、 温度コントローラ 2 3 0や、 サンプル液を取り出して分 析するめつき液分析ュニッ 卜 2 3 2が付設されており、 単一のポンプ 2 3 4の駆動に伴って、 めっき液調整タンク 4 0からフィルタ 2 3 6を通 して、 めっき液 4 5が銅めつき装置 1 5 6のめつき液噴出ノズル 5 3に 供給されるようになっている。 このめつき液調整タンク 4 0から銅めつ き装置 1 5 6に延びるめっき液供給管 5 5の途中に、 二次側の圧力を一 定にする制御弁 5 6が備えられている。
図 1 5に戻って、 めっき室 4 9の内部の周辺近傍に位置して、 該めつ き室 4 9内のめっき液 4 5の上下に分かれた上方の流れでめっき液面の 中央部を上方に押上げ、 下方の流れをスムーズにするとともに、 電流密 度の分布をより均一になるようにした鉛直整流リング 6 2と水平整流リ ング 6 3が該水平整流リング 6 3の外周端をめつき槽 5 0に固着して配 置されている。
一方、 ヘッ ド部 4 7には、 回転自在な下方に開口した有底円筒状で周 壁に開口 9 4を有するハウジング 7 0と、 下端に押圧リング 2 4 0を取 付けた上下動自在な押圧ロッ ド 2 4 2が備えられている。 ハウジング 7 0の下端には、 図 1 9及び図 2 0に示すように、 内方に突出するリング 状の基板保持部 7 2が設けられ、 この基板保持部 7 2に、 内方に突出し、 上面の先端が上方に尖塔状に突出するリング状のシール材 2 4 4が取付 けられている。 更に、 このシール材 2 4 4の上方に力ソード電極用接点 7 6が配置されている。 また、 基板保持部 7 2には、 水平方向に外方に 延び、 更に外方に向けて上方に傾斜して延びる空気抜き穴 7 5が円周方 向に沿って等間隔に設けられている。
これによつて、 図 1 5に示すように、 めっき液 4 5の液面を下げた状 態で、 図 1 9及び図 2 0に示すように、 基板 Wを吸着ハンド H等で保持 してハウジング 7 0の内部に入れて基板保持部 7 2のシール材 2 4 4の 上面に載置し、 吸着ハンド Hをハウジング 7 0から引抜いた後、 押圧リ ング 2 4 0を下降させる。 これにより、 基板 Wの周縁部をシール材 2 4 4と押圧リング 2 4 0の下面で挟持して基板 Wを保持し、 しかも基板 W を保持した時に基板 Wの下面とシール材 2 4 4が圧接して、 ここを確実 にシールし、 同時に、 基板 Wと力ソード電極用接点 7 6とが通電するよ うになっている。
図 1 5に戻って、 ハウジング 7 0は、 モータ 2 4 6の出力軸 2 4 8に 連結されて、 モ一夕 2 4 6の駆動によって回転するように構成されてい る。 また、 押圧ロッ ド 2 4 2は、 モータ 2 4 6を囲繞する支持体 2 5 0 に固着したガイ ド付きシリンダ 2 5 2の作動によって上下動するスライ ダ 2 5 4の下端にベアリング 2 5 6を介して回転自在に支承したリング 状の支持枠 2 5 8の円周方向に沿った所定位置に垂設され、 これによつ て、 シリンダ 2 5 2の作動によって上下動し、 しかも基板 Wを保持した 時にハウジング 7 0と一体に回転するようになっている。
支持体 2 5 0は、 モータ 2 6 0の駆動に伴って回転するボールねじ 2 6 1 と螺合して上下動するスライ ドベース 2 6 2に取付けられ、 更に上 部ハウジング 2 6 4で囲繞されて、 モータ 2 6 0の駆動に伴って、 上部 ハウジング 2 6 4と共に上下動するようになっている。 また、 めっき槽 5 0の上面には、 めっき処理時にハウジング 7 0の周囲を囲繞する下部 ハウジング 2 5 7が取付けられている。
これによつて、 図 1 8に示すように、 支持体 2 5 0と上部ハウジング 2 6 4とを上昇させた状態で、 メンテナンスを行うことができるように なっている。 また、 堰部材 5 8の内周面にはめつき液の結晶が付着し易 いが、 このように、 支持体 2 5 0と上部八ウジング 2 6 4とを上昇させ た状態で多量のめっき液を流して堰部材 5 8をオーバフローさせること で、 堰部材 5 8の内周面へのめっき液の結晶の付着を防止することがで きる。 また、 めっき槽 5 0には、 めっき処理時にオーバフローするめつ き液の上方を覆うめっき液飛散防止カバ一 5 0 bがー体に設けられてい るが、 このめつき液飛散防止カバー 5 0 bの下面に、 例えば H I R E C ( N T Tァドバンステクノロジ社製） 等の超撥水材をコ一ティングする ことで、ここにめつき液の結晶が付着することを防止することができる。 ハウジング 7 0の基板保持部 7 2の上方に位置して、 基板 Wの芯出し を行う基板芯出し機構 2 7 0が、 この例では円周方向に沿った 4力所に 設けられている。 図 2 2は、 この基板芯出し機構 2 7 0の詳細を示すも ので、 これは、 ハウジング 7 0に固定した門形のブラケッ ト 2 7 2と、 このブラケッ 卜 2 7 2内に配置した位置決めブロック 2 7 4とを有し、 この位置決めブロック 2 7 4は、 その上部において、 ブラケッ ト 2 7 2 に水平方向に固定した枢軸 2 7 6を介して揺動自在に支承され、 更にハ ウジング 7 0と位置決めプロック 2 7 4との間に圧縮コイルばね 2 7 8 が介装されている。 これによつて、 位置決めプロック 2 7 4は、 圧縮コ ィルばね 2 7 8を介して枢軸 2 7 6を中心に下部が内方に突出するよう に付勢され、 その上面 2 7 4 aがス卜ツバとしての役割を果たしブラケ ッ 卜 2 7 2の上部下面 2 7 2 aに当接することで、 位置決めプロック 2 7 4の動きが規制されるようになっている。 更に、 位置決めブロック 2 7 4の内面は、 上方に向けて外方に拡がるテーパ面 2 7 4 bとなってい る。
これによつて、 例えば搬送ロボッ卜等の吸着ハンドで基板を保持しハ ウジング 7 0内に搬送して基板保持部 7 2の上に載置した際、 基板の中 心が基板保持部 7 2の中心からずれていると圧縮コイルばね 2 7 8の弾 性力に杭して位置決めブロック 2 7 4が外方に回動し、 搬送ロボッ 卜等 の吸着ハンドによる把持を解くと、 圧縮コイルばね 2 7 8の弾性力で位 置決めブロック 2 7 4が元の位置に復帰することで、 基板の芯出しを行 うことができるようになっている。
図 2 3は、 カソード電極用接点 7 6のカソード電極板 2 0 8に給電す る給電接点 （プローブ） 7 7を示すもので、 この給電接点 7 7は、 ブラ ンジャで構成されているとともに、 カソード電極板 2 0 8に達する円筒 状の保護体 2 8 0で包囲されて、 めっき液から保護されている。
次に、 この基板処理装置 1 5 6によるめつき処理について説明する。 先ず、 基板処理装置 1 5 6に基板を受渡す時には、 搬送ロボッ トの吸着 ハンド （図示しない） と該ハンドで表面を下に向けて吸着保持した基板 Wを、 ハウジング 7 0の開口 9 4からこの内部に挿入し、 吸着ハンドを 下方に移動させた後、 真空吸着を解除して、 基板 Wをハウジング 7 0の 基板保持部 7 2上に載置し、 しかる後、 吸着ハンドを上昇させてハウジ ング 7 0から引抜く。 次に、 押圧リング 2 4 0を下降させて、 基板 Wの 周縁部を基板保持部 7 2と押圧リング 2 4 0の下面で挟持して基板 Wを 保持する。
そして、 めっき液噴出ノズル 5 3からめつき液 4 5を噴出させ、 同時 にハウジング 7 0とそれに保持された基板 Wを中速で回転させ、 めっき 液 4 5が所定の量まで充たされ、 更に数秒経過した時に、 ハウジング 7 0の回転速度を低速回転 （例えば、 1 0 0 m i n—1 ) に低下させ、 ァノ ード 4 8を陽極、 基板処理面を陰極としてめつき電流を流して電解めつ きを行う。
通電を終了した後、 図 2 1 ( d ) に示すように、 めっき液噴出ノズル 5 3の上方に位置する液面制御用の貫通孔 2 2 4のみからめっき液が外 部に流出するようにめつき液の供給量を減少させ、 これにより、 八ウジ ング 7 0及びそれに保持された基板をめつき液面上に露出させる。 この ハウジング 7 0とそれに保持された基板 Wが液面よリ上にある位置で、 高速 （例えば、 5 0 0〜 8 0 0 m i n— 1 ) で回転させてめっき液を遠心 力にょリ液切りする。 液切りが終了した後、 ハウジング 7 0が所定の方 向に向くようにしてハウジング 7 0の回転を停止させる。
ハウジング 7 0が完全に停止した後、押圧リング 2 4 0を上昇させる。 次に、 搬送ロボッ ト 2 8 bの吸着ハンドを吸着面を下に向けて、 八ウジ ング 7 0の開口 9 4からこの内部に挿入し、 吸着ハンドが基板を吸着で きる位置にまで吸着ハンドを下降させる。 そして、 基板を吸着ハンドに より真空吸着し、 吸着ハンドをハウジング 7 0の開口 9 4の上部の位置 にまで移動させて、 ハウジング 7 0の開口 9 4から吸着ハンドとそれに 保持した基板を取り出す。
この基板処理装置 1 5 6によれば、 ヘッド部 4 7の機構的な簡素化及 びコンパク 卜化を図り、 かつめつき処理槽 4 6内のめっき液の液面がめ つき時液面にある時にめっき処置を、 基板受渡し時液面にある時に基板 の水切りと受渡しを行い、 しかもァノード 4 8の表面に生成されたブラ ックフイルムの乾燥や酸化を防止することができる。
図 2 4ないし図 2 9は、 本発明の銅めつき方法を利用する基板処理装 置の更に他の別の例を示した図である。 この基板処理装置には、 図 2 4 に示すように、 めっき処理及びその付帯処理を行う基板処理部 2 - 1 が 設けられ、 この基板処理部 2 _ 1 に隣接して、 めっき液を溜めるめっき 液卜レ一 2 _ 2が配置されている。 また、 回転軸 2— 3を中心に揺動す るアーム 2— 4の先端に保持され、 基板処理部 2 - Ί とめつき液卜レ一 2 - 2との間を揺動する電極部 2 — 5を有する電極アーム部 2— 6が備 えられている。
更に、 基板処理部 2 — 1 の側方に位置して、 プレコート · 回収アーム 2 — 7と、 純水やイオン水等の薬液、 更には気体等を基板に向けて噴射 する固定ノズル 2— 8が配置されている。 ここでは、 3個の固定ノズル 2— 8が配置され、 その内の 1 個を純水供給用に用いている。 基板処理 部 2— 1 は、 図 2 5及び図 2 6に示すように、 めっき面を上にして基板 Wを保持する基板保持部 2 - 9と、 この基板保持部 2 — 9の上方で該基 板保持部 2― 9の周縁部を囲むように配置されたカソ一ド部 2— 1 0が 備えられている。 更に基板保持部 2 — 9の周囲を囲んで処理中に用いる 各種薬液の飛散を防止する有底略円筒状のカップ 2 — 1 1 が、 エアシリ ンダ 2— 1 2を介して上下動自在に配置されている。
ここで、 基板保持部 2 — 9は、 エアシリンダ 2— 1 2によって、 下方 の基板受け渡し位置 Aと、 上方のめっき位置 Bと、 これらの中間の前処 理 · 洗浄位置 Cとの間を昇降するようになっている。 また基板保持部 2 一 9は、 回転モータ 2 - 1 4及びベル卜 2 — 1 5を介して任意の加速度 及び速度で前記カソード部 2 _ 1 0と一体に回転するように構成されて いる。 この基板受け渡し位置 Aに対向して、 電解銅めつき装置のフレー 厶側面の搬送ロボッ ト （図示せず） 側には、 基板搬出入口 （図示せず） が設けられ、 基板保持部 2 — 9がめつき位置 Bまで上昇したときに、 基 板保持部 2 — 9で保持された基板 Wの周縁部に下記のカソード部 2 - 1 0のシール部材 2 — 1 6とカソード電極 2 - 1 7が当接するようになつ ている。 一方、 カップ 2 — 1 1 は、 その上端が前記基板搬出入口の下方 に位置し、 図 2 6の仮想線で示すように、 上昇したときに力ソード部 2 — 1 0の上方に達するようになつている。
基板保持部 2 — 9がめつき位置 Bまで上昇した時に、 この基板保持部 2一 9で保持した基板 Wの周縁部にカソード電極 2 — 1 7が押し付けら れ基板 Wに通電される。 これと同時にシール部材 2 — 1 6の内周端部が 基板 Wの周縁上面に圧接し、 ここを水密的にシールして、 基板 Wの上面 に供給されるめつき液が基板 Wの端部から染み出すのを防止すると共 に、 めっき液が力ソード電極 2 — 1 7を汚染するのを防止している。 電極アーム部 2 — 6の電極部 2 — 5は、 図 2 7に示すように、 揺動ァ ー厶 2 — 4の自由端に、 ハウジング 2 — 1 8と、 このハウジング 2 — 1 8の周囲を囲む中空の支持枠 2 — 1 9と、 ハウジング 2 — 1 8と支持枠 2 — 1 9で周緣部を挟持して固定したァノー ド 2 — 2 0とを有してい る。 アノード 2 — 2 0は、 ハウジング 2 — 1 8の開口部を覆っており、 ハウジング 2 — 1 8の内部には、 吸引室 2 _ 2 1 が形成されている。 そ して吸引室 2 — 2 1 には、 図 2 8及び図 2 9に示すように、 めっき液を 導入排出するめつき液導入管 2 — 2 8及びめつき液排出管 （図示せず） が接続されている。 さらにアノード 2 — 2 0には、 その全面に亘つて上
訂正された用紙 （規則 91) 下に連通する多数の通孔 2 - 2 0 bが設けられている。
この実施の形態にあっては、 アノード 2— 2 0の下面に該アノード 2 - 2 0の全面を覆う保水性材料からなるめっき液含浸材 2 - 2 2を取付 け、 このめつき液含浸材 2— 2 2にめつき液を含ませて、 アノード 2— 2 0の表面を湿潤させることで、 ブラックフイルムの基板のめっき面へ の脱落を防止し、 同時に基板のめっき面とァノード 2— 2 0との間にめ つき液を注入する際に、 空気を外部に抜きやすくしている。 このめつき 液含浸材 2 _ 2 2は、 例えばポリエチレン、 ポリプロピレン、 ポリエス テル、 ポリ塩化ビニル、 テフロン、 ポリビニルアルコール、 ポリウレタ ン及びこれらの誘導体の少なくとも 1 つの材料からなる織布、 不織布ま たはスポンジ状の構造体、 あるいはポーラスセラミックスからなる。 めっき液含浸材 2— 2 2のアノード 2— 2 0への取付けは、 次のよう に行っている。 即ち、 下端に頭部を有する多数の固定ピン 2— 2 5を、 この頭部をめつき液含浸材 2 - 2 2の内部に上方に脱出不能に収納し軸 部をアノード 2— 2 0の内部を貫通させて配置し、 この固定ピン 2 — 2 5を U字状の板ばね 2― 2 6を介して上方に付勢させることで、 ァノー ド 2— 2 0の下面にめっき液含浸材 2— 2 2を板ばね 2— 2 6の弾性力 を介して密着させて取付けている。 このように構成することにより、 め つきの進行に伴って、 アノード 2— 2 0の肉厚が徐々に薄くなつても、 アノード 2— 2 0の下面にめっき液含浸材 2— 2 2を確実に密着させる ことができる。 したがって、 アノード 2— 2 0の下面とめっき液含浸材 2 - 2 2との間に空気が混入してめっき不良の原因となることが防止さ れる。
なお、 アノードの上面側から、 例えば径が 2 m m程度の円柱状の P V C (ポリ塩化ビニル） または P E T (ポリエチレンテレフタレ一卜） 製 のピンをァノードを貫通させて配置し、 ァノード下面に現れた該ピンの 先端面に接着剤を付けてめっき液含浸材と接着固定するようにしても良 い。 ァノードとめつき液含浸材は、接触させて使用することもできるが、 アノードとめっき液含浸材との間に隙間を設け、 この隙間にめっき液を 保持させた状態でめっき処理することもできる。 この隙間は 2 0 m m以 下の範囲から選ばれるが、 好ましくは 0 . 1 〜 1 O m m、 より好ましく は 1 〜 7 m mの範囲から選ばれる。 特に、 溶解性ァノードを用いた場合 には、 下からアノードが溶解していくので、 アノードとめっき液含浸材 の間隙は時間を経るにつれて大きくなリ、 0〜 2 0 m m程度の隙間がで さる。
そして、 前記電極部 2— 5は、 基板保持部 2— 9がめつき位置 B (図 2 6参照） にある時に、 基板保持部 2— 9で保持された基板 Wとめつき 液含浸材 2— 2 2との隙間が、 0 . 1 ~ 1 0 m m程度、 好ましくは 0 . 3〜 3 m m、 ょリ好ましくは 0 . 5〜 1 m m程度となるまで下降し、 こ の状態で、 めっき液供給管からめっき液を供給して、 めっき液含浸材 2 一 2 2にめつき液を含ませながら、 基板 Wの上面 （被めつき面） とァノ ード 2— 2 0との間にめつき液を満たし、 基板 Wの上面 （被めつき面） とアノード 2— 2 0との間にめつき電源から電圧を印加することで、 基 板 Wの被めつき面にめっきが施される。
次に、 この基板処理装置 1 5 6によるめつき処理について説明する。 先ず、 基板受け渡し位置 Aにある基板保持部 2— 9にめつき処理前の 基板 Wを搬送口ポッ ト 6 8 (図示しない） で搬入し、 基板保持部 2 — 9 上に載置する。 次にカップ 2— 1 1 を上昇させ、 同時に基板保持部 2— 9を前処理 ·洗浄位置 Cに上昇させる。 この状態で退避位置にあったプ レコート · 回収アーム 2— 7を基板 Wの対峙位置へ移動させ、 その先端 に設けたプレコ一卜ノズルから、 例えば界面活性剤からなるプレコ一卜 液を基板 Wの被めつき面に間欠的に吐出する。 この時、 基板保持部 2— 9は回転しているため、 プレコ一卜液は基板 Wの全面に行き渡る。次に、 プレコート · 回収アーム 2— 7を退避位置に戻し、 基板保持部 2— 9の 回転速度を増して、 遠心力により基板 Wの被めつき面のプレコ一ト液を 振り切って乾燥させる。
続いて、 電極アーム部 2— 6を水平方向に旋回させ、 電極部 2— 5が めっき液トレー 2— 2上方からめっきを施す位置の上方に位置させ、 こ の位置で電極 2— 5を力ソード部 2 — 1 0に向かって下降させる。 電極 部 2— 5の下降が完了した時点で、 アノード 2— 2 0と力ソード部 2— 1 0にめつき電圧を印加し、めっき液を電極部 2 - 5の内部に供給して、 アノード 2— 2 0を貫通しためっき液供給口よりめっき液含浸材 2— 2 2にめつき液を供給する。 この時、 めっき液含浸材 2— 2 2は基板 Wの 被めつき面に接触せず、 0 . 1 〜 1 O m m程度、 好ましくは 0 . 3〜 3 m m、 より好ましくは 0 . 5〜 Ί m m程度に接近した状態となっている。 めっき液の供給が続くと、 めっき液含浸材 2— 2 2から染み出した C uイオンを含んだめっき液が、 めっき液含浸材 2 - 2 2と基板 Wの被め つき面との間の隙間に満たされ、 基板 Wの被めつき面に C uめっきが施 される。 この時、 基板保持部 2— 9を低速で回転させても良い。
めっき処理が完了すると、 電極アーム部 2— 6を上昇させた後に旋回 させて、 電極部 2— 5をめつき液卜レー 2— 2上方へ戻し、 通常位置へ 下降させる。 次に、 プレコート ' 回収アーム 2— 7を退避位置から基板 Wに対畤する位置へ移動させて下降させ、 めっき液回収ノズル （図示し ない） から基板 W上のめっき液の残部を回収する。 このめつき液の残部 の回収が終了した後、プレコ一卜 · 回収アーム 2— 7を待避位置に戻し、 基板 Wの中央部に純水を吐出し、 同時に基板保持部 2— 9をスピードを 増して回転させ基板 Wの表面のめっき液を純水に置換する。
上記リンス終了後、 基板保持部 2― 9をめつき位置 Bから前処理 ·洗 浄位置 Cへ下降させ、 純水用の固定ノズル 2 ― 8から純水を供給しつつ 基板保持部 2 — 9及び力ソード部 2 — 1 0を回転させて水洗を実施す る。 この時、 力ソード部 2 — 1 0に直接供給した純水、 又は基板 Wの面 から飛散した純水によってシール部材 2— 1 6、 力ソード電極 2 — 1 7 も基板 Wと同時に洗浄することができる。
水洗完了後に、 固定ノズル 2— 8からの純水の供給を停止し、 更に基 板保持部 2— 9及び力ソード部 2— 1 0の回転スピードを増して、 遠心 力にょリ基板 Wの表面の純水を振り切って乾燥させる。 併せて、 シール 部材 2 — 1 6及びカソード電極 2— 1 7も乾燥される。 上記乾燥が終了 すると基板保持部 2— 9及び力ソード部 2— 1 0の回転を停止させ、 基 板保持部 2— 9を基板受渡し位置 Aまで下降させる。
以上本発明の実施形態を説明したが、 本発明は上記実施形態に限定さ れるものではなく、 請求の範囲及び明細書と図面に記載された技術的思 想の範囲内において種々の変形が可能である。 なお直接明細書及び図面 に記載がない何れの形状や構造や材質であっても、 本願発明の作用 ·効 果を奏する以上、 本願発明の技術的思想の範囲内である。 実施例
次に、 実施例を挙げて本発明をさらに詳しく説明するが、 本発明はこ れらの実施例になんら制約されるものではない
実 施 例 1
ビアホールフィ リング性の評価 ：
図 3 0に示すような構造のパターン基板を用意した（直径 Ψ 8 0 t m、 深さ 4 0 mのブラインドビアホールと、 直径 1 5 0 tmのパッドを有 し、 無電解銅めつきで導電化処理を施した）。 この無電解銅めつきには ライザ卜ロンプロセス （荏原ユージライ 卜社製） を用いた。
次いで、 この導電化処理を行ったパターニング基板に、 後記の 7つの めっき浴 （本発明品 1 〜4及び比較品 1 〜 3 ) を用いて銅めつきを行な つた。 また、 銅めつきは、 いずれも 2 5 °C、 陰極電流密度 2 A/d m2 で 6 0分間、 エアレーシヨン攪拌下にて行った。
なお使用した比較品〗 と 3は、 一般的にプリン卜配線板用として使用 されている添加剤を使用したものである。 ただし、 比較品 1 は本発明品 1 と同じ基本組成で添加剤のみを変えたものであり、 比較品 3は通常の プリン卜基板用に使用されている、 いわゆるハイス口一浴組成である。 また、 比較品 2は、 ビアフィリングめつき用として市販されている添加 剤を使用したものである。
めっき後のビアホールフイ リング性の評価は、 基板パターン部の断面 を研磨し、顕微鏡にてめつき厚を測定する方法で行なった。めっき厚は、 パッド部、 ビア木一ル部を測定した。 このうちパッド部は、 図 3 1 に示 すように、 P，、 P 2の 2箇所を、 ビアホール部はビア中央 Dを測定対象 とし、 測定値を比較してビアホールフィ リング性を評価した。 この結果 を表 1 に示す。
( 硫酸銅めつき浴の組成 ）
本発明品 1 ：
1 . 硫酸銅 （ 5水塩） 22 5 g/ L
2. 硫酸 （ 9 8 %) 5 5 g / L
3. 塩素イオン 60 m g L
4. アミン類と 2 50 m g L グリシジルエーテルの反応縮合物 5. S P S *2 6 m g /し * 1 : K B Ί 2 (互応化学工業社製）
* 2 ：化合物 （X X I I) 中、 L 2= L 3= C 3H
X 1 = Y , = S O a H
本 品 ^ ：
1 . 硫酸銅 （ 5水塩） 1 5 0 g/ L
2. メタンスルホン酸 （M S Α) 8 0 g/ L
3. 塩素イオン 4 0 m g / L
4. ァミン類と 1 5 0 m g / L ダリシジルエーテルの反応縮合物 s1
5. M P S *3 0 5 m g Zし * 1 ： 上記と同じ
* 3 ： 化合物 （X X I ) 中、 L i = C3H M i = N a
本 明品 CJ ：
1 . 酸化第二銅 7 0 g/L
2. メタンスルホン酸 （M S A) 1 0 0 g/L
3. 塩素イオン 4 0 m g / L
4. アミン類と 1 0 0 m g / L ダリシジルエーテルの反応縮合物 *'
5. ジチ才力ルバミン酸誘導体 *4 4 m g/ * 1 ： 上記と同じ
* 4 ： 化合物 （X X I I I) 中、 R 3= R 4= C2H 5、 L 4= C 3 H X 2 = S O 3 H
本発明品 4 ：
1 . 酸化第二銅 7 0 g/し
2. プロパノールスルホン酸 8 0 g/ L 3 塩素イオン 6 0 m gノし 4 ァミン類と 4 0 0 m g / L ダリシジルエーテル反応縮合物
5 S P S *2 2 m g * 1 ： 上記と同じ
* 2 ： 上記と同じ
比較品 1
1 . 硫酸銅 （ 5水塩） 2 2 5 g / L
2. 硫酸 （ 9 8 %) 5 5 g / L
3. 塩素イオン 60 m g / L
4. キューブライ 卜 T H * 5 m I / L
* 5 ： 荏原ユージライ 卜社製
比較品 2 ：
1 . 硫酸銅 （5水塩） 2 2 5 g / 2. 硫酸 （ 9 8 %) 5 5 g /
3. 塩素イオン 6 0 m g /
4. ピアフイリングめっき用光沢剤 2 0 m l /
* 6 ： 荏原ユージライ 卜社製
比較品 3 ：
1 . 硫酸銅 （ 5水塩） 7 5 g/ L
2. 硫酸 （ 9 8 %) ^ 8 0 g / L
3. 塩素イオン 60 m g / L
4. キューブライ 卜 T H *5 5 m I / L
* 5 ： 上記と同じ
( 結 果 ） P /P
a o
不: ¾明ロロ 1 D u. nyo
太^ ·Β日 P_ク 25 25 1 1 64
発 品 3 CL 25 25 1 63 本発明品 4 25 25 1 65
比較品 1 25 24 1.04 22
比較品 2 30 18 1.67 46
t
比較品 3 25 25 1 24 表 1 の結果より、 従来から一般的にプリン卜基板用として使用されて いる添加剤を使用しためっき浴 （比較品 1 ) で銅めつきを行なうと、 ブ ラインドビアホール内のめっき厚 （D) は表面 （ P および P 2 ：パッド 部） と同等もしくは多少薄くなるのであるが、 本発明品 1 ~ 4のめつき 浴を用いることにより、 ブラインドビアホール内を実質的な深さが 6 0 mの穴を銅で埋めることが可能となった。
また、 比較品 2においては、 ビアホールの充填は可能であつたが、 パ ッド部端部 （ P， ； レジス卜側） の膜厚がホール中央部 （ P 2) に比べ厚 くなる傾向が見られた。 この状態は 「インピーダンス特性」 に悪影響を 及ぼす可能性があり、 また、 積層時のレジス卜塗布や via on viaの形成 が困難になるなどの点で好ましくない。 それに対して、 本発明品〗 〜 4 についてはいずれもこのような端部の膜厚が厚くなる現象は見られず、 表面全体が平坦にめっきされていて良好であった。
実 施 例 2
パッ ド配線部膜厚均一性の評価 ：
M P Uなどに用いられるパッケージ基板を模式化した、 図 3 2に示し たパターン基板を作成した （線幅 1 0 0 μ ηι、 深さ 3 0 ^ m)。 このパ ターン基板について、 実施例 1 で用いた本発明品 2と比較品 2のめつき 浴を用い、 実施例 1 と同様のめっき条件でめっきを行ない、 配線部の膜 厚の均一性を評価した。
評価は実施例 1 と同様に、 顕微鏡による断面膜厚測定法によりおこな つた。 めっき厚は、 図 3 3に示すように、 それぞれライン端部 （レジス 卜側） し，と中央部 L 2の 2箇所を測定して、 パッ ド配線部の膜厚均一性 を評価した。 結果を表 2に示す。
( 結果 ）
表 2
Figure imgf000055_0001
表 2の結果のように、 本発明品 2では配線中央 （L 2) と端部 （し レジス卜側） はほぼ等しい高さにめっきされた。 しかし、 比較品 2にお いては、 実施例 1 のパッ ド部と同様にレジス卜側 （ L，） の膜厚が中央 部 （ L 2) に比べて厚くなるという結果が確認できた。 これらの結果は、 従来のビアフィ リング用のめっき液では拡散律速の添加剤作用を利用し て穴埋めを可能としているため、液の流れ（攪拌の強さ =拡散層の厚さ） の影響を受けやすく、 比較品 2のように膜厚に差を生じやすくなるもの と判断された。 それに対し、 本発明品で使用した添加剤は、 液の流れの 強さに関わらず拡散層の厚みが均一に形成されており、 膜厚の均一性は 極めて良好であった。 ' 実 施 例 3 スルーホール均一電着性の評価 ：
実施例 1及び 2の結果から、 本発明品はスルーホールめつきにも利用 可能ではないかと考え、 以下のようにしてスルーホール内の均一電着性 を試験した。
すなわち、 板厚 1 . 6 mmの F R— 4基板に、 直径 1 mmと 0. 3 m mのスルーホールを開けたものを試料とし、 これにあらかじめ実施例 1 と同様のライザ卜ロンプロセスで無電解銅めつき処理し、 無電解銅めつ き 0. 5 tmを成膜した。
この基板に対して、 本発明品 1 と比較品 2のめつき浴を用い、 2 5 °C、 2 A/d m2で、 7 0分間スルーホールめつきを行なった。 さらに比較 評価用に、 通常のスルーホール基板用めつき浴 （比較品 3 ) についても 評価した。
また、 均一電着性の算出については、 図 3 4に示すスルーホール内壁 中央部 （左し 2と右 R 2) と基板表面 （左し，と右 R，） のめつき厚さを測 定し、 下記 （X) 式にてその比率を計算して均一電着性 （％) を求めた。 さらに、 スルーホールコーナー部 （左 L 3 右 R 3) の膜厚も測定した。 直径 1 mmスルーホールの結果を
表 3に、 また同 0. 3 mmスルーホールの結果を表 4に示す。
( 均一電着性の算出 ）
L 2 + R 2
均一電着性 （％) = X 1 0 0 (X)
し， + R 1 ( 結果： 直径 1 m mスルーホール ）
表 3
Figure imgf000057_0001
表 3及び表 4の結果のように、 本発明品のめっき浴は通常のスルーホ ール基板用めつき浴と同等以上の均一電着性 （スローイングパワー） を 示した。 一方、 比較品 2のめつき浴は、 スルーホール内壁左右の膜厚差 が大きく、 またコーナー部片側の膜厚が極端に薄くなつておリ、 熱サイ クル試験等で回路が破断する危険性が高い。 この膜厚の差が生じること も、 上記の実施例 2の結果と同様の理由によるためと考えられる。
実 施 例 4 ：
めっき皮膜物性の評価：
プリン卜基板用の銅めつきでは、 成膜した銅の皮膜物性が重要視され るので、 本発明品のめっき浴から得られる銅皮膜の物性を通常のプリン 卜基板用めつき浴 （比較品 3 ) および下記の一般的な装飾用硫酸銅めつ き品 （比較品 4 ) から得られた銅皮膜の物性を下記の測定を行うことで 評価した。 ( 物性値の測定 ）
各めつき浴を用いてステンレス板に厚さ 5 0 mの銅めつきを行なつ た後、 1 2 0 °Cで 6 0分アニーリングした。 できた皮膜をステンレス板 から剥がし、 1 0 mm幅の帯状テストピースとして、 引張試験機 （島津 製作所製オートグラフ A G S— H 5 0 0 N) にて、 皮膜の伸び率と抗 張力を測定してめっき皮膜の物性を評価した。 結果を表 5に示す。
( 硫酸銅めつき浴組成 ）
比較品 4 ：
1 . 硫酸銅 （ 5水塩） 2 25 gZ L
2. 硫酸 （9 8 %) 5 5 g / L
3. 塩素イオン 6 0 m g Z L
4. 装飾銅めつき用光沢剤 *7 1 0 m I / L * 7 : U B A C # 1 (荏原ユージライ 卜社製）
( 結 果 ） 表 5
Figure imgf000058_0001
実施例 1 から 4の結果を、 以下の基準により各項目について評価し、 それをもととした総合評価を行った。 結果を表 6に示した。
( 評価基準 ： 各項目 ） 評 価 内 容
〇 要求に対し適する
△ やや不適
X 不迴
( 評価基準：総合評価 ）
評 価 内 容
全項目に適用可
Δ 一部の項目に適用可
X 不週
V 総 Ή· 口 Pl ) 表 6
Figure imgf000059_0001
以上に示したように、 本発明品のめっき浴を使用することで、 従来困 難であったパターンめっき工法によるピアフイ リングめっきが可能とさ れる。 また、 本発明品のめっき浴を用いればスルーホール， ビアホール 混在のプリン卜基板をも 1 つのめつき浴で 1 工程で処理することができ るので、 ビルドアップ基板などの高性能で信頼性の高い微細パターンを 有したプリン卜基板を、 効率よく製造することが可能となる。
実 施 例 5
微細回路基板に対するめっき性の評価： 微細回路基板サンプルとして、 図 3 5に示すようなビアホール （直径 0. 2 cm、 深さ l m (アスペク ト比 = 5 )) が多数存在するシリコ ンウェハを用意した。 この基板サンプルに対し、 スパッタ法を用いて導 電化処理を施し、 銅のシード層を 1 O O n mの厚さで形成した。
上記のサンプル基板に、 下記組成のめっき浴 （本発明品 5〜 7 ) 及び 実施例等で使用した比較品〗 〜 3のめつき浴を用い、 温度を 2 4°C、 陰 極電流密度を 2 0 A/ d m して、 1 5 0秒間銅めつきを行った。
本発明品 5 ：
1 . 硫酸銅 （5水塩） 1 8 0 g / L 2. 硫酸 （ 9 8 %) 2 5 g/ L
3. 塩素イオン 1 0 m g / L
4. ァミン類と 2 0 0 m g / L
ダリシジルエーテルの縮合物
5. S P S *2 5 0 m g / L
* 2 ： 上記と同じ
* 8 ： 式 （X I I I) の化合物
本発明品 6 ：
1 . 硫酸銅 （5水塩） 1 80 g / L 2. 硫酸 （ 9 8 %) 2 5 g/L
3. 塩素イオン 3 0 m g / L
4. ァミン類と 2 00 m g / L
ダリシジルエーテルの縮合物
5. S P S *2 5 m g
* 2 ： 上記と同じ
* 9 ： 式 （X I) の化合物
本発明品 7 1 . 硫酸銅 （5水塩） 1 5 0 g / L
2 . メタンスルホン酸 （M S A ) 8 0 g / L
3 . 塩素イオン 4 0 m g L
4 . アミン類と 2 0 0 m g Z L
グリシジルエーテルの縮合物 * ' °
5 . S P S * 2 5 m g / L * 2 ： 上記と同じ
* 1 0 ： 式 （ X V I ) の化合物
本発明品 5〜 7および比較品 1 〜 3のめつき浴でめっきしたサンプル 基板について、 F I Bで断面作成後、 S E M (機種名 S — 4 7 0 0 ： 日 立製作所社製） を用いてそのビアホール内を観察した。 断面写真を図 3 6〜 4 0に示す。
図 3 6〜 3 8の結果より、 本発明品 5〜 7のめつき浴でめっきしたサ ンプル基板のビアホール内は、 ポ卜厶ボイ ドゃシ一厶ボイ ドを生じるこ となく、 良好なフィ リング性を示すことが確認できた。 また、 本サンプ ルは、 従来から問題となっている、 オーバープレー卜 （またはハンプ） とも呼ばれる、 密パターンの厚膜化現象も認められないものであった。 一方、 比較品 1 及び 2のめつき浴でめっきしたサンプル基板のビアホ ール内は、 図 3 9に示すように、 開孔部のピンチオフによるボイ ドが認 められた。 また、 比較品 3のめつき浴でめっきしたサンプル基板のビア ホール内は、 図 4 0に示すようにシー厶状のボイ ドが認められ、 ともに 電気的特性に悪影響を及ぼす危険性があることが確認できた。
本発明の銅めつき浴及びめつき方法を用いれば、 優れたビアフィ リン グ性とともに、 めっきでの均一性と、 混在するスルーホールに対しても 優れた均一性をも併せ持ち、 さらに、 微細な配線溝で回路パターンが形 成された半導体ウェハやプリン卜基板等の電子回路用基板に対しても、 電気的信頼性の高い銅めつきを行うことができるものである。更にまた、 全成分容易に分析可能なめっきをすることも可能であるる。 よって、 ビ ルドアップ基板などの高性能で信頼性の高い微細パターンを有したプリ ン卜基板や電子回路用基板を低コス 卜で効率よく製造することができ る。

Claims

請 求 の 範 囲
1 . ァミン類とダリシジルエーテルの反応縮合物および Zまたは該縮 合物の 4級アンモニゥ厶誘導体を含有することを特徴とする銅めつき 浴。
2. 前記銅めつき浴が、 2 5〜 7 5 g/ Lの銅イオンを含有するもの である請求項第 1 項記載の銅めつき浴。
3. 前記アミン類とダリシジルエーテルの反応縮合物およびノまたは 該縮合物の 4級アンモニゥ厶誘導体の濃度が、 1 0〜 1 0 00 m g/ L である請求項第 1 項または第 2項記載の銅めつき浴。
4. 前記銅めつき浴が、 1 0〜 2 0 0 gZ Lの有機酸あるいは無機酸 を含有するものである請求項第 1項ないし第 3項の何れかの項記載の銅 めっき浴。
5. 前記銅めつき浴が、 スル木アルキルスルホン酸およびその塩、 ビ ススルホ有機化合物及びジチ才力ルバミン酸誘導体よリなる群から選ば れる一種又は二種以上からなる成分を含有し、 かつ該成分の濃度が 0. 1 〜 2 0 O m g /Lである請求項第 1 項ないし第 4項の何れかの項記載 の銅めつき浴。
6. 酸性であることを特徴とする請求項第 1項ないし第 5項の何れか の項記載の銅めつき浴。
7. 銅イオン源として、 硫酸銅、 酸化銅、 塩化銅、 炭酸銅、 ピロリン 酸銅、 アルカンスルホン酸銅、 アルカノールスルホン酸銅および有機酸 銅よりなる群から選ばれる一種又は二種以上の銅化合物を使用する請求 項第 2項ないし第 6項の何れかの項記載の銅めつき浴。
8. 有機酸あるいは無機酸として、 硫酸、 アルカンスルホン酸及びァ ルカノールスルホン酸よりなる群から選ばれる一種又は二種以上を使用 する請求項第 4項ないし第 7項の何れかの項記載の銅めつき浴。
9. 前記銅めつき浴中に、 更に塩素を含有するものである請求項第 1 項ないし第 8項の何れかの項記載の銅めつき浴。
1 0. 前記塩素の濃度が 0. 0 l 〜 1 0 0 m g/ Lである請求項第 9項 記載の銅めつき浴。
1 1 . めっき浴中の基本組成および添加剤成分の全成分が分析管理可 能である請求項第 1 項ないし第 1 0項の何れかの項記載の銅めつき浴。
1 2. パターニングされた基板を導電化処理した後、 ァミン類とダリ シジルエーテルの反応縮合物および/または該縮合物の 4級アンモニゥ 厶誘導体を含有する銅めつき浴でめっきすることを特徴とする基板のめ つき方法。
1 3. 微細な回路パターンが設けられ、 金属シード層が形成された電 子回路用基板に対して、 ァミン類とダリシジルエーテルの反応縮合物お よび または該縮合物の 4級アンモニゥ厶誘導体を含有する銅めつき浴 でめつきすることを特徴とする基板のめっき方法。
1 4. 基板の導電化処理が、 無電解めつきによる金属 （カーボンを含 む）被覆処理、カーボンやパラジウムによるダイレク 卜めつき処理工法、 スパッタリング、 蒸着または化学気相蒸着法 （C V D) により行なわれ たものである請求項第 1 2項または第 1 3項記載の基板のめっき方法。
1 5. 前記銅めつき浴が、 2 5〜 7 5 g/ Lの銅イオンを含有するも のである請求項第 1 2項ないし 1 4項の何れかの項記載の基板のめっき 方法。
1 6. 前記アミン類とグリシジルエーテルの反応縮合物および/また は該縮合物の 4級アンモニゥ厶誘導体の濃度が、 1 0〜 1 O O O m g/ Lである請求項第 1 2項ないし第 1 5項の何れかの項記載の基板のめつ き方法。
1 7 . 前記銅めつき浴が、 1 0〜 2 0 0 g Z Lの有機酸あるいは無機 酸を含有するものである請求項第 1 2項ないし第 1 6項の何れかの項記 載の基板のめっき方法。
1 8 . 前記銅めつき浴が、 0 . 1 〜 2 0 0 m g しのスルホアルキル スルホン酸およびその塩、 ビススルホ有機化合物及びジチ才力ルバミン 酸誘導体よリなる群から選ばれる一種又は二種以上を含有するものであ る請求項第 1 2項ないし第 1 7項の何れかの項記載の基板のめっき方 法。
1 9 . 前記銅めつき浴が酸性である請求項第 1 2項ないし第 1 8項の 何れかの項記載の基板のめっき方法。
2 0 . 銅イオン源として、 硫酸銅、 酸化銅、 塩化銅、 炭酸銅、 ピロリ ン酸銅、 アルカンスルホン酸銅、 アルカノールスルホン酸銅および有機 酸銅よリなる群から選ばれる一種又は二種以上の銅化合物を使用する請 求項第〗 5項ないし第 1 9項の何れかの項記載の基板のめっき方法。
2 1 . 有機酸あるいは無機酸として、 硫酸、 アルカンスルホン酸また はアル力ノールスルホン酸よリなる群から選ばれる一種又は二種以上を 使用する請求項第 1 7項ないし第 2 0項の何れかの項記載の基板のめつ き方法。
2 2 . 前記銅めつき浴中に、 更に塩素を含有するものである請求項第 1 2項ないし第 2 1項の何れかの項記載の基板のめっき方法。
2 3 . 前記塩素の濃度が 0 . 0 1 〜 0 0 m g / Lである請求項第 2 2項記載の基板のめっき方法。
2 4 . ァミン類とダリシジルエーテルの反応縮合物および/または該縮 合物の 4級アンモニゥ厶誘導体と、 スルホアルキルスルホン酸およびそ の塩、 ビススルホ有機化合物およびジチ才力ルバミン酸誘導体とを有効 成分として含有する銅めつき浴用添加剤
PCT/JP2002/004509 2001-05-09 2002-05-09 Bain galvanoplastique et procede pour substrat de galvanoplastie faisant appel audit bain WO2002090623A1 (fr)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2002587675A JP4392168B2 (ja) 2001-05-09 2002-05-09 銅めっき浴およびこれを用いる基板のめっき方法

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2001138822 2001-05-09
JP2001-138822 2001-05-09

Publications (1)

Publication Number Publication Date
WO2002090623A1 true WO2002090623A1 (fr) 2002-11-14

Family

ID=18985696

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/JP2002/004509 WO2002090623A1 (fr) 2001-05-09 2002-05-09 Bain galvanoplastique et procede pour substrat de galvanoplastie faisant appel audit bain

Country Status (5)

Country Link
US (1) US6800188B2 (ja)
JP (1) JP4392168B2 (ja)
CN (1) CN1280452C (ja)
TW (1) TWI228156B (ja)
WO (1) WO2002090623A1 (ja)

Cited By (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006037232A (ja) * 2004-07-22 2006-02-09 Rohm & Haas Electronic Materials Llc 平滑化剤化合物
CN1312323C (zh) * 2002-12-25 2007-04-25 日矿金属株式会社 包含季铵化合物聚合物和有机硫化合物的铜电解液以及由该电解液制造的电解铜箔
JP2007107074A (ja) * 2005-10-17 2007-04-26 Okuno Chem Ind Co Ltd 酸性電気銅めっき液及び電気銅めっき方法
JP2007138265A (ja) * 2005-11-21 2007-06-07 C Uyemura & Co Ltd 電気銅めっき浴
JP2007525591A (ja) * 2003-04-18 2007-09-06 アプライド　マテリアルズ　インコーポレイテッド 複数の化学物質メッキシステム
JP2009057582A (ja) * 2007-08-30 2009-03-19 Hitachi Cable Ltd 配線及び層間接続ビアの形成方法
JP2011207878A (ja) * 2010-03-15 2011-10-20 Rohm & Haas Electronic Materials Llc めっき浴および方法
WO2011135716A1 (ja) * 2010-04-30 2011-11-03 荏原ユージライト株式会社 新規化合物およびその利用
WO2011135673A1 (ja) * 2010-04-27 2011-11-03 荏原ユージライト株式会社 新規化合物およびその用途
JP2012512957A (ja) * 2008-12-19 2012-06-07 ビーエーエスエフ ソシエタス・ヨーロピア 平滑化剤を含む金属電気メッキのための組成物
JP2012172195A (ja) * 2011-02-22 2012-09-10 Jx Nippon Mining & Metals Corp 銅電解液
KR101295191B1 (ko) * 2005-07-08 2013-08-12 롬 앤드 하스 일렉트로닉 머트어리얼즈, 엘.엘.씨. 도금 방법
US8679317B2 (en) 2007-05-21 2014-03-25 C. Uyemura & Co., Ltd. Copper electroplating bath
JP2018537585A (ja) * 2016-03-18 2018-12-20 コリア インスティテュート オブ インダストリアル テクノロジーＫｏｒｅａ Ｉｎｓｔｉｔｕｔｅ Ｏｆ Ｉｎｄｕｓｔｒｉａｌ Ｔｅｃｈｎｏｌｏｇｙ 高平坦銅メッキ膜の形成のための電解銅メッキ用有機添加剤及びこれを含む電解銅メッキ液
CN109079801A (zh) * 2018-09-20 2018-12-25 浙江硕和机器人科技有限公司 汽车双油管的上铜膏装置
JPWO2020044432A1 (ja) * 2018-08-28 2020-09-10 株式会社Ｊｃｕ 電気銅めっき浴
KR20210030184A (ko) 2018-08-28 2021-03-17 가부시끼가이샤 제이씨유 황산동 도금액 및 이를 이용한 황산동 도금방법

Families Citing this family (76)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3789107B2 (ja) * 2002-07-23 2006-06-21 株式会社日鉱マテリアルズ 特定骨格を有するアミン化合物及び有機硫黄化合物を添加剤として含む銅電解液並びにそれにより製造される電解銅箔
JP4115240B2 (ja) * 2002-10-21 2008-07-09 日鉱金属株式会社 特定骨格を有する四級アミン化合物及び有機硫黄化合物を添加剤として含む銅電解液並びにそれにより製造される電解銅箔
US7045040B2 (en) * 2003-03-20 2006-05-16 Asm Nutool, Inc. Process and system for eliminating gas bubbles during electrochemical processing
US20040200725A1 (en) * 2003-04-09 2004-10-14 Applied Materials Inc. Application of antifoaming agent to reduce defects in a semiconductor electrochemical plating process
US20050126919A1 (en) * 2003-11-07 2005-06-16 Makoto Kubota Plating method, plating apparatus and a method of forming fine circuit wiring
US7494925B2 (en) * 2004-02-23 2009-02-24 Micron Technology, Inc. Method for making through-hole conductors for semiconductor substrates
US7628864B2 (en) * 2004-04-28 2009-12-08 Tokyo Electron Limited Substrate cleaning apparatus and method
US7722745B2 (en) * 2004-07-27 2010-05-25 Von Detten Volker Device for plating contacts in hermetic connector assemblies
TW200632147A (ja) 2004-11-12 2006-09-16
JP4468191B2 (ja) * 2005-01-27 2010-05-26 株式会社日立製作所 金属構造体及びその製造方法
TWI500525B (zh) * 2005-07-01 2015-09-21 Fujifilm Dimatix Inc 流體噴射器上之不受潮塗層
US7662981B2 (en) * 2005-07-16 2010-02-16 Rohm And Haas Electronic Materials Llc Leveler compounds
US7713859B2 (en) * 2005-08-15 2010-05-11 Enthone Inc. Tin-silver solder bumping in electronics manufacture
JP2007180420A (ja) * 2005-12-28 2007-07-12 Fujitsu Ltd 半導体装置の製造方法及び磁気ヘッドの製造方法
US8076244B2 (en) 2006-02-10 2011-12-13 Micron Technology, Inc. Methods for causing fluid to flow through or into via holes, vents and other openings or recesses that communicate with surfaces of substrates of semiconductor device components
GB2436169A (en) * 2006-03-07 2007-09-19 Garry Myatt Creation of copper filled blind vias using laser ablation in a double sided PCB
US7405154B2 (en) * 2006-03-24 2008-07-29 International Business Machines Corporation Structure and method of forming electrodeposited contacts
US7153408B1 (en) * 2006-04-13 2006-12-26 Herdman Roderick D Copper electroplating of printing cylinders
US7887693B2 (en) * 2007-06-22 2011-02-15 Maria Nikolova Acid copper electroplating bath composition
US7905994B2 (en) 2007-10-03 2011-03-15 Moses Lake Industries, Inc. Substrate holder and electroplating system
ATE492665T1 (de) * 2008-06-02 2011-01-15 Atotech Deutschland Gmbh Pyrophosphathaltiges bad zur cyanidfreien abscheidung von kupfer-zinn-legierungen
US7776741B2 (en) * 2008-08-18 2010-08-17 Novellus Systems, Inc. Process for through silicon via filing
US20100059385A1 (en) * 2008-09-06 2010-03-11 Delin Li Methods for fabricating thin film solar cells
US8262894B2 (en) 2009-04-30 2012-09-11 Moses Lake Industries, Inc. High speed copper plating bath
US10472730B2 (en) 2009-10-12 2019-11-12 Novellus Systems, Inc. Electrolyte concentration control system for high rate electroplating
US9109295B2 (en) 2009-10-12 2015-08-18 Novellus Systems, Inc. Electrolyte concentration control system for high rate electroplating
US20110220512A1 (en) 2010-03-15 2011-09-15 Rohm And Haas Electronic Materials Llc Plating bath and method
US8262895B2 (en) 2010-03-15 2012-09-11 Rohm And Haas Electronic Materials Llc Plating bath and method
CN102286760B (zh) * 2010-05-19 2016-10-05 诺发系统有限公司 用金属电化学填充高纵横比的大型凹入特征的方法、水溶液电镀槽溶液、电镀设备以及系统
JP2012127003A (ja) 2010-12-15 2012-07-05 Rohm & Haas Electronic Materials Llc 銅層を均一にする電気めっき方法
EP2518187A1 (en) * 2011-04-26 2012-10-31 Atotech Deutschland GmbH Aqueous acidic bath for electrolytic deposition of copper
CN102412136B (zh) * 2011-05-13 2014-03-12 上海华力微电子有限公司 一种消除金属表面突起物的化学机械抛光装置及方法
EP2535441A1 (en) 2011-06-14 2012-12-19 Atotech Deutschland GmbH Copper filled opening with a cap layer
US8747643B2 (en) 2011-08-22 2014-06-10 Rohm And Haas Electronic Materials Llc Plating bath and method
US8454815B2 (en) 2011-10-24 2013-06-04 Rohm And Haas Electronics Materials Llc Plating bath and method
EP2735627A1 (en) 2012-11-26 2014-05-28 ATOTECH Deutschland GmbH Copper plating bath composition
US20140238868A1 (en) 2013-02-25 2014-08-28 Dow Global Technologies Llc Electroplating bath
US20150118391A1 (en) * 2013-10-24 2015-04-30 Rogers Corporation Thermal management circuit materials, method of manufacture thereof, and articles formed therefrom
WO2015066848A1 (en) 2013-11-06 2015-05-14 Rohm And Haas Electronic Materials Llc Nitrogen containing polymers as levelers
KR101743978B1 (ko) 2013-11-20 2017-06-07 롬 앤드 하스 일렉트로닉 머트어리얼즈 엘엘씨 평활제로서의 벤즈이미다졸 모이어티를 함유하는 폴리머
US9403762B2 (en) 2013-11-21 2016-08-02 Rohm And Haas Electronic Materials Llc Reaction products of guanidine compounds or salts thereof, polyepoxides and polyhalogens
US9783903B2 (en) 2013-12-06 2017-10-10 Rohm And Haas Electronic Materials Llc Additives for electroplating baths
US9439294B2 (en) 2014-04-16 2016-09-06 Rohm And Haas Electronic Materials Llc Reaction products of heterocyclic nitrogen compounds polyepoxides and polyhalogens
RU2586370C1 (ru) * 2014-12-02 2016-06-10 Федеральное государственное бюджетное образовательное учреждение высшего профессионального образования "Российский химико-технологический университет имени Д. И. Менделеева" (РХТУ им. Д. И. Менделеева) Способ электроосаждения медных покрытий
US9725816B2 (en) 2014-12-30 2017-08-08 Rohm And Haas Electronic Materials Llc Amino sulfonic acid based polymers for copper electroplating
US9611560B2 (en) 2014-12-30 2017-04-04 Rohm And Haas Electronic Materials Llc Sulfonamide based polymers for copper electroplating
US9783905B2 (en) 2014-12-30 2017-10-10 Rohm and Haas Electronic Mateirals LLC Reaction products of amino acids and epoxies
US20160312372A1 (en) 2015-04-27 2016-10-27 Rohm And Haas Electronic Materials Llc Acid copper electroplating bath and method for electroplating low internal stress and good ductiility copper deposits
US10604856B2 (en) 2015-04-28 2020-03-31 Rohm And Haas Electronics Materials Llc Reaction products of amine monomers and polymers containing saturated heterocyclic moieties as additives for electroplating baths
CN107531859B (zh) 2015-04-28 2020-02-14 罗门哈斯电子材料有限责任公司 作为电镀浴添加剂的双酸酐与二胺的反应产物
TWI608132B (zh) 2015-08-06 2017-12-11 羅門哈斯電子材料有限公司 自含有吡啶基烷基胺及雙環氧化物之反應產物的銅電鍍覆浴液電鍍覆光阻劑限定之特徵的方法
US10006136B2 (en) 2015-08-06 2018-06-26 Dow Global Technologies Llc Method of electroplating photoresist defined features from copper electroplating baths containing reaction products of imidazole compounds, bisepoxides and halobenzyl compounds
US9932684B2 (en) 2015-08-06 2018-04-03 Rohm And Haas Electronic Materials Llc Method of electroplating photoresist defined features from copper electroplating baths containing reaction products of alpha amino acids and bisepoxides
US10100421B2 (en) 2015-08-06 2018-10-16 Dow Global Technologies Llc Method of electroplating photoresist defined features from copper electroplating baths containing reaction products of imidazole and bisepoxide compounds
US20170067173A1 (en) 2015-09-09 2017-03-09 Rohm And Haas Electronic Materials Llc Acid copper electroplating bath and method for electroplating low internal stress and good ductility copper deposits
EP3141633B1 (en) 2015-09-10 2018-05-02 ATOTECH Deutschland GmbH Copper plating bath composition
US10590556B2 (en) 2015-10-08 2020-03-17 Rohm And Haas Electronic Materials Llc Copper electroplating baths containing compounds of reaction products of amines and quinones
WO2017059562A1 (en) 2015-10-08 2017-04-13 Rohm And Haas Electronic Materials Llc Copper electroplating baths containing compounds of reaction products of amines and polyacrylamides
US20170145577A1 (en) 2015-11-19 2017-05-25 Rohm And Haas Electronic Materials Llc Method of electroplating low internal stress copper deposits on thin film substrates to inhibit warping
CN105441994B (zh) * 2015-12-30 2017-09-19 上海新阳半导体材料股份有限公司 一种能用于提高凸点共面性的电镀液组合物
US10190228B2 (en) 2016-03-29 2019-01-29 Rohm And Haas Electronic Materials Llc Copper electroplating baths and electroplating methods capable of electroplating megasized photoresist defined features
JP6834070B2 (ja) * 2016-06-13 2021-02-24 石原ケミカル株式会社 電気スズ及びスズ合金メッキ浴、当該メッキ浴を用いて電着物を形成した電子部品の製造方法
US10508349B2 (en) 2016-06-27 2019-12-17 Rohm And Haas Electronic Materials Llc Method of electroplating photoresist defined features from copper electroplating baths containing reaction products of pyrazole compounds and bisepoxides
TWI630017B (zh) * 2017-04-28 2018-07-21 楊儒勳 多軸旋轉拼圖益智玩具
US10692735B2 (en) 2017-07-28 2020-06-23 Lam Research Corporation Electro-oxidative metal removal in through mask interconnect fabrication
CN109989077A (zh) * 2017-12-29 2019-07-09 广东东硕科技有限公司 一种铜镀液
AU2019285579A1 (en) * 2018-06-15 2021-01-28 Alberto TODESCAN Electrolytic treatment process for coating stainless steel objects
CN110684995A (zh) * 2018-07-04 2020-01-14 深圳海恩特科技有限公司 电镀整平剂及其电镀溶液
CN110016699B (zh) * 2019-05-29 2021-05-04 广州旗泽科技有限公司 一种电镀铜填孔整平剂及其制备方法和应用
US10772212B1 (en) * 2019-12-13 2020-09-08 U-Pro Machines Co., Ltd. Electrochemical or chemical treatment device for high aspect ratio circuit board with through hole
CN112030199B (zh) * 2020-08-27 2021-11-12 江苏艾森半导体材料股份有限公司 一种用于先进封装的高速电镀铜添加剂及电镀液
TWI762135B (zh) * 2020-12-31 2022-04-21 日商荏原製作所股份有限公司 鍍覆裝置、預濕處理方法及清洗處理方法
CN113373482B (zh) * 2021-05-26 2023-06-20 深圳市贝加电子材料有限公司 一种脉冲电镀铜添加剂、电镀液与电镀液的应用
CN114875456B (zh) * 2021-06-25 2024-03-08 深圳市铭轩珠宝首饰有限公司 一种铜-金复合包金方法及其应用
CN114381769B (zh) * 2021-12-24 2023-06-09 广州市慧科高新材料科技有限公司 一种超速填孔镀铜整平剂的合成方法以及应用
US11990595B2 (en) 2022-09-14 2024-05-21 Ampaire, Inc. High efficiency cold plate

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4384930A (en) * 1981-08-21 1983-05-24 Mcgean-Rohco, Inc. Electroplating baths, additives therefor and methods for the electrodeposition of metals
JP2000273684A (ja) * 1999-03-26 2000-10-03 Ishihara Chem Co Ltd 電気銅メッキ浴及び当該メッキ浴により銅配線形成した半導体デバイス

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5963215A (en) * 1997-03-26 1999-10-05 Intel Corporation Three-dimensional browsing of multiple video sources
KR100659544B1 (ko) * 1999-11-12 2006-12-19 에바라 유지라이토 코포레이션 리미티드 비아 필링 방법

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4384930A (en) * 1981-08-21 1983-05-24 Mcgean-Rohco, Inc. Electroplating baths, additives therefor and methods for the electrodeposition of metals
JP2000273684A (ja) * 1999-03-26 2000-10-03 Ishihara Chem Co Ltd 電気銅メッキ浴及び当該メッキ浴により銅配線形成した半導体デバイス

Cited By (28)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1312323C (zh) * 2002-12-25 2007-04-25 日矿金属株式会社 包含季铵化合物聚合物和有机硫化合物的铜电解液以及由该电解液制造的电解铜箔
JP2007525591A (ja) * 2003-04-18 2007-09-06 アプライド　マテリアルズ　インコーポレイテッド 複数の化学物質メッキシステム
JP2006037232A (ja) * 2004-07-22 2006-02-09 Rohm & Haas Electronic Materials Llc 平滑化剤化合物
KR101295191B1 (ko) * 2005-07-08 2013-08-12 롬 앤드 하스 일렉트로닉 머트어리얼즈, 엘.엘.씨. 도금 방법
JP2007107074A (ja) * 2005-10-17 2007-04-26 Okuno Chem Ind Co Ltd 酸性電気銅めっき液及び電気銅めっき方法
JP2007138265A (ja) * 2005-11-21 2007-06-07 C Uyemura & Co Ltd 電気銅めっき浴
US8679317B2 (en) 2007-05-21 2014-03-25 C. Uyemura & Co., Ltd. Copper electroplating bath
JP2009057582A (ja) * 2007-08-30 2009-03-19 Hitachi Cable Ltd 配線及び層間接続ビアの形成方法
JP4682285B2 (ja) * 2007-08-30 2011-05-11 日立電線株式会社 配線及び層間接続ビアの形成方法
KR101738701B1 (ko) 2008-12-19 2017-05-22 바스프 에스이 평활제를 포함하는, 금속 전기 도금용 조성물
JP2012512957A (ja) * 2008-12-19 2012-06-07 ビーエーエスエフ ソシエタス・ヨーロピア 平滑化剤を含む金属電気メッキのための組成物
JP2011207878A (ja) * 2010-03-15 2011-10-20 Rohm & Haas Electronic Materials Llc めっき浴および方法
JP2017061487A (ja) * 2010-03-15 2017-03-30 ローム アンド ハース エレクトロニック マテリアルズ エルエルシーＲｏｈｍ ａｎｄ Ｈａａｓ Ｅｌｅｃｔｒｏｎｉｃ Ｍａｔｅｒｉａｌｓ ＬＬＣ めっき浴および方法
JP2019052374A (ja) * 2010-03-15 2019-04-04 ローム アンド ハース エレクトロニック マテリアルズ エルエルシーＲｏｈｍ ａｎｄ Ｈａａｓ Ｅｌｅｃｔｒｏｎｉｃ Ｍａｔｅｒｉａｌｓ ＬＬＣ めっき浴および方法
WO2011135673A1 (ja) * 2010-04-27 2011-11-03 荏原ユージライト株式会社 新規化合物およびその用途
WO2011135716A1 (ja) * 2010-04-30 2011-11-03 荏原ユージライト株式会社 新規化合物およびその利用
KR101549297B1 (ko) 2010-04-30 2015-09-01 가부시끼가이샤 제이씨유 신규 화합물 및 그 이용
CN102906078B (zh) * 2010-04-30 2015-12-16 株式会社杰希优 新型化合物及其利用
US9321741B2 (en) 2010-04-30 2016-04-26 Jcu Corporation Copper plating bath containing a tertiary amine compound and use thereof
JP5724068B2 (ja) * 2010-04-30 2015-05-27 株式会社Ｊｃｕ 新規化合物およびその利用
CN102906078A (zh) * 2010-04-30 2013-01-30 株式会社杰希优 新型化合物及其利用
JP2012172195A (ja) * 2011-02-22 2012-09-10 Jx Nippon Mining & Metals Corp 銅電解液
JP2018537585A (ja) * 2016-03-18 2018-12-20 コリア インスティテュート オブ インダストリアル テクノロジーＫｏｒｅａ Ｉｎｓｔｉｔｕｔｅ Ｏｆ Ｉｎｄｕｓｔｒｉａｌ Ｔｅｃｈｎｏｌｏｇｙ 高平坦銅メッキ膜の形成のための電解銅メッキ用有機添加剤及びこれを含む電解銅メッキ液
JP2020063517A (ja) * 2016-03-18 2020-04-23 コリア インスティテュート オブ インダストリアル テクノロジーＫｏｒｅａ Ｉｎｓｔｉｔｕｔｅ Ｏｆ Ｉｎｄｕｓｔｒｉａｌ Ｔｅｃｈｎｏｌｏｇｙ 高平坦銅メッキ膜の形成のための電解銅メッキ用有機添加剤及びこれを含む電解銅メッキ液
JPWO2020044432A1 (ja) * 2018-08-28 2020-09-10 株式会社Ｊｃｕ 電気銅めっき浴
KR20210030184A (ko) 2018-08-28 2021-03-17 가부시끼가이샤 제이씨유 황산동 도금액 및 이를 이용한 황산동 도금방법
CN109079801A (zh) * 2018-09-20 2018-12-25 浙江硕和机器人科技有限公司 汽车双油管的上铜膏装置
CN109079801B (zh) * 2018-09-20 2023-09-15 浙江硕和机器人科技有限公司 汽车双油管的上铜膏装置

Also Published As

Publication number Publication date
US6800188B2 (en) 2004-10-05
US20030106802A1 (en) 2003-06-12
CN1507505A (zh) 2004-06-23
TWI228156B (en) 2005-02-21
CN1280452C (zh) 2006-10-18
JPWO2002090623A1 (ja) 2004-09-09
JP4392168B2 (ja) 2009-12-24

Similar Documents

Publication Publication Date Title
WO2002090623A1 (fr) Bain galvanoplastique et procede pour substrat de galvanoplastie faisant appel audit bain
JP3979464B2 (ja) 無電解めっき前処理装置及び方法
JP2004519557A (ja) 銅めっき液、めっき方法及びめっき装置
US7141274B2 (en) Substrate processing apparatus and method
US20040154931A1 (en) Polishing liquid, polishing method and polishing apparatus
US6706422B2 (en) Electroless Ni—B plating liquid, electronic device and method for manufacturing the same
US20040234696A1 (en) Plating device and method
US20050164498A1 (en) Plating method and plating apparatus
US20030089608A1 (en) Substrate processing apparatus
WO2002059398A2 (en) Plating apparatus and method
US20040235237A1 (en) Semiconductor device and method for manufacturing the same
US20040170766A1 (en) Electroless plating method and device, and substrate processing method and apparatus
US7332198B2 (en) Plating apparatus and plating method
JP4064132B2 (ja) 基板処理装置及び基板処理方法
JP3813865B2 (ja) 研磨方法及び研磨装置
JP4139124B2 (ja) めっき装置及び方法
JP4112879B2 (ja) 電解処理装置
JP3611545B2 (ja) めっき装置
US20040186008A1 (en) Catalyst-imparting treatment solution and electroless plating method
JP4060700B2 (ja) 基板処理装置及び基板処理方法
JP2006265738A (ja) めっき装置
JP3886383B2 (ja) めっき装置及びめっき方法

Legal Events

Date Code Title Description
AK Designated states

Kind code of ref document: A1

Designated state(s): CN JP KR US

AL Designated countries for regional patents

Kind code of ref document: A1

Designated state(s): AT BE CH CY DE DK ES FI FR GB GR IE IT LU MC NL PT SE TR

121 Ep: the epo has been informed by wipo that ep was designated in this application
DFPE Request for preliminary examination filed prior to expiration of 19th month from priority date (pct application filed before 20040101)
WWE Wipo information: entry into national phase

Ref document number: 2002587675

Country of ref document: JP

WWE Wipo information: entry into national phase

Ref document number: 028095170

Country of ref document: CN

122 Ep: pct application non-entry in european phase