WO2001008229A1

WO2001008229A1 - ELEMENT ELECTROLUMINESCENT A SEMI-CONDUCTEUR A BASE D'UN COMPOSE ZnO

Info

Publication number: WO2001008229A1
Application number: PCT/JP2000/004998
Authority: WO
Inventors: Shigeru Niki; Paul Fons; Kakuya Iwata; Tetsuhiro Tanabe; Hidemi Takasu; Ken Nakahara
Original assignee: National Institute Of Advanced Industrial Science And Technology; Rohm Co., Ltd.
Priority date: 1999-07-26
Filing date: 2000-07-26
Publication date: 2001-02-01
Also published as: KR20020048377A; EP1199755A4; EP1912298A1; US20050247954A1; US7605012B2; TW469511B; US6987029B2; US6674098B1; EP1199755A1; US20040099876A1; KR100694928B1

Description

曰月糸田 β

Ζ ηθ系化合物半導体発光素子およびその製法技術分野

本発明は Ζ ηθ系化合物半導体を用い、高い記憶密度を有する光ディスクメモリや、レーザビームプリン夕の高精細化に必要とされる青色領域で発光可能な半導体レーザや発光ダイォ一ドなどの半導体発光素子およびその製法、 SAWデバイス、焦電素子、圧電素子、ガスセンサなどの Z ηθ系化合物半導体を用いた素子、およびそれらの素子を製造するための Z ηθ系化合物半導体層の結晶成長方法に関する。さらに詳しくは、電極をチップの上下両面から取り出せると共に劈開をすることができるようにしたり、 Z ηθ系化合物半導体層を結晶性よく成長し、発光効率などの素子特性を向上することができる Z ηθ系化合物半導体を用いた素子、およびそれらの素子を製造するための Z n 0系化合物半導体層の結晶成長方法に関する。背景技術

フルカラーディスプレーや、信号灯などの光源に用いられる青色系（紫外から黄色の波長領域を意味する、以下同じ）の発光ダイォード（以下、 L EDという）や、室温で連続発振する次世代の高精細 DVD光源用などの青色系半導体レーザ（以下、 LDという）は、最近サファイア基板の C面上に G a N系化合物半導体を積層することにより得られるようになり脚光を浴びている。

この構造は、図 1 4に L Dチップの斜視説明図が示されるように、サファイア基板 2 1上に III 族チッ化物化合物半導体が有機金属化学気相成長法 (Metal Organic Chemical Vapor Deposition 以下、 MO CV Dという）により順次積層されるもので、 0 & 1^緩衝層2 2、 n形 G a N層 2 3、 A l。.₁₂ G a。.₈₈Nからなる n形クラッド層 2 4、 G a N からなる n形光ガイド層 2 5、 I nGaN系化合物半導体の多重量子井戸構造からなる活性層 2 6、 p形 G aNからなる p形光ガイド層 2 7、 p形 A 1 _Q.₂ G a Nからなる p形第 1クラッド層 2 8 a、 A l。._{1 2} G a。.₈₈Nからなる p形第 2クラッド層 2 8 b、 p形 G a Nからなるコンタクト層 2 9が順次積層され、積層された半導体層の一部が図 1 4 に示されるようにドライエッチングなどによりエッチングされて n形 G aN層 2 3を露出させ、その表面に n側電極 3 1、前述のコン夕クト層 2 9上に p側電極 30がそれそれ形成されることにより構成されている。一方、 Z ηθ系化合物半導体もワイドギャップエネルギー半導体で、 C dを混晶させることによりバンドギヤップエネルギーのナロー化がなされ、同様に青色系の発光をさせ得ること、 S A Wデバイスゃ焦電素子、圧電素子などに用いられることなどのため、種々の研究がなされ始めている。そして、この Z ηθ系化合物半導体も G aN系化合物半導体ゃサファイアと同様にへキサゴナル（hexagonal)結晶であり、格子定数もこれらと近いため、 G a N系化合物半導体のェビタキシャル成長用基板として工業的に広く用いられている主面が C面の（ 000 1 ) サファイアが、基板として考えられている。

この（ 0 00 1 ) サフアイァ基板上への Z n 0系化合物半導体の成長は、たとえば「ルーム一テンパラチヤーウルトラバイオレットレーザェミッションフロムセルフアッセンブルド Z nO マイクロクリス夕ライ卜シンフイノレムズ ( Room-temperature ultraviolet laser emission from self-assembled ZnO microcrystal 1 ite thin films)j (アブライドフィジックスレ夕一（Applied Physics Letters) 第 7 2卷 2 5号、 1 9 9 8年 6月 2 2日号、 3 2 70〜 3 2 7 2頁）にも記載されている。

前述のように、従来の青色系の半導体発光素子では、基板として C面を主面とする（ 000 1 ) サフアイァ基板が用いられているため、基板に導電性がなく、積層体の上面と下面に電極が形成される垂直型の素子 (チップの表面と裏面に電極が形成された構造を意味する、以下同じ）を構成できない。そのため、両方の電極を、積層した半導体層の表面とその一部をエッチングして露出させた下層の半導体層に設けなければならず、製造工程が複雑であると共に、チップのボンディングも複雑になるという問題がある。しかも、サファイア基板は非常に硬いため、劈開をすることが困難であり、半導体レーザの光共振器の鏡面として必要な平坦な端面を形成できないという問題がある。すなわち、サファイア基板は、良好な単結晶半導体層が得られるのと引き換えに、製造プロセス上で素子製作の際に、加工性や電極形成に難点があることを強いられてレ、る。

さらに、サファイアの c軸長 c _sは 1.2 9 9 1 nmで a軸長 a _sが 0. 4754 nmであるのに対して、 Z 11〇の 0軸長0_∑は0.5 2 1 3 nm で a軸長 a_zは 0.3 2 5 nmであるため、格子不整合度《£は、 ε = (a _z— a_s) /a_s= - 3 1.6 %と非常に大きくなる。この場合、図 1 5に示されるように、 Z n 0の結晶が 3 0 ° 回転して成長する場合があるが、その場合でも、格子不整合度 £は、 ε = ( 2/3^1/2■ a_z- a_s) /a_s二 — 2 1.1 %と非常に大きい。そのため、とくに結晶成長時の基板温度や、 Z nおよび 0元素の供給量、基板の表面処理方法や、傾斜角度などの種々のパラメ一夕が複雑に作用し、結晶成長面の平坦性の再現性に乏しいという問題がある。

また、サファイアと Z n〇とで格子定数が整合しないため、前述のように、 Z n 0が 3 0 ° 回転して成長する場合があり、回転しない結晶と 3 0 ° 回転する結晶とが混在して、一層結晶成長面の平坦性の再現性が乏しいという問題がある。

本発明はこのような問題を解決するためになされたもので、本発明の第 1の目的は、 Z η θ系化合物半導体を用い、チップの表裏両面から電極を取り出すことができる垂直型で、かつ、半導体層の結晶性が優れて発光効率が高いと共に、基板にサファイア基板を用いないで製造プロセスおよび使用面で便利な構造となる L E Dや L Dなどの半導体発光素子を提供することにある。

本発明の第 2の目的は、シリコン基板上に Z n 0系化合物半導体を結晶性よく成長するためにとくに適したシリコン基板の表面処理を含む半導体発光素子の製法を提供することにある。

本発明の第 3の目的は、サファイア基板を用いても、結晶性の優れた Z η θ系化合物結晶層が得られ、素子の特性を向上させた半導体発光素子などの Z η θ系化合物を用いる素子を提供することにある。

本発明の第 4の目的は、サファイア基板を用いながら結晶性の優れた Z η θ系化合物結晶層を得ることができる Z n 0系化合物の結晶成長方法を提供することにある。

本発明の第 5の目的は、サファイア基板を用いながら結晶性の優れた Z η θ系化合物半導体を用い、発光特性の優れた L E Dや L Dなどの半導体発光素子を提供することにある。発明の開示

本発明者らは、前述のようにサフアイァ基板上に Z η θ系化合物半導体を成長することの不便さを解消し、第 1および第 2の目的を達成するため、大口径で取り扱いやすいシリコン基板を用いて Z η θ系化合物半導体を成長すべく鋭意検討を重ねた。その結果、シリコン基板上に直接 Z η θ系化合物半導体を成長しょうとしても、 Z η θ系化合物がァモルファス化してしまって結晶性のよい半導体層を得ることができない理由が、 Z η θ系化合物を成長するために導入するラジカル酸素により、 Z η θ系化合物半導体が成長する前に、まずシリコン基板の表面が強烈に酸化されてァモルファス化することにあり、シリコン基板の表面にチヅ化処理を施して薄いチヅ化膜を形成しておくことにより、シリコン基板表面の酸化が防止されて、結晶性の優れた Z n 0系化合物半導体層を成長することができ、発光特性の優れた半導体発光素子が得られることを見出した。

第 1の目的を達成するための本発明による半導体発光素子は、シリコン基板と、該シリコン基板の表面に設けられるシリコンチッ化膜と、該シリコンチッ化膜上に設けられ、 Z η θ系化合物半導体からなる n形層および P形層を少なくとも有し、発光層を形成すべく積層される半導体積層部とを含んでいる。

ここに Z n O系化合物半導体とは、 Z nを含む酸化物、具体例としては Z η θの他 I I A族元素と Z nまたは I I B族元素と Z nまたは I I A族元素および I I B族元素と Z nのそれそれの酸化物であることを意味する。以下の発明においても同じである。

この構造にすることにより、シリコン基板の表面にシリコンチッ化膜が形成されているため、 Z η θ系化合物半導体層を成長するためのラジカル酸素が導入されても、シリコン基板の表面が酸化して荒らされることがなく、その表面に成長する Z n 0系化合物半導体層も結晶性よく成長する。その結果、結晶性のよい半導体積層部が得られ、優れた発光特性を有する半導体発光素子が得られる。

前記シリコンチッ化膜の表面がァモルファス化しないで平坦面に形成されていることが、その上に成長される Z n〇系化合物半導体層の結晶性が一層良好になるため好ましい。

ここにシリコンチッ化膜の表面が平坦面に形成されるとは、表面がァモルファス化して凹凸が激しくならないで、格子配列が認識し得る程度の表面状態をいい、たとえば反射高エネルギー電子回折法（R H E E D 法； 1 0 ~ 5 0 kVで加速された電子ビームを基板表面に浅い角度（ 1 〜2 ° 以下）で入射させ、表面原子によって反射回折された電子ビームを蛍光スクリーンに投影して結晶の表面状態を調べる方法）により、ストリークの状態から点状（spotty)の像が現れる程度の状態を意味する。前記シリコンチッ化膜が、 1 0 nm以下の厚さに形成されていることが、シリコンチッ化膜の表面が多結晶化しないで、平坦な面になりやすいため好ましい。

前記半導体積層部が、 C d x Z ri i -χ Ο ( 0 ≤x < 1 ) からなる活性層を、 M g y Z n _y O ( 0 ≤ y < 1 ) からなり前記活性層よりバンドギヤップエネルギーの大きいクラッド層により挟持するダブルへテロ構造を有することにより、 Z η θ系化合物半導体を用い、発光特性の優れた L E Dや L Dが得られるため好ましい。

第 2の目的を達成するための本発明による半導体発光素子の製法は、シリコン基板をチッ素が存在する雰囲気下で熱処理することによりシリコン基板の表面にシリコンチヅ化膜を形成し、該シリコンチッ化膜上に Z η θ系化合物半導体からなり発光層を形成する半導体積層部を成長することを特徴とする。

この方法を用いることにより、シリコン基板の表面に酸化を防止するチッ化膜が形成されながら、表面が多結晶化しないで、シリコン基板の結晶面を維持することができ、その表面に結晶性の優れた Z η θ系化合物半導体を成長することができると共に、シリコンチッ化膜が非常に薄く形成され、シリコン基板と半導体積層部との間の導電性が分断されない。

前記シリコンチッ化膜を形成する処理を、形成されるシリコンチッ化膜の表面がシリコン基板の平坦面を維持できるように該処理の温度または時間を制御しながら行うことが、多結晶化を防止することができて好ましい。すなわち、たとえば 6 5 0 °Cでチッ化処理を行う場合、 5〜 1 0分程度、さらに好ましくは 7分程度でチッ化処理を行うと優れた結晶性の Z n O系化合物半導体層が得られるが、 1 5分程度行うと表面が多結晶化し、その上に成長される Z n O系化合物半導体も多結晶化して結晶性のよい Z n O系化合物半導体層が得られない。また、 8 0 0 °Cでチッ化処理を行う場合、 3分程度の処理時間でも、優れた結晶性の Z n O系化合物半導体層が得られ、逆にチッ化処理の温度を低くすると、処理時間を長くするほうが好ましい。これらの条件は、たとえば前述の R H E E D法によりシリコンチッ化膜の表面状態を検査することにより、シリコンチッ化膜の表面が平坦面になるように、条件設定をすることができる。

さらに第 3ないし第 5の目的を達成するため、本発明者らは、サファィァ基板上に Z n O系化合物結晶層を成長するのに、格子欠陥が少なく結晶性のよい Z n O系化合物層を成長すべく鋭意検討を重ねた。その結果、サファイアの A面など、 C面と直交する面を主面とする基板表面に Z n 0系化合物層を成長することにより、非常に結晶性に優れ、発光特性など素子特性の優れた素子が得られることを見出した。

第 3の目的を達成するための本発明による Z n O系化合物層を有する素子は、サファイア基板の C面と直交する面を主面とするサフアイァ基板と、該サファイア基板の前記主面上にェピタキシャル成長された Z n 0系化合物層とを有している。ここにサファイア基板の C面と直交する面とは、サファイアの A面の他にその A面が C面内で回転する面のように、 C面と直角に交わる面を意味し、直交（直角）には、通常の基板製作仕様上許容される ± 0 . 5 ° 以内のものを含む意味である。

この構造にすることにより、サファイア基板の c軸方向と直角方向に Z n 0系化合物層が成長するため、サファイアの c軸に沿って Z n Oの a軸が並んで成長する。その結果、 c軸長（ 1 . 2 9 9 1 n m ) に沿つて Z η θ系化合物 4個分の結晶の a軸長（ 0 . 3 2 5 n m ) が並び、結晶の整合度が 0 . 0 7 %程度と非常によくなり、優れた結晶面が得られるものと考えられる。

前記サフアイァ基板の主面が A面であれば、サフアイァ基板が容易に得られやすいため好ましい。

第 4の目的を達成するための本発明による Z η θ系化合物層の結晶成長方法は、サフアイァ基板の c軸と前記 Z n 0系化合物層の c軸とが直交するように前記 Z n 0系化合物層をェビタキシャル成長するものである。

第 5の目的を達成するための本発明による半導体発光素子は、サファィァ基板の C面と直交する面を主面とするサファイア基板と、該サファィァ基板の前記主面上にェビタキシャル成長された Z n 0系化合物半導体からなる n形層および p形層を少なくとも有し、発光層を形成すべく積層される半導体積層部とを含んでいる。前記 C面と直交するサフアイァ基板の主面としては、たとえば A面を用いることができる。

前記半導体積層部が、 C d _x Z n _{1 -x} 0 ( 0≤x < 1 ) からなる活性層を、 M g _y Z n _{1 -y} 〇 ( 0≤y < 1 ) からなり前記活性層よりバンドギヤップエネルギーの大きいクラッド層により挟持するダブルへテロ構造を有することにより、 Z n 0系化合物半導体を用い、発光特性の優れた L E Dや L Dが得られるため好ましい。図面の簡単な説明

図 1は、本発明による半導体発光素子の一実施形態である L E Dチップの斜視説明図である。

図 2は、シリコン基板表面のチッ化処理の温度と時間による好ましい条件の関係を示す図である。

図 3は、 R H E E D法による基板表面の検査方法の説明図および観察される基板表面の回折像の説明図である。

図 4は、本発明による半導体発光素子の他の実施形態を示す断面説明図である。

図 5は、本発明による半導体発光素子のさらに他の実施形態を示す断面説明図である。

図 6は、本発明のさらに他の実施形態である A面サファイア基板上に Z η θ層を成長した状態の断面説明図である。

図 7は、サファイア単結晶の代表的な面方位の説明図である。

図 8 ( a ) は、本発明による A面を主面とするサファイア基板上に成長した Z η θ層の X線の反射像によるポールフィギュア図、図 8 ( b ) は、 C面を主面とするサファイア基板上に成長した同様の図である。図 9は、本発明による A面を主面とするサファイア基板上に成長した Z n O層のフォトルミネヅセントスペクトル（A ) を、 C面を主面とするサファイア基板上に成長したもの（C ) と対比して示した図である。図 1 0は、本発明によりサファイアの A面上に Z n◦を成長させたときの、 Z n 0結晶の配向状態の説明図である。

図 1 1は、 A面サファイア基板を用いた本発明による半導体発光素子の一例である L E Dチップの説明図である。図 1 2は、 A面サフアイァ基板を用いた本発明による半導体発光素子の他の例である L Dチップの説明図である。

図 1 3は、 A面サフアイァ基板を用いた本発明による半導体発光素子のさらに他の例である L Dチップの説明図である。

図 1 4は、従来の G a N系化合物半導体を用いた L Dチップの一例の斜視説明図である。

図 1 5は、サフアイァの C面上に C面が平行になるように Z n 0を成長したときの結晶配向の説明図である。発明を実施するための最良の形態

つぎに、図面を参照しながら本発明のシリコン基板を用いる半導体発光素子およびその製法について説明をする。

シリコン基板を用いる本発明の半導体発光素子は、図 1にその一実施形態である L E Dチップの斜視説明図が示されるように、シリコン基板 1の表面にシリコンチッ化膜 2が設けられており、そのシリコンチヅ化膜 2上に Z n 0系化合物半導体からなる n形層 3、 4および p形層 6、 7を少なくとも有し、発光層を形成するように半導体積層部 1 1が積層されている。

前述のように、本発明者らは、シリコン基板上に Z η θ系化合物半導体を結晶性よく成長するために鋭意検討を重ねた結果、シリコン基板上に直接 Z η θ系化合物半導体を成長しょうとすると、 Z n O系化合物半導体の材料であるラジカル酸素が、最初にシリコンと激しく反応して、表面がアモルファス状になり凹凸が形成され、それが原因で結晶性のよい Z η θ系化合物半導体層が得られないことを見出した。そして、シリコン基板の表面をまずチッ化処理して、基板表面のダングリングボンドの S iと Nとを化合させ、シリコンチッ化膜を表面に薄く形成することにより、結晶性の優れた Z n 0系化合物半導体をその上に成長することができることを見出した。

このシリコンチッ化膜は、チッ素ガスまたはアンモニアガスなどのチッ素が存在する雰囲気下で熱処理をし、シリコン基板の表面にチッ化膜を形成することにより好ましい結果が得られたが、チッ化処理をし過ぎるとかえつてその上の Z η θ系化合物半導体が多結晶化して結晶性の優れた Z η θ系化合物半導体を得ることができなかった。

すなわち、シリコン基板 1 を洗浄処理して M B E ( Molecular Beam Epitaxy;分子線エピタキシー）結晶成長装置に入れ、たとえば ^^ 11₃ ガスを R F電源にてプラズマ励起した状態で、 M B E結晶成長装置に導入し、シリコンチッ化膜 2を形成する処理温度と処理時間を種々変化させたときの、その上に成長される Z n 0系化合物半導体層の膜質の状態を調べた。その検査結果が表 1に示されるように、 6 5 0 °Cの熱処理を 7 分間行うと非常に膜質がよく（二重丸）、 5分から 1 0分行った場合は、良好な Z η θ系化合物半導体層の膜質が得られる（白丸）が、同じ温度で 1 5分間熱処理を行うと Z n 0系化合物半導体層がアモルファス化して好ましくなかった（ X印）。また、 8 0 0 °Cで 3分間のチヅ化処理を行った結果、同様に Z η θ系化合物半導体層の良好な膜質が得られた。

表 1 チッ化処理の温度と時間に対する膜質の状態

この関係を図 2に示すと、良好な膜質が得られる範囲としては、当然低い温度では処理速度が遅いため、長い処理時間で同様の膜質が得られ、図 2の実線で囲まれる範囲 Pの条件で処理を行うことにより、良好な膜質のシリコンチッ化膜が得られ、その上に成長される Z n 0系化合物半導体層も良好な膜質が得られることが想定される。

この膜質の検査は、図 3 ( a ) に示されるように、一般に M B E装置に装備されている反射高エネルギー電子回折法（R H E E D法）と呼ばれる方法、すなわち電子銃 5 1により 1 0〜 5 0 k Vで加速された電子ビーム 5 2を基板 5 3表面に浅い角度（ 1〜 2 ° 以下） 0で入射させ、表面原子によって反射回折された電子ビーム 5 4を蛍光スクリーン 5 5 に投影して結晶の表面状態を調べる方法を用い、電子の加速電圧を 2 0 k Vで行った。この方法により行うことにより、電子ビームの入射、反射、回折ビームの計測が浅い角度で行われるため、ほぼ基板 5 3に垂直な方向から行われる分子線の供給に影響を与えないで、成膜しながら測定することができる。

この回折像としては、基板表面が結晶構造であると直線または帯状の明暗（ストリーク状の像）が現れるが、基板表面に凹凸が現れてアイランドが形成されると、これらのアイランドを透過回折した電子ビームの寄与が大きくなり、ストリーク状の像は消失して点状（spotty) の像が現れる。さらに表面が多結晶体になると、スポットが消失してリング状の回折像が得られる。これは微結晶の方位がランダムに分布していることによって生じる。さらに表面がアモルファスになると、原子配列の周期性がなくなり、したがって回折条件は満たされなくなり、 R H E E D 線は一様な強度の帯状（ハロー）になる。したがって、この測定によりシリコンチッ化膜 2の表面状態を観察しながら、その上に成長される Z n 0系化合物半導体の膜質を同様に調べることにより、両者の間の相関性が得られる。

この表面状態の測定を行いながら、シリコン基板 1の表面のチッ化処理をまず行うと、最初はシリコン基板の表面に酸化膜が形成されているため、表面の平坦性はなく、図 3 ( c ) に示されるようなリング状の回折像が得られる。この状態で、前述の NH₃ガスを R F電源にてプラズマ励起した状態で MB E装置のチャンバ一内に導入し、ホルダー（基板）を 6 5 0 °C程度に昇温すると、シリコン基板 1の表面の酸化した酸素が還元されて除去され、表面状態は図 3 (b) に示されるように、点状の像が現れる。この状態で保持すると、表面の酸素が除去されてダングリングボンドになった S iと Nとが化合してシリコンチッ化物が形成され、チッ化処理が続くが、 1 0 nm程度以下のチッ化膜 2の厚さでは、回折像は前述の点状の像が維持される。しかし、 1 0分より長くチッ化処理を続けると、点状の像がぼやけ、 1 5分程度行うと、再度図 3 ( c ) に示されるようなリング状の像になる。

すなわち、前述の良好な膜質が得られるのは、図 3 (b) に示されるようなスポット状の回折像が得られる状態からやや点状の像がぼやける状態の平坦性のあるチッ化膜の状態に Z n 0系化合物半導体が成長される場合で、図 3 ( c ) に示されるようなリング状の回折像になると、チッ化処理のし過ぎで、表面状態の凸凹が顕著となり、その状態では、その上に成長される Z ηθ系化合物半導体の結晶性が低下する。従って、表面がアモルファス化して凹凸が激しくならないように、平坦性を維持するチッ化処理を行うことにより、良好な Z ηθ系化合物半導体の膜質が得られる。

シリコン基板 1は、通常の I Cなどに用いられる、たとえばリン（ P ) ドープの n形シリコン基板（ 1 1 1 ) を用いることができる。しかし、ボロン（B) などをド一プした p形基板や面方位が（ 1 00 ) のものでもよい。このシリコン基板 1は、予め、アセトン、メタノールおよび純粋による超音波洗浄などの有機洗浄と、希釈フッ酸による表面酸化膜のライトエッチングからなる基板洗浄が行われる。シリコンチヅ化膜 2は、前述のように、チッ素が存在する雰囲気下で熱処理をすることにより形成することが、シリコン基板 1の表面が多結 Bやアモルファス状態にならない状態で形成しやすいため好ましい。のチッ化処理は、前述のように MB E装置である必要はないが、その表面状態を観察しながら処理を行う場合は、 MB E装置であれば、前述のように R H E E D法により観察をしながら処理をすることができるため好ましい。また、チッ素が存在する雰囲気にするのに、前述の例では、アンモニアガスをプラズマ励起して使用したが、 N₂ガスをプラズマ励起することもでき、また N 0₂を使用することもできる。このシリコンチッ化膜 2は、前述のように多結晶状態にならず、平坦面が得られる状態になるように処理される。すなわち、厚さで 1 0 nm以下、さらに好ましくは 5 nm以下の厚さになるように形成される。そのための条件は、処理温度と処理時間で調整され、温度が高ければ短時間で、低い温度であれば比較的長い時間の処理により得られる。

半導体積層部 1 1は、図 1に示される例では、 G aをドープした n形 Z nOからなるコンタクト層 3が 1 m程度、同じく G aをド一プした Mg_y Z n_x__yO ( 0≤y < 1 , たとえば y= 0.1 5 ) からなる n形クラッド層 4力 ^s 0.2 m程度、 C d _x Z nい _xO ( 0≤x < 1、かつクラッド層よりバンドギヤップエネルギーが小さくなる組成、たとえば X = 0. 08 ) からなる活性層 5が 0. 1〃m程度、 G aおよび Nを同時ドープした MgyZ r^— _yO ( 0≤y< 1 , たとえば y= 0.1 5 ) からなる p 形クラッド層 6が 0.2〃m程度、 G aおよび Nを同時ド一プした Z n 0からなる p形コンタクト層 7が 1 m程度、それそれ積層されることにより、ダブルへテロ構造の発光層形成部を有する半導体積層部 1 1になっている。これらの半導体層は、前述の MB E装置でチッ化処理に引き続き成長される。なお、活性層 5は、非発光再結合中心の形成を避けるため、ノンドープであることが好ましい。また、 n形および p形クラッド層 4、 6は、活性層 5よりバンドギャップが大きく、キャリアを活性層 5内に有効に閉じ込める効果を有するように形成されている。

半導体積層部 1 1上には、電流を拡散させるための、たとえば I T O 膜からなる透明電極 8が 0.2 //m程度成膜されており、その表面の一部に N i/A 1または N i /Auなどの積層体からなる p側電極 1 0がリフトオフ法などにより、また、シリコン基板 1の裏面には、 T i/A 1または T i/A uなどの積層体からなる n側電極 9が真空蒸着などにより全面に形成されている。

つぎに、この L EDの製法について説明をする。たとえば MB E装置内にシリコン基板 1をセッティングし、基板 1の温度を 6 5 0 °C程度にし、 N H ₃ガスを流量 0.6 s c c mで導入し、出力 3 0 0 W程度の高周波電源にてプラズマ励起した状態でチヤンバー内に導入する。この程度の流量にすることが、プラズマ励起光が強く得られるため好ましい。そして、 7分程度チッ化処理を行う。

つぎに、基板 1の温度を 3 00 ~ 4 5 0 °C程度にし、プラズマ酸素の照射条件下において、 Z nのソース源（セル）のシャッターを開け、 Z nを照射すると共に、 n形ドーパン卜の G aのシャッ夕一も開けて n形の Z nOからなる n形コンタクト層 3を 1〃m程度成長させる。ついで、さらに M gのソース源（セル）のシャッターも開け、 M g。 . i ₅ Z n。 .₈₅ 0からなる n形クラッド層 4を 0.2〃m程度成長する。

つぎに、活性層 5を成長するため、 M gセルおよびドーパントの G a セルを閉め、 C dソースメタルのセルのシャッターを開いて C dを照射し、 C d。.₀₈ Z n。._{y 2}0を 0. 1 m程度成長する。ついで、 C dのセルのシャツ夕一を閉め、再度 M gのセルおよび G aのセルを開け、さらに p形ドーパントとしてのプラズマ励起を導入する。 G aは n形ドーパン卜であるが、プラズマ励起 N ₂と同時ドービングをすることにより、効果的に p形化できるため、同時にドーピングしている。そして、 M g ₀. _{1 5} Z n。._{8 5} 0からなる p形クラッド層 6を 0 . 2〃m程度成長し、同様に同時ドーピングをして P形 Z n〇からなる p形コンタクト層 7を 1 / m程度成長することにより半導体積層部 1 1を成長する。

その後、 M B E装置よりェビタキシャル成長がされたウェハを取り出し、たとえばスパッ夕装置に入れて I T 0膜を成膜し、透明電極 8を 0 . 2〃m程度の厚さに設ける。その後、基板 1の裏面を研磨し、 1 0 0〃 m程度の厚さとし、真空蒸着などにより基板 1の裏面に T i /A 1などからなる n側電極 9を全面に、 I T 0膜 8上の一部に T i / A 1などからなる P側電極 1 0をたとえばリフトオフ法などにより、それそれ 0 . 2 m程度づっ形成する。その後ウェハからチップ化することにより、図 1に示される L E Dチップが得られる。

本発明のシリコン基板を用いた半導体発光素子によれば、シリコン基板の表面にチッ化シリコン膜が設けられ、その上に Z n◦系化合物半導体層が積層されているため、 Z n 0系化合物半導体層が結晶性よく成長されており、シリコン基板を用いた青色系の半導体発光素子が、サファィァ基板上に成長するのと同様の高い発光効率で得られる。すなわち、従来はシリコン基板上に Z n 0系化合物半導体を成長しても、膜質が悪く、非発光再結合中心が多いため、発光効率が非常に悪かったが、本発明により、シリコン基板を用いた青色系の半導体発光素子が得られた。一方、チッ化シリコン膜は 1 0 n m以下と非常に薄い層であり、上下の導電性半導体層に挟まれることにより、殆ど電圧降下をすることなく導通性を有する。その結果、チップの上下から p側電極および n側電極をそれそれ取り出すことができる垂直型の発光素子となり、電極形成のための積層された半導体層の一部をエッチングする必要がなくなり、非常に製造工程が簡略化すると共に、発光素子をマウン卜する場合に両電極をワイヤボンディングしないで、一方はダイボンディングにより直接電極を接続することができてワイヤボンディングを減らすことができ、使用面でも非常に便利になる。

さらに、後述するような LDを形成する場合に、光共振器の端面を鏡面にすることが好ましいが、シリコン基板上に立方晶の半導体層が積層されることにより、基板から半導体積層部が立方晶により整列するため、サファイア基板と比べて、劈開をすることが容易であり、光共振器の端面を劈開面で形成することができる。その結果、発振特性の優れた青色系の半導体レーザを得ることができる。

前述の例は、 L EDの例であつたが、 L Dであっても同様である。この場合、半導体積層部 1 1が若干異なり、たとえば図 4に断面説明図が示されるように、活性層 1 5はノンド一プの C d。.₀₃ Z n。.₉₇O/C d。.₂ Z n。.₈0からなるバリア層とゥエル層とをそれぞれ 5 nmおよび 4 nmづっ交互に 2〜 5層づっ積層した多重量子井戸構造により形成することが好ましい。また、活性層 1 5が薄く充分に光を活性層 1 5内に閉じ込められない場合には、たとえば Z ηθからなる光ガイド層 14、 1 6が活性層 1 5の両側に設けられる。

また、図 4に示される例では、電流狭窄層 1 7を埋め込む SAS型構造の L Dチップの例で、 p形 Mg。.₁₅ Z n。._{8 5}〇からなる p形第 1クラッド層 6 aの上に、たとえば n形 M g ₀.₂ Z n。 .₈0からなる電流狭窄層 1 7が 0.4〃m程度設けられ、一旦結晶成長装置からウェハを取り出し、表面にレジスト膜を設けてス卜ライプ状にパ夕一ニングをし、 NaOHなどのアル力リ溶液により電流狭窄層 1 7をストライプ状にエツチングして、ストライプ潢 1 8が形成され、再度 MB E装置にウェハを戻し、 p形 M g。 . , ₅ Z n。 .₈₅0からなる p形第 2クラッド層 6 bおよび p形 Z n Oからなる p形コンタクト層 7が前述の例と同様に成長されることにより形成されている。この場合は、 I T Oからなる透明電極は不要で、 p形コンタクト層 7上にもほぼ全面に p側電極 1 0が形成されている。なお、図示されていないが、 p形第 1 クラッド層 6 aと電流狭窄層 1 7との間に p形 G a Nからなるエッチングストップ層が設けられることが好ましい。

Z η θ系化合物半導体は、ゥエツトエッチングによりエッチング処理をすることができるため、 G a N系化合物半導体では難しい電流狭窄層を埋め込む S A S型構造の L Dチップを形成することができ、活性層の近くに電流狭窄層を形成することができ、高特性の半導体レーザが得られる。しかし、 L Dチップの構造は、 S A S型構造に限らず、 p側電極をストライブ状にしただけの電極ストライプ構造や、ストライプ状電極の両側の半導体層を P形クラッド層の上部までをメサ型形状にエツチングするメサストライブ構造や、プロトンなどを打ち込んだプロトン打込み型にすることもできる。電極ストライプ構造の L Dチップの例を図 5 に示す。この構造は p側電極 1 0がストライプ状にパ夕一ニングされていることと、電流狭窄層が設けられていない点で図 4の構造と異なるだけで、他の構造は図 4と殆ど同じで、同じ部分には同じ符号を付して、その説明を省略する。なお、 6は p形クラッド層である。

このような構造にしても、基板にシリコンが用いられているため、上下両面から両電極を取り出すことができ、製造面および使用面の両方から非常に便利であると共に、光共振器の端面を劈開による劈開面で形成することができるため、高特性の半導体レーザが得られる。

前述の例では、 L E Dとして、ダブルへテロ構造の例であつたが、 i 純な p n接合や M I S (金屈—絶縁層一半導体層）構造など他の構造にすることもできる。また、 L Dチップの構造も、光ガイド層がなく他の層が設けられたり、前述の積層構造に限定されるものではない。さらに、シリコン基板のチッ化処理やその後の Z n◦系化合物半導体の成長に M B E装置を用いて行ったが、 M〇 C V D装置などを用いてチッ化処理およびその後の半導体層の成長を行っても、その条件さえ設定されれば、一々表面状態を観察しながら行う必要はなく、同様の表面状態を形成することができ、他の方法で製造することもできる。

シリコン基板を用いる本発明によれば、シリコン基板上に Z n〇系化合物半導体を成長することができ、上下両面に電極を設ける垂直型の青色系の半導体発光素子が得られる。そのため、製造工程が簡単でコストダウンを行うことができると共に、使用段階でもワイヤボンディングを減らすことができ、使用しやすい半導体発光素子が安価に得られる。さらに、劈開することができるため、優れた端面を有するレーザ共振器が得られ、高い記憶密度を有する光ディスクや、レーザビームプリン夕の高精細化に利用できる短波長の高性能の半導体レーザが得られる。つぎに、 C面と直交する面を主面とするサファイア基板を用いた本発明による Z η θ系化合物層を用いた素子、およびそれらの素子を製造するための Z n 0系化合物層の結晶成長方法について説明をする。

C面と直交する面を主面とするサファイア基板を用いた本発明による Z n 0系化合物層を有する素子は、図 6にその一実施形態である A面を主面とするサファイア基板 1 a上に Z n◦化合物層を成長した断面説明図が示されるように、サファイア基板 1 aの C面と直交する面、たとえば A面（ 1 1— 2 0 ) を主面とするサフアイァ基板 1 aの前記主面（A 面）上に Z η θ系化合物層 2がェピタキシャル成長されている。この Z η θ系化合物層の成長は、目的とする素子により必要な組成（M gや C dなどを混晶したり、ドーパントをドービングしたりする）にしたり、必要な厚さに成長される。たとえば半導体発光素子を構成する場合には、後述するように、たとえば Z n 0系化合物半導体層からなる n形クラッド層と P形クラッド層とで、クラッド層よりバンドギヤップの小さい活性層を挟持する発光層形成部を構成するように順次積層される。

サファイアの A面は、図 7 ( a) にサファイア単結晶の代表的な面方位が、図 7 ( b ) に単結晶の C面の正面図が示されるように、 C面の格子で 1つおきの格子を結ぶ線分の C面と垂直な面で、サファイア単結晶の（ 1 1— 20 ) の面方位で示される面である。この面方位は 6回対称で、図 7 (b) に示されるように、 1つの六角柱にて形成される結晶で 6ケ所ある。この A面であれば、後述するようにサファイアの c軸長に Z ηθの a軸長が 4個分に対応して、優れた結晶構造が得られると考えられるが、この考えに基づくと、必ずしも A面である必要はなく、図 7 (b) の Xで示されるように、 A面が C面内で回転するような面でも C 面に対して直角になり、このように C面に直交する面であればよい。なお、この C面に対して直角（直交）というのは、ほぼ直角という程度のもので、通常の面方位の誤差である ± 0.5 ° 程度の範囲は結晶軸長のズレには影響しない。

このサファイア基板 1 a上に Z ηθ化合物層を成長するには、まず A 面を主面とするサファイアのウェハ 1 aを、アセトン、エタノールを用いて、脱脂洗浄をし、最後に純粋洗浄をする。その後、洗浄ウェハをロードロック（Load Lock) 室に入れ、 1 3 3 x 1 0— ⁶ P a程度以下の真空度中で、 400 °C程度で 1時間程度の予備加熱をし、余分な水分を飛ばす。

予備加熱終了後、 1 3 3 X 1 0 _⁹〜 1 3 3 X 1 0— ^{1 ()}P a程度の真空度に保たれた MB E (Molecular Beam Epitaxy) 装置に搬入する。そして、 8 00 °C程度で 3 0分程度のサーマルクリーニングをした後に 6 5 0 °C程度にする。そして、 0₂ラジカルを 1 3.5 6 MH zの R Fによりプラズマ化することによって供給し、 Z nのセルのシャツ夕一を開けることにより Z n 0層 2がェビタキシャル成長する。なお、 M g C dなどを混晶したり、ド一パントをド一ビングする場合には、それらの元素のセルを開けることにより所望の Z n 0系化合物層を得ることができる。なお、この例では、洗浄後のサーマルクリーニングを 8 0 0 °C程度で 3 0分程度行ったが、 1 0 0 0 °C程度で 1時間程度のァニール処理を行うと成長する Z n 0層の結晶性の再現性が非常に向上することが確認された。

このように、 A面を主面とするサフアイァ基板の表面にェビ夕キシャル成長した Z η θ膜の結晶状態を調べるため、数百 n m程度の厚さにェピ夕キシャル成長した Z n 0膜の表面に X線を照射して、その反射強度分布により得られる面の法線方向の位置をその面方位と共に図 8に示す。図 8 ( a ) が本発明の A面を主面とするサファイア基板上に成長した膜における面の法線方向の位置を示す図で、図 8 ( b ) が C面を主面とするサファイア基板上に成長した Z n 0膜における面の法線方向の位置を示す図である。

Z η θは a軸方向で 6回対称であるため、本来なら 6点しか回折パターン（面の法線方向の位置）が現れないはずであるが、図 8 ( b ) に示される C面上に成長した Z n 0膜では、 Z n 0の a軸とサファイアの a軸とが平行なところの他に、 Z n Oの a軸がサファイアの a軸に対して 3 0 ° 回転したパターンが入り混じり、 1 2点のパターンが親察されている（実際には、 3 0 ° 回転の位置のパターンは強度が薄く、その割合が少ないことを示していた）。これに対して、図 8 ( a ) に示されるように、本発明の A面上に成長させた Z n 0膜は、 Z n Oの A面とサフアイァの C面とが平行になり、 Z n 0は一定の結晶方向でサファイアの c軸方向に成長し、 6回対称の回折パターンのみが観察されている。すなわち 30 ° 回転した結晶成長はしていないことが分る。

また、 MB E法により 1分程度成長した状態（数十 nm程度の厚さ）で、 R H E E D法（反射高エネルギー電子回折法；電子銃により 1 0〜 5 0 kVで加速された電子ビームを基板表面に浅い角度（ 1〜 2° 以下）で入射させ、表面原子によって反射回折された電子ビームを蛍光スクリ一ンに投影して結晶の表面状態を調べる方法）により調べた結果、サファィァの C面上に成長した膜では、本来の Z ηθパターンの間に薄いパターンが現れたが、本発明の A面上に成長した Z n 0膜では、面内配向の乱れがなく本来の Z ηθのパターンのみが観察された。

図 9は、 Z ηθ膜の結晶状態をさらに別の方法で調べたもので、この Z n 0のバンドギヤップエネルギーより大きい 4 e V程度の光を照射してフォトルミネッセント発光をさせたものの波長に対する発光強度を示した図である。図 9の Aで示される特性が、本発明の A面を主面とするサフアイァ基板上に成長した Z n 0膜の特性で、 Cで示される特性が C 面を主面とするサファイア基板上に成長した Z n 0の特性である。図 9 からも明らかなように、本発明の Z nO膜では、 C面上に成長した Z n 0膜より約 30倍の強度の発光が得られ、その半値幅も C面上に成長したものが 3 0 me Vであるのに対して、本発明の A面に成長したものは 0.7 me Vと小さく、明らかに良好な結晶が得られていることを示している。

本発明によれば、 C面と直交する A面を主面とするサファイア基板上に Z ηθ系化合物を成長しているため、前述のように、結晶性の優れた Z n〇系化合物層が得られた。この理由はっきのように考えられる。すなわち、サファイアの c軸長 c_sは、前述のように、 1.2 9 9 1 nmであり、 ∑ 1 0の &蚰長 &₂は、 0.3 2 5 n mであるため、 c_sがほぼ 4 a，となる。そのため、図 1 0に A面を主面とするサファイア基板上に成長する Z nOの結晶状態（ C面）の平面図が示されるように、サファィァの c軸長 c_sに 2個分の Z ηθ結晶（ a軸が 4個分の結晶）が配列されて、非常に面内配向が安定し、常に一定の面内配向で成長すると考えられる。このときの格子整合度どは、 ε = ( 4 X a_z- c_s) / c_s= 0. 07 %となり、非常に整合度が高くなつている。その結果、高い結晶性を保持して成長することができる。

この観点からは、 A面でなくても、前述の図 7に示される X面のように、 A面が C面内で回転した面、すなわち C面と直交する面であれば、前述の図 1 0に示されるように、サファイアの c軸長に、 Z nOの a軸長 4個分が対応するように Z n〇系化合物結晶が配列され、同様に結晶性のよい Z ηθ系化合物結晶層が得られることが推察される。

つぎに、この A面（ 1 1— 2 0 ) を主面とするサフアイァ基板を用いて、 Z ηθ系化合物半導体層を成長した青色系の半導体発光素子の構成例について説明をする。

C面と直交する面を主面とするサファイア基板を用いた本発明の半導体発光素子は、図 1 1に L E Dチップの斜視説明図が示されるように、 A面を主面とするサファイア基板 1 aの表面に Z n 0系化合物半導体からなる n形層 3、 4および p形層 6、 7を少なくとも有し、発光層を形成するように半導体積層部 1 1が積層されている。

半導体積層部 1 1は、図 1 1に示される例では、 G aをド一プした n 形 Z nOからなるコンタクト層 3が l /m程度、同じく G aをドープした M g _y Z n_1-y O ( 0≤ y < K たとえば y = 0.1 5 ) からなる n形クラッド層 4が 0.2〃m程度、 C dx Z rii— _xO ( 0≤xく 1、かつクラッド層よりバンドギヤップエネルギーが小さくなる組成、たとえば X = 0.08 )からなる活性層 5が 0.1〃 m程度、 G aおよび Nを同時ド一プした M g _y Z η , _y〇 ( 0≤ y < 1 , たとえば y = 0.1 5 ) からなる p形クラッド層 6が 0.2〃 m程度、 G aおよび Nを同時ドープした Z ηθからなる p形コンタク卜層 7力 ^s 1〃m程度、それそれ積層されることにより、ダブルへテロ構造の発光層形成部を有する半導体積層部 1 1 になっている。これらの半導体層は、前述の MB E装置で連続的に成長される。なお、活性層 5は、非発光再結合中心の形成を避けるため、ノンドープであることが好ましい。また、 n形および p形クラッド層 4、 6は、活性層 5よりバンドギャップが大きく、キャリアを活性層 5内に有効に閉じ込める効果を有するように形成されている。

半導体積層部 1 1上には、電流を拡散させるための、たとえば I T 0 膜からなる透明電極 8が 0.2〃m程度成膜されており、その表面の一部に N i/A 1または N i /A uなどの積層体からなる p側電極 1 0がリフトオフ法などにより、また、半導体積層部 1 1の一部がエッチングにより除去され、露出する n形コンタクト層 3上に、 T iZA lまたは T i/Auなどの積層体からなる n側電極 9が真空蒸着などにより形成されている。

つぎに、この L E Dの製法について説明をする。前述のように、 A面を主面とするサファイア基板 1をァセトンなどにより脱脂洗浄をし、 Load Lock室で予備加熱、 MB E装置内でのサーマルクリーニングをした後、 6 5 0 °C程度にして酸素ラジカルを供給すると共に、 Z n、 Mg、 C d、 Gaなどの、所望材料のセルのシャツ夕一を開けることにより、前述の組成の Z ηθ系化合物半導体層をそれそれ前述の厚さになるように、順次ェビタキシャル成長して、半導体積層部 1 1を形成する。なお、 n形層を形成する場合はド一パントとして G aをドーピングし、 p形層を形成する場合は、ド一パントとして N₂プラズマと G aを同時にドーピングした。

その後、 MB E装置よりェピタキシャル成長がされたウェハを取り出し、反応性ィオンエッチング（ R I E ) などのドライエッチング法により、半導体積層部の一部をエッチングして、 n形コンタクト層 3を露出させる。このェヅチングは、硫酸系ェツチヤントなどによるゥエツトエツチングにより行うこともできる。その後、たとえばスパッ夕装置に入れて、 p形コンタクト層 7上に I T 0を成膜し、透明電極 8を 0 . 2 m 程度の厚さに設ける。その後、リフトオフ法などにより n形コンタクト層 3上に T i / A 1などからなる n側電極 9を、 I T O膜 8上の一部に T i / A 1などからなる p側電極 1 0を、それそれ 0 . 2 m程度づっ形成する。その後ゥヱハからチッブ化することにより、図 1 1に示される L E Dチップが得られる。

サファイア基板を用いる本発明の半導体発光素子によれば、 A面を主面とするサファイア基板の表面に Z n 0化合物半導体層がェビ夕キシャル成長されているため、サファイアの c軸長と Z n O化合物の 4個の a 軸長とが整合して配列され、結晶性のよい Z n 0化合物半導体層が成長する。その上に成長される Z n O系化合物半導体層も Z n Oと同種の化合物であり、 Z n O層の結晶に沿って整合された結晶層が成長する。その結果、膜質の悪い場合のように非発光再結合中心が発生することなく、内部量子効率が大幅に向上し、 Z n O系化合物の有する高いエキシトンと相俟って、非常に高い発光効率の半導体発光素子が得られる。なお、 A面を主面とするサファイア基板上に成長する化合物半導体層は、 Z n 0でなくても、 Z nの一部が M gや C dなどと置換された Z n〇系化合物半導体でも格子定数に殆ど変化はなく、同様に結晶性よく成長することができる。

前述の例は、 L E Dの例であつたが、 L Dであっても同様である。この場合、半導体積層部 1 1が若干異なり、たとえば図 1 2に斜視説明図が示されるように、活性層 1 5はノンドープの C d。 . _{0 3} Z n。 . _{9 7} 0 / C d _Q.₂ Z n₀.₈Oからなるバリア層とゥエル層とをそれそれ 5 nmおよび 4 nmづっ交互に 2〜 5層づっ積層した多重量子井戸構造により形成することが好ましい。また、活性層 1 5が薄く充分に光を活性層 1 5 内に閉じ込められない場合には、たとえば Z n〇からなる光ガイド層 1 4、 1 6が活性層 1 5の両側に設けられる。なお、半導体積層部 1 1の一部がエッチングされて、露出する n形コン夕クト層 3に n側電極 9が形成されるのは、前述の L E Dの場合と同様である。

また、図 1 2に示される例では、電流狭窄層 1 7を埋め込む S A S型構造の L Dチップの例で、 p形 M g。. i ₅ Z n。.₈₅0からなる p形第 1 クラッド層 6 aの上に、たとえば n形 M g _Q .₂ Z n。 .₈0からなる電流狭窄層 1 7が 0.4 /m程度設けられ、一旦結晶成長装置からウェハを取り出し、表面にレジスト膜を設けてストライプ状にパターニングをし、硫酸系溶液などにより電流狭窄層 1 7をストライブ状にエッチングして、 2 ~ 3〃m幅のストライプ溝 1 8が形成され、再度 MB E装置にウェハを戻し、 p形 M g。._{1 5} Z n。.₈₅0からなる p形第 2クラッド層 6 bおよび p形 Z n 0からなる p形コンタクト層 7が前述の例と同様に成長されることにより形成されている。この場合は、 I T Oからなる透明電極は不要で、 p形コンタクト層 7上にもほぼ全面に p側電極 1 0が形成されている。なお、図示されていないが、 p形第 1クラッド層 6 aと電流狭窄層 1 7との間に p形 G a Nからなるエッチングストツプ層が設けられることが好ましい。

Z n 0系化合物半導体は、ゥエツトエッチングによりエツチング処理をすることができるため、 G a N系化合物半導体では難しい電流狭窄層を埋め込む S A S型構造の L Dチップを形成することができ、活性層の近くに電流狭窄層を形成することができ、高特性の半導体レーザが得られる。しかし、 LDチップの構造は、 S A S型構造に限らず、 p側電極をストライプ状にしただけの電極ストライプ構造や、ストライプ状電極の両側の半導体層を P形クラッド層の上部までをメサ型形状にエツチングするメサス卜ライプ構造や、プロトンなどを打ち込んだプロ卜ン打込み型にすることもできる。電極ストライプ構造の L Dチップの例を図 1 3に示す。この構造は p側電極 1 0がストライプ状にパ夕一ニングされていることと、電流狭窄層が設けられていない点で図 1 2の構造と異なるだけで、他の構造は図 1 2と殆ど同じで、同じ部分には同じ符号を付して、その説明を省略する。なお、 6は p形クラッド層である。

前述の例では、 L E Dとして、ダブルへテロ構造の例であつたが、単純な p n接合や M I S (金属—絶縁層—半導体層）構造など他の構造にすることもできる。また、 LDチップの構造も、光ガイド層がなく他の層が設けられてもよく、前述の積層構造に限定されるものではない。さらに、前述の各例では、 Z n'O系化合物層の成長をするのに、 MB E装置を用いて行ったが、 MO CVD装置などを用いて行うこともできる。この場合、反応ガスとしては、 Z nとしてジェチル亜鉛 ( Z n ( C 2 H 5 ) ₂ ) 、 0としてテ卜ラヒドロフラン（ C₄ H₈0 ) 、 M gとしてシクロべン夕ジェチルマグネシウム（ C p₂M g) 、 C dとしてジェチルカドミウム（ Cd ( C₂H₅) ₂) 、ド一パントの G aとしてトリェチルガリウム（T E G) 、 N₂としてプラズマ N₂を供給することにより気相反応をさせることができる。

なお、前述の例では、 Z ηθ系化合物半導体を用いた素子の例が半導体発光素子のみであるが、 SAWデバイス、圧電素子、焦電素子などで、結晶性の優れた Z n 0系化合物層を必要とする場合は、同様に C面と直交する面を主面とするサフアイァ基板を用いて成長させることにより、結晶性の優れた Z n 0系化合物半導体層を有する素子を得ることができる。本発明によれば、非常に結晶性の優れた Z n 0系化合物層を成長することができるため、その上に積層する Z n 0系化合物層の結晶性も優れ、優れた特性の Z n 0系化合物層を有する素子が得られる。

また、本発明の半導体発光素子によれば、積層される Z n O系化合物半導体層の結晶性が非常に優れているため、非常に内部量子効率の優れた青色系の半導体発光素子を、ゥエツト処理をすることができる材料により得ることができる。産業上の利用性

本発明によれば、結晶性の非常に優れた Z n 0系化合物半導体層をシリコン基板またはサファイア基板上に形成することができ、青色系の L E Dや L Dなどの発光素子、 S A Wデバイス、圧電素子、焦電素子などを髙特性で安価に得ることができる。高特性の青色系 L E Dや L Dが安価に得られることにより、フルカラーディスプレーや信号灯などの光源、次世代の高記憶密度の D V D、レーザビームプリン夕などの光源として利用することができる。

Claims

言青求の範囲

1 シリコン基板と、該シリコン基板の表面に設けられるシリコンチヅ化膜と、該シリコンチッ化膜上に設けられ、 Z nO系化合物半導体からなる n形層および p形層を少なくとも有し、発光層を形成すべく積層される半導体積層部とを含むシリコン基板を用いた Z ηθ系化合物半導体発光素子。

2 前記シリコンチッ化膜の表面がァモルファス化しないで平坦面に形成されてなる請求項 1記載の半導体発光素子。

3 前記シリコンチッ化膜が、 1 0 nm以下の厚さに形成されてなる請求項 1または 2記載の半導体発光素子。

4 前記半導体積層部が、 C dx Z n i-xO ( 0≤x< 1 ) からなる活性層を、 MgyZ ri i-yO ( 0≤y < 1 ) からなり前記活性層よりバンドギヤップエネルギーの大きいクラッド層により挟持するダブルへテ口構造を有する請求項 1、 2または 3記載の半導体発光素子。

5 シリコン基板をチッ素が存在する雰囲気下で熱処理することによりシリコン基板の表面にシリコンチッ化膜を形成し、該シリコンチッ化膜上に Z ηθ系化合物半導体からなり発光層を形成する半導体積層部を成長することを特徴とする半導体発光素子の製法。

6 前記シリコンチッ化膜を形成する処理を、形成されるシリコンチッ化膜の表面がシリコン基板の平坦面を維持できるように該処理の温度または時間を制御しながら行う請求項 5記載の半導体発光素子の製法。

7 Z n 0系化合物層を有する素子であって、サファイア基板の C面と直交する面を主面とするサファイア基板と、該サファイア基板の前記主面上にェビタキシャル成長された Z ηθ系化合物層とを有する Z n〇系化合物層を有する素子。 8 前記サフアイァ基板の主面が A面である請求項 7記載の素子。 9 サフアイァ基板上に Z ηθ系化合物層をェビタキシャル成長する方法であって、サファイア基板の c軸と前記 Z ηθ系化合物層の c軸とが直交するように前記 Z n 0系化合物層をェビタキシャル成長する Z n 0系化合物層の結晶成長方法。

1 0 サファイア基板の C面と直交する面を主面とするサファイア基板と、該サファイア基板の前記主面上にェピタキシャル成長された Z n 〇系化合物半導体からなる n形層および p形層を少なくとも有し、発光層を形成すべく積層される半導体積層部とを含む Z ηθ系化合物半導体発光素子。

1 1 前記サファイア基板の主面が A面である請求項 1 0記載の半導体発光素子。

1 2 前記半導体積層部が、 C dy Z n ,— _xO ( 0≤x < 1 ) からなる活性層を、 MgyZ r i— _yO ( 0≤y < 1 ) からなり前記活性層よりバンドギヤップエネルギーの大きいクラッド層により挟持するダブルへテロ構造を有する請求項 1 0または 1 1記載の半導体発光素子。