JP4425376B2

JP4425376B2 - シリコン基板を用いたＺｎＯ系化合物半導体発光素子およびその製法

Info

Publication number: JP4425376B2
Application number: JP21122299A
Authority: JP
Inventors: 栄仁木; 拡也岩田; ポール・フォンス; 哲弘田辺; 秀視高須
Original assignee: Rohm Co Ltd; National Institute of Advanced Industrial Science and Technology AIST
Current assignee: Rohm Co Ltd; National Institute of Advanced Industrial Science and Technology AIST
Priority date: 1999-07-26
Filing date: 1999-07-26
Publication date: 2010-03-03
Anticipated expiration: 2019-07-26
Also published as: JP2001044499A

Description

【０００１】
【発明の属する技術分野】
本発明はＺｎＯ系化合物半導体を用い、高い記憶密度を有する光ディスクメモリや、レーザビームプリンタの高精細化に必要な青色領域で発光可能な半導体レーザや発光ダイオードなどの半導体発光素子およびその製法に関する。さらに詳しくは、基板にシリコン基板を用いながら発光特性の優れた半導体層を積層し、電極をチップの上下両面から取り出せると共に劈開をすることができる半導体発光素子およびその製法に関する。
【０００２】
【従来の技術】
フルカラーディスプレーや、信号灯などの光源に用いられる青色系（紫外から黄色の波長領域を意味する、以下同じ）の発光ダイオード（以下、ＬＥＤという）や、室温で連続発振する次世代の高精細ＤＶＤ光源用などの青色系半導体レーザ（以下、ＬＤという）は、最近サファイア基板上にＧａＮ系化合物半導体を積層することにより得られるようになり脚光を浴びている。
【０００３】
この構造は、図６にＬＤチップの斜視説明図が示されるように、サファイア基板２１上にIII 族チッ化物化合物半導体が有機金属化学気相成長法（Metal Organic Chemical Vapor Deposition 以下、ＭＯＣＶＤという）により順次積層されるもので、ＧａＮ緩衝層２２、ｎ形ＧａＮ層２３、Ａｌ_0.12Ｇａ_0.88Ｎからなるｎ形クラッド層２４、ＧａＮからなるｎ形光ガイド層２５、ＩｎＧａＮ系化合物半導体の多重量子井戸構造からなる活性層２６、ｐ形ＧａＮからなるｐ形光ガイド層２７、ｐ形Ａｌ_0.2Ｇａ_0.8Ｎからなるｐ形第１クラッド層２８ａ、Ａｌ_0.12Ｇａ_0.88Ｎからなるｐ形第２クラッド層２８ｂ、ｐ形ＧａＮからなるコンタクト層２９が順次積層され、積層された半導体層の一部が図６に示されるようにドライエッチングなどによりエッチングされてｎ形ＧａＮ層２３を露出させ、その表面にｎ側電極３１、前述のコンタクト層２９上にｐ側電極３０がそれぞれ形成されることにより構成されている。
【０００４】
一方、ＺｎＯ系化合物半導体もワイドギャップエネルギー半導体で、Ｃｄを混晶させることによりバンドギャップエネルギーのナロー化がなされ、同様に青色系の発光をさせ得るため、種々の研究がなされ始めている。そして、このＺｎＯ系化合物半導体もＧａＮ系化合物半導体やサファイアと同様にヘキサゴナル（hexagonal)結晶であり、格子定数もこれらと近いため、ＧａＮ系化合物半導体のエピタキシャル成長用基板として工業的に広く用いられているサファイアが、基板として考えられている。このサファイア基板上へのＺｎＯ系化合物半導体の成長は、たとえば「ルーム−テンパラチャーウルトラバイオレットレーザエミッションフロムセルフアッセンブルドＺｎＯマイクロクリスタライトシンフィルムズ（Room-temperature ultraviolet laser emission from self-assembled ZnO microcrystallite thin films)」（アプライドフィジックスレター（Applied Physics Letters）第７２巻２５号、１９９８年６月２２日号、３２７０〜３２７２頁）にも記載されている。
【０００５】
【発明が解決しようとする課題】
前述のように、従来の青色系の半導体発光素子では、基板としてサファイア基板が用いられているため、基板に導電性がなく、積層体の上面と下面に電極が形成される垂直型の素子（チップの表面と裏面に電極が形成された構造を意味する、以下同じ）を構成できない。そのため、両方の電極を、積層した半導体層の表面とその一部をエッチングして露出させた下層の半導体層に設けなければならず、製造工程が複雑であると共に、チップのボンディングも複雑になるという問題がある。しかも、サファイア基板は非常に硬いため、劈開をすることが困難であり、半導体レーザの光共振器の鏡面として必要な平坦な端面を形成できないという問題がある。すなわち、サファイア基板は、良好な単結晶半導体層が得られるのと引き換えに、製造プロセス上で素子製作の際に、加工性や電極形成に難点があることを強いられている。
【０００６】
本発明はこのような問題を解決するためになされたもので、ＺｎＯ系化合物半導体を用い、チップの表裏両面から電極を取り出すことができる垂直型で、かつ、半導体層の結晶性が優れて発光効率が高いと共に、基板にサファイア基板を用いないで製造プロセスおよび使用面で便利な構造となる半導体発光素子およびその製法を提供することを目的とする。
【０００７】
本発明の他の目的は、シリコン基板上にＺｎＯ系化合物半導体を結晶性よく成長するためにとくに適したシリコン基板の表面処理を含む半導体発光素子の製法を提供することにある。
【０００８】
【課題を解決するための手段】
本発明者らは、前述のようにサファイア基板上にＺｎＯ系化合物半導体を成長することの不便さを解消するため、大口径で取り扱いやすいシリコン基板を用いてＺｎＯ系化合物半導体を成長すべく鋭意検討を重ねた。その結果、シリコン基板上に直接ＺｎＯ系化合物半導体を成長しようとしても、ＺｎＯ系化合物がアモルファス化してしまって結晶性のよい半導体層を得ることができない理由が、ＺｎＯ系化合物を成長するために導入するラジカル酸素により、ＺｎＯ系化合物半導体が成長する前に、まずシリコン基板の表面が強烈に酸化されてアモルファス化することにあり、シリコン基板の表面にチッ化処理を施して薄いチッ化膜を形成しておくことにより、シリコン基板表面の酸化が防止されて、結晶性の優れたＺｎＯ系化合物半導体層を成長することができ、発光特性の優れた半導体発光素子が得られることを見出した。
【０００９】
本発明による半導体発光素子は、シリコン基板と、該シリコン基板の表面に設けられるシリコンチッ化膜と、該シリコンチッ化膜上に設けられ、ＺｎＯ系化合物半導体からなるｎ形層およびｐ形層を少なくとも有し、発光層を形成すべく積層される半導体積層部とを含み、前記シリコンチッ化膜が、前記シリコン基板上に直接設けられ、かつ、該シリコンチッ化膜の表面をＲＨＥＥＤ法により観察した場合に点状の像が現れるように形成されている。
【００１０】
ここにＺｎＯ系化合物半導体とは、Ｚｎを含む酸化物、具体例としてはＺｎＯの他IIＡ族元素とＺｎまたはIIＢ族元素とＺｎまたはIIＡ族元素およびIIＢ族元素とＺｎのそれぞれの酸化物であることを意味する。
【００１１】
この構造にすることにより、シリコン基板の表面にシリコンチッ化膜が形成されているため、ＺｎＯ系化合物半導体層を成長するためのラジカル酸素が導入されても、シリコン基板の表面が酸化して荒らされることがなく、その表面に成長するＺｎＯ系化合物半導体層も結晶性よく成長する。その結果、結晶性のよい半導体積層部が得られ、優れた発光特性を有する半導体発光素子が得られる。
【００１２】
前記シリコンチッ化膜の表面がアモルファス化しないで平坦面に形成されていることが、その上に成長されるＺｎＯ系化合物半導体層の結晶性が一層良好になるため好ましい。
【００１３】
ここにシリコンチッ化膜の表面が平坦面に形成されるとは、表面がアモルファス化して凹凸が激しくならないで、格子配列が認識し得る程度の表面状態をいい、たとえば反射高エネルギー電子回折法（ＲＨＥＥＤ法；１０〜５０ｋＶで加速された電子ビームを基板表面に浅い角度（１〜２゜以下）で入射させ、表面原子によって反射回折された電子ビームを蛍光スクリーンに投影して結晶の表面状態を調べる方法）により、ストリークの状態から点状（spotty）の像が現れる程度の状態を意味する。
【００１４】
前記シリコンチッ化膜が、１００Å以下の厚さに形成されていることが、シリコンチッ化膜の表面が多結晶化しないで、平坦な面になりやすいため好ましい。
前記シリコンチッ化膜が、前記シリコン基板と前記半導体積層部との間の導電性が分断されないように形成されることにより、前記シリコン基板の裏面と前記半導体積層部の上面側とに一対の電極が形成されてもよい。
【００１５】
前記半導体積層部が、Ｃｄ_xＺｎ_1-xＯ（０≦ｘ＜１）からなる活性層を、Ｍｇ_yＺｎ_1-yＯ（０≦ｙ＜１）からなり前記活性層よりバンドギャップエナルギーの大きいクラッド層により挟持するダブルヘテロ構造を有することにより、ＺｎＯ系化合物半導体を用い、発光特性の優れたＬＥＤやＬＤが得られるため好ましい。
【００１６】
本発明の半導体発光素子の製法は、シリコン基板をチッ素が存在する雰囲気下で熱処理することによりシリコン基板の表面に直接シリコンチッ化膜を形成しながら、該シリコンチッ化膜の表面をＲＨＥＥＤ法により観察した場合に点状の像が現れるように形成し、該シリコンチッ化膜上にＺｎＯ系化合物半導体からなり発光層を形成する半導体積層部を成長することを特徴とする。
【００１７】
この方法を用いることにより、シリコン基板の表面に酸化を防止するチッ化膜が形成されながら、表面が多結晶化しないで、シリコン基板の結晶面を維持することができ、その表面に結晶性の優れたＺｎＯ系化合物半導体を成長することができると共に、シリコンチッ化膜が非常に薄く形成され、シリコン基板と半導体積層部との間の導電性が分断されない。
【００１８】
前記シリコンチッ化膜を形成する処理を、形成されるシリコンチッ化膜の表面がシリコン基板の平坦面を維持できるように該処理の温度または時間を制御しながら行うことが、多結晶化を防止することができて好ましい。すなわち、たとえば６５０℃でチッ化処理を行う場合、５〜１０分程度、さらに好ましくは７分程度でチッ化処理を行うと優れた結晶性のＺｎＯ系化合物半導体層が得られるが、１５分程度行うと表面が多結晶化し、その上に成長されるＺｎＯ系化合物半導体も多結晶化して結晶性のよいＺｎＯ系化合物半導体層が得られない。また、８００℃でチッ化処理を行う場合、３分程度の処理時間でも、優れた結晶性のＺｎＯ系化合物半導体層が得られ、逆にチッ化処理の温度を低くすると、処理時間を長くするほうが好ましい。これらの条件は、たとえば前述のＲＨＥＥＤ法によりシリコンチッ化膜の表面状態を検査することにより、シリコンチッ化膜の表面が平坦面になるように、条件設定をすることができる。
【００１９】
【発明の実施の形態】
つぎに、図面を参照しながら本発明の半導体発光素子およびその製法について説明をする。
【００２０】
本発明の半導体発光素子は、図１にその一実施形態であるＬＥＤチップの斜視説明図が示されるように、シリコン基板１の表面にシリコンチッ化膜２が設けられており、そのシリコンチッ化膜２上にＺｎＯ系化合物半導体からなるｎ形層３、４およびｐ形層６、７を少なくとも有し、発光層を形成するように半導体積層部１１が積層されている。
【００２１】
前述のように、本発明者らは、シリコン基板上にＺｎＯ系化合物半導体を結晶性よく成長するために鋭意検討を重ねた結果、シリコン基板上に直接ＺｎＯ系化合物半導体を成長しようとすると、ＺｎＯ系化合物半導体の材料であるラジカル酸素が、最初にシリコンと激しく反応して、表面がアモルファス状になり凹凸が形成され、それが原因で結晶性のよいＺｎＯ系化合物半導体層が得られないことを見出した。そして、シリコン基板の表面をまずチッ化処理して、基板表面のダングリングボンドのＳｉとＮとを化合させ、シリコンチッ化膜を表面に薄く形成することにより、結晶性の優れたＺｎＯ系化合物半導体をその上に成長することができることを見出した。このシリコンチッ化膜は、チッ素ガスまたはアンモニアガスなどのチッ素が存在する雰囲気下で熱処理をし、シリコン基板の表面にチッ化膜を形成することにより好ましい結果が得られたが、チッ化処理をし過ぎるとかえってその上のＺｎＯ系化合物半導体が多結晶化して結晶性の優れたＺｎＯ系化合物半導体を得ることができなかった。
【００２２】
すなわち、シリコン基板１を洗浄処理してＭＢＥ（Molecular Beam Epitaxy;分子線エピタキシー）結晶成長装置に入れ、たとえばＮＨ₃ガスをＲＦ電源にてプラズマ励起した状態で、ＭＢＥ結晶成長装置に導入し、シリコンチッ化膜２を形成する処理温度と処理時間を種々変化させたときの、その上に成長されるＺｎＯ系化合物半導体層の膜質の状態を調べた。その検査結果が表１に示されるように、６５０℃の熱処理を７分間行うと非常に膜質がよく（二重丸）、５分から１０分行った場合は、良好なＺｎＯ系化合物半導体層の膜質が得られる（白丸）が、同じ温度で１５分間熱処理を行うとＺｎＯ系化合物半導体層がアモルファス化して好ましくなかった（×印）。また、８００℃で３分間のチッ化処理を行った結果、同様にＺｎＯ系化合物半導体層の良好な膜質が得られた。この関係を図２に示すと、良好な膜質が得られる範囲としては、当然低い温度では処理速度が遅いため、長い処理時間で同様の膜質が得られ、図２の実線で囲まれる範囲Ａの条件で処理を行うことにより、良好な膜質のシリコンチッ化膜が得られ、その上に成長されるＺｎＯ系化合物半導体層も良好な膜質が得られることが想定される。
【００２３】
【表１】

この膜質の検査は、図３（ａ）に示されるように、一般にＭＢＥ装置に装備されている反射高エネルギー電子回折法（ＲＨＥＥＤ法）と呼ばれる方法、すなわち電子銃５１により１０〜５０ｋＶで加速された電子ビーム５２を基板５３表面に浅い角度（１〜２゜以下）θで入射させ、表面原子によって反射回折された電子ビーム５４を蛍光スクリーン５５に投影して結晶の表面状態を調べる方法を用い、電子の加速電圧を２０ｋＶで行った。この方法により行うことにより、電子ビームの入射、反射、回折ビームの計測が浅い角度で行われるため、ほぼ基板５３に垂直な方向から行われる分子線の供給に影響を与えないで、成膜しながら測定することができる。
【００２４】
この回折像としては、基板表面が結晶構造であると直線または帯状の明暗（ストリーク状の像）が現れるが、基板表面に凹凸が現れてアイランドが形成されると、これらのアイランドを透過回折した電子ビームの寄与が大きくなり、ストリーク状の像は消失して点状（spotty）の像が現れる。さらに表面が多結晶体になると、スポットが消失してリング状の回折像が得られる。これは微結晶の方位がランダムに分布していることによって生じる。さらに表面がアモルファスになると、原子配列の周期性がなくなり、したがって回折条件は満たされなくなり、ＲＨＥＥＤ線は一様な強度の帯状（ハロー）になる。したがって、この測定によりシリコンチッ化膜２の表面状態を観察しながら、その上に成長されるＺｎＯ系化合物半導体の膜質を同様に調べることにより、両者の間の相関性が得られる。
【００２５】
この表面状態の測定を行いながら、シリコン基板１の表面のチッ化処理をまず行うと、最初はシリコン基板の表面に酸化膜が形成されているため、表面の平坦性はなく、図３（ｃ）に示されるようなリング状の回折像が得られる。この状態で、前述のＮＨ₃ガスをＲＦ電源にてプラズマ励起した状態でＭＢＥ装置のチャンバー内に導入し、ホルダー（基板）を６５０℃程度に昇温すると、シリコン基板１の表面の酸化した酸素が還元されて除去され、表面状態は図３（ｂ）に示されるように、点状の像が現れる。この状態で保持すると、表面の酸素が除去されてダングリングボンドになったＳｉとＮとが化合してシリコンチッ化物が形成され、チッ化処理が続くが、１００Å程度以下のチッ化膜２の厚さでは、回折像は前述の点状の像が維持される。しかし、１０分より長くチッ化処理を続けると、点状の像がぼやけ、１５分程度行うと、再度図３（ｃ）に示されるようなリング状の像になる。
【００２６】
すなわち、前述の良好な膜質が得られるのは、図３（ｂ）に示されるようなスポット状の回折像が得られる状態からやや点状の像がぼやける状態の平坦性のチッ化膜の状態にＺｎＯ系化合物半導体が成長される場合で、図３（ｃ）に示されるようなリング状の回折像になると、チッ化処理のし過ぎで、表面状態の凸凹が顕著となり、その状態では、その上に成長されるＺｎＯ系化合物半導体の結晶性が低下する。従って、表面がアモルファス化して凹凸が激しくならないように、平坦性を維持するチッ化処理を行うことにより、良好なＺｎＯ系化合物半導体の膜質が得られる。
【００２７】
シリコン基板１は、通常のＩＣなどに用いられる、たとえばリン（Ｐ）ドープのｎ形シリコン基板（１１１）を用いることができる。しかし、ボロン（Ｂ）などをドープしたｐ形基板や面方位が（１００）のものでもよい。このシリコン基板１は、予め、アセトン、メタノールおよび純水による超音波洗浄などの有機洗浄と、希釈フッ酸による表面酸化膜のライトエッチングからなる基板洗浄が行われる。
【００２８】
シリコンチッ化膜２は、前述のように、チッ素が存在する雰囲気下で熱処理をすることにより形成することが、シリコン基板１の表面が多結晶やアモルファス状態にならない状態で形成しやすいため好ましい。このチッ化処理は、前述のようにＭＢＥ装置である必要はないが、その表面状態を観察しながら処理を行う場合は、ＭＢＥ装置であれば、前述のようにＲＨＥＥＤ法により観察をしながら処理をすることができるため好ましい。また、チッ素が存在する雰囲気にするのに、前述の例では、アンモニアガスをプラズマ励起して使用したが、Ｎ₂ガスをプラズマ励起することもでき、またＮＯ₂を使用することもできる。このシリコンチッ化膜２は、前述のように多結晶状態にならず、平坦面が得られる状態になるように処理される。すなわち、厚さで１００Å以下、さらに好ましくは５０Å以下の厚さになるように形成される。そのための条件は、処理温度と処理時間で調整され、温度が高ければ短時間で、低い温度であれば比較的長い時間の処理により得られる。
【００２９】
半導体積層部１１は、図１に示される例では、Ｇａをドープしたｎ形ＺｎＯからなるコンタクト層３が１μｍ程度、同じくＧａをドープしたＭｇ_yＺｎ_1-yＯ（０≦ｙ＜１、たとえばｙ＝０.１５）からなるｎ形クラッド層４が０.２μｍ程度、Ｃｄ_xＺｎ_1-xＯ（０≦ｘ＜１、かつクラッド層よりバンドギャップエネルギーが小さくなる組成、たとえばｘ＝０.０８）からなる活性層５が０.１μｍ程度、ＧａおよびＮを同時ドープしたＭｇ_yＺｎ_1-yＯ（０≦ｙ＜１、たとえばｙ＝０.１５）からなるｐ形クラッド層６が０.２μｍ程度、ＧａおよびＮを同時ドープしたＺｎＯからなるｐ形コンタクト層７が１μｍ程度、それぞれ積層されることにより、ダブルヘテロ構造の発光層形成部を有する半導体積層部１１になっている。これらの半導体層は、前述のＭＢＥ装置でチッ化処理に引き続き成長される。なお、活性層５は、非発光再結合中心の形成を避けるため、ノンドープであることが好ましい。また、ｎ形およびｐ形クラッド層４、６は、活性層５よりバンドギャップが大きく、キャリアを活性層５内に有効に閉じ込める効果を有するように形成されている。
【００３０】
半導体積層部１１上には、電流を拡散させるための、たとえばＩＴＯ膜からなる透明電極８が０.２μｍ程度成膜されており、その表面の一部にＮｉ／ＡｌまたはＮｉ／Ａｕなどの積層体からなるｐ側電極１０がリフトオフ法などにより、また、シリコン基板１の裏面には、Ｔｉ／ＡｌまたはＴｉ／Ａｕなどの積層体からなるｎ側電極９が真空蒸着などにより全面に形成されている。
【００３１】
つぎに、このＬＥＤの製法について説明をする。たとえばＭＢＥ装置内にシリコン基板１をセッティングし、基板１の温度を６５０℃程度にし、ＮＨ₃ガスを流量０.６ｓｃｃｍで導入し、出力３００Ｗ程度の高周波電源にてプラズマ励起した状態でチャンバー内に導入する。この程度の流量にすることが、プラズマ励起光が強く得られるため好ましい。そして、７分程度チッ化処理を行う。
【００３２】
つぎに、基板１の温度を３００〜４５０℃程度にし、プラズマ酸素の照射条件下において、Ｚｎのソース源（セル）のシャッターを開け、Ｚｎを照射すると共に、ｎ形ドーパントのＧａのシャッターも開けてｎ形のＺｎＯからなるｎ形コンタクト層３を１μｍ程度成長させる。ついで、さらにＭｇのソース源（セル）のシャッターも開け、Ｍｇ_0.15Ｚｎ_0.85Ｏからなるｎ形クラッド層４を０.２μｍ程度成長する。
【００３３】
つぎに、活性層５を成長するため、ＭｇのセルおよびドーパントのＧａのセルを閉め、Ｃｄのソースメタルのセルのシャッターを開いてＣｄを照射し、Ｃｄ_0.08Ｚｎ_0.92Ｏを０.１μｍ程度成長する。ついで、Ｃｄのセルのシャッターを閉め、再度ＭｇのセルおよびＧａのセルを開け、さらにｐ形ドーパントとしてのプラズマ励起Ｎ₂を導入する。Ｇａはｎ形ドーパントであるが、プラズマ励起Ｎ₂と同時ドーピングをすることにより、効果的にｐ形化できるため、同時にドーピングしている。そして、Ｍｇ_0.15Ｚｎ_0.85Ｏからなるｐ形クラッド層６を０.２μｍ程度成長し、同様に同時ドーピングをしてｐ形ＺｎＯからなるｐ形コンタクト層７を１μｍ程度成長することにより半導体積層部１１を成長する。
【００３４】
その後、ＭＢＥ装置よりエピタキシャル成長がされたウェハを取り出し、たとえばスパッタ装置に入れてＩＴＯ膜を成膜し、透明電極８を０.２μｍ程度の厚さに設ける。その後、基板１の裏面を研磨し、１００μｍ程度の厚さとし、真空蒸着などにより基板１の裏面にＴｉ／Ａｌなどからなるｎ側電極９を全面に、ＩＴＯ膜８上の一部にＴｉ／Ａｌなどからなるｐ側電極１０をたとえばリフトオフ法などにより、それぞれ０.２μｍ程度づつ形成する。その後ウェハからチップ化することにより、図１に示されるＬＥＤチップが得られる。
【００３５】
本発明の半導体発光素子によれば、シリコン基板の表面にチッ化シリコン膜が設けられ、その上にＺｎＯ系化合物半導体層が積層されているため、ＺｎＯ系化合物半導体層が結晶性よく成長されており、シリコン基板を用いた青色系の半導体発光素子が、サファイア基板上に成長するのと同様の高い発光効率で得られる。すなわち、従来はシリコン基板上にＺｎＯ系化合物半導体を成長しても、膜質が悪く、非発光再結合中心が多いため、発光効率が非常に悪かったが、本発明により、シリコン基板を用いた青色系の半導体発光素子が得られた。一方、チッ化シリコン膜は１００Å以下と非常に薄い層であり、上下の導電性半導体層に挟まれることにより、殆ど電圧降下をすることなく導通性を有する。その結果、チップの上下からｐ側電極およびｎ側電極をそれぞれ取り出すことができる垂直型の発光素子となり、電極形成のための積層された半導体層の一部をエッチングする必要がなくなり、非常に製造工程が簡略化すると共に、発光素子をマウントする場合に両電極をワイヤボンディングしないで、一方はダイボンディングにより直接電極を接続することができてワイヤボンディングを減らすことができ、使用面でも非常に便利になる。
【００３６】
さらに、後述するようなＬＤを形成する場合に、光共振器の端面を鏡面にすることが好ましいが、シリコン基板上に立法晶の半導体層が積層されることにより、基板から半導体積層部が立法晶により整列するため、サファイア基板と比べて、劈開をすることが容易であり、光共振器の端面を劈開面で形成することができる。その結果、発振特性の優れた青色系の半導体レーザを得ることができる。
【００３７】
前述の例は、ＬＥＤの例であったが、ＬＤであっても同様である。この場合、半導体積層部１１が若干異なり、たとえば図４に断面説明図が示されるように、活性層１５はノンドープのＣｄ_0.03Ｚｎ_0.97Ｏ／Ｃｄ_0.2Ｚｎ_0.8Ｏからなるバリア層とウェル層とをそれぞれ５０Åおよび４０Åづつ交互に２〜５層づつ積層した多重量子井戸構造により形成することが好ましい。また、活性層１５が薄く充分に光を活性層１５内に閉じ込められない場合には、たとえばＺｎＯからなる光ガイド層１４、１６が活性層１５の両側に設けられる。
【００３８】
また、図４に示される例では、電流狭窄層１７を埋め込むＳＡＳ型構造のＬＤチップの例で、ｐ形Ｍｇ_0.15Ｚｎ_0.85Ｏからなるｐ形第１クラッド層６ａの上に、たとえばｎ形Ｍｇ_0.2Ｚｎ_0.8Ｏからなる電流狭窄層１７が０.４μｍ程度設けられ、一旦結晶成長装置からウェハを取り出し、表面にレジスト膜を設けてストライプ状にパターニングをし、ＮａＯＨなどのアルカリ溶液により電流狭窄層１７をストライプ状にエッチングして、ストライプ溝１８が形成され、再度ＭＢＥ装置にウェハを戻し、ｐ形Ｍｇ_0.15Ｚｎ_0.85Ｏからなるｐ形第２クラッド層６ｂおよびｐ形ＺｎＯからなるｐ形コンタクト層７が前述の例と同様に成長されることにより形成されている。この場合は、ＩＴＯからなる透明電極は不要で、ｐ形コンタクト層７上にもほぼ全面にｐ側電極１０が形成されている。なお、図示されていないが、ｐ形第１クラッド層６ａと電流狭窄層１７との間にｐ形ＧａＮからなるエッチングストップ層が設けられることが好ましい。
【００３９】
ＺｎＯ系化合物半導体は、ウェットエッチングによりエッチング処理をすることができるため、ＧａＮ系化合物半導体では難しい電流狭窄層を埋め込むＳＡＳ型構造のＬＤチップを形成することができ、活性層の近くに電流狭窄層を形成することができ、高特性の半導体レーザが得られる。しかし、ＬＤチップの構造は、ＳＡＳ型構造に限らず、ｐ側電極をストライプ状にしただけの電極ストライプ構造や、ストライプ状電極の両側の半導体層をｐ形クラッド層の上部までをメサ型形状にエッチングするメサストライプ構造や、プロトンなどを打ち込んだプロトン打込み型にすることもできる。電極ストライプ構造のＬＤチップの例を図５に示す。この構造はｐ側電極１０がストライプ状にパターニングされていることと、電流狭窄層が設けられていない点で図４の構造と異なるだけで、他の構造は図４と殆ど同じで、同じ部分には同じ符号を付して、その説明を省略する。なお、６はｐ形クラッド層である。
【００４０】
このような構造にしても、基板にシリコンが用いられているため、上下両面から両電極を取り出すことができ、製造面および使用面の両方から非常に便利であると共に、光共振器の端面を劈開による劈開面で形成することができるため、高特性の半導体レーザが得られる。
【００４１】
前述の例では、ＬＥＤとして、ダブルヘテロ構造の例であったが、単純なｐｎ接合やＭＩＳ（金属−絶縁層−半導体層）構造など他の構造にすることもできる。また、ＬＤチップの構造も、光ガイド層がなく他の層が設けられたり、前述の積層構造に限定されるものではない。さらに、シリコン基板のチッ化処理やその後のＺｎＯ系化合物半導体の成長をＭＢＥ装置を用いて行ったが、ＭＯＣＶＤ装置などを用いてチッ化処理およびその後の半導体層の成長を行っても、その条件さえ設定されれば、一々表面状態を観察しながら行う必要はなく、同様の表面状態を形成することができ、他の方法で製造することもできる。
【００４２】
【発明の効果】
本発明によれば、シリコン基板上にＺｎＯ系化合物半導体を成長することができ、上下両面に電極を設ける垂直型の青色系の半導体発光素子が得られる。そのため、製造工程が簡単でコストダウンを行うことができると共に、使用段階でもワイヤボンディングを減らすことができ、使用しやすい半導体発光素子が安価に得られる。
【００４３】
さらに、劈開することができるため、優れた端面を有するレーザ共振器が得られ、高い記憶密度を有する光ディスクや、レーザビームプリンタの高精細化に利用できる短波長の高性能の半導体レーザが得られる。
【図面の簡単な説明】
【図１】本発明の半導体発光素子の一実施形態のＬＥＤチップの斜視説明図である。
【図２】シリコン基板表面のチッ化処理の温度と時間による好ましい条件の関係を示す図である。
【図３】ＲＨＥＥＤ法による基板表面の検査方法の説明図および観察される基板表面の回折像の説明図である。
【図４】本発明の半導体発光素子の他の実施形態の断面説明図である。
【図５】本発明の半導体発光素子の他の実施形態の断面説明図である。
【図６】従来のＧａＮ系化合物半導体を用いたＬＤチップの一例の斜視説明図である。
【符号の説明】
１シリコン基板
２シリコンチッ化膜
４ｎ形クラッド層
５活性層
６ｐ形クラッド層
１１半導体積層部

Claims

シリコン基板と、該シリコン基板の表面に設けられるシリコンチッ化膜と、該シリコンチッ化膜上に設けられ、ＺｎＯ系化合物半導体からなるｎ形層およびｐ形層を少なくとも有し、発光層を形成すべく積層される半導体積層部とを含み、前記シリコンチッ化膜が、前記シリコン基板上に直接設けられ、かつ、該シリコンチッ化膜の表面をＲＨＥＥＤ法により観察した場合に点状の像が現れるように形成されてなるシリコン基板を用いたＺｎＯ系化合物半導体発光素子。
前記シリコンチッ化膜の表面がアモルファス化しないで平坦面に形成されてなる請求項１記載の半導体発光素子。
前記シリコンチッ化膜が、１００Å以下の厚さに形成されてなる請求項１または２記載の半導体発光素子。
前記シリコンチッ化膜が、前記シリコン基板と前記半導体積層部との間の導電性が分断されないように形成されることにより、前記シリコン基板の裏面と前記半導体積層部の上面側とに一対の電極が形成されてなる請求項１ないし３のいずれか１項記載の半導体発光素子。
前記半導体積層部が、Ｃｄ_x Ｚｎ_1-x Ｏ（０≦ｘ＜１）からなる活性層を、Ｍｇ_y Ｚｎ_1-y Ｏ（０≦ｙ＜１）からなり前記活性層よりバンドギャップエネルギーの大きいクラッド層により挟持するダブルヘテロ構造を有する請求項１ないし４のいずれか１項記載の半導体発光素子。
シリコン基板をチッ素が存在する雰囲気下で熱処理することによりシリコン基板の表面に直接シリコンチッ化膜を形成しながら、該シリコンチッ化膜の表面をＲＨＥＥＤ法により観察した場合に点状の像が現れるように形成し、該シリコンチッ化膜上にＺｎＯ系化合物半導体からなり発光層を形成する半導体積層部を成長することを特徴とする半導体発光素子の製法。
前記シリコンチッ化膜を形成する処理を、形成されるシリコンチッ化膜の表面がシリコン基板の平坦面を維持できるように該処理の温度または時間を制御しながら行う請求項６記載の半導体発光素子の製法。