WO2000008695A1

WO2000008695A1 - Capteur magnetique et son procede de production

Info

Publication number: WO2000008695A1
Application number: PCT/JP1999/004280
Authority: WO
Inventors: Ichiro Shibasaki; Atsushi Okamoto; Takashi Yoshida; Ichiro Okada
Original assignee: Asahi Kasei Kogyo Kabushiki Kaisha
Priority date: 1998-08-07
Filing date: 1999-08-06
Publication date: 2000-02-17
Also published as: DE69936461T2; CN1316104A; EP1124271A1; EP1813954A1; TW393567B; CN1185723C; US6590389B1; EP1124271A4; DE69936461D1; JP3916870B2; EP1124271B1; AU5066599A; EP1124271B8; KR20010072297A; KR100431044B1

Description

明細磁気センサおよびその製造方法技術分野

本発明は、半導体薄膜の磁気センサおよびその製造方法に関する。背景技術

I n S bのような電子移動度の大きい化合物半導体薄膜を用いる磁気抵抗素子やホール素子等の磁気センサは静磁界を検出できる機能を持ち、回転速度が速くても遅くても歯車の回転角度または速度を検出することができる機能を有する。このため、小型の DCモー夕一の磁気センサとして多く使われている。

ところが I n S bは、近年拡大しつつある磁気センサの応用分野においてその厳しい要求に応えきれないという問題がある。例えば、 I n S bを使った磁気センサは室温付近では高感度で極めてよい特性を示すが、感磁部の抵抗値が温度に大きく依存するので、一 4 0°C以下の低温度では素子抵抗値の大幅なアップによって電気的なノイズを拾いやすくなり、また、 1 2 0°Cを超える高温では素子抵抗値の大きな低下によって駆動電流が増大し、駆動が難しくなる。すなわち、 I n S bは抵抗の温度変化率が最大では一 2 %Z°Cであり大きな温度依存性を有する。なお、抵抗の温度変化率 /3_Rは、下記式により求める。

抵抗の温度変化率 3_R (%/°C) = ( 1ZR) dR/dTX 1 0 0

本発明で抵抗値の温度変化が小さいとは、一般には上記温度変化率 i3 _R (% /°C) が小さいことを言う。

近年、磁気センサは無接触センサとして多用され、その応用範囲も拡大している。このような最近拡大している磁気センサの応用分野では、従来の応用に比べて、より低温度や、さらに高い高温度の条件下でも磁気センサを無接触センサとして使う要求が増大しており、 '一般的に磁気センサが駆動される温度範囲は拡大の傾向にある。これまでの V T Rやパソコンなどに使用する小型の D Cモー夕などの用途では、磁気センサは室温近傍の温度域、例えば、 — 2 0〜8 0 °C程度の範囲（実質 1 0 0 °Cの駆動温度範囲）で使えれば十分であつたが、今後拡大が予想される自動車用無接触磁気センサまたは産業用無接触磁気センサでは、一 5 0 °C〜 1 5 0 °Cの温度範囲（実質 2 0 0 °Cの駆動温度範囲）での使用が実際に要求される。

I n S bは大きな温度依存性を有するので、例えば温度変化率が負の場合には低温では高抵抗、高温では低抵抗となり、一 5 0 °Cから + 1 5 0 °Cまで温度が変化すると、一 5 0 °Cにおける抵抗値が 1 5 0 °Cの抵抗値の 2 8〜 3 0倍（抵抗の温度変化率が— 2 %の場合には 5 4倍）になる。このため抵抗値変動がそのまま磁気センサの入力抵抗の変動となり、高温では過電流による破壊等が発生し、また大きな駆動用の入力電流が必要となり、小型の集積化した駆動回路では素子の安定した駆動が困難になる。すなわち、複雑で高価な駆動回路が必要となる。さらに、低温度では素子抵抗が非常に大きくなり、浮遊電磁ノイズの影響を強く受けたり、ノイズによる誤動作原因となったりする。この結果、極めて限られた場合でしか磁気センサが使えず、その無接触センサとしてのメリツ卜が十分に生かされていない状況にあった。

このような磁気センサと磁気センサを駆動する電源や磁界検出の出力を増幅する磁気センサの制御回路を、小型で、低コスト、かつ高性能に実現しょうとすると、このような素材に起因する抵抗値の温度依存性が大きな障害となる。例えば、最大でも一 5 0 °Cの抵抗値と 1 5 0 °Cの抵抗値の比は、絶対値で 1 5倍以内であることが必要とされる。本発明は、前述の従来の磁気センサにおける問題点を解決すベくなされたものであり、本発明の課題は、高感度で、温度依存性の少ない、かつ、広い温度範囲を簡単な駆動回路で動作するこ'とができる磁気センサを提供することにある。さらには、本発明の課題は、一 5 0 °C〜 1 5 0 °Cの範囲で高い信頼性で駆動でき、小型で、低コストの制御回路により駆動できる磁気センサを提供することにある。さらに詳しくは、低温度（例えば、要求される下限温度である— 5 0 °C) と、高温度（例えば、要求される上限温度である 1 5 0 °C) との間で、磁気センサの入力抵抗値の変化が少ない、高感度で、高信頼性の磁気センサを提供することにある。

さらに、高温度から低温度までの広い温度範囲での磁気センサの駆動では、大きな熱ストレスが磁気センサのパッケージを通じて加わり、新たな熱ストレスから感磁部を保護するパッシベーション技術も必要とされており、そのような必要性に答えることも、本発明の課題である。発明の開示

本発明者らは、高感度の磁気センサの製作が可能である高い電子移動度を有する化合物半導体薄膜の組成や薄膜化、ドーピング等を検討するとともに、制御回路とのマッチングを検討した。特に素子抵抗値の温度依存性または低温度と高温度での素子抵抗値の変化高に注目し検討した結果、磁気センサの入力抵抗の温度変化を小さく抑えることのできる電子移動度の高い薄膜およびその製造方法を見いだすことができた。この結果、抵抗の温度変化が少ない磁気センサを見いだした。さらに、高温度から低温度までの広い温度範囲での磁気センサの駆動では、大きな熱ストレスが磁気センサのパッケージを通じて加わるが、感磁部を構成する I I I 一 V族化合物半導体と同じ性質を有する絶縁性の I I I 一 V族化合物半導体の中間層を感磁部上に形成することで、無機質のパッシベーシヨン層（保護層）から直接に感磁部が受ける熱ス卜レスから感磁部を保護するパッシベ一ション技術を見いだした。その結果、広い温度範囲で、しかも高い信頼性のうちに駆動可能な磁気センサ構造を見いだすことができた。

さらに、磁気センサの入力抵抗の温度変化がある決められた範囲以内であれば、小型の制御回路で磁気センサを広い温度範囲で駆動できることを、見いだした。さらに、そのような条件を満たす高い移動度が得られる化合物半導体薄膜を感磁部とする高感度磁気センサと、かかる磁気センサ用の小型の制御回路とを組み合わせた磁気センサ装置であって、小型で、磁界の検出信号に比例した出力ゃ磁界の検出非検出に対応した複数の信号を出力することのできるデジタル出力の磁気センサ装置と、その製造方法をも、見いだした。

すなわち、本発明の請求の範囲第 1項に係る磁気センサは、基板上に形成された I n_xG _{a i}— xA S yS b i— _y (0<x≤ 1, 0≤y≤ 1) 薄膜層を感磁部の動作層とする磁気センサであって、前記薄膜層に、 S i、 Te、 S、 Sn、 Geおよび S eからなる群から選ばれる少なくとも 1種のドナーァトムを含むことを特徴とする。

本発明の請求の範囲第 2項の磁気センサは、前記第 1項の磁気センサにおいて、前記ドナ一ァトムの少なくとも一部が感磁部の動作層中に伝導電子を供給するために陽イオン化していることを特徴とする。ここで、さらに詳しくは、前記ドナ一ァトムは少なくともその一部が結晶の格子点で I nGaAs S bのいずれかの原子を置き換えて陽イオン化していることを特徴とする。

本発明の請求の範囲第 3項の磁気センサは、前記請求の範囲第 1項または第 2 項の磁気センサにおいて、前記薄膜層が 2. 1 X 10¹⁶/cm³以上の電子濃度を有し、さらに、該薄膜層の電子移動度 (cmW - s) と電子濃度 n (1/ cm— ³) の関係が、

L o g！ 0 (n) +4. 5 X 1 0— ⁵X^≥17. 3 δ

を満たすこと特徴とする。

ここで、前記電子移動度は、さらに望ましくは 6000 cm²ZV · s以上である。このような範囲に電子移動度および電子濃度 nを設定することにより、高感度であって、温度依存性の少ない磁気センサが製作できる。係る点を限定したのが、本発明の請求の範囲第 4項である。さらに高感度の磁気センサを製作する場合は、電子移動度は 1 0000 cm²ZV · s以上であることが好ましい。本発明の請求の範囲第 4項の磁気センサは、前記請求の範囲第 3項の磁気センザにおいて、前記薄膜層の電子移動度が 6000 cmW · s以上であること特徴とする。

本発明の請求の範囲第 5項の磁気センサは、前記請求の範囲第 1項または第 2 項の磁気センサにおいて、前記薄膜層が 2. 1 X 1 0¹⁶Zcm³以上の電子濃度を有し、さらに、該薄膜層の電子移動度 (cm²/V - s) と電子濃度 n (1/ cm— ³) の関係が、

L o g ₁₀ (n) +4. 5 X 1 0^_5X^≥ 1 8. 0

を満たすことを特徴とする。

本発明の請求の範囲第 6項の磁気センサは、前記請求の範囲第 5項の磁気センザにおいて、前記薄膜層の電子移動度^が 10,000cm²/V · s以上であることを特徴とする。

ここで、前記電子移動度は、高感度で、温度依存性の少ない磁気センサ動作のために、望ましくは、 1 5， 000 cm²ZV · s以上であり、さらに望ましくは、 20， 000 cm²ZV · s以上である。

本発明の請求の範囲第 7項の磁気センサは、前記請求の範囲第 6項の磁気センザにおいて、前記薄膜層が I nA S yS t^— _y (0≤y≤ 1) 薄膜層であることを特徴とする。

本発明の請求の範囲第 8項の磁気センサは、前記請求の範囲第 7項の磁気センザにおいて、前記薄膜層が I n S b薄膜層であることを特徴とする。

本発明の請求の範囲第 9項の磁気センサは、前記請求の範囲第 1ないし 8項のいずれかの磁気センサにおいて'、前記基板の表面が、絶縁性の I I I 一 V族化合物半導体から構成されていることを特徴とする。

本発明の請求の範囲第 1 0項の磁気センサは、前記請求の範囲第 1ないし 9項のいずれかの磁気センサにおいて、前記基板が、絶縁性の G a A s単結晶からなることを特徴とする。

本発明の請求の範囲第 1 1項の磁気センサは、前記請求の範囲第 1ないし 1 0 項のいずれかの磁気センサにおいて、前記動作層の厚さが、 6ミクロン以下であることを特徴とする。

本発明の請求の範囲第 1 2項の磁気センサは、前記請求の範囲第 1ないし 1 0 項のいずれかの磁気センサにおいて、前記動作層の厚さが、 0 . 7〜1 . 2ミクロンであることを特徴とする。

本発明の請求の範囲第 1 3項の磁気センサは、前記請求の範囲第 1ないし 1 0 項のいずれかの磁気センサにおいて、前記動作層の厚さが、 1 . 2ミクロン以下であることを特徴とする。

本発明の請求の範囲第 1 4項の磁気センサは、前記請求の範囲第 1ないし 1 3 項のいずれかの磁気センサにおいて、該磁気センサがホール素子であることを特徴とする。このホール素子では、動作層の好ましい厚さは、 1 . 2ミクロン以下、さらには、 0 . 5ミクロン以下、さらに高い入力抵抗値で消費電力の少ないホ一ル素子を製作する場合は、 0 . 1ミクロン以下、より望ましくは、 0 . 0 6ミクロン以下である。

本発明の請求の範囲第 1 5項の磁気センサは、前記請求の範囲第 1ないし 1 3 項のいずれかの磁気センサにおいて、該磁気センサが磁気抵抗素子であることを特徴とする。この磁気抵抗素子では、動作層の好ましい厚さは、 1 . 2ミクロン以下、さらには、 0 . 5ミクロン以下、さらに高い入力抵抗値で消費電力の少ない素子を製作する場合は、 0 . 2ミクロン以下である。

また、本発明の請求の範囲第' 1 6項は、半導体磁気抵抗装置を開示するもので、該装置は、平滑な基板表面上に、半導体薄膜からなる 4個の磁気抵抗効果を生じる素子部、配線部、およびボンディング電極を有し、 4個の磁気抵抗効果を生じる素子部がプリッジ構造で接続され、該 4個の素子部のうち前記プリッジ構造の隔辺の位置関係にある 2個の素子部が同時に同一強度の磁界を垂直に受ける状態で配置されており、前記素子部と前記ボンディング電極とは前記配線部で接続されていることを特徴とする。

本発明の請求の範囲第 1 7項の半導体磁気抵抗装置は、前記請求の範囲第 1 6 項の装置において、前記配線部が交差していないことを特徴とする。

本発明の請求の範囲第 1 8項の半導体磁気抵抗装置は、前記請求の範囲第 1 6 項または 1 7項の半導体磁気抵抗装置において、前記 4つの素子部を接続している接続点から前記ボンディング電極までの配線部の抵抗値がそれぞれ等しくなるように形成されていることを特徴とする。

また、本発明の請求の範囲第 1 9項は、磁気センサ装置を開示するもので、該磁気センサ装置は、磁気センサと、該磁気センサの出力を増幅するための増幅回路と、前記磁気センサを駆動するための電源回路を有する磁気回路とがー緒にパッケージされてなる磁気センサ装置であって、前記磁気センサが前記請求の範囲第 1ないし 1 8項のいずれかに記載の磁気センサであることを特徴とする。本発明の請求の範囲第 2 0項の磁気センサ装置は、前記請求の範囲第 1 9項の磁気センサ装置において、前記磁気センサの一 5 0 °Cの入力抵抗値が 1 5 0 °Cの入力抵抗値の 1 5倍以内に設定されていることを特徴とする。

本発明の請求の範囲第 2 1項の磁気センサ装置は、前記請求の範囲第 1 9または 2 0項の磁気センサ装置において、前記増幅回路により増幅された後の出力が前記磁気センサの出力に比例することを特徴とする。

本発明の請求の範囲第 22項の磁気センサ装置は、前記請求の範囲第 1 9または 20項の磁気センサ装置において、前記増幅器により増幅された後の出力が前記磁気センサによる磁界の検出および非検出に対応したデジタル信号出力であることを特徴とする。

また、本発明の請求の範囲第 23項は、磁気センサの製造方法を開示するもので、該製造方法は、基板上に電子濃度が 2 X 10¹⁶Zcm³以上の I n_xGaト _x AS

(0<x≤ 1, 0≤y≤ 1) 薄膜を形成する工程と、前記薄膜を所望のパターンに形成する工程と、該薄膜上に複数個の薄い金属薄膜を形成するェ程と、複数個の外部接続用電極を前記薄膜の端部に接続する工程と、を含むことを特徴とする。

本発明の請求の範囲第 24項の磁気センサの製造方法は、前記請求の範囲第 2 3項の磁気センサの製造方法において、前記 I n_xG a i__xA s _yS bい _y (0< x≤ 1, 0≤y≤ 1) 薄膜を形成する工程が、該薄膜に、 S i、 Te、 S、 Sn、 G eおよび S eからなる群から選ばれる少なくとも 1種のドナ一ァトムを含ませる工程をさらに具備することを特徴とする。

また、本発明の請求の範囲第 25項は、磁気センサ装置の製造方法を開示するもので、該製造方法は、磁気センサの磁界検出信号を増幅する回路と、前記磁気センサを駆動するための電源回路を有する制御回路とを一緒にパッケージするェ程を含む磁気センサ装置の製造方法であって、前記磁気センサが請求の範囲第 1 〜18項のいずれかに記載の磁気センサであり、該磁気センサは請求の範囲第 2 3または 24項に記載の製造方法によって製造されることを特徴とする。

また、本発明の請求の範囲第 26項は、他の構成の磁気センサを開示するもので、該磁気センサは、基板と、該基板上に形成された I rixGa ^AS yS b^ _v (0<x≤ l, 0≤y≤ l) 薄膜層を含む動作層と、該動作層上に形成されている絶縁性もしくは高抵抗の半導体の中間層と、絶縁性無機質層の保護層（すなわち、パッシベーシヨン層）と力前記の順に積層されてなることを特徴とする。本発明の請求の範囲第 27項'の磁気センサは、前記請求の範囲第 26項の磁気センサにおいて、前記中間層が前記動作層上に接するとともに該動作層の格子定数と近似した格子定数を有することを特徴とする。

本発明の請求の範囲第 28項の磁気センサは、前記請求の範囲第 27項の磁気センサにおいて、前記中間層が前記 I n_xG a卜 _XA s _y S b n (0<x≤ 1 , 0≤y≤ 1) 薄膜を構成する元素の少なくとも 1種類以上の元素を含む組成であることを特徴とする。

本発明の請求の範囲第 29項の磁気センサは、前記請求の範囲第 27項の磁気センサにおいて、前記動作層が前記 I n_xG a s _y S b (0<x≤ 1 ,

0≤y≤ 1) 薄膜の上にバリヤ層を有することを特徴とする。

本発明の請求の範囲第 30項の磁気センサは、前記請求の範囲第 29項の磁気センサにおいて、前記中間層が前記バリヤ層を構成する元素の少なくとも 1種類以上の元素を含む組成であることを特徴とする。

本発明の請求の範囲第 3 1項の磁気センサは、前記請求の範囲第 27から 30 項のいずれかの磁気センサにおいて、前記 I n_xG a _XA s _y S b (0<x ≤ 1 , 0≤y≤ 1) 薄膜が S i Te S Sn Geおよび S eからなる群の少なくとも 1種類のドナーァトムを含むことを特徴とする。

本発明の請求の範囲第 32項の磁気センサは、前記第 31項の磁気センサにおいて、前記ドナーァトムの少なくとも一部が動作層中の伝導電子を供給するために陽イオン化していることを特徴とする。ここで、さらに詳しくは、前記ドナーァトムは少なくともその一部が結晶の格子点で I n G a A s S bのいずれかの原子を置き換えて陽イオン化していることを特徴とする。

本発明の請求の範囲第 33項の磁気センサは、前記請求の範囲第 27から 3 1 項のいずれかの磁気センサにおいて、前記中間層が S i 、 T e、 S、 S n、 G e および S eからなる群から選ばれる少なくとも 1種類のドナーァトムを含むことを特徴とする。 '

本発明の請求の範囲第 3 4項の磁気センサは、前記請求の範囲第 2 7から 3 3 項のいずれかの磁気センサにおいて、前記 I n_xG aい _XA s _y S bい _y (0<x

≤ 1， 0≤y≤ l ) 薄膜は、該薄膜の— 5 0°Cにおける抵抗値が 1 5 0°Cにおける抵抗値の 1 5倍以内であることを特徴とする。

また、本発明の請求の範囲第 3 5項は、他の構成の磁気センサ装置を開示するもので、該装置は、磁気センサと該磁気センサ出力を増幅する回路と前記磁気センサを駆動するための電源回路を有する制御回路とがー緒にパッケージされている磁気センサ装置であって、前記磁気センサが請求の範囲第 2 7から 34項のいずれかに記載の薄膜磁気センサであることを特徴とする。

また、本発明の請求の範囲第 3 6項は、他の構成の磁気センサの製造方法を開示するもので、該製造方法は、表面が平滑な基板上に I

_yS _y (0<x≤ 1, 0≤y≤ 1) 薄膜を形成する工程と、該薄膜上に該薄膜と物性値が近似する化合物半導体の中間層を形成する工程と、該薄膜および該中間層を所望のパターンに形成する工程と、形成されたパターンの上に所望の形状の薄い金属薄膜を形成する工程と、該パターンおよび該金属薄膜の上に絶縁性無機質の保護層を形成する工程と、外部と接続するための電極を複数個形成する工程と、該電極を前記 I n_xG a卜 _XA s _y S b _y (0<x≤ 1， 0≤y≤ l ) 薄膜の端部に接続する工程と含むことを特徴とする。

また、本発明の請求の範囲第 3 7項は、さらに他の構成の磁気センサの製造方法を開示するもので、該製造方法、表面が平滑な基板上に I n_xG a卜 _XA s _yS b ^_y (0<x≤ 1 , 0≤y≤ 1 ) 薄膜を形成する工程と、該薄膜上にバリヤ層を形成する工程と、該バリヤ層上に該バリヤ層と物性値が近似する化合物半導体の中間層を形成する工程と、該薄膜、バリヤ層および該中間層を所望のパターンに形成する工程と、形成されたパターンの上に所望の形状の薄い金属薄膜を形成する工程と、該パターンおよび該金属薄膜の上に絶縁性無機質の保護層を形成する工程と、外部と接続するための電極を複数個形成する工程と、該電極を前記 I n _x G a _X A s _y S b n ( 0 < x≤ 1 , 0≤ y≤ 1 ) 薄膜の端部に接続するェ程と含むことを特徴とする。図面の簡単な説明

第 1図は、 I n S b薄膜の抵抗値の温度依存性を示すグラフである。

第 2 A図は本発明のホール素子の平面図である。

第 2 B図はホール素子の断面図である。

第 3図は本発明のホール素子がリードと接続され、樹脂パッケージされた状態を模式的に示す断面図である。

第 4図は本発明の 3端子の磁気抵抗素子の一態様を模式的に示した図である。第 5 A図は本発明の磁気抵抗素子の一態様を示す平面図である。

第 5 B図は第 5 A図に示した磁気抵抗素子の断面図である。

第 6 A図から第 6 C図は本発明の磁気センサの感磁部における薄膜の積層構造を示した断面図である。

第 7 A図から第 7 C図は本発明の磁気センサの感磁部における薄膜の積層構造を示した断面図である。

第 8図はシリコン集積回路チップと一緒にパッケージされた状態の磁気センサの回路図である。

第 9 A図は本発明の実施例 1 0で形成したホール素子の平面図である。

第 9 B図は第 9 A図に示したホール素子の断面図である。

第 1 O A図は本発明の実施例 1 8で形成した 2端子の磁気抵抗素子の断面図である。

第 108図は第1 OA図に示した磁気抵抗素子の平面図である。発明を実施するための最良の形態

I nGaAs S b薄膜の電子濃度と抵抗の温度依存性には大きな相関関係がある。特に薄膜の電子濃度が 2. 1 X 10¹⁶Zcm³以上になると抵抗の温度変化が小さくなり、かつ、磁気センサのオフセット電圧の温度ドリフトが小さくなり、本発明の磁気センサは、表面が平滑な基板上に電子濃度が 2. 1 X 10^{1 6}/ c m³以上の I n_xG a _XA s _y S b (0<x≤ 1 , 0≤y≤ 1) の薄膜をェピタキシャル成長させて感磁部の動作層として形成する。以下、本明細書では記述の簡略化のために必要に応じて I n_xGa _xAs _yS (0<x≤ 1 , 0≤ y≤ 1 ) を I nGaAs S bと略記する。その内容は、上記 x yで定まるすベての組成を含む。

本発明において、薄膜の電子濃度は 2. 1 X 10¹⁶Zcm³以上であることが必要であるが、 5 X 10¹⁶Zcm³以上であることが好ましく、 6 X 10¹⁶Zc m³上であることがさらに好ましく、特に 6 X 10¹⁶ 5 X 10¹⁸Zcm³が好ましい。

I nGaAs S b薄膜の電子濃度を大きくする方法の 1つには、 I nGaAs Sb層に微量の S i Te S Sn Ge S e等のドナーアトムを含ませる方法がある。このようにドナ一アトムをドーピングすることにより、高温度における I nGaAs S b層の抵抗値の低下を少なくすることができるので、磁気センサに高温度で大きな電流が流れることを防ぐことができる。また、 I n Ga, 一 xAS yS b^,薄膜（0<x≤ l 0≤y≤ 1) の電子濃度を大きくする別の方法としては、薄膜の組成を適宜設定することにより、すなわち、 x yの値を 0 <x≤ l , 0≤y≤ 1の範囲内で適宜選択することにより電子濃度を大きくすることができる。

電子濃度を特定のレベルにすることができれば、抵抗の温度変化を小さくおさえることができ、磁気センサの出力を増幅する回路、磁気センサを駆動する電源回路等を含む磁気センサの制御回路の負荷を少なくすることができる。また、回路そのものも複雑化せず、高温での駆動電力および電流も少なくなり、広い温度範囲で素子を駆動できる制御回路の製作が可能になる。その結果、素子駆動回路も簡単になり、かつ小型化できる。このため、本発明の磁気センサと小型の S i 集積回路である制御回路を一体化した一つのパッケージに納めて、高感度で信頼性の高い小型の薄膜磁気センサを実現できる。

ドーピングした磁気センサは、高温域において磁気センサの抵抗値が急激に低下することを避けることができるので、 10 o°c以上の高温域でも安定に動作し、一 20°C以下の低温域においても磁気センサの抵抗値（入力抵抗値）の急激な上昇を少なくすることができ、一 20°C以下の低温域においても安定に動作する。センサ出力を増幅する回路の複雑化が避けられ、低コストの広い温度範囲にわたって安定に動作する磁気センサの製作が可能になる。かかるドーピングの効果は、本発明の実施例に共通する効果であるが、本発明に列挙された実施例に限定されるものではない。

ドーピングするドナ一アトムは、ドナーになりうる元素であれば、特に限定されるものではないが、 S i、 Te、 S、 S n、 S e、 Ge等が代表的なドナ一ァトムとして挙げられる。ドーピングするドナ一ァトムの量を調節することにより、 I nGaAs S b薄膜中の電子濃度を適切な値に設定することができる。

例として、 I nS bに対するドーピングの効果を第 1図を用いて説明する。不純物をドーピングしない電子濃度が 1. 7 X 1 0¹⁶Zcm³の I n S b薄膜の場合（ 1 )、 S iをドーピングして電子濃度が 6. 6 X 1 0^{1 6}/ c m³となった場合（11)、 S iをドーピングして電子濃度が 16. 0 X 10¹⁶Zcm³となった場合 (III) の 3種類について、一 50°Cから 150°Cの温度範囲で抵抗値の変化を調べた。この結果を表 1およ'び図 1に示す。第 1図から明らかなように、 I n S b薄膜に S iをドーピングすることにより、抵抗の温度依存性が減少している。すなわち、ドーピングしない電子濃度が 1. 7 X 10¹⁶Zcm³の（ I ) の場合には、一 50°Cの抵抗値が 1 50°Cの抵抗値の 3 1倍であり、低温領域での使用は難しかった。しかし、ドーピングして電子濃度が 5 X 1 0¹⁶Zcm³以上の

(II) の場合は、ほぼ平坦な線を示し、電子濃度が 8 X 1 0¹⁶Zcm³上の

(III) の場合は、電子濃度が（III) より低い（Π) の場合よりもさらに平坦な線を示す。温度変化に対する抵抗値のグラフは水平であることが最も好ましいが、 - 50°Cの抵抗値が 1 50°Cの抵抗値より高い場合には 1 5倍以内であることが好ましく、 8倍以内であることがより好ましい。また、 1 50°Cの抵抗値が— 5 0°Cの抵抗値より高い場合には 1 50°Cの抵抗値が 3倍以内であることが好ましく、 2倍以内であることがさらに好ましい。

表 1

( ) 内の数字は 50°Cにおける抵抗値が 1 50°Cにおける抵抗値の

何倍になるかを示している。本発明の磁気センサの動作層である I n _XG a _XA s _y S b 薄膜（ 0 <x ≤ 1 , 0≤y≤ 1 ) の厚さは、一般に 6ミクロン以下が好ましく、 2ミクロン以下がより好ましく、場合によっては 1ミクロン以下がより好ましい。また、高い磁界感度で、かつ、抵抗値の温度依存性が少ない磁気センサの場合、 0. 7 1. 2ミクロンで特性の良いものをつくることができ、好ましい。高抵抗の入力抵抗値を必要とする磁気センサの場合には、感磁部としての薄膜は更に薄いことが好ましく、 0. 5ミクロン以下、または 0. 1ミクロン以下で製作されることもある。このように感磁部薄膜の厚さが 1ミクロン以下の場合には、 I nGa As S bの格子定数と近似する格子定数を有する半導体絶縁層または高抵抗層であるバッファ一層（バリヤ層）を、例えば格子定数の差が 2 %以内のバッファ一層を薄膜と基板との間に、または薄膜の表面に形成することが好ましい。

本発明においては、磁気センサの動作層である I n G a A s S b薄膜と接するようにバッファ一層が形成されている場合には、動作層との界面付近に動作層の電子濃度を適切な値にするために、動作層にドーピングする代わりにバッファー層にドナ一アトムをドーピングしてもよい。なお、バッファ一層は動作層（ I n GaAs S b薄膜）に電子を閉じこめる層としての役割を有している。動作層が 50 OA以下のような極めて薄い膜のときに動作層の上下にバッファ一層が形成されることがあるが、かかる場合には、バッファ一層は動作層に電子を閉じこめる役割を有するので、動作層は量子井戸となる。また、量子井戸の動作層にドナーァトムをド一プしても良い。

本発明の基板としては、通常、 GaAs I n P等の絶縁性または半絶縁性の化合物半導体が用いられる。本発明においては基板の表面に、さらに絶縁性もしくは半絶縁性の表面、またはシート抵抗値の高い表面層を有していてもよい。この場合は、上述の絶縁性基板材料の他に S i単結晶基板、フェライト基板、セラミックス基板なども好ましく用いることができる。結晶の面方位は、（100), (1 1 1) など何でもよく制限はない。また、これらの面方位に対して、 0 1 0° 程度の角度傾けた面でも良'い。他にも表面が平滑なアルミナ基板ゃサフアイァ基板、表面に薄い絶縁層を有する単結晶フェライト基板なども用いることができる。高温で等方性の静熱圧プレス、いわゆる H I Pをかけて作製した、結晶性のより緻密なフェライト基板は多結晶であっても表面に耐熱性の絶縁層を形成すれば、好ましい絶縁性基板として本発明で用いることができる。

これまでは、 I n S bまたは I n _XG a _x A s _y S b (0<x≤ 1 0≤ y≤ 1) 薄膜等を磁気センサの感磁部の薄膜として、すなわち、磁気センサの動作層として使おうとすると、その上に形成される S i ₃N₄ S i〇₂等の保護膜、いわゆるパッシべ一ション薄膜と I n S b薄膜、 I nxG a — xA S yS b ^ _y (0<x≤ 1, 0≤y≤ 1) 薄膜等の薄膜の結晶格子の格子定数の差が大きいので、結晶境界での相互作用により 20 30 %の電子移動度の低下が起きることがあり、磁気センサの感度低下を招いていた。しかし、 I nSbは電子移動度が高く、良好な磁気センサ材料であるので、結晶格子の大きな不整合があつたにしても I n S bを用いて磁気センサを製作しているのが現状である。特に信頼性の点を考慮すると、パッシベーシヨン薄膜を形成することが好ましいので、このような素子特性の低下が生じた。感磁部薄膜の厚さを薄くし、磁気センサの消費電力などを少なく、高感度化しようとするときは、特性劣化も大きくなつた。このため、 I n S bまたは I n _XG a _XA s _y S b (0 <x≤ 1 , 0≤y≤ 1 ) の薄膜の特性を十分に引き出し、高感度の磁気センサを製作することが大きな課題となっていた。

この課題を解決するためには、本発明においては好ましい態様として、磁気センサの感磁部を構成する I nGaAs S b薄膜上に直接に接するように、少なくとも一層の中間層を形成する。中間層とは I I I一 V族化合物半導体材料からなる絶縁層または高抵抗層である。前記中間層は、バッファ層（バリヤ一層）とは一般的には異なるが、必要によっては、バッファ一層を兼ねる場合がある。さらに、前記中間層は、好ましくは'、格子定数が I nGaAs S b薄膜の格子定数と近似しており、かつ、バンドギャップが大きく、該薄膜より電子移動度の小さい、絶縁性もしくは半絶縁性の A 1 _x I ηい _XS b (0<x≤ 1 ) または Gay l r^— _yS b (0<y≤ 1) の薄膜高抵抗層である。 I nGaAs S bとの格子定数の違レま 8 %以内であることが好ましく、さらには 5%以内である。さらには、磁気センサの感磁部を構成する I nGaAs S b薄膜上に直接に接しないが、低温度で形成された G a A sのような大きいバンドギャップを有する I I I— V族の化合物半導体層が形成されることも良く行われる。すなわち、複数の中間層の形成も行われる。このような中間層に加えて、さらに、中間層上には半導体でない S 10₂ゃ i ₃N₄等のパッシベ一シヨン薄膜層、すなわち、保護層が形成されることも良く行われる。

かかる中間層は該薄膜の上側に形成されるのが一般的である。あるいは、薄膜の両面に形成されていてもよい。バッファ一層（本発明においては、薄膜の上側に形成されるものを便宜上「バリヤ層」ということもある）が薄膜の上面に接して形成されている場合には、中間層はバリヤ層の上に接して形成される。

このような化合物半導体の中間層を I nGaAs S b薄膜またはバリヤ層の上側に形成すれば、パッシベーシヨンとして形成される保護膜と感磁部の動作層とが直接接しないことになるので、保護膜が存在するにもかかわらず、 I nGaA s S b薄膜の特性、特に電子移動度が変動しなくなる。かかる効果は、薄膜の厚さが 0. 2ミクロン以下の場合に特に顕著である。なお、薄膜の格子定数との差が 2 %以内であるような中間層の場合には、かかる中間層がバリヤ層としての役割も果たすことができる。

本発明において中間層の厚さには特に制限はないが、通常は 2ミクロン以下、好ましくは 1ミクロン以下、さらに好ましくは、 0. 5ミクロン以下である。特に、表面に形成された層は、 0. 5ミクロン以下、好ましくは 0. 2ミクロン以下、さらに好ましくは 0. 1ミ'クロン以下が好ましい。薄膜と接して中間層が形成されている場合は、中間層に S i , S e， T e, S， S n, Ge等のドナ一ァトムをドーピングしてもよい。ただし、ドナ一アトムは中間層全体に一様にド一ビングされていてもよいが、中間層の一部分に、例えば薄膜と接する面側に偏つてドーピングされていてもよい。この場合、少なくともドナーアトムの一部は陽イオン化していることが必要である。

中間層は、電子移動度が I nGaA s S b薄膜と比べてきわめて小さく、導電率も小さいので、半導体ではあるが電気伝導には寄与しない性質を有する。したがって、絶縁層として振る舞う。さらに、 I n G a A s S b薄膜とパッシベ一シヨン層との間に配置されているので、 I nGaA s S b薄膜が直接パッシベ一シヨン層と接することにより生じる相互作用を防止し、 I nGaAs S bの特性の劣化を防止する。したがって、絶縁性の無機質層（保護層）をパッシベーション層として有する磁気センサでは、 I n G a A s S b薄膜、バンドギャップが大きく、かつ、 I nGaAs S bの動作層より電子移動度の小さい半導体の中間層、パッシベ一シヨン層として絶縁性の無機質層（保護層）をこの順に有することが好ましい。低温度で形成される絶縁性もしくは高抵抗の Ga A s層は、中間層として、しばしば用いられる好ましい例である。

本発明の磁気センサは、 I nGaA s S b薄膜を感磁部として使用する高感度磁気センサであり、具体的には、ホール素子、磁気抵抗素子、さらにはホール効果と磁気抵抗効果とを組み合わせた素子、あるいはこれらの効果によって磁気を検出する薄膜磁気センサである。

なお、磁気センサ出力を増幅する回路および磁気センサを駆動するための電源回路を少なくとも有する制御回路と一緒にパッケージされた磁気センサも本発明の磁気センサである。

以下に、第 2 A図〜第 7 C図を用いて本発明をさらに詳しく説明する。ただし、特にことわらない限り、各図に'おいて同一符号は同一機能を有するものであるとする。また、本発明において示される回路は等価回路である。

第 2Α図は、本発明の I r^Ga ^ xA S y S b ^ _ν薄膜（0<x≤ l, 0≤y ≤ 1) を動作層として有する磁気センサの一態様であるホール素子の平面図を示し、第 2 B図は、第 2 A図における線 I I B— I I B' 線に沿って切断したときの断面図を示す。第 2 A図および第 2 B図において、 I nGaAs S b薄膜 2は絶縁性の基板 1上に形成されている。かかる薄膜 2の電子濃度は 2. 1 X 10¹⁶ /cm³上であり、磁気センサの— 50°Cにおける入力抵抗値は 150°Cにおける入力抵抗値の 1 5倍以内である。図中、 3は外部接続用電極 5を除いた全面に形成されている無機質の保護層であり、 4は金属薄膜からなる配線部であり、外部と接続するための電極 5と中央の十字パターンで示された感磁部 6の動作層を接続する。感磁部 6は磁気センサとして磁界を検出する。

本発明においては、 I n G a A s S b薄膜 2に S i、 Te、 S n、 S、 S e、 Ge等の不純物（ドナ一アトム）がドーピングされている。

第 3図は、本発明のホール素子 20が樹脂パッケージされた状態の磁気センサを示す。第 3図において、 7はホール素子の電極 5 (5 1， 52, 53) とリード 8とをつなぐボンディングであり、 9はパッケージの樹脂を示す。

第 4図は、 3個の外部接続用電極を有する本発明の 3端子の磁気抵抗素子の平面図を示す。基板 1上に I nGaAs S b薄膜 2、外部接続のための電極 5が形成されている。 6は磁気センサとして磁界を検出するための感磁部を示す。 10 は、 I nGaA s S b薄膜の磁気抵抗効果を大きくするため、感磁部の I n G a As S bにォ一ミック接触して形成した高導電性の部分で、ショートバー電極である。電極 5 ( 5 1および 5 3) に一定電圧を加え、磁界を加えると、電極 5 ( 5 2) の出力端子の電位が磁界の大きさに応じて変動し、磁界を検出することがでさる。 '

第 5 A図および第 5 B図は、本発明の磁気センサの別の態様の磁気抵抗素子を示す。第 5 A図は磁気抵抗素子の平面図であり、第 5 B図は第 5 A図の VB— V Β' 線に沿って切ったときの断面図である。本態様の磁気抵抗素子は、 4個の磁気抵抗素子部を一平面上にブリッジ状に配置して接続してある。第 5 Α図，第 5 Bにおいて、基板 1上に I nG a A s S b薄膜 2が形成されており、この薄膜 2 の上に金属のショートバ一電極 1 0が形成されている。外部と接続するための電極 5と磁気抵抗素子部とは配線部 4で接続されており、パッシベーシヨン層として必要に応じてしばしば形成される無機質薄膜は、磁気抵抗素子を保護する保護膜 3である。感磁部 6である 4個の磁気抵抗素子部 6 1， 62， 63， 64は、第 5 A図および第 5 B図に示すように、ブリッジ状に配置されているので、隔辺の位置関係にある 2個の磁気抵抗素子部（6 1と 6 3， 62と 64) は、同一強度の磁界を同時に垂直方向に受けることができるようになつている。なお、本発明において、「ブリッジ状に接続されている」とは、磁気抵抗素子部がブリッジ状に接続されている場合だけでなく、基板の外で接続されて磁気抵抗素子部が回路上でプリッジ状に配置されたことになる場合も含まれる。磁気抵抗効果素子部 2 1およびショートバ一電極 1 0は磁気抵抗素子部 6 (6 1, 62， 63, 64) を構成する。磁気抵抗効果はショートバー電極間の磁気抵抗素子部 6 (6 1， 6 2 , 6 3 , 64) の形状に依存し、その磁気抵抗素子部の電流進行方向の縦 (L) と横幅（W) の長さの比（L/W) が小さいほど抵抗変化率が大きくなる。磁気抵抗素子部 6を接続する配線部 4は交差せず単層のみからなる構成でもよいが、電極 5 (5 1， 52, 53， 54) の配置される位置によっては配線部の長さを短くするために、少なくとも 1ケ所で配線部を交差させる立体的な多層構成としてもよい。

また、隣り合う磁気抵抗素子部の接続点から外部接続電極までの配線部の抵抗値は、それぞれ等しくなるように形成することが、オフセット電圧を少なくする上で好ましい。なお、配線部の抵抗値は、磁気抵抗素子部の室温の抵抗値と比較して 1 %以下、さらには、 0. 5 %以下であることが好ましい。

磁気抵抗素子部の I nGaAs S b薄膜は、膜厚が薄いほど望ましい。それは、膜厚が薄いほど、素子抵抗を大きくすることができ、また、同じ素子抵抗でもチップサイズを小さくすることができ、さらに、製作時間も短縮できるため、コスト上有利になるからである。膜厚は 7ミクロン以下が望ましく、さらに 5ミクロン以下が望ましく、さらに 3ミクロン以下が望ましく、さらに 2ミクロン以下が特に望ましく、さらに 1ミクロン以下は、最も高いシート抵抗が得られ、チップサイズも最小にでき、最も望ましい。

さらには、磁気抵抗素子部の I n S b薄膜は、シート抵抗値のばらつきが、標準偏差で 5 %以内とすることが好ましい。

本発明においては、 I nGaAs S b薄膜と基板との間に基板の格子定数と近似している半導体絶縁層（または高抵抗層） A a _y I n _z A s _s S b _t B i _u (x + y + z = l、 s + t +u= l、 0≤x, y， z， s， t , u≤ 1 ) を形成することが好ましい。半導体絶縁層の格子定数は、 I nGa A s S bの格子定数との差が 7 %以内であることが好ましい。該層のバンドギャップは動作層のそれより大きく取ることが必要である。このような構造とすることにより、薄くて抵抗の大きい I n S bまたは I nGaA s S bの薄膜が容易に得られ、消費電力の少ない磁気センサが得られ、実用上有用である。また、素子製作工程における I n G a A s S bの特性低下も少ない。

半導体絶縁層は、 I nGaAs S b薄膜の上下に形成されることもよく行われる。特に、 I nGaAs S b薄膜の厚さが 1ミクロン以下の場合にはしばしば上下に半導体絶縁層が形成される。このような、半導体絶縁層の例として、 A 1 _XG xA S yS b i— _v(0≤x≤ l， 0≤y≤ 1 , ただし、 xおよび yは同時に 0になることはない）からなる 3元または 4元の化合物半導体絶縁層は、特に好ましい例である。

第 6A図には、本発明の磁気センサの動作層である半導体薄膜 2が絶縁性基板 1の上に直接に形成された状態の断面構造を示す。第 6 B図には、絶縁性基板 1 と半導体薄膜 2との間に格子定数の差を少なくする半導体絶縁層 1 1を形成した状態の断面を示す。第 6 C図は、半導体薄膜 2の表面に格子定数の差を少なくする半導体絶縁層 1 1を形成した場合の断面図であり、 S i ₃N₄などのパッシベーシヨン時に薄膜絶縁層の特性低下を少なくする効果もある半導体絶縁層を形成した状態である。第 7A図には、半導体薄膜 2の上に中間層 1 3が形成された状態の断面構造を示し、第 7 B図には半導体薄膜 2と中間層 13との間に半導体絶縁層 1 1が形成された状態の断面構造を示す。

半導体絶縁層 1 1または中間層 13には、 I nG a A s S b薄膜中に電子を供給するために、 S i等のドナ一アトム 12がドーピングされることもある。ただし、ドーピングは半導体絶縁層（または中間層）の一部分に行われていてもよく、この場合には、少なくとも一部のドナ一アトムの電子はエネルギーが低い I nG a A s S b層に供給される。そして、半導体絶縁層（または中間層）のドナーァトムは陽イオン化する。第 7 C図に、このように半導体絶縁層が部分的にドーピングされた場合を示す。第 7 C図においては、半導体絶縁層 1 1のうち、半導体薄膜 2と接する領域にドナーァトム 12がドーピングされている。

このような半導体絶縁層の厚さについては、特に制限はないが、通常 2ミクロン以下、好ましくは 1ミクロン以下、さらに好ましくは 0. 5ミクロン以下である。半導体絶縁層を表面に形成する場合にはォ一ミック電極を I nS b表面に形成する必要があり、その層の厚さは 0. 5ミクロン以下であることが好ましく、さらには 0 . 2ミクロン以下、特に 0 . 1ミクロン以下であることが好ましい。上記構造のものを本発明の磁気センサの感磁部に用いる例を示す。例えば、第 6 A.図の構造の場合には、絶縁性基板上に直接半導体薄膜 2が形成され、磁気センサが磁気抵抗素子の場合は、この半導体薄膜 2の上に直接金属のショートバー電極が形成される。第 6 Β図の構造の場合には、絶縁性基板と半導体薄膜との間に半導体絶縁層が形成されていて、半導体薄膜の上にショートバーが形成される。第 6 C図の構造の場合には、表面に半導体絶縁層が形成され、該層を一部除去してショートバー電極が形成される。なお、本発明においては、高導電率を有するように、半導体薄膜の一部をドーピングして、ショートバー効果を出すよう形成してもよい。

第 8図は、本発明の磁気抵抗素子 1 8を、アナログ増幅部 1 5、シュミットトリガ 1 6および（出カトランジス夕で示した）出力部 1 7を備えたシリコン集積回路チップの制御回路部 1 4と一緒にパッケージした状態を示す。これも本発明の磁気センサに含まれる。ここで制御回路部 1 4とは、差動増幅の回路と磁気センサを駆動するための電源回路を少なくとも有する制御回路を意味し、小型であることが好ましく、特に、シリコン集積回路チップとして製作されることが好ましい。本発明の磁気抵抗素子 1 8と一緒にパッケージされることもしばしば行われ、これも本発明の磁気センサである。 (実施例 1 )

以下のようにしてホール素子を製造した。

本実施例では、化合物半導体の薄膜製作のために特別に製作された薄膜製作装置を用いた。この装置の基本構成は、超高真空の室内に、基板をセットするホルダ一と該基板を一定の温度に加熱できる加熱制御装置を備え、さらに、 I n、 S b、 A s等の材料の蒸気圧を個別に制御できる当該材料の蒸発源（クヌードセンセル）を複数個備えた薄膜製作装置を使用する。この装置では、前記各材料の蒸気圧の時系列的な蒸発制御と、さらに、基板加熱装置による基板の加熱プロダラムにしたがって、基板上に均一に所望の材料の単結晶成長を行うことができる。また、上記の機能に加えて、さらに、必要に応じて、 S iや S n等のドナー不純物を蒸気圧制御を時系列的に行い、成長中の薄膜の所望の部分のみに、定められた濃度で、かつ、結晶成長中にドーピングできるドープ手段を備えた薄膜製作装置（以下、当該発明で磁気センサ部に使用する材料の単結晶薄膜や、混晶薄膜の結晶成長が可能な分子線エピタキシー装置：以下、単に MB E装置と略記することもある。）をも用いる。

前述の装置を用いて、本発明の磁気センサの感磁部を構成する化合物半導体の薄膜を、以下のような条件で製作した。

表面が平滑な半絶縁性の G a A s基板を上記装置の基板ホルダーにセットし、所定の結晶成長室に搬送した。次に、結晶成長室を超高真空中（2 X 1 0— ⁸mb a r) に排気した後、 I nS b、およびド一パントの S nを結晶成長室内にセッ卜されたクヌードセンセルから蒸発させ、厚さ 1. 0ミクロンの S nをドープした I nS b薄膜を、基板加熱ヒー夕の指示温度 550°C (基板温度 420°C) で 60分間成長することにより、形成した。このとき、高い電子移動度を得る最適条件として、さらに、 I nの蒸気ビーム強度 1. 2 X 1 0— ⁷mb r、 S bの蒸気ビーム強度 1. 8X 10— ⁶mb r、ドーパントの S nのクヌードセンセル温度は、基板加熱に影響の少ない 700°Cの温度に設定した。さらに、成長中の基板温度は 420 °C—定とした。特に、 1000°C以下の S nのクヌードセンセル温度は、高い電子移動度が得られる条件として、好適であった。形成された I nS b薄膜の電子移動度は 44, 000 cm²/Vsecであり、電子濃度は 7 x 10¹⁶Z c m ³であった。

また、ドーパントの活性化率の測定から、ドープした S nの 50 %が電子を出 2δ

し、陽イオンとして存在していることが、判明した。この高い活性率は、高い電子移動度が得られ、高感度のホール素子が製作できることを、示唆している。次いで、第 2 Α図および第 2 'Β図に示すようなホール素子を製作した。 I n S b薄膜 2を所望のパターンに形成するため、フォトリソグラフィー工程によりレジスト膜を形成し、イオンミリングによるドライエッチングした後、塩化第二鉄を含む溶液により I n S b薄膜 2をエッチングした。これに外部接続用ボンディング電極を形成するためのレジストパターンをフォトリソグラフィ一工程により形成した。その後、基板の全面に C uと N iを蒸着して金属層を形成した。リフトオフ工程によりレジストパターンとその上に蒸着した金属層とを除去して複数個の外部接続のための電極部 5を形成した。プラズマ C V D法により基板全面に窒化シリコンの保護層 3を形成し、ボンディング電極部上の窒化シリコンのみを反応性イオンエッチングで除去して窓開けを行った。ボンディング電極部分が窓開けされた状態となるようにフォトリソグラフィー工程によりレジストを形成し、純金を全面に蒸着した後、リフトオフ工程によりボンディング電極部分のみに金層を形成して、第 2 A図および第 2 B図に示すような本発明のホール素子を一枚の基板上に複数個製造した。

得られたホール素子の特性を測定したところ、室温下における素子抵抗値は 1 1 0オームであった。 1 Vの電圧を入力電極に加えたときの、出力側のオフセット電圧の値は 0 . 1 ± 2 . 2 mVで極めて小さいことが分かった。ここで、オフセット電圧とは、磁界を印加しない場合において、入力端子間に 1 V印加したときの出力端子間の電圧を意味する。素子の抵抗の温度依存性は - 0 . 5 % /°C以下であった。一 5 0 °Cと + 1 5 0 °Cの入力抵抗値の比も倍以内であった。さらに、 I Vの入力電圧で 0 . 1テスラの磁束密度の磁界で得られたホール電圧は 2 1 0 m Vであつこ。

本発明の薄膜磁気センサは、上記のようなフォトリソグラフィーを応用した、ウェハ一プロセスで容易に製作でき、量産性があり、歩留まりも高い。さらに、薄膜の感磁部の膜厚が小さいため、抵抗値が室温で 1 0 0オーム以上あり、消費電力も小さい。また、温度によ'る素子抵抗値の変動も少なく、オフセットの温度変化も少ない。

さらに、外部リードとの接続は、量産性のある標準的な金ワイヤーによるワイヤーボンディングが可能である。得られたホール素子は、ボンディング後のパッケージが樹脂モールドまたは細い金属パイプなどに埋め込まれてセンサとして仕上げられることもよく行われる。さらに、本素子の出力信号をデジタル増幅する制御回路と一緒にパッケージされることも行われる。その際、 S iの I Cで制御回路を製作することも好ましく行われる。素子抵抗値の温度変化が少ないため、小型の S iの基板回路チップの増幅もデジタル増幅用に用いることができる。

(実施例 2 )

以下のようにして半導体薄膜層が S iでドーピングされたホール素子を製造した。

すなわち、本実施例では、化合物半導体の薄膜製作のために特別に製作された薄膜製作装置を用いた。この装置の基本構成は、超高真空の室内に、基板をセッ卜するホルダーと該基板を一定の温度に加熱できる加熱制御装置を備え、さらに、 I n、 S b、 S i等の材料の蒸気圧を個別に制御できる当該材料の蒸発源（クヌードセンセル）を備えた薄膜製作装置を使用する。この装置では、前記各材料の蒸気圧の時系列的な蒸発制御と、さらに、基板加熱装置による基板の加熱プログラムにしたがって、基板上に均一に所望の材料の単結晶成長を行うことができる。また、上記の機能に加えて、さらに、必要に応じて、 S iや S n等のドナー不純物を蒸気圧制御を時系列的に行い、成長中の薄膜の所望の部分のみに、定められた濃度で、かつ、結晶成長中にドーピングできるドープ手段を備えた薄膜製作装置（以下、当該発明で磁気センサ部に使用する材料の単結晶薄膜や、混晶薄膜の結晶成長が可能な分子線エピタキシー装置：以下、単に MB E装置と略記することもある。）を用いる。 '

前述の装置を用いて、前記実施例 1の操作に準じて、表面が平滑な半絶縁性の GaAs基板上に、基板加熱ヒ一夕の指示温度 5 50°C (基板温度 420°C) で超高真空中（2 X 1 0— ⁸mb a r) で 60分かけて I n S b薄膜を厚さ 1. 0ミクロンとなるように MBE法で形成した。ただし、 MB Eによる結晶成長と同時に S iをド一プして薄膜層を形成した。このとき、 S iのクヌードセンセルの温度は、 1 080°Cで一定とした。 I nと S bは実施例と同じであった。形成された I n S b薄膜の電子移動度は 35, 000 c m²/ V s e c，電子濃度は 7 x 1 0¹⁶Zcm³であった。 I n S b薄膜を所望のパターンに形成するため、フォトリソグラフィ一工程によりレジスト膜を形成し、エッチングした。次に、 I n S b薄膜に複数の薄い金属薄膜からなる配線部とボンディング電極を、実施例 1に準じて形成した。次に、実施例 1と同様にしてボンディング電極の表面のみに金層を形成して、半導体薄膜が S iでドーピングされた本発明のホール素子を一枚の基板上に多数個製造した。

得られたホール素子の特性を測定したところ、室温下における素子抵抗値は平均 40オームであった。 I Vの電圧を入力電極（例えば、第 2 A図の電極 5 1， 53) に加えたときの、出力側の電極（第 2 A図の電極 52， 54) に電位差として現れるオフセット電圧の値は 0. 1 ± 1. 2mVであり、極めて小さいことが分かった。また、半導体薄膜の電子移動度が高いので、磁界での感度も大きく、 1 Vの入力電圧で 0.1テスラの磁束密度の磁界で得られたホール電圧は 1 28mV であった。

入力抵抗の温度変化は— 0. 4 %Z°Cであり、一 5 0°Cの入力抵抗値は 1 5 0°Cの抵抗値の 5倍以内であった。本発明の範囲外の薄膜の場合の抵抗の温度変化率一 2 . 0 % Z°Cと比較して大幅に温度依存性を低減することができた。

更に、このホール素子を、 S iの I Cの制御回路と一緒にパッケージして増幅回路付きの磁気センサ、即ち、 'デジタル出力の磁気センサを製作した。得られた磁気センサは、一 5 0 °Cから + 1 5 0 °Cの温度範囲で安定にデジタル高感度磁気センサとして駆動した。

(実施例 3 )

以下のようにしてプリッジ状の磁気抵抗素子を製造した。

実施例 2と同様にして、表面が平滑な半絶縁性の G a A s基板上に、実施例 2 と同一の S iをドーピングした I n S b薄膜および中間層を形成した。形成された厚さ 1 . 0ミクロンの I n S b薄膜の電子移動度は 3 5 , 0 0 0 c mWsec, 電子濃度は 7 X 1 0 ^{1 6} Z c m ³であった。次いで、中間層と I n S b薄膜を所望の図 5に示すようなパターンに整形するために、実施例 2と同様にしてレジスト膜を形成しエッチングして、中間層の一部をフォトエッチングで除去し、 I n S b薄膜に複数の薄い金属薄膜からなるショートバー電極、配線部、およびボンディング電極を形成した。

次に、実施例 2と同様にして、ボンディング電極の表面のみに金層を形成した。このようにして、 4個の磁気抵抗効果を生ずる素子が、第 5 A図および第 5 B図に示すようにプリッジ状に接続され、互いに隔辺の位置関係にある 2個の抵抗素子部（互いに隣り合わない 2個の抵抗素子部）が同時に同一の強度の磁界を垂直に受ける状態で平面上に配置されている構造の本発明のプリッジ状の磁気抵抗素子を一枚の基板上に多数個製造した。この磁気抵抗素子の L ZWは 0 . 2 5であった。

得られた磁気抵抗素子の特性を測定したところ、室温下における素子抵抗値は 3 5 0オームであった。 1 Vの電圧を入力電極に加えたときの、出力側のオフセット電圧の値は 0. 1 ± 1. 2mVであり、極めて小さいことが分かった。また、単結晶薄膜を使用し、電子移動度が高いので、磁界の抵抗変化率も大きく、歯車の歯の検出能が大きいことが示された。また、素子の抵抗の温度変化率は - 0. 4%/°Cであり、一 50°Cの入力抵抗値は 1 50°Cの抵抗値の 5倍以内であった。本発明の範囲外の薄膜の場合の抵抗の温度変化率一 2. 0%Z°Cと比較して、大幅に温度依存性を低減することができた。

更に、この素子を、 S iの I Cの制御回路と一緒にパッケージして増幅回路付きの磁気センサ、即ち、デジタル出力の磁気センサを製作したところ、 — 50〜 + 150°Cの間で安定にデジタル高感度磁気センサとして駆動できた。

(実施例 4)

以下のようにして 3端子の磁気抵抗素子を製造した。

表面が平滑な半絶縁性の G a A s基板上に、 G a ₀. ₈A 1₀. ₂A s ₀.₂ S b₀. ₈ の半導体絶縁層を超高真空中（2 X 10— ⁸mb a r) で、実施例 1に記載の装置により、 MBE法で、 0. 3ミクロンの厚さとなるように形成した。その上に、超高真空中（2 X 10— ⁸mb a r) で I nS b薄膜を厚さ 0. 3ミクロンとなるように MB E法で形成した。

ただし、 MBE法による結晶成長と同時に S iをドーピングして薄膜を形成した。形成された I n S b薄膜の電子移動度は 33， 000 cmWsec, 電子濃度は 7 X 10¹⁶Zcm³であった。次いで、中間層として A 1₀. ₅ I n₀. ₅S b層を厚さ 0. 1 5ミクロンとなるように形成した。中間層および I n S b薄膜を所望のパターンに形成するため、実施例 3と同様にしてレジスト膜を形成しエッチングして、中間層の一部をフォトエッチングで除去し、 I n S b薄膜に複数の薄い金属薄膜からなるショートバー電極、配線部を形成した。次いで、実施例 3と同様にして、第 4図に示すような 3端子の磁気抵抗素子を一枚の基板上に多数個製造した。

得られた磁気抵抗素子の特性を測定したところ、室温下における素子抵抗値は平均 100オームであった。 I Vの電圧を入力電極（例えば、第 4図の電極 51, 53) に加えたときの、出力側の電極（第 4図の電極 52) に電位差として現れるオフセット電圧の値は 0. 1 ± 1. 2mVで極めて小さいことが分かった。磁界での感度を調べるために磁気抵抗効果を調べた。 0. 1テスラの磁束密度の磁界での抵抗変化は 9 %であった。

この実施例 4の場合は感磁部薄膜が薄くできるので、実施例 3の場合と比較して磁気抵抗素子の入力抵抗が高く、消費電力が少なくてすむ。

更に、この磁気抵抗素子は、 S iの I Cの制御回路と一緒にパッケージして増幅回路付きの磁気センサ、即ち、デジタル出力の磁気センサを製作した。得られた磁気センサは、一 50°Cから + 1 50°Cの温度範囲で安定にデジタル高感度磁気センサとして駆動できた。 (実施例 5 )

以下のようにして 3端子の磁気抵抗素子を製造した。

実施例 4と同様にして、表面が平滑な半絶縁性の G a A s基板上に、 Ga。. ₇ A 10. ₃A s 0. ！ S b₀. ₉の半導体絶縁層を 0. 3ミクロンの厚さとなるように形成した。次いで、 I n S bとの格子定数の差を少なくする層として A 1₀.₃ I n₀. ₇ S bを 0. 10ミクロンの厚さとなるように形成した。その上に、実施例 4と同様にして厚さ 0. 2ミクロンの S iをドーピングした I n S b薄膜を形成した。形成された I n S b薄膜の電子移動度は 41， 000 cm²/Vse 電子濃度は 9 X 10¹⁶Z cm³であった。次いで、中間層として A 1₀. ₅ I n₀. ₅S b層を厚さ 0. 1 5ミクロンとなるように形成した。次に、実施例 4と同様にして、 3端子の磁気抵抗素子を一枚の基板上に多数個製造した。なお、得られた磁気抵抗素子の電子移動度は実施例 4の値より大きかった。これは、実施例 5で得られた磁気抵抗素子は、格子定数の差を少なくする層を設けていることによる、と考えられる。

得られた磁気抵抗素子の特性を測定したところ、室温下における素子抵抗値は平均 250オームであった。 1 Vの電圧を入力電極に加えたときの、出力側のォフセット電圧の値は 0. 1 ± 1. 4mVで極めて小さいことが分かった。磁界での感度を調べるために磁気抵抗効果を調べた。 0. 1テスラの磁束密度の磁界での抵抗変化は 1 1 %であった。また、入力抵抗の温度変化は一 0. 5%Z°Cであり、 _ 50°Cの入力抵抗値は 1 50°Cの抵抗値の 8倍以内であった。本発明の範囲外の薄膜の場合の抵抗の温度変化率一 2. 0 %Z°Cと比較して大幅に温度依存性を低減することができた。また、この場合は、感磁部薄膜が薄くでき、磁気抵抗素子の入力抵抗が高く消費電力が少ない。

この磁気抵抗素子は、 S iの I Cの制御回路と一緒にパッケージして増幅回路付きの磁気センサ、即ち、デジタル出力の磁気センサを製作した。得られた磁気センサは、一 50°Cから + 1 50°Cの温度範囲で安定にデジタル高感度磁気センサとして駆動できた。

(実施例 6 )

以下のようにしてホール素子を製造した。

実施例 5と同様にして、表面が平滑な半絶縁性の G a As基板上に、厚さ 0. 3ミクロンの G a₀. ₇A 10. ₃A s 0. ！ S b 0. ₉の半導体絶縁層、および I n S b との格子定数の差を少なくする層として厚さ 0. 05ミクロンの A 10. ₄ I n₀. ₆ S bを形成した。その上に実施例 5と同様にして、厚さ 0. 1ミクロンの I nS b薄膜、および中間層として厚さ 0. 15ミクロンの A 1。.₄ I n。. ₆S bを形成した。ただし、 I n S b薄膜中の電子濃度を増加させる目的で、 I n S b薄膜にドーピングする代わりに中間層の特定の部分、すなわち I n S b薄膜と接する部分で境界面からの深さが 0. 003ミクロンまでの部分に結晶成長と同時に S i をドーピングした。形成された I n S b薄膜の電子移動度は 42， 000 cm²/ Vsec, 電子濃度は 9 X 10¹⁶/cm³であった。次に、中間層と I nS b薄膜を所望の第 2 A図および第 2 B図に示すようなパターンに形成するために、実施例 5と同様にしてレジスト膜を形成しエッチングして、中間層を有する I n S b薄膜に複数の薄い金属薄膜からなる配線部、ボンディング電極を形成した。次に、実施例 5と同様にして、第 2 A図および第 2 B図に示すようなホール素子を一枚の基板上に多数個製造した。

得られたホール素子の特性を測定したところ、室温下における素子抵抗値は実施例 5と同様に平均 250オームであった。 1 Vの電圧を入力電極に加えたときの、出力側のオフセット電圧の値は 0. 1土 1. 4mVで極めて小さいことが分かった。また、入力電圧 IV、 0. 1テスラの磁束密度の磁界でのホール電圧は 185mVであった。ホール素子の入力抵抗の温度変化率は— 0. 5%Z°Cであり、一 50°Cの入力抵抗値は 1 50°Cの抵抗値の 5倍以内であった。本発明の範囲外の薄膜の場合における抵抗の温度変化率一 2. 0 %Z°Cと比較して大幅に温度依存性を低減することができた。また、この場合は、感磁部薄膜が薄くでき、ホール素子の入力抵抗が高く消費電力が少ない。

このホール素子は、 S iの I Cの制御回路と一緒にパッケージして増幅回路付きの磁気センサ、デジタル出力の磁気センサを製作した。得られたホール素子は一 50°Cから + 1 50°Cの温度範囲で安定にデジタル高感度磁気センサとして駆動できた。

(実施例 7 )

実施例 4において、ドナ一アトムを S iから Sに変更した以外は実施例 4と同様にして、薄膜が Sでドーピングされた 3端子の磁気抵抗素子を製造した。

このとき得られた薄膜の特性は実施例 4とほぼ同一であった。また、実施例 4 と同様にして磁気抵抗素子の特性を測定したところ、室温下における素子抵抗値は平均 1 10オームであった。 1 Vの電圧を入力電極に加えたときの、出力側のオフセット電圧の値は 0. 1 ±0. 9mVで極めて小さいことが分かった。磁界での感度を調べるために、磁気抵抗効果を調べた。 0. 1テスラの磁束密度の磁界での抵抗変化は 9 %であった。磁気抵抗素子の入力抵抗の温度変化率は一 0.

4%Z°Cであり、 — 50°Cの入力抵抗値は 150°Cの抵抗値の 5倍以内であった。この磁気抵抗素子は、 S iの I Cの制御回路と一緒にパッケージして増幅回路付きの磁気センサ、デジタル出力の磁気センサを製作した。得られた磁気抵抗素子は— 50°Cから + 1 50°Cの温度範囲で安定にデジタル高感度磁気センサとして駆動できた。

(実施例 8 )

実施例 4において、ドナーアトムを S iから S nに変更した以外は実施例 4と同様にして、薄膜が S nでドーピングされた 3端子の磁気抵抗素子を製造した。このとき、得られた薄膜の特性は実施例 4と同等の値が得られた。また、実施例 4と同様にして磁気抵抗素子の特性を測定したところ、室温下における素子抵抗値は平均 100オームであった。 1 Vの電圧を入力電極に加えたときの、出力側のオフセット電圧の値は 0. 1 ±0. 8 mVで極めて小さいことが分かった。磁界での感度を調べるために、磁気抵抗効果を調べた。 0. 1テスラの磁束密度の磁界での抵抗変化は 9. 0%であった。磁気抵抗素子の入力抵抗の温度変化率は— 0. 4%Z°Cであり、一 50°Cの入力抵抗値は 150°Cの抵抗値の 5倍以内であった。本発明の範囲外の薄膜の場合における抵抗の温度変化率一 2. 0% Z°Cと比較して大幅に温度依存性を低減できた。この磁気抵抗素子は、 S iの I Cの制御回路と一緒にパッケージして増幅回路付きの磁気センサ、デジタル出力の磁気センサを製作した。得られた磁気抵抗素子は一 50°Cから + 1 50°Cの温度範囲で安定にデジタル高感度磁気センサとして駆動できた。

(実施例 9 )

以下のようにして磁気抵抗素子を製造した。

表面が平滑な単結晶フェライト基板上にアルミナ薄膜をスパッ夕一法で 0. 2 5ミクロン形成し、単結晶フェライト基板表面を絶縁性の表面とした。このフエライト基板の絶縁性表面上に、 Ga_Q. ₈A 1 _Q. ₂A s。. ₂S b_Q. ₈の半導体絶縁層を超高真空中（2 X 1 0— ⁸mb a r) で MBE法により 0. 3ミクロンの厚さとなるように形成した。次に、超高真空中で I n S b薄膜を厚さ 0. 3ミクロンとなるように MB E法で形成した。ただし、 MB E法による結晶成長と同時に S i をドーピングして薄膜を形成した。形成された I n S b薄膜の電子移動度は 33， 000 cmWsec, 電子濃度は 7 X 1 0¹⁶Z c m³であった。次いで実施例 4 と同様にして、中間層として 0. 1 5ミクロンの A 10. ₉ I n₀. ！ S b層を形成し、実施例 4と同様にして 3端子の磁気抵抗素子を一枚の基板上に多数個製造した。得られた磁気抵抗素子の特性を測定したところ、室温下における素子抵抗値は平均 1 00オームであった。 1 Vの電圧を入力電極に加えたときの、出力側のォフセット電圧の値は 0. 1 ± 1. 2mVで極めて小さいことが分かった。磁界での感度を調べるために磁気抵抗効果を調べた。 0. 1テスラの磁束密度の磁界での抵抗変化は 9 %であった。

入力抵抗の温度変化は— 0. 4 %Z°Cであり、 — 5 0°Cの入力抵抗値は 1 5 0°Cの抵抗値の 5倍以内であった。本発明の範囲外の薄膜の場合のおける抵抗の温度変化率一 2. 0 %Z°Cと比較して大幅に温度依存性を低減することができた。また、この場合は、感磁部薄膜が薄くでき、磁気抵抗素子の入力抵抗が実施例 4 と比較して高く消費電力が少ない。

この磁気抵抗素子は、 S iの Ί Cの制御回路と一緒にパッケージして増幅回路付きの磁気センサ、即ち、デジタル出力の磁気センサを製作した。得られた磁気抵抗素子は、一 50°Cから 1 50°Cの温度範囲で安定にデジタル高感度磁気センサとして駆動できた。

(実施例 10 )

本実施例では、第 9 A図および第 9 B図に示すようなホール素子を製造した。この図において、説明を簡略化するために、前記第 2 A図および第 2 B図や他の図と同一機能には同一符号を付した。

第 9 A図は、本実施例のホール素子の平面図を示し、第 9 B図は、第 9 A図における線 I XB— I XB' 線に沿って切断したときの断面図を示す。第 9 A図および第 9 B図において、 I nGaAs S b薄膜 2は絶縁性の基板 1上に形成されている。かかる薄膜 2の電子濃度は 2. 1 X 1 0¹⁶Zcm³以上であり、磁気センサ一の— 50°Cにおける入力抵抗値は 1 50°Cにおける入力抵抗値の 1 5倍以内である。図中、 4は配線部であり、外部と接続するための電極 5と感磁部 6の動作層を接続する。感磁部 6は磁気センサ一として磁界を検出する。

半導体薄膜層が S iでドーピングされた前記構成のホール素子を以下のようにして製造した。

表面が平滑な半絶縁性の G a A s基板上に、超高真空中（2 X 10— ⁸mb a r) で、 1. 0ミクロン厚の I n S b薄膜を、実施例 1に記載の装置を用いて、 MBE法で形成した。ただし、 MBEによる結晶成長と同時に S iをドーピングして薄膜を形成した。形成された I n S b薄膜の電子移動度は 35000 cm²/ Vsec、電子濃度は 7 X 1 0¹⁶,Zcm³であった。次いで、中間層として Ga₀. ₉ I n o. ₁513層を厚さ 0. 1 5ミクロンとなるように形成した。中間層および I n S b薄膜を所望のパターンに形成するため、フォトリソグラフィー工程によりレジスト膜を形成し、エッチングした。この中間層を有する I nS b薄膜に複数の薄い金属薄膜からなる配線部、外部と接続するためのボンディング電極を形成した。

次に、ボンディング電極の表面のみに金層を形成して、中間層を有し、半導体薄膜が S iでドーピングされた本発明のホール素子を一枚の基板上に多数個製造した。

得られたホール素子の特性を測定したところ、室温下における素子の抵抗値は平均 40オームであった。 1 Vの電圧を入力電極（例えば、第 9 A図の電極 51、 53) に加えたときの、出力側（第 9 A図の電極 52、 54) に電位差として現れるオフセット電圧の値は 0. 1 ± 1. 2 mVで極めて小さいことが分かった。また、半導体薄膜の電子移動度が高いので磁界での感度も大きく、 I Vの入力電圧で 0.1テスラの磁束密度の磁界で得られたホール電圧は 13 OmVであった。入力抵抗の温度変化率は一 0. 4%/°Cであり、不純物をドーピングしない実施例 10の I n S b薄膜を用いた場合の抵抗の温度変化率— 2. 0%/°Cと比較して大幅に温度依存性を低減することができた。

(実施例 1 1 )

以下のようにしてプリッジ状の磁気抵抗素子を製造した。

実施例 10と同様にして、表面が平滑な半絶縁性の G a As基板上に、実施例 10と同一の S iをドーピングした I n S b薄膜および中間層を形成した。形成された 1. 0ミクロン厚の I n S b薄膜の電子移動度は 35， 000 cm W sec電子濃度は 7 X 10 /cm³であった。次いで、中間層および I n S b薄膜を所望の図 5に示すようなパターンに形成するために、実施例 1 0と同様にしてレジスト膜を形成しエッチングして、中間層を有する I n S b薄膜に複数の薄い金属薄膜、すなわち、 C u ZN iの二層からなるショートバー電極、配線部、および C u /N i ZA uの三層からなるボンディング電極を形成した。

次に、実施例 1 0と同様にして、ボンディング電極の表面のみに金層を形成した。このようにして、 4個の磁気抵抗効果を生ずる素子が、第 5 A図および第 5 B図に示すようにプリッジ状に接続され、互いに隔辺の位置関係にある 2個の抵抗素子部（互いに隣り合わない 2個の抵抗素子部）が同時に同一の強度の磁界を垂直に受ける状態で平面上に配置されている構造の本発明の差動型磁気抵抗素子を一枚の基板上に多数個製造した。ただし、かかる磁気抵抗素子のショートバ一電極間の長さ Lと横幅 Wとの比 L ZW値は 0 . 2 5で製造した。

得られた磁気抵抗素子の特性を測定したところ、室温下における素子の抵抗値は 3 5 0オームであった。 0 . 1テスラの磁束密度の磁界における抵抗変化率は 9 %であり、磁界における抵抗変化率が大きく感度が良好であることが分かった。

1 Vの電圧を入力電極に加えたときの、出力側のオフセット電圧の値は 0 . 1土 1 . 2 mVで極めて小さいことが分かった。また、単結晶薄膜を使用し、電子移動度が高いので磁界の抵抗変化率も大きく、歯車の歯の検出能が大きいことが示された。また素子の抵抗の温度変化率は一 0 . 4 % Z°Cであり、不純物をドーピングしない I n S b薄膜の場合の抵抗の温度変化率一 2 . 0 % Z°Cと比較して大幅に温度依存性を低減することができた。本素子に S iの I Cの差動デジタル増幅器を接続し、一つのパッケージに形成したデジタル出力の磁気センサーは、歯車の歯の検出能が非常に優れていることが分かった。

(実施例 1 2 )

以下のようにして 3端子の磁気抵抗素子を製造した。

実施例 1 0と同様にして、 G a A s基板上に微量の S nをドープした電子移動度 5 0 . 0 0 0 c m ²ノ V sec、電子濃度 4 X 1 0 ^{1 6} Z c m ³で、厚さ 1 . 0ミクロンの I n S b薄膜および厚さ 0 . 2ミクロンの A 1。. ₂ I n。. ₈ S bの中間層を形成した。次いで、中間層および I n S b薄膜を所望のパターンに形成するため、フォトリソグラフィー工程によりレジスト膜を形成し、実施例 1 0と同様にエツチングした。これに、複数の薄い金属薄膜からなるショートバ一電極、配線部、ボンディング電極を形成するためのレジストパターンをフォトリソグラフィ一ェ程により形成した。その後、実施例 1 0と同様にして、ショートバー電極、複数の外部接続のための電極、および配線部を形成した。次に、実施例 1 0と同様にしてボンディング電極の表面のみに金層を形成した。このようにして、 3個のボンディング電極を有する第 4図に示すような 3端子の磁気抵抗素子を一枚の基板上に多数個製造した。ただし、かかる磁気抵抗素子のショートバー電極間の長さ Lと横幅 Wとの比 L ZW値は 0 . 2 5で製造した。

得られた磁気抵抗素子の特性を測定したところ、室温下における素子抵抗値は 8 1 0オームであった。 1 Vの電圧を入力電極に加えたときの、出力側のオフセット電圧の値は 0 . 1 ± 2 . l mVで極めて小さいことが分かった。また、単結晶薄膜を使用し、電子移動度が高いので磁界の抵抗変化率も大きく、 0 . 1テスラの磁束密度の磁界において 1 4 %の抵抗変化が得られ、高抵抗であり、歯車の歯の検出能が極めて大きいことが示された。

本素子は、フォトリソグラフィーを応用したウェハープロセスで容易に製作でき、量産性があり、歩留まりも高いことが分かった。また、薄膜の感磁部即ち磁気抵抗素子部の膜厚が小さいので、抵抗値が室温で 3 0 0オーム以上あり、消費電力も小さかった。

さらに、外部リードとの接続は量産性のある標準的な金ワイヤーによるワイヤーボンディングが可能である。得られた磁気抵抗素子は、ボンディング後のパッケ一ジが樹脂モールドまたは細い金属パイプなどに埋め込まれてセンサーとして仕上げられることもよく行われる。さらに、本素子の差動出力信号を増幅する、デジタル増幅する制御回路と一緒にパッケージされることも行われる。その際、 S iの I Cで制御回路を製作することも好ましく行われる。これは、回転する歯車の検出能が高く、回転速度等を検出する磁気センサーとなる。

(実施例 13)

以下のようにして 3端子の磁気抵抗素子を製造した。

表面が平滑な半絶縁性の G a As基板上に、 G a 0. ₇A 1 ₃A s 0. i S b₀. ₉ の半導体絶縁層を超高真空中（2 X 10— ⁸mb a I" ) で、 18£法で0. 3ミクロンとなるように形成した。その上に、厚さ 0. 3ミクロンの I n S b薄膜を M BE法により形成した。ただし、 MB Eによる結晶成長と同時に S iをドーピングして薄膜を形成した。形成された I n S b薄膜の電子移動度は 33， 000 c m Wsec, 電子濃度は 7 x 10¹⁶Zcm³であった。次いで、中間層として A 10. ₉ I n₀. J S b層を厚さ 0. 1 5ミクロンとなるように形成した。中間層および I n S b薄膜を所望のパターンに形成するため、フォトリソグラフィー工程によりレジスト膜を形成し、エッチングした。これに、複数の薄い金属薄膜からなるショートバー電極、配線部、および外部と接続するためのボンディング電極を形成した。次いで、実施例 1 1と同様にしてボンディング電極の表面のみに金層を形成し、 3端子の磁気抵抗素子を一枚の基板上に多数個製造した。ただし、かかる磁気抵抗素子のショートバー電極間の長さ Lと横幅 Wとの比 LZW値は 0. 20で製造した。

得られた磁気抵抗素子の特性を測定したところ、室温下における素子の抵抗値は平均 320オームであった。 1 Vの電圧を入力電極に加えたときの、出力側のオフセット電圧の値は 0. 1 ± 1. 2mVで極めて小さいことが分かった。また、入力電圧 I V、 0. 1テスラの磁束密度の磁界での抵抗変化は 10 %であった。また、入力抵抗の温度変化率は一 0. 4%/°Cであり、不純物をドーピングしない I n S b薄膜の場合の抵抗の温度変化率一 2. 0 %Z°Cと比較して大幅に温度依存.性を低減することができた。また、この場合は感磁部薄膜が薄くでき磁気抵抗素子の入力抵抗が高く消費電力が少ない。

(実施例 14)

以下のようにして 3端子の磁気抵抗素子を製造した。

実施例 1 3と同様にして、 GaAs基板上に Ga₀. ₇ A 1。. ₃ A s ₀. S b ₀. ₉ 半導体絶縁層を 0. 3ミクロンとなるように形成した。次いで、 I n S bとの格子定数の差を少なくするバッファ一層として A 10. ₉ I n₀. i S bを 0. 10ミクロンとなるように形成した。その上に、厚さ 0. 1ミクロンの S iをドーピングした I n S b薄膜および中間層として 0. 1 5ミクロンの A 1₀.₉ I n₀. ！ S bil を実施例 1 3と同様にして形成した。形成された I nS b薄膜の電子移動度は 4 1， 000 cm²ZVsec，電子濃度は 9 X 10¹⁶Zcm³であった。次いで、 I n S b薄膜等を所望のパターンに形成するため、フォトリソグラフィー工程によりレジス卜膜を形成し、エッチングした。その後、実施例 13と同様にして、これに複数の薄い金属薄膜からなるショートバー電極、配線部、外部と接続するためのボンディング電極を形成した。次いで、実施例 13と同様にしてボンディング電極の表面のみに金層を形成し、 3端子の磁気抵抗素子を一枚の基板上に多数個製造した。

得られた素子の特性を測定したところ、 1 Vの電圧を入力電極に加えたときの出力側のオフセット電圧の値は 0. 1 ± 1. 4 mVで極めて小さいことが分かつた。入力電圧 I V、 0. 1テスラの磁束密度の磁界での抵抗変化率は 14 %であった。また、入力抵抗の温度変化率は一 0. 5%Z°Cであり、本発明外の薄膜の場合の抵抗の温度変化率一 2. 0 %Z°Cと比較して大幅に温度依存性を低減することができた。また、この場合は、感磁部薄膜が薄くでき、磁気抵抗素子の入力抵抗が高く消費電力が少ない。

(比較例 1 )

実施例 14において、中間層を形成しなかった以外は実施例 14と同様にして中間層を持たない比較用の 3端子の磁気抵抗素子を製造した。得られた磁気抵抗素子について、実施例 14と同様に特性の測定を行ったところ、電子移動度の低下に伴う感度低下が約 35 %あり、 0. 1テスラの磁束密度の磁界での抵抗変化は 9 %以下であった。

(実施例 15 )

以下のようにして 3端子の磁気抵抗素子を製造した。

実施例 14と同様にして、 GaAs基板上に、厚さ 0. 3ミクロンの Ga₀. ₇ A 10. ₃As 0. _XS b₀. ₉の半導体絶縁層、 I nS bとの格子定数の差を少なくする層として 0. 10ミクロンの A 10. ₉ I n₀. _XS bのバッファ一層を形成した。ただし、中間層の特定部分、すなわち、 I nS b薄膜と接する部分で境界面からの深さが 0. 003ミクロンまでの部分に結晶成長と同時に S iをドーピングした。形成された薄膜の電子移動度は 38， 000 cmWsec, 電子濃度は 9 X

1 0¹⁶Zcm³であった。次に、中間層および I n S b薄膜等を所望のパターンに形成するために、実施例 14と同様にしてレジスト膜を形成しエッチングして、

I n S b薄膜上の中間層の上に複数の薄い金属薄膜からなるショートバー電極、配線部、および外部と接続するためのボンディング電極を形成した。次いで、実施例 14と同様にして窒化シリコンの保護層を形成し、ボンディング電極部のみ窓開けした後、ボンディング電極の表面のみに金層を形成した。このようにして、

3端子の磁気抵抗素子を一枚の基板上に多数個製造した。得られた磁気抵抗素子の特性を測定したところ、 1 Vの電圧を入力電極に加えたときの、出力側のオフセット電圧の値は 0. 1 ± 1. 4mVで極めて小さいことが分かった。また、入力電圧 '1 V、 0. 1テスラの磁束密度の磁界での抵抗変化は 12%であった。磁気抵抗素子の入力抵抗の温度変化率は一 0. 5%Z°Cであり、不純物をドーピングしない I n S b薄膜の場合の抵抗の温度変化率一 2. 0%Z°Cと比較して大幅に温度依存性を低減することができた。また、この場合は、感磁部薄膜が薄くでき、磁気抵抗素子の入力抵抗が高く消費電力が少ない。

(実施例 16 )

実施例 1 3において、ドナ一アトムを S iから Sに変更した以外は実施例 1 3 と同様にして、薄膜が Sでドーピングされた 3端子の磁気抵抗素子を製造した。このとき得られた薄膜の特性は実施例 1 3とほぼ同一であった。また、実施例 13と同様にして磁気抵抗素子の特性を測定したところ、室温下における素子の抵抗値は平均 300オームであった。 1 Vの電圧を入力電極に加えたときの、出力側のオフセット電圧の値は 0. 1 ±0. 2 mVで極めて小さいことが分かった。磁界での抵抗変化は 9 %であった。磁気抵抗素子の入力抵抗の温度変化率は - 0. 4%Z°Cであり、 — 50°Cの入力抵抗値は 150°Cの抵抗値の 5倍以内であった。不純物をドーピングしない I n S b薄膜の場合の抵抗の温度変化率一 2. 0 % /°Cと比較して抵抗値の温度変化を 1 Z 5に減少でき、大幅に温度依存性を低減することができた。

この磁気抵抗素子は、 S iの I Cの制御回路と一緒にパッケージして増幅回路付きの磁気センサ一、デジタル出力の磁気センサ一を製造した。得られた抵抗素子は— 50°Cから 1 50 Cの温度範囲で安定にデジタル高感度磁気センサ一として駆動できた。 (実施例 1 Ί )

本実施例では、第 1 O A図および第 1 0 B図に示すような 2端子の磁気抵抗素子を製造した。この図において'、説明を簡略化するために、前述の各図に示した構造と同一機能を有するものには同一符号を付した。

第 1 0 B図は 2個の外部接続用電極を有する本実施例の 2端子の磁気抵抗素子の平面図を示し、第 1 0 A図は第 1 0 B図の磁気抵抗素子を XA— XA' 線に沿って切断したときの断面図を示す。基板 1上に I nA s S b薄膜 2、磁気抵抗効果素子部 2 1、および外部接続のための電極 5が形成されている。 6は磁気センサ一として磁界を検出するための感磁部を示す。 1 0は、 I n G aA s S b薄膜の磁気抵抗効果を大きくするため、感磁部の I n G a A s S bにォーミック接触して形成した高導電性の部分で、ショートバー電極である。ショートバ一電極は、通常、動作層とォーミック接触できる金属薄膜で作られ、多層でも単層でもよい。なお、前記 I n A s S b薄膜 2に S i等のドナ一ァトム 1 2をドーピングしてもよい。また、動作層上に形成される電極および配線部の最上面は、金でなくてもよい。

係る構成の磁気抵抗素子を以下のようにして製造した。

実施例 1 0と同様の方法で、 G a A s基板上に微量の S nをドープして、電子移動度 5 1， 0 0 0 cm²ZVsec、電子濃度 4 X 1 0¹⁶Zcm³、厚さ 1. 0ミクロンの I n S b薄膜および厚さ 0. 2ミクロンの A 1。. ₂ I n。. ₈S bの中間層を形成した。次いで、中間層および I n S b薄膜を所望の第 1 O A図および第 1 0 B図に示したようなパターンに形成するため、フォトリソグラフィ一工程によりレジスト膜を形成し、実施例 1 0と同様にエッチングした。これに、複数の薄い金属薄膜からなるショートバー電極、配線部、ボンディング電極を形成するためのレジストパターンをフォトリソグラフィ一工程により形成した。その後、実施例 1 0と同様にして、ショートバー電極、複数の外部接続のための電極、および配線部を形成した。次に、実施例 1 0と同様にしてボンディング電極の表面のみに金層を形成した。このようにして、第 1 O A図および第 1 0 B図に示すような 2端子の磁気抵抗素子を一枚の基板上に多数個製造した。ただし、かかる磁気抵抗素子のショートバ一電極間の長さ Lと幅 Wとの比 L ZW値は 0 . 2 0で製造した。

得られた磁気抵抗素子の特性を測定したところ、室温下における素子抵抗値は 5 0 0オームであった。また、単結晶薄膜を使用し、電子移動度が高いので磁界の抵抗変化率も大きく、 0 . 1テスラの磁束密度下において、 1 5 %の抵抗変化率が得られた。したがって、歯車の歯の検出能が極めて大きいことが分かった。本素子は、フォトリソグラフィーを応用したウェハ一プロセスで容易に製作でき、量産性があり、歩留まりも高いことが分かった。

さらに、外部リードとの接続は量産性のある標準的な金ワイヤ一によるワイヤーボンディングが可能である。得られた磁気抵抗素子は、ボンディング後のパッケージが樹脂モールドまたは細い金属パイプなどに埋め込まれてセンサーとして仕上げられることもよく行われる。さらに、本素子と S iの I C上に形成した固定抵抗素子を接続して構成された回路で得られる差動出力信号を増幅する、デジタル増幅する制御回路と一緒にパッケージされることも行われる。その際、制御回路は、固定抵抗素子と同じ S iの I Cチップ上に製作することも好ましく行われる。

(実施例 1 8 )

以下のようにして 3端子の磁気抵抗素子を作製した。

表面が平滑な N i 一 Z n系単結晶フェライト基板上にアルミナの薄膜をスパッ夕一法で 0 . 2 5ミクロン形成し、フェライト基板表面を絶縁性の表面とした。このフェライト基板の絶縁性表面上に、 G a。. ₈ A 1 。. ., A s ₀. ₂ S b。。の半導体絶縁層を超高真空中（2 X 1 0— ⁸mb a r) で、 iVlBE法により 0. 3ミクロンの厚さとなるように形成した。次に、その上に、超真空中で I n S b薄膜を厚さ 0 3ミクロンとなるように MBE法で形成した。ただし、 MB E法による結晶成長と同時に S nをドーピングして薄膜を形成した。形成された I n S b薄膜の電子移動度は 33， 000 cm²/Vsec，電子濃度は 8 X 10¹⁶Zcm³あつた。次いで、中間層として 0. 15ミクロンの A 1 0. ₉ I n 0. ！ S bを形成した。その後、実施例 14 ； 5と同様にして、表面に保護層として窒化シリコン層を有する 3端子の磁気抵抗素子を一枚の基板上に多数個製造した。

得られた磁気抵抗素子の特性を測定したところ、室温下における素子の抵抗値は平均 320オームであった。 1 Vの電圧を入力電極に加えたときの、出力側のオフセット電圧の値は 0. 1 ± 1. 2mVで極めて小さいことが分かった。磁界での感度を調べるために磁気抵抗効果を調べた。 0. 1テスラの磁束密度の磁界での抵抗変化は 9%であった。また、入力抵抗の温度変化は— 0. 4%Z°Cであり、 — 50°Cの入力抵抗値は 1 50°Cの抵抗値の 5倍以内であった。不純物をドーピングしない I n S b薄膜の場合の抵抗の温度変化率— 2. 0%Z°Cと比較して大幅に温度依存性を低減することができた。またこの場合は感磁部薄膜が薄くでき磁気抵抗素子の入力抵抗が高く消費電力が少ない。

この磁気抵抗素子は、 S ίの I Cの制御回路と一緒にパッケージして増幅回路付きの磁気センサー、即ち、デジタル出力の磁気センサーを製作した。得られた磁気抵抗素子は、一 50°C〜十 1 50°Cの温度範囲内で安定にデジタル高感度磁気センサ一として駆動できた。

(比較例 2 )

実施例 18において、中間層を形成しなかった以外は実施例 18と同様にして、中間層を持たない比較用の 3端子の磁気抵抗素子を製造した。得られた磁気抵抗素子について実施例 1 8と同様に特性の測定を行ったところ、磁気抵抗素子は、電子移動度の低下に伴う感度低下が約 3 0 %あり、磁気抵抗効果による抵抗変化は 6 %であった。 ―

以上説明したように、本発明においては中間層を設けることにより、保護膜の形成による電子移動度の低下を極めて少なくすることができ、高感度の磁気センサーを製造することができた。

産業上の利用可能性

本発明の磁気センサは、温度による素子抵抗値の変動やオフセットドリフトが少なく、高感度で微少磁界の測定が可能であり、また素子固有のノィズが少ない。この結果、室温周辺はもちろん低温度から高温度までの広い温度範囲を簡単な駆動回路で駆動できる磁気センサを実現した。本発明の磁気センサは、ギヤなどの回転検出も高感度で検出できる。

また、薄膜を感磁部に使用しており、フォトリソグラフィ一工程を利用して感磁部薄膜を製作するので、パターン精度が良く、オフセット電圧も小さい。さらに、感磁部薄膜の組成設定またはドーピングにより、磁気センサの入力抵抗値の温度変化を少なくでき、磁気センサ出力を増幅し、または磁気センサに電力を供給する増幅制御を含む駆動回路の負荷電流を低減でき、駆動回路の小型化も可能である。さらに、増幅制御回路が小型化できるため磁気センサチップとの一体化したパッケージが可能であり、小型でデジタル出力またはリニア一出力の得られる磁気センサ（いわゆる磁気センサ I C ) としても使用可能である。

特に、 S iの L S Iの駆動増幅回路素子と本発明の磁気センサを一体化してパッケージした素子は本発明の範囲であり、磁気を検出してデジタル信号を出力する小型磁気センサが製作でき、きわめて汎用性が高く、小型の無接触- しての用途が広い。また、高速の回転検出にも使える磁気センサである-

Claims

請求の範囲

1. 基板上に形成された I n_xG aい _XA s _yS bい _y (0<x≤ 1 , 0≤y≤ 1) 薄膜層を感磁部の動作層とする磁気センサであって、前記薄膜層に、 S i、

Te、 S、 S n、 G eおよび S eからなる群から選ばれる少なくとも 1種のドナ一アトムを含むことを特徴とする磁気センサ。

2. 前記ドナ一アトムの少なくとも一部が陽イオン化していることを特徴とする請求の範囲第 1項に記載の磁気センサ。

3. 前記薄膜層が 2. 1 X 10¹⁶Zcm³以上の電子濃度を有し、さらに、該薄膜層の電子移動度// (cmW - s) と電子濃度 n (1/cm-³) の関係が、

L o g ₁₀ (n) +4. 5 X 10^_5X / ≥17. 3

を満たすこと特徴とする請求の範囲第 1項または第 2項請求の範囲第 1項または第 2項に記載の磁気センサ。

4. 前記薄膜層の電子移動度が 6000 cmW · s以上であること特徴とする請求の範囲第 3項に記載の磁気センサ。

5. 前記薄膜層が 2. 1 X 10¹⁶Zcm³以上の電子濃度を有し、さらに、該薄膜層の電子移動度 (cmW - s) と電子濃度 n (1/cm—³) の関係が、

L o g ₁₀ (n) +4. 5 X 10- ⁵X ≥18. 0

を満たすことを特徴とする請求の範囲第 1項または第 2項に記載の磁気センサ。

6. 前記薄膜層の電子移動度が 10，000cm²ZV · s以上であることを特徴とする請求の範囲第 5項に記載の磁気センサ。

7. 前記薄膜層が I nAS yS

(0≤y≤ 1) 薄膜層であることを特徴とする請求の範囲第 6項に記載の磁気センサ。

8. 前記薄膜層が I n S b薄膜層であることを特徴とする請求の範囲第 7項に記載の磁気センサ。

9. 前記基板の表面が、絶縁性の I I I一 V族化合物半導体から構成されていることを特徴とする請求の範囲第 1ないし 8項のいずれかに記載の磁気センサ。

10. 前記基板が、絶縁性の GaA s単結晶からなることを特徴とする請求の範囲第 1ないし 9項のいずれかに記載の磁気センサ。

1 1. 前記動作層の厚さが、 6ミクロン以下であることを特徴とする請求の範囲第 1ないし 10項のいずれかに記載の磁気センサ。

12. 前記動作層の厚さが、 0. 7〜1. 2ミクロンであることを特徴とする請求の範囲第 1ないし 10項のいずれかに記載の磁気センサ。

13. 前記動作層の厚さが、 1. 2ミクロン以下であることを特徴とする請求の範囲第 1ないし 10項のいずれかに記載の磁気センサ。

14. ホール素子であることを特徴とする請求の範囲第 1ないし 1 3項のいずれかに記載の磁気センサ。

15. 磁気抵抗素子であることを特徴とする請求の範囲第 1ないし 13項のいずれかに記載の磁気センサ。

16. 平滑な基板表面上に、半導体薄膜からなる 4個の磁気抵抗効果を生じる素子部、配線部、およびボンディング電極を有し、 4個の磁気抵抗効果を生じる素子部がプリッジ構造で接続され、該 4個の素子部のうち前記プリッジ構造の隔辺の位置関係にある 2個の素子部が同時に同一強度の磁界を垂直に受ける状態で配置されており、前記素子部と前記ボンディング電極とは前記配線部で接続されていることを特徴とする半導体磁気抵抗装置。

17. 前記配線部が交差していないことを特徴とする請求の範囲第 16項の装

18. 前記 4つの素子部を接続している接続点から前記ボンディング電極までの配線部の抵抗値がそれぞれ等しくなるように形成されていることを特徴とする請求の範囲第 1 6項または 1 7項に記載の半導体磁気抵抗装置。

19. 磁気センサと、該磁気センサの出力を増幅するための増幅回路と、前記磁気センサを駆動するための電'源回路を有する磁気回路とがー緒にパッケージされてなる磁気センサ装置であって、前記磁気センサが前記請求の範囲第 1ないし 1 8項のいずれかに記載の磁気センサであることを特徴とする磁気センサ装置。

20. 前記磁気センサの一 50°Cの入力抵抗値が 1 50°Cの入力抵抗値の 1 5 倍以内に設定されていることを特徴とする請求の範囲第 1 9項に記載の磁気セン

2 1. 前記増幅回路により増幅された後の出力が前記磁気センサの出力に比例することを特徴とする請求の範囲第 1 9または 20項に記載の磁気センサ装置。

22. 前記増幅器により増幅された後の出力が前記磁気センサによる磁界の検出および非検出に対応したデジタル信号出力であることを特徴とする請求の範囲第 1 9または 20項に記載の磁気センサ装置。

23. 基板上に電子濃度が 2 X 1 0¹⁶ノ cm³以上の I n_xGa _xAs _yS b , __y (0<χ≤ 1, 0≤y≤ l) 薄膜を形成する工程と、前記薄膜を所望のパターンに形成する工程と、該薄膜上に複数個の薄い金属薄膜を形成する工程と、複数個の外部接続用電極を前記薄膜の端部に接続する工程と、を含むことを特徴とする磁気センサの製造方法。

24. 前記 I n_xG a _XA s _y S b _y (0く x≤ 1 , 0≤y≤ l) 薄膜を形成する工程が、該薄膜に、 S i T e S S n G eおよび S eからなる群から選ばれる少なくとも 1種のドナ一ァトムを含ませる工程をさらに具備することを特徴とする請求の範囲第 23項の磁気センサに記載の製造方法。

25. 磁気センサの磁界検出信号を増幅する回路と、前記磁気センサを駆動するための電源回路を有する制御回路とを一緒にパッケージする工程を含む磁気センサ装置の製造方法であって、前記磁気センサが請求の範囲第 1 1 8項のいずれかに記載の磁気センサであり、該磁気センサは請求の範囲第 23または 24項に記載の製造方法によって製造されることを特徴とする磁気センサ装置の製造方法。 . -

26. 基板と、該基板上に形成された I n_xG a i__xA s _y S bい _y (0<x≤ 1， 0≤y≤ l) 薄膜層を含む動作層と、該動作層上に形成されている絶縁性もしくは高抵抗の半導体の中間層と、絶縁性無機質層の保護層（すなわち、パッシベーシヨン層）とが、前記の順に積層されてなることを特徴とする磁気センサ。

27. 前記中間層が前記動作層上に接するとともに該動作層の格子定数と近似した格子定数を有することを特徴とする請求の範囲第 26項に記載の磁気センサ。

28. 前記中間層が前記 I n_xG a卜 _XA s _yS b卜 _y (0<x≤ 1， 0≤y≤ 1) 薄膜を構成する元素の少なくとも 1種類以上の元素を含む組成であることを特徴とする請求の範囲第 27項に記載の磁気センサ。

29. 前記動作層が前記 I n_xG a s _y S b卜 _y (0<x 1， 0≤y≤

1) 薄膜の上にバリヤ層を有することを特徴とする請求の範囲第 27項に記載の磁気センサ。

30. 前記中間層が前記バリヤ層を構成する元素の少なくとも 1種類以上の元素を含む組成であることを特徴とする請求の範囲第 29項に記載の磁気センサ。

3 1. 前記 I n_xG aい _XA s _y S bい _y (0<x≤ 1， 0≤y≤ l) 薄膜が S i、 Te、 S、 Sn、 G eおよび S eからなる群の少なくとも 1種類のドナーァトムを含むことを特徴とする請求の範囲第 27から 30項のいずれかに記載の磁気センサ。

32. 前記ドナーァトムの少なくとも一部が陽イオン化していることを特徴とする請求の範囲第 31項に記載の磁気センサ。

33. 前記中間層が S i、 Te、 S、 S n、 G eおよび S eからなる群から選ばれる少なくとも 1種類のドナーァトムを含むことを特徴とする請求の範囲第 2 7から 31項のいずれかに記載の磁気センサ。

34. 前記 I n_xG aい _XA s _y S b _y (0<x≤ 1 , 0≤y≤ l) 薄膜は、該薄膜の一 50°Cにおける抵抗値が 1 50°Cにおける抵抗値の 1 5倍以内であることを特徴とする請求の範囲第 27から 33項のいずれかに記載の磁気センサ。 δ

35. 磁気センサと該磁気センサ出力を増幅する回路と前記磁気センサを駆動するための電源回路を有する制御回路とがー緒にパッケージされている磁気センサ装置であって、前記磁気センサが請求の範囲第 27から 34項のいずれかに記載の薄膜磁気センサであることを特徴とする磁気センサ装置。

36. 表面が平滑な基板上に I n_xG aい _XA s、. S bい _y (0<χ≤ 1， 0≤0 y≤ 1) 薄膜を形成する工程と、該薄膜上に該薄膜と物性値が近似する化合物半導体の中間層を形成する工程と、該薄膜および該中間層を所望のパターンに形成する工程と、形成されたパターンの上に所望の形状の薄い金属薄膜を形成するェ程と、該パターンおよび該金属薄膜の上に絶縁性無機質の保護層を形成する工程と、外部と接続するための電極を複数個形成する工程と、該電極を前記 I n_xGa5 い xA S yS t^— _y (0<x≤ l, 0≤y≤ 1) 薄膜の端部に接続する工程と含むことを特徴とする磁気センサの製造方法。

37. 表面が平滑な基板上に I n_xG a _XA s _y S b _y (0<x≤ 1 , 0≤ y≤ 1) 薄膜を形成する工程と、該薄膜上にバリヤ層を形成する工程と、該バリャ層上に該バリヤ層と物性値が近似する化合物半導体の中間層を形成する工程と、0 該薄膜、バリヤ層および該中間層を所望のパターンに形成する工程と、形成されたパターンの上に所望の形状の薄い金属薄膜を形成する工程と、該パターンおよび該金属薄膜の上に絶縁性無機質の保護層を形成する工程と、外部と接続するための電極を複数個形成する工程と、該電極を前記 I n_xG a s _y S b , _ _y

(0<x≤ 1, 0≤y≤ 1) 薄膜の端部に接続する工程と含むことを特徴とする5 磁気センサの製造方法。