WO1987000686A1 - Connection terminals between substrates and method of producing the same - Google Patents

Connection terminals between substrates and method of producing the same Download PDF

Info

Publication number
WO1987000686A1
WO1987000686A1 PCT/JP1986/000364 JP8600364W WO8700686A1 WO 1987000686 A1 WO1987000686 A1 WO 1987000686A1 JP 8600364 W JP8600364 W JP 8600364W WO 8700686 A1 WO8700686 A1 WO 8700686A1
Authority
WO
WIPO (PCT)
Prior art keywords
solder
metal layer
metal
forming
mask
Prior art date
Application number
PCT/JP1986/000364
Other languages
English (en)
French (fr)
Inventor
Takaaki Osaki
Norio Matsui
Yutaka Egawa
Shinichi Sasaki
Original Assignee
Nippon Telegraph And Telephone Corporation
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority claimed from JP60156621A external-priority patent/JPH0644583B2/ja
Priority claimed from JP61137961A external-priority patent/JPH0656861B2/ja
Application filed by Nippon Telegraph And Telephone Corporation filed Critical Nippon Telegraph And Telephone Corporation
Priority to DE8686904381T priority Critical patent/DE3685647T2/de
Publication of WO1987000686A1 publication Critical patent/WO1987000686A1/ja

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L24/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • H01L23/5385—Assembly of a plurality of insulating substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L24/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L24/17—Structure, shape, material or disposition of the bump connectors after the connecting process of a plurality of bump connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
    • H05K3/32—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
    • H05K3/34—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by soldering
    • H05K3/341—Surface mounted components
    • H05K3/3431—Leadless components
    • H05K3/3436—Leadless components having an array of bottom contacts, e.g. pad grid array or ball grid array components
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/11—Manufacturing methods
    • H01L2224/113—Manufacturing methods by local deposition of the material of the bump connector
    • H01L2224/1133—Manufacturing methods by local deposition of the material of the bump connector in solid form
    • H01L2224/1134—Stud bumping, i.e. using a wire-bonding apparatus
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13075—Plural core members
    • H01L2224/1308—Plural core members being stacked
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/13101—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of less than 400°C
    • H01L2224/13109—Indium [In] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/13101—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of less than 400°C
    • H01L2224/13111—Tin [Sn] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32245—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73253—Bump and layer connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/811—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector the bump connector being supplied to the parts to be connected in the bonding apparatus
    • H01L2224/81101—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector the bump connector being supplied to the parts to be connected in the bonding apparatus as prepeg comprising a bump connector, e.g. provided in an insulating plate member
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/818—Bonding techniques
    • H01L2224/81801—Soldering or alloying
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00013—Fully indexed content
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01005—Boron [B]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01006—Carbon [C]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01013—Aluminum [Al]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01015—Phosphorus [P]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01019—Potassium [K]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01022—Titanium [Ti]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01023—Vanadium [V]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01024—Chromium [Cr]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01029—Copper [Cu]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01039—Yttrium [Y]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01042—Molybdenum [Mo]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01046—Palladium [Pd]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01047—Silver [Ag]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/0105—Tin [Sn]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01061—Promethium [Pm]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01074—Tungsten [W]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01078—Platinum [Pt]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01082—Lead [Pb]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/014—Solder alloys
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/102—Material of the semiconductor or solid state bodies
    • H01L2924/1025—Semiconducting materials
    • H01L2924/10251—Elemental semiconductors, i.e. Group IV
    • H01L2924/10253—Silicon [Si]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/1515—Shape
    • H01L2924/15153—Shape the die mounting substrate comprising a recess for hosting the device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/15165—Monolayer substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/1517—Multilayer substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15312—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a pin array, e.g. PGA
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/161—Cap
    • H01L2924/1615—Shape
    • H01L2924/16195—Flat cap [not enclosing an internal cavity]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/30105—Capacitance
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/30107—Inductance
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/35—Mechanical effects
    • H01L2924/351—Thermal stress
    • H01L2924/3511—Warping
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/03—Use of materials for the substrate
    • H05K1/0306—Inorganic insulating substrates, e.g. ceramic, glass
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/03—Conductive materials
    • H05K2201/0332—Structure of the conductor
    • H05K2201/0388—Other aspects of conductors
    • H05K2201/0394—Conductor crossing over a hole in the substrate or a gap between two separate substrate parts
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10227—Other objects, e.g. metallic pieces
    • H05K2201/10378—Interposers
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10227—Other objects, e.g. metallic pieces
    • H05K2201/10424—Frame holders
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10613—Details of electrical connections of non-printed components, e.g. special leads
    • H05K2201/10954—Other details of electrical connections
    • H05K2201/10992—Using different connection materials, e.g. different solders, for the same connection
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/40—Forming printed elements for providing electric connections to or between printed circuits
    • H05K3/4038—Through-connections; Vertical interconnect access [VIA] connections
    • H05K3/4053—Through-connections; Vertical interconnect access [VIA] connections by thick-film techniques
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02P—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN THE PRODUCTION OR PROCESSING OF GOODS
    • Y02P70/00—Climate change mitigation technologies in the production process for final industrial or consumer products
    • Y02P70/50—Manufacturing or production processes characterised by the final manufactured product
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/49—Method of mechanical manufacture
    • Y10T29/49002—Electrical device making
    • Y10T29/49117—Conductor or circuit manufacturing
    • Y10T29/49124—On flat or curved insulated base, e.g., printed circuit, etc.
    • Y10T29/49126—Assembling bases
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/49—Method of mechanical manufacture
    • Y10T29/49002—Electrical device making
    • Y10T29/49117—Conductor or circuit manufacturing
    • Y10T29/49124—On flat or curved insulated base, e.g., printed circuit, etc.
    • Y10T29/4913—Assembling to base an electrical component, e.g., capacitor, etc.
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/49—Method of mechanical manufacture
    • Y10T29/49002—Electrical device making
    • Y10T29/49117—Conductor or circuit manufacturing
    • Y10T29/49124—On flat or curved insulated base, e.g., printed circuit, etc.
    • Y10T29/4913—Assembling to base an electrical component, e.g., capacitor, etc.
    • Y10T29/49144—Assembling to base an electrical component, e.g., capacitor, etc. by metal fusion

Definitions

  • the present invention relates to a base terminal for connecting a large chip and a base such as a wiring board, and a method of manufacturing the base terminal.
  • a solder bump connection method is used as a terminal connection method between a chip and a lacquer slope.
  • the liquid chip bonding method is known.
  • a large number of electrodes b formed on a chip ⁇ ⁇ »and the electrode section 4 of a single wiring board supporting the electrodes b
  • a shear strain is generated in the bump * caused by the change in tongue. This shear strain increases with an increase in the separation between the solder bump e and the chip center f, and as shown in FIG.
  • the solder bumps may be broken by a small number of heat cycles.Therefore, the allowable amount of shear strain restricts the area where the solder bumps can be placed, For example, as shown in Japanese Patent Publication No. 50-137484 and Japanese Patent Application Laid-Open No. 59-996, when a silicon chip is connected to a ceramic wiring wire, soldering is required.
  • the area where the lens can be placed has a radius of about 2 ⁇ 5mm from the center of the chip. In the conventional solder bump connection method, the area where the solder bump can be placed is spread near the chip center, so it is difficult to increase the number of solder bumps.
  • the substrate h is partially filled from the substrate h and from both surfaces.
  • the relay board h is inserted between the chip >> and the S wire plate e, and the solder ⁇ and the solder ⁇ are melt-connected.
  • the upper and lower solders ⁇ , ⁇ are filled with solder or Cn, which is liable to solder.
  • An object of the present invention is to provide a high-intensity, large-sized chip base connection terminal and a method for manufacturing the same, in which there is no limitation on the area where solder solder can be placed, and the shear strain of the solder bump is small. To provide the law.
  • the present invention provides an indirect kneading terminal and a method of manufacturing the same, wherein at least both ends of a metal layer having wettability to solder are provided, and at least both ends are provided therebetween. Further solder, gold father-in-law with diffusion preventing action of ⁇ input to contact with ⁇ surface of ⁇ the laminated structure forming the Sekimayu structure of are fixed a pair of solder bar down flop.
  • FIG. 1 is a cross-sectional view showing a state of connection between substrates by a solder bump illustrating a conventional solder bump connection method (a flip-chip tapping bonding method);
  • Fig. 2 is a diagram illustrating the relationship between the chip size and the connection life in the conventional solder pump connection method shown in Fig. 1;
  • Fig. 3 ( ⁇ ) and Fig. 3 ( ⁇ ) are explanatory diagrams of the relationship between chip dimensions and gap deviation
  • Fig. 4 shows a chip with dimensions ⁇ large. Or, depending on the drawing board
  • FIG. 5 is a cross-sectional view showing a connection terminal having a structure having a relay board between a pair of solder bumps according to another embodiment of the present invention
  • Fig. 6 (A) and Fig. 6 (B) show the conventional solder bumps that are moved to the lower solder bumps due to the melting of the solder bumps and are partially integrated. Disadvantage Diagram explaining the example;
  • FIG. 7 shows an embodiment of the present invention, in which a ceramic is used as a relay support substrate, and a pair of antennas is fixed via an intermediate metal layer. Figure showing the state where the board is connected to the many pairs of connection terminals by;
  • FIG. 0 are process diagrams showing a manufacturing method for forming the kneading structure shown in FIG. 7;
  • 9 (1) to 9 (6) are process diagrams showing one embodiment for remotely arranging a plurality of connection terminals
  • FIG. 10 shows another embodiment of the present invention, showing a connection state of connection terminals using a polyimide and a resin film as a relay board;
  • FIG. 11 (1) to FIG. 11 ⁇ are process diagrams showing a manufacturing method for forming the connection structure shown in FIG.
  • Fig. 12 shows the relationship between the number of times of melting and the occurrence of ridge melting
  • Fig. 13 is a diagram explaining that the shear strain is reduced when the soldering pump is multi-staged;
  • FIG. 14 shows an embodiment of the present invention, in which the connection state of the terminals showing that the surface of the wiring board is undone by the multi-stage solder bumps. Figure showing;
  • FIGS. 15 (A) and 15) show integrated circuit chips having heat sinks incorporating the connection Yasuko of the present invention, each of which is a single chip.
  • Fig. 16 ( ⁇ and Fig. 16 0) is the same as Fig. 15 (4) and
  • FIG. 17 is a cross-sectional view illustrating a state in which a binhole is formed in the intermediate metal layer
  • Fig. 1'8 is a diagram to explain the situation where one of a pair of solder bumps moves a distance to the other when a pinhole occurs in the intermediate metal layer;
  • Fig. I9 grave
  • Fig. 19 (i) are process diagrams showing one example of the production method of the present invention in which pinholes occur;
  • FIG. 20 (to FIG. 20 (j)) is a process drawing showing another embodiment of the production method of the present invention in which pinholes are generated.
  • connection life of solder bumps is related to shear strain, material constants and structural dimensions as follows: * (eg, P. Lin * D « ⁇ I ⁇ a Cost iderat i em f or a Flip-Chip Joisiar Teehniau « —, Solid State Tce aologj, ⁇ ⁇ 48, July 1970)
  • A is the solder material etc.]? Constants determined, r is the shear strain, a is the difference between the thermal lip tension coefficient of the chip and the wiring board, and ⁇ is the most diffused from the chip center. The distance from the position of the solder bump at the position to the center of the chip is the temperature difference of the thermal cycle each time, and H is the height between the chip and the wiring board.
  • solder bump it is necessary to increase the height of the solder bump in order to reduce the shear strain.
  • several solder bumps should be stacked in columns to increase their height.
  • the pillar-shaped solder bump is subject to surface tension! ) Because it covers one ball, it is extremely difficult to obtain a high solder bump while maintaining a certain distance from the solder ball. Therefore, as a method of increasing the height of the Hanba pan: 7 °, we devised a method of stacking multiple solder bumps as shown below.
  • FIG. 7 is a diagram for explaining a first embodiment of the present invention.
  • ⁇ is the chip
  • b is the electrode
  • e is the kneading plate
  • d is the electrode
  • the ceramic dullin sheet with a thickness of about 500 ⁇ is anchored by any method. Open and bake.
  • Cu paste which is susceptible to solder
  • Fig. 8 (2) Cu paste, which is susceptible to solder, is inserted into this through-hole k and fired to reduce its thickness. Let 2 0 0 ⁇ .
  • a W paste 111 which is not susceptible to soldering, is baked on the Ce slab to reduce its thickness. about
  • a Cn paste or the like which is durable to solder, is borrowed and baked to have a thickness of about 200 ⁇ m.
  • a metal mask q with an opening is aligned with the Ca (') portion on the upper surface, and a spherical SnPb or IaP3 ⁇ 4 Put solder, etc., and apply flux.
  • the solder pole is melted through the electric wire, and as shown in Fig. 8 (6), the Cn () on the upper surface and the solder are joined to form a solder pump.
  • Fig. 8 (4) this W On the layer a, a Cn paste or the like, which is durable to solder, is borrowed and baked to have a thickness of about 200 ⁇ m.
  • a metal mask q with an opening is aligned with the Ca (') portion on the upper surface, and a spherical SnPb or IaP3 ⁇ 4 Put solder, etc., and apply flux.
  • the solder pole is melted through the electric wire
  • a ceramic support substrate was used.
  • the terminal for indirect kneading of the substrate can be used.
  • Fig. 9 (1) to (6) show that a plurality of the above-described three-layered intermediate metal layers are arranged in the same support substrate, and then a solder pump is placed on each intermediate metal layer.
  • a sensitizing resin for example, a polyimide film is used.
  • the frame J is removed as shown in FIGS. 9 ( 2 ) and (3).
  • both sides of the resin body are polished as shown in Fig. 9 (to form a support substrate J2.
  • both sides of the support substrate 22 are formed.
  • the masks 23 a and ⁇ ⁇ ⁇ 3 b having through holes corresponding to the intermediate metal layers are respectively described below, and the solder bumps 24 a and ⁇ are inserted into the respective through holes. , 4b by heating and melting
  • FIG. 10 is a diagram for explaining another example of the present invention.
  • Is a chip b is S pole, e is wiring board, d is electrode, ⁇ is solders, I, ⁇ and ⁇ are metals such as Ctt which have wettability to solder.
  • Layer, BI is a heat-resistant resin film, such as Ti, which is highly irritating to the solder sandwiched between the metal layer and ⁇ -. .
  • FIG. 11 Another embodiment of the present invention shown in FIG. 10 will be described with reference to FIG. 11 in terms of its manufacturing method.
  • the 1 2 ⁇ 5 ⁇ 2 5 ⁇ «about Po Li Lee Miho i Le beam a as a base material, a etc. ⁇ deposition 3 ⁇ 4, C U (approximately 5 an) on its upper surface, Ti ( 0.2-1 Am), Cu (about 5 ⁇ a), and Ti (about 0.2.2. ⁇ A) are successively deposited on -M-t-n in this order, and Ca (about 2 m) ⁇ is formed on the lower surface. Is applied.
  • Fig. 11 (2) As shown in Fig. 11 (2),
  • a developing solution such as trichloromethane
  • Fig. 11 as shown in Fig.
  • the film-like matrix 0 on the upper surface is used as a mask, and Ti is added to the film using an aqueous solution of fluoric acid that is selective for Ce (Empirical way to the road C C (/) is selected with Moyun water solution, and finally Ti (») is added again with Fukum ⁇ aqueous solution.
  • Fig. thus, after stimulating the film-like lexical e using an acetate, etc., the rimid film a is formed using the lower surface> Cu (/ 5) as a mask. Incubate with a hydrazine solution and obtain an opening p.
  • a film-like dress is laminated on the lower surface.
  • the Ca (*) on the lower surface is treated with ammonium sulfate aqueous solution, etc. 'To separate the film-shaped resist.
  • solder is melted through an electric furnace, and as shown in Fig. 11, the Cu on the upper surface and the solder are joined to form a solder bump. Align another metal mask ⁇ with the film opening p as shown in the figure, put the solder roll ⁇ "in this part, and apply the flux. As shown in Fig. 11, Cn l! On the lower surface and the solder roll are joined to form a solder bump. The effect of Cn (/) on the lower surface is as follows.
  • the purpose of this is to ensure the adhesion between the polyimide film n and the polyimide film n.
  • the solder bumps shown in Figs. -]) 'The multi-stage solder pump ⁇ as shown in Fig. 11 ⁇ is formed.
  • the multi-stage solder manufactured in this way is used.
  • the bump s, as shown in Fig. 11 ( ⁇ ) align the chip b and the wiring board electrode d so that they correspond to each other, and apply the flux.
  • the chip a is connected to the wiring board e to remove the flux, and thereafter, the removal of the volume film n with hydrazine is performed.
  • the structure is such that the solder bump ⁇ is joined only through the multilayer metal layer-m-. .
  • the present invention is not limited to the above-described embodiment, and the manufacturing method and dimensions may be changed within the scope of the present invention.
  • the multilayer metal is Cn-Cr-Cn, Co-CCr alloy-Cr-CnCr alloy-Cu, Ca-CaTi alloy-Ti-CuTi alloy-Ca-Pd- Ti-Pd, Pd-Cr-Pd, Cu-Cr-Pd, CB-Ti-Pd or a structure in which these are stacked on each other may be used.
  • the portion in contact with the solder is a metal having wettability with the solder.] If there is at least one solder wiping prevention layer in the middle, Good.
  • the solder anti-spreading layer may be composed of a plurality of layers (between these, other metals are contained), or the end metal in contact with the solder may be the same.
  • the number of times of welding is required at least three times. Shows the number of times the solder has melted and the rate of occurrence of erosion (the rate at which the solder spreads and penetrates through the metal layer and the upper and lower solders become integrated). This shows that the structure (b) in which W or Ti slaughter is inserted in the middle of the Cii layer has a greater erosion generation than the conventional single-layer structure.
  • Fig. 13 shows an analysis of the relationship between the number of soldered solder steps and the shear strain generated in the solder bumps.The number of solder pump steps is reduced.)) It can be seen from the above relational expression that connection reliability is improved. Therefore, even if the chip size increases, the number of solder bumps can be correspondingly increased, so that the shear strain can be suppressed to an acceptable value or less. Therefore, the restriction on the area where the solder bump can be placed can be relaxed, and the solder pump can be placed anywhere on the chip.o
  • the shear strain of the solder pump part decreases as the height increases.
  • the shear strain is directly related to the shear strain. Even if there is a difference in the coefficient of thermal expansion between the solder bump and the metal layer Ce-Ti-Cu, the ratio of the solder and the ratio of the asson (related to the coefficient of refraction), it is shown in Fig. 11 So that the support substrate last
  • the solder bumps that are in contact with each other are not connected by the relay board, etc., and the solder bumps in each row can be deformed freely for each row, so the solder bumps are connected in multiple stages Increasing the height of the part hardly impairs the effect of reducing shear strain.
  • a thin volume film is added to the metal layer Cu-Ti-Cu.
  • their Young's modulus is small, that is, they are soft, and the material constant with solder bumps is small. Since there is little difference, it is possible to reduce the shear strain by increasing the height of the kneaded portion by using multiple solder bumps. In practice, shear strain is closely related to the Young's modulus, which indicates the hardness of the material, and the ⁇ ason ratio (which contributes to the rigidity), as well as the thermal expansion coefficient.
  • the shear strain is large because the Young's modulus is large and the substrate is hard. Can be reduced.
  • the mediating layer / the middle substrate The shadowing coefficient is chip and S-wire! Even if the size is large, the solder bumps in each row can be deformed independently, and the soldering board has a small and soft soldering ratio. Thus, the shear strain can be significantly reduced.
  • the absorption of the gap deviation between the chip and the wiring board based on the ridge of the wiring board is In the conventional structure of a two-layer structure using a stepped mounting or an inflexible relay board, only 1 S of the solder bump can be cut off, but in the structure of the present invention, only the intermediary cutting is required. Even though the structure or the relay board is used, a thin limit and film that is flexible is used, so it is possible to achieve a thickness that is almost equivalent to the number of solder bump steps.
  • Table 2 shows that two-stage solder bumps were formed using a ceramic-based intermediate substrate, such as SiC, which has a heat-teacher between the chip and the wiring board.
  • a ceramic-based intermediate substrate such as SiC
  • SiC which has a heat-teacher between the chip and the wiring board.
  • a flexible thin * 9 film is used as a relay support substrate, so that The wiring can be deformed freely, and the size of the chip increases.
  • the wiring between the chip and the S-wire plate based on the ridges The amount of deviation can be improved.
  • FIGS. 15 and ( ⁇ ) are cross-sectional views of one example of an integrated circuit package having a heat sink structure using a multi-stage solder bump according to an embodiment of the present invention.
  • ⁇ Fig. 15 ( ⁇ ) shows the case of single chips
  • Fig. 15 ( ⁇ ) shows the case of multiple chips
  • t, ⁇ is chip
  • b is electrode
  • e Is a wiring board
  • d is an electrode
  • * is a solder bump
  • JL-.-I ' is a multilayer metal layer
  • n is a polyimide, resin film
  • t is a heat sink.
  • the radiating fins, n are the parts fixed by the low melting point solder
  • ⁇ is the terminal pins.
  • the chip back surface can be fixed to the heat sink with a low-melting solder with good thermal conductivity. ⁇ As a result, most of the heat generated from the chip is transferred to the radiator fin by conduction in the solid, and the heat in the heat transfer path from the chip to the radiator fin An integrated circuit package with a small resistance and excellent in rejection performance can be realized.
  • the ripening fins are connected to the pipe through which the refrigerant flows. It is also possible to realize an integrated package with a structure that has been changed to a cold-slate with at least a minimum of ⁇ - ⁇ , and a flexible # 9 immi tree with a middle support substrate. A multi-stage solder bump with a structure from which the room is removed can also be used. In addition, the napbu can be fixed to the heat sink with an adhesive that has good thermal conductivity.
  • the mask material Ti is removed with the aqueous solution of fuchic acid or the like, it is etched up to the intermediate Ti (n layer) through a pinhole, and as shown in FIG. As shown in the figure, if the solder pump is heated, the solder will be purchased from this pinhole and integrated.
  • Fig. 19 ( ⁇ ) the surface of Ca (approx. Approx. 5 «), Ti (approximately 0.2 to: I-lin), Cu (approximately 5), A (approximately 0.5 to 1 ⁇ ) Deposit Ce (approximately 2 Ptm) £
  • a film-shaped register dry film with a thickness of about 50 is laminated on both sides, and this is laminated. It is sandwiched between two pre-aligned masks, both sides are exposed, and a film-like resist is developed using a developing solution such as trichloroethane. After depositing the desired tan, as shown in Fig.
  • the ammonium citrate-ammonium water is selective for CaC Z ⁇ ) 3 ⁇ 4 A and Ti on the lower surface. Port «3 ⁇ 4 To run.
  • the film-shaped resist on the upper surface is used as a mask, and A ( ⁇ ), And Ca () with a congenital confirmation solution, such as a harbor solution, and finally a Fc that has selectivity for A and C3 ⁇ 4.
  • T i (a) is etched with tap water, etc.
  • a film is formed by using an acetate. After enclosing the resist ⁇ , Cu (*) on the lower surface is used as a mask and the resin, zi?
  • FIG. 19 (g) As shown in the figure, laminate the film-like ⁇ ⁇ again, and then perform the step of () on the upper surface with an aqueous solution of ammonium sulfate. Next Then, as shown in Fig. 19 (h), after filming A (») with hydrochloric acid, etc., the film-shaped list on the lower surface is not acetated. To form a multi-layered metal layer. After that, a small solder ball is placed on the Cu () portion on the upper surface via a mask, heated and deposited, then cooled and fixed.
  • solder * forms a basic structure to which it is adhered.
  • the manufacturing method can be changed within the scope of the claims of the present invention. »For example, A-Si and A-Ctt of A-based alloys containing a small amount of other substances can be used as mask materials. It can be used with Cr formed by plating.
  • FIG. 20 shows another embodiment in addition to the formation of a multilayered slaughter at a low temperature.
  • a film with a thickness of 5 to 10 1 is formed on both the upper and lower surfaces, as shown in Fig. 20 ( ⁇ ).
  • (Dry film) 3 ⁇ 4Laminate develop, and obtain the tanned tan q and ( ⁇ ) with the large hole along the opening ⁇ .
  • the solder layer e layer is used as a mask and the upper surface is
  • Ci) and Cu () on the lower surface are etched with ammonium hydroxide, etc. Then, in this state, the solder is melted through an electric furnace and the solder bump is removed. Then, it is formed as an indirect messenger (Fig. 20 ⁇ ).
  • the present invention is not limited to the embodiment shown here.
  • Pb and SB are separately *.
  • a plating method is also possible.
  • the multilayer metal layer according to the manufacturing method of the present invention is compared with the conventional manufacturing method using Ti as a mask material. Is better because there is no penetration of solder
  • the manufacturing method using plating can form a multi-layered metal layer having excellent adhesive strength.
  • the number of mask alignments in the entire process up to the formation of the solder panel can be reduced.

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Wire Bonding (AREA)
  • Combinations Of Printed Boards (AREA)
  • Laminated Bodies (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)

Description

明 霸 眷
基板 M接統靖子及びその製造方法
〔 技術分野 〕
この発明は大型チ プ プ と配線板のよ う 基霍閼を 接続する基 ¾Μ接耪端子及びその製造方法に興する ，
〔 背景技術 〕
例えば、 チ ク プと配練坂の端子接続法と して特公 昭 4 3 - 1 6 5 4 号あるいは特公 ¾ 43-28735 号に 示される よ う ¾ 、 はんだバ ン プ接続法 （ フ リ ク ズチ プ ブボ ン デ ィ ン グ法 ） が知 られている 。 この接続法では、 第 1 図に示すよ う に、 チ プ ： τ· » に多数個形成される電 極 b と これを支持す 一^の配線板 の電極部 4 とは、 はんだ ン プ * で直接接合されて お 、 チ プ プ * と配 線板 e の熱膨張係数が異¾ るため潼度変化に よ はん だバ ン プ * に剪断歪が生じる 。 この剪断歪は、 はんだ バ ン プ e とチ プ プ中心 f との钜離の増加と と も に增大 するので、 第 2 図に示すよ うに、 チ タ プ寸法 gが大き く ¾るほど、 少 * い熱サ イ ク ル数ではんだバ ン プは破 断に至る ， このため、 許容し う る剪断歪量か ら、 はん だパ ンプを配置でき る領域に制限を受け、 飼えば、 特 開昭 50 - 137484 号 よ び特開昭 5 9 一 9 9 6号に 示されるよ うに 、 シ リ コ ン チ プ プをセ ラ ミ プ ク配線梗 に接続する場合には、 はんだ ンズの配置可能領域は チ プ プ中心から半径 2^ 5 濉程度である a したが って、 従来のはんだバ ン プ接続法では、 はんだバ ン プを配置 でき る領域がチ ク プ中心近傍に展られるため、 竭子数 の増大が困雜である · ま た、 はんだパ ン ズの S置可能 領域を越えた債域 位置するチ プ プ内の素子とはんだ バ ンズとの ¾離が大き く ¾るので、 この間を銪ぶ se線 が長 く 、 配線遅 も増大する 。 ま た、 第 3 )図及 び第 3 ®図に示すよ う に、 チ プ ズの大形化に伴い增大 する 、 チ プ プや配線板のそ · うね ]?にも とづ く チ タ ブと配線板間のギヤ プ プ偏差 j ( 中央のギ ヤ ク ブを j I 、 端部のギ ャ グ ブを とすればギヤ プ ズ葡差 j = j 2 - j 1 とるる.） を、 はんだ ン の—段のみ で ¾収する こ とが困難であ ]? 、 極端 場合には、 第 4 図に示すよ うに 、 上下方向の圧縮力が作用するため、 雜接するはんだ ン プが互いに橫方向に広がるために 端子の一部が短絡 した 、 又ギ ャ グ プ偃差が大き く 遏ぎる と 、 バ ン プがいずれか一方の基板から離れて 電気的に開放に ¾る場合も あ った。
また、 従来の一段はんだバ ン プ接続では、 上記の ギ ヤ グ プ镅差の ¾収が不十-分で、 機械的ス ト レスを十 分に吸轵でき ¾ いため、 チ グ プ裏面を ヒ ー ト シ ン ク に 完全に固着する こ とが出来ず、 放熱方法を工夫する必 要があ 、 冷却構造が複雑にるる欠点を有する 。
この よ う 従来のはんだバ ン プ接続法の欠点を ¾ 棗する方法と して、 特開昭 5 9 一 9 9 6号に示される よ う 、 中断基板中に設けたス ル ー ホ ー ルを介して、 チ プ プと SB鎳板のはんだ端子を接続する方法が提案さ れている · す *わち、 この方法では第 5 図に示すよ う に、 チ ク ズ電極 b を覆っているはんだバ ン プ · と配 » 板電極 d を覆っているはんだパ ンプ に生ずる裤断歪 を低減するため、 チ ッ プ 》 と配線板 e との中間の熱廖 張係数を持つ中継基板 h に、 はんだあるいは、 はんだ に対して濡れ性のある , を充損 （ 第 5 図 K示す よ う に基板 h の中にのみ充¾するか又は第 6 図（A)の で示すよ う に基板 h の中 とその両表面から一部盛 ])上 つて充墳する 。 ） したス ル ー *ホ ー ル i を設け、 これ-を 介して、 チ プ プ * の電極 配線板 c の電極 d とをは んだ β , で接続している 。 この方法では、 第 6 (A)図 に示すよ う に、 中継基板 h をチ ッ ズ 》 と S線板 e の間 に揷入 し、 はんだ β よび を溶融接続する 。 と こ ろ が、 はんだの加熱溶敏に よ ]? 、 第 6 (Β)図に示すよ う に、 上下のはんだ β , β が、 はんだ或いははんだに対して 濂れ性のある ， Cn を充横したス ル ー ホ ー ル金属 に拡散 し、 上部のはんだ β がス ル ー ホ ー ル i を貫通し て下部のはんだ と一体化 して しま う とい う問題が生 じた。 すなわち 、 上部のはんだバ ン プ の高さが低 く なるため、 剪断歪が極めて大き く な ]) 、 第 1 図に示し た第一の従来例よ もかえ つて接続寿命が短 く ¾ つた。 ま た、 下部のはんだバ ン プ ."' の直径が増大し、 接統 はんだ ン プ同志が電気的に短絡するので、 端子間隔 を広げ ¾ければ らず、 高密，度 *端子接続ができ *か つた .
〔 発明の開示 〕
本発明の 目的は、 はんだ ンズを配置できる領域 に制限が く 、 かつはんだバ ン プ部の剪新歪が小さい 高侰賴度 ¾、 大形チ プ プの基 «間接続端子及びその製 造法を提供するこ と にある 。
上記目的を達成するため、 この発明の ¾ ¾間接練 端子及びその製造方法は、 はんだ 対してぬれ性を有 する金属層を少¾ く と，も両端 設け、 これらの間に少 ¾ く と も一層のはんだ,の拡散防止作用のある金舅を揷 入して 積眉構造を形成する β この積層構造体の两 面に接し、 一対のはんだバ ン プが固着される 。
〔 図面の簡単 説明 〕
第 1 図は、 徒来のはんだバ ン プ接続法 （ フ リ プ プ チ タプボ ン デ ィ ン グ法 ） を説明するはんだバ ン プによ る基板間の接緣状態を示す断面図 ；
第 2 図は、 第 1 図に示したよ う 来のはんだパ ン プ接続法における チ ッ プ寸法と接続寿命との関係説 明図 ；
第 3 図（λ)及び第 3 図（Β)は、 チ プ プ寸法と ギ ヤ プ プ 偏差との関係説明図 ；
第 4 図は、 寸法 Ο大き るチ タ ズに いて、 チ プ プ 又は記線板のそ とか ゥね * どによ って、 はんだ
ン プが短鉻する こ とを説明する図 ；
第 5 図は、 従来の他の実施例であ i> 、 一対のはん だバン プの間に中継基板を有する構造の接緣端子を示 す断面図 ；
第 6 図（A)及び第 6 図（B)は、 はんだ ン プの溶融に よ つて上部に位置するはんだバン プが下部のはんだ ンプの方に移動 し一部が一体化して しま う従来の欠点 例を説明する図 ；
第 7 図は、 この発明の一実麁^であ 、 セ ラ ミ プ クを中継支持基板と し、 中間金属層を介して一対のは. ん^ ンズを固着 し.、 '且つ多段で、 多対の接続端子に ,； よ って基板間を接続した状態を示す図 ； '
第 8 図（1)乃至第 8 図 0は、 第 7 図に示す接練構造 を形成する製造方法を示す工程図 ；
第 9 図（1)乃至第 9 図（6)は複数の接続端子を離敎配 置するための一実施例を示す工程図 ；
第 1 0 図は、 この発明の他の実施飼であ ]? 、 ポ リ ィ ミ ト，榭脂フ ィ ル ム を中継基板と した接続端子の接統 状態を示す図 ；
第 1 1 図（1)乃至第 1 1 図^は、 第 1 0 図に示す接 続構造を形成する製造方法を示す工程図 ：
第 1 2 図は、 溶融回数と累稜溶融発生前の関係を 示す図 ； 第 1 3 図は、 はんだ ン プを多段化したと き に剪 断歪が低減するこ とを説明する図 ；
第 1 4 図は、 この発明の锥の実施例を示 ·し、 配線 板の表面のそ ]?又は うね が多段のはんだ ンブに よ 藪扠される こ と を示す端子の接鎵状態を示す図 ；
第 1 5 図（A)及び第 1 5 図 )は、 こ の発明の接続靖 子を組み込んだ ヒ ー ト シ ン クを有する集積回路 グ ケ 一 'ク を 示 し、 夫 々 シ ン グ ル チ プ プ と マ.ル チ チ タ ° ズ の場合の钩を示す断面図 ；
第 1 6 図（^及び第 1 6 図 0)は、 第 1 5 図（4)及び第
1 5 図^の構造における放熱フ ィ ンに代えて、 コール ト *プレー トに変えた構造の夫 々対応ナる集稜回路バ プ ケ'一 'クを示す断面図 ；
第 1 7 図は、 中間金属層に ビ ン ホ ー ルが生ずる状 態を説明する断面図 ；
第 1' 8 図は、 中間金属層に ピ ン ホ ールが生 じた場 合に一対のはんだバ ン プの う ちの一方が他方に一镩移 動 して しま う状態を説明する図 ；
第 ： I 9 図（墓）乃至第 1 9 図（i)は、 ピ ン ホ ールの生 じ ¾ い こ の発明の製造方法の一実旌例を示す工程図 ；
第 2 0 図（ 乃至第 2 0 図 (j)は、 ピ ン ホ ー ルの生 じ いこの発明の製造方法の他の実施例を示す工程図で - ある 。
〔 実施の最良の形態 〕 — 18：に、 はんだバ ン プ部の接続寿命 Νίは剪断歪、 材料定数および構造寸法と次のよ う ¾鬮係にあること が広 く知られている * ( 例えば、 P. Lin * D«，i【a Cost iderat i em f or a Flip - Chip Joisiar Teehniau«— , Solid State Tce aologj ， ρ· 48 , July 1970 )
Nf = A Z Γ2
r = · ' · TZH
こ こに、 Aははんだ材料る どに よ ]?決ま る定数、 rは 剪断歪、 aはチ グ ブと配線板との熱廖張係数差、 ^ はチ ッ プ中心から最も 雜れた位置のはんだバ ン プの チ プ プ中心からの距'雜、 は各回の熱サ イ ク ルの温度 差、 Hはチ ク ^と配線板との間の高さであ.る 。
したがって、 剪断歪を低滅するためには、 はんだ バ ン プ の高さを増大させる必要がある 。 理想的には、 幾つかのはんだバ ン プを柱状に積み重ねて、 その高さ を増大させるのが好ま しい 。 しかし、 ほんだバ ン プ と チ プ プあるいは配線板と を溶 »接続する と 、 柱状であ つたはんだ ン プは表面張力に よ ！）一つの球に ¾るの で、 雜接はんだ ンズとの間隔をある一定値に維持し つつ 、 高いはんだバ ン プを得る こ とは極めて困難であ る 。 そこで、 はんばパ ン ： 7°の高さを増大させる方法と して、 以下のよ うなはんだバ ン プを多段に積み重ねる 方法を考案した。
第 7図は本発明の第一の実 ¾例を説明する図であ つて、 》 はチ プブ、 b は電極、 e は配練板、 d は電極、
• ははんだパンズ、 ^ははんだ K対して灕れ性のある Cu どの金属層、 mは金属層 の中間に挟んだ、 はん だに封して濂れ性の い Wや Me どの ¾ ¾防止層、 ； ί ははんだに対して濂れ性が ¾ ぐ《気的に導電性の ¾い セ ラ ミ プ クである 。 多層金属層 - と しては、 その表裏両面がはんだと接合でき る と と も に、 溶 »に .よ はんだが多層金羼層に拡散貫通して、 上下のはん だが一体化するのを防止でき ければ ¾ ら ¾い · こ の ため、 本発明の構造では、 第 7 図に示したよ うに、 は んだに対して濡れ性が く かつ拡散防止効果のある や Me 'どの置 はんだに対して濡れ性のある Cn層 の中間に少 く と も一層揷入 した構造を用 て る o 次に、 第 7 図に示した本発明の第一の実施例につ いて、 その製造法を第 8 図を用いて赝に説明する 。 第 8 図（1)に示すよ う に、 厚さ 5 0 0 Λη程度のセ ラ ミ グ ク · ダ リ ー ン シー ト に、 ン チング どの方法で、 直径 1 2 5 Am程度の貫通孔 kをあけ、 焼成する 。 次に第 8 図（2)に示すよ う に、 こ の貫通孔 k の中に、 はんだに対 して濂れ性のある Cuペース ト ¾ ど を揷入 ' 焼成して その厚さを約 2 0 0 Λη とする 。 次に第 8 図（3)に示すよ う に、 こ の Ceの屠 の上に、 はんだに対して濂れ性の い Wペー ス ト ¾ ど 111を揷入 ' 焼成 してその厚さを約
1 0 0 とする 。 次に第 8 図（4)に示すよ う に、 この W の層 aの上に、 はんだに対して灕れ性のある Cnペース ト ど ^を揮入 · 焼成 してその厚さ を約 2 0 0 Λ» とす る 。 次に第 8 図（5)に示すよ う に、 上表面の Ca ( ' ) の部分に、 開口 を持つメ タ ルマ ス ク q を位置合わせし、 この開口の中に球状の SnPb あるいは I aP¾ な どのはん だ ール を入れ、 フ ラ ッ ク スを塗布する 。 次に、 このま ま電気俨を通してはんだポ ー ル を溶融し、 第 8 図（6)に示すよ う に、. 上表面の Cn ( ） とはんだ 一 ル を接合しはんだパ ン プ · とする · 次に第 8 図 (7)に 示すよ う に、 別のメ タ ル マ ス ク を下'表面の Cu ( ) に位置合わせし、 こ の部分にはんだ W—ル β を入れ、 フ.ラ プ ク -ス.を塗布 し、 第.8 図（8)に示すよ う に、 下表面 の ( ） とはんだ ^一 ew を接合 しはんだ ン * 。'とする 。 尚、 上述したメ タ ル マ ス ク q , 及びフ ラ ッ ク スは用いな く と も 、 第 8 図（8)の よ う に形成されれ ばよい。 3段以上のはんだバ ン プを得るには、 第 8 図 (6)および第 8 図（8)に示したはんだバ ン プを重ねて溶融 する こ とによ ]？ 、 第 8 図（9)に示すよ うな多段のはんだ ン プ a を形成する 。 次に、 この よ うに して作製 した 多段のはんだバ ン プを用いて、 第 8 図な0に示す よ うに、 チ ップの電極 b と S線叛の端子 d とそれぞれ対応する よ う に位置合わせし、 フ ラ ッ ク スを塗布した後、 チ ， 7° a と配線板 e を接続しフ ラ プ ク スを除去する 。
前記の実旄例では、 セ ラ ミ プ ク支持基板を使用 し た例について説明 したが、 可撓性榭腹支持基板又はボ リ ィ ミ 支持基 «を使用 しても 罔様 基板間接練端子
¾：つ く るこ とができ る · またボリ ィ ミ P支持基叛を使 用した場合には後述の実施例で説明 したと同様に最終 工程にて、 ボ リ イ ミ ドフ ィ ル ムを エ タ チ ング除去する こ とが可能である 。 又、 可徺性絶錄板の場合は、 酸素
°ラズマによ る灰化中で取 ])除 く こ と もでき る
第 9 図（1)乃至 (6)は,上述した三層構造の中間金羼層 を複数個、 同一支持基钣体内に齷敏配置 し、 次いで夫 々 の中間金属展上にはんだパ ンブを固着する方法の飽 の実施例を示す。 第 9 図（1)に示すよ うに 、 複数の前記 · 中間金属層 S を枠体 J β 内に所'定の間隔で離散配置 し た後、 溶敏樹脂、 例えばボ リ イ ミ ドフ ィ ル ム 、 可痍性 絶縁体 どを枠体 J 0 内に流し込んだ後、 固化させ、 第 9 図（2) , (3)の よ う に前記枠体 J を取 ]?外す。 次い で第 9 図（ に示すよ う に樹脂体の両面を研摩して支持 基板体 J 2 を形成する 。 Λいで第 9 図（5)に示すよ う に この支持基板体 2 2 の両面に前記中間金属層 の夫々 対応する貫通孔を有する マ ス ク 2 3 a , ί 3 bを記し前記 夫々の貫通孔内にハ ン ダバ ンプ 2 4 a ， を揷入する。 前記ハンダパップ 2 4 a , 4 bを加熱溶繳する こ と に よ つて第
9 図（6)に示すよ うに前記中間金属屠 タ の両面に夫々固 着する
第 1 0 図は、 本発明の他の実旌例を説明する図で あ って、 * はチ ップ、 b は S極、 e は配線板、 d は電 極、 β ははんだ ンズ、 I , ^ よび^ははんだに対 して濡れ性のある Cttなどの金属層、 BIは金属層 と ^ - との中間に挟んだはんだに対して濂れ性の ¾い Ti ¾ どの拭散防止層、 aはポ リ イ ミ な どの耐熱性樹隳フ イ ル ム で る 。
次に、 第 1 0 図に示した本発明の他の実施钢につ いて、 その製造法を第 1 1 図を用いて蕨に説明する · - 第 1 1 図（1)に示すよ う に、 1 2· 5〜2 5 Λ«程度のポ リ イ ミ フ ィ ル ム a を基材と して、 其空蒸着法 ¾ どで、 その上表面に CU ( 約 5 An ) 、 Ti ( 0· 2 〜 1 Am ) 、 Cu ( 約 5 ^a ) 、 Ti ( 約 0. 2. ^a ) を この順 - M - t - n に連続蒸着し、 下表面に Ca ( 約 2 m ) ^を被 着する 。 次に第 1 1 図（2)に示すよ う に、 両面に厚さ
5 0 程度の フ ィ ルム状のレ ジ ス ト （ ド ラ イ フ ィ ル ム ） を ラ ミ ネー ト し、 これをあ らか じめ位置合わせした 2 枚のマ スク の間に挟み、 両面を露光 し、 ト リ ク ロ ルヱ タ ンる どの現像液を用いて 、 フ ィ ル ム状 レ 'クス ト β を 現像し、 所望の タ ンを う る · 次に第 1 1 図（3)に示す よ う に、 下表面の Cu ( ^ ) を Ti に対して選択性のある 過 «酸ア ン モ - ゥ ム水溶液る どでヱ プ チ ン グする 。 次 に第 1 1 図（ に示すよ うに、 上表面のフ ィ ル ム状レ 'ク ス ト 0 をマス ク と して、 Ceに対して達択性のある フ プ 酸水溶液 ¾ どで Ti (道 をェ プ チ ンダ し、 遏¾畿ア ン モユウム水瀋液 どで C« ( / をヱ ク チ ンダし、 最後 に再びフ プ 蒙水溶液 ¾ どで Ti (») を ェ グ チ ンダする · 次に第 1 1 図 (5)iC示すよ う に、 ァセ ト ン どを用いて、 フ ィ ル ム状 レ 'クス ト e を剌離し 後、 下表面€> Cu(/5) をマスク と して リ ィ ミ ドフ ィ ル ム a を ヒ ドラ 'ク ン水 溶液る どでヱ ク チ ンダ し、 開口 p を得る · 次に第 1 1 図（6)に示すよ う に、 下表面にフ ィ ル ム状レ ス トを ラ ミ ネー ト ' 現像し、 開口 p をこれよ ]? も僅かに大き * タ ンの レ ス ト と上表面に図示 タ ー シ の レ ス ト を得る 。 次に、 こ の フ ィ ル ム状 レ ス ト < および 0*をマ ス ク と して、 下表面の Ca ( * ) を遏硫酸ア ン モ ニ ゥ ム水溶液る どで。工 プ チ、ング'した後、 ァセ ト ン. ど 'を用いてフ ィ ル ム状レ ジス ト を剁離し、 第 1 0 図 (7) i 示すよ う に、 再度フ ィ ル ム状レ ジス ト をラミネ一 ト し、 上表面の Ca ( '） を遏 ¾漦ア ン モ - ゥ ム水溶液 ¾ どでェ プ チ ングする 。 次に第 1 1 図（8)に示すよ う に、 フ ク酸水溶液 どで Ti ( ia' ) をェ ク チ ング した後、 下 表面のフ ィ ル ム 状 レ ジス ト 0"をァセ ト ン どを用いて 刹雜する 。 次に第 1 1 図 (9)に示すよ う に、 上表面の
Ctt ( ） の部分に 、 開口を持つメ タ ル マ スク q を位置 合わせし、 この開 口の中に球状の SaPb あるいは IaPb
¾ どのはんだ ール を'入れ、 フ ラ グ ク スを塗布する 尚、 上記メ タ ル マ ス ク q及びフ ラ ッ ク ス の使用は、 上 述の実施例における必須要約ではない。 次に 、 このま ま電気炉を通してはんだ ^ ー ル ^を溶繳し、 第 1 1 図 に示すよ う に、 上表面の Cu ( とはんだ ール を接合しはんだバ ンプ · とする · 次に第 1 1 図^に示 すよ う に、 別のメ タ ル マ ス ク ^を フ ィ ル ム開口 p に位 置合わせし、 こ の部分にはんだ ^ ー ル β"を入れ、 フ ラ ク ク スを塗布 し、 第 1 1 図 に示すよ う に、 下表面の Cn l! ) とはんだ ^ ー ル ^を接合 しはんだバ ン プ と する 。 ここで、 下表面の Cn ( / ) の効果は、 はんだ ンプ と ポ リ ィ ミ ドフ ィ ル ム n との接着を確実にする ことにある 。 3 段以上のはんだパンプを得るには、 第 1 1 図 よび第 1 1 図 に示したはんだバ ン プを重 ねて溶融する こ とに よ -]) 、 '第 1 1 図^に示す よ うな多 段のはんだ ンプ 《 を形成する 。 次に、 このよ う に し て作製 した多段のはんだバ ン プ s を用いて、 第 1 1 図 (^に示す よ う に、 チ ッ プの電 b と配線板の電極 d と それぞれ対応する よ う に位置合わせ し、 フ ラ ッ ク スを 塗布 した後、 チ プ プ a と配線板 e を接続しフ ラ ッ ク ス を除去する 。 さ らに、 この後ヒ ドラ ジン どでボ リ ィ ミ ドフ ィ ル ム n を エ ッ チ ン グ除去する こ と も可能であ U 、 この場合には、 はんだバ ン プ β が多層金属層 - m - のみを介 して接合されている構造とな る 。 この 様子を第 1 1 図^に示す。
なお、 こ こに示した上述の実施例に限定されず、 本発明の請求の範囲で製造方法や寸法 ¾ どを変える こ と も可能である * 锊えば、 多層金属屠と しては、 Cn- Cr - Cn 、 Co - C Cr合金 - Cr - CnCr合金 - Cu ， Ca - CaTi 合金 - Ti - CuTi 合金 - Caヽ Pd - Ti - Pd 、 Pd - Cr - Pd , Cu - Cr - Pd , CB - Ti - Pd あるいはこれら を互いに積層させた構造でも よい。 即ち、 本発明にお いては、 はんだと接する部分がはんだとぬれ性を有す る金属であ ]? 、 その中間部に、 少な く と も一層のはん だの拭散防止層があれば よい。 ¾つてはんだ拡赦防止 層が複数層 （ これ らの間には他の金属が入っている ） であっても よい し又、 はんだと接する两端部金属が同
—の材質である必要は ¾ く 種 *の組み合わせが可能で ある こ とは言 ま でも ないレ、.更に んだに接する の畿化を防止するために、 Cn の表面を Au でお って も よ い。 ま た、 各段のはんだバ ンプ毎に融点の異るる 材料を用いて、 この融点の逢いを利用して、 チ プ プや 記線板との溶皸接耪 どを容易にする方法も ある 。 す わち、 各段のはんだバ ンプを製作工程展に Sn0.0s Pb0 95 ( 融点 3 1 4 ノ 、 In0.5(] Pb0.5fl ( 融点 2 1 5 ） 、 Sn0 0s Pb0 37 ( 皸点 1 8 4 ） とする こ とに よ D、 前の工程で融着したはんだバ ン プを溶かさずに必 要: 3:部分のみのはんだバ ンプを敷着する こ とができ 、 はんだの金属暦への不必要 ¾拡散を防止でき るため、 接続侰頼性の低下を抑制でき る 。 さ らに、 はんだ層の 製作法と しては、 こ こに示した方法のほかに蒸着法な どを用いて も よい β »
第 8 図（5) , (7) よび^、 あるいは第 1 1 図 (9) , ^ および Μに示した よ う に、 溶 «回数は最低 3 回必要で ある <» 第 1 2 図に、 はんだの溶融回数と溶食発生率 ( 溶畿によ 、 はんだが金属層に拡歉 · 貫通して、 上 下のはんだが一体化する率 ） を示す。 これから、 従来 の単一層構造（ の權造に比較 して、 Wあるいは Ti 屠 を Cii層の中間に禅入した構造 (b)の方が、 溶食の発生が ¾ く優れる こ とがわかる 。
第 1 3 図に積み重ねたはんだ ンズの段数とはん だバ ンプ部に生ずる剪断歪との関係の解析を示す · は んだパンプの段数を增すこ とに よ ]) 、 剪断歪を低滅さ せる こ とができ 、 前述の関係式から接続信頼性が向上 する こ とがわかる 。 したが って、 チ ッ プ寸法が増大し ても 、 これに対応 してはんだバ ン プの段数を増すこ と に よ 、 剪断歪を許容し う る値以下に抑える こ とがで き るため、 はんた 'バ ン プを配置でき る領域の制限を緩 和し、 チ プ プの任意の位置にはんだ 'ンプを配置でき る o
次にこの よ う に、 本発明構造で剪断歪を低減する こ とができ る理由を説明する 。
前述のよ う に、 一般にはんだパ ンプ部の剪断歪は、 その高さの増大に伴って滅少する ， 多層金属層のみの 構造では、 表 1 に示すよ う に、 剪断歪に直接関与する はんだバ ンプ と金属層 Ce - T i - Cu との熱膨張係数、 ヤ ンダ率 よび ア ソ ン比 （ 酺性率に関与する ） に差 ' があ っても 、 第 1 1 図^に示すよ う に支持基板を最後
溶かした構造では雜接しているはんだバ ンプ同志を 中継基板 どで ¾結しておらず、 各列のはんだ ンプ 各列毎に 自 由に変形でき るので、 はんだバ ン プを多段 にして接続部の高さを增すこ とに よ る剪断歪の低滅効 果を損 う こ とは殆どない。
ま た、 第 1 1 図 に示すよ う 中摧基板を持つ構 造では、 金属層 Cu - T i - Cu に薄いボ リ ィ ミ ト♦ フ ィ ル ムを付加してお ]? 、 中継基板の熱彫張係数がチ ク ズお よび K線板よ ]? も大き く て も 、 これ らのヤ ング率が小 さ く 、 す わち柔 らか く 、 はんだバ ンプ と の材料定数 の差ぶ少ないので 、 はんだバ ン プを多段に して接練部 の高さを増すこ とに よ 剪断歪を低滅する こ とが.でき る 。 実際には、 剪断歪は熱澎張係数だけで ¾ く 、 材料 の硬さる どを示すヤ ング率および ^ァ ソ ン比 （ 剛性率 に関与する ） どにも深 く 関係 している 。 するわち、 先行技術に示されている よ う に、 チ プ プと配線板との 中間の熱膨張係数を持つ中縝基板を用いても 、 このャ ング率が大き く 硬いため、 剪断歪を低滅する こ とがで き るい。 しかし、 本発明で示した仲介層のみの構造、 あるいはこれを支持する薄いポ リ ィ ミ ドフ ィ ル ムを付 加 した中継基板構造のよ う に、 仲介層ゃ中继基板の 影張係数がチ プ プ よび S線板よ ！） も大き く て も 、 各 列のはんだバンプが独立に変形でき た 、 中継基板の ヤ ン ダ率が小さ く 柔 らかい.ため、 はんだバ ン プを多 ¾ に して接続部の高さを增すこ とによ 剪断歪を大幅に 低減させる こ とがで き る。
-表 1 接続部を構成するおもな材料の物性定数
Figure imgf000019_0001
ま た、 チ ク プの 大形 化に
伴い增大する、 配線板のそ · うね に も とづ く チ プ プ と配線板間の ギ ャ ッ プ偏差の吸収性については、 1 段構遣あるいは柔軟性がない中継基板を用 た 2 ¾構 造の ¾来の構造では、 はんだバ ン プ 1 S分しか -¾枳で き ¾いが、 本発明の構造では 仲介屠のみの構造ある いは、 中継基板があって も柔軟性のある薄い リ イ ミ ト，フ ィ ル ムを用いているため、 ほぼはんだバン プの段 数分に相当する ¾权が可能である。
表 2 に チ プ プと配線板 との中間の熱廖張係教を持 つ S i C な どのセ ラ ミ ッ クを基材とする中鑲基板を用い て 、 はんだバ ン プを 2段積み重ねる従来の構造 と、 本 発明の構造との解析によ る電気的特性および接続長の 比較を示す。 上述の他の実旛例の構造では、 接続部の 晕さが短く かつ静,電容量が小さい.ため 、 接続部分のキ ャ シ タ ン スおよびィ ン ダク タ ン ス は従来構造に比ぺ て非常に小さ く する こ とができ 、 信号伝搬遅延時間が 短 く 、 かつ端子間漏話量の少ない、 すなわち高周波に おける電気的特性の優れた端子接続が可能である。 表 2 電気的特性と接続長の比較
Figure imgf000020_0001
* 中継基板の比誘電率 また、 第 1 4 図に示す よ う に、 本発明の更に饱の 実¾例では、 柔軟性のある薄 * 9 ィ ミ フ ィ ルム を 中継支持基板と して用 て るため、 铴 * のはんだ ン プの変形が自在であ 、 チ プ プの大形化に伴 增大 する、 配線《のそ ]? · うね にも とづ く チ プ ブ と S線 板間のギ ヤ ク プ偏差の数収を十分にでき る ·
第 1 5 図 ) , (Β)は、 本発明の実 ¾例の多段はんだ バ ン プを用い、 ヒ ー ト シ ン クを有する構造の集積回路 プ ケージの一钢の断面図を示した も のである · 第 1 5 図（Α)は シ ン グ ルチ プ ズ、 第 1 5 図（Β)は マ ルチチ プ プの 場合をそれぞれ示す， ま t、 》 はチ プ プ、 b は電極、 e, は配線板、 d は電極、 * はは だバ ン プ、 JL - . - i' は多層金属層、 n はボ リ イ ミ ト，樹脂フ ィ ル ム 、 t は ヒ ー ト シ ン ク の放熱フ ィ ン 、 n は低融点はんだによ る固 着部分、 τ は端子ビ ンを示している。 チ ッ プの端子と して柔軟 多段のはんだバンプを用いているので、 チ ク プ裏面を ヒ ー ト シ ン ク に熱伝導性の良い低融点はん だ等で固着する こ とができ る · その結果、 チ ク プから 発生した大部分の熱は、 固体中の伝導によ って放熱フ イ ン に伝え られ、 チ グ プから放熱フ ィ ン に至るま での 伝熱経路の熱抵抗が小さい i 却性能に優れた集積回路 プ ケー ジを実現でき る。
尚、 第 1 6 図（Α) , (Β) に示すよ う に、 前述の集積回 -路 プ ケー ジに いて放熟フ ィ ンを、 冷媒が流れる管 路を少な く と も—倕以上有するコー ル ドズレー ト に変 えた構造の集積圉路 プ ケー も実現^能である， ま た、' 中链支持基板の柔軟な # 9 ィ ミ 樹廒フ ィ ル ムを 除去した構造の多段はんだバ ン プも用いる こ とができ る。 さ らに、 ヒ ー ト シ ン ク への ナ プ ブの固着は、 熱伝 導の良い接着材等でも 可能である，
次に、 この発明の他の実施例と して、 多層金属層 を形成する に際 し、 マ ス ク材と してア ル ミ - ム (ΑΛ) を用いる方法又はめつ き によ 1>多層金属屠とする方法 に よ っ て低温蒸着で も ビ ン ホ ー ルの い、 徒って、 ハ ン ダ パ ンブを港皸 したと き に ビ ン ホ 了 ル部からはんだ が貫通 して しま う こ と . く 接耪端子を製造する こ との でき る実施例について以下説明する。
一般に、 金属を真空蒸着する塌合には 試料を高 温に加熱して蒸着を行な った方がビ ン ホ ー ルがな く 敏 密な金属膜を得る こと ができ る。 例えば基板と しての ボ リ イ ミ ド フ ィ ル ム上に Cu (ZZ) - T i (m) - Cu ( )― Ti (m を連続 して蒸着する場合に、 高温加熱を行な う と、 基 板が熱膨張に よ 変形した状態で金属膜が形成される ため、 それ以後の工程で タ ン彤成が困難と ¾る · ¾ つ て低温蒸着によ つて ^理する こ と に よ つて熱廖張を 防 ぐことができ る。 しか しながら、 多層金属層を タ ニ ンダするに際し、 マ ス ク材と して Ti を用いた場合に は低温蒸着した T i が多孔質 ため、 ェク チング液がマ ス ク の Ti に浸透し、 第 1 7 図に示すよ うに、 更に、
C«( ) 層及び中間の Ti(a) 層にま で達する ビ ン ホ ー
½ が生 じる ·
このため、 前記マ ス ク材 Ti を、 フ ク酸水港液 ¾ ど で除去する と き 、 ピ ン ホ ー ルを介して中間の Ti(n 層 ま でエ ッ チングされ第 1 8 図に示すよ う に、 はんだパ ンプを ¾熱潯融した場合には、 この ピ ン ホ ー ル镩から はんだが買通し一体化 して しま う ·
そこで、 上記欠点を改善するため低 Sで、 マ ス ク 材と してア ル ミ ニ ウ ム を用いた実 ¾例を第 1 9 囡 )乃至第 1 9 図（i)を参照 して説明する β
第 1 9 図 ί»)に示すよ う に、 1 2.5 〜 2 5 程度の ボ リ イ ミ ドブ イ ル ム 夏 を基材と して、 真空蒸着法な ど で、 その上表面に Ca ( 約 5 « ) 、 Ti ( 約 0. 2〜： I 麟）、 Cu ( 約 5 駕 ） 、 A ( 約 0. 5 〜 1 《 ) ¾ この厭 に a - t - * に連癀蒸着し、 下表面に Ce ( 約 2 Ptm ) £ を被着する。 次に第 1 9 図（b)に示すよ う に、 両面に厚 さ 5 0 程度のフ ィ ル ム状の レ ジ ス ト （ ドラ イ フ ィ ル ム ） を ラ ミ ネー ト し 、 これをあ らかじめ位置合わせし た 2 枚のマ ス ク の間に挟み、 両面を露光し、 ト リ ク ロ ルエタ ンな どの現像液を用いて、 フ ィ ル ム 状 レ ヅス ト 現像し、 所望の タ ンを う る， 次に第 1 9 図（c)に 示すよ う に、 下表面の CaC Z^) ¾ A よび Ti に対して 選^性のある遏 ¾酸アンモ -ゥ ム水港 « ¾ どでェ プ チ ングする。 次に第 1 9図（d)に示すよ う に、 上表面のフ イ ル ム状レ ジ ス ト · をマ ス 'ク と して、 に対して選択 性のある塩酸な どで A （》) をェ プ チ ン ダ し、 遏確酿了 ン モ - ゥ ム水港液な どで Ca ( ） をェ プ チ ン ダし、 最後 に A および C¾ に対して選択性を有するフ ク 酿水港液 ¾ どで T i (a) をェ プ チ ン グする · 次に第 1 9 図（β)に示 すよ う に、 ア セ ト ン ¾ どを用いて、 フ ィ ルム状レ ジ ス ト β を剝雜した後、 下表面の Cu ( * )をマスク と レ,て zi? リ イ ミ ト，フ ィ ル ム 11 ¾ ヒ ド ラ ク ン水溶液 ¾ どでェ ク チ ン グ し、 開口 p を得る · 次に第 1 9 図（ί)に示すよ う に， 下表面にフ ィ ル ム状レ ジ ス ト を ラ ミ ネー ト · 現像し、 開口 ？ よ も僅かに大き ¾ タ ン （^と.上表面に図示 タ ー ン の レ ジ ス ト 0 "を得る'。 ¾に 、 こ の ブ イ ル ム 状 レ ヅス ト ο'お よび 0 *をマス ク と して、 下表面の Cn (
を遏硫蒙ァ ン モ - ゥ ム水溶液 ¾ どでェ ッ チン グ した後 ア セ ト ンな どを用いてブ イ ル ム 状 レ ゾ ス ト を剝饑し、 第 1 9 図（g)に示すよ う に、 再度フ ィ ルム状レ ク ス ト ^ を ラ ミ ネ ー ト し、 上表面の ( を遏硫酸ア ン モ ニ ゥ ム水溶液な どで-ェ プ チ ン グする。 次に第 1 9 図（h)に示 すよ う に、 塩酸な どで A ( » ) をェ プ チ ン グ した後、 下 表面の フ ィ ル ム 状 レ ヅ ス ト を ァ セ ト ン な どを用いて 剝離 して多層金属層を形成する， しかる後、 上表面の Cu ( ） の部分にマ ス クを介 して微小はんだ球 置 し 加熱溶敷後冷却固着せ しめて、 第 1 9'図（i)に示すよ う に、 はんだ ン *が固着した基本構造体を形成する · 、 こ こに示し 7t第一の実旌^に陳定されず、 本発明の請求の範囲で製造方法を変える こと も可能で ある <» 例えば、 マ ス ク材と して他の物質をわずかに含 む A 系合金の A - Si , A - Ctt なども使用可能であ る， さ らには、 マ ス ク村と しては、 めっき によ 形成 した Cr ¾ ども使用可能である，
第 2 0 図は低温で多層金羼屠を形成する他に他の 実 ¾例を示 したものである。
^下、 第 2 0 図を用いて、 めっ き等に よ U 、 多層 金属層を形成する工程を説明する。 第 2 0 図（》)に示す よ う に、 1 2. 5 〜 2 ¾5 程度のボリ.イ ミ ドフ ィ ル ム 驚 を基材と して、 その上表面に Cn ( 約 5 m ) L、 下表 面に Ctt ( 約 2 fim ) ^ を、 蒸着 ， ス プ タ及び常温硬 化の接着材で 11 箔 ¾張 つける ¾ どにょ 、 被着形成 する， 次に第 2 0 図（b)に示すよ う に、 両面に厚さ 5 0 m程度のフ ィ ル ム状のレ 'クス ト （ ドラ イ フ ィ ル ム ） を ラ ミ ネー ト し、 下表面を露光し、 ト リ ク ロルェ タ ン な どを用いて フ ィ ル ム状レ ジ ス ト 0 を現像 し、 所望の タ ンを う る， 次に第 2 0 図（e)に示すよ う に、 下表面の C«(^*) を遏硫酸ァ ン モ ニ ゥ ム水溶液な どでェ プ チ ンダ する， 次に第 2 0 図（d)に示すよ う に、 ア セ ト ンな どを 用いて、 フ ィ ル ム状レ ジス ト * を剝鐘した後、 下表面 の Ca(i^) をマスクと して # リ イ ミ ド フ イ ル ム a ヒ ラ ジ ン水溶液な どでェ プチ ンダ ^、 開口 p を得る <» 次 に第 2 0 図（·）に示すよ うに、 上表面 K フ ィ ル ム状レ ヅ ス ト を ラ ミ ネー ト し、 はんだに対して灞れ性の ¾ C r 金属層《 をク ロ ム酸 ¾ どの水潘瓶中で、 めっ き によ ]? 開口 p の中に形成後、 はんだに ¾して濂れ性のある Cu な ど を ¾醭銅 どの水溶液中で、 め っき に よ ]?厚さ
5 の Ctt 膜を形成する · 次に第 2 0 図（ί)に示すよ う に、 上表面と下表面の両面に厚さ 5 ひ »«〜 1 0 0 4爾 程度の フ イ ル ム状の レ ジス ト （ ド ラ イ フ ィ ル ム ） ¾ ラ ミ ネー ト · 現像 し、 開口 ρ よ 儘かに大き ¾穴の鬨 たレクス ト タ ン q よび （^を得る · 次に、 このフ ィ ルム状レ ジス ト q および <^ |：マス ク と して、 次に第 20 図（g)に示すよ う に、 開口 p 部の上表面 よび下表面の t , 上に、 はんだ層 （ 5 0 〜 1 0 0 &m ) β ， e 'を硼 弗化液な どの中で、 め っ き に よ 1J 形成す る O 次に 第 2 0 図（ に示すよ う に、 ア セ ト ンな どを用いて、 フ ィ ルム 状 レ ジス ト を剝雜した後、 第 2 0 図（i)に示すよ う に、 はんだ層 e 層をマスク と して、 上表面の
Ci )と下表面の Cu ( ） を遏¾醭アンモニ ゥ ム水瘩蒙な どでェ ク チ ングする， 次に、 この状態で電気炉を通し てはんだを溶黥 し、 はんだバ ン プを形成 し、 遝子間接 続子とする （ 第 2 0 図 ω ) 。
なお、 こ こに示 した実施例に限定されず、 例えば、 はんだ層を形成する場合、 Pb と S B をそれぞれ別 *に めっ きする方法も可能である， 又前述した第 1 2 図か ら明らかな よ う にマス ク材に Ti を用 る従来の製造法 と比較 して、 本発明の製造法による多層金属層の方が、 はんだの貫通が無く 優れる ことがわかる ·
さ らに、 めっ き を用いる製造法では、 接着力に優 れる多層金属層を形成可能でぁ 、 しかも 、 はんだパ ンズを形成するま での全工程で、 マス クの位置合わせ 回数を従来法よ ]?低滅でき 、 タ - ング精度を向上さ せる こ とができ るため、 よ ]? 微細 ¾ ¾子を得る ことが でき る，

Claims

請 求 の 範 囲
1. 少 く と も 一層のはんだの拡教を防止する作用 のある金屢層 と ：
前記金属層の両面に夫 A積層された、 はんだに対 してぬれ性を有する一対の金属薄層 と ：
前記一対の金属薄層の両面に、 夫々溶融接着され た一対のはんだパ ン sと よ 成る基板間接続端子。
2. . はんだの拡散を防止才る作用のある金属層 と、 前記金属層の両面に夫々積屑された、 はんだに対しぬ れ性'を有する一対の 属薄層 と で成る三層構造の中間 金属層 と ；
前 中間金属虐を介在して、 前記一対の金属薄層 面に夫 溶融接着された一対のハ ン ダ バ ンプと ； で構 成される、 基板間接続端子。
3. 前記ハ ン ダ バ ン ： °と前記中間金属層 と は、 交互 に複数段積層され、 両端にハ ン ダ バ ンプが配置される 請求の範囲第 2項記載の基板間接続端子。
4. 前記両端の前記ハ ン ダバ ン プ の 一方はチ ッ プに 設け られた電極に接続され、 他方は配線板の電極に接 続される請求の範囲第 2 項又は第 3項記載の基板間接 Wc )^ ~
5. 前記中間金属層を介 して融着された一対のハ ン ダバ ン プは前記中間金属層を、 夫々 同一平面に複数個 離散 して配置する こ と に よ って、 複数対のハ ン ダ バ ン ブと して、 離教して配置される請求の範囲第 2 項記載 の基板間接練端子。
6. 前記複数の中間金羼層は、 支持基板中及び支持 基板上のいずれか一方に支持される こ と に よ つて前記 複敎対のハ ン ダバ ン プを離散して配置する請求の範囲 第 5項記載の基板間接続竭子。
7. 前記離散 して配置されたハ ン ダ バ ンプは、 僂々 の ハ ン ダ バ ン プ が前記中間金属層を.交互に順次介して 複数段、 積層される請求の «囲第 5項又は第 6 項記載 の基板間接続端子。
8. 前記両端の前記ハ ン ダ バ ン ： 7°の一方はチ ッ プに 設 られた電極に接続され、 他方は配線板の電極に接 続される請求の範囲第 5 項乃至第 7 項記載の基板間接 続端子。
9. 前記一対のハ ン ダ バ ン プ の 一方の融点は他方の ハ ン グ パ ッ プ の 融点と異 る請求 < 範囲第 2項 記載の基板間接続端子。
1 0. 前記複数段のハ ン ダ バ ン プ の 夫 々 は、 段毎に融 点が異 る請求の範囲第 3 項 r至第 7 項記載の基板間 接続端子。
11. はんだに対してぬれ性がな く 且つ絶緣性を有する 支持基板に貫通孔を形成する工程と 、 前記貫通孔のー 部に、 はんだに対してぬれ性を有する金属を充 :¾ して 第 1 の金属層を形成する工程と 、 前記第 1 の金属層上 に積層され、 前記はんだに対して、 ぬれ性が く 且つ はんだの拡散を防止する作用のある金属 よ D成る第 2 の金属層を形成する工程と、 前記第 2 の金属層上に積 層され、 前記貫通孔を前記第 1 及び第 2 の金属層 と共 に充損し、 前記はんだに対してぬれ性を有する第 3 の 金属層を形成する工程と よ 1? 成る三層構造の中間金属 層を形成する工程と ：
前記支持基板の買通孔の真上に、 対向 して位置す る よ う 貫通孔を ^するマ ス クを前記支持基板上に配 し、 こ の マ ス クの貫通孔に第 1 のはんだ #ールを入れ 加熱溶融 した後に 却 し、 それに よ つて前記'第 3 の金 属層上に :前記第 1 のはんだ ー ルを固着する工程と 、 前記支持基板の貫通孔の真下に対向 して位置する よ う 貫通孔を有するマ ス クを前記支持基板下に配 し、 こ の マ ス クの貫通孔に第 2 のはんだ ^ールを入れ、 加熱 溶融 した後冷却 し、 それに よ つて前記第 1 の金属層に 前記第 2 のはんだボ ー'ルを固着する工程と よ り 成 、 前記三層構造の中間金属層を形成する工程と共に単位 基本構造体を形成する工程と よ 成る基板間接続端子 の製造方法。
1 2. 前記第 1 のはんだ ^ —ルを固着する工程と 、 前 記第 2 のはんだ ー ルを固着する工程との少 く と も —方の工程は、 更に前記中間金属層を介 して他のはん だバ ンプを積層 し、 雇次支持基板を介して複数段のハ ン ダパ ン を積暦する工程を有する請求の範囲第 I 1 項記載の基板間接较通子の製造方法 ·
1 3. 前記支持基板は、 セ ラ ミ プ ク基板、 リ イ 、 P フ ィ ル ム及び可桷性絶緣板のいずれか 1 つである請求 の範囲第 1 1 項又は第 1 2項記載の基板間接続端子の 製造方法。
1 4. はんだに対 してぬれ性を有する金属から成る第 1 の金属層 と 、 この第 1 の金属層に積層され、 はんだ に対してぬれ性が ¾ く 、 且つはんだの拡散を防止する 作用のある金属か ら成る第 2 の金属層 と 、 及び この第
2 の金.属層に積層され、 はんだに対してぬれ性を有す る第 3 の金属層 とで成る三層構造の中間金属層を複数 個、 枠内の同一平面上に雜散配置する工程と ；
前記枠内に絶縁性を有する溶融樹脂を流 し込んだ 後、 固着させ、 前記枠を外 し支持基板体を形成す る工程と ；
前記支持基板体の両表面を研摩 して複数個の中間 金属層の夫 々 の前記第 1 及び第 3 の金属面を露出する 工程と ；
前記複数個の中間金属層の真上に対向 して夫 々貫 通孔を有する マ ス クを配 し、 これら複数の貫通孔の夫 々に第 1 のはんだポ ー ルを揷入 して、 加熱溶融 した後， 冷却 し前記複教の第 3 の金属層面の夫々 に前記はんだ ー ルを固着する工程と ；
前記複数锢の中間金属層の真下に対向 して、 夫 * 貫通孔を有するマ ス クを配し、 これら複数の貫通孔の 夫 々 に第 2 のはんだ ^一ルを揷入 して、 加熱溶融した 後冷却 し、. 前記複数の第 1 の金属層面の夫.々 に前記は んだ ; d —ルを固着する工程と よ D 成る基板間接続端子 の製造方法。
15. 前記支持基板体はボ リ イ ミ ド フ イ ル ム であ 、 更に前記第 1 及び第 2 のはんだ ー ルが固着されて る、 夫 * 第 1 のはんだバ ン プ及び第 2 のはんだバ ンブ と前記中間金属層 と を保持する前記支持基板体を ヒ ド ラ ジ ン水溶液に «透させる こ と に よ ]?前 leボ リ イ ミ ド フ ィ ル ム を溶解除去し前記第 1 のはんだバ ンプ 、 前記 中間金属層及び前記第 2 のはんだバ ン プのみから る 積層構造を残存させる工程を含む請求の範囲第 1 1 項 又は第 1 4 項記載の基板間接続端子の製造方法。
1 6. 前記複数の第 1 のはんだバ ン プを固着する工程 と 、 前記複数の第 2 のはんだバ ン プを固着す-る工程と の少 く と も 一方の工程は、 更に、 前記中間金属層の 夫々 を介して他のはんだバンプを夫々稷層 し、 顺次支 持基板体を介 して複数段のハ ン ダバ ン プを積層するェ 程を有する請求の範囲第 1 4 項記載の基板間接続端子 の製造方法。
1 7. 前記支持基板体は ボ リ イ ミ ト，フ ィ ル ム及び可褸 性絶緣板の ずれか一つである請求の範囲第 1 4 項又 は第 1 6 項記載の基板間接統端子の製造方法，
1«. 絶緣性を有する支持基板の一方の表面に、 はんだ とぬれ性を有する金属か ら成る第 1 の金属層を積層 し、 この第 1 の金属層の上に、 はんだとぬれ性がな く 且つ はんだの拡散を防止する作用のある金属か ら成る第 2 の金属層を積層 し、 この第 2 の金属層,の上にはんだに 対してぬれ性を有する第 3 の金属層を積層 し、 この第 3 の金属層の上に前記第 1 及び第 3 の金属層をェ プ チ ン グする際に、 itエ ッ チ ン グ性を有する材質で る第 4 の金属層を穢層 し、 前.記支持基板の他方の表面には んだに対 してぬれ性を有 し、 且つ上記支持基裉をェ プ チ ン グする際に射ェ ク，チ ン グ性を有する材質で ¾ る第 5 の金属層を穰層して基本積層体を形成する工程と ； 前記第 4 の金属層の表面及び第 5 の金属層の表面 の夫 々 に レ ヅス ト タ ー ンを形成する工程と ：
前記各レ ジス ト タ ー ン を マ ス ク と して前記第 1 乃至第 4 の金属層及び第 5 の金属層をェ プ チ ン グする 工程と ：
前記エ ッ チ ン グされた第 5 の金属層をマ ス ク と し て前記支持基板をエ ッ チ ン グ し 、 この支持基板を貫通. し、 前記第 1 の金属層に達する開口部を形成する工程 前記エ ッ チ ン グされた前記第 1 乃至第 4 の金属層 上及び前記開口部の面積よ 大 'き 面積の レ 'ク ス ト タ ー ンを前記第 5 の金属層上に形成した後、 これら レ 'ク ス ト タ ー ンをマス ク と して前記第 1 の金属層及び 第 5 の金属層をェ ク チ ン グする工程と ；
前記第 4 の金属層をェ " チ ン グして除去する工程 と ：
前記レ ジ ス ト タ ー ンを除去する工程と ；
前記第 3 の金属層上に第 1 のはんだ ー ルを配置 し 前記第 5 の金属層に接 し、 前記開口部上に第 2 の はんだポールを配置 し.、 夫 々 のはんだ ールを加熱溶 融後に冷却し、 前記第 1, のはんだ ー ル 前.記第 3 金属層上に固着せしめて、 第 1 及び第 2 のはんだパ ン プと ¾ し前記第 2 のはんだバ ン プを前記第 5 の金属層， 前記支持基板の開口部内及び前記第 1 の金属層に接し て固着する工程と よ 成る基板間接続端子の製造方法《
19. 絶緣性を有する支持基板体の一方の表面に、 はん だとぬれ性を有する金属か ら成る第 1 の金属層を積層 し、 この第 1 の金属層の上に、 はんだと ぬれ性がる く 且つはんだの拡散を防止する作用の ある金属か ら成る 第 2 の金属層を積層 し、 この第 2 の金属層の上にはん だに対 してぬれ性を有する第 3 の金属層を棟層 し、 こ の第 3 の金属層の上に、 摂氏 1 5 0。以下の温度で形成 され、 ビンホールが く 且つ前記第 I の金属層をエ ツ チ ンダするのに用 られるェ プ チ ング液では溶解し ¾ 金属よ ])成る第 4 の金 Sを積層 し、 前記支持基板の 他方の表面に前記第 I の金属と同一材質の第 5 の金属 層を積層 して基本積層体を形成する工程と ；
前記第 4 の金属層上にレ ジ ス ト タ ー ンを形成 し、 このレ ジス ト タ ー ンをマスク と して、 この第 4 の金 属層をェ プ チ ン グ し金属マ ス ク を形成する工程と ； 前記金属マ ス ク に よ って前記第 1 、 第 2 及び第 3 の金属層をエ ッ チ ン グする工程と ；
前記第 5 の金属層上にレ ジ ス ト タ ー ンを形成 し こ の レ ジ ト パ タ ー ン を マ ス ク と し て前記エ ッ チ ン グ された前記第 1 、 第 2 、 第 3 及び第' 4 の金属層の残存 部分の裏面にあたる前記第 5 の金属層 、 ェ プ チ ンダ に よ ]? 前記残存部の面積よ ]?小面積の開口部を形成す る工程と ；
前記第 5 の金属層の開口部か ら前記支持基板をェ プ チ ン グして、 前記開口部か ら前記第 1 の金属層に至 る貫通孔を形成する工程と ；
前記第 5 の金属層の開口部よ 1) 大き い面積の レ ス ト パタ ー ンをマス ク と して前記第 5 の金属層をエ タ チ ン グする工程と ；
前記第 4 の金属層をエ ッ チ ン グする工程と ； 前記レ ジ ス ト タ ー ンを除去する工程と ； 前記第 3 の金屬層上に第 1 のはんだ ー ルを配置 し、 前記第 5 の金属暦の開口部及び前記支持基板に け られた前記貢通孔に第 1 金属層に接 し第 2 のはんだ #ールを配置し、 夫 のはんだ ールを加熱溶職後に， 冷却 して固着せしめて第 】 及び第 2 のはんだバンプと る し前記第 1 のはんだパンブを前記第 3 の金属層上に 固着し、 前記第 2 のはんだパンブを前記第 5 金属層及 び前記支持基板及び第 1 金属層に接し固着する工程と よ 成る基板間接続端子の製造方法。
20. 前記第 4金属層はア ル ミ ニ ュ ー ム 、 ア ル ミ - ユ ー ム 系合金 及びク ロ ム
のいずれか' 1 つのマ ス ク材ょ i 成る請求の範囲第 】 9 項記載の基板間接続端子の製造方法。
21. 前記第 1 のはんだバ ン プを固着する工程と、 前 ¾第 2 のはんだパ ンプを固薏する工程との少 く とも
' —方の工程は、 更に前記中間金属層を介して第 1、第 2の はんだバンズを積層 し、 順次支持基板を介 して複数段 のはんだバ ン プを稷層する工程を有する請求の範囲第 1 9 項記載の基板間接続端子の製造方法-。
22. 前記支持基板はボ リ イ ミ ドフ ィ ルム よ 成る請 求の範囲第 】 9 項記載の基板間接続端子の製造方法。
23. 絶綠性を有する支持基板体の一方の表面に、 は んだとぬれ性を有する金属から成る第 1 の金属層を積 層 し、 他方の表面にはんだとぬれ性を有する金属か ら 成る第 2 の金属層を積層 して基本積層体を形成するェ 程と '·
前記第 2 の金属暦上にレ 'クス ト タ ー ンを形成し、 この レ ジス ト タ ー ンをマス ク と してエ ッ チン グ し、 前記第 2 の金属層に開口部を形成する工程と ：
前記開口部にあたる前記支持基板面をェ つ チ ン グ し前記第 1 の金属層に至る貫通孔を形成する工程と ： 前記貫通孔内で前記第 1 金属層の面に接 して、 は んだに対して、 ぬれ性が く 且つはんだの拡散を防止 する作用のある金属をめつ き で析出 して第 3 の金属層 を形成する：];程と ；
前記第 3 の金属層上に，、 はんだに対 じてぬれ性を 有す 金屢をめっ き で析出 して第 4 の金属層を形成す る工程と ；
前記第 1 金属層 と前記第 2 金属層の面上に夫 *前 記第 2金属層の開口部よ 大き 開口面積を有する レ 'ノ ス ト タ ー ンを形成する工程と ；
前記レ 'クス ト タ ー ンをマス ク と して、 めっ き に よ つて前記第 1 金属層 と前記第 2金属層の一部及び第 4 金属層上にはんだ層を夫 々 形成する工程と ；
前記レ ジ ス ト タ ー ンを除去する工程と ；
前記はんだ層を加熱溶融後； 却 し、 前記第 1 の 金属層上に第 1 のはんだバ ン プを、 前記第 2 金属層の 一部及び前記第 4 金属層上に第 2 のはんだバ ン プを形 成する工程と よ U 成る基板間接統钃子の製造方法。
24. 前記第 1 のはんだバ ン プを形成する工程と 、 翁 記第 2 のはんだパ ンズを形成する工程の う ち少¾ く と も一方の工程は、 更に前記中間金属層及び支持基板を 介して他のはんだパ ンブを積層 し、 厩次複数段のはん だバ ン プを稹層する工程を有する請求の範囲第 1 8項 1 9 項又は 2 3 項記載の基板間接'続端子の製造方法 ·
25. 前記第 1 のはんだパ ンプ、 前記中間金属層及び 第 2 のはんだバ ン プ よ D成る基本構造体は前記同一支 持基板体に関 して、 同一平面上に複数個離散配置され る請求の範囲第 1 1 項、 第 1 8 項、 1 9項、 2 3 項又 は 2 4 項記載の.基板,間接.続端子の製造方法。
26. 前記支持基板体は リ イ ミ ドフ ィ ル ム よ D 成 ]? 更に前記支持基板体を ヒ ド ラ -ク ン水溶液に浸透させる こ と によ 前記ボ リ イ ミ ド フ ィ ル ムを溶解除去するェ 程を有する請求の範囲第 1 6項、 第 1 8 項、 第 1 9 項、 第 2 1 項、 第 2 3 項、 第 2 4 項又は第 2 5 項記載の基 板間接続端子の製造方法。
PCT/JP1986/000364 1985-07-16 1986-07-16 Connection terminals between substrates and method of producing the same WO1987000686A1 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
DE8686904381T DE3685647T2 (de) 1985-07-16 1986-07-16 Verbindungskontakte zwischen substraten und verfahren zur herstellung derselben.

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
JP60156621A JPH0644583B2 (ja) 1985-07-16 1985-07-16 基板間接続端子及びその製造法
JP60/156621 1985-07-16
JP61137961A JPH0656861B2 (ja) 1986-06-13 1986-06-13 基板間接続子の製造法
JP61/137961 1986-06-13

Publications (1)

Publication Number Publication Date
WO1987000686A1 true WO1987000686A1 (en) 1987-01-29

Family

ID=26471120

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/JP1986/000364 WO1987000686A1 (en) 1985-07-16 1986-07-16 Connection terminals between substrates and method of producing the same

Country Status (4)

Country Link
US (2) US4783722A (ja)
EP (1) EP0229850B1 (ja)
DE (1) DE3685647T2 (ja)
WO (1) WO1987000686A1 (ja)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0281900A2 (en) * 1987-03-11 1988-09-14 International Business Machines Corporation Removable holder and method for mounting a flexible film semiconductor chip carrier on a circuitized substrate
US5018002A (en) * 1989-07-03 1991-05-21 General Electric Company High current hermetic package including an internal foil and having a lead extending through the package lid and a packaged semiconductor chip
WO1997041594A1 (en) * 1996-04-29 1997-11-06 Carl Shine Multilayer solder/barrier attach for semiconductor chip
US5705858A (en) * 1993-04-14 1998-01-06 Nec Corporation Packaging structure for a hermetically sealed flip chip semiconductor device

Families Citing this family (101)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0854506A3 (en) * 1987-03-04 1999-03-31 Canon Kabushiki Kaisha Electrically connecting member and electric circuit member
US5631447A (en) * 1988-02-05 1997-05-20 Raychem Limited Uses of uniaxially electrically conductive articles
JP2548602B2 (ja) * 1988-04-12 1996-10-30 株式会社日立製作所 半導体実装モジュール
US5238702A (en) * 1988-10-27 1993-08-24 Henning Giesecke Electrically conductive patterns
US4984358A (en) * 1989-03-10 1991-01-15 Microelectronics And Computer Technology Corporation Method of assembling stacks of integrated circuit dies
DE69015878T2 (de) * 1989-04-17 1995-07-13 Ibm Mehrschichtleiterplattenstruktur.
FR2646558B1 (fr) * 1989-04-26 1994-04-01 Commissariat A Energie Atomique Procede et machine d'interconnexion de composants electriques par elements de soudure
US4914814A (en) * 1989-05-04 1990-04-10 International Business Machines Corporation Process of fabricating a circuit package
US4899439A (en) * 1989-06-15 1990-02-13 Microelectronics And Computer Technology Corporation Method of fabricating a high density electrical interconnect
US5504035A (en) * 1989-08-28 1996-04-02 Lsi Logic Corporation Process for solder ball interconnecting a semiconductor device to a substrate using a noble metal foil embedded interposer substrate
US5834799A (en) * 1989-08-28 1998-11-10 Lsi Logic Optically transmissive preformed planar structures
US5299730A (en) * 1989-08-28 1994-04-05 Lsi Logic Corporation Method and apparatus for isolation of flux materials in flip-chip manufacturing
US5489804A (en) * 1989-08-28 1996-02-06 Lsi Logic Corporation Flexible preformed planar structures for interposing between a chip and a substrate
KR940004246B1 (ko) * 1989-09-11 1994-05-19 신닛뽕 세이데쓰 가부시끼가이샤 Tab 테이프와 반도체칩을 접속하는 방법 및 그것에 사용하는 범프시이트와 범프 부착 tab 테이프
US5069628A (en) * 1990-03-13 1991-12-03 Hughes Aircraft Company Flexible electrical cable connector with double sided dots
US5081563A (en) * 1990-04-27 1992-01-14 International Business Machines Corporation Multi-layer package incorporating a recessed cavity for a semiconductor chip
US5251806A (en) * 1990-06-19 1993-10-12 International Business Machines Corporation Method of forming dual height solder interconnections
US5130779A (en) * 1990-06-19 1992-07-14 International Business Machines Corporation Solder mass having conductive encapsulating arrangement
US5229550A (en) * 1990-10-30 1993-07-20 International Business Machines Corporation Encapsulated circuitized power core alignment and lamination
FR2669500B1 (fr) * 1990-11-16 1996-06-14 Commissariat Energie Atomique Circuit hybride forme de deux circuits dont les pistes sont reliees par des billes de connexion electrique
US5306872A (en) * 1991-03-06 1994-04-26 International Business Machines Corporation Structures for electrically conductive decals filled with organic insulator material
US5338900A (en) * 1991-03-06 1994-08-16 International Business Machines Corporation Structures for electrically conductive decals filled with inorganic insulator material
US5162257A (en) * 1991-09-13 1992-11-10 Mcnc Solder bump fabrication method
US5372295A (en) * 1991-10-04 1994-12-13 Ryoden Semiconductor System Engineering Corporation Solder material, junctioning method, junction material, and semiconductor device
EP0619935B1 (en) * 1991-12-31 1998-05-13 Tessera, Inc. Multi-layer circuit construction methods and structures with customization features and components for use therein
US5367764A (en) * 1991-12-31 1994-11-29 Tessera, Inc. Method of making a multi-layer circuit assembly
US5282312A (en) * 1991-12-31 1994-02-01 Tessera, Inc. Multi-layer circuit construction methods with customization features
US5338208A (en) * 1992-02-04 1994-08-16 International Business Machines Corporation High density electronic connector and method of assembly
US5199163A (en) * 1992-06-01 1993-04-06 International Business Machines Corporation Metal transfer layers for parallel processing
US5334804A (en) * 1992-11-17 1994-08-02 Fujitsu Limited Wire interconnect structures for connecting an integrated circuit to a substrate
US5464652A (en) * 1992-11-19 1995-11-07 Hughes Aircraft Company Green ceramic via metallization technique
US5323947A (en) * 1993-05-03 1994-06-28 Motorola, Inc. Method and apparatus for use in forming pre-positioned solder bumps on a pad arrangement
US5474458A (en) * 1993-07-13 1995-12-12 Fujitsu Limited Interconnect carriers having high-density vertical connectors and methods for making the same
US5442852A (en) * 1993-10-26 1995-08-22 Pacific Microelectronics Corporation Method of fabricating solder ball array
US5456004A (en) * 1994-01-04 1995-10-10 Dell Usa, L.P. Anisotropic interconnect methodology for cost effective manufacture of high density printed circuit boards
JP3034180B2 (ja) * 1994-04-28 2000-04-17 富士通株式会社 半導体装置及びその製造方法及び基板
US6347037B2 (en) 1994-04-28 2002-02-12 Fujitsu Limited Semiconductor device and method of forming the same
US5665989A (en) * 1995-01-03 1997-09-09 Lsi Logic Programmable microsystems in silicon
JP3185588B2 (ja) * 1995-02-23 2001-07-11 松下電器産業株式会社 電子部品の実装方法
JP3548628B2 (ja) * 1995-06-02 2004-07-28 シチズン時計株式会社 水深計測機能付き電子機器
DE69626747T2 (de) * 1995-11-16 2003-09-04 Matsushita Electric Industrial Co., Ltd. Gedruckte Leiterplatte und ihre Anordnung
US5770889A (en) * 1995-12-29 1998-06-23 Lsi Logic Corporation Systems having advanced pre-formed planar structures
JP3145331B2 (ja) * 1996-04-26 2001-03-12 日本特殊陶業株式会社 中継基板、その製造方法、基板と中継基板と取付基板とからなる構造体、基板と中継基板の接続体および中継基板と取付基板の接続体の製造方法
US6007348A (en) * 1996-05-07 1999-12-28 Advanced Intercommunications Corporation Solder ball terminal
SG71046A1 (en) 1996-10-10 2000-03-21 Connector Systems Tech Nv High density connector and method of manufacture
US6635514B1 (en) * 1996-12-12 2003-10-21 Tessera, Inc. Compliant package with conductive elastomeric posts
US5957370A (en) * 1997-01-10 1999-09-28 Integrated Device Technology, Inc. Plating process for fine pitch die in wafer form
US5953816A (en) * 1997-07-16 1999-09-21 General Dynamics Information Systems, Inc. Process of making interposers for land grip arrays
US6435883B1 (en) * 1997-09-24 2002-08-20 Raytheon Company High density multichip interconnect decal grid array with epoxy interconnects and transfer tape underfill
IL123207A0 (en) 1998-02-06 1998-09-24 Shellcase Ltd Integrated circuit device
US6159817A (en) * 1998-05-07 2000-12-12 Electro-Films Incorporated Multi-tap thin film inductor
KR100265563B1 (ko) 1998-06-29 2000-09-15 김영환 볼 그리드 어레이 패키지 및 그의 제조 방법
JP3681542B2 (ja) 1998-07-01 2005-08-10 富士通株式会社 プリント回路基板および多段バンプ用中継基板
US6595408B1 (en) * 1998-10-07 2003-07-22 Micron Technology, Inc. Method of attaching solder balls to BGA package utilizing a tool to pick and dip the solder ball in flux prior to placement
US6268275B1 (en) * 1998-10-08 2001-07-31 Micron Technology, Inc. Method of locating conductive spheres utilizing screen and hopper of solder balls
KR100298829B1 (ko) * 1999-07-21 2001-11-01 윤종용 칩 사이즈 패키지의 솔더 접합 구조 및 방법
JP3973340B2 (ja) * 1999-10-05 2007-09-12 Ｎｅｃエレクトロニクス株式会社 半導体装置、配線基板、及び、それらの製造方法
US6223973B1 (en) * 1999-11-16 2001-05-01 Visteon Global Technologies, Inc. Apparatus and method for connecting printed circuit boards through soldered lap joints
US6281041B1 (en) * 1999-11-30 2001-08-28 Aptos Corporation Process to make a tall solder ball by placing a eutectic solder ball on top of a high lead solder ball
US6444921B1 (en) 2000-02-03 2002-09-03 Fujitsu Limited Reduced stress and zero stress interposers for integrated-circuit chips, multichip substrates, and the like
US6256202B1 (en) 2000-02-18 2001-07-03 Advanced Interconnections Corporation Integrated circuit intercoupling component with heat sink
JP2001326250A (ja) * 2000-05-17 2001-11-22 Nec Corp フリップチップ型半導体装置及び製造方法
US6329609B1 (en) 2000-06-29 2001-12-11 International Business Machines Corporation Method and structure to prevent distortion and expansion of organic spacer layer for thin film transfer-join technology
JP3874062B2 (ja) * 2000-09-05 2007-01-31 セイコーエプソン株式会社 半導体装置
EP1332654B1 (en) * 2000-11-10 2005-01-12 Unitive Electronics, Inc. Methods of positioning components using liquid prime movers and related structures
US6863209B2 (en) 2000-12-15 2005-03-08 Unitivie International Limited Low temperature methods of bonding components
US6465084B1 (en) * 2001-04-12 2002-10-15 International Business Machines Corporation Method and structure for producing Z-axis interconnection assembly of printed wiring board elements
US20030087477A1 (en) * 2001-05-02 2003-05-08 Tomohiro Kawashima Repairable flip clip semiconductor device with excellent packaging reliability and method of manufacturing same
FR2828983A1 (fr) * 2001-08-23 2003-02-28 Novatec Interface d'interconnexion electrique et d'absorption de contraintes thermomecaniques et procede de realisation
WO2003032370A2 (en) * 2001-10-09 2003-04-17 Tessera, Inc. Stacked packages
US7335995B2 (en) * 2001-10-09 2008-02-26 Tessera, Inc. Microelectronic assembly having array including passive elements and interconnects
US6977440B2 (en) * 2001-10-09 2005-12-20 Tessera, Inc. Stacked packages
US6657134B2 (en) * 2001-11-30 2003-12-02 Honeywell International Inc. Stacked ball grid array
WO2004001837A2 (en) 2002-06-25 2003-12-31 Unitive International Limited Methods of forming electronic structures including conductive shunt layers and related structures
US7547623B2 (en) 2002-06-25 2009-06-16 Unitive International Limited Methods of forming lead free solder bumps
US7531898B2 (en) 2002-06-25 2009-05-12 Unitive International Limited Non-Circular via holes for bumping pads and related structures
US6765288B2 (en) * 2002-08-05 2004-07-20 Tessera, Inc. Microelectronic adaptors, assemblies and methods
US7053485B2 (en) * 2002-08-16 2006-05-30 Tessera, Inc. Microelectronic packages with self-aligning features
US7294928B2 (en) * 2002-09-06 2007-11-13 Tessera, Inc. Components, methods and assemblies for stacked packages
US7071547B2 (en) * 2002-09-11 2006-07-04 Tessera, Inc. Assemblies having stacked semiconductor chips and methods of making same
JP2006502587A (ja) * 2002-10-11 2006-01-19 テッセラ，インコーポレイテッド マルチチップパッケージ用のコンポーネント、方法およびアセンブリ
TWI225899B (en) 2003-02-18 2005-01-01 Unitive Semiconductor Taiwan C Etching solution and method for manufacturing conductive bump using the etching solution to selectively remove barrier layer
JP2005011838A (ja) * 2003-06-16 2005-01-13 Toshiba Corp 半導体装置及びその組立方法
US6980015B2 (en) * 2003-06-17 2005-12-27 Agilent Technologies, Inc. Back side probing method and assembly
US7061121B2 (en) 2003-11-12 2006-06-13 Tessera, Inc. Stacked microelectronic assemblies with central contacts
US7427557B2 (en) * 2004-03-10 2008-09-23 Unitive International Limited Methods of forming bumps using barrier layers as etch masks
US7358174B2 (en) 2004-04-13 2008-04-15 Amkor Technology, Inc. Methods of forming solder bumps on exposed metal pads
US20060205170A1 (en) * 2005-03-09 2006-09-14 Rinne Glenn A Methods of forming self-healing metal-insulator-metal (MIM) structures and related devices
US7378734B2 (en) * 2006-05-30 2008-05-27 Touchdown Technologies, Inc. Stacked contact bump
WO2007040668A2 (en) * 2005-09-14 2007-04-12 Touchdown Technologies, Inc. Stacked contact bump
US7674701B2 (en) 2006-02-08 2010-03-09 Amkor Technology, Inc. Methods of forming metal layers using multi-layer lift-off patterns
US7932615B2 (en) 2006-02-08 2011-04-26 Amkor Technology, Inc. Electronic devices including solder bumps on compliant dielectric layers
US7545029B2 (en) 2006-08-18 2009-06-09 Tessera, Inc. Stack microelectronic assemblies
US8072084B2 (en) * 2007-09-14 2011-12-06 Qimonda Ag Integrated circuit, circuit system, and method of manufacturing
US20090279275A1 (en) * 2008-05-09 2009-11-12 Stephen Peter Ayotte Method of attaching an integrated circuit chip to a module
KR20100095268A (ko) * 2009-02-20 2010-08-30 삼성전자주식회사 반도체 패키지 및 그 제조 방법
US20110186989A1 (en) * 2010-02-04 2011-08-04 Taiwan Semiconductor Manufacturing Company, Ltd. Semiconductor Device and Bump Formation Process
CN202816916U (zh) * 2012-10-10 2013-03-20 矽力杰半导体技术(杭州)有限公司 一种倒装封装装置
US9385098B2 (en) * 2012-11-21 2016-07-05 Nvidia Corporation Variable-size solder bump structures for integrated circuit packaging
US9679862B2 (en) * 2014-11-28 2017-06-13 Taiwan Semiconductor Manufacturing Company Ltd. Semiconductor device having conductive bumps of varying heights
CN109478543B (zh) * 2016-07-28 2022-07-05 三菱电机株式会社 半导体装置

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5598840A (en) * 1979-01-23 1980-07-28 Nec Corp Electroconductive structure for semiconductor device
JPS58101493A (ja) * 1981-12-09 1983-06-16 インタ−ナシヨナル　ビジネス　マシ−ンズ　コ−ポレ−シヨン 基板
JPS59996A (ja) * 1982-06-25 1984-01-06 株式会社日立製作所 基板の接続構造
JPS6164186A (ja) * 1984-09-06 1986-04-02 三菱電機株式会社 電子部品リ−ドレスパツケ−ジの実装構造

Family Cites Families (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US2497823A (en) * 1946-06-10 1950-02-14 Everett W Molloy Radiation measuring device for air filters
US3597834A (en) * 1968-02-14 1971-08-10 Texas Instruments Inc Method in forming electrically continuous circuit through insulating layer
DE2044494B2 (de) * 1970-09-08 1972-01-13 Siemens AG, 1000 Berlin u 8000 München Anschlussflaechen zum anloeten von halbleiterbausteinen in flip chip technik
DE2306236C2 (de) * 1973-02-08 1982-11-25 Siemens AG, 1000 Berlin und 8000 München Verfahren zur Herstellung von Schichtschaltungen mit leitenden Schichten auf beiden Seiten eines Keramiksubstrates
US3921285A (en) * 1974-07-15 1975-11-25 Ibm Method for joining microminiature components to a carrying structure
GB1485569A (en) * 1974-09-10 1977-09-14 Siemens Ag Multi-layer wired substrates for multi-chip circuits
US4074342A (en) * 1974-12-20 1978-02-14 International Business Machines Corporation Electrical package for lsi devices and assembly process therefor
US4231154A (en) * 1979-01-10 1980-11-04 International Business Machines Corporation Electronic package assembly method
JPS584955A (ja) * 1981-06-30 1983-01-12 Shinko Electric Ind Co Ltd 金めつきされた電子部品パツケ−ジ
JPS5975695A (ja) * 1982-10-23 1984-04-28 日本碍子株式会社 セラミツク厚膜回路基板
GB2137421A (en) * 1983-03-15 1984-10-03 Standard Telephones Cables Ltd Printed circuits
US4617730A (en) * 1984-08-13 1986-10-21 International Business Machines Corporation Method of fabricating a chip interposer
US4685030A (en) * 1985-04-29 1987-08-04 Energy Conversion Devices, Inc. Surface mounted circuits including hybrid circuits, having CVD interconnects, and method of preparing the circuits
US4638400A (en) * 1985-10-24 1987-01-20 General Electric Company Refractory metal capacitor structures, particularly for analog integrated circuit devices
JPH06164186A (ja) * 1992-11-19 1994-06-10 Nippon Sheet Glass Co Ltd 電磁波遮蔽体

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5598840A (en) * 1979-01-23 1980-07-28 Nec Corp Electroconductive structure for semiconductor device
JPS58101493A (ja) * 1981-12-09 1983-06-16 インタ−ナシヨナル　ビジネス　マシ−ンズ　コ−ポレ−シヨン 基板
JPS59996A (ja) * 1982-06-25 1984-01-06 株式会社日立製作所 基板の接続構造
JPS6164186A (ja) * 1984-09-06 1986-04-02 三菱電機株式会社 電子部品リ−ドレスパツケ−ジの実装構造

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
See also references of EP0229850A4 *

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0281900A2 (en) * 1987-03-11 1988-09-14 International Business Machines Corporation Removable holder and method for mounting a flexible film semiconductor chip carrier on a circuitized substrate
EP0281900A3 (en) * 1987-03-11 1989-03-08 International Business Machines Corporation Removable holder and method for mounting a flexible film semiconductor chip carrier on a circuitized substrate
US5018002A (en) * 1989-07-03 1991-05-21 General Electric Company High current hermetic package including an internal foil and having a lead extending through the package lid and a packaged semiconductor chip
US5705858A (en) * 1993-04-14 1998-01-06 Nec Corporation Packaging structure for a hermetically sealed flip chip semiconductor device
WO1997041594A1 (en) * 1996-04-29 1997-11-06 Carl Shine Multilayer solder/barrier attach for semiconductor chip

Also Published As

Publication number Publication date
US4783722A (en) 1988-11-08
EP0229850A1 (en) 1987-07-29
EP0229850A4 (en) 1987-10-08
DE3685647T2 (de) 1993-01-07
DE3685647D1 (de) 1992-07-16
EP0229850B1 (en) 1992-06-10
US4897918A (en) 1990-02-06

Similar Documents

Publication Publication Date Title
WO1987000686A1 (en) Connection terminals between substrates and method of producing the same
EP0398485B1 (en) A method of making a Flip Chip Solder bond structure for devices with gold based metallisation
US20100071944A1 (en) Chip capacitor embedded pwb
TW200947662A (en) Structure of three-dimensional stacking dice and method for manufacturing the same
TW200302529A (en) Flip chip type semiconductor device and method of manufacturing the same
TW200403827A (en) Methods of forming electronic structures including conductive shunt layers and related structures
CN109755208B (zh) 一种接合材料、半导体装置及其制造方法
JPH05190245A (ja) 接合方法、高密度回路ボード製造方法及び高密度プリント回路ボード
JP2003163458A (ja) 多層配線基板及びその製造方法
JP2011521458A (ja) プリント回路基板の製造方法および使用ならびにプリント回路基板
US10283484B2 (en) Low cost substrates
US10813209B2 (en) Multilayer substrate, electronic device, and a method for manufacturing a multilayer substrate
US5432998A (en) Method of solder bonding processor package
JP2023072028A (ja) 構造体
JPH08148828A (ja) 薄膜多層回路基板およびその製造方法
JPS616849A (ja) パワー用半導体モジユールの製造方法
JP5708692B2 (ja) 電子デバイス用の接合構造及び電子デバイス
JP2015144157A (ja) 回路基板、電子装置及び電子装置の製造方法
JPH11204943A (ja) 電子回路基板およびその製造方法
JPH09326465A (ja) 半導体装置及びその製造方法
JP7259942B2 (ja) 樹脂多層基板、および樹脂多層基板の製造方法
JP2003092472A (ja) 多層配線板形成用積層箔及びそれを用いた多層配線板の製造方法
US20130341076A1 (en) Package substrate and die spacer layers having a ceramic backbone
JPH11163522A (ja) 多層配線基板およびその製造方法
JP2004058578A (ja) キャリア付き積層金属箔及びそれを用いたパッケージの製造方法

Legal Events

Date Code Title Description
AK Designated states

Kind code of ref document: A1

Designated state(s): US

AL Designated countries for regional patents

Kind code of ref document: A1

Designated state(s): DE FR GB NL

WWE Wipo information: entry into national phase

Ref document number: 1986904381

Country of ref document: EP

WWP Wipo information: published in national office

Ref document number: 1986904381

Country of ref document: EP

WWG Wipo information: grant in national office

Ref document number: 1986904381

Country of ref document: EP