TWI801435B - 半導體晶圓製造用無匹配器電漿源 - Google Patents

Abstract

描述一種無匹配器電漿源。該無匹配器電漿源包含一控制器，其係耦接至敏捷式直流(DC)軌之DC電壓源，以控制放大方波形之形狀，該放大方波形係在一半橋式電晶體電路之輸出處產生。該無匹配器電漿源更包含半橋式電晶體電路，其用於產生放大方波形俾為電漿腔室之電極(如天線)供電。該無匹配器電漿源在半橋式電晶體電路與電極之間亦包含一電抗電路。該電抗電路具有一高品質因數以消除電極的電抗。不存在使無匹配器電漿源耦接至電極的射頻(RF)匹配器及RF電纜。

Description

半導體晶圓製造用無匹配器電漿源

本發明係關於用於耦接至電極的無匹配器電漿源。

電漿系統用於在晶圓上執行各種操作。電漿系統包含射頻(RF)產生器、RF匹配器、及電漿腔室。RF產生器係經由RF電纜而耦接至RF匹配器，且RF匹配器耦接至電漿腔室。RF功率係經由RF電纜及RF匹配器而提供至電漿腔室，晶圓係在電漿腔室中受處理。此外，將一或更多氣體供應至電漿腔室，並且在接收到RF功率時於電漿腔室內產生電漿。

本發明中所描述之實施例係由此背景中產生。

本發明之實施例提供系統、設備、方法及電腦程式，用於提供一無匹配器電漿源以耦接至一電極。應理解，可以許多方式實行本實施例，例如處理、或設備、或系統、或一件硬體、或方法、或電腦可讀媒體。以下描述若干實施例。

在一些實施例中，RF功率傳送系統(例如無匹配器電漿源)係耦接至激發電極，激發電極可用以在使用RF功率之任何晶圓製造腔室中產生或改變電漿。例如，RF功率傳送系統將RF功率提供至激發電極，例如一或更多線圈、或噴淋頭、或晶圓平台、或夾頭。RF功率係利用功率電晶體(例如場效電晶體(FETs)或絕緣閘雙極電晶體(IGBTs))而耦接至電極，該等功率電晶體係作為低阻抗電壓源以將功率耦合至電極。相較於使用RF產生器、RF電纜、RF匹配器之系統，此類方式有許多優點。該等優點包含減少RF匹配器及RF電纜的成本、增加電漿點燃及阻抗調諧的速度、增加形成不同類型之進階脈波的能力、以及線圈功率多工。

具有50ohm輸出部之RF產生器利用RF電纜(其為50ohm傳輸線)而將功率提供至負載。此外，功率係從RF電纜供應至RF匹配器(其為機械或電子RF阻抗匹配箱)，以將負載的阻抗轉換為50ohms。當所有阻抗被匹配為50ohms時，最大功率被傳送至負載，且具有0瓦的反射功率。此為在利用電漿處理之晶圓製造(例如蝕刻、沉積、及物理氣相沉積(PVD))中傳送功率的方式。因此，該操作具有限制，其抑制未來的製程能力。該等限制包含電漿點燃及阻抗調諧之受限的速度、RF匹配器及RF電纜的高成本、產生不同類型脈波之受限的能力、及受限的電漿均勻性控制。

在本揭示內容中所述之一些實施例中，用以將負載阻抗轉換為接近50ohms的50ohm RF功率產生器、50ohm RF電纜、及RF匹配器被取代為低阻抗電壓源連接至受供電之激發電極的連接部。低阻抗電壓源包含功率電晶體(例如FETs或IGBTs)，其係以半橋式設置方式組織，且係以推挽配置或全橋式(H)的方式操作，俾避免擊穿效應(shoot through)。功率電晶體係由控制器板 所控制，且與RF頻率及脈衝相關的信號被送至閘極驅動器，如FET閘極驅動器。從低阻抗電壓源輸出的功率係由敏捷式直流(DC)軌所決定。敏捷式DC軌係用於增加、減少、或脈衝從低阻抗電壓源輸出的功率。敏捷式DC軌係用於功率調節及調制，同時使任意形狀之脈波能被建構。脈衝能力係相較於具有RF產生器、RF電纜、及RF匹配器的電漿工具而增強的。

此外，在許多實施例中，依據功率需求，在全橋式或半橋式設置中結合複數電晶體(例如FETs或IGBTs)，以提供一預定功率輸出。通常，每一電晶體的輸出阻抗係由約0.01ohms至約10ohms。透過改變電晶體數量，而達成預定的功率輸出。

在一些實施例中，為了對激發電極供電，電抗電路係與功率電晶體串聯設置，以將激發電極的電抗消除。在無電漿之情況下，功率電晶體實質上經歷低電阻負載。設置於功率電晶體之全橋式或半橋式配置之輸出與激發電極之間的電抗電路提供一串聯諧振，並產生一高品質因數(Q)，以將電極的電抗消除。電抗電路的電抗係設計以在功率產生器之操作頻率下提供高Q。例如，在電漿未在晶圓製造腔室中點燃之無電漿情況下，該Q係大約介於約50至約500之間。高Q之優點為激發電極經歷高電壓及電磁場，其使得腔室中的電漿引燃為實質上瞬間的。在實質瞬間引燃之後為晶圓製造腔室中的電漿維持。

在許多實施例中，一旦電漿被點燃，則調整操作頻率與敏捷式DC軌電壓，以維持來自功率電晶體的恆定輸出功率，其係透過量測功率電晶體之輸出處的複電壓及複電流之間的相位差、並維持一零度相位差。例如，快速數化器係用於量測輸入至激發電極的電流，且將操作頻率改變以達到零度之相位差。

在若干實施例中，本文所述之系統及方法涵蓋所有的電漿處理阻抗範圍。

其他實施態樣由隨後之實施方式及附圖當可更加明白。

100:系統

1000:圖形

1002:繪圖

1004:圖形

1006A:電流信號

1006B:電壓信號

1008:圖形

1010:圖形

102:無匹配器電漿源

104:電漿腔室

106:電極

108:基板

110:連接部

1100:系統

1101:樹

1102A:FET

1102B:FET

1102C:FET

1102D:FET

1102E:FET

1102F:FET

1102G:FET

1102H:FET

1102I:FET

1102J:FET

1102K:FET

1102L:FET

1102M:FET

1102N:FET

1102O:FET

1102P:FET

1104A:半橋式電路

1104B:半橋式電路

1104C:半橋式電路

1104D:半橋式電路

1104E:半橋式電路

1104F:半橋式電路

1104G:半橋式電路

1104H:半橋式電路

1106A:變壓器

1106B:變壓器

1106C:變壓器

1106D:變壓器

1106E:變壓器

1106F:變壓器

1106G:變壓器

1108A:主繞組

1108B:主繞組

1108C:主繞組

1108D:主繞組

1108E:主繞組

1108F:主繞組

1108G:主繞組

1108H:主繞組

1108I:次繞組

1108J:次繞組

1108K:次繞組

1108L:主繞組

1108M:主繞組

1108N:主繞組

1108O:主繞組

1108P:次繞組

1108Q:次繞組

1108R:主繞組

1108S:主繞組

1108T:次繞組

1150:系統

1152A:閘極驅動器

1152B:閘極驅動器

1152C:閘極驅動器

1152D:閘極驅動器

1154A:電壓源

1154B:電壓源

1154C:電壓源

1156:樹

1158:閘極驅動器

1160A:閘極驅動信號

1160B:閘極驅動信號

1170:系統

1172:H電橋電路

1174:電容器

1200:系統

1202:FET電路板

1204:冷卻板

1210:系統

1211:系統

1212:冷卻板

1214A:晶片

1214B:晶片

1214C:晶片

1216:印刷電路板

1218:熱膠

1219:印刷電路板

1220:系統

1222:印刷電路板

1224:板件

1226:冷卻板

1230:系統

1240:系統

1242:封裝體

1244:熱沉

1246:冷卻風扇

1250:系統

1252:冷卻板

1260:系統

1270:系統

1272:容器

1274:冷卻板

1276A:O型環

1276B:O型環

1300:冷卻板

1302:本體

1304A:冷卻通道

1304B:冷卻通道

1400:系統

1402:腔室

1403:系統

1404:TCP線圈

1405:系統

1406:RF匹配器

1408:RF產生器

1409:RF電纜

1410:介電窗

1412:基板固持件

1420:系統

1422:法拉第屏蔽

1424:腔室

1430:系統

1432A:TCP線圈

1432B:TCP線圈

1434:ICP電漿腔室

1436:控制器

1500:系統

1502:腔室

1504:上電極

1510:系統

1520:系統

1530:系統

1534:RF功率產生器

1540:系統

1550:系統

1600:系統

1602:電漿腔室

1604:噴淋頭

1610:系統

1620:系統

1700:系統

1702:真空腔室

1703:電漿腔室

1704A:微源

1704B:微源

1704C:微源

1704D:微源

1710:系統

1720:系統

1722:夾頭

1724A:內TCP線圈

1724B:外TCP線圈

1726A:柵極

1726B:柵極

1730:電漿腔室

1800:系統

1802:封閉空間

1803:電漿腔室

1804A:晶片

1804B:晶片

1804C:晶片

1806:冷卻板

1808:印刷電路板

1810:網路

1812:伺服器

1814:控制終端

1902:系統

1904:RF產生器

1906:RF匹配器

1908:RF電纜

1910:電漿腔室

1912:電極

200:系統

202:輸入部

203:整形控制信號

204:輸出部

205:反饋信號

206:電抗電路

207:品質因數控制信號

209:反饋信號

300:系統

302:控制器板

304:控制器

306:信號產生器

308:頻率輸入

310:閘極驅動器子部分

310A:閘極驅動器

310B:閘極驅動器

311:閘極驅動器

312:電容器

313:DC軌

314:電阻器

315A:閘極驅動信號

315B:閘極驅動信號

316:變壓器

316A:主繞組

316B:次繞組

316C:次繞組

318:半橋式FET電路

318A:FET

318B:FET

318C:FET

318D:FET

318E:FET

318F:FET

319:導電元件

320:電阻

322A:電容器

324:VI探針

348:系統

350:電壓探針

352:電流探針

370:系統

372:電容器

380:系統

382:電感器

402:圖形

404:圖形

406:放大方波形

408:包絡

408A:波形

408B:波形

408C:波形

502:圖形

504:整形正弦波形

506:包絡

508:圖形

510:整形正弦波形

512:包絡

514:圖形

516:整形正弦波形

518:包絡

520:圖形

522:整形正弦波形

524:包絡

526:整形正弦波形

528:包絡

530:圖形

532:整形正弦波形

534:包絡

536:圖形

538:整形正弦波形

540:包絡

542:包絡

544:圖形

546:包絡

600:圖形

602:圖形

702:圖形

704:圖形

800:圖形

902:圖形

906:圖形

908:包絡

908A:邊界

908B:邊界

910:圖形

912:包絡

912A:邊界

912B:邊界

914:圖形

916:包絡

916A:邊界

916B:邊界

藉由參照隨後之說明及隨附之圖式可理解實施例。

圖1為用於從無匹配器電漿源提供功率至電極之系統之實施例的圖式，其中在無匹配器電漿源與電極之間沒有耦合射頻(RF)匹配器及RF電纜。

圖2為一系統之實施例的圖式，用以說明無匹配器電漿源之細節。

圖3A為一系統之實施例的圖式，用以說明關於圖2之無匹配器電漿源之輸入部、輸出部、及電抗電路的進一步細節。

圖3B為一系統之實施例的圖式，用以說明使用電壓探針及電流探針，而非使用圖3A之系統中的電壓與電流(VI)探針。

圖3C為一系統之實施例的圖式，用以說明使用二極體以限制圖3A及3B之系統之半橋式場效電晶體(FET)電路之電晶體兩端的電壓。

圖3D為一系統之實施例的圖式，用以說明使用具有電感器的電抗電路，該電感器係耦接至電容耦合式電漿(CCP)腔室。

圖4A為一圖形之實施例，用以說明放大方波形之包絡之整形，該放大方波形係在圖3A及3B之系統之半橋式FET電路之輸出處產生。

圖4B為一圖形之實施例，用以說明自放大方波形去除高次諧波。

圖5A為一圖形之實施例，用以說明從圖3A及3B之系統之電抗電路輸出的脈波形正弦波形。

圖5B為一圖形之實施例，用以說明從電抗電路輸出的三角形正弦波形。

圖5C為一圖形之實施例，用以說明從電抗電路輸出的多狀態脈衝正弦波形。

圖5D為一圖形之實施例，用以說明從電抗電路輸出的另一多狀態脈衝正弦波形。

圖5E為一圖形之實施例，用以說明從電抗電路輸出的又另一多狀態脈衝正弦波形。

圖5F為一圖形之實施例，用以說明從電抗電路輸出的任意形正弦波形。

圖5G為一圖形之實施例，用以說明從電抗電路輸出的連續波正弦波形。

圖5H為一圖形之實施例，用以說明從電抗電路輸出的脈波形正弦波形之包絡。

圖5I為一圖形之實施例，用以說明從電抗電路輸出的三角形正弦波形之包絡。

圖6A為一諧振圖之實施例，用以說明：在無電漿之情況下，隨著信號產生器之操作頻率的變化，在圖1之系統之電漿腔室中之電極處的電流與電壓之比值大小的變化。

圖6B為一諧振圖之實施例，用以說明：在有電漿之情況下，隨著信號產生器之操作頻率的變化，在電極處的電壓、電流、及功率的變化。

圖7A為一圖形之實施例，用以說明當使用圖1之系統時在整個晶圓表面的離子飽和電流。

圖7B為一圖形之實施例，用以說明當使用50Ohm RF產生器、RF匹配器、及RF電纜時的離子飽和電流。

圖8為一圖形之實施例，用以說明：使用圖1之系統有助於達成電漿腔室中之電漿阻抗的複數調諧範圍，且該等調諧範圍係相似於使用50Ohm RF產生器、RF匹配器、及RF電纜所達成者。

圖9A為一圖形之實施例，用以說明在電抗電路之輸出處所供應之功率，其用於提供至電極。

圖9B為一圖形之實施例，用以說明：供應至電極之脈波型正弦波形之電壓對時間的關係。

圖9C為一圖形之實施例，用以說明從圖3A及3B之系統之功率FET輸出的輸出電壓。

圖9D為一圖形之實施例，用以說明從功率FET輸出的輸出電流。

圖10A為一圖形之實施例，用以說明在脈衝期間操作頻率對時間的關係。

圖10B為一圖形之實施例，用以說明：供應至電極之電壓及電流在一時段期間為同相，俾達到供應至電極的功率位準。

圖10C為一圖形之實施例，用以說明：供應至電極之電壓及電流在另一時段期間為同相俾達到功率位準。

圖10D為一圖形之實施例，用以說明：供應至電極之電壓及電流在又另一時段期間為同相俾達到功率位準。

圖11A為一系統之實施例的圖式，用以說明具有用於對電極供電之FETs及變壓器的樹。

圖11B為一系統之實施例的圖式，用以說明用於對電極供電之電晶體電路的另一個樹。

圖11C為一系統之實施例的圖式，用以說明用於對電極供電之H電橋電路。

圖12A為一系統之實施例的圖式，用以說明用於冷卻電晶體電路板的冷卻板。

圖12B-1為一系統之實施例的側視圖，用以說明複數積體電路晶片之冷卻。

圖12B-2為圖12B-1中所示系統的俯視圖。

圖12C為一系統之實施例的俯視等角視圖，用以說明：當晶片係垂直裝設於印刷電路板上時積體電路晶片之冷卻。

圖12D為一系統之實施例的俯視等角視圖，用以說明：當冷卻板與垂直裝設之板件相鄰設置時積體電路晶片之冷卻。

圖12E為一系統之實施例的側視圖，用以說明將積體電路晶片冷卻之實施例。

圖12F為一系統之實施例的側視圖，用以說明將積體電路晶片冷卻之另一實施例。

圖12G為一系統之實施例的側視圖，用以說明將積體電路晶片冷卻之又另一實施例。

圖12H為一系統之實施例的側視圖，用以說明冷卻板及容器，在其中銑削通道。

圖13為冷卻板之實施例的等角視圖。

圖14A為一系統之實施例的圖式，用以說明感應耦合式電漿(ICP)/變壓器耦合式(TCP)腔室與無匹配器電漿源之使用。

圖14B為一系統之實施例的圖式，用以說明ICP腔室之使用，其中無匹配器電漿源係耦接至基板固持件，且TCP線圈係經由RF匹配器而耦接至RF產生器。

圖14C為一系統之實施例的圖式，用以說明ICP腔室之另一使用方式，其中無匹配器電漿源係耦接至基板固持件，且另一無匹配器電漿源係耦接至TCP線圈。

圖14D為一系統之實施例的圖式，用以說明無匹配器電漿源與法拉第屏蔽的耦合。

圖14E為一系統之實施例的圖式，用以說明一多工操作，其中TCP電漿腔室之不同的TCP線圈係以多工方式加以操作。

圖15A為一系統之實施例的圖式，用以說明無匹配器電漿源與CCP腔室之使用。

圖15B為一系統之實施例的圖式，用以說明無匹配器電漿源與CCP腔室之使用，其中無匹配器電漿源係耦接至基板固持件。

圖15C為一系統之實施例的圖式，用以說明無匹配器電漿源與CCP腔室之使用，其中無匹配器電漿源係耦接至基板固持件，且另一無匹配器電漿源係耦接至CCP腔室之上電極。

圖15D為一系統之實施例的圖式，用以說明無匹配器功率源及RF電源與CCP腔室之基板固持件的耦合。

圖15E為一系統之實施例的圖式，用以說明無匹配器功率源及RF電源與CCP腔室之上電極的耦合。

圖15F為一系統之實施例的圖式，用以說明無匹配器功率源及RF電源與CCP腔室之上電極的耦合、以及另一無匹配器功率源及另一組RF電源與CCP腔室之基板固持件的耦合。

圖16A為一系統之實施例的圖式，用以說明具有噴淋頭的電漿腔室，該噴淋頭係耦接至無匹配器電漿源。

圖16B為一系統之實施例的圖式，用以說明圖16A之電漿腔室，其中無匹配器電漿源係耦接至基板固持件而非噴淋頭。

圖16C為一系統之實施例的圖式，用以說明圖16A之電漿腔室，其中無匹配器電漿源係耦接至基板固持件，且另一無匹配器電漿源係耦接至噴淋頭。

圖17A為一系統之實施例的圖式，用以說明複數無匹配器電漿源與複數微源的耦合。

圖17B為一系統之實施例的圖式，用以說明基板固持件與50Ohm RF產生器和無匹配器電漿源的耦合。

圖17C為一系統之實施例的圖式，用以說明從無匹配器電漿源提供RF功率至夾頭內的柵極，並且從50Ohm RF產生器提供RF功率至夾頭的陰極。

圖18為一系統之實施例的圖式，用以說明用於容置無匹配器電漿源的封閉空間。

圖19為一系統之實施例的方塊圖，用以說明RF電纜及RF匹配器。

下述之實施例描述用於耦接至電極的無匹配器電漿源。應理解，電極可採用許多形式，且可被整合於許多類型的系統中以提供射頻(RF)功率。廣泛而言，電極亦可被稱為天線，其藉由電性連接接收RF功率。在本文所述之若干實施例的上下文中，為了引燃電漿以執行一或更多處理操作，將RF功率供應至腔室的電極。舉例而言，可利用所輸送之RF功率來引燃電漿，以執行蝕刻操作、沉積操作、腔室清潔操作、及本申請書中所描述的其他操作。將敘述無匹配器電漿源(MPS)的範例，其說明有用的構造上之實施方式和使用方式，用於RF功率的效率傳送及電漿的精準控制引燃。顯然地，在毋須若干或全部此等特定細節之情況下即可實行本發明。在其他範例中，為了不使本發明晦澀難懂，習知的處理操作不會有詳細敘述。

無匹配器電漿源具有技術優勢，該等技術優勢包含一高品質因數，其引致高電流及高電壓，用於電漿之預引燃。該等技術優勢更包含用於電漿可持續性之最佳品質因數，以用於穩定處理操作。此外，該等技術優勢包含針對較高性能之電漿工具的較低成本。無匹配器電漿源具有低輸出阻抗。此外，當使用無匹配器電漿源時，毋須使用射頻(RF)匹配器及RF電纜。

設置無匹配器電漿源以增加阻抗調諧速度，俾提供進階的脈衝能力，且俾提供線圈功率之多工。無匹配器電漿源係配置為連接至一電極，如噴淋頭、線圈、天線、或晶圓平台。毋須在無匹配器電漿源與電漿腔室之間使用RF電纜及RF匹配器。缺少RF匹配器及RF電纜使得任何功率從電漿腔室反射朝向無匹配器電漿源的機會減少(例如消除)。由於未使用RF匹配器，因此阻抗調諧速度增加。RF匹配器具有大量電路元件，調整其中一些以調諧與電漿腔室相關的阻抗。此等調整使得阻抗調諧速度降低。本文所述之系統及方法缺少RF匹配器，俾使阻抗調諧速度提高。此外，節省了RF匹配器及RF電纜的成本。

無匹配器電漿源具有一輸入部及輸出部。輸入部具有在一驅動頻率下操作的信號產生器。與輸出部相關之電抗電路在無電漿之情況下產生一高品質因數(Q)。由在驅動頻率下之電抗電路所產生的高Q有助於將高電壓提供至電極。供至電極表面的高電壓使得電漿腔室內之電漿點燃非常有利。

此外，輸出部包含一半橋場效電晶體(FET)電路。一旦在電漿腔室內點燃電漿，即調整驅動頻率以維持來自半橋FET電路的恆定輸出功率。例如，一快速數化器係耦接至半橋FET電路之輸出，以量測輸入電流波形及輸入電壓波形。在改變驅動頻率時對輸入電流及電壓波形進行量測，直到輸入電流 波形與輸入電壓波形之間的相位差為零度為止。因此，透過將相位差控制為零而將期望的恆定功率提供至電極。

再者，電極係由不同類型的波形所驅動，以支持不同類型的製程，如蝕刻、清潔、濺鍍、沉積等。例如，在半橋FET電路之輸出處產生一任意形脈波，或在輸出處產生一多狀態脈波。因此，使用不同形狀及不同功率位準的脈波以驅動電極。不同的波形係透過控制直流(DC)電壓的量而產生，該DC電壓係在半橋FET電路內的敏捷式DC軌之輸出處提供。DC電壓係由控制器板所控制，該控制器板將電壓值提供至敏捷式DC軌的DC源。此外，以高速率對驅動頻率進行調諧(例如少於10微秒)，俾調諧與電漿腔室相關的阻抗。

圖1為用於從無匹配器電漿源102提供功率至電極106之系統100之實施例的圖式。系統100包含無匹配器電漿源102及電漿腔室104。無匹配器電漿源102之範例為低阻抗電壓源。電漿腔室104之範例包括電容耦合式電漿(CCP)腔室、化學氣相沉積(CVD)腔室、原子層沉積(ALD)腔室、變壓器耦合式電漿(TCP)反應器、電漿輔助化學氣相沉積(PECVD)腔室、電漿蝕刻腔室、電漿沉積腔室、或電漿輔助原子層沉積(PEALD)腔室。此外，電極106之範例包含噴淋頭、夾頭、基板支座、電容式上電極、變壓器耦合式電漿(TCP)線圈、及晶圓平台。無匹配器電漿源102係經由連接部110(例如導線、或RF帶、或柱體、或橋接導體、或其組合)而耦接至電極106。

應注意，在無匹配器電漿源102與電漿腔室104之間沒有RF匹配器。此外，沒有將無匹配器電漿源耦接至天線的RF電纜存在。RF匹配器包含複數電路元件(例如電感器及電容器)，以使負載(例如電漿腔室)的阻抗與來源(例如RF產生器及RF電纜)的阻抗相匹配，其中負載耦接至RF匹配器的輸出，來 源耦接至RF匹配器的輸入。由無匹配器電漿源102所產生的大部分功率被施加至電極106。例如，由於在無匹配器電漿源102與電極106之間沒有RF匹配器及RF電纜，故功率從無匹配器電漿源102被有效地施加至電極106。

在其上製造積體電路的基板108(例如晶圓)被置於電漿腔室104內電極106的頂表面上、或電極106的下方。無匹配器電漿源102操作於操作頻率下，其係在由50千赫(kHz)至100兆赫(MHz)之範圍內，俾產生經整形之正弦波形，其為RF信號。整形正弦波形係經由連接部110而從無匹配器電漿源102供應至電極106，俾處理基板108。處理基板108之範例包含在基板108上沉積材料、蝕刻基板108、清潔基板108、以及濺鍍基板108。

圖2為系統200之實施例的圖式，用以說明無匹配器電漿源102之細節。系統200包含無匹配器電漿源102、連接部110、及電漿腔室104。無匹配器電漿源102包含輸入部202、輸出部204、及電抗電路206。輸入部202耦接至輸出部204，輸出部204進一步耦接至電抗電路206。電抗電路206係經由連接部110而耦接至電極106。

輸入部202包含信號產生器及閘極驅動器的一部分。輸出部204包含閘極驅動器的剩餘部分及半橋式電晶體電路。電抗電路206之範例包含可變電容器。電抗電路206之另一範例包含固定電容器。電抗電路206之又另一範例包含複數電容器及/或電感器，其係以串聯、或並聯、或其組合的方式彼此耦接。有些電容器為可變的，而剩餘的電容器為固定的。在另一範例中，所有電容器均為可變的或固定的。相似地，有些電感器為可變的，而剩餘的電感器為固定的。在另一範例中，所有電感器均為可變的或固定的。

輸入部202產生複數方波信號，並將該等方波信號提供至輸出部204。輸出部204根據從輸入部202接收的複數方波信號而產生放大方波形。此外，輸出部204對放大方波形的包絡(例如峰對峰量值)進行整形。例如，整形控制信號203係從輸入部202供應至輸出部204以產生包絡。整形控制信號203具有複數電壓值以對放大方波形進行整形。

經整形之放大方波形從輸出部204被傳送至電抗電路206。電抗電路206將放大方波形的高次諧波去除(例如濾除)，以產生具有基頻的整形正弦波形。整形正弦波形具有整形包絡。

整形正弦波形係經由連接部110而從電抗電路206傳送至電極106，以處理基板108。例如，將一或更多處理材料(如用於金屬與介電質沉積的含氟氣體、含氧氣體、含氮氣體、液體等)供應至電漿腔室104。在接收整形正弦波形及處理材料後，電漿即在電漿腔室104內點燃以處理基板108。

此外，透過從輸入部202將品質因數控制信號207傳送至電抗電路206而修正電抗電路206的電抗，俾使電抗電路206的電抗改變。此外，在一些實施例中，反饋信號205係從輸出部204的輸出O1傳送至輸入部202。根據反饋信號205而識別或判定相位差，俾控制輸出部204以使相位差減小(例如消除)。

在許多實施例中，除了反饋信號205之外、或取代反饋信號205，選用性的反饋信號209從電抗電路206之輸出被提供至輸入部202。

在一些實施例中，輸入部202包含具有信號產生器的控制器板，且更包含閘極驅動器，而輸出部包含半橋式電晶體電路。

圖3A為系統300之實施例的圖式，用以說明關於輸入部202、輸出部204、及電抗電路206的進一步細節。輸入部202包含控制器板302及閘極驅動器311的一部分。閘極驅動器311係耦接至控制器板302。輸出部204包含閘極驅動器311的剩餘部分及半橋式場效電晶體(FET)電路318。下述之半橋式FET電路318或樹在本文有時被稱作放大電路，且係耦接至閘極驅動器311。

電抗電路206包含電容器322A，其為一可變電容器。控制器板302包含控制器304、信號產生器306、及頻率輸入308。本文所使用之控制器的範例包含處理器及記憶裝置。控制器的其他範例包含微處理器、特殊應用積體電路(ASIC)、中央處理單元、處理器、可程式邏輯裝置(PLD)、或理想地為一現場可程式閘陣列(FPGA)。信號產生器306為一方波振盪器，其產生一方波信號，如數位波形或脈波列。該方波在第一邏輯位準(例如一或高的)與第二邏輯位準(例如零或低的)之間脈衝。信號產生器306產生在操作頻率(如400kHz、或2MHz、或13.56MHz、或27MHz、或60MHz)下的方波信號。

閘極驅動器311包含具有閘極驅動器子部分310、電容器312、電阻器314、及變壓器316之主繞組316A的部分。此外，閘極驅動器311包含含有變壓器316之次繞組316B與316C的剩餘部分。閘極驅動器子部分310包含複數閘極驅動器310A與310B。閘極驅動器310A與310B之各者於一端耦接至正電壓源，於其相反端耦接至負電壓源。

半橋式FET電路318包含FET 318A及FET 318B，其係以推挽式配置彼此耦接。FET之範例包含金屬氧化物半導體場效電晶體(MOSFET)。舉例而言，半橋式FET電路318之各FET係由矽碳化物、或矽、或鎵氮化物所製成。各個FET 318A與FET 318B具有落在預定範圍(例如由0.01歐姆至10歐姆)內的輸出 阻抗。此外，半橋式FET電路318包含DC軌313(顯示於虛線區域內)，其包含電壓源Vdc及導電元件319(如導線)，導電元件319係耦接至FET 318A的汲極端子D與FET 318A的源極端子S。此外，導電元件319係耦接至FET 318B的汲極端子D與FET 318B的源極端子S。FET 318A的源極端子S係耦接至FET 318B的汲極端子D，且FET 318B的源極端子S係耦接至大地電位。在電漿腔室104內，電極106係圖示為TCP線圈，然而可為CCP配置中之電極。

系統300更包含電壓及電流(VI)探針324，其係耦接至半橋式FET電路318之輸出O1。此VI探針324為一感測器，其量測在輸出O1處的複電流、在輸出O1處的複電壓、及複電壓與複電流之間的相位差。複電流具有量值與相位。相似地，複電壓具有量值與相位。輸出O1係在FET 318A的源極端子S與FET 318B的汲極端子D之間。VI探針324係耦接至控制器304。

控制器304係耦接至信號產生器306，俾將頻率輸入308(如操作頻率)提供至信號產生器306。控制器304係經由導線而進一步耦接至DC軌313的電壓源Vdc。此外，信號產生器306在其輸出端係耦接至閘極驅動器310A與310B。閘極驅動器310A係耦接至電容器312，而閘極驅動器310B係耦接至電阻器314。電容器312及電阻器314係耦接至變壓器316之主繞組316A。

此外，變壓器316之次繞組316B係耦接至FET 318A之閘極端子，而變壓器316之次繞組316C係耦接至FET 318B之閘極端子。半橋式FET電路318之輸出O1係耦接至電容器322A，且電容器322A係經由連接部110而耦接至電極106的TCP線圈。

控制器304產生一設定(如頻率輸入308)，並將頻率輸入308提供至信號產生器306。頻率輸入308為操作頻率的數值，如2MHz或13.56MHz。信 號產生器306在從控制器304接收該設定後，即產生具有該操作頻率的輸入RF信號。該輸入RF信號為方波信號。閘極驅動器310A與310B使該輸入RF信號放大，以產生放大RF信號，並將該放大RF信號提供至變壓器316之主繞組316A。

基於該放大RF信號之電流流動的方向性，次繞組316B或次繞組316C產生具有閾值電壓的閘極驅動信號。例如，當放大RF信號之電流從主繞組316A之正電端子(以一點表示)流至主繞組316A之負電端子(沒有一點)時，次繞組316B產生具有閾值電壓的閘極驅動信號315A以使FET 318A導通，而次繞組316C不產生閾值電壓且FET 318B係不導通的。另一方面，當放大RF信號之電流從主繞組316A之負電端子流至主繞組316A之正電端子時，次繞組316C產生具有閾值電壓的閘極驅動信號315B以使FET 318B導通，而次繞組316B不產生閾值電壓且FET 318A係不導通的。

各閘極驅動信號315A與315B為方波，例如，為具有操作頻率的數位信號或脈衝信號。例如，各閘極驅動信號315A與315B在低位準與高位準之間轉變。閘極驅動信號315A與315B具有操作頻率且係相對於彼此而反向同步的。舉例而言，閘極驅動信號315A從低位準(如低功率位準)轉變至高位準(如高功率位準)。在閘極驅動信號315A從低位準轉變至高位準的時段或時間之期間，閘極驅動信號315B從高位準轉變至低位準。相似地，在閘極驅動信號315A從高位準轉變至低位準的時段或時間之期間，閘極驅動信號315B從低位準轉變至高位準。反向同步使得FETs 318A與318B能夠連串地導通且連串地關斷。

FETs 318A與318B係連串地加以操作。例如，當使FET 318A導通時，使FET 318B關斷，而使FET 318B導通時，使FET 318A關斷。舉例而言，在使FET 318A導通的時段或時間之期間，使FET 318B關斷。此外，在使 FET 318B導通的時段或時間之期間，使FET 318A關斷。FETs 318A與318B不在相同時間或相同時段期間導通。

當FET 318A為導通時，電流從電壓源Vdc流至輸出O1以在輸出O1處產生電壓，且FET 318B為不導通。在輸出處的電壓係依據從控制器304或任意波形產生器(其在以下進一步描述)所接收之電壓值而產生。當FET 318B為不導通時，沒有電流從輸出O1流至耦接於FET 318B的大地電位。電流從輸出O1流至電容器322A。當FET 318A為導通時，電流從電壓源Vdc被推至電容器322A。此外，當FET 318B為導通時，在輸出O1處產生的電壓產生一電流，該電流從輸出O1流至耦接於FET 318B的大地電位，且FET 318A為不導通。電流從輸出O1被拉至大地電位。在FET 318A為不導通的時段期間，沒有電流從電壓源Vdc流至輸出O1。

再者，控制器304產生具有電壓值的一控制信號(如整形控制信號203)，並經由使電壓源Vdc耦接至控制器304的導線而將該控制信號提供至電壓源Vdc。電壓值係在例如零至八十伏特之範圍內，使得敏捷式DC軌313在該範圍內操作。電壓值為由電壓源Vdc所產生之電壓信號的量值，用以界定電壓信號之整形包絡，俾進一步界定在輸出O1處之放大方波形的整形包絡。例如，為了在輸出O1處產生連續波形，電壓值提供連續波形的峰對峰量值。峰對峰量值界定連續波形的整形包絡。在另一範例中，為了在輸出O1處產生具有脈衝形狀之整形包絡的放大方波形，使電壓值實質上瞬時地改變(例如在一時間或預定時段期間)，俾使放大方波形的峰對峰量值從第一參數位準(如高位準)變為第二參數位準(如低位準)，或從第二參數位準變為第一參數位準。在又另一範例中，為了在輸出O1處產生具有任意形狀之整形包絡的放大方波形，透過控制器304 以任意方式改變電壓值，俾使放大方波形的峰對峰量值以期望方式改變。當產生任意形狀之放大方波形時，控制器304用作任意波形產生器。在又另一範例中，為了在輸出O1處產生具有多狀態脈衝形狀之整形包絡的放大方波形，使電壓值實質上瞬時地改變(例如在一時間)，俾使放大方波形的峰對峰量值從高參數位準變為一或更多中間位準，並接著從一或更多中間位準變為另一位準(如低參數位準或高參數位準)。應注意，具有多狀態脈衝形狀之整形包絡的放大方波形具有任何數目的狀態，例如在二至一千之範圍內。

本文所用之參數位準包含一或更多參數值，其不包括另一參數位準之一或更多參數值。例如，在一參數位準下的功率量大於或小於在不同參數位準下的功率量。參數之範例包含電流、電壓、及功率。

透過基於閘極驅動信號315A與315B而連串地操作FETs 318A與318B、以及控制敏捷式DC電壓軌電壓Vdc以改變電壓值，在輸出O1處產生放大方波形。放大方波形的放大量係基於半橋式FET電路318之FETs的輸出阻抗、由控制器304所供應至電壓源Vdc的電壓值、以及電壓源Vdc之最大可達電壓值。放大方波形具有整形包絡。電容器322A結合TCP線圈的電感，接收放大方波形並減少(如移除或過濾)放大方波形的高次諧波，以產生具有基頻的整形正弦波形。整形正弦波形亦具有整形包絡。整形正弦波形係從電容器322A之輸出經由連接部110而供應至電極106的TCP線圈，以點燃或維持電漿腔室104內的電漿。電漿係用於處理基板108(圖1)。

VI探針324量測在輸出O1處之放大方波形的複電壓及複電流，並將反饋信號205(其包含複電壓及複電流)提供至控制器304。控制器304根據從VI探針324接收的複電壓及複電流，而識別放大方波形之複電壓與放大方波形之 複電流之間的相位差，並判定相位差是否在預定限制內。例如，控制器304判定相位差是否為零或與零距離一預定百分比內。一旦判定相位差不在預定限制內，控制器304即改變操作頻率的頻率值，以改變頻率輸入308。將經改變的頻率值從控制器304提供至信號產生器306，以改變信號產生器306的操作頻率。操作頻率係在例如少於或等於10微秒內改變。改變信號產生器306的操作頻率，直到控制器304判定由VI探針324所量測之複電壓與複電流之間的相位差在預定限制內為止。一旦判定複電壓與複電流之間的相位差在預定限制內，則控制器304不再使頻率輸入308改變。當相位差係在預定限制內時，功率的預定量係從輸出O1經由電抗電路206而提供至電極106。

除了改變頻率輸入308之外、或取代改變頻率輸入308，控制器304將被供應至敏捷式DC軌電壓Vdc的電壓值改變，以改變由電壓源Vdc所產生的電壓信號。在接收到經改變的電壓值之後，電壓源Vdc將電壓信號改變為具有經改變之電壓值。控制器304繼續改變電壓值，直到達到預定功率設定點為止。預定功率設定點係儲存於控制器304的記憶裝置中。

在許多實施例中，改變放大方波形的電流，而非改變輸出O1處之放大方波形的電壓。例如，電壓值變化對在半橋式FET電路318之輸出O1處產生的放大方波形之電流變化進行控制。舉例而言，改變電壓值以達到在輸出O1處的放大方波形之預定電流值。預定電流值係儲存於控制器304的記憶裝置中。此外，在一些實施例中，改變放大方波形的功率，而非改變輸出O1處之放大方波形的電壓。例如，電壓值變化對在輸出O1處產生的放大方波形之功率變化進行控制。例如，改變電壓值以達到在輸出O1處的放大方波形之預定功率值。預定功率值係儲存於控制器304的記憶裝置中。應注意，在輸出O1處所產 生的放大方波形之電壓、電流、或功率的任何變化，引起在電抗電路206之輸出處所產生的整形正弦波形之電壓、電流、或功率的相同變化。

在一些實施例中，控制器304係經由馬達驅動器及馬達而耦接至電抗電路206。馬達驅動器之範例包含一或更多電晶體。控制器304傳送一信號(如品質因數控制信號207)至馬達驅動器以產生一電流信號，該電流信號係從馬達驅動器傳送至馬達。在接收到電流信號後，馬達即操作以改變電抗電路206的電抗。例如，馬達操作以使電容器322A之板件間的區域改變，俾使電抗電路206的電容改變。在另一範例中，馬達操作以使電抗電路206之電感器的電感改變。例如，改變電抗電路206的電抗以維持電抗電路206的預定品質因數(如高品質因數)。在另一範例中，基於電抗電路206所耦接之電漿腔室的類型(如CCP或ICP)，而改變電抗電路206的電抗。

電容器312及電阻器314

電容器312具有使主繞組316A之電感減小(例如消除或去除)的電容。使主繞組316A之電感減小有助於閘極驅動信號315A與315B之方形產生。此外，電阻器314使方波信號的振盪減小，該方波信號係由信號產生器306所產生。

敏捷式DC軌313

DC軌313為敏捷的，因為控制器304能夠快速地控制電壓源Vdc。控制器304與電壓源Vdc兩者皆為電子電路，其容許控制器304實質上瞬時地控制電壓源Vdc。例如，在控制器304傳送電壓值至電壓源Vdc時，電壓源Vdc使由電壓源所產生之電壓信號的電壓改變。

電阻320

電阻320係由半橋式FET電路318之輸出O1所感知。電阻320為電極106中、在電漿腔室104內點燃之電漿中、以及連接部110之雜散電阻。

電容器322A

電容器322A與TCP線圈之電感聯合而具有一高品質因數(Q)。例如，相較於經由電容器322A而傳送至電極106的放大方波形之功率量，損失於電容器322A中的放大方波形之功率量係低的。放大方波形之功率係經由整形正弦波形傳送，整形正弦波形係從電容器322A輸出至電極106。電路的高品質因數有助於在電漿腔室104內快速點燃電漿。此外，電容器322A所具有之電容值將電漿腔室104中的TCP線圈及電漿(當點燃時)之電感性電抗諧振去除。例如，電抗電路206具有一電抗，其減小(例如去除或消除)電漿腔室104中的電極106之電抗、或連接部110之電抗、或電漿(當點燃時)之電抗、或其組合。電抗電路206之電抗係透過調整電容器322A之電容而達成。在CCP腔室之範例中，電抗電路206包含一或更多電感器，且電感器之電抗係透過調整一或更多電感器之電感而達成。由於電抗減小，輸出O1感知電阻320而不會感知任何電抗。

FETs 318A and 318B

在一些實施例中，以下在圖11A及11B中所述之半橋式FET電路318或樹之各個FET係由矽碳化物所製成。矽碳化物FET具有低的內電阻及快速的切換時間。低內電阻提供較高的效率，其促使FET近乎瞬間地導通且快速地關斷，例如在少於10微秒內。例如，本文所述之各個FET係在少於一預定時段內(例如少於10微秒)導通或關斷。舉例而言，各個FET係在介於約1微秒至約5微秒之間的時段內導通或關斷。在另一範例中，各個FET係在介於約3微秒至約7微秒之間的時段內導通或關斷。在又另一範例中，各個FET係在介於約0.5微秒至約10微秒之 間的時段內導通或關斷。由於快速導通及關斷，使得由導通至關斷的過渡、與由關斷至導通的過渡之延遲較少(例如為零)。例如，FET 318A在FET 318B關斷之同時或時段期間導通，且FET 318A在FET 318B導通之同時或時段期間關斷。當發生FETs 318A與318B之導通時間重疊時，擊穿效應(shoot through)發生，其可能使FETs損壞。近乎瞬間地導通及關斷FETs使擊穿效應發生的機會降低，其使得損壞的機會降低。此外，矽碳化物FET較容易冷卻。例如，矽碳化物FET的低內電阻使得由矽碳化物FET所產生之熱量降低。因此，更容易使用冷卻板或熱沉以冷卻矽碳化物FET。

無匹配器電漿源102之元件(例如電晶體)為電子設備。此外，在無匹配器電漿源102與電極106之間沒有RF匹配器及RF電纜。該等電子元件、以及缺少RF匹配器與RF電纜促進再現性及一致性，以促進快速電漿引燃及電漿之可持續性。

在一些實施例中，除了控制器304之外、或者取代控制器304，使用複數控制器。例如，複數控制器之其中一者係耦接至電壓源Vdc，而複數控制器之其中另一者係耦接至信號產生器306，以提供頻率輸入308。舉例而言，控制器304係耦接至任意波形產生器(例如數位信號處理器)，且係耦接至頻率控制器。頻率控制器係耦接至信號產生器306。控制器304傳送一信號至任意波形產生器，且傳送另一信號至頻率控制器。在從控制器304接收到該信號後，任意波形產生器即產生整形控制信號203的電壓值，以對輸出O1處之放大方波形進行整形。此外，在從控制器304接收到該另一信號後，頻率控制器即產生方波信號的頻率值，以使反饋信號205中所接收之複電壓與複電流之間的相位差減小，該方波信號係由信號產生器306所產生。

在許多實施例中，將控制器304及信號產生器306製造在個別的電路板上。

在若干實施例中，電晶體(例如FETs或絕緣閘雙極電晶體(IGBTs))係彼此耦合以產生閘極驅動器311之一部分，而非使用變壓器316作為閘極驅動器311之一部分。

在若干實施例中，取代FETs，此處使用另一類型的電晶體，例如IGBT或金屬半導體場效電晶體(MESFET)、或接面場效電晶體(JFET)。

在一些實施例中，取代半橋式FET電路318，使用包含電晶體之樹的另一半橋式電路。例如，樹的第一列包含耦接至第一電壓源的32個電晶體。32個電晶體的一半係利用以下方式耦接至變壓器的次繞組：與FET 318A耦接至次繞組316B相同的方式，而32個電晶體的另外一半係利用以下方式耦接至變壓器的次繞組：與FET 318B耦接至次繞組316C相同的方式。位在第一列旁邊的樹之第二列包含耦接至第二電壓源的16個電晶體。此外，樹之第三列係位在第二列旁邊且包含8個電晶體。並且，樹之第四列係位在第三列旁邊且包含四個電晶體。樹之第五列係位在第四列旁邊且包含兩個電晶體，其係耦接至輸出O1。

在許多實施例中，取代VI探針324，而將電壓感測器及電流感測器耦接至輸出O1。

在一些實施例中，除了串聯電容器322A之外，亦使用一並聯電容器。該並聯電容器於一端係耦接至連接部110，而於另一端係耦接至大地電位。在許多實施例中，使用複數並聯電容器，而非使用該並聯電容器。複數並聯電容器係彼此串聯或並聯耦合。

在許多實施例中，除了電容器322A之外、或者取代電容器322A，一電感器係與電容器322A串聯或並聯耦合，以將電極106之電抗消除。在一些實施例中，任何數量的電感器係與電容器322A串聯或並聯耦合，以將電極106之電抗消除。

此處所述之FETs為n型。在一些實施例中，使用p型FETs，而非使用n型FETs。例如，在半橋式電路中，電壓源Vdc係經由導電元件319而耦接至p型FET的源極端子。此外，p型FET的汲極端子係耦接至另一p型FET的源極端子。該另一p型FET的汲極端子係耦接至大地電位。

圖3B為系統348之實施例的圖式，用以說明使用電壓探針350及電流探針352，而非使用VI探針324(圖3A)。系統348係相同於系統300，但在系統348中，取代VI探針324而使用電壓探針350及電流探針352。電壓探針350為耦接至半橋式FET電路318之輸出O1的感測器，用以量測輸出O1處之放大方波形的電壓。此外，電流探針352係耦接至連接部110上之一點，例如耦接至電抗電路206之輸出。該點係位在電抗電路206與電極106之間。電壓探針350係經由一導線而耦接至控制器304，且電流探針352係經由一導線而耦接至控制器304。

電壓探針350量測輸出O1處之放大方波形的複電壓，並將複電壓提供至控制器304。此外，電流探針352量測由電抗電路206輸出的整形正弦波形之複電流，並將複電流提供至控制器304。在反饋信號205中將複電壓提供至控制器304，且在選用性的反饋信號209中將複電流提供至控制器304。控制器304識別複電壓之相位及複電流之相位，並判定複電壓與複電流之相位之間的 相位差。控制器304控制信號產生器306之操作頻率、或輸出O1處之參數的量值、或組合，以將相位差減少至預定限制內。

圖3C為系統370之實施例的圖式，用以說明使用二極體以限制半橋式FET電路318(圖3A、3B、及3D)之FETs 318A與318B兩端的電壓。系統370係相同於圖3A之系統300或圖3B之系統348，但在系統370中，使用複數二極體D1與D2。此外，在系統370中，使用電容器372。二極體D1係耦接於FET 318A之汲極端子與源極端子之間，而二極體D2係耦接於FET 318B之汲極端子與源極端子之間。此外，電容器372係耦接至FET 318A之汲極端子D，且耦接至FET 318B之源極端子S。

當使FET 318A導通且使FET 318B關斷時，FET 318A兩端的電壓增加，並持續在正值方向上增加，直到電壓被二極體D1所限制為止。相似地，當使FET 318A關斷且使FET 318B導通時，FET 318B兩端的電壓增加，並持續在負值方向上增加，直到電壓被二極體D2所限制為止。因此，二極體D1使FET 318A兩端的擊穿效應之機會降低(例如避免)，且二極體D2使FET 318B兩端之電壓的擊穿效應之機會降低(例如避免)。

假如在FETs 318A與318B之關斷及導通之中存在延遲，DC軌313中的電流經由電容器372而通過，以使電流從輸出O1經由電容器322A而流至電極106的機會降低。例如，在FETs 318A與318B兩者皆為導通或皆為不導通之時段期間，電流從DC軌313流至電容器372。此使得電流流至電極106的機會降低。

應注意，圖3C之實施例中所示之二極體可被耦接至圖3A、3B、及3D之實施例之任一者中的相應FETs。

圖3D為系統380之實施例的圖式，用以說明在電漿腔室104為CCP電漿腔室時之具有電感器382的電抗電路206，該電感器382係耦接至電漿腔室104。系統380係相同於圖3A之系統300，但在系統380中，電漿腔室104為一CCP電漿腔室。當電漿腔室104為CCP電漿腔室時，電抗電路206包含電感器382而非電容器322A。電感器382係耦接至輸出O1，且係耦接至電極106，例如CCP腔室之夾頭的上電極或下電極。

在一些實施例中，使用一可變電感器，而非使用電感器382。可變電感器之電感係由控制器304利用以下方式所控制：與控制器304控制電容器322A之電容之方式相同的方式。在許多實施例中，電抗電路206包含複數電感器，其係以彼此串聯、或彼此並聯、或其組合的方式耦合。其中一些電感器為可變的，而其餘的電感器為固定的。在另一範例中，電抗電路206之所有電感器為可變的或固定的。

圖4A為圖形402之實施例，用以說明放大方波形406之包絡408之整形，該放大方波形406為在半橋式FET電路318(圖3A及3B)之輸出O1處所產生的放大方波形之範例。圖形402係繪示放大方波形406之參數對時間t的關係。如圖所示，放大方波形406在複數參數位準(例如低位準P1及高位準P2)之間轉變。低位準P1具有比高位準P2之峰對峰量值低的峰對峰量值。

應注意，在一些實施例中，並非產生具有整形包絡408之放大方波形406，而係產生具有不同形狀(例如任意形、多位準脈波形、連續波形、或三角形)之整形包絡的另一放大方波形。

圖4B為圖形404之實施例，用以說明放大方波形406的高次諧波去除，該放大方波形406係在半橋式FET電路318(圖3A及3B)之輸出O1處產生。 圖形404係繪示放大方波形406之參數對時間t的關係。放大方波形406係由以下各者所組成：具有基頻之波形408A、及具有高次諧波頻率的大量波形(例如波形408B及408C)。波形408B具有二次諧波頻率，且波形408C具有三次諧波頻率。電抗電路206(圖3A及3B)之高品質因數有助於自放大方波形406去除高次諧波，以在電抗電路206之輸出處提供波形408A。波形408A係從電抗電路206供應至電極106。波形408A為從電抗電路206輸出的整形正弦波形之一範例。

圖5A為圖形502之實施例，用以說明具有包絡506的整形正弦波形504，該包絡506為整形包絡之一範例。整形正弦波形504為從電抗電路206(圖2)輸出的整形正弦波形之一範例。圖形502係繪示整形正弦波形504之參數對時間t的關係。包絡506為一峰對峰參數(例如峰對峰電壓)，且具有一方形(例如脈波形)。

圖5B為圖形508之實施例，用以說明三角形正弦波形510。三角形正弦波形510為從電抗電路206(圖2)輸出的整形正弦波形之一範例。圖形508係繪示三角形正弦波形510之參數對時間t的關係。三角形正弦波形510具有三角形包絡512，其為整形包絡之一範例。

在一些實施例中，從電抗電路206(圖2)輸出的整形正弦波形具有鋸齒波形的包絡。

圖5C為圖形514之實施例，用以說明多狀態正弦波形516。圖形514係繪示多狀態正弦波形516之參數對時間t的關係。多狀態正弦波形516為從電抗電路206(圖2)輸出的整形正弦波形之一範例。多狀態正弦波形516具有一包絡518，其具有複數狀態S1、S2、及S3。包絡518為整形包絡之一範例。狀態S1期間的多狀態正弦波形516之峰對峰參數係大於狀態S2期間的多狀態正弦波形 516之峰對峰參數。此外，狀態S2期間的多狀態正弦波形516之峰對峰參數係大於狀態S3期間的多狀態正弦波形516之峰對峰參數。狀態S1、S2、及S3在一頻率下重複，該頻率係低於信號產生器306(圖3A及3B)之操作頻率。整形正弦波形516具有該操作頻率。

在一些實施例中，狀態S1期間的多狀態正弦波形516之峰對峰參數係不同於(例如小於或大於)狀態S2期間的多狀態正弦波形516之峰對峰參數。此外，狀態S2期間的多狀態正弦波形516之峰對峰參數係不同於(例如大於或小於)狀態S3期間的多狀態正弦波形516之峰對峰參數。並且，狀態S3期間的多狀態正弦波形516之峰對峰參數係不同於(例如大於或小於)狀態S1期間的多狀態正弦波形516之峰對峰參數。

圖5D為圖形520之實施例，用以說明多狀態正弦波形522。圖形520係繪示多狀態正弦波形522之參數對時間t的關係。多狀態正弦波形522為從電抗電路206(圖2)輸出的整形正弦波形之一範例。多狀態正弦波形522具有一包絡524，其具有複數狀態S1、S2、S3、及S4。包絡524為整形包絡之一範例。狀態S1期間的多狀態正弦波形522之峰對峰參數係大於狀態S2期間的多狀態正弦波形522之峰對峰參數。此外，狀態S2期間的多狀態正弦波形522之峰對峰參數係大於狀態S3期間的多狀態正弦波形522之峰對峰參數。再者，狀態S3期間的多狀態正弦波形522之峰對峰參數係大於狀態S4期間的多狀態正弦波形522之峰對峰參數。如圖5D中所示，狀態S1、S2、S3、及S4在一頻率下重複，該頻率係低於信號產生器306(圖3A及3B)之操作頻率。整形正弦波形522具有該操作頻率。

在一些實施例中，狀態S1期間的多狀態正弦波形522之峰對峰參數係不同於(例如小於或大於)狀態S2期間的多狀態正弦波形522之峰對峰參數。此外，狀態S2期間的多狀態正弦波形522之峰對峰參數係不同於(例如大於或小於)狀態S3期間的多狀態正弦波形522之峰對峰參數。並且，狀態S3期間的多狀態正弦波形522之峰對峰參數係不同於(例如大於或小於)狀態S4期間的多狀態正弦波形522之峰對峰參數。狀態S4期間的多狀態正弦波形522之峰對峰參數係不同於(例如大於或小於)狀態S1期間的多狀態正弦波形522之峰對峰參數。

圖5E為圖形524之實施例，用以說明整形正弦波形526之多狀態脈衝。圖形524係繪示多狀態正弦波形526之參數對時間t的關係。整形正弦波形526為從電抗電路206(圖2)輸出的整形正弦波形之一範例。整形正弦波形526具有多狀態包絡528，其在狀態S1至Sn之間交替，其中n為大於一的整數。例如，多狀態包絡528從狀態S1轉變至狀態S2。多狀態包絡528進一步從狀態S2轉變至狀態S3，依此類推，直到到達狀態Sn為止。在一範例中，n的數值係在4至1000之範圍內。舉例而言，整形正弦波形526具有100個狀態。狀態S1至Sn週期性地重複。包絡528為整形包絡之一範例。

應注意，狀態S1至Sn之其中一者期間的參數位準(例如峰對峰參數值)係不同於狀態S1至Sn之其中另一者期間的參數位準。例如，狀態S1至S5期間的峰對峰參數值係彼此不同的。如圖5E中所示，狀態S1至S5在一頻率下重複，該頻率係低於信號產生器306(圖3A及3B)之操作頻率。整形正弦波形526具有該操作頻率。

圖5F為圖形530之實施例，用以說明整形正弦波形532之包絡534。包絡534為整形包絡之一範例。整形正弦波形532為從電抗電路206(圖2)輸 出的整形正弦波形之一範例。圖形530係繪示整形正弦波形532之參數對時間t的關係。

整形正弦波形532具有包絡534，其具有任意形狀。例如，包絡534具有週期性重複的複數狀態S1至S8。在每一狀態S1及S2期間，包絡534具有零斜率。此外，在狀態S3期間，包絡534具有一正斜率，而在狀態S4期間，包絡534具有一負斜率。再者，在狀態S5期間，包絡534具有一正斜率。在狀態S6期間，包絡534具有一負斜率，而在狀態S7期間，包絡534具有一正斜率。在狀態S8期間，包絡534具有一負斜率。如圖5F中所示，狀態S1至S8在一頻率下重複，該頻率係低於信號產生器306(圖3A及3B)之操作頻率。整形正弦波形532具有該操作頻率。

應注意，在一些實施例中，在狀態S1至S8之一或多者期間，包絡534具有與圖5F中所示斜率不同的斜率。例如，在狀態S4期間，整形正弦波形532具有一正斜率或零斜率，而非負斜率。在另一範例中，在狀態S5期間，整形正弦波形532具有一負斜率或零斜率，而非正斜率。

圖5G為圖形536之實施例，用以說明具有一連續波形的整形正弦波形538。例如，整形正弦波形538具有包絡540，其為連續的，且並非從一參數位準脈衝至另一脈衝位準。進一步說明，整形正弦波形538之峰對峰參數為常數、或落在該常數與該常數之預定變量之間。包絡540為整形包絡之一範例。圖形536係繪示整形正弦波形538之參數對時間t的關係。整形正弦波形538為從電抗電路206(圖2)輸出的整形正弦波形之一範例。

圖5H為圖形540之實施例，用以說明脈波形正弦波形之包絡542，該脈波形正弦波形係從電抗電路206(圖2)輸出。圖形540係繪示脈波形正 弦波形之功率對時間t(以毫秒為單位量測)的關係。具有包絡542的脈波形正弦波形係相似於圖5A的正弦波形504。包絡542具有脈波形狀，且在一低狀態與一高狀態之間轉變。低狀態具有比高狀態之功率位準低的功率位準(例如一或更多功率量)。例如，高狀態之所有功率量係在350至400瓦的範圍內，而低狀態之所有功率量係在80至120瓦的範圍內。

圖5I為圖形544之實施例，用以說明整形正弦波形之包絡546，該整形正弦波形係從電抗電路206(圖2)輸出。圖形544係繪示整形正弦波形之功率對時間t(以毫秒為單位量測)的關係。具有包絡546的整形正弦波形係相似於圖5B的正弦波形510。包絡546為三角形。例如，包絡546具有一正斜率，之後緊接著一負斜率。在該負斜率之後，緊接著另一正斜率，在其之後為另一負斜率。

圖6A為圖形600之實施例，該圖形600為一諧振圖，用以說明：隨著信號產生器306(圖3A及3B)之操作頻率的變化，與電極106(圖1)相關的電流與電壓之比值大小的變化。圖形600係在電漿腔室104(圖1)中沒有電漿被點燃時所產生。在電極106處量測電流與電壓。圖形600係繪示電流與電壓之比值大小的變化對信號產生器306之操作頻率的關係。從圖形600中可看出，當電漿未在電漿腔室104中點燃時，電極106的品質因數Q係高的。

圖6B為圖形602之實施例，該圖形602為一諧振圖，用以說明：隨著信號產生器306(圖3A及3B)之操作頻率的變化，在電極106(圖1)處的電壓、電流、及功率的變化。圖形602係繪示在電極106處所量測之功率、電壓、及電流對信號產生器306之操作頻率的關係。圖形係繪示當電漿在電漿腔室104(圖1)中點燃時的功率、電壓、及電流。信號產生器306之操作頻率係由控制器304(圖 3A及3B)所控制，俾控制在電極106處所量測之功率、電壓、及電流。從圖形602中可看出，相比於圖形600中所示之品質因數，在電極106處的品質因數Q降低，其係因為電漿腔室104中的電漿消耗能量。

圖7A為圖形702之實施例，用以說明在整個晶圓表面的離子飽和電流Isat(以毫安培(mA)為單位量測)。圖形702係繪示在電漿腔室104(圖1)中所處理之不同晶圓的離子飽和電流對距晶圓中心之距離的關係，電漿腔室104係耦接至無匹配器電漿源102(圖1)，而在無匹配器電漿源102與電漿腔室104之間沒有耦合RF匹配器及RF電纜。與晶圓中心之距離係以毫米(mm)為單位量測。不同的功率比率對於徑向之離子飽和電流的影響係顯示於圖7A中。

圖7B為圖形704之實施例，用以說明當RF匹配器及RF電纜用於系統1902中時(於以下顯示於圖19中)之離子飽和電流。系統1902包含RF電纜1908及RF匹配器1906(圖19)。圖形704係繪示離子飽和電流對距晶圓中心之距離的關係。不同的功率比率對於徑向之離子飽和電流的影響係顯示於圖形704中。應注意，當使用系統100(圖1)或系統1302時，在整個晶圓表面的離子飽和電流存在相似性。

圖8為圖形800之實施例，用以說明：相較於使用RF匹配器所達成者，使用圖1之系統100有助於達成電漿腔室104(圖1)中之電漿阻抗的相似調諧範圍。圖形800係繪示電漿腔室104中之電漿的電抗X對電漿的電阻R的關係。圖形800包含具有電漿之電阻值與電抗值的複數調諧範圍T1、T2、及T3，且調諧範圍T1、T2、及T3係在無匹配器電漿源102耦接至電漿腔室104時(如圖1所示)所達成。電漿之電阻與電抗的所有調諧範圍T1、T2、及T3係使用圖1之系統100而達成。

圖9A為圖形902之實施例，用以說明在電抗電路206(圖2)之輸出處供應功率以提供至電極106(圖2)。該功率係依據包絡904而加以整形。圖形902係繪示功率對時間t的關係。

圖9B為圖形906之實施例，用以說明：供應至電漿腔室104(圖1)之整形正弦波形之電壓對時間t的關係。電壓具有一脈波形包絡908，其進一步具有一上邊界908A及一下邊界908B。邊界908A及908B界定一峰對峰電壓。

圖9C為圖形910之實施例，用以說明從一功率FET(例如FET 318A或FET 318B(圖3A、3B、及3D))、在輸出O1處(圖3A及3B)所提供之電壓。輸出O1處之電壓具有包絡912，其進一步具有一上邊界912A及一下邊界912B。邊界912A及912B界定一峰對峰電壓。

圖9D為圖形914之實施例，用以說明從該功率FET(圖3A、3B、及3D)、在輸出O1處所提供之電流。輸出O1處之電壓具有包絡916，其進一步具有一上邊界916A及一下邊界916B。邊界916A及916B界定一峰對峰電流。

圖10A為圖形1000之實施例，用以說明：信號產生器306(圖3A及3B)之操作頻率對時間t(以毫秒(ms)為單位量測)的關係之繪圖1002。控制器304(圖3A、3B、及3D)在少於預定時段內(例如少於或等於50微秒(μs)內)對操作頻率進行調諧。例如，控制器304對信號產生器306之操作頻率造成的任何變化係經由閘極驅動器311、半橋式FET電路318、及電抗電路206(圖3A、3B、及3D)而在少於或等於50微秒內傳遞至電極106。該預定時段有助於達成電漿腔室104中之電漿的電漿阻抗。預定時段的另一範例包含100微秒。例如，在介於10微秒至100微秒之間的時段內調諧操作頻率。預定時段的又另一範例包含70微 秒。例如，在介於20微秒至70微秒之間的時段內調諧操作頻率。當對操作頻率進行調諧時，存在信號產生器306之自調節。

圖10B為圖形1004之實施例，用以說明：在半橋式FET電路318(圖3A、3B、及3D)之輸出O1處所量測之電壓信號1006B及電流信號1006A在第一時段期間為同相，俾達到供應至電極106的功率位準。圖形1004係繪示電流信號1006A及電壓信號1006B對時間t的關係。從圖形1004中可看出，在時間為0.95毫秒時，電流信號1006A及電壓信號1006B兩者皆為同相。

圖10C為圖形1008之實施例，用以說明：電壓信號1006B及電流信號1006A在第二時段期間為同相，俾達到供應至電極106的功率位準。圖形1008係繪示電流信號1006A及電壓信號1006B對時間t的關係。從圖形1008中可看出，在時間約為1毫秒時，電流信號1006A及電壓信號1006B兩者皆為同相。

圖10D為圖形1010之實施例，用以說明：電壓信號1006B及電流信號1006A在第三時段期間為同相，俾達到供應至電極106的功率位準。圖形1010係繪示電流信號1006A及電壓信號1006B對時間t的關係。從圖形1010中可看出，在時間為1.05毫秒時，電流信號1006A及電壓信號1006B兩者皆為同相。因此，應注意，在第一、第二、及第三時段期間，電流信號1006A係與電壓信號1006B同相，俾在第一、第二、及第三時段期間達到功率位準。

圖11A為系統1100之實施例的圖式，用以說明下列各者的樹1101：FETs 1102A、1102B、1102C、1102D、1102E、1102F、1102G、1102H、1102I、1102J、1102K、1102L、1102M、1102N、1102O、與1102P、以及變壓器1106A、1106B、1106C、1106D、1106E、1106F、與1106G。

系統1100包含樹1101、電容器322A、及電漿負載。電漿負載包含複數半橋式電路1104A、1104B、1104C、1104D、1104E、1104F、1104G、與1104H。半橋式電路1104A包含FETs 1102A及1102B。相似地，半橋式電路1104B包含FETs 1102C及1102D，半橋式電路1104C包含FETs 1102E及1102F，半橋式電路1104D包含FETs 1102G及1102H，且半橋式電路1104E包含FETs 1102I及1102J。此外，半橋式電路1104F包含FETs 1102K及1102L，半橋式電路1104G包含FETs 1102M及1102N，且半橋式電路1104H包含FETs 1102O及1102P。

FETs 1102A、1102C、1102E、1102G、1102I、1102K、1102M、及1102O之閘極端子係耦接至閘極驅動器1152A(圖11B)，且FETs 1102B、1102D、1102F、1102H、1102J、1102L、1102N、與1102P之閘極端子係耦接至另一閘極驅動器1152B(圖11B)。

半橋式電路1104A之輸出OUT1係耦接至變壓器1106A的主繞組1108A。相似地，半橋式電路1104B之輸出OUT2係耦接至變壓器1106A的主繞組1108B。此外，半橋式電路1104C之輸出OUT3係耦接至變壓器1106B的主繞組1108C，且半橋式電路1104D之輸出OUT4係耦接至變壓器1106B的主繞組1108D。並且，半橋式電路1104E之輸出OUT5係耦接至變壓器1106C的主繞組1108E，且半橋式電路1104F之輸出OUT6係耦接至變壓器1106C的主繞組1108F。半橋式電路1104G之輸出OUT7係耦接至變壓器1106D的主繞組1108G，且半橋式電路1104H之輸出OUT8係耦接至變壓器1106D的主繞組1108H。

此外，變壓器1106A的次繞組1108H係耦接至變壓器1106E的主繞組1108L。並且，變壓器1106B的次繞組1108I係耦接至變壓器1106E的主繞組 1108M。相似地，變壓器1106C的次繞組1108J係耦接至變壓器1106F的主繞組1108N。並且，變壓器1106D的次繞組1108K係耦接至變壓器1106F的主繞組1108O。

變壓器1106E的次繞組1108P係耦接至變壓器1106G的主繞組1108R。相似地，變壓器1106F的次繞組1108Q係耦接至變壓器1106G的主繞組1108S。變壓器1106G的次繞組1108T係經由輸出O1而耦接至電容器322A。

應注意，當FETs 1102A、1102C、1102E、1102G、1102I、1102K、1102M、及1102O為導通時，FETs 1102B、1102D、1102F、1102H、1102J、1102L、1102N、與1102P為不導通。例如，在透過來自閘極驅動器1152A之信號使FETs 1102A、1102C、1102E、1102G、1102I、1102K、1102M、及1102O導通之時或時段期間，透過來自閘極驅動器1152B之信號使FETs 1102B、1102D、1102F、1102H、1102J、1102L、1102N、與1102P關斷。相似地，在透過來自閘極驅動器1152B之信號使FETs 1102B、1102D、1102F、1102H、1102J、1102L、1102N、與1102P導通之時或時段期間，透過來自閘極驅動器1152A之信號使FETs 1102A、1102C、1102E、1102G、1102I、1102K、1102M、及1102O關斷。

當FETs 1102A、1102C、1102E、1102G、1102I、1102K、1102M、及1102O為導通時，在輸出OUT1及OUT2處產生的正電壓係經由變壓器1106A、1106E、及1106G而進行變壓；在輸出OUT3及OUT4處產生的正電壓係經由變壓器1106B、1106E、及1106G而進行變壓；在輸出OUT5及OUT6處產生的正電壓係經由變壓器1106C、1106F、及1106G而進行變壓；並且在輸出 OUT7及OUT8處產生的正電壓係經由變壓器1106D、1106F、及1106G而變壓為在輸出O1處的正電壓。

相似地，當FETs 1102B、1102D、1102F、1102H、1102J、1102L、1102N、與1102P為導通時，在輸出OUT1及OUT2處產生的負電壓係經由變壓器1106A、1106E、及1106G而進行變壓；在輸出OUT3及OUT4處產生的負電壓係經由變壓器1106B、1106E、及1106G而進行變壓；在輸出OUT5及OUT6處產生的負電壓係經由變壓器1106C、1106F、及1106G而進行變壓；並且在輸出OUT7及OUT8處產生的負電壓係經由變壓器1106D、1106F、及1106G而變壓為在輸出O1處的負電壓。

應注意，由樹1101之DC電壓源Vdc所產生的電壓信號係由控制器304所控制(圖3A、3B、及3D)，其係以相同於控制由電壓源Vdc所產生的電壓信號(圖3A、3B、及3D)的方式進行控制。例如，控制器304係耦接至樹1101之DC電壓源Vdc，以控制由DC電壓源所產生的電壓信號。

應注意，預定功率位準係基於下列各者而達成：樹1101之DC電壓源數量、用於樹1101中之FETs數量、以及樹1101之各電壓源的最大可達電壓。例如，在輸出O1處的預定功率位準隨著用於樹1101中之半橋式電路數量的改變而變化。舉例而言，當半橋式電路數量增加時，FETs的數量增加。隨著FETs的數量增加，FETs之輸出阻抗增加。並且，隨著樹1101中之半橋式電路的數量增加，DC電壓源的數量增加。因此，在輸出O1處達到的預定功率位準改變。

在許多實施例中，耦接於樹1101之半橋式電路之DC電壓源的最大可達電壓係不同於耦接於樹1101之另一半橋式電路之另一DC電壓源的最大可 達電壓。例如，具有最大可達電壓Vdc1之電壓源係耦接至半橋式電路1104A，而具有最大可達電壓Vdc2之另一電壓源係耦接至半橋式電路1104B。

在一些實施例中，將預定數量之FETs整合於晶片上。例如，將半橋式電路的兩個FETs整合於一晶片上，而將另一半橋式電路的兩個FETs整合於另一晶片上。在另一實施例中，將四個FET支電路整合於一晶片上，而將另一組的四個FET支電路整合於另一晶片上。

圖11B為系統1150之實施例的圖式，用以說明使用FETs 318A、318B、318C、318D、318E、及318F之樹1156俾在O1輸出處產生放大方波形。系統1150係相同於圖3A的系統300或圖3B的系統348，但在系統1150中，相較於系統300或348所用之FETs而使用較多數量的FETs。此外，系統1150使用閘極驅動電路1158而非閘極驅動器311(圖3A、3B、及3D)。在無匹配器電漿源102(圖1)內，使用閘極驅動電路1158，而非閘極驅動器311(圖3A、3B、及3D)。此外，在無匹配器電漿源102內使用樹1156，而非半橋式FET電路318(圖3A、3B、及3D)。

系統1150包含閘極驅動電路1158、樹1156、電容器322A、及電極106。閘極驅動電路1158包含閘極驅動器1152A及閘極驅動器1152B。閘極驅動器1152B用作NOT閘。閘極驅動器1152A及1152B之輸入係耦接至信號產生器306(圖3A、3B、及3D)。此外，閘極驅動器1152A之輸出係耦接至FETs 318A至318C的閘極端子。並且，閘極驅動器1152A之供應電壓端子係耦接至輸出O1。相似地，閘極驅動器1152B之輸出係耦接至FETs 318D至318F的閘極端子，且閘極驅動器1152B之供應電壓端子係耦接至大地電位。

FET 318A之汲極端子D係耦接至DC電壓源1154A，FET 318B之汲極端子D係耦接至另一DC電壓源1154B，且FET 318C之汲極端子D係耦接至又另一DC電壓源1154C。FETs 318A、318B、及318C之各者的源極端子係耦接至輸出O1。此外，FETs 318D、318E、及318F之各者的源極端子係耦接至大地電位。FETs 318D、318E、及318F之各者的汲極端子係耦接至輸出O1。

應注意，FETs 318A與318F形成一半橋式電路。相似地，FETs 318B與318E形成另一半橋式電路。並且，FETs 318C與318D形成又另一半橋式電路。

由信號產生器306所產生之方波信號係由閘極驅動器1152A所接收，並被放大以產生閘極驅動信號1160A。相似地，由信號產生器306所產生之方波信號係由閘極驅動器1152B所接收，並被放大以產生閘極驅動信號1160B，其相較於閘極驅動信號1160A而為反向脈衝的。例如，在閘極驅動信號1160A具有高位準(如高功率位準)之時或時段期間，閘極驅動信號1160B具有低位準(如低功率位準)。此外，在閘極驅動信號1160A具有低位準(如低功率位準)之時或時段期間，閘極驅動信號1160B具有高位準(如高功率位準)。在另一範例中，在閘極驅動信號1160A從低位準轉變至高位準之時或時段期間，閘極驅動信號1160B從高位準轉變至低位準。相似地，在閘極驅動信號1160A從高位準轉變至低位準之時或時段期間，閘極驅動信號1160B從低位準轉變至高位準。

閘極驅動信號1160A係從閘極驅動器1152A之輸出供應至FETs 318A至318C的閘極端子。此外，閘極驅動信號1160B係從閘極驅動器1152B之輸出供應至FETs 318D至318F的閘極端子。由於閘極驅動信號1160B係相較於閘極驅動信號1160A而為反向脈衝的，因此，在FETs 318A、318B、及318C為導 通之時或時段期間，FETs 318D、318E、及318F為不導通。另一方面，在FETs 318A、318B、及318C為不導通之時或時段期間，FETs 318D、318E、及318F為導通。

此外，控制器304(圖3A、3B、及3D)係經由導線而耦接至電壓源1154A，經由導線而耦接至電壓源1154B，且經由導線而耦接至電壓源1154C。控制器304將電壓值提供至電壓源1154A至1154C。在推模式期間，在接收到電壓值之後，電壓源1154A即產生電壓信號，其係經由FET 318A(當導通時)而傳送至輸出O1。相似地，在推模式期間，在接收到電壓值之後，電壓源1154B即產生電壓信號，其係經由FET 318B(當導通時)而傳送至輸出O1。並且，在推模式期間，響應於接收到電壓值，電壓源1154C產生電壓信號，其係經由FET 318C(當導通時)而傳送至輸出O1。當FETs 318A至318C係在推模式時，在輸出O1處產生正電壓。

透過使供應至電壓源1154A至1154C之電壓值改變，控制器304對放大方波形的包絡進行整形。例如，基於供應至電壓源1154A至1154C之電壓值的變化率，而在輸出O1處產生具有任意形狀之包絡、或多狀態脈波形狀之包絡、或連續波形形狀之包絡的放大方波形。舉例而言，為了產生多狀態脈波形狀之包絡，透過控制器304使電壓值瞬間改變。在另一範例中，為了產生三角形脈波之包絡，透過控制器304使電壓值在共同方向上(如增加或減少)週期性地改變達一設定時段。在又另一範例中，為了產生任意波形之包絡，以隨機方式使電壓值瞬間改變及在共同方向上週期性地改變。

此外，在挽模式期間，透過閘極驅動信號1160A而使FETs 318A至318C關斷，且透過閘極驅動信號1160B而使FETs 318D至318F導通。在使 FETs 318A至318C關斷、且FETs 318D至318F導通之時段期間，在輸出O1處產生負電壓。透過在推挽模式下操作FETs 318A至318F而在輸出O1處產生放大方波形。放大方波形係經由輸出O1而傳送至電容器322A。

應注意，在一些實施例中，選用性地，將二極體並聯耦合於樹1156之FET的汲極端子與源極端子之間。例如，將二極體D1耦合於FET 318A的汲極端子與源極端子之間。相似地，將二極體D2耦合於FET 318B的汲極端子與源極端子之間，將二極體D3耦合於FET 318C的汲極端子與源極端子之間，將二極體D4耦合於FET 318D的汲極端子與源極端子之間。並且，將二極體D5耦合於FET 318E的汲極端子與源極端子之間，且將二極體D6耦合於FET 318F的汲極端子與源極端子之間。二極體D1至D3限制輸出O1處的正電壓，且二極體D4至D6限制輸出O1處的負電壓。

應進一步注意，雖然樹1156顯示六個FETs，但在一些實施例中，使用任何其他數量之FETs半橋式電路。例如，使用四、五、六、或十個半橋式電路，而非3個半橋式電路。

圖11C為系統1170之實施例的圖式，用以說明使用H電橋電路1172以為電極106供電。使用H電橋電路1172，而非半橋式電路。系統1170包含電壓源Vdc、電容器1174、FETs 318A至318D、閘極驅動器1152A及1152B、閘極驅動器1152C、及閘極驅動器1152D。閘極驅動器1152C與閘極驅動器1152B相同(如具有相同結構及功能)，且閘極驅動器1152D與閘極驅動器1152A相同。

系統1170更包含複數二極體D5、D6、D7、及D8。二極體D5係耦接於FET 318A之汲極端子與閘極端子之間。相似地，二極體D6係耦接於FET 318B之汲極端子與閘極端子之間。此外，二極體D7係耦接於FET 318C之汲極 端子與閘極端子之間，且二極體D8係耦接於FET 318D之汲極端子與閘極端子之間。

此外，閘極驅動器1152A之輸出係耦接至FET 318A之閘極端子，且閘極驅動器1152B之輸出係耦接至FET 318B之閘極端子。相似地，閘極驅動器1152C之輸出係耦接至FET 318C之閘極端子，且閘極驅動器1152D之輸出係耦接至FET 318D之閘極端子。閘極驅動器1152A至1152D之輸入係耦接至信號產生器306之輸出。電容器322A和電極106係耦接於FETs 318A與318C之源極端子之間、以及FETs 318B與318D之汲極端子之間。

當使FETs 318A及318D導通時，使FETs 318B及318C關斷。例如，FETs 318A及318D接收閘極驅動信號1160A並被導通。此外，FETs 318B及318C接收閘極驅動信號1160B並被關斷。在另一範例中，在使FETs 318A及318D導通之時或時段期間，使FETs 318B及318C關斷。

相似地，當使FETs 318B及318C導通時，使FETs 318A及318D關斷。例如，FETs 318B及318C接收閘極驅動信號1160B並被導通。此外，FETs 318A及318D接收閘極驅動信號1160B並被關斷。在另一範例中，在使FETs 318B及318C導通之時或時段期間，使FETs 318A及318D關斷。

當使FETs 318A及318D導通時，電流從電壓源Vdc經由FET 318A、電容器322A、電極106、及FET 318D而流至大地。相似地，當使FETs 318B及318C導通時，電流從電壓源Vdc經由FET 318C、電極106、電容器322A、及FET 318B而流至大地。因此，電流在兩相反方向上流經電極106，以在一段時脈週期期間於電極106的端子之間產生正與負電壓。

圖12A為系統1200之實施例的圖式，用以說明用於冷卻FET電路板1202(如半橋式或H電橋電路板)的冷卻板1204。半橋式FET電路318(圖3A、3B、及3D)、或H電橋電路1172(圖11C)、或樹1101(圖11A)、或樹1156(圖11B)係連接至FET電路板1202。冷卻板1204包含冷卻液體，其通過冷卻板1204內的冷卻管以冷卻FET電路板1202的FETs，例如FETs 318A-318F(圖3A、3B、及11B)、或圖1A之FETs、或圖11C之FETs。

在一些實施例中，冷卻板1204係位在FET電路板1202上方，而非使冷卻板1204位在FET電路板1202下方。

圖12B-1為系統1210之實施例的側視圖，用以說明複數積體電路晶片1214A、1214B、及1214C之冷卻。系統1210包含冷卻板1212、印刷電路板(PCB)1216、及晶片1214A、1214B、及1214C。各晶片1214A、1214B、及1214C包含電路，如半橋式FET電路318(圖3A、3B、及3D)、或H電橋電路1172(圖11C)、或樹1101(圖11A)、或樹1156(圖11B)。在一些實施例中，各晶片1214A、1214B、及1214C包含任何數量的電晶體、或任何數量的半橋式電路或H電橋電路或樹。

冷卻板1212係經由熱膠1218(如散熱膏或導熱膏，其用以傳導熱)而耦接至印刷電路板1216及晶片1214A、1214B、及1214C。各晶片1214A、1214B、及1214C係經由印刷電路板1216中的切口而接合至印刷電路板1216，俾使晶片與冷卻板1212相接觸。此外，各晶片1214A、1214B、及1214C係經由在晶片邊緣的複數連接器而電性耦合至印刷電路板1216。例如，晶片1214A、1214B、及1214C係焊接至印刷電路板1216。

當冷卻液體(例如水)經由冷卻板1212內的一或更多冷卻通道(例如冷卻管)而輸送時，冷卻板1212冷卻，以將由晶片1214A、1214B、及1214C之電晶體所產生的熱傳遞離開晶片。各冷卻通道具有冷卻液體進入的入口及冷卻液體離開的出口。此外，熱膠1218有助於將由晶片1214A、1214B、及1214C之電晶體所產生的熱傳導離開晶片。

圖12B-2為系統1211之實施例的俯視等角視圖，用以說明積體電路晶片1214A、1214B、及1214C之冷卻。系統1211包含閘極驅動電路1158、系統1210、及電抗電路206。閘極驅動器1158係經由印刷電路板1216上的複數輸入連接器而耦接至印刷電路板1216。此外，印刷電路板1216上的輸出O1係耦接至電抗電路206。冷卻板1212係位在印刷電路板1216下方，且係經由熱膠1218(圖12B-1)而耦接至印刷電路板1216。應注意，冷卻板1212與晶片1214A、1214B、及1214C係水平放置的。例如，冷卻板1212位於一水平面中，而晶片1214A、1214B、及1214C位於另一水平面中。

圖12C為系統1220之實施例的俯視等角視圖，用以說明當晶片係垂直裝設於印刷電路板1222上時，積體電路晶片1214A、1214B、及1214C之冷卻。系統1220包含印刷電路板1222、冷卻板1226、及板件1224。晶片1214A、1214B、及1214C係電性耦合至板件1224，板件1224係耦接至印刷電路板1222。此外，冷卻板1226係相對於印刷電路板1222而垂直接合。在板件1224與冷卻板1226之間存在一空間。冷卻液體通過冷卻板1226內的一或更多冷卻通道，俾將冷卻板1226冷卻。當冷卻板1226係冷的時，由晶片1214A、1214B、及1214C所產生的熱經由傳導及對流而傳遞至遠離晶片的區域。

圖12D為系統1230之實施例的俯視等角視圖，用以說明當冷卻板1226與板件1224相鄰設置時，積體電路晶片1214A、1214B、及1214C之冷卻。冷卻板1226係垂直接合至印刷電路板1222，且係耦接至板件1224以設置於板件1224旁邊。在冷卻板1226與板件1224之間沒有空間。缺少空間使得冷卻板1226與板件1224之間的任何雜散電容減小。冷卻板1226係設置於板件1224的左側，如圖12D所示。

在許多實施例中，將熱膠1218(圖12B-1)施用於冷卻板1226與板件1224之間，以促進冷卻板1226與板件1224之間的傳導，俾進一步促進晶片1214A、1214B、及1214C之冷卻。

在一些實施例中，冷卻板1226係設置於板件1224的右側且鄰接於板件1224，而非設置於板件1224的左側。

圖12E為系統1240之實施例的側視圖，用以說明將晶片1214A、1214B、及1214C冷卻之實施例。系統1240包含印刷電路板1219、積體電路封裝體1242、熱沉1244、及冷卻風扇1246。熱沉1244具有複數鰭片，其係由金屬(例如鋁)所製成。封裝體1242係耦接於印刷電路板1219的頂表面，且係設置於印刷電路板1219的頂表面上。此外，熱沉1244係耦接於封裝體1242的頂表面，且係設置於封裝體1242的頂表面上。並且，冷卻風扇1246係耦接至熱沉1244，且係設置於熱沉1244上方。晶片1214A、1214B、及1214C係嵌入於封裝體1242中。

由晶片1214A、1214B、及1214C所產生的熱係經由熱沉1244而傳遞離開晶片。此外，操作冷卻風扇1246以將熱傳遞離開晶片1214A、1214B、及1214C。

在許多實施例中，使用複數冷卻風扇，而非使用冷卻風扇1246。在一些實施例中，使用複數熱沉，而非使用熱沉1244。

圖12F為系統1250之實施例的側視圖，用以說明將晶片1214A、1214B、及1214C冷卻之另一實施例。系統1250包含印刷電路板1219、封裝體1242、熱沉1244、及冷卻板1252。系統1250與系統1240(圖12E)相同，但取代冷卻風扇1246(圖12E)，冷卻板1252係設置於熱沉1244之頂表面上且耦接於熱沉1244之頂表面。

冷卻液體係透過冷卻板1252之一或更多通道而輸送，以將冷卻板1252冷卻。當冷卻板1252被冷卻時，由晶片1214A、1214B、及1214C所產生的熱係經由熱沉1244與冷卻板1252而傳遞離開晶片，俾將晶片冷卻。

圖12G為系統1260之實施例的側視圖，用以說明將晶片1214A、1214B、及1214C冷卻的又另一實施例。系統1260包含印刷電路板1219、封裝體1242、及熱沉1244。由晶片1214A、1214B、及1214C所產生的熱係透過傳導而傳遞至熱沉1244。

圖12H為系統1270之實施例的側視圖，用以說明冷卻板1274及容器1272，在其中銑削通道CH1及CH2。容器1272容置著無匹配器電漿源102(圖1)。例如，無匹配器電漿源102係位在容器1272內的印刷電路板上。在容器1272之底表面中銑削通道CH1之一部份，而在冷卻板1274之頂表面中銑削通道CH1之剩餘部份。相似地，在容器1272之底表面中銑削通道CH2之一部份，而在冷卻板1274之頂表面中銑削通道CH2之剩餘部份。各通道CH1及CH2為U型。

此外，將O型環1276A附著於容器1272之底表面，而將另一O型環1276B附著於冷卻板1274之頂表面。容器1272與冷卻板1274彼此相接觸，使 得O型環1276A與1276B形成密封，俾使通道CH1及CH2內的冷卻液體被密封。冷卻液體係用以冷卻受供電之元件，如半橋式FET電路318(圖3A、3B、及3D)、或H電橋電路1172(圖11C)、或樹1101(圖11A)、或樹1156(圖11B)。

在一些實施例中，各通道CH1及CH2具有不同於U型的外形。在許多實施例中，在容器1272與冷卻板1274內銑削任何數量的通道。例如，在容器1272與冷卻板1274內形成四個線型通道，而非為U型的各個通道CH1及CH2。

圖13為冷卻板1300之實施例的等角視圖。冷卻板1300為冷卻板1204(圖12A)、1212(圖12B-1及12B-2)、1226(圖12C及12D)、及1252(圖12F)之任一者的範例。冷卻板1300包含一冷卻通道1304A(如一管件)及另一冷卻通道1304B。各冷卻通道1304A及1304B具有接收冷卻液體的入口、及冷卻液體離開的出口。冷卻通道1304A及1304B係嵌入於冷卻板1300之本體1302(如一金屬板)中。

在一些實施例中，取代管件而在本體1302中鑽孔，以在冷卻板1300內形成一或更多通道，用於冷卻液體通過。

在許多實施例中，使用智能冷板。例如，本文所述之冷板係耦接至一熱電偶。熱電偶係進一步耦接至控制器304(圖3A、3B、及3D)。來自熱電偶的信號被傳送至控制器304。控制器304根據從熱電偶接收的信號而判定冷板的溫度。此外，控制器304係耦接至一驅動器，該驅動器係耦接至智能冷板，以控制冷卻液體流入及流出冷板的一或更多通道，俾進一步控制智能冷板的溫度。智能冷板之溫度控制係用於控制半橋式電路的溫度，該半橋式電路係設置於智能冷板附近(例如與其相鄰或相距一短距離)。智能冷板之此類溫度控 制使凝結的機會降低，俾進一步使智能冷板與本文所述之半橋式電路的腐蝕機會降低。

圖14A為系統1400之實施例的圖式，用以說明ICP腔室1402與無匹配器電漿源102之使用。腔室1402包含TCP線圈1404、介電窗1410、及腔室1402之真空封閉空間。介電窗1410係位在真空封閉空間的上方。TCP線圈1404係位在介電窗1410上方。

TCP線圈1404於一端係耦接至無匹配器電漿源102，而於相反端係耦接至大地電位或電容器。在相反端的電容器係耦接至大地電位。真空封閉空間更包含基板固持件1412，如靜電夾頭或下電極。基板固持件1412係經由RF匹配器1406而耦接至RF產生器1408。本文所用之RF匹配器係參照圖19而於下述進一步說明。本文所用之RF產生器包含RF電源，其為產生正弦波信號的振盪器。此係與產生方波信號的信號產生器306(圖3A、3B、及3D)相比較。RF匹配器1406係經由RF電纜1409而耦接至RF產生器1408。

無匹配器電漿源102將整形正弦波形供應至TCP線圈1404。此外，RF產生器1408產生RF信號(如正弦波信號)，該RF信號被供應至RF匹配器1406。RF匹配器1406將負載(例如基板固持件1412及電漿腔室1402內的電漿)的阻抗與來源(例如RF產生器1408及RF電纜1409)的阻抗作匹配，以產生經修正的RF信號，其中負載耦接至RF匹配器1406的輸出，來源耦接至RF匹配器1406的輸入。當除了供應一或更多處理氣體至基板固持件1412與介電窗1410之間的間隙之外，還將整形正弦波形供應至TCP線圈1404且將經修正之RF信號供應至基板固持件1412時，電漿被點燃或維持於真空封閉空間中，以對設置於電漿腔室 1402內之基板108進行處理。處理氣體之範例包括含氧氣體、含氮氣體、及含氟氣體。

圖14B為系統1403之實施例的圖式，用以說明ICP腔室1402之使用，其中無匹配器電漿源102係耦接至基板固持件1412，且TCP線圈1404係經由RF匹配器1406而耦接至RF產生器1408。無匹配器電漿源102係經由連接部110而耦接至基板固持件1412，基板108係設置於基板固持件1412上以進行處理。此外，RF產生器1408係經由RF電纜1409及RF匹配器1406而耦接至TCP線圈1404。除了供應一或更多處理氣體至基板固持件1412與介電窗1410之間的間隙之外，經修正之RF信號係從RF匹配器1406供應至TCP線圈1404，且整形正弦波形係從無匹配器電漿源102供應至基板固持件1412，俾在電漿腔室1402內點燃或維持電漿。

圖14C為系統1405之實施例的圖式，用以說明ICP腔室1402之另一使用方式，其中無匹配器電漿源102係耦接至基板固持件1412，且另一無匹配器電漿源102係耦接至TCP線圈1404。無匹配器電漿源102將整形正弦波形供應至TCP線圈1404，且無匹配器電漿源102將整形正弦波形供應至基板固持件1412。當除了供應整形正弦波形至TCP線圈1404及基板固持件1412之外，還供應一或更多處理氣體至基板固持件1412與介電窗1410之間的間隙時，電漿於電漿腔室1402內產生或維持。

應注意，在一些實施例中，相較於耦接至基板固持件1412的無匹配器電漿源102的電晶體數量，耦接至TCP線圈1404的無匹配器電漿源102具有不同數量的放大電路或樹之電晶體。例如，耦接至TCP線圈1404的無匹配器 電漿源102中之半橋式電路數量係不同於耦接至基板固持件1412的無匹配器電漿源102中之半橋式電路數量。

在許多實施例中，耦接至TCP線圈1404的無匹配器電漿源102的操作頻率係不同於耦接至基板固持件1412的無匹配器電漿源102的操作頻率。

在一些實施例中，耦接至TCP線圈1404的無匹配器電漿源102的操作頻率係相同於耦接至基板固持件1412的無匹配器電漿源102的操作頻率。

應進一步注意，系統1400(圖14A)、1403(圖14B)、或1405之任一者係用以處理基板108(例如在其上執行導體蝕刻)。

圖14D為系統1420之實施例的圖式，其說明無匹配器電漿源102與法拉第屏蔽1422的耦合。系統1420包含ICP電漿腔室1424。電漿腔室1424包含TCP線圈1404、介電窗1410、法拉第屏蔽1422、及真空腔室。法拉第屏蔽1422係位在介電窗1410下方。無匹配器電漿源102係耦接至法拉第屏蔽1422，以將整形正弦波形供應至法拉第屏蔽1422，俾使電漿腔室1424內所執行之處理的殘留材料沉積於介電窗1410上的機會降低。因此，電漿腔室1424的壁部受保護而免於侵蝕。

在一些實施例中，法拉第屏蔽1422係位在TCP線圈1404與介電窗1410之間。

圖14E為系統1430之實施例的圖式，用以說明TCP線圈1432A與另一TCP線圈1432B之多工。系統1430包含ICP電漿腔室1434。ICP電漿腔室1434包含基板固持件1412、介電窗1410、及TCP線圈1432A與1432B。

TCP線圈1432A係耦接至無匹配器功率源102，且TCP線圈1432B係耦接至另一無匹配器功率源102。系統1430更包含控制器1436，其係耦接至無匹配器功率源102及另一無匹配器功率源102。

無匹配器功率源102及另一無匹配器功率源102係相對於彼此而多工操作。例如，在控制器1436傳送信號以將耦接至TCP線圈1432A的無匹配器功率源102打開之時或時段期間，控制器1436傳送信號以將耦接至TCP線圈1432B的無匹配器功率源102關掉。相似地，在控制器1436傳送信號以將耦接至TCP線圈1432B的無匹配器功率源102打開之時或時段期間，控制器1436傳送信號以將耦接至TCP線圈1432A的無匹配器功率源102關掉。

因此，當耦接至TCP線圈1432A的無匹配器功率源102提供功率至TCP線圈1432A時，耦接至TCP線圈1432B的無匹配器功率源102不提供功率至TCP線圈1432B。相似地，當耦接至TCP線圈1432B的無匹配器功率源102提供功率至TCP線圈1432B時，耦接至TCP線圈1432A的無匹配器功率源102不提供功率至TCP線圈1432A。例如，在功率從無匹配器功率源102提供至TCP線圈1432A的時段期間，另一無匹配器功率源102不提供功率至TCP線圈1432B。相似地，在功率從無匹配器功率源102提供至TCP線圈1432B的時段期間，另一無匹配器功率源102不提供功率至TCP線圈1432A。

在一些實施例中，同時操作無匹配器功率源兩者，而非執行多工操作，在多工操作中，耦接至TCP線圈1432A的無匹配器功率源102與耦接至TCP線圈1432B的另一無匹配器功率源102係多工處理的。例如，當耦接至TCP線圈1432A的無匹配器功率源102提供功率至TCP線圈1432A時，耦接至TCP線圈1432B的無匹配器功率源102亦提供功率至TCP線圈1432B。舉例而言，在功 率從無匹配器功率源102提供至TCP線圈1432A的時段期間，另一無匹配器功率源102亦提供功率至TCP線圈1432B。

圖15A為系統1500之實施例的圖式，用以說明無匹配器電漿源102與CCP腔室1502之使用。系統1500包含CCP腔室1502及無匹配器電漿源102。CCP腔室1502包含基板固持件1412(如靜電夾頭)，且更包含上電極1504，其面向基板固持件1412。基板固持件1412係經由RF匹配器1406而耦接至RF產生器1408。無匹配器電漿源102經由連接部110而供應整形正弦波形至上電極1504，以在電漿腔室1502中產生或維持電漿。此外，經修正之RF信號係從RF匹配器1406供應至基板固持件1412。此外，當除了供應整形正弦波形之外，還供應一或更多處理氣體至基板固持件1412與上電極1504之間的間隙時，電漿於CCP腔室1502中產生或維持，俾對基板108進行處理，基板108係設置於基板固持件1412上方。

在一些實施例中，基板固持件1412係經由RF匹配器而耦接至RF產生器，而非使基板固持件1412耦接至大地電位。RF產生器產生一RF信號，其被提供至RF匹配器。RF匹配器對RF信號進行修正，以產生經修正之RF信號。經修正之RF信號被供應至基板固持件1412，以在電漿腔室1502中產生或維持電漿。

在許多實施例中，基板固持件1412係耦接至大地電位，而非耦接至RF產生器。

圖15B為系統1510之實施例的圖式，用以說明無匹配器電漿源102與CCP腔室1502之使用，其中無匹配器電漿源102係耦接至基板固持件1412。此外，上電極1504係耦接至大地電位。無匹配器電漿源102經由連接部 110而供應整形正弦波形至基板固持件1412。此外，當除了供應整形正弦波形至基板固持件1412之外，還供應一或更多處理氣體至基板固持件1412與上電極1504之間的間隙時，電漿於CCP腔室1502中產生或維持。產生或維持電漿以對基板108進行處理，基板108係設置於基板固持件1412上方。

在一些實施例中，上電極1504係經由RF匹配器而耦接至RF產生器，而非使上電極1504耦接至大地電位。RF產生器產生一RF信號，其被提供至RF匹配器。RF匹配器對RF信號進行修正，以產生經修正之RF信號。經修正之RF信號被供應至上電極1504，以在電漿腔室1502中產生或維持電漿。

圖15C為系統1520之實施例的圖式，用以說明無匹配器電漿源102與CCP腔室1502之使用，其中無匹配器電漿源102係耦接至基板固持件1412，且另一無匹配器電漿源102係耦接至上電極1504。無匹配器電漿源102經由連接部110而供應整形正弦波形至基板固持件1412，且無匹配器電漿源102經由連接部110而供應整形正弦波形至上電極1504。此外，當除了供應整形正弦波形至基板固持件1412及上電極1504之外，還供應一或更多處理氣體至基板固持件1412與上電極1504之間的間隙時，電漿於CCP腔室1502中產生或維持。產生或維持電漿以對基板108進行處理，基板108係設置於基板固持件1412上方。

應注意，系統1500(圖15A)、1510(圖15B)、或1520之任一者係用以處理基板108(例如在其上執行介電質蝕刻操作)。

圖15D為系統1530之實施例的圖式，用以說明無匹配器功率源102、及RF產生器1408與1534耦接至CCP腔室1502之基板固持件1412。舉例而言，無匹配器功率源102的操作頻率係不同於RF功率產生器1408的操作頻率，且RF功率產生器1408的操作頻率係不同於RF功率產生器1534的操作頻率。舉 例而言，無匹配器功率源102的操作頻率為400kHz，RF功率產生器1408的操作頻率為2MHz或13.56MHz或27MHz，且RF功率產生器1534的操作頻率為60MHz。RF功率產生器1408與1534之各者包含產生正弦波形的振盪器，以將RF功率供應至基板固持件1412。RF功率產生器1408與1534皆不具有信號產生器306(圖3A、3B、及3D)。

無匹配器功率源102將整形正弦波形提供至基板固持件1412。此外，RF功率產生器1408與1534將RF功率提供至基板固持件1412，以對基板108進行處理。

圖15E為系統1540之實施例的圖式，用以說明無匹配器功率源102、及RF功率產生器1408與1534耦接至CCP腔室1502之上電極1504。無匹配器功率源102將整形正弦波形提供至上電極1504。此外，RF功率產生器1408與1534將RF功率提供至上電極1504，以對基板108進行處理。

圖15F為系統1550之實施例的圖式，用以說明無匹配器功率源102、及RF功率產生器1408與1534耦接至CCP腔室1502之基板固持件1412，且用以進一步說明無匹配器功率源102、及RF功率產生器1408與1534耦接至CCP腔室1502之上電極1504。無匹配器功率源102將整形正弦波形提供至上電極1504。並且，另一無匹配器功率源102將整形正弦波形提供至基板固持件1412。此外，RF功率產生器1408與1534將RF功率提供至上電極1504，且另一組RF功率產生器1408與1534將RF功率提供至基板固持件1412，以對基板108進行處理。

在一些實施例中，基板固持件1412係耦接至複數無匹配器電漿源，該複數無匹配器電漿源之各者為無匹配器電漿源102。無匹配器電漿源之 各者具有不同的操作頻率。例如，無匹配器電漿源之第一者具有400kHz或2MHz的操作頻率。無匹配器電漿源之第二者具有27MHz的操作頻率，且無匹配器電漿源之第三者具有60MHz的操作頻率。

在許多實施例中，上電極1504係耦接至複數無匹配器電漿源，該複數無匹配器電漿源之各者為無匹配器電漿源102。如上所述，無匹配器電漿源之各者具有不同的操作頻率。

在一些實施例中，上電極1504係耦接至複數無匹配器電漿源，該複數無匹配器電漿源之各者為無匹配器電漿源102。此外，基板固持件1412係耦接至複數無匹配器電漿源，該複數無匹配器電漿源之各者為無匹配器電漿源102。如上所述，耦接至基板固持件1412的無匹配器電漿源之各者具有不同的操作頻率。相似地，如上所述，耦接至上電極1504的無匹配器電漿源之各者具有不同的操作頻率。

圖16A為系統1600之實施例的圖式，用以說明具有噴淋頭1604的電漿腔室1602，噴淋頭1604係耦接至無匹配器電漿源102。系統1600包含電漿腔室1602及無匹配器電漿源102。電漿腔室1602具有噴淋頭1604及基板固持件1412，基板固持件1412係耦接至大地電位。噴淋頭1604具有複數開口，以容許處理材料(如處理氣體或液體材料，如金屬材料)通往噴淋頭1604與基板固持件1412之間的間隙，俾對基板108進行處理。例如，噴淋頭1604係用於在基板108上執行原子層沉積或化學氣相沉積。當除了供應整形正弦波形至噴淋頭1604內的上電極之外，還供應一或更多處理材料至基板固持件1412與噴淋頭1604之間的間隙時，電漿於電漿腔室1602中產生或維持。產生或維持電漿以對基板108進行處理，基板108係設置於基板固持件1412上方。

在一些實施例中，電漿腔室1602的基板固持件1412係經由RF匹配器而耦接至RF產生器，而非使基板固持件1412耦接至大地電位。RF產生器產生一RF信號，其被提供至RF匹配器。RF匹配器對RF信號進行修正，以產生經修正之RF信號。經修正之RF信號被供應至電漿腔室1602內的基板固持件1412，以在電漿腔室1602內產生或維持電漿。

圖16B為系統1610之實施例的圖式，用以說明無匹配器電漿源102與基板固持件1412的耦合，而非與噴淋頭1604耦合。系統1610包含電漿腔室1602。無匹配器電漿源102係經由連接部110而耦接至基板固持件1412，且噴淋頭1604係耦接至大地電位。當除了供應整形正弦波形至基板固持件1412之外，還供應一或更多處理材料至基板固持件1412與噴淋頭1604之間的間隙時，電漿於電漿腔室1602中產生或維持。產生或維持電漿以對基板108進行處理，基板108係設置於基板固持件1412上方。

在一些實施例中，噴淋頭1604中的上電極係經由RF匹配器而耦接至RF產生器，而非使上電極耦接至大地電位。RF產生器產生一RF信號，其被提供至RF匹配器。RF匹配器對RF信號進行修正，以產生經修正之RF信號。經修正之RF信號被供應至噴淋頭1604中的上電極，以在電漿腔室1602內產生或維持電漿。

圖16C為系統1620之實施例的圖式，用以說明無匹配器電漿源102與基板固持件1412的耦合，以及另一無匹配器電漿源102與噴淋頭1604的耦合。系統1620包含複數無匹配器電漿源102及電漿腔室1602。無匹配器電漿源102經由連接部110而供應整形正弦波形至基板固持件1412，且無匹配器電漿源102經由連接部110而供應整形正弦波形至噴淋頭1604之上電極。當除了供應整 形正弦波形至噴淋頭1604中的上電極與基板固持件1412之外，還供應一或更多處理材料至基板固持件1412與噴淋頭1604之間的間隙時，電漿於電漿腔室1602中產生或維持。產生或維持電漿以對基板108進行處理，基板108係設置於基板固持件1412上方。

圖17A為系統1700之實施例的圖式，用以說明複數無匹配器電漿源(如無匹配器電漿源102)與複數微源1704A、1704B、1704C、及1704D的耦合。系統1700包含複數無匹配器電漿源及電漿腔室1703。電漿腔室1703包含複數微源1704A至1704D及真空腔室1702。無匹配器電漿源102係耦接至微源1704A的電極，且另一無匹配器電漿源102係耦接至微源1704B的電極。相似地，又另一無匹配器電漿源102係耦接至微源1704C的電極，且另一無匹配器電漿源102係耦接至微源1704D的電極。每一微源1704A至1704D為一封閉空間，用於在封閉空間內形成電漿。

當供應一或更多處理氣體及整形正弦波形至微源1704A時，電漿在微源1704A內產生，並從微源1704A與真空腔室1702之間的開口被提供至真空腔室1702。此外，當供應一或更多處理氣體及整形正弦波形至微源1704B時，電漿在微源1704B內產生，並從微源1704B與真空腔室1702之間的開口被提供至真空腔室1702。相似地，在微源1704C及1704D內所產生的電漿被供應至真空腔室1702。

真空腔室1702包含基板固持件1412，基板108係設置於基板固持件1412上。從微源1704A至1704D進入真空腔室1702的電漿係用於處理基板108。

圖17B為系統1710之實施例的圖式，用以說明基板固持件1412與RF產生器1408和無匹配器電漿源102的耦合。系統1710包含微源1704A、1704B、1704C、及1704D及電漿腔室1703。

此外，在系統1710中，RF產生器1408係耦接至基板固持件1412，且無匹配器電漿源102亦係耦接至基板固持件1412。耦接至基板固持件1412之無匹配器電漿源102的操作頻率係不同於RF產生器1408的操作頻率。例如，當耦接至基板固持件1412之無匹配器電漿源102係在400kHz或2MHz之頻率下操作時，RF產生器1408係在13.56MHz或27MHz或60MHz之頻率下操作。在另一範例中，當耦接至基板固持件1412之無匹配器電漿源102係在13.56MHz或27MHz或60MHz之頻率下操作時，RF產生器1408係在400kHz或2MHz之頻率下操作。無匹配器電漿源102將放大方波形供應至基板固持件1412，且RF產生器1408將RF功率供應至基板固持件1412，俾對電漿腔室1703內的基板108進行處理。

圖17C為系統1720之實施例的圖式，用以說明從無匹配器電漿源102提供RF功率至夾頭1722內的柵極1726A與1726B，以及從RF產生器1408提供RF功率至夾頭1722的陰極。系統1720包含電漿腔室1730、RF產生器1408、無匹配器電漿源102、另一RF產生器1408、及另一無匹配器電漿源102。電漿腔室1730包含內TCP線圈1724A與外TCP線圈1724B。此外，電漿腔室1730包含夾頭1722，例如靜電夾頭。

RF產生器1408係耦接至內TCP線圈1724A，且無匹配器電漿源係耦接至外TCP線圈1724B。此外，無匹配器電漿源102係耦接至夾頭1722的柵極 1726A，且另一無匹配器電漿源102係耦接至柵極1726B。另一RF產生器1408係耦接至夾頭1722的陰極。

RF產生器1408將RF功率提供至內TCP線圈1724A。此外，耦接至外TCP線圈1724B的無匹配器電漿源102將放大方波形供應至外TCP線圈1724B。再者，耦接至柵極1726A的無匹配器電漿源102將放大方波形供應至柵極1726A。此外，耦接至柵極1726B的無匹配器電漿源102將放大方波形供應至柵極1726B。此外，耦接至陰極的RF產生器1408將RF功率提供至陰極，俾對基板108進行處理。

圖18為系統1800之實施例的圖式，用以說明用於容置無匹配器電漿源102的封閉空間1802。系統1800包含封閉空間1802及電漿腔室1803。電漿腔室1803之範例包含電漿腔室104(圖1)、ICP腔室1402(圖14A-14C)、ICP腔室1424(圖14B)、CCP腔室1502(圖15A-15C)、及電漿腔室1602(圖16A-16C)、及圖17A中所圖示的電漿腔室1703。例如，封閉空間1802具有與中央處理單元(CPU)外殼或鞋盒之尺寸相似的尺寸。

此外，系統1800包含網路1810、伺服器1812、及控制終端1814。封閉空間1802為一容器，用於包圍印刷電路板1808。複數晶片1804A、1804B、及1804C係耦接至印刷電路板1808。晶片1804A具有控制器板302(圖3A、3B、及3D)。此外，晶片1804A具有一閘極驅動器，例如閘極驅動器311(圖3A、3B、及3D)或閘極驅動電路1158(圖11B)、或閘極驅動器1152A至1152D(圖11C)。再者，晶片1804C具有半橋式FET電路318(圖3A、3B、及3D)、H電橋電路1172(圖11C)、樹1101(圖11A)、或樹1156(圖11B)。

網路1810之範例包含電腦網路，例如網際網路、內部網路、或其組合。控制終端1814之範例包含電腦，例如膝上型電腦、桌上型電腦、平板、或智慧型手機。控制終端1814係經由伺服器1812及網路1810而連接至複數封閉空間(如封閉空間1802)，以經由複數封閉空間而控制複數電漿腔室。

應注意，相較於RF產生器之外殼及RF匹配器之外殼的尺寸，封閉空間1802的尺寸小許多。除了節省所使用的空間之外，封閉空間1802的尺寸減小還節省了成本。

冷卻板1806為晶片1804C提供冷卻。冷卻板1806係位在晶片1804C下方或上方。例如，冷卻板1806係經由熱膠而耦接至晶片1804C。

在一些實施例中，控制器板302及閘極驅動器係位在相同的晶片上。此外，在許多實施例中，閘極驅動器、以及半橋式FET電路318、樹1101、和樹1156之任一者係位在相同的晶片上。再者，在若干實施例中，控制器板302、以及半橋式FET電路318、樹1101、和樹1156之任一者係位在相同的晶片上。並且，在一些實施例中，控制器板302、閘極驅動器、以及半橋式FET電路318、樹1101、和樹1156之任一者係位在相同的晶片上。

圖19為系統1902之實施例的方塊圖，用以說明RF電纜1908及RF匹配器1906。RF電纜1908之範例為同軸電纜。RF匹配器1906之範例為阻抗匹配器、或阻抗匹配電路、或阻抗匹配網路。RF匹配器1906具有複數電路元件，例如電感器、電容器、電阻器、或其組合。系統1902更包含RF產生器1904及具有電極1912的電漿腔室1910。

RF產生器1904包含一RF電源，其產生具有正弦波形的RF信號。正弦波形的RF信號係經由RF電纜1908而供應至RF匹配器1906。RF匹配器1906 將負載(例如電漿腔室1910)的阻抗與來源(例如RF產生器1904及RF電纜1908)的阻抗作匹配，以產生經修正的RF信號，其中負載耦接至RF匹配器1906的輸出，來源耦接至RF匹配器1906的輸入。經修正之RF信號被供應至電極1912。系統100(圖1)缺少在無匹配器電漿源102與電漿腔室104之間的RF電纜1908及RF匹配器1906，以使功率從電漿腔室104經由RF匹配器1906及RF電纜1908而反射至RF源102(圖1)的機會減少。

可藉由包含下列各者之各種電腦系統構造以實行本文所述之實施例：手持硬體單元、微處理器系統、基於微處理器的或可程式化的消費性電子產品、迷你電腦、主機電腦等。亦可在分散式計算環境中實行本文所述之實施例，在該等分散式計算環境中工作係藉由透過電腦網路連結的遠程處理硬體單元加以執行。

在一些實施例中，控制器(例如，主機電腦等)為系統的一部分，該系統可為上述例子的一部分。該系統包含半導體處理設備，該半導體處理設備包含(複數)處理工具、(複數)腔室、(複數)處理用平台、及/或特定的處理元件(晶圓基座、氣體流動系統等)。該系統係與電子設備整合，以在半導體晶圓或基板之處理之前、期間、以及之後，控制其運作。電子設備被稱為「控制器」，其可控制系統的各種元件或子部件。取決於處理需求及/或系統類型，將控制器程式設計成控制本文所揭露之任何處理，包含處理氣體的傳送、溫度設定(例如，加熱及/或冷卻)、壓力設定、真空設定、功率設定、RF產生器設定、RF匹配電路設定、頻率設定、流速設定、流體傳送設定、位置和操作設定、晶圓轉移(進出與系統連接或接合之工具及其他轉移工具、及/或負載閘)。

廣泛來說，在許多實施例中，將控制器定義為具有接收指令、 發佈指令、控制運作、啟動清洗操作、啟動終點量測等之許多積體電路、邏輯、記憶體、及/或軟體的電子設備。積體電路包含：儲存程式指令之韌體形式的晶片、數位訊號處理器(DSPs)、定義為特殊應用積體電路(ASICs)、可程式邏輯裝置(PLDs)的晶片、及/或一或更多微處理器、或執行程式指令(例如，軟體)的微控制器。程式指令為以不同的單獨設定(或程式檔案)之形式而傳達至控制器或系統的指令，該單獨設定(或程式檔案)為實行處理(在半導體晶圓上，或是對半導體晶圓)而定義操作參數。在一些實施例中，操作參數係由製程工程師所定義之配方的一部分，俾在一或更多以下者(包含：覆層、材料、金屬、氧化物、矽、二氧化矽、表面、電路、及/或基板的晶粒)的製造期間實現一或更多處理步驟。

在一些實施例中，控制器為電腦的一部分，或耦接至電腦，該電腦係與系統整合、耦接至系統、或以網路連接至系統、或以其組合之方式連接至系統。例如，控制器在容許晶圓處理之遠端存取的「雲端」或廠房主機電腦系統的全部或部分中。控制器使系統能夠遠端存取，以監控製造運作的當前進度、檢查過去製造運作的歷史、由複數之製造運作而檢查趨勢或效能指標，以改變當前處理的參數、設定當前處理之後的處理步驟、或開始新的製程。

在一些實施例中，遠端電腦(例如，伺服器)通過電腦網路提供製程配方至系統，該網路包含局域網路或網際網路。遠端電腦包含使用者介面，其可達成參數及/或設定的接取、或對參數及/或設定進行程式化，接著將該參數及/或該設定由遠端電腦傳達至系統。在一些例子中，控制器以處理晶圓之設定的形式接收指令。應理解，設定係特定地針對將在晶圓上執行之製程的類型及控制器接合或控制之工具的類型。因此，如上所述，控制器為分散式，例如 藉由包含以網路的方式連接彼此且朝向共同目的(例如，本文所述之執行程序)而運作的一或更多分離的控制器。用於此目的之分散式控制器的範例包含在腔室上、與位於遠端的一或更多積體電路(例如，在作業平臺位準處、或作為遠端電腦的一部分)進行通訊的一或更多積體電路，兩者結合以控制腔室中的製程。

在許多實施例中，系統包含但不限於以下各者：電漿蝕刻腔室、沉積腔室、旋轉淋洗腔室、金屬電鍍腔室、清洗腔室、斜角緣部蝕刻腔室、物理氣相沉積(PVD)腔室、化學氣相沉積(CVD)腔室、原子層沉積(ALD)腔室、原子層蝕刻(ALE)腔室、離子植入腔室、以及在半導體晶圓的製造及/或加工中相關聯、或使用的任何其他半導體處理腔室。

應進一步注意，雖然上述操作係參照變壓耦合式電漿(TCP)反應器而描述，但在一些實施例中，上述操作應用於其他類型的電漿腔室，例如導體工具等。

如上所述，取決於將藉由工具執行之處理，控制器與半導體製造工廠中之一或更多的以下各者進行通訊：其他工具電路或模組、其他工具元件、群集工具、其他工具介面、鄰近之工具、相鄰之工具、遍布工廠的工具、主電腦、另一控制器、或材料運輸中所使用之工具，該材料運輸中所使用之工具將晶圓容器輸送往返於工具位置及/或裝載埠。

有鑑於以上實施例，應理解，其中一些實施例採用許多以電腦實施的操作，其涉及儲存於電腦系統中的資料。該等電腦實行之操作係操控物理量的操作。

其中一些實施例亦係關於硬體單元或執行該等操作的設備。該設備係特別地針對特殊用途電腦而構建。當被定義為特殊用途電腦時，該電腦 執行其他處理、程式執行或非特殊用途之部分的例行工作、而仍有特殊用途之操作的能力。

在一些實施例中，藉由儲存於電腦記憶體中、或透過電腦網路獲取的電腦程式以選擇性地啟用或配置的電腦來執行本文所述操作。當資料係透過電腦網路獲取時，可藉由電腦網路上的其他電腦(例如，計算資源之雲端)以處理該資料。

亦可將本文所述之一或更多實施例編成非暫態電腦可讀媒體上的電腦可讀碼。非暫態電腦可讀媒體係儲存資料之任何的資料儲存硬體單元(例如記憶裝置等)，其之後藉由電腦系統加以讀取。非暫態電腦可讀媒體的範例包含硬碟、網路附加儲存(NAS)、ROM、RAM、唯讀光碟(CD-ROMs)、可錄式光碟(CD-Rs)、可抹寫光碟(CD-RWs)、磁帶、及其他光學式及非光學式資料儲存硬體單元。在一些實施例中，非暫態電腦可讀媒體包含分佈於網路耦合電腦系統範圍內的電腦可讀實質媒體，使得電腦可讀碼係以分散方式儲存及執行。

儘管上述的一些方法操作係以特定順序呈現，但應理解，在許多實施例中，在複數方法操作之間執行其他內務操作，或者，將方法操作調整成使得該等方法操作在稍微不同的時間發生，或者該等方法操作係分佈於容許複數方法操作以許多間隔發生的系統中，或者該等方法操作係以不同於上述之順序執行。

應進一步注意，在一實施例中，出自上述任何實施例的一或更多特徵係與任何其他實施例的一或更多特徵結合，而不偏離本揭示內容所述之各種實施例所描述之範圍。

雖然前述之實施例已針對清楚理解的目的而相當詳細地加以描述，但吾人將明白，某些改變與修改可在隨附之申請專利範圍的範疇內實施。據此，本實施例應考量成說明性而非限制性，且該等實施例不應受限於本文中所提供之細節，而係可在隨附之申請專利範圍的範疇及等效設計內加以修改。

104:電漿腔室

106:電極

110:連接部

202:輸入部

203:整形控制信號

204:輸出部

205:反饋信號

206:電抗電路

207:品質因數控制信號

300:系統

302:控制器板

304:控制器

306:信號產生器

308:頻率輸入

310:閘極驅動器子部分

310A:閘極驅動器

310B:閘極驅動器

311:閘極驅動器

312:電容器

313:DC軌

314:電阻器

315A:閘極驅動信號

315B:閘極驅動信號

316:變壓器

316A:主繞組

316B:次繞組

316C:次繞組

318:半橋式FET電路

318A:FET

318B:FET

319:導電元件

320:電阻

322A:電容器

324:VI探針

Claims (68)

1. 一種用以提供射頻(RF)功率至電漿腔室的電極之無匹配器電漿源，該電漿腔室係用於處理一基板，該無匹配器電漿源包含：一控制器；一信號產生器，其係配置以響應於由該控制器所設之設定而提供在一操作頻率下的一輸入RF信號；一閘極驅動器，其係配置以接收該輸入RF信號，且產生複數方波信號；一放大電路，其係配置以從該閘極驅動器接收該複數方波信號，並產生一放大方波形，該放大電路具有一敏捷式直流(DC)軌，該敏捷式DC軌係與該控制器介接，其中該控制器係配置以為該敏捷式DC軌設定電壓值，俾使該放大方波形以一整形包絡從該放大電路輸出，該整形包絡係由一整形電壓信號所界定；以及一電抗電路，其係配置以由該放大方波形而萃取一整形正弦波形，該整形正弦波形係基於由該整形電壓信號所界定之該整形包絡而加以輸出其中該電抗電路係配置以將該整形正弦波形的該RF功率提供至該電極，其中將該RF功率提供至該電極俾產生電漿以用於該基板之所述處理。
2. 如申請專利範圍第1項之用以提供射頻(RF)功率至電漿腔室的電極之無匹配器電漿源，其中從該閘極驅動器所接收之該複數方波信號之各者為一脈衝波形，其在介於低位準與高位準之間的該操作頻率下脈衝。
3. 如申請專利範圍第1項之用以提供射頻(RF)功率至電漿腔室的電極之無匹配器電漿源，其中該放大電路為一半橋式電晶體電路或全橋式H電路，其中該電極為一天線。
4. 如申請專利範圍第3項之用以提供射頻(RF)功率至電漿腔室的電極之無匹配器電漿源，其中該半橋式電晶體電路包含複數場效電晶體或複數絕緣閘雙極電晶體。
5. 如申請專利範圍第4項之用以提供射頻(RF)功率至電漿腔室的電極之無匹配器電漿源，其中透過一冷卻板以冷卻該複數場效電晶體。
6. 如申請專利範圍第4項之用以提供射頻(RF)功率至電漿腔室的電極之無匹配器電漿源，其中該複數場效電晶體係以推挽式配置的方式設置，其中，在該推挽式配置中，當該複數場效電晶體之第二者為不導通時，該複數場效電晶體之第一者為導通，而當該複數場效電晶體之該第一者為不導通時，該複數場效電晶體之該第二者為導通。
7. 如申請專利範圍第4項之用以提供射頻(RF)功率至電漿腔室的電極之無匹配器電漿源，其中該複數場效電晶體具有容許該複數場效電晶體之各者瞬間關斷及導通的電阻，以使導通及關斷之延遲減少。
8. 如申請專利範圍第7項之用以提供射頻(RF)功率至電漿腔室的電極之無匹配器電漿源，其中，在使該複數場效電晶體之第二者關斷之時段期間，使該複數場效電晶體之第一者導通，其中，在使該複數場效電晶體之該第一者關斷之時段期間，使該複數場效電晶體之該第二者導通。
9. 如申請專利範圍第4項之用以提供射頻(RF)功率至電漿腔室的電極之無匹配器電漿源，其中該複數場效電晶體係由矽碳化物及鎵氮化物之其中至少一者所製成。
10. 如申請專利範圍第1項之用以提供射頻(RF)功率至電漿腔室的電極之無匹配器電漿源，其中該放大電路包含電晶體之樹，其中選擇該樹之大小以達到期望的功率位準。
11. 如申請專利範圍第1項之用以提供射頻(RF)功率至電漿腔室的電極之無匹配器電漿源，其中該敏捷式DC軌具有一DC電壓源，其中該放大電路包含具有複數場效電晶體的一半橋式電晶體電路，其中該敏捷式DC軌係耦接至該複數場效電晶體的源極端子或汲極端子，其取決於該複數場效電晶體為p型或n型。
12. 如申請專利範圍第1項之用以提供射頻(RF)功率至電漿腔室的電極之無匹配器電漿源，其中該敏捷式DC軌具有一DC電壓源，該DC電壓源係配置以產生具有該等電壓值的該整形電壓信號，以依據該整形電壓信號而對該放大方波形進行整形。
13. 如申請專利範圍第1項之用以提供射頻(RF)功率至電漿腔室的電極之無匹配器電漿源，其中該放大方波形係加以整形以具有該整形包絡。
14. 如申請專利範圍第1項之用以提供射頻(RF)功率至電漿腔室的電極之無匹配器電漿源，其中該整形包絡為一多狀態脈波形包絡、或三角形包絡、或連續形包絡、或任意形包絡。
15. 如申請專利範圍第1項之用以提供射頻(RF)功率至電漿腔室的電極之無匹配器電漿源，其中該電抗電路具有配置以使下列各者降低的電抗：該電極的電抗、或形成於該電漿腔室內時之該電漿的電抗、或使該電抗電路耦接至該電極之連接部的電抗、或其組合。
16. 如申請專利範圍第1項之用以提供射頻(RF)功率至電漿腔室的電極之無匹配器電漿源，其中該電抗電路具有一品質因數，以移除該放大方波形的高次諧波，俾產生一基本波形，其中該整形正弦波形為具有該整形包絡的該基本波形。
17. 如申請專利範圍第1項之用以提供射頻(RF)功率至電漿腔室的電極之無匹配器電漿源，其中介於該電抗電路與該電極之間的連接部缺少RF電纜及RF匹配器。
18. 如申請專利範圍第1項之用以提供射頻(RF)功率至電漿腔室的電極之無匹配器電漿源，其中該放大電路具有一輸出，該輸出係配置以耦接至一電壓與電流探針，其中該電壓與電流探針係配置以量測在該放大電路之該輸出處的複電壓及電流，其中該複電壓及電流包含一複電壓及一複電流，其中該控制器係配置以控制該信號產生器之該操作頻率，俾使該複電壓及該複電流之間的相位差減小，其中該相位差係減小以控制該整形正弦波形的該RF功率。
19. 如申請專利範圍第18項之用以提供射頻(RF)功率至電漿腔室的電極之無匹配器電漿源，其中該敏捷式DC軌包含一DC電壓源，其中該控制器係配置以控制該DC電壓源，俾控制該整形正弦波形的電壓、或該整形正弦波形的電流、或該整形正弦波形的該RF功率。
20. 如申請專利範圍第1項之用以提供射頻(RF)功率至電漿腔室的電極之無匹配器電漿源，其中該放大電路具有一輸出，該輸出係配置以耦接至一電壓探針，其中該電壓探針係配置以量測在該放大電路之該輸出處的複電壓，其中連接部係位於該電抗電路與該電極之間，其中該連接部係配置以耦接至一電流探針，其中該電流探針係配置以量測複電流， 其中該控制器係配置以計算該複電壓與該複電流之間的相位差，其中該控制器係配置以控制該信號產生器之該操作頻率，俾使該相位差減小以控制該整形正弦波形的該RF功率。
21. 如申請專利範圍第20項之用以提供射頻(RF)功率至電漿腔室的電極之無匹配器電漿源，其中該敏捷式DC軌包含一DC電壓源，其中該控制器係配置以控制該DC電壓源，俾控制該整形正弦波形的電壓、或該整形正弦波形的電流、或該整形正弦波形的該RF功率。
22. 如申請專利範圍第1項之用以提供射頻(RF)功率至電漿腔室的電極之無匹配器電漿源，更包含一任意波形產生器，其係配置以產生該整形電壓信號，俾促進基於該等電壓值而產生一任意形之該整形包絡，其中該整形電壓信號依據該整形包絡而對該放大方波形進行整形。
23. 如申請專利範圍第22項之用以提供射頻(RF)功率至電漿腔室的電極之無匹配器電漿源，其中該任意形具有該整形包絡之複數斜率，其中該等斜率以一受控方式自一狀態改變為另一狀態，該受控方式係由該控制器所決定。
24. 如申請專利範圍第1項之用以提供射頻(RF)功率至電漿腔室的電極之無匹配器電漿源，其中該電抗電路具有可透過調整下列各者而調整的電抗：該電抗電路之電容、或電感、或其組合。
25. 一種用以提供射頻(RF)功率至電漿腔室的電極之方法，該電漿腔室係用於處理一基板，該方法包含：響應於從一控制器所接收之設定，藉由一信號產生器產生在一操作頻率下的一輸入RF信號； 在從該信號產生器接收到該輸入RF信號後，立即藉由一閘極驅動器產生複數方波信號；在從該閘極驅動器接收到該等方波信號後，立即藉由一放大電路產生一放大方波形，該放大電路具有一敏捷式直流(DC)軌，該敏捷式DC軌係與該控制器介接；藉由該控制器下指令以為該敏捷式DC軌設定電壓值，俾使該放大方波形以一整形包絡從該放大電路輸出，該整形包絡係由一整形電壓信號所界定；藉由一電抗電路由該放大方波形而萃取一整形正弦波形，該整形正弦波形係基於由該整形電壓信號所界定之該整形包絡而加以輸出；以及經由介於該電抗電路之輸出與該電極之間的連接部以將該整形正弦波形傳送至該電極，俾產生電漿以用於該基板之所述處理。
26. 如申請專利範圍第25項之用以提供射頻(RF)功率至電漿腔室的電極之方法，其中該複數方波信號之各者為一脈衝波形，其在介於低位準與高位準之間的該操作頻率下脈衝。
27. 如申請專利範圍第25項之用以提供射頻(RF)功率至電漿腔室的電極之方法，其中該放大電路包含複數場效電晶體，該等場效電晶體係以推挽式配置的方式設置，該方法更包含：當該複數場效電晶體之第二者為不導通時，調諧該複數場效電晶體之第一者為導通；以及當該複數場效電晶體之該第一者為不導通時，調諧該複數場效電晶體之該第二者為導通。
28. 如申請專利範圍第27項之用以提供射頻(RF)功率至電漿腔室的電極之方法，其中該複數場效電晶體係由矽碳化物所製成，以界定矽碳化物場效電晶體，其所具有之電阻使該等矽碳化物場效電晶體之各者之關斷及導通為實質上瞬時的，俾使導通及關斷之延遲減少。
29. 如申請專利範圍第28項之用以提供射頻(RF)功率至電漿腔室的電極之方法，其中使該複數場效電晶體在少於一預定時段內實質上瞬間地導通及關斷。
30. 如申請專利範圍第25項之用以提供射頻(RF)功率至電漿腔室的電極之方法，更包含藉由該放大電路之電晶體之樹而達到期望的功率位準。
31. 如申請專利範圍第25項之用以提供射頻(RF)功率至電漿腔室的電極之方法，更包含由該敏捷式DC軌之DC電壓源依據該等電壓值產生該整形電壓信號，以對該放大方波形進行整形。
32. 如申請專利範圍第25項之用以提供射頻(RF)功率至電漿腔室的電極之方法，其中該放大方波形係加以整形以具有該整形包絡。
33. 如申請專利範圍第25項之用以提供射頻(RF)功率至電漿腔室的電極之方法，其中該整形包絡為一多狀態脈波形包絡、或三角形包絡、或連續形包絡、或任意形包絡。
34. 如申請專利範圍第25項之用以提供射頻(RF)功率至電漿腔室的電極之方法，更包含藉由該電抗電路之電抗而使下列各者降低：該電極的電抗、或形成於該電漿腔室內時之該電漿的電抗、或使該電抗電路耦接至該電極之連接部的電抗、或其組合。
35. 如申請專利範圍第25項之用以提供射頻(RF)功率至電漿腔室的電極之方法，更包含藉由該電抗電路之品質因數而移除該放大方波形的高次諧波，俾產生一基本波形，其中該整形正弦波形為具有該整形包絡的該基本波形。
36. 如申請專利範圍第25項之用以提供射頻(RF)功率至電漿腔室的電極之方法，其中該電抗電路與該電極之間的通信係在無RF電纜及RF匹配器之情況下達成。
37. 如申請專利範圍第25項之用以提供射頻(RF)功率至電漿腔室的電極之方法，更包含：自一電壓與電流探針而接收在該放大電路之輸出處所量測的複電壓與電流，其中該複電壓與電流包含一複電壓及一複電流；以及控制該信號產生器之該操作頻率，俾使該複電壓及該複電流之間的相位差減小以控制該整形正弦波形的該RF功率。
38. 如申請專利範圍第37項之用以提供射頻(RF)功率至電漿腔室的電極之方法，更包含控制該敏捷式DC軌之DC電壓源，俾控制該整形正弦波形的電壓、或該整形正弦波形的電流、或該整形正弦波形的該RF功率。
39. 如申請專利範圍第25項之用以提供射頻(RF)功率至電漿腔室的電極之方法，更包含：自一電壓探針而接收在該放大電路之輸出處所量測的複電壓；自一電流探針而接收複電流；計算該複電壓與該複電流之間的相位差；以及 控制該信號產生器之該操作頻率，俾使該相位差減小以控制該整形正弦波形的該RF功率。
40. 如申請專利範圍第39項之用以提供射頻(RF)功率至電漿腔室的電極之方法，更包含控制該敏捷式DC軌之DC電壓源，俾控制該整形正弦波形的電壓、或該整形正弦波形的電流、或該整形正弦波形的功率。
41. 如申請專利範圍第25項之用以提供射頻(RF)功率至電漿腔室的電極之方法，更包含基於該等電壓值而產生一任意形之該整形包絡，用以依據該整形包絡而對該放大方波形進行整形。
42. 如申請專利範圍第41項之用以提供射頻(RF)功率至電漿腔室的電極之方法，其中該任意形具有該整形包絡之複數斜率，其中該等斜率以一受控方式自一狀態改變為另一狀態，該受控方式係由該控制器所決定。
43. 如申請專利範圍第25項之用以提供射頻(RF)功率至電漿腔室的電極之方法，更包含透過調整下列各者而調整該電抗電路的電抗：該電抗電路之電容、或電感、或其組合。
44. 一種無匹配器電漿源，其包含：一第一部；一第二部，其係耦接至該第一部；一電抗電路，其係耦接至該第二部，且係經由一連接部而耦接至一電漿腔室之電極，其中該第二部與該電漿腔室之間缺少射頻(RF)匹配器，其中該第一部包含：一控制器板；一閘極驅動器，其係耦接至該控制器板； 其中該第二部包含：一半橋式電晶體電路，其係耦接至該閘極驅動器，其中該半橋式電晶體電路包含一直流(DC)軌，其中該DC軌包含一DC電壓源，其中該控制器板係配置以控制該DC電壓源，俾改變在該半橋式電晶體電路之輸出處之放大方波形的包絡。
45. 如申請專利範圍第44項之無匹配器電漿源，其中該電抗電路係配置以使該放大方波形的高次諧波減少，俾在該電抗電路之輸出處產生一整形正弦波形，其中該電極為一天線。
46. 如申請專利範圍第45項之無匹配器電漿源，其中該控制器板包含一控制器，其中該控制器板更包含一信號產生器，其係耦接至該控制器及該閘極驅動器，其中該半橋式電晶體電路之該輸出及該控制器板係配置以耦接至一電壓與電流探針，其中該電壓與電流探針係配置以量測在該半橋式電晶體電路之該輸出處的複電壓與電流，其中該複電壓與電流具有一複電壓及一複電流，其中該控制器係配置以控制該信號產生器之操作頻率，俾使該複電壓及該複電流之間的相位差減小，其中該相位差係減小以控制該整形正弦波形的功率。
47. 如申請專利範圍第46項之無匹配器電漿源，其中該控制器係配置以控制該DC電壓源，俾控制該整形正弦波形的電壓、或該整形正弦波形的電流、或該整形正弦波形的功率。
48. 如申請專利範圍第44項之無匹配器電漿源，其中該連接部缺少介於該電抗電路與該電極之間的射頻(RF)電纜及該RF匹配器。
49. 一種電漿源，其包含： 一第一部，其係配置以產生複數脈衝信號，其中該複數脈衝信號的其中一者係與該複數脈衝信號的另一者反向同步；以及一第二部，其係耦接至該第一部以接收該複數脈衝信號而輸出一放大方波形，其中該第一部包含與該第二部耦接的一任意波形產生器，以對該放大方波形進行整形。
50. 如申請專利範圍第49項之電漿源，其中該第一部包含：一控制器板，其中該控制器板係配置以產生一輸入信號；以及一閘極驅動器部分，其係耦接至該控制器板，其中該閘極驅動器部分係配置以接收該輸入信號。
51. 如申請專利範圍第50項之電漿源，其中該輸入信號係具有一頻率的一方波信號，其中該控制器板包括一控制器及一信號產生器，其中該控制器係耦接至該信號產生器，其中該控制器係配置以將表示該頻率的一信號提供至該信號產生器，其中該信號產生器係配置以響應於接收表示該頻率的該信號而產生該方波信號。
52. 如申請專利範圍第50項之電漿源，其中該閘極驅動器部分包含：一閘極驅動器子部分，其中該閘極驅動器子部分係配置以使該輸入信號放大，以輸出一放大信號；以及一主繞組，其係耦接至該閘極驅動器子部分以接收該放大信號。
53. 如申請專利範圍第52項之電漿源，其中該複數脈衝信號的其中一者為一第一脈衝信號，且該複數脈衝信號的其中另一者為一第二脈衝信號，其中該第二部包含另一閘極驅動器部分，該另一閘極驅動器部分包含：一第一次繞組；以及一第二次繞組，其中該第一次繞組係配置以在該主繞組接收該放大信號後輸出該第一脈衝信號，其中該第二次繞組係配置以在該主繞組接收該放大信號後輸出該第二脈衝信號。
54. 如申請專利範圍第53項之電漿源，其中該第二部包含與該第一次繞組及該第二次繞組耦接的一半橋式電路，其中該半橋式電路係配置以在接收該第一脈衝信號及該第二脈衝信號後輸出該放大方波形。
55. 如申請專利範圍第54項之電漿源，其中該半橋式電路包含一直流(DC)電壓源、一DC軌及複數電晶體，其中該DC電壓源係經由該DC軌而耦接至該複數電晶體，其中該複數電晶體包含一第一電晶體及一第二電晶體，其中該放大方波形係在該第一電晶體與該第二電晶體之間輸出。
56. 如申請專利範圍第55項之電漿源，其中該DC電壓源係耦接至該第一部。
57. 如申請專利範圍第56項之電漿源，其中該任意波形產生器係耦接至該DC電壓源，其中該任意波形產生器係配置以產生一整形控制信號，並將該整形控制信號提供至該DC電壓源，以對該放大方波形的包絡進行整形。
58. 如申請專利範圍第49項之電漿源，其中該複數脈衝信號的其中一者為一第一脈衝信號，且該複數脈衝信號的其中另一者為一第二脈衝信號，其中當該第一脈衝信號從一第一低位準轉變至一第一高位準時，該第二脈衝信 號從一第二高位準轉變至一第二低位準，其中該第一高位準係大於該第一低位準，且該第二高位準係大於該第二低位準，其中當該第一脈衝信號從該第一高位準轉變至該第一低位準時，該第二脈衝信號從該第二低位準轉變至該第二高位準。
59. 一種產生放大方波形的方法，包含：產生複數脈衝信號，其中該複數脈衝信號的其中一者係與該複數脈衝信號的另一者反向同步；接收該複數脈衝信號而輸出該放大方波形；對該放大方波形進行整形；以及從一無匹配器電漿源的一部將該放大方波形提供至與一電漿腔室耦接的一電抗電路，其中該放大方波形係於所述對該放大方波形進行整形之後被提供至該電抗電路，其中在該無匹配器電漿源的該部與該電漿腔室之間不具有射頻(RF)匹配器。
60. 如申請專利範圍第59項之產生放大方波形的方法，更包含：提供表示一頻率的一信號；產生一輸入信號，其中該輸入信號係具有該頻率的一方波信號；以及接收該輸入信號以輸出該複數脈衝信號。
61. 如申請專利範圍第60項之產生放大方波形的方法，其中該複數脈衝信號包含一第一脈衝信號及一第二脈衝信號，該方法更包含：使該輸入信號放大以輸出一放大信號；在接收該放大信號後輸出該第一脈衝信號及該第二脈衝信號。
62. 如申請專利範圍第61項之產生放大方波形的方法，更包含在接收該第一脈衝信號及該第二脈衝信號後輸出該放大方波形。
63. 如申請專利範圍第59項之產生放大方波形的方法，更包含：產生一整形控制信號；以及提供該整形控制信號以對該放大方波形的包絡進行整形。
64. 如申請專利範圍第59項之產生放大方波形的方法，其中該複數脈衝信號包含一第一脈衝信號及一第二脈衝信號，其中當該第一脈衝信號從一第一低位準轉變至一第一高位準時，該第二脈衝信號從一第二高位準轉變至一第二低位準，其中該第一高位準係大於該第一低位準，且該第二高位準係大於該第二低位準，其中當該第一脈衝信號從該第一高位準轉變至該第一低位準時，該第二脈衝信號從該第二低位準轉變至該第二高位準。
65. 一種電漿系統，包括：一電漿源，其包含：一第一部，其係配置以產生複數脈衝信號，其中該複數脈衝信號的其中一者係與該複數脈衝信號的另一者反向同步；一第二部，其係耦接至該第一部以接收該複數脈衝信號而輸出一放大方波形，其中該第一部包含與該第二部耦接的一任意波形產生器，以對該放大方波形進行整形；以及一整流器電路，其係耦接至該電漿源，其中該整流器電路係配置以接收該放大方波形，而輸出具有一基頻的一整形正弦波形；以及一電漿腔室，其係耦接至該整流器電路以接收該整形正弦波形。
66. 如申請專利範圍第65項之電漿系統，其中該整流器電路包含一電容器，其中該電容器係配置以移除該放大方波形的高次頻率，以輸出具有該基頻的該整形正弦波形。
67. 如申請專利範圍第65項之電漿系統，其中該電漿腔室包含與該整流器電路耦接的一變壓器耦合電漿(TCP)線圈。
68. 如申請專利範圍第65項之電漿系統，其中該第一部包含：一控制器板，其中該控制器板係配置以產生一輸入信號；以及一閘極驅動器部分，其係耦接至該控制器板，其中該閘極驅動器部分係配置以接收該輸入信號。

Images