本実施形態は、電極に結合するためのマッチレスプラズマ源に関する。
プラズマシステムが、ウエハに様々な動作を実行するために用いられる。プラズマシステムは、高周波(RF)発生器、RF整合回路、および、プラズマチャンバを備える。RF発生器は、RFケーブルを介してRF整合回路に接続され、RF整合回路は、プラズマチャンバに接続される。RF電力が、RFケーブルおよびRF整合回路を介して、中でウエハが処理されるプラズマチャンバに供給される。また、1以上のガスが、プラズマチャンバに供給され、RF電力を受けると、プラズマがプラズマチャンバ内で生成される。
本開示に記載の実施形態は、このような文脈で生まれたものである。
本開示の実施形態は、電極に結合するためのマッチレスプラズマ源を提供するためのシステム、装置、方法、および、コンピュータプログラムを提供する。本実施形態は、例えば、処理、装置、システム、ハードウェア、方法、または、コンピュータ読み取り可能な媒体など、種々の形態で実施できることを理解されたい。以下に、いくつかの実施形態を記載する。
いくつかの実施形態において、RF電力を利用する任意のウエハ加工チャンバにおいてプラズマを生成または修正するために利用できる励振電極に、RF電力供給システム(マッチレスプラズマ源など)が接続される。例えば、RF電力供給システムは、RF電力を励振電極(1以上のコイル、シャワーヘッド、ウエハプラテン、または、チャックなど)に供給する。RF電力は、電力を電極に結合するための低インピーダンス電圧源として作動される電力トランジスタ(電界効果トランジスタ(FET)または絶縁ゲート型バイポーラトランジスタ(IGBT)など)を用いて、電極に結合される。RF発生器、RFケーブル、および、RF整合回路が用いられるシステムに比べて、上記のようにする多くの利点がある。利点は、RF整合回路およびRFケーブルのコストの削減、プラズマ点火およびインピーダンス調整の速度の上昇、異なるタイプの高度なパルスを形成する能力の改善、ならびに、コイル電力の多重化、を含む。
50Ωの出力部分を備えたRF発生器は、RFケーブル(50Ωの伝送ラインである)を用いて電力を負荷に供給する。さらに、50Ωになるように負荷のインピーダンスを変換するために、電力は、RFケーブルからRF整合回路(機械的または電子的なRFインピーダンス整合器である)に供給される。すべてのインピーダンスが50Ωに整合されると、最大電力が、0ワットの反射電力で、負荷に供給される。これは、プラズマ処理を用いたウエハ加工(例えば、エッチング、蒸着、および、物理蒸着(PVD))において、電力が供給される方法である。したがって、その動作は、将来の処理能力を抑制する制限を有する。制限は、プラズマ点火およびインピーダンス調整の速度の制限、RF整合回路およびRFケーブルの高コスト、異なるタイプのパルスを生成する能力の制限、ならびに、プラズマ均一性の制御の制限、を含む。
本開示に記載するいくつかの実施形態において、50ΩのRF電力発生器、50ΩのRFケーブル、および、負荷インピーダンスを50Ωに近づくように変換するために用いられるRF整合回路は、給電される励振電極への低インピーダンス電圧源の接続に置き換えられる。低インピーダンス電圧源は、シュートスルーを避けるために、ハーフブリッジ設定で構造化され、プッシュプル構成またはフルブリッジ(H)で作動される電力トランジスタ(FETまたはIGBTなど)を備える。電力トランジスタは、ゲートドライバ(FETゲートドライバなど)に送信されたRF周波数およびパルス化に関連する信号で、コントローラボードから制御される。低インピーダンス電圧源から出力される電力は、アジャイル直流(DC)レールによって決定される。アジャイルDCレールは、低インピーダンス電圧源から出力される電力を増大、減少、または、パルス化させるために用いられる。アジャイルDCレールの利用は、任意形状のパルスが構築されるのを可能にしつつ、電力の調整および変調を行うためである。パルス化の能力は、RF発生器、RFケーブル、および、RF整合回路を有するプラズマツールに比べて強化される。
さらに、様々な実施形態において、電力要件に応じて、複数のトランジスタ(FETまたはIGBTなど)が、所定の電力出力を提供するために、フルまたはハーフブリッジ設定で組み合わせられる。典型的には、各トランジスタの出力インピーダンスは、約0.01Ω~約10オームである。トランジスタの数を変化させることで、所定の電力出力が達成される。
いくつかの実施形態において、励振電極に給電するために、リアクタンス回路が、電力トランジスタと直列に配置されて、励振電極のリアクタンスを無効にする。プラズマがないと、電力トランジスタは、基本的に、低抵抗の負荷を見る。フルまたはハーフブリッジ設定の電力トランジスタの出力と、励振電極との間に配置されたリアクタンス回路は、直列共振を提供し、高品質係数(Q)を生み出すことで、電極のリアクタンスを無効にする。リアクタンス回路のリアクタンスは、電力発生器の動作周波数で高Qを提供するように設計される。例えば、Qは、プラズマがウエハ加工チャンバ内で点火されないプラズマなしのケースで、およそ、約50~約500の間である。高Qの利点は、励振電極が高い電圧および電磁場を経験することで、チャンバ内でのプラズマ点火が実質的に瞬時になされることである。実質的に瞬時の点火の後に、ウエハ加工チャンバ内でプラズマが維持される。
プラズマが点火されると、様々な実施形態において、電力トランジスタの出力における複素電圧と複素電流との間の位相差を測定して0度の位相差を維持することにより、電力トランジスタからの一定の出力電力を維持するために、動作周波数と共にアジャイルDCレール電圧が調整される。例えば、高速デジタイザが、励振電極に入力される電流を測定するために用いられ、動作周波数は、0度の位相差を達成するように変更される。
いくつかの実施形態において、本明細書に記載のシステムおよび方法は、プラズマ処理のインピーダンス範囲すべてを網羅する。
添付の図面を参照して行う以下の詳細な説明から、別の態様が明らかになる。
実施形態は、添付の図面に関連して行う以下の説明を参照することによって理解される。
マッチレスプラズマ源と電極との間に高周波(RF)整合回路およびRFケーブルを接続することなしに、マッチレスプラズマ源から電極に電力を供給するためのシステムの一実施形態を示す図。
マッチレスプラズマ源の詳細を説明するためにシステムの一実施形態を示す図。
図2のマッチレスプラズマ源の入力部分、出力部分、および、リアクタンス回路に関するさらなる詳細を説明するために、システムの一実施形態を示す図。
図3Aのシステムで電圧・電流(VI)プローブを用いる代わりに、電圧プローブおよび電流プローブが用いられることを説明するために、システムの一実施形態を示す図。
図3Aおよび図3Bのシステムのハーフブリッジ電界効果トランジスタ(FET)回路のトランジスタにおける電圧を制限するためにダイオードを利用することを説明するために、システムの一実施形態を示す図。
容量結合プラズマ(CCP)チャンバに接続されたインダクタを有するリアクタンス回路の利用を説明するために、システムの一実施形態を示す図。
図3Aおよび図3BのハーフブリッジFET回路の出力で生成される増幅矩形波形のエンベロープの整形を説明するためにグラフの一実施形態を示す図。
増幅矩形波形からの高次の高調波の除去を説明するためにグラフの一実施形態を示す図。
図3Aおよび図3Bのシステムのリアクタンス回路から出力されるパルス状正弦波形を説明するためにグラフの一実施形態を示す図。
リアクタンス回路から出力される三角形状正弦波形を説明するためにグラフの一実施形態を示す図。
リアクタンス回路から出力される多重状態パルス正弦波形を説明するためにグラフの一実施形態を示す図。
リアクタンス回路から出力される別の多重状態パルス正弦波形を説明するためにグラフの一実施形態を示す図。
リアクタンス回路から出力されるさらに別の多重状態パルス正弦波形を説明するためにグラフの一実施形態を示す図。
リアクタンス回路から出力される任意形状正弦波形を説明するためにグラフの一実施形態を示す図。
リアクタンス回路から出力される連続波正弦波形を説明するためにグラフの一実施形態を示す図。
リアクタンス回路から出力されるパルス状正弦波形のエンベロープを説明するためにグラフの一実施形態を示す図。
リアクタンス回路から出力される三角形状正弦波形のエンベロープを説明するためにグラフの一実施形態を示す図。
プラズマなしの状態で、発生器の動作周波数の変化に伴う図1のシステムのプラズマチャンバ内の電極における電流および電圧の比の大きさの変化を説明するために共振プロットの一実施形態を示す図。
プラズマありの状態で、発生器の動作周波数の変化に伴う電極での電圧、電流、および、電力の変化を説明するために共振プロットの一実施形態を示す図。
図1のシステムを用いた場合のウエハの表面におけるイオン飽和電流を説明するためにグラフの一実施形態を示す図。
50ΩのRF発生器、RF整合回路、および、RFケーブルを用いた場合のイオン飽和電流を説明するためにグラフの一実施形態を示す図。
図1のシステムの利用が、プラズマチャンバ内のプラズマインピーダンスの複数の調整範囲を達成するのを容易にし、調整範囲が、50ΩのRF発生器、RF整合回路、および、RFケーブルの利用で達成されるのと同等であることを説明するために、グラフの一実施形態を示す図。
電極に提供するためにリアクタンス回路の出力で供給される電力を説明するためにグラフの一実施形態を示す図。
時間に対して電極に供給されるパルス状正弦波形の電圧を説明するためにグラフの一実施形態を示す図。
図3Aおよび図3Bのシステムの電力FETから出力される出力電圧を説明するためにグラフの一実施形態を示す図。
電力FETから出力される出力電流を説明するためにグラフの一実施形態を示す図。
パルス中の時間tに対する動作周波数を説明するためにグラフの一実施形態を示す図。
電極に供給される電圧および電流が、電極へ供給するための電力のレベルを達成するためにある期間中に同相であることを説明するために、グラフの一実施形態を示す図。
電極に供給される電圧および電流が、電力のレベルを達成するために別の期間中に同相であることを説明するために、グラフの一実施形態を示す図。
電極に供給される電圧および電流が、電力のレベルを達成するためにさらに別の期間中に同相であることを説明するために、グラフの一実施形態を示す図。
電極へ電力供給するためのFETおよびトランスを有するツリーを説明するために、システムの一実施形態を示す図。
電極へ電力供給するために用いられるトランジスタ回路の別のツリーを説明するために、システムの一実施形態を示す図。
電極へ電力供給するために用いられるHブリッジ回路の一実施形態を示す図。
トランジスタ回路基板を冷却するために用いられる冷却プレートを説明するために、システムの一実施形態を示す図。
複数の集積回路チップの冷却を説明するために、システムの一実施形態を示す側面図。
図12B-1に示したシステムの上面図。
チップがプリント回路基板上に垂直に取り付けられた場合の、集積回路チップの冷却を説明するために、システムの一実施形態を示す上側等角図。
垂直に取り付けられた基板に隣接して冷却プレートが配置された場合の、集積回路チップの冷却を説明するために、システムの一実施形態を示す上側等角図。
集積回路チップを冷却するための一実施形態を説明するために、システムの一実施形態を示す側面図。
集積回路チップを冷却するための別の実施形態を説明するために、システムの一実施形態を示す側面図。
集積回路チップを冷却するためのさらに別の実施形態を説明するために、システムの一実施形態を示す側面図。
冷却プレートと、流路がミリング加工されたコンテナとを説明するために、システムの一実施形態の側面図。
冷却プレートの一実施形態の等角図。
誘導結合プラズマ(ICP)/トランス結合(TCP)チャンバとマッチレスプラズマ源との併用を説明するために、システムの一実施形態を示す図。
マッチレスプラズマ源が基板ホルダに接続され、TCPコイルがRF整合回路を介してRF発生器に接続されているICPチャンバの利用を説明するために、システムの一実施形態を示す図。
マッチレスプラズマ源が基板ホルダに接続され、別のマッチレスプラズマ源がTCPコイルに接続されているICPチャンバの別の利用を説明するために、システムの一実施形態を示す図。
マッチレスプラズマ源のファラデーシールドへの接続を説明するために、システムの一実施形態を示す図。
TCPプラズマチャンバの異なるTCPコイルが多重的に作動される多重化動作を説明するために、システムの一実施形態を示す図。
マッチレスプラズマ源とCCPチャンバとの併用を説明するために、システムの一実施形態を示す図。
マッチレスプラズマ源が基板ホルダに接続されたCCPチャンバでのマッチレスプラズマ源の利用を説明するために、システムの一実施形態を示す図。
マッチレスプラズマ源が基板ホルダに接続され、別のマッチレスプラズマ源がCCPチャンバの上側電極に接続されたCCPチャンバでのマッチレスプラズマ源の利用を説明するために、システムの一実施形態を示す図。
CCPチャンバの基板ホルダへのマッチレス電力源およびRF電源の接続を説明するために、システムの一実施形態を示す図。
CCPチャンバの上側電極へのマッチレス電力源およびRF電源の接続を説明するために、システムの一実施形態を示す図。
CCPチャンバの上側電極へのマッチレス電力源およびRF電源の接続を説明すると共に、CCPチャンバの基板ホルダへの別のマッチレス電力源および別のセットのRF電源の接続を説明するために、システムの一実施形態を示す図。
マッチレスプラズマ源に接続されたシャワーヘッドを有するプラズマチャンバを説明するために、システムの一実施形態を示す図。
マッチレスプラズマ源がシャワーヘッドの代わりに基板ホルダに接続された図16Aのプラズマチャンバを説明するために、システムの一実施形態を示す図。
マッチレスプラズマ源が基板ホルダに接続され、別のマッチレスプラズマ源がシャワーヘッドに接続されている図16Aのプラズマチャンバを説明するために、システムの一実施形態を示す図。
複数のマイクロソースへの複数のマッチレスプラズマ源の接続を説明するために、システムの一実施形態を示す図。
50ΩのRF発生器およびマッチレスプラズマ源への基板ホルダの接続を説明するために、システムの一実施形態を示す図。
マッチレスプラズマ源からチャック内のグリッドへRF電力を提供すると共に、50ΩのRF発生器からチャックのカソードへRF電力を提供することを説明するために、システムの一実施形態を示す図。
マッチレスプラズマ源を収容するために用いられるエンクロージャを説明するために、システムの一実施形態を示す図。
RFケーブルおよびRF整合回路を説明するために、システムの一実施形態を示すブロック図。
以下の実施形態は、電極に結合するためのマッチレスプラズマ源について記載する。電極は、多くの形態を取ってよく、高周波(RF)電力を供給するための多くのタイプのシステムに統合されてよいことを理解されたい。概して、電極は、アンテナと呼んでもよく、アンテナは、電気接続を介してRF電力を受信する。本明細書に記載のいくつかの実施形態の文脈では、RF電力は、1以上の処理動作を実行するためにプラズマを点火する目的で、チャンバの電極に供給される。例えば、プラズマは、本明細書にわたって記載されるエッチング動作、蒸着動作、チャンバ洗浄動作、および、その他の動作を実行するために、供給されたRF電力を用いて点火されてよい。マッチレスプラズマ源(MPS)の例について記載しており、それらの例は、RF電力の効率的な供給および正確に制御されたプラズマ点火に有用な構造的実施例および用途を示す。本実施形態は、これらの具体的な詳細事項の一部またはすべてがなくとも実施可能であることが明らかである。また、本実施形態が不必要に不明瞭となることを避けるため、周知の処理動作の詳細な説明は省略した。
マッチレスプラズマ源は、プラズマの予点火(pre-striking)にとって技術的利点を有しており、その利点は、高品質係数を含み、その結果として、高電流および高電圧が得られる。技術的利点は、さらに、安定的な処理動作のためのプラズマの持続可能性に最適な品質係数を含む。さらに、技術的利点は、低コストで高性能のプラズマツールの実現を含む。マッチレスプラズマ源は、低出力インピーダンスを有する。さらに、マッチレスプラズマ源が利用される場合、高周波(RF)整合回路およびRFケーブルを利用する必要がない。
マッチレスプラズマ源は、インピーダンス調整速度を高めるため、高度なパルス能力を提供するため、および、コイル電力多重化を提供するために設けられる。マッチレスプラズマ源は、電極(シャワーヘッド、コイル、アンテナ、または、ウエハプラテンなど)に接続されるよう構成される。マッチレスプラズマ源とプラズマチャンバとの間にRFケーブルおよびRF整合回路を利用する必要はない。RF整合回路およびRFケーブルがなければ、任意の電力がプラズマチャンバからマッチレスプラズマ源へ向かって反射される機会が低減する(無くなる、など)。RF整合回路が用いられないので、インピーダンス調整速度が増大する。RF整合回路は、多数の回路構成要素を有しており、構成要素の一部が、プラズマチャンバに関連するインピーダンスを調整するために調節される。かかる調節は、インピーダンス調整速度を低下させる。本明細書に記載のシステムおよび方法は、RF整合回路を持たないことで、インピーダンス調整速度を高める。さらに、RF整合回路およびRFケーブルのコストが節約される。
マッチレスプラズマ源は、入力部分および出力部分を有する。入力部分は、駆動周波数で動作する信号発生器を有する。出力部分に関連するリアクタンス回路が、プラズマなしの状態で高品質係数(Q)を生み出す。駆動周波数でリアクタンス回路によって生み出された高Q値は、電極への高電圧の供給を容易にする。電極表面への高電圧は、プラズマチャンバ内のプラズマ点火を非常に好ましくする。
さらに、出力部分は、ハーフブリッジ電界効果トランジスタ(FET)回路を備える。プラズマがプラズマチャンバ内で点火されると、駆動周波数は、ハーフブリッジFET回路からの一定の出力電力を維持するように調節される。例えば、高速デジタイザが、入力電流波形および入力電圧波形を測定するために、ハーフブリッジFET回路の出力に接続される。入力電流および電圧の波形は、入力電流波形と入力電圧波形との間の位相差がゼロ度になるまで駆動周波数を変化させる際に測定される。このように、位相差をゼロに制御することによって、所望の定電力が電極に供給される。
さらに、電極は、異なるタイプの処理(エッチング、洗浄、スパッタリング、蒸着など)をサポートするために、異なるタイプの波形によって駆動される。例えば、任意形状パルスがハーフブリッジFET回路の出力で生成されるか、または、多重状態パルスが出力で生成される。したがって、異なる形状および異なる電力レベルのパルスが、電極を駆動するために用いられる。異なる波形は、ハーフブリッジFET回路内のアジャイルDCレールの出力で提供される直流(DC)電圧の量を制御することによって生成される。DC電圧は、DCアジャイルレールのDC源へ電圧値を提供するコントローラボードによって制御される。さらに、駆動周波数は、プラズマチャンバに関連するインピーダンスを調製するために、10マイクロ秒未満など、高レートに調製される。
図1は、マッチレスプラズマ源102から電極106へ電力を供給するためのシステム100の一実施形態を示す図である。システム100は、マッチレスプラズマ源102およびプラズマチャンバ104を備える。マッチレスプラズマ源102の一例は、低インピーダンス電圧源である。プラズマチャンバ104の例は、容量結合プラズマ(CCP)チャンバ、化学蒸着(CVD)チャンバ、原子層蒸着(ALD)チャンバ、トランス結合プラズマ(TCP)リアクタ、プラズマ強化化学蒸着(PECVD)チャンバ、プラズマエッチングチャンバ、プラズマ蒸着チャンバ、または、プラズマ強化原子層蒸着(PEALD)チャンバ、を含む。さらに、アンテナ106の例は、シャワーヘッド、チャック、基板支持体、容量上側電極、トランス結合プラズマ(TCP)コイル、および、ウエハプラテン、を含む。マッチレスプラズマ源102は、接続110(導電体、RFストラップ、シリンダ、ブリッジ導電体、または、それらの組み合わせなど)を介して電極106に接続されている。
マッチレスプラズマ源102とプラズマチャンバ104との間にRF整合回路がないことに注意されたい。さらに、マッチレスプラズマ源をアンテナに接続するRFケーブルがない。RF整合回路は、RF整合回路の出力に接続された負荷(プラズマチャンバなど)のインピーダンスを、RF整合回路の入力に接続された供給源(RF発生器およびRFケーブルなど)のインピーダンスと整合させるために、複数の回路構成要素(インダクタおよびキャパシタなど)を備える。マッチレスプラズマ源102によって生成された電力の大部分は、電極106に印加される。例えば、マッチレスプラズマ源102と電極106との間にRF整合回路およびRFケーブルがないので、電力が、マッチレスプラズマ源102から電極106へ効率的に供給される。
集積回路がその上に加工される基板108(ウエハなど)が、プラズマチャンバ104内で、電極104の上面の上または電極104の下に配置される。マッチレスプラズマ源102は、50キロヘルツ(kHz)~100メガヘルツ(MHz)の範囲の動作周波数で動作することで、整形正弦波形(RF信号である)を生成する。整形正弦波形は、基板108を処理するために、マッチレスプラズマ源102から接続110を介して電極106へ供給される。基板108の処理の実例は、基板108への材料の蒸着、基板108のエッチング、基板108の洗浄、および、基板108のスパッタリング、を含む。
図2は、マッチレスプラズマ源102の詳細を説明するためにシステム200の一実施形態を示す図である。システム200は、マッチレスプラズマ源102、接続110、および、プラズマチャンバ104を備える。マッチレスプラズマ源102は、入力部分202、出力部分204、および、リアクタンス回路206を備える。入力部分202は、出力部分204に接続されており、出力部分204は、さらに、リアクタンス回路206に接続されている。リアクタンス回路206は、接続110を介して電極106に接続されている。
入力部分202は、信号発生器と、ゲートドライバの一部と、を備える。出力部分204は、ゲートドライバの残り部分と、ハーフブリッジトランジスタ回路と、を備える。リアクタンス回路206の一例は、可変キャパシタを含む。リアクタンス回路206の別の例は、固定キャパシタを含む。リアクタンス回路206のさらに別の例は、直列に、または、並列に、もしくは、それらの組み合わせで、互いに接続された複数のキャパシタおよび/またはインダクタを含む。キャパシタの一部は可変であり、残りのキャパシタは固定である。別の例として、すべてのキャパシタが、可変または固定である。同様に、インダクタの一部は可変であり、残りのインダクタは固定である。別の例として、すべてのインダクタが、可変または固定である。
入力部分202は、複数の矩形波信号を生成し、出力部分204へ矩形波信号を供給する。出力部分204は、入力部分202から受信した複数の矩形波信号から増幅矩形波形を生成する。さらに、出力部分204は、増幅矩形波形のエンベロープ(ピーク間振幅など)を整形する。例えば、エンベロープを生成するために、整形制御信号203が、入力部分202から出力部分204に供給される。整形制御信号203は、増幅矩形波形を整形するために複数の電圧値を有する。
整形された増幅矩形波形は、出力部分204からリアクタンス回路206へ送信される。リアクタンス回路206は、増幅矩形波形のより高次の高調波を除去(例えば、フィルタアウト)して、基本周波数を有する整形正弦波形を生成する。整形正弦波形は、整形されたエンベロープを有する。
整形正弦波形は、基板108を処理するために、リアクタンス回路206から接続110を介して電極106へ送信される。例えば、1以上のプロセス材料(フッ素含有ガス、酸素含有ガス、窒素含有ガス、金属および誘電体の蒸着のための液体、など)が、プラズマチャンバ104へ供給される。整形正弦波形およびプロセス材料を受け入れると、プラズマが、基板108を処理するためにプラズマチャンバ104内で点火される。
さらに、リアクタンス回路206のリアクタンスが、品質係数制御信号207を入力部分202からリアクタンス回路206へ送信してリアクタンス回路206のリアクタンスを変化させることによって変更される。さらに、いくつかの実施形態において、フィードバック信号205が、出力部分204の出力O1から入力部分202へ送信される。位相差を低減する(無効にする、など)ように出力部分204を制御するために、位相差が、フィードバック信号205から特定または決定される。
様々な実施形態において、フィードバック信号205に加えてまたはその代わりに、任意選択的なフィードバック信号209が、リアクタンス回路206の出力から入力部分202へ供給される。
いくつかの実施形態において、入力部分202は、信号発生器を有するコントローラボードを備え、さらに、ゲートドライバを備え、出力部分は、ハーフブリッジトランジスタ回路を備える。
図3Aは、入力部分202、出力部分204、および、リアクタンス回路206に関するさらなる詳細を説明するためにシステム300の一実施形態を示す図である。入力部分202は、コントローラボード302と、ゲートドライバ311の一部と、を備える。ゲートドライバ311は、コントローラボード302に接続されている。出力部分204は、ゲートドライバ311の残り部分と、ハーフブリッジ電界効果トランジスタ(FET)回路318と、を備える。ハーフブリッジFET回路318または後述するツリーは、本明細書では、増幅回路とも呼ばれ、ゲートドライバ311に接続されている。
リアクタンス回路206は、キャパシタ322Aを備えており、キャパシタ322Aは、可変キャパシタである。コントローラボード302は、コントローラ304、信号発生器306、および、周波数入力308を備える。本明細書で用いられるコントローラの例は、プロセッサおよびメモリデバイスを備える。コントローラのその他の例は、マイクロプロセッサ、特定用途向け集積回路(ASIC)、中央処理装置、プロセッサ、もしくは、プログラマブル論理デバイス(PLD)、または、理想的には、フィールドプログラマブルゲートアレイ(FPGA)を含む。信号発生器306は、矩形波信号(デジタル波形またはパルス列など)を生成する矩形波オシレータである。矩形波は、第1ロジックレベル(高または1など)と、第2ロジックレベル(低または0など)との間でパルスする。信号発生器306は、動作周波数(400kHz、2MHz、13.56MHz、27MHz、または、60MHzなど)で矩形波信号を生成する。
ゲートドライバ311は、ゲートドライバサブ部分310と、キャパシタ312と、抵抗器314と、トランス316の一次巻線316Aと、を有する部分を備える。さらに、ゲートドライバ311は、トランス316の二次巻線316Bおよび316Cを含む残り部分を備える。ゲートドライバサブ部分310は、複数のゲートドライバ310Aおよび310Bを備える。ゲートドライバ310Aおよび310Bの各々は、一端で正電圧源に接続され、他端で負電圧源に接続されている。
ハーフブリッジFET回路318は、プッシュプル構成で互いに接続されたFET318Aおよび318Bを備える。FETの一例は、金属-酸化物-半導体電界効果トランジスタ(MOSFET)を含む。例示すると、ハーフブリッジFET回路318の各FETは、炭化シリコン、シリコン、または、窒化ガリウムから形成される。各FET318Aおよび318Bは、所定の範囲(0.01オーム~10オームの範囲など)内にある出力インピーダンスを有する。さらに、ハーフブリッジFET回路318は、DCレール313(点線内に図示)を備えており、DCレール313は、FET318Aのドレイン端子DおよびFET318Aのソース端子Sに接続された電圧源Vdcおよび導電要素319(導電体など)を含む。さらに、導電要素319は、FET318Bのドレイン端子DおよびFET318Bのソース端子Sに接続されている。FET318Aのソース端子Sは、FET318Bのドレイン端子Dに接続され、FET318のソース端子Sは、接地電位に接続されている。プラズマチャンバ104内で、電極106は、TCPコイルとして図示されているが、その代わりに、CCP構成の電極であってもよい。
システム300は、さらに、ハーフブリッジFET回路318の出力O1に接続された電圧/電流(VI)プローブ324を備える。VIプローブ324は、出力O1での複素電流、出力O1で複素電圧、および、複素電圧と複素電流との間の位相差、を測定するセンサである。複素電流は、振幅および位相を有する。同様に、複素電圧は、振幅および位相を有する。出力O1は、FET318Aのソース端子SとFET318Bのドレイン端子Dとの間にある。VIプローブ324は、コントローラ304に接続されている。
コントローラ304は、周波数入力308(動作周波数など)を信号発生器306に提供するために、信号発生器306に接続されている。コントローラ304は、さらに、導電体を介してDCレール313の電圧源Vdcに接続されている。さらに、信号発生器306は、その出力でゲートドライバ310Aおよび310Bに接続されている。ゲートドライバ310Aは、キャパシタ312に接続され、ゲートドライバ310Bは、抵抗器314に接続されている。キャパシタ312および抵抗器314は、トランス316の一次巻線316Aに接続されている。
さらに、トランス316の二次巻線316Bは、FET318Aのゲート端子に接続され、トランス316の二次巻線316Cは、FET318Bのゲート端子に接続されている。ハーフブリッジFET回路318の出力O1は、キャパシタ322Aに接続され、キャパシタ322Aは、接続110を介して電極106のTCPコイルに接続されている。
コントローラ304は、設定値(周波数入力308など)を生成し、周波数入力308を信号発生器306へ提供する。周波数入力308は、動作周波数の値(2MHzまたは13.56MHzなど)である。信号発生器306は、コントローラ304から設定値を受信すると、その動作周波数を有する入力RF信号を生成する。入力RF信号は、矩形波信号である。ゲートドライバ310Aおよび310Bは、入力RF信号を増幅して、増幅RF信号を生成し、増幅RF信号をトランス316の一次巻線316Aへ供給する。
増幅RF信号の電流の流れの方向に基づいて、二次巻線316Bまたは二次巻線316Cのいずれかが、閾値電圧を有するゲート駆動信号を生成する。例えば、増幅RF信号の電流が、一次巻線316Aの正帯電端子(点で示す)から一次巻線316Aの負帯電端子(点なし)へ流れる時、二次巻線316Bは、閾値電圧を有するゲート駆動信号315Aを生成してFET318Aをオンにし、二次巻線318Cは閾値電圧を生成しないため、FET318Bはオフである。一方、増幅RF信号の電流が、一次巻線316Aの負帯電端子から、一次巻線316Aの正帯電端子へ流れる時、二次巻線316Cは、閾値電圧を有するゲート駆動信号315Bを生成してFET318Bをオンにし、二次巻線318Bは閾値電圧を生成しないため、FET318Aはオフである。
各ゲート駆動信号315Aおよび315Bは、矩形波であり、例えば、動作周波数を有するデジタル信号またはパルス信号である。例えば、各ゲート駆動信号315Aおよび315Bは、低レベルと高レベルとの間で遷移する。ゲート駆動信号315Aおよび315Bは、動作周波数を有し、互いに関して逆同期している。例示すると、ゲート駆動信号315Aは、低レベル(低電力レベルなど)から高レベル(高電力レベルなど)へ遷移する。ゲート駆動信号315Aが低レベルから高レベルへ遷移する時間間隔または時点に、ゲート駆動信号315Bは、高レベルから低レベルへ遷移する。同様に、ゲート駆動信号315Aが高レベルから低レベルへ遷移する時間間隔または時点に、ゲート駆動信号315Bは、低レベルから高レベルへ遷移する。逆同期により、FET318Aおよび318Bを連続的にオンにすること、ならびに、連続的にオフにすることが可能である。
FET318Aおよび318Bは、連続的に作動される。例えば、FET318Aがオンにされる時、FET318Bはオフにされ、FET318Bがオンにされる時、FET318Aはオフにされる。例示すると、FET318がオンにされる期間または時点に、FET318Bがオフにされる。さらに、FET318Bがオンにされる期間または時点に、FET318Aがオフにされる。FET318Aおよび318Bは、同時にまたは同期間中にオンにならない。
FET318Aがオンである時、電流が電源Vdcから出力O1へ流れて、出力O1で電圧を生成し、FET318Bはオフである。出力での電圧は、コントローラ304または任意波形発生器から受信された電圧値に従って生成され、任意波形発生器については後に詳述する。FET318Bがオフである時、出力O1から、FET318Bに接続された接地電位へ流れる電流はない。電流は、出力O1からキャパシタ322Aへ流れる。電流は、FET318Aがオンである時、電圧源Vdcからキャパシタ322Aへプッシュされる。さらに、FET318Bがオンの時、出力O1で生成された電圧は、出力O1から、FET318Bに接続された接地電位へ流れる電流を生成し、FET318Aはオフである。電流は、出力O1から接地電位へプルされる。FET318Aがオフである時間間隔中、電圧源Vdcから出力O1へは電流が流れない。
さらに、コントローラ304は、電圧値を有する制御信号(整形制御信号203など)を生成し、電圧源Vdcをコントローラ304に接続する導電体を介して制御信号を電圧源Vdcへ提供する。電圧値は、例えば、アジャイルDCレール313が0~80ボルトの範囲で動作するように、その範囲内にある。電圧値は、電圧信号の整形エンベロープを規定することで出力O1で増幅矩形波形の整形エンベロープをさらに規定するために電圧源Vdcによって生成された電圧信号の振幅である。例えば、出力O1で連続波形を生成するために、電圧値は、連続波形のピーク間振幅を提供する。ピーク間振幅は、連続波形の整形エンベロープを規定する。別の例として、出力O1でパルス形状の整形エンベロープを有する増幅矩形波形を生成するために、電圧値は、増幅矩形波形のピーク間振幅が、第1パラメータレベル(高レベルなど)から第2パラメータレベル(低レベルなど)へ変化するか、または、第2パラメータレベルから第1パラメータレベルへ変化するように、実質的に瞬時に(例えば、ある時点に、または、所定の時間間隔中に)変更される。さらに別の例として、出力O1で任意形状の整形エンベロープを有する増幅矩形波形を生成するために、電圧値は、増幅矩形波形のピーク間振幅が、所望の方法で変化するように、コントローラ304によって任意に変更される。任意形状の増幅矩形波形が生成される場合、コントローラ304は、任意波形発生器として機能する。さらに別の例として、出力O1でて多重状態パルス形状の整形エンベロープを有する増幅矩形波形を生成するために、電圧値は、増幅矩形波形のピーク間振幅が、高パラメータレベルから1以上の中間レベルへ変化し、その後、1以上の中間レベルから別のレベル(低パラメータレベルまたは高パラメータレベルなど)へ変化するように、実質的に瞬時に(例えば、ある時点に)変更される。多重状態パルス形状の整形エンベロープを有する増幅矩形波形は、任意の数の状態(2~1000の範囲など)を有することに注意されたい。
本明細書で利用されるあるパラメータレベルは、別のパラメータレベルの1以上のパラメータ値を除外した1以上のパラメータ値を含む。例えば、あるパラメータレベルでの電力量は、異なるパラメータレベルでの電力量より大きいかまたは小さい。パラメータの例は、電流、電圧、および、電力を含む。
ゲート駆動信号315Aおよび315Bに基づいてFET318Aおよび318Bを連続的に作動させ、アジャイルDC電圧レールの電圧Vdcを制御して電圧値を変更することにより、増幅矩形波形が、出力O1で生成される。増幅矩形波形の増幅の量は、ハーフブリッジFET回路318のFETの出力インピーダンス、コントローラ304によって電圧源Vdcに供給される電圧値、および、電圧源Vdcの最大達成可能電圧値、に基づく。増幅矩形波形は、整形されたエンベロープを有する。キャパシタ322Aは、TCPコイルのインダクタンスと共に、増幅矩形波形を受信し、増幅矩形波形の高次の高調波を低減(例えば、除去またはフィルタリングなど)して、基本周波数を有する整形正弦波形を生成する。整形正弦波形も、整形されたエンベロープを有する。整形正弦波形は、プラズマチャンバ104内でプラズマを点火または維持するために、キャパシタ322Aの出力から接続110を介して電極106のTCPコイルへ供給される。プラズマは、基板108(図1)を処理するために用いられる。
VIプローブ324は、出力O1での増幅矩形波形の複素電圧および電流を測定し、複素電圧および電流を含むフィードバック信号205をコントローラ304へ提供する。コントローラ304は、VIプローブ322から受信した複素電圧および電流から、増幅矩形波形の複素電圧と増幅矩形波形の複素電流との間の位相差を特定し、位相差が所定の限度内にあるか否かを判定する。例えば、コントローラ304は、位相差がゼロまたはゼロから所定の割合の範囲にあるか否かを判定する。位相差が所定の限度内にないと判定すると、コントローラ304は、周波数入力308を変更するために、動作周波数の周波数値を変更する。変更された周波数値は、信号発生器306の動作周波数を変更するために、コントローラ304から信号発生器306へ提供される。動作周波数は、例えば、10マイクロ秒以下で変更される。信号発生器306の動作周波数は、コントローラ304が、VIプローブ324によって測定される複素電圧および複素電流の間の位相差が所定の限度内にあると判定するまで変更する。複素電圧および複素電流の間の位相差が所定の限度内にあると判定すると、コントローラ304は、周波数入力308をさらに変更することはない。位相差が所定の限度内にある時、所定の量の電力が、出力O1からリアクタンス回路206を介して電極106へ供給される。
周波数入力308の変更に加えてまたはその代わりに、コントローラ304は、電圧源Vdcによって生成される電圧信号を変化させるためにアジャイルDCレール電圧Vdcに供給される電圧値を変更する。変更された電圧値を受信すると、電圧源Vdcは、変更された電圧値を有するように電圧信号を変化させる。コントローラ304は、所定の電力設定点に達するまで電圧値を変化させ続ける。所定の電力設定点は、コントローラ304のメモリデバイスに格納される。
様々な実施形態において、出力O1での増幅矩形波形の電圧を変化させる代わりに、増幅矩形波形の電流が変更される。例えば、電圧値の変化は、ハーフブリッジFET回路318の出力O1で生成される増幅矩形波形の電流の変化を制御する。例示すると、電圧値は、出力O1で増幅矩形波形の所定の電流値を実現するように変更される。所定の電流値は、コントローラ304のメモリデバイスに格納される。さらに、様々な実施形態において、出力O1での増幅矩形波形の電圧を変化させる代わりに、増幅矩形波形の電力が変更される。例えば、電圧値の変化は、出力O1で生成される増幅矩形波形の電力の変化を制御する。例えば、電圧値は、出力O1で増幅矩形波形の所定の電力値を実現するように変更される。所定の電力値は、コントローラ304のメモリデバイスに格納される。出力O1で生成される増幅矩形波形の電圧、電流、または、電力の任意の変化は、リアクタンス回路206の出力で生成される整形正弦波形の電圧、電流、または、電力に、同じ変化を生み出す。
いくつかの実施形態において、コントローラ304は、モータドライバおよびモータを介してリアクタンス回路206に接続される。モータドライバの一例は、1または複数のトランジスタを含む。コントローラ304は、モータドライバからモータへ送信される電流信号を生成するために、信号(品質係数制御信号207など)をモータドライバへ送信する。モータは、電流信号を受信すると、リアクタンス回路206のリアクタンスを変化させるように動作する。例えば、モータは、リアクタンス回路206の静電容量を変化させるために、キャパシタ322Aのプレート間の領域を変化させるよう動作する。別の例として、モータは、リアクタンス回路206のインダクタのインダクタンスを変化させるよう動作する。例えば、リアクタンス回路206のリアクタンスは、リアクタンス回路206の所定の品質係数(高品質係数など)を維持するように変更される。別の例として、リアクタンス回路206のリアクタンスは、リアクタンス回路206が接続されたプラズマチャンバのタイプ(CCPまたはICPなど)に基づいて変更される。
キャパシタ312および抵抗器314
キャパシタ312は、一次巻線316Aのインダクタンスを低減(キャンセルまたは打ち消すなど)する静電容量を有する。一次巻線316Aのインダクタンスの低減は、ゲート駆動信号315Aおよび315Bの矩形の生成を容易にする。さらに、抵抗器314は、信号発生器306によって生成される矩形波信号の振動を低減する。
アジャイルDCレール313
DCレール313は、コントローラ304による電圧源Vdcの高速制御がある点でアジャイルである。コントローラ304および電圧源Vdcは両方とも、電子回路であり、それにより、コントローラ3042は実質的に瞬時に電圧源Vdcを制御することができる。例えば、コントローラ304が電圧値を電圧源Vdcへ送信すると、電圧源Vdcは、電圧源によって生成される電圧信号の電圧を変化させる。
抵抗320
抵抗320は、ハーフブリッジFET回路318の出力O1によって見られる。抵抗320は、プラズマチャンバ104内で点火された時のプラズマにおける電極106内の漂遊抵抗および接続110の漂遊抵抗である。
キャパシタ322A
TCPコイルのインダクタンスと組み合わせてキャパシタ322Aは、高品質係数(Q)を有する。例えば、キャパシタ322Aにおいて失われる増幅矩形波形の電力の量は、キャパシタ322Aを介して電極106に伝達される増幅矩形波形の電力の量に比べて低い。増幅矩形波形の電力は、キャパシタ322Aから電極106へ出力される整形正弦波形によって伝達される。回路の高品質係数は、プラズマチャンバ104内での高速プラズマ点火を容易にする。さらに、キャパシタ322Aは、TCPコイルおよびプラズマチャンバ104内で点火された時のプラズマの誘導リアクタンスを共振させる静電容量値を有する。例えば、リアクタンス回路206は、電極106のリアクタンス、接続110のリアクタンス、プラズマチャンバ104内で点火された時のプラズマのリアクタンス、または、それらの組みあわせを低減(例えば、無効にするまたはキャンセルする)リアクタンスを有する。リアクタンス回路206のリアクタンスは、キャパシタ322Aの静電容量を調整することによって達成される。CCPチャンバの場合、リアクタンス回路206は、1以上のインダクタを備え、インダクタのリアクタンスは、1以上のインダクタのインダクタンスを調製することによって達成される。リアクタンスの低減により、出力O1は、抵抗320を見て、全くリアクタンスを見ない。
FET318Aおよび318B
ハーフブリッジFET回路318または図11Aおよび図11Bで後述するツリーの各FETは、いくつかの実施形態において、炭化シリコンから製造される。炭化シリコンFETは、低い内部抵抗および速い切り替え時間を有する。低い内部抵抗は、より高い効率を提供し、かかる効率は、FETが、ほぼ瞬間的にオンになり、10マイクロ秒未満など、高速でオフになることを容易にする。例えば、本明細書に記載の各FETは、所定の期間未満(10マイクロ秒未満など)でオンまたはオフにされる。一例として、各FETは、約1マイクロ秒~約5マイクロ秒の期間でオンまたはオフされる。別の例として、各FETは、約3マイクロ秒~約7マイクロ秒の期間でオンまたはオフされる。さらに別の例として、各FETは、約0.5マイクロ秒~約10マイクロ秒の期間でオンまたはオフされる。高速なオンおよびオフにより、オンからオフまでの遷移およびオフからオンまでの遷移に、遅延が少ない(例えば、ゼロ)。例えば、FET318Aは、FET318Bがオフになるのと同時またはその期間中にオンになり、FET318Aは、FET318Bがオンになるのと同時またはその期間中にオフになる。FET318Aおよび318Bのオン時間の重複が発生すると、シュートスルーが生じ、FETを損傷しうる。FETのほぼ瞬間的なオンおよびオフは、シュートスルーの起きる可能性を低減するため、損傷の可能性を低減する。さらに、炭化シリコンFETは、冷却が容易である。例えば、炭化シリコンFETの低い内部抵抗は、炭化シリコンFETによって生み出される熱の量を低減する。したがって、冷却プレートまたはヒートシンクを用いて炭化シリコンFETを冷却するのが容易である。
マッチレスプラズマ源102の構成要素(トランジスタなど)は、電子部品である。さらに、マッチレスプラズマ源102と電極106との間に、RF整合回路およびRFケーブルがない。電子構成要素があり、RF整合回路およびRFケーブルがないことが、再現性および一貫性を容易にすることで、高速なプラズマ点火およびプラズマの持続可能性を容易にしうる。
いくつかの実施形態では、コントローラ304に代えてまたはそれに加えて、複数のコントローラが用いられる。例えば、複数のコントローラの1つは、電圧源Vdcに接続され、複数のコントローラの別の1つは、周波数入力308を提供するために、信号発生器306に接続される。例示すると、コントローラ304は、任意波形発生器(デジタル信号プロセッサなど)に接続され、周波数コントローラに接続される。周波数コントローラは、信号発生器306に接続される。コントローラ304は、任意波形発生器に信号を送信し、周波数コントローラに別の信号を送信する。コントローラ304から信号を受信すると、任意波形発生器は、出力O1で増幅矩形波形を整形するための整形制御信号203の電圧値を生成する。さらに、コントローラ304から別の信号を受信すると、周波数コントローラは、フィードバック信号205内で受信される複素電圧および複素電流の間の位相差を低減するために信号発生器306によって生成される矩形波信号の周波数値を生成する。
様々な実施形態において、コントローラ304および信号発生器306は、別個の回路基板上に加工される。
いくつかの実施形態において、トランス316がゲートドライバ311の一部として用いられる代わりに、トランジスタ(FETまたは絶縁ゲート型バイポーラトランジスタ(IGBT)など)が、ゲートドライバ311の一部を形成するように互いに接続される。
様々な実施形態において、FETの代わりに、別のタイプのトランジスタ(IGBT、金属-半導体電界効果トランジスタ(MESFET)、または、接合型電界効果トランジスタ(JFET)など)が、本明細書では利用される。
いくつかの実施形態において、ハーフブリッジFET回路318の代わりに、トランジスタのツリーを備えた別のハーフブリッジ回路が用いられる。例えば、ツリーの第1列は、第1電圧源に接続された32のトランジスタを含む。32のトランジスタの半分は、FET318Aが二次巻線316Bに接続されるのと同じ方法でトランスの二次巻線に接続され、32のトランジスタの残り半分は、FET318Bが二次巻線316Cに接続されるのと同じ方法でトランスの二次巻線に接続される。第1列のそばに配置されたツリーの第2列は、第2電圧源に接続された16のトランジスタを含む。さらに、ツリーの第3列が、第2列のそばに配置され、8のトランジスタを含む。また、ツリーの第4列が、第3列のそばに配置され、4のトランジスタを含む。ツリーの第5列が、第4列のそばに配置され、出力O1に接続された2つのトランジスタを含む。
様々な実施形態において、VIプローブ324の代わりに、電圧センサおよび電流センサが、出力O1に接続される。
いくつかの実施形態において、直列キャパシタ322Aに加えて、シャントキャパシタも用いられる。シャントキャパシタは、一端で接続110に接続され、他端で接地電位に接続される。様々な実施形態において、複数のシャントキャパシタが、1つのシャントキャパシタの代わりに用いられる。複数のシャントキャパシタは、互いに直列または並列に接続される。
様々な実施形態において、キャパシタ322Aの代わりにまたはそれに加えて、インダクタが、電極106のリアクタンスを打ち消すために、キャパシタ322Aに直列または並列で接続される。いくつかの実施形態において、任意の数のインダクタが、電極106のリアクタンスを打ち消すために、キャパシタ322Aに直列または並列で接続される。
本明細書に記載のFETは、n型である。いくつかの実施形態において、n型FETの代わりに、p型FETが用いられる。例えば、ハーフブリッジ回路において、電圧源Vdcは、導電要素319を介してp型FETのソース端子に接続される。さらに、p型FETのドレイン端子が、別のp型FETのソース端子に接続される。別のp型FETのドレイン端子が、接地電位に接続される。
図3Bは、VIプローブ324(図3A)の代わりに、電圧プローブ350および電流プローブ352が用いられることを説明するためにシステム348の一実施形態を示す図である。システム348は、システム348で、VIプローブ350の代わりに、電圧プローブおよび電流プローブスルー52が用いられていることを除けば、システム300と同じである。電圧プローブ350は、出力O1で増幅矩形波形の電圧を測定するためにハーフブリッジFET回路318の出力O1に接続されたセンサである。さらに、電流プローブ352は、接続110上の点(リアクタンス回路206の出力、など)に接続されている。その点は、リアクタンス回路206と電極106との間に位置する。電圧プローブ350は、導電体を介して、コントローラ304に接続され、電流プローブ352は、導電体を介してコントローラ304に接続される。
電圧プローブ350は、出力O1で増幅矩形波形の複素電圧を測定し、複素電圧をコントローラ304へ提供する。さらに、電流プローブ352は、リアクタンス回路322Aから出力された整形正弦波形の複素電流を測定し、複素電流をコントローラ304へ提供する。複素電圧は、フィードバック信号205内で提供され、複素電流は、任意選択的なフィードバック信号209内でコントローラ304に提供される。コントローラ304は、複素電圧の位相および複素電流の位相を特定し、複素電圧および複素電流の位相間の位相差を決定する。コントローラ304は、所定の限度内になるように位相差を低減するために、信号発生器306の動作周波数、または、出力O1でのパラメータの大きさ、もしくは、それらの組みあわせを制御する。
図3Cは、ハーフブリッジFET回路318(図3A、図3B、および、図3D)のFET318Aおよび318Bを通した電圧を制限するために利用されるダイオードを説明するためにシステム370の一実施形態を示す図である。システム370は、システム370において複数のダイオードD1およびD2が利用されることを除けば、図3Aのシステム300または図3Bのシステム348と同じである。さらに、システム370では、キャパシタ372が利用される。ダイオードD1は、FET318Aのドレインおよびソース端子の間に接続され、ダイオードD2は、FET318Bのドレインおよびソース端子の間に接続されている。さらに、キャパシタ372は、FET318Aのドレイン端子DおよびFET318Bのソース端子Sに接続されている。
FET318Aがオンにされ、FET318Bがオフにされると、FET318Aを通した電圧は、ダイオードD1によって制限されるまで、正方向に上昇し続ける。同様に、FET318Aがオフにされ、FET318Bがオンにされると、FET318Bを通した電圧は、ダイオードD2によって制限されるまで、負方向に上昇し続ける。したがって、ダイオードD1は、FET318Aを通したシュートスルーの可能性を低減し(例えば、防止し)、ダイオードD2は、FET318Bを通した電圧のシュートスルーの可能性を低減する(例えば、防止する)。
FET318Aおよび318Bのオフおよびオンに遅延がある場合、DCレール313における電流が、キャパシタ372を通り、キャパシタ322Aを介して出力O1から電極104へ電流が流れる可能性を低減する。例えば、FET318Aおよび318Bの両方がオンまたはオフである期間中に、電流がDCレール313からキャパシタ372へ流れる。これは、電極104へ電流が流れる可能性を低減する。
図3Cの実施形態に図示されたダイオードは、図3A、図3B、および、図3Dの実施形態のいずれかにおける対応するFETに接続されてよいことに注意されたい。
図3Dは、プラズマチャンバ104がCCPプラズマチャンバである場合に、プラズマチャンバ104に接続されたインダクタ382を有するリアクタンス回路206を説明するためにシステム380の一実施形態を示す図である。システム380は、システム380において、プラズマチャンバ104がCCPプラズマチャンバであることを除けば、図3Aのシステム300と同じである。プラズマチャンバ104がCCPプラズマチャンバである場合、リアクタンス回路206は、キャパシタ322Aの代わりにインダクタ382を含む。インダクタ382は、出力O1と、電極106(CCPチャンバのチャックの上側電極または下側電極など)とに接続される。
いくつかの実施形態では、インダクタ382の代わりに、可変インダクタが用いられる。可変インダクタのインダクタンスは、キャパシタ322Aの静電容量がコントローラ304によって制御されるのと同じ方法で、コントローラ304によって制御される。様々な実施形態において、リアクタンス回路206は、直列に、または、並列に、もしくは、それらの組み合わせで、互いに接続された複数のインダクタを備える。インダクタの一部は可変であり、残りのインダクタは固定である。別の例として、リアクタンス回路206のすべてのインダクタが、可変または固定である。
図4Aは、ハーフブリッジFET回路318(図3Aおよび図3B)の出力O1で生成される増幅矩形波形の一例である増幅矩形波形406のエンベロープ408の整形を説明するためにグラフ402の一実施形態を示す図である。グラフ402は、時間tに対して増幅矩形波形406のパラメータをプロットしている。図に示すように、増幅矩形波形406は、複数のパラメータレベル(例えば、低レベルP1および高レベルP2など)の間で遷移する。低レベルP1は、高レベルP2のピーク間振幅よりも小さいピーク間振幅を有する。
いくつかの実施形態において、整形エンベロープ408を有する増幅矩形波形406の代わりに、異なる形状(任意形状、マルチレベルパルス形状、連続波形状、または、三角形状など)の整形エンベロープを有する別の増幅矩形波形が生成されることに注意されたい。
図4Bは、ハーフブリッジFET回路318(図3Aおよび図3B)の出力O1で生成される増幅矩形波形406の高次の高調波の除去を説明するためにグラフ404の一実施形態を示す図である。グラフ404は、時間tに対して増幅矩形波形406のパラメータをプロットしている。増幅矩形波形406は、基本周波数を有する波形408Aと、より高次の高調波周波数を有する多数の波形(波形408Bおよび408Cなど)と、で構成される。波形408Bは、二次高調波周波数を有し、波形408Cは、三次高調波周波数を有する。リアクタンス回路206(図3Aおよび図3B)の高品質係数は、リアクタンス回路206の出力で波形408Aを提供するために、増幅矩形波形406から高次の高調波を除去することを容易にする。波形408Aは、リアクタンス回路206から電極106に供給される。 波形408Aは、リアクタンス回路206から出力される整形正弦波形の一例である。
図5Aは、整形エンベロープの一例であるエンベロープ506を有する整形正弦波形504を説明するためにグラフ502の一実施形態を示す図である。整形正弦波形波形504は、リアクタンス回路206(図2)から出力される整形正弦波形の一例である。グラフ504は、時間tに対して整形正弦波形504のパラメータをプロットしている。エンベロープ506は、ピーク間パラメータ(ピーク間電圧など)であり、矩形形状(パルス形状など)を有する。
図5Bは、三角形状正弦波形510を説明するためにグラフ508の一実施形態を示す図である。三角形状正弦波形510は、リアクタンス回路206(図2)から出力される整形正弦波形の一例である。グラフ508は、時間tに対して三角形状正弦波形510のパラメータをプロットしている。整形正弦波形510は、整形エンベロープの一例である三角形エンベロープ512を有する。
いくつかの実施形態において、リアクタンス回路206(図2)から出力される整形正弦波形は、鋸歯波形であるエンベロープを有する。
図5Cには、多重状態正弦波形516を説明するためにグラフ514の一実施形態を示す図である。グラフ514は、時間tに対して多重状態正弦波形516のパラメータをプロットしている。整形正弦波形波形516は、リアクタンス回路206(図2)から出力される整形正弦波形の一例である。多重状態正弦波形516は、複数の状態S1、S2、および、S3を有するエンベロープ518を有する。エンベロープ518は、整形エンベロープの一例である。状態S1中の多重状態正弦波形516のピーク間パラメータは、状態S2中の多重状態正弦波形516のピーク間パラメータよりも大きい。さらに、状態S2中の多重状態正弦波形516のピーク間パラメータは、状態S3中の多重状態正弦波形516のピーク間パラメータよりも大きい。状態S1、S2、および、S3は、信号発生器306(図3Aおよび図3B)の動作周波数よりも低い周波数で繰り返す。整形正弦波形516は、その動作周波数を有する。
いくつかの実施形態において、状態S1中の多重状態正弦波形516のピーク間パラメータは、状態S2中の多重状態正弦波形516のピーク間パラメータとは異なる(より小さいまたは大きい)。さらに、状態S2中の多重状態正弦波形516のピーク間パラメータは、状態S3中の多重状態正弦波形516のピーク間パラメータとは異なる(より大きいまたは小さい)。また、状態S3中の多重状態正弦波形516のピーク間パラメータは、状態S1中の多重状態正弦波形516のピーク間パラメータとは異なる(より大きいまたは小さい)。
図5Dは、多重状態正弦波形522を説明するためにグラフ520の一実施形態を示す図である。グラフ520は、時間tに対して多重状態正弦波形522のパラメータをプロットしている。整形正弦波形波形522は、リアクタンス回路206(図2)から出力される整形正弦波形の一例である。多重状態正弦波形522は、複数の状態S1、S2、S3、および、S4を有するエンベロープ524を有する。エンベロープ524は、整形エンベロープの一例である。状態S1中の多重状態正弦波形522のピーク間パラメータは、状態S2中の多重状態正弦波形522のピーク間パラメータよりも大きい。さらに、状態S2中の多重状態正弦波形522のピーク間パラメータは、状態S3中の多重状態正弦波形522のピーク間パラメータよりも大きい。また、状態S3中の多重状態正弦波形522のピーク間パラメータは、状態S4中の多重状態正弦波形522のピーク間パラメータよりも大きい。図5Dに示すように、状態S1、S2、S3、および、S4は、信号発生器306(図3Aおよび図3B)の動作周波数よりも低い周波数で繰り返す。整形正弦波形522は、その動作周波数を有する。
いくつかの実施形態において、状態S1中の多重状態正弦波形522のピーク間パラメータは、状態S2中の多重状態正弦波形522のピーク間パラメータとは異なる(より小さいまたは大きい)。さらに、状態S2中の多重状態正弦波形522のピーク間パラメータは、状態S3中の多重状態正弦波形522のピーク間パラメータとは異なる(より大きいまたは小さい)。また、状態S3中の多重状態正弦波形522のピーク間パラメータは、状態S4中の多重状態正弦波形522のピーク間パラメータとは異なる(より大きいまたは小さい)。状態S4中の多重状態正弦波形522のピーク間パラメータは、状態S1中の多重状態正弦波形522のピーク間パラメータとは異なる(より大きいまたは小さい)。
図5Eは、整形正弦波形526の多重パルス化を説明するためにグラフ524の一実施形態を示す図である。グラフ524は、時間tに対して多重状態正弦波形526のパラメータをプロットしている。整形正弦波形波形526は、リアクタンス回路206(図2)から出力される整形正弦波形の一例である。整形正弦波形526は、状態S1~Snの間で交互に起きる多重状態エンベロープ528を有しており、ここで、nは、1より大きい整数である。例えば、多重状態エンベロープ528は、状態S1から状態S2へ遷移する。多重状態エンベロープ528は、さらに、状態Snに到達するまで、状態S2から状態S3へ、などと、遷移する。一例として、nの値は、4~1000の範囲である。例示すると、整形正弦波形526は、100の状態を有する。状態S1~Snは、周期的に繰り返す。エンベロープ528は、整形エンベロープの一例である。
状態S1~Snの内の1状態の間のパラメータレベル(ピーク間パラメータ値など)は、状態S1~Snの内の別の1状態の間のパラメータレベルとは異なることに注意されたい。例えば、状態S1~S5中のピーク間パラメータ値は、互いに異なる。図5Eに示すように、状態S1~Snは、信号発生器306(図3Aおよび図3B)の動作周波数よりも低い周波数で繰り返す。整形正弦波形526は、その動作周波数を有する。
図5Fは、整形正弦波形532のエンベロープ534を説明するグラフ530の一実施形態を示す図である。エンベロープ534は、整形エンベロープの一例である。整形正弦波形波形532は、リアクタンス回路206(図2)から出力される整形正弦波形の一例である。グラフ530は、時間tに対して整形正弦波形532のパラメータをプロットしている。
整形正弦波形532は、任意形状のエンベロープ534を有する。例えば、エンベロープ534は、周期的に繰り返す複数の状態S1~S8を有する。各状態S1およびS2中、エンベロープ534は、ゼロの傾きを有する。さらに、状態S3中、エンベロープ534は、正の傾きを有し、状態S4中、エンベロープ534は、負の傾きを有する。さらに、状態S5中、エンベロープ534は、正の傾きを有する。状態S6中、エンベロープ534は、負の傾きを有し、状態S7中、エンベロープ534は、正の傾きを有する。状態S8中、エンベロープ534は、負の傾きを有する。図5Fに示すように、状態S1~S8は、信号発生器306(図3Aおよび図3B)の動作周波数よりも低い周波数で繰り返す。整形正弦波形532は、その動作周波数を有する。
いくつかの実施形態において、エンベロープ532は、状態S1~S8の内の1以上の状態の間に、図5Fに示したのと異なる傾きを有することに注意されたい。例えば、状態S4中、負の傾きの代わりに、整形正弦波形532は、正の傾きまたはゼロの傾きを有する。別の例において、状態S5中、正の傾きの代わりに、整形正弦波形532は、負の傾きまたはゼロの傾きを有する。
図5Gは、連続波形を有する整形正弦波形538を説明するためにグラフ536の一実施形態を示す図である。例えば、整形正弦波形538は、あるパラメータレベルから別のパラメータレベルへパルスされない連続的なエンベロープ540を有する。さらに例示すると、整形正弦波形538のピーク間パラメータは、一定であるか、もしくは、定数とその定数の所定の変動との間にある。エンベロープ540は、整形エンベロープの一例である。グラフ536は、時間tに対して整形正弦波形538のパラメータをプロットしている。整形正弦波形波形538は、リアクタンス回路206(図2)から出力される整形正弦波形の一例である。
図5Hは、リアクタンス回路206(図2)から出力されるパルス状正弦波形のエンベロープ542を説明するためにグラフ540の一実施形態を示す図である。グラフ540は、ミリ秒で測定された時間tに対してパルス状正弦波形の電力をプロットしている。エンベロープ542を有するパルス状正弦波形は、図5Aの正弦波形504と同様である。エンベロープ542は、パルスの形状を有しており、低状態と高状態との間で遷移する。低状態は、高状態の電力レベルよりも低い電力レベル(1以上の電力量など)を有する。例えば、高状態のすべての電力量は、350~400ワットの間の範囲にあり、低状態のすべての電力量は、80ワット~120ワット間の範囲にある。
図5Hは、リアクタンス回路206(図2)から出力される整形正弦波形のエンベロープ546を説明するためにグラフ544の一実施形態を示す図である。グラフ544は、ミリ秒で測定された時間tに対して整形正弦波形の電力をプロットしている。エンベロープ546を有する整形正弦波形は、図5Bの正弦波形510と同様である。エンベロープ546は、三角形である。例えば、エンベロープ546は、正の傾きの直後に負の傾きを有する。負の傾きの直後に、別の正の傾きが続き、その後に、別の負の傾きが続く。
図6Aは、グラフ600の一実施形態であり、信号発生器306(図3Aおよび図3B)の動作周波数の変化に伴う電極106(図1)に関連する電流および電圧の比の大きさの変化を説明するための共振プロットである。グラフ600は、プラズマチャンバ104(図1)内でプラズマが点火されない場合に生成される。電流および電圧は、電極106で測定される。グラフ600は、信号発生器306の動作周波数に対して電流および電圧の比の大きさの変化をプロットしている。グラフ600から明らかなように、電極106の品質係数Qは、プラズマがプラズマチャンバ104内で点火されない場合に高い。
図6Bは、グラフ602の一実施形態であり、信号発生器306(図3Aおよび図3B)の動作周波数の変化に伴う電極106(図1)での電圧、電流、および、電力の変化を説明するための共振プロットである。グラフ602は、信号発生器306の動作周波数に対して、電極106で測定された電力、電圧、および、電流をプロットしている。グラフは、プラズマがプラズマチャンバ104(図1)内で点火された場合の、電力、電圧、および、電流をプロットしている。信号発生器306の動作周波数は、電極106で測定される電力、電圧、および、電流を制御するために、コントローラ304(図3Aおよび図3B)によって制御される。グラフ602から明らかなように、電極106での品質係数Qは、プラズマチャンバ104内のプラズマによるエネルギの消費のために、グラフ600に示した品質係数と比べて小さくなる。
図7Aは、ウエハの表面においてミリアンペア(mA)で測定されたイオン飽和電流Isatを説明するためにグラフ702の一実施形態を示す図である。グラフ702は、マッチレスプラズマ源102とプラズマチャンバ104との間にRF整合回路およびRFケーブルを接続することなしにマッチレスプラズマ源102(図1)に接続されたプラズマチャンバ104(図1)内で処理された異なるウエハについて、ウエハ中心からの距離に対してイオン飽和電流をプロットしている。ウエハ中心からの距離は、ミリメートル(mm)で測定されている。径方向イオン飽和電流への異なる電力比の影響が、図7Aに示されている。
図7Bは、図19で後に示すシステム1902でRF整合回路およびRFケーブルが利用される場合のイオン飽和電流を説明するためにグラフ704の一実施形態を示す図である。システム1902は、RFケーブル1908およびRF整合回路1906を備える(図19)。グラフ704は、ウエハ中心からの距離に対してイオン飽和電流をプロットしている。径方向イオン飽和電流への異なる電力比の影響が、グラフ704に示されている。システム100(図1)またはシステム1302を用いた場合に、ウエハの表面におけるイオン飽和電流が類似することに注意されたい。
図8は、図1のシステム100の利用が、プラズマチャンバ104(図1)内のプラズマのインピーダンス調整範囲を、RF整合回路を用いて達成されるのと比べて同等に達成することを容易にすることを説明するためにグラフ800の一実施形態を示す図である。グラフ800は、プラズマの抵抗Rに対して、プラズマチャンバ104内のプラズマのリアクタンスXをプロットしている。グラフ800は、プラズマの抵抗およびリアクタンスの値を有する複数の調整範囲T1、T2、および、T3を含み、調整範囲T1、T2、および、T3は、図1に示すようにマッチレスプラズマ源102がプラズマチャンバ104に接続された場合に達成される。プラズマの抵抗およびリアクタンスのすべての調整範囲T1、T2、および、T3が、図1のシステム100を用いて達成される。
図9Aは、電極106(図2)に提供するためにリアクタンス回路206(図2)の出力で供給される電力を説明するためにグラフ902の一実施形態を示す図である。電力は、エンベロープ904に従って整形される。グラフ902は、時間tに対して電力をプロットしている。
図9Bは、時間tに対してプラズマチャンバ104(図1)に供給される整形正弦波形の電圧を説明するためにグラフ906の一実施形態を示す図である。電圧は、パルス状エンベロープ908を有しており、エンベロープは、さらに、上側境界908Aおよび下側境界908Bを有する。境界908Aおよび908Bは、ピーク間電圧を規定する。
図9Cは、出力O1(図3Aおよび図3B)で電力FET(FET318AまたはFET318B(図3A、図3B、および、図3D)など)から提供される電圧を説明するためにグラフ910の一実施形態を示す図である。出力O1での電圧は、エンベロープ912を有しており、エンベロープは、さらに、上側境界912Aおよび下側境界918Bを有する。境界912Aおよび912Bは、ピーク間電圧を規定する。
図9Dは、出力O1で電力FET(図3A、図3B、および、図3D)から提供される電流を説明するためにグラフ914の一実施形態を示す図である。出力O1での電流は、エンベロープ916を有しており、エンベロープは、さらに、上側境界916Aおよび下側境界916Bを有する。境界916Aおよび916Bは、ピーク間電流を規定する。
図10Aは、ミリ秒(ms)で測定された時間tに対する信号発生器306(図3Aおよび図3B)の動作周波数のプロット1002を示すグラフ1000の一実施形態である。動作周波数は、所定の時間間隔(50マイクロ秒(μs)以下など)未満で、コントローラ304(図3A、図3B、および、図3D)によって調整される。例えば、コントローラ304による信号発生器306の動作周波数の任意の変更は、ゲートドライバ311、ハーフブリッジFET回路318、および、リアクタンス回路206(図3A、図3B、および、図3D)を介して、50マイクロ秒以下で、電極106へ伝えられる。その所定の期間は、プラズマチャンバ104内のプラズマのプラズマインピーダンスを達成することを容易にする。所定の時間間隔の別の例は、100マイクロ秒を含む。例えば、動作周波数は、10マイクロ秒~100マイクロ秒の間の期間で調整される。所定の時間間隔のさらに別の例は、70マイクロ秒を含む。例えば、動作周波数は、20マイクロ秒~70マイクロ秒の間の期間で調整される。動作周波数が調整される時に、信号発生器306の自己調整が起きる。
図10Bは、ハーフブリッジFET回路318(図3A、図3B、および、図3D)の出力O1で測定された電圧信号1006Bおよび電流信号1006Aが、電極106へ供給するための電力のレベルを達成するために第1期間中に同相であることを示すグラフ1004の一実施形態である。グラフ1004は、時間tに対して電流信号1006Aおよび電圧信号1006Bをプロットしている。グラフ1004から明らかなように、0.95マイクロ秒の時間に、電流信号1006Aおよび電圧信号1006Bの両方が同相である。
図10Cは、電圧信号1006Bおよび電流信号1006Aが、電極106へ供給するための電力のレベルを達成するために第2期間中に同相であることを示すグラフ1008の一実施形態である。グラフ1008は、時間tに対して電流信号1006Aおよび電圧信号1006Bをプロットしている。グラフ1008から明らかなように、約1マイクロ秒の時間に、電流信号1006Aおよび電圧信号1006Bの両方が同相である。
図10Dは、電圧信号1006Bおよび電流信号1006Aが、電極106へ供給するための電力のレベルを達成するために第3期間中に同相であることを示すグラフ1010の一実施形態である。グラフ1010は、時間tに対して電流信号1006Aおよび電圧信号1006Bをプロットしている。グラフ1008から明らかなように、1.05マイクロ秒の時間に、電流信号1006Aおよび電圧信号1006Bの両方が同相である。したがって、第1、第2、および、第3期間中、電流信号1006Aは、第1、第2、および、第3期間中の電力のレベルを達成するために、電圧信号1006Bと同相であることに注意されたい。
図11Aは、FET1102A、1102B、1102C、1102D、1102E、1102F、1102G、1102H、1102I、1102J、1102K、1102L、1102M、1102N、1102O、および、1102P、ならびに、トランス1106A、1106B、1106C、1106D、1106E、1106F、および、1106Gのツリー1101を示す、システム1100の一実施形態の図である。
システム1100は、ツリー1101、キャパシタ322A、および、プラズマ負荷を備える。プラズマ負荷は、電極106と、点火された時のプラズマと、を含む。ツリー1101は、複数のハーフブリッジ回路1104A、1104B、1104C、1104D、1104E、1104F、1104G、および、1104Hを備える。ハーフブリッジ回路1104Aは、FET1102Aおよび1102Bを備える。同様に、ハーフブリッジ回路1104Bは、FET1102Cおよび1102Dを備え、ハーフブリッジ回路1104Cは、FET1102Eおよび1102Fを備え、ハーフブリッジ回路1104Dは、FET1102Gおよび1102Hを備え、ハーフブリッジ回路1104Eは、FET1102Iおよび1102Jを備える。さらに、ハーフブリッジ回路1104Fは、FET1102Kおよび1102Lを備え、ハーフブリッジ回路1104Gは、FET1102Mおよび1102Nを備え、ハーフブリッジ回路1104Hは、FET1102Oおよび1102Pを備える。
FET1102A、1102C、1102E、1102G、1102I、1102K、1102M、および、1102Oのゲート端子は、ゲートドライバ1152A(図11B)に接続されており、FET1102B、1102D、1102F、1102H、1102J、1102L、1102N、および、1102Pのゲート端子は、別のゲートドライバ1152B(図11B)に接続されている。
ハーフブリッジ回路1104Aの出力OUT1は、トランス1106Aの一次巻線1108Aに接続されている。同様に、ハーフブリッジ回路1104Bの出力OUT2は、トランス1106Aの一次巻線1108Bに接続されている。さらに、ハーフブリッジ回路1104Cの出力OUT3は、トランス1106Bの一次巻線1108Cに接続されており、ハーフブリッジ回路1104Dの出力OUT4は、トランス1106Bの一次巻線1108Dに接続されている。また、ハーフブリッジ回路1104Eの出力OUT5は、トランス1106Cの一次巻線1108Eに接続されており、ハーフブリッジ回路1104Fの出力OUT6は、トランス1106Cの一次巻線1108Fに接続されている。ハーフブリッジ回路1104Gの出力OUT7は、トランス1106Dの一次巻線1108Gに接続されており、ハーフブリッジ回路1104Hの出力OUT8は、トランス1106Dの一次巻線1108Hに接続されている。
さらに、トランス1106Aの二次巻線1108Hは、トランス1106Eの一次巻線1108Lに接続されている。また、トランス1106Bの二次巻線1108Iは、トランス1106Eの一次巻線1108Mに接続されている。同様に、トランス1106Cの二次巻線1108Jは、トランス1106Fの一次巻線1108Nに接続されている。また、トランス1106Dの二次巻線1108Kは、トランス1106Fの一次巻線1108Oに接続されている。
トランス1106Eの二次巻線1108Pは、トランス1106Gの一次巻線1108Rに接続されている。同様に、トランス1106Fの二次巻線1108Qは、トランス1106Gの一次巻線1108Sに接続されている。トランス1106Gの二次巻線1108Tは、出力O1を介してキャパシタ322Aに接続されている。
FET1102A、1102C、1102E、1102G、1102I、1102K、1102M、および、1102Oがオンである時、FET1102B、1102D、1102F、1102H、1102J、1102L、1102N、および、1102Pはオフであることに注意されたい。例えば、FET1102A、1102C、1102E、1102G、1102I、1102K、1102M、および、1102Oがゲートドライバ1152Aからの信号によってオンにされる時点または時間間隔中に、FET1102B、1102D、1102F、1102H、1102J、1102L、1102N、および、1102Pは、ゲートドライバ1152Bからの信号によってオフにされる。同様に、1102B、1102D、1102F、1102H、1102J、1102L、1102N、および、1102Pがゲートドライバ1152Bからの信号によってオンにされる時点または時間間隔中に、FET1102A、1102C、1102E、1102G、1102I、1102K、1102M、および、1102Oは、ゲートドライバ1152Aからの信号によってオフにされる。
FET1102A、1102C、1102E、1102G、1102I、1102K、1102M、および、1102Oがオンである時、出力OUT1およびOUT2で生成された正の電圧が、トランス1106A、1106E、および、1106Gを介して変圧され;出力OUT3およびOUT4で生成された正の電圧が、トランス1106B、1106E、および、1106Gを介して変圧され;出力OUT5およびOUT6で生成された正の電圧が、トランス1106C、1106F、および、1106Gを介して変圧され;出力OUT7およびOUT8で生成された正の電圧が、トランス1106D、1106F、および、1106Gを介して変圧され、出力O1で正の電圧になる。
同様に、FET1102B、1102D、1102F、1102H、1102J、1102L、1102N、および、1102Pがオンである時、出力OUT1およびOUT2で生成された負の電圧が、トランス1106A、1106E、および、1106Gを介して変圧され;出力OUT3およびOUT4で生成された負の電圧が、トランス1106B、1106E、および、1106Gを介して変圧され;出力OUT5およびOUT6で生成された負の電圧が、トランス1106C、1106F、および、1106Gを介して変圧され;出力OUT7およびOUT8で生成された負の電圧が、トランス1106D、1106F、および、1106Gを介して変圧され、出力O1で負の電圧になる。
ツリー1101のDC電圧源Vdcによって生成される電圧信号は、電圧源Vdc(図3A、図3B、および、図3D)によって生成される電圧信号が制御されるのと同じ方法で、コントローラ304(図3A、図3B、および、図3D)によって制御されることに注意されたい。例えば、コントローラ304は、DC電圧源によって生成される電圧信号を制御するために、ツリー1101のDC電圧源Vdcに接続される。
ツリー1101のDC電圧源の数、ツリー1101で用いられるFETの数、および、ツリー1101の各電圧源の最高到達可能電圧に基づいて、所定の電力レベルが達成されることに注意されたい。例えば、出力O1での所定の電力レベルは、ツリー1101で利用される複数のハーフブリッジ回路の変化と共に変化する。例示すると、ハーフブリッジ回路の数が増えると、FETの数が増える。FETの数の増加に伴って、FETの出力インピーダンスが増大する。また、ツリー1101におけるハーフブリッジ回路の数の増加に伴って、DC電圧源の数が増える。結果として、出力O1で達成される所定の電力レベルが変化する。
様々な実施形態において、ツリー1101のあるハーフブリッジ回路に接続されたDC電圧源の最高到達可能電圧は、ツリー1101の別のハーフブリッジ回路に接続された別のDC電圧源の最高到達可能電圧とは異なる。例えば、最高到達可能電圧Vdc1を有する電圧源が、ハーフブリッジ回路1104Aに接続され、最高到達可能電圧Vdc2を有する別の電圧源が、ハーフブリッジ回路1104Bに接続される。
いくつかの実施形態において、所定の数のFETが、1つのチップ上に集積される。例えば、ハーフブリッジ回路の2つのFETが、1つのチップ上に集積され、別のハーフブリッジ回路の2つのFETが、別のチップ上に集積される。別の例として、FETサブ回路の内の4つが、1つのチップ上に集積され、別のセットの4つのFETサブ回路が、別のチップ上に集積される。
図11Bは、出力O1で増幅矩形波形を生成するためのFET318A、318B、318C、318D、318E、および、318Fのツリー1156の利用を説明するために、システム1150の一実施形態を示す図である。システム1150は、システム1150において、システム300または348で用いられるのと比べて多くの数のFETが用いられることを除けば、図3Aのシステム300または図3Bのシステム348と同じである。さらに、システム1150は、ゲートドライバ311(図3A、図3B、および、図3D)の代わりに、ゲート駆動回路1158を用いる。ゲート駆動回路1158は、マッチレスプラズマ源102(図1)内でゲートドライバ311(図3A、図3B、および、図3D)の代わりに用いられる。さらに、ハーフブリッジFET回路318(図3A、図3B、および、図3D)の代わりに、ツリー1156が、マッチレスプラズマ源102内で用いられる。
システム1150は、ゲート駆動回路1158、ツリー1156、キャパシタ322A、および、電極106を備える。ゲート駆動回路1158は、ゲートドライバ1152Aおよびゲートドライバ1152Bを備える。ゲートドライバ1152Bは、NOTゲートとして機能する。ゲートドライバ1152Aおよび1152Bの入力は、信号発生器306(図3A、図3B、および、図3D))に接続されている。さらに、ゲートドライバ1152Aの出力は、FET318Aから318Cのゲート端子に接続されている。また、ゲートドライバ1152Aの電圧供給端子は、出力O1に接続されている。同様に、ゲートドライバ1152Bの出力は、FET318D~318Fのゲート端子に接続されており、ゲートドライバ1152Bの電圧供給端子は、接地電位に接続されている。
FET318Aのドレイン端子Dは、DC電圧源1154Aに接続され、FET318Bのドレイン端子Dは、別のDC電圧源1154Bに接続され、FET318Cのドレイン端子は、さらに別のDC電圧源1154Cに接続されている。FET318A、318B、および、318Cの各々のソース端子は、出力O1に接続されている。さらに、FET318D、318E、および、318Fの各々のソース端子は、接地電位に接続されている。FET318D、318E、および、318Fの各々のドレイン端子は、出力O1に接続されている。
FET318Aおよび318Fはハーフブリッジ回路を形成することに注意されたい。同様に、FET318Bおよび318Eは、別のハーフブリッジ回路を形成する。また、FET318Cおよび318Dは、さらに別のハーフブリッジ回路を形成する。
信号発生器306によって生成された矩形波信号は、ゲートドライバ1152Aによって受信され、ゲート駆動信号1160Aを生成するために増幅される。同様に、信号発生器306によって生成された矩形波信号は、ゲートドライバ1152Bによって受信され、ゲート駆動信号1160Bを生成するために増幅され、ゲート駆動信号1160Bは、ゲート駆動信号1160Aに対して逆パルスでパルス化されている。例えば、ゲート駆動信号1160Aが、高レベル(高電力レベルなど)を有する時点または時間間隔中に、ゲート駆動信号1160Bは、低レベル(低電力レベルなど)を有する。さらに、ゲート駆動信号1160Aが、低レベル(低電力レベルなど)を有する時点または時間間隔中に、ゲート駆動信号1160Bは、高レベル(高電力など)を有する。別の例として、ゲート駆動信号1160Aが低レベルから高レベルへ遷移する時点または時間間隔中に、ゲート駆動信号1160Bは、高レベルから低レベルへ遷移する。同様に、ゲート駆動信号1160Aが高レベルから低レベルへ遷移する時点または時間間隔中に、ゲート駆動信号1160Bは、低レベルから高レベルへ遷移する。
ゲート駆動信号1160Aは、ゲートドライバ1152Aの出力からFET318A~318Cのゲート端子へ供給される。さらに、ゲート駆動信号1160Bは、ゲートドライバ1152Bの出力からFET318D~318Fのゲート端子へ供給される。ゲート駆動信号1160Bは、ゲート駆動信号1160Aに対して逆パルスであるため、FET318A、318B、および、318Cがオンである時点または時間間隔中に、FET318D、318E、および、318Fはオフである。一方、FET318A、318B、および、318Cがオフである時点または時間間隔中に、FET318D、318E、および、318Fはオンである。
さらに、コントローラ304(図3A、図3B、および、図3D)は、導電体を介して電圧源1154Aに接続され、導電体を介して電圧源1154Bに接続され、導電体を介して電圧源1154Cに接続されている。コントローラ304は、電圧源1154A~1154Cに電圧値を提供する。プッシュモード中、電圧値を受信すると、電圧源1154Aは、電圧信号を生成し、電圧信号は、オンの時にFET318Aを介して出力O1に転送される。同様に、プッシュモード中、電圧値を受信すると、電圧源1154Bは、電圧信号を生成し、電圧信号は、オンの時にFET318Bを介して出力O1に転送される。また、プッシュモード中、電圧値を受信すると、電圧源1154Cは、電圧信号を生成し、電圧信号は、オンの時にFET318Cを介して出力O1に転送される。FET318A~318Cがプッシュモードである時、正電圧が出力O1で生成される。
コントローラ304は、電圧源1154A~1154Cに供給される電圧値を変更することによって、出力で提供される増幅矩形波形のエンベロープを整形する。例えば、任意形状のエンベロープ、多重状態パルス形状のエンベロープ、または、連続波形形状のエンベロープを有する増幅矩形波形が、電圧源1154A~1154Cに供給される電圧値の変化率に基づいて、出力O1で生成される。例示すると、多重状態パルス形状のエンベロープを生成するために、電圧値は、コントローラ304によって瞬時に変更される。別の例として、三角形パルスのエンベロープを生成するために、電圧値は、コントローラ304によって設定時間間隔中に、共通の方向に(増加または減少する方向に)周期的に変更される。さらに別の例として、任意波形のエンベロープを生成するために、電圧値は、瞬時に変更され、ランダムに共通の方向に周期的に変更される。
さらに、プルモードにおいて、FET318A~318Cは、ゲート駆動信号1160Aによってオフにされ、FET318D~318Fは、ゲート駆動信号1160Bによってオンにされる。FET318A~318Cがオフされ、FET318D~318Fがオンにされる時間間隔中に、負の電圧が出力O1で生成される。増幅矩形波形は、プッシュ・プルモードでFET318A~318Fを作動させることによって、出力O1で生成される。増幅矩形波形は、出力O1を介してキャパシタ322Aに転送される。
いくつかの実施形態において、任意選択的に、ダイオードが、ツリー1156のFETのドレイン端子およびソース端子の間に並列で接続されることに注意されたい。例えば、ダイオードD1が、FET318Aのドレイン端子およびソース端子の間に接続される。同様に、ダイオードD2が、FET318Bのドレイン端子およびソース端子の間に接続され、ダイオードD3が、FET318Cのドレイン端子およびソース端子の間に接続され、ダイオードD4が、FET318Dのドレイン端子およびソース端子の間に接続される。また、ダイオードD5が、FET318Eのドレイン端子およびソース端子の間に接続され、ダイオードD6が、FET318Fのドレイン端子およびソース端子の間に接続される。ダイオードD1~D3は、出力O1で正電圧を制限し、ダイオードD4~D6は、出力O1で負の電圧を制限する。
ツリー1156では、6つのFETを示しているが、いくつかの実施形態において、任意のその他の数のFETのハーフブリッジ回路が用いられることにも注意されたい。例えば、3つのハーフブリッジ回路の代わりに、4、5、6、または、10のハーフブリッジ回路が用いられる。
図11Cは、電極106へ電力供給するためのHブリッジ回路1172の利用を説明するシステム1170の一実施形態の図である。Hブリッジ回路1172は、ハーフブリッジ回路の代わりに用いられる。システム1170は、電圧源Vdc、キャパシタ1174、FET318A~318D、ゲートドライバ1152Aおよび1152B、ゲートドライバ1152C、ならびに、ゲートドライバ1152Dを備える。ゲートドライバ1152Cは、ゲートドライバ1152Bと同じであり(同じ構造および機能を有するなど)、ゲートドライバ1152Dは、ゲートドライバ1152Aと同じである。
システム1170は、さらに、複数のダイオードD5、D6、D7、および、D8を備える。ダイオードD5は、FET318Aのドレイン端子およびゲート端子の間に接続されている。同様に、ダイオードD6は、FET318Bのドレイン端子およびゲート端子の間に接続されている。さらに、ダイオードD7は、FET318Cのドレイン端子およびゲート端子の間に接続され、ダイオードD8は、FET318Dのドレイン端子およびゲート端子の間に接続されている。
さらに、ゲートドライバ1152Aの出力は、FET318Aのゲート端子に接続され、ゲートドライバ1152Bの出力は、FET318Bのゲート端子に接続されている。同様に、ゲートドライバ1152Cの出力は、FET318Cのゲート端子に接続され、ゲートドライバ1152Dの出力は、FET318Dのゲート端子に接続されている。ゲートドライバ1152A~1152Dの入力は、信号発生器306の出力に接続されている。キャパシタ322Aおよび電極106は、FET318Aおよび318Cのソース端子の間、ならびに、FET318Bおよび318Dのドレイン端子の間に接続されている。
FET318Aおよび318Dがオンにされる時、FET318Bおよび318Cはオフにされる。例えば、FET318Aおよび318Dは、ゲート駆動信号1160Aを受信して、オンになる。さらに、FET318Bおよび318Cは、ゲート駆動信号1160Bを受信して、オフになる。別の例として、FET318Aおよび318Bがオンにされる時点または期間中に、FET318Bおよび318Cはオフにされる。
同様に、FET318Bおよび318Cがオンにされる時、FET318Aおよび318Dはオフにされる。例えば、FET318Bおよび318Cは、ゲート駆動信号1160Bを受信して、オンになる。さらに、FET318Aおよび318Dは、ゲート駆動信号1160Bを受信して、オフになる。別の例として、FET318Bおよび318Cがオンにされる時点または期間中に、FET318Aおよび318Dはオフにされる。
FET318Aおよび318Dがオンにされる時、電流が、電圧源Vdcから、FET318A、キャパシタ322A、電極106、および、FET318Dを介して、接地へ流れる。同様に、FET318Bおよび318Cがオンにされる時、電流が、電圧源Vdcから、FET318C、電極106、キャパシタ322A、および、FET318Bを介して、接地へ流れる。このように、電流が、2つの反対方向に電極106を介して流れることで、クロックサイクルの期間中に電極106の端子にわたる正および負の電圧を生成する。
図12Aは、FET回路基板1202(ハーフブリッジまたはHブリッジ回路基板など)を冷却するために用いられる冷却プレート1204を示すシステム1202の一実施形態の図である。ハーフブリッジFET回路318(図3A、図3B、および、図3D)またはHブリッジ回路1172(図11C)またはツリー1101(図11A)またはツリー1156(図11B)は、FET回路基板1202に接続される。冷却プレート1204は、FET回路基板1202のFET(FET318A~318F(図3A、図3B、および、図11B)または図11AのFETまたは図11CのFETなど)を冷却するために、冷却プレート1204内の冷却パイプを通過する冷却液を備える。
いくつかの実施形態において、冷却プレート1204がFET回路基板1202の下に配置される代わりに、冷却プレート1204は、FET回路基板1202の上に配置される。
図12B-1は、複数の集積回路チップ1214A、1214B、および、1214Cの冷却を説明するためにシステム1210の一実施形態を示す側面図である。システム1210は、冷却プレート1212と、プリント回路基板(PCB)1216と、チップ1214A、1214B、および、1214Cと、を備える。各チップ1214A、1214B、および、1214Cは、ハーフブリッジFET回路318(図3A、図3B、および、図3D)またはHブリッジ回路1172(図11C)またはツリー1101(図11A)またはツリー1156(図11B)などの回路を備える。いくつかの実施形態において、各チップ1214A、1214B、および、1214Cは、任意の数のトランジスタもしくは任意の数のハーフブリッジ回路またはHブリッジ回路またはツリーを備える。
冷却プレート1212は、熱を伝導するために用いられるサーマルペースト1218(サーマルグリスまたはサーマルコンパウンドなど)を介して、プリント回路基板1216と、チップ1214A、1214B、および、1214Cとに接続される。各チップ1214A、1214B、および、1214Cは、チップが冷却プレート1212と接触するように、プリント回路基板1216の切り欠きを介してプリント回路基板1216にはめ込まれる。さらに、各チップ1214A、1214B、および、1214Cは、チップの端にある複数のコネクタを介してプリント回路基板1216と電気的に接続される。例えば、チップ1214A、1214B、および、1214Cは、プリント回路基板1216にはんだ付けされる。
冷却液(水など)が、冷却プレート1212内で1以上の冷却流路(冷却パイプなど)を介して流されると、冷却プレート1212は、チップ1214A、1214B、および、1214Cのトランジスタによって生成された熱をチップから逃がすように冷却する。冷却液が入るための流入口および冷却液が出るための流出口としての各冷却流路。さらに、サーマルペースト1218は、チップ1214A、1214B、および、1214Cのトランジスタによって生成される熱をチップから取り去る助けとなる。
図12B-2は、集積回路チップ1214A、1214B、および、1214Cの冷却を説明するためにシステム1211の一実施形態を示す上側等角図である。システム1211は、ゲート駆動回路1158、システム1210、および、リアクタンス回路206を備える。ゲートドライバ1150は、プリント回路基板1216上の複数の入力コネクタを介して、プリント回路基板1216に接続されている。さらに、プリント回路基板1216上の出力O1は、リアクタンス回路206に接続されている。冷却プレート1212は、プリント回路基板1216の下に配置され、サーマルペースト1228を介してプリント回路基板1216に結合されている(図12B-1)。冷却プレート1212、ならびに、チップ1214A、1214B、および、1214Cは、水平に配置されることに注意されたい。例えば、冷却プレート1212は、ある水平面内にあり、チップ1214A、1214B、および、1214Cは、別の水平面内にある。
図12Cは、チップがプリント回路基板1222上に垂直に取り付けられた場合に、集積回路チップ1214A、1214B、および、1214Cの冷却を説明するためにシステム1220の一実施形態を示す上側等角図である。システム1220は、プリント回路基板1222、冷却プレート1226、および、回路基板1224を備える。チップ1214A、1214B、および、1214Cは、回路基板1224に電気的に接続されており、回路基板1224は、プリント回路基板1222に結合されている。さらに、冷却プレート1226は、プリント回路基板1222に対して垂直に取り付けられている。回路基板1224と冷却プレート1226との間には、空間がある。冷却液は、冷却プレート1226内の1以上の冷却流路を通って、冷却プレート1226を冷却する。冷却プレート1226が冷たい時、チップ1214A、1214B、および、1214Cによって生成される熱は、伝導および対流によってチップから離れた領域に伝わる。
図12Dは、冷却プレート1226が回路基板1224に隣接して配置された場合に、集積回路チップ1214A、1214B、および、1214Cの冷却を説明するためにシステム1230の一実施形態を示す上側等角図である。冷却プレート1226は、プリント回路基板1222に垂直に取り付けられ、回路基板1224のそばに配置されるように回路基板1224に結合される。冷却プレート1226と回路基板1224との間には、空間がない。空間がないことで、冷却プレート1226と回路基板1224との間の任意の浮遊容量が小さくなる。冷却プレート1226は、図12Dに示すように、回路基板1224の左に配置されている。
様々な実施形態において、冷却プレート1226と回路基板1222との間の伝導を促進することで、チップ1214A、1214B、および、1214Cの冷却をさらに促進するために、サーマルペースト1218(図12B-1)が、冷却プレート1226と回路基板1224との間に塗布される。
いくつかの実施形態において、冷却プレート1226は、左ではなく、回路基板1224の右に隣接して配置される。
図12Eは、チップ1214A、1214B、および、1214Cを冷却するための一実施形態を説明するためにシステム1240の一実施形態を示す側面図である。システム1240は、プリント回路基板1218、集積回路パッケージ1242、ヒートシンク1244、および、冷却ファン1246を備える。ヒートシンク1244は、金属(アルミニウムなど)で構成された複数のフィンを有する。パッケージ1242は、プリント回路基板1218の上面の上に結合および配置されている。さらに、ヒートシンク1244は、パッケージ1242の上面の上に結合および配置されている。また、冷却ファン1246は、ヒートシンク1244上に結合および配置されている。チップ1214A、1214B、および、1214Cは、パッケージ1242内に埋め込まれている。
チップ1214A、1214B、および、1214Cによって生成される熱は、ヒートシンク1244を介してチップから取り除かれる。さらに、冷却ファン1246は、チップ1214A、1214B、および、1214Cから熱を取り除くように作動される。
様々な実施形態において、1つの冷却ファン1246の代わりに、複数の冷却ファンが用いられる。いくつかの実施形態では、1つのヒートシンク1244の代わりに、複数のヒートシンクが用いられる。
図12Fは、チップ1214A、1214B、および、1214Cを冷却するための別の実施形態を説明するためにシステム1250の一実施形態を示す側面図である。システム1250は、プリント回路基板1218、パッケージ1242、ヒートシンク1244、および、冷却プレート1252を備える。システム1250は、冷却ファン1246(図12E)の代わりに、冷却プレート1252がヒートシンク1244の上面の上に配置および結合されていることを除けば、システム1240(図12E)と同じである。
冷却液は、冷却プレート1252の1以上の流路を通されて、冷却プレート1252を冷却する。冷却プレート1252が冷却されると、チップ1214A、1214B、および、1214Cによって生成される熱は、チップを冷却するために、チップからヒートシンク1244および冷却プレート1252を介して取り除かれる。
図12Gは、チップ1214A、1214B、および、1214Cを冷却するためのさらに別の実施形態を説明するためにシステム1260の一実施形態を示す側面図である。システム1216は、プリント回路基板1218、パッケージ1242、および、ヒートシンク1244を備える。チップ1214A、1214B、および、1214Cによって生成される熱は、伝導によってヒートシンク1244へ移される。
図12Hは、冷却プレート1274と、流路CH1およびCH2がミリング加工されたコンテナ1272とを示すシステム1270の一実施形態の側面図である。コンテナ1272は、マッチレスプラズマ源102(図1)を収容する。例えば、マッチレス電力プラズマ源102は、コンテナ1272内でプリント回路基板上に配置される。流路CH1の一部が、コンテナ1272の底面内にミリング加工され、流路CH1の残り部分が、冷却プレート1274の上面内にミリング加工される。同様に、流路CH2の一部が、コンテナ1272の底面内にミリング加工され、流路CH2の残り部分が、冷却プレート1274の上面内にミリング加工される。各流路CH1およびCH2は、U字形である。
さらに、O-リング1276Aが、コンテナ1272の底面に取り付けられ、別のOリング1276Bが、冷却プレート1274の上面に取り付けられている。コンテナ1272および冷却プレート1274は、O-リング1276Aおよび1276Bが、流路CH1およびCH2内の冷却液を密閉するシールを形成するように、互いに接触する。冷却液は、ハーフブリッジ回路318(図3A、図3B、および、図3D)またはHブリッジ回路1172(図11C)またはツリー1101(図11A)またはツリー1156(図11B)など、電力供給される構成要素を冷却するために用いられる。
いくつかの実施形態において、各流路CH1およびCH2は、U字形以外の別の形状である。様々な実施形態において、任意の数の流路が、コンテナ1272および冷却プレート1274内にミリング加工される。例えば、U字形の各流路CH1およびCH2の代わりに、コンテナ1272および冷却プレート1274内に4つの線形流路が形成される。
図13は、冷却プレート1300の一実施形態の等角図である。冷却プレート1300は、冷却プレート1204(図12A)、1212(図12B-1および図12B-2)、1226(図12Cおよび図12D)、ならびに、1252(図12F)のいずれかの一例である。冷却プレート1300は、冷却流路1304A(パイプなど)と、別の冷却流路1304Bと、を備える。各冷却流路1304Aおよび1304Bは、冷却液を受け入れるための流入口と、冷却液が出るための流出口と、を有する。冷却流路1304Aおよび1304Bは、冷却プレート1300の本体1302(金属プレートなど)内に埋め込まれている。
いくつかの実施形態において、パイプの代わりに、穴が本体1302にドリル加工され、冷却液の通路として冷却プレート1300内に1以上の流路を形成する。
様々な実施形態において、スマートコールドプレートが用いられる。例えば、本明細書に記載するコールドプレートは、熱電対に接続される。熱電対は、さらに、コントローラ302(図3A、図3B、および、図3D)に接続される。熱電対からの信号が、コントローラ302に送信される。コントローラ302は、熱電対から受信した信号からコールドプレートの温度を決定する。さらに、コントローラ302は、ドライバに接続されており、ドライバは、コールドプレートの1以上の流路に出入りする冷却液の流れを制御することで、さらにスマートコールドプレートの温度を制御するためにスマートコールドプレートに接続されている。スマートコールドプレートの温度の制御は、スマートコールドプレートの近傍に(隣接するかまたは短い距離に、など)配置されたハーフブリッジ回路の温度を制御するために用いられる。スマートコールドプレートの温度のかかる制御は、凝結の可能性を低減することで、さらに、本明細書に記載のスマートコールドプレートおよびハーフブリッジ回路の腐食の可能性を低減する。
図14Aは、ICPチャンバ1402とマッチレスプラズマ源102との併用を説明するためにシステム1400の一実施形態を示す図である。チャンバ1402は、TCPコイル1404と、誘電体窓1410と、チャンバ1402の真空エンクロージャと、を備える。誘電体窓1410は、真空エンクロージャの上部にある。TCPコイル1404は、誘電体窓1410の上に配置される。
TCPコイル1404は、一端でマッチレスプラズマ源102に接続され、他端で接地電位またはキャパシタに接続されている。他端にあるキャパシタは、接地電位に接続される。真空エンクロージャは、さらに、基板ホルダ1412(静電チャックまたは下側電極など)を備える。基板ホルダ1412は、RF整合回路1406を介してRF発生器1408に接続されている。本明細書で用いられるRF整合回路については、図19を参照して以下でさらに説明する。本明細書で用いられるRF発生器は、正弦波信号を生成するオシレータであるRF電源を含む。これは、矩形波信号を生成する信号発生器306(図3A、図3B、および、図3D)との対比である。RF整合回路1406は、RFケーブル1409を介してRF発生器1408に接続されている。
マッチレスプラズマ源102は、整形正弦波形をTCPコイル1404へ供給する。さらに、RF発生器1408は、RF整合回路1406に供給されるRF信号(正弦波信号など)を生成する。RF整合回路1406は、変調RF信号を生成するために、RF整合回路1406の出力に接続された負荷(プラズマチャンバ1402内の基板ホルダ1412およびプラズマなど)のインピーダンスを、RF整合回路1406の入力に接続されたソース(RF発生器1408およびRFケーブル1409など)のインピーダンスと整合させる。基板ホルダ1412と誘電体窓1410との間のギャップへ1以上の処理ガスを供給するのに加えて、整形正弦波形がTCPコイル1404に供給され、変調RF信号が基板ホルダ1412に供給されると、プラズマチャンバ1402内に配置された基板108を処理するために、真空エンクロージャ内で、プラズマが点灯されるか、または、維持される。処理ガスの例は、酸素含有ガス、窒素含有ガス、および、フッ素含有ガスを含む。
図14Bは、マッチレスプラズマ源102が基板ホルダ1412に接続され、TCPコイル1404がRF整合回路1406を介してRF発生器1408に接続されているICPチャンバ1402の利用を説明するためにシステム1403の一実施形態を示す図である。マッチレスプラズマ源102は、基板108が処理のために配置される基板ホルダ1412に接続110を介して接続されている。さらに、RF発生器1408は、RFケーブル1409およびRF整合回路1406を介してTCPコイル1404に接続されている。プラズマチャンバ1402内でプラズマを点火または維持するために、基板ホルダ1412と誘電体窓1410との間のギャップへ1以上の処理ガスを供給することに加えて、変調RF信号は、RF整合回路1406からTCP RFコイル1404に供給され、整形正弦波形は、マッチレスプラズマ源102から基板ホルダ1412へ供給される。
図14Cは、マッチレスプラズマ源102が基板ホルダ1412に接続され、別のマッチレスプラズマ源102がTCPコイル1404に接続されているICPチャンバ1402の別の利用を説明するためにシステム1405の一実施形態を示す図である。マッチレスプラズマ源102は、整形正弦波形をTCPコイル1404へ供給し、マッチレスプラズマ源102は、整形正弦波形を基板ホルダ1412へ供給する。整形正弦波形をTCPコイル1404へ供給することに加えて、1以上の処理ガスが、基板ホルダ1412おと誘電体窓1410との間のギャップへ供給されると、プラズマが、プラズマチャンバ1402内で生成または維持される。
いくつかの実施形態において、TCPコイル1404に接続されたマッチレスプラズマ源102は、基板ホルダ1412に接続されたマッチレスプラズマ源102のトランジスタの数と比べて、増幅回路またはツリーに異なる数のトランジスタを有することに注意されたい。例えば、TCPコイル1404に接続されたマッチレスプラズマ源102内のハーフブリッジ回路の数が、基板ホルダ1412に接続されたマッチレスプラズマ源102内のハーフブリッジ回路の数と異なる。
様々な実施形態において、TCPコイル1404に接続されたマッチレスプラズマ源102の動作周波数は、基板ホルダ1412に接続されたマッチレスプラズマ源102の動作周波数とは異なる。
いくつかの実施形態において、TCPコイル1404に接続されたマッチレスプラズマ源102の動作周波数は、基板ホルダ1412に接続されたマッチレスプラズマ源102の動作周波数と同じである。
また、システム1400(図14A)、1403(図14B)、または、1405のいずれも、基板108の処理(導体エッチングの実行、など)に用いられることに注意されたい。
図14Dは、マッチレスプラズマ源102のファラデーシールド1422への接続を説明するシステム1420の一実施形態の図である。システム1420は、ICPプラズマチャンバ1424を備える。プラズマチャンバ1424は、TCPコイル1404、誘電体窓1410、ファラデーシールド1422、および、真空チャンバを備える。ファラデーシールド1422は、誘電体窓1410の下にある。マッチレスプラズマ源102は、ファラデーシールド1422に整形正弦波形を供給することで、プラズマチャンバ1424内で実行された処理の残留材料が誘電体窓1410上に蒸着する可能性を低減するために、ファラデーシールド1422に接続される。結果として、プラズマチャンバ1424の壁が、腐食から保護される。
いくつかの実施形態において、ファラデーシールド1422は、TCPコイル1404と誘電体窓1410との間に配置される。
図14Eは、TCPコイル1432Aおよび別のTCPコイル1432Bの多重化を説明するシステム1430の一実施形態の図である。システム1430は、ICPチャンバ1434を備える。ICPチャンバ1434は、基板ホルダ1412と、誘電体窓1410と、TCPコイル1432Aおよび1432Bと、を備える。
TCPコイル1432Aは、マッチレス電力源102に接続され、TCPコイル1432Bは、別のマッチレス電力源102に接続されている。システム1430は、さらに、マッチレス電力源102および別のマッチレス電力源102に接続されたコントローラ1436を備える。
マッチレス電力源102および別のマッチレス電力源102は、互いに関して多重化される。例えば、コントローラ1436が、TCPコイル1432Aに接続されたマッチレス電力源102をオンにするための信号を送信する時点または時間間隔中に、コントローラ1436は、TCPコイル1432Bに接続されたマッチレス電力源102をオフにするために信号を送信する。同様に、コントローラ1436が、TCPコイル1432Bに接続されたマッチレス電力源102をオンにするための信号を送信する時点または時間間隔中に、コントローラ1436は、TCPコイル1432Aに接続されたマッチレス電力源102をオフにするために信号を送信する。
このように、TCPコイル1432Aに接続されたマッチレス電力源102が、TCPコイル1432Aに電力を供給する時、TCPコイル1432Bに接続されたマッチレス電力源102は、TCPコイル1432Bに電力を供給しない。同様に、TCPコイル1432Bに接続されたマッチレス電力源102が、TCPコイル1432Bに電力を供給する時、TCPコイル1432Aに接続されたマッチレス電力源102は、TCPコイル1432Aに電力を供給しない。例えば、電力がマッチレス電力源102からTCPコイル1432Aに供給される期間中、別のマッチレス電力源102は、TCPコイル1432Bに電力を供給しない。同様に、電力がマッチレス電力源102からTCPコイル1432Bに供給される期間中、別のマッチレス電力源102は、TCPコイル1432Aに電力を供給しない。
いくつかの実施形態において、TCPコイル1432Aに接続されたマッチレス電力源102および別のTCPコイル1432Bに接続された別のマッチレス電力源102が多重化される多重化動作を実行する代わりに、両方のマッチレス電力源が同時に作動される。例えば、TCPコイル1432Aに接続されたマッチレス電力源102が、TCPコイル1432Aに電力を供給する時、TCPコイル1432Bに接続されたマッチレス電力源102も、TCPコイル1432Bに電力を供給する。例示すると、電力がマッチレス電力源102からTCPコイル1432Aに供給される期間中、別のマッチレス電力源102も、TCPコイル1432Bに電力を供給する。
図15Aは、マッチレスプラズマ源102とCCPチャンバ1502との併用を説明するためにシステム1500の一実施形態を示す図である。システム1500は、CCPチャンバ1502およびマッチレスプラズマ源102を備える。CCPチャンバ1502は、基板ホルダ1412(静電チャックなど)を備え、さらに、基板ホルダ1412と向かい合う上側電極1504を備える。基板ホルダ1412は、RF整合回路1406を介してRF発生器1408に接続されている。マッチレスプラズマ源102は、プラズマチャンバ1502内でプラズマを生成または維持するために、接続110を介して整形正弦波形を上側電極1504へ供給する。さらに、変調RF信号が、RF整合回路1406から基板ホルダ1412へ供給される。さらに、整形正弦波形に加えて、1以上の処理ガスが、基板ホルダ1412と上側電極1504との間のギャップへ供給されると、プラズマが、基板ホルダ1412の上部に配置された基板108を処理するために、CCPチャンバ1502内で生成または維持される。
いくつかの実施形態において、基板ホルダ1412が接地電位に接続される代わりに、基板ホルダ1412は、RF整合回路を介してRF発生器に接続される。RF発生器は、RF整合回路に提供されるRF信号を生成する。RF整合回路は、RF信号を変調して、変調RF信号を生成する。変調RF信号は、プラズマチャンバ1502内でプラズマを生成または維持するために、基板ホルダ1412に供給される。
様々な実施形態において、RF発生器に接続される代わりに、基板ホルダ1412は、接地電位に接続される。
図15Bは、マッチレスプラズマ源102が基板ホルダ1412に接続されたCCPチャンバ1502でのマッチレスプラズマ源102の利用を説明するためにシステム1510の一実施形態を示す図である。さらに、上側電極1504は、接地電位に接続されている。マッチレスプラズマ源102は、接続110を介して整形正弦波形を基板ホルダ1412へ供給する。さらに、基板1412への整形正弦波形の供給に加えて、1以上の処理ガスが、基板ホルダ1412と上側電極1504との間のギャップに供給されると、プラズマが、CCPチャンバ1502内で生成または維持される。プラズマは、基板ホルダ1412の上部に配置された基板108を処理するために生成または維持される。
いくつかの実施形態において、上側電極1504が接地電位に接続される代わりに、上側電極1504は、RF整合回路を介してRF発生器に接続される。RF発生器は、RF整合回路に提供されるRF信号を生成する。RF整合回路は、RF信号を変調して、変調RF信号を生成する。変調RF信号は、プラズマチャンバ1502内でプラズマを生成または維持するために、上側電極1504に供給される。
図15Cは、マッチレスプラズマ源102が基板ホルダ1412に接続され、別のマッチレスプラズマ源102が上側電極1504に接続されたCCPチャンバ1502でのマッチレスプラズマ源102の利用を説明するためにシステム1520の一実施形態を示す図である。マッチレスプラズマ源102は、接続110を介して整形正弦波形を基板ホルダ1412に供給し、マッチレスプラズマ源102は、接続110を介して整形正弦波形を上側電極1504へ供給する。さらに、基板ホルダ1412および上側電極1504への整形正弦波形の供給に加えて、1以上の処理ガスが、基板ホルダ1412と上側電極1504との間のギャップに供給されると、プラズマが、CCPチャンバ1502内で生成または維持される。プラズマは、基板ホルダ1412の上部に配置された基板108を処理するために生成または維持される。
システム1500(図15A)、1510(図15B)、または、1520のいずれも、基板108の処理(誘電体エッチング動作の実行、など)に用いられることに注意されたい。
図15Dは、CCPチャンバ1502の基板ホルダ1412へのマッチレス電力源102ならびにRF発生器1408および1534の接続を説明するためにシステム1530の一実施形態を示す図である。一例として、マッチレス電力源102の動作周波数は、RF電力発生器1408の動作周波数と異なり、RF電力発生器1408の動作周波数は、RF電力発生器1534の動作周波数と異なる。例示すると、マッチレスプラズマ源102の動作周波数は400kHzであり、RF電力発生器1408の動作周波数は2MHzまたは13.56MHzまたは27MHzであり、RF電力発生器1534の動作周波数は60MHzである。RF電力発生器1408および1534の各々は、基板ホルダ1412へRF電力を供給するために正弦波形を生成するオシレータを備える。RF電力発生器1408および1534はいずれも、信号発生器306(図3A、図3B、および、図3D)を有していない。
マッチレス電力源102は、整形正弦波形を基板ホルダ1412へ供給する。さらに、RF電力発生器1408および1534は、基板108を処理するために、基板ホルダ1412へRF電力を供給する。
図15Eは、CCPチャンバ1502の上側電極1504へのマッチレス電力源102ならびにRF電力発生器1408および1534の接続を説明するためにシステム1540の一実施形態を示す図である。マッチレス電力源102は、整形正弦波形を上側電極1504へ供給する。さらに、RF電力発生器1408および1534は、基板108を処理するために、上側電極1504へRF電力を供給する。
図15Fは、CCPチャンバ1502の基板ホルダ1412へのマッチレス電力源102ならびにRF電力発生器1408および1534の接続を説明すると共に、CCPチャンバ1502の上側電極1504へのマッチレス電力源102ならびにRF電力発生器1408および1534の接続をさらに説明するために、システム1550の一実施形態を示す図である。マッチレス電力源102は、整形正弦波形を上側電極1504へ供給する。また、別のマッチレス電力源102が、10で整形正弦波形を基板ホルダ1412へ供給する。さらに、基板108を処理するために、RF電力発生器1408および1534は、RF電力を上側電極1504に供給し、別のセットのRF電力発生器1408および1534は、RF電力を基板ホルダ1412に供給する。
いくつかの実施形態において、基板ホルダ1412は、複数のマッチレスプラズマ源に接続されており、各マッチレスプラズマ源は、マッチレスプラズマ源102である。マッチレスプラズマ源の各々は、異なる動作周波数を有する。例えば、マッチレスプラズマ源の内の第1マッチレスプラズマ源は、400kHzまたは2MHzの動作周波数を有する。マッチレスプラズマ源の内の第2マッチレスプラズマ源は、27MHzの動作周波数を有し、マッチレスプラズマ源の内の第3マッチレスプラズマ源は、60MHzの動作周波数を有する。
様々な実施形態において、上側電極1504は、複数のマッチレスプラズマ源に接続されており、各マッチレスプラズマ源は、マッチレスプラズマ源102である。マッチレスプラズマ源の各々は、上述のように、異なる動作周波数を有する。
いくつかの実施形態において、上側電極1504は、複数のマッチレスプラズマ源に接続されており、各マッチレスプラズマ源は、マッチレスプラズマ源102である。さらに、基板ホルダ1412は、複数のマッチレスプラズマ源に接続されており、各マッチレスプラズマ源は、マッチレスプラズマ源102である。基板ホルダ1412に接続されたマッチレスプラズマ源の各々は、上述のように、異なる動作周波数を有する。同様に、上側電極1504に接続されたマッチレスプラズマ源の各々は、上述のように、異なる動作周波数を有する。
図16Aは、マッチレスプラズマ源102に接続されたシャワーヘッド1604を有するプラズマチャンバ1602を説明するためにシステム1600の一実施形態を示す図である。システム1600は、プラズマチャンバ1602およびマッチレスプラズマ源102を備える。プラズマチャンバ1602は、シャワーヘッド1604および基板ホルダ1412を有しており、基板ホルダ1412は、接地電位に接続されている。シャワーヘッド1604は、基板108を処理するために、プロセス材料(処理ガスまたは液体材料など、金属材料など)がシャワーヘッド1604と基板ホルダ1412との間のギャップへ通過することを可能にするための複数の開口部を有する。例えば、シャワーヘッド1604は、基板108に原子層蒸着または化学蒸着を実行するために用いられる。シャワーヘッド1604内の上側電極への整形正弦波形の供給に加えて、1以上のプロセス材料が基板ホルダ1412とシャワーヘッド1604との間のギャップに供給されると、プラズマが、プラズマチャンバ1602内で生成または維持される。プラズマは、基板ホルダ1412の上部に配置された基板108を処理するために生成または維持される。
いくつかの実施形態において、プラズマチャンバ1602の基板ホルダ1412が接地電位に接続される代わりに、基板ホルダ1412は、RF整合回路を介してRF発生器に接続される。RF発生器は、RF整合回路に提供されるRF信号を生成する。RF整合回路は、RF信号を変調して、変調RF信号を生成する。変調RF信号は、プラズマチャンバ1602内でプラズマを生成または維持するために、プラズマチャンバ1602内の基板ホルダ1412に供給される。
図16Bは、シャワーヘッド1604への接続の代わりに、基板ホルダ1412へのマッチレスプラズマ源102の接続を説明するためにシステム1610の一実施形態を示す図である。システム1610は、プラズマチャンバ1602を備える。マッチレスプラズマ源102は、接続110を介して基板ホルダ1412に接続され、シャワーヘッド1604は、接地電位に接続されている。さらに、基板ホルダ1412への整形正弦波形の供給に加えて、1以上のプロセス材料が、基板ホルダ1412とシャワーヘッド1604との間のギャップに供給されると、プラズマが、プラズマチャンバ1602内で生成または維持される。プラズマは、基板ホルダ1412の上部に配置された基板108を処理するために生成または維持される。
いくつかの実施形態において、シャワーヘッド1604内の上側電極が接地電位に接続される代わりに、上側電極は、RF整合回路を介してRF発生器に接続される。RF発生器は、RF整合回路に提供されるRF信号を生成する。RF整合回路は、RF信号を変調して、変調RF信号を生成する。変調RF信号は、プラズマチャンバ1602内でプラズマを生成または維持するために、シャワーヘッド1604内の上側電極に供給される。
図16Cは、基板ホルダ1412へのマッチレスプラズマ源102の接続と、シャワーヘッド1604への別のマッチレスプラズマ源102の接続とを説明するために、システム1620の一実施形態を示す図である。システム1620は、複数のマッチレスプラズマ源102と、プラズマチャンバ1602と、を備える。マッチレスプラズマ源102は、接続110を介して整形正弦波形を基板ホルダ1412に供給し、マッチレスプラズマ源102は、接続110を介して整形正弦波形をシャワーヘッド1604の上側電極へ供給する。シャワーヘッド1604内の上側電極と基板ホルダ1412とへの整形正弦波形の供給に加えて、1以上のプロセス材料が基板ホルダ1412とシャワーヘッド1604との間のギャップに供給されると、プラズマが、プラズマチャンバ1602内で生成または維持される。プラズマは、基板ホルダ1412の上部に配置された基板108を処理するために生成または維持される。
図17Aは、複数のマイクロソース1704A、1704B、1704C、および、1704Dへの複数のマッチレスプラズマ源(マッチレスプラズマ源102など)の接続を説明するためにシステム1700の一実施形態を示す図である。システム1700は、複数のマッチレスプラズマ源と、プラズマチャンバ1703と、を備える。プラズマチャンバ1703は、複数のマイクロソース1704A~1704Dと、真空チャンバ1702と、を備える。マッチレスプラズマ源102は、マイクロソース1704Aの電極に接続され、別のマッチレスプラズマ源102が、マイクロソース1704Bの電極に接続されている。同様に、さらに別のマッチレスプラズマ源102が、マイクロソース1704Cの電極に接続され、別のマッチレスプラズマ源102が、マイクロソース1704Dの電極に接続されている。マイクロソース1704A~1704Dの各々は、エンクロージャ内でプラズマを形成するためのエンクロージャである。
1以上の処理ガスと、整形正弦波形とが、マイクロソース1704Aに供給されると、プラズマが、マイクロソース1704A内で生成され、マイクロソース1704Aと真空チャンバ1702との間の開口部から真空チャンバ1702へ供給される。さらに、1以上の処理ガスと、整形正弦波形とが、マイクロソース1704Bに供給されると、プラズマが、マイクロソース1704B内で生成され、マイクロソース1704Bと真空チャンバ1702との間の開口部から真空チャンバ1702へ供給される。同様に、マイクロソース1704Cおよび1704C内で生成されたプラズマが、真空チャンバ1702に供給される。
真空チャンバ1702は、基板108が配置される基板ホルダ1412を備える。マイクロソース1704A~1704Dから真空チャンバ1702へ入るプラズマは、基板108を処理するために用いられる。
図17Bは、RF発生器1408およびマッチレスプラズマ源102への基板ホルダ1412の接続を示すシステム1710の一実施形態の図である。システム1710は、マイクロソース1704A、1704B、1704C、および、1704Dと、プラズマチャンバ1703と、を備える。
さらに、システム1710において、RF発生器1408は、基板ホルダ1412に接続され、マッチレス電力源102も、基板ホルダ1412に接続されている。基板ホルダ1412に接続されたマッチレス電力源102の動作周波数は、RF発生器1408の動作周波数と異なる。例えば、基板ホルダ1412に接続されたマッチレス電力源102が、400kHzまたは2MHzの周波数で動作している場合、RF発生器1408は、13.56MHzまたは27MHzまたは60MHzの周波数で動作している。別の例として、基板ホルダ1412に接続されたマッチレス電力源102が、13.56MHzまたは27MHzまたは60MHzの周波数で動作している場合、RF発生器1408は、400kHzまたは2MHzの周波数で動作している。プラズマチャンバ1703内で基板108を処理するために、マッチレス電力源102は、増幅矩形波形を基板ホルダ1412へ供給し、RF電力発生器1408は、RF電力を基板ホルダ1412へ供給する。
図17Cは、マッチレスプラズマ源102からチャック1722内のグリッド1726Aおよび1726BへRF電力を提供すると共に、RF発生器1408からチャック1722のカソードへRF電力を提供することを示す、システム1720の一実施形態の図である。システム1720は、プラズマチャンバ1730、RF発生器1408、マッチレスプラズマ源102、別のRF発生器1408、および、別のマッチレスプラズマ源102を備える。プラズマチャンバ1730は、内側TCPコイル1724Aおよび外側TCPコイル1724Bを備える。さらに、プラズマチャンバ1730は、チャック1722(静電チャックなど)を備える。
RF発生器1408は、内側TCPコイル1724Aに接続され、マッチレスプラズマ源は、外側TCPコイル1724Bに接続されている。さらに、マッチレス電力源102は、チャック1722のグリッド1726Aに接続され、別のマッチレス電力源102は、グリッド1726Bに接続されている。別のRF発生器1408は、チャック1722のカソードに接続されている。
RF発生器1408は、RF電力を内側TCPコイル1724Aへ供給する。さらに、外側TCPコイル1724Bに接続されたマッチレスプラズマ源102は、増幅矩形波形を外側TCPコイル1724Bへ供給する。さらに、グリッド1726Aに接続されたマッチレス電力源102は、増幅矩形波形をグリッド1726Aへ供給する。加えて、グリッド1726Bに接続されたマッチレス電力源102は、増幅矩形波形をグリッド1726Bへ供給する。加えて、カソードに接続されたRF発生器1408は、基板108を処理するために、RF電力をカソードへ供給する。
図18は、マッチレスプラズマ102を収容するために用いられるエンクロージャ1802を示す、システム1800の一実施形態の図である。システム1800は、エンクロージャ1802およびプラズマチャンバ1803を備える。プラズマチャンバ1803の例は、プラズマチャンバ104(図1)、ICPチャンバ1402(図14A~図14C)、ICPチャンバ1424(図14B)、CCPチャンバ1502(図15A~図15C)、および、プラズマチャンバ1602(図16A~図16C)、ならびに、図17Aに示すプラズマチャンバ1703、を含む。エンクロージャ1802は、例えば、中央処理装置(CPU)ハウジングまたはシューボックスと同等のサイズを有する。
さらに、システム1800は、ネットワーク1810、サーバ1812、および、制御端末1814を備える。エンクロージャ1802は、プリント回路基板1808を収容するためのコンテナである。複数のチップ1804A、1804B、および、1804Cが、プリント回路基板1808に接続されている。チップ1804Aは、コントローラボード302(図3A、図3B、および、図3D)を有する。さらに、チップ1804は、ゲートドライバ311(図3A、図3B、および、図3D)またはゲート駆動回路1158(図11B)またはゲートドライバ1152A~1152D(図11C)など、ゲートドライバを有する。さらに、チップ1804Cは、ハーフブリッジFET回路318(図3A、図3B、および、図3D)、Hブリッジ回路1172(図11C)、ツリー1101(図11A)、または、ツリー1156(図11B)を有する。
ネットワーク1810の例は、インターネット、イントラネット、または、それらの組みあわせなど、コンピュータネットワークを含む。制御端末1814の例は、ラップトップ、デスクトップ、タブレット、または、スマートフォンなど、コンピュータを含む。制御端末1804は、複数のエンクロージャを介して複数のプラズマチャンバを制御するために、サーバ1812およびネットワーク1810を介して複数のエンクロージャ(エンクロージャ1802など)に接続される。
エンクロージャ1802のサイズは、RF発生器のハウジングおよびRF整合回路のハウジングのサイズと比べてはるかに小さいことに注意されたい。エンクロージャ1802のサイズの低減は、利用される空間の節約に加えて、コストの節約につながる。
冷却プレート1806が、チップ1804Cに冷却を提供する。冷却プレート1806は、チップ1804Cの下または上に配置される。例えば、冷却プレート1806は、サーマルペーストを介してチップ1804Cに結合される。
いくつかの実施形態において、コントローラボード302およびゲートドライバは、同じチップ上に配置される。さらに、様々な実施形態において、ゲートドライバと、ハーフブリッジFET回路318、ツリー1101、および、ツリー1156のいずれかとが、同じチップ上に配置される。さらに、いくつかの実施形態において、コントローラボード302と、ハーフブリッジFET回路318、ツリー1101、および、ツリー1156のいずれかとが、同じチップ上に配置される。また、いくつかの実施形態において、コントローラボード302と、ゲートドライバと、ハーフブリッジFET回路318、ツリー1101、および、ツリー1156のいずれかとが、同じチップ上に配置される。
図19は、RFケーブル1908およびRF整合回路1906を示す、システム1902の一実施形態のブロック図である。RFケーブル1908の一例は、同軸ケーブルである。RF整合回路1906の例は、インピーダンス整合器、インピーダンス整合回路、または、インピーダンス整合回路網である。RF整合回路1906は、インダクタ、キャパシタ、抵抗器、または、それらの組みあわせなど、複数の回路素子を有する。システム1902は、さらに、RF発生器1904と、電極1912を有するプラズマチャンバ1910と、を備える。
RF発生器1904は、RF信号を生成するRF電源を備えており、RF信号は、正弦波形状の信号である。正弦波形状のRF信号は、RFケーブル1908を介してRF整合回路1906に供給される。RF整合回路1906は、変調RF信号を生成するために、RF整合回路1906の出力に接続された負荷(プラズマチャンバ1910など)のインピーダンスを、RF整合回路1906の入力に接続されたソース(RF発生器1904およびRFケーブル1908など)のインピーダンスと整合させる。変調RF信号は、電極1912へ供給される。システム100(図1)は、マッチレスプラズマ源102とプラズマチャンバ104との間にRFケーブル1908およびRF整合回路1906を備えていないことで、プラズマチャンバ104からRF整合回路1906およびRFケーブル1908を介してRF源102(図1)へ電力が反射される可能性を低減する。
本明細書に記載の実施形態は、ハンドヘルドハードウェアユニット、マイクロプロセッサシステム、マイクロプロセッサベースまたはプログラム可能な家電、ミニコンピュータ、メインフレームコンピュータなど、様々なコンピュータシステム構成で実施されてもよい。本明細書に記載の実施形態は、コンピュータネットワークを通して接続された遠隔処理ハードウェアユニットによってタスクが実行される分散コンピューティング環境で実施されてもよい。
いくつかの実施形態において、コントローラ(例えば、ホストシステムなど)は、システムの一部であり、システムは、上述の例の一部であってよい。システムは、1または複数の処理ツール、1または複数のチャンバ、処理のための1または複数のプラットフォーム、および/または、特定の処理構成要素(ウエハペデスタル、ガスフローシステムなど)など、半導体処理装置を備える。システムは、半導体ウエハまたは基板の処理前、処理中、および、処理後に、システムの動作を制御するための電子機器と一体化される。電子機器は、「コントローラ」と呼ばれてもよく、システムの様々な構成要素または副部品を制御しうる。コントローラは、処理要件および/またはシステムのタイプに応じて、処理ガスの供給、温度設定(例えば、加熱および/または冷却)、圧力設定、真空設定、電力設定、RF発生器設定、RF整合回路設定、周波数設定、流量設定、流体供給設定、位置および動作設定、ならびに、ツールおよび他の移動ツールおよび/またはシステムに接続または結合されたロードロックの内外へのウエハ移動など、本明細書に開示の任意の処理を制御するようにプログラムされる。
概して、様々な実施形態において、コントローラは、命令を受信する、命令を発行する、動作を制御する、洗浄動作を可能にする、エンドポイント測定を可能にすることなどを行う様々な集積回路、ロジック、メモリ、および/または、ソフトウェアを有する電子機器として定義される。集積回路は、プログラム命令を格納するファームウェアの形態のチップ、デジタル信号プロセッサ(DSP)、特定用途向け集積回路(ASIC)として定義されるチップ、プログラム可能論理デバイス(PLD)、1または複数のマイクロプロセッサ、または、プログラム命令(例えば、ソフトウェア)を実行するマイクロコントローラを含む。プログラム命令は、様々な個々の設定(またはプログラムファイル)の形態でコントローラに伝えられる命令であり、半導体ウエハに対するまたは半導体ウエハのための処理を実行するための動作パラメータを定義する。動作パラメータは、一部の実施形態において、ウエハの1または複数の層、材料、金属、酸化物、シリコン、二酸化シリコン、表面、回路、および/または、ダイの加工中に1または複数の処理工程を達成するために処理エンジニアによって定義されるレシピの一部である。
コントローラは、一部の実施形態において、コンピュータの一部であるか、または、コンピュータに接続されており、かかるコンピュータは、システムと一体化されるか、システムに接続されるか、その他の方法でシステムとネットワーク化されるか、または、それらの組み合わせでシステムに結合されている。例えば、コントローラは、「クラウド」内にあるか、もしくは、ウエハ処理のためのリモートアクセスを可能にするファブホストコンピュータシステムの全部または一部である。コントローラは、現在の処理のパラメータを変更する、現在の処理に従って処理工程を設定する、または、新たな処理を開始するために、システムへのリモートアクセスを可能にして、製造動作の現在の進捗を監視する、過去の製造動作の履歴を調べる、もしくは、複数の製造動作からの傾向または性能指標を調べる。
一部の実施形態では、リモートコンピュータ(例えば、サーバ)が、コンピュータネットワーク(ローカルネットワークまたはインターネットを含む)を介してシステムに処理レシピを提供する。リモートコンピュータは、パラメータおよび/または設定の入力またはプログラミングを可能にするユーザインターフェースを備え、パラメータおよび/または設定は、リモートコンピュータからシステムに通信される。一部の例において、コントローラは、ウエハを処理するための設定の形態で命令を受信する。設定は、ウエハに対して実行される処理のタイプ、ならびに、コントローラがインターフェースをとるまたは制御するツールのタイプに固有であることを理解されたい。したがって、上述のように、コントローラは、ネットワーク化されて共通の目的(本明細書に記載の遂行処理など)に向けて動作する1または複数の別個のコントローラを備えることなどによって分散される。かかる目的のための分散コントローラの一例は、チャンバでの処理を制御するために協働するリモートに配置された(プラットフォームレベルにある、または、リモートコンピュータの一部として配置されるなど)1または複数の集積回路と通信するチャンバ上の1または複数の集積回路を含む。
限定はしないが、様々な実施形態において、システムは、プラズマエッチングチャンバ、蒸着チャンバ、スピンリンスチャンバ、金属メッキチャンバ、洗浄チャンバ、ベベルエッジエッチングチャンバ、物理蒸着(PVD)チャンバ、化学蒸着(CVD)チャンバ、原子層蒸着(ALD)チャンバ、原子層エッチング(ALE)チャンバ、イオン注入チャンバ、ならびに、半導体ウエハの加工および/または製造に関連するかまたは利用される任意のその他の半導体処理システムを含む。
上述の動作は、トランス結合プラズマ(TCP)リアクタを参照して説明されているが、いくつかの実施形態において、上述の動作は、その他のタイプのプラズマチャンバ(例えば、導体ツールなど)に適用されることにも注意されたい。
上述のように、ツールによって実行される処理動作に応じて、コントローラは、他のツール回路またはモジュール、他のツール構成要素、クラスタツール、他のツールインターフェース、隣接するツール、近くのツール、工場の至る所に配置されるツール、メインコンピュータ、別のコントローラ、もしくは、半導体製造工場内のツール位置および/またはロードポートに向かってまたはそこからウエハのコンテナを運ぶ材料輸送に用いられるツール、の内の1または複数と通信する。
上述の実施形態を念頭に置いて、実施形態の一部は、コンピュータシステムに格納されたデータを含め、コンピュータによって実行される様々な動作を用いることを理解されたい。コンピュータによって実行される動作は、物理量を扱う動作である。
実施形態の一部は、さらに、これらの動作を実行するためのハードウェアユニットまたは装置に関する。装置は、専用コンピュータ向けに特別に構成される。専用コンピュータとして規定された場合、コンピュータは、特定の目的に含まれない他の処理、プログラム実行、または、ルーチンを実行しつつ、特定の目的のために動作することができる。
一部の実施形態において、本明細書に記載された動作は、コンピュータメモリに格納されたまたはコンピュータネットワークを介して取得された1または複数のコンピュータプログラムによって選択的にアクティベートまたは構成されたコンピュータで処理される。データがコンピュータネットワークを介して取得されると、そのデータは、コンピュータネットワーク(例えば、コンピューティングリソースのクラウド)上の他のコンピュータによって処理されてもよい。
本明細書に記載の1または複数実施形態は、非一時的なコンピュータ読み取り可能媒体上にコンピュータ読み取り可能なコードとして製造されてもよい。非一時的なコンピュータ読み取り可能媒体は、データを格納する任意のデータ記憶ハードウェアユニット(例えば、メモリデバイスなど)であり、データは、その後、コンピュータシステムによって読み出される。非一時的なコンピュータ読み取り可能媒体の例としては、ハードドライブ、ネットワーク接続ストレージ(NAS)、ROM、RAM、コンパクトディスク-ROM(CD-ROM)、CD-レコーダブル(CD-R)、CD-リライタブル(CD-RW)、磁気テープ、および、その他の光学式および非光学式のデータ記憶ハードウェアユニットが挙げられる。一部の実施形態において、非一時的なコンピュータ読み取り可能媒体は、コンピュータ読み取り可能なコードが分散的に格納および実行されるように、ネットワーク接続されたコンピュータシステム上に分散されたコンピュータ読み取り可能なタンジブル媒体を含む。
上述したいくつかの方法動作は、特定の順序で提示されているが、様々な実施形態において、その他のハウスキーピング処理が方法動作の合間に実行される、もしくは、方法動作が、若干異なる時間に実行される、様々な間隔で方法動作が起きることを許容するシステムに方法動作が分散される、または、上述したのと異なる順序で実行されるように調整されることを理解されたい。
さらに、一実施形態において、本開示に記載された様々な実施形態に記載された範囲を逸脱することなしに、本明細書に記載の任意の実施形態の1または複数の特徴が、任意の他の実施形態の1または複数の特徴と組み合わされることに注意されたい。
理解を深めるために、本実施形態について、ある程度詳しく説明したが、添付の特許請求の範囲内でいくらかの変更および変形を行ってもよいことは明らかである。したがって、本実施形態は、例示的なものであって、限定的なものではないとみなされ、実施形態は、本明細書に示した詳細に限定されず、添付の特許請求の範囲および等価物の範囲内で変形されてよい。
本実施形態は、電極に結合するためのマッチレスプラズマ源に関する。
プラズマシステムが、ウエハに様々な動作を実行するために用いられる。プラズマシステムは、高周波(RF)発生器、RF整合回路、および、プラズマチャンバを備える。RF発生器は、RFケーブルを介してRF整合回路に接続され、RF整合回路は、プラズマチャンバに接続される。RF電力が、RFケーブルおよびRF整合回路を介して、中でウエハが処理されるプラズマチャンバに供給される。また、1以上のガスが、プラズマチャンバに供給され、RF電力を受けると、プラズマがプラズマチャンバ内で生成される。
本開示に記載の実施形態は、このような文脈で生まれたものである。
本開示の実施形態は、電極に結合するためのマッチレスプラズマ源を提供するためのシステム、装置、方法、および、コンピュータプログラムを提供する。本実施形態は、例えば、処理、装置、システム、ハードウェア、方法、または、コンピュータ読み取り可能な媒体など、種々の形態で実施できることを理解されたい。以下に、いくつかの実施形態を記載する。
いくつかの実施形態において、RF電力を利用する任意のウエハ加工チャンバにおいてプラズマを生成または修正するために利用できる励振電極に、RF電力供給システム(マッチレスプラズマ源など)が接続される。例えば、RF電力供給システムは、RF電力を励振電極(1以上のコイル、シャワーヘッド、ウエハプラテン、または、チャックなど)に供給する。RF電力は、電力を電極に結合するための低インピーダンス電圧源として作動される電力トランジスタ(電界効果トランジスタ(FET)または絶縁ゲート型バイポーラトランジスタ(IGBT)など)を用いて、電極に結合される。RF発生器、RFケーブル、および、RF整合回路が用いられるシステムに比べて、上記のようにする多くの利点がある。利点は、RF整合回路およびRFケーブルのコストの削減、プラズマ点火およびインピーダンス調整の速度の上昇、異なるタイプの高度なパルスを形成する能力の改善、ならびに、コイル電力の多重化、を含む。
50Ωの出力部分を備えたRF発生器は、RFケーブル(50Ωの伝送ラインである)を用いて電力を負荷に供給する。さらに、50Ωになるように負荷のインピーダンスを変換するために、電力は、RFケーブルからRF整合回路(機械的または電子的なRFインピーダンス整合器である)に供給される。すべてのインピーダンスが50Ωに整合されると、最大電力が、0ワットの反射電力で、負荷に供給される。これは、プラズマ処理を用いたウエハ加工(例えば、エッチング、蒸着、および、物理蒸着(PVD))において、電力が供給される方法である。したがって、その動作は、将来の処理能力を抑制する制限を有する。制限は、プラズマ点火およびインピーダンス調整の速度の制限、RF整合回路およびRFケーブルの高コスト、異なるタイプのパルスを生成する能力の制限、ならびに、プラズマ均一性の制御の制限、を含む。
本開示に記載するいくつかの実施形態において、50ΩのRF電力発生器、50ΩのRFケーブル、および、負荷インピーダンスを50Ωに近づくように変換するために用いられるRF整合回路は、給電される励振電極への低インピーダンス電圧源の接続に置き換えられる。低インピーダンス電圧源は、シュートスルーを避けるために、ハーフブリッジ設定で構造化され、プッシュプル構成またはフルブリッジ(H)で作動される電力トランジスタ(FETまたはIGBTなど)を備える。電力トランジスタは、ゲートドライバ(FETゲートドライバなど)に送信されたRF周波数およびパルス化に関連する信号で、コントローラボードから制御される。低インピーダンス電圧源から出力される電力は、アジャイル直流(DC)レールによって決定される。アジャイルDCレールは、低インピーダンス電圧源から出力される電力を増大、減少、または、パルス化させるために用いられる。アジャイルDCレールの利用は、任意形状のパルスが構築されるのを可能にしつつ、電力の調整および変調を行うためである。パルス化の能力は、RF発生器、RFケーブル、および、RF整合回路を有するプラズマツールに比べて強化される。
さらに、様々な実施形態において、電力要件に応じて、複数のトランジスタ(FETまたはIGBTなど)が、所定の電力出力を提供するために、フルまたはハーフブリッジ設定で組み合わせられる。典型的には、各トランジスタの出力インピーダンスは、約0.01Ω~約10オームである。トランジスタの数を変化させることで、所定の電力出力が達成される。
いくつかの実施形態において、励振電極に給電するために、リアクタンス回路が、電力トランジスタと直列に配置されて、励振電極のリアクタンスを無効にする。プラズマがないと、電力トランジスタは、基本的に、低抵抗の負荷を見る。フルまたはハーフブリッジ設定の電力トランジスタの出力と、励振電極との間に配置されたリアクタンス回路は、直列共振を提供し、高品質係数(Q)を生み出すことで、電極のリアクタンスを無効にする。リアクタンス回路のリアクタンスは、電力発生器の動作周波数で高Qを提供するように設計される。例えば、Qは、プラズマがウエハ加工チャンバ内で点火されないプラズマなしのケースで、およそ、約50~約500の間である。高Qの利点は、励振電極が高い電圧および電磁場を経験することで、チャンバ内でのプラズマ点火が実質的に瞬時になされることである。実質的に瞬時の点火の後に、ウエハ加工チャンバ内でプラズマが維持される。
プラズマが点火されると、様々な実施形態において、電力トランジスタの出力における複素電圧と複素電流との間の位相差を測定して0度の位相差を維持することにより、電力トランジスタからの一定の出力電力を維持するために、動作周波数と共にアジャイルDCレール電圧が調整される。例えば、高速デジタイザが、励振電極に入力される電流を測定するために用いられ、動作周波数は、0度の位相差を達成するように変更される。
いくつかの実施形態において、本明細書に記載のシステムおよび方法は、プラズマ処理のインピーダンス範囲すべてを網羅する。
添付の図面を参照して行う以下の詳細な説明から、別の態様が明らかになる。
実施形態は、添付の図面に関連して行う以下の説明を参照することによって理解される。
マッチレスプラズマ源と電極との間に高周波(RF)整合回路およびRFケーブルを接続することなしに、マッチレスプラズマ源から電極に電力を供給するためのシステムの一実施形態を示す図。
マッチレスプラズマ源の詳細を説明するためにシステムの一実施形態を示す図。
図2のマッチレスプラズマ源の入力部分、出力部分、および、リアクタンス回路に関するさらなる詳細を説明するために、システムの一実施形態を示す図。
図3Aのシステムで電圧・電流(VI)プローブを用いる代わりに、電圧プローブおよび電流プローブが用いられることを説明するために、システムの一実施形態を示す図。
図3Aおよび図3Bのシステムのハーフブリッジ電界効果トランジスタ(FET)回路のトランジスタにおける電圧を制限するためにダイオードを利用することを説明するために、システムの一実施形態を示す図。
容量結合プラズマ(CCP)チャンバに接続されたインダクタを有するリアクタンス回路の利用を説明するために、システムの一実施形態を示す図。
図3Aおよび図3BのハーフブリッジFET回路の出力で生成される増幅矩形波形のエンベロープの整形を説明するためにグラフの一実施形態を示す図。
増幅矩形波形からの高次の高調波の除去を説明するためにグラフの一実施形態を示す図。
図3Aおよび図3Bのシステムのリアクタンス回路から出力されるパルス状正弦波形を説明するためにグラフの一実施形態を示す図。
リアクタンス回路から出力される三角形状正弦波形を説明するためにグラフの一実施形態を示す図。
リアクタンス回路から出力される多重状態パルス正弦波形を説明するためにグラフの一実施形態を示す図。
リアクタンス回路から出力される別の多重状態パルス正弦波形を説明するためにグラフの一実施形態を示す図。
リアクタンス回路から出力されるさらに別の多重状態パルス正弦波形を説明するためにグラフの一実施形態を示す図。
リアクタンス回路から出力される任意形状正弦波形を説明するためにグラフの一実施形態を示す図。
リアクタンス回路から出力される連続波正弦波形を説明するためにグラフの一実施形態を示す図。
リアクタンス回路から出力されるパルス状正弦波形のエンベロープを説明するためにグラフの一実施形態を示す図。
リアクタンス回路から出力される三角形状正弦波形のエンベロープを説明するためにグラフの一実施形態を示す図。
プラズマなしの状態で、発生器の動作周波数の変化に伴う図1のシステムのプラズマチャンバ内の電極における電流および電圧の比の大きさの変化を説明するために共振プロットの一実施形態を示す図。
プラズマありの状態で、発生器の動作周波数の変化に伴う電極での電圧、電流、および、電力の変化を説明するために共振プロットの一実施形態を示す図。
図1のシステムを用いた場合のウエハの表面におけるイオン飽和電流を説明するためにグラフの一実施形態を示す図。
50ΩのRF発生器、RF整合回路、および、RFケーブルを用いた場合のイオン飽和電流を説明するためにグラフの一実施形態を示す図。
図1のシステムの利用が、プラズマチャンバ内のプラズマインピーダンスの複数の調整範囲を達成するのを容易にし、調整範囲が、50ΩのRF発生器、RF整合回路、および、RFケーブルの利用で達成されるのと同等であることを説明するために、グラフの一実施形態を示す図。
電極に提供するためにリアクタンス回路の出力で供給される電力を説明するためにグラフの一実施形態を示す図。
時間に対して電極に供給されるパルス状正弦波形の電圧を説明するためにグラフの一実施形態を示す図。
図3Aおよび図3Bのシステムの電力FETから出力される出力電圧を説明するためにグラフの一実施形態を示す図。
電力FETから出力される出力電流を説明するためにグラフの一実施形態を示す図。
パルス中の時間tに対する動作周波数を説明するためにグラフの一実施形態を示す図。
電極に供給される電圧および電流が、電極へ供給するための電力のレベルを達成するためにある期間中に同相であることを説明するために、グラフの一実施形態を示す図。
電極に供給される電圧および電流が、電力のレベルを達成するために別の期間中に同相であることを説明するために、グラフの一実施形態を示す図。
電極に供給される電圧および電流が、電力のレベルを達成するためにさらに別の期間中に同相であることを説明するために、グラフの一実施形態を示す図。
電極へ電力供給するためのFETおよびトランスを有するツリーを説明するために、システムの一実施形態を示す図。
電極へ電力供給するために用いられるトランジスタ回路の別のツリーを説明するために、システムの一実施形態を示す図。
電極へ電力供給するために用いられるHブリッジ回路の一実施形態を示す図。
トランジスタ回路基板を冷却するために用いられる冷却プレートを説明するために、システムの一実施形態を示す図。
複数の集積回路チップの冷却を説明するために、システムの一実施形態を示す側面図。
図12B-1に示したシステムの上面図。
チップがプリント回路基板上に垂直に取り付けられた場合の、集積回路チップの冷却を説明するために、システムの一実施形態を示す上側等角図。
垂直に取り付けられた基板に隣接して冷却プレートが配置された場合の、集積回路チップの冷却を説明するために、システムの一実施形態を示す上側等角図。
集積回路チップを冷却するための一実施形態を説明するために、システムの一実施形態を示す側面図。
集積回路チップを冷却するための別の実施形態を説明するために、システムの一実施形態を示す側面図。
集積回路チップを冷却するためのさらに別の実施形態を説明するために、システムの一実施形態を示す側面図。
冷却プレートと、流路がミリング加工されたコンテナとを説明するために、システムの一実施形態の側面図。
冷却プレートの一実施形態の等角図。
誘導結合プラズマ(ICP)/トランス結合(TCP)チャンバとマッチレスプラズマ源との併用を説明するために、システムの一実施形態を示す図。
マッチレスプラズマ源が基板ホルダに接続され、TCPコイルがRF整合回路を介してRF発生器に接続されているICPチャンバの利用を説明するために、システムの一実施形態を示す図。
マッチレスプラズマ源が基板ホルダに接続され、別のマッチレスプラズマ源がTCPコイルに接続されているICPチャンバの別の利用を説明するために、システムの一実施形態を示す図。
マッチレスプラズマ源のファラデーシールドへの接続を説明するために、システムの一実施形態を示す図。
TCPプラズマチャンバの異なるTCPコイルが多重的に作動される多重化動作を説明するために、システムの一実施形態を示す図。
マッチレスプラズマ源とCCPチャンバとの併用を説明するために、システムの一実施形態を示す図。
マッチレスプラズマ源が基板ホルダに接続されたCCPチャンバでのマッチレスプラズマ源の利用を説明するために、システムの一実施形態を示す図。
マッチレスプラズマ源が基板ホルダに接続され、別のマッチレスプラズマ源がCCPチャンバの上側電極に接続されたCCPチャンバでのマッチレスプラズマ源の利用を説明するために、システムの一実施形態を示す図。
CCPチャンバの基板ホルダへのマッチレス電力源およびRF電源の接続を説明するために、システムの一実施形態を示す図。
CCPチャンバの上側電極へのマッチレス電力源およびRF電源の接続を説明するために、システムの一実施形態を示す図。
CCPチャンバの上側電極へのマッチレス電力源およびRF電源の接続を説明すると共に、CCPチャンバの基板ホルダへの別のマッチレス電力源および別のセットのRF電源の接続を説明するために、システムの一実施形態を示す図。
マッチレスプラズマ源に接続されたシャワーヘッドを有するプラズマチャンバを説明するために、システムの一実施形態を示す図。
マッチレスプラズマ源がシャワーヘッドの代わりに基板ホルダに接続された図16Aのプラズマチャンバを説明するために、システムの一実施形態を示す図。
マッチレスプラズマ源が基板ホルダに接続され、別のマッチレスプラズマ源がシャワーヘッドに接続されている図16Aのプラズマチャンバを説明するために、システムの一実施形態を示す図。
複数のマイクロソースへの複数のマッチレスプラズマ源の接続を説明するために、システムの一実施形態を示す図。
50ΩのRF発生器およびマッチレスプラズマ源への基板ホルダの接続を説明するために、システムの一実施形態を示す図。
マッチレスプラズマ源からチャック内のグリッドへRF電力を提供すると共に、50ΩのRF発生器からチャックのカソードへRF電力を提供することを説明するために、システムの一実施形態を示す図。
マッチレスプラズマ源を収容するために用いられるエンクロージャを説明するために、システムの一実施形態を示す図。
RFケーブルおよびRF整合回路を説明するために、システムの一実施形態を示すブロック図。
以下の実施形態は、電極に結合するためのマッチレスプラズマ源について記載する。電極は、多くの形態を取ってよく、高周波(RF)電力を供給するための多くのタイプのシステムに統合されてよいことを理解されたい。概して、電極は、アンテナと呼んでもよく、アンテナは、電気接続を介してRF電力を受信する。本明細書に記載のいくつかの実施形態の文脈では、RF電力は、1以上の処理動作を実行するためにプラズマを点火する目的で、チャンバの電極に供給される。例えば、プラズマは、本明細書にわたって記載されるエッチング動作、蒸着動作、チャンバ洗浄動作、および、その他の動作を実行するために、供給されたRF電力を用いて点火されてよい。マッチレスプラズマ源(MPS)の例について記載しており、それらの例は、RF電力の効率的な供給および正確に制御されたプラズマ点火に有用な構造的実施例および用途を示す。本実施形態は、これらの具体的な詳細事項の一部またはすべてがなくとも実施可能であることが明らかである。また、本実施形態が不必要に不明瞭となることを避けるため、周知の処理動作の詳細な説明は省略した。
マッチレスプラズマ源は、プラズマの予点火(pre-striking)にとって技術的利点を有しており、その利点は、高品質係数を含み、その結果として、高電流および高電圧が得られる。技術的利点は、さらに、安定的な処理動作のためのプラズマの持続可能性に最適な品質係数を含む。さらに、技術的利点は、低コストで高性能のプラズマツールの実現を含む。マッチレスプラズマ源は、低出力インピーダンスを有する。さらに、マッチレスプラズマ源が利用される場合、高周波(RF)整合回路およびRFケーブルを利用する必要がない。
マッチレスプラズマ源は、インピーダンス調整速度を高めるため、高度なパルス能力を提供するため、および、コイル電力多重化を提供するために設けられる。マッチレスプラズマ源は、電極(シャワーヘッド、コイル、アンテナ、または、ウエハプラテンなど)に接続されるよう構成される。マッチレスプラズマ源とプラズマチャンバとの間にRFケーブルおよびRF整合回路を利用する必要はない。RF整合回路およびRFケーブルがなければ、任意の電力がプラズマチャンバからマッチレスプラズマ源へ向かって反射される機会が低減する(無くなる、など)。RF整合回路が用いられないので、インピーダンス調整速度が増大する。RF整合回路は、多数の回路構成要素を有しており、構成要素の一部が、プラズマチャンバに関連するインピーダンスを調整するために調節される。かかる調節は、インピーダンス調整速度を低下させる。本明細書に記載のシステムおよび方法は、RF整合回路を持たないことで、インピーダンス調整速度を高める。さらに、RF整合回路およびRFケーブルのコストが節約される。
マッチレスプラズマ源は、入力部分および出力部分を有する。入力部分は、駆動周波数で動作する信号発生器を有する。出力部分に関連するリアクタンス回路が、プラズマなしの状態で高品質係数(Q)を生み出す。駆動周波数でリアクタンス回路によって生み出された高Q値は、電極への高電圧の供給を容易にする。電極表面への高電圧は、プラズマチャンバ内のプラズマ点火を非常に好ましくする。
さらに、出力部分は、ハーフブリッジ電界効果トランジスタ(FET)回路を備える。プラズマがプラズマチャンバ内で点火されると、駆動周波数は、ハーフブリッジFET回路からの一定の出力電力を維持するように調節される。例えば、高速デジタイザが、入力電流波形および入力電圧波形を測定するために、ハーフブリッジFET回路の出力に接続される。入力電流および電圧の波形は、入力電流波形と入力電圧波形との間の位相差がゼロ度になるまで駆動周波数を変化させる際に測定される。このように、位相差をゼロに制御することによって、所望の定電力が電極に供給される。
さらに、電極は、異なるタイプの処理(エッチング、洗浄、スパッタリング、蒸着など)をサポートするために、異なるタイプの波形によって駆動される。例えば、任意形状パルスがハーフブリッジFET回路の出力で生成されるか、または、多重状態パルスが出力で生成される。したがって、異なる形状および異なる電力レベルのパルスが、電極を駆動するために用いられる。異なる波形は、ハーフブリッジFET回路内のアジャイルDCレールの出力で提供される直流(DC)電圧の量を制御することによって生成される。DC電圧は、アジャイルDCレールのDC源へ電圧値を提供するコントローラボードによって制御される。さらに、駆動周波数は、プラズマチャンバに関連するインピーダンスを調製するために、10マイクロ秒未満など、高レートに調製される。
図1は、マッチレスプラズマ源102から電極106へ電力を供給するためのシステム100の一実施形態を示す図である。システム100は、マッチレスプラズマ源102およびプラズマチャンバ104を備える。マッチレスプラズマ源102の一例は、低インピーダンス電圧源である。プラズマチャンバ104の例は、容量結合プラズマ(CCP)チャンバ、化学蒸着(CVD)チャンバ、原子層蒸着(ALD)チャンバ、トランス結合プラズマ(TCP)リアクタ、プラズマ強化化学蒸着(PECVD)チャンバ、プラズマエッチングチャンバ、プラズマ蒸着チャンバ、または、プラズマ強化原子層蒸着(PEALD)チャンバ、を含む。さらに、電極106の例は、シャワーヘッド、チャック、基板支持体、容量上側電極、トランス結合プラズマ(TCP)コイル、および、ウエハプラテン、を含む。マッチレスプラズマ源102は、接続110(導電体、RFストラップ、シリンダ、ブリッジ導電体、または、それらの組み合わせなど)を介して電極106に接続されている。
マッチレスプラズマ源102とプラズマチャンバ104との間にRF整合回路がないことに注意されたい。さらに、マッチレスプラズマ源をアンテナに接続するRFケーブルがない。RF整合回路は、RF整合回路の出力に接続された負荷(プラズマチャンバなど)のインピーダンスを、RF整合回路の入力に接続された供給源(RF発生器およびRFケーブルなど)のインピーダンスと整合させるために、複数の回路構成要素(インダクタおよびキャパシタなど)を備える。マッチレスプラズマ源102によって生成された電力の大部分は、電極106に印加される。例えば、マッチレスプラズマ源102と電極106との間にRF整合回路およびRFケーブルがないので、電力が、マッチレスプラズマ源102から電極106へ効率的に供給される。
集積回路がその上に加工される基板108(ウエハなど)が、プラズマチャンバ104内で、電極106の上面の上または電極106の下に配置される。マッチレスプラズマ源102は、50キロヘルツ(kHz)~100メガヘルツ(MHz)の範囲の動作周波数で動作することで、整形正弦波形(RF信号である)を生成する。整形正弦波形は、基板108を処理するために、マッチレスプラズマ源102から接続110を介して電極106へ供給される。基板108の処理の実例は、基板108への材料の蒸着、基板108のエッチング、基板108の洗浄、および、基板108のスパッタリング、を含む。
図2は、マッチレスプラズマ源102の詳細を説明するためにシステム200の一実施形態を示す図である。システム200は、マッチレスプラズマ源102、接続110、および、プラズマチャンバ104を備える。マッチレスプラズマ源102は、入力部分202、出力部分204、および、リアクタンス回路206を備える。入力部分202は、出力部分204に接続されており、出力部分204は、さらに、リアクタンス回路206に接続されている。リアクタンス回路206は、接続110を介して電極106に接続されている。
入力部分202は、信号発生器と、ゲートドライバの一部と、を備える。出力部分204は、ゲートドライバの残り部分と、ハーフブリッジトランジスタ回路と、を備える。リアクタンス回路206の一例は、可変キャパシタを含む。リアクタンス回路206の別の例は、固定キャパシタを含む。リアクタンス回路206のさらに別の例は、直列に、または、並列に、もしくは、それらの組み合わせで、互いに接続された複数のキャパシタおよび/またはインダクタを含む。キャパシタの一部は可変であり、残りのキャパシタは固定である。別の例として、すべてのキャパシタが、可変または固定である。同様に、インダクタの一部は可変であり、残りのインダクタは固定である。別の例として、すべてのインダクタが、可変または固定である。
入力部分202は、複数の矩形波信号を生成し、出力部分204へ矩形波信号を供給する。出力部分204は、入力部分202から受信した複数の矩形波信号から増幅矩形波形を生成する。さらに、出力部分204は、増幅矩形波形のエンベロープ(ピーク間振幅など)を整形する。例えば、エンベロープを生成するために、整形制御信号203が、入力部分202から出力部分204に供給される。整形制御信号203は、増幅矩形波形を整形するために複数の電圧値を有する。
整形された増幅矩形波形は、出力部分204からリアクタンス回路206へ送信される。リアクタンス回路206は、増幅矩形波形のより高次の高調波を除去(例えば、フィルタアウト)して、基本周波数を有する整形正弦波形を生成する。整形正弦波形は、整形されたエンベロープを有する。
整形正弦波形は、基板108を処理するために、リアクタンス回路206から接続110を介して電極106へ送信される。例えば、1以上のプロセス材料(フッ素含有ガス、酸素含有ガス、窒素含有ガス、金属および誘電体の蒸着のための液体、など)が、プラズマチャンバ104へ供給される。整形正弦波形およびプロセス材料を受け入れると、プラズマが、基板108を処理するためにプラズマチャンバ104内で点火される。
さらに、リアクタンス回路206のリアクタンスが、品質係数制御信号207を入力部分202からリアクタンス回路206へ送信してリアクタンス回路206のリアクタンスを変化させることによって変更される。さらに、いくつかの実施形態において、フィードバック信号205が、出力部分204の出力O1から入力部分202へ送信される。位相差を低減する(無効にする、など)ように出力部分204を制御するために、位相差が、フィードバック信号205から特定または決定される。
様々な実施形態において、フィードバック信号205に加えてまたはその代わりに、任意選択的なフィードバック信号209が、リアクタンス回路206の出力から入力部分202へ供給される。
いくつかの実施形態において、入力部分202は、信号発生器を有するコントローラボードを備え、さらに、ゲートドライバを備え、出力部分は、ハーフブリッジトランジスタ回路を備える。
図3Aは、入力部分202、出力部分204、および、リアクタンス回路206に関するさらなる詳細を説明するためにシステム300の一実施形態を示す図である。入力部分202は、コントローラボード302と、ゲートドライバ311の一部と、を備える。ゲートドライバ311は、コントローラボード302に接続されている。出力部分204は、ゲートドライバ311の残り部分と、ハーフブリッジ電界効果トランジスタ(FET)回路318と、を備える。ハーフブリッジFET回路318または後述するツリーは、本明細書では、増幅回路とも呼ばれ、ゲートドライバ311に接続されている。
リアクタンス回路206は、キャパシタ322Aを備えており、キャパシタ322Aは、可変キャパシタである。コントローラボード302は、コントローラ304、信号発生器306、および、周波数入力308を備える。本明細書で用いられるコントローラの例は、プロセッサおよびメモリデバイスを備える。コントローラのその他の例は、マイクロプロセッサ、特定用途向け集積回路(ASIC)、中央処理装置、プロセッサ、もしくは、プログラマブル論理デバイス(PLD)、または、理想的には、フィールドプログラマブルゲートアレイ(FPGA)を含む。信号発生器306は、矩形波信号(デジタル波形またはパルス列など)を生成する矩形波オシレータである。矩形波は、第1ロジックレベル(高または1など)と、第2ロジックレベル(低または0など)との間でパルスする。信号発生器306は、動作周波数(400kHz、2MHz、13.56MHz、27MHz、または、60MHzなど)で矩形波信号を生成する。
ゲートドライバ311は、ゲートドライバサブ部分310と、キャパシタ312と、抵抗器314と、トランス316の一次巻線316Aと、を有する部分を備える。さらに、ゲートドライバ311は、トランス316の二次巻線316Bおよび316Cを含む残り部分を備える。ゲートドライバサブ部分310は、複数のゲートドライバ310Aおよび310Bを備える。ゲートドライバ310Aおよび310Bの各々は、一端で正電圧源に接続され、他端で負電圧源に接続されている。
ハーフブリッジFET回路318は、プッシュプル構成で互いに接続されたFET318Aおよび318Bを備える。FETの一例は、金属-酸化物-半導体電界効果トランジスタ(MOSFET)を含む。例示すると、ハーフブリッジFET回路318の各FETは、炭化シリコン、シリコン、または、窒化ガリウムから形成される。各FET318Aおよび318Bは、所定の範囲(0.01オーム~10オームの範囲など)内にある出力インピーダンスを有する。さらに、ハーフブリッジFET回路318は、DCレール313(点線内に図示)を備えており、DCレール313は、FET318Aのドレイン端子DおよびFET318Aのソース端子Sに接続された電圧源Vdcおよび導電要素319(導電体など)を含む。さらに、導電要素319は、FET318Bのドレイン端子DおよびFET318Bのソース端子Sに接続されている。FET318Aのソース端子Sは、FET318Bのドレイン端子Dに接続され、FET318のソース端子Sは、接地電位に接続されている。プラズマチャンバ104内で、電極106は、TCPコイルとして図示されているが、その代わりに、CCP構成の電極であってもよい。
システム300は、さらに、ハーフブリッジFET回路318の出力O1に接続された電圧/電流(VI)プローブ324を備える。VIプローブ324は、出力O1での複素電流、出力O1で複素電圧、および、複素電圧と複素電流との間の位相差、を測定するセンサである。複素電流は、振幅および位相を有する。同様に、複素電圧は、振幅および位相を有する。出力O1は、FET318Aのソース端子SとFET318Bのドレイン端子Dとの間にある。VIプローブ324は、コントローラ304に接続されている。
コントローラ304は、周波数入力308(動作周波数など)を信号発生器306に提供するために、信号発生器306に接続されている。コントローラ304は、さらに、導電体を介してDCレール313の電圧源Vdcに接続されている。さらに、信号発生器306は、その出力でゲートドライバ310Aおよび310Bに接続されている。ゲートドライバ310Aは、キャパシタ312に接続され、ゲートドライバ310Bは、抵抗器314に接続されている。キャパシタ312および抵抗器314は、トランス316の一次巻線316Aに接続されている。
さらに、トランス316の二次巻線316Bは、FET318Aのゲート端子に接続され、トランス316の二次巻線316Cは、FET318Bのゲート端子に接続されている。ハーフブリッジFET回路318の出力O1は、キャパシタ322Aに接続され、キャパシタ322Aは、接続110を介して電極106のTCPコイルに接続されている。
コントローラ304は、設定値(周波数入力308など)を生成し、周波数入力308を信号発生器306へ提供する。周波数入力308は、動作周波数の値(2MHzまたは13.56MHzなど)である。信号発生器306は、コントローラ304から設定値を受信すると、その動作周波数を有する入力RF信号を生成する。入力RF信号は、矩形波信号である。ゲートドライバ310Aおよび310Bは、入力RF信号を増幅して、増幅RF信号を生成し、増幅RF信号をトランス316の一次巻線316Aへ供給する。
増幅RF信号の電流の流れの方向に基づいて、二次巻線316Bまたは二次巻線316Cのいずれかが、閾値電圧を有するゲート駆動信号を生成する。例えば、増幅RF信号の電流が、一次巻線316Aの正帯電端子(点で示す)から一次巻線316Aの負帯電端子(点なし)へ流れる時、二次巻線316Bは、閾値電圧を有するゲート駆動信号315Aを生成してFET318Aをオンにし、二次巻線316Cは閾値電圧を生成しないため、FET318Bはオフである。一方、増幅RF信号の電流が、一次巻線316Aの負帯電端子から、一次巻線316Aの正帯電端子へ流れる時、二次巻線316Cは、閾値電圧を有するゲート駆動信号315Bを生成してFET318Bをオンにし、二次巻線316Bは閾値電圧を生成しないため、FET318Aはオフである。
各ゲート駆動信号315Aおよび315Bは、矩形波であり、例えば、動作周波数を有するデジタル信号またはパルス信号である。例えば、各ゲート駆動信号315Aおよび315Bは、低レベルと高レベルとの間で遷移する。ゲート駆動信号315Aおよび315Bは、複数の動作周波数を有し、それらは互いに関して逆同期している。例示すると、ゲート駆動信号315Aは、低レベル(低電力レベルなど)から高レベル(高電力レベルなど)へ遷移する。ゲート駆動信号315Aが低レベルから高レベルへ遷移する時間間隔または時点に、ゲート駆動信号315Bは、高レベルから低レベルへ遷移する。同様に、ゲート駆動信号315Aが高レベルから低レベルへ遷移する時間間隔または時点に、ゲート駆動信号315Bは、低レベルから高レベルへ遷移する。逆同期により、FET318Aおよび318Bを連続的にオンにすること、ならびに、連続的にオフにすることが可能である。
FET318Aおよび318Bは、連続的に作動される。例えば、FET318Aがオンにされる時、FET318Bはオフにされ、FET318Bがオンにされる時、FET318Aはオフにされる。例示すると、FET318Aがオンにされる期間または時点に、FET318Bがオフにされる。さらに、FET318Bがオンにされる期間または時点に、FET318Aがオフにされる。FET318Aおよび318Bは、同時にまたは同期間中にオンにならない。
FET318Aがオンである時、電流が電源Vdcから出力O1へ流れて、出力O1で電圧を生成し、FET318Bはオフである。出力での電圧は、コントローラ304または任意波形発生器から受信された電圧値に従って生成され、任意波形発生器については後に詳述する。FET318Bがオフである時、出力O1から、FET318Bに接続された接地電位へ流れる電流はない。電流は、出力O1からキャパシタ322Aへ流れる。電流は、FET318Aがオンである時、電圧源Vdcからキャパシタ322Aへプッシュされる。さらに、FET318Bがオンの時、出力O1で生成された電圧は、出力O1から、FET318Bに接続された接地電位へ流れる電流を生成し、FET318Aはオフである。電流は、出力O1から接地電位へプルされる。FET318Aがオフである時間間隔中、電圧源Vdcから出力O1へは電流が流れない。
さらに、コントローラ304は、電圧値を有する制御信号(整形制御信号203など)を生成し、電圧源Vdcをコントローラ304に接続する導電体を介して制御信号を電圧源Vdcへ提供する。電圧値は、例えば、アジャイルDCレール313が0~80ボルトの範囲で動作するように、その範囲内にある。電圧値は、電圧信号の整形エンベロープを規定することで出力O1で増幅矩形波形の整形エンベロープをさらに規定するために電圧源Vdcによって生成された電圧信号の振幅である。例えば、出力O1で連続波形を生成するために、電圧値は、連続波形のピーク間振幅を提供する。ピーク間振幅は、連続波形の整形エンベロープを規定する。別の例として、出力O1でパルス形状の整形エンベロープを有する増幅矩形波形を生成するために、電圧値は、増幅矩形波形のピーク間振幅が、第1パラメータレベル(高レベルなど)から第2パラメータレベル(低レベルなど)へ変化するか、または、第2パラメータレベルから第1パラメータレベルへ変化するように、実質的に瞬時に(例えば、ある時点に、または、所定の時間間隔中に)変更される。さらに別の例として、出力O1で任意形状の整形エンベロープを有する増幅矩形波形を生成するために、電圧値は、増幅矩形波形のピーク間振幅が、所望の方法で変化するように、コントローラ304によって任意に変更される。任意形状の増幅矩形波形が生成される場合、コントローラ304は、任意波形発生器として機能する。さらに別の例として、出力O1でて多重状態パルス形状の整形エンベロープを有する増幅矩形波形を生成するために、電圧値は、増幅矩形波形のピーク間振幅が、高パラメータレベルから1以上の中間レベルへ変化し、その後、1以上の中間レベルから別のレベル(低パラメータレベルまたは高パラメータレベルなど)へ変化するように、実質的に瞬時に(例えば、ある時点に)変更される。多重状態パルス形状の整形エンベロープを有する増幅矩形波形は、任意の数の状態(2~1000の範囲など)を有することに注意されたい。
本明細書で利用されるあるパラメータレベルは、別のパラメータレベルの1以上のパラメータ値を除外した1以上のパラメータ値を含む。例えば、あるパラメータレベルでの電力量は、異なるパラメータレベルでの電力量より大きいかまたは小さい。パラメータの例は、電流、電圧、および、電力を含む。
ゲート駆動信号315Aおよび315Bに基づいてFET318Aおよび318Bを連続的に作動させ、アジャイルDC電圧レールの電圧Vdcを制御して電圧値を変更することにより、増幅矩形波形が、出力O1で生成される。増幅矩形波形の増幅の量は、ハーフブリッジFET回路318のFETの出力インピーダンス、コントローラ304によって電圧源Vdcに供給される電圧値、および、電圧源Vdcの最大達成可能電圧値、に基づく。増幅矩形波形は、整形されたエンベロープを有する。キャパシタ322Aは、TCPコイルのインダクタンスと共に、増幅矩形波形を受信し、増幅矩形波形の高次の高調波を低減(例えば、除去またはフィルタリングなど)して、基本周波数を有する整形正弦波形を生成する。整形正弦波形も、整形されたエンベロープを有する。整形正弦波形は、プラズマチャンバ104内でプラズマを点火または維持するために、キャパシタ322Aの出力から接続110を介して電極106のTCPコイルへ供給される。プラズマは、基板108(図1)を処理するために用いられる。
VIプローブ324は、出力O1での増幅矩形波形の複素電圧および電流を測定し、複素電圧および電流を含むフィードバック信号205をコントローラ304へ提供する。コントローラ304は、VIプローブ324から受信した複素電圧および電流から、増幅矩形波形の複素電圧と増幅矩形波形の複素電流との間の位相差を特定し、位相差が所定の限度内にあるか否かを判定する。例えば、コントローラ304は、位相差がゼロまたはゼロから所定の割合の範囲にあるか否かを判定する。位相差が所定の限度内にないと判定すると、コントローラ304は、周波数入力308を変更するために、動作周波数の周波数値を変更する。変更された周波数値は、信号発生器306の動作周波数を変更するために、コントローラ304から信号発生器306へ提供される。動作周波数は、例えば、10マイクロ秒以下で変更される。信号発生器306の動作周波数は、コントローラ304が、VIプローブ324によって測定される複素電圧および複素電流の間の位相差が所定の限度内にあると判定するまで変更する。複素電圧および複素電流の間の位相差が所定の限度内にあると判定すると、コントローラ304は、周波数入力308をさらに変更することはない。位相差が所定の限度内にある時、所定の量の電力が、出力O1からリアクタンス回路206を介して電極106へ供給される。
周波数入力308の変更に加えてまたはその代わりに、コントローラ304は、電圧源Vdcによって生成される電圧信号を変化させるためにアジャイルDCレール電圧Vdcに供給される電圧値を変更する。変更された電圧値を受信すると、電圧源Vdcは、変更された電圧値を有するように電圧信号を変化させる。コントローラ304は、所定の電力設定点に達するまで電圧値を変化させ続ける。所定の電力設定点は、コントローラ304のメモリデバイスに格納される。
様々な実施形態において、出力O1での増幅矩形波形の電圧を変化させる代わりに、増幅矩形波形の電流が変更される。例えば、電圧値の変化は、ハーフブリッジFET回路318の出力O1で生成される増幅矩形波形の電流の変化を制御する。例示すると、電圧値は、出力O1で増幅矩形波形の所定の電流値を実現するように変更される。所定の電流値は、コントローラ304のメモリデバイスに格納される。さらに、様々な実施形態において、出力O1での増幅矩形波形の電圧を変化させる代わりに、増幅矩形波形の電力が変更される。例えば、電圧値の変化は、出力O1で生成される増幅矩形波形の電力の変化を制御する。例えば、電圧値は、出力O1で増幅矩形波形の所定の電力値を実現するように変更される。所定の電力値は、コントローラ304のメモリデバイスに格納される。出力O1で生成される増幅矩形波形の電圧、電流、または、電力の任意の変化は、リアクタンス回路206の出力で生成される整形正弦波形の電圧、電流、または、電力に、同じ変化を生み出す。
いくつかの実施形態において、コントローラ304は、モータドライバおよびモータを介してリアクタンス回路206に接続される。モータドライバの一例は、1または複数のトランジスタを含む。コントローラ304は、モータドライバからモータへ送信される電流信号を生成するために、信号(品質係数制御信号207など)をモータドライバへ送信する。モータは、電流信号を受信すると、リアクタンス回路206のリアクタンスを変化させるように動作する。例えば、モータは、リアクタンス回路206の静電容量を変化させるために、キャパシタ322Aのプレート間の領域を変化させるよう動作する。別の例として、モータは、リアクタンス回路206のインダクタのインダクタンスを変化させるよう動作する。例えば、リアクタンス回路206のリアクタンスは、リアクタンス回路206の所定の品質係数(高品質係数など)を維持するように変更される。別の例として、リアクタンス回路206のリアクタンスは、リアクタンス回路206が接続されたプラズマチャンバのタイプ(CCPまたはICPなど)に基づいて変更される。
キャパシタ312および抵抗器314
キャパシタ312は、一次巻線316Aのインダクタンスを低減(キャンセルまたは打ち消すなど)する静電容量を有する。一次巻線316Aのインダクタンスの低減は、ゲート駆動信号315Aおよび315Bの矩形の生成を容易にする。さらに、抵抗器314は、信号発生器306によって生成される矩形波信号の振動を低減する。
アジャイルDCレール313
DCレール313は、コントローラ304による電圧源Vdcの高速制御がある点でアジャイルである。コントローラ304および電圧源Vdcは両方とも、電子回路であり、それにより、コントローラ304は実質的に瞬時に電圧源Vdcを制御することができる。例えば、コントローラ304が電圧値を電圧源Vdcへ送信すると、電圧源Vdcは、電圧源によって生成される電圧信号の電圧を変化させる。
抵抗320
抵抗320は、ハーフブリッジFET回路318の出力O1によって見られる。抵抗320は、プラズマチャンバ104内で点火された時のプラズマにおける電極106内の漂遊抵抗および接続110の漂遊抵抗である。
キャパシタ322A
TCPコイルのインダクタンスと組み合わせてキャパシタ322Aは、高品質係数(Q)を有する。例えば、キャパシタ322Aにおいて失われる増幅矩形波形の電力の量は、キャパシタ322Aを介して電極106に伝達される増幅矩形波形の電力の量に比べて低い。増幅矩形波形の電力は、キャパシタ322Aから電極106へ出力される整形正弦波形によって伝達される。回路の高品質係数は、プラズマチャンバ104内での高速プラズマ点火を容易にする。さらに、キャパシタ322Aは、TCPコイルおよびプラズマチャンバ104内で点火された時のプラズマの誘導リアクタンスを共振させる静電容量値を有する。例えば、リアクタンス回路206は、電極106のリアクタンス、接続110のリアクタンス、プラズマチャンバ104内で点火された時のプラズマのリアクタンス、または、それらの組みあわせを低減(例えば、無効にするまたはキャンセルする)リアクタンスを有する。リアクタンス回路206のリアクタンスは、キャパシタ322Aの静電容量を調整することによって達成される。CCPチャンバの場合、リアクタンス回路206は、1以上のインダクタを備え、インダクタのリアクタンスは、1以上のインダクタのインダクタンスを調製することによって達成される。リアクタンスの低減により、出力O1は、抵抗320を見て、全くリアクタンスを見ない。
FET318Aおよび318B
ハーフブリッジFET回路318または図11Aおよび図11Bで後述するツリーの各FETは、いくつかの実施形態において、炭化シリコンから製造される。炭化シリコンFETは、低い内部抵抗および速い切り替え時間を有する。低い内部抵抗は、より高い効率を提供し、かかる効率は、FETが、ほぼ瞬間的にオンになり、10マイクロ秒未満など、高速でオフになることを容易にする。例えば、本明細書に記載の各FETは、所定の期間未満(10マイクロ秒未満など)でオンまたはオフにされる。一例として、各FETは、約1マイクロ秒~約5マイクロ秒の期間でオンまたはオフされる。別の例として、各FETは、約3マイクロ秒~約7マイクロ秒の期間でオンまたはオフされる。さらに別の例として、各FETは、約0.5マイクロ秒~約10マイクロ秒の期間でオンまたはオフされる。高速なオンおよびオフにより、オンからオフまでの遷移およびオフからオンまでの遷移に、遅延が少ない(例えば、ゼロ)。例えば、FET318Aは、FET318Bがオフになるのと同時またはその期間中にオンになり、FET318Aは、FET318Bがオンになるのと同時またはその期間中にオフになる。FET318Aおよび318Bのオン時間の重複が発生すると、シュートスルーが生じ、FETを損傷しうる。FETのほぼ瞬間的なオンおよびオフは、シュートスルーの起きる可能性を低減するため、損傷の可能性を低減する。さらに、炭化シリコンFETは、冷却が容易である。例えば、炭化シリコンFETの低い内部抵抗は、炭化シリコンFETによって生み出される熱の量を低減する。したがって、冷却プレートまたはヒートシンクを用いて炭化シリコンFETを冷却するのが容易である。
マッチレスプラズマ源102の構成要素(トランジスタなど)は、電子部品である。さらに、マッチレスプラズマ源102と電極106との間に、RF整合回路およびRFケーブルがない。電子構成要素があり、RF整合回路およびRFケーブルがないことが、再現性および一貫性を容易にすることで、高速なプラズマ点火およびプラズマの持続可能性を容易にしうる。
いくつかの実施形態では、コントローラ304に代えてまたはそれに加えて、複数のコントローラが用いられる。例えば、複数のコントローラの1つは、電圧源Vdcに接続され、複数のコントローラの別の1つは、周波数入力308を提供するために、信号発生器306に接続される。例示すると、コントローラ304は、任意波形発生器(デジタル信号プロセッサなど)に接続され、周波数コントローラに接続される。周波数コントローラは、信号発生器306に接続される。コントローラ304は、任意波形発生器に信号を送信し、周波数コントローラに別の信号を送信する。コントローラ304から信号を受信すると、任意波形発生器は、出力O1で増幅矩形波形を整形するための整形制御信号203の電圧値を生成する。さらに、コントローラ304から別の信号を受信すると、周波数コントローラは、フィードバック信号205内で受信される複素電圧および複素電流の間の位相差を低減するために信号発生器306によって生成される矩形波信号の周波数値を生成する。
様々な実施形態において、コントローラ304および信号発生器306は、別個の回路基板上に加工される。
いくつかの実施形態において、トランス316がゲートドライバ311の一部として用いられる代わりに、トランジスタ(FETまたは絶縁ゲート型バイポーラトランジスタ(IGBT)など)が、ゲートドライバ311の一部を形成するように互いに接続される。
様々な実施形態において、FETの代わりに、別のタイプのトランジスタ(IGBT、金属-半導体電界効果トランジスタ(MESFET)、または、接合型電界効果トランジスタ(JFET)など)が、本明細書では利用される。
いくつかの実施形態において、ハーフブリッジFET回路318の代わりに、トランジスタのツリーを備えた別のハーフブリッジ回路が用いられる。例えば、ツリーの第1列は、第1電圧源に接続された32のトランジスタを含む。32のトランジスタの半分は、FET318Aが二次巻線316Bに接続されるのと同じ方法でトランスの二次巻線に接続され、32のトランジスタの残り半分は、FET318Bが二次巻線316Cに接続されるのと同じ方法でトランスの二次巻線に接続される。第1列のそばに配置されたツリーの第2列は、第2電圧源に接続された16のトランジスタを含む。さらに、ツリーの第3列が、第2列のそばに配置され、8のトランジスタを含む。また、ツリーの第4列が、第3列のそばに配置され、4のトランジスタを含む。ツリーの第5列が、第4列のそばに配置され、出力O1に接続された2つのトランジスタを含む。
様々な実施形態において、VIプローブ324の代わりに、電圧センサおよび電流センサが、出力O1に接続される。
いくつかの実施形態において、直列キャパシタ322Aに加えて、シャントキャパシタも用いられる。シャントキャパシタは、一端で接続110に接続され、他端で接地電位に接続される。様々な実施形態において、複数のシャントキャパシタが、1つのシャントキャパシタの代わりに用いられる。複数のシャントキャパシタは、互いに直列または並列に接続される。
様々な実施形態において、キャパシタ322Aの代わりにまたはそれに加えて、インダクタが、電極106のリアクタンスを打ち消すために、キャパシタ322Aに直列または並列で接続される。いくつかの実施形態において、任意の数のインダクタが、電極106のリアクタンスを打ち消すために、キャパシタ322Aに直列または並列で接続される。
本明細書に記載のFETは、n型である。いくつかの実施形態において、n型FETの代わりに、p型FETが用いられる。例えば、ハーフブリッジ回路において、電圧源Vdcは、導電要素319を介してp型FETのソース端子に接続される。さらに、p型FETのドレイン端子が、別のp型FETのソース端子に接続される。別のp型FETのドレイン端子が、接地電位に接続される。
図3Bは、VIプローブ324(図3A)の代わりに、電圧プローブ350および電流プローブ352が用いられることを説明するためにシステム348の一実施形態を示す図である。システム348は、システム348で、VIプローブ324の代わりに、電圧プローブおよび電流プローブ352が用いられていることを除けば、システム300と同じである。電圧プローブ350は、出力O1で増幅矩形波形の電圧を測定するためにハーフブリッジFET回路318の出力O1に接続されたセンサである。さらに、電流プローブ352は、接続110上の点(リアクタンス回路206の出力、など)に接続されている。その点は、リアクタンス回路206と電極106との間に位置する。電圧プローブ350は、導電体を介して、コントローラ304に接続され、電流プローブ352は、導電体を介してコントローラ304に接続される。
電圧プローブ350は、出力O1で増幅矩形波形の複素電圧を測定し、複素電圧をコントローラ304へ提供する。さらに、電流プローブ352は、リアクタンス回路206から出力された整形正弦波形の複素電流を測定し、複素電流をコントローラ304へ提供する。複素電圧は、フィードバック信号205内で提供され、複素電流は、任意選択的なフィードバック信号209内でコントローラ304に提供される。コントローラ304は、複素電圧の位相および複素電流の位相を特定し、複素電圧および複素電流の位相間の位相差を決定する。コントローラ304は、所定の限度内になるように位相差を低減するために、信号発生器306の動作周波数、または、出力O1でのパラメータの大きさ、もしくは、それらの組みあわせを制御する。
図3Cは、ハーフブリッジFET回路318(図3A、図3B、および、図3D)のFET318Aおよび318Bを通した電圧を制限するために利用されるダイオードを説明するためにシステム370の一実施形態を示す図である。システム370は、システム370において複数のダイオードD1およびD2が利用されることを除けば、図3Aのシステム300または図3Bのシステム348と同じである。さらに、システム370では、キャパシタ372が利用される。ダイオードD1は、FET318Aのドレインおよびソース端子の間に接続され、ダイオードD2は、FET318Bのドレインおよびソース端子の間に接続されている。さらに、キャパシタ372は、FET318Aのドレイン端子DおよびFET318Bのソース端子Sに接続されている。
FET318Aがオンにされ、FET318Bがオフにされると、FET318Aを通した電圧は、ダイオードD1によって制限されるまで、正方向に上昇し続ける。同様に、FET318Aがオフにされ、FET318Bがオンにされると、FET318Bを通した電圧は、ダイオードD2によって制限されるまで、負方向に上昇し続ける。したがって、ダイオードD1は、FET318Aを通したシュートスルーの可能性を低減し(例えば、防止し)、ダイオードD2は、FET318Bを通した電圧のシュートスルーの可能性を低減する(例えば、防止する)。
FET318Aおよび318Bのオフおよびオンに遅延がある場合、DCレール313における電流が、キャパシタ372を通り、キャパシタ322Aを介して出力O1から電極106へ電流が流れる可能性を低減する。例えば、FET318Aおよび318Bの両方がオンまたはオフである期間中に、電流がDCレール313からキャパシタ372へ流れる。これは、電極106へ電流が流れる可能性を低減する。
図3Cの実施形態に図示されたダイオードは、図3A、図3B、および、図3Dの実施形態のいずれかにおける対応するFETに接続されてよいことに注意されたい。
図3Dは、プラズマチャンバ104がCCPプラズマチャンバである場合に、プラズマチャンバ104に接続されたインダクタ382を有するリアクタンス回路206を説明するためにシステム380の一実施形態を示す図である。システム380は、システム380において、プラズマチャンバ104がCCPプラズマチャンバであることを除けば、図3Aのシステム300と同じである。プラズマチャンバ104がCCPプラズマチャンバである場合、リアクタンス回路206は、キャパシタ322Aの代わりにインダクタ382を含む。インダクタ382は、出力O1と、電極106(CCPチャンバのチャックの上側電極または下側電極など)とに接続される。
いくつかの実施形態では、インダクタ382の代わりに、可変インダクタが用いられる。可変インダクタのインダクタンスは、キャパシタ322Aの静電容量がコントローラ304によって制御されるのと同じ方法で、コントローラ304によって制御される。様々な実施形態において、リアクタンス回路206は、直列に、または、並列に、もしくは、それらの組み合わせで、互いに接続された複数のインダクタを備える。インダクタの一部は可変であり、残りのインダクタは固定である。別の例として、リアクタンス回路206のすべてのインダクタが、可変または固定である。
図4Aは、ハーフブリッジFET回路318(図3Aおよび図3B)の出力O1で生成される増幅矩形波形の一例である増幅矩形波形406のエンベロープ408の整形を説明するためにグラフ402の一実施形態を示す図である。グラフ402は、時間tに対して増幅矩形波形406のパラメータをプロットしている。図に示すように、増幅矩形波形406は、複数のパラメータレベル(例えば、低レベルP1および高レベルP2など)の間で遷移する。低レベルP1は、高レベルP2のピーク間振幅よりも小さいピーク間振幅を有する。
いくつかの実施形態において、整形エンベロープ408を有する増幅矩形波形406の代わりに、異なる形状(任意形状、マルチレベルパルス形状、連続波形状、または、三角形状など)の整形エンベロープを有する別の増幅矩形波形が生成されることに注意されたい。
図4Bは、ハーフブリッジFET回路318(図3Aおよび図3B)の出力O1で生成される増幅矩形波形406の高次の高調波の除去を説明するためにグラフ404の一実施形態を示す図である。グラフ404は、時間tに対して増幅矩形波形406のパラメータをプロットしている。増幅矩形波形406は、基本周波数を有する波形408Aと、より高次の高調波周波数を有する多数の波形(波形408Bおよび408Cなど)と、で構成される。波形408Bは、二次高調波周波数を有し、波形408Cは、三次高調波周波数を有する。リアクタンス回路206(図3Aおよび図3B)の高品質係数は、リアクタンス回路206の出力で波形408Aを提供するために、増幅矩形波形406から高次の高調波を除去することを容易にする。波形408Aは、リアクタンス回路206から電極106に供給される。 波形408Aは、リアクタンス回路206から出力される整形正弦波形の一例である。
図5Aは、整形エンベロープの一例であるエンベロープ506を有する整形正弦波形504を説明するためにグラフ502の一実施形態を示す図である。整形正弦波形波形504は、リアクタンス回路206(図2)から出力される整形正弦波形の一例である。グラフ502は、時間tに対して整形正弦波形504のパラメータをプロットしている。エンベロープ506は、ピーク間パラメータ(ピーク間電圧など)であり、矩形形状(パルス形状など)を有する。
図5Bは、三角形状正弦波形510を説明するためにグラフ508の一実施形態を示す図である。三角形状正弦波形510は、リアクタンス回路206(図2)から出力される整形正弦波形の一例である。グラフ508は、時間tに対して三角形状正弦波形510のパラメータをプロットしている。整形正弦波形510は、整形エンベロープの一例である三角形エンベロープ512を有する。
いくつかの実施形態において、リアクタンス回路206(図2)から出力される整形正弦波形は、鋸歯波形であるエンベロープを有する。
図5Cには、多重状態正弦波形516を説明するためにグラフ514の一実施形態を示す図である。グラフ514は、時間tに対して多重状態正弦波形516のパラメータをプロットしている。整形正弦波形波形516は、リアクタンス回路206(図2)から出力される整形正弦波形の一例である。多重状態正弦波形516は、複数の状態S1、S2、および、S3を有するエンベロープ518を有する。エンベロープ518は、整形エンベロープの一例である。状態S1中の多重状態正弦波形516のピーク間パラメータは、状態S2中の多重状態正弦波形516のピーク間パラメータよりも大きい。さらに、状態S2中の多重状態正弦波形516のピーク間パラメータは、状態S3中の多重状態正弦波形516のピーク間パラメータよりも大きい。状態S1、S2、および、S3は、信号発生器306(図3Aおよび図3B)の動作周波数よりも低い周波数で繰り返す。整形正弦波形516は、その動作周波数を有する。
いくつかの実施形態において、状態S1中の多重状態正弦波形516のピーク間パラメータは、状態S2中の多重状態正弦波形516のピーク間パラメータとは異なる(より小さいまたは大きい)。さらに、状態S2中の多重状態正弦波形516のピーク間パラメータは、状態S3中の多重状態正弦波形516のピーク間パラメータとは異なる(より大きいまたは小さい)。また、状態S3中の多重状態正弦波形516のピーク間パラメータは、状態S1中の多重状態正弦波形516のピーク間パラメータとは異なる(より大きいまたは小さい)。
図5Dは、多重状態正弦波形522を説明するためにグラフ520の一実施形態を示す図である。グラフ520は、時間tに対して多重状態正弦波形522のパラメータをプロットしている。整形正弦波形波形522は、リアクタンス回路206(図2)から出力される整形正弦波形の一例である。多重状態正弦波形522は、複数の状態S1、S2、S3、および、S4を有するエンベロープ524を有する。エンベロープ524は、整形エンベロープの一例である。状態S1中の多重状態正弦波形522のピーク間パラメータは、状態S2中の多重状態正弦波形522のピーク間パラメータよりも大きい。さらに、状態S2中の多重状態正弦波形522のピーク間パラメータは、状態S3中の多重状態正弦波形522のピーク間パラメータよりも大きい。また、状態S3中の多重状態正弦波形522のピーク間パラメータは、状態S4中の多重状態正弦波形522のピーク間パラメータよりも大きい。図5Dに示すように、状態S1、S2、S3、および、S4は、信号発生器306(図3Aおよび図3B)の動作周波数よりも低い周波数で繰り返す。整形正弦波形522は、その動作周波数を有する。
いくつかの実施形態において、状態S1中の多重状態正弦波形522のピーク間パラメータは、状態S2中の多重状態正弦波形522のピーク間パラメータとは異なる(より小さいまたは大きい)。さらに、状態S2中の多重状態正弦波形522のピーク間パラメータは、状態S3中の多重状態正弦波形522のピーク間パラメータとは異なる(より大きいまたは小さい)。また、状態S3中の多重状態正弦波形522のピーク間パラメータは、状態S4中の多重状態正弦波形522のピーク間パラメータとは異なる(より大きいまたは小さい)。状態S4中の多重状態正弦波形522のピーク間パラメータは、状態S1中の多重状態正弦波形522のピーク間パラメータとは異なる(より大きいまたは小さい)。
図5Eは、整形正弦波形526の多重パルス化を説明するためにグラフ524の一実施形態を示す図である。グラフ524は、時間tに対して多重状態正弦波形526のパラメータをプロットしている。整形正弦波形波形526は、リアクタンス回路206(図2)から出力される整形正弦波形の一例である。整形正弦波形526は、状態S1~Snの間で交互に起きる多重状態エンベロープ528を有しており、ここで、nは、1より大きい整数である。例えば、多重状態エンベロープ528は、状態S1から状態S2へ遷移する。多重状態エンベロープ528は、さらに、状態Snに到達するまで、状態S2から状態S3へ、などと、遷移する。一例として、nの値は、4~1000の範囲である。例示すると、整形正弦波形526は、100の状態を有する。状態S1~Snは、周期的に繰り返す。エンベロープ528は、整形エンベロープの一例である。
状態S1~Snの内の1状態の間のパラメータレベル(ピーク間パラメータ値など)は、状態S1~Snの内の別の1状態の間のパラメータレベルとは異なることに注意されたい。例えば、状態S1~S5中のピーク間パラメータ値は、互いに異なる。図5Eに示すように、状態S1~Snは、信号発生器306(図3Aおよび図3B)の動作周波数よりも低い周波数で繰り返す。整形正弦波形526は、その動作周波数を有する。
図5Fは、整形正弦波形532のエンベロープ534を説明するグラフ530の一実施形態を示す図である。エンベロープ534は、整形エンベロープの一例である。整形正弦波形波形532は、リアクタンス回路206(図2)から出力される整形正弦波形の一例である。グラフ530は、時間tに対して整形正弦波形532のパラメータをプロットしている。
整形正弦波形532は、任意形状のエンベロープ534を有する。例えば、エンベロープ534は、周期的に繰り返す複数の状態S1~S8を有する。各状態S1およびS2中、エンベロープ534は、ゼロの傾きを有する。さらに、状態S3中、エンベロープ534は、正の傾きを有し、状態S4中、エンベロープ534は、負の傾きを有する。さらに、状態S5中、エンベロープ534は、正の傾きを有する。状態S6中、エンベロープ534は、負の傾きを有し、状態S7中、エンベロープ534は、正の傾きを有する。状態S8中、エンベロープ534は、負の傾きを有する。図5Fに示すように、状態S1~S8は、信号発生器306(図3Aおよび図3B)の動作周波数よりも低い周波数で繰り返す。整形正弦波形532は、その動作周波数を有する。
いくつかの実施形態において、エンベロープ532は、状態S1~S8の内の1以上の状態の間に、図5Fに示したのと異なる傾きを有することに注意されたい。例えば、状態S4中、負の傾きの代わりに、整形正弦波形532は、正の傾きまたはゼロの傾きを有する。別の例において、状態S5中、正の傾きの代わりに、整形正弦波形532は、負の傾きまたはゼロの傾きを有する。
図5Gは、連続波形を有する整形正弦波形538を説明するためにグラフ536の一実施形態を示す図である。例えば、整形正弦波形538は、あるパラメータレベルから別のパラメータレベルへパルスされない連続的なエンベロープ540を有する。さらに例示すると、整形正弦波形538のピーク間パラメータは、一定であるか、もしくは、定数とその定数の所定の変動との間にある。エンベロープ540は、整形エンベロープの一例である。グラフ536は、時間tに対して整形正弦波形538のパラメータをプロットしている。整形正弦波形波形538は、リアクタンス回路206(図2)から出力される整形正弦波形の一例である。
図5Hは、リアクタンス回路206(図2)から出力されるパルス状正弦波形のエンベロープ542を説明するためにグラフ540の一実施形態を示す図である。グラフ540は、ミリ秒で測定された時間tに対してパルス状正弦波形の電力をプロットしている。エンベロープ542を有するパルス状正弦波形は、図5Aの正弦波形504と同様である。エンベロープ542は、パルスの形状を有しており、低状態と高状態との間で遷移する。低状態は、高状態の電力レベルよりも低い電力レベル(1以上の電力量など)を有する。例えば、高状態のすべての電力量は、350~400ワットの間の範囲にあり、低状態のすべての電力量は、80ワット~120ワット間の範囲にある。
図5Iは、リアクタンス回路206(図2)から出力される整形正弦波形のエンベロープ546を説明するためにグラフ544の一実施形態を示す図である。グラフ544は、ミリ秒で測定された時間tに対して整形正弦波形の電力をプロットしている。エンベロープ546を有する整形正弦波形は、図5Bの正弦波形510と同様である。エンベロープ546は、三角形である。例えば、エンベロープ546は、正の傾きの直後に負の傾きを有する。負の傾きの直後に、別の正の傾きが続き、その後に、別の負の傾きが続く。
図6Aは、グラフ600の一実施形態であり、信号発生器306(図3Aおよび図3B)の動作周波数の変化に伴う電極106(図1)に関連する電流および電圧の比の大きさの変化を説明するための共振プロットである。グラフ600は、プラズマチャンバ104(図1)内でプラズマが点火されない場合に生成される。電流および電圧は、電極106で測定される。グラフ600は、信号発生器306の動作周波数に対して電流および電圧の比の大きさの変化をプロットしている。グラフ600から明らかなように、電極106の品質係数Qは、プラズマがプラズマチャンバ104内で点火されない場合に高い。
図6Bは、グラフ602の一実施形態であり、信号発生器306(図3Aおよび図3B)の動作周波数の変化に伴う電極106(図1)での電圧、電流、および、電力の変化を説明するための共振プロットである。グラフ602は、信号発生器306の動作周波数に対して、電極106で測定された電力、電圧、および、電流をプロットしている。グラフは、プラズマがプラズマチャンバ104(図1)内で点火された場合の、電力、電圧、および、電流をプロットしている。信号発生器306の動作周波数は、電極106で測定される電力、電圧、および、電流を制御するために、コントローラ304(図3Aおよび図3B)によって制御される。グラフ602から明らかなように、電極106での品質係数Qは、プラズマチャンバ104内のプラズマによるエネルギの消費のために、グラフ600に示した品質係数と比べて小さくなる。
図7Aは、ウエハの表面においてミリアンペア(mA)で測定されたイオン飽和電流Isatを説明するためにグラフ702の一実施形態を示す図である。グラフ702は、マッチレスプラズマ源102とプラズマチャンバ104との間にRF整合回路およびRFケーブルを接続することなしにマッチレスプラズマ源102(図1)に接続されたプラズマチャンバ104(図1)内で処理された異なるウエハについて、ウエハ中心からの距離に対してイオン飽和電流をプロットしている。ウエハ中心からの距離は、ミリメートル(mm)で測定されている。径方向イオン飽和電流への異なる電力比の影響が、図7Aに示されている。
図7Bは、図19で後に示すシステム1902でRF整合回路およびRFケーブルが利用される場合のイオン飽和電流を説明するためにグラフ704の一実施形態を示す図である。システム1902は、RFケーブル1908およびRF整合回路1906を備える(図19)。グラフ704は、ウエハ中心からの距離に対してイオン飽和電流をプロットしている。径方向イオン飽和電流への異なる電力比の影響が、グラフ704に示されている。システム100(図1)またはシステム1302を用いた場合に、ウエハの表面におけるイオン飽和電流が類似することに注意されたい。
図8は、図1のシステム100の利用が、プラズマチャンバ104(図1)内のプラズマのインピーダンス調整範囲を、RF整合回路を用いて達成されるのと比べて同等に達成することを容易にすることを説明するためにグラフ800の一実施形態を示す図である。グラフ800は、プラズマの抵抗Rに対して、プラズマチャンバ104内のプラズマのリアクタンスXをプロットしている。グラフ800は、プラズマの抵抗およびリアクタンスの値を有する複数の調整範囲T1、T2、および、T3を含み、調整範囲T1、T2、および、T3は、図1に示すようにマッチレスプラズマ源102がプラズマチャンバ104に接続された場合に達成される。プラズマの抵抗およびリアクタンスのすべての調整範囲T1、T2、および、T3が、図1のシステム100を用いて達成される。
図9Aは、電極106(図2)に提供するためにリアクタンス回路206(図2)の出力で供給される電力を説明するためにグラフ902の一実施形態を示す図である。電力は、エンベロープ904に従って整形される。グラフ902は、時間tに対して電力をプロットしている。
図9Bは、時間tに対してプラズマチャンバ104(図1)に供給される整形正弦波形の電圧を説明するためにグラフ906の一実施形態を示す図である。電圧は、パルス状エンベロープ908を有しており、エンベロープは、さらに、上側境界908Aおよび下側境界908Bを有する。境界908Aおよび908Bは、ピーク間電圧を規定する。
図9Cは、出力O1(図3Aおよび図3B)で電力FET(FET318AまたはFET318B(図3A、図3B、および、図3D)など)から提供される電圧を説明するためにグラフ910の一実施形態を示す図である。出力O1での電圧は、エンベロープ912を有しており、エンベロープは、さらに、上側境界912Aおよび下側境界918Bを有する。境界912Aおよび912Bは、ピーク間電圧を規定する。
図9Dは、出力O1で電力FET(図3A、図3B、および、図3D)から提供される電流を説明するためにグラフ914の一実施形態を示す図である。出力O1での電流は、エンベロープ916を有しており、エンベロープは、さらに、上側境界916Aおよび下側境界916Bを有する。境界916Aおよび916Bは、ピーク間電流を規定する。
図10Aは、ミリ秒(ms)で測定された時間tに対する信号発生器306(図3Aおよび図3B)の動作周波数のプロット1002を示すグラフ1000の一実施形態である。動作周波数は、所定の時間間隔(50マイクロ秒(μs)以下など)未満で、コントローラ304(図3A、図3B、および、図3D)によって調整される。例えば、コントローラ304による信号発生器306の動作周波数の任意の変更は、ゲートドライバ311、ハーフブリッジFET回路318、および、リアクタンス回路206(図3A、図3B、および、図3D)を介して、50マイクロ秒以下で、電極106へ伝えられる。その所定の期間は、プラズマチャンバ104内のプラズマのプラズマインピーダンスを達成することを容易にする。所定の時間間隔の別の例は、100マイクロ秒を含む。例えば、動作周波数は、10マイクロ秒~100マイクロ秒の間の期間で調整される。所定の時間間隔のさらに別の例は、70マイクロ秒を含む。例えば、動作周波数は、20マイクロ秒~70マイクロ秒の間の期間で調整される。動作周波数が調整される時に、信号発生器306の自己調整が起きる。
図10Bは、ハーフブリッジFET回路318(図3A、図3B、および、図3D)の出力O1で測定された電圧信号1006Bおよび電流信号1006Aが、電極106へ供給するための電力のレベルを達成するために第1期間中に同相であることを示すグラフ1004の一実施形態である。グラフ1004は、時間tに対して電流信号1006Aおよび電圧信号1006Bをプロットしている。グラフ1004から明らかなように、0.95マイクロ秒の時間に、電流信号1006Aおよび電圧信号1006Bの両方が同相である。
図10Cは、電圧信号1006Bおよび電流信号1006Aが、電極106へ供給するための電力のレベルを達成するために第2期間中に同相であることを示すグラフ1008の一実施形態である。グラフ1008は、時間tに対して電流信号1006Aおよび電圧信号1006Bをプロットしている。グラフ1008から明らかなように、約1マイクロ秒の時間に、電流信号1006Aおよび電圧信号1006Bの両方が同相である。
図10Dは、電圧信号1006Bおよび電流信号1006Aが、電極106へ供給するための電力のレベルを達成するために第3期間中に同相であることを示すグラフ1010の一実施形態である。グラフ1010は、時間tに対して電流信号1006Aおよび電圧信号1006Bをプロットしている。グラフ1010から明らかなように、1.05マイクロ秒の時間に、電流信号1006Aおよび電圧信号1006Bの両方が同相である。したがって、第1、第2、および、第3期間中、電流信号1006Aは、第1、第2、および、第3期間中の電力のレベルを達成するために、電圧信号1006Bと同相であることに注意されたい。
図11Aは、FET1102A、1102B、1102C、1102D、1102E、1102F、1102G、1102H、1102I、1102J、1102K、1102L、1102M、1102N、1102O、および、1102P、ならびに、トランス1106A、1106B、1106C、1106D、1106E、1106F、および、1106Gのツリー1101を示す、システム1100の一実施形態の図である。
システム1100は、ツリー1101、キャパシタ322A、および、プラズマ負荷を備える。プラズマ負荷は、電極106と、点火された時のプラズマと、を含む。ツリー1101は、複数のハーフブリッジ回路1104A、1104B、1104C、1104D、1104E、1104F、1104G、および、1104Hを備える。ハーフブリッジ回路1104Aは、FET1102Aおよび1102Bを備える。同様に、ハーフブリッジ回路1104Bは、FET1102Cおよび1102Dを備え、ハーフブリッジ回路1104Cは、FET1102Eおよび1102Fを備え、ハーフブリッジ回路1104Dは、FET1102Gおよび1102Hを備え、ハーフブリッジ回路1104Eは、FET1102Iおよび1102Jを備える。さらに、ハーフブリッジ回路1104Fは、FET1102Kおよび1102Lを備え、ハーフブリッジ回路1104Gは、FET1102Mおよび1102Nを備え、ハーフブリッジ回路1104Hは、FET1102Oおよび1102Pを備える。
FET1102A、1102C、1102E、1102G、1102I、1102K、1102M、および、1102Oのゲート端子は、ゲートドライバ1152A(図11B)に接続されており、FET1102B、1102D、1102F、1102H、1102J、1102L、1102N、および、1102Pのゲート端子は、別のゲートドライバ1152B(図11B)に接続されている。
ハーフブリッジ回路1104Aの出力OUT1は、トランス1106Aの一次巻線1108Aに接続されている。同様に、ハーフブリッジ回路1104Bの出力OUT2は、トランス1106Aの一次巻線1108Bに接続されている。さらに、ハーフブリッジ回路1104Cの出力OUT3は、トランス1106Bの一次巻線1108Cに接続されており、ハーフブリッジ回路1104Dの出力OUT4は、トランス1106Bの一次巻線1108Dに接続されている。また、ハーフブリッジ回路1104Eの出力OUT5は、トランス1106Cの一次巻線1108Eに接続されており、ハーフブリッジ回路1104Fの出力OUT6は、トランス1106Cの一次巻線1108Fに接続されている。ハーフブリッジ回路1104Gの出力OUT7は、トランス1106Dの一次巻線1108Gに接続されており、ハーフブリッジ回路1104Hの出力OUT8は、トランス1106Dの一次巻線1108Hに接続されている。
さらに、トランス1106Aの二次巻線1108Hは、トランス1106Eの一次巻線1108Lに接続されている。また、トランス1106Bの二次巻線1108Iは、トランス1106Eの一次巻線1108Mに接続されている。同様に、トランス1106Cの二次巻線1108Jは、トランス1106Fの一次巻線1108Nに接続されている。また、トランス1106Dの二次巻線1108Kは、トランス1106Fの一次巻線1108Oに接続されている。
トランス1106Eの二次巻線1108Pは、トランス1106Gの一次巻線1108Rに接続されている。同様に、トランス1106Fの二次巻線1108Qは、トランス1106Gの一次巻線1108Sに接続されている。トランス1106Gの二次巻線1108Tは、出力O1を介してキャパシタ322Aに接続されている。
FET1102A、1102C、1102E、1102G、1102I、1102K、1102M、および、1102Oがオンである時、FET1102B、1102D、1102F、1102H、1102J、1102L、1102N、および、1102Pはオフであることに注意されたい。例えば、FET1102A、1102C、1102E、1102G、1102I、1102K、1102M、および、1102Oがゲートドライバ1152Aからの信号によってオンにされる時点または時間間隔中に、FET1102B、1102D、1102F、1102H、1102J、1102L、1102N、および、1102Pは、ゲートドライバ1152Bからの信号によってオフにされる。同様に、1102B、1102D、1102F、1102H、1102J、1102L、1102N、および、1102Pがゲートドライバ1152Bからの信号によってオンにされる時点または時間間隔中に、FET1102A、1102C、1102E、1102G、1102I、1102K、1102M、および、1102Oは、ゲートドライバ1152Aからの信号によってオフにされる。
FET1102A、1102C、1102E、1102G、1102I、1102K、1102M、および、1102Oがオンである時、出力OUT1およびOUT2で生成された正の電圧が、トランス1106A、1106E、および、1106Gを介して変圧され;出力OUT3およびOUT4で生成された正の電圧が、トランス1106B、1106E、および、1106Gを介して変圧され;出力OUT5およびOUT6で生成された正の電圧が、トランス1106C、1106F、および、1106Gを介して変圧され;出力OUT7およびOUT8で生成された正の電圧が、トランス1106D、1106F、および、1106Gを介して変圧され、出力O1で正の電圧になる。
同様に、FET1102B、1102D、1102F、1102H、1102J、1102L、1102N、および、1102Pがオンである時、出力OUT1およびOUT2で生成された負の電圧が、トランス1106A、1106E、および、1106Gを介して変圧され;出力OUT3およびOUT4で生成された負の電圧が、トランス1106B、1106E、および、1106Gを介して変圧され;出力OUT5およびOUT6で生成された負の電圧が、トランス1106C、1106F、および、1106Gを介して変圧され;出力OUT7およびOUT8で生成された負の電圧が、トランス1106D、1106F、および、1106Gを介して変圧され、出力O1で負の電圧になる。
ツリー1101のDC電圧源Vdcによって生成される電圧信号は、電圧源Vdc(図3A、図3B、および、図3D)によって生成される電圧信号が制御されるのと同じ方法で、コントローラ304(図3A、図3B、および、図3D)によって制御されることに注意されたい。例えば、コントローラ304は、DC電圧源によって生成される電圧信号を制御するために、ツリー1101のDC電圧源Vdcに接続される。
ツリー1101のDC電圧源の数、ツリー1101で用いられるFETの数、および、ツリー1101の各電圧源の最高到達可能電圧に基づいて、所定の電力レベルが達成されることに注意されたい。例えば、出力O1での所定の電力レベルは、ツリー1101で利用される複数のハーフブリッジ回路の変化と共に変化する。例示すると、ハーフブリッジ回路の数が増えると、FETの数が増える。FETの数の増加に伴って、FETの出力インピーダンスが増大する。また、ツリー1101におけるハーフブリッジ回路の数の増加に伴って、DC電圧源の数が増える。結果として、出力O1で達成される所定の電力レベルが変化する。
様々な実施形態において、ツリー1101のあるハーフブリッジ回路に接続されたDC電圧源の最高到達可能電圧は、ツリー1101の別のハーフブリッジ回路に接続された別のDC電圧源の最高到達可能電圧とは異なる。例えば、最高到達可能電圧Vdc1を有する電圧源が、ハーフブリッジ回路1104Aに接続され、最高到達可能電圧Vdc2を有する別の電圧源が、ハーフブリッジ回路1104Bに接続される。
いくつかの実施形態において、所定の数のFETが、1つのチップ上に集積される。例えば、ハーフブリッジ回路の2つのFETが、1つのチップ上に集積され、別のハーフブリッジ回路の2つのFETが、別のチップ上に集積される。別の例として、FETサブ回路の内の4つが、1つのチップ上に集積され、別のセットの4つのFETサブ回路が、別のチップ上に集積される。
図11Bは、出力O1で増幅矩形波形を生成するためのFET318A、318B、318C、318D、318E、および、318Fのツリー1156の利用を説明するために、システム1150の一実施形態を示す図である。システム1150は、システム1150において、システム300または348で用いられるのと比べて多くの数のFETが用いられることを除けば、図3Aのシステム300または図3Bのシステム348と同じである。さらに、システム1150は、ゲートドライバ311(図3A、図3B、および、図3D)の代わりに、ゲート駆動回路1158を用いる。ゲート駆動回路1158は、マッチレスプラズマ源102(図1)内でゲートドライバ311(図3A、図3B、および、図3D)の代わりに用いられる。さらに、ハーフブリッジFET回路318(図3A、図3B、および、図3D)の代わりに、ツリー1156が、マッチレスプラズマ源102内で用いられる。
システム1150は、ゲート駆動回路1158、ツリー1156、キャパシタ322A、および、電極106を備える。ゲート駆動回路1158は、ゲートドライバ1152Aおよびゲートドライバ1152Bを備える。ゲートドライバ1152Bは、NOTゲートとして機能する。ゲートドライバ1152Aおよび1152Bの入力は、信号発生器306(図3A、図3B、および、図3D))に接続されている。さらに、ゲートドライバ1152Aの出力は、FET318Aから318Cのゲート端子に接続されている。また、ゲートドライバ1152Aの電圧供給端子は、出力O1に接続されている。同様に、ゲートドライバ1152Bの出力は、FET318D~318Fのゲート端子に接続されており、ゲートドライバ1152Bの電圧供給端子は、接地電位に接続されている。
FET318Aのドレイン端子Dは、DC電圧源1154Aに接続され、FET318Bのドレイン端子Dは、別のDC電圧源1154Bに接続され、FET318Cのドレイン端子は、さらに別のDC電圧源1154Cに接続されている。FET318A、318B、および、318Cの各々のソース端子は、出力O1に接続されている。さらに、FET318D、318E、および、318Fの各々のソース端子は、接地電位に接続されている。FET318D、318E、および、318Fの各々のドレイン端子は、出力O1に接続されている。
FET318Aおよび318Fはハーフブリッジ回路を形成することに注意されたい。同様に、FET318Bおよび318Eは、別のハーフブリッジ回路を形成する。また、FET318Cおよび318Dは、さらに別のハーフブリッジ回路を形成する。
信号発生器306によって生成された矩形波信号は、ゲートドライバ1152Aによって受信され、ゲート駆動信号1160Aを生成するために増幅される。同様に、信号発生器306によって生成された矩形波信号は、ゲートドライバ1152Bによって受信され、ゲート駆動信号1160Bを生成するために増幅され、ゲート駆動信号1160Bは、ゲート駆動信号1160Aに対して逆パルスでパルス化されている。例えば、ゲート駆動信号1160Aが、高レベル(高電力レベルなど)を有する時点または時間間隔中に、ゲート駆動信号1160Bは、低レベル(低電力レベルなど)を有する。さらに、ゲート駆動信号1160Aが、低レベル(低電力レベルなど)を有する時点または時間間隔中に、ゲート駆動信号1160Bは、高レベル(高電力など)を有する。別の例として、ゲート駆動信号1160Aが低レベルから高レベルへ遷移する時点または時間間隔中に、ゲート駆動信号1160Bは、高レベルから低レベルへ遷移する。同様に、ゲート駆動信号1160Aが高レベルから低レベルへ遷移する時点または時間間隔中に、ゲート駆動信号1160Bは、低レベルから高レベルへ遷移する。
ゲート駆動信号1160Aは、ゲートドライバ1152Aの出力からFET318A~318Cのゲート端子へ供給される。さらに、ゲート駆動信号1160Bは、ゲートドライバ1152Bの出力からFET318D~318Fのゲート端子へ供給される。ゲート駆動信号1160Bは、ゲート駆動信号1160Aに対して逆パルスであるため、FET318A、318B、および、318Cがオンである時点または時間間隔中に、FET318D、318E、および、318Fはオフである。一方、FET318A、318B、および、318Cがオフである時点または時間間隔中に、FET318D、318E、および、318Fはオンである。
さらに、コントローラ304(図3A、図3B、および、図3D)は、導電体を介して電圧源1154Aに接続され、導電体を介して電圧源1154Bに接続され、導電体を介して電圧源1154Cに接続されている。コントローラ304は、電圧源1154A~1154Cに電圧値を提供する。プッシュモード中、電圧値を受信すると、電圧源1154Aは、電圧信号を生成し、電圧信号は、オンの時にFET318Aを介して出力O1に転送される。同様に、プッシュモード中、電圧値を受信すると、電圧源1154Bは、電圧信号を生成し、電圧信号は、オンの時にFET318Bを介して出力O1に転送される。また、プッシュモード中、電圧値を受信すると、電圧源1154Cは、電圧信号を生成し、電圧信号は、オンの時にFET318Cを介して出力O1に転送される。FET318A~318Cがプッシュモードである時、正電圧が出力O1で生成される。
コントローラ304は、電圧源1154A~1154Cに供給される電圧値を変更することによって、出力で提供される増幅矩形波形のエンベロープを整形する。例えば、任意形状のエンベロープ、多重状態パルス形状のエンベロープ、または、連続波形形状のエンベロープを有する増幅矩形波形が、電圧源1154A~1154Cに供給される電圧値の変化率に基づいて、出力O1で生成される。例示すると、多重状態パルス形状のエンベロープを生成するために、電圧値は、コントローラ304によって瞬時に変更される。別の例として、三角形パルスのエンベロープを生成するために、電圧値は、コントローラ304によって設定時間間隔中に、共通の方向に(増加または減少する方向に)周期的に変更される。さらに別の例として、任意波形のエンベロープを生成するために、電圧値は、瞬時に変更され、ランダムに共通の方向に周期的に変更される。
さらに、プルモードにおいて、FET318A~318Cは、ゲート駆動信号1160Aによってオフにされ、FET318D~318Fは、ゲート駆動信号1160Bによってオンにされる。FET318A~318Cがオフされ、FET318D~318Fがオンにされる時間間隔中に、負の電圧が出力O1で生成される。増幅矩形波形は、プッシュ・プルモードでFET318A~318Fを作動させることによって、出力O1で生成される。増幅矩形波形は、出力O1を介してキャパシタ322Aに転送される。
いくつかの実施形態において、任意選択的に、ダイオードが、ツリー1156のFETのドレイン端子およびソース端子の間に並列で接続されることに注意されたい。例えば、ダイオードD1が、FET318Aのドレイン端子およびソース端子の間に接続される。同様に、ダイオードD2が、FET318Bのドレイン端子およびソース端子の間に接続され、ダイオードD3が、FET318Cのドレイン端子およびソース端子の間に接続され、ダイオードD4が、FET318Dのドレイン端子およびソース端子の間に接続される。また、ダイオードD5が、FET318Eのドレイン端子およびソース端子の間に接続され、ダイオードD6が、FET318Fのドレイン端子およびソース端子の間に接続される。ダイオードD1~D3は、出力O1で正電圧を制限し、ダイオードD4~D6は、出力O1で負の電圧を制限する。
ツリー1156では、6つのFETを示しているが、いくつかの実施形態において、任意のその他の数のFETのハーフブリッジ回路が用いられることにも注意されたい。例えば、3つのハーフブリッジ回路の代わりに、4、5、6、または、10のハーフブリッジ回路が用いられる。
図11Cは、電極106へ電力供給するためのHブリッジ回路1172の利用を説明するシステム1170の一実施形態の図である。Hブリッジ回路1172は、ハーフブリッジ回路の代わりに用いられる。システム1170は、電圧源Vdc、キャパシタ1174、FET318A~318D、ゲートドライバ1152Aおよび1152B、ゲートドライバ1152C、ならびに、ゲートドライバ1152Dを備える。ゲートドライバ1152Cは、ゲートドライバ1152Bと同じであり(同じ構造および機能を有するなど)、ゲートドライバ1152Dは、ゲートドライバ1152Aと同じである。
システム1170は、さらに、複数のダイオードD5、D6、D7、および、D8を備える。ダイオードD5は、FET318Aのドレイン端子およびゲート端子の間に接続されている。同様に、ダイオードD6は、FET318Bのドレイン端子およびゲート端子の間に接続されている。さらに、ダイオードD7は、FET318Cのドレイン端子およびゲート端子の間に接続され、ダイオードD8は、FET318Dのドレイン端子およびゲート端子の間に接続されている。
さらに、ゲートドライバ1152Aの出力は、FET318Aのゲート端子に接続され、ゲートドライバ1152Bの出力は、FET318Bのゲート端子に接続されている。同様に、ゲートドライバ1152Cの出力は、FET318Cのゲート端子に接続され、ゲートドライバ1152Dの出力は、FET318Dのゲート端子に接続されている。ゲートドライバ1152A~1152Dの入力は、信号発生器306の出力に接続されている。キャパシタ322Aおよび電極106は、FET318Aおよび318Cのソース端子の間、ならびに、FET318Bおよび318Dのドレイン端子の間に接続されている。
FET318Aおよび318Dがオンにされる時、FET318Bおよび318Cはオフにされる。例えば、FET318Aおよび318Dは、ゲート駆動信号1160Aを受信して、オンになる。さらに、FET318Bおよび318Cは、ゲート駆動信号1160Bを受信して、オフになる。別の例として、FET318Aおよび318Dがオンにされる時点または期間中に、FET318Bおよび318Cはオフにされる。
同様に、FET318Bおよび318Cがオンにされる時、FET318Aおよび318Dはオフにされる。例えば、FET318Bおよび318Cは、ゲート駆動信号1160Bを受信して、オンになる。さらに、FET318Aおよび318Dは、ゲート駆動信号1160Bを受信して、オフになる。別の例として、FET318Bおよび318Cがオンにされる時点または期間中に、FET318Aおよび318Dはオフにされる。
FET318Aおよび318Dがオンにされる時、電流が、電圧源Vdcから、FET318A、キャパシタ322A、電極106、および、FET318Dを介して、接地へ流れる。同様に、FET318Bおよび318Cがオンにされる時、電流が、電圧源Vdcから、FET318C、電極106、キャパシタ322A、および、FET318Bを介して、接地へ流れる。このように、電流が、2つの反対方向に電極106を介して流れることで、クロックサイクルの期間中に電極106の端子にわたる正および負の電圧を生成する。
図12Aは、FET回路基板1202(ハーフブリッジまたはHブリッジ回路基板など)を冷却するために用いられる冷却プレート1204を示すシステム1200の一実施形態の図である。ハーフブリッジFET回路318(図3A、図3B、および、図3D)またはHブリッジ回路1172(図11C)またはツリー1101(図11A)またはツリー1156(図11B)は、FET回路基板1202に接続される。冷却プレート1204は、FET回路基板1202のFET(FET318A~318F(図3A、図3B、および、図11B)または図11AのFETまたは図11CのFETなど)を冷却するために、冷却プレート1204内の冷却パイプを通過する冷却液を備える。
いくつかの実施形態において、冷却プレート1204がFET回路基板1202の下に配置される代わりに、冷却プレート1204は、FET回路基板1202の上に配置される。
図12B-1は、複数の集積回路チップ1214A、1214B、および、1214Cの冷却を説明するためにシステム1210の一実施形態を示す側面図である。システム1210は、冷却プレート1212と、プリント回路基板(PCB)1216と、チップ1214A、1214B、および、1214Cと、を備える。各チップ1214A、1214B、および、1214Cは、ハーフブリッジFET回路318(図3A、図3B、および、図3D)またはHブリッジ回路1172(図11C)またはツリー1101(図11A)またはツリー1156(図11B)などの回路を備える。いくつかの実施形態において、各チップ1214A、1214B、および、1214Cは、任意の数のトランジスタもしくは任意の数のハーフブリッジ回路またはHブリッジ回路またはツリーを備える。
冷却プレート1212は、熱を伝導するために用いられるサーマルペースト1218(サーマルグリスまたはサーマルコンパウンドなど)を介して、プリント回路基板1216と、チップ1214A、1214B、および、1214Cとに接続される。各チップ1214A、1214B、および、1214Cは、チップが冷却プレート1212と接触するように、プリント回路基板1216の切り欠きを介してプリント回路基板1216にはめ込まれる。さらに、各チップ1214A、1214B、および、1214Cは、チップの端にある複数のコネクタを介してプリント回路基板1216と電気的に接続される。例えば、チップ1214A、1214B、および、1214Cは、プリント回路基板1216にはんだ付けされる。
冷却液(水など)が、冷却プレート1212内で1以上の冷却流路(冷却パイプなど)を介して流されると、冷却プレート1212は、チップ1214A、1214B、および、1214Cのトランジスタによって生成された熱をチップから逃がすように冷却する。冷却液が入るための流入口および冷却液が出るための流出口を、各冷却流路は有する。さらに、サーマルペースト1218は、チップ1214A、1214B、および、1214Cのトランジスタによって生成される熱をチップから取り去る助けとなる。
図12B-2は、集積回路チップ1214A、1214B、および、1214Cの冷却を説明するためにシステム1211の一実施形態を示す上側等角図である。システム1211は、ゲート駆動回路1158、システム1210、および、リアクタンス回路206を備える。ゲートドライバ1158は、プリント回路基板1216上の複数の入力コネクタを介して、プリント回路基板1216に接続されている。さらに、プリント回路基板1216上の出力O1は、リアクタンス回路206に接続されている。冷却プレート1212は、プリント回路基板1216の下に配置され、サーマルペースト1218を介してプリント回路基板1216に結合されている(図12B-1)。冷却プレート1212、ならびに、チップ1214A、1214B、および、1214Cは、水平に配置されることに注意されたい。例えば、冷却プレート1212は、ある水平面内にあり、チップ1214A、1214B、および、1214Cは、別の水平面内にある。
図12Cは、チップがプリント回路基板1222上に垂直に取り付けられた場合に、集積回路チップ1214A、1214B、および、1214Cの冷却を説明するためにシステム1220の一実施形態を示す上側等角図である。システム1220は、プリント回路基板1222、冷却プレート1226、および、回路基板1224を備える。チップ1214A、1214B、および、1214Cは、回路基板1224に電気的に接続されており、回路基板1224は、プリント回路基板1222に結合されている。さらに、冷却プレート1226は、プリント回路基板1222に対して垂直に取り付けられている。回路基板1224と冷却プレート1226との間には、空間がある。冷却液は、冷却プレート1226内の1以上の冷却流路を通って、冷却プレート1226を冷却する。冷却プレート1226が冷たい時、チップ1214A、1214B、および、1214Cによって生成される熱は、伝導および対流によってチップから離れた領域に伝わる。
図12Dは、冷却プレート1226が回路基板1224に隣接して配置された場合に、集積回路チップ1214A、1214B、および、1214Cの冷却を説明するためにシステム1230の一実施形態を示す上側等角図である。冷却プレート1226は、プリント回路基板1222に垂直に取り付けられ、回路基板1224のそばに配置されるように回路基板1224に結合される。冷却プレート1226と回路基板1224との間には、空間がない。空間がないことで、冷却プレート1226と回路基板1224との間の任意の浮遊容量が小さくなる。冷却プレート1226は、図12Dに示すように、回路基板1224の左に配置されている。
様々な実施形態において、冷却プレート1226と回路基板1224との間の伝導を促進することで、チップ1214A、1214B、および、1214Cの冷却をさらに促進するために、サーマルペースト1218(図12B-1)が、冷却プレート1226と回路基板1224との間に塗布される。
いくつかの実施形態において、冷却プレート1226は、左ではなく、回路基板1224の右に隣接して配置される。
図12Eは、チップ1214A、1214B、および、1214Cを冷却するための一実施形態を説明するためにシステム1240の一実施形態を示す側面図である。システム1240は、プリント回路基板1219、集積回路パッケージ1242、ヒートシンク1244、および、冷却ファン1246を備える。ヒートシンク1244は、金属(アルミニウムなど)で構成された複数のフィンを有する。パッケージ1242は、プリント回路基板1219の上面の上に結合および配置されている。さらに、ヒートシンク1244は、パッケージ1242の上面の上に結合および配置されている。また、冷却ファン1246は、ヒートシンク1244上に結合および配置されている。チップ1214A、1214B、および、1214Cは、パッケージ1242内に埋め込まれている。
チップ1214A、1214B、および、1214Cによって生成される熱は、ヒートシンク1244を介してチップから取り除かれる。さらに、冷却ファン1246は、チップ1214A、1214B、および、1214Cから熱を取り除くように作動される。
様々な実施形態において、1つの冷却ファン1246の代わりに、複数の冷却ファンが用いられる。いくつかの実施形態では、1つのヒートシンク1244の代わりに、複数のヒートシンクが用いられる。
図12Fは、チップ1214A、1214B、および、1214Cを冷却するための別の実施形態を説明するためにシステム1250の一実施形態を示す側面図である。システム1250は、プリント回路基板1219、パッケージ1242、ヒートシンク1244、および、冷却プレート1252を備える。システム1250は、冷却ファン1246(図12E)の代わりに、冷却プレート1252がヒートシンク1244の上面の上に配置および結合されていることを除けば、システム1240(図12E)と同じである。
冷却液は、冷却プレート1252の1以上の流路を通されて、冷却プレート1252を冷却する。冷却プレート1252が冷却されると、チップ1214A、1214B、および、1214Cによって生成される熱は、チップを冷却するために、チップからヒートシンク1244および冷却プレート1252を介して取り除かれる。
図12Gは、チップ1214A、1214B、および、1214Cを冷却するためのさらに別の実施形態を説明するためにシステム1260の一実施形態を示す側面図である。システム1260は、プリント回路基板1219、パッケージ1242、および、ヒートシンク1244を備える。チップ1214A、1214B、および、1214Cによって生成される熱は、伝導によってヒートシンク1244へ移される。
図12Hは、冷却プレート1274と、流路CH1およびCH2がミリング加工されたコンテナ1272とを示すシステム1270の一実施形態の側面図である。コンテナ1272は、マッチレスプラズマ源102(図1)を収容する。例えば、マッチレス電力プラズマ源102は、コンテナ1272内でプリント回路基板上に配置される。流路CH1の一部が、コンテナ1272の底面内にミリング加工され、流路CH1の残り部分が、冷却プレート1274の上面内にミリング加工される。同様に、流路CH2の一部が、コンテナ1272の底面内にミリング加工され、流路CH2の残り部分が、冷却プレート1274の上面内にミリング加工される。各流路CH1およびCH2は、U字形である。
さらに、O-リング1276Aが、コンテナ1272の底面に取り付けられ、別のOリング1276Bが、冷却プレート1274の上面に取り付けられている。コンテナ1272および冷却プレート1274は、O-リング1276Aおよび1276Bが、流路CH1およびCH2内の冷却液を密閉するシールを形成するように、互いに接触する。冷却液は、ハーフブリッジ回路318(図3A、図3B、および、図3D)またはHブリッジ回路1172(図11C)またはツリー1101(図11A)またはツリー1156(図11B)など、電力供給される構成要素を冷却するために用いられる。
いくつかの実施形態において、各流路CH1およびCH2は、U字形以外の別の形状である。様々な実施形態において、任意の数の流路が、コンテナ1272および冷却プレート1274内にミリング加工される。例えば、U字形の各流路CH1およびCH2の代わりに、コンテナ1272および冷却プレート1274内に4つの線形流路が形成される。
図13は、冷却プレート1300の一実施形態の等角図である。冷却プレート1300は、冷却プレート1204(図12A)、1212(図12B-1および図12B-2)、1226(図12Cおよび図12D)、ならびに、1252(図12F)のいずれかの一例である。冷却プレート1300は、冷却流路1304A(パイプなど)と、別の冷却流路1304Bと、を備える。各冷却流路1304Aおよび1304Bは、冷却液を受け入れるための流入口と、冷却液が出るための流出口と、を有する。冷却流路1304Aおよび1304Bは、冷却プレート1300の本体1302(金属プレートなど)内に埋め込まれている。
いくつかの実施形態において、パイプの代わりに、穴が本体1302にドリル加工され、冷却液の通路として冷却プレート1300内に1以上の流路を形成する。
様々な実施形態において、スマートコールドプレートが用いられる。例えば、本明細書に記載するコールドプレートは、熱電対に接続される。熱電対は、さらに、コントローラ304(図3A、図3B、および、図3D)に接続される。熱電対からの信号が、コントローラ304に送信される。コントローラ304は、熱電対から受信した信号からコールドプレートの温度を決定する。さらに、コントローラ304は、ドライバに接続されており、ドライバは、コールドプレートの1以上の流路に出入りする冷却液の流れを制御することで、さらにスマートコールドプレートの温度を制御するためにスマートコールドプレートに接続されている。スマートコールドプレートの温度の制御は、スマートコールドプレートの近傍に(隣接するかまたは短い距離に、など)配置されたハーフブリッジ回路の温度を制御するために用いられる。スマートコールドプレートの温度のかかる制御は、凝結の可能性を低減することで、さらに、本明細書に記載のスマートコールドプレートおよびハーフブリッジ回路の腐食の可能性を低減する。
図14Aは、ICPチャンバ1402とマッチレスプラズマ源102との併用を説明するためにシステム1400の一実施形態を示す図である。チャンバ1402は、TCPコイル1404と、誘電体窓1410と、チャンバ1402の真空エンクロージャと、を備える。誘電体窓1410は、真空エンクロージャの上部にある。TCPコイル1404は、誘電体窓1410の上に配置される。
TCPコイル1404は、一端でマッチレスプラズマ源102に接続され、他端で接地電位またはキャパシタに接続されている。他端にあるキャパシタは、接地電位に接続される。真空エンクロージャは、さらに、基板ホルダ1412(静電チャックまたは下側電極など)を備える。基板ホルダ1412は、RF整合回路1406を介してRF発生器1408に接続されている。本明細書で用いられるRF整合回路については、図19を参照して以下でさらに説明する。本明細書で用いられるRF発生器は、正弦波信号を生成するオシレータであるRF電源を含む。これは、矩形波信号を生成する信号発生器306(図3A、図3B、および、図3D)との対比である。RF整合回路1406は、RFケーブル1409を介してRF発生器1408に接続されている。
マッチレスプラズマ源102は、整形正弦波形をTCPコイル1404へ供給する。さらに、RF発生器1408は、RF整合回路1406に供給されるRF信号(正弦波信号など)を生成する。RF整合回路1406は、変調RF信号を生成するために、RF整合回路1406の出力に接続された負荷(プラズマチャンバ1402内の基板ホルダ1412およびプラズマなど)のインピーダンスを、RF整合回路1406の入力に接続されたソース(RF発生器1408およびRFケーブル1409など)のインピーダンスと整合させる。基板ホルダ1412と誘電体窓1410との間のギャップへ1以上の処理ガスを供給するのに加えて、整形正弦波形がTCPコイル1404に供給され、変調RF信号が基板ホルダ1412に供給されると、プラズマチャンバ1402内に配置された基板108を処理するために、真空エンクロージャ内で、プラズマが点灯されるか、または、維持される。処理ガスの例は、酸素含有ガス、窒素含有ガス、および、フッ素含有ガスを含む。
図14Bは、マッチレスプラズマ源102が基板ホルダ1412に接続され、TCPコイル1404がRF整合回路1406を介してRF発生器1408に接続されているICPチャンバ1402の利用を説明するためにシステム1403の一実施形態を示す図である。マッチレスプラズマ源102は、基板108が処理のために配置される基板ホルダ1412に接続110を介して接続されている。さらに、RF発生器1408は、RFケーブル1409およびRF整合回路1406を介してTCPコイル1404に接続されている。プラズマチャンバ1402内でプラズマを点火または維持するために、基板ホルダ1412と誘電体窓1410との間のギャップへ1以上の処理ガスを供給することに加えて、変調RF信号は、RF整合回路1406からTCP RFコイル1404に供給され、整形正弦波形は、マッチレスプラズマ源102から基板ホルダ1412へ供給される。
図14Cは、マッチレスプラズマ源102が基板ホルダ1412に接続され、別のマッチレスプラズマ源102がTCPコイル1404に接続されているICPチャンバ1402の別の利用を説明するためにシステム1405の一実施形態を示す図である。マッチレスプラズマ源102は、整形正弦波形をTCPコイル1404へ供給し、マッチレスプラズマ源102は、整形正弦波形を基板ホルダ1412へ供給する。整形正弦波形をTCPコイル1404へ供給することに加えて、1以上の処理ガスが、基板ホルダ1412おと誘電体窓1410との間のギャップへ供給されると、プラズマが、プラズマチャンバ1402内で生成または維持される。
いくつかの実施形態において、TCPコイル1404に接続されたマッチレスプラズマ源102は、基板ホルダ1412に接続されたマッチレスプラズマ源102のトランジスタの数と比べて、増幅回路またはツリーに異なる数のトランジスタを有することに注意されたい。例えば、TCPコイル1404に接続されたマッチレスプラズマ源102内のハーフブリッジ回路の数が、基板ホルダ1412に接続されたマッチレスプラズマ源102内のハーフブリッジ回路の数と異なる。
様々な実施形態において、TCPコイル1404に接続されたマッチレスプラズマ源102の動作周波数は、基板ホルダ1412に接続されたマッチレスプラズマ源102の動作周波数とは異なる。
いくつかの実施形態において、TCPコイル1404に接続されたマッチレスプラズマ源102の動作周波数は、基板ホルダ1412に接続されたマッチレスプラズマ源102の動作周波数と同じである。
また、システム1400(図14A)、1403(図14B)、または、1405のいずれも、基板108の処理(導体エッチングの実行、など)に用いられることに注意されたい。
図14Dは、マッチレスプラズマ源102のファラデーシールド1422への接続を説明するシステム1420の一実施形態の図である。システム1420は、ICPプラズマチャンバ1424を備える。プラズマチャンバ1424は、TCPコイル1404、誘電体窓1410、ファラデーシールド1422、および、真空チャンバを備える。ファラデーシールド1422は、誘電体窓1410の下にある。マッチレスプラズマ源102は、ファラデーシールド1422に整形正弦波形を供給することで、プラズマチャンバ1424内で実行された処理の残留材料が誘電体窓1410上に蒸着する可能性を低減するために、ファラデーシールド1422に接続される。結果として、プラズマチャンバ1424の壁が、腐食から保護される。
いくつかの実施形態において、ファラデーシールド1422は、TCPコイル1404と誘電体窓1410との間に配置される。
図14Eは、TCPコイル1432Aおよび別のTCPコイル1432Bの多重化を説明するシステム1430の一実施形態の図である。システム1430は、ICPチャンバ1434を備える。ICPチャンバ1434は、基板ホルダ1412と、誘電体窓1410と、TCPコイル1432Aおよび1432Bと、を備える。
TCPコイル1432Aは、マッチレス電力源102に接続され、TCPコイル1432Bは、別のマッチレス電力源102に接続されている。システム1430は、さらに、マッチレス電力源102および別のマッチレス電力源102に接続されたコントローラ1436を備える。
マッチレス電力源102および別のマッチレス電力源102は、互いに関して多重化される。例えば、コントローラ1436が、TCPコイル1432Aに接続されたマッチレス電力源102をオンにするための信号を送信する時点または時間間隔中に、コントローラ1436は、TCPコイル1432Bに接続されたマッチレス電力源102をオフにするために信号を送信する。同様に、コントローラ1436が、TCPコイル1432Bに接続されたマッチレス電力源102をオンにするための信号を送信する時点または時間間隔中に、コントローラ1436は、TCPコイル1432Aに接続されたマッチレス電力源102をオフにするために信号を送信する。
このように、TCPコイル1432Aに接続されたマッチレス電力源102が、TCPコイル1432Aに電力を供給する時、TCPコイル1432Bに接続されたマッチレス電力源102は、TCPコイル1432Bに電力を供給しない。同様に、TCPコイル1432Bに接続されたマッチレス電力源102が、TCPコイル1432Bに電力を供給する時、TCPコイル1432Aに接続されたマッチレス電力源102は、TCPコイル1432Aに電力を供給しない。例えば、電力がマッチレス電力源102からTCPコイル1432Aに供給される期間中、別のマッチレス電力源102は、TCPコイル1432Bに電力を供給しない。同様に、電力がマッチレス電力源102からTCPコイル1432Bに供給される期間中、別のマッチレス電力源102は、TCPコイル1432Aに電力を供給しない。
いくつかの実施形態において、TCPコイル1432Aに接続されたマッチレス電力源102および別のTCPコイル1432Bに接続された別のマッチレス電力源102が多重化される多重化動作を実行する代わりに、両方のマッチレス電力源が同時に作動される。例えば、TCPコイル1432Aに接続されたマッチレス電力源102が、TCPコイル1432Aに電力を供給する時、TCPコイル1432Bに接続されたマッチレス電力源102も、TCPコイル1432Bに電力を供給する。例示すると、電力がマッチレス電力源102からTCPコイル1432Aに供給される期間中、別のマッチレス電力源102も、TCPコイル1432Bに電力を供給する。
図15Aは、マッチレスプラズマ源102とCCPチャンバ1502との併用を説明するためにシステム1500の一実施形態を示す図である。システム1500は、CCPチャンバ1502およびマッチレスプラズマ源102を備える。CCPチャンバ1502は、基板ホルダ1412(静電チャックなど)を備え、さらに、基板ホルダ1412と向かい合う上側電極1504を備える。基板ホルダ1412は、RF整合回路1406を介してRF発生器1408に接続されている。マッチレスプラズマ源102は、プラズマチャンバ1502内でプラズマを生成または維持するために、接続110を介して整形正弦波形を上側電極1504へ供給する。さらに、変調RF信号が、RF整合回路1406から基板ホルダ1412へ供給される。さらに、整形正弦波形に加えて、1以上の処理ガスが、基板ホルダ1412と上側電極1504との間のギャップへ供給されると、プラズマが、基板ホルダ1412の上部に配置された基板108を処理するために、CCPチャンバ1502内で生成または維持される。
いくつかの実施形態において、基板ホルダ1412が接地電位に接続される代わりに、基板ホルダ1412は、RF整合回路を介してRF発生器に接続される。RF発生器は、RF整合回路に提供されるRF信号を生成する。RF整合回路は、RF信号を変調して、変調RF信号を生成する。変調RF信号は、プラズマチャンバ1502内でプラズマを生成または維持するために、基板ホルダ1412に供給される。
様々な実施形態において、RF発生器に接続される代わりに、基板ホルダ1412は、接地電位に接続される。
図15Bは、マッチレスプラズマ源102が基板ホルダ1412に接続されたCCPチャンバ1502でのマッチレスプラズマ源102の利用を説明するためにシステム1510の一実施形態を示す図である。さらに、上側電極1504は、接地電位に接続されている。マッチレスプラズマ源102は、接続110を介して整形正弦波形を基板ホルダ1412へ供給する。さらに、基板1412への整形正弦波形の供給に加えて、1以上の処理ガスが、基板ホルダ1412と上側電極1504との間のギャップに供給されると、プラズマが、CCPチャンバ1502内で生成または維持される。プラズマは、基板ホルダ1412の上部に配置された基板108を処理するために生成または維持される。
いくつかの実施形態において、上側電極1504が接地電位に接続される代わりに、上側電極1504は、RF整合回路を介してRF発生器に接続される。RF発生器は、RF整合回路に提供されるRF信号を生成する。RF整合回路は、RF信号を変調して、変調RF信号を生成する。変調RF信号は、プラズマチャンバ1502内でプラズマを生成または維持するために、上側電極1504に供給される。
図15Cは、マッチレスプラズマ源102が基板ホルダ1412に接続され、別のマッチレスプラズマ源102が上側電極1504に接続されたCCPチャンバ1502でのマッチレスプラズマ源102の利用を説明するためにシステム1520の一実施形態を示す図である。マッチレスプラズマ源102は、接続110を介して整形正弦波形を基板ホルダ1412に供給し、マッチレスプラズマ源102は、接続110を介して整形正弦波形を上側電極1504へ供給する。さらに、基板ホルダ1412および上側電極1504への整形正弦波形の供給に加えて、1以上の処理ガスが、基板ホルダ1412と上側電極1504との間のギャップに供給されると、プラズマが、CCPチャンバ1502内で生成または維持される。プラズマは、基板ホルダ1412の上部に配置された基板108を処理するために生成または維持される。
システム1500(図15A)、1510(図15B)、または、1520のいずれも、基板108の処理(誘電体エッチング動作の実行、など)に用いられることに注意されたい。
図15Dは、CCPチャンバ1502の基板ホルダ1412へのマッチレス電力源102ならびにRF発生器1408および1534の接続を説明するためにシステム1530の一実施形態を示す図である。一例として、マッチレス電力源102の動作周波数は、RF電力発生器1408の動作周波数と異なり、RF電力発生器1408の動作周波数は、RF電力発生器1534の動作周波数と異なる。例示すると、マッチレスプラズマ源102の動作周波数は400kHzであり、RF電力発生器1408の動作周波数は2MHzまたは13.56MHzまたは27MHzであり、RF電力発生器1534の動作周波数は60MHzである。RF電力発生器1408および1534の各々は、基板ホルダ1412へRF電力を供給するために正弦波形を生成するオシレータを備える。RF電力発生器1408および1534はいずれも、信号発生器306(図3A、図3B、および、図3D)を有していない。
マッチレス電力源102は、整形正弦波形を基板ホルダ1412へ供給する。さらに、RF電力発生器1408および1534は、基板108を処理するために、基板ホルダ1412へRF電力を供給する。
図15Eは、CCPチャンバ1502の上側電極1504へのマッチレス電力源102ならびにRF電力発生器1408および1534の接続を説明するためにシステム1540の一実施形態を示す図である。マッチレス電力源102は、整形正弦波形を上側電極1504へ供給する。さらに、RF電力発生器1408および1534は、基板108を処理するために、上側電極1504へRF電力を供給する。
図15Fは、CCPチャンバ1502の基板ホルダ1412へのマッチレス電力源102ならびにRF電力発生器1408および1534の接続を説明すると共に、CCPチャンバ1502の上側電極1504へのマッチレス電力源102ならびにRF電力発生器1408および1534の接続をさらに説明するために、システム1550の一実施形態を示す図である。マッチレス電力源102は、整形正弦波形を上側電極1504へ供給する。また、別のマッチレス電力源102が、整形正弦波形を基板ホルダ1412へ供給する。さらに、基板108を処理するために、RF電力発生器1408および1534は、RF電力を上側電極1504に供給し、別のセットのRF電力発生器1408および1534は、RF電力を基板ホルダ1412に供給する。
いくつかの実施形態において、基板ホルダ1412は、複数のマッチレスプラズマ源に接続されており、各マッチレスプラズマ源は、マッチレスプラズマ源102である。マッチレスプラズマ源の各々は、異なる動作周波数を有する。例えば、マッチレスプラズマ源の内の第1マッチレスプラズマ源は、400kHzまたは2MHzの動作周波数を有する。マッチレスプラズマ源の内の第2マッチレスプラズマ源は、27MHzの動作周波数を有し、マッチレスプラズマ源の内の第3マッチレスプラズマ源は、60MHzの動作周波数を有する。
様々な実施形態において、上側電極1504は、複数のマッチレスプラズマ源に接続されており、各マッチレスプラズマ源は、マッチレスプラズマ源102である。マッチレスプラズマ源の各々は、上述のように、異なる動作周波数を有する。
いくつかの実施形態において、上側電極1504は、複数のマッチレスプラズマ源に接続されており、各マッチレスプラズマ源は、マッチレスプラズマ源102である。さらに、基板ホルダ1412は、複数のマッチレスプラズマ源に接続されており、各マッチレスプラズマ源は、マッチレスプラズマ源102である。基板ホルダ1412に接続されたマッチレスプラズマ源の各々は、上述のように、異なる動作周波数を有する。同様に、上側電極1504に接続されたマッチレスプラズマ源の各々は、上述のように、異なる動作周波数を有する。
図16Aは、マッチレスプラズマ源102に接続されたシャワーヘッド1604を有するプラズマチャンバ1602を説明するためにシステム1600の一実施形態を示す図である。システム1600は、プラズマチャンバ1602およびマッチレスプラズマ源102を備える。プラズマチャンバ1602は、シャワーヘッド1604および基板ホルダ1412を有しており、基板ホルダ1412は、接地電位に接続されている。シャワーヘッド1604は、基板108を処理するために、プロセス材料(処理ガスまたは液体材料など、金属材料など)がシャワーヘッド1604と基板ホルダ1412との間のギャップへ通過することを可能にするための複数の開口部を有する。例えば、シャワーヘッド1604は、基板108に原子層蒸着または化学蒸着を実行するために用いられる。シャワーヘッド1604内の上側電極への整形正弦波形の供給に加えて、1以上のプロセス材料が基板ホルダ1412とシャワーヘッド1604との間のギャップに供給されると、プラズマが、プラズマチャンバ1602内で生成または維持される。プラズマは、基板ホルダ1412の上部に配置された基板108を処理するために生成または維持される。
いくつかの実施形態において、プラズマチャンバ1602の基板ホルダ1412が接地電位に接続される代わりに、基板ホルダ1412は、RF整合回路を介してRF発生器に接続される。RF発生器は、RF整合回路に提供されるRF信号を生成する。RF整合回路は、RF信号を変調して、変調RF信号を生成する。変調RF信号は、プラズマチャンバ1602内でプラズマを生成または維持するために、プラズマチャンバ1602内の基板ホルダ1412に供給される。
図16Bは、シャワーヘッド1604への接続の代わりに、基板ホルダ1412へのマッチレスプラズマ源102の接続を説明するためにシステム1610の一実施形態を示す図である。システム1610は、プラズマチャンバ1602を備える。マッチレスプラズマ源102は、接続110を介して基板ホルダ1412に接続され、シャワーヘッド1604は、接地電位に接続されている。さらに、基板ホルダ1412への整形正弦波形の供給に加えて、1以上のプロセス材料が、基板ホルダ1412とシャワーヘッド1604との間のギャップに供給されると、プラズマが、プラズマチャンバ1602内で生成または維持される。プラズマは、基板ホルダ1412の上部に配置された基板108を処理するために生成または維持される。
いくつかの実施形態において、シャワーヘッド1604内の上側電極が接地電位に接続される代わりに、上側電極は、RF整合回路を介してRF発生器に接続される。RF発生器は、RF整合回路に提供されるRF信号を生成する。RF整合回路は、RF信号を変調して、変調RF信号を生成する。変調RF信号は、プラズマチャンバ1602内でプラズマを生成または維持するために、シャワーヘッド1604内の上側電極に供給される。
図16Cは、基板ホルダ1412へのマッチレスプラズマ源102の接続と、シャワーヘッド1604への別のマッチレスプラズマ源102の接続とを説明するために、システム1620の一実施形態を示す図である。システム1620は、複数のマッチレスプラズマ源102と、プラズマチャンバ1602と、を備える。マッチレスプラズマ源102は、接続110を介して整形正弦波形を基板ホルダ1412に供給し、マッチレスプラズマ源102は、接続110を介して整形正弦波形をシャワーヘッド1604の上側電極へ供給する。シャワーヘッド1604内の上側電極と基板ホルダ1412とへの整形正弦波形の供給に加えて、1以上のプロセス材料が基板ホルダ1412とシャワーヘッド1604との間のギャップに供給されると、プラズマが、プラズマチャンバ1602内で生成または維持される。プラズマは、基板ホルダ1412の上部に配置された基板108を処理するために生成または維持される。
図17Aは、複数のマイクロソース1704A、1704B、1704C、および、1704Dへの複数のマッチレスプラズマ源(マッチレスプラズマ源102など)の接続を説明するためにシステム1700の一実施形態を示す図である。システム1700は、複数のマッチレスプラズマ源と、プラズマチャンバ1703と、を備える。プラズマチャンバ1703は、複数のマイクロソース1704A~1704Dと、真空チャンバ1702と、を備える。マッチレスプラズマ源102は、マイクロソース1704Aの電極に接続され、別のマッチレスプラズマ源102が、マイクロソース1704Bの電極に接続されている。同様に、さらに別のマッチレスプラズマ源102が、マイクロソース1704Cの電極に接続され、別のマッチレスプラズマ源102が、マイクロソース1704Dの電極に接続されている。マイクロソース1704A~1704Dの各々は、エンクロージャ内でプラズマを形成するためのエンクロージャである。
1以上の処理ガスと、整形正弦波形とが、マイクロソース1704Aに供給されると、プラズマが、マイクロソース1704A内で生成され、マイクロソース1704Aと真空チャンバ1702との間の開口部から真空チャンバ1702へ供給される。さらに、1以上の処理ガスと、整形正弦波形とが、マイクロソース1704Bに供給されると、プラズマが、マイクロソース1704B内で生成され、マイクロソース1704Bと真空チャンバ1702との間の開口部から真空チャンバ1702へ供給される。同様に、マイクロソース1704Cおよび1704D内で生成されたプラズマが、真空チャンバ1702に供給される。
真空チャンバ1702は、基板108が配置される基板ホルダ1412を備える。マイクロソース1704A~1704Dから真空チャンバ1702へ入るプラズマは、基板108を処理するために用いられる。
図17Bは、RF発生器1408およびマッチレスプラズマ源102への基板ホルダ1412の接続を示すシステム1710の一実施形態の図である。システム1710は、マイクロソース1704A、1704B、1704C、および、1704Dと、プラズマチャンバ1703と、を備える。
さらに、システム1710において、RF発生器1408は、基板ホルダ1412に接続され、マッチレス電力源102も、基板ホルダ1412に接続されている。基板ホルダ1412に接続されたマッチレス電力源102の動作周波数は、RF発生器1408の動作周波数と異なる。例えば、基板ホルダ1412に接続されたマッチレス電力源102が、400kHzまたは2MHzの周波数で動作している場合、RF発生器1408は、13.56MHzまたは27MHzまたは60MHzの周波数で動作している。別の例として、基板ホルダ1412に接続されたマッチレス電力源102が、13.56MHzまたは27MHzまたは60MHzの周波数で動作している場合、RF発生器1408は、400kHzまたは2MHzの周波数で動作している。プラズマチャンバ1703内で基板108を処理するために、マッチレス電力源102は、増幅矩形波形を基板ホルダ1412へ供給し、RF電力発生器1408は、RF電力を基板ホルダ1412へ供給する。
図17Cは、マッチレスプラズマ源102からチャック1722内のグリッド1726Aおよび1726BへRF電力を提供すると共に、RF発生器1408からチャック1722のカソードへRF電力を提供することを示す、システム1720の一実施形態の図である。システム1720は、プラズマチャンバ1730、RF発生器1408、マッチレスプラズマ源102、別のRF発生器1408、および、別のマッチレスプラズマ源102を備える。プラズマチャンバ1730は、内側TCPコイル1724Aおよび外側TCPコイル1724Bを備える。さらに、プラズマチャンバ1730は、チャック1722(静電チャックなど)を備える。
RF発生器1408は、内側TCPコイル1724Aに接続され、マッチレスプラズマ源は、外側TCPコイル1724Bに接続されている。さらに、マッチレス電力源102は、チャック1722のグリッド1726Aに接続され、別のマッチレス電力源102は、グリッド1726Bに接続されている。別のRF発生器1408は、チャック1722のカソードに接続されている。
RF発生器1408は、RF電力を内側TCPコイル1724Aへ供給する。さらに、外側TCPコイル1724Bに接続されたマッチレスプラズマ源102は、増幅矩形波形を外側TCPコイル1724Bへ供給する。さらに、グリッド1726Aに接続されたマッチレス電力源102は、増幅矩形波形をグリッド1726Aへ供給する。加えて、グリッド1726Bに接続されたマッチレス電力源102は、増幅矩形波形をグリッド1726Bへ供給する。加えて、カソードに接続されたRF発生器1408は、基板108を処理するために、RF電力をカソードへ供給する。
図18は、マッチレスプラズマ源102を収容するために用いられるエンクロージャ1802を示す、システム1800の一実施形態の図である。システム1800は、エンクロージャ1802およびプラズマチャンバ1803を備える。プラズマチャンバ1803の例は、プラズマチャンバ104(図1)、ICPチャンバ1402(図14A~図14C)、ICPチャンバ1424(図14B)、CCPチャンバ1502(図15A~図15C)、および、プラズマチャンバ1602(図16A~図16C)、ならびに、図17Aに示すプラズマチャンバ1703、を含む。エンクロージャ1802は、例えば、中央処理装置(CPU)ハウジングまたはシューボックスと同等のサイズを有する。
さらに、システム1800は、ネットワーク1810、サーバ1812、および、制御端末1814を備える。エンクロージャ1802は、プリント回路基板1808を収容するためのコンテナである。複数のチップ1804A、1804B、および、1804Cが、プリント回路基板1808に接続されている。チップ1804Aは、コントローラボード302(図3A、図3B、および、図3D)を有する。さらに、チップ1804は、ゲートドライバ311(図3A、図3B、および、図3D)またはゲート駆動回路1158(図11B)またはゲートドライバ1152A~1152D(図11C)など、ゲートドライバを有する。さらに、チップ1804Cは、ハーフブリッジFET回路318(図3A、図3B、および、図3D)、Hブリッジ回路1172(図11C)、ツリー1101(図11A)、または、ツリー1156(図11B)を有する。
ネットワーク1810の例は、インターネット、イントラネット、または、それらの組みあわせなど、コンピュータネットワークを含む。制御端末1814の例は、ラップトップ、デスクトップ、タブレット、または、スマートフォンなど、コンピュータを含む。制御端末1814は、複数のエンクロージャを介して複数のプラズマチャンバを制御するために、サーバ1812およびネットワーク1810を介して複数のエンクロージャ(エンクロージャ1802など)に接続される。
エンクロージャ1802のサイズは、RF発生器のハウジングおよびRF整合回路のハウジングのサイズと比べてはるかに小さいことに注意されたい。エンクロージャ1802のサイズの低減は、利用される空間の節約に加えて、コストの節約につながる。
冷却プレート1806が、チップ1804Cに冷却を提供する。冷却プレート1806は、チップ1804Cの下または上に配置される。例えば、冷却プレート1806は、サーマルペーストを介してチップ1804Cに結合される。
いくつかの実施形態において、コントローラボード302およびゲートドライバは、同じチップ上に配置される。さらに、様々な実施形態において、ゲートドライバと、ハーフブリッジFET回路318、ツリー1101、および、ツリー1156のいずれかとが、同じチップ上に配置される。さらに、いくつかの実施形態において、コントローラボード302と、ハーフブリッジFET回路318、ツリー1101、および、ツリー1156のいずれかとが、同じチップ上に配置される。また、いくつかの実施形態において、コントローラボード302と、ゲートドライバと、ハーフブリッジFET回路318、ツリー1101、および、ツリー1156のいずれかとが、同じチップ上に配置される。
図19は、RFケーブル1908およびRF整合回路1906を示す、システム1902の一実施形態のブロック図である。RFケーブル1908の一例は、同軸ケーブルである。RF整合回路1906の例は、インピーダンス整合器、インピーダンス整合回路、または、インピーダンス整合回路網である。RF整合回路1906は、インダクタ、キャパシタ、抵抗器、または、それらの組みあわせなど、複数の回路素子を有する。システム1902は、さらに、RF発生器1904と、電極1912を有するプラズマチャンバ1910と、を備える。
RF発生器1904は、RF信号を生成するRF電源を備えており、RF信号は、正弦波形状の信号である。正弦波形状のRF信号は、RFケーブル1908を介してRF整合回路1906に供給される。RF整合回路1906は、変調RF信号を生成するために、RF整合回路1906の出力に接続された負荷(プラズマチャンバ1910など)のインピーダンスを、RF整合回路1906の入力に接続されたソース(RF発生器1904およびRFケーブル1908など)のインピーダンスと整合させる。変調RF信号は、電極1912へ供給される。システム100(図1)は、マッチレスプラズマ源102とプラズマチャンバ104との間にRFケーブル1908およびRF整合回路1906を備えていないことで、プラズマチャンバ104からRF整合回路1906およびRFケーブル1908を介してRF源102(図1)へ電力が反射される可能性を低減する。
本明細書に記載の実施形態は、ハンドヘルドハードウェアユニット、マイクロプロセッサシステム、マイクロプロセッサベースまたはプログラム可能な家電、ミニコンピュータ、メインフレームコンピュータなど、様々なコンピュータシステム構成で実施されてもよい。本明細書に記載の実施形態は、コンピュータネットワークを通して接続された遠隔処理ハードウェアユニットによってタスクが実行される分散コンピューティング環境で実施されてもよい。
いくつかの実施形態において、コントローラ(例えば、ホストシステムなど)は、システムの一部であり、システムは、上述の例の一部であってよい。システムは、1または複数の処理ツール、1または複数のチャンバ、処理のための1または複数のプラットフォーム、および/または、特定の処理構成要素(ウエハペデスタル、ガスフローシステムなど)など、半導体処理装置を備える。システムは、半導体ウエハまたは基板の処理前、処理中、および、処理後に、システムの動作を制御するための電子機器と一体化される。電子機器は、「コントローラ」と呼ばれてもよく、システムの様々な構成要素または副部品を制御しうる。コントローラは、処理要件および/またはシステムのタイプに応じて、処理ガスの供給、温度設定(例えば、加熱および/または冷却)、圧力設定、真空設定、電力設定、RF発生器設定、RF整合回路設定、周波数設定、流量設定、流体供給設定、位置および動作設定、ならびに、ツールおよび他の移動ツールおよび/またはシステムに接続または結合されたロードロックの内外へのウエハ移動など、本明細書に開示の任意の処理を制御するようにプログラムされる。
概して、様々な実施形態において、コントローラは、命令を受信する、命令を発行する、動作を制御する、洗浄動作を可能にする、エンドポイント測定を可能にすることなどを行う様々な集積回路、ロジック、メモリ、および/または、ソフトウェアを有する電子機器として定義される。集積回路は、プログラム命令を格納するファームウェアの形態のチップ、デジタル信号プロセッサ(DSP)、特定用途向け集積回路(ASIC)として定義されるチップ、プログラム可能論理デバイス(PLD)、1または複数のマイクロプロセッサ、または、プログラム命令(例えば、ソフトウェア)を実行するマイクロコントローラを含む。プログラム命令は、様々な個々の設定(またはプログラムファイル)の形態でコントローラに伝えられる命令であり、半導体ウエハに対するまたは半導体ウエハのための処理を実行するための動作パラメータを定義する。動作パラメータは、一部の実施形態において、ウエハの1または複数の層、材料、金属、酸化物、シリコン、二酸化シリコン、表面、回路、および/または、ダイの加工中に1または複数の処理工程を達成するために処理エンジニアによって定義されるレシピの一部である。
コントローラは、一部の実施形態において、コンピュータの一部であるか、または、コンピュータに接続されており、かかるコンピュータは、システムと一体化されるか、システムに接続されるか、その他の方法でシステムとネットワーク化されるか、または、それらの組み合わせでシステムに結合されている。例えば、コントローラは、「クラウド」内にあるか、もしくは、ウエハ処理のためのリモートアクセスを可能にするファブホストコンピュータシステムの全部または一部である。コントローラは、現在の処理のパラメータを変更する、現在の処理に従って処理工程を設定する、または、新たな処理を開始するために、システムへのリモートアクセスを可能にして、製造動作の現在の進捗を監視する、過去の製造動作の履歴を調べる、もしくは、複数の製造動作からの傾向または性能指標を調べる。
一部の実施形態では、リモートコンピュータ(例えば、サーバ)が、コンピュータネットワーク(ローカルネットワークまたはインターネットを含む)を介してシステムに処理レシピを提供する。リモートコンピュータは、パラメータおよび/または設定の入力またはプログラミングを可能にするユーザインターフェースを備え、パラメータおよび/または設定は、リモートコンピュータからシステムに通信される。一部の例において、コントローラは、ウエハを処理するための設定の形態で命令を受信する。設定は、ウエハに対して実行される処理のタイプ、ならびに、コントローラがインターフェースをとるまたは制御するツールのタイプに固有であることを理解されたい。したがって、上述のように、コントローラは、ネットワーク化されて共通の目的(本明細書に記載の遂行処理など)に向けて動作する1または複数の別個のコントローラを備えることなどによって分散される。かかる目的のための分散コントローラの一例は、チャンバでの処理を制御するために協働するリモートに配置された(プラットフォームレベルにある、または、リモートコンピュータの一部として配置されるなど)1または複数の集積回路と通信するチャンバ上の1または複数の集積回路を含む。
限定はしないが、様々な実施形態において、システムは、プラズマエッチングチャンバ、蒸着チャンバ、スピンリンスチャンバ、金属メッキチャンバ、洗浄チャンバ、ベベルエッジエッチングチャンバ、物理蒸着(PVD)チャンバ、化学蒸着(CVD)チャンバ、原子層蒸着(ALD)チャンバ、原子層エッチング(ALE)チャンバ、イオン注入チャンバ、ならびに、半導体ウエハの加工および/または製造に関連するかまたは利用される任意のその他の半導体処理システムを含む。
上述の動作は、トランス結合プラズマ(TCP)リアクタを参照して説明されているが、いくつかの実施形態において、上述の動作は、その他のタイプのプラズマチャンバ(例えば、導体ツールなど)に適用されることにも注意されたい。
上述のように、ツールによって実行される処理動作に応じて、コントローラは、他のツール回路またはモジュール、他のツール構成要素、クラスタツール、他のツールインターフェース、隣接するツール、近くのツール、工場の至る所に配置されるツール、メインコンピュータ、別のコントローラ、もしくは、半導体製造工場内のツール位置および/またはロードポートに向かってまたはそこからウエハのコンテナを運ぶ材料輸送に用いられるツール、の内の1または複数と通信する。
上述の実施形態を念頭に置いて、実施形態の一部は、コンピュータシステムに格納されたデータを含め、コンピュータによって実行される様々な動作を用いることを理解されたい。コンピュータによって実行される動作は、物理量を扱う動作である。
実施形態の一部は、さらに、これらの動作を実行するためのハードウェアユニットまたは装置に関する。装置は、専用コンピュータ向けに特別に構成される。専用コンピュータとして規定された場合、コンピュータは、特定の目的に含まれない他の処理、プログラム実行、または、ルーチンを実行しつつ、特定の目的のために動作することができる。
一部の実施形態において、本明細書に記載された動作は、コンピュータメモリに格納されたまたはコンピュータネットワークを介して取得された1または複数のコンピュータプログラムによって選択的にアクティベートまたは構成されたコンピュータで処理される。データがコンピュータネットワークを介して取得されると、そのデータは、コンピュータネットワーク(例えば、コンピューティングリソースのクラウド)上の他のコンピュータによって処理されてもよい。
本明細書に記載の1または複数実施形態は、非一時的なコンピュータ読み取り可能媒体上にコンピュータ読み取り可能なコードとして製造されてもよい。非一時的なコンピュータ読み取り可能媒体は、データを格納する任意のデータ記憶ハードウェアユニット(例えば、メモリデバイスなど)であり、データは、その後、コンピュータシステムによって読み出される。非一時的なコンピュータ読み取り可能媒体の例としては、ハードドライブ、ネットワーク接続ストレージ(NAS)、ROM、RAM、コンパクトディスク-ROM(CD-ROM)、CD-レコーダブル(CD-R)、CD-リライタブル(CD-RW)、磁気テープ、および、その他の光学式および非光学式のデータ記憶ハードウェアユニットが挙げられる。一部の実施形態において、非一時的なコンピュータ読み取り可能媒体は、コンピュータ読み取り可能なコードが分散的に格納および実行されるように、ネットワーク接続されたコンピュータシステム上に分散されたコンピュータ読み取り可能なタンジブル媒体を含む。
上述したいくつかの方法動作は、特定の順序で提示されているが、様々な実施形態において、その他のハウスキーピング処理が方法動作の合間に実行される、もしくは、方法動作が、若干異なる時間に実行される、様々な間隔で方法動作が起きることを許容するシステムに方法動作が分散される、または、上述したのと異なる順序で実行されるように調整されることを理解されたい。
さらに、一実施形態において、本開示に記載された様々な実施形態に記載された範囲を逸脱することなしに、本明細書に記載の任意の実施形態の1または複数の特徴が、任意の他の実施形態の1または複数の特徴と組み合わされることに注意されたい。
理解を深めるために、本実施形態について、ある程度詳しく説明したが、添付の特許請求の範囲内でいくらかの変更および変形を行ってもよいことは明らかである。したがって、本実施形態は、例示的なものであって、限定的なものではないとみなされ、実施形態は、本明細書に示した詳細に限定されず、添付の特許請求の範囲および等価物の範囲内で変形されてよい。
本発明は、たとえば、以下のような態様で実現することもできる。
適用例1:
基板を処理するために用いられるプラズマチャンバの電極へ高周波(RF)電力を供給するためのマッチレスプラズマ源であって、
コントローラと、
前記コントローラによる設定に応じた動作周波数で入力RF信号を提供するよう構成された信号発生器と、
前記入力RF信号を受信して、複数の矩形波信号を生成するよう構成されたゲートドライバと、
前記矩形波信号を前記ゲートドライバから受信して、増幅矩形波形を生成するよう構成された増幅回路であって、前記増幅回路は、前記コントローラと接続されたアジャイル直流(DC)レールを有し、
前記コントローラは、整形電圧信号によって規定された整形エンベロープで前記増幅回路から前記増幅矩形波形を出力させるために、前記アジャイルDCレールのための電圧値を設定するよう構成されている、増幅回路と、
前記増幅矩形波形から整形正弦波形を抽出するよう構成されたリアクタンス回路であって、前記整形正弦波形は、前記整形電圧信号によって規定された前記整形エンベロープに基づいて出力される、リアクタンス回路と、
前記基板の前記処理に向けてプラズマを生成するために、前記整形正弦波形からRF電力を受信するよう構成された電極と、
を備える、マッチレスプラズマ源。
適用例2:
適用例1のマッチレスプラズマ源であって、前記ゲートドライバから受信される前記矩形波信号の各々は、低レベルと高レベルとの間で前記動作周波数でパルスするパルス波形である、マッチレスプラズマ源。
適用例3:
適用例1のマッチレスプラズマ源であって、前記増幅回路は、ハーフブリッジトランジスタ回路またはフルブリッジH回路であり、前記電極は、アンテナである、マッチレスプラズマ源。
適用例4:
適用例3のマッチレスプラズマ源であって、前記ハーフブリッジトランジスタ回路は、複数の電界効果トランジスタまたは複数の絶縁ゲート型バイポーラトランジスタを備える、マッチレスプラズマ源。
適用例5:
適用例4のマッチレスプラズマ源であって、前記電界効果トランジスタは、冷却プレートによって冷却される、マッチレスプラズマ源。
適用例6:
適用例4のマッチレスプラズマ源であって、前記電界効果トランジスタは、プッシュプル構成で配列され、前記プッシュプル構成において、前記電界効果トランジスタの内の第1電界効果トランジスタは、前記電界効果トランジスタの内の第2電界効果トランジスタがオフの時にオンであり、前記第2電界効果トランジスタは、前記第1電界効果トランジスタがオフの時にオンである、マッチレスプラズマ源。
適用例7:
適用例4のマッチレスプラズマ源であって、前記電界効果トランジスタは、オン・オフの遅延を低減するために、前記電界効果トランジスタの瞬時のオン・オフを可能にする抵抗を有する、マッチレスプラズマ源。
適用例8:
適用例7のマッチレスプラズマ源であって、前記電界効果トランジスタの内のある電界効果トランジスタは、前記電界効果トランジスタの内の別の電界効果トランジスタがオフにされる期間中にオンにされ、前記電界効果トランジスタの内の前記別の電界効果トランジスタは、前記電界効果トランジスタの内の前記あるトランジスタがオフにされる期間中にオンにされる、マッチレスプラズマ源。
適用例9:
適用例4のマッチレスプラズマ源であって、前記電界効果トランジスタは、炭化シリコンおよび窒化ガリウムの少なくとも一方から加工される、マッチレスプラズマ源。
適用例10:
適用例1のマッチレスプラズマ源であって、前記増幅回路は、トランジスタのツリーを備え、前記ツリーは、所望の電力レベルを達成するためのサイズである、マッチレスプラズマ源。
適用例11:
適用例1のマッチレスプラズマ源であって、前記アジャイルDCレールは、DC電圧源を有し、前記増幅回路は、複数の電界効果トランジスタを有するハーフブリッジトランジスタ回路を備え、前記アジャイルDCレールは、前記電界効果トランジスタがp型であるかn型であるかに応じて、前記複数の電界効果トランジスタのソース端子またはドレイン端子に接続される、マッチレスプラズマ源。
適用例12:
適用例1のマッチレスプラズマ源であって、前記アジャイルDCレールは、前記整形電圧信号に従って前記増幅矩形波形を整形するための前記電圧値を有する前記整形電圧信号を生成するよう構成されたDC電圧源を有する、マッチレスプラズマ源。
適用例13:
適用例1のマッチレスプラズマ源であって、前記増幅矩形波形は、前記整形エンベロープを有するように整形される、マッチレスプラズマ源。
適用例14:
適用例1のマッチレスプラズマ源であって、前記整形エンベロープは、多重状態パルス形状のエンベロープ、三角形のエンベロープ、連続形状のエンベロープ、または、任意形状のエンベロープである、マッチレスプラズマ源。
適用例15:
適用例1のマッチレスプラズマ源であって、前記リアクタンス回路は、前記電極のリアクタンス、前記プラズマチャンバ内で形成された時の前記プラズマのリアクタンス、前記リアクタンス回路を前記電極につなぐ接続のリアクタンス、または、それらの組み合わせ、を低減するよう構成されたリアクタンスを有する、マッチレスプラズマ源。
適用例16:
適用例1のマッチレスプラズマ源であって、前記リアクタンス回路は、前記増幅矩形波形の高次の高調波を除去して基本波形を生成するための品質係数を有し、前記整形正弦波形は、前記整形エンベロープを有する前記基本波形である、マッチレスプラズマ源。
適用例17:
適用例1のマッチレスプラズマ源であって、前記リアクタンス回路と前記電極との間の接続には、RFケーブルおよびRF整合回路がない、マッチレスプラズマ源。
適用例18:
適用例1のマッチレスプラズマ源であって、さらに、前記増幅回路の出力での複素電圧および複素電流、ならびに、前記複素電圧と前記複素電流との間の位相差とを測定するよう構成された電圧/電流プローブを備え、
前記コントローラは、前記位相差を低減して前記整形正弦波形の電力を制御するために、前記信号発生器の前記動作周波数を制御するよう構成される、マッチレスプラズマ源。
適用例19:
適用例18のマッチレスプラズマ源であって、前記DCアジャイルレールは、DC電圧源を備え、前記コントローラは、前記整形正弦波形の電圧、前記整形正弦波形の電流、または、前記整形正弦波形の前記電力を制御するために、前記DC電圧源を制御するよう構成されている、マッチレスプラズマ源。
適用例20:
適用例1のマッチレスプラズマ源であって、さらに、
前記増幅回路の前記出力で複素電圧を測定するよう構成された電圧プローブと、
前記リアクタンス回路と前記電極との間の接続上で複素電流を測定するよう構成された電流プローブと、
を備え、
前記コントローラは、前記複素電圧と前記複素電流との間の位相差を計算するよう構成され、前記コントローラは、前記位相差を低減して前記整形正弦波形の電力を制御するために、前記信号発生器の前記動作周波数を制御するよう構成される、マッチレスプラズマ源。
適用例21:
適用例20のマッチレスプラズマ源であって、前記DCアジャイルレールは、DC電圧源を備え、前記コントローラは、前記整形正弦波形の電圧、前記整形正弦波形の電流、または、前記整形正弦波形の前記電力を制御するために、前記DC電圧源を制御するよう構成されている、マッチレスプラズマ源。
適用例22:
適用例1のマッチレスプラズマ源であって、さらに、前記電圧値に基づいた任意形状の前記整形エンベロープの生成を容易にするために、整形制御信号を生成するよう構成された任意波形発生器を備え、
前記整形制御信号は、前記整形エンベロープに従って前記増幅矩形波形を整形する、マッチレスプラズマ源。
適用例23:
適用例22のマッチレスプラズマ源であって、前記任意形状は、前記整形エンベロープの複数の傾きを有し、前記複数の傾きは、前記コントローラによって決定される制御された方法で、ある状態から別の状態へ変化する、マッチレスプラズマ源。
適用例24:
適用例1のマッチレスプラズマ源であって、前記リアクタンス回路は、前記リアクタンス回路の静電容量、インダクタンス、または、それらの組み合わせを調整することによって調整可能であるリアクタンスを有する、マッチレスプラズマ源。
適用例25:
基板を処理するために用いられるプラズマチャンバの電極へ高周波(RF)電力を供給するための方法であって、
コントローラから受信された設定に応じた動作周波数で入力RF信号を信号発生器によって生成する工程と、
前記信号発生器から前記入力RF信号を受信した後に、複数の矩形波信号をゲートドライバによって生成する工程と、
前記ゲートドライバから前記矩形波信号を受信した後に、増幅矩形波形を増幅回路によって生成し、増幅矩形波形を生成する工程であって、前記増幅回路は、前記コントローラと接続されたアジャイル直流(DC)レールを有する、工程と、
整形電圧信号によって規定された整形エンベロープで前記増幅回路から前記増幅矩形波形を出力させるために、前記アジャイルDCレールのための電圧値を設定するよう、コントローラによって命令する工程と、
前記増幅矩形波形から整形正弦波形をリアクタンス回路によって抽出する工程であって、前記整形正弦波形は、前記整形電圧信号によって規定された前記整形エンベロープに基づいて出力される、工程と、
前記基板の前記処理に向けてプラズマを生成するために前記整形正弦波形を、前記リアクタンス回路の出力と電極との間の接続を介して前記電極によって受信する工程と、
を備える、方法。
適用例26:
適用例25の方法であって、前記矩形波信号の各々は、低レベルと高レベルとの間で前記動作周波数でパルスするパルス波形である、方法。
適用例27:
適用例25の方法であって、前記増幅回路は、プッシュプル構成で配列された複数の電界効果トランジスタを備え、前記方法は、さらに、
前記電界効果トランジスタの内の第2電界効果トランジスタがオフの時に、前記電界効果トランジスタの内の第1電界効果トランジスタをオンにする工程と、
前記第1電界効果トランジスタがオフの時に、前記第2電界効果トランジスタをオンにする工程と、
を備える、方法。
適用例28:
適用例27の方法であって、前記電界効果トランジスタは、炭化シリコン電界効果トランジスタを規定するように炭化シリコンから加工され、前記炭化シリコン電界効果トランジスタは、オン・オフの遅延を低減するために、前記炭化シリコン電界効果トランジスタの各々のオン・オフが実質的に瞬時になされることを可能にする抵抗を有する、方法。
適用例29:
適用例28の方法であって、前記電界効果は、あらかじめ定められた期間未満で実質的に瞬時にオンおよびオフにされる、方法。
適用例30:
適用例25の方法であって、さらに、前記増幅回路のトランジスタのツリーよって、所望の電力レベルを達成する工程を備える、方法。
適用例31:
適用例25の方法であって、さらに、前記増幅矩形波形を整形するために、前記電圧値に従って、前記整形電圧信号を前記アジャイルDCレールのDC電圧源によって生成する工程を備える、方法。
適用例32:
適用例25の方法であって、前記増幅矩形波形は、前記整形エンベロープを有するように整形される、方法。
適用例33:
適用例25の方法であって、前記整形エンベロープは、多重状態パルス形状のエンベロープ、三角形のエンベロープ、連続形状のエンベロープ、または、任意形状のエンベロープである、方法。
適用例34:
適用例25の方法であって、さらに、前記電極のリアクタンス、前記プラズマチャンバ内で形成された時の前記プラズマのリアクタンス、前記リアクタンス回路を前記電極につなぐ前記接続のリアクタンス、または、それらの組み合わせを、前記リアクタンス回路のリアクタンスによって低減する工程を備える、方法。
適用例35:
適用例25の方法であって、さらに、前記増幅矩形波形の高次の高調波を、前記リアクタンス回路の品質係数によって除去して、基本波形を生成する工程を備え、前記整形正弦波形は、前記整形エンベロープを有する前記基本波形である、方法。
適用例36:
適用例25の方法であって、前記リアクタンス回路と前記電極との間の通信は、RFケーブルおよびRF整合回路なしに達成される、方法。
適用例37:
適用例25の方法であって、さらに、
前記増幅回路の出力での複素電圧、前記増幅回路の出力での複素電流、および、前記複素電圧と前記複素電流との間の位相差を、電圧・電流プローブによって測定する工程と、
前記位相差を低減して前記整形正弦波形の電力を制御するために、前記信号発生器の前記動作周波数を制御する工程と、
を備える、方法。
適用例38:
適用例37の方法であって、さらに、前記整形正弦波形の電圧、前記整形正弦波形の電流、または、前記整形正弦波形の前記電力を制御するために、前記DCアジャイルレールのDC電圧源を制御する工程を備える、方法。
適用例39:
適用例25の方法であって、さらに、
前記増幅回路の出力で複素電圧を電圧プローブによって測定する工程と、
複素電流を電流プローブによって測定する工程と、
前記複素電圧と前記複素電流との間の位相差を計算する工程と、
前記位相差を低減して前記整形正弦波形の電力を制御するために、前記信号発生器の前記動作周波数を制御する工程と、
を備える、方法。
適用例40:
適用例39の方法であって、さらに、前記整形正弦波形の電圧、前記整形正弦波形の電流、または、前記整形正弦波形の前記電力を制御するために、前記DCアジャイルレールのDC電圧源を制御する工程を備える、方法。
適用例41:
適用例25の方法であって、さらに、前記整形エンベロープに従って前記増幅矩形波形を整形するための前記電圧値に基づいて、任意形状の前記整形エンベロープを生成する工程を備える、方法。
適用例42:
適用例41の方法であって、前記任意形状は、前記整形エンベロープの複数の傾きを有し、前記複数の傾きは、前記コントローラによって決定される制御された方法で、ある状態から別の状態へ変化する、方法。
適用例43:
適用例25の方法であって、さらに、前記リアクタンス回路の静電容量、インダクタンス、または、それらの組み合わせを調整することによって、前記リアクタンス回路のリアクタンスを調整する工程を備える、方法。
適用例44:
マッチレスプラズマ源であって、
入力部分と、
前記入力部分に接続された出力部分と、
前記出力部分に接続されると共に、接続を介してプラズマチャンバの電極に接続されたリアクタンス回路と、
を備え、
前記入力部分は、
コントローラボードと、
前記コントローラボードに接続されたゲートドライバと、
を備え、
前記出力部分は、
前記ゲートドライバに接続されたハーフブリッジトランジスタ回路であって、前記ハーフブリッジトランジスタ回路は直流(DC)レールを備え、前記DCレールはDC電圧源を備える、ハーフブリッジトランジスタ回路を備え、
前記コントローラボードは、前記ハーフブリッジトランジスタ回路の出力で増幅矩形波形のエンベロープを変化させるように、前記DC電圧源を制御するよう構成されている、マッチレスプラズマ源。
適用例45:
適用例44のマッチレスプラズマ源であって、前記リアクタンス回路は、前記リアクタンス回路の出力で整形正弦波形を生成するために、前記増幅矩形波形の高次の高調波を低減するよう構成され、前記電極は、アンテナである、マッチレスプラズマ源。
適用例46:
適用例45のマッチレスプラズマ源であって、前記コントローラボードは、コントローラを備え、前記コントローラボードは、さらに、前記コントローラおよび前記ゲートドライバに接続された信号発生器を備え、前記マッチレスプラズマ源は、さらに、前記ハーフブリッジトランジスタ回路の前記出力と、前記コントローラボードとに接続された電圧・電流プローブを備え、前記電圧・電流プローブは、前記ハーフブリッジトランジスタ回路の前記出力での複素電圧、前記ハーフブリッジトランジスタ回路の前記出力での複素電流、および、前記複素電圧と前記複素電流との間の位相差を測定するよう構成され、前記コントローラは、前記位相差を低減して前記整形正弦波形の電力を制御するために、前記信号発生器の動作周波数を制御するよう構成される、マッチレスプラズマ源。
適用例47:
適用例46のマッチレスプラズマ源であって、前記DCアジャイルレールは、DC電圧源を備え、前記コントローラは、前記整形正弦波形の電圧、前記整形正弦波形の電流、または、前記整形正弦波形の前記電力を制御するために、前記DC電圧源を制御するよう構成されている、マッチレスプラズマ源。
適用例48:
適用例44のマッチレスプラズマ源であって、前記接続は、前記リアクタンス回路と前記電極との間に高周波(RF)ケーブルおよびRF整合回路を持たない、マッチレスプラズマ源。