JP2021500701A - 半導体ウエハ製造のためのマッチレスプラズマ源 - Google Patents

Abstract

【課題】【解決手段】マッチレスプラズマ源が開示されている。マッチレスプラズマ源は、ハーフブリッジトランジスタ回路の出力で生成される増幅矩形波形の形状を制御するためにアジャイルＤＣレールの直流（ＤＣ）電圧源に接続されたコントローラを備える。マッチレスプラズマ源は、さらに、プラズマチャンバの電極（アンテナなど）に電力供給するための増幅矩形波形の生成に用いられるハーフブリッジトランジスタ回路を備える。マッチレスプラズマ源は、さらに、ハーフブリッジトランジスタ回路と電極との間にリアクタンス回路を備える。リアクタンス回路は、電極のリアクタンスを打ち消すために、高品質係数を有する。高周波（ＲＦ）整合回路も、マッチレスプラズマ源を電極に接続するＲＦケーブルも備えられていない。【選択図】図３Ａ

Description

本実施形態は、電極に結合するためのマッチレスプラズマ源に関する。

プラズマシステムが、ウエハに様々な動作を実行するために用いられる。プラズマシステムは、高周波（ＲＦ）発生器、ＲＦ整合回路、および、プラズマチャンバを備える。ＲＦ発生器は、ＲＦケーブルを介してＲＦ整合回路に接続され、ＲＦ整合回路は、プラズマチャンバに接続される。ＲＦ電力が、ＲＦケーブルおよびＲＦ整合回路を介して、中でウエハが処理されるプラズマチャンバに供給される。また、１以上のガスが、プラズマチャンバに供給され、ＲＦ電力を受けると、プラズマがプラズマチャンバ内で生成される。

本開示に記載の実施形態は、このような文脈で生まれたものである。

本開示の実施形態は、電極に結合するためのマッチレスプラズマ源を提供するためのシステム、装置、方法、および、コンピュータプログラムを提供する。本実施形態は、例えば、処理、装置、システム、ハードウェア、方法、または、コンピュータ読み取り可能な媒体など、種々の形態で実施できることを理解されたい。以下に、いくつかの実施形態を記載する。

いくつかの実施形態において、ＲＦ電力を利用する任意のウエハ加工チャンバにおいてプラズマを生成または修正するために利用できる励振電極に、ＲＦ電力供給システム（マッチレスプラズマ源など）が接続される。例えば、ＲＦ電力供給システムは、ＲＦ電力を励振電極（１以上のコイル、シャワーヘッド、ウエハプラテン、または、チャックなど）に供給する。ＲＦ電力は、電力を電極に結合するための低インピーダンス電圧源として作動される電力トランジスタ（電界効果トランジスタ（ＦＥＴ）または絶縁ゲート型バイポーラトランジスタ（ＩＧＢＴ）など）を用いて、電極に結合される。ＲＦ発生器、ＲＦケーブル、および、ＲＦ整合回路が用いられるシステムに比べて、上記のようにする多くの利点がある。利点は、ＲＦ整合回路およびＲＦケーブルのコストの削減、プラズマ点火およびインピーダンス調整の速度の上昇、異なるタイプの高度なパルスを形成する能力の改善、ならびに、コイル電力の多重化、を含む。

５０Ωの出力部分を備えたＲＦ発生器は、ＲＦケーブル（５０Ωの伝送ラインである）を用いて電力を負荷に供給する。さらに、５０Ωになるように負荷のインピーダンスを変換するために、電力は、ＲＦケーブルからＲＦ整合回路（機械的または電子的なＲＦインピーダンス整合器である）に供給される。すべてのインピーダンスが５０Ωに整合されると、最大電力が、０ワットの反射電力で、負荷に供給される。これは、プラズマ処理を用いたウエハ加工（例えば、エッチング、蒸着、および、物理蒸着（ＰＶＤ））において、電力が供給される方法である。したがって、その動作は、将来の処理能力を抑制する制限を有する。制限は、プラズマ点火およびインピーダンス調整の速度の制限、ＲＦ整合回路およびＲＦケーブルの高コスト、異なるタイプのパルスを生成する能力の制限、ならびに、プラズマ均一性の制御の制限、を含む。

本開示に記載するいくつかの実施形態において、５０ΩのＲＦ電力発生器、５０ΩのＲＦケーブル、および、負荷インピーダンスを５０Ωに近づくように変換するために用いられるＲＦ整合回路は、給電される励振電極への低インピーダンス電圧源の接続に置き換えられる。低インピーダンス電圧源は、シュートスルーを避けるために、ハーフブリッジ設定で構造化され、プッシュプル構成またはフルブリッジ（Ｈ）で作動される電力トランジスタ（ＦＥＴまたはＩＧＢＴなど）を備える。電力トランジスタは、ゲートドライバ（ＦＥＴゲートドライバなど）に送信されたＲＦ周波数およびパルス化に関連する信号で、コントローラボードから制御される。低インピーダンス電圧源から出力される電力は、アジャイル直流（ＤＣ）レールによって決定される。アジャイルＤＣレールは、低インピーダンス電圧源から出力される電力を増大、減少、または、パルス化させるために用いられる。アジャイルＤＣレールの利用は、任意形状のパルスが構築されるのを可能にしつつ、電力の調整および変調を行うためである。パルス化の能力は、ＲＦ発生器、ＲＦケーブル、および、ＲＦ整合回路を有するプラズマツールに比べて強化される。

さらに、様々な実施形態において、電力要件に応じて、複数のトランジスタ（ＦＥＴまたはＩＧＢＴなど）が、所定の電力出力を提供するために、フルまたはハーフブリッジ設定で組み合わせられる。典型的には、各トランジスタの出力インピーダンスは、約０．０１Ω〜約１０オームである。トランジスタの数を変化させることで、所定の電力出力が達成される。

いくつかの実施形態において、励振電極に給電するために、リアクタンス回路が、電力トランジスタと直列に配置されて、励振電極のリアクタンスを無効にする。プラズマがないと、電力トランジスタは、基本的に、低抵抗の負荷を見る。フルまたはハーフブリッジ設定の電力トランジスタの出力と、励振電極との間に配置されたリアクタンス回路は、直列共振を提供し、高品質係数（Ｑ）を生み出すことで、電極のリアクタンスを無効にする。リアクタンス回路のリアクタンスは、電力発生器の動作周波数で高Ｑを提供するように設計される。例えば、Ｑは、プラズマがウエハ加工チャンバ内で点火されないプラズマなしのケースで、およそ、約５０〜約５００の間である。高Ｑの利点は、励振電極が高い電圧および電磁場を経験することで、チャンバ内でのプラズマ点火が実質的に瞬時になされることである。実質的に瞬時の点火の後に、ウエハ加工チャンバ内でプラズマが維持される。

プラズマが点火されると、様々な実施形態において、電力トランジスタの出力における複素電圧と複素電流との間の位相差を測定して０度の位相差を維持することにより、電力トランジスタからの一定の出力電力を維持するために、動作周波数と共にアジャイルＤＣレール電圧が調整される。例えば、高速デジタイザが、励振電極に入力される電流を測定するために用いられ、動作周波数は、０度の位相差を達成するように変更される。

いくつかの実施形態において、本明細書に記載のシステムおよび方法は、プラズマ処理のインピーダンス範囲すべてを網羅する。

添付の図面を参照して行う以下の詳細な説明から、別の態様が明らかになる。

実施形態は、添付の図面に関連して行う以下の説明を参照することによって理解される。

マッチレスプラズマ源と電極との間に高周波（ＲＦ）整合回路およびＲＦケーブルを接続することなしに、マッチレスプラズマ源から電極に電力を供給するためのシステムの一実施形態を示す図。

マッチレスプラズマ源の詳細を説明するためにシステムの一実施形態を示す図。

図２のマッチレスプラズマ源の入力部分、出力部分、および、リアクタンス回路に関するさらなる詳細を説明するために、システムの一実施形態を示す図。

図３Ａのシステムで電圧・電流（ＶＩ）プローブを用いる代わりに、電圧プローブおよび電流プローブが用いられることを説明するために、システムの一実施形態を示す図。

図３Ａおよび図３Ｂのシステムのハーフブリッジ電界効果トランジスタ（ＦＥＴ）回路のトランジスタにおける電圧を制限するためにダイオードを利用することを説明するために、システムの一実施形態を示す図。

容量結合プラズマ（ＣＣＰ）チャンバに接続されたインダクタを有するリアクタンス回路の利用を説明するために、システムの一実施形態を示す図。

図３Ａおよび図３ＢのハーフブリッジＦＥＴ回路の出力で生成される増幅矩形波形のエンベロープの整形を説明するためにグラフの一実施形態を示す図。

増幅矩形波形からの高次の高調波の除去を説明するためにグラフの一実施形態を示す図。

図３Ａおよび図３Ｂのシステムのリアクタンス回路から出力されるパルス状正弦波形を説明するためにグラフの一実施形態を示す図。

リアクタンス回路から出力される三角形状正弦波形を説明するためにグラフの一実施形態を示す図。

リアクタンス回路から出力される多重状態パルス正弦波形を説明するためにグラフの一実施形態を示す図。

リアクタンス回路から出力される別の多重状態パルス正弦波形を説明するためにグラフの一実施形態を示す図。

リアクタンス回路から出力されるさらに別の多重状態パルス正弦波形を説明するためにグラフの一実施形態を示す図。

リアクタンス回路から出力される任意形状正弦波形を説明するためにグラフの一実施形態を示す図。

リアクタンス回路から出力される連続波正弦波形を説明するためにグラフの一実施形態を示す図。

リアクタンス回路から出力されるパルス状正弦波形のエンベロープを説明するためにグラフの一実施形態を示す図。

リアクタンス回路から出力される三角形状正弦波形のエンベロープを説明するためにグラフの一実施形態を示す図。

プラズマなしの状態で、発生器の動作周波数の変化に伴う図１のシステムのプラズマチャンバ内の電極における電流および電圧の比の大きさの変化を説明するために共振プロットの一実施形態を示す図。

プラズマありの状態で、発生器の動作周波数の変化に伴う電極での電圧、電流、および、電力の変化を説明するために共振プロットの一実施形態を示す図。

図１のシステムを用いた場合のウエハの表面におけるイオン飽和電流を説明するためにグラフの一実施形態を示す図。

５０ΩのＲＦ発生器、ＲＦ整合回路、および、ＲＦケーブルを用いた場合のイオン飽和電流を説明するためにグラフの一実施形態を示す図。

図１のシステムの利用が、プラズマチャンバ内のプラズマインピーダンスの複数の調整範囲を達成するのを容易にし、調整範囲が、５０ΩのＲＦ発生器、ＲＦ整合回路、および、ＲＦケーブルの利用で達成されるのと同等であることを説明するために、グラフの一実施形態を示す図。

電極に提供するためにリアクタンス回路の出力で供給される電力を説明するためにグラフの一実施形態を示す図。

時間に対して電極に供給されるパルス状正弦波形の電圧を説明するためにグラフの一実施形態を示す図。

図３Ａおよび図３Ｂのシステムの電力ＦＥＴから出力される出力電圧を説明するためにグラフの一実施形態を示す図。

電力ＦＥＴから出力される出力電流を説明するためにグラフの一実施形態を示す図。

パルス中の時間ｔに対する動作周波数を説明するためにグラフの一実施形態を示す図。

電極に供給される電圧および電流が、電極へ供給するための電力のレベルを達成するためにある期間中に同相であることを説明するために、グラフの一実施形態を示す図。

電極に供給される電圧および電流が、電力のレベルを達成するために別の期間中に同相であることを説明するために、グラフの一実施形態を示す図。

電極に供給される電圧および電流が、電力のレベルを達成するためにさらに別の期間中に同相であることを説明するために、グラフの一実施形態を示す図。

電極へ電力供給するためのＦＥＴおよびトランスを有するツリーを説明するために、システムの一実施形態を示す図。

電極へ電力供給するために用いられるトランジスタ回路の別のツリーを説明するために、システムの一実施形態を示す図。

電極へ電力供給するために用いられるＨブリッジ回路の一実施形態を示す図。

トランジスタ回路基板を冷却するために用いられる冷却プレートを説明するために、システムの一実施形態を示す図。

複数の集積回路チップの冷却を説明するために、システムの一実施形態を示す側面図。

図１２Ｂ−１に示したシステムの上面図。

チップがプリント回路基板上に垂直に取り付けられた場合の、集積回路チップの冷却を説明するために、システムの一実施形態を示す上側等角図。

垂直に取り付けられた基板に隣接して冷却プレートが配置された場合の、集積回路チップの冷却を説明するために、システムの一実施形態を示す上側等角図。

集積回路チップを冷却するための一実施形態を説明するために、システムの一実施形態を示す側面図。

集積回路チップを冷却するための別の実施形態を説明するために、システムの一実施形態を示す側面図。

集積回路チップを冷却するためのさらに別の実施形態を説明するために、システムの一実施形態を示す側面図。

冷却プレートと、流路がミリング加工されたコンテナとを説明するために、システムの一実施形態の側面図。

冷却プレートの一実施形態の等角図。

誘導結合プラズマ（ＩＣＰ）／トランス結合（ＴＣＰ）チャンバとマッチレスプラズマ源との併用を説明するために、システムの一実施形態を示す図。

マッチレスプラズマ源が基板ホルダに接続され、ＴＣＰコイルがＲＦ整合回路を介してＲＦ発生器に接続されているＩＣＰチャンバの利用を説明するために、システムの一実施形態を示す図。

マッチレスプラズマ源が基板ホルダに接続され、別のマッチレスプラズマ源がＴＣＰコイルに接続されているＩＣＰチャンバの別の利用を説明するために、システムの一実施形態を示す図。

マッチレスプラズマ源のファラデーシールドへの接続を説明するために、システムの一実施形態を示す図。

ＴＣＰプラズマチャンバの異なるＴＣＰコイルが多重的に作動される多重化動作を説明するために、システムの一実施形態を示す図。

マッチレスプラズマ源とＣＣＰチャンバとの併用を説明するために、システムの一実施形態を示す図。

マッチレスプラズマ源が基板ホルダに接続されたＣＣＰチャンバでのマッチレスプラズマ源の利用を説明するために、システムの一実施形態を示す図。

マッチレスプラズマ源が基板ホルダに接続され、別のマッチレスプラズマ源がＣＣＰチャンバの上側電極に接続されたＣＣＰチャンバでのマッチレスプラズマ源の利用を説明するために、システムの一実施形態を示す図。

ＣＣＰチャンバの基板ホルダへのマッチレス電力源およびＲＦ電源の接続を説明するために、システムの一実施形態を示す図。

ＣＣＰチャンバの上側電極へのマッチレス電力源およびＲＦ電源の接続を説明するために、システムの一実施形態を示す図。

ＣＣＰチャンバの上側電極へのマッチレス電力源およびＲＦ電源の接続を説明すると共に、ＣＣＰチャンバの基板ホルダへの別のマッチレス電力源および別のセットのＲＦ電源の接続を説明するために、システムの一実施形態を示す図。

マッチレスプラズマ源に接続されたシャワーヘッドを有するプラズマチャンバを説明するために、システムの一実施形態を示す図。

マッチレスプラズマ源がシャワーヘッドの代わりに基板ホルダに接続された図１６Ａのプラズマチャンバを説明するために、システムの一実施形態を示す図。

マッチレスプラズマ源が基板ホルダに接続され、別のマッチレスプラズマ源がシャワーヘッドに接続されている図１６Ａのプラズマチャンバを説明するために、システムの一実施形態を示す図。

複数のマイクロソースへの複数のマッチレスプラズマ源の接続を説明するために、システムの一実施形態を示す図。

５０ΩのＲＦ発生器およびマッチレスプラズマ源への基板ホルダの接続を説明するために、システムの一実施形態を示す図。

マッチレスプラズマ源からチャック内のグリッドへＲＦ電力を提供すると共に、５０ΩのＲＦ発生器からチャックのカソードへＲＦ電力を提供することを説明するために、システムの一実施形態を示す図。

マッチレスプラズマ源を収容するために用いられるエンクロージャを説明するために、システムの一実施形態を示す図。

ＲＦケーブルおよびＲＦ整合回路を説明するために、システムの一実施形態を示すブロック図。

以下の実施形態は、電極に結合するためのマッチレスプラズマ源について記載する。電極は、多くの形態を取ってよく、高周波（ＲＦ）電力を供給するための多くのタイプのシステムに統合されてよいことを理解されたい。概して、電極は、アンテナと呼んでもよく、アンテナは、電気接続を介してＲＦ電力を受信する。本明細書に記載のいくつかの実施形態の文脈では、ＲＦ電力は、１以上の処理動作を実行するためにプラズマを点火する目的で、チャンバの電極に供給される。例えば、プラズマは、本明細書にわたって記載されるエッチング動作、蒸着動作、チャンバ洗浄動作、および、その他の動作を実行するために、供給されたＲＦ電力を用いて点火されてよい。マッチレスプラズマ源（ＭＰＳ）の例について記載しており、それらの例は、ＲＦ電力の効率的な供給および正確に制御されたプラズマ点火に有用な構造的実施例および用途を示す。本実施形態は、これらの具体的な詳細事項の一部またはすべてがなくとも実施可能であることが明らかである。また、本実施形態が不必要に不明瞭となることを避けるため、周知の処理動作の詳細な説明は省略した。

マッチレスプラズマ源は、プラズマの予点火（ｐｒｅ−ｓｔｒｉｋｉｎｇ）にとって技術的利点を有しており、その利点は、高品質係数を含み、その結果として、高電流および高電圧が得られる。技術的利点は、さらに、安定的な処理動作のためのプラズマの持続可能性に最適な品質係数を含む。さらに、技術的利点は、低コストで高性能のプラズマツールの実現を含む。マッチレスプラズマ源は、低出力インピーダンスを有する。さらに、マッチレスプラズマ源が利用される場合、高周波（ＲＦ）整合回路およびＲＦケーブルを利用する必要がない。

マッチレスプラズマ源は、インピーダンス調整速度を高めるため、高度なパルス能力を提供するため、および、コイル電力多重化を提供するために設けられる。マッチレスプラズマ源は、電極（シャワーヘッド、コイル、アンテナ、または、ウエハプラテンなど）に接続されるよう構成される。マッチレスプラズマ源とプラズマチャンバとの間にＲＦケーブルおよびＲＦ整合回路を利用する必要はない。ＲＦ整合回路およびＲＦケーブルがなければ、任意の電力がプラズマチャンバからマッチレスプラズマ源へ向かって反射される機会が低減する（無くなる、など）。ＲＦ整合回路が用いられないので、インピーダンス調整速度が増大する。ＲＦ整合回路は、多数の回路構成要素を有しており、構成要素の一部が、プラズマチャンバに関連するインピーダンスを調整するために調節される。かかる調節は、インピーダンス調整速度を低下させる。本明細書に記載のシステムおよび方法は、ＲＦ整合回路を持たないことで、インピーダンス調整速度を高める。さらに、ＲＦ整合回路およびＲＦケーブルのコストが節約される。

マッチレスプラズマ源は、入力部分および出力部分を有する。入力部分は、駆動周波数で動作する信号発生器を有する。出力部分に関連するリアクタンス回路が、プラズマなしの状態で高品質係数（Ｑ）を生み出す。駆動周波数でリアクタンス回路によって生み出された高Ｑ値は、電極への高電圧の供給を容易にする。電極表面への高電圧は、プラズマチャンバ内のプラズマ点火を非常に好ましくする。

さらに、出力部分は、ハーフブリッジ電界効果トランジスタ（ＦＥＴ）回路を備える。プラズマがプラズマチャンバ内で点火されると、駆動周波数は、ハーフブリッジＦＥＴ回路からの一定の出力電力を維持するように調節される。例えば、高速デジタイザが、入力電流波形および入力電圧波形を測定するために、ハーフブリッジＦＥＴ回路の出力に接続される。入力電流および電圧の波形は、入力電流波形と入力電圧波形との間の位相差がゼロ度になるまで駆動周波数を変化させる際に測定される。このように、位相差をゼロに制御することによって、所望の定電力が電極に供給される。

さらに、電極は、異なるタイプの処理（エッチング、洗浄、スパッタリング、蒸着など）をサポートするために、異なるタイプの波形によって駆動される。例えば、任意形状パルスがハーフブリッジＦＥＴ回路の出力で生成されるか、または、多重状態パルスが出力で生成される。したがって、異なる形状および異なる電力レベルのパルスが、電極を駆動するために用いられる。異なる波形は、ハーフブリッジＦＥＴ回路内のアジャイルＤＣレールの出力で提供される直流（ＤＣ）電圧の量を制御することによって生成される。ＤＣ電圧は、ＤＣアジャイルレールのＤＣ源へ電圧値を提供するコントローラボードによって制御される。さらに、駆動周波数は、プラズマチャンバに関連するインピーダンスを調製するために、１０マイクロ秒未満など、高レートに調製される。

図１は、マッチレスプラズマ源１０２から電極１０６へ電力を供給するためのシステム１００の一実施形態を示す図である。システム１００は、マッチレスプラズマ源１０２およびプラズマチャンバ１０４を備える。マッチレスプラズマ源１０２の一例は、低インピーダンス電圧源である。プラズマチャンバ１０４の例は、容量結合プラズマ（ＣＣＰ）チャンバ、化学蒸着（ＣＶＤ）チャンバ、原子層蒸着（ＡＬＤ）チャンバ、トランス結合プラズマ（ＴＣＰ）リアクタ、プラズマ強化化学蒸着（ＰＥＣＶＤ）チャンバ、プラズマエッチングチャンバ、プラズマ蒸着チャンバ、または、プラズマ強化原子層蒸着（ＰＥＡＬＤ）チャンバ、を含む。さらに、アンテナ１０６の例は、シャワーヘッド、チャック、基板支持体、容量上側電極、トランス結合プラズマ（ＴＣＰ）コイル、および、ウエハプラテン、を含む。マッチレスプラズマ源１０２は、接続１１０（導電体、ＲＦストラップ、シリンダ、ブリッジ導電体、または、それらの組み合わせなど）を介して電極１０６に接続されている。

マッチレスプラズマ源１０２とプラズマチャンバ１０４との間にＲＦ整合回路がないことに注意されたい。さらに、マッチレスプラズマ源をアンテナに接続するＲＦケーブルがない。ＲＦ整合回路は、ＲＦ整合回路の出力に接続された負荷（プラズマチャンバなど）のインピーダンスを、ＲＦ整合回路の入力に接続された供給源（ＲＦ発生器およびＲＦケーブルなど）のインピーダンスと整合させるために、複数の回路構成要素（インダクタおよびキャパシタなど）を備える。マッチレスプラズマ源１０２によって生成された電力の大部分は、電極１０６に印加される。例えば、マッチレスプラズマ源１０２と電極１０６との間にＲＦ整合回路およびＲＦケーブルがないので、電力が、マッチレスプラズマ源１０２から電極１０６へ効率的に供給される。

集積回路がその上に加工される基板１０８（ウエハなど）が、プラズマチャンバ１０４内で、電極１０４の上面の上または電極１０４の下に配置される。マッチレスプラズマ源１０２は、５０キロヘルツ（ｋＨｚ）〜１００メガヘルツ（ＭＨｚ）の範囲の動作周波数で動作することで、整形正弦波形（ＲＦ信号である）を生成する。整形正弦波形は、基板１０８を処理するために、マッチレスプラズマ源１０２から接続１１０を介して電極１０６へ供給される。基板１０８の処理の実例は、基板１０８への材料の蒸着、基板１０８のエッチング、基板１０８の洗浄、および、基板１０８のスパッタリング、を含む。

図２は、マッチレスプラズマ源１０２の詳細を説明するためにシステム２００の一実施形態を示す図である。システム２００は、マッチレスプラズマ源１０２、接続１１０、および、プラズマチャンバ１０４を備える。マッチレスプラズマ源１０２は、入力部分２０２、出力部分２０４、および、リアクタンス回路２０６を備える。入力部分２０２は、出力部分２０４に接続されており、出力部分２０４は、さらに、リアクタンス回路２０６に接続されている。リアクタンス回路２０６は、接続１１０を介して電極１０６に接続されている。

入力部分２０２は、信号発生器と、ゲートドライバの一部と、を備える。出力部分２０４は、ゲートドライバの残り部分と、ハーフブリッジトランジスタ回路と、を備える。リアクタンス回路２０６の一例は、可変キャパシタを含む。リアクタンス回路２０６の別の例は、固定キャパシタを含む。リアクタンス回路２０６のさらに別の例は、直列に、または、並列に、もしくは、それらの組み合わせで、互いに接続された複数のキャパシタおよび／またはインダクタを含む。キャパシタの一部は可変であり、残りのキャパシタは固定である。別の例として、すべてのキャパシタが、可変または固定である。同様に、インダクタの一部は可変であり、残りのインダクタは固定である。別の例として、すべてのインダクタが、可変または固定である。

入力部分２０２は、複数の矩形波信号を生成し、出力部分２０４へ矩形波信号を供給する。出力部分２０４は、入力部分２０２から受信した複数の矩形波信号から増幅矩形波形を生成する。さらに、出力部分２０４は、増幅矩形波形のエンベロープ（ピーク間振幅など）を整形する。例えば、エンベロープを生成するために、整形制御信号２０３が、入力部分２０２から出力部分２０４に供給される。整形制御信号２０３は、増幅矩形波形を整形するために複数の電圧値を有する。

整形された増幅矩形波形は、出力部分２０４からリアクタンス回路２０６へ送信される。リアクタンス回路２０６は、増幅矩形波形のより高次の高調波を除去（例えば、フィルタアウト）して、基本周波数を有する整形正弦波形を生成する。整形正弦波形は、整形されたエンベロープを有する。

整形正弦波形は、基板１０８を処理するために、リアクタンス回路２０６から接続１１０を介して電極１０６へ送信される。例えば、１以上のプロセス材料（フッ素含有ガス、酸素含有ガス、窒素含有ガス、金属および誘電体の蒸着のための液体、など）が、プラズマチャンバ１０４へ供給される。整形正弦波形およびプロセス材料を受け入れると、プラズマが、基板１０８を処理するためにプラズマチャンバ１０４内で点火される。

さらに、リアクタンス回路２０６のリアクタンスが、品質係数制御信号２０７を入力部分２０２からリアクタンス回路２０６へ送信してリアクタンス回路２０６のリアクタンスを変化させることによって変更される。さらに、いくつかの実施形態において、フィードバック信号２０５が、出力部分２０４の出力Ｏ１から入力部分２０２へ送信される。位相差を低減する（無効にする、など）ように出力部分２０４を制御するために、位相差が、フィードバック信号２０５から特定または決定される。

様々な実施形態において、フィードバック信号２０５に加えてまたはその代わりに、任意選択的なフィードバック信号２０９が、リアクタンス回路２０６の出力から入力部分２０２へ供給される。

いくつかの実施形態において、入力部分２０２は、信号発生器を有するコントローラボードを備え、さらに、ゲートドライバを備え、出力部分は、ハーフブリッジトランジスタ回路を備える。

図３Ａは、入力部分２０２、出力部分２０４、および、リアクタンス回路２０６に関するさらなる詳細を説明するためにシステム３００の一実施形態を示す図である。入力部分２０２は、コントローラボード３０２と、ゲートドライバ３１１の一部と、を備える。ゲートドライバ３１１は、コントローラボード３０２に接続されている。出力部分２０４は、ゲートドライバ３１１の残り部分と、ハーフブリッジ電界効果トランジスタ（ＦＥＴ）回路３１８と、を備える。ハーフブリッジＦＥＴ回路３１８または後述するツリーは、本明細書では、増幅回路とも呼ばれ、ゲートドライバ３１１に接続されている。

リアクタンス回路２０６は、キャパシタ３２２Ａを備えており、キャパシタ３２２Ａは、可変キャパシタである。コントローラボード３０２は、コントローラ３０４、信号発生器３０６、および、周波数入力３０８を備える。本明細書で用いられるコントローラの例は、プロセッサおよびメモリデバイスを備える。コントローラのその他の例は、マイクロプロセッサ、特定用途向け集積回路（ＡＳＩＣ）、中央処理装置、プロセッサ、もしくは、プログラマブル論理デバイス（ＰＬＤ）、または、理想的には、フィールドプログラマブルゲートアレイ（ＦＰＧＡ）を含む。信号発生器３０６は、矩形波信号（デジタル波形またはパルス列など）を生成する矩形波オシレータである。矩形波は、第１ロジックレベル（高または１など）と、第２ロジックレベル（低または０など）との間でパルスする。信号発生器３０６は、動作周波数（４００ｋＨｚ、２ＭＨｚ、１３．５６ＭＨｚ、２７ＭＨｚ、または、６０ＭＨｚなど）で矩形波信号を生成する。

ゲートドライバ３１１は、ゲートドライバサブ部分３１０と、キャパシタ３１２と、抵抗器３１４と、トランス３１６の一次巻線３１６Ａと、を有する部分を備える。さらに、ゲートドライバ３１１は、トランス３１６の二次巻線３１６Ｂおよび３１６Ｃを含む残り部分を備える。ゲートドライバサブ部分３１０は、複数のゲートドライバ３１０Ａおよび３１０Ｂを備える。ゲートドライバ３１０Ａおよび３１０Ｂの各々は、一端で正電圧源に接続され、他端で負電圧源に接続されている。

ハーフブリッジＦＥＴ回路３１８は、プッシュプル構成で互いに接続されたＦＥＴ３１８Ａおよび３１８Ｂを備える。ＦＥＴの一例は、金属−酸化物−半導体電界効果トランジスタ（ＭＯＳＦＥＴ）を含む。例示すると、ハーフブリッジＦＥＴ回路３１８の各ＦＥＴは、炭化シリコン、シリコン、または、窒化ガリウムから形成される。各ＦＥＴ３１８Ａおよび３１８Ｂは、所定の範囲（０．０１オーム〜１０オームの範囲など）内にある出力インピーダンスを有する。さらに、ハーフブリッジＦＥＴ回路３１８は、ＤＣレール３１３（点線内に図示）を備えており、ＤＣレール３１３は、ＦＥＴ３１８Ａのドレイン端子ＤおよびＦＥＴ３１８Ａのソース端子Ｓに接続された電圧源Ｖｄｃおよび導電要素３１９（導電体など）を含む。さらに、導電要素３１９は、ＦＥＴ３１８Ｂのドレイン端子ＤおよびＦＥＴ３１８Ｂのソース端子Ｓに接続されている。ＦＥＴ３１８Ａのソース端子Ｓは、ＦＥＴ３１８Ｂのドレイン端子Ｄに接続され、ＦＥＴ３１８のソース端子Ｓは、接地電位に接続されている。プラズマチャンバ１０４内で、電極１０６は、ＴＣＰコイルとして図示されているが、その代わりに、ＣＣＰ構成の電極であってもよい。

システム３００は、さらに、ハーフブリッジＦＥＴ回路３１８の出力Ｏ１に接続された電圧／電流（ＶＩ）プローブ３２４を備える。ＶＩプローブ３２４は、出力Ｏ１での複素電流、出力Ｏ１で複素電圧、および、複素電圧と複素電流との間の位相差、を測定するセンサである。複素電流は、振幅および位相を有する。同様に、複素電圧は、振幅および位相を有する。出力Ｏ１は、ＦＥＴ３１８Ａのソース端子ＳとＦＥＴ３１８Ｂのドレイン端子Ｄとの間にある。ＶＩプローブ３２４は、コントローラ３０４に接続されている。

コントローラ３０４は、周波数入力３０８（動作周波数など）を信号発生器３０６に提供するために、信号発生器３０６に接続されている。コントローラ３０４は、さらに、導電体を介してＤＣレール３１３の電圧源Ｖｄｃに接続されている。さらに、信号発生器３０６は、その出力でゲートドライバ３１０Ａおよび３１０Ｂに接続されている。ゲートドライバ３１０Ａは、キャパシタ３１２に接続され、ゲートドライバ３１０Ｂは、抵抗器３１４に接続されている。キャパシタ３１２および抵抗器３１４は、トランス３１６の一次巻線３１６Ａに接続されている。

さらに、トランス３１６の二次巻線３１６Ｂは、ＦＥＴ３１８Ａのゲート端子に接続され、トランス３１６の二次巻線３１６Ｃは、ＦＥＴ３１８Ｂのゲート端子に接続されている。ハーフブリッジＦＥＴ回路３１８の出力Ｏ１は、キャパシタ３２２Ａに接続され、キャパシタ３２２Ａは、接続１１０を介して電極１０６のＴＣＰコイルに接続されている。

コントローラ３０４は、設定値（周波数入力３０８など）を生成し、周波数入力３０８を信号発生器３０６へ提供する。周波数入力３０８は、動作周波数の値（２ＭＨｚまたは１３．５６ＭＨｚなど）である。信号発生器３０６は、コントローラ３０４から設定値を受信すると、その動作周波数を有する入力ＲＦ信号を生成する。入力ＲＦ信号は、矩形波信号である。ゲートドライバ３１０Ａおよび３１０Ｂは、入力ＲＦ信号を増幅して、増幅ＲＦ信号を生成し、増幅ＲＦ信号をトランス３１６の一次巻線３１６Ａへ供給する。

増幅ＲＦ信号の電流の流れの方向に基づいて、二次巻線３１６Ｂまたは二次巻線３１６Ｃのいずれかが、閾値電圧を有するゲート駆動信号を生成する。例えば、増幅ＲＦ信号の電流が、一次巻線３１６Ａの正帯電端子（点で示す）から一次巻線３１６Ａの負帯電端子（点なし）へ流れる時、二次巻線３１６Ｂは、閾値電圧を有するゲート駆動信号３１５Ａを生成してＦＥＴ３１８Ａをオンにし、二次巻線３１８Ｃは閾値電圧を生成しないため、ＦＥＴ３１８Ｂはオフである。一方、増幅ＲＦ信号の電流が、一次巻線３１６Ａの負帯電端子から、一次巻線３１６Ａの正帯電端子へ流れる時、二次巻線３１６Ｃは、閾値電圧を有するゲート駆動信号３１５Ｂを生成してＦＥＴ３１８Ｂをオンにし、二次巻線３１８Ｂは閾値電圧を生成しないため、ＦＥＴ３１８Ａはオフである。

各ゲート駆動信号３１５Ａおよび３１５Ｂは、矩形波であり、例えば、動作周波数を有するデジタル信号またはパルス信号である。例えば、各ゲート駆動信号３１５Ａおよび３１５Ｂは、低レベルと高レベルとの間で遷移する。ゲート駆動信号３１５Ａおよび３１５Ｂは、動作周波数を有し、互いに関して逆同期している。例示すると、ゲート駆動信号３１５Ａは、低レベル（低電力レベルなど）から高レベル（高電力レベルなど）へ遷移する。ゲート駆動信号３１５Ａが低レベルから高レベルへ遷移する時間間隔または時点に、ゲート駆動信号３１５Ｂは、高レベルから低レベルへ遷移する。同様に、ゲート駆動信号３１５Ａが高レベルから低レベルへ遷移する時間間隔または時点に、ゲート駆動信号３１５Ｂは、低レベルから高レベルへ遷移する。逆同期により、ＦＥＴ３１８Ａおよび３１８Ｂを連続的にオンにすること、ならびに、連続的にオフにすることが可能である。

ＦＥＴ３１８Ａおよび３１８Ｂは、連続的に作動される。例えば、ＦＥＴ３１８Ａがオンにされる時、ＦＥＴ３１８Ｂはオフにされ、ＦＥＴ３１８Ｂがオンにされる時、ＦＥＴ３１８Ａはオフにされる。例示すると、ＦＥＴ３１８がオンにされる期間または時点に、ＦＥＴ３１８Ｂがオフにされる。さらに、ＦＥＴ３１８Ｂがオンにされる期間または時点に、ＦＥＴ３１８Ａがオフにされる。ＦＥＴ３１８Ａおよび３１８Ｂは、同時にまたは同期間中にオンにならない。

ＦＥＴ３１８Ａがオンである時、電流が電源Ｖｄｃから出力Ｏ１へ流れて、出力Ｏ１で電圧を生成し、ＦＥＴ３１８Ｂはオフである。出力での電圧は、コントローラ３０４または任意波形発生器から受信された電圧値に従って生成され、任意波形発生器については後に詳述する。ＦＥＴ３１８Ｂがオフである時、出力Ｏ１から、ＦＥＴ３１８Ｂに接続された接地電位へ流れる電流はない。電流は、出力Ｏ１からキャパシタ３２２Ａへ流れる。電流は、ＦＥＴ３１８Ａがオンである時、電圧源Ｖｄｃからキャパシタ３２２Ａへプッシュされる。さらに、ＦＥＴ３１８Ｂがオンの時、出力Ｏ１で生成された電圧は、出力Ｏ１から、ＦＥＴ３１８Ｂに接続された接地電位へ流れる電流を生成し、ＦＥＴ３１８Ａはオフである。電流は、出力Ｏ１から接地電位へプルされる。ＦＥＴ３１８Ａがオフである時間間隔中、電圧源Ｖｄｃから出力Ｏ１へは電流が流れない。

さらに、コントローラ３０４は、電圧値を有する制御信号（整形制御信号２０３など）を生成し、電圧源Ｖｄｃをコントローラ３０４に接続する導電体を介して制御信号を電圧源Ｖｄｃへ提供する。電圧値は、例えば、アジャイルＤＣレール３１３が０〜８０ボルトの範囲で動作するように、その範囲内にある。電圧値は、電圧信号の整形エンベロープを規定することで出力Ｏ１で増幅矩形波形の整形エンベロープをさらに規定するために電圧源Ｖｄｃによって生成された電圧信号の振幅である。例えば、出力Ｏ１で連続波形を生成するために、電圧値は、連続波形のピーク間振幅を提供する。ピーク間振幅は、連続波形の整形エンベロープを規定する。別の例として、出力Ｏ１でパルス形状の整形エンベロープを有する増幅矩形波形を生成するために、電圧値は、増幅矩形波形のピーク間振幅が、第１パラメータレベル（高レベルなど）から第２パラメータレベル（低レベルなど）へ変化するか、または、第２パラメータレベルから第１パラメータレベルへ変化するように、実質的に瞬時に（例えば、ある時点に、または、所定の時間間隔中に）変更される。さらに別の例として、出力Ｏ１で任意形状の整形エンベロープを有する増幅矩形波形を生成するために、電圧値は、増幅矩形波形のピーク間振幅が、所望の方法で変化するように、コントローラ３０４によって任意に変更される。任意形状の増幅矩形波形が生成される場合、コントローラ３０４は、任意波形発生器として機能する。さらに別の例として、出力Ｏ１でて多重状態パルス形状の整形エンベロープを有する増幅矩形波形を生成するために、電圧値は、増幅矩形波形のピーク間振幅が、高パラメータレベルから１以上の中間レベルへ変化し、その後、１以上の中間レベルから別のレベル（低パラメータレベルまたは高パラメータレベルなど）へ変化するように、実質的に瞬時に（例えば、ある時点に）変更される。多重状態パルス形状の整形エンベロープを有する増幅矩形波形は、任意の数の状態（２〜１０００の範囲など）を有することに注意されたい。

本明細書で利用されるあるパラメータレベルは、別のパラメータレベルの１以上のパラメータ値を除外した１以上のパラメータ値を含む。例えば、あるパラメータレベルでの電力量は、異なるパラメータレベルでの電力量より大きいかまたは小さい。パラメータの例は、電流、電圧、および、電力を含む。

ゲート駆動信号３１５Ａおよび３１５Ｂに基づいてＦＥＴ３１８Ａおよび３１８Ｂを連続的に作動させ、アジャイルＤＣ電圧レールの電圧Ｖｄｃを制御して電圧値を変更することにより、増幅矩形波形が、出力Ｏ１で生成される。増幅矩形波形の増幅の量は、ハーフブリッジＦＥＴ回路３１８のＦＥＴの出力インピーダンス、コントローラ３０４によって電圧源Ｖｄｃに供給される電圧値、および、電圧源Ｖｄｃの最大達成可能電圧値、に基づく。増幅矩形波形は、整形されたエンベロープを有する。キャパシタ３２２Ａは、ＴＣＰコイルのインダクタンスと共に、増幅矩形波形を受信し、増幅矩形波形の高次の高調波を低減（例えば、除去またはフィルタリングなど）して、基本周波数を有する整形正弦波形を生成する。整形正弦波形も、整形されたエンベロープを有する。整形正弦波形は、プラズマチャンバ１０４内でプラズマを点火または維持するために、キャパシタ３２２Ａの出力から接続１１０を介して電極１０６のＴＣＰコイルへ供給される。プラズマは、基板１０８（図１）を処理するために用いられる。

ＶＩプローブ３２４は、出力Ｏ１での増幅矩形波形の複素電圧および電流を測定し、複素電圧および電流を含むフィードバック信号２０５をコントローラ３０４へ提供する。コントローラ３０４は、ＶＩプローブ３２２から受信した複素電圧および電流から、増幅矩形波形の複素電圧と増幅矩形波形の複素電流との間の位相差を特定し、位相差が所定の限度内にあるか否かを判定する。例えば、コントローラ３０４は、位相差がゼロまたはゼロから所定の割合の範囲にあるか否かを判定する。位相差が所定の限度内にないと判定すると、コントローラ３０４は、周波数入力３０８を変更するために、動作周波数の周波数値を変更する。変更された周波数値は、信号発生器３０６の動作周波数を変更するために、コントローラ３０４から信号発生器３０６へ提供される。動作周波数は、例えば、１０マイクロ秒以下で変更される。信号発生器３０６の動作周波数は、コントローラ３０４が、ＶＩプローブ３２４によって測定される複素電圧および複素電流の間の位相差が所定の限度内にあると判定するまで変更する。複素電圧および複素電流の間の位相差が所定の限度内にあると判定すると、コントローラ３０４は、周波数入力３０８をさらに変更することはない。位相差が所定の限度内にある時、所定の量の電力が、出力Ｏ１からリアクタンス回路２０６を介して電極１０６へ供給される。

周波数入力３０８の変更に加えてまたはその代わりに、コントローラ３０４は、電圧源Ｖｄｃによって生成される電圧信号を変化させるためにアジャイルＤＣレール電圧Ｖｄｃに供給される電圧値を変更する。変更された電圧値を受信すると、電圧源Ｖｄｃは、変更された電圧値を有するように電圧信号を変化させる。コントローラ３０４は、所定の電力設定点に達するまで電圧値を変化させ続ける。所定の電力設定点は、コントローラ３０４のメモリデバイスに格納される。

様々な実施形態において、出力Ｏ１での増幅矩形波形の電圧を変化させる代わりに、増幅矩形波形の電流が変更される。例えば、電圧値の変化は、ハーフブリッジＦＥＴ回路３１８の出力Ｏ１で生成される増幅矩形波形の電流の変化を制御する。例示すると、電圧値は、出力Ｏ１で増幅矩形波形の所定の電流値を実現するように変更される。所定の電流値は、コントローラ３０４のメモリデバイスに格納される。さらに、様々な実施形態において、出力Ｏ１での増幅矩形波形の電圧を変化させる代わりに、増幅矩形波形の電力が変更される。例えば、電圧値の変化は、出力Ｏ１で生成される増幅矩形波形の電力の変化を制御する。例えば、電圧値は、出力Ｏ１で増幅矩形波形の所定の電力値を実現するように変更される。所定の電力値は、コントローラ３０４のメモリデバイスに格納される。出力Ｏ１で生成される増幅矩形波形の電圧、電流、または、電力の任意の変化は、リアクタンス回路２０６の出力で生成される整形正弦波形の電圧、電流、または、電力に、同じ変化を生み出す。

いくつかの実施形態において、コントローラ３０４は、モータドライバおよびモータを介してリアクタンス回路２０６に接続される。モータドライバの一例は、１または複数のトランジスタを含む。コントローラ３０４は、モータドライバからモータへ送信される電流信号を生成するために、信号（品質係数制御信号２０７など）をモータドライバへ送信する。モータは、電流信号を受信すると、リアクタンス回路２０６のリアクタンスを変化させるように動作する。例えば、モータは、リアクタンス回路２０６の静電容量を変化させるために、キャパシタ３２２Ａのプレート間の領域を変化させるよう動作する。別の例として、モータは、リアクタンス回路２０６のインダクタのインダクタンスを変化させるよう動作する。例えば、リアクタンス回路２０６のリアクタンスは、リアクタンス回路２０６の所定の品質係数（高品質係数など）を維持するように変更される。別の例として、リアクタンス回路２０６のリアクタンスは、リアクタンス回路２０６が接続されたプラズマチャンバのタイプ（ＣＣＰまたはＩＣＰなど）に基づいて変更される。

キャパシタ３１２および抵抗器３１４
キャパシタ３１２は、一次巻線３１６Ａのインダクタンスを低減（キャンセルまたは打ち消すなど）する静電容量を有する。一次巻線３１６Ａのインダクタンスの低減は、ゲート駆動信号３１５Ａおよび３１５Ｂの矩形の生成を容易にする。さらに、抵抗器３１４は、信号発生器３０６によって生成される矩形波信号の振動を低減する。

アジャイルＤＣレール３１３
ＤＣレール３１３は、コントローラ３０４による電圧源Ｖｄｃの高速制御がある点でアジャイルである。コントローラ３０４および電圧源Ｖｄｃは両方とも、電子回路であり、それにより、コントローラ３０４２は実質的に瞬時に電圧源Ｖｄｃを制御することができる。例えば、コントローラ３０４が電圧値を電圧源Ｖｄｃへ送信すると、電圧源Ｖｄｃは、電圧源によって生成される電圧信号の電圧を変化させる。

抵抗３２０
抵抗３２０は、ハーフブリッジＦＥＴ回路３１８の出力Ｏ１によって見られる。抵抗３２０は、プラズマチャンバ１０４内で点火された時のプラズマにおける電極１０６内の漂遊抵抗および接続１１０の漂遊抵抗である。

キャパシタ３２２Ａ
ＴＣＰコイルのインダクタンスと組み合わせてキャパシタ３２２Ａは、高品質係数（Ｑ）を有する。例えば、キャパシタ３２２Ａにおいて失われる増幅矩形波形の電力の量は、キャパシタ３２２Ａを介して電極１０６に伝達される増幅矩形波形の電力の量に比べて低い。増幅矩形波形の電力は、キャパシタ３２２Ａから電極１０６へ出力される整形正弦波形によって伝達される。回路の高品質係数は、プラズマチャンバ１０４内での高速プラズマ点火を容易にする。さらに、キャパシタ３２２Ａは、ＴＣＰコイルおよびプラズマチャンバ１０４内で点火された時のプラズマの誘導リアクタンスを共振させる静電容量値を有する。例えば、リアクタンス回路２０６は、電極１０６のリアクタンス、接続１１０のリアクタンス、プラズマチャンバ１０４内で点火された時のプラズマのリアクタンス、または、それらの組みあわせを低減（例えば、無効にするまたはキャンセルする）リアクタンスを有する。リアクタンス回路２０６のリアクタンスは、キャパシタ３２２Ａの静電容量を調整することによって達成される。ＣＣＰチャンバの場合、リアクタンス回路２０６は、１以上のインダクタを備え、インダクタのリアクタンスは、１以上のインダクタのインダクタンスを調製することによって達成される。リアクタンスの低減により、出力Ｏ１は、抵抗３２０を見て、全くリアクタンスを見ない。

ＦＥＴ３１８Ａおよび３１８Ｂ
ハーフブリッジＦＥＴ回路３１８または図１１Ａおよび図１１Ｂで後述するツリーの各ＦＥＴは、いくつかの実施形態において、炭化シリコンから製造される。炭化シリコンＦＥＴは、低い内部抵抗および速い切り替え時間を有する。低い内部抵抗は、より高い効率を提供し、かかる効率は、ＦＥＴが、ほぼ瞬間的にオンになり、１０マイクロ秒未満など、高速でオフになることを容易にする。例えば、本明細書に記載の各ＦＥＴは、所定の期間未満（１０マイクロ秒未満など）でオンまたはオフにされる。一例として、各ＦＥＴは、約１マイクロ秒〜約５マイクロ秒の期間でオンまたはオフされる。別の例として、各ＦＥＴは、約３マイクロ秒〜約７マイクロ秒の期間でオンまたはオフされる。さらに別の例として、各ＦＥＴは、約０．５マイクロ秒〜約１０マイクロ秒の期間でオンまたはオフされる。高速なオンおよびオフにより、オンからオフまでの遷移およびオフからオンまでの遷移に、遅延が少ない（例えば、ゼロ）。例えば、ＦＥＴ３１８Ａは、ＦＥＴ３１８Ｂがオフになるのと同時またはその期間中にオンになり、ＦＥＴ３１８Ａは、ＦＥＴ３１８Ｂがオンになるのと同時またはその期間中にオフになる。ＦＥＴ３１８Ａおよび３１８Ｂのオン時間の重複が発生すると、シュートスルーが生じ、ＦＥＴを損傷しうる。ＦＥＴのほぼ瞬間的なオンおよびオフは、シュートスルーの起きる可能性を低減するため、損傷の可能性を低減する。さらに、炭化シリコンＦＥＴは、冷却が容易である。例えば、炭化シリコンＦＥＴの低い内部抵抗は、炭化シリコンＦＥＴによって生み出される熱の量を低減する。したがって、冷却プレートまたはヒートシンクを用いて炭化シリコンＦＥＴを冷却するのが容易である。

マッチレスプラズマ源１０２の構成要素（トランジスタなど）は、電子部品である。さらに、マッチレスプラズマ源１０２と電極１０６との間に、ＲＦ整合回路およびＲＦケーブルがない。電子構成要素があり、ＲＦ整合回路およびＲＦケーブルがないことが、再現性および一貫性を容易にすることで、高速なプラズマ点火およびプラズマの持続可能性を容易にしうる。

いくつかの実施形態では、コントローラ３０４に代えてまたはそれに加えて、複数のコントローラが用いられる。例えば、複数のコントローラの１つは、電圧源Ｖｄｃに接続され、複数のコントローラの別の１つは、周波数入力３０８を提供するために、信号発生器３０６に接続される。例示すると、コントローラ３０４は、任意波形発生器（デジタル信号プロセッサなど）に接続され、周波数コントローラに接続される。周波数コントローラは、信号発生器３０６に接続される。コントローラ３０４は、任意波形発生器に信号を送信し、周波数コントローラに別の信号を送信する。コントローラ３０４から信号を受信すると、任意波形発生器は、出力Ｏ１で増幅矩形波形を整形するための整形制御信号２０３の電圧値を生成する。さらに、コントローラ３０４から別の信号を受信すると、周波数コントローラは、フィードバック信号２０５内で受信される複素電圧および複素電流の間の位相差を低減するために信号発生器３０６によって生成される矩形波信号の周波数値を生成する。

様々な実施形態において、コントローラ３０４および信号発生器３０６は、別個の回路基板上に加工される。

いくつかの実施形態において、トランス３１６がゲートドライバ３１１の一部として用いられる代わりに、トランジスタ（ＦＥＴまたは絶縁ゲート型バイポーラトランジスタ（ＩＧＢＴ）など）が、ゲートドライバ３１１の一部を形成するように互いに接続される。

様々な実施形態において、ＦＥＴの代わりに、別のタイプのトランジスタ（ＩＧＢＴ、金属−半導体電界効果トランジスタ（ＭＥＳＦＥＴ）、または、接合型電界効果トランジスタ（ＪＦＥＴ）など）が、本明細書では利用される。

いくつかの実施形態において、ハーフブリッジＦＥＴ回路３１８の代わりに、トランジスタのツリーを備えた別のハーフブリッジ回路が用いられる。例えば、ツリーの第１列は、第１電圧源に接続された３２のトランジスタを含む。３２のトランジスタの半分は、ＦＥＴ３１８Ａが二次巻線３１６Ｂに接続されるのと同じ方法でトランスの二次巻線に接続され、３２のトランジスタの残り半分は、ＦＥＴ３１８Ｂが二次巻線３１６Ｃに接続されるのと同じ方法でトランスの二次巻線に接続される。第１列のそばに配置されたツリーの第２列は、第２電圧源に接続された１６のトランジスタを含む。さらに、ツリーの第３列が、第２列のそばに配置され、８のトランジスタを含む。また、ツリーの第４列が、第３列のそばに配置され、４のトランジスタを含む。ツリーの第５列が、第４列のそばに配置され、出力Ｏ１に接続された２つのトランジスタを含む。

様々な実施形態において、ＶＩプローブ３２４の代わりに、電圧センサおよび電流センサが、出力Ｏ１に接続される。

いくつかの実施形態において、直列キャパシタ３２２Ａに加えて、シャントキャパシタも用いられる。シャントキャパシタは、一端で接続１１０に接続され、他端で接地電位に接続される。様々な実施形態において、複数のシャントキャパシタが、１つのシャントキャパシタの代わりに用いられる。複数のシャントキャパシタは、互いに直列または並列に接続される。

様々な実施形態において、キャパシタ３２２Ａの代わりにまたはそれに加えて、インダクタが、電極１０６のリアクタンスを打ち消すために、キャパシタ３２２Ａに直列または並列で接続される。いくつかの実施形態において、任意の数のインダクタが、電極１０６のリアクタンスを打ち消すために、キャパシタ３２２Ａに直列または並列で接続される。

本明細書に記載のＦＥＴは、ｎ型である。いくつかの実施形態において、ｎ型ＦＥＴの代わりに、ｐ型ＦＥＴが用いられる。例えば、ハーフブリッジ回路において、電圧源Ｖｄｃは、導電要素３１９を介してｐ型ＦＥＴのソース端子に接続される。さらに、ｐ型ＦＥＴのドレイン端子が、別のｐ型ＦＥＴのソース端子に接続される。別のｐ型ＦＥＴのドレイン端子が、接地電位に接続される。

図３Ｂは、ＶＩプローブ３２４（図３Ａ）の代わりに、電圧プローブ３５０および電流プローブ３５２が用いられることを説明するためにシステム３４８の一実施形態を示す図である。システム３４８は、システム３４８で、ＶＩプローブ３５０の代わりに、電圧プローブおよび電流プローブスルー５２が用いられていることを除けば、システム３００と同じである。電圧プローブ３５０は、出力Ｏ１で増幅矩形波形の電圧を測定するためにハーフブリッジＦＥＴ回路３１８の出力Ｏ１に接続されたセンサである。さらに、電流プローブ３５２は、接続１１０上の点（リアクタンス回路２０６の出力、など）に接続されている。その点は、リアクタンス回路２０６と電極１０６との間に位置する。電圧プローブ３５０は、導電体を介して、コントローラ３０４に接続され、電流プローブ３５２は、導電体を介してコントローラ３０４に接続される。

電圧プローブ３５０は、出力Ｏ１で増幅矩形波形の複素電圧を測定し、複素電圧をコントローラ３０４へ提供する。さらに、電流プローブ３５２は、リアクタンス回路３２２Ａから出力された整形正弦波形の複素電流を測定し、複素電流をコントローラ３０４へ提供する。複素電圧は、フィードバック信号２０５内で提供され、複素電流は、任意選択的なフィードバック信号２０９内でコントローラ３０４に提供される。コントローラ３０４は、複素電圧の位相および複素電流の位相を特定し、複素電圧および複素電流の位相間の位相差を決定する。コントローラ３０４は、所定の限度内になるように位相差を低減するために、信号発生器３０６の動作周波数、または、出力Ｏ１でのパラメータの大きさ、もしくは、それらの組みあわせを制御する。

図３Ｃは、ハーフブリッジＦＥＴ回路３１８（図３Ａ、図３Ｂ、および、図３Ｄ）のＦＥＴ３１８Ａおよび３１８Ｂを通した電圧を制限するために利用されるダイオードを説明するためにシステム３７０の一実施形態を示す図である。システム３７０は、システム３７０において複数のダイオードＤ１およびＤ２が利用されることを除けば、図３Ａのシステム３００または図３Ｂのシステム３４８と同じである。さらに、システム３７０では、キャパシタ３７２が利用される。ダイオードＤ１は、ＦＥＴ３１８Ａのドレインおよびソース端子の間に接続され、ダイオードＤ２は、ＦＥＴ３１８Ｂのドレインおよびソース端子の間に接続されている。さらに、キャパシタ３７２は、ＦＥＴ３１８Ａのドレイン端子ＤおよびＦＥＴ３１８Ｂのソース端子Ｓに接続されている。

ＦＥＴ３１８Ａがオンにされ、ＦＥＴ３１８Ｂがオフにされると、ＦＥＴ３１８Ａを通した電圧は、ダイオードＤ１によって制限されるまで、正方向に上昇し続ける。同様に、ＦＥＴ３１８Ａがオフにされ、ＦＥＴ３１８Ｂがオンにされると、ＦＥＴ３１８Ｂを通した電圧は、ダイオードＤ２によって制限されるまで、負方向に上昇し続ける。したがって、ダイオードＤ１は、ＦＥＴ３１８Ａを通したシュートスルーの可能性を低減し（例えば、防止し）、ダイオードＤ２は、ＦＥＴ３１８Ｂを通した電圧のシュートスルーの可能性を低減する（例えば、防止する）。

ＦＥＴ３１８Ａおよび３１８Ｂのオフおよびオンに遅延がある場合、ＤＣレール３１３における電流が、キャパシタ３７２を通り、キャパシタ３２２Ａを介して出力Ｏ１から電極１０４へ電流が流れる可能性を低減する。例えば、ＦＥＴ３１８Ａおよび３１８Ｂの両方がオンまたはオフである期間中に、電流がＤＣレール３１３からキャパシタ３７２へ流れる。これは、電極１０４へ電流が流れる可能性を低減する。

図３Ｃの実施形態に図示されたダイオードは、図３Ａ、図３Ｂ、および、図３Ｄの実施形態のいずれかにおける対応するＦＥＴに接続されてよいことに注意されたい。

図３Ｄは、プラズマチャンバ１０４がＣＣＰプラズマチャンバである場合に、プラズマチャンバ１０４に接続されたインダクタ３８２を有するリアクタンス回路２０６を説明するためにシステム３８０の一実施形態を示す図である。システム３８０は、システム３８０において、プラズマチャンバ１０４がＣＣＰプラズマチャンバであることを除けば、図３Ａのシステム３００と同じである。プラズマチャンバ１０４がＣＣＰプラズマチャンバである場合、リアクタンス回路２０６は、キャパシタ３２２Ａの代わりにインダクタ３８２を含む。インダクタ３８２は、出力Ｏ１と、電極１０６（ＣＣＰチャンバのチャックの上側電極または下側電極など）とに接続される。

いくつかの実施形態では、インダクタ３８２の代わりに、可変インダクタが用いられる。可変インダクタのインダクタンスは、キャパシタ３２２Ａの静電容量がコントローラ３０４によって制御されるのと同じ方法で、コントローラ３０４によって制御される。様々な実施形態において、リアクタンス回路２０６は、直列に、または、並列に、もしくは、それらの組み合わせで、互いに接続された複数のインダクタを備える。インダクタの一部は可変であり、残りのインダクタは固定である。別の例として、リアクタンス回路２０６のすべてのインダクタが、可変または固定である。

図４Ａは、ハーフブリッジＦＥＴ回路３１８（図３Ａおよび図３Ｂ）の出力Ｏ１で生成される増幅矩形波形の一例である増幅矩形波形４０６のエンベロープ４０８の整形を説明するためにグラフ４０２の一実施形態を示す図である。グラフ４０２は、時間ｔに対して増幅矩形波形４０６のパラメータをプロットしている。図に示すように、増幅矩形波形４０６は、複数のパラメータレベル（例えば、低レベルＰ１および高レベルＰ２など）の間で遷移する。低レベルＰ１は、高レベルＰ２のピーク間振幅よりも小さいピーク間振幅を有する。

いくつかの実施形態において、整形エンベロープ４０８を有する増幅矩形波形４０６の代わりに、異なる形状（任意形状、マルチレベルパルス形状、連続波形状、または、三角形状など）の整形エンベロープを有する別の増幅矩形波形が生成されることに注意されたい。

図４Ｂは、ハーフブリッジＦＥＴ回路３１８（図３Ａおよび図３Ｂ）の出力Ｏ１で生成される増幅矩形波形４０６の高次の高調波の除去を説明するためにグラフ４０４の一実施形態を示す図である。グラフ４０４は、時間ｔに対して増幅矩形波形４０６のパラメータをプロットしている。増幅矩形波形４０６は、基本周波数を有する波形４０８Ａと、より高次の高調波周波数を有する多数の波形（波形４０８Ｂおよび４０８Ｃなど）と、で構成される。波形４０８Ｂは、二次高調波周波数を有し、波形４０８Ｃは、三次高調波周波数を有する。リアクタンス回路２０６（図３Ａおよび図３Ｂ）の高品質係数は、リアクタンス回路２０６の出力で波形４０８Ａを提供するために、増幅矩形波形４０６から高次の高調波を除去することを容易にする。波形４０８Ａは、リアクタンス回路２０６から電極１０６に供給される。 波形４０８Ａは、リアクタンス回路２０６から出力される整形正弦波形の一例である。

図５Ａは、整形エンベロープの一例であるエンベロープ５０６を有する整形正弦波形５０４を説明するためにグラフ５０２の一実施形態を示す図である。整形正弦波形波形５０４は、リアクタンス回路２０６（図２）から出力される整形正弦波形の一例である。グラフ５０４は、時間ｔに対して整形正弦波形５０４のパラメータをプロットしている。エンベロープ５０６は、ピーク間パラメータ（ピーク間電圧など）であり、矩形形状（パルス形状など）を有する。

図５Ｂは、三角形状正弦波形５１０を説明するためにグラフ５０８の一実施形態を示す図である。三角形状正弦波形５１０は、リアクタンス回路２０６（図２）から出力される整形正弦波形の一例である。グラフ５０８は、時間ｔに対して三角形状正弦波形５１０のパラメータをプロットしている。整形正弦波形５１０は、整形エンベロープの一例である三角形エンベロープ５１２を有する。

いくつかの実施形態において、リアクタンス回路２０６（図２）から出力される整形正弦波形は、鋸歯波形であるエンベロープを有する。

図５Ｃには、多重状態正弦波形５１６を説明するためにグラフ５１４の一実施形態を示す図である。グラフ５１４は、時間ｔに対して多重状態正弦波形５１６のパラメータをプロットしている。整形正弦波形波形５１６は、リアクタンス回路２０６（図２）から出力される整形正弦波形の一例である。多重状態正弦波形５１６は、複数の状態Ｓ１、Ｓ２、および、Ｓ３を有するエンベロープ５１８を有する。エンベロープ５１８は、整形エンベロープの一例である。状態Ｓ１中の多重状態正弦波形５１６のピーク間パラメータは、状態Ｓ２中の多重状態正弦波形５１６のピーク間パラメータよりも大きい。さらに、状態Ｓ２中の多重状態正弦波形５１６のピーク間パラメータは、状態Ｓ３中の多重状態正弦波形５１６のピーク間パラメータよりも大きい。状態Ｓ１、Ｓ２、および、Ｓ３は、信号発生器３０６（図３Ａおよび図３Ｂ）の動作周波数よりも低い周波数で繰り返す。整形正弦波形５１６は、その動作周波数を有する。

いくつかの実施形態において、状態Ｓ１中の多重状態正弦波形５１６のピーク間パラメータは、状態Ｓ２中の多重状態正弦波形５１６のピーク間パラメータとは異なる（より小さいまたは大きい）。さらに、状態Ｓ２中の多重状態正弦波形５１６のピーク間パラメータは、状態Ｓ３中の多重状態正弦波形５１６のピーク間パラメータとは異なる（より大きいまたは小さい）。また、状態Ｓ３中の多重状態正弦波形５１６のピーク間パラメータは、状態Ｓ１中の多重状態正弦波形５１６のピーク間パラメータとは異なる（より大きいまたは小さい）。

図５Ｄは、多重状態正弦波形５２２を説明するためにグラフ５２０の一実施形態を示す図である。グラフ５２０は、時間ｔに対して多重状態正弦波形５２２のパラメータをプロットしている。整形正弦波形波形５２２は、リアクタンス回路２０６（図２）から出力される整形正弦波形の一例である。多重状態正弦波形５２２は、複数の状態Ｓ１、Ｓ２、Ｓ３、および、Ｓ４を有するエンベロープ５２４を有する。エンベロープ５２４は、整形エンベロープの一例である。状態Ｓ１中の多重状態正弦波形５２２のピーク間パラメータは、状態Ｓ２中の多重状態正弦波形５２２のピーク間パラメータよりも大きい。さらに、状態Ｓ２中の多重状態正弦波形５２２のピーク間パラメータは、状態Ｓ３中の多重状態正弦波形５２２のピーク間パラメータよりも大きい。また、状態Ｓ３中の多重状態正弦波形５２２のピーク間パラメータは、状態Ｓ４中の多重状態正弦波形５２２のピーク間パラメータよりも大きい。図５Ｄに示すように、状態Ｓ１、Ｓ２、Ｓ３、および、Ｓ４は、信号発生器３０６（図３Ａおよび図３Ｂ）の動作周波数よりも低い周波数で繰り返す。整形正弦波形５２２は、その動作周波数を有する。

いくつかの実施形態において、状態Ｓ１中の多重状態正弦波形５２２のピーク間パラメータは、状態Ｓ２中の多重状態正弦波形５２２のピーク間パラメータとは異なる（より小さいまたは大きい）。さらに、状態Ｓ２中の多重状態正弦波形５２２のピーク間パラメータは、状態Ｓ３中の多重状態正弦波形５２２のピーク間パラメータとは異なる（より大きいまたは小さい）。また、状態Ｓ３中の多重状態正弦波形５２２のピーク間パラメータは、状態Ｓ４中の多重状態正弦波形５２２のピーク間パラメータとは異なる（より大きいまたは小さい）。状態Ｓ４中の多重状態正弦波形５２２のピーク間パラメータは、状態Ｓ１中の多重状態正弦波形５２２のピーク間パラメータとは異なる（より大きいまたは小さい）。

図５Ｅは、整形正弦波形５２６の多重パルス化を説明するためにグラフ５２４の一実施形態を示す図である。グラフ５２４は、時間ｔに対して多重状態正弦波形５２６のパラメータをプロットしている。整形正弦波形波形５２６は、リアクタンス回路２０６（図２）から出力される整形正弦波形の一例である。整形正弦波形５２６は、状態Ｓ１〜Ｓｎの間で交互に起きる多重状態エンベロープ５２８を有しており、ここで、ｎは、１より大きい整数である。例えば、多重状態エンベロープ５２８は、状態Ｓ１から状態Ｓ２へ遷移する。多重状態エンベロープ５２８は、さらに、状態Ｓｎに到達するまで、状態Ｓ２から状態Ｓ３へ、などと、遷移する。一例として、ｎの値は、４〜１０００の範囲である。例示すると、整形正弦波形５２６は、１００の状態を有する。状態Ｓ１〜Ｓｎは、周期的に繰り返す。エンベロープ５２８は、整形エンベロープの一例である。

状態Ｓ１〜Ｓｎの内の１状態の間のパラメータレベル（ピーク間パラメータ値など）は、状態Ｓ１〜Ｓｎの内の別の１状態の間のパラメータレベルとは異なることに注意されたい。例えば、状態Ｓ１〜Ｓ５中のピーク間パラメータ値は、互いに異なる。図５Ｅに示すように、状態Ｓ１〜Ｓｎは、信号発生器３０６（図３Ａおよび図３Ｂ）の動作周波数よりも低い周波数で繰り返す。整形正弦波形５２６は、その動作周波数を有する。

図５Ｆは、整形正弦波形５３２のエンベロープ５３４を説明するグラフ５３０の一実施形態を示す図である。エンベロープ５３４は、整形エンベロープの一例である。整形正弦波形波形５３２は、リアクタンス回路２０６（図２）から出力される整形正弦波形の一例である。グラフ５３０は、時間ｔに対して整形正弦波形５３２のパラメータをプロットしている。

整形正弦波形５３２は、任意形状のエンベロープ５３４を有する。例えば、エンベロープ５３４は、周期的に繰り返す複数の状態Ｓ１〜Ｓ８を有する。各状態Ｓ１およびＳ２中、エンベロープ５３４は、ゼロの傾きを有する。さらに、状態Ｓ３中、エンベロープ５３４は、正の傾きを有し、状態Ｓ４中、エンベロープ５３４は、負の傾きを有する。さらに、状態Ｓ５中、エンベロープ５３４は、正の傾きを有する。状態Ｓ６中、エンベロープ５３４は、負の傾きを有し、状態Ｓ７中、エンベロープ５３４は、正の傾きを有する。状態Ｓ８中、エンベロープ５３４は、負の傾きを有する。図５Ｆに示すように、状態Ｓ１〜Ｓ８は、信号発生器３０６（図３Ａおよび図３Ｂ）の動作周波数よりも低い周波数で繰り返す。整形正弦波形５３２は、その動作周波数を有する。

いくつかの実施形態において、エンベロープ５３２は、状態Ｓ１〜Ｓ８の内の１以上の状態の間に、図５Ｆに示したのと異なる傾きを有することに注意されたい。例えば、状態Ｓ４中、負の傾きの代わりに、整形正弦波形５３２は、正の傾きまたはゼロの傾きを有する。別の例において、状態Ｓ５中、正の傾きの代わりに、整形正弦波形５３２は、負の傾きまたはゼロの傾きを有する。

図５Ｇは、連続波形を有する整形正弦波形５３８を説明するためにグラフ５３６の一実施形態を示す図である。例えば、整形正弦波形５３８は、あるパラメータレベルから別のパラメータレベルへパルスされない連続的なエンベロープ５４０を有する。さらに例示すると、整形正弦波形５３８のピーク間パラメータは、一定であるか、もしくは、定数とその定数の所定の変動との間にある。エンベロープ５４０は、整形エンベロープの一例である。グラフ５３６は、時間ｔに対して整形正弦波形５３８のパラメータをプロットしている。整形正弦波形波形５３８は、リアクタンス回路２０６（図２）から出力される整形正弦波形の一例である。

図５Ｈは、リアクタンス回路２０６（図２）から出力されるパルス状正弦波形のエンベロープ５４２を説明するためにグラフ５４０の一実施形態を示す図である。グラフ５４０は、ミリ秒で測定された時間ｔに対してパルス状正弦波形の電力をプロットしている。エンベロープ５４２を有するパルス状正弦波形は、図５Ａの正弦波形５０４と同様である。エンベロープ５４２は、パルスの形状を有しており、低状態と高状態との間で遷移する。低状態は、高状態の電力レベルよりも低い電力レベル（１以上の電力量など）を有する。例えば、高状態のすべての電力量は、３５０〜４００ワットの間の範囲にあり、低状態のすべての電力量は、８０ワット〜１２０ワット間の範囲にある。

図５Ｈは、リアクタンス回路２０６（図２）から出力される整形正弦波形のエンベロープ５４６を説明するためにグラフ５４４の一実施形態を示す図である。グラフ５４４は、ミリ秒で測定された時間ｔに対して整形正弦波形の電力をプロットしている。エンベロープ５４６を有する整形正弦波形は、図５Ｂの正弦波形５１０と同様である。エンベロープ５４６は、三角形である。例えば、エンベロープ５４６は、正の傾きの直後に負の傾きを有する。負の傾きの直後に、別の正の傾きが続き、その後に、別の負の傾きが続く。

図６Ａは、グラフ６００の一実施形態であり、信号発生器３０６（図３Ａおよび図３Ｂ）の動作周波数の変化に伴う電極１０６（図１）に関連する電流および電圧の比の大きさの変化を説明するための共振プロットである。グラフ６００は、プラズマチャンバ１０４（図１）内でプラズマが点火されない場合に生成される。電流および電圧は、電極１０６で測定される。グラフ６００は、信号発生器３０６の動作周波数に対して電流および電圧の比の大きさの変化をプロットしている。グラフ６００から明らかなように、電極１０６の品質係数Ｑは、プラズマがプラズマチャンバ１０４内で点火されない場合に高い。

図６Ｂは、グラフ６０２の一実施形態であり、信号発生器３０６（図３Ａおよび図３Ｂ）の動作周波数の変化に伴う電極１０６（図１）での電圧、電流、および、電力の変化を説明するための共振プロットである。グラフ６０２は、信号発生器３０６の動作周波数に対して、電極１０６で測定された電力、電圧、および、電流をプロットしている。グラフは、プラズマがプラズマチャンバ１０４（図１）内で点火された場合の、電力、電圧、および、電流をプロットしている。信号発生器３０６の動作周波数は、電極１０６で測定される電力、電圧、および、電流を制御するために、コントローラ３０４（図３Ａおよび図３Ｂ）によって制御される。グラフ６０２から明らかなように、電極１０６での品質係数Ｑは、プラズマチャンバ１０４内のプラズマによるエネルギの消費のために、グラフ６００に示した品質係数と比べて小さくなる。

図７Ａは、ウエハの表面においてミリアンペア（ｍＡ）で測定されたイオン飽和電流Ｉｓａｔを説明するためにグラフ７０２の一実施形態を示す図である。グラフ７０２は、マッチレスプラズマ源１０２とプラズマチャンバ１０４との間にＲＦ整合回路およびＲＦケーブルを接続することなしにマッチレスプラズマ源１０２（図１）に接続されたプラズマチャンバ１０４（図１）内で処理された異なるウエハについて、ウエハ中心からの距離に対してイオン飽和電流をプロットしている。ウエハ中心からの距離は、ミリメートル（ｍｍ）で測定されている。径方向イオン飽和電流への異なる電力比の影響が、図７Ａに示されている。

図７Ｂは、図１９で後に示すシステム１９０２でＲＦ整合回路およびＲＦケーブルが利用される場合のイオン飽和電流を説明するためにグラフ７０４の一実施形態を示す図である。システム１９０２は、ＲＦケーブル１９０８およびＲＦ整合回路１９０６を備える（図１９）。グラフ７０４は、ウエハ中心からの距離に対してイオン飽和電流をプロットしている。径方向イオン飽和電流への異なる電力比の影響が、グラフ７０４に示されている。システム１００（図１）またはシステム１３０２を用いた場合に、ウエハの表面におけるイオン飽和電流が類似することに注意されたい。

図８は、図１のシステム１００の利用が、プラズマチャンバ１０４（図１）内のプラズマのインピーダンス調整範囲を、ＲＦ整合回路を用いて達成されるのと比べて同等に達成することを容易にすることを説明するためにグラフ８００の一実施形態を示す図である。グラフ８００は、プラズマの抵抗Ｒに対して、プラズマチャンバ１０４内のプラズマのリアクタンスＸをプロットしている。グラフ８００は、プラズマの抵抗およびリアクタンスの値を有する複数の調整範囲Ｔ１、Ｔ２、および、Ｔ３を含み、調整範囲Ｔ１、Ｔ２、および、Ｔ３は、図１に示すようにマッチレスプラズマ源１０２がプラズマチャンバ１０４に接続された場合に達成される。プラズマの抵抗およびリアクタンスのすべての調整範囲Ｔ１、Ｔ２、および、Ｔ３が、図１のシステム１００を用いて達成される。

図９Ａは、電極１０６（図２）に提供するためにリアクタンス回路２０６（図２）の出力で供給される電力を説明するためにグラフ９０２の一実施形態を示す図である。電力は、エンベロープ９０４に従って整形される。グラフ９０２は、時間ｔに対して電力をプロットしている。

図９Ｂは、時間ｔに対してプラズマチャンバ１０４（図１）に供給される整形正弦波形の電圧を説明するためにグラフ９０６の一実施形態を示す図である。電圧は、パルス状エンベロープ９０８を有しており、エンベロープは、さらに、上側境界９０８Ａおよび下側境界９０８Ｂを有する。境界９０８Ａおよび９０８Ｂは、ピーク間電圧を規定する。

図９Ｃは、出力Ｏ１（図３Ａおよび図３Ｂ）で電力ＦＥＴ（ＦＥＴ３１８ＡまたはＦＥＴ３１８Ｂ（図３Ａ、図３Ｂ、および、図３Ｄ）など）から提供される電圧を説明するためにグラフ９１０の一実施形態を示す図である。出力Ｏ１での電圧は、エンベロープ９１２を有しており、エンベロープは、さらに、上側境界９１２Ａおよび下側境界９１８Ｂを有する。境界９１２Ａおよび９１２Ｂは、ピーク間電圧を規定する。

図９Ｄは、出力Ｏ１で電力ＦＥＴ（図３Ａ、図３Ｂ、および、図３Ｄ）から提供される電流を説明するためにグラフ９１４の一実施形態を示す図である。出力Ｏ１での電流は、エンベロープ９１６を有しており、エンベロープは、さらに、上側境界９１６Ａおよび下側境界９１６Ｂを有する。境界９１６Ａおよび９１６Ｂは、ピーク間電流を規定する。

図１０Ａは、ミリ秒（ｍｓ）で測定された時間ｔに対する信号発生器３０６（図３Ａおよび図３Ｂ）の動作周波数のプロット１００２を示すグラフ１０００の一実施形態である。動作周波数は、所定の時間間隔（５０マイクロ秒（μｓ）以下など）未満で、コントローラ３０４（図３Ａ、図３Ｂ、および、図３Ｄ）によって調整される。例えば、コントローラ３０４による信号発生器３０６の動作周波数の任意の変更は、ゲートドライバ３１１、ハーフブリッジＦＥＴ回路３１８、および、リアクタンス回路２０６（図３Ａ、図３Ｂ、および、図３Ｄ）を介して、５０マイクロ秒以下で、電極１０６へ伝えられる。その所定の期間は、プラズマチャンバ１０４内のプラズマのプラズマインピーダンスを達成することを容易にする。所定の時間間隔の別の例は、１００マイクロ秒を含む。例えば、動作周波数は、１０マイクロ秒〜１００マイクロ秒の間の期間で調整される。所定の時間間隔のさらに別の例は、７０マイクロ秒を含む。例えば、動作周波数は、２０マイクロ秒〜７０マイクロ秒の間の期間で調整される。動作周波数が調整される時に、信号発生器３０６の自己調整が起きる。

図１０Ｂは、ハーフブリッジＦＥＴ回路３１８（図３Ａ、図３Ｂ、および、図３Ｄ）の出力Ｏ１で測定された電圧信号１００６Ｂおよび電流信号１００６Ａが、電極１０６へ供給するための電力のレベルを達成するために第１期間中に同相であることを示すグラフ１００４の一実施形態である。グラフ１００４は、時間ｔに対して電流信号１００６Ａおよび電圧信号１００６Ｂをプロットしている。グラフ１００４から明らかなように、０．９５マイクロ秒の時間に、電流信号１００６Ａおよび電圧信号１００６Ｂの両方が同相である。

図１０Ｃは、電圧信号１００６Ｂおよび電流信号１００６Ａが、電極１０６へ供給するための電力のレベルを達成するために第２期間中に同相であることを示すグラフ１００８の一実施形態である。グラフ１００８は、時間ｔに対して電流信号１００６Ａおよび電圧信号１００６Ｂをプロットしている。グラフ１００８から明らかなように、約１マイクロ秒の時間に、電流信号１００６Ａおよび電圧信号１００６Ｂの両方が同相である。

図１０Ｄは、電圧信号１００６Ｂおよび電流信号１００６Ａが、電極１０６へ供給するための電力のレベルを達成するために第３期間中に同相であることを示すグラフ１０１０の一実施形態である。グラフ１０１０は、時間ｔに対して電流信号１００６Ａおよび電圧信号１００６Ｂをプロットしている。グラフ１００８から明らかなように、１．０５マイクロ秒の時間に、電流信号１００６Ａおよび電圧信号１００６Ｂの両方が同相である。したがって、第１、第２、および、第３期間中、電流信号１００６Ａは、第１、第２、および、第３期間中の電力のレベルを達成するために、電圧信号１００６Ｂと同相であることに注意されたい。

図１１Ａは、ＦＥＴ１１０２Ａ、１１０２Ｂ、１１０２Ｃ、１１０２Ｄ、１１０２Ｅ、１１０２Ｆ、１１０２Ｇ、１１０２Ｈ、１１０２Ｉ、１１０２Ｊ、１１０２Ｋ、１１０２Ｌ、１１０２Ｍ、１１０２Ｎ、１１０２Ｏ、および、１１０２Ｐ、ならびに、トランス１１０６Ａ、１１０６Ｂ、１１０６Ｃ、１１０６Ｄ、１１０６Ｅ、１１０６Ｆ、および、１１０６Ｇのツリー１１０１を示す、システム１１００の一実施形態の図である。

システム１１００は、ツリー１１０１、キャパシタ３２２Ａ、および、プラズマ負荷を備える。プラズマ負荷は、電極１０６と、点火された時のプラズマと、を含む。ツリー１１０１は、複数のハーフブリッジ回路１１０４Ａ、１１０４Ｂ、１１０４Ｃ、１１０４Ｄ、１１０４Ｅ、１１０４Ｆ、１１０４Ｇ、および、１１０４Ｈを備える。ハーフブリッジ回路１１０４Ａは、ＦＥＴ１１０２Ａおよび１１０２Ｂを備える。同様に、ハーフブリッジ回路１１０４Ｂは、ＦＥＴ１１０２Ｃおよび１１０２Ｄを備え、ハーフブリッジ回路１１０４Ｃは、ＦＥＴ１１０２Ｅおよび１１０２Ｆを備え、ハーフブリッジ回路１１０４Ｄは、ＦＥＴ１１０２Ｇおよび１１０２Ｈを備え、ハーフブリッジ回路１１０４Ｅは、ＦＥＴ１１０２Ｉおよび１１０２Ｊを備える。さらに、ハーフブリッジ回路１１０４Ｆは、ＦＥＴ１１０２Ｋおよび１１０２Ｌを備え、ハーフブリッジ回路１１０４Ｇは、ＦＥＴ１１０２Ｍおよび１１０２Ｎを備え、ハーフブリッジ回路１１０４Ｈは、ＦＥＴ１１０２Ｏおよび１１０２Ｐを備える。

ＦＥＴ１１０２Ａ、１１０２Ｃ、１１０２Ｅ、１１０２Ｇ、１１０２Ｉ、１１０２Ｋ、１１０２Ｍ、および、１１０２Ｏのゲート端子は、ゲートドライバ１１５２Ａ（図１１Ｂ）に接続されており、ＦＥＴ１１０２Ｂ、１１０２Ｄ、１１０２Ｆ、１１０２Ｈ、１１０２Ｊ、１１０２Ｌ、１１０２Ｎ、および、１１０２Ｐのゲート端子は、別のゲートドライバ１１５２Ｂ（図１１Ｂ）に接続されている。

ハーフブリッジ回路１１０４Ａの出力ＯＵＴ１は、トランス１１０６Ａの一次巻線１１０８Ａに接続されている。同様に、ハーフブリッジ回路１１０４Ｂの出力ＯＵＴ２は、トランス１１０６Ａの一次巻線１１０８Ｂに接続されている。さらに、ハーフブリッジ回路１１０４Ｃの出力ＯＵＴ３は、トランス１１０６Ｂの一次巻線１１０８Ｃに接続されており、ハーフブリッジ回路１１０４Ｄの出力ＯＵＴ４は、トランス１１０６Ｂの一次巻線１１０８Ｄに接続されている。また、ハーフブリッジ回路１１０４Ｅの出力ＯＵＴ５は、トランス１１０６Ｃの一次巻線１１０８Ｅに接続されており、ハーフブリッジ回路１１０４Ｆの出力ＯＵＴ６は、トランス１１０６Ｃの一次巻線１１０８Ｆに接続されている。ハーフブリッジ回路１１０４Ｇの出力ＯＵＴ７は、トランス１１０６Ｄの一次巻線１１０８Ｇに接続されており、ハーフブリッジ回路１１０４Ｈの出力ＯＵＴ８は、トランス１１０６Ｄの一次巻線１１０８Ｈに接続されている。

さらに、トランス１１０６Ａの二次巻線１１０８Ｈは、トランス１１０６Ｅの一次巻線１１０８Ｌに接続されている。また、トランス１１０６Ｂの二次巻線１１０８Ｉは、トランス１１０６Ｅの一次巻線１１０８Ｍに接続されている。同様に、トランス１１０６Ｃの二次巻線１１０８Ｊは、トランス１１０６Ｆの一次巻線１１０８Ｎに接続されている。また、トランス１１０６Ｄの二次巻線１１０８Ｋは、トランス１１０６Ｆの一次巻線１１０８Ｏに接続されている。

トランス１１０６Ｅの二次巻線１１０８Ｐは、トランス１１０６Ｇの一次巻線１１０８Ｒに接続されている。同様に、トランス１１０６Ｆの二次巻線１１０８Ｑは、トランス１１０６Ｇの一次巻線１１０８Ｓに接続されている。トランス１１０６Ｇの二次巻線１１０８Ｔは、出力Ｏ１を介してキャパシタ３２２Ａに接続されている。

ＦＥＴ１１０２Ａ、１１０２Ｃ、１１０２Ｅ、１１０２Ｇ、１１０２Ｉ、１１０２Ｋ、１１０２Ｍ、および、１１０２Ｏがオンである時、ＦＥＴ１１０２Ｂ、１１０２Ｄ、１１０２Ｆ、１１０２Ｈ、１１０２Ｊ、１１０２Ｌ、１１０２Ｎ、および、１１０２Ｐはオフであることに注意されたい。例えば、ＦＥＴ１１０２Ａ、１１０２Ｃ、１１０２Ｅ、１１０２Ｇ、１１０２Ｉ、１１０２Ｋ、１１０２Ｍ、および、１１０２Ｏがゲートドライバ１１５２Ａからの信号によってオンにされる時点または時間間隔中に、ＦＥＴ１１０２Ｂ、１１０２Ｄ、１１０２Ｆ、１１０２Ｈ、１１０２Ｊ、１１０２Ｌ、１１０２Ｎ、および、１１０２Ｐは、ゲートドライバ１１５２Ｂからの信号によってオフにされる。同様に、１１０２Ｂ、１１０２Ｄ、１１０２Ｆ、１１０２Ｈ、１１０２Ｊ、１１０２Ｌ、１１０２Ｎ、および、１１０２Ｐがゲートドライバ１１５２Ｂからの信号によってオンにされる時点または時間間隔中に、ＦＥＴ１１０２Ａ、１１０２Ｃ、１１０２Ｅ、１１０２Ｇ、１１０２Ｉ、１１０２Ｋ、１１０２Ｍ、および、１１０２Ｏは、ゲートドライバ１１５２Ａからの信号によってオフにされる。

ＦＥＴ１１０２Ａ、１１０２Ｃ、１１０２Ｅ、１１０２Ｇ、１１０２Ｉ、１１０２Ｋ、１１０２Ｍ、および、１１０２Ｏがオンである時、出力ＯＵＴ１およびＯＵＴ２で生成された正の電圧が、トランス１１０６Ａ、１１０６Ｅ、および、１１０６Ｇを介して変圧され；出力ＯＵＴ３およびＯＵＴ４で生成された正の電圧が、トランス１１０６Ｂ、１１０６Ｅ、および、１１０６Ｇを介して変圧され；出力ＯＵＴ５およびＯＵＴ６で生成された正の電圧が、トランス１１０６Ｃ、１１０６Ｆ、および、１１０６Ｇを介して変圧され；出力ＯＵＴ７およびＯＵＴ８で生成された正の電圧が、トランス１１０６Ｄ、１１０６Ｆ、および、１１０６Ｇを介して変圧され、出力Ｏ１で正の電圧になる。

同様に、ＦＥＴ１１０２Ｂ、１１０２Ｄ、１１０２Ｆ、１１０２Ｈ、１１０２Ｊ、１１０２Ｌ、１１０２Ｎ、および、１１０２Ｐがオンである時、出力ＯＵＴ１およびＯＵＴ２で生成された負の電圧が、トランス１１０６Ａ、１１０６Ｅ、および、１１０６Ｇを介して変圧され；出力ＯＵＴ３およびＯＵＴ４で生成された負の電圧が、トランス１１０６Ｂ、１１０６Ｅ、および、１１０６Ｇを介して変圧され；出力ＯＵＴ５およびＯＵＴ６で生成された負の電圧が、トランス１１０６Ｃ、１１０６Ｆ、および、１１０６Ｇを介して変圧され；出力ＯＵＴ７およびＯＵＴ８で生成された負の電圧が、トランス１１０６Ｄ、１１０６Ｆ、および、１１０６Ｇを介して変圧され、出力Ｏ１で負の電圧になる。

ツリー１１０１のＤＣ電圧源Ｖｄｃによって生成される電圧信号は、電圧源Ｖｄｃ（図３Ａ、図３Ｂ、および、図３Ｄ）によって生成される電圧信号が制御されるのと同じ方法で、コントローラ３０４（図３Ａ、図３Ｂ、および、図３Ｄ）によって制御されることに注意されたい。例えば、コントローラ３０４は、ＤＣ電圧源によって生成される電圧信号を制御するために、ツリー１１０１のＤＣ電圧源Ｖｄｃに接続される。

ツリー１１０１のＤＣ電圧源の数、ツリー１１０１で用いられるＦＥＴの数、および、ツリー１１０１の各電圧源の最高到達可能電圧に基づいて、所定の電力レベルが達成されることに注意されたい。例えば、出力Ｏ１での所定の電力レベルは、ツリー１１０１で利用される複数のハーフブリッジ回路の変化と共に変化する。例示すると、ハーフブリッジ回路の数が増えると、ＦＥＴの数が増える。ＦＥＴの数の増加に伴って、ＦＥＴの出力インピーダンスが増大する。また、ツリー１１０１におけるハーフブリッジ回路の数の増加に伴って、ＤＣ電圧源の数が増える。結果として、出力Ｏ１で達成される所定の電力レベルが変化する。

様々な実施形態において、ツリー１１０１のあるハーフブリッジ回路に接続されたＤＣ電圧源の最高到達可能電圧は、ツリー１１０１の別のハーフブリッジ回路に接続された別のＤＣ電圧源の最高到達可能電圧とは異なる。例えば、最高到達可能電圧Ｖｄｃ１を有する電圧源が、ハーフブリッジ回路１１０４Ａに接続され、最高到達可能電圧Ｖｄｃ２を有する別の電圧源が、ハーフブリッジ回路１１０４Ｂに接続される。

いくつかの実施形態において、所定の数のＦＥＴが、１つのチップ上に集積される。例えば、ハーフブリッジ回路の２つのＦＥＴが、１つのチップ上に集積され、別のハーフブリッジ回路の２つのＦＥＴが、別のチップ上に集積される。別の例として、ＦＥＴサブ回路の内の４つが、１つのチップ上に集積され、別のセットの４つのＦＥＴサブ回路が、別のチップ上に集積される。

図１１Ｂは、出力Ｏ１で増幅矩形波形を生成するためのＦＥＴ３１８Ａ、３１８Ｂ、３１８Ｃ、３１８Ｄ、３１８Ｅ、および、３１８Ｆのツリー１１５６の利用を説明するために、システム１１５０の一実施形態を示す図である。システム１１５０は、システム１１５０において、システム３００または３４８で用いられるのと比べて多くの数のＦＥＴが用いられることを除けば、図３Ａのシステム３００または図３Ｂのシステム３４８と同じである。さらに、システム１１５０は、ゲートドライバ３１１（図３Ａ、図３Ｂ、および、図３Ｄ）の代わりに、ゲート駆動回路１１５８を用いる。ゲート駆動回路１１５８は、マッチレスプラズマ源１０２（図１）内でゲートドライバ３１１（図３Ａ、図３Ｂ、および、図３Ｄ）の代わりに用いられる。さらに、ハーフブリッジＦＥＴ回路３１８（図３Ａ、図３Ｂ、および、図３Ｄ）の代わりに、ツリー１１５６が、マッチレスプラズマ源１０２内で用いられる。

システム１１５０は、ゲート駆動回路１１５８、ツリー１１５６、キャパシタ３２２Ａ、および、電極１０６を備える。ゲート駆動回路１１５８は、ゲートドライバ１１５２Ａおよびゲートドライバ１１５２Ｂを備える。ゲートドライバ１１５２Ｂは、ＮＯＴゲートとして機能する。ゲートドライバ１１５２Ａおよび１１５２Ｂの入力は、信号発生器３０６（図３Ａ、図３Ｂ、および、図３Ｄ））に接続されている。さらに、ゲートドライバ１１５２Ａの出力は、ＦＥＴ３１８Ａから３１８Ｃのゲート端子に接続されている。また、ゲートドライバ１１５２Ａの電圧供給端子は、出力Ｏ１に接続されている。同様に、ゲートドライバ１１５２Ｂの出力は、ＦＥＴ３１８Ｄ〜３１８Ｆのゲート端子に接続されており、ゲートドライバ１１５２Ｂの電圧供給端子は、接地電位に接続されている。

ＦＥＴ３１８Ａのドレイン端子Ｄは、ＤＣ電圧源１１５４Ａに接続され、ＦＥＴ３１８Ｂのドレイン端子Ｄは、別のＤＣ電圧源１１５４Ｂに接続され、ＦＥＴ３１８Ｃのドレイン端子は、さらに別のＤＣ電圧源１１５４Ｃに接続されている。ＦＥＴ３１８Ａ、３１８Ｂ、および、３１８Ｃの各々のソース端子は、出力Ｏ１に接続されている。さらに、ＦＥＴ３１８Ｄ、３１８Ｅ、および、３１８Ｆの各々のソース端子は、接地電位に接続されている。ＦＥＴ３１８Ｄ、３１８Ｅ、および、３１８Ｆの各々のドレイン端子は、出力Ｏ１に接続されている。

ＦＥＴ３１８Ａおよび３１８Ｆはハーフブリッジ回路を形成することに注意されたい。同様に、ＦＥＴ３１８Ｂおよび３１８Ｅは、別のハーフブリッジ回路を形成する。また、ＦＥＴ３１８Ｃおよび３１８Ｄは、さらに別のハーフブリッジ回路を形成する。

信号発生器３０６によって生成された矩形波信号は、ゲートドライバ１１５２Ａによって受信され、ゲート駆動信号１１６０Ａを生成するために増幅される。同様に、信号発生器３０６によって生成された矩形波信号は、ゲートドライバ１１５２Ｂによって受信され、ゲート駆動信号１１６０Ｂを生成するために増幅され、ゲート駆動信号１１６０Ｂは、ゲート駆動信号１１６０Ａに対して逆パルスでパルス化されている。例えば、ゲート駆動信号１１６０Ａが、高レベル（高電力レベルなど）を有する時点または時間間隔中に、ゲート駆動信号１１６０Ｂは、低レベル（低電力レベルなど）を有する。さらに、ゲート駆動信号１１６０Ａが、低レベル（低電力レベルなど）を有する時点または時間間隔中に、ゲート駆動信号１１６０Ｂは、高レベル（高電力など）を有する。別の例として、ゲート駆動信号１１６０Ａが低レベルから高レベルへ遷移する時点または時間間隔中に、ゲート駆動信号１１６０Ｂは、高レベルから低レベルへ遷移する。同様に、ゲート駆動信号１１６０Ａが高レベルから低レベルへ遷移する時点または時間間隔中に、ゲート駆動信号１１６０Ｂは、低レベルから高レベルへ遷移する。

ゲート駆動信号１１６０Ａは、ゲートドライバ１１５２Ａの出力からＦＥＴ３１８Ａ〜３１８Ｃのゲート端子へ供給される。さらに、ゲート駆動信号１１６０Ｂは、ゲートドライバ１１５２Ｂの出力からＦＥＴ３１８Ｄ〜３１８Ｆのゲート端子へ供給される。ゲート駆動信号１１６０Ｂは、ゲート駆動信号１１６０Ａに対して逆パルスであるため、ＦＥＴ３１８Ａ、３１８Ｂ、および、３１８Ｃがオンである時点または時間間隔中に、ＦＥＴ３１８Ｄ、３１８Ｅ、および、３１８Ｆはオフである。一方、ＦＥＴ３１８Ａ、３１８Ｂ、および、３１８Ｃがオフである時点または時間間隔中に、ＦＥＴ３１８Ｄ、３１８Ｅ、および、３１８Ｆはオンである。

さらに、コントローラ３０４（図３Ａ、図３Ｂ、および、図３Ｄ）は、導電体を介して電圧源１１５４Ａに接続され、導電体を介して電圧源１１５４Ｂに接続され、導電体を介して電圧源１１５４Ｃに接続されている。コントローラ３０４は、電圧源１１５４Ａ〜１１５４Ｃに電圧値を提供する。プッシュモード中、電圧値を受信すると、電圧源１１５４Ａは、電圧信号を生成し、電圧信号は、オンの時にＦＥＴ３１８Ａを介して出力Ｏ１に転送される。同様に、プッシュモード中、電圧値を受信すると、電圧源１１５４Ｂは、電圧信号を生成し、電圧信号は、オンの時にＦＥＴ３１８Ｂを介して出力Ｏ１に転送される。また、プッシュモード中、電圧値を受信すると、電圧源１１５４Ｃは、電圧信号を生成し、電圧信号は、オンの時にＦＥＴ３１８Ｃを介して出力Ｏ１に転送される。ＦＥＴ３１８Ａ〜３１８Ｃがプッシュモードである時、正電圧が出力Ｏ１で生成される。

コントローラ３０４は、電圧源１１５４Ａ〜１１５４Ｃに供給される電圧値を変更することによって、出力で提供される増幅矩形波形のエンベロープを整形する。例えば、任意形状のエンベロープ、多重状態パルス形状のエンベロープ、または、連続波形形状のエンベロープを有する増幅矩形波形が、電圧源１１５４Ａ〜１１５４Ｃに供給される電圧値の変化率に基づいて、出力Ｏ１で生成される。例示すると、多重状態パルス形状のエンベロープを生成するために、電圧値は、コントローラ３０４によって瞬時に変更される。別の例として、三角形パルスのエンベロープを生成するために、電圧値は、コントローラ３０４によって設定時間間隔中に、共通の方向に（増加または減少する方向に）周期的に変更される。さらに別の例として、任意波形のエンベロープを生成するために、電圧値は、瞬時に変更され、ランダムに共通の方向に周期的に変更される。

さらに、プルモードにおいて、ＦＥＴ３１８Ａ〜３１８Ｃは、ゲート駆動信号１１６０Ａによってオフにされ、ＦＥＴ３１８Ｄ〜３１８Ｆは、ゲート駆動信号１１６０Ｂによってオンにされる。ＦＥＴ３１８Ａ〜３１８Ｃがオフされ、ＦＥＴ３１８Ｄ〜３１８Ｆがオンにされる時間間隔中に、負の電圧が出力Ｏ１で生成される。増幅矩形波形は、プッシュ・プルモードでＦＥＴ３１８Ａ〜３１８Ｆを作動させることによって、出力Ｏ１で生成される。増幅矩形波形は、出力Ｏ１を介してキャパシタ３２２Ａに転送される。

いくつかの実施形態において、任意選択的に、ダイオードが、ツリー１１５６のＦＥＴのドレイン端子およびソース端子の間に並列で接続されることに注意されたい。例えば、ダイオードＤ１が、ＦＥＴ３１８Ａのドレイン端子およびソース端子の間に接続される。同様に、ダイオードＤ２が、ＦＥＴ３１８Ｂのドレイン端子およびソース端子の間に接続され、ダイオードＤ３が、ＦＥＴ３１８Ｃのドレイン端子およびソース端子の間に接続され、ダイオードＤ４が、ＦＥＴ３１８Ｄのドレイン端子およびソース端子の間に接続される。また、ダイオードＤ５が、ＦＥＴ３１８Ｅのドレイン端子およびソース端子の間に接続され、ダイオードＤ６が、ＦＥＴ３１８Ｆのドレイン端子およびソース端子の間に接続される。ダイオードＤ１〜Ｄ３は、出力Ｏ１で正電圧を制限し、ダイオードＤ４〜Ｄ６は、出力Ｏ１で負の電圧を制限する。

ツリー１１５６では、６つのＦＥＴを示しているが、いくつかの実施形態において、任意のその他の数のＦＥＴのハーフブリッジ回路が用いられることにも注意されたい。例えば、３つのハーフブリッジ回路の代わりに、４、５、６、または、１０のハーフブリッジ回路が用いられる。

図１１Ｃは、電極１０６へ電力供給するためのＨブリッジ回路１１７２の利用を説明するシステム１１７０の一実施形態の図である。Ｈブリッジ回路１１７２は、ハーフブリッジ回路の代わりに用いられる。システム１１７０は、電圧源Ｖｄｃ、キャパシタ１１７４、ＦＥＴ３１８Ａ〜３１８Ｄ、ゲートドライバ１１５２Ａおよび１１５２Ｂ、ゲートドライバ１１５２Ｃ、ならびに、ゲートドライバ１１５２Ｄを備える。ゲートドライバ１１５２Ｃは、ゲートドライバ１１５２Ｂと同じであり（同じ構造および機能を有するなど）、ゲートドライバ１１５２Ｄは、ゲートドライバ１１５２Ａと同じである。

システム１１７０は、さらに、複数のダイオードＤ５、Ｄ６、Ｄ７、および、Ｄ８を備える。ダイオードＤ５は、ＦＥＴ３１８Ａのドレイン端子およびゲート端子の間に接続されている。同様に、ダイオードＤ６は、ＦＥＴ３１８Ｂのドレイン端子およびゲート端子の間に接続されている。さらに、ダイオードＤ７は、ＦＥＴ３１８Ｃのドレイン端子およびゲート端子の間に接続され、ダイオードＤ８は、ＦＥＴ３１８Ｄのドレイン端子およびゲート端子の間に接続されている。

さらに、ゲートドライバ１１５２Ａの出力は、ＦＥＴ３１８Ａのゲート端子に接続され、ゲートドライバ１１５２Ｂの出力は、ＦＥＴ３１８Ｂのゲート端子に接続されている。同様に、ゲートドライバ１１５２Ｃの出力は、ＦＥＴ３１８Ｃのゲート端子に接続され、ゲートドライバ１１５２Ｄの出力は、ＦＥＴ３１８Ｄのゲート端子に接続されている。ゲートドライバ１１５２Ａ〜１１５２Ｄの入力は、信号発生器３０６の出力に接続されている。キャパシタ３２２Ａおよび電極１０６は、ＦＥＴ３１８Ａおよび３１８Ｃのソース端子の間、ならびに、ＦＥＴ３１８Ｂおよび３１８Ｄのドレイン端子の間に接続されている。

ＦＥＴ３１８Ａおよび３１８Ｄがオンにされる時、ＦＥＴ３１８Ｂおよび３１８Ｃはオフにされる。例えば、ＦＥＴ３１８Ａおよび３１８Ｄは、ゲート駆動信号１１６０Ａを受信して、オンになる。さらに、ＦＥＴ３１８Ｂおよび３１８Ｃは、ゲート駆動信号１１６０Ｂを受信して、オフになる。別の例として、ＦＥＴ３１８Ａおよび３１８Ｂがオンにされる時点または期間中に、ＦＥＴ３１８Ｂおよび３１８Ｃはオフにされる。

同様に、ＦＥＴ３１８Ｂおよび３１８Ｃがオンにされる時、ＦＥＴ３１８Ａおよび３１８Ｄはオフにされる。例えば、ＦＥＴ３１８Ｂおよび３１８Ｃは、ゲート駆動信号１１６０Ｂを受信して、オンになる。さらに、ＦＥＴ３１８Ａおよび３１８Ｄは、ゲート駆動信号１１６０Ｂを受信して、オフになる。別の例として、ＦＥＴ３１８Ｂおよび３１８Ｃがオンにされる時点または期間中に、ＦＥＴ３１８Ａおよび３１８Ｄはオフにされる。

ＦＥＴ３１８Ａおよび３１８Ｄがオンにされる時、電流が、電圧源Ｖｄｃから、ＦＥＴ３１８Ａ、キャパシタ３２２Ａ、電極１０６、および、ＦＥＴ３１８Ｄを介して、接地へ流れる。同様に、ＦＥＴ３１８Ｂおよび３１８Ｃがオンにされる時、電流が、電圧源Ｖｄｃから、ＦＥＴ３１８Ｃ、電極１０６、キャパシタ３２２Ａ、および、ＦＥＴ３１８Ｂを介して、接地へ流れる。このように、電流が、２つの反対方向に電極１０６を介して流れることで、クロックサイクルの期間中に電極１０６の端子にわたる正および負の電圧を生成する。

図１２Ａは、ＦＥＴ回路基板１２０２（ハーフブリッジまたはＨブリッジ回路基板など）を冷却するために用いられる冷却プレート１２０４を示すシステム１２０２の一実施形態の図である。ハーフブリッジＦＥＴ回路３１８（図３Ａ、図３Ｂ、および、図３Ｄ）またはＨブリッジ回路１１７２（図１１Ｃ）またはツリー１１０１（図１１Ａ）またはツリー１１５６（図１１Ｂ）は、ＦＥＴ回路基板１２０２に接続される。冷却プレート１２０４は、ＦＥＴ回路基板１２０２のＦＥＴ（ＦＥＴ３１８Ａ〜３１８Ｆ（図３Ａ、図３Ｂ、および、図１１Ｂ）または図１１ＡのＦＥＴまたは図１１ＣのＦＥＴなど）を冷却するために、冷却プレート１２０４内の冷却パイプを通過する冷却液を備える。

いくつかの実施形態において、冷却プレート１２０４がＦＥＴ回路基板１２０２の下に配置される代わりに、冷却プレート１２０４は、ＦＥＴ回路基板１２０２の上に配置される。

図１２Ｂ−１は、複数の集積回路チップ１２１４Ａ、１２１４Ｂ、および、１２１４Ｃの冷却を説明するためにシステム１２１０の一実施形態を示す側面図である。システム１２１０は、冷却プレート１２１２と、プリント回路基板（ＰＣＢ）１２１６と、チップ１２１４Ａ、１２１４Ｂ、および、１２１４Ｃと、を備える。各チップ１２１４Ａ、１２１４Ｂ、および、１２１４Ｃは、ハーフブリッジＦＥＴ回路３１８（図３Ａ、図３Ｂ、および、図３Ｄ）またはＨブリッジ回路１１７２（図１１Ｃ）またはツリー１１０１（図１１Ａ）またはツリー１１５６（図１１Ｂ）などの回路を備える。いくつかの実施形態において、各チップ１２１４Ａ、１２１４Ｂ、および、１２１４Ｃは、任意の数のトランジスタもしくは任意の数のハーフブリッジ回路またはＨブリッジ回路またはツリーを備える。

冷却プレート１２１２は、熱を伝導するために用いられるサーマルペースト１２１８（サーマルグリスまたはサーマルコンパウンドなど）を介して、プリント回路基板１２１６と、チップ１２１４Ａ、１２１４Ｂ、および、１２１４Ｃとに接続される。各チップ１２１４Ａ、１２１４Ｂ、および、１２１４Ｃは、チップが冷却プレート１２１２と接触するように、プリント回路基板１２１６の切り欠きを介してプリント回路基板１２１６にはめ込まれる。さらに、各チップ１２１４Ａ、１２１４Ｂ、および、１２１４Ｃは、チップの端にある複数のコネクタを介してプリント回路基板１２１６と電気的に接続される。例えば、チップ１２１４Ａ、１２１４Ｂ、および、１２１４Ｃは、プリント回路基板１２１６にはんだ付けされる。

冷却液（水など）が、冷却プレート１２１２内で１以上の冷却流路（冷却パイプなど）を介して流されると、冷却プレート１２１２は、チップ１２１４Ａ、１２１４Ｂ、および、１２１４Ｃのトランジスタによって生成された熱をチップから逃がすように冷却する。冷却液が入るための流入口および冷却液が出るための流出口としての各冷却流路。さらに、サーマルペースト１２１８は、チップ１２１４Ａ、１２１４Ｂ、および、１２１４Ｃのトランジスタによって生成される熱をチップから取り去る助けとなる。

図１２Ｂ−２は、集積回路チップ１２１４Ａ、１２１４Ｂ、および、１２１４Ｃの冷却を説明するためにシステム１２１１の一実施形態を示す上側等角図である。システム１２１１は、ゲート駆動回路１１５８、システム１２１０、および、リアクタンス回路２０６を備える。ゲートドライバ１１５０は、プリント回路基板１２１６上の複数の入力コネクタを介して、プリント回路基板１２１６に接続されている。さらに、プリント回路基板１２１６上の出力Ｏ１は、リアクタンス回路２０６に接続されている。冷却プレート１２１２は、プリント回路基板１２１６の下に配置され、サーマルペースト１２２８を介してプリント回路基板１２１６に結合されている（図１２Ｂ−１）。冷却プレート１２１２、ならびに、チップ１２１４Ａ、１２１４Ｂ、および、１２１４Ｃは、水平に配置されることに注意されたい。例えば、冷却プレート１２１２は、ある水平面内にあり、チップ１２１４Ａ、１２１４Ｂ、および、１２１４Ｃは、別の水平面内にある。

図１２Ｃは、チップがプリント回路基板１２２２上に垂直に取り付けられた場合に、集積回路チップ１２１４Ａ、１２１４Ｂ、および、１２１４Ｃの冷却を説明するためにシステム１２２０の一実施形態を示す上側等角図である。システム１２２０は、プリント回路基板１２２２、冷却プレート１２２６、および、回路基板１２２４を備える。チップ１２１４Ａ、１２１４Ｂ、および、１２１４Ｃは、回路基板１２２４に電気的に接続されており、回路基板１２２４は、プリント回路基板１２２２に結合されている。さらに、冷却プレート１２２６は、プリント回路基板１２２２に対して垂直に取り付けられている。回路基板１２２４と冷却プレート１２２６との間には、空間がある。冷却液は、冷却プレート１２２６内の１以上の冷却流路を通って、冷却プレート１２２６を冷却する。冷却プレート１２２６が冷たい時、チップ１２１４Ａ、１２１４Ｂ、および、１２１４Ｃによって生成される熱は、伝導および対流によってチップから離れた領域に伝わる。

図１２Ｄは、冷却プレート１２２６が回路基板１２２４に隣接して配置された場合に、集積回路チップ１２１４Ａ、１２１４Ｂ、および、１２１４Ｃの冷却を説明するためにシステム１２３０の一実施形態を示す上側等角図である。冷却プレート１２２６は、プリント回路基板１２２２に垂直に取り付けられ、回路基板１２２４のそばに配置されるように回路基板１２２４に結合される。冷却プレート１２２６と回路基板１２２４との間には、空間がない。空間がないことで、冷却プレート１２２６と回路基板１２２４との間の任意の浮遊容量が小さくなる。冷却プレート１２２６は、図１２Ｄに示すように、回路基板１２２４の左に配置されている。

様々な実施形態において、冷却プレート１２２６と回路基板１２２２との間の伝導を促進することで、チップ１２１４Ａ、１２１４Ｂ、および、１２１４Ｃの冷却をさらに促進するために、サーマルペースト１２１８（図１２Ｂ−１）が、冷却プレート１２２６と回路基板１２２４との間に塗布される。

いくつかの実施形態において、冷却プレート１２２６は、左ではなく、回路基板１２２４の右に隣接して配置される。

図１２Ｅは、チップ１２１４Ａ、１２１４Ｂ、および、１２１４Ｃを冷却するための一実施形態を説明するためにシステム１２４０の一実施形態を示す側面図である。システム１２４０は、プリント回路基板１２１８、集積回路パッケージ１２４２、ヒートシンク１２４４、および、冷却ファン１２４６を備える。ヒートシンク１２４４は、金属（アルミニウムなど）で構成された複数のフィンを有する。パッケージ１２４２は、プリント回路基板１２１８の上面の上に結合および配置されている。さらに、ヒートシンク１２４４は、パッケージ１２４２の上面の上に結合および配置されている。また、冷却ファン１２４６は、ヒートシンク１２４４上に結合および配置されている。チップ１２１４Ａ、１２１４Ｂ、および、１２１４Ｃは、パッケージ１２４２内に埋め込まれている。

チップ１２１４Ａ、１２１４Ｂ、および、１２１４Ｃによって生成される熱は、ヒートシンク１２４４を介してチップから取り除かれる。さらに、冷却ファン１２４６は、チップ１２１４Ａ、１２１４Ｂ、および、１２１４Ｃから熱を取り除くように作動される。

様々な実施形態において、１つの冷却ファン１２４６の代わりに、複数の冷却ファンが用いられる。いくつかの実施形態では、１つのヒートシンク１２４４の代わりに、複数のヒートシンクが用いられる。

図１２Ｆは、チップ１２１４Ａ、１２１４Ｂ、および、１２１４Ｃを冷却するための別の実施形態を説明するためにシステム１２５０の一実施形態を示す側面図である。システム１２５０は、プリント回路基板１２１８、パッケージ１２４２、ヒートシンク１２４４、および、冷却プレート１２５２を備える。システム１２５０は、冷却ファン１２４６（図１２Ｅ）の代わりに、冷却プレート１２５２がヒートシンク１２４４の上面の上に配置および結合されていることを除けば、システム１２４０（図１２Ｅ）と同じである。

冷却液は、冷却プレート１２５２の１以上の流路を通されて、冷却プレート１２５２を冷却する。冷却プレート１２５２が冷却されると、チップ１２１４Ａ、１２１４Ｂ、および、１２１４Ｃによって生成される熱は、チップを冷却するために、チップからヒートシンク１２４４および冷却プレート１２５２を介して取り除かれる。

図１２Ｇは、チップ１２１４Ａ、１２１４Ｂ、および、１２１４Ｃを冷却するためのさらに別の実施形態を説明するためにシステム１２６０の一実施形態を示す側面図である。システム１２１６は、プリント回路基板１２１８、パッケージ１２４２、および、ヒートシンク１２４４を備える。チップ１２１４Ａ、１２１４Ｂ、および、１２１４Ｃによって生成される熱は、伝導によってヒートシンク１２４４へ移される。

図１２Ｈは、冷却プレート１２７４と、流路ＣＨ１およびＣＨ２がミリング加工されたコンテナ１２７２とを示すシステム１２７０の一実施形態の側面図である。コンテナ１２７２は、マッチレスプラズマ源１０２（図１）を収容する。例えば、マッチレス電力プラズマ源１０２は、コンテナ１２７２内でプリント回路基板上に配置される。流路ＣＨ１の一部が、コンテナ１２７２の底面内にミリング加工され、流路ＣＨ１の残り部分が、冷却プレート１２７４の上面内にミリング加工される。同様に、流路ＣＨ２の一部が、コンテナ１２７２の底面内にミリング加工され、流路ＣＨ２の残り部分が、冷却プレート１２７４の上面内にミリング加工される。各流路ＣＨ１およびＣＨ２は、Ｕ字形である。

さらに、Ｏ−リング１２７６Ａが、コンテナ１２７２の底面に取り付けられ、別のＯリング１２７６Ｂが、冷却プレート１２７４の上面に取り付けられている。コンテナ１２７２および冷却プレート１２７４は、Ｏ−リング１２７６Ａおよび１２７６Ｂが、流路ＣＨ１およびＣＨ２内の冷却液を密閉するシールを形成するように、互いに接触する。冷却液は、ハーフブリッジ回路３１８（図３Ａ、図３Ｂ、および、図３Ｄ）またはＨブリッジ回路１１７２（図１１Ｃ）またはツリー１１０１（図１１Ａ）またはツリー１１５６（図１１Ｂ）など、電力供給される構成要素を冷却するために用いられる。

いくつかの実施形態において、各流路ＣＨ１およびＣＨ２は、Ｕ字形以外の別の形状である。様々な実施形態において、任意の数の流路が、コンテナ１２７２および冷却プレート１２７４内にミリング加工される。例えば、Ｕ字形の各流路ＣＨ１およびＣＨ２の代わりに、コンテナ１２７２および冷却プレート１２７４内に４つの線形流路が形成される。

図１３は、冷却プレート１３００の一実施形態の等角図である。冷却プレート１３００は、冷却プレート１２０４（図１２Ａ）、１２１２（図１２Ｂ−１および図１２Ｂ−２）、１２２６（図１２Ｃおよび図１２Ｄ）、ならびに、１２５２（図１２Ｆ）のいずれかの一例である。冷却プレート１３００は、冷却流路１３０４Ａ（パイプなど）と、別の冷却流路１３０４Ｂと、を備える。各冷却流路１３０４Ａおよび１３０４Ｂは、冷却液を受け入れるための流入口と、冷却液が出るための流出口と、を有する。冷却流路１３０４Ａおよび１３０４Ｂは、冷却プレート１３００の本体１３０２（金属プレートなど）内に埋め込まれている。

いくつかの実施形態において、パイプの代わりに、穴が本体１３０２にドリル加工され、冷却液の通路として冷却プレート１３００内に１以上の流路を形成する。

様々な実施形態において、スマートコールドプレートが用いられる。例えば、本明細書に記載するコールドプレートは、熱電対に接続される。熱電対は、さらに、コントローラ３０２（図３Ａ、図３Ｂ、および、図３Ｄ）に接続される。熱電対からの信号が、コントローラ３０２に送信される。コントローラ３０２は、熱電対から受信した信号からコールドプレートの温度を決定する。さらに、コントローラ３０２は、ドライバに接続されており、ドライバは、コールドプレートの１以上の流路に出入りする冷却液の流れを制御することで、さらにスマートコールドプレートの温度を制御するためにスマートコールドプレートに接続されている。スマートコールドプレートの温度の制御は、スマートコールドプレートの近傍に（隣接するかまたは短い距離に、など）配置されたハーフブリッジ回路の温度を制御するために用いられる。スマートコールドプレートの温度のかかる制御は、凝結の可能性を低減することで、さらに、本明細書に記載のスマートコールドプレートおよびハーフブリッジ回路の腐食の可能性を低減する。

図１４Ａは、ＩＣＰチャンバ１４０２とマッチレスプラズマ源１０２との併用を説明するためにシステム１４００の一実施形態を示す図である。チャンバ１４０２は、ＴＣＰコイル１４０４と、誘電体窓１４１０と、チャンバ１４０２の真空エンクロージャと、を備える。誘電体窓１４１０は、真空エンクロージャの上部にある。ＴＣＰコイル１４０４は、誘電体窓１４１０の上に配置される。

ＴＣＰコイル１４０４は、一端でマッチレスプラズマ源１０２に接続され、他端で接地電位またはキャパシタに接続されている。他端にあるキャパシタは、接地電位に接続される。真空エンクロージャは、さらに、基板ホルダ１４１２（静電チャックまたは下側電極など）を備える。基板ホルダ１４１２は、ＲＦ整合回路１４０６を介してＲＦ発生器１４０８に接続されている。本明細書で用いられるＲＦ整合回路については、図１９を参照して以下でさらに説明する。本明細書で用いられるＲＦ発生器は、正弦波信号を生成するオシレータであるＲＦ電源を含む。これは、矩形波信号を生成する信号発生器３０６（図３Ａ、図３Ｂ、および、図３Ｄ）との対比である。ＲＦ整合回路１４０６は、ＲＦケーブル１４０９を介してＲＦ発生器１４０８に接続されている。

マッチレスプラズマ源１０２は、整形正弦波形をＴＣＰコイル１４０４へ供給する。さらに、ＲＦ発生器１４０８は、ＲＦ整合回路１４０６に供給されるＲＦ信号（正弦波信号など）を生成する。ＲＦ整合回路１４０６は、変調ＲＦ信号を生成するために、ＲＦ整合回路１４０６の出力に接続された負荷（プラズマチャンバ１４０２内の基板ホルダ１４１２およびプラズマなど）のインピーダンスを、ＲＦ整合回路１４０６の入力に接続されたソース（ＲＦ発生器１４０８およびＲＦケーブル１４０９など）のインピーダンスと整合させる。基板ホルダ１４１２と誘電体窓１４１０との間のギャップへ１以上の処理ガスを供給するのに加えて、整形正弦波形がＴＣＰコイル１４０４に供給され、変調ＲＦ信号が基板ホルダ１４１２に供給されると、プラズマチャンバ１４０２内に配置された基板１０８を処理するために、真空エンクロージャ内で、プラズマが点灯されるか、または、維持される。処理ガスの例は、酸素含有ガス、窒素含有ガス、および、フッ素含有ガスを含む。

図１４Ｂは、マッチレスプラズマ源１０２が基板ホルダ１４１２に接続され、ＴＣＰコイル１４０４がＲＦ整合回路１４０６を介してＲＦ発生器１４０８に接続されているＩＣＰチャンバ１４０２の利用を説明するためにシステム１４０３の一実施形態を示す図である。マッチレスプラズマ源１０２は、基板１０８が処理のために配置される基板ホルダ１４１２に接続１１０を介して接続されている。さらに、ＲＦ発生器１４０８は、ＲＦケーブル１４０９およびＲＦ整合回路１４０６を介してＴＣＰコイル１４０４に接続されている。プラズマチャンバ１４０２内でプラズマを点火または維持するために、基板ホルダ１４１２と誘電体窓１４１０との間のギャップへ１以上の処理ガスを供給することに加えて、変調ＲＦ信号は、ＲＦ整合回路１４０６からＴＣＰ ＲＦコイル１４０４に供給され、整形正弦波形は、マッチレスプラズマ源１０２から基板ホルダ１４１２へ供給される。

図１４Ｃは、マッチレスプラズマ源１０２が基板ホルダ１４１２に接続され、別のマッチレスプラズマ源１０２がＴＣＰコイル１４０４に接続されているＩＣＰチャンバ１４０２の別の利用を説明するためにシステム１４０５の一実施形態を示す図である。マッチレスプラズマ源１０２は、整形正弦波形をＴＣＰコイル１４０４へ供給し、マッチレスプラズマ源１０２は、整形正弦波形を基板ホルダ１４１２へ供給する。整形正弦波形をＴＣＰコイル１４０４へ供給することに加えて、１以上の処理ガスが、基板ホルダ１４１２おと誘電体窓１４１０との間のギャップへ供給されると、プラズマが、プラズマチャンバ１４０２内で生成または維持される。

いくつかの実施形態において、ＴＣＰコイル１４０４に接続されたマッチレスプラズマ源１０２は、基板ホルダ１４１２に接続されたマッチレスプラズマ源１０２のトランジスタの数と比べて、増幅回路またはツリーに異なる数のトランジスタを有することに注意されたい。例えば、ＴＣＰコイル１４０４に接続されたマッチレスプラズマ源１０２内のハーフブリッジ回路の数が、基板ホルダ１４１２に接続されたマッチレスプラズマ源１０２内のハーフブリッジ回路の数と異なる。

様々な実施形態において、ＴＣＰコイル１４０４に接続されたマッチレスプラズマ源１０２の動作周波数は、基板ホルダ１４１２に接続されたマッチレスプラズマ源１０２の動作周波数とは異なる。

いくつかの実施形態において、ＴＣＰコイル１４０４に接続されたマッチレスプラズマ源１０２の動作周波数は、基板ホルダ１４１２に接続されたマッチレスプラズマ源１０２の動作周波数と同じである。

また、システム１４００（図１４Ａ）、１４０３（図１４Ｂ）、または、１４０５のいずれも、基板１０８の処理（導体エッチングの実行、など）に用いられることに注意されたい。

図１４Ｄは、マッチレスプラズマ源１０２のファラデーシールド１４２２への接続を説明するシステム１４２０の一実施形態の図である。システム１４２０は、ＩＣＰプラズマチャンバ１４２４を備える。プラズマチャンバ１４２４は、ＴＣＰコイル１４０４、誘電体窓１４１０、ファラデーシールド１４２２、および、真空チャンバを備える。ファラデーシールド１４２２は、誘電体窓１４１０の下にある。マッチレスプラズマ源１０２は、ファラデーシールド１４２２に整形正弦波形を供給することで、プラズマチャンバ１４２４内で実行された処理の残留材料が誘電体窓１４１０上に蒸着する可能性を低減するために、ファラデーシールド１４２２に接続される。結果として、プラズマチャンバ１４２４の壁が、腐食から保護される。

いくつかの実施形態において、ファラデーシールド１４２２は、ＴＣＰコイル１４０４と誘電体窓１４１０との間に配置される。

図１４Ｅは、ＴＣＰコイル１４３２Ａおよび別のＴＣＰコイル１４３２Ｂの多重化を説明するシステム１４３０の一実施形態の図である。システム１４３０は、ＩＣＰチャンバ１４３４を備える。ＩＣＰチャンバ１４３４は、基板ホルダ１４１２と、誘電体窓１４１０と、ＴＣＰコイル１４３２Ａおよび１４３２Ｂと、を備える。

ＴＣＰコイル１４３２Ａは、マッチレス電力源１０２に接続され、ＴＣＰコイル１４３２Ｂは、別のマッチレス電力源１０２に接続されている。システム１４３０は、さらに、マッチレス電力源１０２および別のマッチレス電力源１０２に接続されたコントローラ１４３６を備える。

マッチレス電力源１０２および別のマッチレス電力源１０２は、互いに関して多重化される。例えば、コントローラ１４３６が、ＴＣＰコイル１４３２Ａに接続されたマッチレス電力源１０２をオンにするための信号を送信する時点または時間間隔中に、コントローラ１４３６は、ＴＣＰコイル１４３２Ｂに接続されたマッチレス電力源１０２をオフにするために信号を送信する。同様に、コントローラ１４３６が、ＴＣＰコイル１４３２Ｂに接続されたマッチレス電力源１０２をオンにするための信号を送信する時点または時間間隔中に、コントローラ１４３６は、ＴＣＰコイル１４３２Ａに接続されたマッチレス電力源１０２をオフにするために信号を送信する。

このように、ＴＣＰコイル１４３２Ａに接続されたマッチレス電力源１０２が、ＴＣＰコイル１４３２Ａに電力を供給する時、ＴＣＰコイル１４３２Ｂに接続されたマッチレス電力源１０２は、ＴＣＰコイル１４３２Ｂに電力を供給しない。同様に、ＴＣＰコイル１４３２Ｂに接続されたマッチレス電力源１０２が、ＴＣＰコイル１４３２Ｂに電力を供給する時、ＴＣＰコイル１４３２Ａに接続されたマッチレス電力源１０２は、ＴＣＰコイル１４３２Ａに電力を供給しない。例えば、電力がマッチレス電力源１０２からＴＣＰコイル１４３２Ａに供給される期間中、別のマッチレス電力源１０２は、ＴＣＰコイル１４３２Ｂに電力を供給しない。同様に、電力がマッチレス電力源１０２からＴＣＰコイル１４３２Ｂに供給される期間中、別のマッチレス電力源１０２は、ＴＣＰコイル１４３２Ａに電力を供給しない。

いくつかの実施形態において、ＴＣＰコイル１４３２Ａに接続されたマッチレス電力源１０２および別のＴＣＰコイル１４３２Ｂに接続された別のマッチレス電力源１０２が多重化される多重化動作を実行する代わりに、両方のマッチレス電力源が同時に作動される。例えば、ＴＣＰコイル１４３２Ａに接続されたマッチレス電力源１０２が、ＴＣＰコイル１４３２Ａに電力を供給する時、ＴＣＰコイル１４３２Ｂに接続されたマッチレス電力源１０２も、ＴＣＰコイル１４３２Ｂに電力を供給する。例示すると、電力がマッチレス電力源１０２からＴＣＰコイル１４３２Ａに供給される期間中、別のマッチレス電力源１０２も、ＴＣＰコイル１４３２Ｂに電力を供給する。

図１５Ａは、マッチレスプラズマ源１０２とＣＣＰチャンバ１５０２との併用を説明するためにシステム１５００の一実施形態を示す図である。システム１５００は、ＣＣＰチャンバ１５０２およびマッチレスプラズマ源１０２を備える。ＣＣＰチャンバ１５０２は、基板ホルダ１４１２（静電チャックなど）を備え、さらに、基板ホルダ１４１２と向かい合う上側電極１５０４を備える。基板ホルダ１４１２は、ＲＦ整合回路１４０６を介してＲＦ発生器１４０８に接続されている。マッチレスプラズマ源１０２は、プラズマチャンバ１５０２内でプラズマを生成または維持するために、接続１１０を介して整形正弦波形を上側電極１５０４へ供給する。さらに、変調ＲＦ信号が、ＲＦ整合回路１４０６から基板ホルダ１４１２へ供給される。さらに、整形正弦波形に加えて、１以上の処理ガスが、基板ホルダ１４１２と上側電極１５０４との間のギャップへ供給されると、プラズマが、基板ホルダ１４１２の上部に配置された基板１０８を処理するために、ＣＣＰチャンバ１５０２内で生成または維持される。

いくつかの実施形態において、基板ホルダ１４１２が接地電位に接続される代わりに、基板ホルダ１４１２は、ＲＦ整合回路を介してＲＦ発生器に接続される。ＲＦ発生器は、ＲＦ整合回路に提供されるＲＦ信号を生成する。ＲＦ整合回路は、ＲＦ信号を変調して、変調ＲＦ信号を生成する。変調ＲＦ信号は、プラズマチャンバ１５０２内でプラズマを生成または維持するために、基板ホルダ１４１２に供給される。

様々な実施形態において、ＲＦ発生器に接続される代わりに、基板ホルダ１４１２は、接地電位に接続される。

図１５Ｂは、マッチレスプラズマ源１０２が基板ホルダ１４１２に接続されたＣＣＰチャンバ１５０２でのマッチレスプラズマ源１０２の利用を説明するためにシステム１５１０の一実施形態を示す図である。さらに、上側電極１５０４は、接地電位に接続されている。マッチレスプラズマ源１０２は、接続１１０を介して整形正弦波形を基板ホルダ１４１２へ供給する。さらに、基板１４１２への整形正弦波形の供給に加えて、１以上の処理ガスが、基板ホルダ１４１２と上側電極１５０４との間のギャップに供給されると、プラズマが、ＣＣＰチャンバ１５０２内で生成または維持される。プラズマは、基板ホルダ１４１２の上部に配置された基板１０８を処理するために生成または維持される。

いくつかの実施形態において、上側電極１５０４が接地電位に接続される代わりに、上側電極１５０４は、ＲＦ整合回路を介してＲＦ発生器に接続される。ＲＦ発生器は、ＲＦ整合回路に提供されるＲＦ信号を生成する。ＲＦ整合回路は、ＲＦ信号を変調して、変調ＲＦ信号を生成する。変調ＲＦ信号は、プラズマチャンバ１５０２内でプラズマを生成または維持するために、上側電極１５０４に供給される。

図１５Ｃは、マッチレスプラズマ源１０２が基板ホルダ１４１２に接続され、別のマッチレスプラズマ源１０２が上側電極１５０４に接続されたＣＣＰチャンバ１５０２でのマッチレスプラズマ源１０２の利用を説明するためにシステム１５２０の一実施形態を示す図である。マッチレスプラズマ源１０２は、接続１１０を介して整形正弦波形を基板ホルダ１４１２に供給し、マッチレスプラズマ源１０２は、接続１１０を介して整形正弦波形を上側電極１５０４へ供給する。さらに、基板ホルダ１４１２および上側電極１５０４への整形正弦波形の供給に加えて、１以上の処理ガスが、基板ホルダ１４１２と上側電極１５０４との間のギャップに供給されると、プラズマが、ＣＣＰチャンバ１５０２内で生成または維持される。プラズマは、基板ホルダ１４１２の上部に配置された基板１０８を処理するために生成または維持される。

システム１５００（図１５Ａ）、１５１０（図１５Ｂ）、または、１５２０のいずれも、基板１０８の処理（誘電体エッチング動作の実行、など）に用いられることに注意されたい。

図１５Ｄは、ＣＣＰチャンバ１５０２の基板ホルダ１４１２へのマッチレス電力源１０２ならびにＲＦ発生器１４０８および１５３４の接続を説明するためにシステム１５３０の一実施形態を示す図である。一例として、マッチレス電力源１０２の動作周波数は、ＲＦ電力発生器１４０８の動作周波数と異なり、ＲＦ電力発生器１４０８の動作周波数は、ＲＦ電力発生器１５３４の動作周波数と異なる。例示すると、マッチレスプラズマ源１０２の動作周波数は４００ｋＨｚであり、ＲＦ電力発生器１４０８の動作周波数は２ＭＨｚまたは１３．５６ＭＨｚまたは２７ＭＨｚであり、ＲＦ電力発生器１５３４の動作周波数は６０ＭＨｚである。ＲＦ電力発生器１４０８および１５３４の各々は、基板ホルダ１４１２へＲＦ電力を供給するために正弦波形を生成するオシレータを備える。ＲＦ電力発生器１４０８および１５３４はいずれも、信号発生器３０６（図３Ａ、図３Ｂ、および、図３Ｄ）を有していない。

マッチレス電力源１０２は、整形正弦波形を基板ホルダ１４１２へ供給する。さらに、ＲＦ電力発生器１４０８および１５３４は、基板１０８を処理するために、基板ホルダ１４１２へＲＦ電力を供給する。

図１５Ｅは、ＣＣＰチャンバ１５０２の上側電極１５０４へのマッチレス電力源１０２ならびにＲＦ電力発生器１４０８および１５３４の接続を説明するためにシステム１５４０の一実施形態を示す図である。マッチレス電力源１０２は、整形正弦波形を上側電極１５０４へ供給する。さらに、ＲＦ電力発生器１４０８および１５３４は、基板１０８を処理するために、上側電極１５０４へＲＦ電力を供給する。

図１５Ｆは、ＣＣＰチャンバ１５０２の基板ホルダ１４１２へのマッチレス電力源１０２ならびにＲＦ電力発生器１４０８および１５３４の接続を説明すると共に、ＣＣＰチャンバ１５０２の上側電極１５０４へのマッチレス電力源１０２ならびにＲＦ電力発生器１４０８および１５３４の接続をさらに説明するために、システム１５５０の一実施形態を示す図である。マッチレス電力源１０２は、整形正弦波形を上側電極１５０４へ供給する。また、別のマッチレス電力源１０２が、１０で整形正弦波形を基板ホルダ１４１２へ供給する。さらに、基板１０８を処理するために、ＲＦ電力発生器１４０８および１５３４は、ＲＦ電力を上側電極１５０４に供給し、別のセットのＲＦ電力発生器１４０８および１５３４は、ＲＦ電力を基板ホルダ１４１２に供給する。

いくつかの実施形態において、基板ホルダ１４１２は、複数のマッチレスプラズマ源に接続されており、各マッチレスプラズマ源は、マッチレスプラズマ源１０２である。マッチレスプラズマ源の各々は、異なる動作周波数を有する。例えば、マッチレスプラズマ源の内の第１マッチレスプラズマ源は、４００ｋＨｚまたは２ＭＨｚの動作周波数を有する。マッチレスプラズマ源の内の第２マッチレスプラズマ源は、２７ＭＨｚの動作周波数を有し、マッチレスプラズマ源の内の第３マッチレスプラズマ源は、６０ＭＨｚの動作周波数を有する。

様々な実施形態において、上側電極１５０４は、複数のマッチレスプラズマ源に接続されており、各マッチレスプラズマ源は、マッチレスプラズマ源１０２である。マッチレスプラズマ源の各々は、上述のように、異なる動作周波数を有する。

いくつかの実施形態において、上側電極１５０４は、複数のマッチレスプラズマ源に接続されており、各マッチレスプラズマ源は、マッチレスプラズマ源１０２である。さらに、基板ホルダ１４１２は、複数のマッチレスプラズマ源に接続されており、各マッチレスプラズマ源は、マッチレスプラズマ源１０２である。基板ホルダ１４１２に接続されたマッチレスプラズマ源の各々は、上述のように、異なる動作周波数を有する。同様に、上側電極１５０４に接続されたマッチレスプラズマ源の各々は、上述のように、異なる動作周波数を有する。

図１６Ａは、マッチレスプラズマ源１０２に接続されたシャワーヘッド１６０４を有するプラズマチャンバ１６０２を説明するためにシステム１６００の一実施形態を示す図である。システム１６００は、プラズマチャンバ１６０２およびマッチレスプラズマ源１０２を備える。プラズマチャンバ１６０２は、シャワーヘッド１６０４および基板ホルダ１４１２を有しており、基板ホルダ１４１２は、接地電位に接続されている。シャワーヘッド１６０４は、基板１０８を処理するために、プロセス材料（処理ガスまたは液体材料など、金属材料など）がシャワーヘッド１６０４と基板ホルダ１４１２との間のギャップへ通過することを可能にするための複数の開口部を有する。例えば、シャワーヘッド１６０４は、基板１０８に原子層蒸着または化学蒸着を実行するために用いられる。シャワーヘッド１６０４内の上側電極への整形正弦波形の供給に加えて、１以上のプロセス材料が基板ホルダ１４１２とシャワーヘッド１６０４との間のギャップに供給されると、プラズマが、プラズマチャンバ１６０２内で生成または維持される。プラズマは、基板ホルダ１４１２の上部に配置された基板１０８を処理するために生成または維持される。

いくつかの実施形態において、プラズマチャンバ１６０２の基板ホルダ１４１２が接地電位に接続される代わりに、基板ホルダ１４１２は、ＲＦ整合回路を介してＲＦ発生器に接続される。ＲＦ発生器は、ＲＦ整合回路に提供されるＲＦ信号を生成する。ＲＦ整合回路は、ＲＦ信号を変調して、変調ＲＦ信号を生成する。変調ＲＦ信号は、プラズマチャンバ１６０２内でプラズマを生成または維持するために、プラズマチャンバ１６０２内の基板ホルダ１４１２に供給される。

図１６Ｂは、シャワーヘッド１６０４への接続の代わりに、基板ホルダ１４１２へのマッチレスプラズマ源１０２の接続を説明するためにシステム１６１０の一実施形態を示す図である。システム１６１０は、プラズマチャンバ１６０２を備える。マッチレスプラズマ源１０２は、接続１１０を介して基板ホルダ１４１２に接続され、シャワーヘッド１６０４は、接地電位に接続されている。さらに、基板ホルダ１４１２への整形正弦波形の供給に加えて、１以上のプロセス材料が、基板ホルダ１４１２とシャワーヘッド１６０４との間のギャップに供給されると、プラズマが、プラズマチャンバ１６０２内で生成または維持される。プラズマは、基板ホルダ１４１２の上部に配置された基板１０８を処理するために生成または維持される。

いくつかの実施形態において、シャワーヘッド１６０４内の上側電極が接地電位に接続される代わりに、上側電極は、ＲＦ整合回路を介してＲＦ発生器に接続される。ＲＦ発生器は、ＲＦ整合回路に提供されるＲＦ信号を生成する。ＲＦ整合回路は、ＲＦ信号を変調して、変調ＲＦ信号を生成する。変調ＲＦ信号は、プラズマチャンバ１６０２内でプラズマを生成または維持するために、シャワーヘッド１６０４内の上側電極に供給される。

図１６Ｃは、基板ホルダ１４１２へのマッチレスプラズマ源１０２の接続と、シャワーヘッド１６０４への別のマッチレスプラズマ源１０２の接続とを説明するために、システム１６２０の一実施形態を示す図である。システム１６２０は、複数のマッチレスプラズマ源１０２と、プラズマチャンバ１６０２と、を備える。マッチレスプラズマ源１０２は、接続１１０を介して整形正弦波形を基板ホルダ１４１２に供給し、マッチレスプラズマ源１０２は、接続１１０を介して整形正弦波形をシャワーヘッド１６０４の上側電極へ供給する。シャワーヘッド１６０４内の上側電極と基板ホルダ１４１２とへの整形正弦波形の供給に加えて、１以上のプロセス材料が基板ホルダ１４１２とシャワーヘッド１６０４との間のギャップに供給されると、プラズマが、プラズマチャンバ１６０２内で生成または維持される。プラズマは、基板ホルダ１４１２の上部に配置された基板１０８を処理するために生成または維持される。

図１７Ａは、複数のマイクロソース１７０４Ａ、１７０４Ｂ、１７０４Ｃ、および、１７０４Ｄへの複数のマッチレスプラズマ源（マッチレスプラズマ源１０２など）の接続を説明するためにシステム１７００の一実施形態を示す図である。システム１７００は、複数のマッチレスプラズマ源と、プラズマチャンバ１７０３と、を備える。プラズマチャンバ１７０３は、複数のマイクロソース１７０４Ａ〜１７０４Ｄと、真空チャンバ１７０２と、を備える。マッチレスプラズマ源１０２は、マイクロソース１７０４Ａの電極に接続され、別のマッチレスプラズマ源１０２が、マイクロソース１７０４Ｂの電極に接続されている。同様に、さらに別のマッチレスプラズマ源１０２が、マイクロソース１７０４Ｃの電極に接続され、別のマッチレスプラズマ源１０２が、マイクロソース１７０４Ｄの電極に接続されている。マイクロソース１７０４Ａ〜１７０４Ｄの各々は、エンクロージャ内でプラズマを形成するためのエンクロージャである。

１以上の処理ガスと、整形正弦波形とが、マイクロソース１７０４Ａに供給されると、プラズマが、マイクロソース１７０４Ａ内で生成され、マイクロソース１７０４Ａと真空チャンバ１７０２との間の開口部から真空チャンバ１７０２へ供給される。さらに、１以上の処理ガスと、整形正弦波形とが、マイクロソース１７０４Ｂに供給されると、プラズマが、マイクロソース１７０４Ｂ内で生成され、マイクロソース１７０４Ｂと真空チャンバ１７０２との間の開口部から真空チャンバ１７０２へ供給される。同様に、マイクロソース１７０４Ｃおよび１７０４Ｃ内で生成されたプラズマが、真空チャンバ１７０２に供給される。

真空チャンバ１７０２は、基板１０８が配置される基板ホルダ１４１２を備える。マイクロソース１７０４Ａ〜１７０４Ｄから真空チャンバ１７０２へ入るプラズマは、基板１０８を処理するために用いられる。

図１７Ｂは、ＲＦ発生器１４０８およびマッチレスプラズマ源１０２への基板ホルダ１４１２の接続を示すシステム１７１０の一実施形態の図である。システム１７１０は、マイクロソース１７０４Ａ、１７０４Ｂ、１７０４Ｃ、および、１７０４Ｄと、プラズマチャンバ１７０３と、を備える。

さらに、システム１７１０において、ＲＦ発生器１４０８は、基板ホルダ１４１２に接続され、マッチレス電力源１０２も、基板ホルダ１４１２に接続されている。基板ホルダ１４１２に接続されたマッチレス電力源１０２の動作周波数は、ＲＦ発生器１４０８の動作周波数と異なる。例えば、基板ホルダ１４１２に接続されたマッチレス電力源１０２が、４００ｋＨｚまたは２ＭＨｚの周波数で動作している場合、ＲＦ発生器１４０８は、１３．５６ＭＨｚまたは２７ＭＨｚまたは６０ＭＨｚの周波数で動作している。別の例として、基板ホルダ１４１２に接続されたマッチレス電力源１０２が、１３．５６ＭＨｚまたは２７ＭＨｚまたは６０ＭＨｚの周波数で動作している場合、ＲＦ発生器１４０８は、４００ｋＨｚまたは２ＭＨｚの周波数で動作している。プラズマチャンバ１７０３内で基板１０８を処理するために、マッチレス電力源１０２は、増幅矩形波形を基板ホルダ１４１２へ供給し、ＲＦ電力発生器１４０８は、ＲＦ電力を基板ホルダ１４１２へ供給する。

図１７Ｃは、マッチレスプラズマ源１０２からチャック１７２２内のグリッド１７２６Ａおよび１７２６ＢへＲＦ電力を提供すると共に、ＲＦ発生器１４０８からチャック１７２２のカソードへＲＦ電力を提供することを示す、システム１７２０の一実施形態の図である。システム１７２０は、プラズマチャンバ１７３０、ＲＦ発生器１４０８、マッチレスプラズマ源１０２、別のＲＦ発生器１４０８、および、別のマッチレスプラズマ源１０２を備える。プラズマチャンバ１７３０は、内側ＴＣＰコイル１７２４Ａおよび外側ＴＣＰコイル１７２４Ｂを備える。さらに、プラズマチャンバ１７３０は、チャック１７２２（静電チャックなど）を備える。

ＲＦ発生器１４０８は、内側ＴＣＰコイル１７２４Ａに接続され、マッチレスプラズマ源は、外側ＴＣＰコイル１７２４Ｂに接続されている。さらに、マッチレス電力源１０２は、チャック１７２２のグリッド１７２６Ａに接続され、別のマッチレス電力源１０２は、グリッド１７２６Ｂに接続されている。別のＲＦ発生器１４０８は、チャック１７２２のカソードに接続されている。

ＲＦ発生器１４０８は、ＲＦ電力を内側ＴＣＰコイル１７２４Ａへ供給する。さらに、外側ＴＣＰコイル１７２４Ｂに接続されたマッチレスプラズマ源１０２は、増幅矩形波形を外側ＴＣＰコイル１７２４Ｂへ供給する。さらに、グリッド１７２６Ａに接続されたマッチレス電力源１０２は、増幅矩形波形をグリッド１７２６Ａへ供給する。加えて、グリッド１７２６Ｂに接続されたマッチレス電力源１０２は、増幅矩形波形をグリッド１７２６Ｂへ供給する。加えて、カソードに接続されたＲＦ発生器１４０８は、基板１０８を処理するために、ＲＦ電力をカソードへ供給する。

図１８は、マッチレスプラズマ１０２を収容するために用いられるエンクロージャ１８０２を示す、システム１８００の一実施形態の図である。システム１８００は、エンクロージャ１８０２およびプラズマチャンバ１８０３を備える。プラズマチャンバ１８０３の例は、プラズマチャンバ１０４（図１）、ＩＣＰチャンバ１４０２（図１４Ａ〜図１４Ｃ）、ＩＣＰチャンバ１４２４（図１４Ｂ）、ＣＣＰチャンバ１５０２（図１５Ａ〜図１５Ｃ）、および、プラズマチャンバ１６０２（図１６Ａ〜図１６Ｃ）、ならびに、図１７Ａに示すプラズマチャンバ１７０３、を含む。エンクロージャ１８０２は、例えば、中央処理装置（ＣＰＵ）ハウジングまたはシューボックスと同等のサイズを有する。

さらに、システム１８００は、ネットワーク１８１０、サーバ１８１２、および、制御端末１８１４を備える。エンクロージャ１８０２は、プリント回路基板１８０８を収容するためのコンテナである。複数のチップ１８０４Ａ、１８０４Ｂ、および、１８０４Ｃが、プリント回路基板１８０８に接続されている。チップ１８０４Ａは、コントローラボード３０２（図３Ａ、図３Ｂ、および、図３Ｄ）を有する。さらに、チップ１８０４は、ゲートドライバ３１１（図３Ａ、図３Ｂ、および、図３Ｄ）またはゲート駆動回路１１５８（図１１Ｂ）またはゲートドライバ１１５２Ａ〜１１５２Ｄ（図１１Ｃ）など、ゲートドライバを有する。さらに、チップ１８０４Ｃは、ハーフブリッジＦＥＴ回路３１８（図３Ａ、図３Ｂ、および、図３Ｄ）、Ｈブリッジ回路１１７２（図１１Ｃ）、ツリー１１０１（図１１Ａ）、または、ツリー１１５６（図１１Ｂ）を有する。

ネットワーク１８１０の例は、インターネット、イントラネット、または、それらの組みあわせなど、コンピュータネットワークを含む。制御端末１８１４の例は、ラップトップ、デスクトップ、タブレット、または、スマートフォンなど、コンピュータを含む。制御端末１８０４は、複数のエンクロージャを介して複数のプラズマチャンバを制御するために、サーバ１８１２およびネットワーク１８１０を介して複数のエンクロージャ（エンクロージャ１８０２など）に接続される。

エンクロージャ１８０２のサイズは、ＲＦ発生器のハウジングおよびＲＦ整合回路のハウジングのサイズと比べてはるかに小さいことに注意されたい。エンクロージャ１８０２のサイズの低減は、利用される空間の節約に加えて、コストの節約につながる。

冷却プレート１８０６が、チップ１８０４Ｃに冷却を提供する。冷却プレート１８０６は、チップ１８０４Ｃの下または上に配置される。例えば、冷却プレート１８０６は、サーマルペーストを介してチップ１８０４Ｃに結合される。

いくつかの実施形態において、コントローラボード３０２およびゲートドライバは、同じチップ上に配置される。さらに、様々な実施形態において、ゲートドライバと、ハーフブリッジＦＥＴ回路３１８、ツリー１１０１、および、ツリー１１５６のいずれかとが、同じチップ上に配置される。さらに、いくつかの実施形態において、コントローラボード３０２と、ハーフブリッジＦＥＴ回路３１８、ツリー１１０１、および、ツリー１１５６のいずれかとが、同じチップ上に配置される。また、いくつかの実施形態において、コントローラボード３０２と、ゲートドライバと、ハーフブリッジＦＥＴ回路３１８、ツリー１１０１、および、ツリー１１５６のいずれかとが、同じチップ上に配置される。

図１９は、ＲＦケーブル１９０８およびＲＦ整合回路１９０６を示す、システム１９０２の一実施形態のブロック図である。ＲＦケーブル１９０８の一例は、同軸ケーブルである。ＲＦ整合回路１９０６の例は、インピーダンス整合器、インピーダンス整合回路、または、インピーダンス整合回路網である。ＲＦ整合回路１９０６は、インダクタ、キャパシタ、抵抗器、または、それらの組みあわせなど、複数の回路素子を有する。システム１９０２は、さらに、ＲＦ発生器１９０４と、電極１９１２を有するプラズマチャンバ１９１０と、を備える。

ＲＦ発生器１９０４は、ＲＦ信号を生成するＲＦ電源を備えており、ＲＦ信号は、正弦波形状の信号である。正弦波形状のＲＦ信号は、ＲＦケーブル１９０８を介してＲＦ整合回路１９０６に供給される。ＲＦ整合回路１９０６は、変調ＲＦ信号を生成するために、ＲＦ整合回路１９０６の出力に接続された負荷（プラズマチャンバ１９１０など）のインピーダンスを、ＲＦ整合回路１９０６の入力に接続されたソース（ＲＦ発生器１９０４およびＲＦケーブル１９０８など）のインピーダンスと整合させる。変調ＲＦ信号は、電極１９１２へ供給される。システム１００（図１）は、マッチレスプラズマ源１０２とプラズマチャンバ１０４との間にＲＦケーブル１９０８およびＲＦ整合回路１９０６を備えていないことで、プラズマチャンバ１０４からＲＦ整合回路１９０６およびＲＦケーブル１９０８を介してＲＦ源１０２（図１）へ電力が反射される可能性を低減する。

本明細書に記載の実施形態は、ハンドヘルドハードウェアユニット、マイクロプロセッサシステム、マイクロプロセッサベースまたはプログラム可能な家電、ミニコンピュータ、メインフレームコンピュータなど、様々なコンピュータシステム構成で実施されてもよい。本明細書に記載の実施形態は、コンピュータネットワークを通して接続された遠隔処理ハードウェアユニットによってタスクが実行される分散コンピューティング環境で実施されてもよい。

いくつかの実施形態において、コントローラ（例えば、ホストシステムなど）は、システムの一部であり、システムは、上述の例の一部であってよい。システムは、１または複数の処理ツール、１または複数のチャンバ、処理のための１または複数のプラットフォーム、および／または、特定の処理構成要素（ウエハペデスタル、ガスフローシステムなど）など、半導体処理装置を備える。システムは、半導体ウエハまたは基板の処理前、処理中、および、処理後に、システムの動作を制御するための電子機器と一体化される。電子機器は、「コントローラ」と呼ばれてもよく、システムの様々な構成要素または副部品を制御しうる。コントローラは、処理要件および／またはシステムのタイプに応じて、処理ガスの供給、温度設定（例えば、加熱および／または冷却）、圧力設定、真空設定、電力設定、ＲＦ発生器設定、ＲＦ整合回路設定、周波数設定、流量設定、流体供給設定、位置および動作設定、ならびに、ツールおよび他の移動ツールおよび／またはシステムに接続または結合されたロードロックの内外へのウエハ移動など、本明細書に開示の任意の処理を制御するようにプログラムされる。

概して、様々な実施形態において、コントローラは、命令を受信する、命令を発行する、動作を制御する、洗浄動作を可能にする、エンドポイント測定を可能にすることなどを行う様々な集積回路、ロジック、メモリ、および／または、ソフトウェアを有する電子機器として定義される。集積回路は、プログラム命令を格納するファームウェアの形態のチップ、デジタル信号プロセッサ（ＤＳＰ）、特定用途向け集積回路（ＡＳＩＣ）として定義されるチップ、プログラム可能論理デバイス（ＰＬＤ）、１または複数のマイクロプロセッサ、または、プログラム命令（例えば、ソフトウェア）を実行するマイクロコントローラを含む。プログラム命令は、様々な個々の設定（またはプログラムファイル）の形態でコントローラに伝えられる命令であり、半導体ウエハに対するまたは半導体ウエハのための処理を実行するための動作パラメータを定義する。動作パラメータは、一部の実施形態において、ウエハの１または複数の層、材料、金属、酸化物、シリコン、二酸化シリコン、表面、回路、および／または、ダイの加工中に１または複数の処理工程を達成するために処理エンジニアによって定義されるレシピの一部である。

コントローラは、一部の実施形態において、コンピュータの一部であるか、または、コンピュータに接続されており、かかるコンピュータは、システムと一体化されるか、システムに接続されるか、その他の方法でシステムとネットワーク化されるか、または、それらの組み合わせでシステムに結合されている。例えば、コントローラは、「クラウド」内にあるか、もしくは、ウエハ処理のためのリモートアクセスを可能にするファブホストコンピュータシステムの全部または一部である。コントローラは、現在の処理のパラメータを変更する、現在の処理に従って処理工程を設定する、または、新たな処理を開始するために、システムへのリモートアクセスを可能にして、製造動作の現在の進捗を監視する、過去の製造動作の履歴を調べる、もしくは、複数の製造動作からの傾向または性能指標を調べる。

一部の実施形態では、リモートコンピュータ（例えば、サーバ）が、コンピュータネットワーク（ローカルネットワークまたはインターネットを含む）を介してシステムに処理レシピを提供する。リモートコンピュータは、パラメータおよび／または設定の入力またはプログラミングを可能にするユーザインターフェースを備え、パラメータおよび／または設定は、リモートコンピュータからシステムに通信される。一部の例において、コントローラは、ウエハを処理するための設定の形態で命令を受信する。設定は、ウエハに対して実行される処理のタイプ、ならびに、コントローラがインターフェースをとるまたは制御するツールのタイプに固有であることを理解されたい。したがって、上述のように、コントローラは、ネットワーク化されて共通の目的（本明細書に記載の遂行処理など）に向けて動作する１または複数の別個のコントローラを備えることなどによって分散される。かかる目的のための分散コントローラの一例は、チャンバでの処理を制御するために協働するリモートに配置された（プラットフォームレベルにある、または、リモートコンピュータの一部として配置されるなど）１または複数の集積回路と通信するチャンバ上の１または複数の集積回路を含む。

限定はしないが、様々な実施形態において、システムは、プラズマエッチングチャンバ、蒸着チャンバ、スピンリンスチャンバ、金属メッキチャンバ、洗浄チャンバ、ベベルエッジエッチングチャンバ、物理蒸着（ＰＶＤ）チャンバ、化学蒸着（ＣＶＤ）チャンバ、原子層蒸着（ＡＬＤ）チャンバ、原子層エッチング（ＡＬＥ）チャンバ、イオン注入チャンバ、ならびに、半導体ウエハの加工および／または製造に関連するかまたは利用される任意のその他の半導体処理システムを含む。

上述の動作は、トランス結合プラズマ（ＴＣＰ）リアクタを参照して説明されているが、いくつかの実施形態において、上述の動作は、その他のタイプのプラズマチャンバ（例えば、導体ツールなど）に適用されることにも注意されたい。

上述のように、ツールによって実行される処理動作に応じて、コントローラは、他のツール回路またはモジュール、他のツール構成要素、クラスタツール、他のツールインターフェース、隣接するツール、近くのツール、工場の至る所に配置されるツール、メインコンピュータ、別のコントローラ、もしくは、半導体製造工場内のツール位置および／またはロードポートに向かってまたはそこからウエハのコンテナを運ぶ材料輸送に用いられるツール、の内の１または複数と通信する。

上述の実施形態を念頭に置いて、実施形態の一部は、コンピュータシステムに格納されたデータを含め、コンピュータによって実行される様々な動作を用いることを理解されたい。コンピュータによって実行される動作は、物理量を扱う動作である。

実施形態の一部は、さらに、これらの動作を実行するためのハードウェアユニットまたは装置に関する。装置は、専用コンピュータ向けに特別に構成される。専用コンピュータとして規定された場合、コンピュータは、特定の目的に含まれない他の処理、プログラム実行、または、ルーチンを実行しつつ、特定の目的のために動作することができる。

一部の実施形態において、本明細書に記載された動作は、コンピュータメモリに格納されたまたはコンピュータネットワークを介して取得された１または複数のコンピュータプログラムによって選択的にアクティベートまたは構成されたコンピュータで処理される。データがコンピュータネットワークを介して取得されると、そのデータは、コンピュータネットワーク（例えば、コンピューティングリソースのクラウド）上の他のコンピュータによって処理されてもよい。

本明細書に記載の１または複数実施形態は、非一時的なコンピュータ読み取り可能媒体上にコンピュータ読み取り可能なコードとして製造されてもよい。非一時的なコンピュータ読み取り可能媒体は、データを格納する任意のデータ記憶ハードウェアユニット（例えば、メモリデバイスなど）であり、データは、その後、コンピュータシステムによって読み出される。非一時的なコンピュータ読み取り可能媒体の例としては、ハードドライブ、ネットワーク接続ストレージ（ＮＡＳ）、ＲＯＭ、ＲＡＭ、コンパクトディスク−ＲＯＭ（ＣＤ−ＲＯＭ）、ＣＤ−レコーダブル（ＣＤ−Ｒ）、ＣＤ−リライタブル（ＣＤ−ＲＷ）、磁気テープ、および、その他の光学式および非光学式のデータ記憶ハードウェアユニットが挙げられる。一部の実施形態において、非一時的なコンピュータ読み取り可能媒体は、コンピュータ読み取り可能なコードが分散的に格納および実行されるように、ネットワーク接続されたコンピュータシステム上に分散されたコンピュータ読み取り可能なタンジブル媒体を含む。

上述したいくつかの方法動作は、特定の順序で提示されているが、様々な実施形態において、その他のハウスキーピング処理が方法動作の合間に実行される、もしくは、方法動作が、若干異なる時間に実行される、様々な間隔で方法動作が起きることを許容するシステムに方法動作が分散される、または、上述したのと異なる順序で実行されるように調整されることを理解されたい。

さらに、一実施形態において、本開示に記載された様々な実施形態に記載された範囲を逸脱することなしに、本明細書に記載の任意の実施形態の１または複数の特徴が、任意の他の実施形態の１または複数の特徴と組み合わされることに注意されたい。

理解を深めるために、本実施形態について、ある程度詳しく説明したが、添付の特許請求の範囲内でいくらかの変更および変形を行ってもよいことは明らかである。したがって、本実施形態は、例示的なものであって、限定的なものではないとみなされ、実施形態は、本明細書に示した詳細に限定されず、添付の特許請求の範囲および等価物の範囲内で変形されてよい。

Claims (48)

1. 基板を処理するために用いられるプラズマチャンバの電極へ高周波（ＲＦ）電力を供給するためのマッチレスプラズマ源であって、
   コントローラと、
   前記コントローラによる設定に応じた動作周波数で入力ＲＦ信号を提供するよう構成された信号発生器と、
   前記入力ＲＦ信号を受信して、複数の矩形波信号を生成するよう構成されたゲートドライバと、
   前記矩形波信号を前記ゲートドライバから受信して、増幅矩形波形を生成するよう構成された増幅回路であって、前記増幅回路は、前記コントローラと接続されたアジャイル直流（ＤＣ）レールを有し、
   前記コントローラは、整形電圧信号によって規定された整形エンベロープで前記増幅回路から前記増幅矩形波形を出力させるために、前記アジャイルＤＣレールのための電圧値を設定するよう構成されている、増幅回路と、
   前記増幅矩形波形から整形正弦波形を抽出するよう構成されたリアクタンス回路であって、前記整形正弦波形は、前記整形電圧信号によって規定された前記整形エンベロープに基づいて出力される、リアクタンス回路と、
   前記基板の前記処理に向けてプラズマを生成するために、前記整形正弦波形からＲＦ電力を受信するよう構成された電極と、
   を備える、マッチレスプラズマ源。
2. 請求項１に記載のマッチレスプラズマ源であって、前記ゲートドライバから受信される前記矩形波信号の各々は、低レベルと高レベルとの間で前記動作周波数でパルスするパルス波形である、マッチレスプラズマ源。
3. 請求項１に記載のマッチレスプラズマ源であって、前記増幅回路は、ハーフブリッジトランジスタ回路またはフルブリッジＨ回路であり、前記電極は、アンテナである、マッチレスプラズマ源。
4. 請求項３に記載のマッチレスプラズマ源であって、前記ハーフブリッジトランジスタ回路は、複数の電界効果トランジスタまたは複数の絶縁ゲート型バイポーラトランジスタを備える、マッチレスプラズマ源。
5. 請求項４に記載のマッチレスプラズマ源であって、前記電界効果トランジスタは、冷却プレートによって冷却される、マッチレスプラズマ源。
6. 請求項４に記載のマッチレスプラズマ源であって、前記電界効果トランジスタは、プッシュプル構成で配列され、前記プッシュプル構成において、前記電界効果トランジスタの内の第１電界効果トランジスタは、前記電界効果トランジスタの内の第２電界効果トランジスタがオフの時にオンであり、前記第２電界効果トランジスタは、前記第１電界効果トランジスタがオフの時にオンである、マッチレスプラズマ源。
7. 請求項４に記載のマッチレスプラズマ源であって、前記電界効果トランジスタは、オン・オフの遅延を低減するために、前記電界効果トランジスタの瞬時のオン・オフを可能にする抵抗を有する、マッチレスプラズマ源。
8. 請求項７に記載のマッチレスプラズマ源であって、前記電界効果トランジスタの内のある電界効果トランジスタは、前記電界効果トランジスタの内の別の電界効果トランジスタがオフにされる期間中にオンにされ、前記電界効果トランジスタの内の前記別の電界効果トランジスタは、前記電界効果トランジスタの内の前記あるトランジスタがオフにされる期間中にオンにされる、マッチレスプラズマ源。
9. 請求項４に記載のマッチレスプラズマ源であって、前記電界効果トランジスタは、炭化シリコンおよび窒化ガリウムの少なくとも一方から加工される、マッチレスプラズマ源。
10. 請求項１に記載のマッチレスプラズマ源であって、前記増幅回路は、トランジスタのツリーを備え、前記ツリーは、所望の電力レベルを達成するためのサイズである、マッチレスプラズマ源。
11. 請求項１に記載のマッチレスプラズマ源であって、前記アジャイルＤＣレールは、ＤＣ電圧源を有し、前記増幅回路は、複数の電界効果トランジスタを有するハーフブリッジトランジスタ回路を備え、前記アジャイルＤＣレールは、前記電界効果トランジスタがｐ型であるかｎ型であるかに応じて、前記複数の電界効果トランジスタのソース端子またはドレイン端子に接続される、マッチレスプラズマ源。
12. 請求項１に記載のマッチレスプラズマ源であって、前記アジャイルＤＣレールは、前記整形電圧信号に従って前記増幅矩形波形を整形するための前記電圧値を有する前記整形電圧信号を生成するよう構成されたＤＣ電圧源を有する、マッチレスプラズマ源。
13. 請求項１に記載のマッチレスプラズマ源であって、前記増幅矩形波形は、前記整形エンベロープを有するように整形される、マッチレスプラズマ源。
14. 請求項１に記載のマッチレスプラズマ源であって、前記整形エンベロープは、多重状態パルス形状のエンベロープ、三角形のエンベロープ、連続形状のエンベロープ、または、任意形状のエンベロープである、マッチレスプラズマ源。
15. 請求項１に記載のマッチレスプラズマ源であって、前記リアクタンス回路は、前記電極のリアクタンス、前記プラズマチャンバ内で形成された時の前記プラズマのリアクタンス、前記リアクタンス回路を前記電極につなぐ接続のリアクタンス、または、それらの組み合わせ、を低減するよう構成されたリアクタンスを有する、マッチレスプラズマ源。
16. 請求項１に記載のマッチレスプラズマ源であって、前記リアクタンス回路は、前記増幅矩形波形の高次の高調波を除去して基本波形を生成するための品質係数を有し、前記整形正弦波形は、前記整形エンベロープを有する前記基本波形である、マッチレスプラズマ源。
17. 請求項１に記載のマッチレスプラズマ源であって、前記リアクタンス回路と前記電極との間の接続には、ＲＦケーブルおよびＲＦ整合回路がない、マッチレスプラズマ源。
18. 請求項１に記載のマッチレスプラズマ源であって、さらに、前記増幅回路の出力での複素電圧および複素電流、ならびに、前記複素電圧と前記複素電流との間の位相差とを測定するよう構成された電圧／電流プローブを備え、
    前記コントローラは、前記位相差を低減して前記整形正弦波形の電力を制御するために、前記信号発生器の前記動作周波数を制御するよう構成される、マッチレスプラズマ源。
19. 請求項１８に記載のマッチレスプラズマ源であって、前記ＤＣアジャイルレールは、ＤＣ電圧源を備え、前記コントローラは、前記整形正弦波形の電圧、前記整形正弦波形の電流、または、前記整形正弦波形の前記電力を制御するために、前記ＤＣ電圧源を制御するよう構成されている、マッチレスプラズマ源。
20. 請求項１に記載のマッチレスプラズマ源であって、さらに、
    前記増幅回路の前記出力で複素電圧を測定するよう構成された電圧プローブと、
    前記リアクタンス回路と前記電極との間の接続上で複素電流を測定するよう構成された電流プローブと、
    を備え、
    前記コントローラは、前記複素電圧と前記複素電流との間の位相差を計算するよう構成され、前記コントローラは、前記位相差を低減して前記整形正弦波形の電力を制御するために、前記信号発生器の前記動作周波数を制御するよう構成される、マッチレスプラズマ源。
21. 請求項２０に記載のマッチレスプラズマ源であって、前記ＤＣアジャイルレールは、ＤＣ電圧源を備え、前記コントローラは、前記整形正弦波形の電圧、前記整形正弦波形の電流、または、前記整形正弦波形の前記電力を制御するために、前記ＤＣ電圧源を制御するよう構成されている、マッチレスプラズマ源。
22. 請求項１に記載のマッチレスプラズマ源であって、さらに、前記電圧値に基づいた任意形状の前記整形エンベロープの生成を容易にするために、整形制御信号を生成するよう構成された任意波形発生器を備え、
    前記整形制御信号は、前記整形エンベロープに従って前記増幅矩形波形を整形する、マッチレスプラズマ源。
23. 請求項２２に記載のマッチレスプラズマ源であって、前記任意形状は、前記整形エンベロープの複数の傾きを有し、前記複数の傾きは、前記コントローラによって決定される制御された方法で、ある状態から別の状態へ変化する、マッチレスプラズマ源。
24. 請求項１に記載のマッチレスプラズマ源であって、前記リアクタンス回路は、前記リアクタンス回路の静電容量、インダクタンス、または、それらの組み合わせを調整することによって調整可能であるリアクタンスを有する、マッチレスプラズマ源。
25. 基板を処理するために用いられるプラズマチャンバの電極へ高周波（ＲＦ）電力を供給するための方法であって、
    コントローラから受信された設定に応じた動作周波数で入力ＲＦ信号を信号発生器によって生成する工程と、
    前記信号発生器から前記入力ＲＦ信号を受信した後に、複数の矩形波信号をゲートドライバによって生成する工程と、
    前記ゲートドライバから前記矩形波信号を受信した後に、増幅矩形波形を増幅回路によって生成し、増幅矩形波形を生成する工程であって、前記増幅回路は、前記コントローラと接続されたアジャイル直流（ＤＣ）レールを有する、工程と、
    整形電圧信号によって規定された整形エンベロープで前記増幅回路から前記増幅矩形波形を出力させるために、前記アジャイルＤＣレールのための電圧値を設定するよう、コントローラによって命令する工程と、
    前記増幅矩形波形から整形正弦波形をリアクタンス回路によって抽出する工程であって、前記整形正弦波形は、前記整形電圧信号によって規定された前記整形エンベロープに基づいて出力される、工程と、
    前記基板の前記処理に向けてプラズマを生成するために前記整形正弦波形を、前記リアクタンス回路の出力と電極との間の接続を介して前記電極によって受信する工程と、
    を備える、方法。
26. 請求項２５に記載の方法であって、前記矩形波信号の各々は、低レベルと高レベルとの間で前記動作周波数でパルスするパルス波形である、方法。
27. 請求項２５に記載の方法であって、前記増幅回路は、プッシュプル構成で配列された複数の電界効果トランジスタを備え、前記方法は、さらに、
    前記電界効果トランジスタの内の第２電界効果トランジスタがオフの時に、前記電界効果トランジスタの内の第１電界効果トランジスタをオンにする工程と、
    前記第１電界効果トランジスタがオフの時に、前記第２電界効果トランジスタをオンにする工程と、
    を備える、方法。
28. 請求項２７に記載の方法であって、前記電界効果トランジスタは、炭化シリコン電界効果トランジスタを規定するように炭化シリコンから加工され、前記炭化シリコン電界効果トランジスタは、オン・オフの遅延を低減するために、前記炭化シリコン電界効果トランジスタの各々のオン・オフが実質的に瞬時になされることを可能にする抵抗を有する、方法。
29. 請求項２８に記載の方法であって、前記電界効果は、あらかじめ定められた期間未満で実質的に瞬時にオンおよびオフにされる、方法。
30. 請求項２５に記載の方法であって、さらに、前記増幅回路のトランジスタのツリーよって、所望の電力レベルを達成する工程を備える、方法。
31. 請求項２５に記載の方法であって、さらに、前記増幅矩形波形を整形するために、前記電圧値に従って、前記整形電圧信号を前記アジャイルＤＣレールのＤＣ電圧源によって生成する工程を備える、方法。
32. 請求項２５に記載の方法であって、前記増幅矩形波形は、前記整形エンベロープを有するように整形される、方法。
33. 請求項２５に記載の方法であって、前記整形エンベロープは、多重状態パルス形状のエンベロープ、三角形のエンベロープ、連続形状のエンベロープ、または、任意形状のエンベロープである、方法。
34. 請求項２５に記載の方法であって、さらに、前記電極のリアクタンス、前記プラズマチャンバ内で形成された時の前記プラズマのリアクタンス、前記リアクタンス回路を前記電極につなぐ前記接続のリアクタンス、または、それらの組み合わせを、前記リアクタンス回路のリアクタンスによって低減する工程を備える、方法。
35. 請求項２５に記載の方法であって、さらに、前記増幅矩形波形の高次の高調波を、前記リアクタンス回路の品質係数によって除去して、基本波形を生成する工程を備え、前記整形正弦波形は、前記整形エンベロープを有する前記基本波形である、方法。
36. 請求項２５に記載の方法であって、前記リアクタンス回路と前記電極との間の通信は、ＲＦケーブルおよびＲＦ整合回路なしに達成される、方法。
37. 請求項２５に記載の方法であって、さらに、
    前記増幅回路の出力での複素電圧、前記増幅回路の出力での複素電流、および、前記複素電圧と前記複素電流との間の位相差を、電圧・電流プローブによって測定する工程と、
    前記位相差を低減して前記整形正弦波形の電力を制御するために、前記信号発生器の前記動作周波数を制御する工程と、
    を備える、方法。
38. 請求項３７に記載の方法であって、さらに、前記整形正弦波形の電圧、前記整形正弦波形の電流、または、前記整形正弦波形の前記電力を制御するために、前記ＤＣアジャイルレールのＤＣ電圧源を制御する工程を備える、方法。
39. 請求項２５に記載の方法であって、さらに、
    前記増幅回路の出力で複素電圧を電圧プローブによって測定する工程と、
    複素電流を電流プローブによって測定する工程と、
    前記複素電圧と前記複素電流との間の位相差を計算する工程と、
    前記位相差を低減して前記整形正弦波形の電力を制御するために、前記信号発生器の前記動作周波数を制御する工程と、
    を備える、方法。
40. 請求項３９に記載の方法であって、さらに、前記整形正弦波形の電圧、前記整形正弦波形の電流、または、前記整形正弦波形の前記電力を制御するために、前記ＤＣアジャイルレールのＤＣ電圧源を制御する工程を備える、方法。
41. 請求項２５に記載の方法であって、さらに、前記整形エンベロープに従って前記増幅矩形波形を整形するための前記電圧値に基づいて、任意形状の前記整形エンベロープを生成する工程を備える、方法。
42. 請求項４１に記載の方法であって、前記任意形状は、前記整形エンベロープの複数の傾きを有し、前記複数の傾きは、前記コントローラによって決定される制御された方法で、ある状態から別の状態へ変化する、方法。
43. 請求項２５に記載の方法であって、さらに、前記リアクタンス回路の静電容量、インダクタンス、または、それらの組み合わせを調整することによって、前記リアクタンス回路のリアクタンスを調整する工程を備える、方法。
44. マッチレスプラズマ源であって、
    入力部分と、
    前記入力部分に接続された出力部分と、
    前記出力部分に接続されると共に、接続を介してプラズマチャンバの電極に接続されたリアクタンス回路と、
    を備え、
    前記入力部分は、
    コントローラボードと、
    前記コントローラボードに接続されたゲートドライバと、
    を備え、
    前記出力部分は、
    前記ゲートドライバに接続されたハーフブリッジトランジスタ回路であって、前記ハーフブリッジトランジスタ回路は直流（ＤＣ）レールを備え、前記ＤＣレールはＤＣ電圧源を備える、ハーフブリッジトランジスタ回路を備え、
    前記コントローラボードは、前記ハーフブリッジトランジスタ回路の出力で増幅矩形波形のエンベロープを変化させるように、前記ＤＣ電圧源を制御するよう構成されている、マッチレスプラズマ源。
45. 請求項４４に記載のマッチレスプラズマ源であって、前記リアクタンス回路は、前記リアクタンス回路の出力で整形正弦波形を生成するために、前記増幅矩形波形の高次の高調波を低減するよう構成され、前記電極は、アンテナである、マッチレスプラズマ源。
46. 請求項４５に記載のマッチレスプラズマ源であって、前記コントローラボードは、コントローラを備え、前記コントローラボードは、さらに、前記コントローラおよび前記ゲートドライバに接続された信号発生器を備え、前記マッチレスプラズマ源は、さらに、前記ハーフブリッジトランジスタ回路の前記出力と、前記コントローラボードとに接続された電圧・電流プローブを備え、前記電圧・電流プローブは、前記ハーフブリッジトランジスタ回路の前記出力での複素電圧、前記ハーフブリッジトランジスタ回路の前記出力での複素電流、および、前記複素電圧と前記複素電流との間の位相差を測定するよう構成され、前記コントローラは、前記位相差を低減して前記整形正弦波形の電力を制御するために、前記信号発生器の動作周波数を制御するよう構成される、マッチレスプラズマ源。
47. 請求項４６に記載のマッチレスプラズマ源であって、前記ＤＣアジャイルレールは、ＤＣ電圧源を備え、前記コントローラは、前記整形正弦波形の電圧、前記整形正弦波形の電流、または、前記整形正弦波形の前記電力を制御するために、前記ＤＣ電圧源を制御するよう構成されている、マッチレスプラズマ源。
48. 請求項４４に記載のマッチレスプラズマ源であって、前記接続は、前記リアクタンス回路と前記電極との間に高周波（ＲＦ）ケーブルおよびＲＦ整合回路を持たない、マッチレスプラズマ源。