TWI730979B - 半導體裝置及其製造方法 - Google Patents

半導體裝置及其製造方法 Download PDF

Info

Publication number
TWI730979B
TWI730979B TW105126627A TW105126627A TWI730979B TW I730979 B TWI730979 B TW I730979B TW 105126627 A TW105126627 A TW 105126627A TW 105126627 A TW105126627 A TW 105126627A TW I730979 B TWI730979 B TW I730979B
Authority
TW
Taiwan
Prior art keywords
insulator
conductor
electrical conductor
transistor
semiconductor
Prior art date
Application number
TW105126627A
Other languages
English (en)
Other versions
TW201724515A (zh
Inventor
笹川慎也
浜田崇
下村明久
岡本悟
栃林克明
Original Assignee
日商半導體能源研究所股份有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 日商半導體能源研究所股份有限公司 filed Critical 日商半導體能源研究所股份有限公司
Publication of TW201724515A publication Critical patent/TW201724515A/zh
Application granted granted Critical
Publication of TWI730979B publication Critical patent/TWI730979B/zh

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/7869—Thin film transistors, i.e. transistors with a channel being at least partly a thin film having a semiconductor body comprising an oxide semiconductor material, e.g. zinc oxide, copper aluminium oxide, cadmium stannate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/34—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies not provided for in groups H01L21/0405, H01L21/0445, H01L21/06, H01L21/16 and H01L21/18 with or without impurities, e.g. doping materials
    • H01L21/46—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/428
    • H01L21/461—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/428 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/465—Chemical or electrical treatment, e.g. electrolytic etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/34—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies not provided for in groups H01L21/0405, H01L21/0445, H01L21/06, H01L21/16 and H01L21/18 with or without impurities, e.g. doping materials
    • H01L21/46—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/428
    • H01L21/461—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/428 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/469—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/428 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After-treatment of these layers
    • H01L21/4757—After-treatment
    • H01L21/47573—Etching the layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/34—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies not provided for in groups H01L21/0405, H01L21/0445, H01L21/06, H01L21/16 and H01L21/18 with or without impurities, e.g. doping materials
    • H01L21/46—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/428
    • H01L21/461—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/428 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/4763—Deposition of non-insulating, e.g. conductive -, resistive -, layers on insulating layers; After-treatment of these layers
    • H01L21/47635—After-treatment of these layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1203—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body the substrate comprising an insulating body on a semiconductor body, e.g. SOI
    • H01L27/1207—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body the substrate comprising an insulating body on a semiconductor body, e.g. SOI combined with devices in contact with the semiconductor body, i.e. bulk/SOI hybrid circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1222—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer
    • H01L27/1225—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer with semiconductor materials not belonging to the group IV of the periodic table, e.g. InGaZnO
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42312—Gate electrodes for field effect devices
    • H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
    • H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
    • H01L29/42372—Gate electrodes for field effect devices for field-effect transistors with insulated gate characterised by the conducting layer, e.g. the length, the sectional shape or the lay-out
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42312—Gate electrodes for field effect devices
    • H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
    • H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
    • H01L29/42384—Gate electrodes for field effect devices for field-effect transistors with insulated gate for thin film field effect transistors, e.g. characterised by the thickness or the shape of the insulator or the dimensions, the shape or the lay-out of the conductor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66969—Multistep manufacturing processes of devices having semiconductor bodies not comprising group 14 or group 13/15 materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78645—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with multiple gate
    • H01L29/78648—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with multiple gate arranged on opposing sides of the channel

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Ceramic Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Thin Film Transistor (AREA)
  • Semiconductor Memories (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)
  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
  • Electroluminescent Light Sources (AREA)
  • Solid State Image Pick-Up Elements (AREA)

Abstract

本發明提供一種微型電晶體。提供一種寄生電容小的電晶體。提供一種頻率特性高的電晶體。提供一種通態電流大的電晶體。提供一種包括該電晶體的半導體裝置。提供一種集成度高的半導體裝置。一種半導體裝置，包括氧化物半導體、第二絕緣體、第二導電體、第三導電體、第四導電體、第五導電體、以及埋入在形成於第二絕緣體、第二導電體、第三導電體、第四導電體及第五導電體的開口部中的第一導電體及第一絕緣體，第二導電體具有其側面及底面與第四導電體接觸的區域，第三導電體具有其側面及底面與第五導電體接觸的區域。

Description

半導體裝置及其製造方法
本發明例如係關於一種電晶體、半導體裝置以及其製造方法。本發明例如係關於一種顯示裝置、發光裝置、照明設備、蓄電裝置、記憶體裝置、處理器、電子裝置。本發明係關於一種顯示裝置、液晶顯示裝置、發光裝置、記憶體裝置及電子裝置的製造方法。或者，本發明係關於一種半導體裝置、顯示裝置、液晶顯示裝置、發光裝置、記憶體裝置及電子裝置的驅動方法。
注意，本發明的一個實施方式不侷限於上述技術領域。本說明書等所公開的發明的一個實施方式的技術領域係關於一種物體、方法或製造方法。或者，本發明的一個實施方式係關於一種製程(process)、機器(machine)、產品(manufacture)或者組合物(composition of matter)。
注意，在本說明書等中，半導體裝置是指能夠藉由利用半導體特性而工作的所有裝置。顯示裝置、發光裝置、照明設備、電光裝置、半導體電路以及電子裝置有時包括半導體裝置。
近年來，使用氧化物半導體的電晶體受到關注。氧化物半導體可以利用濺射法等形成，所以可以用於構成大型顯示裝置的電晶體的半導體。另外，因為使用氧化物半導體的電晶體可以改良使用非晶矽的 電晶體的生產設備的一部分而使用，所以使用氧化物半導體的電晶體還具有可以減少設備投資的優點。
另外，已知使用氧化物半導體的電晶體的洩漏電流在非導通狀態下極小。例如，已公開了應用使用氧化物半導體的電晶體的洩漏電流小的特性的低功耗CPU等(參照專利文獻1)。
此外，已公開了將閘極電極埋入到開口部中的使用氧化物半導體的電晶體的製造方法(參照專利文獻2及專利文獻3)。
[專利文獻1] 日本專利申請公開第2012-257187號公報
[專利文獻2] 日本專利申請公開第2014-241407號公報
[專利文獻3] 日本專利申請公開第2014-240833號公報
本發明的一個實施方式的目的之一是提供一種微型電晶體。本發明的一個實施方式的目的之一是提供一種寄生電容小的電晶體。本發明的一個實施方式的目的之一是提供一種頻率特性高的電晶體。本發明的一個實施方式的目的之一是提供一種電特性良好的電晶體。本發明的一個實施方式的目的之一是提供一種電特性穩定的電晶體。本發明的一個實施方式的目的之一是提供一種通態電流(on-state current)大的電晶體。本發明的一個實施方式的目的之一是提供一種關態電流(off-state current)小的電晶體。本發明的一個實施方式的目的之一是提供一種新穎的電晶體。本發明的一個實施方式的目的之一是提供一種包括上述電晶體的半導體裝置。本發明的一個實施方式的目的之一是提供一種工作速度快的半導體裝置。本發明的一個實施方式是提供一種集成度高的半導體裝置。本發明的一個實施方式的目的之一是提供一種新穎的半導體裝置。本發明的一個實施方式的目的之一是提供 一種包括上述半導體裝置的模組。本發明的一個實施方式的目的之一是提供一種包括上述半導體裝置或上述模組的電子裝置。
注意，上述目的的描述並不妨礙其他目的的存在。本發明的一個實施方式並不需要實現所有上述目的。上述目的以外的目的從說明書、圖式、申請專利範圍等的描述中看來是顯而易見的，並且可以從該描述中抽取上述目的以外的目的。
(1)
本發明的一個實施方式是一種半導體裝置，該半導體裝置包括氧化物半導體、第一導電體、第二導電體、第三導電體、第四導電體、第五導電體、第一絕緣體、第二絕緣體及第三絕緣體，在第二絕緣體中形成有穿過第二絕緣體的開口部，開口部的底面具有與氧化物半導體接觸的區域，第一絕緣體具有與開口部的側面及底面接觸的區域，第一導電體具有與開口部的側面及底面面對的區域，且第一絕緣體夾設於此區域與開口部的側面及底面之間，第二導電體、第三導電體、第四導電體及第五導電體位於氧化物半導體和第二絕緣體之間，第二導電體具有其側面及底面與第四導電體接觸的區域，第三導電體具有其側面及底面與第五導電體接觸的區域，第三絕緣體具有與氧化物半導體接觸的區域。
(2)
本發明的一個實施方式是(1)所記載的半導體裝置，其中第三絕緣體包含氧化物半導體所包含的氧以外的主要成分元素中的至少一種。
(3)
本發明的一個實施方式是(1)或(2)所記載的半導體裝置，其中第四絕緣體具有與第一絕緣體接觸的區域，並包含氧化物半導體所包含的氧以外的主要成分元素中的至少一種。
(4)
本發明的一個實施方式是(1)至(3)中任一項所記載的半導體裝置，其中第一導電體具有被用作電晶體的閘極電極的區域，電晶體的閘極線寬度為3nm以上且60nm以下。
(5)
本發明的一個實施方式是(1)至(4)中任一項所記載的半導體裝置，其中互相相對的第二導電體的端部與第三導電體的端部之間的距離為5nm以上且80nm以下。
(6)
本發明的一個實施方式是一種半導體裝置的製造方法，包括如下步驟：在第一絕緣體上形成第二絕緣體；在第二絕緣體上形成氧化物半導體；在氧化物半導體上形成第三絕緣體；利用光微影法在第三絕緣體上形成光阻遮罩；將光阻遮罩用作蝕刻遮罩，對第三絕緣體的一部分進行蝕刻，由此在第三絕緣體中形成露出氧化物半導體的頂面的開口部；在第三絕緣體及氧化物半導體的露出部上形成第一導電體；在第一導電體上形成第二導電體；對第二導電體及第一導電體進行拋光來使第三絕緣體露出；對第三絕緣體的露出部進行蝕刻；將第一導電體及第二導電體用作蝕刻遮罩，直到第一絕緣體露出為止對氧化物半導體及第二絕緣體進行蝕刻；在第一絕緣體、第一導電體及第二導電體上形成第四絕緣體；在第四絕緣體中形成露出第二導電體的開口部；藉由在第二導電體中形成露出第一導電體的開口部，將第二導電體分離為第一導電體層和第二導電體層；藉由在第一導電體中形成露出氧化物半導體的開口部，將第一導電體分離為第三導電體層和第四導電體層；在第四絕緣體及氧化物半導體上形成第五絕緣體；在第五絕緣體上形成第三導電體；以及對第三導電體及第五絕緣體進行拋光來使第四絕緣體露出，第二絕緣體包含氧化物半導體所包含的氧以外 的主要成分元素中的至少一種。
(7)
本發明的一個實施方式是一種半導體裝置的製造方法，包括如下步驟：在第一絕緣體上形成第二絕緣體；在第二絕緣體上形成氧化物半導體；在氧化物半導體上形成第三絕緣體；利用光微影法在第三絕緣體上形成光阻遮罩；將光阻遮罩用作蝕刻遮罩，對第三絕緣體的一部分進行蝕刻，由此在第三絕緣體中形成露出氧化物半導體的頂面的開口部；在第三絕緣體及氧化物半導體的露出部上形成第一導電體；在第一導電體上形成第二導電體；對第二導電體及第一導電體進行拋光來使第三絕緣體露出；對第三絕緣體的露出部進行蝕刻；將第一導電體及第二導電體用作蝕刻遮罩，直到第一絕緣體露出為止對氧化物半導體及第二絕緣體進行蝕刻；在第一絕緣體、第一導電體及第二導電體上形成第四絕緣體；在第四絕緣體中形成露出第二導電體的開口部；藉由在第二導電體中形成露出第一導電體的開口部，將第二導電體分離為第一導電體層和第二導電體層；藉由在第一導電體中形成露出氧化物半導體的開口部，將第一導電體分離為第三導電體層和第四導電體層；在第四絕緣體及氧化物半導體上形成第五絕緣體；在第五絕緣體上形成第六絕緣體；在第六絕緣體上形成第三導電體；以及對第三導電體、第六絕緣體及第五絕緣體進行拋光來使第四絕緣體露出，第二絕緣體包含氧化物半導體所包含的氧以外的主要成分元素中的至少一種。
(8)
本發明的一個實施方式是一種半導體裝置的製造方法，包括如下步驟：在第一絕緣體上形成第二絕緣體；在第二絕緣體上形成氧化物半導體；在氧化物半導體上形成第一導電體；在第一導電體上形成第三絕緣體；利用光微影法在第三絕緣體上形成光阻遮罩；將光阻遮罩用作蝕刻遮罩，對第三絕緣體的一部分進行蝕刻，由此在第三絕緣體 中形成露出第一導電體的頂面的開口部；在第三絕緣體及至少第一導電體的露出的頂面上形成第二導電體；對第二導電體進行拋光來使第三絕緣體露出；對第三絕緣體的露出部及第一導電體的一部分進行蝕刻；將第一導電體及第二導電體用作蝕刻遮罩，直到第一絕緣體露出為止對氧化物半導體及第二絕緣體進行蝕刻；在第一絕緣體及第二導電體上形成第四絕緣體；在第四絕緣體中形成露出第二導電體的開口部；藉由在第二導電體中形成露出第一導電體的開口部，將第二導電體分離為第一導電體層和第二導電體層；藉由在第一導電體中形成露出氧化物半導體的開口部，將第一導電體分離為第三導電體層和第四導電體層；在第四絕緣體及氧化物半導體上形成第五絕緣體；在第五絕緣體上形成第三導電體；以及對第三導電體及第五絕緣體進行拋光來使第四絕緣體露出，第二絕緣體包含氧化物半導體所包含的氧以外的主要成分元素中的至少一種。
(9)
本發明的一個實施方式是一種半導體裝置的製造方法，包括如下步驟：在第一絕緣體上形成第二絕緣體；在第二絕緣體上形成氧化物半導體；在氧化物半導體上形成第一導電體；在第一導電體上形成第三絕緣體；利用光微影法在第三絕緣體上形成光阻遮罩；將光阻遮罩用作蝕刻遮罩，對第三絕緣體的一部分進行蝕刻，由此在第三絕緣體中形成露出第一導電體的頂面的開口部；在第三絕緣體及至少第一導電體的露出的頂面上形成第二導電體；對第二導電體進行拋光來使第三絕緣體露出；對第三絕緣體的露出部及第一導電體的一部分進行蝕刻；將第一導電體及第二導電體用作蝕刻遮罩，直到第一絕緣體露出為止對氧化物半導體及第二絕緣體進行蝕刻；在第一絕緣體及第二導電體上形成第四絕緣體；在第四絕緣體中形成露出第二導電體的開口部；藉由在第二導電體中形成露出第一導電體的開口部，將第二導電體分離為第一導電體層和第二導電體層；藉由在第一導電體中形成露出氧化物半導體的開口部，將第一導電體分離為第三導電體層和第四 導電體層；在第四絕緣體及氧化物半導體上形成第五絕緣體；在第五絕緣體上形成第六絕緣體；在第六絕緣體上形成第三導電體；以及對第三導電體、第六絕緣體及第五絕緣體進行拋光來使第四絕緣體露出，第二絕緣體包含氧化物半導體所包含的氧以外的主要成分元素中的至少一種。
注意，在根據本發明的一個實施方式的半導體裝置中，也可以將氧化物半導體置換為其他半導體。
本發明的一個實施方式可以提供一種微型電晶體。本發明的一個實施方式可以提供一種寄生電容小的電晶體。本發明的一個實施方式可以提供一種頻率特性高的電晶體。本發明的一個實施方式可以提供一種電特性良好的電晶體。本發明的一個實施方式可以提供一種電特性穩定的電晶體。本發明的一個實施方式可以提供一種通態電流大的電晶體。本發明的一個實施方式可以提供一種關態電流小的電晶體。本發明的一個實施方式可以提供一種新穎的電晶體。本發明的一個實施方式可以提供一種包括上述電晶體的半導體裝置。本發明的一個實施方式可以提供一種工作速度快的半導體裝置。本發明的一個實施方式可以提供一種集成度高的半導體裝置。本發明的一個實施方式可以提供一種新穎的半導體裝置。本發明的一個實施方式可以提供一種包括上述半導體裝置的模組。本發明的一個實施方式可以提供一種包括上述半導體裝置或上述模組的電子裝置。
注意，上述效果的描述並不妨礙其他效果的存在。本發明的一個實施方式並不需要具有所有上述效果。上述效果以外的目的從說明書、圖式、申請專利範圍等的描述中看來是顯而易見的，並且可以從該描述中抽取上述效果以外的效果。
200‧‧‧攝像裝置
201‧‧‧開關
202‧‧‧開關
203‧‧‧開關
210‧‧‧像素部
211‧‧‧像素
212‧‧‧子像素
212B‧‧‧子像素
212G‧‧‧子像素
212R‧‧‧子像素
220‧‧‧光電轉換元件
230‧‧‧像素電路
231‧‧‧佈線
247‧‧‧佈線
248‧‧‧佈線
249‧‧‧佈線
250‧‧‧佈線
253‧‧‧佈線
254‧‧‧濾光片
254B‧‧‧濾光片
254G‧‧‧濾光片
254R‧‧‧濾光片
255‧‧‧透鏡
256‧‧‧光
257‧‧‧佈線
260‧‧‧週邊電路
270‧‧‧週邊電路
280‧‧‧週邊電路
290‧‧‧週邊電路
291‧‧‧光源
300‧‧‧矽基板
301‧‧‧絕緣體
302‧‧‧絕緣體
303‧‧‧絕緣體
305‧‧‧層
306a‧‧‧絕緣體
306b‧‧‧絕緣體
306c‧‧‧絕緣體
310‧‧‧導電體
320‧‧‧層
331‧‧‧層
340‧‧‧層
351‧‧‧電晶體
352‧‧‧電晶體
353‧‧‧電晶體
354‧‧‧電晶體
360‧‧‧光電二極體
361‧‧‧陽極
362‧‧‧陰極
363‧‧‧低電阻區域
365‧‧‧光電二極體
366‧‧‧半導體層
367‧‧‧半導體層
368‧‧‧半導體層
370‧‧‧插頭
371‧‧‧佈線
372‧‧‧佈線
373‧‧‧佈線
374‧‧‧佈線
380‧‧‧絕緣體
381‧‧‧絕緣體
400‧‧‧基板
401‧‧‧絕緣體
402‧‧‧絕緣體
403w‧‧‧開口部尺寸
404‧‧‧導電體
404w‧‧‧開口部尺寸
406a‧‧‧絕緣體
406b‧‧‧半導體
406c‧‧‧絕緣體
407‧‧‧區域
408‧‧‧絕緣體
409‧‧‧導電體
410‧‧‧絕緣體
411‧‧‧絕緣體
412‧‧‧絕緣體
413‧‧‧絕緣體
414w‧‧‧通道長度
415‧‧‧導電體
416‧‧‧導電體
416a1‧‧‧導電體
416a2‧‧‧導電體
417‧‧‧導電體
418‧‧‧絕緣體
419‧‧‧絕緣體
420‧‧‧光阻遮罩
421‧‧‧有機塗佈膜
422‧‧‧有機塗佈膜
423‧‧‧導電體
424‧‧‧導電體
425‧‧‧絕緣體
426‧‧‧絕緣體
427‧‧‧絕緣體
428‧‧‧絕緣體
429‧‧‧導電體
430‧‧‧導電體
431‧‧‧導電體
432‧‧‧導電體
433‧‧‧絕緣體
434‧‧‧光阻遮罩
436‧‧‧絕緣體
437‧‧‧導電體
438‧‧‧導電體
439‧‧‧導電體
440‧‧‧導電體
441‧‧‧導電體
441a1‧‧‧導電體
441a2‧‧‧導電體
442‧‧‧導電體
443‧‧‧導電體
444‧‧‧導電體
445‧‧‧絕緣體
446‧‧‧絕緣體
449‧‧‧有機塗佈膜
450‧‧‧半導體基板
451‧‧‧有機塗佈膜
452‧‧‧絕緣體
453‧‧‧導電體
454‧‧‧導電體
460‧‧‧區域
462‧‧‧絕緣體
464‧‧‧絕緣體
465‧‧‧絕緣體
466‧‧‧絕緣體
467‧‧‧絕緣體
468‧‧‧絕緣體
469‧‧‧絕緣體
470‧‧‧絕緣體
472‧‧‧絕緣體
474a‧‧‧區域
474b‧‧‧區域
475‧‧‧絕緣體
476a‧‧‧導電體
476b‧‧‧導電體
476c‧‧‧導電體
477a‧‧‧導電體
477b‧‧‧導電體
477c‧‧‧導電體
478a‧‧‧導電體
478b‧‧‧導電體
478c‧‧‧導電體
479a‧‧‧導電體
479b‧‧‧導電體
479c‧‧‧導電體
480a‧‧‧導電體
480b‧‧‧導電體
480c‧‧‧導電體
483a‧‧‧導電體
483b‧‧‧導電體
483c‧‧‧導電體
483d‧‧‧導電體
483e‧‧‧導電體
483f‧‧‧導電體
484a‧‧‧導電體
484b‧‧‧導電體
484c‧‧‧導電體
484d‧‧‧導電體
485a‧‧‧導電體
485b‧‧‧導電體
485c‧‧‧導電體
485d‧‧‧導電體
487a‧‧‧導電體
487b‧‧‧導電體
487c‧‧‧導電體
488a‧‧‧導電體
488b‧‧‧導電體
488c‧‧‧導電體
489a‧‧‧導電體
489b‧‧‧導電體
490a‧‧‧導電體
490b‧‧‧導電體
491a‧‧‧導電體
491b‧‧‧導電體
491c‧‧‧導電體
492a‧‧‧導電體
492b‧‧‧導電體
492c‧‧‧導電體
494‧‧‧導電體
496‧‧‧導電體
498‧‧‧絕緣體
550‧‧‧插板
551‧‧‧晶片
552‧‧‧端子
553‧‧‧模鑄樹脂
600‧‧‧面板
601‧‧‧印刷線路板
602‧‧‧封裝
603‧‧‧FPC
604‧‧‧電池
700‧‧‧基板
704a‧‧‧導電體
704b‧‧‧導電體
706a‧‧‧絕緣體
706b‧‧‧半導體
706c‧‧‧絕緣體
706d‧‧‧絕緣體
706e‧‧‧半導體
706f‧‧‧絕緣體
710‧‧‧絕緣體
712a‧‧‧絕緣體
714a‧‧‧導電體
714b‧‧‧導電體
716a1‧‧‧導電體
716a2‧‧‧導電體
716a3‧‧‧導電體
716a4‧‧‧導電體
716b1‧‧‧導電體
716b2‧‧‧導電體
716b3‧‧‧導電體
716b4‧‧‧導電體
718b‧‧‧絕緣體
719‧‧‧發光元件
720‧‧‧絕緣體
721‧‧‧絕緣體
728‧‧‧絕緣體
731‧‧‧端子
732‧‧‧FPC
733a‧‧‧佈線
734‧‧‧密封材料
735‧‧‧驅動電路
736‧‧‧驅動電路
737‧‧‧像素
741‧‧‧電晶體
742‧‧‧電容器
743‧‧‧切換元件
744‧‧‧信號線
750‧‧‧基板
751‧‧‧電晶體
752‧‧‧電容器
753‧‧‧液晶元件
754‧‧‧掃描線
755‧‧‧信號線
781‧‧‧導電體
782‧‧‧發光層
783‧‧‧導電體
784‧‧‧分隔壁
791‧‧‧導電體
792‧‧‧絕緣體
793‧‧‧液晶層
794‧‧‧絕緣體
795‧‧‧間隔物
796‧‧‧導電體
797‧‧‧基板
800‧‧‧RF標籤
801‧‧‧通訊器
802‧‧‧天線
803‧‧‧無線信號
804‧‧‧天線
805‧‧‧整流電路
806‧‧‧定電壓電路
807‧‧‧解調變電路
808‧‧‧調變電路
809‧‧‧邏輯電路
810‧‧‧記憶體電路
811‧‧‧ROM
900‧‧‧半導體裝置
901‧‧‧電源電路
902‧‧‧電路
903‧‧‧電壓產生電路
903A‧‧‧電壓產生電路
903B‧‧‧電壓產生電路
903C‧‧‧電壓產生電路
903D‧‧‧電壓產生電路
903E‧‧‧電壓產生電路
904‧‧‧電路
905‧‧‧電壓產生電路
905A‧‧‧電壓產生電路
905E‧‧‧電壓產生電路
906‧‧‧電路
911‧‧‧電晶體
912‧‧‧電晶體
912A‧‧‧電晶體
912B‧‧‧電晶體
921‧‧‧控制電路
922‧‧‧電晶體
1189‧‧‧ROM介面
1190‧‧‧基板
1191‧‧‧ALU
1192‧‧‧ALU控制器
1193‧‧‧指令解碼器
1194‧‧‧中斷控制器
1195‧‧‧時序控制器
1196‧‧‧暫存器
1197‧‧‧暫存器控制器
1198‧‧‧匯流排介面
1199‧‧‧ROM
1200‧‧‧記憶元件
1201‧‧‧電路
1202‧‧‧電路
1203‧‧‧開關
1204‧‧‧開關
1206‧‧‧邏輯元件
1207‧‧‧電容器
1208‧‧‧電容器
1209‧‧‧電晶體
1210‧‧‧電晶體
1213‧‧‧電晶體
1214‧‧‧電晶體
1220‧‧‧電路
2100‧‧‧電晶體
2200‧‧‧電晶體
2201‧‧‧絕緣體
2202‧‧‧佈線
2203‧‧‧插頭
2204‧‧‧絕緣體
2205‧‧‧佈線
2207‧‧‧絕緣體
2208‧‧‧絕緣體
2211‧‧‧半導體基板
2212‧‧‧絕緣體
2213‧‧‧閘極電極
2214‧‧‧閘極絕緣體
2215‧‧‧源極區域及汲極區域
3001‧‧‧佈線
3002‧‧‧佈線
3003‧‧‧佈線
3004‧‧‧佈線
3005‧‧‧佈線
3200‧‧‧電晶體
3300‧‧‧電晶體
3400‧‧‧電容器
4000‧‧‧RF標籤
6000‧‧‧顯示模組
6001‧‧‧上蓋
6002‧‧‧下蓋
6003‧‧‧FPC
6004‧‧‧觸控面板
6005‧‧‧FPC
6006‧‧‧顯示面板
6007‧‧‧背光單元
6008‧‧‧光源
6009‧‧‧框架
6010‧‧‧印刷電路板
6011‧‧‧電池
7101‧‧‧外殼
7102‧‧‧外殼
7103‧‧‧顯示部
7104‧‧‧顯示部
7105‧‧‧麥克風
7106‧‧‧揚聲器
7107‧‧‧操作鍵
7108‧‧‧觸控筆
7302‧‧‧外殼
7304‧‧‧顯示部
7305‧‧‧顯示部
7306‧‧‧顯示部
7311‧‧‧操作按鈕
7312‧‧‧操作按鈕
7313‧‧‧連接端子
7321‧‧‧腕帶
7322‧‧‧錶帶扣
7501‧‧‧外殼
7502‧‧‧顯示部
7503‧‧‧操作按鈕
7504‧‧‧外部連接埠
7505‧‧‧揚聲器
7506‧‧‧麥克風
7701‧‧‧外殼
7702‧‧‧外殼
7703‧‧‧顯示部
7704‧‧‧操作鍵
7705‧‧‧鏡頭
7706‧‧‧連接部
7921‧‧‧電線杆
7922‧‧‧顯示部
8000‧‧‧照相機
8001‧‧‧外殼
8002‧‧‧顯示部
8003‧‧‧操作按鈕
8004‧‧‧快門按鈕
8005‧‧‧連接部
8006‧‧‧鏡頭
8100‧‧‧取景器
8101‧‧‧外殼
8102‧‧‧顯示部
8103‧‧‧按鈕
8121‧‧‧外殼
8122‧‧‧顯示部
8123‧‧‧鍵盤
8124‧‧‧指向裝置
8200‧‧‧頭戴顯示器
8201‧‧‧安裝部
8202‧‧‧鏡頭
8203‧‧‧主體
8204‧‧‧顯示部
8205‧‧‧電纜
8206‧‧‧電池
9700‧‧‧汽車
9701‧‧‧車體
9702‧‧‧車輪
9703‧‧‧儀表板
9704‧‧‧燈
9710‧‧‧顯示部
9711‧‧‧顯示部
9712‧‧‧顯示部
9713‧‧‧顯示部
9714‧‧‧顯示部
9715‧‧‧顯示部
9721‧‧‧顯示部
9722‧‧‧顯示部
9723‧‧‧顯示部
在圖式中：圖1A至圖1C是示出根據本發明的一個實施方式的電晶體的俯視圖及剖面圖；圖2A至圖2C是示出根據本發明的一個實施方式的電晶體的俯視圖及剖面圖；圖3A至圖3C是示出根據本發明的一個實施方式的電晶體的俯視圖及剖面圖；圖4A至圖4C是示出根據本發明的一個實施方式的電晶體的俯視圖及剖面圖；圖5A至圖5D是示出根據本發明的一個實施方式的電晶體的一部分的剖面圖；圖6A至圖6C是示出根據本發明的一個實施方式的電晶體的俯視圖及剖面圖；圖7A至圖7C是示出根據本發明的一個實施方式的電晶體的俯視圖及剖面圖；圖8是示出根據本發明的一個實施方式的電晶體的剖面圖；圖9A至圖9E是說明藉由XRD得到的CAAC-OS以及單晶氧化物半導體的結構分析的圖以及CAAC-OS的選區電子繞射圖案；圖10A至圖10E是CAAC-OS的剖面TEM影像、平面TEM影像及其影像分析；圖11A至圖11D是nc-OS的電子繞射圖案以及nc-OS的剖面TEM影像；圖12A和圖12B是a-like OS的剖面TEM影像；圖13示出In-Ga-Zn氧化物的電子照射所引起的結晶部的變化；圖14A至圖14C是示出根據本發明的一個實施方式的電晶體的製造方法的俯視圖及剖面圖；圖15A至圖15C是示出根據本發明的一個實施方式的電晶體的製造方法的俯視圖及剖面圖； 圖16A至圖16C是示出根據本發明的一個實施方式的電晶體的製造方法的俯視圖及剖面圖；圖17A至圖17C是示出根據本發明的一個實施方式的電晶體的製造方法的俯視圖及剖面圖；圖18A至圖18C是示出根據本發明的一個實施方式的電晶體的製造方法的俯視圖及剖面圖；圖19A至圖19C是示出根據本發明的一個實施方式的電晶體的製造方法的俯視圖及剖面圖；圖20A至圖20C是示出根據本發明的一個實施方式的電晶體的製造方法的俯視圖及剖面圖；圖21A至圖21C是示出根據本發明的一個實施方式的電晶體的製造方法的俯視圖及剖面圖；圖22A至圖22C是示出根據本發明的一個實施方式的電晶體的製造方法的俯視圖及剖面圖；圖23A至圖23C是示出根據本發明的一個實施方式的電晶體的製造方法的俯視圖及剖面圖；圖24A至圖24C是示出根據本發明的一個實施方式的電晶體的製造方法的俯視圖及剖面圖；圖25A至圖25C是示出根據本發明的一個實施方式的電晶體的製造方法的俯視圖及剖面圖；圖26A至圖26C是示出根據本發明的一個實施方式的電晶體的製造方法的俯視圖及剖面圖；圖27A至圖27C是示出根據本發明的一個實施方式的電晶體的製造方法的俯視圖及剖面圖；圖28A至圖28C是示出根據本發明的一個實施方式的電晶體的製造方法的俯視圖及剖面圖；圖29A至圖29C是示出根據本發明的一個實施方式的電晶體的製造方法的俯視圖及剖面圖；圖30A至圖30C是示出根據本發明的一個實施方式的電晶體的製 造方法的俯視圖及剖面圖；圖31A至圖31C是示出根據本發明的一個實施方式的電晶體的製造方法的俯視圖及剖面圖；圖32A至圖32C是示出根據本發明的一個實施方式的電晶體的製造方法的俯視圖及剖面圖；圖33A至圖33C是示出根據本發明的一個實施方式的電晶體的製造方法的俯視圖及剖面圖；圖34A至圖34C是示出根據本發明的一個實施方式的電晶體的製造方法的俯視圖及剖面圖；圖35A至圖35C是示出根據本發明的一個實施方式的電晶體的製造方法的俯視圖及剖面圖；圖36A至圖36C是示出根據本發明的一個實施方式的電晶體的製造方法的俯視圖及剖面圖；圖37A至圖37C是示出根據本發明的一個實施方式的電晶體的製造方法的俯視圖及剖面圖；圖38A至圖38C是示出根據本發明的一個實施方式的電晶體的製造方法的俯視圖及剖面圖；圖39A至圖39C是示出根據本發明的一個實施方式的電晶體的製造方法的俯視圖及剖面圖；圖40A至圖40C是示出根據本發明的一個實施方式的電晶體的製造方法的俯視圖及剖面圖；圖41A至圖41C是示出根據本發明的一個實施方式的電晶體的製造方法的俯視圖及剖面圖；圖42A至圖42C是示出根據本發明的一個實施方式的電晶體的製造方法的俯視圖及剖面圖；圖43A至圖43C是示出根據本發明的一個實施方式的電晶體的製造方法的俯視圖及剖面圖；圖44A至圖44C是示出根據本發明的一個實施方式的電晶體的製造方法的俯視圖及剖面圖； 圖45A至圖45C是示出根據本發明的一個實施方式的電晶體的製造方法的俯視圖及剖面圖；圖46A至圖46C是示出根據本發明的一個實施方式的電晶體的製造方法的俯視圖及剖面圖；圖47A至圖47C是示出根據本發明的一個實施方式的電晶體的製造方法的俯視圖及剖面圖；圖48A至圖48C是示出根據本發明的一個實施方式的電晶體的製造方法的俯視圖及剖面圖；圖49A至圖49C是示出根據本發明的一個實施方式的電晶體的製造方法的俯視圖及剖面圖；圖50A至圖50C是示出根據本發明的一個實施方式的電晶體的製造方法的俯視圖及剖面圖；圖51A至圖51C是示出根據本發明的一個實施方式的電晶體的製造方法的俯視圖及剖面圖；圖52A和圖52B是根據本發明的一個實施方式的記憶體裝置的電路圖；圖53是示出根據本發明的一個實施方式的半導體裝置的剖面圖；圖54是示出根據本發明的一個實施方式的半導體裝置的剖面圖；圖55A至圖55F是示出根據本發明的一個實施方式的半導體裝置的電路圖及剖面圖；圖56是示出根據本發明的一個實施方式的CPU的方塊圖；圖57是根據本發明的一個實施方式的記憶元件的電路圖；圖58A和圖58B是示出攝像裝置的平面圖；圖59A和圖59B是示出攝像裝置的像素的平面圖；圖60A和圖60B是示出攝像裝置的剖面圖；圖61A和圖61B是示出攝像裝置的剖面圖；圖62是說明RF標籤的結構例子的圖；圖63A至圖63C是示出根據本發明的一個實施方式的半導體裝置的電路圖、俯視圖及剖面圖； 圖64A和圖64B是示出根據本發明的一個實施方式的半導體裝置的電路圖及剖面圖；圖65A至圖65E是用來說明本發明的一個實施方式的方塊圖、電路圖及波形圖；圖66A和圖66B是用來說明本發明的一個實施方式的電路圖及時序圖；圖67A和圖67B是用來說明本發明的一個實施方式的電路圖；圖68A至圖68C是用來說明本發明的一個實施方式的電路圖；圖69A和圖69B是用來說明本發明的一個實施方式的電路圖；圖70A至圖70C是用來說明本發明的一個實施方式的電路圖；圖71A和圖71B是用來說明本發明的一個實施方式的電路圖；圖72是說明顯示模組的圖；圖73A和圖73B是示出使用引線框架型插板的封裝的剖面結構的透視圖以及示出行動電話的模組的平面圖；圖74A至圖74E是示出根據本發明的一個實施方式的電子裝置的圖；圖75A至圖75D是示出根據本發明的一個實施方式的電子裝置的圖；圖76A至圖76C是示出根據本發明的一個實施方式的電子裝置的圖；圖77A至圖77F是根據本發明的一個實施方式的RF標籤的使用例子。
將參照圖式對本發明的實施方式進行詳細的說明。注意，本發明不侷限於以下說明，所屬技術領域的通常知識者可以很容易地理解一個事實就是其方式和詳細內容可以被變換為各種形式。此外，本發明不應該被解釋為僅限定在以下所示的實施方式所記載的內容中。注意， 當利用圖式說明發明結構時，表示相同物件的元件符號在不同的圖式中共同使用。另外，有時使用相同的陰影圖案表示相同的部分，而不特別附加元件符號。
注意，在圖式中，有時為了清楚瞭解而誇大尺寸、膜(層)的厚度或區域。
在本說明書中，例如，當使用“直徑”、“粒徑”、“大小”、“尺寸”、“寬度”等來規定物體形狀時，也可以將其換稱為容納物體的最小立方體的一邊長度或者物體的一個剖面的等效圓直徑。物體的一個剖面的等效圓直徑是指等於物體的一個剖面的面積的正圓形的直徑。
另外，電壓大多指某個電位與參考電位(例如，接地電位(GND)或源極電位)之間的電位差。由此，可以將電壓換稱為電位。
另外，為方便起見，附加了第一、第二等序數詞，而其並不表示製程順序或疊層順序。因此，例如可以將“第一”適當地替換為“第二”或“第三”等來進行說明。此外，本說明書等中所記載的序數詞與用於指定本發明的一個實施方式的序數詞有時不一致。
注意，半導體的雜質例如是指半導體的主要成分之外的元素。例如，濃度低於0.1atomic%的元素是雜質。有時由於包含雜質而例如導致在半導體中形成DOS(Density of State：態密度)，載子移動率降低或結晶性降低等。在半導體是氧化物半導體時，作為改變半導體特性的雜質，例如有第1族元素、第2族元素、第14族元素、第15族元素或主要成分之外的過渡金屬等，尤其是，例如有氫(包含在水中)、鋰、鈉、矽、硼、磷、碳、氮等。在氧化物半導體中，有時例如由於氫等雜質的混入導致氧缺陷的產生。此外，在半導體是矽膜時，作為改變 半導體特性的雜質，例如有氧、除氫之外的第1族元素、第2族元素、第13族元素、第15族元素等。
注意，通道長度例如是指電晶體的俯視圖中的半導體(或在電晶體處於導通狀態時，在半導體中電流流過的部分)和閘極電極互相重疊的區域或者形成通道的區域中的源極(源極區域或源極電極)和汲極(汲極區域或汲極電極)之間的距離。另外，在一個電晶體中，通道長度在所有區域中不一定為相同。也就是說，一個電晶體的通道長度有時不侷限於一個值。因此，在本說明書中，通道長度是形成通道的區域中的任一個值、最大值、最小值或平均值。
通道寬度例如是指半導體(或在電晶體處於導通狀態時，在半導體中電流流過的部分)和閘極電極互相重疊的區域或者形成通道的區域中的源極與汲極相對的部分的長度。另外，在一個電晶體中，通道寬度在所有區域中不一定為相同。也就是說，一個電晶體的通道寬度有時不侷限於一個值。因此，在本說明書中，通道寬度是形成通道的區域中的任一個值、最大值、最小值或平均值。
另外，根據電晶體的結構，有時形成通道的區域中的實際上的通道寬度(下面稱為實效通道寬度)和電晶體的俯視圖所示的通道寬度(下面稱為外觀上的通道寬度)不同。例如，在具有立體結構的電晶體中，有時因為實效通道寬度大於電晶體的俯視圖所示的外觀上的通道寬度，所以不能忽略其影響。例如，在具有微型且立體的結構的電晶體中，有時形成在半導體的側面的通道區域的比率大。在此情況下，形成通道的實際上的實效通道寬度大於俯視圖所示的外觀上的通道寬度。
在具有立體結構的電晶體中，有時難以藉由實測估計實效通道寬度。例如，為了根據設計值估計實效通道寬度，需要預先知道半導體 的形狀的假定。因此，當半導體的形狀不清楚時，難以正確地測量實效通道寬度。
因此，在本說明書中，有時將在電晶體的俯視圖中半導體和閘極電極互相重疊的區域中的源極與汲極相對的部分的長度，亦即外觀上的通道寬度稱為“圍繞通道寬度(SCW：Surrounded Channel Width)”。此外，在本說明書中，在簡單地描述為“通道寬度”時，有時是指圍繞通道寬度或外觀上的通道寬度。或者，在本說明書中，在簡單地描述為“通道寬度”時，有時是指實效通道寬度。注意，藉由對剖面TEM影像等進行分析等，可以決定通道長度、通道寬度、實效通道寬度、外觀上的通道寬度、圍繞通道寬度等的值。
另外，在藉由計算求得電晶體的場效移動率或每個通道寬度的電流值等時，有時使用圍繞通道寬度來計算。在此情況下，該值有時與使用實效通道寬度計算的值不同。
在本說明書中，“A具有其端部比B的端部突出的形狀”有時意味著在俯視圖或剖面圖中A的至少一個端部位於B的至少一個端部的外側。因此，例如可以將“A具有其端部比B的端部突出的形狀”的記載解釋為在俯視圖中A的一個端部位於B的一個端部的外側。
在本說明書中，“平行”是指兩條直線形成的角度為-10°以上且10°以下的狀態。因此，也包括該角度為-5°以上且5°以下的狀態。“大致平行”是指兩條直線形成的角度為-30°以上且30°以下的狀態。此外，“垂直”是指兩條直線的角度為80°以上且100°以下的狀態。因此，也包括該角度為85°以上且95°以下的狀態。“大致垂直”是指兩條直線形成的角度為60°以上且120°以下的狀態。
在本說明書中，六方晶系包括三方晶系和菱方晶系。
實施方式1
〈電晶體結構1〉
下面，說明根據本發明的一個實施方式的半導體裝置所包括的電晶體的結構。圖1A至圖1C是根據本發明的一個實施方式的半導體裝置的俯視圖及剖面圖。圖1A是俯視圖。圖1B是沿著圖1A所示的點劃線A1-A2的剖面圖。圖1C是沿著圖1A所示的點劃線A3-A4的剖面圖。另外，在圖1A的俯視圖中，為了明確起見，省略圖式中的一部分的組件而進行表示。
在圖1B和圖1C中，本電晶體包括：基板400上的絕緣體401；絕緣體401上的絕緣體301及導電體310；絕緣體301及導電體310上的絕緣體302；絕緣體302上的絕緣體303；絕緣體303上的絕緣體402；絕緣體402上的絕緣體406a；絕緣體406a上的半導體406b；與半導體406b的頂面接觸的導電體441a1及導電體441a2；與導電體441a1的頂面接觸的導電體416a1；與導電體441a2的頂面接觸的導電體416a2；與導電體416a1的頂面、導電體441a1的頂面、導電體416a2的頂面及導電體441a2的頂面接觸的絕緣體410；與半導體406b的頂面接觸的絕緣體406c；絕緣體406c上的絕緣體412；隔著絕緣體412及絕緣體406c位於半導體406b上的導電體404；絕緣體410、導電體404、絕緣體406c及絕緣體412上的絕緣體418；絕緣體418上的絕緣體408；絕緣體408上的絕緣體428；藉由絕緣體428、絕緣體408及絕緣體418到達導電體404的開口部；藉由絕緣體428、絕緣體408、絕緣體418及絕緣體410到達導電體416a1的開口部；藉由絕緣體428、絕緣體408、絕緣體418及絕緣體410到達導電體416a2的開口部；埋入在各開口部中的導電體437、導電體431及導電體429；絕緣體428上的具有與導電體437接觸的區域的導電體438；絕緣體428上的具有與導電體431接觸的區域的導電體432；以及絕緣體428上的具有與導電體429接觸的區域的 導電體430。
半導體406b具有其頂面與導電體441a1及導電體441a2接觸的區域407。
在本電晶體中，導電體404被用作第一閘極電極。導電體404可以具有包括具有抑制氧透過的功能的導電體的疊層結構。例如，藉由作為下層形成具有抑制氧透過的功能的導電體，可以抑制導電體404的氧化所導致的電阻值增加。絕緣體412被用作閘極絕緣體。可以藉由2端子法等測量出導電體的電阻值。
導電體416a1、導電體416a2、導電體441a1及導電體441a2被用作源極電極或汲極電極，導電體416a1的側面及底面與導電體441a1接觸，導電體416a2的側面及底面與導電體441a2接觸。導電體416a1及導電體416a2可以具有包括具有抑制氧透過的功能的導電體的疊層結構。例如，藉由作為上層形成具有抑制氧透過的功能的導電體，可以以抑制導電體416a1及導電體416a2的氧化所導致的電阻值增加。
可以使用供應到導電體404的電位控制半導體406b的電阻。也就是說，可以使用供應到導電體404的電位控制導電體416a1和導電體441a1與導電體416a2及導電體441a2之間的導通．非導通。
如圖1B及圖1C所示，半導體406b的頂面與導電體441a1及導電體441a2接觸。另外，可以由被用作閘極電極的導電體404的電場電圍繞絕緣體406a及半導體406b等。將由閘極電極的電場電圍繞半導體的電晶體結構稱為“surrounded channel(s-channel)結構”。因此，有時通道形成在整個半導體406b中。在s-channel結構中，可以使大電流流過電晶體的源極與汲極之間，由此可以增大導通時的電流(通態電流)。另外，由於絕緣體406a及半導體406b由導電體404的電場圍繞，所以 能夠減少非導通時的電流(關態電流)。
在本電晶體中，以填充形成在絕緣體410等中的開口部的方式自對準(self-align)地形成被用作閘極電極的區域，因此可以將本電晶體稱為TGSA s-channel FET(Trench Gate Self Align(自對準溝槽式閘極)s-channel FET)。
使用圖5A至圖5D說明本發明的一個實施方式。圖5A是沿著圖1A所示的點劃線A3-A4的剖面圖，可以說是通道形成區域中的通道寬度方向上的剖面圖。圖5B是沿著圖1A所示的點劃線A5-A6的剖面圖，可以說是源極電極或汲極電極部分中的通道寬度方向上的剖面圖。圖5C是沒有導電體441a2的電晶體的通道形成區域中的通道寬度方向上的剖面圖。圖5D是沒有導電體441a2的電晶體的源極電極或汲極電極部分中的通道寬度方向上的剖面圖。
圖5A所示的電晶體的半導體406b的剖面積比圖5C所示的電晶體的半導體406b的剖面積大。並且，圖5B所示的電晶體的被用作源極電極或汲極電極的導電體416a2及導電體441a2的剖面積比圖5D所示的被用作源極電極或汲極電極的導電體416a2的剖面積大。
在電晶體處於導通狀態時從源極電極流到汲極電極的電流(通態電流)在通道形成區域中主要流過半導體406b，並在源極電極或汲極電極部分流過源極電極或汲極電極。因為圖5A和圖5B的電晶體的半導體406b的剖面積及源極電極或汲極電極的剖面積比圖5C和圖5D電晶體大，因此電晶體的通態電流可以比圖5C和圖5D的電晶體大。另一方面，因為本發明的電晶體是如上所述那樣地具有s-channel結構的電晶體，所以可以減少關閉時的電流(關態電流)。就是說，可以使通態電流和關態電流之間的比例大，因此電晶體的開關特性良好。
在本電晶體中，將其中被用作閘極電極的導電體404的底面隔著絕緣體412及絕緣體406c與半導體406b的頂面平行地相對的區域的長度表示為閘極線寬度404w。通道長度是指：在圖1A所示的本電晶體的俯視圖中，半導體406b與被用作閘極電極的導電體404互相重疊的區域或者形成通道區域中的被用作源極電極(或汲極電極)的導電體416a1及導電體441a1與被用作汲極電極(或源極電極)的導電體416a2及導電體441a2之間的距離。將該距離表示為通道長度414w(參照圖1A)。
在根據本發明的一個實施方式的電晶體中，可以使閘極線寬度404w比到達半導體406b的絕緣體410的開口部等小。也就是說，可以使閘極線寬度404w小於最小特徵尺寸。明確而言，也可以將閘極線寬度404w設定為5nm以上且60nm以下，較佳為設定為5nm以上且30nm以下。可以將通道長度414w設定為5nm以上且80nm以下。
在圖1B中，藉由使導電體416a1及導電體441a1與導電體416a2及導電體441a2之間的區域的絕緣體412的厚度為導電體416a1和導電體441a1的總厚度或導電體416a2和導電體441a2的總厚度以下，來自閘極電極的電場施加到整個通道形成區域，而使電晶體的工作良好，所以是較佳的。將導電體416a1及導電體441a1與導電體416a2及導電體441a2之間的區域的絕緣體412的厚度設定為30nm以下，較佳為10nm以下。
導電體310被用作第二閘極電極。導電體310也可以是包括具有抑制氧透過的功能的導電膜的多層膜。藉由採用包括具有抑制氧透過的功能的導電膜的多層膜，可以防止導電體310的氧化所導致的導電率的降低。絕緣體302、絕緣體303及絕緣體402被用作第二閘極絕緣膜。可以根據供應到導電體310的電位控制本電晶體的臨界電壓。另外，可以根據供應到導電體310的電位，將電子注入絕緣體303而控制本電 晶體的臨界電壓。而且，藉由電連接第一閘極電極和第二閘極電極，可以增大導通時的電流(通態電流)。另外，可以將第一閘極電極的功能與第二閘極電極的功能調換。
圖8示出電連接第一閘極電極和第二閘極電極的一個例子。導電體440埋入在藉由絕緣體428、絕緣體408及絕緣體418到達導電體404的開口部中，導電體440的頂面與形成在絕緣體428上的導電體444電連接。另一方面，導電體442埋入在藉由絕緣體428、絕緣體408、絕緣體418、絕緣體410、絕緣體402、絕緣體303及絕緣體302到達導電體310的開口部中，導電體442的頂面與導電體444電連接。就是說，被用作第一閘極電極的導電體404經過導電體440、導電體444及導電體442與被用作第二閘極電極的導電體310電連接。
注意，藉由使用具有阻擋氫等雜質及氧的功能的絕緣體圍繞電晶體，能夠使電晶體的電特性穩定。例如，作為絕緣體408，可以使用具有阻擋氫等雜質及氧的功能的絕緣體。
作為具有阻擋氫等雜質及氧的功能的絕緣體，例如可以使用包含硼、碳、氮、氧、氟、鎂、鋁、矽、磷、氯、氬、鎵、鍺、釔、鋯、鑭、釹、鉿或鉭的絕緣體的單層或疊層。
此外，例如，作為絕緣體408可以使用氧化鋁、氧化鎂、氮氧化矽、氮化矽、氧化鎵、氧化鍺、氧化釔、氧化鋯、氧化鑭、氧化釹、氧化鉿或氧化鉭。注意，絕緣體408較佳為包含氧化鋁。例如，當使用含氧的電漿形成絕緣體408時，可以藉由成為絕緣體408的基底層的絕緣體418對絕緣體410添加氧。或者，可以對絕緣體412的側面添加氧。被添加的氧在絕緣體410或絕緣體412中成為過量氧。藉由使絕緣體408包含氧化鋁，能夠抑制氫等雜質混入半導體406b中。另外，例如，藉由使絕緣體408包含氧化鋁，能夠減少添加到上述絕緣體410 及絕緣體412的過量氧向外的擴散。
作為絕緣體401，可以使用氧化鋁、氧化鎂、氮氧化矽、氮化矽、氧化鎵、氧化鍺、氧化釔、氧化鋯、氧化鑭、氧化釹、氧化鉿或氧化鉭。注意，絕緣體401較佳為包含氧化鋁或氮化矽。例如，當絕緣體401包含氧化鋁或氮化矽時，可以抑制氫等雜質混入半導體406b中。例如，當絕緣體401包含氧化鋁或氮化矽時，可以減少氧向外的擴散。
作為絕緣體301及絕緣體302，例如可以使用包含硼、碳、氮、氧、氟、鎂、鋁、矽、磷、氯、氬、鎵、鍺、釔、鋯、鑭、釹、鉿或鉭的絕緣體的單層或疊層。例如，絕緣體301較佳為包含氧化矽或氧氮化矽。
絕緣體303例如可以被用作電子注入層。作為絕緣體303，例如可以使用包含硼、碳、氮、氧、氟、鎂、鋁、矽、磷、氯、氬、鎵、鍺、釔、鋯、鑭、釹、鉿或鉭的絕緣體的單層或疊層。例如，絕緣體303較佳為包含氮化矽、氧化鉿或氧化鋁。
作為絕緣體402，例如可以使用包含硼、碳、氮、氧、氟、鎂、鋁、矽、磷、氯、氬、鎵、鍺、釔、鋯、鑭、釹、鉿或鉭的絕緣體的單層或疊層。例如，絕緣體402較佳為包含氧化鋁或氧氮化矽。
注意，絕緣體410較佳為包括相對介電常數低的絕緣體。例如，絕緣體410較佳為包含氧化矽、氧氮化矽、氮氧化矽、氮化矽、添加有氟的氧化矽、添加有碳的氧化矽、添加有碳及氮的氧化矽、具有空孔的氧化矽、樹脂等。或者，絕緣體410較佳為具有氧化矽、氧氮化矽、氮氧化矽、氮化矽、添加有氟的氧化矽、添加有碳的氧化矽、添加有碳及氮的氧化矽或具有空孔的氧化矽與樹脂的疊層結構。因為氧化矽及氧氮化矽對熱穩定，所以藉由與樹脂組合，可以實現熱穩定且 相對介電常數低的疊層結構。作為樹脂，例如可以舉出聚酯、聚烯烴、聚醯胺(尼龍、芳族聚醯胺等)、聚醯亞胺、聚碳酸酯或丙烯酸等。
作為絕緣體412，例如可以使用包含硼、碳、氮、氧、氟、鎂、鋁、矽、磷、氯、氬、鎵、鍺、釔、鋯、鑭、釹、鉿或鉭的絕緣體的單層或疊層。例如，絕緣體412較佳為包含氧化鋁或氧氮化矽。
注意，絕緣體412較佳為包括相對介電常數高的絕緣體。例如，絕緣體412較佳為包含氧化鎵、氧化鉿、含有鋁及鉿的氧化物、含有鋁及鉿的氧氮化物、含有矽及鉿的氧化物或者含有矽及鉿的氧氮化物等。或者，絕緣體412較佳為具有氧化矽或氧氮化矽與相對介電常數高的絕緣體的疊層結構。因為氧化矽及氧氮化矽對熱穩定，所以藉由與相對介電常數高的絕緣體組合，可以實現熱穩定且相對介電常數高的疊層結構。例如，當在絕緣體406c一側有氧化鋁、氧化鎵或氧化鉿時，能夠抑制氧化矽或氧氮化矽所含有的矽混入半導體406b。另外，例如當絕緣體406c一側有氧化矽或氧氮化矽時，有時在氧化鋁、氧化鎵或氧化鉿與氧化矽或氧氮化矽的介面處形成陷阱中心。該陷阱中心有時可以藉由俘獲電子而使電晶體的臨界電壓向正方向漂移。
作為絕緣體412、絕緣體418及絕緣體428，例如可以使用包含硼、碳、氮、氧、氟、鎂、鋁、矽、磷、氯、氬、鎵、鍺、釔、鋯、鑭、釹、鉿或鉭的絕緣體的單層或疊層。例如，絕緣體412、絕緣體418及絕緣體428較佳為包含氧化鋁或氧氮化矽。
作為導電體416a1、導電體416a2、導電體441a1及導電體441a2，例如可以使用包含硼、氮、氧、氟、矽、磷、鋁、鈦、鉻、錳、鈷、鎳、銅、鋅、鎵、釔、鋯、鉬、釕、鉑、銀、銦、錫、鉭及鎢中的一種以上的導電體的單層或疊層。例如，既可以使用合金膜或化合物膜，也可以使用包含鋁的導電體、包含銅及鈦的導電體、包含銅及錳的導 電體、包含銦、錫及氧的導電體或包含鈦及氮的導電體等。
作為導電體404，例如可以使用包含硼、氮、氧、氟、矽、磷、鋁、鈦、鉻、錳、鈷、鎳、銅、鋅、鎵、釔、鋯、鉬、釕、銀、銦、錫、鉭和鎢中的一種以上的導電體的單層或疊層。例如，也可以使用合金膜或化合物膜，可以使用包含鋁的導電體、包含銅及鈦的導電體、包含銅及錳的導電體、包含銦、錫及氧的導電體或者包含鈦及氮的導電體等。
作為導電體429、導電體430、導電體431、導電體432、導電體437及導電體438，例如可以使用包含硼、氮、氧、氟、矽、磷、鋁、鈦、鉻、錳、鈷、鎳、銅、鋅、鎵、釔、鋯、鉬、釕、銀、銦、錫、鉭和鎢中的一種以上的導電體的單層或疊層。例如，也可以使用合金膜或化合物膜，可以使用包含鋁的導電體、包含銅及鈦的導電體、包含銅及錳的導電體、包含銦、錫及氧的導電體或者包含鈦及氮的導電體等。
作為導電體310、導電體440、導電體442及導電體444，例如可以使用包含硼、氮、氧、氟、矽、磷、鋁、鈦、鉻、錳、鈷、鎳、銅、鋅、鎵、釔、鋯、鉬、釕、銀、銦、錫、鉭和鎢中的一種以上的導電體的單層或疊層。例如，也可以使用合金膜或化合物膜，可以使用包含鋁的導電體、包含銅及鈦的導電體、包含銅及錳的導電體、包含銦、錫及氧的導電體或者包含鈦及氮的導電體等。
作為半導體406b，較佳為使用氧化物半導體。注意，有時可以使用矽(包含應變矽)、鍺、矽鍺、碳化矽、砷化鎵、砷化鋁鎵、磷化銦、氮化鎵或有機半導體等。
作為絕緣體406a及絕緣體406c，較佳為使用包含一種或兩種以上的構成半導體406b的除了氧之外的元素的氧化物。注意，有時可以使 用矽(包含應變矽)、鍺、矽鍺、碳化矽、砷化鎵、砷化鋁鎵、磷化銦、氮化鎵或有機半導體等。
〈電晶體結構2〉
在此，使用圖2A至圖2C對具有與圖1A至圖1C不同的結構的電晶體進行說明。圖2A至圖2C是本發明的一個實施方式的半導體裝置的俯視圖及剖面圖。圖2A是俯視圖。圖2B是沿著圖2A所示的點劃線A1-A2的剖面圖。圖2C是沿著圖2A所示的點劃線A3-A4的剖面圖。注意，在圖2A的俯視圖中，為了明確起見，省略一部分的組件。
本電晶體的與圖1A至圖1C所示的電晶體不同之處在於：被用作源極電極或汲極電極的導電體416a1、導電體416a2、導電體441a1及導電體441a2的結構。就是說，不包括導電體416a1的側面與導電體441a1接觸的區域以及導電體416a2的側面與導電體441a2接觸的區域。關於其他組件參照上述圖1A至圖1C所示的電晶體的組件。
〈電晶體結構3〉
在此，使用圖3A至圖3C對具有與圖1A至圖1C不同的結構的電晶體進行說明。圖3A至圖3C是本發明的一個實施方式的半導體裝置的俯視圖及剖面圖。圖3A是俯視圖。圖3B是沿著圖3A所示的點劃線A1-A2的剖面圖。圖3C是沿著圖3A所示的點劃線A3-A4的剖面圖。注意，在圖3A的俯視圖中，為了明確起見，省略一部分的組件。
在圖3B和圖3C中，本電晶體包括：基板400上的絕緣體401；絕緣體401上的絕緣體301及導電體310；絕緣體301及導電體310上的絕緣體302；絕緣體302上的絕緣體303；絕緣體303上的絕緣體402；絕緣體402上的絕緣體406a；絕緣體406a上的半導體406b；與半導體406b的頂面接觸的導電體441a1及導電體441a2；與導電體441a1的頂面接觸的導電體416a1；與導電體441a2的頂面接觸的導電體416a2； 具有與半導體406b的頂面接觸的區域的絕緣體406c；絕緣體406c上的絕緣體412；具有隔著絕緣體412及絕緣體406c與半導體406b重疊的區域的導電體404；覆蓋絕緣體402的頂面、絕緣體406a的側面、半導體406b的側面、導電體441a1的側面、導電體441a2的側面、導電體416a1的頂面、導電體416a2的頂面、絕緣體406c的側面、絕緣體412的側面、導電體404的側面及導電體404的頂面的絕緣體408；絕緣體408上的絕緣體410；絕緣體410上的絕緣體418；絕緣體418上的絕緣體428；藉由絕緣體428、絕緣體418、絕緣體410及絕緣體408到達導電體404的開口部；藉由絕緣體428、絕緣體418、絕緣體410及絕緣體408到達導電體416a1的開口部；藉由絕緣體428、絕緣體418、絕緣體410及絕緣體408到達導電體416a2的開口部；埋入在各開口部中的導電體437、導電體431及導電體429；絕緣體428上的具有與導電體437接觸的區域的導電體438；絕緣體428上的具有與導電體431接觸的區域的導電體432；以及絕緣體428上的具有與導電體429接觸的區域的導電體430。
半導體406b具有其頂面與導電體441a1及導電體441a2接觸的區域407。
在本電晶體中，導電體404被用作第一閘極電極。導電體404可以具有包括具有抑制氧透過的功能的導電體的疊層結構。例如，藉由作為下層形成具有抑制氧透過的功能的導電體，可以抑制導電體404的氧化所導致的電阻值增加。絕緣體412被用作閘極絕緣體。可以藉由2端子法等測量出導電體的電阻值。
導電體416a1、導電體416a2、導電體441a1及導電體441a2被用作源極電極或汲極電極，導電體416a1的側面及底面與導電體441a1接觸，導電體416a2的側面及底面與導電體441a2接觸。導電體416a1及導電體416a2可以具有包括具有抑制氧透過的功能的導電體的疊層結構。例 如，藉由作為上層形成具有抑制氧透過的功能的導電體，可以抑制導電體416a1及導電體416a2的氧化所導致的電阻值增加。
可以使用供應到導電體404的電位控制半導體406b的電阻。也就是說，可以使用供應到導電體404的電位控制導電體416a1和導電體441a1與導電體416a2及導電體441a2之間的導通．非導通。
如圖3B及圖3C所示，半導體406b的頂面與導電體441a1及導電體441a2接觸。另外，可以由被用作閘極電極的導電體404的電場電圍繞絕緣體406a及半導體406b等。將由閘極電極的電場電圍繞半導體的電晶體結構稱為“surrounded channel(s-channel)結構”。因此，有時通道形成在整個半導體406b中。在s-channel結構中，可以使大電流流過電晶體的源極與汲極之間，由此可以增大導通時的電流(通態電流)。另外，由於絕緣體406a及半導體406b由導電體404的電場圍繞，所以能夠減少非導通時的電流(關態電流)。
在本電晶體中，與圖1A至圖1C所示的電晶體相同，半導體406b的剖面積、被用作源極電極或汲極電極的導電體416a2及導電體441a2的剖面積比沒有導電體441a2的電晶體大。因此，圖3A至圖3C所示的電晶體可以得到與圖1A至圖1C所示的電晶體相同的效果。就是說，電晶體的通態電流可以比沒有導電體441a2的電晶體大。另一方面，因為本發明的電晶體是如上所述那樣地具有s-channel結構的電晶體，所以可以減少關閉時的電流(關態電流)。就是說，可以使通態電流和關態電流的比例大，因此電晶體的開關特性良好。
〈電晶體結構4〉
在此，使用圖4A至圖4C對具有與圖3A至圖3C不同的結構的電晶體進行說明。圖4A至圖4C是本發明的一個實施方式的半導體裝置的俯視圖及剖面圖。圖4A是俯視圖。圖4B是沿著圖4A所示的點劃 線A1-A2的剖面圖。圖4C是沿著圖4A所示的點劃線A3-A4的剖面圖。注意，在圖4A的俯視圖中，為了明確起見，省略一部分的組件。
本電晶體的與圖3A至圖3C所示的電晶體不同之處在於：被用作源極電極或汲極電極的導電體416a1、導電體416a2、導電體441a1及導電體441a2的結構。就是說，不包括導電體416a1的側面與導電體441a1接觸的區域以及導電體416a2的側面與導電體441a2接觸的區域。關於其他組件參照上述圖3A至圖3C所示的電晶體的組件。
〈電晶體結構5〉
在此，使用圖6A至圖6C對具有與圖1A至圖1C不同的結構的電晶體進行說明。圖6A至圖6C是本發明的一個實施方式的半導體裝置的俯視圖及剖面圖。圖6A是俯視圖。圖6B是沿著圖6A所示的點劃線A1-A2的剖面圖。圖6C是沿著圖6A所示的點劃線A3-A4的剖面圖。注意，在圖6A的俯視圖中，為了明確起見，省略一部分的組件。
本電晶體的與圖1A至圖1C所示的電晶體的不同之處在於相對於一個閘極電極包括多個通道形成區域。雖然圖6A至圖6C示出包括三個通道區域的例子，但是通道區域的數量不侷限於此。關於其他組件參照上述圖1A至圖1C所示的電晶體的組件。
〈電晶體結構6〉
在此，使用圖7A至圖7C對具有與圖1A至圖1C不同的結構的電晶體進行說明。圖7A至圖7C是本發明的一個實施方式的半導體裝置的俯視圖及剖面圖。圖7A是俯視圖。圖7B是沿著圖7A所示的點劃線A1-A2的剖面圖。圖7C是沿著圖7A所示的點劃線A3-A4的剖面圖。注意，在圖7A的俯視圖中，為了明確起見，省略一部分的組件。
本電晶體為通道寬度為圖7A所示的閘極線寬度404w的2倍以上 的結構的例子。關於其他組件參照上述圖1A至圖1C所示的電晶體的組件。
本實施方式的至少一部分可以與本說明書所記載的其他實施方式適當地組合而實施。
實施方式2
〈氧化物半導體的結構〉
以下，對氧化物半導體的結構進行說明。
氧化物半導體被分為單晶氧化物半導體和非單晶氧化物半導體。作為非單晶氧化物半導體有CAAC-OS(c-axis-aligned crystalline oxide semiconductor)、多晶氧化物半導體、nc-OS(nanocrystalline oxide semiconductor)、a-like OS(amorphous-like oxide semiconductor)及非晶氧化物半導體等。
從其他觀點看來，氧化物半導體被分為非晶氧化物半導體和結晶氧化物半導體。作為結晶氧化物半導體，有單晶氧化物半導體、CAAC-OS、多晶氧化物半導體以及nc-OS等。
一般而言，非晶結構具有如下特徵：具有各向同性而不具有不均勻結構；處於準穩態且原子的配置沒有被固定化；鍵角不固定；具有短程有序而不具有長程有序；等。
亦即，不能將穩定的氧化物半導體稱為完全非晶(completely amorphous)氧化物半導體。另外，不能將不具有各向同性(例如，在微小區域中具有週期結構)的氧化物半導體稱為完全非晶氧化物半導體。另一方面，a-like OS不具有各向同性但卻是具有空洞(void)的不 穩定結構。在不穩定這一點上，a-like OS在物性上接近於非晶氧化物半導體。
〈CAAC-OS〉
首先，說明CAAC-OS。
CAAC-OS是包含多個c軸配向的結晶部(也稱為顆粒)的氧化物半導體之一。
說明使用X射線繞射(XRD：X-Ray Diffraction)裝置對CAAC-OS進行分析時的情況。例如，當利用out-of-plane法分析包含分類為空間群R-3m的InGaZnO4結晶的CAAC-OS的結構時，如圖9A所示，在繞射角(2θ)為31°附近出現峰值。由於該峰值來源於InGaZnO4結晶的(009)面，由此可確認到在CAAC-OS中結晶具有c軸配向性，並且c軸朝向大致垂直於形成CAAC-OS的膜的面(也稱為被形成面)或頂面的方向。注意，除了2θ為31°附近的峰值以外，有時在2θ為36°附近時也出現峰值。2θ為36°附近的峰值起因於分類為空間群Fd-3m的結晶結構。因此，較佳的是，在CAAC-OS中不出現該峰值。
另一方面，當利用從平行於被形成面的方向使X射線入射到樣本的in-plane法分析CAAC-OS的結構時，在2θ為56°附近出現峰值。該峰值來源於InGaZnO4結晶的(110)面。並且，即使將2θ固定為56°附近並在以樣本面的法線向量為軸(Φ軸)旋轉樣本的條件下進行分析(Φ掃描)，也如圖9B所示的那樣觀察不到明確的峰值。另一方面，當對單晶InGaZnO4將2θ固定為56°附近來進行Φ掃描時，如圖9C所示，觀察到來源於相等於(110)面的結晶面的六個峰值。因此，由使用XRD的結構分析可以確認到CAAC-OS中的a軸和b軸的配向沒有規律性。
接著，說明利用電子繞射分析的CAAC-OS。例如，當對包含 InGaZnO4結晶的CAAC-OS在平行於CAAC-OS的被形成面的方向上入射束徑為300nm的電子束時，有可能出現圖9D所示的繞射圖案(也稱為選區電子繞射圖案)。在該繞射圖案中包含起因於InGaZnO4結晶的(009)面的斑點。因此，電子繞射也示出CAAC-OS所包含的顆粒具有c軸配向性，並且c軸朝向大致垂直於被形成面或頂面的方向。另一方面，圖9E示出對相同的樣本在垂直於樣本面的方向上入射束徑為300nm的電子束時的繞射圖案。從圖9E觀察到環狀的繞射圖案。因此，使用束徑為300nm的電子束的電子繞射也示出CAAC-OS所包含的顆粒的a軸和b軸不具有配向性。可以認為圖9E中的第一環起因於InGaZnO4結晶的(010)面和(100)面等。另外，可以認為圖9E中的第二環起因於(110)面等。
另外，在利用穿透式電子顯微鏡(TEM：Transmission Electron Microscope)觀察所獲取的CAAC-OS的明視野影像與繞射圖案的複合分析影像(也稱為高解析度TEM影像)中，可以觀察到多個顆粒。然而，即使在高解析度TEM影像中，有時也觀察不到顆粒與顆粒之間的明確的邊界，亦即晶界(grain boundary)。因此，可以說在CAAC-OS中，不容易發生起因於晶界的電子移動率的降低。
圖10A示出從大致平行於樣本面的方向觀察所獲取的CAAC-OS的剖面的高解析度TEM影像。利用球面像差校正(Spherical Aberration Corrector)功能得到高解析度TEM影像。尤其將利用球面像差校正功能獲取的高解析度TEM影像稱為Cs校正高解析度TEM影像。例如可以使用日本電子株式會社製造的原子解析度分析型電子顯微鏡JEM-ARM200F等觀察Cs校正高解析度TEM影像。
從圖10A可確認到其中金屬原子排列為層狀的顆粒。並且可知一個顆粒的尺寸為1nm以上或者3nm以上。因此，也可以將顆粒稱為奈米晶(nc：nanocrystal)。另外，也可以將CAAC-OS稱為具有CANC (C-Axis Aligned nanocrystals：c軸配向奈米晶)的氧化物半導體。顆粒反映CAAC-OS的被形成面或頂面的凸凹並平行於CAAC-OS的被形成面或頂面。
另外，圖10B及圖10C示出從大致垂直於樣本面的方向觀察所獲取的CAAC-OS的平面的Cs校正高解析度TEM影像。圖10D及圖10E是藉由對圖10B及圖10C進行影像處理得到的影像。下面說明影像處理的方法。首先，藉由對圖10B進行快速傳立葉變換(FFT：Fast Fourier Transform)處理，獲取FFT影像。接著，以保留所獲取的FFT影像中的離原點2.8nm-1至5.0nm-1的範圍的方式進行遮罩處理。接著，對經過遮罩處理的FFT影像進行快速傅立葉逆變換(IFFT：Inverse Fast Fourier Transform)處理而獲取經過處理的影像。將所獲取的影像稱為FFT濾波影像。FFT濾波影像是從Cs校正高解析度TEM影像中提取出週期分量的影像，其示出晶格排列。
在圖10D中，以虛線示出晶格排列被打亂的部分。由虛線圍繞的區域是一個顆粒。並且，以虛線示出的部分是顆粒與顆粒的聯結部。虛線呈現六角形，由此可知顆粒為六角形。注意，顆粒的形狀並不侷限於正六角形，不是正六角形的情況較多。
在圖10E中，以點線示出晶格排列一致的區域與其他晶格排列一致的區域之間的晶格排列的方向變化的部分，以虛線示出晶格排列的方向變化。在點線附近也無法確認到明確的晶界。當以點線附近的晶格點為中心周圍的晶格點相接時，可以形成畸變的六角形、五角形或/及七角形等。亦即，可知藉由使晶格排列畸變，可抑制晶界的形成。這可能是由於CAAC-OS可容許因如下原因而發生的畸變：在a-b面方向上的原子間排列的低密度或因金屬元素被取代而使原子間的鍵合距離產生變化等。
如上所示，CAAC-OS具有c軸配向性，其多個顆粒(奈米晶)在a-b面方向上連結而結晶結構具有畸變。因此，也可以將CAAC-OS稱為具有CAA(c-axis-aligned a-b-plane-anchored)crystal的氧化物半導體。
CAAC-OS是結晶性高的氧化物半導體。氧化物半導體的結晶性有時因雜質的混入或缺陷的生成等而降低，因此，可以說CAAC-OS是雜質或缺陷(氧缺陷等)少的氧化物半導體。
此外，雜質是指氧化物半導體的主要成分以外的元素，諸如氫、碳、矽和過渡金屬元素等。例如，與氧的鍵合力比構成氧化物半導體的金屬元素強的矽等元素會奪取氧化物半導體中的氧，由此打亂氧化物半導體的原子排列，導致結晶性下降。另外，由於鐵或鎳等重金屬、氬、二氧化碳等的原子半徑(或分子半徑)大，所以會打亂氧化物半導體的原子排列，導致結晶性下降。
當氧化物半導體包含雜質或缺陷時，其特性有時會因光或熱等發生變動。例如，包含於氧化物半導體的雜質有時會成為載子陷阱或載子發生源。例如，氧化物半導體中的氧缺陷有時會成為載子陷阱或因俘獲氫而成為載子發生源。
雜質及氧缺陷少的CAAC-OS是載子密度低的氧化物半導體。明確而言，可以使用載子密度低於8×1011/cm3，較佳為低於1×1011/cm3，更佳為低於1×1010/cm3，且是1×10-9/cm3以上的氧化物半導體。將這樣的氧化物半導體稱為高純度本質或實質上高純度本質的氧化物半導體。CAAC-OS的雜質濃度和缺陷能階密度低。亦即，可以說CAAC-OS是具有穩定特性的氧化物半導體。
〈nc-OS〉
接著，對nc-OS進行說明。
說明使用XRD裝置對nc-OS進行分析的情況。例如，當利用out-of-plane法分析nc-OS的結構時，不出現表示配向性的峰值。換言之，nc-OS的結晶不具有配向性。
另外，例如，當使包含InGaZnO4結晶的nc-OS薄片化，並在平行於被形成面的方向上使束徑為50nm的電子束入射到厚度為34nm的區域時，觀察到如圖11A所示的環狀繞射圖案(奈米束電子繞射圖案)。另外，圖11B示出將束徑為1nm的電子束入射到相同的樣本時的繞射圖案(奈米束電子繞射圖案)。從圖11B觀察到環狀區域內的多個斑點。因此，nc-OS在入射束徑為50nm的電子束時觀察不到秩序性，但是在入射束徑為1nm的電子束時確認到秩序性。
另外，當使束徑為1nm的電子束入射到厚度小於10nm的區域時，如圖11C所示，有時觀察到斑點被配置為準正六角形的電子繞射圖案。由此可知，nc-OS在厚度小於10nm的範圍內包含秩序性高的區域，亦即結晶。注意，因為結晶朝向各種各樣的方向，所以也有觀察不到有規律性的電子繞射圖案的區域。
圖11D示出從大致平行於被形成面的方向觀察到的nc-OS的剖面的Cs校正高解析度TEM影像。在nc-OS的高解析度TEM影像中有如由輔助線所示的部分那樣能夠觀察到結晶部的區域和觀察不到明確的結晶部的區域。nc-OS所包含的結晶部的尺寸為1nm以上且10nm以下，尤其大多為1nm以上且3nm以下。注意，有時將其結晶部的尺寸大於10nm且是100nm以下的氧化物半導體稱為微晶氧化物半導體(microcrystalline oxide semiconductor)。例如，在nc-OS的高解析度TEM影像中，有時無法明確地觀察到晶界。注意，奈米晶的來源有可能與CAAC-OS中的顆粒相同。因此，下面有時將nc-OS的結晶部稱為顆粒。
如此，在nc-OS中，微小的區域(例如1nm以上且10nm以下的區域，特別是1nm以上且3nm以下的區域)中的原子排列具有週期性。另外，nc-OS在不同的顆粒之間觀察不到結晶定向的規律性。因此，在膜整體中觀察不到配向性。所以，有時nc-OS在某些分析方法中與a-like OS或非晶氧化物半導體沒有差別。
另外，由於在顆粒(奈米晶)之間結晶定向沒有規律性，所以也可以將nc-OS稱為包含RANC(Random Aligned nanocrystals：無規配向奈米晶)的氧化物半導體或包含NANC(Non-Aligned nanocrystals：無配向奈米晶)的氧化物半導體。
nc-OS是規律性比非晶氧化物半導體高的氧化物半導體。因此，nc-OS的缺陷能階密度比a-like OS或非晶氧化物半導體低。但是，在nc-OS中的不同的顆粒之間觀察不到晶體配向的規律性。所以，nc-OS的缺陷能階密度比CAAC-OS高。
〈a-like OS〉
a-like OS是具有介於nc-OS與非晶氧化物半導體之間的結構的氧化物半導體。
圖12A和圖12B示出a-like OS的高解析度剖面TEM影像。圖12A示出電子照射開始時的a-like OS的高解析度剖面TEM影像。圖12B示出照射4.3×108e-/nm2的電子(e-)之後的a-like OS的高解析度剖面TEM影像。由圖12A和圖12B可知，a-like OS從電子照射開始時被觀察到在縱向方向上延伸的條狀明亮區域。另外，可知明亮區域的形狀在照射電子之後變化。明亮區域被估計為空洞或低密度區域。
由於a-like OS包含空洞，所以其結構不穩定。為了證明與 CAAC-OS及nc-OS相比a-like OS具有不穩定的結構，下面示出電子照射所導致的結構變化。
作為樣本，準備a-like OS、nc-OS和CAAC-OS。每個樣本都是In-Ga-Zn氧化物。
首先，取得各樣本的高解析度剖面TEM影像。由高解析度剖面TEM影像可知，每個樣本都具有結晶部。
已知InGaZnO4結晶的單位晶格具有所包括的三個In-O層和六個Ga-Zn-O層共計九個層在c軸方向上以層狀層疊的結構。這些彼此靠近的層之間的間隔與(009)面的晶格表面間隔(也稱為d值)幾乎相等，由結晶結構分析求出其值為0.29nm。由此，以下可以將晶格條紋的間隔為0.28nm以上且0.30nm以下的部分看作InGaZnO4結晶部。晶格條紋對應於InGaZnO4結晶的a-b面。
圖13示出調查了各樣本的結晶部(22至30處)的平均尺寸的例子。注意，結晶部尺寸對應於上述晶格條紋的長度。由圖13可知，在a-like OS中，結晶部根據有關取得TEM影像等的電子的累積照射量逐漸變大。由圖13可知，在利用TEM的觀察初期尺寸為1.2nm左右的結晶部(也稱為初始晶核)在電子(e-)的累積照射量為4.2×108e-/nm2時生長到1.9nm左右。另一方面，可知nc-OS和CAAC-OS在開始電子照射時到電子的累積照射量為4.2×108e-/nm2的範圍內，結晶部的尺寸都沒有變化。由圖13可知，無論電子的累積照射量如何，nc-OS及CAAC-OS的結晶部尺寸分別為1.3nm左右及1.8nm左右。此外，使用日立穿透式電子顯微鏡H-9000NAR進行電子束照射及TEM的觀察。作為電子束照射條件，加速電壓為300kV；電流密度為6.7×105e-/(nm2．s)；照射區域的直徑為230nm。
如此，有時電子照射引起a-like OS中的結晶部的生長。另一方面，在nc-OS和CAAC-OS中，幾乎沒有電子照射所引起的結晶部的生長。也就是說，a-like OS與CAAC-OS及nc-OS相比具有不穩定的結構。
此外，由於a-like OS包含空洞，所以其密度比nc-OS及CAAC-OS低。具體地，a-like OS的密度為具有相同組成的單晶氧化物半導體的78.6%以上且低於92.3%。nc-OS的密度及CAAC-OS的密度為具有相同組成的單晶氧化物半導體的92.3%以上且低於100%。注意，難以形成其密度低於單晶氧化物半導體的密度的78%的氧化物半導體。
例如，在原子個數比滿足In：Ga：Zn=1：1：1的氧化物半導體中，具有菱方晶系結構的單晶InGaZnO4的密度為6.357g/cm3。因此，例如，在原子數個比滿足In：Ga：Zn=1：1：1的氧化物半導體中，a-like OS的密度為5.0g/cm3以上且低於5.9g/cm3。另外，例如，在原子個數比滿足In：Ga：Zn=1：1：1的氧化物半導體中，nc-OS的密度和CAAC-OS的密度為5.9g/cm3以上且低於6.3g/cm3。
注意，當不存在相同組成的單晶氧化物半導體時，藉由以任意比例組合組成不同的單晶氧化物半導體，可以估計出相當於所希望的組成的單晶氧化物半導體的密度。根據組成不同的單晶氧化物半導體的組合比例使用加權平均估計出相當於所希望的組成的單晶氧化物半導體的密度即可。注意，較佳為儘可能減少所組合的單晶氧化物半導體的種類來估計密度。
如上所述，氧化物半導體具有各種結構及各種特性。注意，氧化物半導體例如可以是包括非晶氧化物半導體、a-like OS、nc-OS和CAAC-OS中的兩種以上的疊層膜。
說明可用於絕緣體406a、半導體406b及絕緣體406c等的氧化物。
半導體406b例如是包含銦的氧化物半導體。例如，在半導體406b包含銦時，其載子移動率(電子移動率)得到提高。此外，半導體406b較佳為包含元素M。元素M較佳為鋁、鎵或錫等。作為可用作元素M的其他元素，有硼、矽、鈦、鐵、鎳、鍺、釔、鋯、鉬、鑭、鈰、釹、鉿、鉭、鎢等。注意，作為元素M有時也可以組合多個上述元素。元素M例如是與氧的鍵能高的元素。元素M例如是與氧的鍵能高於銦的元素。或者，元素M例如是具有增大氧化物半導體的能隙的功能的元素。此外，半導體406b較佳為包含鋅。當氧化物半導體包含鋅時，有時容易晶化。
注意，半導體406b不侷限於包含銦的氧化物半導體。半導體406b例如也可以是鋅錫氧化物、鎵錫氧化物或氧化鎵等不包含銦且包含鋅、鎵或錫的氧化物半導體等。
作為半導體406b例如使用能隙大的氧化物。半導體406b的能隙例如是2.5eV以上且4.2eV以下，較佳為2.8eV以上且3.8eV以下，更佳為3eV以上且3.5eV以下。
例如，絕緣體406a及絕緣體406c是包含一種或兩種以上構成半導體406b的除了氧之外的元素的氧化物。因為絕緣體406a及絕緣體406c包含一種或兩種以上構成半導體406b的除了氧之外的元素，所以不容易在絕緣體406a與半導體406b的介面以及半導體406b與絕緣體406c的介面處形成介面能階。
說明絕緣體406a、半導體406b及絕緣體406c包含銦的情況。另外，在絕緣體406a是In-M-Zn氧化物的情況下，在In和M的總和為100atomic%時，較佳的是：In低於50atomic%，M高於50atomic%，更佳的是：In低於25atomic%，M高於75atomic%。此外，在半導體406b 是In-M-Zn氧化物的情況下，在In和M的總和為100atomic%時，較佳的是：In高於25atomic%，M低於75atomic%，更佳的是：In高於34atomic%，M低於66atomic%。此外，在絕緣體406c是In-M-Zn氧化物的情況下，在In和M的總和為100atomic%時，較佳的是：In低於50atomic%，M高於50atomic%，更佳的是：In低於25atomic%，M高於75atomic%。另外，絕緣體406c也可以使用與絕緣體406a相同的種類的氧化物。
作為半導體406b使用其電子親和力大於絕緣體406a及絕緣體406c的氧化物。例如，作為半導體406b使用如下氧化物，該氧化物的電子親和力比絕緣體406a及絕緣體406c大0.07eV以上且1.3eV以下，較佳為大0.1eV以上且0.7eV以下，更佳為大0.15eV以上且0.4eV以下。注意，電子親和力是真空能階和導帶底之間的能量差。
注意，銦鎵氧化物的電子親和力小，其氧阻擋性高。因此，絕緣體406c較佳為包含銦鎵氧化物。鎵原子的比率[Ga/(In+Ga)]例如為70%以上，較佳為80%以上，更佳為90%以上。
注意，絕緣體406a或/及絕緣體406c也可以是氧化鎵。例如，當作為絕緣體406c使用氧化鎵時，可以減少產生在導電體416a1或導電體416a2和導電體404之間的洩漏電流。也就是說，可以減少電晶體的關態電流。
此時，若施加閘極電壓，通道則形成在絕緣體406a、半導體406b和絕緣體406c當中的電子親和力最大的半導體406b中。
在此，有時在絕緣體406a與半導體406b之間具有絕緣體406a和半導體406b的混合區域。另外，有時在半導體406b與絕緣體406c之間具有半導體406b和絕緣體406c的混合區域。混合區域的介面態密度較低。因此，絕緣體406a、半導體406b和絕緣體406c的疊層體具有介 面及介面附近的能量連續地變化(也稱為連續接合)的帶結構。
此時，電子不是在絕緣體406a及絕緣體406c中而主要在半導體406b中移動。由此，藉由降低絕緣體406a與半導體406b的介面處的介面態密度、半導體406b與絕緣體406c的介面處的介面態密度，在半導體406b中妨礙電子移動的情況減少，從而可以提高電晶體的通態電流。
注意，當電晶體具有s-channel結構時，在整個半導體406b中形成有通道。因此，半導體406b的厚度越大，通道區域越大。亦即，半導體406b越厚，越能夠提高電晶體的通態電流。例如，半導體406b具有其厚度為10nm以上，較佳為20nm以上，更佳為40nm以上，進一步較佳為60nm以上，還較佳為100nm以上的區域即可。注意，包括電晶體的半導體裝置的生產率有時會下降，因此，例如，半導體406b具有其厚度為300nm以下，較佳為200nm以下，更佳為150nm以下的區域即可。注意，當通道形成區域縮小時，有時半導體406b的厚度較小的電晶體的電特性會得到提高。因此，半導體406b的厚度也可以小於10nm。
此外，為了提高電晶體的通態電流，絕緣體406c的厚度越小越佳。例如，絕緣體406c具有其厚度小於10nm、較佳為5nm以下、更佳為3nm以下的區域即可。另一方面，絕緣體406c具有阻擋構成相鄰的絕緣體的氧之外的元素(氫、矽等)侵入形成有通道的半導體406b中的功能。因此，絕緣體406c較佳為具有一定程度的厚度。例如，絕緣體406c具有其厚度為0.3nm以上，較佳為1nm以上，更佳為2nm以上的區域即可。另外，為了抑制從絕緣體402等釋放的氧向外擴散，絕緣體406c較佳為具有阻擋氧的性質。
此外，為了提高可靠性，較佳為使絕緣體406a變厚並使絕緣體406c 變薄。例如，絕緣體406a具有其厚度例如為10nm以上、較佳為20nm以上、更佳為40nm以上、進一步較佳為60nm以上的區域即可。藉由將絕緣體406a形成為厚，可以拉開從相鄰的絕緣體和絕緣體406a的介面到形成有通道的半導體406b的距離。注意，因為包括電晶體的半導體裝置的生產率可能會下降，所以絕緣體406a具有其厚度例如為200nm以下、較佳為120nm以下、更佳為80nm以下的區域即可。
例如，氧化物半導體中的矽有時成為載子陷阱或載子發生源。因此，半導體406b的矽濃度越低，越佳。例如，在半導體406b與絕緣體406a之間具有藉由二次離子質譜分析法(SIMS：Secondary Ion Mass Spectrometry)得到的矽濃度低於1×1019atoms/cm3、較佳為低於5×1018atoms/cm3、更佳為低於2×1018atoms/cm3的區域。此外，在半導體406b與絕緣體406c之間具有藉由SIMS得到的矽濃度低於1×1019atoms/cm3、較佳為低於5×1018atoms/cm3、更佳為低於2×1018atoms/cm3的區域。
此外，為了降低半導體406b的氫濃度，較佳為降低絕緣體406a及絕緣體406c的氫濃度。絕緣體406a及絕緣體406c具有藉由SIMS得到的氫濃度為2×1020atoms/cm3以下，較佳為5×1019atoms/cm3以下，更佳為1×1019atoms/cm3以下，進一步較佳為5×1018atoms/cm3以下的區域。此外，為了降低半導體406b的氮濃度，較佳為降低絕緣體406a及絕緣體406c的氮濃度。絕緣體406a及絕緣體406c具有藉由SIMS得到的氮濃度低於5×1019atoms/cm3，較佳為5×1018atoms/cm3以下，更佳為1×1018atoms/cm3以下，進一步較佳為5×1017atoms/cm3以下的區域。
另外，當銅混入氧化物半導體中時，有時生成電子陷阱。電子陷阱有時使電晶體的臨界電壓向正方向漂移。因此，半導體406b的表面或內部的銅濃度越低，越佳。例如，半導體406b較佳為具有銅濃度為1×1019atoms/cm3以下、5×1018atoms/cm3以下或者1×1018atoms/cm3以下的區 域。
上述三層結構是一個例子。例如，也可以採用沒有絕緣體406a或絕緣體406c的兩層結構。或者，也可以採用在絕緣體406a上或下、或者在絕緣體406c上或下設置具有作為絕緣體406a、半導體406b和絕緣體406c例示的絕緣體和半導體中的任一個的四層結構。或者，也可以採用在絕緣體406a上、絕緣體406a下、絕緣體406c上、絕緣體406c下中的任兩個以上的位置設置具有作為絕緣體406a、半導體406b和絕緣體406c例示的絕緣體和半導體中的任一個的n層結構(n為5以上的整數)。
作為基板400例如可以使用絕緣體基板、半導體基板或導電體基板。作為絕緣體基板，例如可以舉出玻璃基板、石英基板、藍寶石基板、穩定氧化鋯基板(釔安定氧化鋯基板等)、樹脂基板等。例如，作為半導體基板，可以舉出由矽或鍺等構成的單一材料半導體基板、或者由碳化矽、矽鍺、砷化鎵、磷化銦、氧化鋅或氧化鎵等構成的化合物半導體基板等。並且，還可以舉出在上述半導體基板內部具有絕緣體區域的半導體基板，例如為SOI(Silicon On Insulator；絕緣層上覆矽)基板等。作為導電體基板，可以舉出石墨基板、金屬基板、合金基板、導電樹脂基板等。或者，可以舉出包含金屬氮化物的基板、包含金屬氧化物的基板等。再者，還可以舉出設置有導電體或半導體的絕緣體基板、設置有導電體或絕緣體的半導體基板、設置有半導體或絕緣體的導電體基板等。或者，也可以使用在這些基板上設置有元件的基板。作為設置在基板上的元件，可以舉出電容器、電阻元件、切換元件、發光元件、記憶元件等。
此外，作為基板400也可以使用撓性基板。另外，作為在撓性基板上設置電晶體的方法，也可以舉出如下方法：在不具有撓性的基板上形成電晶體之後，剝離電晶體而將該電晶體轉置到撓性基板的基板 400上。在此情況下，較佳為在不具有撓性的基板與電晶體之間設置剝離層。此外，作為基板400，也可以使用包含纖維的薄片、薄膜或箔等。另外，基板400也可以具有伸縮性。此外，基板400可以具有在停止彎曲或拉伸時恢復為原來的形狀的性質。或者，也可以具有不恢復為原來的形狀的性質。基板400例如包括具有如下厚度的區域：5μm以上且700μm以下，較佳為10μm以上且500μm以下，更佳為15μm以上且300μm以下。藉由將基板400形成為薄，可以實現包括電晶體的半導體裝置的輕量化。另外，藉由將基板400形成得薄，即便在使用玻璃等的情況下也有時會具有伸縮性或在停止彎曲或拉伸時恢復為原來的形狀的性質。因此，可以緩和因掉落等而基板400上的半導體裝置受到的衝擊等。亦即，能夠提供一種耐久性高的半導體裝置。
作為撓性基板的基板400，例如可以使用金屬、合金、樹脂、玻璃或其纖維等。撓性基板的基板400的線性膨脹係數越低，因環境而發生的變形越得到抑制，所以是較佳的。作為撓性基板的基板400，例如使用線性膨脹係數為1×10-3/K以下、5×10-5/K以下或1×10-5/K以下的材料即可。作為樹脂，例如可以舉出聚酯、聚烯烴、聚醯胺(尼龍、芳族聚醯胺等)、聚醯亞胺、聚碳酸酯、丙烯酸等。尤其是芳族聚醯胺的線性膨脹係數較低，因此適用於撓性基板的基板400。
本實施方式可以將其至少一部分與本說明書所記載的其他實施方式適當的組合而實施。
實施方式3
〈電晶體的製造方法1〉
下面，參照圖14A至圖30C說明根據本發明一個實施方式的圖1A至圖1C的電晶體的製造方法。
首先，準備基板400。
接著，形成絕緣體401。可以利用濺射法、化學氣相沉積(CVD：Chemical Vapor Deposition)法、分子束磊晶(MBE：Molecular Beam Epitaxy)法、脈衝雷射沉積(PLD：Pulsed Laser Deposition)法、原子層沉積(ALD：Atomic Layer Deposition)法等形成絕緣體401。
注意，CVD法可以分為利用電漿的電漿CVD(PECVD：Plasma Enhanced CVD)法、利用熱量的熱CVD(TCVD：Thermal CVD)法及利用光的光CVD(Photo CVD)法等。再者，CVD法可以根據使用的源氣體被分為金屬CVD(MCVD：Metal CVD)法及有機金屬CVD(MOCVD：Metal Organic CVD)法。
藉由利用電漿CVD法，可以以較低的溫度得到高品質的膜。另外，因為在熱CVD法中不使用電漿，所以能夠減少對被處理物造成的電漿損傷。例如，包括在半導體裝置中的佈線、電極、元件(電晶體、電容器等)等有時因從電漿接收電荷而會產生電荷積聚(charge up)。此時，有時由於所累積的電荷而使包括在半導體裝置中的佈線、電極、元件等受損傷。另一方面，因為在不使用電漿的熱CVD法的情況下不產生這種電漿損傷，所以能夠提高半導體裝置的良率。另外，在熱CVD法中，不產生成膜時的電漿損傷，因此能夠得到缺陷較少的膜。
另外，ALD法也是能夠減少對被處理物造成的電漿損傷的成膜方法。此外，在利用ALD法的成膜時不產生電漿損傷，所以能夠得到缺陷較少的膜。
不同於從靶材等中被釋放的粒子沉積的成膜方法，CVD法及ALD法是因被處理物表面的反應而形成膜的形成方法。因此，藉由CVD法及ALD法形成的膜不易受被處理物的形狀的影響而具有良好的步階覆 蓋性。尤其是，藉由ALD法形成的膜具有良好的步階覆蓋性和厚度均勻性，所以ALD法適合用於形成覆蓋縱橫比高的開口部的表面的膜。但是，ALD法的沉積速度比較慢，所以有時較佳為與沉積速度快的CVD法等其他成膜方法組合而使用。
CVD法或ALD法可以藉由調整源氣體的流量比控制所得到的膜的組成。例如，當使用CVD法或ALD法時，可以藉由調整源氣體的流量比形成任意組成的膜。此外，例如，當使用CVD法或ALD法時，可以藉由一邊形成膜一邊改變源氣體的流量比來形成其組成連續變化的膜。在一邊改變源氣體的流量比一邊形成膜時，因為可以省略傳送及調整壓力所需的時間，所以與使用多個成膜室進行成膜的情況相比可以使其成膜時所需的時間縮短。因此，有時可以提高半導體裝置的生產率。
接著，在絕緣體401上形成將成為絕緣體301的絕緣體。可以利用濺射法、CVD法、MBE法、PLD法或ALD法等形成將成為絕緣體301的絕緣體。
接著，在將成為絕緣體301的絕緣體中形成到達絕緣體401的槽，來形成絕緣體301。槽例如在其範疇內包括孔或開口部等。在形成槽時，可以使用濕蝕刻，但是對微型加工來說乾蝕刻是較佳的。作為絕緣體401，較佳為選擇在對將成為絕緣體301的絕緣體進行蝕刻形成槽時被用作蝕刻障壁膜的絕緣體。例如，當作為被形成槽的將成為絕緣體301的絕緣體使用氧化矽膜時，作為絕緣體401較佳為使用氮化矽膜、氧化鋁膜、氧化鉿膜。
在形成槽之後，形成將成為導電體310的導電體。將成為導電體310的導電體較佳為包含具有抑制氧透過的功能的導電體。例如，可以使用氮化鉭、氮化鎢、氮化鈦等。或者，可以使用該導電體與鉭、鎢、 鈦、鉬、鋁、銅或鉬鎢合金的疊層膜。可以利用濺射法、CVD法、MBE法、PLD法或ALD法等形成將成為導電體310的導電體。
接著，藉由進行化學機械拋光(CMP：Chemical Mechanical Polishing)去除絕緣體301上的將成為導電體310的導電體。其結果是，只在槽殘留將成為導電體310，所以可以形成其頂面平坦的佈線層的導電體310。
或者，也可以在絕緣體301上形成將成為導電體310的導電體，藉由光微影法等進行加工，來形成導電體310。
接著，在絕緣體301、導電體310上形成絕緣體302。可以利用濺射法、CVD法、MBE法、PLD法或ALD法等形成絕緣體302。在絕緣體302上形成絕緣體303。絕緣體303較佳為具有抑制氫等雜質或氧透過的功能。例如，可以使用氮化矽膜、氧化鋁膜、氧化鉿膜。可以利用濺射法、CVD法、MBE法、PLD法或ALD法等形成絕緣體303。
接著，在絕緣體303上形成絕緣體402。可以利用濺射法、CVD法、MBE法、PLD法或ALD法等形成絕緣體402。接著，也可以進行對絕緣體402添加氧的處理。作為添加氧的處理，例如可以舉出離子植入法、電漿處理法等。添加到絕緣體402的氧成為過量氧。
接著，在絕緣體402上形成絕緣體306a。可以利用濺射法、CVD法、MBE法、PLD法或ALD法等形成絕緣體306a。
接著，也可以進行對絕緣體306a添加氧的處理。作為添加氧的處理，例如有離子植入法、電漿處理法等。另外，添加到絕緣體306a的氧成為過量氧。接著，在絕緣體306a上形成半導體306b。可以利用濺射法、CVD法、MBE法、PLD法或ALD法等形成半導體306b。
接著，可以進行第一加熱處理。第一加熱處理以250℃以上且650℃以下的溫度，較佳為以450℃以上且600℃以下的溫度，更佳為以520℃以上且570℃以下的溫度進行即可。第一加熱處理在惰性氣體氛圍或者包含10ppm以上、1%以上或10%以上的氧化性氣體的氛圍下進行。第一加熱處理也可以在減壓狀態下進行。或者，也可以以如下方法進行第一加熱處理：在惰性氣體氛圍下進行加熱處理之後，為了填補脫離了的氧而在包含10ppm以上、1%以上或10%以上的氧化性氣體的氛圍下進行另一個加熱處理。藉由進行第一加熱處理，可以提高半導體的結晶性，並可以去除氫或水等雜質。或者，在第一加熱處理中，也可以在減壓狀態下進行包含氧的電漿處理。包含氧的電漿處理例如較佳為採用包括用來產生使用微波的高密度電漿的電源的裝置。或者，也可以包括對基板一側施加RF(Radio Frequency：射頻)的電漿電源。藉由使用高密度電漿可以生成高密度氧自由基，且藉由對基板一側施加RF可以將由高密度電漿而生成的氧自由基高效地導入半導體306b中。或者，也可以在使用這種裝置進行包含惰性氣體的電漿處理之後，為填補脫離的氧而進行包含氧的電漿處理。另外，也可以不進行第一加熱處理。
接著，在半導體306b上形成絕緣體433。可以利用濺射法、CVD法、MBE法、PLD法或ALD法等形成絕緣體433。接著，利用光微影法在絕緣體433上形成光阻遮罩434。注意，在光微影法中，首先藉由光罩對光阻劑進行曝光。接著，使用顯影液去除或留下所曝光的區域而形成光阻遮罩。接著，藉由該光阻遮罩進行蝕刻處理來將導電體、半導體或絕緣體等加工為所希望的形狀。例如，使用KrF準分子雷射、ArF準分子雷射、EUV(Extreme Ultraviolet：極紫外)光等對光阻劑進行曝光來形成光阻遮罩，即可。此外，也可以利用在基板和投影透鏡之間填滿液體(例如，水)的狀態下進行曝光的液浸技術。另外，也可以使用電子束或離子束代替上述光。注意，當使用電子束或離子束 時，不需要光罩。另外，既可以進行灰化處理等乾蝕刻處理或濕蝕刻處理，也可以在進行乾蝕刻處理之後進行濕蝕刻處理，又可以在進行濕蝕刻處理之後進行乾蝕刻處理，來去除光阻遮罩。
作為乾蝕刻裝置，可以使用包括平行平板型電極的電容耦合型電漿(CCP：Capacitively Coupled Plasma)蝕刻裝置。包括平行平板型電極的電容耦合型電漿蝕刻裝置也可以對平行平板型電極中的一個施加高頻電源；也可以對平行平板型電極中的一個施加不同的多個高頻電源；也可以對平行平板型電極的各個施加相同的高頻電源；或者也可以對平行平板型電極的各個施加頻率不同的高頻電源。此外，也可以使用包括高密度電漿源的乾蝕刻裝置。作為包括高密度電漿源的乾蝕刻裝置，例如可以使用感應耦合型電漿(ICP：Inductively Coupled Plasma)蝕刻裝置等。
另外，也可以在絕緣體433和光阻遮罩434之間形成有機塗佈膜。藉由形成有機塗佈膜，夾著有機塗佈膜而光阻遮罩434和絕緣體433的緊密性有時得到提高(參照圖14A至圖14C)。
接著，將光阻遮罩434用作蝕刻遮罩，直到半導體306b的表面露出為止對絕緣體433進行加工，來形成具有開口部的絕緣體436(參照圖15A至圖15C)。
接著，在半導體306b的露出部及絕緣體436上形成導電體439(參照圖16A至圖16C)。
接著，在導電體439上形成導電體415。可以利用濺射法、CVD法、MBE法、PLD法或ALD法等形成導電體439及導電體415，但是尤其是，在利用ALD法等形成導電體439且利用MCVD法等形成導電體415時，導電體439和導電體415的緊密性有時得到提高，所以是較佳 的。例如，依次形成氮化鈦或鎢、鎢，即可(參照圖17A至圖17C)。
接著，從導電體415的頂面直到絕緣體436的頂面露出為止利用CMP等對導電體415及導電體439進行拋光並使其平坦化，由此形成導電體416及導電體441(參照圖18A至圖18C)。
接著，對絕緣體436選擇性地進行蝕刻。作為蝕刻，使用濕蝕刻法或乾蝕刻法。為了減少導電體416及導電體441的蝕刻量且對絕緣體436選擇性地進行蝕刻，採用導電體416及導電體441的蝕刻速度與絕緣體436的蝕刻速度之間的比例大的蝕刻條件即可。例如，在將導電體416及導電體441的蝕刻速度設定為1時，將絕緣體436的蝕刻速度設定為5以上，較佳為10以上。藉由上述步驟，形成包括導電體416及導電體441的硬遮罩(參照圖19A至圖19C)。
包括導電體416及導電體441的硬遮罩在後面的製程中將成為被用作源極電極或汲極電極的導電體。
藉由利用本發明的一個實施方式的製造方法，可以使包括導電體416及導電體441的硬遮罩的厚度比利用作為習知的使用光阻遮罩的硬遮罩的製造方法形成的遮罩的厚度大，因此可以使包括導電體416及導電體441的硬遮罩的剖面積大。或者，可以以其形狀穩定的方式製造包括導電體416及導電體441的硬遮罩，因此可以實現通道寬度方向上的微型化。因此，即使進行通道寬度方向上的微型化，也可以使電晶體的通態電流大，因此作為電晶體的源極電極或汲極電極的功能得到提高。
接著，將包括導電體416及導電體441的硬遮罩用作蝕刻遮罩，對半導體306b的一部分及絕緣體306a的一部分進行蝕刻，來形成半導體406b及絕緣體406a。
可以利用濕蝕刻法對半導體306b的一部分及絕緣體306a的一部分進行蝕刻，也可以利用乾蝕刻法。藉由利用乾蝕刻法，可以實現更微細的加工。作為用於乾蝕刻的氣體，可以使用CH4氣體、Cl2氣體或BCl3氣體等中的一種或混合它們中的兩種以上而成的氣體。或者，可以對上述氣體適當地添加氧氣體、氦氣體、氬氣體或氫氣體等。作為乾蝕刻裝置可以使用上述乾蝕刻裝置，但是較佳為使用具有高密度電漿源的乾蝕刻裝置或者將頻率不同的高頻電源連接到各個平行平板型電極的乾蝕刻裝置。
藉由上述步驟，形成包括絕緣體406a、半導體406b、導電體416及導電體441的多層膜。此時，有時絕緣體402也被蝕刻而其一部分的區域減薄。也就是說，絕緣體402有時具有在與多層膜接觸的區域具有凸部的形狀(參照圖20A、圖20B或圖20C)。
接著，形成絕緣體446。可以利用濺射法、CVD法、MBE法、PLD法或ALD法等形成絕緣體446。或者，可以使用旋塗法、浸漬法、液滴噴射法(噴墨法等)、印刷法(網版印刷、平板印刷等)、刮刀(doctor knife)法、輥塗(roll coater)法或簾式塗布(curtain coater)法等形成絕緣體446。
可以以其頂面具有平坦性的方式形成絕緣體446。例如，在成膜剛結束後，絕緣體446的頂面可以具有平坦性。或者，例如，在成膜後，可以從頂面去除絕緣體等以使絕緣體446的頂面平行於基板背面等基準面，而絕緣體446具有平坦性。將這種處理稱為平坦化處理。作為平坦化處理，有CMP處理、乾蝕刻處理等。注意，絕緣體446的頂面也可以不具有平坦性。
接著，在絕緣體446上形成導電體409。可以利用濺射法、CVD法、 MBE法、PLD法或ALD法等形成導電體409。接著，在導電體409上形成絕緣體411。可以利用濺射法、CVD法、MBE法、PLD法或ALD法等形成絕緣體411(參照圖21A至圖21C)。
接著，在絕緣體411上形成有機塗佈膜421。接著，利用光微影法在有機塗佈膜421上形成光阻遮罩420。藉由在絕緣體411和光阻遮罩420之間形成有機塗佈膜421，夾著有機塗佈膜421而絕緣體411和光阻遮罩420的緊密性有時得到提高。注意，可以省略有機塗佈膜421的形成(參照圖22A至圖22C)。
接著，進行第一加工，其中將光阻遮罩420用作遮罩，利用乾蝕刻法等直到到達絕緣體411的頂面為止對有機塗佈膜421進行蝕刻，來形成有機塗佈膜422。作為在第一加工時使用的氣體，例如可以使用C4F6氣體、C2F6氣體、CF4氣體、SF6氣體或CHF3氣體等。
接著，進行第二加工，其中利用乾蝕刻法直到到達導電體409的頂面為止對絕緣體411進行蝕刻，來形成絕緣體419。作為用於第二加工的氣體，例如可以使用C4F6氣體、C2F6氣體、C4F8氣體、CF4氣體、SF6氣體和CHF3氣體中的一種或混合它們中的兩種以上而成的氣體。或者，可以對上述氣體適當地添加氧氣體、氦氣體、氬氣體或氫氣體等。作為在第一加工及第二加工中使用的乾蝕刻裝置可以使用上述乾蝕刻裝置，但是較佳為使用具有平行平板型電極的每一個與頻率不同的高頻電源連接的結構的乾蝕刻裝置(參照圖23A至圖23C)。
接著，進行第三加工，其中利用乾蝕刻法直到到達絕緣體446的頂面為止對導電體409進行蝕刻，來形成導電體417。作為用於第三加工的氣體，例如可以使用C4F6氣體、C2F6氣體、C4F8氣體、CF4氣體、SF6氣體、CHF3氣體、Cl2氣體、BCl3氣體或SiCl4氣體中的一種或混合它們中的兩種以上而成的氣體。或者，可以對上述氣體適當地添加氧 氣體、氦氣體、氬氣體或氫氣體等。此時，對光阻遮罩420進行蝕刻而去除。作為乾蝕刻裝置可以使用在上述第一加工及第二加工中使用的乾蝕刻裝置。藉由上述步驟，形成包括導電體417及絕緣體419的硬遮罩(參照圖24A至圖24C)。
注意，上述硬遮罩也可以是只有導電體417的一層。此時，可以在利用光微影法等在導電體409上形成光阻遮罩420之後進行上述第三加工。藉由第三加工，還對光阻遮罩420進行蝕刻而去除。或者，有可能產生如下情況：沒有硬遮罩而只形成光阻遮罩420；或者形成包括有機塗佈膜422及光阻遮罩420的兩層遮罩。
接著，進行第四加工，其中將包括導電體417及絕緣體419的硬遮罩用作遮罩，利用乾蝕刻法直到到達導電體416的頂面並到達絕緣體402的頂面為止進行蝕刻來在絕緣體446中形成開口部，由此形成絕緣體410。用於第四加工的乾蝕刻氣體可以與第二加工相同。作為乾蝕刻裝置，可以使用與第一加工、第二加工及第三加工相同的乾蝕刻裝置。
在第四加工中，包括導電體417及絕緣體419的硬遮罩的最表面為絕緣體419，因此絕緣體446和絕緣體419同時被蝕刻。當絕緣體446及絕緣體419為包含相同元素的絕緣體時，與電漿中的蝕刻物種(etching species)之間的反應及反應生成物變得均一，因此可以減少不同地點之間的蝕刻速度不均勻，而可以使加工不均勻最小。就是說，可以進行高精度的加工。
另外，在第四加工中，藉由使導電體417的蝕刻速度與絕緣體446的蝕刻速度的比例大，可以使作為硬遮罩的導電體417的蝕刻最小，而可以抑制硬遮罩的變形，因此可以提高絕緣體446的加工精度。作為導電體417的蝕刻速度與絕緣體446的蝕刻速度之間的比例，當將導電體417的蝕刻速度設定為1時，將絕緣體446的蝕刻速度設定為5 以上，較佳為設定為10以上。
藉由上述製造方法加工的絕緣體410的開口部的側面大致垂直於基板400，因此在將絕緣體410的開口部的通道長度方向的長度稱為開口部尺寸403w時，開口部尺寸403w的偏差幾乎不會受到絕緣體410的厚度不均勻的影響，所以是較佳的。
另外，絕緣體419的厚度較佳為等於或小於絕緣體446的厚度。如果在第四加工中硬遮罩的最表面的絕緣體419被蝕刻而消失，在第五加工中，硬遮罩的最表面為導電體417(參照圖25A至圖25C)。
接著，進行第五加工，其中將導電體417用作遮罩，利用乾蝕刻法直到到達半導體406b的頂面為止對導電體416及導電體441進行蝕刻，由此將導電體416及導電體441分別分離為導電體416a1及導電體416a2、導電體441a1及導電體441a2。作為用於第五加工的乾蝕刻的氣體使用用於第三加工的氣體即可。作為乾蝕刻裝置，可以使用與第一加工至第四加工相同的乾蝕刻裝置。
在第五加工中，導電體417是硬遮罩的最表面，因此導電體417和導電體416同時被蝕刻。當導電體417及導電體416為包含相同元素的導電體時，與電漿中的蝕刻物種之間的反應及反應生成物變得均一，因此可以減少不同地點之間的蝕刻速度不均勻，而可以使加工不均勻最小。就是說，可以進行高精度的加工。在導電體416a1和導電體416a2的剖面形狀垂直於基板400且將導電體416a1和導電體416a2之間的尺寸稱為414w時，可以減少414w的不均勻，所以是較佳的。
導電體417的厚度較佳為等於或大於導電體416和導電體441的總厚度。藉由使導電體417的厚度大於導電體416和導電體441的總厚度，在第五加工中可以抑制被用作硬遮罩的導電體417的變形，因此有時 可以抑制絕緣體410的開口部的上部的擴大等變形。由於第五加工而導電體417被蝕刻且其厚度減薄，而成為導電體423。
導電體416a1、導電體416a2、導電體441a1及導電體441a2被用作本電晶體的源極電極及汲極電極，因此可以將414w稱為本電晶體的通道長度。因此，藉由使通道長度414w的不均勻小，可以使本電晶體的工作不均勻小，所以是較佳的。
接著，也可以進行使用氧氣體的電漿處理。藉由進行第一加工、第二加工、第三加工、第四加工及第五加工，有時蝕刻氣體的殘留成分等雜質附著到半導體406b的露出區域。例如，當作為蝕刻氣體使用包含氯的氣體時，氯等附著到半導體406b的露出區域。另外，當作為蝕刻氣體使用烴類氣體時，碳或氫等附著到半導體406b的露出區域。當在第五加工之後將基板暴露於大氣時，有時半導體406b的露出區域等被腐蝕。因此，當在第五加工之後連續地進行利用氧氣體的電漿處理時可以去除上述雜質，而可以防止半導體406b的露出區域等的腐蝕等，所以是較佳的。此外，藉由使用氧氣體的電漿處理，可以去除附著於絕緣體410的側面的有機物等。利用氧氣體的電漿處理可以使用與第一加工、第二加工、第三加工、第四加工、第五加工同樣的乾蝕刻裝置進行。
另外，例如，也可以藉由進行使用稀氫氟酸等的洗滌處理或使用臭氧等的洗滌處理，減少雜質。另外，也可以組合多個洗滌處理。
藉由使用同一乾蝕刻裝置進行第一加工、第二加工、第三加工、第四加工、第五加工及利用氧氣體的電漿處理，可以在不暴露於大氣的狀態下連續地進行處理，因此可以防止大氣成分的附著所導致的污染或殘留的蝕刻氣體與大氣成分的反應所導致的絕緣體、半導體及導電體的腐蝕等。或者，藉由連續地進行第一加工、第二加工、第三加 工、第四加工、第五加工及利用氧氣體的電漿處理，可以期待生產率的提高。
藉由以上述製造方法進行絕緣體410、導電體416a1及導電體416a2、導電體441a1及導電體441a2的形成，可以減小通道長度的不均勻，而可以進行高精度的加工(參照圖26A至圖26C)。
接著，形成絕緣體306c。可以利用濺射法、CVD法、MBE法、PLD法或ALD法等形成絕緣體306c。接著，在絕緣體306c上形成絕緣體413。可以利用濺射法、CVD法、MBE法、PLD法或ALD法等形成絕緣體413。絕緣體413沿著形成在絕緣體410、導電體416a1、導電體416a2、導電體441a1及導電體441a2中的開口部的側面及底面以均勻的厚度形成。因此，較佳為使用ALD法(參照圖27A至圖27C)。
接著，形成導電體424。可以利用濺射法、CVD法、MBE法、PLD法或ALD法等形成導電體424。以填充形成在絕緣體410等中的開口部的方式形成導電體424。因此，較佳為使用CVD法(尤其是，MCVD法)。另外，為了提高絕緣體410和藉由MCVD法形成的導電體的緊密性，有時較佳為採用藉由ALD法等形成的導電體與藉由MCVD法形成的導電體的多層膜。例如，可以使用依次形成有氮化鈦與鎢的多層膜等(參照圖28A至圖28C)。
接著，利用CMP等直到到達絕緣體410的頂面為止從導電體424的頂面對導電體424、絕緣體413、絕緣體306c及導電體423進行拋光並使其平坦化，由此形成導電體404、絕緣體412及絕緣體406c。由此，可以自對準地形成被用作閘極電極的導電體404而不利用光微影法。另外，因為可以不考慮被用作閘極電極的導電體404與被用作源極電極或汲極電極的導電體416a1、導電體416a2、導電體441a1及導電體441a2的位置對準精度而形成被用作閘極電極的導電體404，所以可以 縮小半導體裝置的面積。另外，因為不需要光微影製程，所以可以期待製程簡化所引起的生產性的提高(參照圖29A至圖29C)。
接著，在絕緣體410、絕緣體412、絕緣體406c及導電體404上形成絕緣體425。可以利用濺射法、CVD法、MBE法、PLD法或ALD法等形成絕緣體425。接著，在絕緣體425上形成絕緣體426。可以利用濺射法、CVD法、MBE法、PLD法或ALD法等形成絕緣體426。接著，在絕緣體426上形成絕緣體427。可以利用濺射法、CVD法、MBE法、PLD法或ALD法等形成絕緣體427。藉由作為絕緣體426使用含有氧的電漿形成氧化鋁，可以使絕緣體425的頂面包含該電漿中的氧作為過量氧。
在形成絕緣體426之後的任意時序中，可以進行第二加熱處理。藉由進行第二加熱處理，包含在絕緣體425中的過量氧經過絕緣體410、絕緣體402及絕緣體406a移動到半導體406b。包含在絕緣體425中的過量氧經過絕緣體410、絕緣體412及絕緣體406c移動到半導體406b。如此，因為過量氧經過兩個路徑移動到半導體406b，所以可以降低半導體406b的缺陷(氧缺陷)。
注意，在包含在絕緣體425中的過量氧(氧)擴散到半導體406b的溫度下進行第二加熱處理即可。例如，也可以參照關於第一加熱處理的記載。或者，第二加熱處理的溫度較佳為低於第一加熱處理。第一加熱處理和第二加熱處理的溫度差為20℃以上且150℃以下，較佳為40℃以上且100℃以下。由此，可以抑制過多的過量氧(氧)從絕緣體402釋放。注意，若各層的成膜時的加熱能夠兼作與第二加熱處理同等的加熱處理，則有時無需進行第二加熱處理(參照圖30A至圖30C)。
接著，形成經過絕緣體427、絕緣體426、絕緣體425及絕緣體410到達導電體416a1及導電體416a2的開口部、經過絕緣體427、絕緣體 426及絕緣體425到達導電體404的開口部，由此形成絕緣體428、絕緣體408及絕緣體418。導電體431、導電體429及導電體437埋入在各開口部中。
接著，在絕緣體428、導電體431、導電體429及導電體437上形成將成為導電體432的導電體、將成為導電體430的導電體以及將成為導電體438的導電體，利用光微影法等對該導電體的一部分進行蝕刻，由此形成導電體432、導電體430及導電體438。藉由上述步驟，可以製造圖1A至圖1C所示的電晶體(參照圖1A至圖1C)。
〈電晶體的製造方法2〉
下面，參照圖31A至圖36C說明根據本發明的一個實施方式的圖2A至圖2C的電晶體的製造方法。
直到在絕緣體306a上形成半導體306b，進行第一加熱處理為止的製程與上述電晶體的製造方法1相同。接著，在半導體306b上形成導電體439。可以利用濺射法、CVD法、MBE法、PLD法或ALD法等形成導電體439。
接著，在導電體439上形成絕緣體433。可以利用濺射法、CVD法、MBE法、PLD法或ALD法等形成絕緣體433。接著，利用光微影法在絕緣體433上形成光阻遮罩434。
另外，也可以在絕緣體433和光阻遮罩434之間形成有機塗佈膜。藉由形成有機塗佈膜，夾著有機塗佈膜而光阻遮罩434和絕緣體433的緊密性有時得到提高(參照圖31A至圖31C)。
接著，將光阻遮罩434用作蝕刻遮罩，直到到達導電體439的表面露出為止對絕緣體433進行加工，來形成具有開口部的絕緣體436(參 照圖32A至圖32C)。
接著，在開口部中形成導電體415。可以利用濺射法、CVD法、MBE法、PLD法或ALD法等形成導電體415。當導電體415的膜的種類與導電體439的膜的種類相同時，可以在導電體439露出的開口部中選擇性地形成導電體415。或者，並不一定需要選擇性地形成導電體415。在此情況下，在開口部中和絕緣體436上還形成導電體415(參照圖33A至圖33C)。
接著，從導電體415的頂面直到到達導電體415的頂面與絕緣體436的頂面大致相同的高度為止利用CMP等對導電體415進行拋光並使其平坦化，由此形成導電體416(參照圖34A至圖34C)。
接著，對絕緣體436選擇性地進行蝕刻。作為蝕刻，使用濕蝕刻法或乾蝕刻法。為了減少導電體416的蝕刻量且對絕緣體436選擇性地進行蝕刻，採用導電體416的蝕刻速度與絕緣體436的蝕刻速度之間的比例大的蝕刻條件即可。例如，在將導電體416的蝕刻速度設定為1時，將絕緣體436的蝕刻速度設定為5以上，較佳為10以上。接著，對導電體439進行蝕刻形成導電體441。藉由上述步驟，形成包括導電體416及導電體441的硬遮罩(參照圖35A至圖35C)。
包括導電體416及導電體441的硬遮罩在後面的製程中將成為被用作源極電極或汲極電極的導電體。
藉由利用本發明的一個實施方式的製造方法，可以使包括導電體416及導電體441的硬遮罩的厚度比利用作為習知的使用光阻遮罩的硬遮罩的製造方法形成的遮罩的厚度大，因此可以使包括導電體416及導電體441的硬遮罩的剖面積大。或者，可以以其形狀穩定的方式製造包括導電體416及導電體441的硬遮罩，因此可以實現通道寬度方向 上的微型化。因此，即使進行通道寬度方向上的微型化，也可以使電晶體的通態電流大，因此作為電晶體的源極電極或汲極電極的功能得到提高。
接著，將包括導電體416及導電體441的硬遮罩用作蝕刻遮罩，對半導體306b的一部分及絕緣體306a的一部分進行蝕刻，來形成半導體406b及絕緣體406a(參照圖36A至圖36C)。
作為以後的製造方法可以進行與電晶體的製造方法1相同的製程。由此，可以製造圖2A至圖2C所示的電晶體(參照圖2A至圖2C)。
〈電晶體的製造方法3〉
下面，參照圖20A至圖20C、圖37A至圖40C說明根據本發明的一個實施方式的圖3A至圖3C的電晶體的製造方法。
直到形成包括絕緣體406a、半導體406b、導電體416及導電體441的多層膜為止的製程與電晶體的製造方法1相同。注意，在形成多層膜時，有時絕緣體402也被蝕刻而其一部分的區域減薄。也就是說，絕緣體402有時在與多層膜接觸的區域具有凸部(參照圖20A至圖20C)。
接著，利用光微影法等對導電體416及導電體441進行加工，形成導電體416a1、導電體416a2、導電體441a1及導電體441a2(參照圖37A至圖37C)。
接著，以覆蓋絕緣體402、絕緣體406a、半導體406b、導電體441a1、導電體441a2、導電體416a1及導電體416a2的方式形成絕緣體306c。可以利用濺射法、CVD法、MBE法、PLD法或ALD法等形成絕緣體306c。接著，在絕緣體306c上形成絕緣體413。可以利用濺射法、CVD 法、MBE法、PLD法或ALD法等形成絕緣體413(參照圖38A至圖38C)。
接著，形成將成為導電體404的導電體。可以利用濺射法、CVD法、MBE法、PLD法或ALD法等形成將成為導電體404的導電體，但是較佳為使用CVD法(尤其是，MCVD法)。另外，為了提高藉由MCVD法形成的導電體的緊密性，有時較佳為採用藉由ALD法等形成的導電體與藉由CVD法形成的導電體的多層膜。
接著，利用光微影法等對將成為導電體404的導電體進行加工來形成導電體404。接著，利用光微影法等對絕緣體413及絕緣體306c進行加工來形成絕緣體412及絕緣體406c(參照圖39A至圖39C)。
注意，將成為導電體404的導電體的加工與絕緣體413及絕緣體306c的加工可以在同一光微影製程中進行。藉由在同一光微影製程中進行加工，能夠減少製程數。因此，能夠提高包括電晶體的半導體裝置的生產率。或者，將成為導電體404的導電體的加工與絕緣體413及絕緣體306c的加工也可以在不同的光微影製程中進行。藉由在不同的光微影製程中進行加工，有時容易將各膜形成為不同形狀。另外，雖然在此示出形成絕緣體412及絕緣體406c的例子，但是本發明的一個實施方式的電晶體不侷限於此。例如，絕緣體413及絕緣體306c有時可以不加工而使用。
接著，以覆蓋絕緣體402、絕緣體406a、半導體406b、導電體441a1、導電體441a2、導電體416a1、導電體416a2、絕緣體406c、絕緣體412及導電體404的方式形成絕緣體426。可以利用濺射法、CVD法、MBE法、PLD法或ALD法等形成絕緣體426。藉由使用包含氧的電漿形成氧化鋁，絕緣體426可以將該電漿中的氧作為過量氧添加到絕緣體412的側面、絕緣體406c的側面、半導體406b的側面及絕緣體406a的側面等。
接著，在絕緣體426上形成絕緣體410。可以利用濺射法、CVD法、MBE法、PLD法或ALD法等形成絕緣體410。接著，也可以利用CMP等使絕緣體410的頂面平坦化。
接著，在絕緣體410上形成絕緣體425。可以利用濺射法、CVD法、MBE法、PLD法或ALD法等形成絕緣體425。接著，在絕緣體425上形成絕緣體427。可以利用濺射法、CVD法、MBE法、PLD法或ALD法等形成絕緣體427(參照圖40A至圖40C)。
在形成絕緣體426之後的任意時序中，可以進行第二加熱處理。藉由進行第二加熱處理，包含在絕緣體412的側面、絕緣體406c的側面、半導體406b的側面及絕緣體406a的側面等中的過量氧經過絕緣體412、絕緣體406c及絕緣體406a移動到半導體406b，所以可以降低半導體406b的缺陷(氧缺陷)。
注意，在包含在絕緣體412的側面、絕緣體406c的側面、半導體406b的側面及絕緣體406a的側面等中的過量氧(氧)擴散到半導體406b的溫度下進行第二加熱處理即可。例如，也可以參照關於第一加熱處理的記載。或者，第二加熱處理的溫度較佳為低於第一加熱處理。第一加熱處理和第二加熱處理的溫度差為20℃以上且150℃以下，較佳為40℃以上且100℃以下。由此，可以抑制過多的過量氧(氧)從絕緣體402釋放。注意，若各層的成膜時的加熱能夠兼作與第二加熱處理同等的加熱處理，則有時無需進行第二加熱處理。
接著，形成經過絕緣體427、絕緣體425、絕緣體410及絕緣體426到達導電體416a1及導電體416a2的開口部、經過絕緣體427、絕緣體425、絕緣體410及絕緣體426到達導電體404的開口部，由此形成絕緣體428、絕緣體408及絕緣體418。導電體431、導電體429及導電體 437埋入在各開口部中。
接著，在絕緣體428、導電體431、導電體429及導電體437上形成將成為導電體432的導電體、將成為導電體430的導電體以及將成為導電體438的導電體，利用光微影法等對該導電體的一部分進行蝕刻，由此形成導電體432、導電體430及導電體438。藉由上述步驟，可以製造圖3A至圖3C所示的電晶體(參照圖3A至圖3C)。
〈電晶體的製造方法4〉
以下，說明本發明的一個實施方式的圖4A至圖4C的電晶體的製造方法。
直到將包括導電體416及導電體441的硬遮罩用作蝕刻遮罩，對半導體306b的一部分及絕緣體306a的一部分進行蝕刻來形成半導體406b及絕緣體406a為止的製程與電晶體的製造方法2相同(圖36A至圖36C)。
作為以後的製程，亦即利用光微影法等對導電體416及導電體441進行加工來形成導電體416a1、導電體416a2、導電體441a1及導電體441a2以後的製程，參照電晶體的製造方法3中的製程。由此，可以製造圖4A至圖4C所示的電晶體(參照圖4A至圖4C)。
〈利用硬遮罩的包括導電體416及導電體441的硬遮罩的製造方法1〉
以下，使用圖18A至圖19C、圖41A至圖46C說明與電晶體的製造方法1及電晶體的製造方法3不同的包括導電體416及導電體441的硬遮罩的製造方法。
直到絕緣體433的形成為止的製程參照電晶體的製造方法1的內 容。接著，在絕緣體433上形成導電體443。可以利用濺射法、CVD法、MBE法、PLD法或ALD法等形成導電體443。
接著，在導電體443上形成絕緣體445。可以利用濺射法、CVD法、MBE法、PLD法或ALD法等形成絕緣體445。在絕緣體445上形成有機塗佈膜449。可以利用旋塗法形成有機塗佈膜449。利用光微影法等在有機塗佈膜449上形成光阻遮罩434(參照圖41A至圖41C)。
接著，將光阻遮罩434用作蝕刻遮罩，直到絕緣體445的表面露出為止對有機塗佈膜449進行加工，來形成有機塗佈膜451。藉由形成有機塗佈膜451，夾著有機塗佈膜451而光阻遮罩434和絕緣體433的緊密性有時得到提高。注意，也可以不形成有機塗佈膜451。
接著，將光阻遮罩434用作蝕刻遮罩，直到導電體443的表面露出為止對絕緣體445進行加工，來形成絕緣體452(參照圖42A至圖42C)。
接著，將光阻遮罩434用作蝕刻遮罩，直到絕緣體433的表面露出為止對導電體443進行加工，來形成導電體453。在導電體453的形成中，光阻遮罩434被去除。藉由上述步驟，形成包括絕緣體452及導電體453的硬遮罩(參照圖43A至圖43C)。
接著，將包括絕緣體452及導電體453的硬遮罩用作蝕刻遮罩，直到半導體306b的表面露出為止對絕緣體433進行加工，來形成具有開口部的絕緣體436。由於該加工而絕緣體452被去除，並且導電體453的厚度也因蝕刻而減薄(參照圖44A至圖44C)。
如上所述，與電晶體的製造方法1或電晶體的製造方法3的將光阻遮罩用作蝕刻遮罩來形成具有開口部的絕緣體436的情況相比，在將包括絕緣體452及導電體453的硬遮罩用作蝕刻遮罩來形成具有開口 部的絕緣體436的情況下，可以使該開口部的擴大更小，因此可以進行微細的加工。並且，有時可以控制開口部的尺寸並抑制開口部的尺寸的不均勻。
接著，在半導體406b的露出部及導電體453上形成導電體439(參照圖45A至圖45C)。
接著，在導電體439上形成導電體415。可以利用濺射法、CVD法、MBE法、PLD法或ALD法等形成導電體439及導電體415，但是尤其是，在利用ALD法等形成導電體439且利用MCVD法等形成導電體415時，導電體439和導電體415的緊密性有時得到提高，所以是較佳的。例如，依次形成氮化鈦或鎢、鎢，即可(參照圖46A至圖46C)。
接著，從導電體415的頂面直到絕緣體436的頂面露出為止利用CMP等對導電體415、導電體439及導電體453進行拋光並使其平坦化，由此形成導電體416及導電體441(參照圖18A至圖18C)。
接著，對絕緣體436選擇性地進行蝕刻。作為蝕刻，使用濕蝕刻法或乾蝕刻法。為了減少導電體416及導電體441的蝕刻量且對絕緣體436選擇性地進行蝕刻，採用導電體416及導電體441的蝕刻速度與絕緣體436的蝕刻速度之間的比例大的蝕刻條件即可。例如，在將導電體416及導電體441的蝕刻速度設定為1時，將絕緣體436的蝕刻速度設定為5以上，較佳為10以上。藉由上述步驟，可以形成包括導電體416及導電體441的硬遮罩(參照圖19A至圖19C)。
〈利用硬遮罩的包括導電體416及導電體441的硬遮罩的製造方法2〉
以下，使用圖34A至圖35C、圖47A至圖51C說明與電晶體的製造方法2及電晶體的製造方法4不同的包括導電體416及導電體441 的硬遮罩的製造方法。
直到絕緣體433的形成為止的製程參照電晶體的製造方法2的內容。接著，在絕緣體433上形成導電體443。可以利用濺射法、CVD法、MBE法、PLD法或ALD法等形成導電體443。
接著，在導電體443上形成絕緣體445。可以利用濺射法、CVD法、MBE法、PLD法或ALD法等形成絕緣體445。在絕緣體445上形成有機塗佈膜449。可以利用旋塗法塗佈有機塗佈膜449。利用光微影法等在有機塗佈膜449上形成光阻遮罩434(參照圖47A至圖47C)。
接著，將光阻遮罩434用作蝕刻遮罩，直到絕緣體445的表面露出為止對有機塗佈膜449進行加工，來形成有機塗佈膜451。藉由形成有機塗佈膜451，夾著有機塗佈膜451而光阻遮罩434和絕緣體433的緊密性有時得到提高。注意，也可以不形成有機塗佈膜451。
接著，將光阻遮罩434用作蝕刻遮罩，直到導電體443的表面露出為止對絕緣體445進行加工，來形成絕緣體452(參照圖48A至圖48C)。
接著，將光阻遮罩434用作蝕刻遮罩，直到絕緣體433的表面露出為止對導電體443進行加工，來形成導電體453。在導電體453的形成中，光阻遮罩434被去除。藉由上述步驟，形成包括絕緣體452及導電體453的硬遮罩(參照圖49A至圖49C)。
接著，將包括絕緣體452及導電體453的硬遮罩用作蝕刻遮罩，直到導電體439的表面露出為止對絕緣體433進行加工，來形成具有開口部的絕緣體436。由於該加工而絕緣體452被去除，並且導電體453的厚度也因蝕刻而減薄(參照圖50A至圖50C)。
如上所述，與將光阻遮罩用作蝕刻遮罩來形成具有開口部的絕緣體436的情況相比，在將包括絕緣體452及導電體453的硬遮罩用作蝕刻遮罩來形成具有開口部的絕緣體436的情況下，可以使該開口部的擴大更小，因此可以進行微細的加工。並且，有時可以控制開口部的尺寸並抑制開口部的尺寸的不均勻。
接著，在開口部及導電體439上形成導電體415。可以利用濺射法、CVD法、MBE法、PLD法或ALD法等形成導電體415(參照圖51A至圖51C)。
接著，從導電體415的頂面直到絕緣體436的頂面露出為止利用CMP等對導電體415及導電體453進行拋光並使其平坦化，由此形成導電體416(參照圖34A至圖34C)。
接著，對絕緣體436選擇性地進行蝕刻。作為蝕刻，使用濕蝕刻法或乾蝕刻法。為了減少導電體416的蝕刻量且對絕緣體436選擇性地進行蝕刻，採用導電體416的蝕刻速度與絕緣體436的蝕刻速度之間的比例大的蝕刻條件即可。例如，在將導電體416的蝕刻速度設定為1時，將絕緣體436的蝕刻速度設定為5以上，較佳為10以上。
藉由上述步驟，形成包括導電體416及導電體441的硬遮罩(參照圖35A至圖35C)。
實施方式4
〈記憶體裝置1〉
參照圖52A及圖52B示出半導體裝置(記憶體裝置)的一個例子，其中使用根據本發明的一個實施方式的電晶體，即使在沒有電力供應的情況下也能夠保持存儲內容，並且對寫入次數也沒有限制。
圖52A所示的半導體裝置包括使用第一半導體的電晶體3200、使用第二半導體的電晶體3300以及電容器3400。另外，作為電晶體3300可以使用上述電晶體。
電晶體3300較佳為關態電流小的電晶體。例如，作為電晶體3300可以採用使用氧化物半導體的電晶體。由於電晶體3300的關態電流小，所以可以在長期間使半導體裝置的特定的節點保持存儲內容。也就是說，不需要更新工作或可以使更新工作的頻率極低，從而實現低耗電的半導體裝置。
在圖52A中，第一佈線3001與電晶體3200的源極電連接，第二佈線3002與電晶體3200的汲極電連接。此外，第三佈線3003與電晶體3300的源極和汲極中的一個電連接，第四佈線3004與電晶體3300的閘極電連接。再者，電晶體3200的閘極及電晶體3300的源極和汲極中的另一個與電容器3400的一個電極電連接，第五佈線3005與電容器3400的另一個電極電連接。
圖52A所示的半導體裝置藉由具有能夠保持電晶體3200的閘極的電位的特徵，可以如下所示那樣進行資訊的寫入、保持以及讀出。
對資訊的寫入及保持進行說明。首先，將第四佈線3004的電位設定為使電晶體3300處於導通狀態的電位，使電晶體3300處於導通狀態。由此，第三佈線3003的電位被供應到與電晶體3200的閘極及電容器3400的一個電極電連接的節點FG。換言之，對電晶體3200的閘極施加規定的電荷(寫入)。這裡，供應賦予兩種不同電位位準的電荷(以下，稱為低位準電荷、高位準電荷)中的任一個。然後，藉由將第四佈線3004的電位設定為使電晶體3300處於非導通狀態的電位而使電晶體3300處於非導通狀態，使節點FG保持電荷(保持)。
因為電晶體3300的關態電流小，所以節點FG的電荷被長時間地保持。
接著，對資訊的讀出進行說明。當在對第一佈線3001供應規定的電位(恆電位)的狀態下對第五佈線3005供應適當的電位(讀出電位)時，第二佈線3002具有對應於保持在節點FG中的電荷量的電位。這是因為如下緣故：在電晶體3200為n通道電晶體的情況下，對電晶體3200的閘極施加高位準電荷時的外觀上的臨界電壓Vth_H低於對電晶體3200的閘極施加低位準電荷時的外觀上的臨界電壓Vth_L。在此，外觀上的臨界電壓是指為了使電晶體3200處於“導通狀態”所需要的第五佈線3005的電位。由此，藉由將第五佈線3005的電位設定為Vth_H與Vth_L之間的電位V0，可以辨別施加到節點FG的電荷。例如，在寫入時節點FG被供應高位準電荷的情況下，如果第五佈線3005的電位為V0(>Vth_H)，電晶體3200則處於“導通狀態”。另一方面，當節點FG被供應低位準電荷時，即使第五佈線3005的電位為V0(<Vth_L)，電晶體3200還保持“非導通狀態”。因此，藉由辨別第二佈線3002的電位，可以讀出節點FG所保持的資訊。
注意，當將記憶單元設置為陣列狀時，在讀出時必須讀出所希望的記憶單元的資訊。例如，在不讀出資訊的記憶單元中，藉由對第五佈線3005供應不管施加到節點FG的電位如何都使電晶體3200處於“非導通狀態”的電位，亦即低於Vth_H的電位，能夠讀出所希望的記憶單元中的資訊。或者，在不讀出資訊的記憶單元中，藉由對第五佈線3005供應不管施加到節點FG的電位如何都使電晶體3200處於“導通狀態”的電位，亦即高於Vth_L的電位，能夠僅讀出所希望的記憶單元中的資訊。
〈半導體裝置的結構1〉
圖53是對應於圖52A的半導體裝置的剖面圖。圖53所示的半導體裝置包括電晶體3200、電晶體3300以及電容器3400。電晶體3300及電容器3400配置於電晶體3200的上方。雖然在此示出了作為電晶體3300使用圖1A至圖1C所示的電晶體的例子，但是根據本發明的一個實施方式的半導體裝置不侷限於此。因此，適當地參照上述電晶體的記載。
在圖53所示的半導體裝置中，電晶體3200為Fin(鰭)型。藉由將電晶體3200形成為Fin型電晶體，實效的通道寬度得到增大，從而能夠提高電晶體3200的通態特性。另外，由於可以增大閘極電極的電場的影響，所以能夠提高電晶體3200的關態特性。電晶體3200是使用半導體基板450的電晶體。電晶體3200包括半導體基板450中的區域474a、半導體基板450中的區域474b、絕緣體462以及導電體454。
在電晶體3200中，區域474a及區域474b被用作源極區域及汲極區域。另外，絕緣體462被用作閘極絕緣體。另外，導電體454被用作閘極電極。因此，能夠由供應到導電體454的電位控制通道形成區域的電阻。亦即，能夠由供應到導電體454的電位控制區域474a與區域474b之間的導通．非導通。
作為半導體基板450，例如可以使用由矽或鍺等單一材料構成的半導體基板、或者由碳化矽、矽鍺、砷化鎵、磷化銦、氧化鋅或氧化鎵等構成的化合物半導體基板等。較佳的是，作為半導體基板450使用單晶矽基板。
作為半導體基板450使用包含賦予n型導電性的雜質的半導體基板。注意，作為半導體基板450，也可以使用包含賦予p型導電性的雜質的半導體基板。此時，在形成電晶體3200的區域中配置包含賦予n型導電性的雜質的井即可。或者，半導體基板450也可以為i型。
半導體基板450的頂面較佳為具有(110)面。由此，能夠提高電晶體3200的通態特性。
區域474a及區域474b是包含賦予p型導電性的雜質的區域。由此，電晶體3200具有p通道電晶體的結構。
雖然在此說明了電晶體3200為p通道電晶體的情況，但是電晶體3200也可以為n通道電晶體。
注意，電晶體3200與鄰接的電晶體被區域460等隔開。區域460具有絕緣性。
圖53所示的半導體裝置包括絕緣體464、絕緣體466、絕緣體468、絕緣體470、絕緣體472、絕緣體475、絕緣體402、絕緣體410、絕緣體408、絕緣體428、絕緣體465、絕緣體467、絕緣體469、絕緣體498、導電體480a、導電體480b、導電體480c、導電體478a、導電體478b、導電體478c、導電體476a、導電體476b、導電體476c、導電體479a、導電體479b、導電體479c、導電體477a、導電體477b、導電體477c、導電體484a、導電體484b、導電體484c、導電體484d、導電體483a、導電體483b、導電體483c、導電體483d、導電體483e、導電體483f、導電體485a、導電體485b、導電體485c、導電體485d、導電體487a、導電體487b、導電體487c、導電體488a、導電體488b、導電體488c、導電體490a、導電體490b、導電體489a、導電體489b、導電體491a、導電體491b、導電體491c、導電體492a、導電體492b、導電體492c、導電體494、導電體496、絕緣體406a、半導體406b以及絕緣體406c。
絕緣體464配置於電晶體3200上。絕緣體466配置於絕緣體464上。絕緣體468配置於絕緣體466上。絕緣體470配置於絕緣體468上。 絕緣體472配置於絕緣體470上。絕緣體475配置於絕緣體472上。電晶體3300配置於絕緣體475上。絕緣體408配置於電晶體3300上。絕緣體428配置於絕緣體408上。絕緣體465配置於絕緣體428上。電容器3400配置於絕緣體465上。絕緣體469配置於電容器3400上。
絕緣體464包括到達區域474a的開口部、到達區域474b的開口部以及到達導電體454的開口部。導電體480a、導電體480b及導電體480c分別埋入在各開口部中。
絕緣體466包括到達導電體480a的開口部、到達導電體480b的開口部以及到達導電體480c的開口部。導電體478a、導電體478b及導電體478c分別埋入在各開口部中。
絕緣體468包括到達導電體478a的開口部、到達導電體478b的開口部以及到達導電體478c的開口部。導電體476a、導電體476b或導電體476c分別埋入在各開口部中。
在絕緣體468上包括與導電體476a接觸的導電體479a、與導電體476b接觸的導電體479b以及與導電體476c接觸的導電體479c。絕緣體472包括經過絕緣體470到達導電體479a的開口部、經過絕緣體470到達導電體479b的開口部以及經過絕緣體470到達導電體479c的開口部。導電體477a、導電體477b和導電體477c分別埋入在各開口部中。
絕緣體475包括與電晶體3300的通道形成區域重疊的開口部、到達導電體477a的開口部、到達導電體477b的開口部以及到達導電體477c的開口部。導電體484d、導電體484a、導電體484b、導電體484c分別埋入在各開口部中。
導電體484d也可以被用作電晶體3300的底閘極電極。或者，例如， 也可以藉由對導電體484d供應預定的電位，來控制電晶體3300的臨界電壓等電特性。或者，例如，也可以將導電體484d與電晶體3300的頂閘極電極電連接。由此，可以增加電晶體3300的通態電流。此外，由於可以抑制衝穿現象，因此可以使電晶體3300的飽和區域中的電特性穩定。
絕緣體402包括到達導電體484a的開口部、到達導電體484c的開口部以及到達導電體484b的開口部。
絕緣體428包括經過絕緣體408、絕緣體410及絕緣體402到達導電體484a、導電體484b及導電體484c的三個開口部、經過絕緣體408及絕緣體410到達電晶體3300的源極電極和汲極電極中的一個的導電體的兩個開口部以及經過絕緣體408到達電晶體3300的閘極電極的導電體的開口部。導電體483a、導電體483b、導電體483c、導電體483e、導電體483f及導電體483d分別埋入在各開口部中。
在絕緣體428上包括與導電體483a、導電體483e接觸的導電體485a、與導電體483b接觸的導電體485b、與導電體483c及導電體483f接觸的導電體485c以及與導電體483d接觸的導電體485d。絕緣體465包括到達導電體485a的開口部、到達導電體485b的開口部以及到達導電體485c的開口部。導電體487a、導電體487b和導電體487c分別埋入在開口部中。
在絕緣體465上包括與導電體487a接觸的導電體488a、與導電體487b接觸的導電體488b以及與導電體487c接觸的導電體488c。絕緣體467包括到達導電體488a的開口部以及到達導電體488b的開口部。導電體490a或導電體490b分別埋入在開口部中。此外，導電體488c與電容器3400的一個電極的導電體494接觸。
在絕緣體467上包括與導電體490a接觸的導電體489a以及與導電體490b接觸的導電體489b。絕緣體469包括到達導電體489a的開口部、到達導電體489b的開口部、到達電容器3400的另一個電極的導電體496的開口部。導電體491a、導電體491b或導電體491c分別埋入在開口部中。
在絕緣體469上包括與導電體491a接觸的導電體492a、與導電體491b接觸的導電體492b以及與導電體491c接觸的導電體492c。
作為絕緣體464、絕緣體466、絕緣體468、絕緣體470、絕緣體472、絕緣體475、絕緣體402、絕緣體410、絕緣體408、絕緣體428、絕緣體465、絕緣體467、絕緣體469及絕緣體498，例如可以使用包含硼、碳、氮、氧、氟、鎂、鋁、矽、磷、氯、氬、鎵、鍺、釔、鋯、鑭、釹、鉿或鉭的絕緣體的單層或疊層。例如，作為絕緣體401，使用氧化鋁、氧化鎂、氧化矽、氧氮化矽、氮氧化矽、氮化矽、氧化鎵、氧化鍺、氧化釔、氧化鋯、氧化鑭、氧化釹、氧化鉿或氧化鉭即可。
絕緣體464、絕緣體466、絕緣體468、絕緣體470、絕緣體472、絕緣體475、絕緣體402、絕緣體410、絕緣體408、絕緣體428、絕緣體465、絕緣體467、絕緣體469和絕緣體498中的一個以上較佳為包括具有阻擋氫等雜質及氧的功能的絕緣體。藉由在電晶體3300的附近配置具有阻擋氫等雜質及氧的功能的絕緣體，可以使電晶體3300的電特性穩定。
作為具有阻擋氫等雜質及氧的功能的絕緣體，例如可以使用包含硼、碳、氮、氧、氟、鎂、鋁、矽、磷、氯、氬、鎵、鍺、釔、鋯、鑭、釹、鉿或鉭的絕緣體的單層或疊層。
作為導電體480a、導電體480b、導電體480c、導電體478a、導電 體478b、導電體478c、導電體476a、導電體476b、導電體476c、導電體479a、導電體479b、導電體479c、導電體477a、導電體477b、導電體477c、導電體484a、導電體484b、導電體484c、導電體484d、導電體483a、導電體483b、導電體483c、導電體483d、導電體483e、導電體483f、導電體485a、導電體485b、導電體485c、導電體485d、導電體487a、導電體487b、導電體487c、導電體488a、導電體488b、導電體488c、導電體490a、導電體490b、導電體489a、導電體489b、導電體491a、導電體491b、導電體491c、導電體492a、導電體492b、導電體492c、導電體494及導電體496，例如可以使用包含硼、氮、氧、氟、矽、磷、鋁、鈦、鉻、錳、鈷、鎳、銅、鋅、鎵、釔、鋯、鉬、釕、銀、銦、錫、鉭和鎢中的一種以上的導電體的單層或疊層。例如，也可以使用合金或化合物，還可以使用包含鋁的導電體、包含銅及鈦的導電體、包含銅及錳的導電體、包含銦、錫及氧的導電體、包含鈦及氮的導電體等。
作為半導體406b，較佳為使用氧化物半導體。注意，有時可以使用矽(包含應變矽)、鍺、矽鍺、碳化矽、砷化鎵、砷化鋁鎵、磷化銦、氮化鎵或有機半導體等。
作為絕緣體406a及絕緣體406c，較佳為使用包含一種或兩種以上的構成半導體406b的除了氧之外的元素的氧化物。注意，有時可以使用矽(包含應變矽)、鍺、矽鍺、碳化矽、砷化鎵、砷化鋁鎵、磷化銦、氮化鎵或有機半導體等。
電晶體3200的源極或汲極藉由導電體480a、導電體478a、導電體476a、導電體479a、導電體477a、導電體484a、導電體483a、導電體485a、導電體483e與電晶體3300的源極電極和汲極電極中的一個的導電體電連接。此外，電晶體3200的閘極電極的導電體454藉由導電體480c、導電體478c、導電體476c、導電體479c、導電體477c、導電體 484c、導電體483c、導電體485c、導電體483f與電晶體3300的源極電極和汲極電極中的另一個的導電體電連接。
電容器3400包括：電容器3400的一個電極的藉由導電體483f、導電體485c、導電體487c及導電體488c與電晶體3300的源極電極和汲極電極中的一個電連接的導電體494；絕緣體498；以及電容器3400的另一個電極的導電體496。另外，藉由在電晶體3300的上方或下方形成電容器3400，可以縮小半導體裝置的尺寸，所以是較佳的。
其他組件的結構可以適當地參照關於圖1A至圖1C等的記載。
雖然在本實施方式中示出了在電晶體3200上包括電晶體3300且在電晶體3300上包括電容器3400的半導體裝置的一個例子，但是也可以在電晶體3200上包括具有與電晶體3300同樣的半導體的一個以上的電晶體。或者，也可以在電晶體3200上包括電容器3400，且在電容器3400上包括電晶體3300。藉由採用這種結構，可以進一步提高半導體裝置的集成度(參照圖54)。
〈記憶體裝置2〉
圖52B所示的半導體裝置與圖52A所示的半導體裝置不同之處為圖52B所示的半導體裝置不包括電晶體3200。在此情況下也可以藉由與圖52A所示的半導體裝置相同的工作進行資訊的寫入及保持工作。
說明圖52B所示的半導體裝置中的資訊讀出。在電晶體3300成為導通狀態時，處於浮動狀態的第三佈線3003和電容器3400導通，且在第三佈線3003和電容器3400之間再次分配電荷。其結果是，第三佈線3003的電位產生變化。第三佈線3003的電位的變化量根據電容器3400的一個電極的電位(或積累在電容器3400中的電荷)而具有不同的值。
例如，在電容器3400的一個電極的電位為V，電容器3400的電容為C，第三佈線3003所具有的電容成分為CB，在再次分配電荷之前的第三佈線3003的電位為VB0時，在再次分配電荷之後的第三佈線3003的電位為(CB×VB0+C×V)/(CB+C)。因此，在假定作為記憶單元的狀態，電容器3400的一個電極的電位成為兩種狀態，亦即V1和V0(V1>V0)時，可以知道保持電位V1時的第三佈線3003的電位(=(CB×VB0+C×V1)/(CB+C))高於保持電位V0時的第三佈線3003的電位(=(CB×VB0+C×V0)/(CB+C))。
而且，藉由對第三佈線3003的電位和規定的電位進行比較可以讀出資訊。
在此情況下，可以採用一種結構，其中對用來驅動記憶單元的驅動電路使用上述應用第一半導體的電晶體，且將作為電晶體3300應用第二半導體的電晶體層疊在驅動電路上。
上述半導體裝置可以應用使用氧化物半導體的關態電流小的電晶體來長期間地保持存儲內容。也就是說，不需要更新工作或可以使更新工作的頻率極低，從而可以實現低耗電的半導體裝置。此外，在沒有電力的供應時(注意，較佳為固定電位)也可以長期間地保持存儲內容。
此外，因為該半導體裝置在寫入資訊時不需要高電壓，所以其中不容易產生元件的劣化。由於例如不如習知的非揮發性記憶體那樣地對浮動閘極注入電子或從浮動閘極抽出電子，因此不會發生如絕緣體的劣化等的問題。換言之，根據本發明的一個實施方式的半導體裝置是對習知的非揮發性記憶體所具有的問題的重寫的次數沒有限制而其可靠性得到極大提高的半導體裝置。再者，根據電晶體的導通狀態或非導通狀態而進行資訊寫入，而可以進行高速工作。本實施方式可以 將其至少一部分與本說明書所記載的其他實施方式適當的組合而實施。
實施方式5
〈半導體裝置的結構2〉
在本實施方式中，參照圖式說明利用本發明的一個實施方式的電晶體的電路的一個例子。
〈剖面結構〉
圖55A及圖55B示出本發明的一個實施方式的半導體裝置的剖面圖。在圖55A中，X1-X2方向表示通道長度方向，而在圖55B中，Y1-Y2方向表示通道寬度方向。圖55A及圖55B所示的半導體裝置在下部包括使用第一半導體材料的電晶體2200，而在上部包括使用第二半導體材料的電晶體2100。圖55A及圖55B示出了作為使用第二半導體材料的電晶體2100使用圖1A至圖1C所例示的電晶體的例子。
第一半導體材料和第二半導體材料較佳為具有彼此不同的禁止帶寬度的材料。例如，可以將氧化物半導體以外的半導體材料(矽(包含應變矽)、鍺、矽鍺、碳化矽、砷化鎵、砷化鋁鎵、磷化銦、氮化鎵、有機半導體等)用作第一半導體材料，並且將氧化物半導體用作第二半導體材料。作為氧化物半導體以外的材料使用單晶矽等的電晶體容易進行高速工作。另一方面，藉由將在上述實施方式中例示出的電晶體適用於使用氧化物半導體的電晶體，可以得到良好的次臨界值特性，而實現微型電晶體。此外，該電晶體的切換速度快所以可以進行高速工作，並且其關態電流小所以洩漏電流小。
電晶體2200可以是n通道電晶體和p通道電晶體中的任一個，根據電路使用適合的電晶體即可。另外，除了使用包含氧化物半導體的根據本發明的一個實施方式的電晶體之外，半導體裝置的材料及結構 等具體結構不侷限於在此所示的結構。
在圖55A及圖55B所示的結構中，在電晶體2200上隔著絕緣體2201、絕緣體2207及絕緣體2208設置有電晶體2100。在電晶體2200與電晶體2100之間設置有多個佈線2202。此外，藉由埋入各種絕緣體中的多個插頭2203使設置在該絕緣體上及下的佈線或電極彼此電連接。此外，還設置有覆蓋電晶體2100的絕緣體2204以及絕緣體2204上的佈線2205。
如此，藉由層疊兩種電晶體，可以減少電路的佔有面積，而可以高密度地設置多個電路。
在此，在將矽類半導體材料用於設置在下層的電晶體2200時，設置在電晶體2200的半導體膜的附近的絕緣體中的氫具有使矽的懸空鍵終結而提高電晶體2200的可靠性的效果。另一方面，在將氧化物半導體用於設置在上層的電晶體2100時，設置在電晶體2100的半導體膜附近的絕緣體中的氫有可能成為在氧化物半導體中生成載子的原因之一，所以有時引起電晶體2100的可靠性的下降。因此，當在使用矽類半導體材料的電晶體2200上層疊使用氧化物半導體的電晶體2100時，在它們之間設置具有防止氫的擴散的功能的絕緣體2207是特別有效的。藉由利用絕緣體2207將氫封閉在下層，可以提高電晶體2200的可靠性，此外，由於從下層到上層的氫的擴散得到抑制，所以同時可以提高電晶體2100的可靠性。
絕緣體2207例如可以使用氧化鋁、氧氮化鋁、氧化鎵、氧氮化鎵、氧化釔、氧氮化釔、氧化鉿、氧氮化鉿、釔安定氧化鋯(YSZ)等。
此外，較佳為在電晶體2100上以覆蓋包括氧化物半導體膜的電晶體2100的方式形成具有防止氫的擴散的功能的障壁膜。該障壁膜可以 使用與絕緣體2207相同的材料，特別較佳為使用氧化鋁膜。氧化鋁膜可以在成膜時對其下方的絕緣體添加過量氧，且藉由熱處理過量氧移動到電晶體2100的氧化物半導體層，其效果是修復氧化物半導體層中的缺陷。再者，氧化鋁膜的不使氫、水分等雜質和氧透過膜的遮斷(阻擋)效果高。因此，藉由作為覆蓋電晶體2100的該障壁膜使用氧化鋁膜，可以防止氧從電晶體2100中的氧化物半導體膜脫離，還可以防止水及氫混入氧化物半導體膜。另外，既可以使用具有疊層結構的絕緣體2204作為該障壁膜，又可以在絕緣體2204的下側設置該障壁膜。
另外，電晶體2200不僅是平面型電晶體，而且還可以是各種類型的電晶體。例如，可以是FIN(鰭)型、TRI-GATE(三閘極)型電晶體等。圖55E及圖55F示出此時的剖面圖的例子。在半導體基板2211上設置有絕緣體2212。半導體基板2211具有頂端細的凸部(也稱為鰭)。此外，也可以在凸部上設置有絕緣體。該絕緣體被用作避免在形成凸部時半導體基板2211被蝕刻的遮罩。另外，凸部可以是頂端不細的形狀，例如該凸部也可以是大致長方體或頂端粗的形狀。在半導體基板2211的凸部上設置有閘極絕緣體2214，且在該閘極絕緣體2214上設置有閘極電極2213。在半導體基板2211中形成有源極區域及汲極區域2215。另外，雖然在此示出了半導體基板2211具有凸部的例子，但是根據本發明的一個實施方式的半導體裝置不侷限於此。例如，也可以加工SOI基板形成具有凸部的半導體區域。
本實施方式可以將其至少一部分與本說明書所記載的其他實施方式適當的組合而實施。
實施方式6
〈CMOS電路〉
圖55C所示的電路圖示出所謂的CMOS電路的結構，其中將p通 道電晶體2200和n通道電晶體2100串聯連接且將各閘極連接。
〈類比開關〉
圖55D所示的電路圖示出將電晶體2100和電晶體2200的各源極和汲極連接的結構。藉由採用該結構，可以將其用作所謂的類比開關。本實施方式可以將其至少一部分與本說明書所記載的其他實施方式適當的組合而實施。
實施方式7
〈CPU〉
下面說明包括上述電晶體或上述記憶體裝置等半導體裝置的CPU。
圖56是示出其一部分使用上述電晶體的CPU的一個例子的結構的方塊圖。
圖56所示的CPU在基板1190上具有：ALU1191(ALU：Arithmetic logic unit：算術邏輯單元)、ALU控制器1192、指令解碼器1193、中斷控制器1194、時序控制器1195、暫存器1196、暫存器控制器1197、匯流排介面1198、能夠重寫的ROM1199以及ROM介面1189。作為基板1190使用半導體基板、SOI基板、玻璃基板等。ROM1199及ROM介面1189也可以設置在不同的晶片上。當然，圖56所示的CPU只是簡化其結構而示的一個例子而已，所以實際上的CPU根據其用途具有各種各樣的結構。例如，也可以以包括圖56所示的CPU或算術電路的結構為核心，設置多個該核心並使其同時工作。另外，在CPU的內部算術電路或資料匯流排中能夠處理的位元數例如可以為8位元、16位元、32位元、64位元等。
藉由匯流排介面1198輸入到CPU的指令在輸入到指令解碼器1193並被解碼後輸入到ALU控制器1192、中斷控制器1194、暫存器控制器1197、時序控制器1195。
ALU控制器1192、中斷控制器1194、暫存器控制器1197、時序控制器1195根據被解碼的指令進行各種控制。明確而言，ALU控制器1192生成用來控制ALU1191的工作的信號。另外，中斷控制器1194在執行CPU的程式時，根據其優先度或遮罩狀態來判斷來自外部的輸入/輸出裝置或週邊電路的中斷要求而對該要求進行處理。暫存器控制器1197生成暫存器1196的位址，並根據CPU的狀態進行暫存器1196的讀出或寫入。
在圖56所示的CPU中，在暫存器1196中設置有記憶單元。可以將上述電晶體或記憶體裝置等用於暫存器1196的記憶單元。
在圖56所示的CPU中，暫存器控制器1197根據來自ALU1191的指令進行暫存器1196中的保持工作的選擇。換言之，暫存器控制器1197在暫存器1196所具有的記憶單元中選擇是由正反器保持資料還是由電容器保持資料。在選擇由正反器保持資料的情況下，對暫存器1196中的記憶單元供應電源電壓。在選擇由電容器保持資料的情況下，對電容器進行資料的重寫，而可以停止對暫存器1196中的記憶單元供應電源電壓。
圖57是可以用作暫存器1196的記憶元件的電路圖的一個例子。記憶元件1200包括在電源關閉時失去存儲資料的電路1201、在電源關閉時不失去存儲資料的電路1202、開關1203、開關1204、邏輯元件1206、電容器1207以及具有選擇功能的電路1220。電路1202包括電容器1208、電晶體1209及電晶體1210。另外，記憶元件1200根據需要還可以包括其他元件諸如二極體、電阻元件或電感器等。
在此，電路1202可以使用上述記憶體裝置。在停止對記憶元件1200供應電源電壓時，GND(0V)或使電晶體1209關閉的電位持續被輸入到電路1202中的電晶體1209的閘極。例如，電晶體1209的閘極藉由電阻器等負載接地。
示出開關1203為具有一導電性(例如，n通道型)的電晶體1213，而開關1204為具有與此相反的導電性(例如，p通道型)的電晶體1214的例子。這裡，開關1203的第一端子對應於電晶體1213的源極和汲極中的一個，開關1203的第二端子對應於電晶體1213的源極和汲極中的另一個，並且開關1203的第一端子與第二端子之間的導通或非導通(亦即，電晶體1213的導通狀態/非導通狀態)由輸入到電晶體1213的閘極中的控制信號RD選擇。開關1204的第一端子對應於電晶體1214的源極和汲極中的一個，開關1204的第二端子對應於電晶體1214的源極和汲極中的另一個，並且開關1204的第一端子與第二端子之間的導通或非導通(亦即，電晶體1214的導通狀態/非導通狀態)由輸入到電晶體1214的閘極中的控制信號RD選擇。
電晶體1209的源極和汲極中的一個電連接到電容器1208的一對電極的一個及電晶體1210的閘極。在此，將連接部分稱為節點M2。電晶體1210的源極和汲極中的一個電連接到能夠供應低電源電位的佈線(例如，GND線)，而另一個電連接到開關1203的第一端子(電晶體1213的源極和汲極中的一個)。開關1203的第二端子(電晶體1213的源極和汲極中的另一個)電連接到開關1204的第一端子(電晶體1214的源極和汲極中的一個)。開關1204的第二端子(電晶體1214的源極和汲極中的另一個)電連接到能夠供應電源電位VDD的佈線。開關1203的第二端子(電晶體1213的源極和汲極中的另一個)、開關1204的第一端子(電晶體1214的源極和汲極中的一個)、邏輯元件1206的輸入端子和電容器1207的一對電極的一個互相電連接。在此，將連接部分 稱為節點M1。可以對電容器1207的一對電極的另一個輸入固定電位。例如，可以對其輸入低電源電位(GND等)或高電源電位(VDD等)。電容器1207的一對電極的另一個電連接到能夠供應低電源電位的佈線(例如，GND線)。可以對電容器1208的一對電極的另一個輸入固定電位。例如，可以對其輸入低電源電位(GND等)或高電源電位(VDD等)。電容器1208的一對電極的另一個電連接到能夠供應低電源電位的佈線(例如，GND線)。
另外，當積極地利用電晶體或佈線的寄生電容等時，可以不設置電容器1207及電容器1208。
控制信號WE輸入到電晶體1209的第一閘極(第一閘極電極)。開關1203及開關1204的第一端子與第二端子之間的導通狀態或非導通狀態由與控制信號WE不同的控制信號RD選擇，當一個開關的第一端子與第二端子之間處於導通狀態時，另一個開關的第一端子與第二端子之間處於非導通狀態。
對應於保持在電路1201中的資料的信號被輸入到電晶體1209的源極和汲極中的另一個。圖57示出從電路1201輸出的信號輸入到電晶體1209的源極和汲極中的另一個的例子。由邏輯元件1206使從開關1203的第二端子(電晶體1213的源極和汲極中的另一個)輸出的信號的邏輯值反轉而成為反轉信號，將其經由電路1220輸入到電路1201。
另外，雖然圖57示出從開關1203的第二端子(電晶體1213的源極和汲極中的另一個)輸出的信號藉由邏輯元件1206及電路1220輸入到電路1201的例子，但是不侷限於此。可以不使從開關1203的第二端子(電晶體1213的源極和汲極中的另一個)輸出的信號的邏輯值反轉而輸入到電路1201。例如，當電路1201包括其中保持使從輸入端子輸入的信號的邏輯值反轉的信號的節點時，可以將從開關1203的第二端 子(電晶體1213的源極和汲極中的另一個)輸出的信號輸入到該節點。
在圖57所示的用於記憶元件1200的電晶體中，作為電晶體1209以外的電晶體可以使用其通道形成在由氧化物半導體以外的半導體構成的膜或基板1190中的電晶體。例如，可以使用其通道形成在矽膜或矽基板中的電晶體。此外，記憶元件1200中的所有電晶體都可以是其通道形成在氧化物半導體中的電晶體。或者，記憶元件1200除了電晶體1209以外還可以包括其通道形成在氧化物半導體中的電晶體，並且作為其餘的電晶體可以使用其通道形成在由氧化物半導體以外的半導體構成的層或基板1190中的電晶體。
圖57所示的電路1201例如可以使用正反器電路。另外，作為邏輯元件1206例如可以使用反相器或時脈反相器等。
在本發明的一個實施方式的半導體裝置中，在不向記憶元件1200供應電源電壓的期間，可以由設置在電路1202中的電容器1208保持儲存在電路1201中的資料。
另外，其通道形成在氧化物半導體中的電晶體的關態電流極小。例如，其通道形成在氧化物半導體中的電晶體的關態電流比其通道形成在具有結晶性的矽中的電晶體的關態電流小得多。因此，藉由將該電晶體用作電晶體1209，即便在不向記憶元件1200供應電源電壓的期間也可以長期間儲存電容器1208所保持的信號。因此，記憶元件1200在停止供應電源電壓的期間也可以保持存儲內容(資料)。
另外，由於該記憶元件藉由使用開關1203及開關1204進行預充電工作，因此可以縮短在再次開始供應電源電壓之後直到電路1201重新保持原來的資料為止所需要的時間。
另外，在電路1202中，電容器1208所保持的信號被輸入到電晶體1210的閘極。因此，在再次開始向記憶元件1200供應電源電壓之後，可以根據由電容器1208保持的信號決定電晶體1210的狀態(導通狀態或非導通狀態)，並從電路1202讀出該信號。因此，即便對應於保持在電容器1208中的信號的電位稍有變動，也可以準確地讀出原來的信號。
藉由將這種記憶元件1200用於處理器所具有的暫存器或快取記憶體等記憶體裝置，可以防止記憶體裝置內的資料因停止電源電壓的供應而消失。另外，可以在再次開始供應電源電壓之後在短時間內恢復到停止供應電源之前的狀態。因此，可以在處理器整體中或構成處理器的一個或多個邏輯電路中在短時間內停止電源，從而可以抑制功耗。
雖然說明了將記憶元件1200用於CPU的例子，但也可以將記憶元件1200應用於LSI諸如DSP(Digital Signal Processor：數位信號處理器)、定製LSI、PLD(Programmable Logic Device：可程式邏輯裝置)等以及RF-Tag(Radio Frequency Tag：射頻標籤)。
本實施方式可以將其至少一部分與本說明書所記載的其他實施方式適當的組合而實施。
實施方式8
〈攝像裝置〉
圖58A是示出根據本發明的一個實施方式的攝像裝置200的例子的俯視圖。攝像裝置200包括像素部210、用來驅動像素部210的週邊電路260、週邊電路270、週邊電路280及週邊電路290。像素部210包括配置為p行q列(p及q為2以上的整數)的矩陣狀的多個像素211。 週邊電路260、週邊電路270、週邊電路280及週邊電路290分別與多個像素211連接，並具有供應用來驅動多個像素211的信號的功能。此外，在本說明書等中，有時將週邊電路260、週邊電路270、週邊電路280及週邊電路290等總稱為“週邊電路”或“驅動電路”。例如，週邊電路260也可以說是週邊電路的一部分。
攝像裝置200較佳為包括光源291。光源291能夠發射檢測光P1。
週邊電路至少包括邏輯電路、開關、緩衝器、放大電路或轉換電路中的一個。此外，也可以在形成像素部210的基板上製造週邊電路。另外，也可以將IC晶片等半導體裝置用於週邊電路的一部分或全部。注意，也可以省略週邊電路260、週邊電路270、週邊電路280和週邊電路290中的一個以上。
如圖58B所示，在攝像裝置200所包括的像素部210中，也可以以像素211傾斜的方式配置。藉由以像素211傾斜的方式配置，可以縮短在行方向上及列方向上的像素間隔(間距)。由此，可以提高攝像裝置200的攝像品質。
〈像素的結構例子1〉
藉由使攝像裝置200所包括的一個像素211由多個子像素212構成，且使每個子像素212與使特定的波長區域的光透過的濾光片(濾色片)組合，可以獲得用來實現彩色影像顯示的資料。
圖59A是示出用來取得彩色影像的像素211的一個例子的俯視圖。圖59A所示的像素211包括設置有使紅色(R)的波長區域的光透過的濾色片的子像素212(以下也稱為“子像素212R”)、設置有使綠色(G)的波長區域的光透過的濾色片的子像素212(以下也稱為“子像素212G”)及設置有使藍色(B)的波長區域的光透過的濾色片的子 像素212(以下也稱為“子像素212B”)。子像素212可以被用作光感測器。
子像素212(子像素212R、子像素212G及子像素212B)與佈線231、佈線247、佈線248、佈線249、佈線250電連接。此外，子像素212R、子像素212G及子像素212B分別連接於獨立的佈線253。在本說明書等中，例如將與第n行的像素211連接的佈線248、佈線249及佈線250分別稱為佈線248[n]、佈線249[n]及佈線250[n]。此外，例如，將與第m列的像素211連接的佈線253稱為佈線253[m]。此外，在圖59A中，將與第m列的像素211所包括的子像素212R連接的佈線253稱為佈線253[m]R，將與子像素212G連接的佈線253稱為佈線253[m]G，將與子像素212B連接的佈線253稱為佈線253[m]B。子像素212藉由上述佈線與週邊電路電連接。
攝像裝置200具有相鄰的像素211的設置有使相同的波長區域的光透過的濾色片的子像素212藉由開關彼此電連接的結構。圖59B示出配置在第n行(n為1以上且p以下的整數)第m列(m為1以上且q以下的整數)的像素211所包括的子像素212與相鄰於該像素211的配置在第n+1行第m列的像素211所包括的子像素212的連接例子。在圖59B中，配置在第n行第m列的子像素212R與配置在第n+1行第m列的子像素212R藉由開關201連接。此外，配置在第n行第m列的子像素212G與配置在第n+1行第m列的子像素212G藉由開關202連接。此外，配置在第n行第m列的子像素212B與配置在第n+1行第m列的子像素212B藉由開關203連接。
用於子像素212的濾色片不侷限於紅色(R)濾色片、綠色(G)濾色片、藍色(B)濾色片，也可以使用使青色(C)、黃色(Y)及洋紅色(M)的光透過的濾色片。藉由在一個像素211中設置檢測三種不同波長區域的光的子像素212，可以獲得全彩色影像。
或者，可以使用如下像素211，該像素211除了包括分別設置有使紅色(R)、綠色(G)及藍色(B)的光透過的濾色片的各子像素212以外，還包括設置有使黃色(Y)的光透過的濾色片的子像素212。或者，可以使用如下像素211，該像素211除了包括分別設置有使青色(C)、黃色(Y)及洋紅色(M)的光透過的濾色片的各子像素212以外，還包括設置有使藍色(B)的光透過的濾色片的子像素212。藉由在一個像素211中設置檢測四種不同波長區域的光的子像素212，可以進一步提高所獲得的影像的顏色再現性。
例如，在圖59A中，檢測紅色波長區域的光的子像素212、檢測綠色波長區域的光的子像素212及檢測藍色波長區域的光的子像素212的像素數比(或受光面積比)不侷限於1：1：1。例如，也可以採用像素數比(受光面積比)為紅色：綠色：藍色=1：2：1的Bayer排列。或者，像素數比(受光面積比)也可以為紅色：綠色：藍色=1：6：1。
設置在像素211中的子像素212的數量可以為一個，但較佳為兩個以上。例如，藉由設置兩個以上的檢測相同波長區域的光的子像素212，可以提高冗餘性，由此可以提高攝像裝置200的可靠性。
此外，藉由使用反射或吸收可見光且使紅外光透過的IR(IR：Infrared)濾光片，可以實現檢測紅外光的攝像裝置200。
藉由使用ND(ND：Neutral Density)濾光片(減光濾光片)，可以防止大光量光入射光電轉換元件(受光元件)時產生的輸出飽和。藉由組合使用減光量不同的ND濾光片，可以增大攝像裝置的動態範圍。
除了上述濾光片以外，還可以在像素211中設置透鏡。這裡，參 照圖60A及圖60B的剖面圖說明像素211、濾光片254、透鏡255的配置例子。藉由設置透鏡255，可以使設置在子像素212中的光電轉換元件高效地受光。明確而言，如圖60A所示，可以使光256穿過形成在像素211中的透鏡255、濾光片254(濾光片254R、濾光片254G及濾光片254B)及像素電路230等而入射到光電轉換元件220。
注意，如由點劃線圍繞的區域所示，有時箭頭所示的光256的一部分被佈線257的一部分遮蔽。因此，如圖60B所示，較佳為採用在光電轉換元件220一側配置透鏡255及濾光片254，而使光電轉換元件220高效地接收光256的結構。藉由從光電轉換元件220一側將光256入射到光電轉換元件220，可以提供檢測靈敏度高的攝像裝置200。
作為圖60A及圖60B所示的光電轉換元件220，也可以使用形成有pn接面或pin接面的光電轉換元件。
光電轉換元件220也可以使用具有吸收輻射產生電荷的功能的物質形成。作為具有吸收輻射產生電荷的功能的物質，可舉出硒、碘化鉛、碘化汞、砷化鎵、碲化鎘、鎘鋅合金等。
例如，在將硒用於光電轉換元件220時，可以實現對可見光、紫外光、紅外光、X射線、伽瑪射線等較寬的波長區域具有光吸收係數的光電轉換元件220。
在此，攝像裝置200所包括的一個像素211除了圖60A及圖60B所示的子像素212以外，還可以包括具有第一濾光片的子像素212。
〈像素的結構例子2〉
下面，對包括使用矽的電晶體及根據本發明的一個實施方式的使用氧化物半導體的電晶體的像素的一個例子進行說明。
圖61A及圖61B是構成攝像裝置的元件的剖面圖。
圖61A所示的攝像裝置包括設置在矽基板300上的使用矽的電晶體351上層疊配置的使用氧化物半導體的電晶體353及電晶體354以及設置在矽基板300中的包括陽極361、陰極362的光電二極體360。各電晶體及光電二極體360與各種插頭370及佈線371電連接。此外，光電二極體360的陽極361藉由低電阻區域363與插頭370電連接。
攝像裝置包括：包括設置在矽基板300上的電晶體351及光電二極體360的層305、以與層305接觸的方式設置且包括佈線371的層320、以與層320接觸的方式設置且包括電晶體353及電晶體354的層331、以與層331接觸的方式設置且包括佈線372及佈線373的層340。
在圖61A的剖面圖的一個例子中，在矽基板300中，在與形成有電晶體351的面相反一側設置有光電二極體360的受光面。藉由採用該結構，可以確保光路而不受各種電晶體或佈線等的影響。因此，可以形成高開口率的像素。此外，光電二極體360的受光面也可以是與形成有電晶體351的面相同的面。
在像素只包括使用氧化物半導體的電晶體時，層305為包括使用氧化物半導體的電晶體的層，即可。或者，像素也可以只包括使用氧化物半導體的電晶體而省略層305。
在圖61A的剖面圖中，可以以設置在層305中的光電二極體360與設置在層331中的電晶體重疊的方式形成。因此，可以提高像素的集成度。也就是說，可以提高攝像裝置的解析度。
此外，在圖61B的攝像裝置中，可以在層340一側將光電二極體 365設置於電晶體上。在圖61B中，例如層305包括使用矽的電晶體351及電晶體352，層320包括佈線371，層331包括使用氧化物半導體層的電晶體353及電晶體354，層340包括光電二極體365，光電二極體365包括半導體層366、半導體層367及半導體層368，並且該光電二極體365藉由插頭370與佈線373及佈線374電連接。
藉由採用圖61B所示的元件結構，可以提高開口率。
此外，作為光電二極體365也可以採用使用非晶矽膜或微晶矽膜等的pin型二極體元件等。光電二極體365包括依次層疊的n型半導體層368、i型半導體層367及p型半導體層366。i型半導體層367較佳為使用非晶矽。p型半導體層366及n型半導體層368可以使用包含賦予各導電性的摻雜物的非晶矽或者微晶矽等。其光電轉換層包含非晶矽的光電二極體365在可見光波長區域內的靈敏度較高，容易檢測出微弱的可見光。
這裡，在包括電晶體351及光電二極體360的層305與包括電晶體353及電晶體354的層331之間設置有絕緣體380。注意，絕緣體380的位置不侷限於此。
設置在電晶體351的通道形成區域附近的絕緣體中的氫使矽的懸空鍵終結，由此可以提高電晶體351的可靠性。另一方面，設置在電晶體353及電晶體354等附近的絕緣體中的氫有可能成為在氧化物半導體中生成載子的原因之一。因此，有時引起電晶體353及電晶體354等的可靠性的下降。因此，當在使用矽類半導體的電晶體上層疊設置使用氧化物半導體的電晶體時，在它們之間設置具有阻擋氫的功能的絕緣體380是較佳的。藉由將氫封閉在絕緣體380的下層，可以提高電晶體351的可靠性。再者，由於可以抑制氫從絕緣體380的下層擴散至絕緣體380的上層，所以可以提高電晶體353及電晶體354等的可靠性。 此外，藉由在電晶體353及電晶體354上設置絕緣體381，可以防止氧擴散在氧化物半導體中。
本實施方式可以將其至少一部分與本說明書所記載的其他實施方式適當的組合而實施。
實施方式9
〈RF標籤〉
在本實施方式中，參照圖62說明包括上述實施方式所說明的電晶體或記憶體裝置的RF標籤。
根據本實施方式的RF標籤在其內部包括記憶體電路，在該記憶體電路中儲存所需要的資料，並使用非接觸單元諸如無線通訊向外部發送資料和/或從外部接收資料。由於具有這種特徵，RF標籤可以被用於藉由讀取物品等的個體資訊來識別物品的個體識別系統等。注意，這些用途要求極高的可靠性。
參照圖62說明RF標籤的結構。圖62是示出RF標籤的結構例子的方塊圖。
如圖62所示，RF標籤800包括接收從與通訊器801(也稱為詢問器、讀取器/寫入器等)連接的天線802發送的無線信號803的天線804。RF標籤800還包括整流電路805、定電壓電路806、解調變電路807、調變電路808、邏輯電路809、記憶體電路810、ROM811。另外，在包括在解調變電路807中的具有整流作用的電晶體中，也可以使用充分地抑制反向電流的材料，諸如氧化物半導體。由此，可以抑制起因於反向電流的整流作用的降低並防止解調變電路的輸出飽和，也就是說，可以使解調變電路的輸入和解調變電路的輸出之間的關係靠近於線性 關係。注意，資料傳輸方法大致分成如下三種方法：將一對線圈相對地設置並利用互感進行通訊的電磁耦合方法；利用感應場進行通訊的電磁感應方法；以及利用電波進行通訊的電波方法。在本實施方式所示的RF標籤800中可以使用上述任何方法。
接著，說明各電路的結構。天線804與連接於通訊器801的天線802之間進行無線信號803的發送及接收。在整流電路805中，對藉由由天線804接收無線信號來生成的輸入交流信號進行整流，例如進行半波倍壓整流，並由設置在後級的電容器使被整流的信號平滑化，由此生成輸入電位。另外，整流電路805的輸入一側或輸出一側也可以設置限制器電路。限制器電路是在輸入交流信號的振幅大且內部生成電壓大時進行控制以不使一定以上的電力輸入到後級的電路中的電路。
定電壓電路806是由輸入電位生成穩定的電源電壓而供應到各電路的電路。定電壓電路806也可以在其內部包括重設信號生成電路。重設信號生成電路是利用穩定的電源電壓的上升而生成邏輯電路809的重設信號的電路。
解調變電路807是藉由包封檢測對輸入交流信號進行解調並生成解調信號的電路。此外，調變電路808是根據從天線804輸出的資料進行調變的電路。
邏輯電路809是分析解調信號並進行處理的電路。記憶體電路810是保持被輸入的資料的電路，並包括行解碼器、列解碼器、存儲區域等。此外，ROM811是保持識別號碼(ID)等並根據處理進行輸出的電路。
注意，根據需要可以適當地設置上述各電路。
在此，可以將上述實施方式所示的記憶體電路用於記憶體電路810。因為根據本發明的一個實施方式的記憶體電路即使在關閉電源的狀態下也可以保持資料，所以適用於RF標籤。再者，因為根據本發明的一個實施方式的記憶體電路的資料寫入所需要的電力(電壓)比習知的非揮發性記憶體低得多，所以也可以不產生資料讀出時和寫入時的最大通訊距離的差異。再者，根據本發明的一個實施方式的記憶體電路可以抑制由於資料寫入時的電力不足引起誤動作或誤寫入的情況。
此外，因為根據本發明的一個實施方式的記憶體電路可以用作非揮發性記憶體，所以還可以應用於ROM811。在此情況下，較佳為生產者另外準備用來對ROM811寫入資料的指令防止使用者自由地重寫。由於生產者在預先寫入識別號碼後出貨，可以僅使出貨的良品具有識別號碼而不使所製造的所有RF標籤具有識別號碼，由此不發生出貨後的產品的識別號碼不連續的情況而可以容易根據出貨後的產品進行顧客管理。
注意，本實施方式可以與本說明書所示的其他實施方式適當地組合。
實施方式10
〈顯示裝置〉
以下參照圖63A至圖64B說明根據本發明的一個實施方式的顯示裝置。
作為用於顯示裝置的顯示元件，可以使用液晶元件(也稱為液晶顯示元件)、發光元件(也稱為發光顯示元件)等。發光元件在其範疇內包括其亮度由電流或電壓控制的元件，明確而言，包括無機EL (Electroluminescence：電致發光)元件、有機EL元件等。下面，作為顯示裝置的一個例子對使用EL元件的顯示裝置(EL顯示裝置)及使用液晶元件的顯示裝置(液晶顯示裝置)進行說明。
另外，下面示出的顯示裝置包括密封有顯示元件的面板及在該面板中安裝有包括控制器的IC等的模組。
另外，下面示出的顯示裝置是指影像顯示裝置或光源(包括照明設備)。此外，顯示裝置還包括：安裝有連接器諸如FPC或TCP的模組；在TCP的端部設置有印刷線路板的模組；或者藉由COG方式將IC(集成電路)直接安裝到顯示元件的模組。
圖63A至圖63C是根據本發明的一個實施方式的EL顯示裝置的一個例子。圖63A示出EL顯示裝置的像素的電路圖。圖63B是示出EL顯示裝置整體的俯視圖。此外，圖63C是對應於圖63B的點劃線M-N的一部分的剖面圖。
圖63A是用於EL顯示裝置的像素的電路圖的一個例子。
在本說明書等中，有時即使不指定主動元件(電晶體、二極體等)、被動元件(電容器、電阻元件等)等所具有的所有端子的連接位置，所屬技術領域的通常知識者也能夠構成發明的一個實施方式。也就是說，即使未指定連接位置，也可以說發明的一個實施方式是明確的，並且，當在本說明書等記載有指定連接位置的內容時，有時可以判斷為在本說明書等中記載有該方式。尤其是，在端子的連接位置有多個的情況下，不一定必須要將該端子的連接位置限於指定的部分。因此，有時藉由僅指定主動元件(電晶體、二極體等)、被動元件(電容器、電阻元件等)等所具有的一部分的端子的連接位置，就能夠構成發明的一個實施方式。
在本說明書等中，當至少指定某個電路的連接位置時，有時所屬技術領域的通常知識者能夠指定發明。或者，當至少指定某個電路的功能時，有時所屬技術領域的通常知識者能夠指定發明。也就是說，只要指定功能，就可以說是發明的一個實施方式是明確的，而判斷為在本說明書等中記載有該方式。因此，即使只指定某個電路的連接位置而不指定其功能時，也可以判斷為該電路作為發明的一個實施方式公開而構成發明的一個實施方式。或者，即使只指定某個電路的功能而不指定其連接位置時，也可以判斷為該電路作為發明的一個實施方式公開而構成發明的一個實施方式。
圖63A所示的EL顯示裝置包含切換元件743、電晶體741、電容器742、發光元件719。
另外，由於圖63A等是電路結構的一個例子，所以還可以追加設置電晶體。與此相反，在圖63A的各節點中，也可以不追加電晶體、開關、被動元件等。
電晶體741的閘極與切換元件743的一個端子及電容器742的一個電極電連接。電晶體741的源極與電容器742的另一個電極及發光元件719的一個電極電連接。電晶體741的汲極被供應電源電位VDD。切換元件743的另一個端子與信號線744電連接。發光元件719的另一個電極被供應恆電位。另外，恆電位為等於或低於接地電位GND的電位。
作為切換元件743，較佳為使用電晶體。藉由使用電晶體，可以減小像素的面積，由此可以提供解析度高的EL顯示裝置。作為切換元件743，使用藉由與電晶體741同一製程形成的電晶體，由此可以提高EL顯示裝置的生產率。作為電晶體741及/或切換元件743，例如可以適用圖1A至圖1C所示的電晶體。
圖63B是EL顯示裝置的俯視圖。EL顯示裝置包括基板700、基板750、密封材料734、驅動電路735、驅動電路736、像素737以及FPC732。密封材料734以包圍像素737、驅動電路735以及驅動電路736的方式配置在基板700與基板750之間。另外，驅動電路735或/及驅動電路736也可以配置在密封材料734的外側。
圖63C是對應於圖63B的點劃線M-N的一部分的EL顯示裝置的剖面圖。
在圖63C中，示出電晶體741，該電晶體741包括：基板700上的絕緣體712a及導電體704a；在絕緣體712a及導電體704a上並其一部分與導電體704a重疊的絕緣體706a；絕緣體706a上的半導體706b；與半導體706b的頂面接觸的導電體716a1及導電體716a2；與導電體716a1的頂面接觸的導電體716b1；與導電體716a2的頂面接觸的導電體716b2；與導電體716b1的頂面、導電體716a1的頂面，導電體716b2的頂面及導電體716a2的頂面接觸的絕緣體710；與半導體706b的頂面接觸的絕緣體706c：絕緣體706c上的絕緣體718b；以及隔著絕緣體718b及絕緣體706c位於半導體706b上的導電體714a。注意，電晶體741的結構只是一個例子，也可以與圖63C所示的結構不同。
在圖63C所示的電晶體741中，導電體704a被用作閘極電極，絕緣體712a被用作閘極絕緣體，導電體716a1及導電體716b1被用作源極電極，導電體716a2及導電體716b2被用作汲極電極，絕緣體718b被用作閘極絕緣體，並且導電體714a被用作閘極電極。注意，絕緣體706a、半導體706b及絕緣體706c有時因光照射而其電特性發生變動。因此，較佳的是導電體704a、導電體716a1、導電體716b1、導電體716a2、導電體716b2和導電體714a中的任一個以上具有遮光性。
圖63C示出電容器742，該電容器742包括：在導電體704b上並其一部分與導電體704b重疊的絕緣體706d；絕緣體706d上的半導體706e；與半導體706e的頂面接觸的導電體716a3及導電體716a4；與導電體716a3的頂面接觸的導電體716b3；與導電體716a4的頂面接觸的導電體716b4；與導電體716b3的頂面、導電體716a3的頂面、導電體716b4的頂面及導電體716a4的頂面接觸的絕緣體710；與半導體706e的頂面接觸的絕緣體706f；絕緣體706f上的絕緣體718b；以及隔著絕緣體718b及絕緣體706f位於半導體706e上的導電體714b。
在電容器742中，將導電體704b用作一個電極，將導電體714b用作另一個電極。
因此，可以使用與電晶體741相同的膜製造電容器742。導電體704a及導電體704b較佳為使用同種導電體。此時，可以藉由同一製程形成導電體704a和導電體704b。另外，導電體714a和導電體714b較佳為使用同種導電體。此時，可以藉由同一製程形成導電體714a和導電體714b。
圖63C所示的電容器742是相對於佔有面積的電容大的電容器。因此，圖63C是顯示品質高的EL顯示裝置。注意，電容器742的結構是一個例子，而也可以與圖63C所示的結構不同。
在電晶體741及電容器742上配置有絕緣體728，在絕緣體728上配置有絕緣體720。在此，絕緣體728及絕緣體720也可以具有到達用作電晶體741的源極電極的導電體716b1的開口部。在絕緣體720上配置有導電體781。導電體781也可以經過絕緣體728及絕緣體720中的開口部與電晶體741電連接。
在導電體781上配置有具有到達導電體781的開口部的分隔壁784。 在分隔壁784上配置有在分隔壁784的開口部中與導電體781接觸的發光層782。在發光層782上配置有導電體783。導電體781、發光層782和導電體783重疊的區域被用作發光元件719。在圖63C中，FPC732藉由端子731連接到佈線733a。另外，佈線733a也可以採用與構成電晶體741的導電體或半導體相同的種類的導電體或半導體。
至此，說明了EL顯示裝置的例子。接著，將說明液晶顯示裝置的例子。
圖64A是示出液晶顯示裝置的像素的結構例子的電路圖。圖64A所示的像素包括電晶體751、電容器752、在一對電極之間填充有液晶的元件(液晶元件)753。
電晶體751的源極和汲極中的一個與信號線755電連接，電晶體751的閘極與掃描線754電連接。
電容器752的一個電極與電晶體751的源極和汲極中的另一個電連接，電容器752的另一個電極與供應共用電位的佈線電連接。
液晶元件753的一個電極與電晶體751的源極和汲極中的另一個電連接，液晶元件753的另一個電極與供應共用電位的佈線電連接。此外，供應到與上述電容器752的另一個電極電連接的佈線的共用電位與供應到液晶元件753的另一個電極的共用電位可以不同。
假設液晶顯示裝置的俯視圖與EL顯示裝置相同來進行說明。圖64B示出對應於沿著圖63B的點劃線M-N的液晶顯示裝置的剖面圖。在圖64B中，FPC732藉由端子731與佈線733a連接。佈線733a也可以使用與構成電晶體751的導電體或半導體同種的導電體或半導體。
電晶體751參照關於電晶體741的記載。電容器752參照關於電容器742的記載。注意，圖64B示出具有對應於圖63C的電容器742之結構的電容器752之結構，但是電容器752之結構不侷限於此。
當將氧化物半導體用於電晶體751的半導體時，可以實現關態電流極小的電晶體。因此，保持在電容器752中的電荷不容易洩漏，而可以長期間保持施加到液晶元件753的電壓。因此，當顯示動作少的動態影像、靜態影像時，藉由使電晶體751處於關閉狀態，不需要用來使電晶體751工作的電力，由此可以實現低耗電的液晶顯示裝置。另外，因為可以縮小電容器752的佔有面積，所以可以提供一種開口率高的液晶顯示裝置或高解析度液晶顯示裝置。
在電晶體751及電容器752上配置有絕緣體721。在此，絕緣體721具有到達電晶體751的開口部。在絕緣體721上配置有導電體791。導電體791經過絕緣體721中的開口部與電晶體751電連接。
在導電體791上配置有用作配向膜的絕緣體792。在絕緣體792上配置有液晶層793。在液晶層793上配置有用作配向膜的絕緣體794。在絕緣體794上配置有間隔物795。在間隔物795及絕緣體794上配置有導電體796。在導電體796上配置有基板797。
藉由採用上述結構，可以提供一種包括佔有面積小的電容器的顯示裝置。或者，可以提供一種顯示品質高的顯示裝置。或者，可以提供一種高解析度顯示裝置。
例如，在本說明書等中，顯示元件、包括顯示元件的裝置的顯示裝置、發光元件、以及包括發光元件的裝置的發光裝置可以使用各種方式或者可以包括各種元件。顯示元件、顯示裝置、發光元件或發光裝置例如包括EL元件(包括有機物及無機物的EL元件、有機EL元 件、無機EL元件)、LED(白色LED、紅色LED、綠色LED、藍色LED等)、電晶體(根據電流而發光的電晶體)、電子發射元件、液晶元件、電子墨水、電泳元件、柵光閥(GLV)、電漿顯示器面板(PDP)、使用微機電系統(MEMS)的顯示元件、數位微鏡裝置(DMD)、數位微快門(DMS)、干涉測量調節(IMOD)元件、快門方式的MEMS顯示元件、光干涉方式的MEMS顯示元件、電潤濕(electrowetting)元件、壓電陶瓷顯示器或使用碳奈米管的顯示元件等中的至少一個。除此以外，還可以包括其對比度、亮度、反射率、透射率等因電或磁作用而變化的顯示媒體。
作為使用EL元件的顯示裝置的例子，有EL顯示器等。作為使用電子發射元件的顯示裝置的例子，有場致發射顯示器(FED)或SED方式平面型顯示器(SED：Surface-conduction Electron-emitter Display：表面傳導電子發射顯示器)等。作為使用液晶元件的顯示裝置的例子，有液晶顯示器(透射式液晶顯示器、半透射式液晶顯示器、反射式液晶顯示器、直觀式液晶顯示器、投射式液晶顯示器)等。作為使用電子墨水或電泳元件的顯示裝置的例子，有電子紙等。注意，當實現半透射型液晶顯示器或反射式液晶顯示器時，使像素電極的一部分或全部具有作為反射電極的功能即可。例如，使像素電極的一部分或全部包含鋁、銀等即可。並且，此時也可以將SRAM等記憶體電路設置在反射電極下。由此，可以進一步降低功耗。
注意，當使用LED時，也可以在LED的電極或氮化物半導體下配置石墨烯或石墨。石墨烯或石墨也可以為層疊有多個層的多層膜。如此，藉由設置石墨烯或石墨，可以更容易地在其上形成氮化物半導體，如具有結晶的n型GaN半導體等。並且，在其上設置具有結晶的p型GaN半導體等，能夠構成LED。此外，也可以在石墨烯或石墨與具有結晶的n型GaN半導體之間設置AlN層。可以利用MOCVD形成LED所包括的GaN半導體。注意，當設置石墨烯時，可以以濺射法形成LED
所包括的GaN半導體。
本實施方式可以將其至少一部分與本說明書所記載的其他實施方式及實施例適當的組合而實施。
實施方式11
〈單一電源電路〉
在本實施方式中，參照圖65A至圖71B說明如下半導體裝置的例子：包括含有使用在上述實施方式中說明的氧化物半導體的電晶體(OS電晶體)的多個電路的半導體裝置。
圖65A是半導體裝置900的方塊圖。半導體裝置900包括電源電路901、電路902、電壓產生電路903、電路904、電壓產生電路905及電路906。
電源電路901是生成成為基準的電壓VORG的電路。電壓VORG也可以為多個電壓，而不需要為單一電壓。電壓VORG可以基於從半導體裝置900的外部供應的電壓V0而產生。半導體裝置900可以基於從外部供應的單一電源電壓而產生電壓VORG。由此，半導體裝置900可以在從外部沒有供應多個電源電壓的情況下工作。
電路902、電路904及電路906是使用不同的電源電壓工作的電路。例如，電路902的電源電壓是基於電壓VORG及電壓VSS(VORG>VSS)施加的電壓。另外，例如，電路904的電源電壓是基於電壓VPOG及電壓VSS(VPOG>VORG)施加的電壓。例如，電路906的電源電壓是基於電壓VORG、電壓VSS及電壓VNEG(VORG>VSS>VNEG)施加的電壓。此外，當將電壓VSS為與地電位(GND)相等的電位時，可以減少電源電路901所產生的電壓的種類。
電壓產生電路903是產生電壓VPOG的電路。電壓產生電路903可以基於從電源電路901供應的電壓VORG產生電壓VPOG。由此，包括電路904的半導體裝置900可以基於從外部供應的單一電源電壓工作。
電壓產生電路905是產生電壓VNEG的電路。電壓產生電路905可以基於從電源電路901供應的電壓VORG生成電壓VNEG。由此，包括電路906的半導體裝置900可以基於從外部供應的單一電源電壓工作。
圖65B示出以電壓VPOG工作的電路904的一個例子，圖65C示出用來使電路904工作的信號波形的一個例子。
圖65B示出電晶體911。供應到電晶體911的閘極的信號例如基於電壓VPOG及電壓VSS產生。該信號在使電晶體911成為導通狀態時基於電壓VPOG產生，且在使電晶體911成為非導通狀態時基於電壓VSS產生。如圖65C所示，電壓VPOG比電壓VORG高。由此，電晶體911可以進一步確實地使源極(S)和汲極(D)之間成為導通狀態。其結果是，電路904可以實現錯誤工作的減少。
圖65D示出以電壓VNEG工作的電路906的一個例子，圖65E示出用來使電路906工作的信號波形的一個例子。
圖65D示出包括背閘極的電晶體912。供應到電晶體912的閘極的信號例如基於電壓VORG及電壓VSS產生。該信號在使電晶體912成為導通狀態時基於電壓VORG產生，且在使電晶體912成為非導通狀態時基於電壓VSS產生。另外，供應到電晶體912的背閘極的信號基於電壓VNEG產生。如圖65E所示，電壓VNEG比電壓VSS(GND)低。由此，可以以使電晶體912的臨界電壓向正方向漂移的方式進行控制。由此，可以確實地使電晶體912成為非導通狀態，從而可以使流過源極(S) 和汲極(D)之間的電流小。其結果是，電路906可以實現錯誤工作的減少及低功耗化。
另外，既可以將電壓VNEG直接施加到電晶體912的背閘極，又可以基於電壓VORG及電壓VNEG產生供應到電晶體912的閘極的信號並將該信號供應到電晶體912的背閘極。
圖66A和圖66B示出圖65D及圖65E的變形例子。
在圖66A所示的電路圖中，示出電壓產生電路905與電路906之間能夠由控制電路921控制其導通狀態的電晶體922。電晶體922為n通道型OS電晶體。控制電路921所輸出的控制信號SBG為控制電晶體922的導通狀態的信號。另外，電路906所包括的電晶體912A、電晶體912B是與電晶體922同樣的OS電晶體。
在圖66B的時序圖中，示出控制信號SBG及節點NBG電位變化，節點NBG表示電晶體912A、電晶體912B的背閘極的電位狀態。當控制信號SBG為高位準時，電晶體922成為導通狀態，並且節點NBG成為電壓VNEG。然後，當控制信號SBG為低位準時，節點NBG成為電浮動狀態。電晶體922為OS電晶體，因此其關態電流小。由此，即使節點NBG成為電浮動狀態，也可以保持供應了的電壓VNEG。
圖67A示出可適用於上述電壓產生電路903的電路結構的一個例子。圖67A所示的電壓產生電路903是五級電荷泵，其中包括二極體D1至二極體D5、電容器C1至電容器C5以及反相器INV。時脈信號CLK直接或者藉由反相器INV被供應到電容器C1至電容器C5。當反相器INV的電源電壓為基於電壓VORG及電壓VSS施加的電壓時，可以藉由時脈信號CLK得到升壓到電壓VORG和VSS之間的電位差的五倍的正電壓的電壓VPOG。另外，二極體D1至二極體D5的順方向電壓為0V。 此外，藉由改變電荷泵的級數，可以獲得所希望的電壓VPOG。
圖67B示出可適用於上述電壓產生電路905的電路結構的一個例子。圖67B所示的電壓產生電路905是四級電荷泵，其中包括二極體D1至二極體D5、電容器C1至電容器C5以及反相器INV。時脈信號CLK直接或者藉由反相器INV被供應到電容器C1至電容器C5。當反相器INV的電源電壓為基於電壓VORG及電壓VSS施加的電壓時，可以藉由時脈信號CLK得到從地電位(亦即，電壓VSS)降壓到電壓VORG和VSS之間的電位差的四倍的負電壓的電壓VNEG。另外，二極體D1至二極體D5的順方向電壓為0V。此外，藉由改變電荷泵的級數，可以獲得所希望的電壓VNEG。
另外，上述電壓產生電路903的電路結構不侷限於圖67A所示的電路圖的結構。圖68A至圖68C及圖69A和圖69B示出電壓產生電路903的變形例子。
圖68A所示的電壓產生電路903A包括電晶體M1至電晶體M10、電容器C11至電容器C14以及反相器INV1。時脈信號CLK直接或者藉由反相器INV1被供應到電晶體M1至電晶體M10的閘極。藉由供應時脈信號CLK，可以得到升壓到電壓VORG和VSS之間的電位差的四倍的正電壓的電壓VPOG。此外，藉由改變電荷泵的級數，可以獲得所希望的電壓VPOG。在圖68A所示的電壓產生電路903A中，藉由使用OS電晶體作為電晶體M1至電晶體M10，可以使關態電流小，並可以抑制在電容器C11至電容器C14中保持的電荷的洩漏。由此，可以高效地從電壓VORG升壓到電壓VPOG。
圖68B所示的電壓產生電路903B包括電晶體M11至電晶體M14、電容器C15及電容器C16以及反相器INV2。時脈信號CLK直接或者藉由反相器INV2被供應到電晶體M11至電晶體M14的閘極。藉由供 應時脈信號CLK，可以得到升壓到電壓VORG和VSS之間的電位差的兩倍的正電壓的電壓VPOG。在圖68B所示的電壓產生電路903B中，藉由使用OS電晶體作為電晶體M11至電晶體M14，可以使關態電流小，並可以抑制在電容器C15及電容器C16中保持的電荷的洩漏。由此，可以高效地從電壓VORG升壓到電壓VPOG。
圖68C所示的電壓產生電路903C包括電感器I1、電晶體M15、二極體D6以及電容器C17。由控制信號EN控制電晶體M15的導通狀態。藉由使用控制信號EN，可以得到從電壓VORG升壓的電壓VPOG。因為圖68C所示的電壓產生電路903C使用電感器I1進行升壓，所以可以高效地進行升壓。
圖69A所示的電壓產生電路903D相當於使用二極體連接的電晶體M16至電晶體M20代替圖67A所示的電壓產生電路903的二極體D1至二極體D5的結構。在圖69A所示的電壓產生電路903D中，當作為電晶體M16至電晶體M20使用OS電晶體時，可以使關態電流小，並可以抑制在電容器C1至電容器C5中保持的電荷的洩漏。由此，可以實現高效地從電壓VORG升壓到電壓VPOG。
圖69B所示的電壓產生電路903E相當於使用包括背閘極的電晶體M21至電晶體M25代替圖69A所示的電壓產生電路903D的電晶體M16至電晶體M20的結構。在圖69B所示的電壓產生電路903E中可以對背閘極施加與閘極相同的電壓，因此可以增加流過電晶體的電流量。由此，可以實現高效地從電壓VORG升壓到電壓VPOG。
注意，電壓產生電路903的變形例子也可以適用於圖67B所示的電壓產生電路905。圖70A至圖70C以及圖71A和圖71B示出上述情況下的電路圖的結構。在圖70A所示的電壓產生電路905A中，藉由供應時脈信號CLK，可以得到從電壓VSS降壓到電壓VORG和VSS之間的電 位差的三倍的負電壓的電壓VNEG。另外，在圖70B所示的電壓產生電路905B中，藉由供應時脈信號CLK，可以獲得從電壓VSS降壓到電壓VORG和VSS之間的電位差的兩倍的負電壓的電壓VNEG。
圖70A至圖70C以及圖71A和圖71B所示的電壓產生電路905A至電壓產生電路905E相當於改變圖68A至圖68C以及圖69A和圖69B所示的電壓產生電路903A至電壓產生電路903E中的施加到各佈線的電壓或者元件的佈置的結構。圖70A至圖70C以及圖71A和圖71B所示的電壓產生電路905A至電壓產生電路905E可以與電壓產生電路903A至電壓產生電路903E同樣地高效地從電壓VSS降壓到電壓VNEG。
如上所述，在本實施方式的結構中，可以在其內部產生半導體裝置中包括的電路所需要的電壓。由此，在半導體裝置中，可以減少從外部施加的電源電壓的種類。
注意，本實施方式可以與本說明書所示的其他實施方式適當地組合。
實施方式12
在本實施方式中，參照圖72說明應用本發明的一個實施方式的半導體裝置的顯示模組。
〈顯示模組〉
圖72所示的顯示模組6000在上蓋6001與下蓋6002之間包括連接於FPC6003的觸控面板6004、連接於FPC6005的顯示面板6006、背光單元6007、框架6009、印刷電路板6010、電池6011。注意，有時沒有設置背光單元6007、電池6011、觸控面板6004等。
例如，可以將本發明的一個實施方式的半導體裝置用於顯示面板6006或安裝於印刷基板的集成電路等。
上蓋6001及下蓋6002可以根據觸控面板6004及顯示面板6006的尺寸適當地改變其形狀或尺寸。
觸控面板6004可以是電阻膜式觸控面板或靜電容量式觸控面板，並且能夠以與顯示面板6006重疊的方式被形成。此外，也可以使顯示面板6006的相對基板(密封基板)具有觸控面板功能。或者，光感測器可以被設置於顯示面板6006的每個像素內，對該顯示面板附加作為光學式觸控面板的功能。或者，也可以在顯示面板6006的每個像素內設置觸控感測器用電極，並對該顯示面板附加電容式觸控面板的功能。
背光單元6007包括光源6008。可以採用將光源6008設置於背光單元6007的端部且使用光擴散板的結構。
框架6009保護顯示面板6006，並且還用作阻擋從印刷電路板6010產生的電磁波的電磁屏蔽。此外，框架6009也可以具有散熱板的功能。
印刷電路板6010包括電源電路以及用來輸出視訊信號及時脈信號的信號處理電路。作為對電源電路供應電力的電源，既可以使用外部的商用電源，又可以使用另行設置的電池6011。注意，當使用商用電源時可以省略電池6011。
此外，在顯示模組6000中還可以設置偏光板、相位差板、稜鏡片等構件。
注意，本實施方式可以與本說明書所示的其他實施方式適當地組 合。
實施方式13
〈使用引線框架型插板的封裝〉
圖73A示出使用引線框架型插板(interposer)的封裝的剖面結構的透視圖。在圖73A所示的封裝中，相當於根據本發明的一個實施方式的半導體裝置的晶片551藉由利用打線接合法與插板550上的端子552連接。端子552配置在插板550的設置有晶片551的面上。晶片551也可以由模鑄樹脂553密封，這裡在各端子552的一部分露出的狀態下進行密封。
圖73B示出其中封裝被安裝在電路基板中的電子裝置(行動電話)的模組的結構。在圖73B所示的行動電話機的模組中，印刷線路板601安裝有封裝602及電池604。另外，設置有顯示元件的面板600藉由FPC603安裝有印刷線路板601。
注意，本實施方式可以與本說明書所示的其他實施方式適當地組合。
實施方式14
在本實施方式中，參照圖式說明本發明的一個實施方式的電子裝置及照明設備。
〈電子裝置〉
藉由使用本發明的一個實施方式的半導體裝置，可以製造電子裝置或照明設備。另外，藉由使用本發明的一個實施方式的半導體裝置，可以製造可靠性高的電子裝置或照明設備。此外，藉由使用本發明的 一個實施方式的半導體裝置，可以製造觸控感測器的檢出靈敏度得到提高的電子裝置或照明設備。
作為電子裝置，例如可以舉出電視機(也稱為電視或電視接收機)、用於電腦等的顯示器、數位相機、數位攝影機、數位相框、行動電話機(也稱為行動電話、行動電話裝置)、可攜式遊戲機、可攜式資訊終端、音頻再生裝置、彈珠機等的大型遊戲機等。
此外，在本發明的一個實施方式的電子裝置或照明設備具有撓性的情況下，也可以將該電子裝置或照明設備沿著房屋及高樓的內壁或外壁、汽車的內部裝飾或外部裝飾的曲面組裝。
此外，本發明的一個實施方式的電子裝置也可以包括二次電池，較佳為藉由非接觸電力傳送對該二次電池充電。
作為二次電池，例如，可以舉出利用凝膠狀電解質的鋰聚合物電池(鋰離子聚合物電池)等鋰離子二次電池、鋰離子電池、鎳氫電池、鎳鎘電池、有機自由基電池、鉛蓄電池、空氣二次電池、鎳鋅電池、銀鋅電池等。
本發明的一個實施方式的電子裝置也可以包括天線。藉由由天線接收信號，可以在顯示部上顯示影像或資訊等。另外，在電子裝置包括二次電池時，可以將天線用於非接觸電力傳送。
圖74A示出一種可攜式遊戲機，該可攜式遊戲機包括外殼7101、外殼7102、顯示部7103、顯示部7104、麥克風7105、揚聲器7106、操作鍵7107以及觸控筆7108等。根據本發明的一個實施方式的半導體裝置可用於內置於外殼7101中的集成電路、CPU等。藉由對顯示部7103或顯示部7104使用根據本發明的一個實施方式的發光裝置，可以提供 一種使用者友好且不容易發生品質降低的可攜式遊戲機。注意，雖然圖74A所示的可攜式遊戲機包括兩個顯示部亦即顯示部7103和顯示部7104，但是可攜式遊戲機所包括的顯示部的數量不限於兩個。
圖74B示出一種智慧手錶，包括外殼7302、顯示部7304、7305及7306、操作按鈕7311、7312、連接端子7313、腕帶7321、錶帶扣7322等。根據本發明的一個實施方式的半導體裝置可用於內置於外殼7302中的記憶體、CPU等。
圖74C示出一種可攜式資訊終端，包括安裝於外殼7501中的顯示部7502、操作按鈕7503、外部連接埠7504、揚聲器7505、麥克風7506等。根據本發明的一個實施方式的半導體裝置可用於內置於外殼7501中的攜帶用記憶體、CPU等。因為可以使顯示部7502的清晰度非常高，所以雖然顯示部7502是中小型的，但可以進行4k或8k等各種顯示，而得到非常清晰的影像。
圖74D示出一種攝影機，包括第一外殼7701、第二外殼7702、顯示部7703、操作鍵7704、鏡頭7705、連接部7706等。操作鍵7704及鏡頭7705被設置在第一外殼7701中，顯示部7703被設置在第二外殼7702中。並且，第一外殼7701和第二外殼7702由連接部7706連接，第一外殼7701和第二外殼7702之間的角度可以由連接部7706改變。顯示部7703所顯示的影像也可以根據連接部7706所形成的第一外殼7701和第二外殼7702之間的角度切換。可以將本發明的一個實施方式的攝像裝置設置在鏡頭7705的焦點的位置上。根據本發明的一個實施方式的半導體裝置可用於內置於第一外殼7701中的集成電路、CPU等。
圖74E示出數位看板，該數位看板具備設置於電線杆7921的顯示部7922。根據本發明的一個實施方式的顯示裝置可用於顯示部7922的 控制電路。
圖75A示出膝上型個人電腦，該膝上型個人電腦包括外殼8121、顯示部8122、鍵盤8123及指向裝置8124等。根據本發明的一個實施方式的半導體裝置可用於內置於外殼8121中的CPU、記憶體。另外，因為可以使顯示部8122的清晰度非常高，所以雖然顯示部8122是中小型的，但可以進行8k顯示，而得到非常清晰的影像。
圖75B示出汽車9700的外觀。圖75C示出汽車9700的駕駛座位。汽車9700包括車體9701、車輪9702、儀表板9703、燈9704等。根據本發明的一個實施方式的半導體裝置可用於汽車9700的顯示部及控制用集成電路。例如，本發明的一個實施方式的半導體裝置可設置於圖75C所示的顯示部9710至顯示部9715。
顯示部9710和顯示部9711是設置在汽車的擋風玻璃上的顯示裝置或輸入/輸出裝置。藉由使用具有透光性的導電材料來製造顯示裝置或輸入/輸出裝置中的電極，可以使本發明的一個實施方式的顯示裝置或輸入/輸出裝置成為能看到對面的所謂的透明式顯示裝置或輸入/輸出裝置。透明式顯示裝置或輸入/輸出裝置即使在駕駛汽車9700時也不會成為視野的障礙。因此，可以將本發明的一個實施方式的顯示裝置或輸入/輸出裝置設置在汽車9700的擋風玻璃上。另外，當在顯示裝置或輸入/輸出裝置中設置用來驅動顯示裝置或輸入/輸出裝置的電晶體等時，較佳為採用使用有機半導體材料的有機電晶體、使用氧化物半導體的電晶體等具有透光性的電晶體。
顯示部9712是設置在支柱部分的顯示裝置。例如，藉由將來自設置在車體的攝像單元的影像顯示在顯示部9712，可以補充被支柱遮擋的視野。顯示部9713是設置在儀表板部分的顯示裝置。例如，藉由將來自設置在車體的攝像單元的影像顯示在顯示部9713，可以補充被儀 表板遮擋的視野。也就是說，藉由顯示來自設置在汽車外側的攝像單元的影像，可以補充死角，從而提高安全性。另外，藉由顯示補充看不到的部分的影像，可以更自然、更舒適地確認安全。
圖75D示出採用長座椅作為駕駛座位及副駕駛座位的汽車室內。顯示部9721是設置在車門部分的顯示裝置或輸入/輸出裝置。例如，藉由將來自設置在車體的攝像單元的影像顯示在顯示部9721，可以補充被車門遮擋的視野。另外，顯示部9722是設置在方向盤的顯示裝置。顯示部9723是設置在長座椅的中央部的顯示裝置。另外，藉由將顯示裝置設置在被坐面或靠背部分等，也可以將該顯示裝置用作以該顯示裝置為發熱源的座椅取暖器。
顯示部9714、顯示部9715或顯示部9722可以提供導航資訊、速度表、轉速計、行駛距離、加油量、排檔狀態、空調的設定以及其他各種資訊。另外，使用者可以適當地改變顯示部所顯示的顯示內容及佈局等。另外，顯示部9710至顯示部9713、顯示部9721及顯示部9723也可以顯示上述資訊。顯示部9710至顯示部9715、顯示部9721至顯示部9723還可以被用作照明設備。此外，顯示部9710至顯示部9715、顯示部9721至顯示部9723還可以被用作加熱裝置。
此外，圖76A示出照相機8000的外觀。照相機8000包括外殼8001、顯示部8002、操作按鈕8003、快門按鈕8004以及連接部8005等。另外，照相機8000也可以安裝鏡頭8006。
連接部8005包括電極，除了後面說明的取景器8100以外，還可以與閃光燈裝置等連接。
在此照相機8000包括能夠從外殼8001拆卸下鏡頭8006而交換的結構，鏡頭8006及外殼也可以被形成為一體。
藉由按下快門按鈕8004，可以進行攝像。另外，顯示部8002被用作觸控面板，也可以藉由觸摸顯示部8002進行攝像。
本發明的一個實施方式的顯示裝置或輸入/輸出裝置可以適用於顯示部8002。
圖76B示出照相機8000安裝有取景器8100時的例子。
取景器8100包括外殼8101、顯示部8102以及按鈕8103等。
外殼8101包括嵌合到照相機8000的連接部8005的連接部，可以將取景器8100安裝到照相機8000。另外，該連接部包括電極，可以將從照相機8000經過該電極接收的影像等顯示到顯示部8102上。
按鈕8103被用作電源按鈕。藉由利用按鈕8103，可以切換顯示部8102的顯示或非顯示。
本發明的一個實施方式的半導體裝置可以適用於外殼8101中的集成電路、影像感測器。
另外，在圖76A和圖76B中，照相機8000與取景器8100是分開且可拆卸的電子裝置，但是也可以在照相機8000的外殼8001中內置有具備本發明的一個實施方式的顯示裝置或輸入/輸出裝置的取景器。
此外，圖76C示出頭戴顯示器8200的外觀。
頭戴顯示器8200包括安裝部8201、鏡頭8202、主體8203、顯示部8204以及電纜8205等。另外，在安裝部8201中內置有電池8206。
藉由電纜8205，將電力從電池8206供應到主體8203。主體8203具備無線接收器等，能夠將所接收的影像資料等的影像資訊顯示到顯示部8204上。另外，藉由利用設置在主體8203中的相機捕捉使用者的眼球及眼瞼的動作，並根據該資訊算出使用者的視點的座標，可以利用使用者的視點作為輸入方法。
另外，也可以對安裝部8201的被使用者接觸的位置設置多個電極。主體8203也可以具有藉由檢測出根據使用者的眼球的動作而流過電極的電流，可以識別使用者的視點的功能。此外，主體8203可以具有藉由檢測出流過該電極的電流來監視使用者的脈搏的功能。安裝部8201可以具有溫度感測器、壓力感測器、加速度感測器等各種感測器，也可以具有將使用者的生物資訊顯示在顯示部8204上的功能。另外，主體8203也可以檢測出使用者的頭部的動作等，並與使用者的頭部的動作等同步地使顯示在顯示部8204上的影像變化。
本發明的一個實施方式的半導體裝置可以適用於主體8203內部的集成電路。
本實施方式的至少一部分可以與本說明書所記載的其他實施方式適當地組合而實施。
實施方式15
在本實施方式中，參照圖77A至圖77F說明使用根據本發明的一個實施方式的半導體裝置的RF標籤的使用例子。
〈RF標籤的使用例子〉
RF標籤的用途廣泛，例如可以設置於物品諸如鈔票、硬幣、有價 證券類、不記名債券類、證件類(駕駛執照、居民卡等，參照圖77A)、車輛類(自行車等，參照圖77B)、包裝用容器類(包裝紙、瓶子等，參照圖77C)、儲存媒體(DVD、錄影帶等，參照圖77D)、個人物品(包、眼鏡等)、食物類、植物類、動物類、人體、衣物類、生活用品類、包括藥品或藥劑的醫療品、電子裝置(液晶顯示裝置、EL顯示裝置、電視機或行動電話)等或者各物品的裝運標籤(參照圖77E及圖77F)等。
根據本發明的一個實施方式的RF標籤4000以附著到物品表面上或者嵌入物品的方式固定。例如，當物品為書本時，RF標籤4000以嵌入在書本的紙張裡的方式固定在書本，而當物品為有機樹脂的包裝時，RF標籤4000以嵌入在有機樹脂中的方式固定在有機樹脂的包裝。根據本發明的一個實施方式的RF標籤4000實現了小型、薄型以及輕量，所以即使固定在物品中也不會影響到該物品的設計性。另外，藉由將根據本發明的一個實施方式的RF標籤4000設置於鈔票、硬幣、有價證券類、不記名債券類或證件類等，可以賦予識別功能。藉由利用該識別功能可以防止偽造。另外，可以藉由在包裝用容器類、儲存媒體、個人物品、食物類、衣物類、生活用品類或電子裝置等中設置根據本發明的一個實施方式的RF標籤，可以提高檢品系統等系統的運行效率。另外，藉由在車輛類中安裝根據本發明的一個實施方式的RF標籤，可以防止盜竊等而提高安全性。
如上所述，藉由將使用根據本發明的一個實施方式的半導體裝置的RF標籤應用於在本實施方式中列舉的各用途，可以降低包括資料的寫入或讀出等工作的功耗，因此能夠使最大通訊距離長。另外，即使在不供應電力的狀態下，也可以在極長的期間保持資料，所以上述RF標籤可以適用於寫入或讀出的頻率低的用途。
本實施方式可以與本說明書所示的其他實施方式適當地組合。
301‧‧‧絕緣體
302‧‧‧絕緣體
303‧‧‧絕緣體
310‧‧‧導電體
400‧‧‧基板
401‧‧‧絕緣體
402‧‧‧絕緣體
404‧‧‧導電體
406a‧‧‧絕緣體
406b‧‧‧半導體
406c‧‧‧絕緣體
407‧‧‧區域
408‧‧‧絕緣體
410‧‧‧絕緣體
412‧‧‧絕緣體
416a1‧‧‧導電體
416a2‧‧‧導電體
418‧‧‧絕緣體
428‧‧‧絕緣體
429‧‧‧導電體
430‧‧‧導電體
431‧‧‧導電體
432‧‧‧導電體
437‧‧‧導電體
438‧‧‧導電體
441a1‧‧‧導電體
441a2‧‧‧導電體

Claims (9)

  1. 一種半導體裝置，包括：氧化物半導體；第一導電體；第二導電體；第三導電體；第四導電體；第五導電體；第一絕緣體；第二絕緣體；以及第三絕緣體，其中，該第二絕緣體形成有穿過該第二絕緣體的開口部，該開口部的底面的區域與該氧化物半導體接觸，該第一絕緣體的區域與該開口部的側面及該底面接觸，該第一導電體的區域與該開口部的該側面及該底面面對，其中該第一絕緣體夾設於該第一導電體的區域與該開口部的該側面及該底面之間，該第二導電體、該第三導電體、該第四導電體及該第五導電體位於該氧化物半導體和該第二絕緣體之間，該第二導電體的側面及該第二導電體的底面的區域與該第四導電體接觸，該第三導電體的側面及該第三導電體的底面的區域與該第五導電體接觸，並且，該第三絕緣體的區域與該氧化物半導體接觸。
  2. 根據申請專利範圍第1項之半導體裝置，其中該第三絕緣體包含該氧化物半導體的氧以外的主要成分元素中的至少一種。
  3. 根據申請專利範圍第1項之半導體裝置，其中第四絕緣體的區域與該第一絕緣體接觸，並且該第四絕緣體包含該氧化物半導體的氧以外的主要成分元素 中的至少一種。
  4. 根據申請專利範圍第1項之半導體裝置，其中該第一導電體包括被用作電晶體的閘極電極的區域，該電晶體的閘極線寬度為3nm以上且60nm以下。
  5. 根據申請專利範圍第1項之半導體裝置，還包括該第二導電體的端部與面對該第二導電體的該第三導電體的端部之間的距離為5nm以上且80nm以下的區域。
  6. 一種半導體裝置的製造方法，包括如下步驟：在第一絕緣體上形成第二絕緣體；在該第二絕緣體上形成氧化物半導體；在該氧化物半導體上形成第三絕緣體；利用光微影法在該第三絕緣體上形成光阻遮罩；將該光阻遮罩用作蝕刻遮罩，對該第三絕緣體的一部分進行蝕刻，由此在該第三絕緣體中形成露出該氧化物半導體的頂面的開口部；在該第三絕緣體及該氧化物半導體的該露出頂面上形成第一導電體；在該第一導電體上形成第二導電體；對該第二導電體及該第一導電體進行拋光來使該第三絕緣體露出；對該第三絕緣體的該露出部進行蝕刻；將該第一導電體及該第二導電體用作蝕刻遮罩，直到該第一絕緣體露出為止對該氧化物半導體及該第二絕緣體進行蝕刻；在該第一絕緣體、該第一導電體及該第二導電體上形成第四絕緣體；在該第四絕緣體中形成露出該第二導電體的開口部；藉由在該第二導電體中形成露出該第一導電體的開口部，將該第二導電體分離為第一導電體層和第二導電體層；藉由在該第一導電體中形成露出該氧化物半導體的開口部，將該第一導電體分離為第三導電體層和第四導電體層； 在該第四絕緣體及該氧化物半導體上形成第五絕緣體；在該第五絕緣體上形成第三導電體；以及對該第三導電體及該第五絕緣體進行拋光來使該第四絕緣體露出，其中，該第二絕緣體包含該氧化物半導體的氧以外的主要成分元素中的至少一種。
  7. 一種半導體裝置的製造方法，包括如下步驟：在第一絕緣體上形成第二絕緣體；在該第二絕緣體上形成氧化物半導體；在該氧化物半導體上形成第三絕緣體；利用光微影法在該第三絕緣體上形成光阻遮罩；將該光阻遮罩用作蝕刻遮罩，對該第三絕緣體的一部分進行蝕刻，由此在該第三絕緣體中形成露出該氧化物半導體的頂面的開口部；在該第三絕緣體及該氧化物半導體的該露出頂面上形成第一導電體；在該第一導電體上形成第二導電體；對該第二導電體及該第一導電體進行拋光來使該第三絕緣體露出；對該第三絕緣體的該露出部進行蝕刻；將該第一導電體及該第二導電體用作蝕刻遮罩，直到該第一絕緣體露出為止對該氧化物半導體及該第二絕緣體進行蝕刻；在該第一絕緣體、該第一導電體及該第二導電體上形成第四絕緣體；在該第四絕緣體中形成露出該第二導電體的開口部；藉由在該第二導電體中形成露出該第一導電體的開口部，將該第二導電體分離為第一導電體層和第二導電體層；藉由在該第一導電體中形成露出該氧化物半導體的開口部，將該第一導電體分離為第三導電體層和第四導電體層；在該第四絕緣體及該氧化物半導體上形成第五絕緣體； 在該第五絕緣體上形成第六絕緣體；在該第六絕緣體上形成第三導電體；以及對該第三導電體、該第六絕緣體及該第五絕緣體進行拋光來使該第四絕緣體露出，其中，該第二絕緣體包含該氧化物半導體的氧以外的主要成分元素中的至少一種。
  8. 一種半導體裝置的製造方法，包括如下步驟：在第一絕緣體上形成第二絕緣體；在該第二絕緣體上形成氧化物半導體；在該氧化物半導體上形成第一導電體；在該第一導電體上形成第三絕緣體；利用光微影法在該第三絕緣體上形成光阻遮罩；將該光阻遮罩用作蝕刻遮罩，對該第三絕緣體的一部分進行蝕刻，由此在該第三絕緣體中形成露出該第一導電體的頂面的開口部；在該第三絕緣體及至少該第一導電體的該露出頂面上形成第二導電體；對該第二導電體進行拋光來使該第三絕緣體露出；對該第三絕緣體的該露出部及該第一導電體的一部分進行蝕刻；將該第一導電體及該第二導電體用作蝕刻遮罩，直到該第一絕緣體露出為止對該氧化物半導體及該第二絕緣體進行蝕刻；在該第一絕緣體及該第二導電體上形成第四絕緣體；在該第四絕緣體中形成露出該第二導電體的開口部；藉由在該第二導電體中形成露出該第一導電體的開口部，將該第二導電體分離為第一導電體層和第二導電體層；藉由在該第一導電體中形成露出該氧化物半導體的開口部，將該第一導電體分離為第三導電體層和第四導電體層；在該第四絕緣體及該氧化物半導體上形成第五絕緣體；在該第五絕緣體上形成第三導電體；以及對該第三導電體及該第五絕緣體進行拋光來使該第四絕緣體露 出，其中，該第二絕緣體包含該氧化物半導體的氧以外的主要成分元素中的至少一種。
  9. 一種半導體裝置的製造方法，包括如下步驟：在第一絕緣體上形成第二絕緣體；在該第二絕緣體上形成氧化物半導體；在該氧化物半導體上形成第一導電體；在該第一導電體上形成第三絕緣體；利用光微影法在該第三絕緣體上形成光阻遮罩；將該光阻遮罩用作蝕刻遮罩，對該第三絕緣體的一部分進行蝕刻，由此在該第三絕緣體中形成露出該第一導電體的頂面的開口部；在該第三絕緣體及至少該第一導電體的該露出頂面上形成第二導電體；對該第二導電體進行拋光來使該第三絕緣體露出；對該第三絕緣體的該露出部及該第一導電體的一部分進行蝕刻；將該第一導電體及該第二導電體用作蝕刻遮罩，直到該第一絕緣體露出為止對該氧化物半導體及該第二絕緣體進行蝕刻；在該第一絕緣體及該第二導電體上形成第四絕緣體；在該第四絕緣體中形成露出該第二導電體的開口部；藉由在該第二導電體中形成露出該第一導電體的開口部，將該第二導電體分離為第一導電體層和第二導電體層；藉由在該第一導電體中形成露出該氧化物半導體的開口部，將該第一導電體分離為第三導電體層和第四導電體層；在該第四絕緣體及該氧化物半導體上形成第五絕緣體；在該第五絕緣體上形成第六絕緣體；在該第六絕緣體上形成第三導電體；以及對該第三導電體、該第六絕緣體及該第五絕緣體進行拋光來使該第四絕緣體露出，其中，該第二絕緣體包含該氧化物半導體的氧以外的主要成分元 素中的至少一種。
TW105126627A 2015-08-26 2016-08-19 半導體裝置及其製造方法 TWI730979B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2015166557 2015-08-26
JP2015-166557 2015-08-26

Publications (2)

Publication Number Publication Date
TW201724515A TW201724515A (zh) 2017-07-01
TWI730979B true TWI730979B (zh) 2021-06-21

Family

ID=58095871

Family Applications (1)

Application Number Title Priority Date Filing Date
TW105126627A TWI730979B (zh) 2015-08-26 2016-08-19 半導體裝置及其製造方法

Country Status (6)

Country Link
US (2) US9773919B2 (zh)
JP (1) JP6788430B2 (zh)
KR (1) KR20180042280A (zh)
CN (1) CN107980178B (zh)
TW (1) TWI730979B (zh)
WO (1) WO2017033102A1 (zh)

Families Citing this family (22)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8194451B2 (en) * 2007-11-29 2012-06-05 Zeno Semiconductor, Inc. Memory cells, memory cell arrays, methods of using and methods of making
US10403361B2 (en) 2007-11-29 2019-09-03 Zeno Semiconductor, Inc. Memory cells, memory cell arrays, methods of using and methods of making
WO2017081579A1 (en) * 2015-11-13 2017-05-18 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for manufacturing the same
US9905657B2 (en) 2016-01-20 2018-02-27 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for manufacturing semiconductor device
US10644140B2 (en) * 2016-06-30 2020-05-05 Intel Corporation Integrated circuit die having back-end-of-line transistors
KR20180066848A (ko) 2016-12-09 2018-06-19 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치, 및 반도체 장치의 제작 방법
CN110506328A (zh) * 2017-04-28 2019-11-26 株式会社半导体能源研究所 半导体装置及半导体装置的制造方法
KR102621455B1 (ko) * 2017-06-27 2024-01-04 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치 및 반도체 장치의 제작 방법
CN110998808B (zh) * 2017-08-04 2024-04-30 株式会社半导体能源研究所 半导体装置及半导体装置的制造方法
KR102280754B1 (ko) * 2017-08-10 2021-07-21 엘에스엠트론 주식회사 내장형 안테나를 갖는 무선통신칩, 무선통신칩용 내장형 안테나, 및 내장형 안테나를 갖는 무선통신칩의 제조 방법
JP7198214B2 (ja) 2017-10-20 2022-12-28 株式会社半導体エネルギー研究所 半導体装置、および半導体装置の作製方法
WO2019150503A1 (ja) * 2018-01-31 2019-08-08 シャープ株式会社 表示装置
JP7130738B2 (ja) * 2018-04-27 2022-09-05 株式会社半導体エネルギー研究所 半導体装置
CN108931323A (zh) * 2018-05-03 2018-12-04 复旦大学 一种驻极体晶体管力传感器及其制备方法
US10692799B2 (en) * 2018-06-01 2020-06-23 Innolux Corporation Semiconductor electronic device
JP7204353B2 (ja) * 2018-06-15 2023-01-16 株式会社半導体エネルギー研究所 トランジスタおよび半導体装置
JP2020009960A (ja) * 2018-07-11 2020-01-16 株式会社半導体エネルギー研究所 半導体装置、および半導体装置の作製方法
US11069534B2 (en) * 2018-10-31 2021-07-20 Taiwan Semiconductor Manufacturing Co., Ltd. Method of manufacturing semiconductor devices and semiconductor devices
WO2020136464A1 (ja) * 2018-12-28 2020-07-02 株式会社半導体エネルギー研究所 メモリデバイス、当該メモリデバイスを有する半導体装置
CN109801955A (zh) * 2019-02-27 2019-05-24 武汉华星光电半导体显示技术有限公司 Oled显示装置及其制作方法
US20220302312A1 (en) * 2019-09-20 2022-09-22 Semiconductor Energy Laboratory Co., Ltd. Semiconductor Device
US11521997B2 (en) 2020-04-16 2022-12-06 Taiwan Semiconductor Manufacturing Company, Ltd. Multi-protrusion transfer gate structure

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2006060521A1 (en) * 2004-12-03 2006-06-08 E.I. Dupont De Nemours And Company Thin-film transistors and processes for forming the same
TW200807523A (en) * 2006-07-28 2008-02-01 Hynix Semiconductor Inc Semiconductor device with a surrounded channel transistor
WO2013080247A1 (ja) * 2011-11-29 2013-06-06 パナソニック株式会社 薄膜トランジスタおよび薄膜トランジスタの製造方法
TW201526120A (zh) * 2013-12-20 2015-07-01 Semiconductor Energy Lab 半導體裝置的製造方法
TW201530765A (zh) * 2014-01-28 2015-08-01 Semiconductor Energy Lab 半導體裝置

Family Cites Families (128)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS60198861A (ja) 1984-03-23 1985-10-08 Fujitsu Ltd 薄膜トランジスタ
JPH0244256B2 (ja) 1987-01-28 1990-10-03 Kagaku Gijutsucho Mukizaishitsu Kenkyushocho Ingazn2o5deshimesarerurotsuhoshokeinosojokozoojusurukagobutsuoyobisonoseizoho
JPH0244260B2 (ja) 1987-02-24 1990-10-03 Kagaku Gijutsucho Mukizaishitsu Kenkyushocho Ingazn5o8deshimesarerurotsuhoshokeinosojokozoojusurukagobutsuoyobisonoseizoho
JPH0244258B2 (ja) 1987-02-24 1990-10-03 Kagaku Gijutsucho Mukizaishitsu Kenkyushocho Ingazn3o6deshimesarerurotsuhoshokeinosojokozoojusurukagobutsuoyobisonoseizoho
JPS63210023A (ja) 1987-02-24 1988-08-31 Natl Inst For Res In Inorg Mater ＩｎＧａＺｎ↓４Ｏ↓７で示される六方晶系の層状構造を有する化合物およびその製造法
JPH0244262B2 (ja) 1987-02-27 1990-10-03 Kagaku Gijutsucho Mukizaishitsu Kenkyushocho Ingazn6o9deshimesarerurotsuhoshokeinosojokozoojusurukagobutsuoyobisonoseizoho
JPH0244263B2 (ja) 1987-04-22 1990-10-03 Kagaku Gijutsucho Mukizaishitsu Kenkyushocho Ingazn7o10deshimesarerurotsuhoshokeinosojokozoojusurukagobutsuoyobisonoseizoho
JPH05251705A (ja) 1992-03-04 1993-09-28 Fuji Xerox Co Ltd 薄膜トランジスタ
JP3479375B2 (ja) 1995-03-27 2003-12-15 科学技術振興事業団 亜酸化銅等の金属酸化物半導体による薄膜トランジスタとｐｎ接合を形成した金属酸化物半導体装置およびそれらの製造方法
EP0820644B1 (en) 1995-08-03 2005-08-24 Koninklijke Philips Electronics N.V. Semiconductor device provided with transparent switching element
JP3625598B2 (ja) 1995-12-30 2005-03-02 三星電子株式会社 液晶表示装置の製造方法
JP4170454B2 (ja) 1998-07-24 2008-10-22 Ｈｏｙａ株式会社 透明導電性酸化物薄膜を有する物品及びその製造方法
JP2000150861A (ja) 1998-11-16 2000-05-30 Tdk Corp 酸化物薄膜
JP3276930B2 (ja) 1998-11-17 2002-04-22 科学技術振興事業団 トランジスタ及び半導体装置
TW460731B (en) 1999-09-03 2001-10-21 Ind Tech Res Inst Electrode structure and production method of wide viewing angle LCD
US7405112B2 (en) * 2000-08-25 2008-07-29 Advanced Micro Devices, Inc. Low contact resistance CMOS circuits and methods for their fabrication
JP4089858B2 (ja) 2000-09-01 2008-05-28 国立大学法人東北大学 半導体デバイス
KR20020038482A (ko) 2000-11-15 2002-05-23 모리시타 요이찌 박막 트랜지스터 어레이, 그 제조방법 및 그것을 이용한표시패널
JP3997731B2 (ja) 2001-03-19 2007-10-24 富士ゼロックス株式会社 基材上に結晶性半導体薄膜を形成する方法
JP2002289859A (ja) 2001-03-23 2002-10-04 Minolta Co Ltd 薄膜トランジスタ
JP3925839B2 (ja) 2001-09-10 2007-06-06 シャープ株式会社 半導体記憶装置およびその試験方法
JP4090716B2 (ja) 2001-09-10 2008-05-28 雅司 川崎 薄膜トランジスタおよびマトリクス表示装置
EP1443130B1 (en) 2001-11-05 2011-09-28 Japan Science and Technology Agency Natural superlattice homologous single crystal thin film, method for preparation thereof, and device using said single crystal thin film
JP4164562B2 (ja) 2002-09-11 2008-10-15 独立行政法人科学技術振興機構 ホモロガス薄膜を活性層として用いる透明薄膜電界効果型トランジスタ
JP4083486B2 (ja) 2002-02-21 2008-04-30 独立行政法人科学技術振興機構 ＬｎＣｕＯ（Ｓ，Ｓｅ，Ｔｅ）単結晶薄膜の製造方法
US7049190B2 (en) 2002-03-15 2006-05-23 Sanyo Electric Co., Ltd. Method for forming ZnO film, method for forming ZnO semiconductor layer, method for fabricating semiconductor device, and semiconductor device
JP3933591B2 (ja) 2002-03-26 2007-06-20 淳二 城戸 有機エレクトロルミネッセント素子
US7339187B2 (en) 2002-05-21 2008-03-04 State Of Oregon Acting By And Through The Oregon State Board Of Higher Education On Behalf Of Oregon State University Transistor structures
JP2004022625A (ja) 2002-06-13 2004-01-22 Murata Mfg Co Ltd 半導体デバイス及び該半導体デバイスの製造方法
US7105868B2 (en) 2002-06-24 2006-09-12 Cermet, Inc. High-electron mobility transistor with zinc oxide
US7067843B2 (en) 2002-10-11 2006-06-27 E. I. Du Pont De Nemours And Company Transparent oxide semiconductor thin film transistors
JP4166105B2 (ja) 2003-03-06 2008-10-15 シャープ株式会社 半導体装置およびその製造方法
JP2004273732A (ja) 2003-03-07 2004-09-30 Sharp Corp アクティブマトリクス基板およびその製造方法
JP4108633B2 (ja) 2003-06-20 2008-06-25 シャープ株式会社 薄膜トランジスタおよびその製造方法ならびに電子デバイス
US7262463B2 (en) 2003-07-25 2007-08-28 Hewlett-Packard Development Company, L.P. Transistor including a deposited channel region having a doped portion
US7282782B2 (en) 2004-03-12 2007-10-16 Hewlett-Packard Development Company, L.P. Combined binary oxide semiconductor device
US7297977B2 (en) 2004-03-12 2007-11-20 Hewlett-Packard Development Company, L.P. Semiconductor device
US7145174B2 (en) 2004-03-12 2006-12-05 Hewlett-Packard Development Company, Lp. Semiconductor device
CN102856390B (zh) 2004-03-12 2015-11-25 独立行政法人科学技术振兴机构 包含薄膜晶体管的lcd或有机el显示器的转换组件
US7211825B2 (en) 2004-06-14 2007-05-01 Yi-Chi Shih Indium oxide-based thin film transistors and circuits
JP2006100760A (ja) 2004-09-02 2006-04-13 Casio Comput Co Ltd 薄膜トランジスタおよびその製造方法
US7285501B2 (en) 2004-09-17 2007-10-23 Hewlett-Packard Development Company, L.P. Method of forming a solution processed device
US7298084B2 (en) 2004-11-02 2007-11-20 3M Innovative Properties Company Methods and displays utilizing integrated zinc oxide row and column drivers in conjunction with organic light emitting diodes
US7791072B2 (en) 2004-11-10 2010-09-07 Canon Kabushiki Kaisha Display
EP1810335B1 (en) 2004-11-10 2020-05-27 Canon Kabushiki Kaisha Light-emitting device
US7453065B2 (en) 2004-11-10 2008-11-18 Canon Kabushiki Kaisha Sensor and image pickup device
EP2453480A2 (en) 2004-11-10 2012-05-16 Canon Kabushiki Kaisha Amorphous oxide and field effect transistor
US7863611B2 (en) 2004-11-10 2011-01-04 Canon Kabushiki Kaisha Integrated circuits utilizing amorphous oxides
US7829444B2 (en) 2004-11-10 2010-11-09 Canon Kabushiki Kaisha Field effect transistor manufacturing method
US7868326B2 (en) 2004-11-10 2011-01-11 Canon Kabushiki Kaisha Field effect transistor
JP4274113B2 (ja) * 2004-12-07 2009-06-03 セイコーエプソン株式会社 半導体装置の製造方法
US7579224B2 (en) 2005-01-21 2009-08-25 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing a thin film semiconductor device
US7608531B2 (en) 2005-01-28 2009-10-27 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device, electronic device, and method of manufacturing semiconductor device
TWI562380B (en) 2005-01-28 2016-12-11 Semiconductor Energy Lab Co Ltd Semiconductor device, electronic device, and method of manufacturing semiconductor device
US7858451B2 (en) 2005-02-03 2010-12-28 Semiconductor Energy Laboratory Co., Ltd. Electronic device, semiconductor device and manufacturing method thereof
US7948171B2 (en) 2005-02-18 2011-05-24 Semiconductor Energy Laboratory Co., Ltd. Light emitting device
US20060197092A1 (en) 2005-03-03 2006-09-07 Randy Hoffman System and method for forming conductive material on a substrate
US8681077B2 (en) 2005-03-18 2014-03-25 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device, and display device, driving method and electronic apparatus thereof
US7544967B2 (en) 2005-03-28 2009-06-09 Massachusetts Institute Of Technology Low voltage flexible organic/transparent transistor for selective gas sensing, photodetecting and CMOS device applications
US7645478B2 (en) 2005-03-31 2010-01-12 3M Innovative Properties Company Methods of making displays
US8300031B2 (en) 2005-04-20 2012-10-30 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device comprising transistor having gate and drain connected through a current-voltage conversion element
JP2006344849A (ja) 2005-06-10 2006-12-21 Casio Comput Co Ltd 薄膜トランジスタ
US7691666B2 (en) 2005-06-16 2010-04-06 Eastman Kodak Company Methods of making thin film transistors comprising zinc-oxide-based semiconductor materials and transistors made thereby
US7402506B2 (en) 2005-06-16 2008-07-22 Eastman Kodak Company Methods of making thin film transistors comprising zinc-oxide-based semiconductor materials and transistors made thereby
US7507618B2 (en) 2005-06-27 2009-03-24 3M Innovative Properties Company Method for making electronic devices using metal oxide nanoparticles
KR100711890B1 (ko) 2005-07-28 2007-04-25 삼성에스디아이 주식회사 유기 발광표시장치 및 그의 제조방법
JP2007059128A (ja) 2005-08-23 2007-03-08 Canon Inc 有機ｅｌ表示装置およびその製造方法
JP5116225B2 (ja) 2005-09-06 2013-01-09 キヤノン株式会社 酸化物半導体デバイスの製造方法
JP4850457B2 (ja) 2005-09-06 2012-01-11 キヤノン株式会社 薄膜トランジスタ及び薄膜ダイオード
JP4280736B2 (ja) 2005-09-06 2009-06-17 キヤノン株式会社 半導体素子
JP2007073705A (ja) 2005-09-06 2007-03-22 Canon Inc 酸化物半導体チャネル薄膜トランジスタおよびその製造方法
EP3614442A3 (en) 2005-09-29 2020-03-25 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device having oxide semiconductor layer and manufactoring method thereof
JP5037808B2 (ja) 2005-10-20 2012-10-03 キヤノン株式会社 アモルファス酸化物を用いた電界効果型トランジスタ、及び該トランジスタを用いた表示装置
CN101667544B (zh) 2005-11-15 2012-09-05 株式会社半导体能源研究所 半导体器件及其制造方法
TWI292281B (en) 2005-12-29 2008-01-01 Ind Tech Res Inst Pixel structure of active organic light emitting diode and method of fabricating the same
US7867636B2 (en) 2006-01-11 2011-01-11 Murata Manufacturing Co., Ltd. Transparent conductive film and method for manufacturing the same
JP4977478B2 (ja) 2006-01-21 2012-07-18 三星電子株式会社 ＺｎＯフィルム及びこれを用いたＴＦＴの製造方法
US7576394B2 (en) 2006-02-02 2009-08-18 Kochi Industrial Promotion Center Thin film transistor including low resistance conductive thin films and manufacturing method thereof
US7977169B2 (en) 2006-02-15 2011-07-12 Kochi Industrial Promotion Center Semiconductor device including active layer made of zinc oxide with controlled orientations and manufacturing method thereof
KR20070101595A (ko) 2006-04-11 2007-10-17 삼성전자주식회사 ＺｎＯ ＴＦＴ
US20070252928A1 (en) 2006-04-28 2007-11-01 Toppan Printing Co., Ltd. Structure, transmission type liquid crystal display, reflection type display and manufacturing method thereof
JP5028033B2 (ja) 2006-06-13 2012-09-19 キヤノン株式会社 酸化物半導体膜のドライエッチング方法
JP4609797B2 (ja) 2006-08-09 2011-01-12 Ｎｅｃ液晶テクノロジー株式会社 薄膜デバイス及びその製造方法
JP4999400B2 (ja) 2006-08-09 2012-08-15 キヤノン株式会社 酸化物半導体膜のドライエッチング方法
JP4332545B2 (ja) 2006-09-15 2009-09-16 キヤノン株式会社 電界効果型トランジスタ及びその製造方法
JP4274219B2 (ja) 2006-09-27 2009-06-03 セイコーエプソン株式会社 電子デバイス、有機エレクトロルミネッセンス装置、有機薄膜半導体装置
JP5164357B2 (ja) 2006-09-27 2013-03-21 キヤノン株式会社 半導体装置及び半導体装置の製造方法
US7622371B2 (en) 2006-10-10 2009-11-24 Hewlett-Packard Development Company, L.P. Fused nanocrystal thin film semiconductor and method
US7772021B2 (en) 2006-11-29 2010-08-10 Samsung Electronics Co., Ltd. Flat panel displays comprising a thin-film transistor having a semiconductive oxide in its channel and methods of fabricating the same for use in flat panel displays
JP2008140684A (ja) 2006-12-04 2008-06-19 Toppan Printing Co Ltd カラーｅｌディスプレイおよびその製造方法
KR101303578B1 (ko) 2007-01-05 2013-09-09 삼성전자주식회사 박막 식각 방법
US8207063B2 (en) 2007-01-26 2012-06-26 Eastman Kodak Company Process for atomic layer deposition
KR100851215B1 (ko) 2007-03-14 2008-08-07 삼성에스디아이 주식회사 박막 트랜지스터 및 이를 이용한 유기 전계 발광표시장치
US7795613B2 (en) 2007-04-17 2010-09-14 Toppan Printing Co., Ltd. Structure with transistor
KR101325053B1 (ko) 2007-04-18 2013-11-05 삼성디스플레이 주식회사 박막 트랜지스터 기판 및 이의 제조 방법
KR20080094300A (ko) 2007-04-19 2008-10-23 삼성전자주식회사 박막 트랜지스터 및 그 제조 방법과 박막 트랜지스터를포함하는 평판 디스플레이
KR101334181B1 (ko) 2007-04-20 2013-11-28 삼성전자주식회사 선택적으로 결정화된 채널층을 갖는 박막 트랜지스터 및 그제조 방법
CN101663762B (zh) 2007-04-25 2011-09-21 佳能株式会社 氧氮化物半导体
KR101345376B1 (ko) 2007-05-29 2013-12-24 삼성전자주식회사 ＺｎＯ 계 박막 트랜지스터 및 그 제조방법
US8202365B2 (en) 2007-12-17 2012-06-19 Fujifilm Corporation Process for producing oriented inorganic crystalline film, and semiconductor device using the oriented inorganic crystalline film
JP4623179B2 (ja) 2008-09-18 2011-02-02 ソニー株式会社 薄膜トランジスタおよびその製造方法
JP5451280B2 (ja) 2008-10-09 2014-03-26 キヤノン株式会社 ウルツ鉱型結晶成長用基板およびその製造方法ならびに半導体装置
EP2457256B1 (en) 2009-07-18 2020-06-17 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for manufacturing semiconductor device
KR102479939B1 (ko) 2010-07-02 2022-12-20 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치 및 그 제작 방법
CN107947763B (zh) 2010-08-06 2021-12-28 株式会社半导体能源研究所 半导体集成电路
US9006024B2 (en) * 2012-04-25 2015-04-14 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing semiconductor device
JP5960000B2 (ja) * 2012-09-05 2016-08-02 ルネサスエレクトロニクス株式会社 半導体装置及び半導体装置の製造方法
KR102290247B1 (ko) 2013-03-14 2021-08-13 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치와 그 제작 방법
US9704886B2 (en) 2013-05-16 2017-07-11 Semiconductor Energy Laboratory Co., Ltd. Signal processing device
US9209795B2 (en) 2013-05-17 2015-12-08 Semiconductor Energy Laboratory Co., Ltd. Signal processing device and measuring method
JP6400336B2 (ja) 2013-06-05 2018-10-03 株式会社半導体エネルギー研究所 半導体装置
JP6402017B2 (ja) 2013-12-26 2018-10-10 株式会社半導体エネルギー研究所 半導体装置
TWI663733B (zh) 2014-06-18 2019-06-21 日商半導體能源研究所股份有限公司 電晶體及半導體裝置
JP6857447B2 (ja) 2015-01-26 2021-04-14 株式会社半導体エネルギー研究所 半導体装置
US9954112B2 (en) 2015-01-26 2018-04-24 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and manufacturing method thereof
US9660100B2 (en) 2015-02-06 2017-05-23 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for manufacturing the same
JP6674269B2 (ja) 2015-02-09 2020-04-01 株式会社半導体エネルギー研究所 半導体装置、及び半導体装置の作製方法
WO2016128859A1 (en) 2015-02-11 2016-08-18 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and manufacturing method thereof
JP2016154225A (ja) 2015-02-12 2016-08-25 株式会社半導体エネルギー研究所 半導体装置およびその作製方法
US10403646B2 (en) 2015-02-20 2019-09-03 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for manufacturing the same
JP6711642B2 (ja) 2015-02-25 2020-06-17 株式会社半導体エネルギー研究所 半導体装置
TWI718125B (zh) 2015-03-03 2021-02-11 日商半導體能源研究所股份有限公司 半導體裝置及其製造方法
JP6705663B2 (ja) 2015-03-06 2020-06-03 株式会社半導体エネルギー研究所 半導体装置およびその作製方法
US9905700B2 (en) 2015-03-13 2018-02-27 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device or memory device and driving method thereof
US10096715B2 (en) 2015-03-26 2018-10-09 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device, method for manufacturing the same, and electronic device
DE112016001703T5 (de) 2015-04-13 2017-12-28 Semiconductor Energy Laboratory Co., Ltd. Halbleitervorrichtung und Herstellungsverfahren derselben
TWI693719B (zh) 2015-05-11 2020-05-11 日商半導體能源研究所股份有限公司 半導體裝置的製造方法
US10181531B2 (en) 2015-07-08 2019-01-15 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device including transistor having low parasitic capacitance

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2006060521A1 (en) * 2004-12-03 2006-06-08 E.I. Dupont De Nemours And Company Thin-film transistors and processes for forming the same
TW200807523A (en) * 2006-07-28 2008-02-01 Hynix Semiconductor Inc Semiconductor device with a surrounded channel transistor
WO2013080247A1 (ja) * 2011-11-29 2013-06-06 パナソニック株式会社 薄膜トランジスタおよび薄膜トランジスタの製造方法
TW201526120A (zh) * 2013-12-20 2015-07-01 Semiconductor Energy Lab 半導體裝置的製造方法
TW201530765A (zh) * 2014-01-28 2015-08-01 Semiconductor Energy Lab 半導體裝置

Also Published As

Publication number Publication date
JP6788430B2 (ja) 2020-11-25
CN107980178B (zh) 2021-06-08
US20170062619A1 (en) 2017-03-02
US9773919B2 (en) 2017-09-26
US20180013004A1 (en) 2018-01-11
JP2017045989A (ja) 2017-03-02
US9935203B2 (en) 2018-04-03
WO2017033102A1 (en) 2017-03-02
KR20180042280A (ko) 2018-04-25
CN107980178A (zh) 2018-05-01
TW201724515A (zh) 2017-07-01

Similar Documents

Publication Publication Date Title
TWI730979B (zh) 半導體裝置及其製造方法
JP7181352B2 (ja) トランジスタの作製方法
TWI696223B (zh) 半導體裝置及其製造方法
JP7050835B2 (ja) 半導体装置
US11791201B2 (en) Method for fabricating electrode and semiconductor device
JP6905606B2 (ja) トランジスタの作製方法
US11574944B2 (en) Method for manufacturing semiconductor device including step of simultaneous formation of plurality of contact openings
JP6717815B2 (ja) 半導体装置の作製方法
TWI766588B (zh) 電容器、半導體裝置、模組以及電子裝置的製造方法
TW202416547A (zh) 電容器、半導體裝置、模組以及電子裝置的製造方法
TW202416542A (zh) 半導體裝置的製造方法