TWI722666B - 半導體裝置的製造方法 - Google Patents

半導體裝置的製造方法 Download PDF

Info

Publication number
TWI722666B
TWI722666B TW108141830A TW108141830A TWI722666B TW I722666 B TWI722666 B TW I722666B TW 108141830 A TW108141830 A TW 108141830A TW 108141830 A TW108141830 A TW 108141830A TW I722666 B TWI722666 B TW I722666B
Authority
TW
Taiwan
Prior art keywords
layer
conductor
hole
insulating layer
opening
Prior art date
Application number
TW108141830A
Other languages
English (en)
Other versions
TW202117872A (zh
Inventor
丘世仰
Original Assignee
南亞科技股份有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 南亞科技股份有限公司 filed Critical 南亞科技股份有限公司
Application granted granted Critical
Publication of TWI722666B publication Critical patent/TWI722666B/zh
Publication of TW202117872A publication Critical patent/TW202117872A/zh

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76898—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics formed through a semiconductor substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/7682—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing the dielectric comprising air gaps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76829—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing characterised by the formation of thin functional dielectric layers, e.g. dielectric etch-stop, barrier, capping or liner layers
    • H01L21/76831—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing characterised by the formation of thin functional dielectric layers, e.g. dielectric etch-stop, barrier, capping or liner layers in via holes or trenches, e.g. non-conductive sidewall liners
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/481—Internal lead connections, e.g. via connections, feedthrough structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/023—Redistribution layers [RDL] for bonding areas
    • H01L2224/0237—Disposition of the redistribution layers
    • H01L2224/02372—Disposition of the redistribution layers connecting to a via connection in the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/023—Redistribution layers [RDL] for bonding areas
    • H01L2224/0237—Disposition of the redistribution layers
    • H01L2224/02375—Top view
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/023—Redistribution layers [RDL] for bonding areas
    • H01L2224/0237—Disposition of the redistribution layers
    • H01L2224/02381—Side view
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

一種半導體裝置的製造方法，包含形成前驅結構，前驅結構包含具有穿孔的基板、在穿孔的側壁上的襯墊、在穿孔中的導體、分別在上表面上和下表面下的第一和第二絕緣層、以及第一和第二重分佈層通過第一絕緣層中的第一通孔和第二絕緣層中的第二通孔與導體接觸。之後分別形成第一開口及第二開口在第一絕緣層及第二絕緣層中，以暴露襯墊的一部分。之後通過第一開口及第二開口蝕刻襯墊以形成圍繞導體的空氣隙。之後填充第一開口及第二開口以密封空氣隙。

Description

半導體裝置的製造方法
本發明是有關於一種半導體裝置的製造方法。
在3D集成技術(3D integration technology)中，兩個或兩個以上的晶圓(或晶片)利用導電墊接合在一起，然後形成矽穿孔(TSV)電極以互連第一和第二晶圓上的導電墊。矽穿孔電極通常由銅或其他導電材料製成，以在導電墊之間提供電連接。但是，TSV寄生電容的存在是影響電氣特性的關鍵。因此，需要進一步的改進以減小寄生電容並增強半導體裝置的性能。
根據本發明之一態樣，提供一種半導體裝置的製造方法。此方法包含以下操作。形成一前驅結構。前驅結構包含基板，其具有上表面、下表面、及穿孔貫通基板的穿孔；襯墊，位於穿孔的側壁、基板的上表面上及下表面下；導體，位於穿孔中；晶種層，位於襯墊與導體之間；第一絕緣層及第二絕緣層，分別位於基板的上表面之上及下表面之下，其中第一絕緣層及第二絕緣層分別具有第一通孔和第二 通孔暴露出導體；以及第一重分佈層及第二重分佈層，分別通過第一通孔及第二通孔與導體接觸。之後分別形成第一開口及第二開口在第一絕緣層及第二絕緣層中，以暴露襯墊的一部分。之後通過第一開口及第二開口蝕刻襯墊以形成圍繞導體的空氣隙。之後填充第一開口及第二開口以密封空氣隙。
根據本發明之一些實施方式，導體具有第一表面，位於基板的上表面上的襯墊具有頂表面，並且第一表面與頂表面齊平。
根據本發明之一些實施方式，導體具有直徑，位於基板的上表面上的襯墊具有第一長度，並且第一長度為直徑的約1/2-1/3。
根據本發明之一些實施方式，第一重分佈層及第二重分佈層共同地夾持導體。
根據本發明之一些實施方式，第一重分佈層具有一橫向部分在第一絕緣層上沿第一方向延伸，並且第二重分佈層具有橫向部分在與第一方向相反的第二方向上延伸。
根據本發明之一些實施方式，在俯視圖中，第一開口在位於第一通孔上的第一重分佈層周圍具有一連續圖案，並且第二開口在位於第二通孔下的第二重分佈層周圍具有一連續圖案。
根據本發明之一些實施方式，在俯視圖中，第一開口包含複數個分離的片段圍繞位於第一通孔上的第一重分佈層，並且第二開口包含複數個分離的片段圍繞位於第 二通孔下方的第二重分佈層。
根據本發明之一些實施方式，導體電性連接第一重分佈層及第二重分佈層。
根據本發明之一些實施方式，空氣隙分離導體及基板。
根據本發明之一些實施方式，形成前驅結構包含：從一半導體基板的一前側在半導體基板中形成一凹槽；在半導體基板上及凹槽中形成一第一襯墊層、一晶種材料層及導體；藉由一第一光阻掩模圖案化第一襯墊層；形成第一絕緣層在半導體基板上；形成第一重分佈層在第一絕緣層上及第一通孔中；從半導體基板的一背側薄化半導體基板，以暴露導體；藉由一第二光阻掩模形成一圖案化第二襯墊層於背側；形成第二絕緣層於基板之下；以及形成第二重分佈層在第二絕緣層之下及第二通孔中。
10‧‧‧方法
12、14、16、18‧‧‧操作
100‧‧‧半導體裝置
101‧‧‧前驅結構
110‧‧‧半導體基板
110’‧‧‧基板
111‧‧‧上表面
112、112’‧‧‧下表面
120‧‧‧襯墊
122‧‧‧第一襯墊層
124‧‧‧第二襯墊層
130‧‧‧晶種材料層
130’‧‧‧晶種層
132‧‧‧導電層
134‧‧‧導體
140‧‧‧第一絕緣層
150‧‧‧第一重分佈層
150a、250a‧‧‧橫向部分
240‧‧‧第二絕緣層
250‧‧‧第二重分佈層
AG‧‧‧空氣隙
D1‧‧‧第一方向
H1‧‧‧第一通孔
H2‧‧‧第二通孔
H3‧‧‧穿孔
L1‧‧‧第一長度
OP1‧‧‧第一開口
OP2‧‧‧第二開口
PR1‧‧‧第一光阻掩模
PR2‧‧‧第二光阻掩模
R1‧‧‧凹槽
S1‧‧‧第一表面
S2‧‧‧第二表面
S122‧‧‧頂表面
W1‧‧‧直徑
當讀到隨附的圖式時，從以下詳細的敘述可充分瞭解本揭露的各方面。值得注意的是，根據工業上的標準實務，各種特徵不是按比例繪製。事實上，為了清楚的討論，各種特徵的尺寸可任意增加或減少。
第1圖為根據本發明之一些實施方式繪示的半導體裝置的製造方法流程圖。
第2圖為根據本發明之一些實施方式繪示的半導體裝置的製程各步驟的截面示意圖。
第3圖為根據本發明之一些實施方式繪示的半導體裝置的製程各步驟的截面示意圖。
第4圖為根據本發明之一些實施方式繪示的半導體裝置的製程各步驟的截面示意圖。
第5A圖及5B圖分別為根據本發明之一些實施方式繪示的半導體裝置的製程各步驟的截面及俯視示意圖。
第6圖為根據本發明之一些實施方式繪示的半導體裝置的製程各步驟的截面示意圖。
第7圖為根據本發明之一些實施方式繪示的半導體裝置的製程各步驟的截面示意圖。
第8A圖及8B圖分別為根據本發明之一些實施方式繪示的半導體裝置的製程各步驟的截面及俯視示意圖。
第9圖為根據本發明之一些實施方式繪示的半導體裝置的製程各步驟的截面示意圖。
第10圖為根據本發明之一些實施方式繪示的半導體裝置的製程各步驟的截面示意圖。
第11圖為根據本發明之一些實施方式繪示的半導體裝置的製程各步驟的截面示意圖。
第12A圖至12C圖分別為根據本發明之一些實施方式繪示的半導體裝置的製程各步驟的截面及俯視示意圖。
第13圖為根據本發明之一些實施方式繪示的半導體裝置的製程各步驟的截面示意圖。
第14圖為根據本發明之一些實施方式繪示的半導體裝置的製程各步驟的截面示意圖。
為了使本揭示內容的敘述更加詳盡與完備，下文針對了本揭示內容的實施態樣與具體實施例提出了說明性的描述，但這並非實施或運用本揭示內容具體實施例的唯一形式。以下所揭露的各實施例，在有益的情形下可相互組合或取代，也可在一實施例中附加其他的實施例，而無須進一步的記載或說明。在以下描述中，將詳細敘述許多特定細節以使讀者能夠充分理解以下的實施例。然而，可在無此等特定細節之情況下實踐本揭示內容之實施例。
儘管下文使用所揭示的此方法中描述的一系列動作或步驟，但所示此等動作或步驟的次序不應視為限制本揭示案。例如，可以不同次序及/或與其他步驟同時執行某些動作或步驟。此外，並非必須執行全部步驟以便實現本發明描繪的實施例。此外，本文描述的每個操作或程序可包含若干子步驟或動作。
第1圖為根據本發明之一些實施方式繪示的半導體裝置的製造方法流程圖。如第1圖所示，方法10包括操作14、操作14、操作16、及操作18。第2-14圖分別為根據本發明之一些實施方式繪示的半導體裝置的製程各步驟的截面示意圖。
請參考第1圖，在方法10的操作12中，形成前驅結構。第2-11圖示出了根據本揭示之一些實施方式之實現操作12的詳細步驟。
請參考第2圖，從半導體基板110的上表面111 在半導體基板110中形成凹槽R1。如第2圖所示，半導體基板110具有上表面111及與上表面111相對的下表面112。在一些實施方式中，凹槽R1具有傾斜側壁，如第2圖所示。在其他實施方式中，凹槽R1具有垂直側壁。
在一些實施方式中，半導體基板110可以是主體矽基板(bulk silicon substrate)。或者，基板110可能包含基本半導體(例如：晶體結構之矽或鍺)或化合物半導體，例如：鍺化矽、碳化矽、砷化鎵、磷化鎵、磷化銦、砷化銦、銻化銦或其任意之組合。基板110亦可包含絕緣層覆矽(silicon-on-insulator，SOI)基板。一般來說，SOI基板包含一層具有半導體材料(例如：矽、鍺、鍺化矽、絕緣層覆鍺化矽或其任意之組合)的層。在一些實施方式中，半導體基板110可以包括一或更多個主動元件(未圖示)，諸如電晶體。
請參考第3圖，第一襯墊層122、晶種材料層130、及導電層132形成在半導體基板110上和凹槽R1中。如第3圖所示，第一襯墊層122、晶種材料層130、及導電層132依序共形地形成在半導體基板110上。
在一些實施方式中，第一襯墊層122可以包括任何合適的材料，例如氧化矽，但不限於此。在一些實施方式中，晶種材料層130是由單層或多層不同材料所組成，其材料選自一組合，其包含：鉻(Cr)、鈦(Ti)、銅(Cu)、銀(Ag)及其組合。在一些實施方式中，導電層132包括諸如銅的導電材料。
請參考第4圖，進行平坦化製程以在凹槽R1中形成導體134。如第4圖所示，導體134具有第一表面S1，第一襯墊層122具有頂表面S122，並且第一表面S1與頂表面S122齊平。在一些實施方式中，平坦化製程包括任何合適的製程，例如化學機械研磨(CMP)，但不限於此。導體134可作為矽穿孔(TSV)電極，但不限於此。
請參考第5A圖及第5B圖，藉由第一光阻掩模PR1圖案化第一襯墊層122。第5B圖為第5A圖的俯視圖，且為了簡化圖示，晶種材料層130未在第5B圖中顯示。如第5A圖及第5B圖所示，蝕刻一部分在半導體基板110的上表面111上的第一襯墊層122。在一些實施方式中，導體134具有直徑W1，圖案化第一襯墊層122具有第一長度L1，並且第一長度L1大約是直徑的1/2-1/3。
請參考第6圖，第一絕緣層140形成在半導體基板110上。在一些實施方式中，第一絕緣層140共形地形成在半導體基板110上，並且覆蓋圖案化第一襯墊層122和導體134。第一絕緣層140可藉由任何適合的製程沉積，例如：化學氣相沉積(CVD)、物理氣相沉積(PVD)、原子層沉積(ALD)、電漿輔助化學氣相沉積(PECVD)、及其組合。在一些實施方式中，第一絕緣層140包括氮化矽，但不限於此。第一絕緣層140可作為蝕刻停止層。
請參考第7圖，在第一絕緣層140中形成第一通孔H1。如第7圖所示，第一通孔H1形成在導體134上以暴露導體134的第一表面S1。第一通孔H1可以通過光刻製程和 蝕刻製程形成。
請參考第8A圖與第8B圖，在第一絕緣層140上以及在第一通孔H1中形成第一重分佈層150。第8B圖是第8A圖的俯視圖，並且為了簡化附圖，在第8B圖中未示出晶種材料層130。如第8A圖所示，第一重分佈層150填充在第一通孔H1(繪示於第7圖)中，並具有橫向部分150a，橫向部分150a位在第一絕緣層140上，從第一通孔H1沿第一方向D1延伸。在一些實施方式中，第一絕緣層140包含銀(Ag)、銅(Cu)、鎢(W)、鈦(Ti)、鉭(Ta)、鋁(Al)、鎳(Ni)、釕(Ru)、鈀(Pd)、鉑(Pt)、錳(Mn)、氮化鎢(WN)、氮化鈦(TiN)、氮化鉭(TaN)、氮化鋁(AlN)、矽化鎢(WSi)、氮化鉬(MoN)、矽化鎳(Ni2Si)、矽化鈦(TiSi2)、鋁化鈦(TiAl)、砷(As)摻雜之多晶矽、氮化鋯(ZrN)、TaC、TaCN、TaSiN、TiAlN和/或其任意之組合。
請參考第9圖，從半導體基板110的背側薄化半導體基板110，以暴露出導體134的第二表面S2。在一些實施方式中，執行諸如化學機械研磨(CMP)、研磨或蝕刻等薄化製程以薄化半導體基板110。如第9圖所示，在薄化製程之後形成基板110'。基板110'的下表面112'可以與導體134的第二表面S2齊平。
繼續參考第9圖，第二襯墊層124形成在基板110'的下表面112'下。在一些實施方式中，第二襯墊層124的材料和形成方法可以與第一襯墊層122實質上相同，在此不再贅述。
請參考第10圖，通過第二光阻掩模PR2在下表面112'下形成圖案化第二襯墊層124。如第10圖所示，蝕刻第二襯墊層124在基板110'的下表面112'下方的一部分，以形成圖案化第二襯墊層124。在一些實施方式中，圖案化第二襯墊層124的形成與第5A圖所示的圖案化第一襯墊層122的形成相同。也就是說，圖案化第二襯墊層124可以具有第二長度(未示出)，其可以是導體134的直徑的約1/2-1/3。
請參考第11圖，第二絕緣層240形成於基板110'之下。在一些實施方式中，第二絕緣層240的材料和形成方式與第一絕緣層140基本相同。如第11圖所示，第二通孔H2形成在第二絕緣層240中以暴露導體134的第二表面S2。具體地，第二絕緣層240中的第二通孔H2與第一絕緣層140中的第一通孔H1對準，並且導體134位於其間。
請繼續參考第11圖，第二重分佈層250形成在第二絕緣層240下方和第二通孔H2中。類似地，在一些實施方式中，第二重分佈層250的材料和形成方法可以與第一重分佈層150基本相同。在一些實施方式中，第二重分佈層250具有橫向部分250a，橫向部分250a從第二通孔H2沿與第8A圖所示的第一方向D1相反的方向延伸。在一些實施方式中，當第11圖所示的結構上下翻轉時，其俯視圖可以與第8A圖實質上相同或相等。
如第11圖所示，此時前驅結構101形成。前驅結構101包括基板110'、襯墊120、導體134、晶種層130'、 第一絕緣層140、第二絕緣層240、第一重分佈層150及第二重分佈層250。基板110'具有上表面111、下表面112'、及貫通基板110'的穿孔H3。襯墊120位於穿孔H3的側壁上。襯墊120進一步位在基板110'的上表面111的一部分上和下表面112'的一部分下。導體134位在穿孔H3中。晶種層130'在襯墊120和導體134之間。第一絕緣層140和第二絕緣層240分別位在基板110'的上表面111上和基板110'的下表面112'的下。第一絕緣層140和第二絕緣層240分別具有第一通孔H1和第二通孔H2露出導體134。第一重分佈層150和第二重分佈層250分別通過第一通孔H1和第二通孔H2與導體134接觸。
接下來，請參考第1圖及第12A圖-第12C圖，在方法10的操作14中，分別在第一絕緣層140和第二絕緣層240中形成第一開口OP1和第二開口OP2，以暴露襯墊120的一部分。參照第12B圖，其是根據本揭示之一實施方式的第12A圖的俯視圖。在一些實施方式中，第一開口OP1包括複數個分離的片段(separate sections)圍繞位於第一通孔H1上的第一重分佈層150。例如，如第12B圖所示，第一開口OP1可以由三個部分組成，並且每個部分都與第一重分佈層150的邊緣相鄰。類似地，在俯視圖中，第二開口OP2可以包括複數個分離的片段圍繞位於第二通孔H2下方的第二重分佈層250。因此，第二開口OP2的配置(arrangement)可以與第12B圖所示的第一開口OP1基本相同。
請參考第12C圖，其為本發明之另一實施方式 的第12A圖的俯視圖。如第12C圖所示，第一開口OP1可以具有連續的圖案在位於第一通孔H1上的第一重分佈層150周圍。例如，第一開口OP1可以是與第一重分佈層150的邊緣相鄰的連續溝槽。類似地，在俯視圖中，第二開口OP2可以具有連續的圖案在位於第二通孔H2下方的第二重分佈層250周圍。因此，第二開口OP2的配置可以與第12C圖所示的第一開口OP1基本相同。
接著，參考第1圖和第13圖，在方法10的操作16中，通過第一開口OP1和第二開口OP2蝕刻襯墊120，以形成圍繞導體134的空氣隙AG。在一些實施方式中，通過使用諸如酸的蝕刻溶液來蝕刻襯墊120，以從第一開口OP1和第二開口OP2進行蝕刻。具體地，第一開口OP1和第二開口OP2可以作為以酸去除襯墊120的入口。如第13圖所示，第12A圖所示的襯墊120因此被空氣隙AG代替。空氣隙AG包裹導體134和晶種層130'。導體134被第一重分佈層150和第二重分佈層250支撐，使得當去除襯墊120時導體134不會掉落。
接著，參考第1圖和第14圖，在方法10的操作18中，填充第一開口OP1和第二開口OP2以密封空氣隙AG。在一些實施方式中，第一開口OP1和第二開口OP2填充與第一絕緣層140和第二絕緣層240相同的材料。空氣隙AG可以藉由任何合適的沉積製程容易地被封閉。如第14圖所示，此時形成半導體裝置100。第一重分佈層150和第二重分佈層250共同地夾持導體134。此外，導體134電性連 接到第一重分佈層150和第二重分佈層250。空氣隙AG將導體134和晶種層130'與基板110'分開。此外，空氣隙AG使導體134和晶種層130'與基板110'電性絕緣。應注意到，空氣隙AG不必填滿空氣，其可以填充其他類型的氣體，或者可以為真空。
根據本揭示的實施方式，提供一種半導體裝置的製造方法。本揭示的方法形成空氣隙包裹導體，並且導體被第一重分佈層和第二重分佈層夾持。導體可以進一步被晶種層包圍。因此，空氣隙使導體和晶種層與周圍的元件絕緣。空氣隙可以減小寄生電容，從而可以改善半導體裝置的整體電性能。例如，具有空氣隙的半導體裝置的電容密度和漏電流密度的分別比使用氧化矽作為絕緣體的常規半導體裝置低大約一個數量級和兩個數量級。
雖然本發明已以實施方式揭露如上，然其並非用以限定本發明，任何熟習此技藝者，在不脫離本發明之精神和範圍內，當可作各種之更動與潤飾，因此本發明之保護範圍當視後附之申請專利範圍所界定者為準。
10‧‧‧方法
12、14、16、18‧‧‧操作

Claims (10)

  1. 一種半導體裝置的製造方法，包含：形成一前驅結構，包含：一基板，具有一上表面、一下表面、及一穿孔貫通該基板；一襯墊，位於該穿孔的一側壁、該基板的該上表面上及該下表面下；一導體，位於該穿孔中；一晶種層，位於該襯墊與該導體之間；一第一絕緣層及一第二絕緣層，分別位於該基板的該上表面之上及該下表面之下，其中該第一絕緣層及該第二絕緣層分別具有一第一通孔和一第二通孔暴露出該導體；以及一第一重分佈層及一第二重分佈層，分別通過該第一通孔及該第二通孔與該導體接觸；分別形成一第一開口及一第二開口在該第一絕緣層及該第二絕緣層中，以暴露該襯墊的一部分；通過該第一開口及該第二開口蝕刻該襯墊以形成圍繞該導體的一空氣隙；以及填充該第一開口及該第二開口以密封該空氣隙。
  2. 如請求項1所述之方法，其中該導體具有一第一表面，位於該基板的該上表面上的該襯墊具有一頂表面，並且該第一表面與該頂表面齊平。
  3. 如請求項2所述之方法，其中該導體具有一直徑，位於該基板的該上表面上的該襯墊具有一第一長度，並且該第一長度為該直徑的約1/2-1/3。
  4. 如請求項1所述之方法，其中該第一重分佈層及該第二重分佈層共同地夾持該導體。
  5. 如請求項1所述之方法，其中該第一重分佈層具有一橫向部分在該第一絕緣層上沿一第一方向延伸，並且該第二重分佈層具有一橫向部分在與該第一方向相反的一第二方向上延伸。
  6. 如請求項1所述之方法，其中在俯視圖中，該第一開口在位於該第一通孔上的該第一重分佈層周圍具有一連續圖案，並且該第二開口在位於該第二通孔下的該第二重分佈層周圍具有一連續圖案。
  7. 如請求項1所述之方法，其中在俯視圖中，該第一開口包含複數個分離的片段圍繞位於該第一通孔上的該第一重分佈層，並且該第二開口包含複數個分離的片段圍繞位於該第二通孔下方的該第二重分佈層。
  8. 如請求項1所述之方法，其中該導體電性連接該第一重分佈層及該第二重分佈層。
  9. 如請求項1所述之方法，其中該空氣隙分離該導體及該基板。
  10. 如請求項1所述之方法，其中形成該前驅結構包含：從一半導體基板的一前側在該半導體基板中形成一凹槽；在該半導體基板上及該凹槽中形成一第一襯墊層、一晶種材料層及該導體；藉由一第一光阻掩模圖案化該第一襯墊層；形成該第一絕緣層在該半導體基板上；形成該第一重分佈層在該第一絕緣層上及該第一通孔中；從該半導體基板的一背側薄化該半導體基板，以暴露該導體；藉由一第二光阻掩模形成一圖案化第二襯墊層於該背側；形成該第二絕緣層於該基板之下；以及形成該第二重分佈層在該第二絕緣層之下及該第二通孔中。
TW108141830A 2019-10-15 2019-11-18 半導體裝置的製造方法 TWI722666B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US16/653,975 US10896848B1 (en) 2019-10-15 2019-10-15 Method of manufacturing a semiconductor device
US16/653,975 2019-10-15

Publications (2)

Publication Number Publication Date
TWI722666B true TWI722666B (zh) 2021-03-21
TW202117872A TW202117872A (zh) 2021-05-01

Family

ID=74180610

Family Applications (1)

Application Number Title Priority Date Filing Date
TW108141830A TWI722666B (zh) 2019-10-15 2019-11-18 半導體裝置的製造方法

Country Status (3)

Country Link
US (1) US10896848B1 (zh)
CN (1) CN112670237B (zh)
TW (1) TWI722666B (zh)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20230268303A1 (en) * 2022-02-18 2023-08-24 Nanya Technology Corporation Semiconductor device with interconnect structure having graphene layer and method for preparing the same

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI374530B (en) * 2006-09-27 2012-10-11 Renesas Electronics Corp Semiconductor apparatus
US20150054139A1 (en) * 2013-03-15 2015-02-26 Globalfoundries Inc. Through-silicon via with sidewall air gap
CN106486418A (zh) * 2015-08-31 2017-03-08 台湾积体电路制造股份有限公司 半导体装置及其制造方法
WO2017052472A1 (en) * 2015-09-22 2017-03-30 Agency For Science, Technology And Research Semiconductor device and method of forming the same

Family Cites Families (38)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6599778B2 (en) * 2001-12-19 2003-07-29 International Business Machines Corporation Chip and wafer integration process using vertical connections
US7276787B2 (en) * 2003-12-05 2007-10-02 International Business Machines Corporation Silicon chip carrier with conductive through-vias and method for fabricating same
TWI252512B (en) * 2004-10-20 2006-04-01 Hynix Semiconductor Inc Semiconductor device and method of manufacturing the same
US7767493B2 (en) * 2005-06-14 2010-08-03 John Trezza Post & penetration interconnection
JP2008103385A (ja) * 2006-10-17 2008-05-01 Matsushita Electric Ind Co Ltd 半導体装置の製造方法
US8283785B2 (en) * 2010-09-20 2012-10-09 Micron Technology, Inc. Interconnect regions
KR101959284B1 (ko) * 2011-11-18 2019-03-19 삼성전자주식회사 반도체 장치 및 그 형성방법
CN103178002B (zh) * 2011-12-22 2016-03-16 中芯国际集成电路制造(上海)有限公司 空气隙、空气隙的形成方法及半导体器件
TW201327756A (zh) * 2011-12-26 2013-07-01 Ind Tech Res Inst 穿基板介層物結構及其製造方法
KR20130092884A (ko) * 2012-02-13 2013-08-21 에스케이하이닉스 주식회사 반도체 소자의 배선 구조체 및 제조 방법
US8779559B2 (en) * 2012-02-27 2014-07-15 Qualcomm Incorporated Structure and method for strain-relieved TSV
WO2013160976A1 (ja) * 2012-04-26 2013-10-31 パナソニック株式会社 半導体装置およびその製造方法
US9034756B2 (en) * 2012-07-26 2015-05-19 Taiwan Semiconductor Manufacturing Company, Ltd. Integrated circuit interconnects and methods of making same
KR102003523B1 (ko) * 2012-08-17 2019-07-24 삼성전자주식회사 금속 플러그를 포함하는 반도체 장치 및 그 제조 방법
CN103715134B (zh) * 2012-09-29 2016-05-25 中芯国际集成电路制造(上海)有限公司 半导体器件及其形成方法
KR102017613B1 (ko) * 2013-02-19 2019-09-03 삼성전자주식회사 반도체 소자 및 그 제조 방법
US9401329B2 (en) * 2013-03-12 2016-07-26 Taiwan Semiconductor Manufacturing Company, Ltd. Interconnect structure and method of forming the same
KR102044275B1 (ko) * 2013-07-31 2019-11-14 에스케이하이닉스 주식회사 에어갭을 구비한 반도체장치 및 그 제조 방법
KR102119829B1 (ko) * 2013-09-27 2020-06-05 에스케이하이닉스 주식회사 반도체 장치 및 그 제조 방법
US9099465B2 (en) * 2013-10-14 2015-08-04 Stmicroelectronics, Inc. High aspect ratio vias for high performance devices
US9691773B2 (en) * 2013-11-01 2017-06-27 Nanya Technology Corp. Silicon buried digit line access device and method of forming the same
US20150162277A1 (en) * 2013-12-05 2015-06-11 International Business Machines Corporation Advanced interconnect with air gap
KR102247918B1 (ko) * 2014-04-07 2021-05-06 삼성전자주식회사 반도체 장치 및 이의 제조 방법
US9496169B2 (en) * 2015-02-12 2016-11-15 Taiwan Semiconductor Manufacturing Company, Ltd. Method of forming an interconnect structure having an air gap and structure thereof
KR102365305B1 (ko) * 2015-03-27 2022-02-22 삼성전자주식회사 반도체 소자
JP6509635B2 (ja) * 2015-05-29 2019-05-08 東芝メモリ株式会社 半導体装置、及び、半導体装置の製造方法
CN106960844B (zh) * 2016-01-11 2021-05-18 联华电子股份有限公司 半导体元件及其制作方法
KR102658192B1 (ko) * 2016-07-27 2024-04-18 삼성전자주식회사 반도체 장치 및 반도체 장치의 제조 방법
US10229851B2 (en) * 2016-08-30 2019-03-12 International Business Machines Corporation Self-forming barrier for use in air gap formation
US9786760B1 (en) * 2016-09-29 2017-10-10 International Business Machines Corporation Air gap and air spacer pinch off
KR102333439B1 (ko) * 2017-04-28 2021-12-03 삼성전자주식회사 반도체 장치 및 그 제조 방법
CN107946230B (zh) * 2017-11-15 2020-06-16 上海华虹宏力半导体制造有限公司 半导体器件及其制备方法
TWI766433B (zh) * 2018-02-28 2022-06-01 美商應用材料股份有限公司 形成氣隙的系統及方法
US11244898B2 (en) * 2018-06-29 2022-02-08 Taiwan Semiconductor Manufacturing Co., Ltd Integrated circuit interconnect structures with air gaps
CN208655631U (zh) * 2018-09-05 2019-03-26 长鑫存储技术有限公司 互连结构及半导体器件
JP7065741B2 (ja) * 2018-09-25 2022-05-12 東京エレクトロン株式会社 半導体装置の製造方法
US10714382B2 (en) * 2018-10-11 2020-07-14 International Business Machines Corporation Controlling performance and reliability of conductive regions in a metallization network
TWI713978B (zh) * 2019-01-19 2020-12-21 力晶積成電子製造股份有限公司 半導體元件及其製造方法

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI374530B (en) * 2006-09-27 2012-10-11 Renesas Electronics Corp Semiconductor apparatus
US20150054139A1 (en) * 2013-03-15 2015-02-26 Globalfoundries Inc. Through-silicon via with sidewall air gap
CN106486418A (zh) * 2015-08-31 2017-03-08 台湾积体电路制造股份有限公司 半导体装置及其制造方法
WO2017052472A1 (en) * 2015-09-22 2017-03-30 Agency For Science, Technology And Research Semiconductor device and method of forming the same

Also Published As

Publication number Publication date
CN112670237B (zh) 2023-11-17
US10896848B1 (en) 2021-01-19
CN112670237A (zh) 2021-04-16
TW202117872A (zh) 2021-05-01

Similar Documents

Publication Publication Date Title
KR102225107B1 (ko) 금이 없는 접촉을 갖는 질화물 구조체 및 이러한 구조체의 제조방법
TWI540678B (zh) 接觸插塞及其製作方法與半導體元件
US9245800B2 (en) Method of manufacturing a semiconductor device
KR102396978B1 (ko) 반도체 장치
TW202013513A (zh) 半導體元件
TWI685974B (zh) 鰭片型場效應電晶體元件及其製造方法
US11955487B2 (en) Semiconductor device
CN112424933B (zh) 用于形成三维存储器件的方法
US20120068179A1 (en) Semiconductor device and manufacturing method thereof
US9786593B1 (en) Semiconductor device and method for forming the same
US20230005839A1 (en) Metalized laminate and manufacturing method therefor, and electronic device comprising metalized laminate
US20240105848A1 (en) Semiconductor device structure with high contact area
CN111739927A (zh) 半导体器件和制造半导体器件的方法
TWI722666B (zh) 半導體裝置的製造方法
US11978773B2 (en) Formation method of semiconductor device structure with semiconductor nanostructures
WO2022126591A1 (en) Memory device and fabrication method thereof
TW202141691A (zh) 互連結構及其製造方法
US11665886B2 (en) Method for fabricating semiconductor device with carbon liner over gate structure
US11508722B2 (en) Semiconductor device structure with series-connected transistor and resistor and method for forming the same
US20220375825A1 (en) Method for manufacturing semiconductor structure with power connecting structures under transistors and semiconductor structure with power connecting structures under transistors
KR100640566B1 (ko) 더블 패드층을 구비하는 반도체 소자 및 그 제조 방법
TW202036719A (zh) 半導體裝置以及製造半導體裝置的方法
TWI619205B (zh) 記憶體裝置及其製造方法
KR20210129904A (ko) 반도체 장치
CN112750704A (zh) 半导体装置结构的形成方法