CN112670237A - 半导体装置的制造方法 - Google Patents

半导体装置的制造方法 Download PDF

Info

Publication number
CN112670237A
CN112670237A CN202010082241.0A CN202010082241A CN112670237A CN 112670237 A CN112670237 A CN 112670237A CN 202010082241 A CN202010082241 A CN 202010082241A CN 112670237 A CN112670237 A CN 112670237A
Authority
CN
China
Prior art keywords
conductor
layer
opening
substrate
insulating layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN202010082241.0A
Other languages
English (en)
Other versions
CN112670237B (zh
Inventor
丘世仰
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Nanya Technology Corp
Original Assignee
Nanya Technology Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Nanya Technology Corp filed Critical Nanya Technology Corp
Publication of CN112670237A publication Critical patent/CN112670237A/zh
Application granted granted Critical
Publication of CN112670237B publication Critical patent/CN112670237B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76898—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics formed through a semiconductor substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/7682—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing the dielectric comprising air gaps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76829—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing characterised by the formation of thin functional dielectric layers, e.g. dielectric etch-stop, barrier, capping or liner layers
    • H01L21/76831—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing characterised by the formation of thin functional dielectric layers, e.g. dielectric etch-stop, barrier, capping or liner layers in via holes or trenches, e.g. non-conductive sidewall liners
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/481—Internal lead connections, e.g. via connections, feedthrough structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/023—Redistribution layers [RDL] for bonding areas
    • H01L2224/0237—Disposition of the redistribution layers
    • H01L2224/02372—Disposition of the redistribution layers connecting to a via connection in the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/023—Redistribution layers [RDL] for bonding areas
    • H01L2224/0237—Disposition of the redistribution layers
    • H01L2224/02375—Top view
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/023—Redistribution layers [RDL] for bonding areas
    • H01L2224/0237—Disposition of the redistribution layers
    • H01L2224/02381—Side view
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

本发明公开了一种半导体装置的制造方法，包含形成前驱结构，前驱结构包含具有穿孔的基板、在穿孔的侧壁上的衬垫、在穿孔中的导体、分别在上表面上和下表面下的第一和第二绝缘层、以及第一和第二重分布层通过第一绝缘层中的第一通孔和第二绝缘层中的第二通孔与导体接触。之后分别形成第一开口及第二开口在第一绝缘层及第二绝缘层中，以暴露衬垫的一部分。之后通过第一开口及第二开口蚀刻衬垫以形成围绕导体的空气隙。之后填充第一开口及第二开口以密封空气隙，本发明的半导体装置的制造方法可以改善半导体装置的整体电性能。

Description

半导体装置的制造方法
技术领域
本发明是有关于一种半导体装置的制造方法。
背景技术
在3D集成技术(3D integration technology)中，两个或两个以上的晶圆(或晶片)利用导电垫接合在一起，然后形成硅穿孔(TSV)电极以互连第一和第二晶圆上的导电垫。硅穿孔电极通常由铜或其他导电材料制成，以在导电垫之间提供电连接。但是，TSV寄生电容的存在是影响电气特性的关键。因此，需要进一步的改进以减小寄生电容并增强半导体装置的性能。
发明内容
本发明的目的在于提供一种半导体装置的制造方法，其可以改善半导体装置的整体电性能。
根据本发明的一方面提供的一种半导体装置的制造方法。此方法包含以下操作。形成前驱结构。前驱结构包含基板，其具有上表面、下表面、及穿孔贯通基板的穿孔；衬垫，位于穿孔的侧壁、基板的上表面上及下表面下；导体，位于穿孔中；晶种层，位于衬垫与导体之间；第一绝缘层及第二绝缘层，分别位于基板的上表面的上及下表面之下，其中第一绝缘层及第二绝缘层分别具有第一通孔和第二通孔暴露出导体；以及第一重分布层及第二重分布层，分别通过第一通孔及第二通孔与导体接触。之后在第一绝缘层及第二绝缘层中分别形成第一开口及第二开口，以暴露衬垫的一部分。之后通过第一开口及第二开口蚀刻衬垫以形成围绕导体的空气隙。之后填充第一开口及第二开口以密封空气隙。
根据本发明的一些实施方式，导体具有第一表面，位于基板的上表面上的衬垫具有顶表面，并且第一表面与顶表面齐平。
根据本发明的一些实施方式，导体具有直径，位于基板的上表面上的衬垫具有第一长度，并且第一长度为直径的约1/2-1/3。
根据本发明的一些实施方式，第一重分布层及第二重分布层共同地夹持导体。
根据本发明的一些实施方式，第一重分布层具有横向部分在第一绝缘层上沿第一方向延伸，并且第二重分布层具有横向部分在与第一方向相反的第二方向上延伸。
根据本发明的一些实施方式，从俯视方向看，第一开口在位于第一通孔上的第一重分布层周围具有连续图案，并且第二开口在位于第二通孔下的第二重分布层周围具有连续图案。
根据本发明的一些实施方式，从俯视方向看，第一开口包含多个分离的片段围绕位于第一通孔上的第一重分布层，并且第二开口包含多个分离的片段围绕位于第二通孔下方的第二重分布层。
根据本发明的一些实施方式，导体电性连接第一重分布层及第二重分布层。
根据本发明的一些实施方式，空气隙分离导体及基板。
根据本发明的一些实施方式，形成前驱结构包含：从半导体基板的前侧在半导体基板中形成凹槽；在半导体基板上及凹槽中形成第一衬垫层、晶种材料层及导体；通过第一光阻掩模图案化第一衬垫层；在半导体基板上形成第一绝缘层；在第一绝缘层上及第一通孔中形成第一重分布层；从半导体基板的背侧薄化半导体基板，以暴露导体；在背侧通过第二光阻掩模形成图案化第二衬垫层；在基板之下形成第二绝缘层；以及在第二绝缘层之下及第二通孔中形成第二重分布层。
与现有技术相比，本发明的半导体装置的制造方法能够形成空气隙包裹导体，并且导体被第一重分布层和第二重分布层夹持，使导体可以进一步被晶种层包围。因此，空气隙使导体和晶种层与周围的元件绝缘。空气隙可以减小寄生电容，从而可以改善半导体装置的整体性能。
附图说明
当读到随附的附图时，从以下详细的叙述可充分了解本发明的各方面。值得注意的是，根据工业上的标准实务，各种特征不是按比例绘制。事实上，为了清楚的讨论，各种特征的尺寸可任意增加或减少。
图1为根据本发明的一些实施方式绘示的半导体装置的制造方法流程图。
图2为根据本发明的一些实施方式绘示的半导体装置的工艺各步骤的截面示意图。
图3为根据本发明的一些实施方式绘示的半导体装置的工艺各步骤的截面示意图。
图4为根据本发明的一些实施方式绘示的半导体装置的工艺各步骤的截面示意图。
图5A及图5B分别为根据本发明的一些实施方式绘示的半导体装置的工艺各步骤的截面及俯视示意图。
图6为根据本发明的一些实施方式绘示的半导体装置的工艺各步骤的截面示意图。
图7为根据本发明的一些实施方式绘示的半导体装置的工艺各步骤的截面示意图。
图8A及图8B分别为根据本发明的一些实施方式绘示的半导体装置的工艺各步骤的截面及俯视示意图。
图9为根据本发明的一些实施方式绘示的半导体装置的工艺各步骤的截面示意图。
图10为根据本发明的一些实施方式绘示的半导体装置的工艺各步骤的截面示意图。
图11为根据本发明的一些实施方式绘示的半导体装置的工艺各步骤的截面示意图。
图12A至图12C分别为根据本发明的一些实施方式绘示的半导体装置的工艺各步骤的截面及俯视示意图。
图13为根据本发明的一些实施方式绘示的半导体装置的工艺各步骤的截面示意图。
图14为根据本发明的一些实施方式绘示的半导体装置的工艺各步骤的截面示意图。
主要附图标记说明：
10-方法，12、14、16、18-操作，100-半导体装置，101-前驱结构，110-半导体基板，110’-基板，111-上表面，112、112’-下表面，120-衬垫，122-第一衬垫层，124-第二衬垫层，130-晶种材料层，130’-晶种层，132-导电层，134-导体，140-第一绝缘层，150-第一重分布层，150a、250a-横向部分，240-第二绝缘层，250-第二重分布层，AG-空气隙，D1-第一方向，H1-第一通孔，H2-第二通孔，H3-穿孔，L1-第一长度，OP1-第一开口，OP2-第二开口，PR1-第一光阻掩模，PR2-第二光阻掩模，R1-凹槽，S1-第一表面，S2-第二表面，S122-顶表面，W1-直径。
具体实施方式
为了使本发明内容的叙述更加详尽与完备，下文针对了本发明内容的实施方面与具体实施例提出了说明性的描述，但这并非实施或运用本发明内容具体实施例的唯一形式。以下所公开的各实施例，在有益的情形下可相互组合或取代，也可在一实施例中附加其他的实施例，而无须进一步的记载或说明。在以下描述中，将详细叙述许多特定细节以使读者能够充分理解以下的实施例。然而，可在无此等特定细节的情况下实践本发明内容的实施例。
尽管下文使用所揭示的此方法中描述的一系列动作或步骤，但所示此等动作或步骤的次序不应视为限制本发明。例如，可以不同次序及/或与其他步骤同时执行某些动作或步骤。此外，并非必须执行全部步骤以便实现本发明描绘的实施例。此外，本文描述的每个操作或程序可包含若干子步骤或动作。
图1为根据本发明的一些实施方式绘示的半导体装置的制造方法流程图。如图1所示，方法10包括操作14、操作14、操作16、及操作18。图2-图14分别为根据本发明的一些实施方式绘示的半导体装置的工艺各步骤的截面示意图。
请参考图1，在方法10的操作12中，形成前驱结构。图2-图11示出了根据本发明的一些实施方式的实现操作12的详细步骤。
请参考图2，从半导体基板110的上表面111在半导体基板110中形成凹槽R1。如图2所示，半导体基板110具有上表面111及与上表面111相对的下表面112。在一些实施方式中，凹槽R1具有倾斜侧壁，如图2所示。在其他实施方式中，凹槽R1具有垂直侧壁。
在一些实施方式中，半导体基板110可以是主体硅基板(bulk siliconsubstrate)。或者，基板110可能包含基本半导体(例如：晶体结构的硅或锗)或化合物半导体，例如：锗化硅、碳化硅、砷化镓、磷化镓、磷化铟、砷化铟、锑化铟或其任意的组合。基板110亦可包含绝缘层覆硅(silicon-on-insulator，SOI)基板。一般来说，SOI基板包含一层具有半导体材料(例如：硅、锗、锗化硅、绝缘层覆锗化硅或其任意的组合)的层。在一些实施方式中，半导体基板110可以包括一或更多个主动元件(未图示)，诸如电晶体。
请参考图3，第一衬垫层122、晶种材料层130、及导电层132形成在半导体基板110上和凹槽R1中。如图3所示，第一衬垫层122、晶种材料层130、及导电层132依序共形地形成在半导体基板110上。
在一些实施方式中，第一衬垫层122可以包括任何合适的材料，例如氧化硅，但不限于此。在一些实施方式中，晶种材料层130是由单层或多层不同材料所组成，其材料选自一组合，其包含：铬(Cr)、钛(Ti)、铜(Cu)、银(Ag)及其组合。在一些实施方式中，导电层132包括诸如铜的导电材料。
请参考图4，进行平坦化工艺以在凹槽R1中形成导体134。如图4所示，导体134具有第一表面S1，第一衬垫层122具有顶表面S122，并且第一表面S1与顶表面S122齐平。在一些实施方式中，平坦化工艺包括任何合适的工艺，例如化学机械研磨(CMP)，但不限于此。导体134可作为硅穿孔(TSV)电极，但不限于此。
请参考图5A及图5B，通过第一光阻掩模PR1图案化第一衬垫层122。图5B为图5A的俯视图，且为了简化图示，晶种材料层130未在图5B中显示。如图5A及图5B所示，蚀刻一部分在半导体基板110的上表面111上的第一衬垫层122。在一些实施方式中，导体134具有直径W1，图案化第一衬垫层122具有第一长度L1，并且第一长度L1大约是直径的1/2-1/3。
请参考图6，第一绝缘层140形成在半导体基板110上。在一些实施方式中，第一绝缘层140共形地形成在半导体基板110上，并且覆盖图案化第一衬垫层122和导体134。第一绝缘层140可通过任何适合的工艺沉积，例如：化学气相沉积(CVD)、物理气相沉积(PVD)、原子层沉积(ALD)、电浆辅助化学气相沉积(PECVD)、及其组合。在一些实施方式中，第一绝缘层140包括氮化硅，但不限于此。第一绝缘层140可作为蚀刻停止层。
请参考图7，在第一绝缘层140中形成第一通孔H1。如图7所示，第一通孔H1形成在导体134上以暴露导体134的第一表面S1。第一通孔H1可以通过光刻工艺和蚀刻工艺形成。
请参考图8A与图8B，在第一绝缘层140上以及在第一通孔H1中形成第一重分布层150。图8B是图8A的俯视图，并且为了简化附图，在图8B中未示出晶种材料层130。如图8A所示，第一重分布层150填充在第一通孔H1(绘示于图7)中，并具有横向部分150a，横向部分150a位在第一绝缘层140上，从第一通孔H1沿第一方向D1延伸。在一些实施方式中，第一绝缘层140包含银(Ag)、铜(Cu)、钨(W)、钛(Ti)、钽(Ta)、铝(Al)、镍(Ni)、钌(Ru)、钯(Pd)、铂(Pt)、锰(Mn)、氮化钨(WN)、氮化钛(TiN)、氮化钽(TaN)、氮化铝(AlN)、硅化钨(WSi)、氮化钼(MoN)、硅化镍(Ni2Si)、硅化钛(TiSi2)、铝化钛(TiAl)、砷(As)掺杂的多晶硅、氮化锆(ZrN)、TaC、TaCN、TaSiN、TiAlN和/或其任意的组合。
请参考图9，从半导体基板110的背侧薄化半导体基板110，以暴露出导体134的第二表面S2。在一些实施方式中，执行诸如化学机械研磨(CMP)、研磨或蚀刻等薄化工艺以薄化半导体基板110。如图9所示，在薄化工艺之后形成基板110'。基板110'的下表面112'可以与导体134的第二表面S2齐平。
继续参考图9，第二衬垫层124形成在基板110'的下表面112'下。在一些实施方式中，第二衬垫层124的材料和形成方法可以与第一衬垫层122实质上相同，在此不再赘述。
请参考图10，通过第二光阻掩模PR2在下表面112'下形成图案化第二衬垫层124。如图10所示，蚀刻第二衬垫层124在基板110'的下表面112'下方的一部分，以形成图案化第二衬垫层124。在一些实施方式中，图案化第二衬垫层124的形成与图5A所示的图案化第一衬垫层122的形成相同。也就是说，图案化第二衬垫层124可以具有第二长度(未示出)，其可以是导体134的直径的约1/2-1/3。
请参考图11，第二绝缘层240形成于基板110'之下。在一些实施方式中，第二绝缘层240的材料和形成方式与第一绝缘层140基本相同。如图11所示，第二通孔H2形成在第二绝缘层240中以暴露导体134的第二表面S2。具体地，第二绝缘层240中的第二通孔H2与第一绝缘层140中的第一通孔H1对准，并且导体134位于其间。
请继续参考图11，第二重分布层250形成在第二绝缘层240下方和第二通孔H2中。类似地，在一些实施方式中，第二重分布层250的材料和形成方法可以与第一重分布层150基本相同。在一些实施方式中，第二重分布层250具有横向部分250a，横向部分250a从第二通孔H2沿与图8A所示的第一方向D1相反的方向延伸。在一些实施方式中，当图11所示的结构上下翻转时，其俯视图可以与图8A实质上相同或相等。
如图11所示，此时前驱结构101形成。前驱结构101包括基板110'、衬垫120、导体134、晶种层130'、第一绝缘层140、第二绝缘层240、第一重分布层150及第二重分布层250。基板110'具有上表面111、下表面112'、及贯通基板110'的穿孔H3。衬垫120位于穿孔H3的侧壁上。衬垫120进一步位在基板110'的上表面111的一部分上和下表面112'的一部分下。导体134位在穿孔H3中。晶种层130'在衬垫120和导体134之间。第一绝缘层140和第二绝缘层240分别位在基板110'的上表面111上和基板110'的下表面112'的下。第一绝缘层140和第二绝缘层240分别具有第一通孔H1和第二通孔H2露出导体134。第一重分布层150和第二重分布层250分别通过第一通孔H1和第二通孔H2与导体134接触。
接下来，请参考图1及图12A-图12C，在方法10的操作14中，分别在第一绝缘层140和第二绝缘层240中形成第一开口OP1和第二开口OP2，以暴露衬垫120的一部分。参照图12B，其是根据本发明的一实施方式的图12A的俯视图。在一些实施方式中，第一开口OP1包括多个分离的片段(separate sections)围绕位于第一通孔H1上的第一重分布层150。例如，如图12B所示，第一开口OP1可以由三个部分组成，并且每个部分都与第一重分布层150的边缘相邻。类似地，从俯视方向看，第二开口OP2可以包括多个分离的片段围绕位于第二通孔H2下方的第二重分布层250。因此，第二开口OP2的配置(arrangement)可以与图12B所示的第一开口OP1基本相同。
请参考图12C，其为本发明的另一实施方式的图12A的俯视图。如图12C所示，第一开口OP1可以具有连续的图案在位于第一通孔H1上的第一重分布层150周围。例如，第一开口OP1可以是与第一重分布层150的边缘相邻的连续沟槽。类似地，从俯视方向看，第二开口OP2可以具有连续的图案在位于第二通孔H2下方的第二重分布层250周围。因此，第二开口OP2的配置可以与图12C所示的第一开口OP1基本相同。
接着，参考图1和图13，在方法10的操作16中，通过第一开口OP1和第二开口OP2蚀刻衬垫120，以形成围绕导体134的空气隙AG。在一些实施方式中，通过使用诸如酸的蚀刻溶液来蚀刻衬垫120，以从第一开口OP1和第二开口OP2进行蚀刻。具体地，第一开口OP1和第二开口OP2可以作为以酸去除衬垫120的入口。如图13所示，图12A所示的衬垫120因此被空气隙AG代替。空气隙AG包裹导体134和晶种层130'。导体134被第一重分布层150和第二重分布层250支撑，使得当去除衬垫120时导体134不会掉落。
接着，参考图1和图14，在方法10的操作18中，填充第一开口OP1和第二开口OP2以密封空气隙AG。在一些实施方式中，第一开口OP1和第二开口OP2填充与第一绝缘层140和第二绝缘层240相同的材料。空气隙AG可以通过任何合适的沉积工艺容易地被封闭。如图14所示，此时形成半导体装置100。第一重分布层150和第二重分布层250共同地夹持导体134。此外，导体134电性连接到第一重分布层150和第二重分布层250。空气隙AG将导体134和晶种层130'与基板110'分开。此外，空气隙AG使导体134和晶种层130'与基板110'电性绝缘。应注意到，空气隙AG不必填满空气，其可以填充其他类型的气体，或者可以为真空。
根据本发明的实施方式，提供一种半导体装置的制造方法。本发明的方法形成空气隙包裹导体，并且导体被第一重分布层和第二重分布层夹持。导体可以进一步被晶种层包围。因此，空气隙使导体和晶种层与周围的元件绝缘。空气隙可以减小寄生电容，从而可以改善半导体装置的整体电性能。例如，具有空气隙的半导体装置的电容密度和漏电流密度的分别比使用氧化硅作为绝缘体的常规半导体装置低大约一个数量级和两个数量级。
虽然本发明已以实施方式公开如上，然其并非用以限定本发明，任何所属领域的技术人员，在不脱离本发明的精神和范围内，当可作各种的更动与润饰，因此本发明的保护范围当视权利要求所界定的为准。

Claims (10)

1.一种半导体装置的制造方法，其特征在于，包含：
形成前驱结构，所述前驱结构包含：
基板，具有上表面、下表面、及穿孔贯通所述基板；
衬垫，位于所述穿孔的侧壁、所述基板的所述上表面上及所述下表面下；
导体，位于所述穿孔中；
晶种层，位于所述衬垫与所述导体之间；
第一绝缘层及第二绝缘层，分别位于所述基板的所述上表面之上及所述下表面之下，其中所述第一绝缘层及所述第二绝缘层分别具有第一通孔和第二通孔暴露出所述导体；以及
第一重分布层及第二重分布层，分别通过所述第一通孔及所述第二通孔与所述导体接触；
在所述第一绝缘层及所述第二绝缘层中分别形成第一开口及第二开口，以暴露所述衬垫的一部分；
通过所述第一开口及所述第二开口蚀刻所述衬垫以形成围绕所述导体的空气隙；以及
填充所述第一开口及所述第二开口以密封所述空气隙。
2.权利要求1所述的制造方法，其特征在于，所述导体具有第一表面，位于所述基板的所述上表面上的所述衬垫具有顶表面，并且所述第一表面与所述顶表面齐平。
3.权利要求2所述的制造方法，其特征在于，所述导体具有直径，位于所述基板的所述上表面上的所述衬垫具有第一长度，并且所述第一长度为所述直径的1/2-1/3。
4.权利要求1所述的制造方法，其特征在于，所述第一重分布层及所述第二重分布层共同地夹持所述导体。
5.权利要求1所述的制造方法，其特征在于，所述第一重分布层具有横向部分在所述第一绝缘层上沿第一方向延伸，并且所述第二重分布层具有横向部分在与所述第一方向相反的第二方向上延伸。
6.权利要求1所述的制造方法，其特征在于，从俯视方向看，所述第一开口在位于所述第一通孔上的所述第一重分布层周围具有连续图案，并且所述第二开口在位于所述第二通孔下的所述第二重分布层周围具有连续图案。
7.权利要求1所述的制造方法，其特征在于，从俯视方向看，所述第一开口包含多个分离的片段围绕位于所述第一通孔上的所述第一重分布层，并且所述第二开口包含多个分离的片段围绕位于所述第二通孔下方的所述第二重分布层。
8.权利要求1所述的制造方法，其特征在于，所述导体电性连接所述第一重分布层及所述第二重分布层。
9.权利要求1所述的制造方法，其特征在于，所述空气隙分离所述导体及所述基板。
10.权利要求1所述的制造方法，其特征在于，形成所述前驱结构包含：
从半导体基板的前侧在所述半导体基板中形成凹槽；
在所述半导体基板上及所述凹槽中形成第一衬垫层、晶种材料层及所述导体；
通过第一光阻掩模图案化所述第一衬垫层；
在所述半导体基板上形成所述第一绝缘层；
在所述第一绝缘层上及所述第一通孔中形成所述第一重分布层；
从所述半导体基板的背侧薄化所述半导体基板，以暴露所述导体；
在所述背侧通过第二光阻掩模形成图案化第二衬垫层；
在所述基板之下形成所述第二绝缘层；以及
在所述第二绝缘层之下及所述第二通孔中形成所述第二重分布层。
CN202010082241.0A 2019-10-15 2020-02-07 半导体装置的制造方法 Active CN112670237B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US16/653,975 US10896848B1 (en) 2019-10-15 2019-10-15 Method of manufacturing a semiconductor device
US16/653,975 2019-10-15

Publications (2)

Publication Number Publication Date
CN112670237A true CN112670237A (zh) 2021-04-16
CN112670237B CN112670237B (zh) 2023-11-17

Family

ID=74180610

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202010082241.0A Active CN112670237B (zh) 2019-10-15 2020-02-07 半导体装置的制造方法

Country Status (3)

Country Link
US (1) US10896848B1 (zh)
CN (1) CN112670237B (zh)
TW (1) TWI722666B (zh)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20230268303A1 (en) * 2022-02-18 2023-08-24 Nanya Technology Corporation Semiconductor device with interconnect structure having graphene layer and method for preparing the same

Citations (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1763959A (zh) * 2004-10-20 2006-04-26 海力士半导体有限公司 半导体器件及其制造方法
US20070167004A1 (en) * 2005-06-14 2007-07-19 John Trezza Triaxial through-chip connection
JP2008103385A (ja) * 2006-10-17 2008-05-01 Matsushita Electric Ind Co Ltd 半導体装置の製造方法
US20130127019A1 (en) * 2011-11-18 2013-05-23 Samsung Electronics Co., Ltd. Semiconductor devices including through silicon via electrodes and methods of fabricating the same
CN103178002A (zh) * 2011-12-22 2013-06-26 中芯国际集成电路制造(上海)有限公司 空气隙、空气隙的形成方法及半导体器件
CN103715134A (zh) * 2012-09-29 2014-04-09 中芯国际集成电路制造(上海)有限公司 半导体器件及其形成方法
US20150054139A1 (en) * 2013-03-15 2015-02-26 Globalfoundries Inc. Through-silicon via with sidewall air gap
CN106024868A (zh) * 2015-03-27 2016-10-12 三星电子株式会社 半导体装置
CN106486418A (zh) * 2015-08-31 2017-03-08 台湾积体电路制造股份有限公司 半导体装置及其制造方法
KR20180012920A (ko) * 2016-07-27 2018-02-07 삼성전자주식회사 반도체 장치 및 반도체 장치의 제조 방법
CN107946230A (zh) * 2017-11-15 2018-04-20 上海华虹宏力半导体制造有限公司 半导体器件及其制备方法
CN108807409A (zh) * 2017-04-28 2018-11-13 三星电子株式会社 半导体装置及其制造方法
CN208655631U (zh) * 2018-09-05 2019-03-26 长鑫存储技术有限公司 互连结构及半导体器件

Family Cites Families (29)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6599778B2 (en) * 2001-12-19 2003-07-29 International Business Machines Corporation Chip and wafer integration process using vertical connections
US7276787B2 (en) * 2003-12-05 2007-10-02 International Business Machines Corporation Silicon chip carrier with conductive through-vias and method for fabricating same
JP5117698B2 (ja) * 2006-09-27 2013-01-16 ルネサスエレクトロニクス株式会社 半導体装置
US8283785B2 (en) * 2010-09-20 2012-10-09 Micron Technology, Inc. Interconnect regions
TW201327756A (zh) * 2011-12-26 2013-07-01 Ind Tech Res Inst 穿基板介層物結構及其製造方法
KR20130092884A (ko) * 2012-02-13 2013-08-21 에스케이하이닉스 주식회사 반도체 소자의 배선 구조체 및 제조 방법
US8779559B2 (en) * 2012-02-27 2014-07-15 Qualcomm Incorporated Structure and method for strain-relieved TSV
JP6035520B2 (ja) * 2012-04-26 2016-11-30 パナソニックＩｐマネジメント株式会社 半導体装置およびその製造方法
US9034756B2 (en) * 2012-07-26 2015-05-19 Taiwan Semiconductor Manufacturing Company, Ltd. Integrated circuit interconnects and methods of making same
KR102003523B1 (ko) * 2012-08-17 2019-07-24 삼성전자주식회사 금속 플러그를 포함하는 반도체 장치 및 그 제조 방법
KR102017613B1 (ko) * 2013-02-19 2019-09-03 삼성전자주식회사 반도체 소자 및 그 제조 방법
US9401329B2 (en) * 2013-03-12 2016-07-26 Taiwan Semiconductor Manufacturing Company, Ltd. Interconnect structure and method of forming the same
KR102044275B1 (ko) * 2013-07-31 2019-11-14 에스케이하이닉스 주식회사 에어갭을 구비한 반도체장치 및 그 제조 방법
KR102119829B1 (ko) * 2013-09-27 2020-06-05 에스케이하이닉스 주식회사 반도체 장치 및 그 제조 방법
US9099465B2 (en) * 2013-10-14 2015-08-04 Stmicroelectronics, Inc. High aspect ratio vias for high performance devices
US9691773B2 (en) * 2013-11-01 2017-06-27 Nanya Technology Corp. Silicon buried digit line access device and method of forming the same
US20150162277A1 (en) * 2013-12-05 2015-06-11 International Business Machines Corporation Advanced interconnect with air gap
KR102247918B1 (ko) * 2014-04-07 2021-05-06 삼성전자주식회사 반도체 장치 및 이의 제조 방법
US9496169B2 (en) * 2015-02-12 2016-11-15 Taiwan Semiconductor Manufacturing Company, Ltd. Method of forming an interconnect structure having an air gap and structure thereof
JP6509635B2 (ja) * 2015-05-29 2019-05-08 東芝メモリ株式会社 半導体装置、及び、半導体装置の製造方法
WO2017052472A1 (en) * 2015-09-22 2017-03-30 Agency For Science, Technology And Research Semiconductor device and method of forming the same
CN106960844B (zh) * 2016-01-11 2021-05-18 联华电子股份有限公司 半导体元件及其制作方法
US10229851B2 (en) * 2016-08-30 2019-03-12 International Business Machines Corporation Self-forming barrier for use in air gap formation
US9786760B1 (en) * 2016-09-29 2017-10-10 International Business Machines Corporation Air gap and air spacer pinch off
TWI716818B (zh) * 2018-02-28 2021-01-21 美商應用材料股份有限公司 形成氣隙的系統及方法
US11244898B2 (en) * 2018-06-29 2022-02-08 Taiwan Semiconductor Manufacturing Co., Ltd Integrated circuit interconnect structures with air gaps
JP7065741B2 (ja) * 2018-09-25 2022-05-12 東京エレクトロン株式会社 半導体装置の製造方法
US10714382B2 (en) * 2018-10-11 2020-07-14 International Business Machines Corporation Controlling performance and reliability of conductive regions in a metallization network
TWI713978B (zh) * 2019-01-19 2020-12-21 力晶積成電子製造股份有限公司 半導體元件及其製造方法

Patent Citations (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1763959A (zh) * 2004-10-20 2006-04-26 海力士半导体有限公司 半导体器件及其制造方法
US20070167004A1 (en) * 2005-06-14 2007-07-19 John Trezza Triaxial through-chip connection
JP2008103385A (ja) * 2006-10-17 2008-05-01 Matsushita Electric Ind Co Ltd 半導体装置の製造方法
US20130127019A1 (en) * 2011-11-18 2013-05-23 Samsung Electronics Co., Ltd. Semiconductor devices including through silicon via electrodes and methods of fabricating the same
CN103178002A (zh) * 2011-12-22 2013-06-26 中芯国际集成电路制造(上海)有限公司 空气隙、空气隙的形成方法及半导体器件
CN103715134A (zh) * 2012-09-29 2014-04-09 中芯国际集成电路制造(上海)有限公司 半导体器件及其形成方法
US20150054139A1 (en) * 2013-03-15 2015-02-26 Globalfoundries Inc. Through-silicon via with sidewall air gap
CN106024868A (zh) * 2015-03-27 2016-10-12 三星电子株式会社 半导体装置
CN106486418A (zh) * 2015-08-31 2017-03-08 台湾积体电路制造股份有限公司 半导体装置及其制造方法
KR20180012920A (ko) * 2016-07-27 2018-02-07 삼성전자주식회사 반도체 장치 및 반도체 장치의 제조 방법
CN108807409A (zh) * 2017-04-28 2018-11-13 三星电子株式会社 半导体装置及其制造方法
CN107946230A (zh) * 2017-11-15 2018-04-20 上海华虹宏力半导体制造有限公司 半导体器件及其制备方法
CN208655631U (zh) * 2018-09-05 2019-03-26 长鑫存储技术有限公司 互连结构及半导体器件

Also Published As

Publication number Publication date
CN112670237B (zh) 2023-11-17
US10896848B1 (en) 2021-01-19
TWI722666B (zh) 2021-03-21
TW202117872A (zh) 2021-05-01

Similar Documents

Publication Publication Date Title
TWI479554B (zh) 晶圓穿孔及其製造方法
US10854514B2 (en) Microelectronic devices including two contacts
US10832983B2 (en) Semiconductor device having a trench type device isolation film and method for fabricating the same
US20120068179A1 (en) Semiconductor device and manufacturing method thereof
US11152307B2 (en) Buried local interconnect
CN112119494B (zh) 半导体装置和其制作方法
KR20220034001A (ko) 3d 컴팩트 소자 설계를 사용하는 첨단 3d 기술 아키텍처 레이아웃
US11183429B2 (en) Method of manufacturing a semiconductor device including forming a gate insulating material layer on a protection layer and removing the gate insulation material layer and the protection layer on the first region
US9786593B1 (en) Semiconductor device and method for forming the same
US10559649B2 (en) Metal insulator metal capacitor with extended capacitor plates
CN112670237B (zh) 半导体装置的制造方法
US10685872B2 (en) Electrically isolated contacts in an active region of a semiconductor device
US20210327762A1 (en) Reducing parasitic capacitance within semiconductor devices
US10229968B2 (en) Advanced metal insulator metal capacitor
US20220181351A1 (en) Contact pads of three-dimensional memory device and fabrication method thereof
WO2022120630A1 (en) Contact pads of three-dimensional memory device and fabrication method thereof
US20240203878A1 (en) Enlarged shallow trench isolation for backside power
CN113451299B (zh) 半导体元件结构及其形成方法
CN110021598B (zh) 应变层的形成方法、半导体器件及其制造方法
US20240203792A1 (en) Self-aligned backside gate contacts
JP2023050164A (ja) 集積チップを形成する方法、及び、集積チップ（裏側パワーレール）
CN112750704A (zh) 半导体装置结构的形成方法
CN118213401A (zh) 一种垂直晶体管的制备方法及垂直晶体管
WO2023105345A1 (en) Buried power rail at tight cell-to-cell space
TW202036719A (zh) 半導體裝置以及製造半導體裝置的方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant