TWI709956B - 脈衝產生電路及半導體裝置 - Google Patents

脈衝產生電路及半導體裝置 Download PDF

Info

Publication number
TWI709956B
TWI709956B TW107102092A TW107102092A TWI709956B TW I709956 B TWI709956 B TW I709956B TW 107102092 A TW107102092 A TW 107102092A TW 107102092 A TW107102092 A TW 107102092A TW I709956 B TWI709956 B TW I709956B
Authority
TW
Taiwan
Prior art keywords
transistor
film
gate
source
drain
Prior art date
Application number
TW107102092A
Other languages
English (en)
Other versions
TW201818395A (zh
Inventor
三宅博之
豊高耕平
Original Assignee
日商半導體能源研究所股份有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 日商半導體能源研究所股份有限公司 filed Critical 日商半導體能源研究所股份有限公司
Publication of TW201818395A publication Critical patent/TW201818395A/zh
Application granted granted Critical
Publication of TWI709956B publication Critical patent/TWI709956B/zh

Links

Images

Classifications

    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
    • G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
    • G09G3/3611—Control of matrices with row and column drivers
    • G09G3/3674—Details of drivers for scan electrodes
    • G09G3/3677—Details of drivers for scan electrodes suitable for active matrices only
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
    • G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
    • G09G3/3611—Control of matrices with row and column drivers
    • G09G3/3648—Control of matrices with row and column drivers using an active matrix
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
    • G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
    • G09G3/3611—Control of matrices with row and column drivers
    • G09G3/3696—Generation of voltages supplied to electrode drivers
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G5/00—Control arrangements or circuits for visual indicators common to cathode-ray tube indicators and other visual indicators
    • G09G5/18—Timing circuits for raster scan displays
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C19/00—Digital stores in which the information is moved stepwise, e.g. shift registers
    • G11C19/28—Digital stores in which the information is moved stepwise, e.g. shift registers using semiconductor elements
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K3/00—Circuits for generating electric pulses; Monostable, bistable or multistable circuits
    • H03K3/02—Generators characterised by the type of circuit or by the means used for producing pulses
    • H03K3/353—Generators characterised by the type of circuit or by the means used for producing pulses by the use, as active elements, of field-effect transistors with internal or external positive feedback
    • H03K3/356—Bistable circuits
    • H03K3/356017—Bistable circuits using additional transistors in the input circuit
    • H03K3/356026—Bistable circuits using additional transistors in the input circuit with synchronous operation
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2230/00—Details of flat display driving waveforms
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/04—Structural and physical details of display devices
    • G09G2300/0404—Matrix technologies
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/04—Structural and physical details of display devices
    • G09G2300/0404—Matrix technologies
    • G09G2300/0413—Details of dummy pixels or dummy lines in flat panels
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/02—Addressing, scanning or driving the display screen or processing steps related thereto
    • G09G2310/0202—Addressing of scan or signal lines
    • G09G2310/0205—Simultaneous scanning of several lines in flat panels
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/02—Addressing, scanning or driving the display screen or processing steps related thereto
    • G09G2310/0264—Details of driving circuits
    • G09G2310/0278—Details of driving circuits arranged to drive both scan and data electrodes
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/02—Addressing, scanning or driving the display screen or processing steps related thereto
    • G09G2310/0264—Details of driving circuits
    • G09G2310/0286—Details of a shift registers arranged for use in a driving circuit
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/02—Addressing, scanning or driving the display screen or processing steps related thereto
    • G09G2310/0264—Details of driving circuits
    • G09G2310/0291—Details of output amplifiers or buffers arranged for use in a driving circuit
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/30—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
    • G09G3/32—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED]
    • G09G3/3208—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED]
    • G09G3/3266—Details of drivers for scan electrodes

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Chemical & Material Sciences (AREA)
  • Multimedia (AREA)
  • Control Of Indicators Other Than Cathode Ray Tubes (AREA)
  • Liquid Crystal Display Device Control (AREA)
  • Liquid Crystal (AREA)
  • Thin Film Transistor (AREA)
  • Shift Register Type Memory (AREA)
  • Control Of El Displays (AREA)

Abstract

兩個閘極驅動器各包括由單一導電型的電晶體構成的移位暫存器和多工解訊器。將兩個閘極驅動器設置在像素部的左右側。閘極線按每M行交替地連接於左右側的閘極驅動器。移位暫存器包括串接連接的k個第一單元電路。多工解訊器包括從第一單元電路輸入信號且各連接於M條閘極線的k個第二單元電路。第二單元電路從M條閘極線中選擇一條或多條輸出來自第一單元電路的輸入信號的佈線，並對所選的佈線輸出來自第一單元電路的信號。由於可以從1級的移位暫存器的輸出對M條閘極線輸出閘極信號，因此可以縮短移位暫存器的寬度。

Description

脈衝產生電路及半導體裝置
本發明係關於一種半導體裝置及其驅動方法等。本發明尤其係關於一種顯示裝置的電路。
請注意，在本說明書中，半導體裝置是指包含半導體元件(電晶體、二極體等)的電路及包含該電路的裝置。另外，半導體裝置是指能夠利用半導體特性而發揮作用的任何裝置。例如，積體電路、具有積體電路的晶片、顯示裝置、發光裝置、照明裝置以及電子裝置等都是半導體裝置。
主動矩陣型的顯示裝置的螢幕包含配置為陣列狀的多個像素。各像素組態有電路。設置在同一行的像素電路連接於該行的閘極線，設置在同一列的像素電路連接於該列的源極線。像素電路中設置有由輸入到閘極線的閘極信號控制開啟或關閉狀態的開關。藉由由閘極驅動器依次向垂直方向排列的閘極線供應脈衝信號，像素按行被選擇。對應於影像信號的源極信號從源極線被輸入到所選 行的像素電路中。
另外，作為實現主動矩陣型的顯示裝置的小型化、輕量化及窄邊框化的一個方法，已知有閘極驅動器形成於與像素部相同的基板上的方法。可以使用n通道型或p通道型的導電型的電晶體製造顯示裝置的像素電路。唯，為了減少製程步驟數並降低製造成本而製造邊框寬度窄的顯示裝置，較佳使用單一導電型的電晶體取代使用CMOS電路設計閘極驅動器。
閘極驅動器的主要電路為移位暫存器。例如，專利文獻1及專利文獻2公開了包含單一導電型的電晶體的移位暫存器。專利文獻1公開了將多工解訊器(demultiplexer)連接於移位暫存器的輸出端子的閘極驅動器。專利文獻2公開了實現螢幕顯示資料部分改寫的部分驅動的閘極驅動器。
[專利文獻1]日本專利申請公開第2011-090761號公報
[專利文獻2]日本專利申請公開第2011-209714號公報
於是，本發明的一個實施方式的目標之一是提供一種具有從1級的移位暫存器的輸出信號產生輸出到多個佈線的脈衝信號的功能且包含單一導電型的電晶體的新穎的電路。另外，本發明的一個實施方式的目標之一是提供一種因閘極驅動器的佈局設計而邊框寬度窄的 顯示裝置。另外，本發明的一個實施方式的目標之一是提供一種能夠實現顯示裝置的部分驅動的新穎的閘極驅動器。
請注意，多個目標的記載不妨礙彼此的目標的存在。請注意，本發明的一個實施方式並不一定必須實現所有上述目標。另外，從說明書、圖式、申請專利範圍等的記載看來上述以外的目標是顯然的，且這些目標也會成為本發明的一個實施方式的目標。
本發明的一個實施方式是一種具有對多個佈線依次輸出脈衝信號的功能且包含單一導電型的電晶體的脈衝產生電路，該脈衝產生電路包括：串接連接(Cascade Connection)的k(k是2以上的整數)級的第一單元電路；以及輸入端子與一個第一單元電路連接且輸出端子與M(M為2以上的整數)條佈線連接的k個第二單元電路，其中第一單元電路產生第一信號，並將第一信號輸出至下一級的第一單元電路，第一單元電路還產生第二信號，並將第二信號輸出至上一級的第一單元電路，根據從上一級的第一單元電路輸入的第一信號開始對第二單元電路輸出第三信號，並根據從下一級的第一單元電路輸入的第二信號停止對第二單元電路輸出第三信號，並且第二單元電路從第三信號產生M個脈衝信號，並將M個脈衝信號輸出至M條佈線。
在上述的實施方式的脈衝產生電路中，第一單元電路也可以產生第四信號，並將第四信號輸出至第二 單元電路，且第二單元電路也可以根據第四信號對M條佈線輸入固定電壓。
在上述的實施方式的脈衝產生電路中，第二單元電路也可以產生如下M個脈衝信號：具有對應於M個控制信號的脈衝寬度的脈衝寬度。
藉由將上述的實施方式的脈衝產生電路用於產生閘極信號的閘極驅動器，可以提供顯示裝置。
根據本發明的一個實施方式，能夠提供一種具有從1級的移位暫存器的輸出信號產生輸出至多個佈線的脈衝信號的功能且包含單一導電型的電晶體的新穎的電路。根據本發明的一個實施方式，能夠提供一種因閘極驅動器的佈局設計而邊框寬度窄的顯示裝置。
10‧‧‧液晶顯示裝置(LCD)
20‧‧‧像素部
21、22‧‧‧閘極驅動器(GDL、GDR)
23‧‧‧源極驅動器
24‧‧‧控制器
30‧‧‧像素電路
31‧‧‧閘極線
32‧‧‧源極線
33‧‧‧液晶元件
34‧‧‧電晶體
35‧‧‧電容器
36‧‧‧佈線
37‧‧‧偽閘極線
100‧‧‧移位暫存器
101‧‧‧單元電路(GSR)
102‧‧‧偽單元電路(dmyGSR)
110‧‧‧多工解訊器
111‧‧‧單元電路(DEMUX)
112‧‧‧偽單元電路(dmyDEMUX)
121‧‧‧單元電路(PGC)
122‧‧‧偽單元電路(dmyPGC)
131‧‧‧單元電路(BUF)
132‧‧‧單元電路(BUF)
201‧‧‧佈線
202‧‧‧佈線
303‧‧‧電晶體
304‧‧‧電容器
305‧‧‧液晶元件
313‧‧‧電晶體
314‧‧‧電容器
315‧‧‧電容器
401‧‧‧基板
402‧‧‧基板
411‧‧‧閘極線
412‧‧‧佈線
413‧‧‧電極
421‧‧‧源極線
422‧‧‧汲極線
424‧‧‧源極線
425‧‧‧電極
426‧‧‧佈線
431‧‧‧電極
432‧‧‧像素電極
440‧‧‧氧化物半導體膜
441‧‧‧氧化物半導體膜
442‧‧‧氧化物半導體膜
443‧‧‧氧化物半導體膜
444‧‧‧電極
451‧‧‧絕緣膜
452‧‧‧絕緣膜
453‧‧‧絕緣膜
453a‧‧‧絕緣膜
453b‧‧‧絕緣膜
454‧‧‧絕緣膜
461‧‧‧配向膜
460‧‧‧液晶層
470‧‧‧間隔物
471‧‧‧遮光膜
472‧‧‧有色膜
493‧‧‧開口
494‧‧‧開口
510‧‧‧絕緣膜
511‧‧‧電極
512‧‧‧像素電極
513‧‧‧絕緣膜
9000‧‧‧桌子
9001‧‧‧外殼
9003‧‧‧顯示部
9004‧‧‧桌腿
9005‧‧‧電源供應線
9100‧‧‧電視機
9101‧‧‧外殼
9103‧‧‧顯示部
9105‧‧‧支架
9109‧‧‧操作鍵
9110‧‧‧遙控器
9200‧‧‧電腦
9201‧‧‧主體
9202‧‧‧外殼
9203‧‧‧顯示部
9204‧‧‧鍵盤
9205‧‧‧外部連接埠
9206‧‧‧指向裝置
9600‧‧‧平板終端
9630‧‧‧外殼
9631a‧‧‧顯示部
9631b‧‧‧顯示部
9033‧‧‧扣件
9034‧‧‧顯示模式切換開關
9035‧‧‧電源開關
9036‧‧‧省電模式切換開關
9038‧‧‧操作開關
9633‧‧‧太陽能電池
9634‧‧‧充放電控制電路
9635‧‧‧電池
9636‧‧‧DCDC轉換器
圖1是顯示液晶顯示裝置的結構的一個例子的方塊圖；圖2A和圖2B是顯示液晶面板的結構的一個例子的平面圖；圖2C和圖2D是顯示像素電路的結構的一個例子的電路圖；圖3是顯示閘極驅動器的結構的一個例子的方塊圖；圖4A是顯示實施方式中的閘極驅動器的佈線群及電路的配置例子的示意圖；圖4B是顯示習知的閘極驅動器的佈線群及電路的配置例子的示意圖； 圖5是顯示閘極驅動器(左側)的結構的一個例子的方塊圖；圖6是顯示閘極驅動器(右側)的結構的一個例子的方塊圖；圖7是顯示閘極驅動器的驅動方法的一個例子的時序圖；圖8A是顯示單元電路(GSR)的結構的一個例子的電路圖；圖8B是顯示單元電路(GSR)的結構的一個例子的方塊圖；圖9A是顯示偽單元電路(dmyGSR)的結構的一個例子的電路圖；圖9B是顯示偽單元電路(dmy GSR)的結構的一個例子的方塊圖；圖10A和圖10B是顯示單元電路(DEMUX)的結構的一個例子的方塊圖；圖10C和圖10D是顯示偽單元電路(dmyDEMUX)的結構的一個例子的方塊圖；圖11A是顯示單元電路(BUF)的結構的一個例子的方塊圖；圖11B和圖11C是顯示單元電路(BUF)的結構的一個例子的電路圖；圖12是顯示單元電路(GSR)的驅動方法的一個例子的時序圖；圖13是顯示單元電路(GSR)的結構的一個例子的電路圖；圖14是顯示單元電路(GSR)的結構的一個例子的電路圖； 圖15A是顯示單元電路(GSR)的結構的一個例子的電路圖；圖15B是顯示單元電路(GSR)的結構的一個例子的方塊圖；圖16A是顯示單元電路(GSR)的結構的一個例子的電路圖；圖16B是顯示單元電路(GSR)的結構的一個例子的方塊圖；圖17是顯示閘極驅動器(左側)的結構的一個例子的方塊圖；圖18是顯示閘極驅動器(右側)的結構的一個例子的方塊圖；圖19是顯示像素電路的結構的一個例子的平面圖；圖20是顯示LC面板(像素電路及驅動器)的結構的一個例子的剖面圖；圖21A至圖21C是顯示LC面板的元件基板的製造方法的一個例子的剖面圖；圖22A至圖22C是顯示圖21C之後的步驟的一個例子的剖面圖；圖23A至圖23C是顯示圖22C之後的步驟的一個例子的剖面圖；圖24A至圖24C是顯示圖23C之後的步驟的一個例子的剖面圖；圖25A至圖25C是顯示LC面板的相對基板的製造方法的一個例子的剖面圖；圖26A至圖26C是顯示像素電路的結構的一個例子 的剖面圖；圖27A至圖27C是顯示電子裝置的一個例子的圖；圖28A至圖28C是顯示電子裝置的一個例子的圖。
以下參照圖式對本發明的實施方式進行詳細說明。請注意，本發明不侷限於以下說明，所屬技術領域中具有通常知識者可以很容易地理解一個事實，就是本發明在不脫離其精神及其範圍的條件下，其方式及詳細內容可以被變換為各種各樣的形式。因此，本發明不應該被解釋為僅限定於以下所示的實施方式的記載內容中。
請注意，在用來說明發明的實施方式的圖式中，使用相同的元件符號來表示相同的部分或具有相同功能的部分而省略其重複說明。
實施方式1
在本實施方式中，作為半導體裝置的一個例子，說明液晶顯示裝置(以下稱為LCD)。
〈LCD的結構例子〉
LCD是包括液晶面板(LC面板)、控制器、電源電路以及背光模組等的半導體裝置。圖1是顯示主動型的LCD的結構的一個例子的方塊圖。圖2A和圖2B顯示構成LCD的液晶面板(LC面板)的結構的一個例子。
如圖1所示，LCD10包括：像素部20；閘極驅動器21；閘極驅動器22；源極驅動器23；以及控制器24。圖2A顯示像素部20與所有驅動器(21、22、23)製造在同一基板上的LC面板的結構的一個例子，圖2B顯示像素部20與閘極驅動器(21、22)製造在同一基板上的LC面板的結構的一個例子。
[LC面板]
LC面板也被稱為液晶(LC)模組。藉由在外殼中安裝LC面板、其控制電路、電源電路以及背光模組等，來構成液晶顯示裝置。
圖2A顯示像素部20及驅動器(21、22、23)為包含同一導電型的電晶體的電路的情況的LC面板的結構例子。LC面板51包括基板61及基板62兩個基板。基板61上製造有像素部20、驅動器(21、22、23)以及端子部65。
端子部65中形成有用來將像素部20及驅動器(21、22、23)連接於外部的電路的多個端子。端子部65連接於FPC66(FPC：Flexible printed circuits(撓性印刷電路))。在此，端子部65不與FPC66連接的結構也包括在LC面板中。
基板61與基板62由其之間的間隔物維持設置液晶層的間隙(單元間隙(cell gap))的狀態而相互對置。間隔物被設置於基板61和基板62中的一個。或 者，間隔物被密封於基板61與基板62之間。
在基板61與基板62相互對置的區域的周邊部設置有密封構件63。由密封構件63在基板61與基板62之間密封液晶層。此外，藉由以與驅動器(21、22、23)重疊的方式設置密封構件63，可以縮短無助於LC面板51的顯示的邊框寬度。
在LC面板51中，像素部20及驅動器(21、22、23)的電晶體包含同一導電型。請注意，當源極驅動器23包含n通道型和p通道型的兩者的導電型的電晶體時，可不將源極驅動器23與像素部20及閘極驅動器(21、22)一起形成在基板61上，而將源極驅動器23安裝於IC晶片，並將該IC晶片安裝於基板61。
圖2B顯示上述結構例子的LC面板。如圖2B所示，在LC面板52中，TCP68(TCP：Tape Carrier Package(帶載封裝))中安裝有包含源極驅動器23的IC晶片。請注意，未圖示TCP68中的連接於IC晶片的FPC。基板61上製造有連接於TCP68的端子部67。端子部67中形成有用來連接像素部20的源極線與TCP68的多個端子。請注意，未安裝TCP68的狀態也被視為本實施方式的液晶面板的一個結構例子。
另外，當能夠使用與像素部20及閘極驅動器(21、22)同一導電型的電晶體製造源極驅動器23的一部分的電路時，將該電路一起形成於基板61，並將其他的電路安裝於IC晶片中。
請注意，對IC晶片的安裝方法沒有特別的限制。也可以採用將裸晶片(bare chip)直接安裝於基板61的方式(COG：Chip on Glass(玻璃覆晶))。此外，也可以使用薄膜上系統(SOF)代替TCP，將IC晶片安裝於SOF，並將SOF安裝於基板61。
[像素部、像素電路]
如圖1所示，像素部20包括：配置為陣列狀的多個像素電路30；向垂直方向排列的多個閘極線31；以及向水平方向排列的多個源極線32。同一行的像素電路30連接於該行的閘極線31，而同一列的像素電路30連接於該列的源極線32。
圖2C是顯示像素電路30的結構的一個例子的電路圖。像素電路30包括液晶元件33、電晶體34以及電容器35。
液晶元件33包括兩個電極和夾在兩個電極中的液晶層。其中一個電極連接於電晶體34，而另一個電極被輸入電壓VCOM_T。電晶體34被用作將液晶元件33連接於源極線32的開關。電容器35被用作用來保持液晶元件33的兩個電極之間的電壓的儲存電容器。
當電晶體34處於開啟狀態時，液晶元件33及電容器35根據源極線32的電位進行放電或充電。根據保持在液晶元件33及電容器35的電壓，液晶層的配向狀態產生變化，而造成液晶元件33的穿透率變化。
請注意，藉由改變像素電路30的電路結構，可以得到LCD以外的顯示裝置。例如，當顯示裝置為電子紙時，在圖2C中，可以利用電子粉流體方式等進行顯示的顯示元件代替液晶元件33。
當顯示裝置為電致發光(EL)顯示裝置時，可將圖2D的像素電路40設置於像素部20。像素電路40包括：EL元件41；電晶體42；電晶體43；以及電容器44。
EL元件41包括兩個電極(陽極及陰極)和夾在兩個電極中的發光層。其中一個電極連接於被輸入有恆電壓的佈線45。發光層至少包含發光物質。發光物質的例子包含，有機EL材料和無機EL材料等。此外，發光層的發光包含，有從單重激發態回到基態時的發光(螢光)及從三重激發態回到基態時的發光(磷光)。
EL元件41是可以根據在兩個電極間流動的電流改變發光強度的元件。在此，根據在電晶體43流動的電流調節EL元件41的發光強度。也就是說，根據電晶體43的閘極的電壓調節EL元件41的發光強度。
電容器44連接於電晶體43的閘極與被供應恆電壓的佈線46之間。電容器44被用作保持電晶體43的閘極的電壓的儲存電容器。電晶體42被用作連接電晶體43的閘極與源極線32的開關。當電晶體42處於開啟狀態時，連接於電晶體43的閘極的電容器44根據在電晶體42中流動的電流進行充電或放電。
[控制器]
控制器24用於控制LCD10。影像信號及用來控制螢幕的改寫的同步信號被輸入到控制器24。作為同步信號，例如有水平同步信號、垂直同步信號以及基準時脈信號等。
[源極驅動器]
源極線32連接於源極驅動器23。源極驅動器23具有由從控制器24輸入的影像信號產生資料信號，並輸出到源極線32的功能。
[閘極驅動器]
閘極驅動器21、22的電晶體是由單一導電型的電晶體製造的。
閘極驅動器21、22各具有根據從控制器24輸入的控制信號對閘極線31輸出閘極信號的功能。閘極信號是用來選擇輸入資料信號的像素電路30的信號。閘極線31連接於閘極驅動器21和閘極驅動器22中的一個。
當如LCD10那樣在像素部的左側和右側設置閘極驅動器時，傳統上，都是將奇數行的閘極線連接於一個閘極驅動器，而將偶數行的閘極線連接於另一個閘極驅動器。也就是說，按每一行交替地更換閘極線所連接的閘 極驅動器。
相比之下，在LCD10中，按每M行(M為2以上的整數)交替地更換連接於閘極線31的驅動器，即閘極驅動器21和閘極驅動器22。在圖1所示的例子中，M為4。
如圖1所示，閘極線31按每4行交替地連接於閘極驅動器21或閘極驅動器22。換言之，在像素部20中，閘極線31按每M行分組，被分組的閘極線群交替地連接於閘極驅動器21和閘極驅動器22。
下面，參照圖3說明閘極驅動器21、22的具體結構。
〈閘極驅動器的結構例子〉
圖3是顯示閘極驅動器21、22的結構的一個例子的方塊圖。
請注意，在下面的說明中，右、左、上、下等顯示位置的用語、行號和列號是以圖1的電路及佈線的配置為基準的。例如，將閘極驅動器21稱為左側閘極驅動器，並將閘極驅動器22稱為右側閘極驅動器。為了明確地顯示閘極驅動器21、22的配置，將閘極驅動器21稱為“GDL21”，並將閘極驅動器22稱為“GDR22”。
為了區分信號和佈線是有關於GDL21還是有關於GDR22時，在該用語或符號上附加“R”“L”來區分。
此外，在相同的要素(信號或電路)中，為 了顯示行號、列號和順序等，對用語附加“_1”或“[L1]”等識別號。例如，對相同的閘極線31附加識別號GL_9和GL_R5，GL_9表示在像素部20整體中的第9行的閘極線31，而GL_R5表示連接於GDR22的第五行的閘極線31。
如圖3所示，GDL21與GDR22各具有相同的結構。GDL21及GDR22各包括移位暫存器100及多工解訊器(demultiplexer)110。移位暫存器100包括串接連接的m級(m是2以上的整數)的單元電路101(GSR)。多工解訊器110包括m個單元電路111(DEMUX)。
[移位暫存器]
單元電路101各為1級的移位暫存器。單元電路101具有根據控制信號(CLK)將輸入的啟動脈衝信號(start pulse signal)(SP)傳送至下一級的單元電路101的功能。
下面將單元電路101稱為GSR101。相似第，有時也使用圖式中記載的其他用語表示其他電路或信號等。
GSR101至少具有產生第一脈衝信號、第二脈衝信號及第三脈衝信號的功能。第一脈衝信號是對應於被傳送的啟動脈衝信號的信號，此外，也是成為設定(set)工作的觸發信號的控制信號(設定信號)。第一脈衝信號被輸出到下一級的GSR101。第二脈衝信號是成為重設(reset)工作的觸發信號的控制信號(重設信 號)，被輸出到上一級的GSR101。第三脈衝信號是用來產生閘極信號的脈衝信號，被輸出到DEMUX111。
請注意，偽單元電路102(dmyGSR)連接於最後一級(第m級)的GSR101。dmyGSR102是用來對最後一級的GSR101輸出第二脈衝信號(重設信號)的電路，並且，從最後一級的GSR101輸入第一脈衝信號(設定信號)至此。
[多工解訊器]
移位暫存器100連接於多工解訊器110的輸入端子，從移位暫存器100輸入第三脈衝信號。多條(這裡是4m條)閘極線31連接於多工解訊器110的輸出端子。多工解訊器110具有如下功能：從4m條的閘極線31中選擇一條或多條輸出信號的佈線，並對所選的佈線輸出來自移位暫存器100的輸入信號。多工解訊器110的輸出信號是閘極信號。
多工解訊器110包括m個單元電路111(DEMUX)。由於單元電路111也具有多工解訊器的功能，因此多工解訊器110也可以被稱為多工解訊器群。
(單元電路：DEMUX)
DEMUX111具有如下功能：由輸入的一個信號產生多個(在此為4個)脈衝信號，並將產生的多個脈衝信號依次輸出至多條佈線。以DEMUX[L1]為例說明該動作： DEMUX[L1]根據4個控制信號PWCL1至PWCL4由從GSR[L1]輸入的第三脈衝信號產生4個脈衝信號，並將這4個脈衝信號依次輸出至閘極線GL_L1至GL_L4。
在GDL21中，第(8k-7)行至第(8k-4)行的閘極線31連接於DEMUX111[Lk](k是1以上的整數)。此外，在GDR22中，第(8k-3)行至第(8k)行的閘極線31連接於DEMUX111[Rk](第k級的單元電路111)。
請注意，在圖3的例子中，雖然顯示每4條閘極線31連接於DEMUX111的例子，但是一般來說，也可以將每M條(M是2以上的整數)閘極線31連接於DEMUX111。在此情況下，第(2Mk-2M+1)行至第(2Mk-M)行的閘極線31連接於DEMUX111[Lk](1
Figure 107102092-A0101-12-0016-54
k
Figure 107102092-A0101-12-0016-55
m，k是整數)。第(2Mk-M+1)行至第(2Mk)行的閘極線31連接於DEMUX111[Rk]。DEMUX111根據M個控制信號選擇1條或多條閘極線31，並對所選的閘極線31輸出來自GSR101的輸入信號。
(偽單元電路：dmyDEMUX)
多工解訊器110包括連接到偽單元電路102(dmyGSR)的偽單元電路112(dmyDEMUX)。兩條偽閘極線37連接到dmyDEMUX112。dmyDEMUX112具有與DEMUX111同樣的功能，即：根據兩個控制信號PWCL1、PWCL2將dmyGSR102的輸出信號依次輸入至兩個偽閘極線37的功 能。
請注意，也可以不設置dmyDEMUX112。當設置dmyDEMUX112的情況下，也可以不設置偽閘極線37。當設置偽閘極線37的情況下，在像素部20中既可以設置又可以不設置連接於偽閘極線37的像素電路30。當設置連接於偽閘極線37的像素電路30的情況下，既可以將像素電路30設置於所有列，又可以將像素電路30只設置於一部分的列。
(單元電路：PGC)
另外，GDL21和GDR22還包括m個單元電路121(PGC)和1個偽單元電路122(dmyPGC)。
PGC121是包括GSR101和DEMUX111的電路，dmyPGC是包括dmyGSR102和dmyDEMUX112的電路，PGC121和dmyPGC都具有產生多個脈衝信號的功能。PGC121是對多條閘極線31輸出閘極信號的電路，dmyPGC122是對1條或多條偽閘極線37輸出閘極信號的電路。
〈窄邊框〉
如圖3所示，由於能夠由1級的GSR101(1級的PGC121)對多條閘極線31輸出閘極信號，因此能夠減小在各閘極驅動器21、22中的電路及佈線群的每行的所占面積。參照圖4A和圖4B說明上述情況。
圖4A和圖4B是說明本實施方式的閘極驅動器的佈局與習知的閘極驅動器的佈局的差異的示意圖，圖4A顯示本實施方式的閘極驅動器的佈局例子，圖4B顯示習知的閘極驅動器的佈局的例子。請注意，為了便於作比較，圖4B也使用與圖3及圖10B等相同的用語及符號。
在習知的例子的閘極驅動器中，對1條閘極線設置1級的GSR。相比之下，在本實施方式中，可對4條閘極線設置1級的GSR。其結果是，本實施方式的閘極驅動器的寬度Wgd比習知的閘極驅動器的寬度Wpa更窄。也就是說，藉由採用本實施方式的閘極驅動器(21、22)可以縮短LCD10的邊框寬度。
〈閘極驅動器：GDR、GDL的驅動方法例子〉
參照圖5至圖7說明GDL21及GDR22的驅動方法的一個例子。此外，還對部分改寫LCD的像素部20(螢幕)的部分(partial)驅動進行說明。
圖5是顯示GDL21的更具體的結構的一個例子的方塊圖，圖6是顯示GDR22的更具體的結構的一個例子的方塊圖。圖7是GDL21及GDR22的時序圖。
〈GDL、GDR結構例子〉
如圖5及圖6所示，GDL21與GDR22具有同樣的結構，所以在此只說明GDL21。奇數級的GSR101被輸入時脈信號CLKL1、CLKL2。偶數級的GSR101被輸入時脈信 號CLKL3、CLKL4。dmyGSR102被輸入時脈信號CLKL1、CLKL2。請注意，當最後一級的GSR101被輸入時脈信號(CLKL1、CLKL2)時，dmyGSR102被輸入時脈信號CLKL3、CLKL4。
請注意，在以下說明中，有時將“時脈信號CLKL1”簡稱為“信號CLKL1”或“CLKL1”。不僅是信號，有時電壓、電路、端子等也同樣地被簡稱。
GSR[L1]被輸入啟動脈衝信號SPL。各級的GSR101將根據信號CLKL2或信號CLKL4移動的啟動信號SPL輸出至下一級的GSR101。此外，GSR101及dmyGSR102根據信號CLKL1或信號CLKL3將重設信號輸出到上一級的GSR101。
DEMUX111被輸入時脈信號PWCL1至PWCL4及由GSR101產生的兩個信號。在DEMUX111中，根據信號PWCL1至PWCL4，由從GSR101輸入的信號產生4個脈衝信號，並依次輸出至4個輸出端子。在圖5中，對輸出DEMUX111的4個輸出信號GOUT的閘極線附加行號來作區分。
DEMUX111根據GSR101的另一個輸出信號對4個輸出端子輸出固定電壓。也就是說，在DEMUX111中，藉由在不產生脈衝信號(閘極信號)的期間中對4個輸出端子供應固定電壓，可以在該期間中將閘極線31的電壓設定為L位準。如上所述，可以將閘極線31的電壓確實地維持為使像素電路30處於非選擇狀態的電壓，因 此LCD10可以進行高品質的顯示。
不同於DEMUX111，因此PWCL1及PWCL2及來自dmyGSR102的兩個輸出信號被輸入至dmyDEMUX112以輸出兩個偽閘極信號dmyGOUT。
〈GDL、GDR的驅動方法例子〉
參照圖7的時序圖，說明GDL、GDR的驅動方法的一個例子。圖7顯示輸入至圖5的GDL21和圖6的GDR22的控制信號的波形以及GDL21和GDR22的輸出信號的波形。請注意，在圖7中，作為GDL21的輸出信號，顯示來自GSR101[L1]的輸出信號GOUT1[L1]至GOUT4[L4]，並且，作為GDR22的輸出信號，顯示來自GSR101[R1]的輸出信號GOUT5[R1]至GOUT8[R4]。
請注意，圖7是當像素電路30的電晶體34為n通道型電晶體時的時序圖，藉由對閘極線31輸入高位準(H位準)的閘極信號(GOUT)，來選擇閘極線31。
GDL21被輸入啟動脈衝信號SPL、時脈信號CLKL1至CLKL4以及時脈信號PWCL1至PWCL4。GDR22被輸入啟動脈衝信號SPR、時脈信號CLKR1至CLKR4以及時脈信號PWCR1至PWCR4。
[移位暫存器的輸入信號]
CLKL1至CLKL4與CLKR1至CLKR4是相同週期的 時脈信號。
CLKL1、CLKL3、CLKR1以及CLKR3各是相同波形的信號，其脈衝寬度為1/2週期。CLKL3是CLKL1的反轉信號，CLKR3是CLKR1的反轉信號。CLKR1是比CLKL1相位延遲了1/4週期的信號。該相位延遲與相對於信號SPL的信號SPR的相位延遲相同。
CLKL2、CLKL4、CLKR2以及CLKR4各是相同波形的信號，其脈衝寬度(處於H位準的期間)與啟始信號SPL、SPR相同，為3/8週期。
CLKL2是當CLKL1為H位準的期間中成為H位準的信號，CLKL1和CLKL2的信號在相同的時序上升。CLKL4是當CLKL3為H位準的期間中處於H位準的信號，CLKL3和CLKL4的信號在相同的時序下降。CLKR2、CLKR4也同樣。
[多工解訊器的輸入信號]
信號PWCL1至PWCL4及信號PWCR1至PWCR4是規定從DEMUX111對閘極線31輸出H位準的信號的時序的時脈信號。因此，藉由部分改變信號(PWCL1至PWCL4、PWCR1至PWCR4)的脈衝寬度，可以實現部分驅動。
在通常驅動中，信號PWCL1至PWCL4及PWCR1至PWCR4是各具有相同的週期及脈衝寬度的時脈信號，其週期為信號CLKL1至CLKL4及CLKR1至 CLKR4的1/2。此外，如圖7所示，信號PWCL1至PWCL4及PWCR1至PWCR4的脈衝分別與前後的信號的脈衝重疊。在此，脈衝重疊的期間為脈衝寬度的1/2。因此，當以PWCL1為基準時，其他信號的位元相延遲為：PWCL2為脈衝寬度的1/2倍，PWCL3為脈衝寬度的2/2倍，PWCL4為脈衝寬度的3/2倍。並且，PWCR1為脈衝寬度的4/2倍，PWCR2為脈衝寬度的5/2倍，PWCR3為脈衝寬度的6/2倍，PWCR4為脈衝寬度的7/2倍。
在期間ToutL1中，DEMUX[L1]將來自GSR[L1]的輸入信號分配至4個輸出端子，從該4個輸出端子分別輸出GOUT1至GOUT4。ToutL1始於CLKL1的上升且終於CLKL2的上升。DEMUX[L1]在PWCL1為H位準的期間中輸出H位準的GOUT1。同樣地，DEMUX[L1]藉由H位準的PWCL2、PWCL3及PWCL4的輸入，分別輸出GOUT2、GOUT3及GOUT4。
在期間ToutR1中，DEMUX[R1]與DEMUX[L1]同樣地工作，輸出GOUT5至GOUT8。
藉由上述多工解訊器110的工作，以分別延遲脈衝寬度的1/2的方式分別對閘極線GL_1、GL_2、GL_3GL_4GL_5、GL_6、GL_7及GL_8輸出閘極信號GOUT1、GOUT2、GOUT3、GOUT4、GOUT5、GOUT6、GOUT7及GOUT8。
[部分驅動]
為了進行部分驅動，可以只對一部分的閘極線31輸出H位準的炸及信號GOUT的方式驅動GDL21、GDR22。在本實施方式中，藉由控制信號PWCL1至PWCL4及PWCR1至PWCR4的脈衝寬度，實現部分驅動。
明確而言，在一個圖框週期的某個期間中，將一部分的或所有的信號PWCL1至PWCL4及PWCR1至PWCR4的脈衝寬度設定為0，並將其位準設定為L。由於在該期間中所選的1行或多行的閘極線31不成為H位準，因此這些行的像素電路30不被改寫。例如，在期間ToutR1中，若PWCR1至PWCR4為L位準，第5行至第8行的像素電路30不被選擇，因此在這些行中，這些像素電路30上的顯示資料不被改寫，而顯示之前的圖框週期的影像。
如上所述，藉由採用本實施方式的閘極驅動器，可以提供窄邊框的顯示裝置，此外，還可實現顯示裝置的部分驅動。
本實施方式的閘極驅動器可以包含單一導電型的電晶體。下面，在實施方式2中說明閘極驅動器的具體的電路結構。
實施方式2
在本實施方式中，說明GDL21、GDR22包含單元電路GSR、dmyGSR、DEMUX及dmyDEMUX的電路結構。 在此，顯示包含n通道型電晶體的各單元電路GSR、dmyGSR、DEMUX及dmyDEMUX的例子。
請注意，在本實施方式中，為了簡化說明，有時不區分GDL21和GDR22的輸入信號和輸出信號。此時，例如將CLKL1至CLKL4和CLKR1至CLKR4簡稱為CLK1至CLK4。此外，為了便於理解電路的結構及工作，有時對端子和信號附加相同的用語。
〈GSR的結構例子1〉
圖8A是顯示GSR101的結構的一個例子的電路圖，圖8B是顯示GSR101的結構的一個例子的方塊圖。
GSR101包含4個輸入端子CK1、CK2、SETIN及RESIN，以及4個輸出端子SROUT(S)、SROUT(R)、FNOUT1及FNOUT2。
端子CK1是時脈信號CLK1或CLK3的輸入端子，CK2是時脈信號CLK2或CLK4的輸入端子。
端子SETIN是GSR101的設定信號(SRSET)的輸入端子，SROUT(S)是設定信號(SRSET)的輸出端子。節點FNS的電壓的變化作為信號SRSET從端子SROUT(S)輸出。端子SETIN連接於上一級的端子SROUT(S)。請注意，對第一級的SETIN輸入啟動脈衝信號SP。最後一級的端子SROUT(S)連接於dmyGSR102的端子SETIN。
端子RESIN是GSR101的重設信號(SRRES) 的輸入端子，SROUT(R)是重設信號(SRRES)的輸出端子。端子RESIN連接於下一級的端子SROUT(R)。最後一級的端子RESIN連接於dmyGSR102的端子SROUT(R)。
端子FNOUT1及FNOUT2連接於DEMUX111。
GSR101包括8個電晶體M1至M8。在此，為了便於理解電路的結構及工作，區分電晶體的源極和汲極。但是，電晶體的源極和汲極有時根據供應到電晶體的電壓互換其功能。因此，在本發明的實施方式的半導體裝置中，電晶體的源極和汲極的區別不侷限於本實施方式的記載。在此，包含n通道型電晶體的電路，所以將主要被輸入H位準的信號及電源電壓的端子(電極)稱為汲極，而將主要被輸入L位準的信號及電源電路的端子(電極)稱為源極。
GSR101被供應作為電源電壓的高電源電壓VDD及低電源電壓VSS。GSR101包括用來供應電源電壓VDD及VSS的佈線201及佈線202。電晶體M1及M3的汲極連接於佈線201。電晶體M2、M4、M6及M8的源極連接於佈線202。電晶體M5及M7的汲極分別連接於端子CK1及CK2。
在此，將電晶體M2的汲極稱為節點FN1，並將電晶體M2的閘極稱為節點FN2。FN1、FN2連接於DEMUX111，FN1、FN2的電壓的變化作為信號輸出到DEMUX111。此外，如後面所述，FN1是因自舉 (bootstrap)效應而能夠得到比VDD高的電壓的節點。
電晶體M1被用作使節點FN1改變為H位準的電路，電晶體M2被用作使節點FN1改變為L位準的電路。電晶體M1連接佈線201與節點FN1，其閘極從端子SETIN被輸入設定信號SRSET。電晶體M2連接節點FN1與佈線202，其閘極連接於節點FN2。
電晶體M3被用作使節點FN2改變為H位準的電路，電晶體M4被用作使節點FN2改變為L位準的電路。電晶體M3連接佈線201與FN2，其閘極從端子RESIN被輸入重設信號SRRES。電晶體M4連接FN2與佈線202，其閘極從端子SETIN被輸入設定信號SRSET。
電晶體M5被用作使節點FNR改變為H位準的電路，電晶體M6被用作使節點FNR改變為L位準的電路。在此，電晶體M5的源極為節點FNR。電晶體M5連接被輸入時脈信號CLK1或CLK3的端子CK1與節點FNR，其閘極連接於節點FN1。電晶體M6連接節點FNR與佈線202，其閘極連接於節點FN2。
電晶體M7被用作使節點FNS改變為H位準的電路，電晶體M8被用作使節點FNS改變為L位準的電路。在此，電晶體M7的源極為節點FNS。電晶體M7連接被輸入時脈信號CLK2或CLK4的端子CK2與節點FNS，其閘極連接於節點FN1。電晶體M8連接節點FNS與佈線202，其閘極連接於節點FN2。
〈dmyGSR的結構例子1〉
圖9A是顯示dmyGSR102的結構的一個例子的電路圖，圖9B是顯示dmyGSR102的結構的一個例子的方塊圖。
dmyGSR102是從GSR101去除了一部分不需要的功能的電路。dmyGSR102由於不輸出設定信號，因此沒有端子(SROUT(S)、RESIN)、電晶體M7以及M8。dmyGSR102與GSR101的不同之處還在於dmyGSR102中的電晶體M3的閘極連接於端子CK2。在圖5的GDL21及圖6的GDR22的結構例子中，雖然對dmyGSR102的端子CK2輸入時脈信號CLK2，但是也可以從外部對端子CK2輸入重設信號。
〈DEMUX、dmyDEMUX的結構例子1〉
圖10A及圖10B是DEMUX111的方塊圖，圖10C及圖10D是dmyDEMUX112的方塊圖。
DEMUX111的輸入端子FNOUT1及FNOUT2連接於GSR101，輸入端子PWC1至PWC4被輸入信號PWC1至PWC4。閘極線31連接於輸出端子GOUT1至GOUT4。此外，DEMUX111包括4個單元電路131(BUF)(圖10B)。請注意，在DEMUX111中，為了區分4個BUF131，將其稱為“BUF1至BUF4”。
dmyDEMUX112包含兩個BUF131(BUF1、BUF2)以對兩條偽閘極線(dmyGL)輸出脈衝信號(圖 10D)。
如圖10B所示，GSR101的輸出端子FNOUT1及FNOUT2連接於DEMUX111的BUF1至BUF4。BUF1至BUF4的端子PWC分別被輸入信號PWC1至PWC4。來自FNOUT1的輸入信號(FN1的電壓)為輸出，選自BUF1至BUF4。此外，藉由從FNOUT2輸入的信號，輸出端子GOUT1至GOUT4的電壓設定為L位準。
〈BUF結構例子1〉
圖11A是BUF131的方塊圖，圖11B是顯示BUF131的結構的一個例子的電路圖。請注意，圖11C是顯示BUF的其他結構例子的電路圖，後面將會對其進行說明。
BUF131是將節點FNG的電壓的變化作為信號從端子GOUT輸出的電路。BUF131具有緩衝電路的功能，並具有根據輸入到端子PWC的信號將從端子FNOUT1輸入的信號從端子GOUT輸出的功能。此外，BUF131具有根據輸入到端子FNOUT2的信號使端子GOUT改變為L位準的功能。
BUF131包括串聯連接的兩個電晶體M11及M12。電晶體M11具有使節點FNG改變為H位準的功能，電晶體M12具有將節點FNG放電而使其改變成為L位準的功能。電晶體M11連接端子PWC與節點FNG，其閘極連接於端子FNOUT1(節點FN1)。電晶體M12連接節點FNG與佈線204，其閘極連接於端子FNOUT2(節點 FN2)。
BUF131由佈線204被供應VSS。請注意，佈線204也可以是與GSR101的佈線202相同的佈線。
請注意，亦有各GDL21、GDR22中的電晶體M1至M8、M11及M12不只是一個電晶體，而是以調整其通道寬度及通道長度為目的由串聯及/或並聯連接的多個電晶體的情況。後面說明的其他結構例子也與其相同。
〈GSR、DEMUX的工作例子〉
以下，參照圖12說明GSR101及DEMUX111的工作的一個例子。圖12是GDL21的時序圖。在此，雖然以GDL21為例子說明GSR101及DEMUX111的工作，但是GDR22的工作也相同。
圖12顯示移位暫存器100的輸入信號(CLKL1至CLKL4、SPL)及多工解訊器110的輸入信號(PWCL1至PWCL4)的波形。這些輸入信號的H位準的電壓為VDD，L位準的電壓為VSS。請注意，VDD是能夠藉由對電晶體M1至M8、M11及M12的閘極輸入VDD而使上述電晶體開啟的電壓。此外，VSS是能夠使上述電晶體關閉的電壓。
另外，圖12顯示GSR[L1]至[L3]的輸出信號SRSET、SRRES、ΦFN1及ΦFN2，以及DEMUX[L1]至[L2]的輸出信號GOUT。信號SRSET及SRRES對應於GSR101的節點FNS及FNR的電壓的變化。請注意， ΦFN1及ΦFN2對應於節點FN1及FN2的電壓的變化。此外，圖12顯示期間t0至t9的GSR[L1]至[L3]的輸出信號SRSET、SRRES、ΦFN1及ΦFN2，以及DEMUX[L1]及[L2]的輸出信號GOUT。
《移位暫存器的工作》
首先，說明GSR[L1]至[L3](移位暫存器100)的工作。
〈初始狀態：期間t0至t1〉
GSR[L1]至[L3]的節點FN1、FN2、FNR及FNS各根據上一個圖框週期中的重設工作而處於初始狀態。初始狀態是指只有節點FN2為H位準，其他節點各為L位準的狀態。
〈設定工作：t1至t2〉
GSR[L1]的端子SETIN被輸入信號SPL。電晶體M4開啟，FN2_L1改變成為L位準。在期間t2中，端子SETIN改變成為L位準，電晶體M4關閉，因此FN2_L1處於電浮動狀態。
此外，由於信號SPL的輸入，在GSR[L1]中，電晶體M1開啟，FN1改變成為H位準。FN1的電壓是比VDD低出電晶體M1的臨界電壓的電壓。在期間t2以後，電晶體M1關閉。
〈自舉工作：t2至t3〉
在期間t2至t3中，進行使GSR[L1]的電晶體M5的閘極(FN1)的電壓比VDD高的自舉工作。藉由信號CLKL1使電晶體M5的汲極成為H位準。由於FN1是H位準，因此電晶體M5是開啟狀態，其汲極被施加有VDD。電晶體M5的源極及汲極的電壓成為VDD。此外，電晶體M5的閘極的電壓(ΦFN1_L1)藉由因閘極與源極間電容及閘極與汲極間電容而產生的自舉效果，成為比VDD高的電壓。
〈設定信號的產生：t3至t4〉
GSR[L1]產生設定信號(SRSET_L1)。由於對端子CK2輸入H位準的CLKL2，因此電晶體M7開啟，節點FNS改變成為H位準。FNS的電壓作為H位準的信號SRSET_L1被輸入到下一級的GSR[L2]的端子SETIN。也就是說，在移位暫存器100中進行將啟動脈衝信號(SPL)傳送至下一級的GSR[L2]的移位工作。此外，在GSR[L2]中，從SRSET_L1的輸入開始上述設定工作。
〈重設信號的產生：t2至t4〉
在CLKL1為H位準的期間中，GSR[L1]產生重設信號(SRRES_L1)。由於在電晶體M6為開啟狀態時從端子CK1對電晶體M6供應VDD，因此節點FNR成為H位 準。
〈重設工作：t4至t6〉
在該期間中，在GSR[L2]中產生重設信號(SRRES_L2)，並輸出至GSR[L1]。GSR[L1]將H位準的SRRES_L2作為觸發信號進行重設工作。當電晶體M3開啟，FN2改變成為H位準。由此，電晶體M2開啟。藉由使電晶體M2開啟，FN1改變成為L位準。在期間t6中，藉由使SRRES_L2改變為L位準，節點FN1、FN2、FNR及FNS處於電浮動狀態。直到信號SPL被輸入到端子SETIN為止，維持其電壓位準的狀態。藉由重設工作，節點FN2改變成為H位準，而節點FN1、FNR及FNS改變成為L位準。
如圖12所示，在GSR[L1]中，當FN2為L位準時FN1為H位準，當FN2為H位準時FN1為L位準。在GSR[L1]中，將電壓的位準具有反向關係的兩個脈衝信號輸出至DEMUX[L1]。
以上的工作在GSR[L2]及GSR[L3]中也依次進行。
《多工解訊器的工作》
接著，說明DEMUX[L1]及DEMUX[L2](多工解訊器110)的工作。
藉由進行GSR101的工作，在DEMUX111 (BUF1至BUF4)中，端子FNOUT1及端子FNOUT2中的一個若是H位準，另一個則是L位準。因此，從圖11B的BUF131的電路圖中可知，在BUF131中，電晶體M11及電晶體M12中的一個若開啟，另一個則關閉。因此，在電晶體M11處於開啟狀態的期間中，BUF131的節點FNG的位準由端子PWC的電壓控制。另一方面，在電晶體M12處於開啟狀態的期間中，節點FNG的位準從佈線202被供應VSS，因此改變成為L位準。
明確而言，如圖12所示，在期間t2至t3中，從DEMUX[L1](BUF1[L1]至BUF4[L1])輸出信號GOUT[L1]至GOUT[L4]，並且，在期間t4至t6中，從DEMUX[L2](BUF1[L2]至BUF4[L2])輸出信號GOUT[L5]至GOUT[L8]。
如圖12所示，DEMUX[L1]及DEMUX[L2]輸出H位準的信號GOUT的期間也是GSR[L1]、GSR[L2]進行自舉工作的期間。在該自舉期間中，因為輸出H位準的信號GOUT，所以可以使信號GOUT的電壓(FNG的電壓)不低於VDD。因此，可以確實地使所選行的像素電路30連接於源極線，而可以在LCD10中進行高品質的顯示。
以下，說明GSR101、BUF131的其他結構例子。
〈GSR的結構例子2、3〉
圖13是顯示GSR的結構的一個例子的電路圖。單元電路GSR103是對應於GSR101追加了電晶體M21的電路。電晶體M21連接節點FN1與電晶體M5的閘極，其閘極連接於被供應VDD的佈線201。也就是說，電晶體M21是始終處於開啟狀態的開關。藉由設置電晶體M21，可以抑制電晶體M2的劣化。
另外，如圖14的GSR104所示，還可以設置以防止電晶體M2的劣化為目的而連接節點FN1與電晶體M7之間的電晶體M22。電晶體M22的閘極連接於被供應VDD的佈線201。此外，在GSR104中，也可以採用不設置電晶體M21的結構。GSR103、GSR104的方塊圖與圖8B的GSR101的方塊圖相同。
〈GSR的結構例子4〉
如圖12所示，在GSR101中，節點FN2的電壓在幾乎所有期間都是H位準。因此，為了抑制節點FN2的電壓的下降，也可以在GSR101中設置用來定期地給節點FN2充電的電路。圖15A顯示包括上述電路的GSR的電路圖，圖15B顯示其方塊圖。
如圖15A所示，單元電路GSR105是對GSR104追加了輸入端子CK3、電晶體M31以及電容器Cp31的電路。電晶體M31連接佈線201與節點FN2，其閘極連接於端子CK3。端子CK3被輸入將輸入至CK1的時脈信號反轉的時脈信號。也就是說，當端子CK1被輸 入時脈信號CLKL1及CLKR1時，端子CK3被輸入時脈信號CLKL3及CLKR3。當端子CK1被輸入時脈信號CLKL3及CLKR3時，端子CK3被輸入時脈信號CLKL1及CLKR1。
電容器Cp31連接於節點FN2與佈線202，並被用作節點FN2的儲存電容器。在GSR105中，也可以採用不設置電容器Cp31的結構。
參照圖12的時序圖說明GSR105的電晶體M31的工作。在GSR[L1]中，由信號CLKL3控制電晶體M31的開啟及關閉。在GSR[L1]中，每當CLKL3改變成為H位準，電晶體M31就會開啟，而可以將FN2的電壓提高到VDD。由此，在GSR105中，由於FN2定期地被供應VDD，因此可以在非選擇期間中確實地使閘極線31改變為L位準，而可以在LCD10中進行高品質的顯示。
〈GSR的結構例子5〉
圖16A所示的單元電路GSR106是對GSR105追加了輸入端子INIRES及電晶體M41的電路。圖16B顯示GSR106的方塊圖，電晶體M41是連接佈線201與節點FN2之間的開關，其閘極連接於輸入端子INIRES。
圖17和圖18是各包括GSR106及其偽單元電路107(dmyGSR)的閘極驅動器GDL21及GDR22的方塊圖。
從端子INIRES對設置於各GDL21及GDR22 中的GSR106及dmyGSR107輸入共通的重設信號。藉由輸入H位準的重設信號，能夠使所有GSR106及dmyGSR107中的節點FN2改變成為H位準。由此，所有閘極線31在同一時序改變成為L位準而被初始化。因此，即使在圖框週期的中途也可以藉由從端子INIRES輸入的重設信號使像素部20的所有閘極線31改變為L位準，所以可以彈性地調換LCD10的工作模式。
〈dmyGSR的結構例子2至5〉
可以使對應於GSR103至106的偽單元電路(dmyGSR)與圖9A的dmyGSR102的結構相同。對應於各GSR103及GSR104的dmyGSR是比對應的單元電路103及104分別移除端子SROUT(S)及RESIN及電晶體M7及M8且將電晶體M3的閘極連接於端子CK2的電路。對應於GSR105及GSR106的dmyGSR是比對應的單元電路105及106分別移除端子CK2、SROUT(S)及RESIN及電晶體M3、M7及M8的電路。
〈BUF的結構例子2〉
圖11C顯示BUF的其他結構例子。圖11C的單元電路BUF132是對BUF131(圖11B)追加了電晶體M51及電容器Cp51的電路。
電晶體M51與圖13的電晶體M21同樣，是為了抑制電晶體M11的劣化而設置的。電晶體M51連接 節點FN1(端子FNOUT1)與電晶體M11的閘極之間，由佈線203對其閘極供應VDD。也就是說，電晶體M51被用作始終處於開啟狀態的開關。請注意，佈線203也可以是與GSR101等的佈線201相同的佈線。
電容器Cp51連接於電晶體M11的閘極與節點FNG之間，並被用作用來保持電晶體M11的閘極的電位的儲存電容器。請注意，也可以不設置電容器Cp51。
實施方式3
在本實施方式中，說明LC面板(像素電路及驅動器)的結構及其製造方法。此外，在本實施方式中，使用由氧化物半導體形成通道的電晶體(以下，稱為OS電晶體)作為電晶體。本實施方式所示的OS電晶體是n通道型電晶體。
在本實施方式中，如圖2B的LC面板52所示，說明源極驅動器23不與像素電路30一起形成而以IC晶片形成的例子。
圖19是顯示像素電路30的結構的一個例子的平面圖。在本實施方式中，可將像素電路30用於TN(Twisted Nematic：扭曲向列)模式或VA(Vertical Alignment：垂直配向)模式。
〈驅動器、像素電路的結構例子1〉
圖20是用來說明LC面板的剖面結構的圖。圖20顯 示閘極驅動器21及22及像素電路30的剖面結構。在此，作為閘極驅動器21及22的代表例子，電晶體301及連接第一層的佈線與第二層的佈線的連接部302。此外，作為像素電路30，圖20顯示沿著圖19的切斷線C至D的剖面。請注意，圖19顯示製造於基板401(元件基板)的像素電路30的元件。
圖20中的電晶體303、電容器304以及液晶元件305分別對應於圖2C的像素電路30的電晶體34、電容器35以及液晶元件33。
如圖19所示，像素電路30中形成有閘極線413、源極線424、電極425、佈線426、像素電極432以及電極444。佈線426對應於圖2C的佈線36。像素電極432形成電容器304及液晶元件305的一個電極。電極444是電容器304的另一個電極，並連接於佈線426。電極444及像素電極432的隔著絕緣膜454重疊的區域作為電容器304。在此，電極444及像素電極432各由具有透光性的導電膜形成。因此，電容器304自身具有透光性，所以可以以不使像素的孔徑比降低的方式形成電容值較大的電容器304。
氧化物半導體膜442構成形成有電晶體303的通道的半導體膜。電晶體303的閘極電極由閘極線413形成。其源極電極由源極線424形成，其汲極電極由電極425形成。請注意，在電晶體303中，根據源極線424的電壓，有時源極線被用作電晶體303的汲極電極，而電極 425被用作源極電極。如圖20所示，電晶體303的閘極絕緣膜由絕緣膜451、452形成。
在圖19中，源極線424上的矩形的區域表示形成於基板402的間隔物470。更準確地說，該矩形的區域顯示源極線424與間隔物470相互重疊的區域。不一定必須對所有像素電路30設置間隔物470。例如，對2行×2列的像素電路30設置一個間隔物470即可。
如圖20所示，隔著液晶層460反電極433與像素電極432重疊的區域作為液晶元件305。反電極433有時被稱為共通電極。液晶元件305還包括控制液晶層460的配向性的配向膜461及462。
液晶層460由密封材(未圖示，參照圖2B)被密封在基板401與基板402之間。除了反電極433、配向膜462以及間隔物470以外，遮光膜471、有色膜472以及絕緣膜473也形成於基板402。請注意，也可以將間隔物470形成於基板401。此外，也可以將遮光膜471及/或有色膜472形成於基板401。
閘極驅動器21及22的電晶體301具有與像素電路30的電晶體303同樣的疊層結構。電晶體301包括形成有通道的氧化物半導體膜441、閘極線411、源極線421、汲極線422以及包含絕緣膜451、452的閘極絕緣膜。
各閘極驅動器21及22的連接部302是連接第一層的佈線412與第二層的佈線423的連接部。佈線 412與佈線423由第三層的電極431相互連接。
下面，對圖19及圖20所示的LC面板的結構要素進行說明。
〈基板〉
對於基板401的材料等沒有特別的限制，但是需要至少具有能夠承受像素電路30及驅動器的製程的耐熱性。例如，可以使用玻璃基板、陶瓷基板、石英基板、藍寶石基板等。或是在將反射型的像素電極用於像素電極432時，也可以使用包括矽或碳化矽等的單晶半導體基板、多晶半導體基板、矽鍺等的化合物半導體基板、SOI基板等。例如，作為基板401使用玻璃基板時，藉由使用第6代(1500mm×1850mm)、第7代(1870mm×2200mm)、第8代(2200mm×2400mm)、第9代(2400mm×2800mm)、第10代(2950mm×3400mm)等大面積基板，可以製造大型LCD。
另外，作為基板401，可以使用樹脂薄膜等撓性基板。在此情況下，可以將電路直接製造在撓性基板上。或者，在電路的製程中使用另一個基板，而在製程完成之後使電路與製造時使用的基板分開，並使用黏合層將電路黏合於撓性基板。此時，將剝離層及絕緣膜可形成於電路製造用基板，並可在絕緣膜上形成像素電路及驅動器。
可以將與基板401同樣的基板用於基板402。
〈第一層中的佈線及電極〉
第一層中的佈線412及閘極線411及電極413由一層或兩層以上的導電膜形成。作為這樣的導電膜，可以使用鋁、鉻、銅、鉭、鈦、鉬、鎢等金屬膜、對這些金屬膜添加其他金屬元素的膜、由包含一種或多種這些金屬元素的合金或化合物形成的膜等。另外，作為導電膜，也可以使用銦錫氧化物、包含氧化鎢的銦氧化物、包含氧化鎢的銦鋅氧化物、包含氧化鈦的銦氧化物、包含氧化鈦的銦錫氧化物、銦鋅氧化物、添加氧化矽的銦錫氧化物等具有透光性的氧化物導電膜。
例如，作為單層結構的導電膜，有包含矽的鋁膜的單層膜。當採用兩層結構時，作為兩層結構的組合，可以有以下的組合：鋁膜和鈦膜的疊層膜、氮化鈦膜和鈦膜的疊層膜、氮化鈦膜和鎢膜的疊層膜、氮化鉭膜和鎢膜的疊層膜、氮化鎢膜和鎢膜的疊層膜等。作為三層結構，有鈦膜、鋁膜以及鈦膜的組合。此外，也可以使用包含鋁與選自鈦、鉭、鎢、鉬、鉻、釹、鈧中的一種或多種元素的合金膜或氮化膜。
也可以在電晶體301、303中的閘極線411及413與絕緣膜451之間形成其氮濃度比氧化物半導體膜441及442高的氧氮化物半導體膜。作為這樣的膜，可以設置In-Ga-Zn類氧氮化物半導體膜、In-Sn類氧氮化物半導體膜、In-Ga類氧氮化物半導體膜、In-Zn類氧氮化物半 導體膜、Sn類氧氮化物半導體膜、In類氧氮化物半導體膜、金屬氮化膜(InN、ZnN等)等。這些氧氮化物半導體的功函數為5eV以上或5.5eV以上，其電子親和力比氧化物半導體大。藉由設置上述氧氮化物半導體膜，可以使電晶體301、303的臨界電壓向正向漂移。例如，在形成In-Ga-Zn類氧氮化物半導體膜時，氮濃度為7atom%以上即可。
〈第二層的佈線及電極〉
第二層的佈線423及426、源極線421、汲極線422、源極線424及電極425由一層或兩層以上的導電膜形成。作為這樣的導電膜的例子，有鋁、鈦、鉻、鎳、銅、釔、鋯、鉬、銀、鉭或鎢等金屬膜、包含這些金屬元素之一種或多種的合金膜或化合物膜、包含氧化銦、氧化錫或氧化鋅的透光性氧化物導電膜。當採用單層結構時，例如可以使用包含矽的鋁膜。作為兩層結構的組合，例如：鋁膜和鈦膜的疊層膜、鎢膜和鈦膜的疊層膜、銅-鎂-鋁合金膜和銅膜的疊層膜等組合。作為三層結構，有鈦膜、鋁膜以及鈦膜的組合。此時，也可以將氮化鈦膜用於第一層及/或第三層。此外，也可以將銅膜用於第二層。此外，作為三層結構，有鉬膜、鋁膜、鉬膜的組合。此時，可以將氮化鉬膜用於第一層及/或第三層，也可以將銅膜用於第二層。
〈第三層的電極、反電極〉
第三層的電極431及像素電極432及反電極433由一層或兩層以上的具有透光性的導電膜形成。作為具有透光性的導電膜，例如：包括包含氧化鎢的銦氧化物、包含氧化鈦的銦氧化物、銦錫氧化物(ITO)、包含氧化鈦的銦錫氧化物、添加有氧化矽的銦錫氧化物、銦鋅氧化物、包含氧化鎢的銦鋅氧化物等的導電膜。
〈氧化物半導體膜、電容器的電極〉
氧化物半導體膜441及442及電極444使用In-Ga氧化物、In-Zn氧化物、In-M-Zn氧化物(M為Al、Ti、Ga、Y、Zr、La、Ce、Nd或Hf)等氧化物膜，並以一層或兩層以上的疊層膜來形成。請注意，電極444由形成氧化物半導體膜441及442的氧化物膜的低電阻的導電膜來形成。
例如，當由In-M-Zn氧化物形成氧化物半導體膜441及442時，該氧化物的In和M的原子個數百分比為：當以In與M的和為100atomic%時，較佳為In為25atomic%以上且M低於75atomic%，更佳為In為34atomic%以上且M低於66atomic%。
可以使用原子個數比為In：Ga：Zn=1：1：1或3：1：2的In-Ga-Zn氧化物膜形成各氧化物半導體膜441及442。請注意，氧化物膜的原子數比作為誤差包括上述原子數比的±20%的變動。
氧化物半導體膜441及442例如各由能隙為 2eV以上的氧化物膜形成。能隙較佳為2.5eV以上，更佳為3eV以上。藉由使用能隙大的氧化物膜，可以降低電晶體(301、303)的關態電流(off-state current)。
作為氧化物半導體膜441及442使用載子密度低的氧化物半導體膜。例如，氧化物半導體膜441及442使用載子密度為1×1017個/cm3以下，較佳為1×1015個/cm3以下，更佳為1×1013個/cm3以下，進一步較佳為1×1011個/cm3以下的氧化物半導體膜。
當氧化物半導體膜441及442包含第14族元素之一的矽或碳時，氧化物半導體膜441及442中氧缺陷增加，會導致氧化物半導體膜441及442n型化。因此，氧化物半導體膜441及442的矽或碳的濃度為2×1018atoms/cm3以下，較佳為2×1017atoms/cm3以下。上述濃度可以利用SIMS(二次離子質譜分析)來測量。
另外，氧化物半導體膜441及442的鹼金屬或鹼土金屬的濃度較佳為1×1018atoms/cm3以下，更佳為2×1016atoms/cm3以下。這是因為鹼金屬及鹼土金屬當與氧化物半導體鍵合時有時產生載子，而成為使OS電晶體的關態電流增加的原因。
氧化物半導體膜441及442較佳為盡可能地不包含氮。氮是產生作為載子的電子的原因。當氮濃度增加時，氧化物半導體膜中的載子密度增加，而成為n型膜。因此，若氧化物半導體膜441及442的氮濃度高，電晶體301、303容易成為常開啟(normally-on)特性。氧化物半 導體膜441及442的氮濃度較佳為5×1018atoms/cm3以下。
氧化物半導體膜441及442的雜質(氮或鹼金屬等)的濃度可以利用SIMS(二次離子質譜分析)來測量。
氧化物半導體膜441及442及電極444的厚度為3nm以上且200nm以下，較佳為3nm以上且100nm以下，更佳為3nm以上且50nm以下。
氧化物半導體膜441及442及電極444雖然都形成於絕緣膜452上，但是其雜質濃度不同。電極444的雜質濃度比氧化物半導體膜441及442高。例如，氧化物半導體膜441及442中的氫濃度低於5×1019atoms/cm3，較佳為低於5×1018atoms/cm3，更佳為1×1018atoms/cm3以下，進一步較佳為5×1017atoms/cm3以下，更進一步較佳為1×1016atoms/cm3以下，電極444中的氫濃度為8×1019atoms/cm3以上，較佳為1×1020atoms/cm3以上，更佳為5×1020atoms/cm3以上。形成電極444的氧化物膜的氫濃度為氧化物半導體膜441及442的2倍以上，較佳為10倍以上。如上所述，藉由提高氫濃度，可以充分地降低氧化物膜的電阻率。
也就是說，電極444的電阻率比氧化物半導體膜441及442低。電極444的電阻率為氧化物半導體膜441及442的1/10以下。較佳為將電極444的電阻率降低到氧化物半導體膜441及442的1×10-8倍左右。電極444 的電阻率典型為1×10-3Ωcm以上且低於1×104Ωcm，較佳為1×10-3Ωcm以上且低於1×10-1Ωcm。
請注意，形成氧化物半導體膜441及442的氧化物半導體膜不限於本實施方式所述的氧化物半導體膜。根據OS電晶體的半導體特性及電特性(如場效移動率、臨界電壓等)選擇合適的組成的膜即可。例如，較佳為適當地設定氧化物半導體膜441及442的載子密度、雜質濃度、缺陷密度、金屬元素與氧的原子數比、原子間距離、密度等，以得到所需的OS電晶體的半導體特性。
藉由作為氧化物半導體膜441及442使用雜質濃度低且缺陷態密度低的氧化物半導體膜，可以製造具有優良的電特性的電晶體301、303。
下面說明形成氧化物半導體膜441及442的氧化物半導體膜的結晶結構。
在本說明書中，“平行”是指在-10°以上且10°以下的角度的範圍中配置兩條直線的狀態，因此也包括-5°以上且5°以下的角度的狀態。另外，“垂直”是指在80°以上且100°以下的角度的範圍中配置兩條直線的狀態，因此也包括85°以上且95°以下的角度的狀態。
在本說明書中，六方晶系包括三方晶系和菱方晶系。
氧化物半導體膜大致分為單晶氧化物半導體膜和非單晶氧化物半導體膜。非單晶氧化物半導體膜包括非晶氧化物半導體膜、微晶氧化物半導體膜、多晶氧化物 半導體膜及CAAC-OS(C-Axis Aligned Crystalline Oxide Semiconductor：c軸配向結晶氧化物半導體)膜等。
非晶氧化物半導體膜具有無序的原子排列並不具有結晶成分。其典型例子是在微小區域中也不具有結晶部而膜整體具有完全的非晶結構的氧化物半導體膜。
微晶氧化物半導體膜例如包括大於或等於1nm且小於10nm的尺寸的微晶(也稱為奈米晶)。因此，微晶氧化物半導體膜的原子排列的有序度比非晶氧化物半導體膜高。因此，微晶氧化物半導體膜的缺陷態密度低於非晶氧化物半導體膜。
CAAC-OS膜是包含多個結晶部的氧化物半導體膜之一，大部分的結晶部為能夠容納在一邊短於100nm的立方體的尺寸。因此，有時包括在CAAC-OS膜中的結晶部為能夠容納在一邊短於10nm、短於5nm或短於3nm的立方體的尺寸。CAAC-OS膜的缺陷態密度低於微晶氧化物半導體膜。下面，詳細說明CAAC-OS膜。
在利用穿透式電子顯微鏡(TEM：Transmission Electron Microscope)所得到的CAAC-OS膜的影像中，不能明確地觀察到結晶部與結晶部之間的邊界，即晶界(grain boundary)。因此，在CAAC-OS膜中，不容易產生起因於晶界的電子移動率的降低。
由從大致平行於樣本面的方向利用TEM所得到的CAAC-OS膜的影像(剖面TEM影像)可知，在結晶部中金屬原子排列為層狀。各金屬原子層具有映射被形成 CAAC-OS膜的面(也稱為被形成面)或CAAC-OS膜的頂面的凸凹的形狀並以平行於CAAC-OS膜的被形成面或頂面的方式排列。
另一方面，由從大致垂直於樣本面的方向利用TEM所得到的CAAC-OS膜的影像(平面TEM影像)可知，在結晶部中金屬原子排列為三角形狀或六角形狀。但是，在不同的結晶部之間沒有確認到金屬原子的排列的有序性。
由剖面TEM影像及平面TEM影像可知，CAAC-OS膜的結晶部具有配向性。
使用X射線繞射(XRD：X-Ray Diffraction)裝置對CAAC-OS膜進行結構分析。例如，在藉由out-of-plane法分析包括InGaZnO4的結晶的CAAC-OS膜的情況下，在繞射角度(2θ)為31°附近有時出現峰值。由於該峰值歸屬於InGaZnO4結晶的(009)面，所以可以確認到CAAC-OS膜的結晶具有c軸配向性並且c軸在大致垂直於CAAC-OS膜的被形成面或頂面的方向上配向。
另一方面，在藉由從大致垂直於c軸的方向使X線入射到樣本的in-plane法分析CAAC-OS膜的情況下，在2θ為56°附近有時出現峰值。該峰值歸屬於InGaZnO4結晶的(110)面。在此，假設樣本是InGaZnO4的單晶氧化物半導體膜，在將2θ固定為56°附近的狀態下，一邊以樣本面的法線向量為軸(
Figure 107102092-A0101-12-0048-52
軸)旋轉樣本一邊進行分析(
Figure 107102092-A0101-12-0048-53
掃描)，此時觀察到六個從等價於(110)面的 結晶面衍生出的峰值。另一方面，在該樣本是CAAC-OS膜的情況下，即使在將2θ固定為56°附近的狀態下進行
Figure 107102092-A0101-12-0049-56
掃描也不能觀察到明確的峰值。
由上述結果可知，在具有c軸配向的CAAC-OS膜中，雖然a軸及b軸的方向在結晶部之間不同，但是c軸在平行於被形成面或頂面的法線向量的方向上配向。因此，在上述剖面TEM影像中觀察到的排列為層狀的各金屬原子層相當於平行於結晶的a-b面的面。
請注意，結晶部在形成CAAC-OS膜或進行加熱處理等結晶化處理時形成。如上所述，結晶的c軸在平行於CAAC-OS膜的被形成面或頂面的法線向量的方向上配向。由此，例如，在藉由蝕刻等改變CAAC-OS膜的形狀的情況下，有時結晶的c軸不必須平行於CAAC-OS膜的被形成面或頂面的法線向量。
請注意，CAAC-OS膜中的結晶度不必須均勻。例如，在CAAC-OS膜的結晶部藉由從CAAC-OS膜的頂面近旁產生的結晶生長而形成的情況下，有時頂面附近的區域的結晶度高於被形成面附近的區域。另外，在對CAAC-OS膜添加雜質時，被添加雜質的區域的結晶度變化，有時部分性地形成結晶度不同的區域。
請注意，在藉由out-of-plane法分析包括InGaZnO4結晶的CAAC-OS膜的情況下，除了2θ為31°附近的峰值之外，有時還觀察到2θ為36°附近的峰值。2θ為36°附近的峰值顯示不具有c軸配向性的結晶包括在 CAAC-OS膜的一部分中。較佳的是，CAAC-OS膜在2θ為31°附近出現峰值並在2θ為36°附近不出現峰值。
在使用CAAC-OS膜的電晶體中，起因於可見光或紫外光的照射的電特性的變動小。因此，該電晶體具有高可靠性。
請注意，氧化物半導體膜例如也可以是包括非晶氧化物半導體膜、微晶氧化物半導體膜和CAAC-OS膜中的的兩種以上的疊層膜。
電極444的膜具有與氧化物半導體膜441及442相同的結晶性。
〈絕緣膜〉
作為絕緣膜451，例如較佳為使用氮化矽、氮氧化矽、氮化鋁、氮氧化鋁等氮化物絕緣膜來形成。
作為絕緣膜452，較佳為使用能夠提高與氧化物半導體膜441及442之間的介面特性的膜來形成。作為絕緣膜452，例如可以使用包含氧化矽、氧氮化矽、氮氧化矽、氮化矽、氧化鋁、氧化鎵或Ga-Zn類金屬氧化物、氧化鉿等high-k材料的膜，並以單層或疊層設置。藉由使用由high-k材料構成的膜，可以降低電晶體301、303的閘極漏電流。作為high-k材料，有矽酸鉿(HfSixOy)、添加有氮的矽酸鉿、鋁酸鉿(HfAlxOy)、添加有氮的鋁酸鉿、氧化釔等。
絕緣膜451與絕緣膜452的厚度的總和較佳 為5nm以上且400nm以下，更佳為10nm以上且300nm以下，進一步較佳為50nm以上且250nm以下。
絕緣膜453與絕緣膜452同樣，較佳為使用能夠提高與氧化物半導體膜441及442之間的介面特性的膜來形成，例如，可以使用氧化物絕緣膜來形成。在本實施方式中，絕緣膜453為絕緣膜453a與絕緣膜453b的疊層膜。絕緣膜453a被用作緩和在形成絕緣膜453b時對氧化物半導體膜441及442及電極444所造成的損傷的膜。
絕緣膜453a較佳為使用可傳輸氧的絕緣膜來形成。這是因為，藉由使用可傳輸氧的絕緣膜形成絕緣膜453a，可以使從絕緣膜453b脫離的氧透過絕緣膜453a向氧化物半導體膜441及442移動，從而可以減少氧化物半導體膜441及442中的氧缺陷。請注意，在絕緣膜453a中，從外部進入絕緣膜453a的氧並非全部移動到絕緣膜453a的外部，而有一部分的氧殘留在絕緣膜453a中。此外，在氧進入絕緣膜453a的同時，絕緣膜453a中所含的氧移動到絕緣膜453a的外部，由此有時會在絕緣膜453a中產生氧的移動。
作為絕緣膜453a，可以使用厚度為5nm以上且150nm以下，較佳為5nm以上且50nm以下的氧化矽、氧氮化矽等。在本說明書中，氧氮化物是指在其組成中氧的含量多於氮的含量的物質，而氮氧化物是指在其組成中氮的含量多於氧的含量的物質。
絕緣膜453b使用由氧化物或氧氮化物構成的 絕緣膜形成。形成絕緣膜453b的氧化物或氧氮化物較佳為包含超過化學計量組成的氧。藉由採用上述組成，可以藉由加熱使一部分的氧容易從絕緣膜453b脫離。此外，作為包含超過化學計量組成的氧的絕緣膜，利用TDS分析換算為氧原子的氧的脫離量較佳為1.0×1018atoms/cm3以上，更佳為3.0×1020atoms/cm3以上。
作為絕緣膜453b，可以使用厚度為30nm以上且500nm以下，較佳為50nm以上且400nm以下的氧化矽膜、氧氮化矽膜等來形成。
此外，較佳為絕緣膜453a與氧化物半導體膜441及442的介面的缺陷較少。因此，較佳為使起因於氧化物半導體膜441及442中的缺陷的在g值為1.93時的電子自旋密度為1×1017spins/cm3以下，更佳為檢測下限以下。請注意，電子自旋的g值及其密度可以藉由電子自旋共振(ESR)光譜而得到。下面也同樣。
另外，較佳為絕緣膜453a及絕緣膜453b的缺陷較少。這是因為，若絕緣膜453a、453b的缺陷密度高，會導致氧鍵合於缺陷，而使透過絕緣膜453a的氧的量減少。不同於絕緣膜453a，絕緣膜453b不具有與氧化物半導體膜441及442及電極444的介面，因此絕緣膜453b的缺陷密度可以比絕緣膜453a高。絕緣膜453a的在g值為2.001時的電子自旋密度較佳為3×1017spins/cm3以下，絕緣膜453b的在g值為2.001時的電子自旋密度較佳為低於1.5×1018spins/cm3，更佳為1×1018spins/cm3以 下。在g值為2.001時的電子自旋起因於矽的懸空鍵。
作為絕緣膜454，較佳為使用具有對氧、氫、水、鹼金屬、鹼土金屬等雜質的阻擋效果的膜來形成。作為上述絕緣膜，有氮化物絕緣膜及氮氧化物絕緣膜，明確而言，膜包含氮化矽、氮氧化矽、氮化鋁、氮氧化鋁等。藉由形成具有阻擋效果的絕緣膜454，可以防止氧從氧化物半導體膜441及442及電極444向外部擴散。
作為絕緣膜454，也可以使用在具有阻擋效果的氮化物絕緣膜上形成有對氧、氫、水等雜質具有阻擋效果的氧化物絕緣膜或氧氮化物絕緣膜的疊層膜。作為上述具有阻擋效果的氧化物絕緣膜，例如包含氧化鋁、氧氮化鋁、氧化鎵、氧氮化鎵、氧化釔、氧氮化釔、氧化鉿、氧氮化鉿等的絕緣膜。
另外，為了調整電容器304的電容值，作為絕緣膜454，也可以在具有阻擋效果的氮化物絕緣膜上設置包含氮化物、氮氧化物或氧化物構成的絕緣膜。
〈配向膜〉
作為配向膜461，可以使用聚醯亞胺等有機樹脂。配向膜461的厚度較佳為40nm以上且100nm以下，更佳為50nm以上且90nm以下。藉由形成上述厚度，可以增大液晶層460的液晶材料的預傾角。藉由增大液晶材料的預傾角，可以減少向錯(disclination)。
〈濾色片．黑矩陣〉
此外，基板402上形成有有色的膜472(下面稱為有色膜472)。有色膜472被用作濾色片。不一定必須設置有色膜472，例如，在LCD10為黑白顯示時或以場序方式作為顯示方式時。
作為有色膜472，可以使用使特定的波長區域的光透過的有色膜，例如可以使用使紅色的波長區域的光透過的紅色(R)濾光片、使綠色的波長區域的光透過的綠色(G)濾光片或使藍色的波長區域的光透過的藍色(B)濾光片等。
另外，在基板402上以與有色膜472相鄰的方式形成有遮光膜471。遮光膜471被用作黑矩陣。在此，採用閘極驅動器被遮光膜471覆蓋的結構。遮光膜471只要具有阻擋特定的波長區域的光的功能即可，可以使用金屬膜或包含黑色顏料等的有機絕緣膜等形成。
〈製造方法例子〉
下面，說明圖20所示的LC面板的製造方法的一個例子。
〈元件基板的製造〉
首先，參照圖21A至圖24C說明作為LC面板的背板(backplane)的元件基板的製造方法。
在此，作為基板401使用玻璃基板。為了形 成第一層中的佈線412及閘極線411及413，將具有單層結構或兩層以上的疊層結構的導電膜形成在基板401上。作為該導電膜的形成方法，有CVD法、濺射法、旋塗法等。藉由光微影製程和蝕刻製程，將該導電膜形成為閘極線411、佈線412以及閘極線413(圖21A)。
接著，在第一層中的佈線412及閘極線411及413上形成絕緣膜451，並在絕緣膜451上形成絕緣膜452(圖21A)。絕緣膜451及絕緣膜452可以利用濺射法、CVD法等形成。請注意，以不暴露於大氣的方式連續地形成絕緣膜451及絕緣膜452可以防止雜質的混入，所以是較佳的。
接著，在絕緣膜452上形成氧化物半導體膜440(圖21B)。
氧化物半導體膜440可以利用濺射法、塗佈法、脈衝雷射蒸鍍法、雷射燒蝕法等形成。
藉由光微影製程和蝕刻製程，將氧化物半導體膜440形成為島狀的氧化物半導體膜441至443。在蝕刻製程中，可以進行乾蝕刻、濕蝕刻或兩者(圖21C)。
之後，可以進行加熱處理，使氧化物半導體膜441至443所含的氫、水等脫離，並減少氧化物半導體膜441至443所含的氫及水。藉由該加熱處理，可以高度純化構成氧化物半導體膜441至443的氧化物半導體。該加熱處理的溫度典型為250℃以上且650℃以下，較佳為300℃以上且500℃以下。此外，在使用大面積基板的基 板401時，加熱處理的溫度典型為300℃以上且400℃以下，較佳為320℃以上且370℃以下。藉由將溫度設定在上述範圍內，可以減少基板的翹曲或收縮，而可以抑製良率的降低。
該加熱處理可以使用電爐、RTA裝置等來進行。藉由使用RTA裝置，可以限定於短時間內以基板401的應變點以上的溫度進行加熱。因此，可以縮短加熱處理的時間，所以當使用大面積基板時是尤其較佳的。
加熱處理可以在氮、氧、超乾燥空氣(水含量為20ppm以下，較佳為1ppm以下，更佳為10ppb以下的空氣)或稀有氣體(氬、氦等)的氛圍下進行。請注意，上述氛圍較佳為不包含氫、水等。此外，可以在中途改變氛圍。例如，可以先在氮或稀有氣體氛圍下進行加熱處理，然後在氧或超乾燥空氣氛圍下進行加熱處理。此時，可以藉由先進行的加熱處理使氧化物半導體膜441至443所包含的氫、水等脫離，並在之後進行的加熱處理中對氧化物半導體膜441至443供應氧。因此，可以減少氧化物半導體膜441至443中的氧缺陷。
接著，在絕緣膜452及氧化物半導體膜441至443上利用濺射法等形成導電膜420(圖22A)。
接著，藉由光微影製程及蝕刻製程，將導電膜420形成為源極線421、汲極線422、佈線423、源極線424、電極425以及佈線426(圖22B)。藉由以重疊於佈線412的方式形成佈線423，可以縮小佈線423和連 接佈線423的電極431的佔有面積。
接著，以覆蓋絕緣膜452、氧化物半導體膜441至443以及第二層中的佈線423及426、源極線421、汲極線422、源極線424及電極425的方式形成絕緣膜453(圖22C)。
在此，在形成絕緣膜453a之後以不暴露於大氣的方式連續地形成絕緣膜453b，來形成絕緣膜453。在形成絕緣膜453a之後，以不暴露於大氣的方式調整源氣體的流量、壓力、高頻功率及基板溫度中的一個以上來連續地形成絕緣膜453b，可以降低絕緣膜453a與絕緣膜453b之間的介面的來自大氣成分的雜質濃度。
利用以下條件可以形成氧化矽膜或氧氮化矽膜作為絕緣膜453a：以180℃以上且400℃以下，較佳為200℃以上且370℃以下的溫度保持設置在電漿CVD設備的抽成真空的處理室內的基板，將源氣體導入處理室，將處理室內的壓力設定為20Pa以上且250Pa以下，較佳為100Pa以上且250Pa以下，並對設置在處理室內的電極供應高頻功率。
藉由採用上述成膜溫度，氧化矽膜或氧氮化矽膜中的矽與氧的鍵合力變強。其結果是，可以形成可傳輸氧、緻密且堅固的氧化矽膜及氧氮化矽膜。典型的是，在25℃下使用0.5wt.%的氟酸時的蝕刻速度為10nm/分鐘以下，較佳為8nm/分鐘以下的氧化矽膜及氧氮化矽膜。
作為形成氧化矽膜或氧氮化矽膜的源氣體， 較佳為使用包含矽的沉積氣體及氧化性氣體。作為包含矽的沉積氣體的典型例子，可以舉出矽烷、乙矽烷、丙矽烷、氟化矽烷等。作為氧化性氣體的例子，可以舉出氧、臭氧、一氧化二氮、二氧化氮等。
另外，為了降低氧化物半導體膜441及442中的氫濃度，較佳為降低絕緣膜453a中的氫濃度。例如，當作為絕緣膜453a使用氧化矽膜或氧氮化矽膜時，較佳為將氧化性氣體的量設定為包含矽的沉積氣體的100倍以上。
藉由利用上述條件，可以形成可傳輸氧的氧化物絕緣膜作為絕緣膜453a。此外，藉由設置絕緣膜453a，可以在後面形成絕緣膜453b的形成製程中，減少對氧化物半導體膜441至443的損傷。
由於藉由以上述基板溫度形成絕緣膜453a可以加熱氧化物半導體膜441至443，因此可以使氫、水等從上述膜脫離。
另外，由於在絕緣膜453a的形成製程中進行加熱，因此在氧化物半導體膜441至443露出時的加熱時間變短，而可以降低因加熱處理而從氧化物半導體膜441至443脫離的氧的量。因此，可以抑制氧化物半導體膜441至443的氧缺陷的增加。
請注意，藉由將處理室的壓力設定為100Pa以上且250Pa以下，絕緣膜453a中的含水量下降，因此能夠在降低電晶體301、303的電特性偏差的同時抑制其 臨界電壓的變動。此外，可以在形成絕緣膜453a時減少對氧化物半導體膜441至443的損傷。
請注意，藉由將氧化性氣體的量設定為包含矽的沉積氣體量的100倍以上，能夠減少絕緣膜453a中的含氫量。其結果是，能夠減少混入氧化物半導體膜441至443的氫的量，因此，能夠抑制電晶體的臨界電壓的負向漂移。
作為絕緣膜453b使用電漿CVD設備形成氧化矽膜或氧氮化矽膜。作為成膜條件，基板溫度較佳為180℃以上且280℃以下，更佳為200℃以上且240℃以下。導入源氣體的處理室內的壓力較佳為100Pa以上且250Pa以下，更佳為100Pa以上且200Pa以下。高頻功率較佳為0.17W/cm2以上且0.5W/cm2以下，更佳為0.25W/cm2以上且0.35W/cm2以下。
作為氧化矽膜或氧氮化矽膜的源氣體，可使用包含矽的沉積氣體及氧化性氣體。作為包含矽的沉積氣體的典型例子，可以舉出矽烷、乙矽烷、丙矽烷、氟化矽烷等。作為氧化氣體，可以舉出氧、臭氧、一氧化二氮、二氧化氮等。
另外，藉由增加相對於氧化性氣體的包含矽的沉積氣體的流量，可以減少絕緣膜453b中的缺陷量。絕緣膜453b的電子自旋密度較佳為低於6×1017spins/cm3，更佳為3×1017spins/cm3以下，進一步較佳為1.5×1017spins/cm3以下。
藉由供應具有上述高功率密度的高頻功率，電漿中的源氣體的分解效率提高，氧自由基增加，且源氣體的氧化進展，所以可以使氧化矽膜或氧氮化矽膜中的氧含量多於化學計量組成。此外，當基板溫度在上述溫度範圍內時，矽與氧的鍵合力較弱，所以氧的一部分因加熱而容易脫離。其結果是，可以形成包含超過化學計量組成的氧且藉由加熱使氧的一部分脫離的氧化矽膜或氧氮化矽膜。將上述氧化矽膜或氧氮化矽膜作為絕緣膜453b形成即可。
即使利用高功率密度的高頻功率形成絕緣膜453b，也因為氧化物半導體膜441至443被絕緣膜453a保護，而可以形成抑制對氧化物半導體膜441至443的損傷且有助於提高OS電晶體的特性的絕緣膜453b。
接著，進行加熱處理。作為該加熱處理的溫度，典型為150℃以上且低於基板的應變點，較佳為200℃以上且450℃以下，更佳為300℃以上且450℃以下。請注意，在使用大面積基板形成基板401時，加熱處理的溫度典型為300℃以上且400℃以下，較佳為320℃以上且370℃以下。藉由將溫度設定在上述範圍內，可以減少大面積基板產生基板的翹曲或收縮的情況。
該加熱處理可以使用電爐、RTA裝置等。藉由使用RTA裝置，可以限定於短時間內以基板401的應變點以上的溫度進行加熱。因此，可以縮短加熱處理的時間。
此外，作為加熱處理的氛圍，在氮、氧、超乾燥空氣(水含量為20ppm以下，較佳為1ppm以下，更佳為10ppb以下的空氣)或稀有氣體(氬、氦等)的氛圍下進行即可。盡可能不使氛圍中包含有可能成為氧化物半導體膜441至443的雜質的氫、水等。
由於藉由該加熱處理使絕緣膜453b所包含的一部分的氧移動至氧化物半導體膜441至443，因此可以減少氧化物半導體膜441至443中的氧缺陷。
另外，在形成第二層中的佈線423及426、源極線421、汲極線422、源極線424及電極425時，有時氧化物半導體膜441及442因導電膜420的蝕刻而受損，而使電晶體301、303的背通道一側產生氧缺陷，但是藉由該加熱處理可以修復該氧缺陷。因此，可以提高電晶體301、303的可靠性。
該加熱處理較佳為在形成絕緣膜454之前進行。這是由於如下緣故：因為絕緣膜454形成為用來阻擋水、氫等的障壁膜，所以在存在有絕緣膜454的狀態下進行加熱處理時，絕緣膜453所包含的水、氫等不脫離到氛圍中，而移動到氧化物半導體膜441至443中。
在進行加熱來形成絕緣膜453b的情況下，若因絕緣膜453b的形成而氧化物半導體膜441至443中的氧缺陷被減少，也可以不進行該加熱處理。此外，該加熱處理也可以在開口491及開口492形成於絕緣膜453之後進行。
接著，藉由光微影製程和蝕刻製程，在絕緣膜453中形成開口491及開口492(圖23A)。開口491形成於連接部302，佈線423的表面露出。開口492形成於電容器304，氧化物半導體膜443的表面露出。
接著，在絕緣膜452、絕緣膜453以及氧化物半導體膜443上形成絕緣膜454(圖23B)。
作為絕緣膜454，使用能夠防止來自外部的雜質如氧、氫、水、鹼金屬、鹼土金屬等擴散到氧化物半導體膜的材料形成即可。此外，絕緣膜454較佳為包含氫。使絕緣膜454包含氫是為了對氧化物半導體膜443供應氫來降低其電阻。當絕緣膜454包含氫且該絕緣膜454中的氫擴散到氧化物半導體膜443中時，在該氧化物半導體膜443中氫和氧鍵合而產生作為載子的電子。其結果是，氧化物半導體膜443的導電性提高，而成為由導電膜構成的電極444。
例如，作為絕緣膜454，利用電漿CVD法形成氮化矽膜或氮氧化矽膜即可。絕緣膜454的成膜時的基板溫度是在不發生氧化物半導體膜441及442因氧的脫離而使載子濃度上升的現象的溫度範圍內。
接著，藉由光微影製程和蝕刻製程，在絕緣膜451、452、454中形成開口493及開口494(圖23C)。開口493形成於連接部302，佈線412及佈線423的表面露出。此外，用來連接電極425與像素電極432的開口494形成於電晶體303。
利用濺射法等在絕緣膜454上形成導電膜430(圖24A)。藉由光微影製程及蝕刻製程，將導電膜430形成為電極431及像素電極432(圖24B)。
藉由上述製程，在基板401上形成電路(像素電路、閘極驅動器)。此外，藉由上述製程，在基板401上還形成有端子部。再者，根據需要在密封製程中在基板401上形成配向膜461(圖24C)。
在本實施方式的元件基板的製造方法中，在閘極驅動器中，藉由第三層(與像素電極相同的層)的電極431將第一層的佈線及電極與第二層的佈線及電極連接。因此，不需要將連接第一層的佈線及電極與第二層的佈線及電極的開口形成於絕緣膜451、452，而可以減少一個曝光用遮罩。因此，在本實施方式中，可以使用六個曝光用遮罩製造元件基板。
〈相對基板的製造〉
接著，參照圖25A至圖25C，說明LC面板的相對基板的製程的一個例子。相對基板也被稱為濾色片基板等。
在基板402上形成遮光膜471、有色膜472(圖25A)。在遮光膜471及有色膜472上形成絕緣膜473(圖25B)。
作為絕緣膜473，例如可以使用丙烯酸樹脂、環氧樹脂、聚醯亞胺等有機絕緣膜。絕緣膜473作為濾光片及黑矩陣的保護膜被形成。可根據需要形成絕緣膜 473。
接著，在絕緣膜473上形成反電極433。反電極433是利用濺射法等並藉由具有透光性的導電膜的成膜而形成的。在反電極433上形成間隔物470。間隔物470可以藉由將感光樹脂劑塗佈於反電極433上並進行顯影處理而形成。藉由上述步驟製造相對基板。在後面所述的密封製程中，在相對基板上形成配向膜。
〈密封製程〉
下面，說明將液晶層460密封於元件基板與相對基板之間來製造LC面板的製程。
在元件基板(基板401)上形成配向膜461。在清洗元件基板之後，利用印刷法等將聚醯亞胺樹脂塗佈於元件基板表面，並進行焙燒來形成配向膜461。藉由摩擦或光照射對配向膜461進行配向處理。在相對基板上同樣地也形成配向膜462。
接著，為了密封液晶層460，將密封材料塗佈於相對基板。在此，塗佈用於液晶滴落法(ODF)的紫外線固化密封材料。接著，在由相對基板的密封材料圍繞的區域滴落液晶材料。在氮氛圍中進行該製程。接著，黏合元件基板與相對基板。並且，藉由照射紫外線使密封材料固化，來完成密封構件。
藉由上述密封製程，製造液晶層460密封於元件基板與相對基板之間的LC面板。還可以將FPC等所 需構件安裝於LC面板。
本實施方式可以與本說明書所示的其他實施方式適當地組合。
實施方式4
在本實施方式中，說明像素電路30的結構例子。明確而言，說明電晶體及電容器的其他結構例子。
〈像素電路的結構例子2〉
圖26A顯示電晶體的其他結構例子。電晶體313中，在氧化物半導體膜442上具有被用作通道保護膜的絕緣膜453。因此，在形成導電膜420之前形成絕緣膜453。絕緣膜453的被用作通道保護膜之外的部分由蝕刻被去除。在該蝕刻製程後形成導電膜420。
藉由將絕緣膜453形成在氧化物半導體膜442上，可以防止氧化物半導體膜442在導電膜420的蝕刻製程中受到損傷。因此，該絕緣膜453被稱為蝕刻停止膜。電晶體313的閘極絕緣膜與電晶體303同樣，由絕緣膜451及452的疊層膜構成，但是在電晶體313中，由於通道保護膜的形成，絕緣膜452只存在於與氧化物半導體膜442及電極444重疊的區域。
閘極驅動器21及22的電晶體也具有與電晶體313同樣的結構。
〈像素電路的結構例子3〉
圖26B顯示電容器的其他結構例子。電容器314由像素電極432、電極501以及絕緣膜454構成。電極501從與像素電極432同樣的導電膜形成，並具有透光性。請注意，在圖26B中，可以使用圖26A的電晶體313。
〈像素電路的結構例子4〉
圖26C顯示電容器的其他結構例子。如圖26C所示，以覆蓋電晶體303的方式形成絕緣膜510。絕緣膜510作為平坦化膜被形成。在絕緣膜510上形成有電極511、絕緣膜513以及像素電極512。電容器315包含電極511、像素電極512及絕緣膜513。
可以與像素電極432同樣地形成電極511及像素電極512。可以與絕緣膜454同樣地形成絕緣膜513。
作為絕緣膜510，可以使用由丙烯酸樹脂、聚醯亞胺以及環氧等形成的樹脂膜。作為絕緣膜510的厚度，較佳為絕緣膜453的厚度以上且1500nm以下，更佳為絕緣膜453的厚度以上且1000nm以下。藉由將絕緣膜510的厚度設定為絕緣膜453的厚度以上，可以將絕緣膜510填充於像素電極512的凹部，而可以減少形成有配向膜461的區域的凹凸。另一方面，絕緣膜510越厚，施加於像素電極432的用來控制液晶層460的配向的電壓越高，導致LCD10的功耗增高，因此較佳為絕緣膜510的 厚度為1500nm以下。
本實施方式可以與本說明書所示的其他實施方式適當地組合。
實施方式5
本發明的一個實施方式的顯示裝置可以應用於各種電子裝置(包括遊戲機)的顯示部。電子裝置的例子包含，電視機(也稱為電視或電視接收機)、用於電腦等的顯示器、相機如數位相機、數位攝影機等、數位相框、行動電話機、可攜式遊戲機、可攜式資訊終端、音頻再生裝置以及遊戲機(彈珠機(pachinko machine)或吃角子老虎機(slot machine)等)。圖27A至圖27C顯示上述電子裝置的一個例子。
圖27A顯示具有顯示部的桌子9000。在桌子9000中，外殼9001組裝有顯示部9003，能夠利用顯示部9003來顯示視頻。另外，顯示利用四個桌腿9002來支撐外殼9001的結構。另外，外殼9001具有用於供應電力的電源供應線9005。
顯示部9003具有觸控輸入功能，藉由用手指等按觸顯示於桌子9000的顯示部9003中的顯示按鈕9004，可以進行畫面操作或資訊輸入，並且桌子9000也可以用作如下控制裝置，即藉由使其具有能夠與其他家電產品進行通信的功能或能夠控制其他家電產品的功能，從而藉由畫面操作來控制其他家電產品。例如，藉由使用具 有影像感測器功能的半導體裝置，可以使顯示部9003具有觸控輸入功能。
另外，利用設置於外殼9001的鉸鏈也可以將顯示部9003的畫面以垂直於地板的方式立起來，從而也可以用作電視機。雖然當在小房間裡設置大畫面的電視機時，自由使用的空間變小，但是若在桌子內安裝有顯示部則可以有效地利用房間的空間。
圖27B顯示電視機9100。在電視機9100中，外殼9101組裝有顯示部9103，並且能夠利用顯示部9103來顯示視頻。此外，在此顯示利用支架9105來支撐外殼9101的結構。
藉由利用外殼9101所具有的操作開關、另外提供的遙控器9110，能夠進行電視機9100的操作。藉由利用遙控器9110所具有的操作鍵9109，能夠進行接收頻道及音量的操作，並可以對在顯示部9103上顯示的視頻進行操作。此外，也可以採用在遙控器9110中設置顯示關於電視機9100的工作的資訊或時間及日期等的顯示部9107的結構。
電視機9100具有接收機及數據機等。電視機9100可以利用接收機來接收一般的電視廣播，而且，電視機9100藉由數據機連接到有線或無線方式的通信網路，也可以進行單向(從發送者到接收者)或雙向(發送者和接收者之間或接收者彼此之間等)的資訊通信。
圖27C顯示電腦9200。電腦9200包括主體 9201、外殼9202、顯示部9203、鍵盤9204、外部連接埠9205、指向裝置9206等。
可以將上述實施方式中任一個所示的半導體裝置用於顯示部9203。因此，可以提高電腦9200的顯示品質。
圖28A和圖28B顯示能夠折疊的平板終端9600。平板終端9600包括外殼9630、顯示部9631a、顯示部9631b、顯示模式切換開關9034、電源開關9035、省電模式切換開關9036、扣件9033以及操作開關9038等。
再者，平板終端9600包括太陽能電池9633及充放電控制電路9634。此外，在圖28B中，作為充放電控制電路9634的一個例子顯示包括電池9635和DCDC轉換器9636的結構。
圖28A顯示打開兩個顯示部9631a、9631b的結構，而圖28B顯示關閉的狀態。
在顯示部9631a中，可以將其一部分用作觸控面板的區域9632a，並且可以藉由按觸所顯示的操作鍵9638來輸入資料。此外，作為一個例子在此顯示：顯示部9631a的一半區域只具有顯示的功能，並且另一半區域具有觸控面板的功能，但是並不侷限於該結構。也可以採用顯示部9631a的全部區域具有觸控面板的功能的結構。例如，可以使顯示部9631a的整個面顯示為鍵盤按鈕來將其用作觸控面板，並且將顯示部9631b用作顯示畫面。
此外，顯示部9631b也與顯示部9631a同樣，可以將其一部分用作觸控面板的區域9632b。此外，藉由使用手指或觸控筆等按觸觸控面板的顯示有鍵盤顯示切換按鈕9639的位置，可以在顯示部9631b顯示鍵盤按鈕。
此外，也可以對觸控面板的區域9632a和觸控面板的區域9632b同時進行按觸輸入。
另外，顯示模式切換開關9034能夠進行豎屏顯示和橫屏顯示等顯示的方向的切換以及黑白顯示或彩色顯示等的切換等。根據內置於平板終端中的光感測器所檢測的使用時的外光的光量，省電模式切換開關9036可以將顯示的亮度設定為最適合的亮度。平板終端除了光感測器以外，還可以內置陀螺儀和加速度感測器等檢測傾斜度的感測器等的其他檢測裝置。
在圖28A中，顯示部9631b與顯示部9631a的規格可以不同。例如，螢幕的尺寸或解析度可以不同。
此外，平板終端可以折疊，因此不使用時可以合上外殼9630。因此，可以保護顯示部9631a和顯示部9631b，因而，可以提供一種具有良好的耐久性且從長期使用的觀點來看具有高可靠性的平板終端。
圖28A和圖28B所示的平板終端還可以具有如下功能：顯示部顯示各種各樣的資訊(靜態影像、動態影像、文字影像等)的功能；將日曆、日期或時間等顯示在顯示部上的功能；用手指等觸摸顯示部來輸入資訊的觸 摸輸入功能；執行各種各樣的軟體(程式)的功能等。
藉由利用安裝在平板終端的表面上的太陽能電池9633，可以將電力供應到觸控面板、顯示部或視訊信號處理部等。請注意，太陽能電池9633可以設置在外殼9630的單面或兩面，因此可以進行高效的電池9635的充電。另外，當使用鋰離子電池以作為電池9635時，有可以實現小型化等的優點。
另外，圖28C是充放電控制電路9634的方塊圖。參照該方塊圖說明充放電控制電路9634的結構及工作。如圖28C所示，充放電控制電路9634是用來將由太陽能電池9633發電的電力供應至顯示部9631的控制電路。充放電控制電路9634包括：電池9635；DCDC轉換器9636；轉換器9637；以及開關SW1至SW3。
當將由太陽能電池9633發電的電力充到電池9635時，開關SW2開啟。DCDC轉換器9636將從太陽能電池9633輸出的電壓升壓或降壓到適合於對電池9635充電的電壓。當供應來自太陽能電池9633的電力時，將開關SW1開啟，當從電池9635對顯示部9631供應電力時，將開關SW3開啟。轉換器9637將輸入的電壓升壓或降壓到驅動顯示部9631時所需的電壓。
請注意，太陽能電池9633是作為發電方法而顯示的一個例子。對於發電方法沒有特別的限制，也可以設置壓電元件(piezoelectric element)或熱電轉換元件(帕耳帖元件(Peltier element))等。此外，也可以設置以無線(不 接觸)的方式收發電力來進行充電的無線電力傳輸模組。
請注意，本實施方式可以與其他實施方式適當地組合。
20‧‧‧像素部
21、22‧‧‧閘極驅動器(GDL、GDR)
31‧‧‧閘極線
37‧‧‧偽閘極線
100‧‧‧移位暫存器
101‧‧‧單元電路(GSR)
102‧‧‧偽單元電路(dmyGSR)
110‧‧‧多工解訊器
111‧‧‧單元電路(DEMUX)
112‧‧‧偽單元電路(dmyDEMUX)
121‧‧‧單元電路(PGC)
122‧‧‧偽單元電路(dmyPGC)

Claims (5)

  1. 一種移位暫存器，其特徵為，包括：第一電晶體；第二電晶體；以及複數緩衝電路，其中，該第一電晶體的源極及汲極的其中之一者與該第二電晶體的源極及汲極的其中之一者電連接，其中，該第一電晶體的該源極及該汲極的其中之一者與該複數緩衝電路的第一輸入端子電連接，其中，該第二電晶體的閘極與該複數緩衝電路的第二輸入端子電連接，並且其中，該複數緩衝電路各自具有第三輸入端子，並且該等第三輸入端子被輸入不同的時脈訊號。
  2. 一種移位暫存器，其特徵為，包括：第一電晶體；第二電晶體；複數第三電晶體；以及複數第四電晶體，其中，該第一電晶體的源極及汲極的其中之一者與該第二電晶體的源極及汲極的其中之一者電連接，其中，該複數第三電晶體的源極及汲極的其中之一者與該複數第四電晶體的源極及汲極的其中之一者電連接，其中，該第一電晶體的該源極及該汲極的其中之一者與該複數第三電晶體的閘極電連接， 其中，該第二電晶體的閘極與該複數第四電晶體的閘極電連接，並且其中，提供給該複數第三電晶體之一者的該源極及該汲極中的另一者的時脈訊號不同於提供給該複數第三電晶體之另一者的該源極及該汲極中的另一者的時脈訊號。
  3. 一種移位暫存器，其特徵為，包括：第一電晶體；第二電晶體；複數第三電晶體；複數第四電晶體；以及複數第五電晶體，其中，該第一電晶體的源極及汲極的其中之一者與該第二電晶體的源極及汲極的其中之一者電連接，其中，該複數第三電晶體的任一者的源極及汲極的其中之一者與該複數第四電晶體的任一者的源極及汲極的其中之一者電連接，其中，該複數第五電晶體的任一者的源極及汲極的其中之一者與該複數第三電晶體的任一者的閘極電連接，其中，該第一電晶體的該源極及該汲極的其中之一者與該複數第五電晶體的該源極及該汲極的其中之另一者電連接，其中，該第二電晶體的閘極與該複數第四電晶體的閘極電連接，並且其中，該複數第三電晶體的該源極及該汲極的其中之 另一者被輸入彼此不同的複數時脈訊號。
  4. 一種移位暫存器，其特徵為，包括：第一電晶體；第二電晶體；第三電晶體；第四電晶體；第五電晶體；第六電晶體；第七電晶體；以及第八電晶體，其中，該第一電晶體的源極及汲極的其中之一者與該第二電晶體的源極及汲極的其中之一者電連接，其中，該第三電晶體的源極及汲極的其中之一者與該第六電晶體的源極及汲極的其中之一者電連接，其中，該第四電晶體的源極及汲極的其中之一者與該第七電晶體的源極及汲極的其中之一者電連接，其中，該第五電晶體的源極及汲極的其中之一者與該第八電晶體的源極及汲極的其中之一者電連接，其中，該第一電晶體的該源極及該汲極的其中之一者與該第三電晶體的閘極電連接，其中，該第一電晶體的該源極及該汲極的其中之一者與該第四電晶體的閘極電連接，其中，該第一電晶體的該源極及該汲極的其中之一者與該第五電晶體的閘極電連接， 其中，該第二電晶體的閘極與該第六電晶體的閘極電連接，其中，該第二電晶體的該閘極與該第七電晶體的閘極電連接，其中，該第二電晶體的該閘極與該第八電晶體的閘極電連接，其中，該第三電晶體的該源極及該汲極的其中之另一者被輸入第一時脈訊號，其中，該第四電晶體的該源極及該汲極的其中之另一者被輸入第二時脈訊號，並且其中，該第五電晶體的該源極及該汲極的其中之另一者被輸入第三時脈訊號。
  5. 一種移位暫存器，其特徵為，包括：第一電晶體；第二電晶體；第三電晶體；第四電晶體；第五電晶體；第六電晶體；第七電晶體；第八電晶體；第九電晶體；第十電晶體；以及第十一電晶體， 其中，該第一電晶體的源極及汲極的其中之一者與該第二電晶體的源極及汲極的其中之一者電連接，其中，該第三電晶體的源極及汲極的其中之一者與該第六電晶體的源極及汲極的其中之一者電連接，其中，該第四電晶體的源極及汲極的其中之一者與該第七電晶體的源極及汲極的其中之一者電連接，其中，該第五電晶體的源極及汲極的其中之一者與該第八電晶體的源極及汲極的其中之一者電連接，其中，該第九電晶體的源極及汲極的其中之一者與該第三電晶體的閘極電連接，其中，該第十電晶體的源極及汲極的其中之一者與該第四電晶體的閘極電連接，其中，該第十一電晶體的源極及汲極的其中之一者與該第五電晶體的閘極電連接，其中，該第一電晶體的該源極及該汲極的其中之一者與該第九電晶體的該源極及該汲極的其中之另一者電連接，其中，該第一電晶體的該源極及該汲極的其中之一者與該第十電晶體的該源極及該汲極的其中之另一者電連接，其中，該第一電晶體的該源極及該汲極的其中之一者與該第十一電晶體的該源極及該汲極的其中之另一者電連接，其中，該第二電晶體的閘極與該第六電晶體的閘極電 連接，其中，該第二電晶體的該閘極與該第七電晶體的閘極電連接，其中，該第二電晶體的該閘極與該第八電晶體的閘極電連接，其中，該第三電晶體的該源極及該汲極的其中之另一者被輸入第一時脈訊號，其中，該第四電晶體的該源極及該汲極的其中之另一者被輸入第二時脈訊號，並且其中，該第五電晶體的該源極及該汲極的其中之另一者被輸入第三時脈訊號。
TW107102092A 2013-04-04 2014-03-25 脈衝產生電路及半導體裝置 TWI709956B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2013-078202 2013-04-04
JP2013078202 2013-04-04

Publications (2)

Publication Number Publication Date
TW201818395A TW201818395A (zh) 2018-05-16
TWI709956B true TWI709956B (zh) 2020-11-11

Family

ID=51567747

Family Applications (2)

Application Number Title Priority Date Filing Date
TW103111055A TWI621116B (zh) 2013-04-04 2014-03-25 脈衝產生電路及半導體裝置
TW107102092A TWI709956B (zh) 2013-04-04 2014-03-25 脈衝產生電路及半導體裝置

Family Applications Before (1)

Application Number Title Priority Date Filing Date
TW103111055A TWI621116B (zh) 2013-04-04 2014-03-25 脈衝產生電路及半導體裝置

Country Status (6)

Country Link
US (3) US9041453B2 (zh)
JP (2) JP6345457B2 (zh)
KR (2) KR102246146B1 (zh)
CN (2) CN104103321B (zh)
DE (1) DE102014206535B4 (zh)
TW (2) TWI621116B (zh)

Families Citing this family (66)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10014068B2 (en) * 2011-10-07 2018-07-03 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
TWI651839B (zh) 2013-02-27 2019-02-21 半導體能源研究所股份有限公司 半導體裝置、驅動電路及顯示裝置
US9041453B2 (en) * 2013-04-04 2015-05-26 Semiconductor Energy Laboratory Co., Ltd. Pulse generation circuit and semiconductor device
TWI666623B (zh) * 2013-07-10 2019-07-21 日商半導體能源研究所股份有限公司 半導體裝置、驅動器電路及顯示裝置
US9396810B2 (en) 2014-06-18 2016-07-19 Elwha Llc Systems and methods for acoustic wave enabled data storage
US9424893B2 (en) 2014-06-18 2016-08-23 Elwha Llc Systems and methods for acoustic wave enabled data storage
US9396814B2 (en) * 2014-06-04 2016-07-19 Elwha Llc Systems and methods for acoustic wave enabled data storage
US9436792B2 (en) * 2014-08-22 2016-09-06 Samsung Electronics Co., Ltd. Method of designing layout of integrated circuit and method of manufacturing integrated circuit
KR20170047314A (ko) 2014-09-05 2017-05-04 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치, 드라이버 ic, 표시 장치, 및 전자 장치
KR102293417B1 (ko) * 2015-02-17 2021-08-25 삼성디스플레이 주식회사 주사 구동회로 및 이를 이용한 주사 구동회로의 구동방법
US9964799B2 (en) 2015-03-17 2018-05-08 Semiconductor Energy Laboratory Co., Ltd. Display device, display module, and electronic device
KR102332556B1 (ko) * 2015-05-07 2021-11-30 삼성디스플레이 주식회사 표시 장치
JP6830765B2 (ja) 2015-06-08 2021-02-17 株式会社半導体エネルギー研究所 半導体装置
US10037738B2 (en) * 2015-07-02 2018-07-31 Apple Inc. Display gate driver circuits with dual pulldown transistors
CN104966499A (zh) * 2015-07-20 2015-10-07 京东方科技集团股份有限公司 一种显示面板及显示装置
US9626895B2 (en) * 2015-08-25 2017-04-18 Chunghwa Picture Tubes, Ltd. Gate driving circuit
CN105206246B (zh) * 2015-10-31 2018-05-11 武汉华星光电技术有限公司 扫描驱动电路及具有该电路的液晶显示装置
AU2016362319B2 (en) * 2015-12-02 2021-03-11 Butterfly Network, Inc. Multi-level pulser and related apparatus and methods
US9492144B1 (en) 2015-12-02 2016-11-15 Butterfly Network, Inc. Multi-level pulser and related apparatus and methods
US10187020B2 (en) 2015-12-02 2019-01-22 Butterfly Network, Inc. Trans-impedance amplifier for ultrasound device and related apparatus and methods
US10175347B2 (en) 2015-12-02 2019-01-08 Butterfly Network, Inc. Ultrasound receiver circuitry and related apparatus and methods
US10082488B2 (en) 2015-12-02 2018-09-25 Butterfly Network, Inc. Time gain compensation circuit and related apparatus and methods
US9705518B2 (en) 2015-12-02 2017-07-11 Butterfly Network, Inc. Asynchronous successive approximation analog-to-digital converter and related methods and apparatus
US10714633B2 (en) 2015-12-15 2020-07-14 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and display device
US10624613B2 (en) 2016-01-15 2020-04-21 Butterfly Network, Inc. Ultrasound signal processing circuitry and related apparatus and methods
CN105528984A (zh) * 2016-02-02 2016-04-27 京东方科技集团股份有限公司 发射电极扫描驱动单元、驱动电路以及驱动方法、阵列基板
TWI709791B (zh) 2016-07-07 2020-11-11 日商半導體能源研究所股份有限公司 顯示裝置及電子裝置
US10541375B2 (en) 2016-07-21 2020-01-21 Semiconductor Energy Laboratory Co., Ltd. Display device and electronic device
US10586495B2 (en) 2016-07-22 2020-03-10 Semiconductor Energy Laboratory Co., Ltd. Display device and electronic device
US10642110B2 (en) 2016-08-17 2020-05-05 Semiconductor Energy Laboratory Co., Ltd. Display device and electronic appliance
KR102581490B1 (ko) 2016-08-30 2023-09-21 삼성디스플레이 주식회사 표시 장치
TWI625718B (zh) * 2016-10-04 2018-06-01 創王光電股份有限公司 高穩定性的脈衝寬度可調式移位暫存器
CN108109592B (zh) * 2016-11-25 2022-01-25 株式会社半导体能源研究所 显示装置及其工作方法
US10756118B2 (en) 2016-11-30 2020-08-25 Semiconductor Energy Laboratory Co., Ltd. Display device, display module, and electronic device
US10692452B2 (en) 2017-01-16 2020-06-23 Semiconductor Energy Laboratory Co., Ltd. Display device
CN108346402B (zh) * 2017-01-22 2019-12-24 京东方科技集团股份有限公司 一种栅极驱动电路及其驱动方法、显示装置
CN110383098B (zh) 2017-03-07 2022-06-10 株式会社半导体能源研究所 Ic、驱动ic、显示系统及电子设备
CN110771044A (zh) 2017-06-20 2020-02-07 蝴蝶网络有限公司 超声装置中模拟信号到数字信号的转换
CA3064045A1 (en) 2017-06-20 2018-12-27 Butterfly Network, Inc. Multi-stage trans-impedance amplifier (tia) for an ultrasound device
KR20200019210A (ko) 2017-06-20 2020-02-21 버터플라이 네트워크, 인크. 초음파 디바이스를 위한 단일-종단 트랜스-임피던스 증폭기(tia)
AU2018289337A1 (en) 2017-06-20 2019-12-19 Butterfly Network, Inc. Amplifier with built in time gain compensation for ultrasound applications
CN107705739B (zh) * 2017-07-11 2019-11-26 深圳市华星光电半导体显示技术有限公司 扫描驱动电路及显示装置
CN107610634A (zh) * 2017-09-28 2018-01-19 惠科股份有限公司 一种显示装置的驱动电路和驱动方法
CN108010480A (zh) * 2017-12-12 2018-05-08 中华映管股份有限公司 栅极驱动电路
KR102446164B1 (ko) * 2017-12-26 2022-09-22 삼성전자주식회사 부하 스탠다드 셀을 포함하는 집적 회로 및 그 설계 방법
KR20190087137A (ko) * 2018-01-16 2019-07-24 에스케이하이닉스 주식회사 신호 생성 회로 및 이를 포함하는 반도체 메모리 장치
CN111656430B (zh) 2018-02-01 2022-07-26 株式会社半导体能源研究所 显示装置及电子设备
CN108288460B (zh) 2018-04-26 2021-01-26 京东方科技集团股份有限公司 一种移位寄存器及其驱动方法、栅极驱动电路
KR102518861B1 (ko) * 2018-05-09 2023-04-07 삼성디스플레이 주식회사 게이트 드라이버 및 이를 구비한 표시 장치
CN108875634B (zh) * 2018-06-19 2020-09-25 厦门天马微电子有限公司 显示面板和显示装置
CN108831392A (zh) * 2018-06-25 2018-11-16 武汉天马微电子有限公司 显示面板和显示装置
WO2020097419A1 (en) 2018-11-09 2020-05-14 Butterfly Network, Inc. Trans-impedance amplifier (tia) for ultrasound devices
CN111192546B (zh) * 2018-11-15 2023-08-15 群创光电股份有限公司 显示面板及电子装置
US11151944B2 (en) 2019-02-27 2021-10-19 Novatek Microelectronics Corp. Driving circuit, display apparatus and driving method thereof
EP3940801A4 (en) * 2019-03-12 2022-12-21 GCE Institute Inc. INTEGRATED SEMICONDUCTOR CIRCUIT WITH POWER GENERATION FUNCTION
TWI709886B (zh) * 2019-05-02 2020-11-11 友達光電股份有限公司 觸控顯示裝置
US11081185B2 (en) * 2019-06-18 2021-08-03 Sandisk Technologies Llc Non-volatile memory array driven from both sides for performance improvement
JP7520831B2 (ja) 2019-06-28 2024-07-23 株式会社半導体エネルギー研究所 表示装置
CN113160733B (zh) * 2020-01-22 2023-05-30 群创光电股份有限公司 电子装置
US11475827B2 (en) * 2020-01-22 2022-10-18 Innolux Corporation Electronic device for reducing power consumption
KR20210152085A (ko) 2020-06-05 2021-12-15 삼성디스플레이 주식회사 게이트 드라이버 및 이를 포함하는 표시 장치
CN111681594A (zh) * 2020-06-24 2020-09-18 武汉华星光电技术有限公司 Mog电路及显示面板
KR20230092925A (ko) 2020-10-30 2023-06-26 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치, 표시 장치, 및 전자 기기
KR20220096949A (ko) * 2020-12-31 2022-07-07 엘지디스플레이 주식회사 발광표시장치
TW202335435A (zh) * 2022-02-17 2023-09-01 群創光電股份有限公司 電子裝置
US20240321212A1 (en) * 2023-03-23 2024-09-26 Samsung Display Co., Ltd. Pixel and gate driving circuit

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW201120909A (en) * 2009-12-08 2011-06-16 Tpo Displays Corp Shift register, gate driver and electronic system utilizing the same
WO2011148658A1 (ja) * 2010-05-24 2011-12-01 シャープ株式会社 走査信号線駆動回路およびそれを備えた表示装置
WO2012008186A1 (ja) * 2010-07-13 2012-01-19 シャープ株式会社 シフトレジスタおよびこれを備えた表示装置
TW201218629A (en) * 2010-05-21 2012-05-01 Semiconductor Energy Lab Pulse output circuit, shift register, and display device

Family Cites Families (37)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS63280581A (ja) * 1987-05-12 1988-11-17 Seiko Epson Corp 画像表示装置
EP0291252A3 (en) 1987-05-12 1989-08-02 Seiko Epson Corporation Method of video display and video display device therefor
US5973531A (en) * 1997-06-20 1999-10-26 Sun Microsystems, Inc. Method for generating a pulse output in a dynamic register
JP4439761B2 (ja) * 2001-05-11 2010-03-24 株式会社半導体エネルギー研究所 液晶表示装置、電子機器
KR100531246B1 (ko) * 2003-06-23 2005-11-28 엘지.필립스 엘시디 주식회사 피모스소자의 누설전류 저감을 위한 평판디스플레이장치및 그 신호인가방법
EP1756834B1 (en) * 2004-06-14 2009-08-12 Semiconductor Energy Laboratory Co., Ltd. Shift register and semiconductor display device
JP4343859B2 (ja) 2005-02-17 2009-10-14 株式会社日立製作所 半導体装置
KR101112213B1 (ko) 2005-03-30 2012-02-27 삼성전자주식회사 게이트 구동회로 및 이를 갖는 표시장치
TWI511116B (zh) * 2006-10-17 2015-12-01 Semiconductor Energy Lab 脈衝輸出電路、移位暫存器及顯示裝置
JP5472781B2 (ja) * 2008-10-08 2014-04-16 Ｎｌｔテクノロジー株式会社 シフトレジスタ及び表示装置並びにシフトレジスタの駆動方法
CN102474256B (zh) 2009-09-24 2016-03-02 株式会社半导体能源研究所 驱动器电路、包括驱动器电路的显示设备以及包括显示设备的电子电器
KR101712340B1 (ko) 2009-10-30 2017-03-06 가부시키가이샤 한도오따이 에네루기 켄큐쇼 구동 회로, 구동 회로를 포함하는 표시 장치, 및 표시 장치를 포함하는 전자 기기
WO2011070838A1 (ja) * 2009-12-11 2011-06-16 シャープ株式会社 表示パネル、液晶表示装置、および、駆動方法
WO2011096153A1 (en) * 2010-02-05 2011-08-11 Semiconductor Energy Laboratory Co., Ltd. Display device
DE112011106185B3 (de) * 2010-03-02 2023-05-04 Semiconductor Energy Laboratory Co., Ltd. Impulssignal-Ausgangsschaltung und Schieberegister
CN102783025B (zh) * 2010-03-02 2015-10-07 株式会社半导体能源研究所 脉冲信号输出电路和移位寄存器
KR101798260B1 (ko) 2010-03-12 2017-11-15 가부시키가이샤 한도오따이 에네루기 켄큐쇼 표시 장치
JP5436324B2 (ja) * 2010-05-10 2014-03-05 三菱電機株式会社 シフトレジスタ回路
JP5766012B2 (ja) * 2010-05-21 2015-08-19 株式会社半導体エネルギー研究所 液晶表示装置
US8325127B2 (en) * 2010-06-25 2012-12-04 Au Optronics Corporation Shift register and architecture of same on a display panel
KR20130090405A (ko) * 2010-07-02 2013-08-13 가부시키가이샤 한도오따이 에네루기 켄큐쇼 액정 표시 장치
US8941577B2 (en) * 2010-11-10 2015-01-27 Sharp Kabushiki Kaisha Liquid crystal display with dummy stages in shift register and its clock signal operation
TWI431585B (zh) * 2010-11-30 2014-03-21 Au Optronics Corp 多工式驅動電路
JP2013078202A (ja) 2011-09-30 2013-04-25 Nec Corp 発電装置及び発電方法
US10014068B2 (en) 2011-10-07 2018-07-03 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
KR102082372B1 (ko) 2011-11-30 2020-02-27 가부시키가이샤 한도오따이 에네루기 켄큐쇼 표시 장치
JP2013130802A (ja) 2011-12-22 2013-07-04 Semiconductor Energy Lab Co Ltd 半導体装置、画像表示装置、記憶装置、及び電子機器
JP6075922B2 (ja) 2012-02-29 2017-02-08 株式会社半導体エネルギー研究所 表示装置
US8994439B2 (en) 2012-04-19 2015-03-31 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device, image display device, storage device, and electronic device
US8995607B2 (en) * 2012-05-31 2015-03-31 Semiconductor Energy Laboratory Co., Ltd. Pulse signal output circuit and shift register
JP5963551B2 (ja) * 2012-06-06 2016-08-03 キヤノン株式会社 アクティブマトリクスパネル、検出装置、及び、検出システム
US9171842B2 (en) 2012-07-30 2015-10-27 Semiconductor Energy Laboratory Co., Ltd. Sequential circuit and semiconductor device
US8937307B2 (en) 2012-08-10 2015-01-20 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
US9070546B2 (en) 2012-09-07 2015-06-30 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
KR101995290B1 (ko) 2012-10-31 2019-07-03 엘지디스플레이 주식회사 표시장치와 그 구동 방법
TWI651839B (zh) 2013-02-27 2019-02-21 半導體能源研究所股份有限公司 半導體裝置、驅動電路及顯示裝置
US9041453B2 (en) * 2013-04-04 2015-05-26 Semiconductor Energy Laboratory Co., Ltd. Pulse generation circuit and semiconductor device

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW201120909A (en) * 2009-12-08 2011-06-16 Tpo Displays Corp Shift register, gate driver and electronic system utilizing the same
TW201218629A (en) * 2010-05-21 2012-05-01 Semiconductor Energy Lab Pulse output circuit, shift register, and display device
WO2011148658A1 (ja) * 2010-05-24 2011-12-01 シャープ株式会社 走査信号線駆動回路およびそれを備えた表示装置
WO2012008186A1 (ja) * 2010-07-13 2012-01-19 シャープ株式会社 シフトレジスタおよびこれを備えた表示装置

Also Published As

Publication number Publication date
US9978329B2 (en) 2018-05-22
KR20140120825A (ko) 2014-10-14
JP2016053719A (ja) 2016-04-14
US20150248869A1 (en) 2015-09-03
JP2014211621A (ja) 2014-11-13
JP6345457B2 (ja) 2018-06-20
CN104103321A (zh) 2014-10-15
US9478187B2 (en) 2016-10-25
US20140300399A1 (en) 2014-10-09
DE102014206535B4 (de) 2020-07-30
CN104103321B (zh) 2020-01-21
TW201818395A (zh) 2018-05-16
DE102014206535A1 (de) 2014-10-09
KR102314689B1 (ko) 2021-10-18
US20170039976A1 (en) 2017-02-09
KR102246146B1 (ko) 2021-04-28
CN111415633A (zh) 2020-07-14
JP5917759B2 (ja) 2016-05-18
US9041453B2 (en) 2015-05-26
TWI621116B (zh) 2018-04-11
TW201445554A (zh) 2014-12-01
KR20210049054A (ko) 2021-05-04

Similar Documents

Publication Publication Date Title
KR102314689B1 (ko) 펄스 생성 회로 및 반도체 장치
JP6868675B2 (ja) 半導体装置
JP7209774B2 (ja) 半導体装置の作製方法
JP6055571B2 (ja) 表示装置及び表示装置の作製方法
TWI816261B (zh) 半導體裝置及其製造方法、顯示裝置、及電子裝置
TWI758755B (zh) 半導體裝置以及包括該半導體裝置的顯示裝置
JP7293282B2 (ja) 半導体装置
JP6371061B2 (ja) 半導体装置の作製方法
JP2022169523A (ja) 半導体装置
JP2015179259A (ja) 半導体装置、並びにそれを備えるモジュールおよび電子機器

Legal Events

Date Code Title Description
MM4A Annulment or lapse of patent due to non-payment of fees