WO2011070838A1 - 表示パネル、液晶表示装置、および、駆動方法 - Google Patents

表示パネル、液晶表示装置、および、駆動方法 Download PDF

Info

Publication number
WO2011070838A1
WO2011070838A1 PCT/JP2010/066717 JP2010066717W WO2011070838A1 WO 2011070838 A1 WO2011070838 A1 WO 2011070838A1 JP 2010066717 W JP2010066717 W JP 2010066717W WO 2011070838 A1 WO2011070838 A1 WO 2011070838A1
Authority
WO
WIPO (PCT)
Prior art keywords
counter electrode
voltage level
signal
potential
bus line
Prior art date
Application number
PCT/JP2010/066717
Other languages
English (en)
French (fr)
Inventor
朝日 大和
Original Assignee
シャープ株式会社
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by シャープ株式会社 filed Critical シャープ株式会社
Priority to JP2011545114A priority Critical patent/JP5529166B2/ja
Priority to US13/514,300 priority patent/US20120235984A1/en
Priority to CN201080055764.0A priority patent/CN102652333B/zh
Publication of WO2011070838A1 publication Critical patent/WO2011070838A1/ja

Links

Images

Classifications

    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
    • G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
    • G09G3/3611—Control of matrices with row and column drivers
    • G09G3/3648—Control of matrices with row and column drivers using an active matrix
    • G09G3/3655—Details of drivers for counter electrodes, e.g. common electrodes for pixel capacitors or supplementary storage capacitors
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/08—Active matrix structure, i.e. with use of active elements, inclusive of non-linear two terminal elements, in the pixels together with light emitting or modulating elements
    • G09G2300/0876—Supplementary capacities in pixels having special driving circuits and electrodes instead of being connected to common electrode or ground; Use of additional capacitively coupled compensation electrodes
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/02—Addressing, scanning or driving the display screen or processing steps related thereto
    • G09G2310/0202—Addressing of scan or signal lines
    • G09G2310/0221—Addressing of scan or signal lines with use of split matrices
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2320/00—Control of display operating conditions
    • G09G2320/02—Improving the quality of display appearance
    • G09G2320/0261—Improving the quality of display appearance in the context of movement of objects on the screen or movement of the observer relative to the screen

Definitions

  • the present invention relates to a display panel that displays an image using liquid crystal.
  • the present invention also relates to a liquid crystal display device including such a display panel.
  • image display devices for displaying images are roughly classified into impulse-type image display devices such as CRTs (cathode ray tubes) and hold-type image display devices such as liquid crystal display devices.
  • CRTs cathode ray tubes
  • hold-type image display devices such as liquid crystal display devices.
  • an impulse-type image display device a lighting period in which an image is displayed and a light-out period in which no image is displayed are alternately repeated, whereas in a hold-type image display device, a light-out period is usually provided. Absent.
  • the hold-type image display device has the property that moving image blur is likely to occur compared to the impulse-type image display device.
  • Patent Document 1 discloses an image display apparatus that divides one frame period into two subframes and supplies image signals having different gradation levels to the first half subframe and the second half subframe, respectively. . According to the technique described in Patent Document 1, the above-mentioned moving image blurring phenomenon can be suppressed by making the luminance of the image in the first half subframe different from the luminance of the image in the second half subframe.
  • Patent Document 1 has a problem that the manufacturing cost increases because a frame memory for temporarily storing the input image signal is required. Further, since it is necessary to access the frame memory every time a frame is displayed, there is a problem that power consumption increases.
  • the present invention has been made in view of the above problems, and an object of the present invention is to realize a display panel capable of suppressing the above-mentioned motion blur phenomenon while suppressing an increase in manufacturing cost and power consumption. There is.
  • a display panel includes a plurality of gate bus lines, a plurality of source bus lines, a plurality of counter electrode bus lines, and an arbitrary gate among the plurality of gate bus lines.
  • a transistor having a gate connected to a bus line, a source connected to an arbitrary source bus line of the plurality of source bus lines, a pixel electrode connected to a drain of the transistor, and a liquid crystal
  • a source driver that supplies a source signal to an arbitrary source bus line, and one end of each of the plurality of gate bus lines.
  • a gate driver for sequentially supplying a conduction signal for conducting the transistor to the arbitrary gate bus line, wherein the gate driver is connected to the arbitrary gate bus line.
  • the gate driver In one scanning period from when the conduction signal is supplied to when the next conduction signal is supplied, at least a first voltage level and a second voltage level different from the first voltage level with respect to the arbitrary counter electrode bus line.
  • a counter electrode driver for supplying a rectangular voltage signal having a voltage level of.
  • a hold-type display device such as a liquid crystal display device
  • an object stays at that position until a next frame is displayed after a frame is displayed. Even during a period in which the object is displayed, the moving object moves on the screen to track the object, so that a moving image blur phenomenon occurs in which the outline of the moving object is recognized as blurred.
  • the display panel according to the present invention is connected to a plurality of gate bus lines, a plurality of source bus lines, a plurality of counter electrode bus lines, and an arbitrary gate bus line among the plurality of gate bus lines.
  • a counter electrode that is opposed to the counter electrode connected to an arbitrary counter electrode bus line among the plurality of counter electrode bus lines, and is connected to one end of each of the plurality of source bus lines, and the arbitrary source bus
  • a source driver for supplying a source signal to the line, and one end of each of the plurality of gate bus lines;
  • a gate driver that sequentially supplies a conduction signal for conducting a transistor to the arbitrary gate bus line, wherein the gate driver transmits the conduction signal to the arbitrary gate bus line. Is supplied from the first voltage level and the second voltage level different from the first voltage level to the arbitrary counter electrode bus line in one scanning period from the supply of the first conduction level to the next conduction signal.
  • a first voltage level and a first voltage level A second voltage level comprising capable of applying.
  • the luminance of an image displayed in the pixel area changes according to the voltage applied to the pixel electrode. Therefore, according to the above configuration, the luminance of the image in the pixel region in which the pixel electrode is formed can be changed to binary in the one scanning period.
  • the moving image blur can be suppressed without using a frame memory for temporarily storing the image signal. Therefore, the manufacturing cost can be reduced as compared with the conventional configuration using the frame memory for temporarily storing the image signal. In addition, there is an effect that power consumption can be reduced as compared with a conventional configuration using a frame memory for temporarily storing image signals.
  • the driving method includes a plurality of gate bus lines, a plurality of source bus lines, a plurality of counter electrode bus lines, and a gate connected to an arbitrary gate bus line among the plurality of gate bus lines.
  • a transistor connected to an arbitrary source bus line of the plurality of source bus lines, a pixel electrode connected to the drain of the transistor, and a counter electrode facing the pixel electrode via liquid crystal
  • An electrode connected to an arbitrary counter electrode bus line of the plurality of counter electrode bus lines, and connected to one end of each of the plurality of source bus lines, to the arbitrary source bus line
  • a gate driver for sequentially supplying a conduction signal to be conducted to the arbitrary gate bus line, and a driving method for driving a display panel, wherein the gate driver is connected to the arbitrary gate bus line.
  • the first voltage level and the first voltage are synchronized with the conduction signal with respect to the arbitrary counter electrode bus line.
  • a voltage signal supplying step for supplying a rectangular voltage signal having a second voltage level different from the voltage level of the first voltage level.
  • the display panel according to the present invention includes a plurality of gate bus lines, a plurality of source bus lines, a plurality of counter electrode bus lines, and the plurality of gate bus lines.
  • a transistor having a gate connected to an arbitrary gate bus line, a source connected to an arbitrary source bus line of the plurality of source bus lines, a pixel electrode connected to a drain of the transistor, A counter electrode opposed to the pixel electrode through a liquid crystal, the counter electrode connected to an arbitrary counter electrode bus line of the plurality of counter electrode bus lines, and one end of each of the plurality of source bus lines
  • a source driver that is connected and supplies a source signal to the arbitrary source bus line; and each of the plurality of gate bus lines.
  • a gate driver that sequentially supplies a conduction signal for conducting the transistor to the arbitrary gate bus line, the gate driver being connected to the arbitrary gate bus.
  • the first voltage level is synchronized with the conduction signal for the arbitrary counter electrode bus line.
  • a counter electrode driver for supplying a rectangular voltage signal having a second voltage level different from the first voltage level.
  • the moving image blur can be suppressed without using a frame memory for temporarily storing an image signal. Therefore, the manufacturing cost can be reduced as compared with the conventional configuration using the frame memory for temporarily storing the image signal. Further, power consumption can be reduced as compared with a conventional configuration using a frame memory for temporarily storing image signals.
  • FIG. 3 is a circuit diagram showing a configuration of a pixel region of the display panel according to the first embodiment of the present invention.
  • FIG. 2 is a diagram for explaining a first operation example of the display panel according to the first embodiment of the present invention, in which (a) is a timing chart showing a waveform of a source signal, and (b) is a gate. 2 is a timing chart showing the waveform of a signal, (c) is a timing chart showing the potential of the pixel electrode, and (d) is a timing chart showing the waveform of the counter electrode signal.
  • FIG. 4 is a diagram for explaining a third operation example of the display panel according to the first embodiment of the present invention, in which (a) is a timing chart showing a waveform of a source signal, and (b) is a gate.
  • FIG. 4 is a diagram for explaining a fourth operation example of the display panel according to the first embodiment of the present invention, in which (a) is a timing chart showing a waveform of a source signal, and (b) is a gate. 2 is a timing chart showing the waveform of a signal, (c) is a timing chart showing the potential of the pixel electrode, and (d) is a timing chart showing the waveform of the counter electrode signal.
  • FIG. 4 is a diagram for explaining a fourth operation example of the display panel according to the first embodiment of the present invention, in which (a) is a timing chart showing a waveform of a source signal, and (b) is a gate. 2 is a timing chart showing the waveform of a signal, (c) is a timing chart showing the potential of the pixel electrode, and (d) is a timing chart showing the waveform of the counter electrode signal.
  • FIG. 4 is a diagram for explaining a fourth operation example of the display panel according to the first embodiment of the present invention, in which (a
  • FIG. 6 is a diagram for explaining a fifth operation example of the display panel according to the first embodiment of the present invention, in which (a) is a timing chart showing a waveform of a source signal, and (b) is a gate. 2 is a timing chart showing the waveform of a signal, (c) is a timing chart showing the potential of the pixel electrode, and (d) is a timing chart showing the waveform of the counter electrode signal.
  • FIG. 9 is a diagram for explaining a sixth operation example of the display panel according to the first embodiment of the present invention, in which (a) is a timing chart showing a waveform of a source signal, and (b) is a gate.
  • FIG. 2 is a timing chart showing the waveform of a signal
  • (c) is a timing chart showing the potential of the pixel electrode
  • (d) is a timing chart showing the waveform of the counter electrode signal.
  • FIG. 10 is a diagram for explaining a seventh operation example of the display panel according to the first embodiment of the present invention, in which (a) is a timing chart showing a waveform of a gate signal, and (b) is a counter signal. It is a timing chart which shows the waveform of an electrode signal.
  • BRIEF DESCRIPTION OF THE DRAWINGS It is for demonstrating the operation example of the display panel which concerns on the 1st Embodiment of this invention, Comprising: (a) is a timing chart which shows the waveform of a source signal, (b) is the waveform of a gate signal.
  • (C) is a timing chart showing the potential of the pixel electrode, and (d) is a timing chart showing the waveform of the counter electrode signal having a certain duty ratio.
  • FIG. 6 is a graph for explaining an example of the operation of the display panel according to the first embodiment of the present invention, and shows a relationship between the amplitude of the source signal and the luminance when the amplitude of the counter electrode signal is changed. is there. It is a block diagram which shows the structure of the counter electrode driver in the display panel which concerns on 1st Embodiment of this invention.
  • FIG. 1 It is a block diagram which shows the structure of the display panel which concerns on the 2nd Embodiment of this invention. It is for demonstrating the operation example of the display panel which concerns on the 2nd Embodiment of this invention, Comprising: (a) is a timing chart which shows the waveform of a gate signal, (b) is a counter electrode signal. It is a timing chart which shows a waveform. It is a block diagram which shows the structure of the display panel which concerns on the 3rd Embodiment of this invention. It is a circuit diagram which shows the structure of the display part in the display panel which concerns on the 3rd Embodiment of this invention.
  • Embodiment 1 The configuration of the display panel according to the first embodiment of the present invention will be described with reference to FIG. 1 and FIG.
  • FIG. 1 is a block diagram showing a configuration of a display panel 1 according to the present embodiment.
  • the display panel 1 is an active matrix type liquid crystal display panel.
  • the display panel 1 includes a control unit 11, a source driver 12, a gate driver 13, a counter electrode driver 14, an auxiliary capacitance driver 15, and a display unit 16.
  • the control unit 11 includes a control signal # 11a for controlling the source driver 12, a control signal # 11b for controlling the gate driver 13, a control signal # 11c for controlling the counter electrode driver 14, and a control signal for controlling the auxiliary capacitor driver 15. # 11d is output.
  • N gate bus lines GL1 to GLN and M source bus lines SL1 to SLM are formed in a lattice shape so as to intersect each other.
  • N counter electrode bus lines COML1 to COMLN are formed substantially parallel to the N gate bus lines GL1 to GLN.
  • the display unit 16 is formed with a storage capacitor bus line CSL.
  • the nth gate bus line is represented as a gate bus line GLn
  • the mth source bus line is represented as a source bus line SLm
  • the nth counter electrode bus line is represented as a counter electrode bus line COMLn.
  • the display unit 16 includes a pixel region Pn, m defined by a gate bus line GLn (1 ⁇ n ⁇ N) and a source bus line SLm (1 ⁇ m ⁇ M). ing.
  • the source driver 12 is connected to the ends of M source bus lines SL1 to SLM.
  • the source driver 12 supplies source signals # SL1 to #SLM to the M source bus lines SL1 to SLM, respectively.
  • the gate driver 13 is connected to the ends of N gate bus lines GL1 to GLN.
  • the gate driver 13 supplies gate signals # GL1 to #GLN to the N gate bus lines GL1 to GLN, respectively.
  • the counter electrode driver 14 is connected to the ends of N counter electrode bus lines COML1 to COMLN.
  • the counter electrode driver 14 supplies counter electrode signals # COML1 to #COMLN to the N counter electrode bus lines COML1 to COMLN, respectively.
  • auxiliary capacity driver 15 is connected to the end of the auxiliary capacity bus line CSL.
  • the auxiliary capacitance driver 15 supplies the auxiliary capacitance potential VCS to the auxiliary capacitance bus line CSL.
  • FIG. 2 is a circuit diagram showing the configuration of the display panel 1 in the pixel region Pn, m.
  • the display panel 1 includes a transistor Mn, m having a gate connected to the gate bus line GLn and a source connected to the source bus line SLm in the pixel region Pn, m.
  • the transistor Mn, m is, for example, a thin film transistor (TFT: Thin Film Transistor), but the present invention is not limited to a specific type of transistor.
  • the transistor Mn, m is an example of a transistor that is in a conductive state when the potential applied to the gate is at a high level and is in a cutoff state when the potential applied to the gate is at a low level.
  • the present invention is not limited to this. When the potential applied to the gate is low level, the conductive state is established, and when the potential applied to the gate is high level, the conductive state is established.
  • the present invention can be applied even to a transistor.
  • the pixel electrode PEn, m is connected to the drain of the transistor Mn, m.
  • the display panel 1 includes a counter electrode ECOMn, m facing the pixel electrode PEn, m in the pixel region Pn, m, and the counter electrode ECOMn, m is connected to the counter electrode bus line COMLn.
  • the display panel 1 includes a liquid crystal LC between the pixel electrode PEn, m and the counter electrode ECOMn, m, and a pixel capacitor CLC between the pixel electrode PEn, m and the counter electrode ECOMn, m. Is formed.
  • An electric field is induced between the pixel electrode PEn, m and the counter electrode ECOMn, m according to the potential difference between the potential VPEn, m of the pixel electrode PEn, m and the potential VECOMn, m of the counter electrode ECOMn, m.
  • the alignment of the liquid crystal LC is determined according to the magnitude of the electric field.
  • the transmittance of the liquid crystal LC is determined according to the absolute value of the potential difference between the potential VPEn, m and the potential VECOMn, m.
  • the present invention is not limited to this, and the potential difference is not limited to this.
  • the present invention can be applied even in the case of normally white in which the transmittance of the liquid crystal LC becomes smaller as the absolute value of becomes larger. Note that when the transmittance of the liquid crystal LC is further increased, the luminance of the image displayed in the pixel region Pn, m including the liquid crystal LC is further increased.
  • the first auxiliary capacitance electrode CE1n, m is connected to the drain of the transistor Mn, m in parallel with the pixel electrode PEn, m.
  • the pixel region Pn, m includes a second auxiliary capacitance electrode CE2n, m connected to the auxiliary capacitance bus line CSL so as to face the first auxiliary capacitance electrode CE1n, m.
  • An auxiliary capacitance CCS is formed in parallel with the pixel capacitance CLC between the capacitance electrode CE1n, m and the second auxiliary capacitance electrode CE2n, m.
  • the first auxiliary capacitance electrode CE1n, m and the second auxiliary capacitance electrode CE2n, m constitute a capacitor Cn, m having an auxiliary capacitance CCS.
  • the present invention is not limited to this. That is, the present invention can be applied even when the pixel region Pn, m does not include the capacitor Cn, m.
  • FIG. 3A is a timing chart showing an example of the waveform of the source signal #SLm supplied to the source bus line SLm.
  • FIG. 3B is a timing chart showing the waveform of the gate signal #GLn supplied to the gate bus line GLn.
  • FIG. 3 is a timing chart showing the potential VPEn, m of the liquid crystal electrode PEn, m.
  • FIG. 3D is a timing chart showing the waveform of the counter electrode signal #COMLn supplied to the counter electrode bus line COMLn.
  • the counter electrode signal #COMLn is a signal that alternately takes the potential VCOM1 and the potential VCOM2 with two consecutive vertical scanning periods Tv as one cycle. More specifically, as shown in FIG. 3D, the counter electrode signal #COMLn takes the potential VCOM2 in the period T1 in one vertical scanning period Tv and takes the potential VCOM2 in the period T2. The counter electrode signal #COMLn takes the potential VCOM1 in the period T3 in the subsequent vertical scanning period Tv and takes the potential VCOM2 in the period T4. Note that as shown in FIG. 3D, specific values of the potential VCOM1 and the potential VCOM2 satisfy VCOM1 ⁇ VCOM2.
  • the voltage applied to the liquid crystal LC is a difference voltage between the potential applied to the pixel electrode PEn, m and the potential applied to the counter electrode ECOMn, m (the same applies hereinafter).
  • one vertical scanning period Tv includes a boundary time at the start of the period but does not include a boundary time at the end of the period. That is, in FIG. 3D, one vertical scanning period Tv is defined as a set of time t satisfying t2 ⁇ t ⁇ t5 or a set of time t satisfying t5 ⁇ t ⁇ t8. (Same below).
  • the gate signal #GLn rises from a low level to a high level, and falls to a low level after a certain period of time.
  • the transistor Mn, m becomes conductive.
  • the source signal #SLm is supplied to the pixel electrode PEn, m and the first auxiliary capacitance electrode CE1n, m.
  • the potential VPEn, m of the pixel electrode PEn, m increases from the potential V1 to the potential V2 (V2> VCOM2).
  • the counter electrode signal #COMLn falls from the potential VCOM2 to the potential VCOM1. That is, the potential of the counter electrode ECOMn, m falls from the potential VCOM2 to the potential VCOM1.
  • the gate signal #GLn is at a low level
  • the transistor Mn, m is in a cut-off state. Therefore, the sum of the charge accumulated in the pixel electrode PEn, m and the charge accumulated in the first auxiliary capacitance electrode CE1n, m is unchanged.
  • the value of the counter electrode signal #COMLn changes, the respective charges accumulated in the pixel electrode PEn, m and the first auxiliary capacitance electrode CE1n, m change.
  • the potential VPEn, m of the pixel electrode PEn, m changes from the potential V2 to the potential V3.
  • ⁇ C is the sum of the capacitances connected in parallel to the drains of the transistors Mn, m.
  • ⁇ C CLC + CCS.
  • a capacitance (parasitic capacitance) Cgd exists between the drain of the transistor Mn, m and the gate bus line GLn, and the drain of the transistor Mn, m and the source bus line SLm. Between the two, there is a capacitance (parasitic capacitance) Csd.
  • ⁇ C CLC + CCS + Cgd + Csd.
  • ⁇ C CLC + CCS + Cgd + Csd + Cext (the same applies hereinafter).
  • V3 ⁇ VCOM1 ⁇ (V2 ⁇ VCOM2) (VCOM2 ⁇ VCOM1) ⁇ ( ⁇ C ⁇ CLC) / ⁇ C Since VCOM1 ⁇ VCOM2 as described above, V3-VCOM1> V2-VCOM2 holds. That is, the potential difference between the potential VPEn, m of the pixel electrode PEn, m and the potential VECOMn, m of the counter electrode ECOMn, m in the period from time t3 to time t4 is the pixel electrode PEn, m in the period from time t2 to time t3.
  • the luminance of the pixel region Pn, m in the period from time t3 to time t4 is larger than the luminance of the pixel region Pn, m in the period from time t2 to time t3.
  • the gate signal #GLn rises from the low level to the high level, and falls to the low level after a predetermined period.
  • the transistor Mn, m is in a conductive state, and the source signal #SLm is supplied to the pixel electrode PEn, m and the first auxiliary capacitance electrode CE1n, m.
  • the counter electrode signal #COMLn rises from the potential VCOM1 to the potential VCOM2. That is, the potential of the counter electrode ECOMn, m rises from the potential VCOM1 to the potential VCOM2.
  • the gate signal #GLn is at a low level
  • the transistor Mn, m is in a cut-off state. Therefore, the sum of the charge accumulated in the pixel electrode PEn, m and the charge accumulated in the first auxiliary capacitance electrode CE1n, m is unchanged.
  • the value of the counter electrode signal #COMLn changes, the respective charges accumulated in the pixel electrode PEn, m and the first auxiliary capacitance electrode CE1n, m change.
  • the potential VPEn, m of the pixel electrode PEn, m changes from the potential V4 to the potential V1.
  • VCOM1 ⁇ V4 (VCOM2 ⁇ VCOM1) ⁇ ( ⁇ C ⁇ CLC) / ⁇ C Since VCOM1 ⁇ VCOM2 as described above, VCOM2-V1> (VCOM1-V4) holds. That is, the potential difference between the potential VPEn, m of the pixel electrode PEn, m and the potential VECOMn, m of the counter electrode ECOMn, m in the period from time t6 to time t7 is the pixel electrode PEn, m in the period from time t5 to time t6.
  • the luminance of the pixel region Pn, m in the period from time t6 to time t7 is larger than the luminance of the pixel region Pn, m in the period from time t5 to time t6.
  • the operation after time t7 is the same as the operation after time t1 described above.
  • the period in which the gate signal #GLn shown in FIG. 3B is at a high level is sufficiently shorter than one vertical scanning period Tv.
  • the display panel 1 includes the plurality of gate bus lines GL1 to GLN, the plurality of source bus lines SL1 to SLM, the plurality of counter electrode bus lines COML1 to COMLN, and the plurality of gates.
  • a transistor Mn, m having a gate connected to an arbitrary gate bus line GLn among the bus lines and a source connected to an arbitrary source bus line SLm among the plurality of source bus lines; and a drain of the transistor And a counter electrode facing the pixel electrode via a liquid crystal (liquid crystal LC) and connected to an arbitrary counter electrode bus line COMLn among the plurality of counter electrode bus lines.
  • the counter electrode ECOMn, m is connected to one end of each of the plurality of source bus lines, and is connected to the arbitrary source bus line SLm.
  • a source driver 12 that supplies a source signal #SLm and a conduction signal (high level period of the gate signal #GLn) that is connected to one end of each of the plurality of gate bus lines and makes the transistor conductive is set to the arbitrary gate bus line.
  • a gate driver 13 for sequentially supplying GLn, the gate driver 13 supplying the conduction signal to the arbitrary gate bus line and then the next conduction signal.
  • At least the first voltage level and the second voltage level different from the first voltage level that is, the arbitrary counter electrode bus line COMLn
  • the display panel 1 can apply a binary voltage level to the pixel electrode connected to the arbitrary gate bus line via the transistor in the one scanning period. That is, the display panel 1 can change the luminance of the image in the pixel region Pn, m in which the pixel electrode PEn, m is formed to binary in the one scanning period.
  • the moving image blur can be suppressed without using a frame memory for temporarily storing the image signal. Therefore, the manufacturing cost can be reduced as compared with the conventional configuration using the frame memory for temporarily storing the image signal. Further, power consumption can be reduced as compared with a conventional configuration using a frame memory for temporarily storing image signals.
  • the counter electrode driver 14 transmits the conduction signal (gate signal) to the arbitrary counter electrode bus line COMLn in the one scanning period (one vertical scanning period Tv).
  • a rectangular voltage signal (counter electrode signal #COMLn) having the first voltage level and the second voltage level is supplied in synchronization with the high level interval of #GLn.
  • the light / dark switching is performed after a certain time has elapsed since the video data was updated in each of all the pixel regions on the screen. It can be carried out. Moreover, since the ratio of the display period with bright luminance and the display period with dark luminance can be made almost equal at any location on the screen, it is possible to effectively suppress moving image blur.
  • the rectangular voltage signal (counter electrode signal #COMLn) is the first voltage level or the second voltage level in at least 10% of the one scanning period.
  • the voltage level of one value that is, one voltage level of the potential VCOM1 or the potential VCOM2 is taken.
  • the rectangular voltage signal (counter electrode signal #COMLn) has a period of approximately 10% of the one scanning period from the start of the one scanning period (one vertical scanning period Tv).
  • one voltage level of the first voltage level or the second voltage level is taken, and after approximately 90% of the one scanning period has elapsed, the one scanning period ends.
  • the other voltage level of the first voltage level or the second voltage level is taken.
  • the liquid crystal when the rectangular voltage signal (counter electrode signal #COMLn) is at the first voltage level in the one scanning period (one vertical scanning period Tv).
  • the polarity of the voltage applied to the liquid crystal and the polarity of the voltage applied to the liquid crystal when the rectangular voltage signal is at the second voltage level may be different from each other.
  • m and the polarity of the voltage applied to the liquid crystal expressed by the difference between the potential of the counter electrode ECOMn, m may be different from each other.
  • the absolute value of the potential difference between the first voltage level and the second voltage level may be less than or equal to twice the threshold voltage of the liquid crystal.
  • of the potential difference between the potential VCOM1 and the potential VCOM2 may be less than twice the threshold voltage of the liquid crystal LC.
  • the orientation of the liquid crystal is not affected even when a voltage lower than the threshold voltage is applied to the liquid crystal.
  • the threshold voltage is a voltage at which the alignment of the liquid crystal starts to be affected (the same applies hereinafter).
  • the threshold voltage can be defined as, for example, a voltage that is 1 / 100th of the saturation voltage at which the transmittance of the liquid crystal is saturated.
  • VLC ⁇ VLC / 2
  • VLC ⁇ VLC / 2 It is desirable to set Here, ⁇ VLC / 2 is equal to or lower than the threshold voltage VLCth, that is, ⁇ VLC / 2 ⁇ VLCth If so, black display can be performed regardless of whether the potential of the counter electrode signal #COMLn is the potential VCOM1 or the potential VCOM2. Therefore, VCOM2-VCOM1 ⁇ 2 ⁇ VLCth If so, black display can be performed regardless of whether the potential of the counter electrode signal #COMLn is the potential VCOM1 or the potential VCOM2.
  • the voltage level of the rectangular voltage signal is the first level. Black display can be performed regardless of the voltage level or the second voltage level.
  • the absolute value of the potential difference between the first voltage level and the second voltage level is not more than twice the threshold voltage of the liquid crystal. Whether the voltage level of the voltage signal is the first voltage level or the second voltage level, the alignment of the liquid crystal can be prevented from being affected.
  • the voltage level of the rectangular voltage signal is the first voltage level. Even if it is, even if it is the said 2nd voltage level, there exists the further effect that a black display can be performed.
  • FIG. 4A is a timing chart showing an example of the waveform of the source signal #SLm supplied to the source bus line SLm.
  • the waveform is almost the same as the waveform of the source signal #SLm shown in FIG. It is.
  • FIG. 4B is a timing chart showing the waveform of the gate signal #GLn supplied to the gate bus line GLn. As shown in FIG. 4B, the description will be made assuming that the waveform of the gate signal #GLn in this operation example is the same as the waveform of the gate signal #GLn shown in FIG.
  • (C) of FIG. 4 is a timing chart showing the potential VPEn, m of the liquid crystal electrode PEn, m.
  • FIG. 4D is a timing chart showing the waveform of the counter electrode signal #COMLn supplied to the counter electrode bus line COMLn.
  • the counter electrode signal #COMLn in the present operation example has the potential VCOM1 ′, the potential VCOM2 ′, and the potential VCOM3 ′ with two consecutive vertical scanning periods Tv ′ as one cycle. It is a signal to take. More specifically, as shown in FIG. 4D, the counter electrode signal #COMLn takes the potential VCOM2 ′ in the period T1 ′ in one vertical scanning period Tv ′ and takes the potential VCOM1 ′ in the period T2 ′. .
  • the counter electrode signal #COMLn takes the potential VCOM2 'in the subsequent period T3' in the vertical scanning period Tv 'and takes the potential VCOM3' in the period T4 '.
  • specific values of the potential VCOM1 ', the potential VCOM2', and the potential VCOM2 ' satisfy VCOM1' ⁇ VCOM2 ' ⁇ VCOM3'.
  • the gate signal #GLn rises from a low level to a high level, and falls to a low level after a certain period.
  • the transistor Mn, m becomes conductive.
  • the source signal #SLm is supplied to the pixel electrode PEn, m and the first auxiliary capacitance electrode CE1n, m.
  • the potential VPEn, m of the pixel electrode PEn, m is from potential V1 ′ to potential V2 ′ (V2 ′> VCOM3 ′). To increase.
  • the counter electrode signal #COMLn falls from the potential VCOM3 ′ to the potential VCOM2 ′.
  • the gate signal #GLn is at a low level
  • the transistor Mn, m is in a cut-off state. Therefore, the sum of the charge accumulated in the pixel electrode PEn, m and the charge accumulated in the first auxiliary capacitance electrode CE1n, m is unchanged.
  • the value of the counter electrode signal #COMLn changes, the respective charges accumulated in the pixel electrode PEn, m and the first auxiliary capacitance electrode CE1n, m change.
  • the potential VPEn, m of the pixel electrode PEn, m changes from the potential V2 ′ to the potential V3 ′.
  • the counter electrode signal #COMLn falls from the potential VCOM2 ′ to the potential VCOM1 ′. Accordingly, the potential VPEn, m of the pixel electrode PEn, m changes from the potential V3 ′ to the potential V4 ′.
  • the potential difference between the potential VPEn, m of the pixel electrode PEn, m and the potential VECOMn, m of the counter electrode ECOMn, m in the period from the time t3 ′ to the time t4 ′ is in the period from the time t2 ′ to the time t3 ′. It is larger than the potential difference between the potential VPEn, m of the pixel electrode PEn, m and the potential VECOMn, m of the counter electrode ECOMn, m.
  • the luminance of the pixel region Pn, m in the period from time t3 ′ to time t4 ′ is larger than the luminance of the pixel region Pn, m in the period from time t2 ′ to time t3 ′.
  • the gate signal #GLn rises from the low level to the high level, and falls to the low level after a predetermined period.
  • the transistor Mn, m is in a conductive state, and the source signal #SLm is supplied to the pixel electrode PEn, m and the first auxiliary capacitance electrode CE1n, m.
  • the potential VPEn, m of the pixel electrode PEn, m is from potential V4 ′ to potential V5 ′ (V5 ′ ⁇ VCOM1 ′). Decrease.
  • the counter electrode signal #COMLn rises from the potential VCOM1 ′ to the potential VCOM2 ′. Accordingly, the potential VPEn, m of the pixel electrode PEn, m changes from the potential V5 ′ to the potential V6 ′.
  • the counter electrode signal #COMLn rises from the potential VCOM2 ′ to the potential VCOM3 ′.
  • the potential VPEn, m of the pixel electrode PEn, m changes from the potential V6 ′ to the potential V1 ′.
  • the potential difference between the potential VPEn, m of the pixel electrode PEn, m and the potential VECOMn, m of the counter electrode ECOMn, m in the period from time t6 ′ to time t7 ′ is the period from time t5 ′ to time t6 ′. It is larger than the potential difference between the potential VPEn, m of the pixel electrode PEn, m and the potential VECOMn, m of the counter electrode ECOMn, m.
  • the luminance of the pixel region Pn, m in the period from time t6 ′ to time t7 ′ is larger than the luminance of the pixel region Pn, m in the period from time t5 ′ to time t6 ′.
  • the operation after time t7 ' is the same as the operation after time t1' described above.
  • the counter electrode signal #COMLn falls from the potential VCOM3 ′ to the potential VCOM2 ′ at time t2 ′, and the counter electrode signal #COMLn changes from the potential VCOM1 ′ to the potential VCOM2 at time t5 ′.
  • the counter electrode signal #COMLn is generated from the potential VCOM3 ′ until several horizontal periods (multiple times the horizontal period Th) elapse from the time t2 ′.
  • the potential falls to the potential VCOM2 ′, and rises from the potential VCOM1 ′ to the potential VCOM2 ′ from the time t5 ′ to the passage of several horizontal periods (multiple times the horizontal period Th).
  • the counter electrode driver 14 synchronizes with the conduction signal with respect to the arbitrary counter electrode bus line in the one scanning period (one vertical scanning period Tv ′).
  • a rectangular voltage signal (counter electrode signal) comprising the first voltage level, the second voltage level, and a third voltage level different from any of the first voltage level and the second voltage level. #COMLn).
  • the counter electrode driver 14 supplies a rectangular voltage signal (counter electrode signal #COMLn) composed of the potential VCOM1 ′, the potential VCOM2 ′, and the potential VCOM3 ′ in one vertical scanning period. To do.
  • a ternary voltage level can be applied to the pixel electrode connected to the arbitrary gate bus line via the transistor in the one scanning period.
  • the voltage level applied to the pixel electrode transitions twice in the one scanning period.
  • the voltage applied to the liquid crystal after the first transition of the voltage level by the first transition of the voltage level in the one scanning period is suitable for display after the first transition of the voltage level. It is possible to switch between high luminance and low luminance by the second transition of the voltage level.
  • the gate driver 13 supplies the conduction signal (the high level period of the gate signal #GLn) to the arbitrary gate bus line GLn
  • the arbitrary counter electrode bus line COMLn is supplied.
  • the counter electrode driver 14 applies the voltage to the arbitrary counter electrode bus line COMLn in the one scanning period.
  • the rectangular voltage signal (counter electrode signal #COMLn) having a descending level is supplied.
  • the counter electrode driver 14 performs the one scan period (one vertical scan period Tv ′) from the time t2 ′ to the time t5 ′ with respect to the counter electrode bus line COMLn.
  • the counter electrode signal takes the voltage level VCOM2 'in the period T1' from the time t2 'to the time t3' and takes the voltage level VCOM1 '(VCOM1' ⁇ VCOM2 ') in the period T2' from the time t3 'to the time t5'.
  • #COMLn is supplied.
  • the rise from low luminance to high luminance is not possible due to the fact that the response of the liquid crystal has a finite time.
  • a sufficient phenomenon occurs.
  • the time required for the change from low luminance to high luminance is longer than the time required for the change from high luminance to low luminance.
  • the above phenomenon can occur at the timing when the potential difference between the potential of the pixel electrode and the potential of the counter electrode increases.
  • the gate driver when the gate driver supplies the conduction signal to the arbitrary gate bus line, the highest voltage level among the voltage levels is applied to the arbitrary counter electrode bus line.
  • a voltage signal having a higher voltage level can be supplied to the pixel electrode in the one scanning period, and a voltage signal having a lower voltage level can be subsequently supplied.
  • the potential difference between the potential of the pixel electrode and the potential of the counter electrode can be increased stepwise. As a result, the phenomenon that the rise from the low luminance to the high luminance, which may occur in the normally black method, becomes insufficient can be suppressed.
  • the gate driver 13 supplies the conduction signal (the high level period of the gate signal #GLn) to the arbitrary gate bus line GLn
  • the arbitrary counter electrode bus line COMLn is supplied.
  • the counter electrode driver 14 applies the voltage to the arbitrary counter electrode bus line COMLn in the one scanning period.
  • the rectangular voltage signal (counter electrode signal #COMLn) whose level is ascending is supplied.
  • the counter electrode driver 14 performs the one scan period (one vertical scan period Tv ′) from the time t5 ′ to the time t8 ′ with respect to the counter electrode bus line COMLn.
  • the counter electrode signal takes the voltage level VCOM2 ′ in the period T3 ′ from time t5 ′ to time t6 ′ and takes the voltage level VCOM3 ′ (VCOM3 ′> VCOM2 ′) in the period T4 ′ from time t6 ′ to time t8 ′.
  • #COMLn is supplied.
  • the rise from low luminance to high luminance is not possible due to the fact that the response of the liquid crystal has a finite time.
  • a sufficient phenomenon occurs.
  • the time required for the change from low luminance to high luminance is longer than the time required for the change from high luminance to low luminance.
  • the above phenomenon can occur at the timing when the potential difference between the potential of the pixel electrode and the potential of the counter electrode increases.
  • the gate driver when the gate driver supplies the conduction signal to the arbitrary gate bus line, the lowest voltage level among the voltage levels is set to the arbitrary counter electrode bus line.
  • a voltage signal having a lower voltage level can be supplied to the pixel electrode in the one scanning period, and a voltage signal having a higher voltage level can be subsequently supplied.
  • the potential difference between the potential of the pixel electrode and the potential of the counter electrode can be increased stepwise. As a result, the phenomenon that the rise from the low luminance to the high luminance, which may occur in the normally black method, becomes insufficient can be suppressed.
  • the rectangular voltage signal (counter electrode signal #COMLn) is the first voltage level in the period of at least 10 percent of the one scanning period (one vertical scanning period Tv ′). It is preferable to take any one of the second voltage level and the third voltage level.
  • the rectangular voltage signal (counter electrode signal #COMLn) is supplied with the potential VCOM1 ′ and the potential VCOM2 ′ during at least 10 percent of the one scanning period (one vertical scanning period Tv ′).
  • the voltage level of the potential VCOM3 ′ is preferably taken.
  • the rectangular voltage signal has the first voltage level, the second voltage level, or the third voltage level in a period of at least 10 percent of the one scanning period. Among them, since any one of the voltage levels is taken, the above-mentioned motion blur phenomenon can be effectively suppressed.
  • the one scanning period (one vertical scanning period Tv ′)
  • it is represented by the difference between the potential of the pixel electrode and the potential of the counter electrode after the first transition of the voltage level.
  • the polarity of the applied voltage to the liquid crystal, and the polarity of the applied voltage to the liquid crystal expressed by the difference between the potential of the pixel electrode and the potential of the counter electrode after the next transition of the voltage level, It is good also as a structure which becomes a mutually different polarity.
  • the first voltage level transition from the potential VCOM3 ′ to the potential VCOM2 ′ at the time t2 ′ of the counter electrode signal #COMLn.
  • the polarity of the voltage applied to the liquid crystal after the transition to the liquid crystal and the transition to the liquid crystal after the next voltage level transition transition from the potential VCOM2 ′ to the potential VCOM1 ′ at the time t3 ′ of the counter electrode signal #COMLn).
  • the polarity of the applied voltage may be different from each other.
  • the absolute value of the voltage applied to the liquid crystal is sufficiently set in the one scanning period even after the first voltage level transition or after the next voltage level transition. Can be made smaller.
  • an intermediate voltage level (that is, the potential VCOM2 ′) among the first voltage level, the second voltage level, and the third voltage level, and the first voltage level
  • the absolute value of the potential difference from the lowest voltage level (that is, the potential VCOM1 ′) among the voltage level of 1, the second voltage level, and the third voltage level is not more than twice the threshold voltage of the liquid crystal. It is good also as such a structure.
  • an intermediate voltage level, the first voltage level, and the second voltage among the first voltage level, the second voltage level, and the third voltage level The absolute value of the potential difference with the lowest voltage level among the level and the third voltage level is not more than twice the threshold voltage of the liquid crystal, so that the voltage level of the rectangular voltage signal is the first voltage level. It is possible to prevent the alignment of the liquid crystal from being affected at any of the voltage level, the second voltage level, and the third voltage level.
  • the voltage level of the rectangular voltage signal is the first voltage level
  • FIG. 5A is a timing chart showing an example of the waveform of the source signal #SLm supplied to the source bus line SLm. As shown in FIG. 5A, the description will be made assuming that the waveform of the source signal #SLm in this operation example is substantially the same as the waveform of the source signal #SLm shown in FIG.
  • FIG. 5B is a timing chart showing the waveform of the gate signal #GLn supplied to the gate bus line GLn. As shown in FIG. 5B, the description will be made assuming that the waveform of the gate signal #GLn in this operation example is the same as the waveform of the gate signal #GLn shown in FIG.
  • FIG. 5 is a timing chart showing the potential VPEn, m of the liquid crystal electrode PEn, m.
  • FIG. 5D is a timing chart showing the waveform of the counter electrode signal #COMLn supplied to the counter electrode bus line COMLn.
  • the counter electrode signal #COMLn in the present operation example has a potential VCOM1 ′′, a potential VCOM2 ′′, and a potential VCOM3 ′ with two consecutive vertical scanning periods Tv ′′ as one cycle. 'And a potential VCOM4' '. More specifically, as shown in FIG. 5D, the counter electrode signal #COMLn takes the potential VCOM3 ′′ in the period T1 ′′ in one vertical scanning period Tv ′′ and the potential in the period T2 ′′. Take VCOM1 ''.
  • the counter electrode signal #COMLn takes the potential VCOM2 "in the subsequent period T3" in the vertical scanning period Tv 'and takes the potential VCOM4 "in the period T4".
  • specific values of the potential VCOM1 ′′, the potential VCOM2 ′′, the potential VCOM3 ′′, and the potential VCOM4 ′′ are VCOM1 ′′ ⁇ VCOM2 ′′ ⁇ VCOM3. ” ⁇ VCOM4”, VCOM4 ′′ ⁇ VCOM3 ′′ ⁇ VCOM3 ′′ ⁇ VCOM1 ′′, and VCOM2 ′′ ⁇ VCOM1 ′′ ⁇ VCOM4 ′′ ⁇ VCOM2 ′′ are satisfied.
  • the gate signal #GLn rises from a low level to a high level, and falls to a low level after a predetermined period.
  • the transistor Mn, m becomes conductive.
  • the source signal #SLm is supplied to the pixel electrode PEn, m and the first auxiliary capacitance electrode CE1n, m.
  • the potential VPEn, m of the pixel electrode PEn, m is changed from the potential V1 ′′ to the potential V2 ′′ (V2 ′′). > VCOM4 '').
  • the counter electrode signal #COMLn falls from the potential VCOM4 ′′ to the potential VCOM3 ′′. Accordingly, the potential VPEn, m of the pixel electrode PEn, m changes from the potential V2 ′′ to the potential V3 ′′.
  • the counter electrode signal #COMLn falls from the potential VCOM3 ′′ to the potential VCOM1 ′′. Accordingly, the potential VPEn, m of the pixel electrode PEn, m changes from the potential V3 ′′ to the potential V4 ′′.
  • the potential difference between the potential VPEn, m of the pixel electrode PEn, m and the potential VECOMn, m of the counter electrode ECOMn, m during the period from time t3 ′′ to time t4 ′′ is from time t2 ′′ to time t3 ′′.
  • This is larger than the potential difference between the potential VPEn, m of the pixel electrode PEn, m and the potential VECOMn, m of the counter electrode ECOMn, m in the period up to.
  • the luminance of the pixel region Pn, m in the period from time t3 ′′ to time t4 ′′ is larger than the luminance of the pixel region Pn, m in the period from time t2 ′′ to time t3 ′′.
  • the gate signal #GLn rises from the low level to the high level, and falls to the low level after a certain period.
  • the transistor Mn, m is in a conductive state, and the source signal #SLm is supplied to the pixel electrode PEn, m and the first auxiliary capacitance electrode CE1n, m.
  • the counter electrode signal #COMLn rises from the potential VCOM1 ′′ to the potential VCOM2 ′′. Accordingly, the potential VPEn, m of the pixel electrode PEn, m changes from the potential V5 ′′ to the potential V6 ′′.
  • the counter electrode signal #COMLn rises from the potential VCOM2 ′′ to the potential VCOM4 ′′.
  • the potential VPEn, m of the pixel electrode PEn, m changes from the potential V6 ′′ to the potential V1 ′′.
  • VCOM2 ′′ ⁇ VCOM4 ′′ the potential V1 ′′ is higher than the potential V6 ′′.
  • the potential difference between the potential VPEn, m of the pixel electrode PEn, m and the potential VECOMn, m of the counter electrode ECOMn, m in the period from time t6 ′′ to time t7 ′′ is from time t5 ′′ to time t6 ′′.
  • This is larger than the potential difference between the potential VPEn, m of the pixel electrode PEn, m and the potential VECOMn, m of the counter electrode ECOMn, m in the period up to.
  • the luminance of the pixel region Pn, m in the period from time t6 ′′ to time t7 ′′ is larger than the luminance of the pixel region Pn, m in the period from time t5 ′′ to time t6 ′′.
  • the operation after time t7 ′′ is the same as the operation after time t1 ′′ described above.
  • the counter electrode signal #COMLn falls from the potential VCOM4 ′′ to the potential VCOM3 ′′ at the time t2 ′′, and the counter electrode signal #COMLn becomes the potential VCOM1 at the time t5 ′′.
  • the counter electrode signal #COMLn is until several horizontal periods (multiple times the horizontal period Th) elapse from time t2 ′′. Falls from the potential VCOM4 '' to the potential VCOM3 '', and from the time t5 '' to the potential VCOM2 '' from the potential VCOM1 '' until several horizontal periods (multiple times the horizontal period Th) elapse. Stand up until.
  • the counter electrode driver 14 sets the first voltage level to the arbitrary counter electrode bus line COMLn in the one scanning period (vertical scanning period Tv ′′). Supplying a rectangular voltage signal comprising the second voltage level and a third voltage level different from any of the first voltage level and the second voltage level; In one scanning period, any two voltage levels among the first voltage level, the second voltage level, and the third voltage level, the first voltage level, and the second voltage level A rectangular voltage signal having a level and a fourth voltage level different from any of the third voltage levels is supplied.
  • the counter electrode driver 14 is a rectangular voltage composed of the potential VCOM1 ′′, the potential VCOM2 ′′, the potential VCOM3 ′′, and the potential VCOM4 ′′ in two consecutive vertical scanning periods.
  • a signal (counter electrode signal #COMLn) is supplied.
  • the counter electrode driver is configured such that the first voltage level and the second voltage are synchronized with the conduction signal with respect to the arbitrary counter electrode bus line in the one scanning period. Since a rectangular voltage signal having a level and a third voltage level different from any of the first voltage level and the second voltage level can be supplied, the pixel electrode can be supplied during the one scanning period.
  • the voltage level applied to is changed to a ternary value. In other words, the voltage level applied to the pixel electrode transitions twice in the one scanning period.
  • the voltage applied to the liquid crystal after the first transition of the voltage level by the first transition of the voltage level in the one scanning period is suitable for display after the first transition of the voltage level. It is possible to switch between high luminance and low luminance by the second transition of the voltage level.
  • any one of the first voltage level, the second voltage level, and the third voltage level in one scanning period following the one scanning period is selected. Since a rectangular voltage signal comprising a voltage level and a fourth voltage level different from any of the first voltage level, the second voltage level, and the third voltage level can be supplied. Compared to a case where a rectangular voltage signal composed of the first voltage level, the second voltage level, and the third voltage level is supplied in one scanning period following the one scanning period. In addition, the brightness levels of high brightness and low brightness can be adjusted more flexibly.
  • of the voltage level before and after the first transition of the voltage level in the one scanning period is The absolute value of the potential difference of the voltage level before and after the next transition of the voltage level in the one scanning period is smaller than
  • represents the absolute value of a.
  • the change in the luminance of the pixel region Pn, m accompanying the transition of the voltage level of the counter electrode signal #COMLn at time t3 ′′ is represented by the voltage level of the counter electrode signal #COMLn at time t2 ′′. It can be made larger than the change in luminance of the pixel region Pn, m accompanying the transition.
  • the moving image blur phenomenon can be more effectively suppressed.
  • Tv ′′ from time t5 ′′ to time t8 ′′.
  • the rectangular voltage signal (counter electrode signal #COMLn) is the first voltage level during the period of at least 10 percent of the one scanning period (vertical scanning period Tv ′′). Any one of the second voltage level, the third voltage level, and the fourth voltage level (that is, the potential VCOM1 ′′, the potential VCOM2 ′′, the potential VCOM3 ′′, and the potential) It is preferable to take any voltage level of VCOM4 ′′.
  • the rectangular voltage signal is output from the first voltage level, the second voltage level, the third voltage level, or at least 10% of the one scanning period, or Since any one of the fourth voltage levels is taken, the motion blur phenomenon can be effectively suppressed.
  • the applied voltage to the liquid crystal represented by the difference between the potential of the pixel electrode and the potential of the counter electrode after the first transition of the voltage level in the one scanning period.
  • the polarity of the voltage applied to the liquid crystal expressed by the difference between the potential of the pixel electrode and the potential of the counter electrode after the next transition of the voltage level is different from each other. Is preferred.
  • the absolute value of the voltage applied to the liquid crystal is sufficiently set in the one scanning period even after the first voltage level transition or after the next voltage level transition. Can be made smaller.
  • the first transition of the voltage level (from the potential VCOM4 ′′ to the potential VCOM3 at time t2 ′′ of the counter electrode #COMLn). ”)
  • the polarity of the voltage applied to the liquid crystal represented by the difference between the potential of the pixel electrode and the potential of the counter electrode, and the next transition of the voltage level (time of the counter electrode #COMLn).
  • the polarity of the voltage applied to the liquid crystal expressed by the difference between the potential of the pixel electrode and the potential of the counter electrode after the transition from the potential VCOM3 ′′ to the potential VCOM1 ′′ at t3 ′′ is different from each other. It is good also as a structure which becomes a polarity.
  • the absolute value of the voltage applied to the liquid crystal is sufficiently set in the one scanning period even after the first voltage level transition or after the next voltage level transition. Can be made smaller.
  • the second lowest voltage level among the first voltage level, the second voltage level, the third voltage level, and the fourth voltage level ( That is, the potential VCOM2 ′′) and the highest voltage level among the first voltage level, the second voltage level, the third voltage level, and the fourth voltage level (that is, the potential VCOM4 ′′).
  • the absolute value of the potential difference with respect to () may be less than twice the threshold voltage of the liquid crystal.
  • the second lowest voltage level among the first voltage level, the second voltage level, the third voltage level, and the fourth voltage level, and the first voltage level The absolute value of the potential difference from the highest voltage level among the second voltage level, the second voltage level, the third voltage level, and the fourth voltage level is not more than twice the threshold voltage of the liquid crystal. Therefore, the voltage level of the rectangular voltage signal is the lowest voltage level among the first voltage level, the second voltage level, the third voltage level, and the fourth voltage level. Even if it is the highest voltage level among the first voltage level, the second voltage level, the third voltage level, and the fourth voltage level, the alignment of the liquid crystal is Be unaffected Door can be.
  • Black display can be performed at any of the second voltage level, the third voltage level, and the fourth voltage level.
  • FIG. 6A is a timing chart showing an example of the waveform of the source signal #SLm supplied to the source bus line SLm. As shown in FIG. 6A, the description will be made assuming that the waveform of the source signal #SLm in this operation example is substantially the same as the waveform of the source signal #SLm shown in FIG.
  • FIG. 6B is a timing chart showing the waveform of the gate signal #GLn supplied to the gate bus line GLn. As shown in FIG. 6B, the description will be made assuming that the waveform of the gate signal #GLn in this operation example is the same as the waveform of the gate signal #GLn shown in FIG.
  • FIG. 6 is a timing chart showing the potential VPEn, m of the liquid crystal electrode PEn, m.
  • FIG. 6D is a timing chart showing the waveform of the counter electrode signal #COMLn supplied to the counter electrode bus line COMLn.
  • the counter electrode signal #COMLn in this operation example is a signal that takes the potential VCOM11 and the potential VCOM12 with two consecutive vertical scanning periods Tv as one cycle. More specifically, as shown in FIG. 6D, the counter electrode signal #COMLn takes the potential VCOM11 in the period T11 in one vertical scanning period Tv, and the potential VCOM12 from the time t13 to the time t14 in the period T12. Thus, the potential VCOM11 is taken from the time t14 to the time t15 in the period T12.
  • the counter electrode signal #COMLn takes the potential VCOM12 in the period T13 in the subsequent vertical scanning period Tv, takes the potential VCOM11 in the period T14 from the time t16 to the time t17, and takes the potential VCOM12 in the period T14 from the time t17 to the time t18. Take. Note that, as illustrated in FIG. 6D, specific values of the potential VCOM11 and the potential VCOM12 satisfy VCOM11 ⁇ VCOM12.
  • the gate signal #GLn rises from a low level to a high level, and falls to a low level after a certain period.
  • the transistor Mn, m becomes conductive.
  • the source signal #SLm is supplied to the pixel electrode PEn, m and the first auxiliary capacitance electrode CE1n, m.
  • the potential VPEn, m of the pixel electrode PEn, m increases from the potential V11 to the potential V12 (V12> VCOM12).
  • the counter electrode signal #COMLn falls from the potential VCOM12 to the potential VCOM11. Accordingly, the potential VPEn, m of the pixel electrode PEn, m changes from the potential V12 to the potential V13.
  • the counter electrode signal #COMLn rises from the potential VCOM11 to the potential VCOM12. Accordingly, the potential VPEn, m of the pixel electrode PEn, m changes from the potential V13 to the potential V12.
  • the luminance of the pixel region Pn, m in the period from time t13 to time t14 is smaller than the luminance of the pixel region Pn, m in the period from time t12 to time t13.
  • the gate signal #GLn rises from the low level to the high level, and falls to the low level after a predetermined period.
  • the transistor Mn, m is in a conductive state, and the source signal #SLm is supplied to the pixel electrode PEn, m and the first auxiliary capacitance electrode CE1n, m.
  • the counter electrode signal #COMLn falls from the potential VCOM12 to the potential VCOM11.
  • the counter electrode signal #COMLn rises from the potential VCOM11 to the potential VCOM12. Accordingly, the potential VPEn, m of the pixel electrode PEn, m changes from the potential V11 to the potential V14.
  • the counter electrode signal #COMLn falls from the potential VCOM12 to the potential VCOM11. Accordingly, the potential VPEn, m of the pixel electrode PEn, m changes from the potential V14 to the potential V11.
  • the luminance of the pixel region Pn, m in the period from time t16 to time t17 is smaller than the luminance of the pixel region Pn, m in the period from time t15 to time t16.
  • the gate signal #GLn rises from the low level to the high level, and falls to the low level after a predetermined period.
  • the counter electrode signal #COMLn rises from the potential VCOM11 to the potential VCOM12. The operation after time t17 is the same as the operation after time t11 described above.
  • the counter electrode signal #COMLn falls from the potential VCOM12 to the potential VCOM11 at the time t12 and rises from the potential VCOM11 to the potential VCOM12 at the time t15.
  • the counter electrode signal #COMLn falls from the potential VCOM12 to the potential VCOM11 until several horizontal periods (multiple times the horizontal period Th) elapse from the time t12, and several horizontal periods (horizontal periods) from the time t15.
  • the voltage rises from the potential VCOM11 to the potential VCOM12 until a period (multiple times Th) elapses.
  • the counter electrode signal #COMLn falls from the potential VCOM12 to the potential VCOM11 at the time t14. More generally, the counter electrode signal #COMLn is output from the time t13. Before the time t15, the potential falls from the potential VCOM12 to the potential VCOM11.
  • the luminance of the pixel region Pn, m in the second half of one vertical scanning period is smaller than the luminance of the pixel region Pn, m in the first half of the one vertical scanning period.
  • FIG. 7A is a timing chart showing an example of the waveform of the source signal #SLm supplied to the source bus line SLm. As shown in FIG. 7A, the description will be made assuming that the waveform of the source signal #SLm in this operation example is substantially the same as the waveform of the source signal #SLm shown in FIG.
  • FIG. 7B is a timing chart showing the waveform of the gate signal #GLn supplied to the gate bus line GLn. As shown in FIG. 7B, the description will be made assuming that the waveform of the gate signal #GLn in this operation example is the same as the waveform of the gate signal #GLn shown in FIG.
  • FIG. 7 is a timing chart showing the potential VPEn, m of the liquid crystal electrode PEn, m.
  • FIG. 7D is a timing chart showing the waveform of the counter electrode signal #COMLn supplied to the counter electrode bus line COMLn.
  • the counter electrode signal #COMLn in this example of operation has the potential VCOM11 ′, the potential VCOM12 ′, and the potential VCOM13 ′ as one cycle of two consecutive vertical scanning periods Tv ′. It is a signal to take. More specifically, as shown in FIG. 7 (d), the counter electrode signal #COMLn takes the potential VCOM11 'in the period T11' in one vertical scanning period Tv ', and starts from the time t13' in the period T12 '.
  • the potential VCOM12 ′ is taken at t14 ′, and the potential VCOM11 ′ is taken from time t14 ′ to time t15 ′ in the period T12 ′.
  • the counter electrode signal #COMLn takes the potential VCOM13 ′ in the subsequent period T13 ′ in the vertical scanning period Tv ′, takes the potential VCOM12 ′ in the period T14 ′ from the time t16 ′ to the time t17 ′, and takes the time in the period T14 ′.
  • the potential VCOM13 ′ is taken from t17 ′ to time t18 ′.
  • specific values of the potential VCOM11 ', the potential VCOM12', and the potential VCOM13 ' satisfy VCOM11' ⁇ VCOM12 ' ⁇ VCOM13'.
  • the gate signal #GLn rises from a low level to a high level, and falls to a low level after a certain period of time.
  • the transistor Mn, m becomes conductive.
  • the source signal #SLm is supplied to the pixel electrode PEn, m and the first auxiliary capacitance electrode CE1n, m.
  • the potential VPEn, m of the pixel electrode PEn, m is from potential V11 ′ to potential V12 ′ (V12 ′> VCOM13 ′). To increase.
  • the counter electrode signal #COMLn falls from the potential VCOM13 ′ to the potential VCOM11 ′. Accordingly, the potential VPEn, m of the pixel electrode PEn, m changes from the potential V12 ′ to the potential V13 ′.
  • the counter electrode signal #COMLn rises from the potential VCOM11 ′ to the potential VCOM12 ′.
  • the potential VPEn, m of the pixel electrode PEn, m changes from the potential V13 ′ to the potential V14 ′.
  • the potential difference between the potential VPEn, m of the pixel electrode PEn, m and the potential VECOMn, m of the counter electrode ECOMn, m during the period from time t13 ′ to time t14 ′ is the period from time t12 ′ to time t13 ′. It is smaller than the potential difference between the potential VPEn, m of the pixel electrode PEn, m and the potential VECOMn, m of the counter electrode ECOMn, m.
  • the luminance of the pixel region Pn, m in the period from time t13 ′ to time t14 ′ is smaller than the luminance of the pixel region Pn, m in the period from time t12 ′ to time t13 ′.
  • the gate signal #GLn rises from the low level to the high level, and falls to the low level after a predetermined period.
  • the transistor Mn, m is in a conductive state, and the source signal #SLm is supplied to the pixel electrode PEn, m and the first auxiliary capacitance electrode CE1n, m.
  • the counter electrode signal #COMLn falls from the potential VCOM12' to the potential VCOM11 '.
  • the potential VPEn, m of the pixel electrode PEn, m is from potential V14 ′ to potential V15 ′ (V15 ′ ⁇ VCOM11 ′). Decrease.
  • the counter electrode signal #COMLn rises from the potential VCOM11 ′ to the potential VCOM13 ′. Accordingly, the potential VPEn, m of the pixel electrode PEn, m changes from the potential V15 ′ to the potential V16 ′.
  • the counter electrode signal #COMLn falls from the potential VCOM13 ′ to the potential VCOM12 ′. Accordingly, the potential VPEn, m of the pixel electrode PEn, m changes from the potential V16 ′ to the potential V11 ′.
  • the potential difference between the potential VPEn, m of the pixel electrode PEn, m and the potential VECOMn, m of the counter electrode ECOMn, m in the period from time t16 ′ to time t17 ′ is the period from time t15 ′ to time t16 ′. It is smaller than the potential difference between the potential VPEn, m of the pixel electrode PEn, m and the potential VECOMn, m of the counter electrode ECOMn, m.
  • the luminance of the pixel region Pn, m in the period from time t16 ′ to time t17 ′ is smaller than the luminance of the pixel region Pn, m in the period from time t15 ′ to time t16 ′.
  • the gate signal #GLn rises from the low level to the high level, and falls to the low level after a predetermined period.
  • the counter electrode signal #COMLn rises from the potential VCOM12' to the potential VCOM13 '.
  • the operation after time t17 ' is the same as the operation after time t11' described above.
  • the counter electrode signal #COMLn falls from the potential VCOM13 ′ to the potential VCOM11 ′ at time t12 ′ and rises from the potential VCOM11 ′ to the potential VCOM13 ′ at time t15 ′. More generally, however, the counter electrode signal #COMLn falls from the potential VCOM13 ′ to the potential VCOM11 ′ from the time t12 ′ to the passage of several horizontal periods (multiple times the horizontal period Th). The voltage rises from the potential VCOM11 ′ to the potential VCOM13 ′ from the time t15 ′ to the passage of several horizontal periods (multiple times the horizontal period Th).
  • the counter electrode signal #COMLn falls from the potential VCOM12 ′ to the potential VCOM11 ′ at time t14 ′. More generally, the counter electrode signal #COMLn is Between time t13 'and time t15', the potential falls from potential VCOM12 'to potential VCOM11'.
  • the luminance of the pixel region Pn, m in the second half of one vertical scanning period is smaller than the luminance of the pixel region Pn, m in the first half of the one vertical scanning period.
  • the phenomenon of the moving image blur can be suppressed.
  • the counter electrode signal #COMLn takes a ternary voltage level. Therefore, the moving image blurring phenomenon can be more effectively suppressed as compared to the above-described operation example 4.
  • FIG. 8A is a timing chart showing an example of the waveform of the source signal #SLm supplied to the source bus line SLm. As shown in FIG. 8A, the description will be given assuming that the waveform of the source signal #SLm in this operation example is a waveform obtained by inverting the polarity of the source signal #SLm shown in FIG.
  • FIG. 8B is a timing chart showing the waveform of the gate signal #GLn supplied to the gate bus line GLn. As shown in FIG. 8B, the description will be made assuming that the waveform of the gate signal #GLn in this operation example is substantially the same as the waveform of the gate signal #GLn shown in FIG.
  • FIG. 8 is a timing chart showing the potential VPEn, m of the liquid crystal electrode PEn, m.
  • FIG. 8D is a timing chart showing the waveform of the counter electrode signal #COMLn supplied to the counter electrode bus line COMLn.
  • the counter electrode signal #COMLn in this operation example has the potential VCOM11 ′′, the potential VCOM12 ′′, and the potential VCOM13 ′ with two consecutive vertical scanning periods Tv ′′ as one cycle. 'And a potential VCOM14' '. More specifically, as shown in FIG. 8D, the counter electrode signal #COMLn takes the potential VCOM11 ′ in the period T11 ′′ in one vertical scanning period Tv ′′ and the time t13 in the period T12 ′′.
  • the potential VCOM13 '' is taken, and from time t14 '' to time t16 '' in the period T12 '', the potential VCOM11 '' is taken.
  • the counter electrode signal #COMLn takes the potential VCOM14 '' in the subsequent period T13 '' in the vertical scanning period Tv '' and the potential VCOM12 '' from the time t17 '' to the time t18 '' in the period T14 ''.
  • the potential VCOM14 ′′ is taken from the time t18 ′′ to the time t20 ′′ in the period T14 ′′. As shown in FIG.
  • the gate signal #GLn rises from the low level to the high level, and falls to the low level after a certain period.
  • the transistor Mn, m becomes conductive.
  • the source signal #SLm is supplied to the pixel electrode PEn, m and the first auxiliary capacitance electrode CE1n, m.
  • the potential VPEn, m of the pixel electrode PEn, m is changed from the potential V11 ′′ to the potential V12 ′′ (V12 ′′). ⁇ VCOM14 ′′).
  • the counter electrode signal #COMLn falls from the potential VCOM14 ′′ to the potential VCOM11 ′′. Accordingly, the potential VPEn, m of the pixel electrode PEn, m changes from the potential V12 ′′ to the potential V13 ′′.
  • the counter electrode signal #COMLn rises from the potential VCOM11 ′′ to the potential VCOM13 ′′.
  • the potential VPEn, m of the pixel electrode PEn, m changes from the potential V13 ′′ to the potential V14 ′′.
  • VCOM11 ′′ ⁇ VCOM13 ′′ the potential V14 ′′ is higher than the potential V13 ′′.
  • the potential difference between the potential VPEn, m of the pixel electrode PEn, m and the potential VECOMn, m of the counter electrode ECOMn, m in the period from time t13 ′′ to time t14 ′′ is from time t12 ′′ to time t13 ′′.
  • This is larger than the potential difference between the potential VPEn, m of the pixel electrode PEn, m and the potential VECOMn, m of the counter electrode ECOMn, m in the period up to.
  • the luminance of the pixel region Pn, m in the period from time t13 ′′ to time t14 ′′ is larger than the luminance of the pixel region Pn, m in the period from time t12 ′′ to time t13 ′′.
  • the counter electrode signal #COMLn falls from the potential VCOM13 ′′ to the potential VCOM11 ′′. Accordingly, the potential VPEn, m of the pixel electrode PEn, m changes from the potential V14 ′′ to the potential V13 ′′.
  • the gate signal #GLn rises from the low level to the high level, and falls to the low level after a certain period.
  • the transistor Mn, m is in a conductive state, and the source signal #SLm is supplied to the pixel electrode PEn, m and the first auxiliary capacitance electrode CE1n, m.
  • the counter electrode signal #COMLn rises from the potential VCOM11 ′′ to the potential VCOM14 ′′. Accordingly, the potential VPEn, m of the pixel electrode PEn, m changes from the potential V15 ′′ to the potential V11 ′′.
  • the counter electrode signal #COMLn falls from the potential VCOM14 ′′ to the potential VCOM12 ′′.
  • the potential VPEn, m of the pixel electrode PEn, m changes from the potential V11 ′′ to the potential V14 ′′.
  • the potential V14 ′′ is smaller than the potential V11 ′′.
  • the potential difference between the potential VPEn, m of the pixel electrode PEn, m and the potential VECOMn, m of the counter electrode ECOMn, m in the period from time t17 ′′ to time t18 ′′ is from time t16 ′′ to time t17 ′′.
  • This is larger than the potential difference between the potential VPEn, m of the pixel electrode PEn, m and the potential VECOMn, m of the counter electrode ECOMn, m in the period up to.
  • the luminance of the pixel region Pn, m in the period from time t17 ′′ to time t18 ′′ is larger than the luminance of the pixel region Pn, m in the period from time t16 ′′ to time t17 ′′.
  • the counter electrode signal #COMLn rises from the potential VCOM12 ′′ to the potential VCOM14 ′′. Accordingly, the potential VPEn, m of the pixel electrode PEn, m changes from the potential V14 ′′ to the potential V11 ′′.
  • the gate signal #GLn rises from the low level to the high level, and falls to the low level after a predetermined period.
  • the operation after time t19 ′′ is the same as the operation after time t11 ′′ described above.
  • the counter electrode signal #COMLn falls from the potential VCOM14 ′′ to the potential VCOM11 ′′ at time t12 ′′, and from the potential VCOM11 ′′ to the potential VCOM14 ′′ at time t16 ′′.
  • the counter electrode signal #COMLn is more generally applied to the potential VCOM14 ′′ from the time t12 ′′ until several horizontal periods (multiple times the horizontal period Th) elapse.
  • the display panel 1 according to the present invention can change the luminance of the pixel region Pn, m in one vertical scanning period.
  • the phenomenon of the moving image blur can be suppressed.
  • the counter electrode signal #COMLn takes a quaternary voltage level. Therefore, compared with the operation example 4 and the operation example 5, the phenomenon of the moving image blur can be more effectively suppressed.
  • the gate signal #GLn supplied to the nth gate bus line GLn and the counter electrode signal #COMLn supplied to the nth counter electrode bus line COMLn are described as examples.
  • the gate signal #GLp supplied to the non-nth gate bus line GLp (p ⁇ n) and the counter electrode signal # supplied to the non-nth counter electrode bus line COMLp (p ⁇ n) The same applies to COMLp.
  • the counter electrode driver 14 in the display panel 1 supplies the counter electrode signal #COMLn to the counter electrode bus line COMLn in synchronization with the gate signal #GLn.
  • the counter electrode driver 14 When the source signal #SLm is a polarity inversion signal as described above, that is, when the source signal #SLm is a signal that inverts the polarity every horizontal scanning period, the counter electrode driver 14 The polarity of the signal # COMLn + 1 is supplied by inverting the polarity of the counter electrode signal #COMLn.
  • FIG. 9A is a timing chart showing an example of waveforms of gate signals #GLn to # GLn + 3 supplied to the gate bus lines GLn to GLn + 3, respectively
  • FIG. FIG. 10 is a timing chart showing an example of the waveforms of the counter electrode signals #COMLn to # COMLn + 3 supplied to the counter electrode bus lines COMLn to COMLn + 3 in the operation example 1 described above
  • c) is a timing chart showing an example of waveforms of the counter electrode signals #COMLn to # COMLn + 3 supplied to the counter electrode bus lines COMLn to COMLn + 3 in the operation example 2 described above.
  • the counter electrode driver 14 Inverts the polarity of the counter electrode signal # COMLn + 1 with respect to the polarity of the counter electrode signal #COMLn. Supply.
  • the counter electrode driver 14 applies the counter electrode signals #COMLn to # COMLn + 3 to the gate electrode #GLn to the counter electrode bus line COMLn. Supply in synchronization with # GLn + 3.
  • the counter electrode driver 14 is preferably configured to supply a counter electrode signal with the polarity reversed for each of the plurality of counter electrode bus lines.
  • the potential level of the source signal #SLm in the selection period is switched between the maximum potential level of the plurality of potential levels and the minimum potential level every two horizontal scanning periods. Let's take an example.
  • FIG. 10A is a timing chart showing an example of waveforms of gate signals #GLn to # GLn + 3 supplied to the gate bus lines GLn to GLn + 3, respectively.
  • FIG. 10 is a timing chart showing an example of waveforms of counter electrode signals #COMLn to # COMLn + 3 supplied to the counter electrode bus lines COMLn to COMLn + 3 in this operation example.
  • the counter electrode driver 14 counters the counter electrode signal #COMLn and the counter electrode signal that are in phase with each other with respect to the counter electrode bus line COMLn and the counter electrode bus line COMLn + 1.
  • # COMLn + 1 is supplied.
  • the counter electrode driver 14 sets two adjacent counter electrode bus lines as a pair, and supplies a common counter electrode signal to the pair of counter electrode bus lines.
  • the counter electrode driver 14 is connected to the pixel electrode PEn, m connected to the nth gate bus line GLn of the plurality of gate bus lines via the transistor Mn, m. Is connected to the counter electrode bus line COMLn to which the counter electrode ECOMn, m facing the gate is connected, and the n + 1th gate bus line GLn + 1 among the plurality of gate bus lines via the transistor Mn + 1, m.
  • the rectangular voltage signal (counter electrode signal #COMLn) is connected to the counter electrode bus line COMLn + 1 to which the counter electrode ECOMn + 1, m facing the pixel electrode PEn + 1, m is connected. , And the counter electrode signal # COMLn + 1).
  • the counter electrode signal #COMLn and the counter electrode signal # COMLn + 1 are the same in the counter electrode driver 14. What is necessary is just to produce
  • the moving image blur phenomenon can be suppressed by the counter electrode driver 14 having a simpler configuration.
  • the counter electrode driver 14 includes the pixel electrode PEn, connected to the nth gate bus line GLn among the plurality of gate bus lines via the transistor Mn, m.
  • the rectangular voltage signal is synchronously supplied to the counter electrode bus line COMLn + 2 to which the counter electrode ECOMn + 2, m facing the connected pixel electrode PEn + 2, m is connected. It is good also as such a structure.
  • the counter electrode bus line in which the counter electrode facing the pixel electrode connected to the nth gate bus line of the plurality of gate bus lines via the transistor is connected;
  • the rectangular electrode bus line is connected to the counter electrode bus line connected to the pixel electrode connected to the n + 2th gate bus line of the plurality of gate bus lines via the transistor. Since the voltage signals can be supplied synchronously, the counter-electrode driver having a simpler configuration can suppress the occurrence of the moving image blur while suppressing the generation of streaks according to flicker and polarity inversion. .
  • the counter electrode driver 14 may have a configuration in which three or more adjacent counter electrode bus lines are set as one set, and a common counter electrode signal is supplied to the one set of counter electrode bus lines.
  • the display panel 1 has a rectangular counter electrode composed of a plurality of voltage levels in one vertical scanning period with respect to the counter electrode bus lines COML1 to COMLN.
  • the luminance of the pixel region Pn, m is relatively high (hereinafter referred to as “bright period”), and the luminance of the pixel region Pn, m Can generate a relatively low period (hereinafter referred to as “dark period”).
  • the length of the light period and the length of the dark period in one vertical scanning period can be adjusted by changing the duty ratio of the counter electrode signal #COMLn supplied by the counter electrode driver 14.
  • the duty ratio of the counter electrode signal #COMLn refers to the voltage level of the counter electrode signal #COMLn in the one vertical scanning period in one vertical scanning period immediately after the positive applied voltage is applied to the liquid crystal. This is the ratio of the period in which the minimum voltage level is taken out of a plurality of voltage levels.
  • the counter electrode signal in the one vertical scanning period This is the ratio of the period in which the voltage level of #COMLn takes the maximum voltage level among a plurality of voltage levels.
  • the duty ratio corresponds to the ratio of the “bright period” in one vertical scanning period.
  • FIG. 11A is a timing chart showing an example of the waveform of the source signal #SLm supplied to the source bus line SLm. As shown in FIG. 11A, the case where the waveform of the source signal #SLm is the same as that of the source signal #SLm shown in FIG.
  • FIG. 11B is a timing chart showing the waveform of the gate signal #GLn supplied to the gate bus line GLn. As shown in FIG. 11B, the case where the waveform of the gate signal #GLn is substantially the same as the waveform of the gate signal #GLn shown in FIG.
  • FIG. 11 is a timing chart showing the potential VPEn, m of the liquid crystal electrode PEn, m.
  • FIG. 11 is a timing chart showing a waveform of the counter electrode signal #COMLn supplied to the counter electrode bus line COMLn and set so that the duty ratio is about 10%.
  • the counter electrode signal #COMLn is a signal that takes the potential VCOM21, the potential VCOM22, and the potential VCOM23 with two consecutive vertical scanning periods Tv '' 'as one cycle. More specifically, as shown in FIG. 11 (d), the counter electrode signal #COMLn takes the potential VCOM22 in the period TB in one vertical scanning period Tv '' 'and takes the potential VCOM21 in the period TD.
  • the counter electrode signal #COMLn takes the potential VCOM22 in the period TB in the subsequent vertical scanning period Tv ′′, and takes the potential VCOM23 in the period TD. Note that, as illustrated in FIG. 11D, specific values of the potential VCOM21, the potential VCOM22, and the potential VCOM23 satisfy VCOM21 ⁇ VCOM22 ⁇ VCOM23.
  • the gate signal #GLn rises from the low level to the high level at time t21, and falls to the low level after a certain period.
  • the potential VPEn, m of the pixel electrode PEn decreases from the potential V21 to the potential V22 (V22 ⁇ VCOM23).
  • the counter electrode signal #COMLn falls from the potential VCOM23 to the potential VCOM22. Accordingly, the potential VPEn, m of the pixel electrode PEn, m changes from the potential V22 to the potential V23.
  • the counter electrode signal #COMLn falls from the potential VCOM22 to the potential VCOM21. Accordingly, the potential VPEn, m of the pixel electrode PEn, m changes from the potential V23 to the potential V24.
  • VCOM21 ⁇ V24 ⁇ (VCOM22 ⁇ V23) (VCOM21 ⁇ VCOM22) ⁇ ( ⁇ C ⁇ CLC) / ⁇ C Since VCOM21 ⁇ VCOM22 as described above, VCOM21 ⁇ V24 ⁇ VCOM22 ⁇ V23 holds. That is, the potential difference between the potential VPEn, m of the pixel electrode PEn, m and the potential VECOMn, m of the counter electrode ECOMn, m in the period from time t23 to time t24 is the pixel electrode PEn, m in the period from time t22 to time t23.
  • the luminance of the pixel region Pn, m in the period from time t23 to time t24 is smaller than the luminance of the pixel region Pn, m in the period from time t22 to time t23.
  • the voltage level of the counter electrode signal #COMLn is changed in one vertical scanning period Tv ′ ′′ immediately after the negative polarity source signal #SLm is applied.
  • a relatively high period TB (period from time t22 to time t23) is about 10% of one vertical scanning period Tv ′ ′′, and the voltage level of the counter electrode signal #COMLn is relatively low.
  • a period TD (period from time t23 to time t24) is about 90% of one vertical scanning period Tv ′ ′′. That is, the duty ratio of the counter electrode signal #COMLn shown in (d) of FIG. 11 is about 10 percent.
  • the period TB shown in FIG. 11D corresponds to the “bright period”, and the period TD corresponds to the “dark period”.
  • the counter electrode driver 14 supplies the counter electrode signal #COMLn having a duty ratio of about 10%, thereby setting a period of about 10% of one vertical scanning period as a “bright period” and about 90%. This period can be a “dark period”.
  • FIG. 12D is a timing chart showing the waveform of the counter electrode signal #COMLn having a duty ratio of about 90%.
  • the source signal #SLm shown in (a) of FIG. 12 and the gate signal #GLn shown in (b) of FIG. 12 are respectively the source signal #SLm shown in (a) of FIG. This is the same signal as the gate signal #GLn shown in b).
  • FIG. 12C is a timing chart showing the potential VPEn, m of the liquid crystal electrode PEn, m.
  • the voltage level of the counter electrode signal #COMLn in one vertical scanning period Tv ′ ′′ immediately after the negative polarity source signal #SLm is applied.
  • a period TB ′ (a period from time t22 to time t23 ′), which is a relatively high period, is about 90% of one vertical scanning period Tv ′ ′′, and the voltage level of the counter electrode signal #COMLn is relative.
  • a period TD (period from time t23 'to time t24), which is a very low period, is about 10% of one vertical scanning period Tv' ''. That is, the duty ratio of the counter electrode signal #COMLn shown in (d) of FIG. 12 is about 90%.
  • a period TB ′ shown in FIG. 12D corresponds to a “bright period”
  • a period TD ′ corresponds to a “dark period”.
  • the counter electrode driver 14 supplies the counter electrode signal #COMLn having a duty ratio of about 90%, thereby setting a period of about 90% of one vertical scanning period as a “bright period” and about 10%. This period can be a “dark period”.
  • the counter electrode driver 14 can change the ratio of the “light period” and the “dark period” in one vertical scanning period by changing the duty ratio of the counter electrode signal #COMLn.
  • FIG. 13 is a graph showing the relationship between the duty ratio and the luminance.
  • the vertical axis in FIG. 13 represents relative luminance with the minimum luminance being 0.0 and the maximum luminance being 1.0, and the horizontal axis in FIG. 13 represents the duty ratio.
  • the relative luminance increases as the duty ratio increases.
  • FIG. 14 is a graph of experimental data showing the relationship between the duty ratio and the visibility of a moving image displayed on the display panel 1.
  • the vertical axis in FIG. 14 represents the visibility perceived by the observer observing the moving image displayed on the display panel 1 by a five-step evaluation. The higher the visibility, the clearer the moving image is by the observer. That is, it shows that the image is less blurred.
  • the horizontal axis in FIG. 14 represents the above-described duty ratio.
  • the black squares in FIG. 14 are experimental data corresponding to the highest evaluation among the visibility evaluations made by each of a plurality of observers, and the white triangles in FIG. 14 are a plurality of observations. 14 is experimental data corresponding to the lowest evaluation among the visibility evaluations made by each of the viewers, and the black triangles in FIG. 14 indicate the average values of the visibility evaluations made by each of the plurality of viewers. Show.
  • the rectangular voltage signal (counter electrode signal #COMLn) has a period of approximately 10% of the one scanning period from the start of the one scanning period (one vertical scanning period Tv ′ ′′).
  • one of the first voltage level, the second voltage level, and the third voltage level that is, the potential VCOM21, the potential VCOM22, or the potential VCOM23. Any one voltage level), and the first voltage level and the second voltage level in a period from the lapse of approximately 90% of the one scanning period to the end of the one scanning period.
  • another voltage level of the third voltage level that is, another voltage level of the potential VCOM21, the potential VCOM22, or the potential VCOM23).
  • the viewer does not feel the improvement of moving image blur when the display ratio of bright luminance is 90% or more, and between 90 and 10%.
  • the rectangular voltage signal (counter electrode signal #COMLn) includes the first voltage level, the second voltage level, the third voltage level, and the fourth voltage level in two scanning periods. Even when the voltage level is taken, the rectangular voltage signal (counter electrode signal #COMLn) is in a period from the start of the one scanning period until approximately 10% of the one scanning period elapses. It takes any one of the first voltage level, the second voltage level, the third voltage level, or the fourth voltage level, and is a period of about 90% of the one scanning period. In the period from the elapse of the period until the end of the one scanning period, the first voltage level, the second voltage level, the third voltage level, or the fourth voltage level. Chi take other one voltage level, it is preferable.
  • the viewer does not feel the improvement of moving image blur when the display ratio of bright luminance is 90% or more, and between 90 and 10%.
  • the source driver 12 changes the amplitudes of the source signals # SL1 to #SLM according to the amplitudes of the counter electrode signals # COML1 to #COMLN. Such a configuration is preferable.
  • FIG. 15A is a timing chart showing the waveform of the gate signal #GLn
  • FIG. 15B is a timing chart showing the waveform of the counter electrode signal #COMLn having a smaller amplitude.
  • FIG. 15C is a timing chart showing an example of a waveform of the potential VPEn, m applied to the pixel electrode PEn, m when the counter electrode signal #COMLn shown in FIG. 15B is supplied.
  • FIG. 15D is a timing chart showing the waveform of the counter electrode signal #COMLn having a larger amplitude
  • FIG. 15E is supplied with the counter electrode signal #COMLn shown in FIG. 6 is a timing chart showing an example of a waveform of a potential VPEn, m applied to the pixel electrode PEn, m.
  • the amplitude A1 shown in (c) of FIG. 15 and the amplitude A2 shown in (e) of FIG. 15 represent the amplitude of the source signal #SLm.
  • the counter electrode driver 14 supplies the counter electrode signal #COMLn having a smaller amplitude
  • the counter electrode signal #COMLn having a larger amplitude
  • FIG. 16 shows the relationship between the amplitude of the source signal #SLm and the luminance of the pixel region Pn, m when the amplitude of the counter electrode signal #COMLn is 1.0, 1.5, or 2.0 volts. It is a graph which shows.
  • the vertical axis in FIG. 16 represents the amplitude of the source signal #SLm (unit: volts), and the horizontal axis in FIG. 16 represents the relative luminance with the lowest luminance being 0.0 and the highest luminance being 1.0.
  • the solid line in FIG. 16 shows the case where the amplitude of the counter electrode signal #COMLn is 2.0 volts
  • the dotted line in FIG. 16 shows the case where the amplitude of the counter electrode signal #COMLn is 1.5 volts.
  • the thick line in FIG. 16 indicates the case where the amplitude of the counter electrode signal #COMLn is 1.0 volts.
  • the source driver 12 supplies the source signal #SLm so that the rate of change in the amplitude of the source signal #SLm relative to the relative luminance is smaller.
  • the source signal #SLm is supplied so that the rate of change of the amplitude of the source signal #SLm with respect to the relative luminance is increased.
  • the relationship between the amplitude of the source signal #SLm and the amplitude of the counter electrode signal #COMLn varies depending on whether or not the amplitude of the source signal #SLm is less than the reference source amplitude SLST.
  • the reference source amplitude SLST is a value of the amplitude of the source signal #SLm whose relative luminance remains unchanged even if the amplitude of the counter electrode signal #COMLn is changed.
  • the relative luminance when the amplitude of the source signal #SLm is the reference source amplitude SLST will be referred to as a reference relative luminance BRST.
  • a source having a smaller amplitude it is only necessary to supply the signal #SLm, and in order to keep the relative luminance constant in a range where the relative luminance is equal to or higher than the reference relative luminance BRST, a source having a larger amplitude when the amplitude of the counter electrode signal #COMLn is larger.
  • the signal #SLm may be supplied.
  • the source signal #SLm in order to keep the relative luminance constant when the amplitude of the source signal #SLm is less than the reference source amplitude SLST, when the counter electrode signal #COMLn is larger, the source signal having a smaller amplitude
  • the amplitude is increased when the counter electrode signal #COMLn is larger in amplitude.
  • a large source signal #SLm may be supplied.
  • a specific configuration for supplying the rectangular counter electrode signals # COML1 to #COMLN having a plurality of voltage levels to the counter electrode bus lines COML1 to COMLN as described above is, for example, the counter electrode driver 14
  • this can be realized by including a plurality of power supplies that supply the plurality of voltage levels and a selector that selects one of the voltage levels supplied from the plurality of power supplies.
  • FIG. 17 is a block diagram showing a configuration of the counter electrode driver 14 for supplying the counter electrode signals # COML1 to #COMLN having four voltage levels.
  • the counter electrode driver 14 includes a first power supply B1, a second power supply B2, a third power supply B3, and a fourth power supply B4. As shown in FIG. 17, the counter electrode driver 14 includes an nth selector SELn (1 ⁇ n ⁇ N) connected to the counter electrode bus line COMLn (1 ⁇ n ⁇ N).
  • control signal # 11c output from the control unit 11 is supplied to the nth selector SELn.
  • the fourth potential output from the power source 4 is supplied to the nth selector SELn (1 ⁇ n ⁇ N).
  • the nth selector SELn selects any one of the first potential, the second potential, the third potential, and the fourth potential according to the control signal # 11c, and Supply to the electrode bus line COMLn.
  • each of the DACs to which digital values corresponding to the first to fourth potentials are input may be used, or another configuration may be used.
  • the counter electrode driver 14 in the display panel 1 includes amplitude changing means for changing the amplitude of the rectangular voltage signal (counter electrode signal #COMLn). preferable.
  • the counter electrode driver 14 includes the amplitude changing means for changing the magnitude of the amplitude of the rectangular voltage signal, so that the phenomenon of moving image blur can be more effectively suppressed.
  • the source driver 12 supplies the source signal #SLm having an amplitude smaller than a predetermined reference amplitude
  • the amplitude of the rectangular voltage signal (counter electrode signal #COMLn) Is supplied when the amplitude of the rectangular voltage signal (counter electrode signal #COMLn) is larger, the source signal #SLm having a smaller amplitude is supplied.
  • the amplitude of the rectangular voltage signal (counter electrode signal #COMLn) is smaller when the amplitude is smaller.
  • the small source signal #SLm is supplied and the amplitude of the rectangular voltage signal (counter electrode signal #COMLn) is larger, the larger source signal #SL It is preferable to supply the Lm.
  • the reference amplitude for example, the above-described reference source amplitude SLST may be taken.
  • the amplitude of the source signal is defined as a value obtained by subtracting the potential of the source signal at the time of negative polarity writing from the potential of the source signal at the time of positive polarity writing (the same applies hereinafter).
  • the positive polarity writing refers to the case where the conduction signal is supplied and the rectangular voltage signal is at the highest voltage level, and the negative polarity writing is the time when the conduction signal is supplied. This refers to a case where the rectangular voltage signal has a low and high voltage level (the same applies hereinafter).
  • FIG. 18 is a block diagram showing a configuration of the display panel 2 according to the present embodiment.
  • the display panel 2 includes a counter electrode driver 24 instead of the counter electrode driver 14 in the display panel 1, and includes a display unit 26 instead of the display unit 16 in the display panel 1. Yes.
  • the display unit 26 includes N gate bus lines GL1 to GLN (in the present embodiment, description is made assuming that N is an even number), and M source bus lines SL1 to SLM.
  • N / 2 counter electrode bus lines COML1 to COMLN / 2 are formed.
  • the counter electrode driver 24 supplies the counter electrode signals # COML1 to # COMLN / 2 to each of the N / 2 counter electrode bus lines COML1 to COMLN / 2.
  • the description will be made assuming that the source driver 12 in this embodiment supplies a source signal whose polarity is inverted every two consecutive horizontal scanning periods to the source bus line SLm.
  • FIG. 19A is a timing chart showing an example of waveforms of gate signals #GLn to # GLn + 3 supplied to the gate bus lines GLn to GLn + 3 by the gate driver 13 in the display panel 2, respectively.
  • the number of the plurality of gate bus lines GL1 to GLN is an even number
  • the number of the counter electrode bus lines is half the number of the gate bus lines. (That is, N / 2), and the pixel connected to the 2k-1th (k is a natural number) gate bus line GL2k-1 of the plurality of gate bus lines via the transistor M2k-1, m
  • m is opposed to the kth counter electrode bus line COMLk among the plurality of counter electrode bus lines.
  • the display panel 2 according to the present embodiment can halve the number of counter electrode bus lines compared to the display panel 1 according to the first embodiment. Therefore, the configuration of the display unit 26 in the display panel 2 can be simplified as compared with the configuration of the display unit 16 in the display panel 1. Further, the counter electrode driver 24 in the display panel 2 may supply the counter electrode signals # COML1 to # COMLN / 2 to each of the N / 2 counter electrode bus lines COML1 to COMLN / 2. The configuration can be simplified compared to the counter electrode driver 14 in the display panel 1 that supplies the counter electrode signals # COML1 to #COMLN to the counter electrode bus lines COML1 to COMLN. That is, according to the display panel 2 according to the present embodiment, the moving image blurring phenomenon can be suppressed with a simpler configuration than the display panel 1 in the first embodiment.
  • FIG. 20 is a block diagram showing a configuration of the display panel 3 according to the present embodiment.
  • the display panel 3 includes a control unit 31, a source driver 12, a counter electrode driver 141, a counter electrode driver 142, and a display unit 36.
  • the display panel 3 includes a gate driver (not shown) and an auxiliary capacitor driver (not shown).
  • the gate driver (not shown) and the auxiliary capacitor driver (not shown) have the same configurations as the gate driver 13 and the auxiliary capacitor driver 15 in the display panel 1, respectively.
  • a counter electrode driver 141 and a counter electrode driver 142 are disposed on both sides of the display unit 36, respectively.
  • the counter electrode driver 141 is supplied with a control signal # 11c2 from the control unit 31, and the counter electrode driver 142 is supplied with a control signal # 11c1 from the control unit 31.
  • M source bus lines SL1 to SLM and N gate bus lines are formed.
  • the N gate bus lines have the same configuration as the N gate bus lines GL1 to GLN in the display panel 1.
  • the display unit 36 is formed with a storage capacitor bus line (not shown) similar to the storage capacitor bus line CSL in the display panel 1.
  • N counter electrode bus lines COMLL1 to COMLLN are formed on the left half surface of the display section 36 substantially perpendicularly to the source bus lines SL1 to SLM.
  • N counter electrode bus lines COMLR1 to COMLRRN are formed substantially perpendicular to the source bus lines SL1 to SLM.
  • the N counter electrode bus lines COMLL1 to COMLLN and the N counter electrode bus lines COMLR1 to COMLRN are insulated from each other.
  • the counter electrode bus line COMLLn and the counter electrode bus line COMLRn are arranged on the same straight line. Therefore, in other words, in the present embodiment, the counter electrode bus line COMLn in the display panel 1 includes two counter electrode bus lines COMLLn formed on the same straight line via the insulating portion, and the counter electrode bus line. It is composed of COMLRn.
  • each of the N counter electrode bus lines COMLL1 to COMLLN is connected to the counter electrode driver 141, and one end of each of the N counter electrode bus lines COMLR1 to COMLRN is The counter electrode driver 142 is connected.
  • the counter electrode driver 141 supplies the counter electrode signals # COMLL1 to #COMLLN to the counter electrode bus lines COMLL1 to COMLLN, respectively.
  • the counter electrode driver 142 supplies the counter electrode to the counter electrode bus lines COMLR1 to COMLRN, respectively. Signals # COMLR1 to #COMLRN are supplied.
  • FIG. 21 is a circuit diagram showing the configuration of the display unit 36 in the region R shown in FIG.
  • the counter electrodes ECOMn, 1 to ECOMn, k respectively formed in the pixel regions Pn, 1 to Pn, k defined by the source bus lines SL1 to SLk are connected to the counter electrode bus line COMLLn.
  • the counter electrodes ECOMn, k + 1 to ECOMn, M respectively formed in the pixel regions Pn, k + 1 to Pn, M defined by the source bus lines SLk + 1 to SLM are counter electrode bus lines.
  • COMLRn is connected.
  • the value of k is preferably about M / 2.
  • M is the number of source bus lines.
  • the value of k is preferably in the range of approximately 0.45 ⁇ M to 0.55 ⁇ M.
  • the counter electrode driver 141 and the counter electrode driver 142 may be configured to perform the same operation as the counter electrode driver 14 described in the first embodiment, or may be configured to supply different counter electrode signals.
  • the counter electrode driver 141 supplies the counter electrode signals # COMLL1 to #COMLLN as in the operation example 2 of the first embodiment
  • the counter electrode driver 142 supplies the counter electrode signals COMLR1 to #COMLR as in the operation example 5 of the first embodiment.
  • COMLRN may be supplied.
  • the duty ratio of the counter electrode signals # COMLL1 to #COMLLN output from the counter electrode driver 141 may be different from the duty ratio of the counter electrode signals # COMLR1 to #COMLRN output from the counter electrode driver 142.
  • the source driver 12 supplies source signals # SL1 to #SLk having a larger amplitude as shown in FIG. 15C to the source bus lines SL1 to SLk, and supplies them to the source bus lines SLk + 1 to SLM.
  • the counter electrode driver 141 applies the counter signal bus lines COMLL1 to COMLLN to the FIG.
  • the counter electrode signals # COMLL1 to #COMLLN having a smaller amplitude as shown in (b) of FIG. 15 are supplied, and the counter electrode driver 142 applies the counter electrode bus lines COMLR1 to COMLRN as shown in (d) of FIG. It is preferable to supply counter electrode signals # COMLR1 to #COMLRN having a larger amplitude.
  • the display panel 3 includes the two counter electrode drivers (the counter electrode driver 141 and the counter electrode driver 142), and the arbitrary counter electrode bus line (counter electrode bus line COMLn).
  • the counter electrode driver (counter electrode driver 141) of the counter electrode driver (counter electrode driver 141) transmits the conduction signal (gate)
  • the first voltage level is different from the first voltage level in synchronization with the high level interval of the signal GLn.
  • a rectangular voltage signal (counter electrode signal #COMLLn) having the second voltage level is supplied, and the other one of the two counter electrode drivers (counter electrode driver 142) performs the one scan.
  • the other one of the two counter electrode bus lines (the counter electrode bus line COMLRn) is synchronized with the conduction signal in the first voltage level and the first voltage.
  • a rectangular voltage signal (counter electrode signal #COMLRn) having a second voltage level different from the level is supplied.
  • the rectangular voltage signals (the counter electrode signal #COMLLn and the counter electrode signal #COMLRn) can be supplied to the pixel electrodes connected to each other independently of each other.
  • a pixel region including a pixel electrode connected to the one counter electrode bus line and a pixel region including a pixel electrode connected to the other counter electrode bus line are: Since it is possible to display images with different effects of improving the motion blur phenomenon, it is possible to appeal the motion blur improvement effect of the present invention to the user. That is, the effect of improving the moving image blur according to the present invention can be effectively appealed to the user.
  • the source driver 12 includes the pixel electrode PEn, facing the counter electrode ECOMn, m (m ⁇ k) connected to the one counter electrode bus line (counter electrode bus line COMLLn).
  • the source bus line SLm connected to m via the transistor Mn, m and the counter electrode ECOMn, r (r ⁇ k + 1) connected to the other counter electrode bus line (counter electrode bus line COMLRn)
  • a source signal having a different amplitude may be supplied to the source bus line SLr connected to the pixel electrode PEn, r opposed to the pixel bus PEn, r via the transistor Mn, r.
  • the pixel electrode PEn By supplying the rectangular voltage signals (counter electrode signal #COMLLn and counter electrode signal #COMLRn) independently of each other to the pixel electrode PEn, m (m ⁇ k + 1) connected to A pixel region including a pixel electrode connected to the one counter electrode bus line and a pixel electrode connected to the other counter electrode bus line, with the same image visibility except for the blur phenomenon Since the pixel region can display images having different effects of improving the phenomenon of moving image blur, the effect of improving the moving image blur according to the present invention can be displayed to the user. You can appeal the results more effectively. That is, the effect of improving the moving image blur according to the present invention can be more effectively appealed to the user.
  • the length of the one counter electrode bus line (counter electrode bus line COMLLn) is approximately 45% to approximately 55% of the length of the arbitrary counter electrode bus line (counter electrode bus line COMLn in the display panel 1).
  • the length of the other counter electrode bus line (counter electrode bus line COMLRn) is determined from the length of the arbitrary counter electrode bus line (counter electrode bus line COMLn in the display panel 1). It is substantially equal to the length obtained by subtracting the length of the counter electrode bus line (counter electrode bus line COMLLn).
  • the luminance of the pixel region including the pixel electrodes PEn, m (n ⁇ k) disposed on one half surface of the display unit 36, and The luminance of the pixel area including the pixel electrodes PEn, m (n ⁇ k + 1) arranged on one half surface can be controlled independently in the one scanning period.
  • the load characteristic of the one counter electrode bus line (counter electrode bus line COMLLn) and the load characteristic of the other counter electrode bus line (counter electrode bus line COMLRn) can be made substantially the same.
  • the configuration of the counter electrode driver 141 connected to the one counter electrode bus line (counter electrode bus line COMLLn) and the counter electrode driver connected to the other counter electrode bus line (counter electrode bus line COMLRn) The configuration of 142 can be made substantially the same.
  • the one counter electrode driver (counter electrode driver 141) includes first amplitude changing means (FIG. 17) that changes the amplitude of the rectangular voltage signal.
  • the other one of the counter electrode drivers (counter electrode driver 142) has a second amplitude changing means (FIG. 2) for changing the amplitude of the rectangular voltage signal. 17).
  • the one counter electrode driver and the other counter electrode driver can supply the rectangular voltage signals having different amplitudes.
  • the one counter electrode driver and the other counter electrode driver supply the rectangular voltage signals having different amplitudes, whereby the one counter electrode driver
  • the pixel region having the pixel electrode connected to the bus line and the pixel region having the pixel electrode connected to the other one of the counter electrode bus lines display images having different effects of improving the motion blur phenomenon. Therefore, the effect of improving the moving image blur according to the present invention can be appealed to the user. That is, the effect of improving the moving image blur according to the present invention can be more effectively appealed to the user.
  • the source driver 12 is When supplying the source signal #SLm having an amplitude smaller than a predetermined reference amplitude, When the one counter electrode driver (counter electrode driver 141) supplies the rectangular voltage signal (counter electrode signal #COMLLn) having a smaller amplitude to the one counter electrode bus line (counter electrode bus line COMLLn).
  • the source signals # SL1 to #SLk having a larger amplitude are supplied to SLk,
  • the one counter electrode driver (counter electrode driver 141) supplies the rectangular voltage signal (counter electrode signal #COMLLn) having a larger amplitude to the one counter electrode bus line (counter electrode bus line COMLLn).
  • the other counter electrode driver (counter electrode driver 142) applies the rectangular voltage signal (counter electrode signal #COMLRn) having a smaller amplitude to the other counter electrode bus line (counter electrode bus line COMLRn).
  • the pixel electrode PEn, r facing the counter electrode ECOMn, r (r ⁇ k + 1) connected to the other counter electrode bus line is connected via the transistor Mn, r.
  • the source signals # SLk + 1 to #SLM having a smaller amplitude are supplied to the source bus lines SLk + 1 to SLM,
  • the other counter electrode driver (counter electrode driver 142) applies the rectangular voltage signal (counter electrode signal #COMLRn) having a larger amplitude to the other counter electrode bus line (counter electrode bus line COMLRn).
  • the pixel electrode PEn, r facing the counter electrode ECOMn, r (r ⁇ k + 1) connected to the other counter electrode bus line is connected via the transistor Mn, r.
  • the source signals # SLk + 1 to #SLM having a larger amplitude are supplied to the source bus lines SLk + 1 to SLM.
  • the reference amplitude for example, the above-described reference source amplitude SLST may be taken.
  • a pixel region including the counter electrode connected to the one counter electrode bus line and the other one counter electrode bus while maintaining the same image visibility other than the moving image blur phenomenon. Images having different effects of improving the phenomenon of moving image blur can be displayed on the pixel region including the counter electrode connected to the line. Therefore, the effect of improving the moving image blur according to the present invention can be more effectively appealed to the user.
  • FIG. 22 is a circuit diagram showing a configuration of the display unit 46 in the display panel according to the present embodiment.
  • Other configurations of the display panel according to the present embodiment are the same as the configuration of the display panel 1 according to the first embodiment.
  • FIG. 23 is a diagram showing the polarity of the source signal applied to each pixel electrode of the display unit 46.
  • source signals having opposite polarities are applied to adjacent pixels.
  • the polarity of the source signal #SLm and the polarity of the source signal # SLm + 1 are opposite to each other at an arbitrary timing.
  • the source signals # SL1 to #SLM may be supplied.
  • the counter electrode ECOMn, m formed in the pixel region Pn, m in the display unit 46 is connected to the counter electrode bus line COMLn, and the counter electrode ECOMn formed in the pixel region Pn, m + 1. , m + 1 are connected to the counter electrode bus line COMLn-1.
  • the counter electrode ECOMn + 1, m formed in the pixel region Pn + 1, m is connected to the counter electrode bus line COMLn + 1, and the counter electrode ECOMn + formed in the pixel region Pn + 1, m + 1. 1, m + 1 is connected to the counter electrode bus line COMLn.
  • the counter electrode driver in the present embodiment supplies counter electrode signals # COML1 to #COMLN in which the polarity of the counter electrode signal #COMLn is opposite to the polarity of the counter electrode signal # COMLn + 1. This can be achieved, for example, by configuring the counter electrode driver in the present embodiment to have the same configuration as the counter electrode driver 14 in the first embodiment.
  • the nth gate bus line GLn among the plurality of gate bus lines and the mth source bus line SLm among the plurality of source lines are connected.
  • the counter electrode ECOMn, m facing the pixel electrode PEn, m connected to the transistor Mn, m is connected to the nth counter electrode bus line COMLn among the plurality of counter electrode bus lines,
  • the counter electrode ECOMn, m + 1 facing the PEn, m + 1 is connected to the (n-1) th counter electrode bus line COMLn-1 among the plurality of counter electrode bus lines. Yes.
  • the display panel configured as described above, by performing dot inversion driving in which the polarities of source signals applied to adjacent pixel electrodes are opposite to each other, flicker and crosstalk are suppressed. , The phenomenon of moving image blur can be suppressed.
  • the display panel according to the present invention is connected to a plurality of gate bus lines, a plurality of source bus lines, a plurality of counter electrode bus lines, and an arbitrary gate bus line among the plurality of gate bus lines.
  • a transistor having a gate connected to a source bus line of the plurality of source bus lines, a pixel electrode connected to a drain of the transistor, and a liquid crystal through the pixel electrode.
  • a counter electrode that is opposed to the counter electrode connected to an arbitrary counter electrode bus line among the plurality of counter electrode bus lines, and is connected to one end of each of the plurality of source bus lines, and the arbitrary source bus
  • a source driver for supplying a source signal to the line; and one end of each of the plurality of gate bus lines;
  • a gate driver that sequentially supplies a conduction signal for conducting the transistor to the arbitrary gate bus line, wherein the gate driver transmits the conduction signal to the arbitrary gate bus line. At least a first voltage level and a second voltage level different from the first voltage level with respect to the arbitrary counter electrode bus line in one scanning period from the supply of the first conduction level to the next conduction signal.
  • a counter electrode driver for supplying a rectangular voltage signal.
  • a hold-type display device such as a liquid crystal display device
  • an object stays at that position until a next frame is displayed after a frame is displayed. Even during a period in which the object is displayed, the moving object moves on the screen to track the object, so that a moving image blur phenomenon occurs in which the outline of the moving object is recognized as blurred.
  • the display panel according to the present invention is connected to a plurality of gate bus lines, a plurality of source bus lines, a plurality of counter electrode bus lines, and an arbitrary gate bus line among the plurality of gate bus lines.
  • a counter electrode that is opposed to the counter electrode connected to an arbitrary counter electrode bus line among the plurality of counter electrode bus lines, and is connected to one end of each of the plurality of source bus lines, and the arbitrary source bus
  • a source driver for supplying a source signal to the line, and one end of each of the plurality of gate bus lines;
  • a gate driver that sequentially supplies a conduction signal for conducting a transistor to the arbitrary gate bus line, wherein the gate driver transmits the conduction signal to the arbitrary gate bus line. Is supplied from the first voltage level and the second voltage level different from the first voltage level to the arbitrary counter electrode bus line in one scanning period from the supply of the first conduction level to the next conduction signal.
  • a first voltage level and a first voltage level A second voltage level comprising capable of applying.
  • the luminance of an image displayed in the pixel area changes according to the voltage applied to the pixel electrode. Therefore, according to the above configuration, the luminance of the image in the pixel region in which the pixel electrode is formed can be changed to binary in the one scanning period.
  • the moving image blur can be suppressed without using a frame memory for temporarily storing the image signal. Therefore, the manufacturing cost can be reduced as compared with the conventional configuration using the frame memory for temporarily storing the image signal. In addition, there is an effect that power consumption can be reduced as compared with a conventional configuration using a frame memory for temporarily storing image signals.
  • the counter electrode driver is configured to output at least the first voltage level and the at least one counter electrode bus line in synchronization with the conduction signal in the one scanning period.
  • a rectangular voltage signal comprising the second voltage level is supplied.
  • a rectangular voltage signal composed of the first voltage level and the second voltage level is supplied to the arbitrary counter electrode bus line in synchronization with the conduction signal. it can.
  • the light / dark switching is performed after a certain time has elapsed since the video data was updated in each of all the pixel regions on the screen. It can be carried out.
  • the ratio of the display period with bright luminance and the display period with dark luminance can be made almost equal at any location on the screen, it is possible to effectively suppress motion blur.
  • the rectangular voltage signal has a value of one of the first voltage level and the second voltage level in a period of at least 10 percent of the one scanning period. It is preferable to take a voltage level.
  • the rectangular voltage signal takes a voltage level of one of the first voltage level and the second voltage level in a period of at least 10 percent of the one scanning period. Therefore, there is a further effect that the phenomenon of moving image blur can be effectively suppressed.
  • the rectangular voltage signal is the first voltage level during a period from the start of the one scanning period until approximately 10% of the one scanning period elapses.
  • one voltage level of the second voltage levels is taken, and the first voltage level or the first voltage level in the period from the lapse of about 90% of the one scanning period to the end of the one scanning period It is preferable to take the other one of the second voltage levels.
  • the display panel according to the present invention in the one scanning period, it is represented by a difference between the potential of the pixel electrode and the potential of the counter electrode when the rectangular voltage signal is at the first voltage level.
  • To the liquid crystal expressed by the difference between the polarity of the applied voltage to the liquid crystal and the potential of the pixel electrode and the potential of the counter electrode when the rectangular voltage signal is at the second voltage level.
  • the polarity of the applied voltage is preferably different from each other.
  • an absolute value of a potential difference between the first voltage level and the second voltage level is not more than twice a threshold voltage of the liquid crystal.
  • the orientation of the liquid crystal is not affected even when a voltage lower than the threshold voltage is applied to the liquid crystal.
  • the threshold voltage is a voltage at which the alignment of the liquid crystal starts to be affected (the same applies hereinafter).
  • the absolute value of the potential difference between the first voltage level and the second voltage level is not more than twice the threshold voltage of the liquid crystal, the voltage level of the rectangular voltage signal Even when the voltage level is the first voltage level or the second voltage level, the alignment of the liquid crystal can be prevented from being affected.
  • the voltage level of the rectangular voltage signal is the first voltage level. Even if it is, even if it is the said 2nd voltage level, there exists the further effect that a black display can be performed.
  • the counter electrode driver is configured to synchronize the first voltage level with respect to the arbitrary counter electrode bus line in the one scanning period in synchronization with the conduction signal. It is preferable to supply a rectangular voltage signal composed of a second voltage level and a third voltage level different from any of the first voltage level and the second voltage level.
  • the counter electrode driver is configured to output the first voltage level and the second voltage to the arbitrary counter electrode bus line in synchronization with the conduction signal in the one scanning period. Since a rectangular voltage signal having a voltage level and a third voltage level different from any of the first voltage level and the second voltage level can be supplied, the arbitrary voltage signal can be supplied during the one scanning period.
  • a ternary voltage level can be applied to the pixel electrode connected to the gate bus line via the transistor. In other words, the voltage level applied to the pixel electrode transitions twice in the one scanning period.
  • the voltage applied to the liquid crystal after the first transition of the voltage level by the first transition of the voltage level in the one scanning period is suitable for display after the first transition of the voltage level. It is possible to switch between high luminance and low luminance by the second transition of the voltage level.
  • the rectangular voltage signal may be generated by the first voltage level, the second voltage level, or the third voltage signal in a period of at least 10 percent of the one scanning period. It is preferable to take any one of the voltage levels.
  • the rectangular voltage signal has the first voltage level, the second voltage level, or the third voltage level in a period of at least 10 percent of the one scanning period. Among them, since any one of the voltage levels is taken, there is a further effect that the moving image blur phenomenon can be effectively suppressed.
  • the rectangular voltage signal is the first voltage level during a period from the start of the one scanning period until approximately 10% of the one scanning period elapses. Any one of the second voltage level and the third voltage level is taken, and after approximately 90% of the one scanning period has elapsed, the one scanning period ends. In the period, it is preferable to take another voltage level of the first voltage level, the second voltage level, or the third voltage level.
  • the applied voltage to the liquid crystal represented by the difference between the potential of the pixel electrode and the potential of the counter electrode after the first transition of the voltage level in the one scanning period.
  • the polarity of the voltage applied to the liquid crystal expressed by the difference between the potential of the pixel electrode and the potential of the counter electrode after the next transition of the voltage level is different from each other. Is preferred.
  • the absolute value of the voltage applied to the liquid crystal is sufficiently set in the one scanning period even after the first voltage level transition or after the next voltage level transition. Can be made smaller.
  • an intermediate voltage level among the first voltage level, the second voltage level, and the third voltage level, the first voltage level, Of the second voltage level and the third voltage level is preferably not more than twice the threshold voltage of the liquid crystal.
  • an intermediate voltage level, the first voltage level, and the second voltage among the first voltage level, the second voltage level, and the third voltage level The absolute value of the potential difference with the lowest voltage level among the level and the third voltage level is not more than twice the threshold voltage of the liquid crystal, so that the voltage level of the rectangular voltage signal is the first voltage level.
  • the black voltage display can be performed regardless of whether the voltage level of the rectangular voltage signal is any of the first voltage level, the second voltage level, and the third voltage level. Become Achieve the results.
  • the counter electrode driver is configured to output the first voltage level, the second voltage level, and the second voltage level with respect to the arbitrary counter electrode bus line in the one scanning period.
  • a rectangular voltage signal consisting of a first voltage level and a third voltage level different from both of the second voltage levels is supplied, and the first voltage is supplied in one scanning period following the one scanning period. Any two of the level, the second voltage level, and the third voltage level, the first voltage level, the second voltage level, and the third voltage level It is preferable to supply a rectangular voltage signal having a fourth voltage level different from any of the above.
  • the counter electrode driver is configured such that the first voltage level and the second voltage are synchronized with the conduction signal with respect to the arbitrary counter electrode bus line in the one scanning period. Since a rectangular voltage signal having a level and a third voltage level different from any of the first voltage level and the second voltage level can be supplied, the pixel electrode can be supplied during the one scanning period.
  • the voltage level applied to is changed to a ternary value. In other words, the voltage level applied to the pixel electrode transitions twice in the one scanning period.
  • the voltage applied to the liquid crystal after the first transition of the voltage level by the first transition of the voltage level in the one scanning period is suitable for display after the first transition of the voltage level. It is possible to switch between high luminance and low luminance by the second transition of the voltage level.
  • any one of the first voltage level, the second voltage level, and the third voltage level in one scanning period following the one scanning period is selected. Since a rectangular voltage signal comprising a voltage level and a fourth voltage level different from any of the first voltage level, the second voltage level, and the third voltage level can be supplied. Compared to a case where a rectangular voltage signal composed of the first voltage level, the second voltage level, and the third voltage level is supplied in one scanning period following the one scanning period. In addition, the brightness levels of high brightness and low brightness can be adjusted more flexibly.
  • the absolute value of the potential difference of the voltage level before and after the first transition of the voltage level in the one scanning period is the time before and after the transition of the next voltage level in the one scanning period. Is preferably smaller than the absolute value of the potential difference of the voltage level.
  • the absolute value of the potential difference of the voltage level before and after the first voltage level transition in the one scanning period is the voltage level before and after the next voltage level transition in the one scanning period. Therefore, the luminance difference before and after the next voltage level transition can be made larger than the luminance difference before and after the first voltage level transition. Therefore, according to said structure, there exists the further effect that the phenomenon of the said moving image blur can be suppressed more effectively.
  • the rectangular voltage signal is generated by the first voltage level, the second voltage level, and the third voltage in a period of at least 10 percent of the one scanning period. It is preferable to take any one of the level or the fourth voltage level.
  • the rectangular voltage signal is output from the first voltage level, the second voltage level, the third voltage level, or at least 10% of the one scanning period, or Since any one of the fourth voltage levels is taken, there is a further effect that the phenomenon of moving image blur can be effectively suppressed.
  • the rectangular voltage signal is the first voltage level during a period from the start of the one scanning period until approximately 10% of the one scanning period elapses. Any one of the second voltage level, the third voltage level, and the fourth voltage level is taken, and after a period of approximately 90% of the one scanning period has elapsed, In the period until the end of one scanning period, another voltage level of the first voltage level, the second voltage level, the third voltage level, or the fourth voltage level is taken. Is preferable.
  • the applied voltage to the liquid crystal represented by the difference between the potential of the pixel electrode and the potential of the counter electrode after the first transition of the voltage level in the one scanning period.
  • the polarity of the voltage applied to the liquid crystal expressed by the difference between the potential of the pixel electrode and the potential of the counter electrode after the next transition of the voltage level is different from each other. Is preferred.
  • the absolute value of the voltage applied to the liquid crystal is sufficiently set in the one scanning period even after the first voltage level transition or after the next voltage level transition. Can be made smaller.
  • the second highest voltage level among the first voltage level, the second voltage level, the third voltage level, and the fourth voltage level is The absolute value of the potential difference from the lowest voltage level among the first voltage level, the second voltage level, the third voltage level, and the fourth voltage level is the threshold voltage of the liquid crystal. It is preferable that it is 2 times or less.
  • the second highest voltage level among the first voltage level, the second voltage level, the third voltage level, and the fourth voltage level, and the first voltage level The absolute value of the potential difference from the lowest voltage level among the second voltage level, the second voltage level, the third voltage level, and the fourth voltage level is less than twice the threshold voltage of the liquid crystal. Therefore, the voltage level of the rectangular voltage signal is the lowest voltage level among the first voltage level, the second voltage level, the third voltage level, and the fourth voltage level. Even if it is the highest voltage level among the first voltage level, the second voltage level, the third voltage level, and the fourth voltage level, the alignment of the liquid crystal is Be unaffected Door can be.
  • the voltage level of the rectangular voltage signal is the first voltage.
  • black display can be performed at any of the level, the second voltage level, the third voltage level, and the fourth voltage level.
  • the gate driver when the gate driver supplies the conduction signal to the arbitrary gate bus line, the highest voltage level among the voltage levels to the arbitrary counter electrode bus line.
  • the counter electrode driver supplies the rectangular voltage signal whose voltage level is in descending order to the arbitrary counter electrode bus line in the one scanning period. It is preferable to do.
  • the rise from low luminance to high luminance is not possible due to the fact that the response of the liquid crystal has a finite time.
  • a sufficient phenomenon occurs.
  • the time required for the change from low luminance to high luminance is longer than the time required for the change from high luminance to low luminance.
  • the above phenomenon can occur at the timing when the potential difference between the potential of the pixel electrode and the potential of the counter electrode increases.
  • the gate driver when the gate driver supplies the conduction signal to the arbitrary gate bus line, the highest voltage level among the voltage levels is applied to the arbitrary counter electrode bus line.
  • a voltage signal having a higher voltage level can be supplied to the pixel electrode in the one scanning period, and a voltage signal having a lower voltage level can be subsequently supplied.
  • the potential difference between the potential of the pixel electrode and the potential of the counter electrode can be increased stepwise. As a result, it is possible to suppress the phenomenon that the rise from the low luminance to the high luminance, which may occur in the normally black method, is insufficient.
  • the gate driver when the gate driver supplies the conduction signal to the arbitrary gate bus line, the highest voltage level among the voltage levels to the arbitrary counter electrode bus line.
  • the counter electrode driver supplies the rectangular voltage signal whose voltage level is in ascending order during the one scanning period to the arbitrary counter electrode bus line. It is preferable to do.
  • the rise from low luminance to high luminance is not possible due to the fact that the response of the liquid crystal has a finite time.
  • a sufficient phenomenon occurs.
  • the time required for the change from low luminance to high luminance is longer than the time required for the change from high luminance to low luminance.
  • the above phenomenon can occur at the timing when the potential difference between the potential of the pixel electrode and the potential of the counter electrode increases.
  • the gate driver when the gate driver supplies the conduction signal to the arbitrary gate bus line, the lowest voltage level among the voltage levels is set to the arbitrary counter electrode bus line.
  • a voltage signal having a lower voltage level can be supplied to the pixel electrode in the one scanning period, and a voltage signal having a higher voltage level can be subsequently supplied.
  • the potential difference between the potential of the pixel electrode and the potential of the counter electrode can be increased stepwise. As a result, it is possible to suppress the phenomenon that the rise from the low luminance to the high luminance, which may occur in the normally black method, is insufficient.
  • the counter electrode driver includes the counter electrode facing the pixel electrode connected to the nth gate bus line of the plurality of gate bus lines via the transistor.
  • the rectangular voltage signal is supplied to the line synchronously.
  • the counter electrode bus line in which the counter electrode facing the pixel electrode connected to the nth gate bus line of the plurality of gate bus lines via the transistor is connected;
  • the rectangular electrode bus line connected to the counter electrode bus line connected to the pixel electrode connected to the n + 1-th gate bus line of the plurality of gate bus lines via the transistor Since the voltage signals can be supplied synchronously, the counter electrode driver having a simpler configuration can further suppress the phenomenon of the moving image blur.
  • the counter electrode driver includes the counter electrode facing the pixel electrode connected to the nth gate bus line of the plurality of gate bus lines via the transistor.
  • Line On the other hand, it is preferable to supply the rectangular voltage signal in synchronization.
  • the counter electrode bus line in which the counter electrode facing the pixel electrode connected to the nth gate bus line of the plurality of gate bus lines via the transistor is connected;
  • the rectangular electrode bus line is connected to the counter electrode bus line connected to the pixel electrode connected to the n + 2th gate bus line of the plurality of gate bus lines via the transistor. Since the voltage signals can be supplied synchronously, the counter-electrode driver having a simpler configuration can suppress the occurrence of the moving image blur while suppressing the generation of streaks according to flicker and polarity inversion. There is a further effect.
  • the number of the plurality of gate bus lines is an even number
  • the number of the plurality of counter electrode bus lines is half the number of the gate bus lines
  • the plurality of gate bus lines The counter electrode facing the pixel electrode connected to the 2k-1st (k is a natural number) gate bus line of the bus lines via the transistor, and the 2k-th gate bus of the plurality of gate bus lines.
  • the counter electrode facing the pixel electrode connected to the line via the transistor is preferably connected to the kth counter electrode bus line among the plurality of counter electrode bus lines.
  • the number of the counter electrode bus lines formed in the display panel can be reduced to half of the number of the plurality of gate bus lines. There is a further effect that the phenomenon of motion blur can be suppressed.
  • the counter electrode driver includes an amplitude changing unit that changes the amplitude of the rectangular voltage signal.
  • the counter electrode driver since the counter electrode driver includes the amplitude changing unit that changes the amplitude of the rectangular voltage signal, the phenomenon of moving image blur can be more effectively suppressed. There is a further effect.
  • the source driver when the source driver supplies the source signal having an amplitude less than a predetermined reference amplitude, when the amplitude of the rectangular voltage signal is smaller, When the source signal having a larger amplitude is supplied, and when the amplitude of the rectangular voltage signal is larger, the source signal having a smaller amplitude is supplied, and the source signal having an amplitude equal to or larger than a predetermined reference amplitude is supplied.
  • the source signal having a smaller amplitude when the amplitude of the rectangular voltage signal is smaller, the source signal having a smaller amplitude is supplied, and when the amplitude of the rectangular voltage signal is larger, the larger amplitude of the source signal is supplied. It is preferable to supply a source signal.
  • the source driver when the source driver supplies the source signal having an amplitude smaller than a predetermined reference amplitude, when the amplitude of the rectangular voltage signal is smaller, the source driver has a larger amplitude.
  • the source signal when the source signal is supplied, and when the amplitude of the rectangular voltage signal is larger, the source signal having a smaller amplitude is supplied, and the source signal having an amplitude larger than a predetermined reference amplitude is supplied.
  • the amplitude of the source signal is defined as a value obtained by subtracting the potential of the source signal at the time of negative polarity writing from the potential of the source signal at the time of positive polarity writing (the same applies hereinafter).
  • the positive polarity writing refers to the case where the conduction signal is supplied and the rectangular voltage signal is at the highest voltage level, and the negative polarity writing is the time when the conduction signal is supplied. This refers to a case where the rectangular voltage signal has a low and high voltage level (the same applies hereinafter).
  • the display panel according to the present invention includes the two counter electrode drivers, and the arbitrary counter electrode bus line includes two counter electrode bus lines formed on the same straight line via an insulating portion.
  • One counter electrode driver of the two counter electrode drivers is synchronized with the conduction signal with respect to one counter electrode bus line of the two counter electrode bus lines in the one scanning period.
  • a rectangular voltage signal having a first voltage level and a second voltage level different from the first voltage level is supplied, and the other counter electrode driver of the two counter electrode drivers is In the scanning period, with respect to the other counter electrode bus line of the two counter electrode bus lines, the first voltage level and the first voltage are synchronized with the conduction signal.
  • a rectangular voltage signal consisting of pressure level different from the second voltage level may be supplied.
  • the one of the counter electrode bus lines out of the two counter electrode bus lines formed on the same straight line with the insulating portion interposed therebetween is formed into the rectangular shape by the one counter electrode driver.
  • a voltage signal is supplied, and the rectangular voltage signal is supplied to the other counter electrode bus line by the other counter electrode driver.
  • the pixel electrode connected to the one counter electrode bus line and the pixel electrode connected to the other counter electrode bus line are independent of each other from the rectangular shape.
  • a voltage signal can be supplied. Therefore, therefore, according to the above configuration, a pixel region including a pixel electrode connected to the one counter electrode bus line and a pixel region including a pixel electrode connected to the other counter electrode bus line are: Since it is possible to display images with different effects of improving the motion blur phenomenon, it is possible to appeal the motion blur improvement effect of the present invention to the user. That is, there is a further effect that the effect of improving the moving image blur according to the present invention can be effectively appealed to the user.
  • the source driver includes the source bus line connected to the pixel electrode facing the counter electrode connected to the one counter electrode bus line via the transistor.
  • Source signals having different amplitudes are supplied to the source bus line connected via the transistor to the pixel electrode facing the counter electrode connected to the other counter electrode bus line. Is preferable.
  • the source driver includes the source bus line connected to the pixel electrode facing the counter electrode connected to the one counter electrode bus line via the transistor, and the other driver.
  • Source signals having different amplitudes can be supplied to the source bus line connected to the pixel electrode opposite to the counter electrode connected to one counter electrode bus line via the transistor.
  • a pixel region including a pixel electrode connected to the other one of the counter electrode bus lines can display images with different effects of improving the above-mentioned moving image blur phenomenon.
  • the effect of improving the moving image blur according to the invention can be more effectively promoted. That is, there is a further effect that the effect of improving the moving image blur according to the present invention can be more effectively appealed to the user.
  • the length of the one counter electrode bus line is about 45% to about 55% of the length of the arbitrary counter electrode bus line.
  • the length of one counter electrode bus line is preferably substantially equal to a length obtained by subtracting the length of the one counter electrode bus line from the length of the arbitrary counter electrode bus line.
  • the arbitrary counter electrode bus line is arranged within the range of ⁇ 5% from the center line that bisects the display unit for displaying an image on the display panel in parallel with the source bus line.
  • the counter electrode bus line is electrically separated from the other counter electrode bus line.
  • the luminance of the pixel region including the pixel electrode disposed on one half surface of the display unit and the luminance of the pixel region including the pixel electrode disposed on the other half surface are In one scanning period, each can be controlled independently. Further, since the load characteristic of the one counter electrode bus line and the load characteristic of the other counter electrode bus line can be made substantially the same, the counter electrode connected to the one counter electrode bus line The configuration of the driver and the configuration of the counter electrode driver connected to the other counter electrode bus line can be made substantially the same.
  • the one counter electrode driver includes first amplitude changing means for changing the amplitude of the rectangular voltage signal, and the other counter electrode driver.
  • the electrode driver preferably includes second amplitude changing means for changing the amplitude of the rectangular voltage signal.
  • the one counter electrode driver includes the first amplitude changing unit that changes the amplitude of the rectangular voltage signal, and the other counter electrode driver Since the second amplitude changing means for changing the amplitude of the rectangular voltage signal is provided, the one counter electrode driver and the other counter electrode driver have different amplitudes.
  • the rectangular voltage signal can be supplied.
  • the one counter electrode driver and the other counter electrode driver supply the rectangular voltage signals having different amplitudes, whereby the one counter electrode driver
  • the pixel region having the pixel electrode connected to the bus line and the pixel region having the pixel electrode connected to the other one of the counter electrode bus lines display images having different effects of improving the motion blur phenomenon. Therefore, the effect of improving the moving image blur according to the present invention can be appealed to the user. That is, there is a further effect that the effect of improving the moving image blur according to the present invention can be more effectively appealed to the user.
  • the source driver is When supplying the source signal with an amplitude less than a predetermined reference source amplitude,
  • the pixel facing the counter electrode connected to the one counter electrode bus line when the one counter electrode driver supplies the rectangular voltage signal having a smaller amplitude to the one counter electrode bus line Supplying the source signal having a larger amplitude to the source bus line connected to the electrode through the transistor;
  • the pixel facing the counter electrode connected to the one counter electrode bus line when the one counter electrode driver supplies the rectangular voltage signal having a larger amplitude to the one counter electrode bus line Supplying the source signal having a smaller amplitude to the source bus line connected to the electrode via the transistor;
  • the counter connected to the other counter electrode bus line when the other counter electrode driver supplies the rectangular voltage signal having a smaller amplitude to the other counter electrode bus line.
  • the counter connected to the other counter electrode bus line Supplying the source signal having a larger amplitude to the source bus line connected to the pixel electrode facing the electrode via the transistor;
  • the counter connected to the other counter electrode bus line Supplying the source signal having a smaller amplitude to the source bus line connected to the pixel electrode facing the electrode via the transistor;
  • the source signal having an amplitude greater than or equal to a predetermined reference source amplitude The pixel facing the counter electrode connected to the one counter electrode bus line when the one counter electrode driver supplies the rectangular voltage signal having a smaller amplitude to the one counter electrode bus line Supplying the source signal having a smaller amplitude to the source bus line connected to the electrode via the transistor;
  • the pixel facing the counter electrode connected to the one counter electrode bus line when the one counter electrode driver supplies the rectangular voltage signal having a larger amplitude to the one counter electrode bus line Supplying the source signal having a larger amplitude to the source bus line connected to the electrode through the transistor;
  • the source signal having a smaller amplitude is supplied to the source bus line connected to the pixel electrode facing the electrode via the transistor.
  • a pixel region including the counter electrode connected to the one counter electrode bus line and the other one counter electrode bus while maintaining the same image visibility other than the moving image blur phenomenon. Images having different effects of improving the phenomenon of moving image blur can be displayed on the pixel region including the counter electrode connected to the line. Therefore, it is possible to more effectively appeal to the user the effect of improving the moving image blur according to the present invention.
  • the nth gate bus line of the plurality of gate bus lines and the mth source bus line of the plurality of source lines are connected to the transistor.
  • the counter electrode facing the pixel electrode is connected to an nth counter electrode bus line of the plurality of counter electrode bus lines, and the nth gate bus line of the plurality of gate bus lines;
  • the counter electrode facing the pixel electrode connected to the transistor connected to the m + 1st source bus line among the plurality of source lines is the n ⁇ 1th counter electrode of the plurality of counter electrode bus lines. It is preferable that it is connected to the electrode bus line.
  • liquid crystal display device including the display panel configured as described above is also included in the scope of the present invention.
  • the driving method includes a plurality of gate bus lines, a plurality of source bus lines, a plurality of counter electrode bus lines, and a gate connected to an arbitrary gate bus line among the plurality of gate bus lines.
  • a transistor connected to an arbitrary source bus line of the plurality of source bus lines, a pixel electrode connected to the drain of the transistor, and a counter electrode facing the pixel electrode via liquid crystal
  • An electrode connected to an arbitrary counter electrode bus line of the plurality of counter electrode bus lines, and connected to one end of each of the plurality of source bus lines, to the arbitrary source bus line
  • a gate driver for sequentially supplying a conduction signal to be conducted to the arbitrary gate bus line, and a driving method for driving a display panel, wherein the gate driver is connected to the arbitrary gate bus line.
  • the first voltage level and the first voltage are synchronized with the conduction signal with respect to the arbitrary counter electrode bus line.
  • a voltage signal supplying step for supplying a rectangular voltage signal having a second voltage level different from the voltage level of the first voltage level.
  • the present invention includes a liquid crystal display device including the display panel in each of the above-described embodiments.
  • the present invention can be suitably applied to a display panel that displays an image using liquid crystal.

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Control Of Indicators Other Than Cathode Ray Tubes (AREA)
  • Liquid Crystal Display Device Control (AREA)
  • Liquid Crystal (AREA)

Abstract

複数のゲートバスライン（ＧＬ1～ＧＬN）にゲート信号を供給するゲートドライバ（１３）と、複数のソースバスライン（ＳＬ1～ＳＬM）にソース信号を供給するソースドライバ（１２）と、複数の対向電極バスライン（ＣＯＭＬ1～ＣＯＭＬN）と、ゲートドライバ（１３）がゲートバスライン（ＧＬn）に対して導通信号を供給してから次の導通信号を供給するまでの１垂直走査期間（Ｔv）において、対向電極バスライン（ＣＯＭＬn）に対し、少なくとも第１の電圧レベル（ＶCOM1）および前記第１の電圧レベルと異なる第２の電圧レベル（ＶCOM2）からなる矩形状の電圧信号（＃ＣＯＭＬn）を供給する対向電極ドライバ（１４）とを備えている。これにより、製造コスト、および、消費電力の増大を抑止しつつ、動画ボケの現象を抑制することのできる表示パネルを実現する。

Description

表示パネル、液晶表示装置、および、駆動方法
　本発明は、液晶を用いて画像を表示する表示パネルに関する。また、そのような表示パネルを備えた液晶表示装置に関する。
　従来、画像を表示するための画像表示装置は、ＣＲＴ（陰極線管）などのインパルス型の画像表示装置と、液晶表示装置などのホールド型の画像表示装置に大別される。
　インパルス型の画像表示装置においては、画像が表示される点灯期間と、画像が表示されない消灯期間が交互に繰り返されるのに対し、ホールド型の画像表示装置においては、通常、消灯期間が設けられていない。
　そのため、ホールド型の画像表示装置は、インパルス型の画像表示装置に比べて、動画ボケが発生し易いという性質がある。
　その理由としては、ホールド型の表示装置においては、あるフレームが表示されてから次のフレームが表示されるまで、物体がその位置に留まって表示されるが、観察者の視線は、物体が留まって表示されている期間であってもその物体を追尾しようと画面上を移動するため、動く物体の輪郭がぼけているように認識されてしまうことが挙げられる。
　特許文献１には、１フレーム期間を２つのサブフレームに分割し、前半サブフレームと後半サブフレームとに対し、それぞれ、階調レベルの異なった画像信号を供給する画像表示装置が開示されている。特許文献１に記載された技術によれば、前半サブフレームにおける画像の輝度と、後半サブフレームにおける画像の輝度とを異ならせることによって、上記の動画ボケの現象を抑制することができる。
日本国公開特許公報「特開２００５－１７３５７３（２００５年６月３０日公開）」
　しかしながら、特許文献１に記載された技術は、入力画像信号を一旦記憶しておくためのフレームメモリを必要とするため、製造コストが増大するという問題を有している。また、フレームの表示ごとに上記フレームメモリにアクセスする必要があるため、消費電力が増大するという問題を有している。
　本発明は上記の問題に鑑みてなされたものであり、その目的は、製造コスト、および、消費電力の増大を抑止しつつ、上記の動画ボケの現象を抑制することのできる表示パネルを実現することにある。
　上記の問題を解決するために、本発明に係る表示パネルは、複数のゲートバスラインと、複数のソースバスラインと、複数の対向電極バスラインと、前記複数のゲートバスラインのうち任意のゲートバスラインに接続されたゲートと、前記複数のソースバスラインのうち任意のソースバスラインに接続されたソースとを備えたトランジスタと、前記トランジスタのドレインに接続された画素電極と、液晶を介して前記画素電極に対向する対向電極であって、前記複数の対向電極バスラインのうち任意の対向電極バスラインに接続された対向電極と、前記複数のソースバスラインのそれぞれの一端に接続され、前記任意のソースバスラインに対してソース信号を供給するソースドライバと、前記複数のゲートバスラインのそれぞれの一端に接続され、前記トランジスタを導通させる導通信号を前記任意のゲートバスラインに対して逐次的に供給するゲートドライバと、を備えた表示パネルであって、前記ゲートドライバが前記任意のゲートバスラインに対して前記導通信号を供給してから次の前記導通信号を供給するまでの１走査期間において、前記任意の対向電極バスラインに対し、少なくとも第１の電圧レベルおよび前記第１の電圧レベルと異なる第２の電圧レベルからなる矩形状の電圧信号を供給する対向電極ドライバを備えている、ことを特徴としている。
　液晶表示装置のようなホールド型の表示装置においては、あるフレームが表示されてから次のフレームが表示されるまで、物体がその位置に留まって表示されるが、観察者の視線は、物体が留まって表示されている期間であってもその物体を追尾しようと画面上を移動するため、当該動く物体の輪郭がぼけているように認識されてしまうという動画ボケの現象が発生する。
　本発明に係る表示パネルは、上記のように、複数のゲートバスラインと、複数のソースバスラインと、複数の対向電極バスラインと、前記複数のゲートバスラインのうち任意のゲートバスラインに接続されたゲートと、前記複数のソースバスラインのうち任意のソースバスラインに接続されたソースとを備えたトランジスタと、前記トランジスタのドレインに接続された画素電極と、液晶を介して前記画素電極に対向する対向電極であって、前記複数の対向電極バスラインのうち任意の対向電極バスラインに接続された対向電極と、前記複数のソースバスラインのそれぞれの一端に接続され、前記任意のソースバスラインに対してソース信号を供給するソースドライバと、前記複数のゲートバスラインのそれぞれの一端に接続され、前記トランジスタを導通させる導通信号を前記任意のゲートバスラインに対して逐次的に供給するゲートドライバと、を備えた表示パネルであって、前記ゲートドライバが前記任意のゲートバスラインに対して前記導通信号を供給してから次の前記導通信号を供給するまでの１走査期間において、前記任意の対向電極バスラインに対し、第１の電圧レベルおよび前記第１の電圧レベルと異なる第２の電圧レベルからなる矩形状の電圧信号を供給する対向電極ドライバを備えているため、上記任意のゲートバスラインに上記導通信号が供給されてから次の上記導通信号が供給されるまでの１走査期間において、上記任意のゲートバスラインに上記トランジスタを介して接続された上記画素電極に対し、第１の電圧レベルおよび前記第１の電圧レベルと異なる第２の電圧レベルを印加することができる。
　一般に、画素領域が表示する画像の輝度は、上記画素電極に印加される電圧に応じて変化する。したがって、上記の構成によれば、上記１走査期間において、上記画素電極が形成された画素領域における画像の輝度を２値に変化させることができる。
　これによって、上記動画ボケの現象を抑制することができるという効果を奏する。
　また、本発明に係る上記の表示パネルにおいては、画像信号を一旦記憶しておくためのフレームメモリを用いることなく、上記動画ボケを抑制することができる。したがって、画像信号を一旦記憶しておくためのフレームメモリを用いる従来の構成に比べて、製造コストを削減することができるという効果を奏する。また、画像信号を一旦記憶しておくためのフレームメモリを用いる従来の構成に比べて、消費電力を削減することができるという効果を奏する。
　また、本発明に係る駆動方法は、複数のゲートバスラインと、複数のソースバスラインと、複数の対向電極バスラインと、前記複数のゲートバスラインのうち任意のゲートバスラインに接続されたゲートと、前記複数のソースバスラインのうち任意のソースバスラインに接続されたソースとを備えたトランジスタと、前記トランジスタのドレインに接続された画素電極と、液晶を介して前記画素電極に対向する対向電極であって、前記複数の対向電極バスラインのうち任意の対向電極バスラインに接続された対向電極と、前記複数のソースバスラインのそれぞれの一端に接続され、前記任意のソースバスラインに対してソース信号を供給するソースドライバと、前記複数のゲートバスラインのそれぞれの一端に接続され、前記トランジスタを導通させる導通信号を前記任意のゲートバスラインに対して逐次的に供給するゲートドライバと、を備えた表示パネルを駆動する駆動方法であって、前記ゲートドライバが前記任意のゲートバスラインに対して前記導通信号を供給してから次の前記導通信号を供給するまでの１走査期間において、前記任意の対向電極バスラインに対し、前記導通信号に同期して、第１の電圧レベルおよび前記第１の電圧レベルと異なる第２の電圧レベルからなる矩形状の電圧信号を供給する電圧信号供給工程を含んでいる、ことを特徴としている。
　上記の方法によれば、本発明に係る上記表示パネルと同様の効果を奏する。
　以上のように、本発明に係る表示パネルは、本発明に係る表示パネルは、複数のゲートバスラインと、複数のソースバスラインと、複数の対向電極バスラインと、前記複数のゲートバスラインのうち任意のゲートバスラインに接続されたゲートと、前記複数のソースバスラインのうち任意のソースバスラインに接続されたソースとを備えたトランジスタと、前記トランジスタのドレインに接続された画素電極と、液晶を介して前記画素電極に対向する対向電極であって、前記複数の対向電極バスラインのうち任意の対向電極バスラインに接続された対向電極と、前記複数のソースバスラインのそれぞれの一端に接続され、前記任意のソースバスラインに対してソース信号を供給するソースドライバと、前記複数のゲートバスラインのそれぞれの一端に接続され、前記トランジスタを導通させる導通信号を前記任意のゲートバスラインに対して逐次的に供給するゲートドライバと、を備えた表示パネルであって、前記ゲートドライバが前記任意のゲートバスラインに対して前記導通信号を供給してから次の前記導通信号を供給するまでの１走査期間において、前記任意の対向電極バスラインに対し、前記導通信号に同期して、第１の電圧レベルおよび前記第１の電圧レベルと異なる第２の電圧レベルからなる矩形状の電圧信号を供給する対向電極ドライバを備えている。
　したがって、本発明に係る上記の表示パネルにおいては、画像信号を一旦記憶しておくためのフレームメモリを用いることなく、上記動画ボケを抑制することができる。したがって、画像信号を一旦記憶しておくためのフレームメモリを用いる従来の構成に比べて、製造コストを削減することができる。また、画像信号を一旦記憶しておくためのフレームメモリを用いる従来の構成に比べて、消費電力を削減することができる。
本発明の第１の実施形態に係る表示パネルの構成を示すブロック図である。 本発明の第１の実施形態に係る表示パネルの画素領域の構成を示す回路図である。 本発明の第１の実施形態に係る表示パネルの第１の動作例を説明するためのものであって、（ａ）は、ソース信号の波形を示すタイミングチャートであり、（ｂ）は、ゲート信号の波形を示すタイミングチャートであり、（ｃ）は、画素電極の電位を示すタイミングチャートであり、（ｄ）は、対向電極信号の波形を示すタイミングチャートである。 本発明の第１の実施形態に係る表示パネルの第２の動作例を説明するためのものであって、（ａ）は、るソース信号の波形を示すタイミングチャートであり、（ｂ）は、ゲート信号の波形を示すタイミングチャートであり、（ｃ）は、画素電極の電位を示すタイミングチャートであり、（ｄ）は、対向電極信号の波形を示すタイミングチャートである。 本発明の第１の実施形態に係る表示パネルの第３の動作例を説明するためのものであって、（ａ）は、ソース信号の波形を示すタイミングチャートであり、（ｂ）は、ゲート信号の波形を示すタイミングチャートであり、（ｃ）は、画素電極の電位を示すタイミングチャートであり、（ｄ）は、対向電極信号の波形を示すタイミングチャートである。 本発明の第１の実施形態に係る表示パネルの第４の動作例を説明するためのものであって、（ａ）は、ソース信号の波形を示すタイミングチャートであり、（ｂ）は、ゲート信号の波形を示すタイミングチャートであり、（ｃ）は、画素電極の電位を示すタイミングチャートであり、（ｄ）は、対向電極信号の波形を示すタイミングチャートである。 本発明の第１の実施形態に係る表示パネルの第５の動作例を説明するためのものであって、（ａ）は、ソース信号の波形を示すタイミングチャートであり、（ｂ）は、ゲート信号の波形を示すタイミングチャートであり、（ｃ）は、画素電極の電位を示すタイミングチャートであり、（ｄ）は、対向電極信号の波形を示すタイミングチャートである。 本発明の第１の実施形態に係る表示パネルの第６の動作例を説明するためのものであって、（ａ）は、ソース信号の波形を示すタイミングチャートであり、（ｂ）は、ゲート信号の波形を示すタイミングチャートであり、（ｃ）は、画素電極の電位を示すタイミングチャートであり、（ｄ）は、対向電極信号の波形を示すタイミングチャートである。 本発明の第１の実施形態に係る表示パネルの動作例を説明するためのものであって、（ａ）は、ゲート信号の波形を示すタイミングチャートであり、（ｂ）は、対向電極信号の波形の一例を示すタイミングチャートであり、（ｃ）は、対向電極信号の波形の他の例を示すタイミングチャートである。 本発明の第１の実施形態に係る表示パネルの第７の動作例を説明するためのものであって、（ａ）は、ゲート信号の波形を示すタイミングチャートであり、（ｂ）は、対向電極信号の波形を示すタイミングチャートである。 本発明の第１の実施形態に係る表示パネルの動作例を説明するためのものであって、（ａ）は、ソース信号の波形を示すタイミングチャートであり、（ｂ）は、ゲート信号の波形を示すタイミングチャートであり、（ｃ）は、画素電極の電位を示すタイミングチャートであり、（ｄ）は、あるデューティ比を有する対向電極信号の波形を示すタイミングチャートである。 本発明の第１の実施形態に係る表示パネルの動作例を説明するためのものであって、（ａ）は、ソース信号の波形を示すタイミングチャートであり、（ｂ）は、ゲート信号の波形を示すタイミングチャートであり、（ｃ）は、画素電極の電位を示すタイミングチャートであり、（ｄ）は、他のデューティ比を有する対向電極信号の波形を示すタイミングチャートである。 本発明の第１の実施形態に係る表示パネルの効果を説明するためのものであって、デューティ比と輝度との関係を表すグラフである。 本発明の第１の実施形態に係る表示パネルの効果を説明するためのものであって、デューティ比と視認性との関係を表すグラフである。 本発明の第１の実施形態に係る表示パネルの動作例を説明するためのものであって、（ａ）は、ゲート信号の波形を示すタイミングチャートであり、（ｂ）は、対向電極信号の波形の一例を示すタイミングチャートであり、（ｃ）は、画素電極の電位の一例を示すタイミングチャートであり、（ｄ）は、対向電極信号の波形の他の例を示すタイミングチャートであり、（ｅ）は、画素電極の電位の他の例を示すタイミングチャートである。 本発明の第１の実施形態に係る表示パネルの動作例を説明するためのものであって、対向電極信号の振幅を変化させたときの、ソース信号の振幅と輝度との関係を示すグラフである。 本発明の第１に実施形態に係る表示パネルにおける対向電極ドライバの構成を示すブロック図である。 本発明の第２の実施形態に係る表示パネルの構成を示すブロック図である。 本発明の第２の実施形態に係る表示パネルの動作例を説明するためのものであって、（ａ）は、ゲート信号の波形を示すタイミングチャートであり、（ｂ）は、対向電極信号の波形を示すタイミングチャートである。 本発明の第３の実施形態に係る表示パネルの構成を示すブロック図である。 本発明の第３の実施形態に係る表示パネルにおける表示部の構成を示す回路図である。 本発明の第４の実施形態に係る表示パネルにおける表示部の構成を示す回路図である。 本発明の第４の実施形態に係る表示パネルの動作例を示す図であって、表示パネルの各画素領域に形成された画素電極に印加される電位の極性を示す図である。
　〔実施形態１〕
　本発明の第１の実施形態に係る表示パネルの構成について、図１および図２を参照して説明する。図１は、本実施形態に係る表示パネル１の構成を示すブロック図である。表示パネル１は、アクティブマトリックス型の液晶表示パネルである。
　図１に示すように、表示パネル１は、制御部１１、ソースドライバ１２、ゲートドライバ１３、対向電極ドライバ１４、補助容量ドライバ１５、および、表示部１６を備えている。
　制御部１１は、ソースドライバ１２を制御する制御信号＃１１ａ、ゲートドライバ１３を制御する制御信号＃１１ｂ、対向電極ドライバ１４を制御する制御信号＃１１ｃ、および、補助容量ドライバ１５を制御する制御信号＃１１ｄを出力する。
　表示部１６には、Ｎ本のゲートバスラインＧＬ1～ＧＬNとＭ本のソースバスラインＳＬ1～ＳＬMとが互いに交差するように格子状に形成されている。また、表示部１６には、Ｎ本のゲートバスラインＧＬ1～ＧＬNにほぼ平行に、Ｎ本の対向電極バスラインＣＯＭＬ1～ＣＯＭＬNが形成されている。また、表示部１６には、補助容量バスラインＣＳＬが形成されている。図１に示すように、以下では、ｎ番目のゲートバスラインをゲートバスラインＧＬn、ｍ番目のソースバスラインをソースバスラインＳＬm、ｎ番目の対向電極バスラインを対向電極バスラインＣＯＭＬnと表すことにする。
　また、図１に示すように、表示部１６は、ゲートバスラインＧＬn（１≦ｎ≦Ｎ）と、ソースバスラインＳＬm（１≦ｍ≦Ｍ）とによって画定される画素領域Ｐn,mを備えている。
　図１に示すように、ソースドライバ１２には、Ｍ本のソースバスラインＳＬ1～ＳＬMの末端が接続されている。ソースドライバ１２は、Ｍ本のソースバスラインＳＬ1～ＳＬMに対し、それぞれ、ソース信号＃ＳＬ1～＃ＳＬMを供給する。
　また、ゲートドライバ１３には、Ｎ本のゲートバスラインＧＬ1～ＧＬNの末端が接続されている。ゲートドライバ１３は、Ｎ本のゲートバスラインＧＬ1～ＧＬNのそれぞれに対し、それぞれ、ゲート信号＃ＧＬ1～＃ＧＬNを供給する。
　また、対向電極ドライバ１４には、Ｎ本の対向電極バスラインＣＯＭＬ1～ＣＯＭＬNの末端が接続されている。対向電極ドライバ１４は、Ｎ本の対向電極バスラインＣＯＭＬ1～ＣＯＭＬNに対して、それぞれ、対向電極信号＃ＣＯＭＬ1～＃ＣＯＭＬNを供給する。
　また、補助容量ドライバ１５には、補助容量バスラインＣＳＬの末端が接続されている。補助容量ドライバ１５は、補助容量バスラインＣＳＬに対して、補助容量電位ＶCSを供給する。
　図２は、画素領域Ｐn,mにおける表示パネル１の構成を示す回路図である。図２に示すように、表示パネル１は、画素領域Ｐn,mにおいて、ゲートがゲートバスラインＧＬnに接続され、ソースがソースバスラインＳＬmに接続されたトランジスタＭn,mを備えている。トランジスタＭn,mは、例えば、薄膜トランジスタ（ＴＦＴ：Ｔｈｉｎ　Ｆｉｌｍ　Ｔｒａｎｓｉｓｔｏｒ）であるが、本発明は、具体的なトランジスタの種類によって限定されるものではない。また、本実施形態では、トランジスタＭn,mとして、ゲートに印加される電位がハイレベルであるとき導通状態となり、ゲートに印加される電位がローレベルであるとき遮断状態となるようなトランジスタを例にとり説明を行うが本発明はこれに限定されるものではなくゲートに印加される電位がローレベルであるとき導通状態となり、ゲートに印加される電位がハイレベルであるとき遮断状態となるようなトランジスタであっても本発明を適用することができる。
　また、図２に示すように、トランジスタＭn,mのドレインには、画素電極ＰＥn,mが接続されている。また、表示パネル１は、画素領域Ｐn,mにおいて、画素電極ＰＥn,mに対向して対向電極ＥCOMn,mを備えており、対向電極ＥCOMn,mは、対向電極バスラインＣＯＭＬnに接続されている。また、表示パネル１は、画素電極ＰＥn,mと対向電極ＥCOMn,mとの間に、液晶ＬＣを備えており、画素電極ＰＥn,mと対向電極ＥCOMn,mとの間には、画素容量ＣLCが形成されている。
　画素電極ＰＥn,mと対向電極ＥCOMn,mとの間には、画素電極ＰＥn,mの電位ＶPEn,mと対向電極ＥCOMn,mの電位ＶECOMn,mとの電位差に応じた電場が誘起され、当該電場の大きさに応じて、液晶ＬＣの配向が決定される。また、液晶ＬＣの透過率は、電位ＶPEn,mと電位ＶECOMn,mとの電位差の絶対値に応じて決まる。本実施形態においては、上記電位差の絶対値が大きくなるにつれて液晶ＬＣの透過率が大きくなるノーマリーブラックの場合を例にとり説明を行うが、本発明はこれに限定されるものではなく、上記電位差の絶対値が大きくなるにつれて液晶ＬＣの透過率が小さくなるノーマリーホワイトの場合であっても適用することができる。なお、液晶ＬＣの透過率がより大きくなると、当該液晶ＬＣを備える画素領域Ｐn,mに表示される画像の輝度はより大きくなる。
　また、トランジスタＭn,mのドレインには、画素電極ＰＥn,mと並列に、第１の補助容量電極ＣＥ1n,mが接続されている。また、画素領域Ｐn,mは、第１の補助容量電極ＣＥ1n,mに対向して、補助容量バスラインＣＳＬに接続された第２の補助容量電極ＣＥ2n,mを備えており、第１の補助容量電極ＣＥ1n,mと第２の補助容量電極ＣＥ2n,mとの間には、画素容量ＣLCと並列に、補助容量ＣCSが形成されている。換言すれは、第１の補助容量電極ＣＥ1n,m、および、第２の補助容量電極ＣＥ2n,mは、補助容量ＣCSを有するキャパシタＣn,mを構成している。
　なお、本実施形態においては、表示パネル１の画素領域Ｐn,mが上記キャパシタＣn,mを備えている場合を例にとり説明を行うが、本発明はこれに限定されるものではない。すなわち、画素領域Ｐn,mが上記キャパシタＣn,mを備えないような場合であっても、本発明を適用することができる。
　（表示パネル１の動作例１）
　以下では、図３の（ａ）～（ｄ）を参照して、本実施形態に係る表示パネル１の動作の第１の例について説明する。
　図３の（ａ）は、ソースバスラインＳＬmに供給されるソース信号＃ＳＬmの波形の一例を示すタイミングチャートである。
　また、以下では、補助容量バスラインＣＳＬの電位は一定であるとして説明を行う。
　図３の（ｂ）は、ゲートバスラインＧＬnに供給されるゲート信号＃ＧＬnの波形を示すタイミングチャートである。
　図３の（ｃ）は、液晶電極ＰＥn,mの電位ＶPEn,mを示すタイミングチャートである。
　図３の（ｄ）は、対向電極バスラインＣＯＭＬnに供給される対向電極信号＃ＣＯＭＬnの波形を示すタイミングチャートである。図３の（ｄ）に示すように、対向電極信号＃ＣＯＭＬnは、連続する２つの垂直走査期間Ｔvを１周期として、電位ＶCOM1、および、電位ＶCOM2を交互にとる信号である。より具体的には、図３の（ｄ）に示すように、対向電極信号＃ＣＯＭＬnは、１垂直走査期間Ｔvにおける期間Ｔ1において電位ＶCOM2をとり、期間Ｔ2において電位ＶCOM2をとる。また、対向電極信号＃ＣＯＭＬnは、それに引き続く垂直走査期間Ｔvにおける期間Ｔ3において電位ＶCOM1をとり、期間Ｔ4において電位ＶCOM2をとる。なお、図３の（ｄ）に示すように、電位ＶCOM1、および、電位ＶCOM2の具体的な値は、ＶCOM1＜ＶCOM2を満たすものとする。
　図３の（ｃ）および（ｄ）に示すように、対向電極信号＃ＣＯＭＬnが、最も高い電位（電位ＶCOM2）であるときであって、ゲート信号＃ＧＬnがハイレベルであるときに、液晶ＬＣへの印加電圧は正極性へと変化し、対向電極信号＃ＣＯＭＬnが、最も低い電位（電位ＶCOM1）であるときであって、ゲート信号＃ＧＬnがハイレベルであるときに、液晶ＬＣへの印加電圧は負極性へと変化する。
　ここで、液晶ＬＣへの印加電圧とは、画素電極ＰＥn,mに印加される電位と対向電極ＥCOMn,mに印加される電位との差分の電圧のことである（以下同様）。
　また、本実施形態においては、画素電極ＰＥn,mに印加される電位ＶPEn,mの極性と、画素電極ＰＥn,t（ｔ≠ｍ、１≦ｔ≦Ｍ）に印加される電位ＶPEn,tの極性とが同じ極性である場合について説明を行う。
　また、１垂直走査期間Ｔvは、当該期間の開始時点の境界時刻を含むが、当該期間の終了時点の境界時刻を含まないものとして定義されているものとする。すなわち、図３の（ｄ）においては、１垂直走査期間Ｔvは、ｔ2≦ｔ＜ｔ5を満たす時刻ｔの集合、または、ｔ5≦ｔ＜ｔ8を満たす時刻ｔの集合として定義されているものとする（以下同様）。
　以下では、表示パネル１の画素領域Ｐn,mの各部の動作について、説明する。
　まず、図３の（ｂ）に示すように、時刻ｔ1において、ゲート信号＃ＧＬnがローレベルからハイレベルに立ち上がり、一定期間経過後、ローレベルへと立ち下がる。ゲート信号＃ＧＬnがハイレベルである期間において、トランジスタＭn,mは導通状態になる。トランジスタＭn,mが導通状態になると、ソース信号＃ＳＬmが、画素電極ＰＥn,mおよび第１の補助容量電極ＣＥ1n,mに供給される。図３の（ｃ）に示すように、時刻ｔ1から時刻ｔ2までの期間において、画素電極ＰＥn,mの電位ＶPEn,mは、電位Ｖ1から電位Ｖ2（Ｖ2＞ＶCOM2）まで増加する。
　続いて、時刻ｔ3において、対向電極信号＃ＣＯＭＬnが、電位ＶCOM2から電位ＶCOM1まで立ち下がる。すなわち、対向電極ＥCOMn,mの電位が、電位ＶCOM2から電位ＶCOM1まで立ち下がる。このとき、ゲート信号＃ＧＬnはローレベルであるので、トランジスタＭn,mは、遮断状態である。したがって、画素電極ＰＥn,mに蓄積された電荷と第１の補助容量電極ＣＥ1n,mに蓄積された電荷との和は不変である。一方で、対向電極信号＃ＣＯＭＬnの値が変化すると、画素電極ＰＥn,mおよび第１の補助容量電極ＣＥ1n,mの各々に蓄積されたそれぞれの電荷は、変化する。それに伴い、画素電極ＰＥn,mの電位ＶPEn,mは、電位Ｖ2から電位Ｖ3へと変化する。ここで、電位Ｖ3の具体的な値は、
Ｖ3＝（ＶCOM1－ＶCOM2）×ＣLC／ΣＣ＋Ｖ2
によって定まる。上述のように、ＶCOM1＜ＶCOM2であるので、電位Ｖ3は、電位Ｖ2よりも小さい。
　なお、上記ΣＣは、トランジスタＭn,mのドレインに互いに並列に接続された容量の総和である。例えば、トランジスタＭn,mのドレインに接続された容量が、画素容量ＣLC、および、補助容量ＣCSのみであるような場合には、ΣＣ＝ＣLC＋ＣCSである。ただし、一般には、上記容量に加えて、トランジスタＭn,mのドレインと、ゲートバスラインＧＬnとの間に、容量（寄生容量）Ｃgdが存在し、トランジスタＭn,mのドレインと、ソースバスラインＳＬmとの間に、容量（寄生容量）Ｃsdが存在する。このような場合には、ΣＣ＝ＣLC＋ＣCS＋Ｃgd＋Ｃsdとなる。また、上記の容量に加えて、液晶容量ＣLCに並列に更に容量Ｃextが存在するような場合には、ΣＣ＝ＣLC＋ＣCS＋Ｃgd＋Ｃsd＋Ｃextとなる（以下同様）。
　また、電位Ｖ3、電位Ｖ2、電位ＶCOM1、および、電位ＶCOM2は、
Ｖ3－ＶCOM1－（Ｖ2－ＶCOM2）＝（ＶCOM2－ＶCOM1）×（ΣＣ－ＣLC）／ΣＣ
を満たし、上記のように、ＶCOM1＜ＶCOM2であるので、Ｖ3－ＶCOM1＞Ｖ2－ＶCOM2が成り立つ。すなわち、時刻ｔ3から時刻ｔ4までの期間における画素電極ＰＥn,mの電位ＶPEn,mと対向電極ＥCOMn,mの電位ＶECOMn,mとの電位差は、時刻ｔ2から時刻ｔ3までの期間における画素電極ＰＥn,mの電位ＶPEn,mと対向電極ＥCOMn,mの電位ＶECOMn,mとの電位差よりも大きい。したがって、時刻ｔ3から時刻ｔ4までの期間における画素領域Ｐn,mの輝度は、時刻ｔ2から時刻ｔ3までの期間における画素領域Ｐn,mの輝度よりも大きい。
　続いて、時刻ｔ4において、ゲート信号＃ＧＬnがローレベルからハイレベルに立ち上がり、一定期間経過後、ローレベルへと立ち下がる。ゲート信号＃ＧＬnがハイレベルである期間において、トランジスタＭn,mは導通状態になり、ソース信号＃ＳＬmが、画素電極ＰＥn,mおよび第１の補助容量電極ＣＥ1n,mに供給される。
　図３の（ｃ）に示すように、時刻ｔ4から時刻ｔ5までの期間において、画素電極ＰＥn,mの電位ＶPEn,mは、電位Ｖ3から電位Ｖ4（Ｖ4＜ＶCOM1）まで減少する。
　続いて、時刻ｔ6において、対向電極信号＃ＣＯＭＬnが、電位ＶCOM1から電位ＶCOM2まで立ち上がる。すなわち、対向電極ＥCOMn,mの電位が、電位ＶCOM1から電位ＶCOM2まで立ち上がる。このとき、ゲート信号＃ＧＬnはローレベルであるので、トランジスタＭn,mは、遮断状態である。したがって、画素電極ＰＥn,mに蓄積された電荷と第１の補助容量電極ＣＥ1n,mに蓄積された電荷との和は不変である。一方で、対向電極信号＃ＣＯＭＬnの値が変化すると、画素電極ＰＥn,mおよび第１の補助容量電極ＣＥ1n,mの各々に蓄積されたそれぞれの電荷は、変化する。それに伴い、画素電極ＰＥn,mの電位ＶPEn,mは、電位Ｖ4から電位Ｖ1へと変化する。ここで、電位Ｖ1の具体的な値は、
Ｖ1＝（ＶCOM2－ＶCOM1）×ＣLC／ΣＣ＋Ｖ4
によって定まる。また、上述のように、ＶCCOM1＜ＶCCM2であるので、電位Ｖ1は、電位Ｖ4よりも大きい。
　また、電位Ｖ1、電位Ｖ4、電位ＶCOM1、および、電位ＶCOM2は、
ＶCOM2－Ｖ1－（ＶCOM1－Ｖ4）＝（ＶCOM2－ＶCOM1）×（ΣＣ－ＣLC）／ΣＣ
を満たし、上記のように、ＶCOM1＜ＶCOM2であるので、ＶCOM2－Ｖ1＞（ＶCOM1－Ｖ4）が成り立つ。すなわち、時刻ｔ6から時刻ｔ7までの期間における画素電極ＰＥn,mの電位ＶPEn,mと対向電極ＥCOMn,mの電位ＶECOMn,mとの電位差は、時刻ｔ5から時刻ｔ6までの期間における画素電極ＰＥn,mの電位ＶPEn,mと対向電極ＥCOMn,mの電位ＶECOMn,mとの電位差よりも大きい。したがって、時刻ｔ6から時刻ｔ7までの期間における画素領域Ｐn,mの輝度は、時刻ｔ5から時刻ｔ6までの期間における画素領域Ｐn,mの輝度よりも大きい。
　時刻ｔ7以降の動作は、上述した時刻ｔ1以降の動作と同様である。
　なお、図３の（ｂ）に示すゲート信号＃ＧＬnがハイレベルである期間は、１垂直走査期間Ｔvに比べて十分に短い。
　以上のように、本実施形態に係る表示パネル１は、複数のゲートバスラインＧＬ1～ＧＬNと、複数のソースバスラインＳＬ1～ＳＬMと、複数の対向電極バスラインＣＯＭＬ1～ＣＯＭＬNと、前記複数のゲートバスラインのうち任意のゲートバスラインＧＬnに接続されたゲートと、前記複数のソースバスラインのうち任意のソースバスラインＳＬmに接続されたソースとを備えたトランジスタＭn,mと、前記トランジスタのドレインに接続された画素電極ＰＥn,mと、液晶（液晶ＬＣ）を介して前記画素電極に対向する対向電極であって、前記複数の対向電極バスラインのうち任意の対向電極バスラインＣＯＭＬnに接続された対向電極ＥCOMn,mと、前記複数のソースバスラインのそれぞれの一端に接続され、前記任意のソースバスラインＳＬmに対してソース信号＃ＳＬmを供給するソースドライバ１２と、前記複数のゲートバスラインのそれぞれの一端に接続され、前記トランジスタを導通させる導通信号（ゲート信号＃ＧＬnのハイレベル区間）を前記任意のゲートバスラインＧＬnに対して逐次的に供給するゲートドライバ１３と、を備えた表示パネルであって、前記ゲートドライバ１３が前記任意のゲートバスラインに対して前記導通信号を供給してから次の前記導通信号を供給するまでの１走査期間（１垂直走査期間Ｔv）において、前記任意の対向電極バスラインＣＯＭＬnに対し、少なくとも第１の電圧レベルおよび前記第１の電圧レベルと異なる第２の電圧レベル（すなわち電位ＶCOM1および電位ＶCOM2）からなる矩形状の電圧信号（対向電極信号＃ＣＯＭＬn）を供給する対向電極ドライバ１４を備えている。
　したがって、表示パネル１は、前記１走査期間において、上記任意のゲートバスラインに上記トランジスタを介して接続された上記画素電極に対し、２値の電圧レベルを印加することができる。すなわち、表示パネル１は、上記１走査期間において、上記画素電極ＰＥn,mが形成された画素領域Ｐn,mにおける画像の輝度を２値に変化させることができる。
　これによって、上述した動画ボケの現象を抑制することができる。
　また、本発明に係る上記の表示パネル１においては、画像信号を一旦記憶しておくためのフレームメモリを用いることなく、上記動画ボケを抑制することができる。したがって、画像信号を一旦記憶しておくためのフレームメモリを用いる従来の構成に比べて、製造コストを削減することができる。また、画像信号を一旦記憶しておくためのフレームメモリを用いる従来の構成に比べて、消費電力を削減することができる。
　また、本実施形態に係る表示パネル１においては、前記対向電極ドライバ１４は、前記１走査期間（１垂直走査期間Ｔv）において、前記任意の対向電極バスラインＣＯＭＬnに対し、前記導通信号（ゲート信号＃ＧＬnのハイレベル区間）に同期して、前記第１の電圧レベルおよび前記第２の電圧レベルからなる矩形状の電圧信号（対向電極信号＃ＣＯＭＬn）を供給する。
　したがって、前記導通信号に同期せずに上記電圧信号を供給する場合と異なり、画面上の全ての画素領域の各々において、映像データが更新されてから、一定の時間が経過した後に明暗の切り替えを行うことができる。また、画面のどの場所においても、明るい輝度での表示期間と暗い輝度での表示期間の割合をほぼ等しくすることができるので、動画ボケの抑制を効果的に行うことができる。
　また、本動作例においては、前記矩形状の電圧信号（対向電極信号＃ＣＯＭＬn）は、前記１走査期間の少なくとも１０パーセントの期間において、前記第１の電圧レベルまたは前記第２の電圧レベルのうち一方の値の電圧レベル（すなわち電位ＶCOM1または電位ＶCOM2のうち一方の電圧レベル）をとっている。
　したがって、上記動画ボケの現象を効果的に抑制することができる。
　また、本動作例においては、前記矩形状の電圧信号（対向電極信号＃ＣＯＭＬn）は、前記１走査期間（１垂直走査期間Ｔv）の開始から前記１走査期間の略１０パーセントの期間が経過するまでの期間において、前記第１の電圧レベルまたは前記第２の電圧レベルのうち一方の電圧レベルをとり、前記１走査期間の略９０パーセントの期間が経過してから前記１走査期間が終了するまでの期間において、前記第１の電圧レベルまたは前記第２の電圧レベルのうち他の一方の電圧レベルをとっている。
　一般に明るい輝度と暗い輝度を切り替えて表示する場合、視聴者は、明るい輝度での表示の比率が９０％以上の場合は動画ボケの改善を感じず、９０～１０％の間で比率が小さくなるほど動画ボケの改善を感じ、１０％程度でほぼ動画ボケが満足に改善されたと感じる。
　したがって、上記の構成によれば、上記動画ボケの現象を効果的に抑制することができる。
　また、本発明に係る表示パネルにおいては、前記１走査期間（１垂直走査期間Ｔv）において、前記矩形状の電圧信号（対向電極信号＃ＣＯＭＬn）が前記第１の電圧レベルであるときの前記液晶への印加電圧の極性と、前記矩形状の電圧信号が前記第２の電圧レベルであるときの前記液晶への印加電圧の極性とが、互いに異なった極性となるような構成としてもよい。
　すなわち、前記１走査期間（１垂直走査期間Ｔv）において、前記矩形状の電圧信号（対向電極信号＃ＣＯＭＬn）が電位ＶCOM1であるときの前記画素電極ＰＥn,mの電位ＶPEn,mと対向電極ＥCOMn,mの電位との差によって表される前記液晶への印加電圧の極性と、前記矩形状の電圧信号（対向電極信号＃ＣＯＭＬn）が電位ＶCOM2であるときの前記画素電極ＰＥn,mの電位ＶPEn,mと対向電極ＥCOMn,mの電位との差によって表される前記液晶への印加電圧の極性とが、互いに異なった極性となるような構成としてもよい。
　上記の構成によれば、前記矩形状の電圧信号が前記第１の電圧レベルであるときであっても、前記矩形状の電圧信号が前記第２の電圧レベルであるときであっても、前記液晶への印加電圧の絶対値を十分に小さくすることができる。
　したがって、上記の構成によれば、前記液晶への印加電圧の絶対値がより小さい場合により低輝度となるノーマリーブラック方式において、前記矩形状の電圧信号が前記第１の電圧レベルであるときであっても、前記矩形状の電圧信号が前記第２の電圧レベルであるときであっても、十分に低輝度な黒表示を行うことができる。
　また、本発明に係る表示パネルにおいては、前記第１の電圧レベルと、前記第２の電圧レベルとの電位差の絶対値が、液晶の閾値電圧の２倍以下となるような構成としてもよい。
　すなわち、電位ＶCOM1と電位ＶCOM2との電位差の絶対値｜ＶCOM1－ＶCOM2｜が、液晶ＬＣの閾値電圧の２倍以下となるような構成としてもよい。
　一般に、液晶の配向は、当該液晶に閾値電圧以下の電圧が印加されても、影響を受けない。換言すれば、前記閾値電圧とは、液晶の配向が影響を受け始める電圧のことである（以下同様）。。前記閾値電圧は、例えば、上記液晶の透過率が飽和する飽和電圧の１００分の１の電圧であると定義することができる。
　対向電極信号＃ＣＯＭＬnの電位が電位ＶCOM1である場合における画素電極ＰＥn,mの電位と対向電極の電位ＶCOMn,mとの差で表される液晶への印加電圧と、対向電極信号＃ＣＯＭＬnの電位が電位ＶCOM2である場合における画素電極ＰＥn,mの電位と対向電極の電位ＶCOMn,mとの差で表される液晶への印加電圧との電位差をΔＶＬＣと表すことにすると、ΔＶＬＣは、
ΔＶＬＣ＝（ＶCOM２－ＶCOM１）×（ΣＣ－ＣＬＣ）／ΣＣ
を満たす。ここで、（ΣＣ－ＣＬＣ）／ΣＣ＜１であるので、ΔＶＬＣ＜（ＶCOM２－ＶCOM１）が導かれる。
　また、画素電極ＰＥn,mの電位と対向電極の電位ＶCOMn,mとの差で表される液晶への印加電圧をＶＬＣと現すことにすると、対向電極信号＃ＣＯＭＬnの電位が電位ＶCOM1である場合に、
ＶＬＣ＝－ΔＶＬＣ／２
となるように設定し、対向電極信号＃ＣＯＭＬnの電位が電位ＶCOM2である場合に、
ＶＬＣ＝ΔＶＬＣ／２
と設定することが望ましい。ここで、ΔＶＬＣ／２が前記閾値電圧ＶＬＣｔｈ以下、すなわち、
ΔＶＬＣ／２≦ＶＬＣｔｈ
であれば、対向電極信号＃ＣＯＭＬnの電位が電位ＶCOM1であっても、電位ＶCOM2であっても、黒表示を行うことができる。しがたがって、
ＶCOM２－ＶCOM１≦２×ＶＬＣｔｈ
であれば、対向電極信号＃ＣＯＭＬnの電位が電位ＶCOM1であっても、電位ＶCOM2であっても、黒表示を行うことができる。
　以上のように、上記の構成によれば、前記液晶への印加電圧の絶対値がより小さい場合により低輝度となるノーマリーブラック方式において、前記矩形状の電圧信号の電圧レベルが前記第１の電圧レベルであっても、前記第２の電圧レベルであっても、黒表示を行うことができる。
　なお、後述する動作例に対しても、上記の導出方法をほぼ同様に当てはめることができる。
　以上のように、上記の構成によれば、前記第１の電圧レベルと、前記第２の電圧レベルとの電位差の絶対値は、液晶の閾値電圧の２倍以下であるため、前記矩形状の電圧信号の電圧レベルが前記第１の電圧レベルであっても、前記第２の電圧レベルであっても、前記液晶の配向が影響を受けないようにすることができる。
　したがって、上記の構成によれば、前記液晶への印加電圧の絶対値がより小さい場合により低輝度となるノーマリーブラック方式において、前記矩形状の電圧信号の電圧レベルが前記第１の電圧レベルであっても、前記第２の電圧レベルであっても、黒表示を行うことができるという更なる効果を奏する。
　（表示パネル１の動作例２）
　以下では、図４の（ａ）～（ｄ）を参照して、本実施形態に係る表示パネル１の動作の第２の例について説明する。
　図４の（ａ）は、ソースバスラインＳＬmに供給されるソース信号＃ＳＬmの波形の一例を示すタイミングチャートであり、図３の（ａ）に示すソース信号＃ＳＬmの波形とほぼ同様の波形である。
　図４の（ｂ）は、ゲートバスラインＧＬnに供給されるゲート信号＃ＧＬnの波形を示すタイミングチャートである。図４の（ｂ）に示すように、本動作例におけるゲート信号＃ＧＬnの波形は、図３の（ｂ）に示すゲート信号＃ＧＬnの波形と同様であるとして説明を行う。
　図４の（ｃ）は、液晶電極ＰＥn,mの電位ＶPEn,mを示すタイミングチャートである。
　図４の（ｄ）は、対向電極バスラインＣＯＭＬnに供給される対向電極信号＃ＣＯＭＬnの波形を示すタイミングチャートである。図４の（ｄ）に示すように、本動作例における対向電極信号＃ＣＯＭＬnは、連続する２つの垂直走査期間Ｔv’を１周期として、電位ＶCOM1’、電位ＶCOM2’、および、電位ＶCOM3’をとる信号である。より具体的には、図４の（ｄ）に示すように、対向電極信号＃ＣＯＭＬnは、１垂直走査期間Ｔv’における期間Ｔ1’において電位ＶCOM2’をとり、期間Ｔ2’において電位ＶCOM1’をとる。また、対向電極信号＃ＣＯＭＬnは、それに引き続く垂直走査期間Ｔv’における期間Ｔ3’において電位ＶCOM2’をとり、期間Ｔ4’において電位ＶCOM3’をとる。なお、図４の（ｄ）に示すように、電位ＶCOM1’、電位ＶCOM2’、および、電位ＶCOM2’の具体的な値は、ＶCOM1’＜ＶCOM2’＜ＶCOM3’を満たすものとする。
　図４の（ｃ）および（ｄ）に示すように、対向電極信号＃ＣＯＭＬnが、最も高い電位（電位ＶCOM3’）であるときであって、ゲート信号＃ＧＬnがハイレベルであるときに、液晶ＬＣへの印加電圧は正極性へと変化し、対向電極信号＃ＣＯＭＬnが、最も低い電位（電位ＶCOM1’）であるときであって、ゲート信号＃ＧＬnがハイレベルであるときに、液晶ＬＣへの印加電圧は負極性へと変化する。
　以下では、本動作例における表示パネル１の画素領域Ｐn,mの各部の動作について、説明する。
　まず、図４の（ｂ）に示すように、時刻ｔ1’において、ゲート信号＃ＧＬnがローレベルからハイレベルに立ち上がり、一定期間経過後、ローレベルへと立ち下がる。ゲート信号＃ＧＬnがハイレベルである期間において、トランジスタＭn,mは導通状態になる。トランジスタＭn,mが導通状態になると、ソース信号＃ＳＬmが、画素電極ＰＥn,mおよび第１の補助容量電極ＣＥ1n,mに供給される。図４の（ｃ）に示すように、時刻ｔ1’から時刻ｔ2’までの期間において、画素電極ＰＥn,mの電位ＶPEn,mは、電位Ｖ1’から電位Ｖ2’（Ｖ2’＞ＶCOM3’）まで増加する。
　また、時刻ｔ2’において、対向電極信号＃ＣＯＭＬnが、電位ＶCOM3’から電位ＶCOM2’まで立ち下がる。
このとき、ゲート信号＃ＧＬnはローレベルであるので、トランジスタＭn,mは、遮断状態である。したがって、画素電極ＰＥn,mに蓄積された電荷と第１の補助容量電極ＣＥ1n,mに蓄積された電荷との和は不変である。一方で、対向電極信号＃ＣＯＭＬnの値が変化すると、画素電極ＰＥn,mおよび第１の補助容量電極ＣＥ1n,mの各々に蓄積されたそれぞれの電荷は、変化する。それに伴い、画素電極ＰＥn,mの電位ＶPEn,mは、電位Ｖ2’から電位Ｖ3’へと変化する。ここで、電位Ｖ3’の具体的な値は、
Ｖ3’＝（ＶCOM2’－ＶCOM3’）×ＣLC／ΣＣ＋Ｖ2’
によって定まる。なお、上述のように、ＶCOM2’＜ＶCOM3’であるので、電位Ｖ3’は、電位Ｖ2’よりも小さい。
　続いて、時刻ｔ3’において、対向電極信号＃ＣＯＭＬnが、電位ＶCOM2’から電位ＶCOM1’まで立ち下がる。それに伴い、画素電極ＰＥn,mの電位ＶPEn,mは、電位Ｖ3’から電位Ｖ4’へと変化する。ここで、電位Ｖ4’の具体的な値は、
Ｖ4’＝（ＶCOM1’－ＶCOM2’）×ＣLC／ΣＣ＋Ｖ3’
によって定まる。なお、上述のように、ＶCOM1’＜ＶCOM2’であるので、電位Ｖ4’は、電位Ｖ3’よりも小さい。
　また、電位Ｖ3’、電位Ｖ4’、電位ＶCOM1’、および、電位ＶCOM2’は、
Ｖ4’－ＶCOM1’－（Ｖ3’－ＶCOM2’）＝（ＶCOM2’－ＶCOM1’）×（ΣＣ－ＣLC）／ΣＣ
を満たし、上記のように、ＶCOM1’＜ＶCOM2’であるので、Ｖ4’－ＶCOM1’＞Ｖ3’－ＶCOM2’が成り立つ。すなわち、時刻ｔ3’から時刻ｔ4’までの期間における画素電極ＰＥn,mの電位ＶPEn,mと対向電極ＥCOMn,mの電位ＶECOMn,mとの電位差は、時刻ｔ2’から時刻ｔ3’までの期間における画素電極ＰＥn,mの電位ＶPEn,mと対向電極ＥCOMn,mの電位ＶECOMn,mとの電位差よりも大きい。したがって、時刻ｔ3’から時刻ｔ4’までの期間における画素領域Ｐn,mの輝度は、時刻ｔ2’から時刻ｔ3’までの期間における画素領域Ｐn,mの輝度よりも大きい。
　続いて、時刻ｔ4’において、ゲート信号＃ＧＬnがローレベルからハイレベルに立ち上がり、一定期間経過後、ローレベルへと立ち下がる。ゲート信号＃ＧＬnがハイレベルである期間において、トランジスタＭn,mは導通状態になり、ソース信号＃ＳＬmが、画素電極ＰＥn,mおよび第１の補助容量電極ＣＥ1n,mに供給される。
　図４の（ａ）に示すように、時刻ｔ4’から時刻ｔ5’までの期間において、画素電極ＰＥn,mの電位ＶPEn,mは、電位Ｖ4’から電位Ｖ5’（Ｖ5’＜ＶCOM1’）まで減少する。
　また、時刻ｔ5’において、対向電極信号＃ＣＯＭＬnが、電位ＶCOM1’から電位ＶCOM2’まで立ち上がる。それに伴い、画素電極ＰＥn,mの電位ＶPEn,mは、電位Ｖ5’から電位Ｖ6’へと変化する。ここで、電位Ｖ6’の具体的な値は、
Ｖ6’＝（ＶCOM2’－ＶCOM1’）×ＣLC／ΣＣ＋Ｖ5’
によって定まる。なお、上述のように、ＶCOM1’＜ＶCOM2’であるので、電位Ｖ6’は、電位Ｖ5’よりも大きい。
　続いて、時刻ｔ6’において、対向電極信号＃ＣＯＭＬnが、電位ＶCOM2’から電位ＶCOM3’まで立ち上がる。それに伴い、画素電極ＰＥn,mの電位ＶPEn,mは、電位Ｖ6’から電位Ｖ1’へと変化する。ここで、電位Ｖ1’の具体的な値は、
Ｖ1’＝（ＶCOM3’－ＶCOM2’）×ＣLC／ΣＣ＋Ｖ6’
によって定まる。なお、上述のように、ＶCOM2’＜ＶCOM3’であるので、電位Ｖ1’は、電位Ｖ6’よりも大きい。
　また、電位Ｖ1’、電位Ｖ6’、電位ＶCOM2’、および、電位ＶCOM3’は、
ＶCOM3’－Ｖ1’－（ＶCOM2’－Ｖ6’）＝（ＶCOM3’－ＶCOM2’）×（ΣＣ－ＣLC）／ΣＣ
を満たし、上記のように、ＶCOM2’＜ＶCOM3’であるので、ＶCOM3’－Ｖ1’＞ＶCOM2’－Ｖ6’が成り立つ。すなわち、時刻ｔ6’から時刻ｔ7’までの期間における画素電極ＰＥn,mの電位ＶPEn,mと対向電極ＥCOMn,mの電位ＶECOMn,mとの電位差は、時刻ｔ5’から時刻ｔ6’までの期間における画素電極ＰＥn,mの電位ＶPEn,mと対向電極ＥCOMn,mの電位ＶECOMn,mとの電位差よりも大きい。したがって、時刻ｔ6’から時刻ｔ7’までの期間における画素領域Ｐn,mの輝度は、時刻ｔ5’から時刻ｔ6’までの期間における画素領域Ｐn,mの輝度よりも大きい。
　時刻ｔ7’以降の動作は、上述した時刻ｔ1’以降の動作と同様である。
　なお、上記の動作例においては、時刻ｔ2’において、対向電極信号＃ＣＯＭＬnが、電位ＶCOM3’から電位ＶCOM2’まで立ち下がり、時刻ｔ5’において、対向電極信号＃ＣＯＭＬnが、電位ＶCOM1’から電位ＶCOM2’まで立ち上がる場合について説明を行ったが、より一般には、対向電極信号＃ＣＯＭＬnは、時刻ｔ2’から数水平期間（水平期間Ｔhの複数倍の期間）が経過するまでの間に電位ＶCOM3’から電位ＶCOM2’まで立ち下がり、時刻ｔ5’から数水平期間（水平期間Ｔhの複数倍の期間）が経過するまでの間に電位ＶCOM1’から電位ＶCOM2’まで立ち上がる。
　以上のように、本動作例においては、前記対向電極ドライバ１４は、前記１走査期間（１垂直走査期間Ｔv’）において、前記任意の対向電極バスラインに対し、前記導通信号に同期して、前記第１の電圧レベルと、前記第２の電圧レベルと、前記第１の電圧レベルおよび前記第２の電圧レベルの何れとも異なる第３の電圧レベルとからなる矩形状の電圧信号（対向電極信号＃ＣＯＭＬn）を供給する。
　すなわち、本動作例においては、前記対向電極ドライバ１４は、１垂直走査期間において、電位ＶCOM1’、電位ＶCOM2’、および、電位ＶCOM3’からなる矩形状の電圧信号（対向電極信号＃ＣＯＭＬn）を供給する。
　したがって、本動作例においては、上記１走査期間において、上記任意のゲートバスラインに上記トランジスタを介して接続された上記画素電極に対し、３値の電圧レベルを印加することができる。換言すれば、上記１走査期間において、上記画素電極に印加される電圧レベルは、２回遷移する。上記１走査期間における上記電圧レベルの第１回目の遷移によって、上記電圧レベルの第１回目の遷移後において上記液晶に印加される電圧を、上記電圧レベルの第１回目の遷移後における表示に好適なものとし、上記電圧レベルの第２回目の遷移によって、高輝度と低輝度との切り替えを行うことができる。
　すなわち、上記の構成によれば、動画ボケの現象を効果的に抑制しつつ、より高輝度な表示が可能となる。
　また、本動作例においては、前記ゲートドライバ１３が前記任意のゲートバスラインＧＬnに対して前記導通信号（ゲート信号＃ＧＬnのハイレベル区間）を供給したときに、前記任意の対向電極バスラインＣＯＭＬnに対して、前記電圧レベルのうち、最も高い電圧レベルが供給されている場合には、前記対向電極ドライバ１４は、前記任意の対向電極バスラインＣＯＭＬnに対して、前記１走査期間において、前記電圧レベルが降順である前記矩形状の電圧信号（対向電極信号＃ＣＯＭＬn）を供給する。
　すなわち、本動作例においては、上述のように、時刻ｔ1’から時刻ｔ2’までの期間において、対向電極バスラインＣＯＭＬnに対し、電位ＶCOM1’、電位ＶCOM2’、および、電位ＶCOM3’のうち、最も高い電圧レベル電位ＶCOM3’が供給されている場合には、対向電極ドライバ１４は、対向電極バスラインＣＯＭＬnに対し、時刻ｔ2’から時刻ｔ5’までの１走査期間（１垂直走査期間Ｔv’）において、時刻ｔ2’から時刻ｔ3’までの期間Ｔ1’において電圧レベルＶCOM2’をとり、時刻ｔ3’から時刻ｔ5’までの期間Ｔ2’において電圧レベルＶCOM1’（ＶCOM1’＜ＶCOM2’）をとる対向電極信号＃ＣＯＭＬnを供給する。
　一般に、画素電極に電圧が印加されていない場合に、黒表示となるノーマリーブラック方式においては、液晶の応答に有限の時間を有することに起因して、低輝度から高輝度への立ち上がりが不十分となる現象が生じる。換言すれば、低輝度から高輝度への変化に要する時間が、高輝度から低輝度への変化に要する時間よりも大きいという特性がある。上記現象は、画素電極の電位と、対向電極の電位との電位差が増大するタイミングにおいて生じ得る。
　上記の構成によれば、前記ゲートドライバが前記任意のゲートバスラインに対して前記導通信号を供給したときに、前記任意の対向電極バスラインに対して前記電圧レベルのうち、最も高い電圧レベルが供給されている場合には、上記１走査期間において、前記画素電極に対して、電圧レベルのより高い電圧信号を供給し、それに引き続き、電圧レベルのより低い電圧信号を供給することができる。
　したがって、画素電極の電位と、対向電極の電位との電位差を段階的に増加させることができる。これによって、ノーマリーブラック方式において生じ得る上記の低輝度から高輝度への立ち上がりが不十分となる現象を抑制することができる。
　また、本動作例においては、前記ゲートドライバ１３が前記任意のゲートバスラインＧＬnに対して前記導通信号（ゲート信号＃ＧＬnのハイレベル区間）を供給したときに、前記任意の対向電極バスラインＣＯＭＬnに対して、前記電圧レベルのうち、最も低い電圧レベルが供給されている場合には、前記対向電極ドライバ１４は、前記任意の対向電極バスラインＣＯＭＬnに対して、前記１走査期間において、前記電圧レベルが昇順である前記矩形状の電圧信号（対向電極信号＃ＣＯＭＬn）を供給する。
　すなわち、本動作例においては、上述のように、時刻ｔ4’から時刻ｔ5’までの期間において、対向電極バスラインＣＯＭＬnに対し、電位ＶCOM1’、電位ＶCOM2’、および、電位ＶCOM3’のうち、最も低い電圧レベル電位ＶCOM1’が供給されている場合には、対向電極ドライバ１４は、対向電極バスラインＣＯＭＬnに対し、時刻ｔ5’から時刻ｔ8’までの１走査期間（１垂直走査期間Ｔv’）において、時刻ｔ5’から時刻ｔ6’までの期間Ｔ3’において電圧レベルＶCOM2’をとり、時刻ｔ6’から時刻ｔ8’までの期間Ｔ4’において電圧レベルＶCOM3’（ＶCOM3’＞ＶCOM2’）をとる対向電極信号＃ＣＯＭＬnを供給する。
　一般に、画素電極に電圧が印加されていない場合に、黒表示となるノーマリーブラック方式においては、液晶の応答に有限の時間を有することに起因して、低輝度から高輝度への立ち上がりが不十分となる現象が生じる。換言すれば、低輝度から高輝度への変化に要する時間が、高輝度から低輝度への変化に要する時間よりも大きいという特性がある。上記現象は、画素電極の電位と、対向電極の電位との電位差が増大するタイミングにおいて生じ得る。
　上記の構成によれば、前記ゲートドライバが前記任意のゲートバスラインに対して前記導通信号を供給したときに、前記任意の対向電極バスラインに対して前記電圧レベルのうち、最も低い電圧レベルが供給されている場合には、上記１走査期間において、前記画素電極に対して、電圧レベルのより低い電圧信号を供給し、それに引き続き、電圧レベルのより高い電圧信号を供給することができる。
　したがって、画素電極の電位と、対向電極の電位との電位差を段階的に増加させることができる。これによって、ノーマリーブラック方式において生じ得る上記の低輝度から高輝度への立ち上がりが不十分となる現象を抑制することができる。
　また、本動作例においては、前記矩形状の電圧信号（対向電極信号＃ＣＯＭＬn）は、前記１走査期間（１垂直走査期間Ｔv’）の少なくとも１０パーセントの期間において、前記第１の電圧レベル、前記第２の電圧レベル、または、前記第３の電圧レベルのうち、何れかの電圧レベルをとる、ことが好ましい。
　すなわち、本動作例においては、前記矩形状の電圧信号（対向電極信号＃ＣＯＭＬn）は、前記１走査期間（１垂直走査期間Ｔv’）の少なくとも１０パーセントの期間において、電位ＶCOM1’、電位ＶCOM2’、電位ＶCOM3’のうち、電圧レベルをとる、ことが好ましい。
　上記の構成によれば、前記矩形状の電圧信号は、前記１走査期間の少なくとも１０パーセントの期間において、前記第１の電圧レベル、前記第２の電圧レベル、または、前記第３の電圧レベルのうち、何れかの電圧レベルをとるため、上記動画ボケの現象を効果的に抑制することができる。
　また、本発明に係る表示パネルにおいては、前記１走査期間（１垂直走査期間Ｔv’）において、最初の前記電圧レベルの遷移後における前記画素電極の電位と前記対向電極の電位との差によって表される前記液晶への印加電圧の極性と、次の前記電圧レベルの遷移後おける前記画素電極の電位と前記対向電極の電位との差によって表される前記液晶への印加電圧の極性とは、互いに異なった極性となるような構成としてもよい。
　すなわち、本発明に係る表示パネルにおいては、前記１走査期間（１垂直走査期間Ｔv’）において、最初の前記電圧レベルの遷移（対向電極信号＃ＣＯＭＬnの時刻ｔ2’における電位ＶCOM3’から電位ＶCOM2’への遷移）後の前記液晶への印加電圧の極性と、次の前記電圧レベルの遷移（対向電極信号＃ＣＯＭＬnの時刻ｔ3’における電位ＶCOM2’から電位ＶCOM1’への遷移）後の前記液晶への印加電圧の極性とが、互いに異なった極性となるような構成としてもよい。
　上記の構成によれば、前記１走査期間において、最初の前記電圧レベルの遷移後であっても、次の前記電圧レベルの遷移後であっても、前記液晶への印加電圧の絶対値を十分に小さくすることができる。
　したがって、上記の構成によれば、前記液晶への印加電圧の絶対値がより小さい場合により低輝度となるノーマリーブラック方式において、前記１走査期間における最初の前記電圧レベルの遷移後であっても、次の前記電圧レベルの遷移後であっても、十分に低輝度な黒表示を行うことができる。
　また、本発明に係る表示パネルにおいては、前記第１の電圧レベル、前記第２の電圧レベル、および、前記第３の電圧レベルのうち、中間の電圧レベル（すなわち電位ＶCOM2’）と、前記第１の電圧レベル、前記第２の電圧レベル、および、前記第３の電圧レベルのうち、最も低い電圧レベル（すなわち電位ＶCOM1’）との電位差の絶対値が、液晶の閾値電圧の２倍以下となるような構成としてもよい。
　上記の構成によれば、前記第１の電圧レベル、前記第２の電圧レベル、および、前記第３の電圧レベルのうち、中間の電圧レベルと、前記第１の電圧レベル、前記第２の電圧レベル、および、前記第３の電圧レベルのうち、最も低い電圧レベルとの電位差の絶対値は、液晶の閾値電圧の２倍以下であるため、前記矩形状の電圧信号の電圧レベルが前記第１の電圧レベル、前記第２の電圧レベル、および、前記第３の電圧レベルのうち、何れの電圧レベルであっても、前記液晶の配向が影響を受けないようにすることができる。
　したがって、上記の構成によれば、前記液晶への印加電圧の絶対値がより小さい場合により低輝度となるノーマリーブラック方式において、前記矩形状の電圧信号の電圧レベルが前記第１の電圧レベル、前記第２の電圧レベル、および、前記第３の電圧レベルの何れであっても、黒表示を行うことができるという更なる効果を奏する。
　（表示パネル１の動作例３）
　以下では、図５の（ａ）～（ｄ）を参照して、本実施形態に係る表示パネル１の動作の第３の例について説明する。
　図５の（ａ）は、ソースバスラインＳＬmに供給されるソース信号＃ＳＬmの波形の一例を示すタイミングチャートである。図５の（ａ）に示すように、本動作例におけるソース信号＃ＳＬmの波形は、図３の（ａ）に示すソース信号＃ＳＬmの波形とほぼ同様であるとして説明を行う。
　図５の（ｂ）は、ゲートバスラインＧＬnに供給されるゲート信号＃ＧＬnの波形を示すタイミングチャートである。図５の（ｂ）に示すように、本動作例におけるゲート信号＃ＧＬnの波形は、図３の（ｂ）に示すゲート信号＃ＧＬnの波形と同様であるとして説明を行う。
　図５の（ｃ）は、液晶電極ＰＥn,mの電位ＶPEn,mを示すタイミングチャートである。
　図５の（ｄ）は、対向電極バスラインＣＯＭＬnに供給される対向電極信号＃ＣＯＭＬnの波形を示すタイミングチャートである。図５の（ｄ）に示すように、本動作例における対向電極信号＃ＣＯＭＬnは、連続する２つの垂直走査期間Ｔv’’を１周期として、電位ＶCOM1’’、電位ＶCOM2’’、電位ＶCOM3’’、および、電位ＶCOM4’’をとる信号である。より具体的には、図５の（ｄ）に示すように、対向電極信号＃ＣＯＭＬnは、１垂直走査期間Ｔv’’における期間Ｔ1’’において電位ＶCOM3’’をとり、期間Ｔ2’’において電位ＶCOM1’’をとる。また、対向電極信号＃ＣＯＭＬnは、それに引き続く垂直走査期間Ｔv’における期間Ｔ3’’において電位ＶCOM2’’をとり、期間Ｔ4’’において電位ＶCOM4’’をとる。なお、図５の（ｄ）に示すように、電位ＶCOM1’’、電位ＶCOM2’’、電位ＶCOM3’’、および、電位ＶCOM4’’の具体的な値は、ＶCOM1’’＜ＶCOM2’’＜ＶCOM3’’＜ＶCOM4’’、ＶCOM4’’－ＶCOM3’’＜ＶCOM3’’－ＶCOM1’’、および、ＶCOM2’’－ＶCOM1’’＜ＶCOM4’’－ＶCOM2’’を満たすものとする。
　図５の（ｃ）および（ｄ）に示すように、対向電極信号＃ＣＯＭＬnが、最も高い電位（電位ＶCOM4’’）であるときであって、ゲート信号＃ＧＬnがハイレベルであるときに、液晶ＬＣへの印加電圧は正極性へと変化し、対向電極信号＃ＣＯＭＬnが、最も低い電位（電位ＶCOM1’’）であるときであって、ゲート信号＃ＧＬnがハイレベルであるときに、液晶ＬＣへの印加電圧は負極性へと変化する。
　以下では、本動作例における表示パネル１の画素領域Ｐn,mの各部の動作について、説明する。
　まず、図５の（ｂ）に示すように、時刻ｔ1’’において、ゲート信号＃ＧＬnがローレベルからハイレベルに立ち上がり、一定期間経過後、ローレベルへと立ち下がる。ゲート信号＃ＧＬnがハイレベルである期間において、トランジスタＭn,mは導通状態になる。トランジスタＭn,mが導通状態になると、ソース信号＃ＳＬmが、画素電極ＰＥn,mおよび第１の補助容量電極ＣＥ1n,mに供給される。図５の（ｃ）に示すように、時刻ｔ1’’から時刻ｔ2’’までの期間において、画素電極ＰＥn,mの電位ＶPEn,mは、電位Ｖ1’’から電位Ｖ2’’（Ｖ2’’＞ＶCOM4’’）まで増加する。
　また、時刻ｔ2’’において、対向電極信号＃ＣＯＭＬnが、電位ＶCOM4’’から電位ＶCOM3’’まで立ち下がる。それに伴い、画素電極ＰＥn,mの電位ＶPEn,mは、電位Ｖ2’’から電位Ｖ3’’へと変化する。ここで、電位Ｖ3’’の具体的な値は、
Ｖ3’’＝（ＶCOM3’’－ＶCOM4’’）×ＣLC／ΣＣ＋Ｖ2’’
によって定まる。なお、上述のように、ＶCOM3’’＜ＶCOM4’’であるので、電位Ｖ3’’は、電位Ｖ2’’よりも小さい。
　続いて、時刻ｔ3’’において、対向電極信号＃ＣＯＭＬnが、電位ＶCOM3’’から電位ＶCOM1’’まで立ち下がる。それに伴い、画素電極ＰＥn,mの電位ＶPEn,mは、電位Ｖ3’’から電位Ｖ4’’へと変化する。ここで、電位Ｖ4’’の具体的な値は、
Ｖ4’’＝（ＶCOM1’’－ＶCOM3’’）×ＣLC／ΣＣ＋Ｖ3’’
によって定まる。なお、上述のように、ＶCOM1’’＜ＶCOM3’’であるので、電位Ｖ4’’は、電位Ｖ3’’よりも小さい。
　また、電位Ｖ3’’、電位Ｖ4’’、電位ＶCOM1’’、および、電位ＶCOM3’’は、
Ｖ4’’－ＶCOM1’’－（Ｖ3’’－ＶCOM3’’）＝（ＶCOM3’’－ＶCOM1’’）×（ΣＣ－ＣLC）／ΣＣ
を満たし、上記のように、ＶCOM1’’＜ＶCOM3’’であるので、Ｖ4’’－ＶCOM1’’＞Ｖ3’’－ＶCOM3’’が成り立つ。すなわち、時刻ｔ3’’から時刻ｔ4’’までの期間における画素電極ＰＥn,mの電位ＶPEn,mと対向電極ＥCOMn,mの電位ＶECOMn,mとの電位差は、時刻ｔ2’’から時刻ｔ3’’までの期間における画素電極ＰＥn,mの電位ＶPEn,mと対向電極ＥCOMn,mの電位ＶECOMn,mとの電位差よりも大きい。したがって、時刻ｔ3’’から時刻ｔ4’’までの期間における画素領域Ｐn,mの輝度は、時刻ｔ2’’から時刻ｔ3’’までの期間における画素領域Ｐn,mの輝度よりも大きい。
　続いて、時刻ｔ4’’において、ゲート信号＃ＧＬnがローレベルからハイレベルに立ち上がり、一定期間経過後、ローレベルへと立ち下がる。ゲート信号＃ＧＬnがハイレベルである期間において、トランジスタＭn,mは導通状態になり、ソース信号＃ＳＬmが、画素電極ＰＥn,mおよび第１の補助容量電極ＣＥ1n,mに供給される。
　図５の（ｃ）に示すように、時刻ｔ4’’から時刻ｔ5’’までの期間において、画素電極ＰＥn,mの電位ＶPEn,mは、電位Ｖ4’’から電位Ｖ5’’（Ｖ5’’＜ＶCOM1’’）まで減少する。
　また、時刻ｔ5’’において、対向電極信号＃ＣＯＭＬnが、電位ＶCOM1’’から電位ＶCOM2’’まで立ち上がる。それに伴い、画素電極ＰＥn,mの電位ＶPEn,mは、電位Ｖ5’’から電位Ｖ6’’へと変化する。ここで、電位Ｖ6’’の具体的な値は、
Ｖ6’’＝（ＶCOM2’’－ＶCOM1’’）×ＣLC／ΣＣ＋Ｖ5’’
によって定まる。なお、上述のように、ＶCOM1’’＜ＶCOM2’’であるので、電位Ｖ6’’は、電位Ｖ5’’よりも大きい。
　続いて、時刻ｔ6’’において、対向電極信号＃ＣＯＭＬnが、電位ＶCOM2’’から電位ＶCOM4’’まで立ち上がる。それに伴い、画素電極ＰＥn,mの電位ＶPEn,mは、電位Ｖ6’’から電位Ｖ1’’へと変化する。ここで、電位Ｖ1’’の具体的な値は、
Ｖ1’’＝（ＶCOM4’’－ＶCOM2’’）×ＣLC／ΣＣ＋Ｖ6’’
によって定まる。なお、上述のように、ＶCOM2’’＜ＶCOM4’’であるので、電位Ｖ1’’は、電位Ｖ6’’よりも大きい。
　また、電位Ｖ1’’、電位Ｖ6’’、電位ＶCOM2’’、および、電位ＶCOM4’’は、
ＶCOM4’’－Ｖ1’’－（ＶCOM2’’－Ｖ6’’）＝（ＶCOM4’’－ＶCOM2’’）×（ΣＣ－ＣLC）／ΣＣ
を満たし、上記のように、ＶCOM2’’＜ＶCOM4’’であるので、ＶCOM4’’－Ｖ1’’＞ＶCOM2’’－Ｖ6’’が成り立つ。すなわち、時刻ｔ6’’から時刻ｔ7’’までの期間における画素電極ＰＥn,mの電位ＶPEn,mと対向電極ＥCOMn,mの電位ＶECOMn,mとの電位差は、時刻ｔ5’’から時刻ｔ6’’までの期間における画素電極ＰＥn,mの電位ＶPEn,mと対向電極ＥCOMn,mの電位ＶECOMn,mとの電位差よりも大きい。したがって、時刻ｔ6’’から時刻ｔ7’’までの期間における画素領域Ｐn,mの輝度は、時刻ｔ5’’から時刻ｔ6’’までの期間における画素領域Ｐn,mの輝度よりも大きい。
　時刻ｔ7’’以降の動作は、上述した時刻ｔ1’’以降の動作と同様である。
　なお、上記の動作例においては、時刻ｔ2’’において、対向電極信号＃ＣＯＭＬnが、電位ＶCOM4’’から電位ＶCOM3’’まで立ち下がり、時刻ｔ5’’において、対向電極信号＃ＣＯＭＬnが、電位ＶCOM1’’から電位ＶCOM2’’まで立ち上がる場合について説明を行ったが、より一般には、対向電極信号＃ＣＯＭＬnは、時刻ｔ2’’から数水平期間（水平期間Ｔhの複数倍の期間）が経過するまでの間に電位ＶCOM4’’から電位ＶCOM3’’まで立ち下がり、時刻ｔ5’’から数水平期間（水平期間Ｔhの複数倍の期間）が経過するまでの間に電位ＶCOM1’’から電位ＶCOM2’’まで立ち上がる。
　以上のように、本動作例においては、前記対向電極ドライバ１４は、前記１走査期間（垂直走査期間Ｔv’’）において、前記任意の対向電極バスラインＣＯＭＬnに対し、前記第１の電圧レベルと、前記第２の電圧レベルと、前記第１の電圧レベルおよび前記第２の電圧レベルの何れとも異なる第３の電圧レベルとからなる矩形状の電圧信号を供給し、前記１走査期間の次の１走査期間において、前記第１の電圧レベル、前記第２の電圧レベル、および、前記第３の電圧レベルのうち、何れか２つの電圧レベルと、前記第１の電圧レベル、前記第２の電圧レベル、および、前記第３の電圧レベルの何れとも異なる第４の電圧レベルとからなる矩形状の電圧信号を供給する。
　すなわち、本動作例においては、前記対向電極ドライバ１４は、連続する２垂直走査期間において、電位ＶCOM1’’、電位ＶCOM2’’、電位ＶCOM3’’、および、電位ＶCOM4’’からなる矩形状の電圧信号（対向電極信号＃ＣＯＭＬn）を供給する。
　上記の構成によれば、前記対向電極ドライバは、前記１走査期間において、前記任意の対向電極バスラインに対し、前記導通信号に同期して、前記第１の電圧レベルと、前記第２の電圧レベルと、前記第１の電圧レベルおよび前記第２の電圧レベルの何れとも異なる第３の電圧レベルとからなる矩形状の電圧信号を供給することができるので、上記１走査期間において、上記画素電極に印加される電圧レベルは、３値に変化する。換言すれば、上記１走査期間において、上記画素電極に印加される電圧レベルは、２回遷移する。上記１走査期間における上記電圧レベルの第１回目の遷移によって、上記電圧レベルの第１回目の遷移後において上記液晶に印加される電圧を、上記電圧レベルの第１回目の遷移後における表示に好適なものとし、上記電圧レベルの第２回目の遷移によって、高輝度と低輝度との切り替えを行うことができる。
　したがって、上記の構成によれば、動画ボケの現象を効果的に抑制しつつ、より高輝度な表示が可能となる。
　さらに、上記の構成によれば、前記１走査期間の次の１走査期間において、前記第１の電圧レベル、前記第２の電圧レベル、および、前記第３の電圧レベルのうち、何れか２つの電圧レベルと、前記第１の電圧レベル、前記第２の電圧レベル、および、前記第３の電圧レベルの何れとも異なる第４の電圧レベルとからなる矩形状の電圧信号を供給することができるので、前記１走査期間の次の１走査期間において、前記第１の電圧レベル、前記第２の電圧レベル、および、前記第３の電圧レベルとからなる矩形状の電圧信号を供給する場合に比べて、高輝度と低輝度の輝度レベルの調整をより柔軟に行うことができる。
　したがって、上記の構成によれば、上記動画ボケの現象をより一層効果的に抑制しつつ、高輝度な表示を行うことができる。
　また、本動作例においては、前記１走査期間（垂直走査期間Ｔv’’）における最初の前記電圧レベルの遷移の前後における前記電圧レベルの電位差の絶対値|ＶCOM4’’－ＶCOM3’’|は、前記１走査期間における次の前記電圧レベルの遷移の前後における前記電圧レベルの電位差の絶対値|ＶCOM3’’－ＶCOM1’’|よりも小さい。ここで、記号｜ａ｜はａの絶対値を表すものとする。
　したがって、本動作例においては、時刻ｔ3’’における対向電極信号＃ＣＯＭＬnの電圧レベルの遷移に伴う画素領域Ｐn,mの輝度の変化を、時刻ｔ2’’における対向電極信号＃ＣＯＭＬnの電圧レベルの遷移に伴う画素領域Ｐn,mの輝度の変化よりも大きくすることができる。
　したがって、本動作例においては、上記動画ボケの現象をより効果的に抑制することができる。また、時刻ｔ5’’から時刻ｔ8’’までの１垂直走査期間Ｔv’’についても同様である。
　また、本動作例においては、前記矩形状の電圧信号（対向電極信号＃ＣＯＭＬn）は、前記１走査期間（垂直走査期間Ｔv’’）の少なくとも１０パーセントの期間において、前記第１の電圧レベル、前記第２の電圧レベル、前記第３の電圧レベル、または、前記第４の電圧レベルのうち、何れかの電圧レベル（すなわち電位ＶCOM1’’、電位ＶCOM2’’、電位ＶCOM3’’、および、電位ＶCOM4’’のうち何れかの電圧レベル）をとる、ことが好ましい。
　上記の構成によれば、前記矩形状の電圧信号は、前記１走査期間の少なくとも１０パーセントの期間において、前記第１の電圧レベル、前記第２の電圧レベル、前記第３の電圧レベル、または、前記第４の電圧レベルのうち、何れかの電圧レベルをとるため、上記動画ボケの現象を効果的に抑制することができる。
　また、本発明に係る表示パネルにおいては、前記１走査期間において、最初の前記電圧レベルの遷移後における前記画素電極の電位と前記対向電極の電位との差によって表される前記液晶への印加電圧の極性と、次の前記電圧レベルの遷移後における前記画素電極の電位と前記対向電極の電位との差によって表される前記液晶への印加電圧の極性とは、互いに異なった極性である、ことが好ましい。
　上記の構成によれば、前記１走査期間において、最初の前記電圧レベルの遷移後であっても、次の前記電圧レベルの遷移後であっても、前記液晶への印加電圧の絶対値を十分に小さくすることができる。
　したがって、上記の構成によれば、前記液晶への印加電圧の絶対値がより小さい場合により低輝度となるノーマリーブラック方式において、前記１走査期間における最初の前記電圧レベルの遷移後であっても、次の前記電圧レベルの遷移後であっても、十分に低輝度な黒表示を行うことができるという更なる効果を奏する。
　また、本発明に係る表示パネルにおいては、前記１走査期間（垂直走査期間Ｔv’’）において、最初の前記電圧レベルの遷移（対向電極＃ＣＯＭＬnの時刻ｔ2’’における電位ＶCOM4’’から電位ＶCOM3’’への遷移）後における前記画素電極の電位と前記対向電極の電位との差によって表される前記液晶への印加電圧の極性と、次の前記電圧レベルの遷移（対向電極＃ＣＯＭＬnの時刻ｔ3’’における電位ＶCOM3’’から電位ＶCOM1’’への遷移）後における前記画素電極の電位と前記対向電極の電位との差によって表される前記液晶への印加電圧の極性とは、互いに異なった極性となるような構成としてもよい。
　上記の構成によれば、前記１走査期間において、最初の前記電圧レベルの遷移後であっても、次の前記電圧レベルの遷移後であっても、前記液晶への印加電圧の絶対値を十分に小さくすることができる。
　したがって、上記の構成によれば、前記液晶への印加電圧の絶対値がより小さい場合により低輝度となるノーマリーブラック方式において、前記１走査期間における最初の前記電圧レベルの遷移後であっても、次の前記電圧レベルの遷移後であっても、十分に低輝度な黒表示を行うことができる。
　また、本発明に係る表示パネルにおいては、前記第１の電圧レベル、前記第２の電圧レベル、前記第３の電圧レベル、および、前記第４の電圧レベルのうち、２番目に低い電圧レベル（すなわち電位ＶCOM2’’）と、前記第１の電圧レベル、前記第２の電圧レベル、前記第３の電圧レベル、および、前記第４の電圧レベルのうち、最も高い電圧レベル（すなわち電位ＶCOM4’’）との電位差の絶対値が、液晶の閾値電圧の２倍以下となるような構成としてもよい。
　上記の構成によれば、前記第１の電圧レベル、前記第２の電圧レベル、前記第３の電圧レベル、および、前記第４の電圧レベルのうち、２番目に低い電圧レベルと、前記第１の電圧レベル、前記第２の電圧レベル、前記第３の電圧レベル、および、前記第４の電圧レベルのうち、最も高い電圧レベルとの電位差の絶対値は、液晶の閾値電圧の２倍以下であるため、前記矩形状の電圧信号の電圧レベルが前記第１の電圧レベル、前記第２の電圧レベル、前記第３の電圧レベル、および、前記第４の電圧レベルのうち、最も低い電圧レベルであっても、前記第１の電圧レベル、前記第２の電圧レベル、前記第３の電圧レベル、および、前記第４の電圧レベルのうち、最も高い電圧レベルであっても、前記液晶の配向が影響を受けないようにすることができる。
　したがって、上記の構成によれば、前記液晶への印加電圧の絶対値がより小さい場合により低輝度となるノーマリーブラック方式において、前記矩形状の電圧信号の電圧レベルが前記第１の電圧レベル、前記第２の電圧レベル、前記第３の電圧レベル、および、前記第４の電圧レベルの何れであっても、黒表示を行うことができる。
　（表示パネル１の動作例４）
　以下では、図６の（ａ）～（ｄ）を参照して、本実施形態に係る表示パネル１の動作の第４の例について説明する。
　図６の（ａ）は、ソースバスラインＳＬmに供給されるソース信号＃ＳＬmの波形の一例を示すタイミングチャートである。図６の（ａ）に示すように、本動作例におけるソース信号＃ＳＬmの波形は、図３の（ａ）に示すソース信号＃ＳＬmの波形とほぼ同様であるとして説明を行う。
　図６の（ｂ）は、ゲートバスラインＧＬnに供給されるゲート信号＃ＧＬnの波形を示すタイミングチャートである。図６の（ｂ）に示すように、本動作例におけるゲート信号＃ＧＬnの波形は、図３の（ｂ）に示すゲート信号＃ＧＬnの波形と同様であるとして説明を行う。
　図６の（ｃ）は、液晶電極ＰＥn,mの電位ＶPEn,mを示すタイミングチャートである。
　図６の（ｄ）は、対向電極バスラインＣＯＭＬnに供給される対向電極信号＃ＣＯＭＬnの波形を示すタイミングチャートである。図６の（ｄ）に示すように、本動作例における対向電極信号＃ＣＯＭＬnは、連続する２つの垂直走査期間Ｔvを１周期として、電位ＶCOM11、電位ＶCOM12をとる信号である。より具体的には、図６の（ｄ）に示すように、対向電極信号＃ＣＯＭＬnは、１垂直走査期間Ｔvにおける期間Ｔ11において電位ＶCOM11をとり、期間Ｔ12における時刻ｔ13から時刻ｔ14において電位ＶCOM12をとり、期間Ｔ12における時刻ｔ14から時刻ｔ15において電位ＶCOM11をとる。また、対向電極信号＃ＣＯＭＬnは、それに引き続く垂直走査期間Ｔvにおける期間Ｔ13において電位ＶCOM12をとり、期間Ｔ14における時刻ｔ16から時刻ｔ17において電位ＶCOM11をとり、期間Ｔ14における時刻ｔ17から時刻ｔ18において電位ＶCOM12をとる。なお、図６の（ｄ）に示すように、電位ＶCOM11、および、電位ＶCOM12の具体的な値は、ＶCOM11＜ＶCOM12を満たすものとする。
　以下では、本動作例における表示パネル１の画素領域Ｐn,mの各部の動作について、説明する。
　まず、図６の（ｂ）に示すように、時刻ｔ11において、ゲート信号＃ＧＬnがローレベルからハイレベルに立ち上がり、一定期間経過後、ローレベルへと立ち下がる。ゲート信号＃ＧＬnがハイレベルである期間において、トランジスタＭn,mは導通状態になる。トランジスタＭn,mが導通状態になると、ソース信号＃ＳＬmが、画素電極ＰＥn,mおよび第１の補助容量電極ＣＥ1n,mに供給される。図６の（ｃ）に示すように、時刻ｔ11から時刻ｔ12までの期間において、画素電極ＰＥn,mの電位ＶPEn,mは、電位Ｖ11から電位Ｖ12（Ｖ12＞ＶCOM12）まで増加する。
　また、時刻ｔ12において、対向電極信号＃ＣＯＭＬnが、電位ＶCOM12から電位ＶCOM11まで立ち下がる。それに伴い、画素電極ＰＥn,mの電位ＶPEn,mは、電位Ｖ12から電位Ｖ13へと変化する。ここで、電位Ｖ13の具体的な値は、
Ｖ13＝（ＶCOM11－ＶCOM12）×ＣLC／ΣＣ＋Ｖ12
によって定まる。なお、上述のように、ＶCOM11＜ＶCOM12であるので、電位Ｖ13は、電位Ｖ12よりも小さい。
　続いて、時刻ｔ13において、対向電極信号＃ＣＯＭＬnが、電位ＶCOM11から電位ＶCOM12まで立ち上がる。それに伴い、画素電極ＰＥn,mの電位ＶPEn,mは、電位Ｖ13から電位Ｖ12へと変化する。
　また、電位Ｖ12、電位Ｖ13、電位ＶCOM11、および、電位ＶCOM12は、
Ｖ12－ＶCOM12－（Ｖ13－ＶCOM11）＝（ＶCOM11－ＶCOM12）×（ΣＣ－ＣLC）／ΣＣ
を満たし、上記のように、ＶCOM11＜ＶCOM12であるので、Ｖ12－ＶCOM12＜Ｖ13－ＶCOM11が成り立つ。すなわち、時刻ｔ13から時刻ｔ14までの期間における画素電極ＰＥn,mの電位ＶPEn,mと対向電極ＥCOMn,mの電位ＶECOMn,mとの電位差は、時刻ｔ12から時刻ｔ13までの期間における画素電極ＰＥn,mの電位ＶPEn,mと対向電極ＥCOMn,mの電位ＶECOMn,mとの電位差よりも小さい。したがって、時刻ｔ13から時刻ｔ14までの期間における画素領域Ｐn,mの輝度は、時刻ｔ12から時刻ｔ13までの期間における画素領域Ｐn,mの輝度よりも小さい。
　続いて、時刻ｔ14において、ゲート信号＃ＧＬnがローレベルからハイレベルに立ち上がり、一定期間経過後、ローレベルへと立ち下がる。ゲート信号＃ＧＬnがハイレベルである期間において、トランジスタＭn,mは導通状態になり、ソース信号＃ＳＬmが、画素電極ＰＥn,mおよび第１の補助容量電極ＣＥ1n,mに供給される。また、時刻ｔ14において、対向電極信号＃ＣＯＭＬnが、電位ＶCOM12から電位ＶCOM11まで立ち下がる。
　図６の（ｃ）に示すように、時刻ｔ14から時刻ｔ15までの期間において、画素電極ＰＥn,mの電位ＶPEn,mは、電位Ｖ12から、電位Ｖ11（Ｖ11＜ＶCOM11）まで減少する。
　また、時刻ｔ15において、対向電極信号＃ＣＯＭＬnが、電位ＶCOM11から電位ＶCOM12まで立ち上がる。それに伴い、画素電極ＰＥn,mの電位ＶPEn,mは、電位Ｖ11から電位Ｖ14へと変化する。ここで、電位Ｖ14の具体的な値は、
Ｖ14＝（ＶCOM12－ＶCOM11）×ＣLC／ΣＣ＋Ｖ11
によって定まる。なお、上述のように、ＶCOM11＜ＶCOM12であるので、電位Ｖ14は、電位Ｖ11よりも大きい。
　続いて、時刻ｔ16において、対向電極信号＃ＣＯＭＬnが、電位ＶCOM12から電位ＶCOM11へと立ち下がる。それに伴い、画素電極ＰＥn,mの電位ＶPEn,mは、電位Ｖ14から電位Ｖ11へと変化する。
　また、電位Ｖ11、電位Ｖ14、電位ＶCOM11、および、電位ＶCOM12は、
ＶCOM11－Ｖ11－（ＶCOM12－Ｖ14）＝（ＶCOM11－ＶCOM12）×ＣCS／ΣＣ
を満たし、上記のように、ＶCOM11＜ＶCOM12であるので、ＶCOM11－Ｖ11＜ＶCOM12－Ｖ14が成り立つ。すなわち、時刻ｔ16から時刻ｔ17までの期間における画素電極ＰＥn,mの電位ＶPEn,mと対向電極ＥCOMn,mの電位ＶECOMn,mとの電位差は、時刻ｔ15から時刻ｔ16までの期間における画素電極ＰＥn,mの電位ＶPEn,mと対向電極ＥCOMn,mの電位ＶECOMn,mとの電位差よりも小さい。したがって、時刻ｔ16から時刻ｔ17までの期間における画素領域Ｐn,mの輝度は、時刻ｔ15から時刻ｔ16までの期間における画素領域Ｐn,mの輝度よりも小さい。
　続いて、時刻ｔ17において、ゲート信号＃ＧＬnがローレベルからハイレベルに立ち上がり、一定期間経過後、ローレベルへと立ち下がる。また、時刻ｔ17において、対向電極信号＃ＣＯＭＬnが、電位ＶCOM11から電位ＶCOM12まで立ち上がる。時刻ｔ17以降の動作は、上述した時刻ｔ11以降の動作と同様である。
　なお、上記の動作例においては、対向電極信号＃ＣＯＭＬnが、時刻ｔ12において、電位ＶCOM12から電位ＶCOM11まで立ち下がり、時刻ｔ15において、電位ＶCOM11から電位ＶCOM12まで立ち上がる場合について説明を行ったが、より一般には、対向電極信号＃ＣＯＭＬnは、時刻ｔ12から数水平期間（水平期間Ｔhの複数倍の期間）が経過するまでの間に電位ＶCOM12から電位ＶCOM11まで立ち下がり、時刻ｔ15から数水平期間（水平期間Ｔhの複数倍の期間）が経過するまでの間に電位ＶCOM11から電位ＶCOM12まで立ち上がる。
　また、上記の動作例においては、対向電極信号＃ＣＯＭＬnが、時刻ｔ14において、電位ＶCOM12から電位ＶCOM11まで立ち下がる場合について説明を行ったが、より一般には、対向電極信号＃ＣＯＭＬnは、時刻ｔ13から時刻ｔ15までの間に電位ＶCOM12から電位ＶCOM11まで立ち下がる。
　本動作例のように、本発明に係る表示パネル１は、１垂直走査期間の後半における画素領域Ｐn,mの輝度が当該１垂直走査期間の前半における画素領域Ｐn,mの輝度よりも小さくなるように対向電極信号＃ＣＯＭＬnを供給することによっても、１垂直走査期間における画素領域Ｐn,mの輝度の変化を生じせしめることができる。
　したがって、本動作例においても、上記動画ボケの現象を抑制することができる。
　（表示パネル１の動作例５）
　以下では、図７の（ａ）～（ｄ）を参照して、本実施形態に係る表示パネル１の動作の第５の例について説明する。
　図７の（ａ）は、ソースバスラインＳＬmに供給されるソース信号＃ＳＬmの波形の一例を示すタイミングチャートである。図７の（ａ）に示すように、本動作例におけるソース信号＃ＳＬmの波形は、図３の（ａ）に示すソース信号＃ＳＬmの波形とほぼ同様であるとして説明を行う。
　図７の（ｂ）は、ゲートバスラインＧＬnに供給されるゲート信号＃ＧＬnの波形を示すタイミングチャートである。図７の（ｂ）に示すように、本動作例におけるゲート信号＃ＧＬnの波形は、図３の（ｂ）に示すゲート信号＃ＧＬnの波形と同様であるとして説明を行う。
　図７の（ｃ）は、液晶電極ＰＥn,mの電位ＶPEn,mを示すタイミングチャートである。
　図７の（ｄ）は、対向電極バスラインＣＯＭＬnに供給される対向電極信号＃ＣＯＭＬnの波形を示すタイミングチャートである。図７の（ｄ）に示すように、本動作例における対向電極信号＃ＣＯＭＬnは、連続する２つの垂直走査期間Ｔv’を１周期として、電位ＶCOM11’、電位ＶCOM12’、および、電位ＶCOM13’をとる信号である。より具体的には、図７の（ｄ）に示すように、対向電極信号＃ＣＯＭＬnは、１垂直走査期間Ｔv’における期間Ｔ11’において電位ＶCOM11’をとり、期間Ｔ12’における時刻ｔ13’から時刻ｔ14’において電位ＶCOM12’をとり、期間Ｔ12’における時刻ｔ14’から時刻ｔ15’において電位ＶCOM11’をとる。また、対向電極信号＃ＣＯＭＬnは、それに引き続く垂直走査期間Ｔv’における期間Ｔ13’において電位ＶCOM13’をとり、期間Ｔ14’における時刻ｔ16’から時刻ｔ17’において電位ＶCOM12’をとり、期間Ｔ14’における時刻ｔ17’から時刻ｔ18’において電位ＶCOM13’をとる。なお、図７の（ｄ）に示すように、電位ＶCOM11’、電位ＶCOM12’、および、電位ＶCOM13’の具体的な値は、ＶCOM11’＜ＶCOM12’＜ＶCOM13’を満たすものとする。
　以下では、本動作例における表示パネル１の画素領域Ｐn,mの各部の動作について、説明する。
　まず、図７の（ｂ）に示すように、時刻ｔ11’において、ゲート信号＃ＧＬnがローレベルからハイレベルに立ち上がり、一定期間経過後、ローレベルへと立ち下がる。ゲート信号＃ＧＬnがハイレベルである期間において、トランジスタＭn,mは導通状態になる。トランジスタＭn,mが導通状態になると、ソース信号＃ＳＬmが、画素電極ＰＥn,mおよび第１の補助容量電極ＣＥ1n,mに供給される。図７の（ｃ）に示すように、時刻ｔ11’から時刻ｔ12’までの期間において、画素電極ＰＥn,mの電位ＶPEn,mは、電位Ｖ11’から電位Ｖ12’（Ｖ12’＞ＶCOM13’）まで増加する。
　また、時刻ｔ12’において、対向電極信号＃ＣＯＭＬnが、電位ＶCOM13’から電位ＶCOM11’まで立ち下がる。それに伴い、画素電極ＰＥn,mの電位ＶPEn,mは、電位Ｖ12’から電位Ｖ13’へと変化する。ここで、電位Ｖ13’の具体的な値は、
Ｖ13’＝（ＶCOM11’－ＶCOM13’）×ＣLC／ΣＣ＋Ｖ12’
によって定まる。なお、上述のように、ＶCOM11’＜ＶCOM13’であるので、電位Ｖ13’は、電位Ｖ12’よりも小さい。
　続いて、時刻ｔ13’において、対向電極信号＃ＣＯＭＬnが、電位ＶCOM11’から電位ＶCOM12’まで立ち上がる。それに伴い、画素電極ＰＥn,mの電位ＶPEn,mは、電位Ｖ13’から電位Ｖ14’へと変化する。ここで、電位Ｖ14’の具体的な値は、
Ｖ14’＝（ＶCOM12’－ＶCOM11’）×ＣLC／ΣＣ＋Ｖ13’
によって定まる。なお、上述のように、ＶCOM11’＜ＶCOM12’であるので、電位Ｖ14’は、電位Ｖ13’よりも大きい。
　また、電位Ｖ13’、電位Ｖ14’、電位ＶCOM11’、および、電位ＶCOM12’は、
Ｖ14’－ＶCOM12’－（Ｖ13’－ＶCOM11’）＝（ＶCOM11’－ＶCOM12’）×（ΣＣ－ＣLC）／ΣＣ
を満たし、上記のように、ＶCOM11’＜ＶCOM12’であるので、Ｖ14’－ＶCOM12’＜Ｖ13’－ＶCOM11’が成り立つ。すなわち、時刻ｔ13’から時刻ｔ14’までの期間における画素電極ＰＥn,mの電位ＶPEn,mと対向電極ＥCOMn,mの電位ＶECOMn,mとの電位差は、時刻ｔ12’から時刻ｔ13’までの期間における画素電極ＰＥn,mの電位ＶPEn,mと対向電極ＥCOMn,mの電位ＶECOMn,mとの電位差よりも小さい。したがって、時刻ｔ13’から時刻ｔ14’までの期間における画素領域Ｐn,mの輝度は、時刻ｔ12’から時刻ｔ13’までの期間における画素領域Ｐn,mの輝度よりも小さい。
　続いて、時刻ｔ14’において、ゲート信号＃ＧＬnがローレベルからハイレベルに立ち上がり、一定期間経過後、ローレベルへと立ち下がる。ゲート信号＃ＧＬnがハイレベルである期間において、トランジスタＭn,mは導通状態になり、ソース信号＃ＳＬmが、画素電極ＰＥn,mおよび第１の補助容量電極ＣＥ1n,mに供給される。また、時刻ｔ14’において、対向電極信号＃ＣＯＭＬnが、電位ＶCOM12’から電位ＶCOM11’まで立ち下がる。
　図７の（ｃ）に示すように、時刻ｔ14’から時刻ｔ15’までの期間において、画素電極ＰＥn,mの電位ＶPEn,mは、電位Ｖ14’から電位Ｖ15’（Ｖ15’＜ＶCOM11’）まで減少する。
　また、時刻ｔ15’において、対向電極信号＃ＣＯＭＬnが、電位ＶCOM11’から電位ＶCOM13’まで立ち上がる。それに伴い、画素電極ＰＥn,mの電位ＶPEn,mは、電位Ｖ15’から電位Ｖ16’へと変化する。ここで、電位Ｖ16’の具体的な値は、
Ｖ16’＝（ＶCOM13’－ＶCOM11’）×ＣLC／ΣＣ＋Ｖ15’
によって定まる。なお、上述のように、ＶCOM11’＜ＶCOM13’であるので、電位Ｖ16’は、電位Ｖ15’よりも大きい。
　続いて、時刻ｔ16’において、対向電極信号＃ＣＯＭＬnが、電位ＶCOM13’から電位ＶCOM12’へと立ち下がる。それに伴い、画素電極ＰＥn,mの電位ＶPEn,mは、電位Ｖ16’から電位Ｖ11’へと変化する。ここで、電位Ｖ11’の具体的な値は、
Ｖ11’＝（ＶCOM12’－ＶCOM13’）×ＣLC／ΣＣ＋Ｖ16’
によって定まる。なお、上述のように、ＶCOM12’＜ＶCOM13’であるので、電位Ｖ11’は、電位Ｖ16’よりも小さい。
　また、電位Ｖ11’、電位Ｖ16’、電位ＶCOM12’、および、電位ＶCOM13’は、
ＶCOM12’－Ｖ11’－（ＶCOM13’－Ｖ16’）＝（ＶCOM12’－ＶCOM13’）×（ΣＣ－ＣLC）／ΣＣ
を満たし、上記のように、ＶCOM12’＜ＶCOM13’であるので、ＶCOM12’－Ｖ11’＜ＶCOM13’－Ｖ16’が成り立つ。すなわち、時刻ｔ16’から時刻ｔ17’までの期間における画素電極ＰＥn,mの電位ＶPEn,mと対向電極ＥCOMn,mの電位ＶECOMn,mとの電位差は、時刻ｔ15’から時刻ｔ16’までの期間における画素電極ＰＥn,mの電位ＶPEn,mと対向電極ＥCOMn,mの電位ＶECOMn,mとの電位差よりも小さい。したがって、時刻ｔ16’から時刻ｔ17’までの期間における画素領域Ｐn,mの輝度は、時刻ｔ15’から時刻ｔ16’までの期間における画素領域Ｐn,mの輝度よりも小さい。
　続いて、時刻ｔ17’において、ゲート信号＃ＧＬnがローレベルからハイレベルに立ち上がり、一定期間経過後、ローレベルへと立ち下がる。また、時刻ｔ17’において、対向電極信号＃ＣＯＭＬnが、電位ＶCOM12’から電位ＶCOM13’まで立ち上がる。時刻ｔ17’以降の動作は、上述した時刻ｔ11’以降の動作と同様である。
　なお、上記の動作例においては、対向電極信号＃ＣＯＭＬnが、時刻ｔ12’において、電位ＶCOM13’から電位ＶCOM11’まで立ち下がり、時刻ｔ15’において、電位ＶCOM11’から電位ＶCOM13’まで立ち上がる場合について説明を行ったが、より一般には、対向電極信号＃ＣＯＭＬnは、時刻ｔ12’から数水平期間（水平期間Ｔhの複数倍の期間）が経過するまでの間に電位ＶCOM13’から電位ＶCOM11’まで立ち下がり、時刻ｔ15’から数水平期間（水平期間Ｔhの複数倍の期間）が経過するまでの間に電位ＶCOM11’から電位ＶCOM13’まで立ち上がる。
　また、上記の動作例においては、対向電極信号＃ＣＯＭＬnが、時刻ｔ14’において、電位ＶCOM12’から電位ＶCOM11’まで立ち下がる場合について説明を行ったが、より一般には、対向電極信号＃ＣＯＭＬnは、時刻ｔ13’から時刻ｔ15’までの間に電位ＶCOM12’から電位ＶCOM11’まで立ち下がる。
　本動作例のように、本発明に係る表示パネル１は、１垂直走査期間の後半における画素領域Ｐn,mの輝度が当該１垂直走査期間の前半における画素領域Ｐn,mの輝度よりも小さくなるように対向電極信号＃ＣＯＭＬnを供給することによっても、１垂直走査期間における画素領域Ｐn,mの輝度の変化を生じせしめることができる。
　したがって、本動作例においても、上記動画ボケの現象を抑制することができる。また、本動作例においては、対向電極信号＃ＣＯＭＬnは、３値の電圧レベルをとる。したがって、上述した動作例４に比べて、より効果的に上記動画ボケの現象を抑制することができる。
　（表示パネル１の動作例６）
　以下では、図８の（ａ）～（ｄ）を参照して、本実施形態に係る表示パネル１の動作の第６の例について説明する。
　図８の（ａ）は、ソースバスラインＳＬmに供給されるソース信号＃ＳＬmの波形の一例を示すタイミングチャートである。図８の（ａ）に示すように、本動作例におけるソース信号＃ＳＬmの波形は、図３の（ａ）に示すソース信号＃ＳＬmの極性を反転させた波形であるとして説明を行う。
　図８の（ｂ）は、ゲートバスラインＧＬnに供給されるゲート信号＃ＧＬnの波形を示すタイミングチャートである。図８の（ｂ）に示すように、本動作例におけるゲート信号＃ＧＬnの波形は、図３の（ｂ）に示すゲート信号＃ＧＬnの波形とほぼ同様であるとして説明を行う。
　図８の（ｃ）は、液晶電極ＰＥn,mの電位ＶPEn,mを示すタイミングチャートである。
　図８の（ｄ）は、対向電極バスラインＣＯＭＬnに供給される対向電極信号＃ＣＯＭＬnの波形を示すタイミングチャートである。図８の（ｄ）に示すように、本動作例における対向電極信号＃ＣＯＭＬnは、連続する２つの垂直走査期間Ｔv’’を１周期として、電位ＶCOM11’’、電位ＶCOM12’’、電位ＶCOM13’’、および、電位ＶCOM14’’をとる信号である。より具体的には、図８の（ｄ）に示すように、対向電極信号＃ＣＯＭＬnは、１垂直走査期間Ｔv’’における期間Ｔ11’’において電位ＶCOM11’をとり、期間Ｔ12’’における時刻ｔ13’’から時刻ｔ14’’において電位ＶCOM13’’をとり、期間Ｔ12’’における時刻ｔ14’’から時刻ｔ16’’において電位ＶCOM11’’をとる。また、対向電極信号＃ＣＯＭＬnは、それに引き続く垂直走査期間Ｔv’’における期間Ｔ13’’において電位ＶCOM14’’をとり、期間Ｔ14’’における時刻ｔ17’’から時刻ｔ18’’において電位ＶCOM12’’をとり、期間Ｔ14’’における時刻ｔ18’’から時刻ｔ20’’において電位ＶCOM14’’をとる。なお、図８の（ｄ）に示すように、電位ＶCOM11’’、電位ＶCOM12’’、電位ＶCOM13’’、および、電位ＶCOM14’’の具体的な値は、ＶCOM11’’＜ＶCOM12’’＜ＶCOM13’’＜ＶCOM14’’を満たすものとする。
　以下では、本動作例における表示パネル１の画素領域Ｐn,mの各部の動作について、説明する。
　まず、図８の（ｂ）に示すように、時刻ｔ11’’において、ゲート信号＃ＧＬnがローレベルからハイレベルに立ち上がり、一定期間経過後、ローレベルへと立ち下がる。ゲート信号＃ＧＬnがハイレベルである期間において、トランジスタＭn,mは導通状態になる。トランジスタＭn,mが導通状態になると、ソース信号＃ＳＬmが、画素電極ＰＥn,mおよび第１の補助容量電極ＣＥ1n,mに供給される。図８の（ｃ）に示すように、時刻ｔ11’’から時刻ｔ12’’までの期間において、画素電極ＰＥn,mの電位ＶPEn,mは、電位Ｖ11’’から電位Ｖ12’’（Ｖ12’’＜ＶCOM14’’）まで減少する。
　また、時刻ｔ12’’において、対向電極信号＃ＣＯＭＬnが、電位ＶCOM14’’から電位ＶCOM11’’まで立ち下がる。それに伴い、画素電極ＰＥn,mの電位ＶPEn,mは、電位Ｖ12’’から電位Ｖ13’’へと変化する。ここで、電位Ｖ13’’の具体的な値は、
Ｖ13’’＝（ＶCOM11’’－ＶCOM14’’）×ＣLC／ΣＣ＋Ｖ12’’
によって定まる。なお、上述のように、ＶCOM11’’＜ＶCOM14’’であるので、電位Ｖ13’’は、電位Ｖ12’’よりも小さい。
　続いて、時刻ｔ13’’において、対向電極信号＃ＣＯＭＬnが、電位ＶCOM11’’から電位ＶCOM13’’まで立ち上がる。それに伴い、画素電極ＰＥn,mの電位ＶPEn,mは、電位Ｖ13’’から電位Ｖ14’’へと変化する。ここで、電位Ｖ14’’の具体的な値は、
Ｖ14’’＝（ＶCOM13’’－ＶCOM11’’）×ＣLC／ΣＣ＋Ｖ13’’
によって定まる。なお、上述のように、ＶCOM11’’＜ＶCOM13’’であるので、電位Ｖ14’’は、電位Ｖ13’’よりも大きい。
　また、電位Ｖ13’’、電位Ｖ14’’、電位ＶCOM11’’、および、電位ＶCOM13’’は、
ＶCOM13’’－Ｖ14’’－（ＶCOM11’’－Ｖ13’’）＝（ＶCOM13’’－ＶCOM11’’）×（ΣＣ－ＣLC）／ΣＣ
を満たし、上記のように、ＶCOM11’’＜ＶCOM13’’であるので、ＶCOM13’’－Ｖ14’’＞ＶCOM11’’－Ｖ13’’が成り立つ。すなわち、時刻ｔ13’’から時刻ｔ14’’までの期間における画素電極ＰＥn,mの電位ＶPEn,mと対向電極ＥCOMn,mの電位ＶECOMn,mとの電位差は、時刻ｔ12’’から時刻ｔ13’’までの期間における画素電極ＰＥn,mの電位ＶPEn,mと対向電極ＥCOMn,mの電位ＶECOMn,mとの電位差よりも大きい。したがって、時刻ｔ13’’から時刻ｔ14’’までの期間における画素領域Ｐn,mの輝度は、時刻ｔ12’’から時刻ｔ13’’までの期間における画素領域Ｐn,mの輝度よりも大きい。
　続いて、時刻ｔ14’’において、対向電極信号＃ＣＯＭＬnが、電位ＶCOM13’’から電位ＶCOM11’’まで立ち下がる。それに伴い、画素電極ＰＥn,mの電位ＶPEn,mは、電位Ｖ14’’から電位Ｖ13’’へと変化する。
　続いて、時刻ｔ15’’において、ゲート信号＃ＧＬnがローレベルからハイレベルに立ち上がり、一定期間経過後、ローレベルへと立ち下がる。ゲート信号＃ＧＬnがハイレベルである期間において、トランジスタＭn,mは導通状態になり、ソース信号＃ＳＬmが、画素電極ＰＥn,mおよび第１の補助容量電極ＣＥ1n,mに供給される。
　図８の（ｃ）に示すように、時刻ｔ14’’から時刻ｔ15’’までの期間において、画素電極ＰＥn,mの電位ＶPEn,mは、電位Ｖ14’’から電位Ｖ15’’（Ｖ15’’＞ＶCOM11’’）まで増加する。
　また、時刻ｔ16’’において、対向電極信号＃ＣＯＭＬnが、電位ＶCOM11’’から電位ＶCOM14’’まで立ち上がる。それに伴い、画素電極ＰＥn,mの電位ＶPEn,mは、電位Ｖ15’’から電位Ｖ11’’へと変化する。ここで、電位Ｖ11’’の具体的な値は、
Ｖ11’’＝（ＶCOM14’’－ＶCOM11’’）×ＣLC／ΣＣ＋Ｖ15’’
によって定まる。なお、上述のように、ＶCOM11’’＜ＶCOM14’’であるので、電位Ｖ11’’は、電位Ｖ15’’よりも大きい。
　続いて、時刻ｔ17’’において、対向電極信号＃ＣＯＭＬnが、電位ＶCOM14’’から電位ＶCOM12’’へと立ち下がる。それに伴い、画素電極ＰＥn,mの電位ＶPEn,mは、電位Ｖ11’’から電位Ｖ14’’へと変化する。ここで、電位Ｖ14’’の具体的な値は、
Ｖ14’’＝（ＶCOM12’’－ＶCOM14’’）×ＣLC／ΣＣ＋Ｖ11’’
によって定まる。なお、上述のように、ＶCCOM12’’＜ＶCOM14’’であるので、電位Ｖ14’’は、電位Ｖ11’’よりも小さい。
　また、電位Ｖ11’’、電位Ｖ14’’、電位ＶCOM12’’、および、電位ＶCOM14’’は、
Ｖ14’’－ＶCOM12’’－（Ｖ11’’－ＶCOM14’’）＝（ＶCOM14’’－ＶCOM12’’）×（ΣＣ－ＣLC）／ΣＣ
を満たし、上記のように、ＶCOM12’’＜ＶCOM14’’であるので、Ｖ14’’－ＶCOM12’’＞Ｖ11’’－ＶCOM14’’が成り立つ。すなわち、時刻ｔ17’’から時刻ｔ18’’までの期間における画素電極ＰＥn,mの電位ＶPEn,mと対向電極ＥCOMn,mの電位ＶECOMn,mとの電位差は、時刻ｔ16’’から時刻ｔ17’’までの期間における画素電極ＰＥn,mの電位ＶPEn,mと対向電極ＥCOMn,mの電位ＶECOMn,mとの電位差よりも大きい。したがって、時刻ｔ17’’から時刻ｔ18’’までの期間における画素領域Ｐn,mの輝度は、時刻ｔ16’’から時刻ｔ17’’までの期間における画素領域Ｐn,mの輝度よりも大きい。
　続いて、時刻ｔ18’’において、対向電極信号＃ＣＯＭＬnが、電位ＶCOM12’’から電位ＶCOM14’’へと立ち上がる。それに伴い、画素電極ＰＥn,mの電位ＶPEn,mは、電位Ｖ14’’から電位Ｖ11’’へと変化する。
　続いて、時刻ｔ19’’において、ゲート信号＃ＧＬnがローレベルからハイレベルに立ち上がり、一定期間経過後、ローレベルへと立ち下がる。時刻ｔ19’’以降の動作は、上述した時刻ｔ11’’以降の動作と同様である。
　なお、上記の動作例においては、対向電極信号＃ＣＯＭＬnが、時刻ｔ12’’において、電位ＶCOM14’’から電位ＶCOM11’’まで立ち下がり、時刻ｔ16’’において、電位ＶCOM11’’から電位ＶCOM14’’まで立ち上がる場合について説明を行ったが、より一般には、対向電極信号＃ＣＯＭＬnは、時刻ｔ12’’から数水平期間（水平期間Ｔhの複数倍の期間）が経過するまでの間に電位ＶCOM14’’から電位ＶCOM11’’まで立ち下がり、時刻ｔ16’’から数水平期間（水平期間Ｔhの複数倍の期間）が経過するまでの間に電位ＶCOM11’’から電位ＶCOM14’’まで立ち上がる。
　本動作例のように、本発明に係る表示パネル１は、１垂直走査期間における画素領域Ｐn,mの輝度の変化を生じせしめることができる。
　したがって、本動作例においても、上記動画ボケの現象を抑制することができる。また、本動作例においては、対向電極信号＃ＣＯＭＬnは、４値の電圧レベルをとる。したがって、動作例４、および、動作例５に比べて、より効果的に上記動画ボケの現象を抑制することができる。
　上記の動作例１～６では、ｎ番目のゲートバスラインＧＬnに供給されるゲート信号＃ＧＬn、および、ｎ番目の対向電極バスラインＣＯＭＬnに供給される対向電極信号＃ＣＯＭＬnを例に挙げ説明を行ったが、ｎ番目以外のゲートバスラインＧＬp（ｐ≠ｎ）に供給されるゲート信号＃ＧＬp、および、ｎ番目以外の対向電極バスラインＣＯＭＬp（ｐ≠ｎ）に供給される対向電極信号＃ＣＯＭＬpに対しても同様である。
　また、本発明に係る表示パネル１における対向電極ドライバ１４は、対向電極バスラインＣＯＭＬnに対し、対向電極信号＃ＣＯＭＬnを、ゲート信号＃ＧＬnに同期して供給する。
　さらに、ソース信号＃ＳＬmが上述のような極性反転信号である場合、すなわち、ソース信号＃ＳＬmが１水平走査期間ごとに極性を反転する信号である場合には、対向電極ドライバ１４は、対向電極信号＃ＣＯＭＬn+1の極性を対向電極信号＃ＣＯＭＬnの極性に対し反転させて供給する。
　図９の（ａ）は、ゲートバスラインＧＬn～ＧＬn+3に対してそれぞれ供給されるゲート信号＃ＧＬn～＃ＧＬn+3の波形の一例を示すタイミングチャートであり、図９の（ｂ）は、上述した動作例１における、対向電極バスラインＣＯＭＬn～ＣＯＭＬn+3のそれぞれに対して供給される対向電極信号＃ＣＯＭＬn～＃ＣＯＭＬn+3の波形の一例を示すタイミングチャートであり、図９の（ｃ）は、上述した動作例２における、対向電極バスラインＣＯＭＬn～ＣＯＭＬn+3のそれぞれに対して供給される対向電極信号＃ＣＯＭＬn～＃ＣＯＭＬn+3の波形の一例を示すタイミングチャートである。
　動作例１のように、選択期間におけるソース信号＃ＳＬmの電位レベルが、１水平走査期間ごとに、複数の電位レベルのうちの最大の電位レベルと、最小の電位レベルとに切り替わる場合、すなわちライン反転駆動である場合には、図９の（ｂ）～（ｃ）に示すように、対向電極ドライバ１４は、対向電極信号＃ＣＯＭＬn+1の極性を対向電極信号＃ＣＯＭＬnの極性に対し反転させて供給する。
　また、図９の（ｂ）～（ｃ）に示すように、対向電極ドライバ１４は、対向電極バスラインＣＯＭＬnに対し、対向電極信号＃ＣＯＭＬn～＃ＣＯＭＬn+3を、それぞれ、ゲート信号＃ＧＬn～＃ＧＬn+3に同期して供給する。
　また、その他のゲート信号＃ＧＬq（ｑ≦ｎ－１、ｑ≧ｎ＋４）、および、その他の対向電極信号＃ＣＯＭＬq（ｑ≦ｎ－１、ｑ≧ｎ＋４）に対しても同様である。
　なお、選択期間におけるソース信号＃ＳＬmの電位レベルが、複数の水平走査期間ごとに、複数の電位レベルのうちの最大の電位レベルと、最小の電位レベルとに切り替わる場合、には、対向電極ドライバ１４は、複数の対向電極バスラインごとに極性を反転させた対向電極信号を供給するような構成とすることが好ましい。
　（表示パネル１の動作例７）
　上述した動作例１～６においては、対向電極ドライバ１４が、複数の対向電極バスラインＣＯＭＬ1～ＣＯＭＬNのそれぞれに対し、水平走査期間Ｔh毎に対向電極信号＃ＣＯＭＬ1～＃ＣＯＭＬNを順次供給する場合、すなわち、対向電極信号＃ＣＯＭＬnと対向電極信号＃ＣＯＭＬn+1との間に、水平走査期間Ｔhの長さに対応する位相差が存在する場合を例に挙げ説明を行ったが、本発明はこれに限られるものではない。
　以下では、図１０の（ａ）～（ｂ）を参照して、本実施形態に係る表示パネル１の動作の第７の例について説明する。また、本動作例においては、選択期間におけるソース信号＃ＳＬmの電位レベルが、２つの水平走査期間ごとに、複数の電位レベルのうちの最大の電位レベルと、最小の電位レベルとに切り替わる場合を例にとり説明を行う。
　図１０の（ａ）は、ゲートバスラインＧＬn～ＧＬn+3に対してそれぞれ供給されるゲート信号＃ＧＬn～＃ＧＬn+3の波形の一例を示すタイミングチャートであり、図１０の（ｂ）は、本動作例における、対向電極バスラインＣＯＭＬn～ＣＯＭＬn+3のそれぞれに対して供給される対向電極信号＃ＣＯＭＬn～＃ＣＯＭＬn+3の波形の一例を示すタイミングチャートである。
　図１０の（ｂ）に示すように、対向電極ドライバ１４は、対向電極バスラインＣＯＭＬn、および、対向電極バスラインＣＯＭＬn+1に対し、互いに同相である対向電極信号＃ＣＯＭＬn、および、対向電極信号＃ＣＯＭＬn+1を供給する。換言すれば、対向電極ドライバ１４は、隣接する２本の対向電極バスラインを１対とし、当該１対の対向電極バスラインに対して、共通の対向電極信号を供給する。
　このように、本動作例においては、前記対向電極ドライバ１４は、前記複数のゲートバスラインのうちｎ番目のゲートバスラインＧＬnに前記トランジスタＭn,mを介して接続された前記画素電極ＰＥn,mに対向する前記対向電極ＥCOMn,mが接続された前記対向電極バスラインＣＯＭＬnと、前記複数のゲートバスラインのうちｎ＋１番目のゲートバスラインＧＬn+1に前記トランジスタＭn+1,mを介して接続された前記画素電極ＰＥn+1,mに対向する前記対向電極ＥCOMn+1,mが接続された前記対向電極バスラインＣＯＭＬn+1と、に対し、前記矩形状の電圧信号（対向電極信号＃ＣＯＭＬn、および対向電極信号＃ＣＯＭＬn+1）を同期して供給する。
　１対の対向電極バスラインに対して共通の対向電極信号を供給するための構成としては、例えば、対向電極信号＃ＣＯＭＬn、および、対向電極信号＃ＣＯＭＬn+1を、対向電極ドライバ１４における同一の信号生成手段によって生成し、それぞれ、対向電極バスラインＣＯＭＬn、および、対向電極バスラインＣＯＭＬn+1に対し供給すればよい。
　したがって、本動作例においては、より簡単な構成の対向電極ドライバ１４により、上記動画ボケの現象を抑制することができる。
　また、本発明に係る表示パネルにおいては、前記対向電極ドライバ１４は、前記複数のゲートバスラインのうちｎ番目のゲートバスラインＧＬnに前記トランジスタＭn,mを介して接続された前記画素電極ＰＥn,mに対向する前記対向電極ＥCOMn,mが接続された前記対向電極バスラインとＣＯＭＬn、前記複数のゲートバスラインのうちｎ＋２番目のゲートバスラインＧＬn+2に前記トランジスタＭn+2,mを介して接続された前記画素電極ＰＥn+2,mに対向する前記対向電極ＥCOMn+2,mが接続された前記対向電極バスラインＣＯＭＬn+2とに対し、前記矩形状の電圧信号を同期して供給するような構成としてもよい。
　上記の構成によれば、前記複数のゲートバスラインのうちｎ番目のゲートバスラインに前記トランジスタを介して接続された前記画素電極に対向する前記対向電極が接続された前記対向電極バスラインと、前記複数のゲートバスラインのうちｎ＋２番目のゲートバスラインに前記トランジスタを介して接続された前記画素電極に対向する前記対向電極が接続された前記対向電極バスラインと、に対し、前記矩形状の電圧信号を同期して供給することができるため、より簡単な構成の前記対向電極ドライバにより、フリッカや極性反転に応じたスジの発生を抑制しつつ、上記動画ボケの現象を抑制することができる。
　また、対向電極ドライバ１４は、隣接する３本以上の対向電極バスラインを１組とし、当該１組の対向電極バスラインに対して、共通の対向電極信号を供給するような構成としてもよい。
　以上の動作例１～７において説明したように、本実施形態に係る表示パネル１は、対向電極バスラインＣＯＭＬ1～ＣＯＭＬNに対し、１垂直走査期間において、複数の電圧レベルからなる矩形状の対向電極信号＃ＣＯＭＬ1～＃ＣＯＭＬNを供給することによって、１垂直走査期間において、画素領域Ｐn,mの輝度が相対的に高い期間（以下、「明期間」と呼ぶ）と、画素領域Ｐn,mの輝度が相対的に低い期間（以下、「暗期間」と呼ぶ）とを生じせしめることができる。
　また、１垂直走査期間において、明期間と暗期間が存在することによって、表示パネル１に表示される画像のぼやけを抑制することができる。
　また、１垂直走査期間における明期間の長さと暗期間の長さとは、対向電極ドライバ１４が供給する対向電極信号＃ＣＯＭＬnのデューティ比を変えることにより、調整することが可能である。
　ここで、対向電極信号＃ＣＯＭＬnのデューティ比とは、前記液晶へ正極性の印加電圧が印加された直後の１垂直走査期間においては、当該１垂直走査期間における対向電極信号＃ＣＯＭＬnの電圧レベルが複数の電圧レベルのうち最小の電圧レベルをとる期間の割合のことであり、前記液晶へ負極性の印加電圧が印加された直後の１垂直走査期間においては、当該１垂直走査期間における対向電極信号＃ＣＯＭＬnの電圧レベルが複数の電圧レベルのうち最大の電圧レベルをとる期間の割合のことである。また、デューティ比とは、１垂直走査期間における「明期間」の割合に対応している。
　以下では、図１１の（ａ）～（ｄ）、および、図１２の（ａ）～（ｄ）を参照して、対向電極ドライバ１４が供給するデューティ比の異なる２つの対向電極信号＃ＣＯＭＬnについて説明する。
　図１１の（ａ）は、ソースバスラインＳＬmに供給されるソース信号＃ＳＬmの波形の一例を示すタイミングチャートである。図１１の（ａ）に示すように、ソース信号＃ＳＬmの波形が図８の（ａ）に示すソース信号＃ＳＬmと同様の波形である場合を例にとる。
　図１１の（ｂ）は、ゲートバスラインＧＬnに供給されるゲート信号＃ＧＬnの波形を示すタイミングチャートである。図１１の（ｂ）に示すように、ゲート信号＃ＧＬnの波形が図３の（ｂ）に示すゲート信号＃ＧＬnの波形とほぼ同様の波形である場合を例にとる。
　図１１の（ｃ）は、液晶電極ＰＥn,mの電位ＶPEn,mを示すタイミングチャートである。
　図１１の（ｄ）は、対向電極バスラインＣＯＭＬnに供給される対向電極信号＃ＣＯＭＬnの波形であって、デューティ比が約１０パーセントとなるように設定された波形を示すタイミングチャートである。図１１の（ｄ）に示すように、対向電極信号＃ＣＯＭＬnは、連続する２つの垂直走査期間Ｔv’’’を１周期として、電位ＶCOM21、電位ＶCOM22、および、電位ＶCOM23をとる信号である。より具体的には、図１１の（ｄ）に示すように、対向電極信号＃ＣＯＭＬnは、１垂直走査期間Ｔv’’’における期間ＴBにおいて電位ＶCOM22をとり、期間ＴDにおいて電位ＶCOM21をとる。また、対向電極信号＃ＣＯＭＬnは、それに引き続く垂直走査期間Ｔv’’における期間ＴBにおいて電位ＶCOM22をとり、期間ＴDにおいて電位ＶCOM23をとる。なお、図１１の（ｄ）に示すように、電位ＶCOM21、電位ＶCOM22、および、電位ＶCOM23の具体的な値は、ＶCOM21＜ＶCOM22＜ＶCOM23を満たすものとする。
　図１１の（ｂ）に示すように、時刻ｔ21においてゲート信号＃ＧＬnがローレベルからハイレベルに立ち上がり、一定期間経過後、ローレベルへと立ち下がる。図１１の（ｃ）に示すように、時刻ｔ21から時刻ｔ22までの期間において、画素電極ＰＥn,mの電位ＶPEn,mは、電位Ｖ21から電位Ｖ22（Ｖ22＜ＶCOM23）まで減少する。
　また、時刻ｔ22において、対向電極信号＃ＣＯＭＬnが、電位ＶCOM23から電位ＶCOM22まで立ち下がる。それに伴い、画素電極ＰＥn,mの電位ＶPEn,mは、電位Ｖ22から電位Ｖ23へと変化する。ここで、電位Ｖ23の具体的な値は、
Ｖ23＝（ＶCOM22－ＶCOM23）×ＣLC／ΣＣ＋Ｖ22
によって定まる。なお、上述のように、ＶCOM22＜ＶCOM23であるので、電位Ｖ23は、電位Ｖ22よりも小さい。
　続いて、時刻ｔ23において、対向電極信号＃ＣＯＭＬnが、電位ＶCOM22から電位ＶCOM21まで立ち下がる。それに伴い、画素電極ＰＥn,mの電位ＶPEn,mは、電位Ｖ23から電位Ｖ24へと変化する。ここで、電位Ｖ24の具体的な値は、
Ｖ24＝（ＶCOM21－ＶCOM22）×ＣLC／ΣＣ＋Ｖ23
によって定まる。なお、上述のように、ＶCOM21＜ＶCOM22であるので、電位Ｖ24は、電位Ｖ23よりも小さい。
　また、電位Ｖ23、電位Ｖ24、電位ＶCOM21、および、電位ＶCOM22は、
ＶCOM21－Ｖ24－（ＶCOM22－Ｖ23）＝（ＶCOM21－ＶCOM22）×（ΣＣ－ＣLC）／ΣＣ
を満たし、上記のように、ＶCOM21＜ＶCOM22であるので、ＶCOM21－Ｖ24＜ＶCOM22－Ｖ23が成り立つ。すなわち、時刻ｔ23から時刻ｔ24までの期間における画素電極ＰＥn,mの電位ＶPEn,mと対向電極ＥCOMn,mの電位ＶECOMn,mとの電位差は、時刻ｔ22から時刻ｔ23までの期間における画素電極ＰＥn,mの電位ＶPEn,mと対向電極ＥCOMn,mの電位ＶECOMn,mとの電位差よりも小さい。したがって、時刻ｔ23から時刻ｔ24までの期間における画素領域Ｐn,mの輝度は、時刻ｔ22から時刻ｔ23までの期間における画素領域Ｐn,mの輝度よりも小さい。
　図１１の（ａ）および図１１の（ｄ）に示すように、負極性のソース信号＃ＳＬmが印加された直後の１垂直走査期間Ｔv’’’において、対向電極信号＃ＣＯＭＬnの電圧レベルが相対的に高い期間である期間ＴB（時刻ｔ22から時刻ｔ23までの期間）は、１垂直走査期間Ｔv’’’の約１０パーセントであり、対向電極信号＃ＣＯＭＬnの電圧レベルが相対的に低い期間である期間ＴD（時刻ｔ23から時刻ｔ24までの期間）は１垂直走査期間Ｔv’’’の約９０パーセントである。すなわち、図１１の（ｄ）に示す対向電極信号＃ＣＯＭＬnのデューティ比は約１０パーセントである。また、図１１の（ｄ）に示す期間ＴBは「明期間」に対応し、期間ＴDは、「暗期間」に対応する。
　このように、対向電極ドライバ１４は、デューティ比が約１０パーセントである対向電極信号＃ＣＯＭＬnを供給することによって、１垂直走査期間のうち約１０パーセントの期間を「明期間」とし、約９０パーセントの期間を「暗期間」とすることができる。
　一方で、図１２の（ｄ）は、デューティ比が約９０パーセントである対向電極信号＃ＣＯＭＬnの波形を示すタイミングチャートである。図１２の（ａ）に示すソース信号＃ＳＬm、および、図１２の（ｂ）に示すゲート信号＃ＧＬnは、それぞれ、図１１の（ａ）に示すソース信号＃ＳＬm、および、図１１の（ｂ）に示すゲート信号＃ＧＬnと同様の信号である。また、図１２の（ｃ）は、液晶電極ＰＥn,mの電位ＶPEn,mを示すタイミングチャートである。
　図１２の（ａ）および、図１２の（ｄ）に示すように、負極性のソース信号＃ＳＬmが印加された直後の１垂直走査期間Ｔv’’’において、対向電極信号＃ＣＯＭＬnの電圧レベルが相対的に高い期間である期間ＴB’（時刻ｔ22から時刻ｔ23’までの期間）は、１垂直走査期間Ｔv’’’の約９０パーセントであり、対向電極信号＃ＣＯＭＬnの電圧レベルが相対的に低い期間である期間ＴD（時刻ｔ23’から時刻ｔ24までの期間）は１垂直走査期間Ｔv’’’の約１０パーセントである。すなわち、図１２の（ｄ）に示す対向電極信号＃ＣＯＭＬnのデューティ比は約９０パーセントである。また、図１２の（ｄ）に示す期間ＴB’は「明期間」に対応し、期間ＴD’は、「暗期間」に対応する。
　このように、対向電極ドライバ１４は、デューティ比が約９０パーセントである対向電極信号＃ＣＯＭＬnを供給することによって、１垂直走査期間のうち約９０パーセントの期間を「明期間」とし、約１０パーセントの期間を「暗期間」とすることができる。
　このように、対向電極ドライバ１４は、対向電極信号＃ＣＯＭＬnのデューティ比を変更することによって、１垂直走査期間における「明期間」と「暗期間」の割合を変更することができる。
　図１３は、上記デューティ比と輝度との関係を示すグラフである。図１３の縦軸は、最低輝度を０．０、最高輝度を１．０とした相対輝度を表しており、図１３の横軸は、上記デューティ比を表している。
　図１３に示すように、デューティ比が大きいほど、相対輝度は大きい。
　また、図１４は、上記デューティ比と表示パネル１に表示される動画像の視認性との関係を示す実験データのグラフである。
　図１４の縦軸は、表示パネル１に表示される動画像を観察する観察者が感じる視認性を５段階評価で表しており、当該視認性が高いほど、観察者によって当該動画像がよりクリアに、すなわち、よりぼやけが少なく見えていることを示している。図１４の横軸は、上述したデューティ比を表している。
　図１４における黒塗りの四角印は、複数の観察者のそれぞれによってなされた視認性の評価のうち、最も高い評価に対応する実験データであり、図１４における白抜きの三角印は、複数の観察者のそれぞれによってなされた視認性の評価のうち、最も低い評価に対応する実験データであり、図１４における黒塗りの三角印は複数の観察者のそれぞれによってなされた視認性の評価の平均値を示している。
　図１４に示すように、デューティ比が約１０パーセント以下では、全ての観察者が視認性に対して最高の評価を行っている。一方で、デューティ比が約９０パーセント以上になると、ほとんどの観察者が視認性の変化を感じ取ることができないことがわかる。
　図１４に示された実験データから、上述したデューティ比の設定は、約１０パーセントから約９０パーセントの範囲内で行うことが好ましいことがわかる。
　以上のように、前記矩形状の電圧信号（対向電極信号＃ＣＯＭＬn）は、前記１走査期間（１垂直走査期間Ｔv’’’）の開始から前記１走査期間の略１０パーセントの期間が経過するまでの期間において、前記第１の電圧レベル、前記第２の電圧レベル、または、前記第３の電圧レベルのうち何れか１つの電圧レベル（すなわち、電位ＶCOM21、電位ＶCOM22、または、電位ＶCOM23のうち何れか１つの電圧レベル）をとり、前記１走査期間の略９０パーセントの期間が経過してから前記１走査期間が終了するまでの期間において、前記第１の電圧レベル、前記第２の電圧レベル、または、前記第３の電圧レベルのうち他の１つの電圧レベル（すなわち、電位ＶCOM21、電位ＶCOM22、または、電位ＶCOM23のうち他の１つの電圧レベル）をとる。
　上述のように、明るい輝度と暗い輝度を切り替えて表示する場合、視聴者は、明るい輝度での表示の比率が９０％以上の場合は動画ボケの改善を感じず、９０～１０％の間で比率が小さくなるほど動画ボケの改善を感じ、１０％程度でほぼ動画ボケが満足に改善されたと感じる。
　したがって、上記の構成によれば、上記動画ボケの現象を効果的に抑制することができる。
　また、前記矩形状の電圧信号（対向電極信号＃ＣＯＭＬn）が２つの前記走査期間において、前記第１の電圧レベル、前記第２の電圧レベル、前記第３の電圧レベル、および、前記第４の電圧レベルをとる場合であっても、前記矩形状の電圧信号（対向電極信号＃ＣＯＭＬn）は、前記１走査期間の開始から前記１走査期間の略１０パーセントの期間が経過するまでの期間において、前記第１の電圧レベル、前記第２の電圧レベル、前記第３の電圧レベル、または、前記第４の電圧レベルのうち何れか１つの電圧レベルをとり、前記１走査期間の略９０パーセントの期間が経過してから前記１走査期間が終了するまでの期間において、前記第１の電圧レベル、前記第２の電圧レベル、前記第３の電圧レベル、または、前記第４の電圧レベルのうち他の１つの電圧レベルをとる、ことが好ましい。
　上述のように、明るい輝度と暗い輝度を切り替えて表示する場合、視聴者は、明るい輝度での表示の比率が９０％以上の場合は動画ボケの改善を感じず、９０～１０％の間で比率が小さくなるほど動画ボケの改善を感じ、１０％程度でほぼ動画ボケが満足に改善されたと感じる。
　したがって、上記の構成によれば、上記動画ボケの現象を効果的に抑制することができるという更なる効果を奏する。
　また、本実施形態に係る表示パネル１においては、ソースドライバ１２は、対向電極信号＃ＣＯＭＬ1～＃ＣＯＭＬNの振幅の大きさに応じて、ソース信号＃ＳＬ1～＃ＳＬMの振幅の大きさを変更するような構成とすることが好ましい。
　図１５の（ａ）は、ゲート信号＃ＧＬnの波形を示すタイミングチャートであり、図１５の（ｂ）は、振幅のより小さい対向電極信号＃ＣＯＭＬnの波形を示すタイミングチャートであり、図１５の（ｃ）は、図１５の（ｂ）に示す対向電極信号＃ＣＯＭＬnが供給されている場合の、画素電極ＰＥn,mに印加される電位ＶPEn,mの波形の一例を示すタイミングチャートであり、図１５の（ｄ）は、振幅のより大きい対向電極信号＃ＣＯＭＬnの波形を示すタイミングチャートであり、図１５の（ｅ）は、図１５の（ｄ）に示す対向電極信号＃ＣＯＭＬnが供給されている場合の、画素電極ＰＥn,mに印加される電位ＶPEn,mの波形の一例を示すタイミングチャートである。
　図１５の（ｃ）に示す振幅Ａ1、および、図１５の（ｅ）に示す振幅Ａ2は、ソース信号＃ＳＬmの振幅を表している。
　図１５の（ｂ）～（ｅ）に示すように、例えば、対向電極ドライバ１４は、ソース信号＃ＳＬmの振幅がより大きい場合には、振幅のより小さい対向電極信号＃ＣＯＭＬnを供給し、ソース信号＃ＳＬmの振幅がより小さい場合には、振幅のより大きい対向電極信号＃ＣＯＭＬnを供給する。
　図１６は、対向電極信号＃ＣＯＭＬnの振幅を１．０ボルト、１．５ボルト、または、２．０ボルトとしたときのソース信号＃ＳＬmの振幅と、画素領域Ｐn,mの輝度との関係を示すグラフである。図１６の縦軸は、ソース信号＃ＳＬmの振幅を表し（単位：ボルト）、図１６の横軸は、最低輝度を０．０、最高輝度を１．０とした相対輝度を表している。また、図１６における実線は対向電極信号＃ＣＯＭＬnの振幅が２．０ボルトである場合を示しており、図１６における点線は対向電極信号＃ＣＯＭＬnの振幅が１．５ボルトである場合を示しており、図１６における太線は対向電極信号＃ＣＯＭＬnの振幅が１．０ボルトである場合を示している。
　図１６に示すように、ソース信号＃ＳＬmの振幅と相対輝度との間には、ソース信号＃ＳＬmの振幅が増加すると、相対輝度が増加するという正の相関がある。また、対向電極信号＃ＣＯＭＬnの振幅がより小さくなると、相対輝度の変化は、ソース信号＃ＳＬmの変化に対して、より敏感になる。すなわち、対向電極信号＃ＣＯＭＬnの振幅がより小さくなると、図１６に示すグラフの傾きは、より小さくなる。
　換言すれば、ソースドライバ１２は、対向電極信号＃ＣＯＭＬnの振幅がより小さい場合には、相対輝度に対するソース信号＃ＳＬmの振幅の変化の割合がより小さくように、ソース信号＃ＳＬmを供給し、対向電極信号＃ＣＯＭＬnの振幅がより大きい場合には、相対輝度に対するソース信号＃ＳＬmの振幅の変化の割合がより多くなるように、ソース信号＃ＳＬmを供給する。
　また、図１６に示すように、ソース信号＃ＳＬmの振幅と対向電極信号＃ＣＯＭＬnの振幅との関係は、ソース信号＃ＳＬmの振幅が基準ソース振幅ＳＬST未満であるか否かに応じて変わる。ここで、基準ソース振幅ＳＬSTとは、対向電極信号＃ＣＯＭＬnの振幅を変化させても、相対輝度は不変であるようなソース信号＃ＳＬmの振幅の値のことである。
　図１６に示すように、ソース信号＃ＳＬmの振幅が基準ソース振幅ＳＬSTである場合には、対向電極信号＃ＣＯＭＬnの振幅を変化させても、相対輝度は不変である。以下では、ソース信号＃ＳＬmの振幅が基準ソース振幅ＳＬSTであるときの相対輝度を基準相対輝度ＢＲSTと呼ぶことにする。
　また、図１６に示すように、相対輝度が基準相対輝度ＢＲST未満である範囲において当該相対輝度を一定に保つためには、対向電極信号＃ＣＯＭＬnの振幅がより大きいときに、より振幅の小さいソース信号＃ＳＬmを供給すればよく、相対輝度が基準相対輝度ＢＲST以上である範囲において当該相対輝度を一定に保つためには、対向電極信号＃ＣＯＭＬnの振幅がより大きいときに、より振幅の大きいソース信号＃ＳＬmを供給すればよい。
　換言すれば、ソース信号＃ＳＬmの振幅が基準ソース振幅ＳＬST未満である場合に当該相対輝度を一定に保つためには、対向電極信号＃ＣＯＭＬnの振幅がより大きいときに、より振幅の小さいソース信号＃ＳＬmを供給すればよく、ソース信号＃ＳＬmの振幅が基準ソース振幅ＳＬST以上である場合に当該相対輝度を一定に保つためには、対向電極信号＃ＣＯＭＬnの振幅がより大きいときに、より振幅の大きいソース信号＃ＳＬmを供給すればよい。
　また、上述したような、対向電極バスラインＣＯＭＬ1～ＣＯＭＬNに対し複数の電圧レベルからなる矩形状の対向電極信号＃ＣＯＭＬ1～＃ＣＯＭＬNを供給するための具体的な構成は、例えば、対向電極ドライバ１４が、当該複数の電圧レベルを供給する複数の電源と、当該複数の電源から供給される電圧レベルのうち、何れかを選択するセレクタとを備えることによって実現することができる。
　図１７は、４値の電圧レベルからなる対向電極信号＃ＣＯＭＬ1～＃ＣＯＭＬNを供給するための、対向電極ドライバ１４の構成を示すブロック図である。
　図１７に示すように、対向電極ドライバ１４は、第１の電源Ｂ１、第２の電源Ｂ２、第３の電源Ｂ３、および、第４の電源Ｂ４を備えている。また、図１７に示すように、対向電極ドライバ１４は、対向電極バスラインＣＯＭＬn（１≦ｎ≦Ｎ）に接続された第ｎのセレクタＳＥＬn（１≦ｎ≦Ｎ）を備えている。
　また、図１７に示すように、第ｎのセレクタＳＥＬnには、制御部１１から出力される制御信号＃１１ｃが供給される。
　図１７に示すように、第１の電源Ｂ１から出力される第１の電位、第２の電源から出力される第２の電位、第３の電源から出力される第３の電位、および、第４の電源から出力される第４の電位は、第ｎのセレクタＳＥＬn（１≦ｎ≦Ｎ）に供給されている。第ｎのセレクタＳＥＬnは、上記第１の電位、第２の電位、第３の電位、および、第４の電位のうち、制御信号＃１１ｃに応じて、何れか１つの電位を選択し、対向電極バスラインＣＯＭＬnに対して供給する。
　なお、上記第１～第４の電源の具体的な構成は、本発明を限定するものではないが、例えば、それぞれ、上記第１～第４の電位に対応するデジタル値が入力されるＤＡＣ（Ｄｉｇｉｔａｌ－Ａｎａｌｏｇ　Ｃｏｎｖｅｒｔｅｒ）を用いてもよいし、他の構成を用いてもよい。
　上記のように、本発明に係る表示パネル１における前記対向電極ドライバ１４は、前記矩形状の電圧信号（対向電極信号＃ＣＯＭＬn）の振幅の大きさを変更する振幅変更手段を備えていることが好ましい。
　このように、対向電極ドライバ１４が、前記矩形状の電圧信号の振幅の大きさを変更する振幅変更手段を備えることによって、より効果的に動画ボケの現象を抑制することができる。
　また、上記のように、前記ソースドライバ１２は、予め定められた基準振幅未満の振幅の前記ソース信号＃ＳＬmを供給する場合には、前記矩形状の電圧信号（対向電極信号＃ＣＯＭＬn）の振幅がより小さいときに、より振幅の大きな前記ソース信号＃ＳＬmを供給し、前記矩形状の電圧信号（対向電極信号＃ＣＯＭＬn）の振幅がより大きいときに、より振幅の小さな前記ソース信号＃ＳＬmを供給し、予め定められた基準ソース振幅以上の振幅の前記ソース信号＃ＳＬmを供給する場合には、前記矩形状の電圧信号（対向電極信号＃ＣＯＭＬn）の振幅がより小さいときに、より振幅の小さな前記ソース信号＃ＳＬmを供給し、前記矩形状の電圧信号（対向電極信号＃ＣＯＭＬn）の振幅がより大きいときに、より振幅の大きな前記ソース信号＃ＳＬmを供給することが好ましい。
　なお、上記基準振幅としては、例えば、上述した基準ソース振幅ＳＬSTをとればよい。
　上記の構成によれば、前記矩形状の電圧信号（対向電極信号＃ＣＯＭＬn）の振幅がより大きい場合であっても、前記矩形状の電圧信号の振幅がより小さい場合であっても、上記動画ボケの現象を効果的に抑制することができる。
　なお、前記ソース信号の振幅とは、正極性書き込み時における前記ソース信号の電位から負極性書き込み時における前記ソース信号の電位を引き算したものとして定義されるものとする（以下同様）。また、正極性書き込み時とは、前記導通信号供給時であって前記矩形状の電圧信号が最も高い電圧レベルである場合を指し、負極性書き込み時とは、前記導通信号供給時であって前記矩形状の電圧信号が低い高い電圧レベルである場合を指す（以下同様）。
　〔実施形態２〕
　実施形態１においては、表示パネル１が、Ｎ本のゲートバスラインＧＬ1～ＧＬN、および、Ｎ本の対向電極バスラインＣＯＭＬ1～ＣＯＭＬNを備える構成について説明を行ったが、本発明はこれに限られるものではない。
　以下では、図１８および図１９の（ａ）～（ｂ）を参照して、本発明の第２の実施形態に係る表示パネル２について説明を行う。なお、すでに説明した部分については、同じ符号を付し、説明を省略する。
　図１８は、本実施形態に係る表示パネル２の構成を示すブロック図である。図１８に示すように、表示パネル２は、表示パネル１における対向電極ドライバ１４に代えて、対向電極ドライバ２４を備えており、表示パネル１における表示部１６に代えて、表示部２６を備えている。
　図１８に示すように、表示部２６には、Ｎ本のゲートバスラインＧＬ1～ＧＬN（本実施形態においては、Ｎは偶数であるとして説明を行う）とＭ本のソースバスラインＳＬ1～ＳＬMとに加えて、Ｎ／２本の対向電極バスラインＣＯＭＬ1～ＣＯＭＬN/2が形成されている。
　また、図１８に示すように、ゲートバスラインＧＬn（ｎは奇数とする）によって画定される画素領域Ｐn,mに形成された対向電極ＥCOMn,m、および、ゲートバスラインＧＬn+1によって画定される画素領域Ｐn+1,mに形成された対向電極ＥCOMn+1,mは、共に、対向電極バスラインＣＯＭＬp（ｐ＝（ｎ＋１）／２）に接続されている。
　対向電極ドライバ２４は、Ｎ／２本の対向電極バスラインＣＯＭＬ1～ＣＯＭＬN/2のそれぞれに対して、対向電極信号＃ＣＯＭＬ1～＃ＣＯＭＬN/2を供給する。
　また、本実施形態におけるソースドライバ１２は、ソースバスラインＳＬmに対し、連続する２つの水平走査期間ごとに極性が反転するソース信号を供給するものとして説明を行う。
　表示パネル２のその他の構成は、表示パネル１と同様である。
　図１９の（ａ）は、表示パネル２におけるゲートドライバ１３が、ゲートバスラインＧＬn～ＧＬn+3のそれぞれに対して供給するゲート信号＃ＧＬn～＃ＧＬn+3の波形の一例を示すタイミングチャートであり、図１９の（ｂ）は、表示パネル２における対向電極ドライバ２４が、対向電極バスラインＣＯＭＬp（ｐ＝（ｎ＋１）／２）および対向電極バスラインＣＯＭＬp+1のそれぞれに対して供給する対向電極信号＃ＣＯＭＬpおよび対向電極信号＃ＣＯＭＬp+1の波形の一例を示すタイミングチャートである。
　図１９の（ａ）～（ｂ）に示すように、対向電極ドライバ２４は、ゲート信号＃ＧＬn、および、ゲート信号＃ＧＬn+1に同期して、対向電極バスラインＣＯＭＬp（ｐ＝（ｎ＋１）／２）に対して、対向電極信号＃ＣＯＭＬp（ｐ＝（ｎ＋１）／２）を供給し、ゲート信号＃ＧＬn+2、および、ゲート信号＃ＧＬn+3に同期して、対向電極バスラインＣＯＭＬp+1（ｐ＝（ｎ＋１）／２）に対して、対向電極信号＃ＣＯＭＬp+1（ｐ＝（ｎ＋１）／２）を供給する。
　このように、本実施形態に係る表示パネル２においては、前記複数のゲートバスラインＧＬ1～ＧＬNの本数は偶数であり、前記複数の対向電極バスラインの本数は、前記ゲートバスラインの本数の半数（すなわちＮ／２本）であり、前記複数のゲートバスラインのうち２ｋ－１番目（ｋは自然数）のゲートバスラインＧＬ2k-1に前記トランジスタＭ2k-1,mを介して接続された前記画素電極ＰＥ2k-1,mに対向する前記対向電極ＥCOM2k-1,mと、前記複数のゲートバスラインのうち２ｋ番目のゲートバスラインＧＬ2kに前記トランジスタＭ2k,mを介して接続された前記画素電極ＰＥ2k,mに対向する前記対向電極ＥCOM2k,mとが、前記複数の対向電極バスラインのうちｋ番目の対向電極バスラインＣＯＭＬkに接続されている。
　本実施形態に係る表示パネル２は、実施形態１における表示パネル１に比べて、対向電極バスラインの本数を半分にすることができる。したがって、表示パネル２における表示部２６の構成を、表示パネル１における表示部１６の構成に比べて簡単にすることができる。また、表示パネル２における対向電極ドライバ２４は、Ｎ／２本の対向電極バスラインＣＯＭＬ1～ＣＯＭＬN/2のそれぞれに対して、対向電極信号＃ＣＯＭＬ1～＃ＣＯＭＬN/2を供給すればよいので、Ｎ本の対向電極バスラインＣＯＭＬ1～ＣＯＭＬNのそれぞれに対して、対向電極信号＃ＣＯＭＬ1～＃ＣＯＭＬNを供給する表示パネル１における対向電極ドライバ１４に比べて構成を簡単にすることができる。すなわち、本実施形態に係る表示パネル２によれば、実施形態１における表示パネル１に比べてより簡単な構成により、上記動画ボケの現象を抑制することができる。
　〔実施形態３〕
　以下では、図２０および図２１を参照して、本発明の第３の実施形態に係る表示パネル３について説明する。
　図２０は、本実施形態に係る表示パネル３の構成を示すブロック図である。図２０に示すように、表示パネル３は、制御部３１、ソースドライバ１２、対向電極ドライバ１４１、対向電極ドライバ１４２、および、表示部３６を備えている。また、表示パネル３は、図示しないゲートドライバ、および、図示しない補助容量ドライバを備えている。ここで、上記図示しないゲートドライバ、および、上記図示しない補助容量ドライバは、それぞれ、表示パネル１におけるゲートドライバ１３、および、補助容量ドライバ１５と同様の構成である。
　図２０に示すように、表示部３６の両側には、それぞれ、対向電極ドライバ１４１、および、対向電極ドライバ１４２が配置されている。また、対向電極ドライバ１４１には、制御部３１から制御信号＃１１ｃ２が供給され、対向電極ドライバ１４２には、制御部３１から制御信号＃１１ｃ１が供給されている。
　表示部３６には、Ｍ本のソースバスラインＳＬ1～ＳＬM、および、図示しないＮ本のゲートバスラインが形成されている。なお、当該図示しないＮ本のゲートバスラインは、表示パネル１におけるＮ本のゲートバスラインＧＬ1～ＧＬNと同様の構成である。また、表示部３６には、表示パネル１における補助容量バスラインＣＳＬと同様の図示しない補助容量バスラインが形成されている。
　また、図２０に示すように、表示部３６の左側半面には、ソースバスラインＳＬ1～ＳＬMとほぼ垂直に、Ｎ本の対向電極バスラインＣＯＭＬＬ1～ＣＯＭＬＬNが形成されており、表示部３６の右側半面には、ソースバスラインＳＬ1～ＳＬMとほぼ垂直に、Ｎ本の対向電極バスラインＣＯＭＬＲ1～ＣＯＭＬＲNが形成されている。また、Ｎ本の対向電極バスラインＣＯＭＬＬ1～ＣＯＭＬＬNとＮ本の対向電極バスラインＣＯＭＬＲ1～ＣＯＭＬＲNとは互いに絶縁されている。また、図２０に示すように、対向電極バスラインＣＯＭＬＬnと対向電極バスラインＣＯＭＬＲnとは、同一直線上に配置されている。したがって、換言すれば、本実施形態においては、表示パネル１における対向電極バスラインＣＯＭＬnが、絶縁部を介して同一直線上に形成された２本の対向電極バスラインＣＯＭＬＬn、および、対向電極バスラインＣＯＭＬＲnから構成されている。
　また、Ｎ本の対向電極バスラインＣＯＭＬＬ1～ＣＯＭＬＬNのぞれぞれの一端は、対向電極ドライバ１４１に接続されており、Ｎ本の対向電極バスラインＣＯＭＬＲ1～ＣＯＭＬＲNのぞれぞれの一端は、対向電極ドライバ１４２に接続されている。
　対向電極ドライバ１４１は、対向電極バスラインＣＯＭＬＬ1～ＣＯＭＬＬNに対し、それぞれ、対向電極信号＃ＣＯＭＬＬ1～＃ＣＯＭＬＬNを供給し、対向電極ドライバ１４２は、対向電極バスラインＣＯＭＬＲ1～ＣＯＭＬＲNに対し、それぞれ、対向電極信号＃ＣＯＭＬＲ1～＃ＣＯＭＬＲNを供給する。
　図２１は、図２０に示す領域Ｒにおける表示部３６の構成を示す回路図である。図２１に示すように、ソースバスラインＳＬ1～ＳＬkによって画定される画素領域Ｐn,1～Ｐn,kにそれぞれ形成されている対向電極ＥCOMn,1～ＥCOMn,kは、対向電極バスラインＣＯＭＬＬnに接続されており、ソースバスラインＳＬk+1～ＳＬMによって画定される画素領域Ｐn,k+1～Ｐn,Mにそれぞれ形成されている対向電極ＥCOMn,k+1～ＥCOMn,Mは、対向電極バスラインＣＯＭＬＲnに接続されている。画素領域Ｐs,1～Ｐs,k、（ｓ≠ｎ、１≦ｓ≦Ｎ）および、画素領域Ｐs,k+1～Ｐs,M（ｓ≠ｎ、１≦ｓ≦Ｎ）に対しても同様である。
　ここで、上記ｋの値は、Ｍ／２程度であることが好ましい。ここで、Ｍはソースバスラインの本数である。また、上記ｋの値は、ほぼ０．４５×Ｍから０．５５×Ｍまでの範囲であることが好ましい。
　対向電極ドライバ１４１、および、対向電極ドライバ１４２は、実施形態１において説明した対向電極ドライバ１４と同様の動作を行う構成としてもよいし、互いに異なる対向電極信号を供給するような構成としてもよい。例えば、対向電極ドライバ１４１が実施形態１の動作例２のような対向電極信号＃ＣＯＭＬＬ1～＃ＣＯＭＬＬNを供給し、対向電極ドライバ１４２が実施形態１の動作例５のような対向電極信号ＣＯＭＬＲ1～＃ＣＯＭＬＲNを供給してもよい。また、対向電極ドライバ１４１が出力する対向電極信号＃ＣＯＭＬＬ1～＃ＣＯＭＬＬNのデューティ比と、対向電極ドライバ１４２が出力する対向電極信号＃ＣＯＭＬＲ1～＃ＣＯＭＬＲNのデューティ比とが異なるような構成としてもよい。
　また、ソースドライバ１２が、ソースバスラインＳＬ1～ＳＬkに対し、図１５の（ｃ）に示すような振幅のより大きいソース信号＃ＳＬ1～＃ＳＬkを供給し、ソースバスラインＳＬk+1～ＳＬMに対し、図１５の（ｅ）に示すような振幅のより小さいソース信号＃ＳＬk+1～＃ＳＬMを供給する場合には、対向電極ドライバ１４１は、対向電極バスラインＣＯＭＬＬ1～ＣＯＭＬＬNに対し、図１５の（ｂ）に示すような振幅のより小さい対向電極信号＃ＣＯＭＬＬ1～＃ＣＯＭＬＬNを供給し、対向電極ドライバ１４２は、対向電極バスラインＣＯＭＬＲ1～ＣＯＭＬＲNに対し、図１５の（ｄ）に示すような振幅のより大きい対向電極信号＃ＣＯＭＬＲ1～＃ＣＯＭＬＲNを供給することが好ましい。
　上記のように、本実施形態に係る表示パネル３は、２つの前記対向電極ドライバ（対向電極ドライバ１４１、および、対向電極ドライバ１４２）を備え、前記任意の対向電極バスライン（対向電極バスラインＣＯＭＬn）は、絶縁部を介して同一直線上に形成された２本の対向電極バスライン（対向電極バスラインＣＯＭＬＬn、および、対向電極バスラインＣＯＭＬＲn）から構成され、２つの前記対向電極ドライバのうち一方の前記対向電極ドライバ（対向電極ドライバ１４１）は、前記１走査期間において、前記２本の対向電極バスラインのうち一方の対向電極バスライン（対向電極バスラインＣＯＭＬＬn）に対し、前記導通信号（ゲート信号ＧＬnのハイレベル区間）に同期して、第１の電圧レベルおよび前記第１の電圧レベルと異なる第２の電圧レベルからなる矩形状の電圧信号（対向電極信号＃ＣＯＭＬＬn）を供給し、２つの前記対向電極ドライバのうち他の一方の前記対向電極ドライバ（対向電極ドライバ１４２）は、前記１走査期間において、前記２本の対向電極バスラインのうち他の一方の対向電極バスライン（対向電極バスラインＣＯＭＬＲn）に対し、前記導通信号に同期して、第１の電圧レベルおよび前記第１の電圧レベルと異なる第２の電圧レベルからなる矩形状の電圧信号（対向電極信号＃ＣＯＭＬＲn）を供給する。
　本実施形態に係る表示パネル３によれば、上記一方の対向電極バスライン（対向電極バスラインＣＯＭＬＬn）に接続された画素電極と、上記他の一方の対向電極バスライン（対向電極バスラインＣＯＭＬＲn）に接続された画素電極とに対し、互いに独立に上記矩形状の電圧信号（対向電極信号＃ＣＯＭＬＬn、および、対向電極信号＃ＣＯＭＬＲn）を供給することができる。
　したがって、上記の構成によれば、上記一方の対向電極バスラインに接続された画素電極を備える画素領域と、上記他の一方の対向電極バスラインに接続された画素電極を備える画素領域とが、それぞれ上記動画ボケの現象の改善効果が異なる画像を表示することができるため、ユーザに対して、本発明による上記動画ボケの改善効果を訴求することができる。すなわち、ユーザに対して、本発明による上記動画ボケの改善効果を効果的にアピールすることができる。
　また、上述のように、前記ソースドライバ１２は、前記一方の対向電極バスライン（対向電極バスラインＣＯＭＬＬn）に接続された前記対向電極ＥCOMn,m（ｍ≦ｋ）に対向する前記画素電極ＰＥn,mに前記トランジスタＭn,mを介して接続された前記ソースバスラインＳＬmと、前記他の一方の対向電極バスライン（対向電極バスラインＣＯＭＬＲn）に接続された前記対向電極ＥCOMn,r（ｒ≧ｋ＋１）に対向する前記画素電極ＰＥn,rに前記トランジスタＭn,rを介して接続された前記ソースバスラインＳＬrとに対し、それぞれ振幅の異なったソース信号を供給するような構成としてもよい。
　このように、上記一方の対向電極バスライン（対向電極バスラインＣＯＭＬＬn）に接続された画素電極ＰＥn,m（ｍ≦ｋ）と、上記他の一方の対向電極バスライン（対向電極バスラインＣＯＭＬＲn）に接続された画素電極ＰＥn,m（ｍ≧ｋ＋１）とに対し、互いに独立に上記矩形状の電圧信号（対向電極信号＃ＣＯＭＬＬn、および、対向電極信号＃ＣＯＭＬＲn）を供給することによって、上記動画ボケの現象以外の画像の視認性を同一にしつつ、上記一方の対向電極バスラインに接続された画素電極を備える画素領域と、上記他の一方の対向電極バスラインに接続された画素電極を備える画素領域とが、それぞれ上記動画ボケの現象の改善効果が異なる画像を表示することができるため、ユーザに対して、本発明による上記動画ボケの改善効果をより効果的に訴求することができる。すなわち、ユーザに対して、本発明による上記動画ボケの改善効果をより効果的にアピールすることができる。
　また、上記一方の対向電極バスライン（対向電極バスラインＣＯＭＬＬn）の長さは、上記任意の対向電極バスライン（表示パネル１における対向電極バスラインＣＯＭＬn）の長さの略４５パーセントから略５５パーセントの長さであり、上記他の対向電極バスライン（対向電極バスラインＣＯＭＬＲn）の長さは、上記任意の対向電極バスライン（表示パネル１における対向電極バスラインＣＯＭＬn）の長さから上記一方の対向電極バスライン（対向電極バスラインＣＯＭＬＬn）の長さを引いた長さに略等しい。
　したがって、上記の構成のように構成された表示パネル３によれば、上記表示部３６の一方の半面に配置された画素電極ＰＥn,m（ｎ≦ｋ）を備える画素領域の輝度、および、もう一方の半面に配置された画素電極ＰＥn,m（ｎ≧ｋ＋１）を備える画素領域の輝度を、上記１走査期間において、各々独立に制御することができる。
　また、前記一方の対向電極バスライン（対向電極バスラインＣＯＭＬＬn）の負荷特性と、前記他の一方の対向電極バスライン（対向電極バスラインＣＯＭＬＲn）の負荷特性とを略同一にすることができるため、前記一方の対向電極バスライン（対向電極バスラインＣＯＭＬＬn）に接続された対向電極ドライバ１４１の構成と、前記他の一方の対向電極バスライン（対向電極バスラインＣＯＭＬＲn）に接続された対向電極ドライバ１４２の構成とを略同一にすることができる。
　したがって、上記の構成によれば、設計および製造がより容易な構成によって、ユーザに対して、本発明による上記動画ボケの改善効果を効果的にアピールすることができる。
　また、本発明に係る表示パネル３においては、前記一方の対向電極ドライバ（対向電極ドライバ１４１）は、前記矩形状の電圧信号の振幅の大きさを変更する第１の振幅変更手段（図１７に示す構成と同様の構成）を備えており、前記他の一方の対向電極ドライバ（対向電極ドライバ１４２）は、前記矩形状の電圧信号の振幅の大きさを変更する第２の振幅変更手段（図１７に示す構成と同様の構成）を備えている。
　したがって、前記一方の対向電極ドライバ、および、前記他の一方の対向電極ドライバは、それぞれ振幅の異なった前記矩形状の電圧信号を供給することができる。
　したがって、上記の構成によれば、前記一方の対向電極ドライバ、および、前記他の一方の対向電極ドライバが、それぞれ振幅の異なった前記矩形状の電圧信号を供給することによって、上記一方の対向電極バスラインに接続された画素電極を備える画素領域と、上記他の一方の対向電極バスラインに接続された画素電極を備える画素領域とが、それぞれ上記動画ボケの現象の改善効果が異なる画像を表示することができるため、ユーザに対して、本発明による上記動画ボケの改善効果を訴求することができる。すなわち、ユーザに対して、本発明による上記動画ボケの改善効果をより効果的にアピールすることができる。
　また、本発明に係る表示パネルにおいては、
　前記ソースドライバ１２は、
　予め定められた基準振幅未満の振幅の前記ソース信号＃ＳＬmを供給する場合には、
　　前記一方の対向電極ドライバ（対向電極ドライバ１４１）が前記一方の対向電極バスライン（対向電極バスラインＣＯＭＬＬn）に振幅のより小さい前記矩形状の電圧信号（対向電極信号＃ＣＯＭＬＬn）を供給する場合に、前記一方の対向電極バスラインに接続された前記対向電極ＥCOMn,m（ｍ≦ｋ）に対向する前記画素電極ＰＥn,mに前記トランジスタＭn,mを介して接続された前記ソースバスラインＳＬ1～ＳＬkに対して、振幅のより大きい前記ソース信号＃ＳＬ1～＃ＳＬkを供給し、
　　前記一方の対向電極ドライバ（対向電極ドライバ１４１）が前記一方の対向電極バスライン（対向電極バスラインＣＯＭＬＬn）に振幅のより大きい前記矩形状の電圧信号（対向電極信号＃ＣＯＭＬＬn）を供給する場合に、前記一方の対向電極バスラインに接続された前記対向電極ＥCOMn,m（ｍ≦ｋ）に対向する前記画素電極ＰＥn,mに前記トランジスタＭn,mを介して接続された前記ソースバスラインＳＬ1～ＳＬkに対して、振幅のより小さい前記ソース信号＃ＳＬ1～＃ＳＬkを供給し、
　予め定められた基準振幅以上の振幅の前記ソース信号＃ＳＬmを供給する場合には、
　　前記他の一方の対向電極ドライバ（対向電極ドライバ１４２）が前記他の一方の対向電極バスライン（対向電極バスラインＣＯＭＬＲn）に振幅のより小さい前記矩形状の電圧信号（対向電極信号＃ＣＯＭＬＲn）を供給する場合に、前記他の一方の対向電極バスラインに接続された前記対向電極ＥCOMn,r（ｒ≧ｋ＋１）に対向する前記画素電極ＰＥn,rに前記トランジスタＭn,rを介して接続された前記ソースバスラインＳＬk+1～ＳＬMに対して、振幅のより小さい前記ソース信号＃ＳＬk+1～＃ＳＬMを供給し、
　　前記他の一方の対向電極ドライバ（対向電極ドライバ１４２）が前記他の一方の対向電極バスライン（対向電極バスラインＣＯＭＬＲn）に振幅のより大きい前記矩形状の電圧信号（対向電極信号＃ＣＯＭＬＲn）を供給する場合に、前記他の一方の対向電極バスラインに接続された前記対向電極ＥCOMn,r（ｒ≧ｋ＋１）に対向する前記画素電極ＰＥn,rに前記トランジスタＭn,rを介して接続された前記ソースバスラインＳＬk+1～ＳＬMに対して、振幅のより大きい前記ソース信号＃ＳＬk+1～＃ＳＬMを供給する。
　なお、上記基準振幅としては、例えば、上述した基準ソース振幅ＳＬSTをとればよい。
　上記の構成によれば、上記動画ボケの現象以外の画像の視認性を同一にしつつ、上記一方の対向電極バスラインに接続された対向電極を備える画素領域と、上記他の一方の対向電極バスラインに接続された対向電極を備える画素領域とが、それぞれ上記動画ボケの現象の改善効果が異なる画像を表示することができる。したがって、ユーザに対して、本発明による上記動画ボケの改善効果をより効果的にアピールすることができる。
　〔実施形態４〕
　実施形態１～３においては、主に、ライン反転駆動方式に対する本発明の適用について説明を行ったが、本発明はこれに限定されるものではない。以下では、隣り合う画素電極に対して、互いに反対極性のソース信号が供給されるドット反転駆動方式に対して本発明を適用した場合について図２２および図２３を参照して説明を行う。
　図２２は、本実施形態に係る表示パネルにおける表示部４６の構成を示す回路図である。本実施形態に係る表示パネルの他の構成は、実施形態１における表示パネル１の構成と同様である。
　図２３は、表示部４６の各画素電極に印加されるソース信号の極性を示す図である。図２３に示すように、本実施形態においては、互いに隣接する画素に対して、互いに反対極性のソース信号が印加される。このようなドット反転駆動を行うためには、例えば、本実施形態におけるソースドライバが、任意のタイミングにおいて、ソース信号＃ＳＬmの極性とソース信号＃ＳＬm+1の極性とが互いに反対の極性であるようなソース信号＃ＳＬ1～＃ＳＬMを供給するような構成とすればよい。
　図２２に示すように、表示部４６における画素領域Ｐn,mに形成された対向電極ＥCOMn,mは、対向電極バスラインＣＯＭＬnに接続され、画素領域Ｐn,m+1に形成された対向電極ＥCOMn,m+1は、対向電極バスラインＣＯＭＬn-1に接続されている。
　また、画素領域Ｐn+1,mに形成された対向電極ＥCOMn+1,mは、対向電極バスラインＣＯＭＬn+1に接続され、画素領域Ｐn+1,m+1に形成された対向電極ＥCOMn+1,m+1は、対向電極バスラインＣＯＭＬnに接続されている。
　また、本実施形態における対向電極ドライバは、対向電極信号＃ＣＯＭＬnの極性と対向電極信号＃ＣＯＭＬn+1の極性とが反対の極性であるような対向電極信号＃ＣＯＭＬ1～＃ＣＯＭＬNを供給する。これは、例えば、本実施形態における対向電極ドライバを実施形態１における対向電極ドライバ１４と同様の構成とすることによって実現することができる。
　このように、本実施形態に係る表示パネルにおいては、前記複数のゲートバスラインのうちｎ番目のゲートバスラインＧＬnと、前記複数のソースラインのうちｍ番目のソースバスラインＳＬmとに接続された前記トランジスタＭn,mに接続された前記画素電極ＰＥn,mに対向する前記対向電極ＥCOMn,mは、前記複数の対向電極バスラインのうち、ｎ番目の対向電極バスラインＣＯＭＬnに接続され、前記複数のゲートバスラインのうちｎ番目のゲートバスラインＧＬnと、前記複数のソースラインのうちｍ＋１番目のソースバスラインＳＬm+1とに接続された前記トランジスタＭn,m+1に接続された前記画素電極ＰＥn,m+1に対向する前記対向電極ＥCOMn,m+1は、前記複数の対向電極バスラインのうち、ｎ－１番目の対向電極バスラインＣＯＭＬn-1に接続されている。
　上記のように構成された表示パネルによれば、互いに隣接する画素電極に印加されるソース信号の極性が互いに反対の極性であるドット反転駆動を行うことによって、フリッカやクロストークなどを抑制しつつ、上記動画ボケの現象を抑制することができる。
　（まとめ）
　以上のように、本発明に係る表示パネルは、複数のゲートバスラインと、複数のソースバスラインと、複数の対向電極バスラインと、前記複数のゲートバスラインのうち任意のゲートバスラインに接続されたゲートと、前記複数のソースバスラインのうち任意のソースバスラインに接続されたソースとを備えたトランジスタと、前記トランジスタのドレインに接続された画素電極と、液晶を介して前記画素電極に対向する対向電極であって、前記複数の対向電極バスラインのうち任意の対向電極バスラインに接続された対向電極と、前記複数のソースバスラインのそれぞれの一端に接続され、前記任意のソースバスラインに対してソース信号を供給するソースドライバと、前記複数のゲートバスラインのそれぞれの一端に接続され、前記トランジスタを導通させる導通信号を前記任意のゲートバスラインに対して逐次的に供給するゲートドライバと、を備えた表示パネルであって、前記ゲートドライバが前記任意のゲートバスラインに対して前記導通信号を供給してから次の前記導通信号を供給するまでの１走査期間において、前記任意の対向電極バスラインに対し、少なくとも第１の電圧レベルおよび前記第１の電圧レベルと異なる第２の電圧レベルからなる矩形状の電圧信号を供給する対向電極ドライバを備えている、ことを特徴としている。
　液晶表示装置のようなホールド型の表示装置においては、あるフレームが表示されてから次のフレームが表示されるまで、物体がその位置に留まって表示されるが、観察者の視線は、物体が留まって表示されている期間であってもその物体を追尾しようと画面上を移動するため、当該動く物体の輪郭がぼけているように認識されてしまうという動画ボケの現象が発生する。
　本発明に係る表示パネルは、上記のように、複数のゲートバスラインと、複数のソースバスラインと、複数の対向電極バスラインと、前記複数のゲートバスラインのうち任意のゲートバスラインに接続されたゲートと、前記複数のソースバスラインのうち任意のソースバスラインに接続されたソースとを備えたトランジスタと、前記トランジスタのドレインに接続された画素電極と、液晶を介して前記画素電極に対向する対向電極であって、前記複数の対向電極バスラインのうち任意の対向電極バスラインに接続された対向電極と、前記複数のソースバスラインのそれぞれの一端に接続され、前記任意のソースバスラインに対してソース信号を供給するソースドライバと、前記複数のゲートバスラインのそれぞれの一端に接続され、前記トランジスタを導通させる導通信号を前記任意のゲートバスラインに対して逐次的に供給するゲートドライバと、を備えた表示パネルであって、前記ゲートドライバが前記任意のゲートバスラインに対して前記導通信号を供給してから次の前記導通信号を供給するまでの１走査期間において、前記任意の対向電極バスラインに対し、第１の電圧レベルおよび前記第１の電圧レベルと異なる第２の電圧レベルからなる矩形状の電圧信号を供給する対向電極ドライバを備えているため、上記任意のゲートバスラインに上記導通信号が供給されてから次の上記導通信号が供給されるまでの１走査期間において、上記任意のゲートバスラインに上記トランジスタを介して接続された上記画素電極に対し、第１の電圧レベルおよび前記第１の電圧レベルと異なる第２の電圧レベルを印加することができる。
　一般に、画素領域が表示する画像の輝度は、上記画素電極に印加される電圧に応じて変化する。したがって、上記の構成によれば、上記１走査期間において、上記画素電極が形成された画素領域における画像の輝度を２値に変化させることができる。
　これによって、上記動画ボケの現象を抑制することができるという効果を奏する。
　また、本発明に係る上記の表示パネルにおいては、画像信号を一旦記憶しておくためのフレームメモリを用いることなく、上記動画ボケを抑制することができる。したがって、画像信号を一旦記憶しておくためのフレームメモリを用いる従来の構成に比べて、製造コストを削減することができるという効果を奏する。また、画像信号を一旦記憶しておくためのフレームメモリを用いる従来の構成に比べて、消費電力を削減することができるという効果を奏する。
　また、本発明に係る表示パネルにおいては、前記対向電極ドライバは、前記１走査期間において、前記任意の対向電極バスラインに対し、前記導通信号に同期して、少なくとも前記第１の電圧レベルおよび前記第２の電圧レベルからなる矩形状の電圧信号を供給する、ことが好ましい。
　上記の構成によれば、前記任意の対向電極バスラインに対し、前記導通信号に同期して、上記第１の電圧レベルおよび上記第２の電圧レベルからなる矩形状の電圧信号を供給することができる。
　したがって、前記導通信号に同期せずに上記電圧信号を供給する場合と異なり、画面上の全ての画素領域の各々において、映像データが更新されてから、一定の時間が経過した後に明暗の切り替えを行うことができる。また、画面のどの場所でも明るい輝度での表示期間と暗い輝度での表示期間の割合をほぼ等しくすることができるので、動画ボケの抑制を効果的に行うことができる。
　また、本発明に係る表示パネルにおいては、前記矩形状の電圧信号は、前記１走査期間の少なくとも１０パーセントの期間において、前記第１の電圧レベルまたは前記第２の電圧レベルのうち一方の値の電圧レベルをとる、ことが好ましい。
　上記の構成によれば、前記矩形状の電圧信号は、前記１走査期間の少なくとも１０パーセントの期間において、前記第１の電圧レベルまたは前記第２の電圧レベルのうち一方の値の電圧レベルをとるため、上記動画ボケの現象を効果的に抑制することができるという更なる効果を奏する。
　また、本発明に係る表示パネルにおいては、前記矩形状の電圧信号は、前記１走査期間の開始から前記１走査期間の略１０パーセントの期間が経過するまでの期間において、前記第１の電圧レベルまたは前記第２の電圧レベルのうち一方の電圧レベルをとり、前記１走査期間の略９０パーセントの期間が経過してから前記１走査期間が終了するまでの期間において、前記第１の電圧レベルまたは前記第２の電圧レベルのうち他の一方の電圧レベルをとる、ことが好ましい。
　一般に明るい輝度と暗い輝度を切り替えて表示する場合、視聴者は、明るい輝度での表示の比率が９０％以上の場合は動画ボケの改善を感じず、９０～１０％の間で比率が小さくなるほど動画ボケの改善を感じ、１０％程度でほぼ動画ボケが満足に改善されたと感じる。
　したがって、上記の構成によれば、上記動画ボケの現象を効果的に抑制することができるという更なる効果を奏する。
　また、本発明に係る表示パネルにおいては、前記１走査期間において、前記矩形状の電圧信号が前記第１の電圧レベルであるときの前記画素電極の電位と前記対向電極の電位との差によって表される前記液晶への印加電圧の極性と、前記矩形状の電圧信号が前記第２の電圧レベルであるときの前記画素電極の電位と前記対向電極の電位との差によって表される前記液晶への印加電圧の極性とは、互いに異なった極性である、ことが好ましい。
　上記の構成によれば、前記矩形状の電圧信号が前記第１の電圧レベルであるときであっても、前記矩形状の電圧信号が前記第２の電圧レベルであるときであっても、前記液晶への印加電圧の絶対値を十分に小さくすることができる。
　したがって、上記の構成によれば、前記液晶への印加電圧の絶対値がより小さい場合により低輝度となるノーマリーブラック方式において、前記矩形状の電圧信号が前記第１の電圧レベルであるときであっても、前記矩形状の電圧信号が前記第２の電圧レベルであるときであっても、十分に低輝度な黒表示を行うことができるという更なる効果を奏する。
　また、本発明に係る表示パネルにおいては、前記第１の電圧レベルと、前記第２の電圧レベルとの電位差の絶対値は、液晶の閾値電圧の２倍以下である、ことが好ましい。
　一般に、液晶の配向は、当該液晶に閾値電圧以下の電圧が印加されても、影響を受けない。換言すれば、前記閾値電圧とは、液晶の配向が影響を受け始める電圧のことである（以下同様）。
　上記の構成によれば、前記第１の電圧レベルと、前記第２の電圧レベルとの電位差の絶対値は、液晶の閾値電圧の２倍以下であるため、前記矩形状の電圧信号の電圧レベルが前記第１の電圧レベルであっても、前記第２の電圧レベルであっても、前記液晶の配向が影響を受けないようにすることができる。
　したがって、上記の構成によれば、前記液晶への印加電圧の絶対値がより小さい場合により低輝度となるノーマリーブラック方式において、前記矩形状の電圧信号の電圧レベルが前記第１の電圧レベルであっても、前記第２の電圧レベルであっても、黒表示を行うことができるという更なる効果を奏する。
　また、本発明に係る表示パネルにおいては、前記対向電極ドライバは、前記１走査期間において、前記任意の対向電極バスラインに対し、前記導通信号に同期して、前記第１の電圧レベルと、前記第２の電圧レベルと、前記第１の電圧レベルおよび前記第２の電圧レベルの何れとも異なる第３の電圧レベルとからなる矩形状の電圧信号を供給する、ことが好ましい。
　上記の構成によれば、前記対向電極ドライバは、、前記１走査期間において、前記任意の対向電極バスラインに対し、前記導通信号に同期して、前記第１の電圧レベルと、前記第２の電圧レベルと、前記第１の電圧レベルおよび前記第２の電圧レベルの何れとも異なる第３の電圧レベルとからなる矩形状の電圧信号を供給することができるので、上記１走査期間において、上記任意のゲートバスラインに上記トランジスタを介して接続された上記画素電極に対し、３値の電圧レベルを印加することができる。換言すれば、上記１走査期間において、上記画素電極に印加される電圧レベルは、２回遷移する。上記１走査期間における上記電圧レベルの第１回目の遷移によって、上記電圧レベルの第１回目の遷移後において上記液晶に印加される電圧を、上記電圧レベルの第１回目の遷移後における表示に好適なものとし、上記電圧レベルの第２回目の遷移によって、高輝度と低輝度との切り替えを行うことができる。
　すなわち、上記の構成によれば、動画ボケの現象を効果的に抑制しつつ、より高輝度な表示が可能となるという更なる効果を奏する。
　また、本発明に係る表示パネルにおいては、前記矩形状の電圧信号は、前記１走査期間の少なくとも１０パーセントの期間において、前記第１の電圧レベル、前記第２の電圧レベル、または、前記第３の電圧レベルのうち、何れかの電圧レベルをとる、ことが好ましい。
　上記の構成によれば、前記矩形状の電圧信号は、前記１走査期間の少なくとも１０パーセントの期間において、前記第１の電圧レベル、前記第２の電圧レベル、または、前記第３の電圧レベルのうち、何れかの電圧レベルをとるため、上記動画ボケの現象を効果的に抑制することができるという更なる効果を奏する。
　また、本発明に係る表示パネルにおいては、前記矩形状の電圧信号は、前記１走査期間の開始から前記１走査期間の略１０パーセントの期間が経過するまでの期間において、前記第１の電圧レベル、前記第２の電圧レベル、または、前記第３の電圧レベルのうち何れか１つの電圧レベルをとり、前記１走査期間の略９０パーセントの期間が経過してから前記１走査期間が終了するまでの期間において、前記第１の電圧レベル、前記第２の電圧レベル、または、前記第３の電圧レベルのうち他の１つの電圧レベルをとる、ことが好ましい。
　一般に明るい輝度と暗い輝度を切り替えて表示する場合、視聴者は、明るい輝度での表示の比率が９０％以上の場合は動画ボケの改善を感じず、９０～１０％の間で比率が小さくなるほど動画ボケの改善を感じ、１０％程度でほぼ動画ボケが満足に改善されたと感じる。
　したがって、上記の構成によれば、上記動画ボケの現象を効果的に抑制することができるという更なる効果を奏する。
　また、本発明に係る表示パネルにおいては、前記１走査期間において、最初の前記電圧レベルの遷移後における前記画素電極の電位と前記対向電極の電位との差によって表される前記液晶への印加電圧の極性と、次の前記電圧レベルの遷移後における前記画素電極の電位と前記対向電極の電位との差によって表される前記液晶への印加電圧の極性とは、互いに異なった極性である、ことが好ましい。
　上記の構成によれば、前記１走査期間において、最初の前記電圧レベルの遷移後であっても、次の前記電圧レベルの遷移後であっても、前記液晶への印加電圧の絶対値を十分に小さくすることができる。
　したがって、上記の構成によれば、前記液晶への印加電圧の絶対値がより小さい場合により低輝度となるノーマリーブラック方式において、前記１走査期間における最初の前記電圧レベルの遷移後であっても、次の前記電圧レベルの遷移後であっても、十分に低輝度な黒表示を行うことができるという更なる効果を奏する。
　また、本発明に係る表示パネルにおいては、前記第１の電圧レベル、前記第２の電圧レベル、および、前記第３の電圧レベルのうち、中間の電圧レベルと、前記第１の電圧レベル、前記第２の電圧レベル、および、前記第３の電圧レベルのうち、最も低い電圧レベルとの電位差の絶対値は、液晶の閾値電圧の２倍以下である、ことが好ましい。
　上記の構成によれば、前記第１の電圧レベル、前記第２の電圧レベル、および、前記第３の電圧レベルのうち、中間の電圧レベルと、前記第１の電圧レベル、前記第２の電圧レベル、および、前記第３の電圧レベルのうち、最も低い電圧レベルとの電位差の絶対値は、液晶の閾値電圧の２倍以下であるため、前記矩形状の電圧信号の電圧レベルが前記第１の電圧レベル、前記第２の電圧レベル、および、前記第３の電圧レベルの何れの電圧レベルであっても、前記画素電極の電位の絶対値がより小さい場合により低輝度となるノーマリーブラック方式において、前記矩形状の電圧信号の電圧レベルが前記第１の電圧レベル、前記第２の電圧レベル、および、前記第３の電圧レベルの何れであっても、黒表示を行うことができるという更なる効果を奏する。
　また、本発明に係る表示パネルにおいては、前記対向電極ドライバは、前記１走査期間において、前記任意の対向電極バスラインに対し、前記第１の電圧レベルと、前記第２の電圧レベルと、前記第１の電圧レベルおよび前記第２の電圧レベルの何れとも異なる第３の電圧レベルとからなる矩形状の電圧信号を供給し、前記１走査期間の次の１走査期間において、前記第１の電圧レベル、前記第２の電圧レベル、および、前記第３の電圧レベルのうち、何れか２つの電圧レベルと、前記第１の電圧レベル、前記第２の電圧レベル、および、前記第３の電圧レベルの何れとも異なる第４の電圧レベルとからなる矩形状の電圧信号を供給する、ことが好ましい。
　上記の構成によれば、前記対向電極ドライバは、前記１走査期間において、前記任意の対向電極バスラインに対し、前記導通信号に同期して、前記第１の電圧レベルと、前記第２の電圧レベルと、前記第１の電圧レベルおよび前記第２の電圧レベルの何れとも異なる第３の電圧レベルとからなる矩形状の電圧信号を供給することができるので、上記１走査期間において、上記画素電極に印加される電圧レベルは、３値に変化する。換言すれば、上記１走査期間において、上記画素電極に印加される電圧レベルは、２回遷移する。上記１走査期間における上記電圧レベルの第１回目の遷移によって、上記電圧レベルの第１回目の遷移後において上記液晶に印加される電圧を、上記電圧レベルの第１回目の遷移後における表示に好適なものとし、上記電圧レベルの第２回目の遷移によって、高輝度と低輝度との切り替えを行うことができる。
　したがって、上記の構成によれば、動画ボケの現象を効果的に抑制しつつ、より高輝度な表示が可能となるという更なる効果を奏する。
　さらに、上記の構成によれば、前記１走査期間の次の１走査期間において、前記第１の電圧レベル、前記第２の電圧レベル、および、前記第３の電圧レベルのうち、何れか２つの電圧レベルと、前記第１の電圧レベル、前記第２の電圧レベル、および、前記第３の電圧レベルの何れとも異なる第４の電圧レベルとからなる矩形状の電圧信号を供給することができるので、前記１走査期間の次の１走査期間において、前記第１の電圧レベル、前記第２の電圧レベル、および、前記第３の電圧レベルとからなる矩形状の電圧信号を供給する場合に比べて、高輝度と低輝度の輝度レベルの調整をより柔軟に行うことができる。
　したがって、上記の構成によれば、上記動画ボケの現象をより一層効果的に抑制しつつ、高輝度な表示を行うことができるという更なる効果を奏する。
　また、本発明に係る表示パネルにおいては、前記１走査期間における最初の前記電圧レベルの遷移の前後における前記電圧レベルの電位差の絶対値は、前記１走査期間における次の前記電圧レベルの遷移の前後における前記電圧レベルの電位差の絶対値よりも小さい、ことが好ましい。
　上記の構成によれば、前記１走査期間における最初の前記電圧レベルの遷移の前後における前記電圧レベルの電位差の絶対値は、前記１走査期間における次の前記電圧レベルの遷移の前後における前記電圧レベルの電位差の絶対値よりも小さいため、前記次の前記電圧レベルの遷移の前後における輝度差を、前記最初の前記電圧レベルの遷移の前後における輝度差よりも大きくすることができる。したがって、上記の構成によれば、上記動画ボケの現象をより効果的に抑制することができるという更なる効果を奏する。
　また、本発明に係る表示パネルにおいては、前記矩形状の電圧信号は、前記１走査期間の少なくとも１０パーセントの期間において、前記第１の電圧レベル、前記第２の電圧レベル、前記第３の電圧レベル、または、前記第４の電圧レベルのうち、何れかの電圧レベルをとる、ことが好ましい。
　上記の構成によれば、前記矩形状の電圧信号は、前記１走査期間の少なくとも１０パーセントの期間において、前記第１の電圧レベル、前記第２の電圧レベル、前記第３の電圧レベル、または、前記第４の電圧レベルのうち、何れかの電圧レベルをとるため、上記動画ボケの現象を効果的に抑制することができるという更なる効果を奏する。
　また、本発明に係る表示パネルにおいては、前記矩形状の電圧信号は、前記１走査期間の開始から前記１走査期間の略１０パーセントの期間が経過するまでの期間において、前記第１の電圧レベル、前記第２の電圧レベル、前記第３の電圧レベル、または、前記第４の電圧レベルのうち何れか１つの電圧レベルをとり、前記１走査期間の略９０パーセントの期間が経過してから前記１走査期間が終了するまでの期間において、前記第１の電圧レベル、前記第２の電圧レベル、前記第３の電圧レベル、または、前記第４の電圧レベルのうち他の１つの電圧レベルをとる、ことが好ましい。
　一般に明るい輝度と暗い輝度を切り替えて表示する場合、視聴者は、明るい輝度での表示の比率が９０％以上の場合は動画ボケの改善を感じず、９０～１０％の間で比率が小さくなるほど動画ボケの改善を感じ、１０％程度でほぼ動画ボケが満足に改善されたと感じる。
　したがって、上記の構成によれば、上記動画ボケの現象を効果的に抑制することができるという更なる効果を奏する。
　また、本発明に係る表示パネルにおいては、前記１走査期間において、最初の前記電圧レベルの遷移後における前記画素電極の電位と前記対向電極の電位との差によって表される前記液晶への印加電圧の極性と、次の前記電圧レベルの遷移後における前記画素電極の電位と前記対向電極の電位との差によって表される前記液晶への印加電圧の極性とは、互いに異なった極性である、ことが好ましい。
　上記の構成によれば、前記１走査期間において、最初の前記電圧レベルの遷移後であっても、次の前記電圧レベルの遷移後であっても、前記液晶への印加電圧の絶対値を十分に小さくすることができる。
　したがって、上記の構成によれば、前記液晶への印加電圧の絶対値がより小さい場合により低輝度となるノーマリーブラック方式において、前記１走査期間における最初の前記電圧レベルの遷移後であっても、次の前記電圧レベルの遷移後であっても、十分に低輝度な黒表示を行うことができるという更なる効果を奏する。
　また、本発明に係る表示パネルにおいては、前記第１の電圧レベル、前記第２の電圧レベル、前記第３の電圧レベル、および、前記第４の電圧レベルのうち、２番目に高い電圧レベルと、前記第１の電圧レベル、前記第２の電圧レベル、前記第３の電圧レベル、および、前記第４の電圧レベルのうち、最も低い電圧レベルとの電位差の絶対値は、液晶の閾値電圧の２倍以下である、ことが好ましい。
　上記の構成によれば、前記第１の電圧レベル、前記第２の電圧レベル、前記第３の電圧レベル、および、前記第４の電圧レベルのうち、２番目に高い電圧レベルと、前記第１の電圧レベル、前記第２の電圧レベル、前記第３の電圧レベル、および、前記第４の電圧レベルのうち、最も低い電圧レベルとの電位差の絶対値は、液晶の閾値電圧の２倍以下であるため、前記矩形状の電圧信号の電圧レベルが前記第１の電圧レベル、前記第２の電圧レベル、前記第３の電圧レベル、および、前記第４の電圧レベルのうち、最も低い電圧レベルであっても、前記第１の電圧レベル、前記第２の電圧レベル、前記第３の電圧レベル、および、前記第４の電圧レベルのうち、最も高い電圧レベルであっても、前記液晶の配向が影響を受けないようにすることができる。
　したがって、上記の構成によれば、前記液晶への印加電圧の電位の絶対値がより小さい場合により低輝度となるノーマリーブラック方式において、前記矩形状の電圧信号の電圧レベルが前記第１の電圧レベル、前記第２の電圧レベル、前記第３の電圧レベル、および、前記第４の電圧レベルの何れであっても、黒表示を行うことができるという更なる効果を奏する。
　また、本発明に係る表示パネルにおいては、前記ゲートドライバが前記任意のゲートバスラインに対して前記導通信号を供給したときに、前記任意の対向電極バスラインに対して、前記電圧レベルのうち最も高い電圧レベルが供給されている場合には、前記対向電極ドライバは、前記任意の対向電極バスラインに対して、前記１走査期間において、前記電圧レベルが降順である前記矩形状の電圧信号を供給する、ことが好ましい。
　一般に、画素電極に電圧が印加されていない場合に、黒表示となるノーマリーブラック方式においては、液晶の応答に有限の時間を有することに起因して、低輝度から高輝度への立ち上がりが不十分となる現象が生じる。換言すれば、低輝度から高輝度への変化に要する時間が、高輝度から低輝度への変化に要する時間よりも大きいという特性がある。上記現象は、画素電極の電位と、対向電極の電位との電位差が増大するタイミングにおいて生じ得る。
　上記の構成によれば、前記ゲートドライバが前記任意のゲートバスラインに対して前記導通信号を供給したときに、前記任意の対向電極バスラインに対して前記電圧レベルのうち、最も高い電圧レベルが供給されている場合には、上記１走査期間において、前記画素電極に対して、電圧レベルのより高い電圧信号を供給し、それに引き続き、電圧レベルのより低い電圧信号を供給することができる。
　したがって、画素電極の電位と、対向電極の電位との電位差を段階的に増加させることができる。これによって、ノーマリーブラック方式において生じ得る上記の低輝度から高輝度への立ち上がりが不十分となる現象を抑制することができるという更なる効果を奏する。
　また、本発明に係る表示パネルにおいては、前記ゲートドライバが前記任意のゲートバスラインに対して前記導通信号を供給したときに、前記任意の対向電極バスラインに対して、前記電圧レベルのうち最も低い電圧レベルが供給されている場合には、前記対向電極ドライバは、前記任意の対向電極バスラインに対して、前記１走査期間において、前記電圧レベルが昇順である前記矩形状の電圧信号を供給する、ことが好ましい。
　一般に、画素電極に電圧が印加されていない場合に、黒表示となるノーマリーブラック方式においては、液晶の応答に有限の時間を有することに起因して、低輝度から高輝度への立ち上がりが不十分となる現象が生じる。換言すれば、低輝度から高輝度への変化に要する時間が、高輝度から低輝度への変化に要する時間よりも大きいという特性がある。上記現象は、画素電極の電位と、対向電極の電位との電位差が増大するタイミングにおいて生じ得る。
　上記の構成によれば、前記ゲートドライバが前記任意のゲートバスラインに対して前記導通信号を供給したときに、前記任意の対向電極バスラインに対して前記電圧レベルのうち、最も低い電圧レベルが供給されている場合には、上記１走査期間において、前記画素電極に対して、電圧レベルのより低い電圧信号を供給し、それに引き続き、電圧レベルのより高い電圧信号を供給することができる。
　したがって、画素電極の電位と、対向電極の電位との電位差を段階的に増加させることができる。これによって、ノーマリーブラック方式において生じ得る上記の低輝度から高輝度への立ち上がりが不十分となる現象を抑制することができるという更なる効果を奏する。
　また、本発明に係る表示パネルにおいては、前記対向電極ドライバは、前記複数のゲートバスラインのうちｎ番目のゲートバスラインに前記トランジスタを介して接続された前記画素電極に対向する前記対向電極が接続された前記対向電極バスラインと、前記複数のゲートバスラインのうちｎ＋１番目のゲートバスラインに前記トランジスタを介して接続された前記画素電極に対向する前記対向電極が接続された前記対向電極バスラインと、に対し、前記矩形状の電圧信号を同期して供給する、ことが好ましい。
　上記の構成によれば、前記複数のゲートバスラインのうちｎ番目のゲートバスラインに前記トランジスタを介して接続された前記画素電極に対向する前記対向電極が接続された前記対向電極バスラインと、前記複数のゲートバスラインのうちｎ＋１番目のゲートバスラインに前記トランジスタを介して接続された前記画素電極に対向する前記対向電極が接続された前記対向電極バスラインと、に対し、前記矩形状の電圧信号を同期して供給することができるため、より簡単な構成の前記対向電極ドライバにより、上記動画ボケの現象を抑制することができるという更なる効果を奏する。
　また、本発明に係る表示パネルにおいては、前記対向電極ドライバは、前記複数のゲートバスラインのうちｎ番目のゲートバスラインに前記トランジスタを介して接続された前記画素電極に対向する前記対向電極が接続された前記対向電極バスラインと、前記複数のゲートバスラインのうちｎ＋２番目のゲートバスラインに前記トランジスタを介して接続された前記画素電極に対向する前記対向電極が接続された前記対向電極バスラインと、
に対し、前記矩形状の電圧信号を同期して供給する、ことが好ましい。
　上記の構成によれば、前記複数のゲートバスラインのうちｎ番目のゲートバスラインに前記トランジスタを介して接続された前記画素電極に対向する前記対向電極が接続された前記対向電極バスラインと、前記複数のゲートバスラインのうちｎ＋２番目のゲートバスラインに前記トランジスタを介して接続された前記画素電極に対向する前記対向電極が接続された前記対向電極バスラインと、に対し、前記矩形状の電圧信号を同期して供給することができるため、より簡単な構成の前記対向電極ドライバにより、フリッカや極性反転に応じたスジの発生を抑制しつつ、上記動画ボケの現象を抑制することができるという更なる効果を奏する。
　また、本発明に係る表示パネルにおいては、前記複数のゲートバスラインの本数は偶数であり、前記複数の対向電極バスラインの本数は、前記ゲートバスラインの本数の半数であり、前記複数のゲートバスラインのうち２ｋ－１番目（ｋは自然数）のゲートバスラインに前記トランジスタを介して接続された前記画素電極に対向する前記対向電極と、前記複数のゲートバスラインのうち２ｋ番目のゲートバスラインに前記トランジスタを介して接続された前記画素電極に対向する前記対向電極とが、前記複数の対向電極バスラインのうちｋ番目の対向電極バスラインに接続されている、ことが好ましい。
　上記の構成によれば、上記表示パネルに形成される上記対向電極バスラインの本数を、上記複数のゲートバスラインの本数の半分にすることができるため、より簡単な構成の表示パネルにより、上記動画ボケの現象を抑制することができるという更なる効果を奏する。
　また、本発明に係る表示パネルにおいては、前記対向電極ドライバは、前記矩形状の電圧信号の振幅の大きさを変更する振幅変更手段を備えている、ことが好ましい。
　上記の構成によれば、前記対向電極ドライバは、前記矩形状の電圧信号の振幅の大きさを変更する振幅変更手段を備えているため、より効果的に動画ボケの現象を抑制することができるという更なる効果を奏する。
　また、本発明に係る表示パネルにおいては、前記ソースドライバは、予め定められた基準振幅未満の振幅の前記ソース信号を供給する場合には、前記矩形状の電圧信号の振幅がより小さいときに、より振幅の大きな前記ソース信号を供給し、前記矩形状の電圧信号の振幅がより大きいときに、より振幅の小さな前記ソース信号を供給し、予め定められた基準振幅以上の振幅の前記ソース信号を供給する場合には、前記矩形状の電圧信号の振幅がより小さいときに、より振幅の小さな前記ソース信号を供給し、前記矩形状の電圧信号の振幅がより大きいときに、より振幅の大きな前記ソース信号を供給する、ことが好ましい。
　上記の構成によれば、前記ソースドライバは、予め定められた基準振幅未満の振幅の前記ソース信号を供給する場合には、前記矩形状の電圧信号の振幅がより小さいときに、より振幅の大きな前記ソース信号を供給し、前記矩形状の電圧信号の振幅がより大きいときに、より振幅の小さな前記ソース信号を供給し、予め定められた基準振幅以上の振幅の前記ソース信号を供給する場合には、前記矩形状の電圧信号の振幅がより小さいときに、より振幅の小さな前記ソース信号を供給し、前記矩形状の電圧信号の振幅がより大きいときに、より振幅の大きな前記ソース信号を供給することができるため、前記矩形状の電圧信号の振幅がより大きい場合であっても、前記矩形状の電圧信号の振幅がより小さい場合であっても、上記動画ボケの現象を効果的に抑制することができるという更なる効果を奏する。
　なお、前記ソース信号の振幅とは、正極性書き込み時における前記ソース信号の電位から負極性書き込み時における前記ソース信号の電位を引き算したものとして定義されるものとする（以下同様）。また、正極性書き込み時とは、前記導通信号供給時であって前記矩形状の電圧信号が最も高い電圧レベルである場合を指し、負極性書き込み時とは、前記導通信号供給時であって前記矩形状の電圧信号が低い高い電圧レベルである場合を指す（以下同様）。
　また、本発明に係る表示パネルは、２つの前記対向電極ドライバを備え、前記任意の対向電極バスラインは、絶縁部を介して同一直線上に形成された２本の対向電極バスラインから構成され、２つの前記対向電極ドライバのうち一方の前記対向電極ドライバは、前記１走査期間において、前記２本の対向電極バスラインのうち一方の対向電極バスラインに対し、前記導通信号に同期して、第１の電圧レベルおよび前記第１の電圧レベルと異なる第２の電圧レベルからなる矩形状の電圧信号を供給し、２つの前記対向電極ドライバのうち他の一方の前記対向電極ドライバは、前記１走査期間において、前記２本の対向電極バスラインのうち他の一方の対向電極バスラインに対し、前記導通信号に同期して、第１の電圧レベルおよび前記第１の電圧レベルと異なる第２の電圧レベルからなる矩形状の電圧信号を供給してもよい。
　上記の構成によれば、絶縁部を介して同一直線上に形成された２本の対向電極バスラインのうち一方の対向電極バスラインに対して、上記一方の対向電極ドライバによって、上記矩形状の電圧信号が供給され、上記他の一方の対向電極バスラインに対して、上記他の一方の対向電極ドライバによって、上記矩形状の電圧信号が供給される。
　したがって、上記の構成によれば、上記一方の対向電極バスラインに接続された画素電極と、上記他の一方の対向電極バスラインに接続された画素電極とに対し、互いに独立に上記矩形状の電圧信号を供給することができる。したがって、
　したがって、上記の構成によれば、上記一方の対向電極バスラインに接続された画素電極を備える画素領域と、上記他の一方の対向電極バスラインに接続された画素電極を備える画素領域とが、それぞれ上記動画ボケの現象の改善効果が異なる画像を表示することができるため、ユーザに対して、本発明による上記動画ボケの改善効果を訴求することができる。すなわち、ユーザに対して、本発明による上記動画ボケの改善効果を効果的にアピールすることができるという更なる効果を奏する。
　また、本発明に係る表示パネルにおいては、前記ソースドライバは、前記一方の対向電極バスラインに接続された前記対向電極に対向する前記画素電極に前記トランジスタを介して接続された前記ソースバスラインと、前記他の一方の対向電極バスラインに接続された前記対向電極に対向する前記画素電極に前記トランジスタを介して接続された前記ソースバスラインとに対し、それぞれ振幅の異なったソース信号を供給する、ことが好ましい。
　上記の構成によれば、前記ソースドライバは、前記一方の対向電極バスラインに接続された前記対向電極に対向する前記画素電極に前記トランジスタを介して接続された前記ソースバスラインと、前記他の一方の対向電極バスラインに接続された前記対向電極に対向する前記画素電極に前記トランジスタを介して接続された前記ソースバスラインとに対し、それぞれ振幅の異なったソース信号を供給することができるため、上記一方の対向電極バスラインに接続された画素電極と、上記他の一方の対向電極バスラインに接続された画素電極とに対し、互いに独立に上記矩形状の電圧信号を供給することによって、上記動画ボケの現象以外の画像の視認性を同一にしつつ、上記一方の対向電極バスラインに接続された画素電極を備える画素領域と、上記他の一方の対向電極バスラインに接続された画素電極を備える画素領域とが、それぞれ上記動画ボケの現象の改善効果が異なる画像を表示することができるため、ユーザに対して、本発明による上記動画ボケの改善効果をより効果的に訴求することができる。すなわち、ユーザに対して、本発明による上記動画ボケの改善効果をより効果的にアピールすることができるという更なる効果を奏する。
　また、本発明に係る表示パネルにおいては、前記一方の対向電極バスラインの長さは、前記任意の対向電極バスラインの長さの略４５パーセントから略５５パーセントの長さであり、前記他の一方の対向電極バスラインの長さは、前記任意の対向電極バスラインの長さから前記一方の対向電極バスラインの長さを引いた長さに略等しい、ことが好ましい。
　上記の構成によれば、上記任意の対向電極バスラインは、表示パネルにおいて画像を表示する表示部を上記ソースバスラインに平行に２等分する中心線から±５パーセントの範囲内において、上記一方の対向電極バスラインと、上記他の一方の対向電極バスラインとに電気的に分離されている。
　したがって、上記の構成によれば、上記表示部の一方の半面に配置された画素電極を備える画素領域の輝度、および、もう一方の半面に配置された画素電極を備える画素領域の輝度を、上記１走査期間において、各々独立に制御することができる。また、前記一方の対向電極バスラインの負荷特性と、前記他の一方の対向電極バスラインの負荷特性とを略同一にすることができるため、前記一方の対向電極バスラインに接続された対向電極ドライバの構成と、前記他の一方の対向電極バスラインに接続された対向電極ドライバの構成とを略同一にすることができる。
　したがって、上記の構成によれば、設計および製造がより容易な構成によって、ユーザに対して、本発明による上記動画ボケの改善効果を効果的にアピールすることができるという更なる効果を奏する。
　また、本発明に係る表示パネルにおいては、前記一方の対向電極ドライバは、前記矩形状の電圧信号の振幅の大きさを変更する第１の振幅変更手段を備えており、前記他の一方の対向電極ドライバは、前記矩形状の電圧信号の振幅の大きさを変更する第２の振幅変更手段を備えている、ことが好ましい。
　上記の構成によれば、前記一方の対向電極ドライバは、前記矩形状の電圧信号の振幅の大きさを変更する第１の振幅変更手段を備えており、前記他の一方の対向電極ドライバは、前記矩形状の電圧信号の振幅の大きさを変更する第２の振幅変更手段を備えているため、前記一方の対向電極ドライバ、および、前記他の一方の対向電極ドライバは、それぞれ振幅の異なった前記矩形状の電圧信号を供給することができる。
　したがって、上記の構成によれば、前記一方の対向電極ドライバ、および、前記他の一方の対向電極ドライバが、それぞれ振幅の異なった前記矩形状の電圧信号を供給することによって、上記一方の対向電極バスラインに接続された画素電極を備える画素領域と、上記他の一方の対向電極バスラインに接続された画素電極を備える画素領域とが、それぞれ上記動画ボケの現象の改善効果が異なる画像を表示することができるため、ユーザに対して、本発明による上記動画ボケの改善効果を訴求することができる。すなわち、ユーザに対して、本発明による上記動画ボケの改善効果をより効果的にアピールすることができるという更なる効果を奏する。
　また、本発明に係る表示パネルにおいては、
　前記ソースドライバは、
　予め定められた基準ソース振幅未満の振幅の前記ソース信号を供給する場合には、
　　前記一方の対向電極ドライバが前記一方の対向電極バスラインに振幅のより小さい前記矩形状の電圧信号を供給する場合に、前記一方の対向電極バスラインに接続された前記対向電極に対向する前記画素電極に前記トランジスタを介して接続された前記ソースバスラインに対して、振幅のより大きい前記ソース信号を供給し、
　　前記一方の対向電極ドライバが前記一方の対向電極バスラインに振幅のより大きい前記矩形状の電圧信号を供給する場合に、前記一方の対向電極バスラインに接続された前記対向電極に対向する前記画素電極に前記トランジスタを介して接続された前記ソースバスラインに対して、振幅のより小さい前記ソース信号を供給し、
　　前記他の一方の対向電極ドライバが前記他の一方の対向電極バスラインに振幅のより小さい前記矩形状の電圧信号を供給する場合に、前記他の一方の対向電極バスラインに接続された前記対向電極に対向する前記画素電極に前記トランジスタを介して接続された前記ソースバスラインに対して、振幅のより大きい前記ソース信号を供給し、
　　前記他の一方の対向電極ドライバが前記他の一方の対向電極バスラインに振幅のより大きい前記矩形状の電圧信号を供給する場合に、前記他の一方の対向電極バスラインに接続された前記対向電極に対向する前記画素電極に前記トランジスタを介して接続された前記ソースバスラインに対して、振幅のより小さい前記ソース信号を供給し、
　予め定められた基準ソース振幅以上の振幅の前記ソース信号を供給する場合には、
　　前記一方の対向電極ドライバが前記一方の対向電極バスラインに振幅のより小さい前記矩形状の電圧信号を供給する場合に、前記一方の対向電極バスラインに接続された前記対向電極に対向する前記画素電極に前記トランジスタを介して接続された前記ソースバスラインに対して、振幅のより小さい前記ソース信号を供給し、
　　前記一方の対向電極ドライバが前記一方の対向電極バスラインに振幅のより大きい前記矩形状の電圧信号を供給する場合に、前記一方の対向電極バスラインに接続された前記対向電極に対向する前記画素電極に前記トランジスタを介して接続された前記ソースバスラインに対して、振幅のより大きい前記ソース信号を供給し、
　　前記他の一方の対向電極ドライバが前記他の一方の対向電極バスラインに振幅のより小さい前記矩形状の電圧信号を供給する場合に、前記他の一方の対向電極バスラインに接続された前記対向電極に対向する前記画素電極に前記トランジスタを介して接続された前記ソースバスラインに対して、振幅のより小さい前記ソース信号を供給し、
　　前記他の一方の対向電極ドライバが前記他の一方の対向電極バスラインに振幅のより大きい前記矩形状の電圧信号を供給する場合に、前記他の一方の対向電極バスラインに接続された前記対向電極に対向する前記画素電極に前記トランジスタを介して接続された前記ソースバスラインに対して、振幅のより大きい前記ソース信号を供給する、ことが好ましい。
　上記の構成によれば、上記動画ボケの現象以外の画像の視認性を同一にしつつ、上記一方の対向電極バスラインに接続された対向電極を備える画素領域と、上記他の一方の対向電極バスラインに接続された対向電極を備える画素領域とが、それぞれ上記動画ボケの現象の改善効果が異なる画像を表示することができる。したがって、ユーザに対して、本発明による上記動画ボケの改善効果をより効果的にアピールすることができるという更なる効果を奏する。
　また、本発明に係る表示パネルにおいては、前記複数のゲートバスラインのうちｎ番目のゲートバスラインと、前記複数のソースラインのうちｍ番目のソースバスラインとに接続された前記トランジスタに接続された前記画素電極に対向する前記対向電極は、前記複数の対向電極バスラインのうち、ｎ番目の対向電極バスラインに接続され、前記複数のゲートバスラインのうちｎ番目のゲートバスラインと、前記複数のソースラインのうちｍ＋１番目のソースバスラインとに接続された前記トランジスタに接続された前記画素電極に対向する前記対向電極は、前記複数の対向電極バスラインのうち、ｎ－１番目の対向電極バスラインに接続されている、ことが好ましい。
　上記のように構成された表示パネルによれば、互いに隣接する画素電極に印加されるソース信号の極性が互いに反対の極性であるドット反転駆動を行うことによって、フリッカやクロストークなどを抑制しつつ、上記動画ボケの現象を抑制することができるという更なる効果を奏する。
　また、上記のように構成された表示パネルを備えた液晶表示装置も本発明の範疇に含まれる。
　また、本発明に係る駆動方法は、複数のゲートバスラインと、複数のソースバスラインと、複数の対向電極バスラインと、前記複数のゲートバスラインのうち任意のゲートバスラインに接続されたゲートと、前記複数のソースバスラインのうち任意のソースバスラインに接続されたソースとを備えたトランジスタと、前記トランジスタのドレインに接続された画素電極と、液晶を介して前記画素電極に対向する対向電極であって、前記複数の対向電極バスラインのうち任意の対向電極バスラインに接続された対向電極と、前記複数のソースバスラインのそれぞれの一端に接続され、前記任意のソースバスラインに対してソース信号を供給するソースドライバと、前記複数のゲートバスラインのそれぞれの一端に接続され、前記トランジスタを導通させる導通信号を前記任意のゲートバスラインに対して逐次的に供給するゲートドライバと、を備えた表示パネルを駆動する駆動方法であって、前記ゲートドライバが前記任意のゲートバスラインに対して前記導通信号を供給してから次の前記導通信号を供給するまでの１走査期間において、前記任意の対向電極バスラインに対し、前記導通信号に同期して、第１の電圧レベルおよび前記第１の電圧レベルと異なる第２の電圧レベルからなる矩形状の電圧信号を供給する電圧信号供給工程を含んでいる、ことを特徴としている。
　上記の方法によれば、本発明に係る上記表示パネルと同様の効果を奏する。
　本発明は上述した各実施形態に限定されるものではなく、請求項に示した範囲で種々の変更が可能であり、異なる実施形態にそれぞれ開示された技術的手段を適宜組み合わせて得られる実施形態についても本発明の技術的範囲に含まれる。
　また、上述した各実施形態における表示パネルを備えている液晶表示装置も本発明に含まれる。
　本発明は、液晶を用いて画像を表示する表示パネルに好適に適用することができる。
１　表示パネル
１１　制御部
１２　ソースドライバ
１３　ゲートドライバ
１４　対向電極ドライバ
１５　補助容量ドライバ
１６　表示部
ＳＬm　ソースバスライン
ＧＬn　ゲートバスライン
ＣＯＭＬn　対向電極バスライン
ＣＳＬ　補助容量バスライン
Ｐn,m　画素領域
ＰＥn,m　画素電極
Ｍn,m　トランジスタ
ＥCOMn,m　対向電極

Claims (32)

  1. 　複数のゲートバスラインと、
    　複数のソースバスラインと、
    　複数の対向電極バスラインと、
    　前記複数のゲートバスラインのうち任意のゲートバスラインに接続されたゲートと、前記複数のソースバスラインのうち任意のソースバスラインに接続されたソースとを備えたトランジスタと、
    　前記トランジスタのドレインに接続された画素電極と、
    　液晶を介して前記画素電極に対向する対向電極であって、前記複数の対向電極バスラインのうち任意の対向電極バスラインに接続された対向電極と、
    　前記複数のソースバスラインのそれぞれの一端に接続され、前記任意のソースバスラインに対してソース信号を供給するソースドライバと、
    　前記複数のゲートバスラインのそれぞれの一端に接続され、前記トランジスタを導通させる導通信号を前記任意のゲートバスラインに対して逐次的に供給するゲートドライバと、
    を備えた表示パネルであって、
    　前記ゲートドライバが前記任意のゲートバスラインに対して前記導通信号を供給してから次の前記導通信号を供給するまでの１走査期間において、前記任意の対向電極バスラインに対し、少なくとも第１の電圧レベルおよび前記第１の電圧レベルと異なる第２の電圧レベルからなる矩形状の電圧信号を供給する対向電極ドライバを備えている、
    ことを特徴とする表示パネル。
  2. 　前記対向電極ドライバは、前記１走査期間において、前記任意の対向電極バスラインに対し、前記導通信号に同期して、少なくとも前記第１の電圧レベルおよび前記第２の電圧レベルからなる矩形状の電圧信号を供給する、
    ことを特徴とする請求項１に記載の表示パネル。
  3. 　前記矩形状の電圧信号は、前記１走査期間の少なくとも１０パーセントの期間において、前記第１の電圧レベルまたは前記第２の電圧レベルのうち一方の値の電圧レベルをとる、
    ことを特徴とする請求項１または２に記載の表示パネル。
  4. 　前記矩形状の電圧信号は、前記１走査期間の開始から前記１走査期間の略１０パーセントの期間が経過するまでの期間において、前記第１の電圧レベルまたは前記第２の電圧レベルのうち一方の電圧レベルをとり、前記１走査期間の略９０パーセントの期間が経過してから前記１走査期間が終了するまでの期間において、前記第１の電圧レベルまたは前記第２の電圧レベルのうち他の一方の電圧レベルをとる、
    ことを特徴とする請求項１から３の何れか１項に記載の表示パネル。
  5. 　前記１走査期間において、前記矩形状の電圧信号が前記第１の電圧レベルであるときの前記画素電極の電位と前記対向電極の電位との差によって表される前記液晶への印加電圧の極性と、前記矩形状の電圧信号が前記第２の電圧レベルであるときの前記画素電極の電位と前記対向電極の電位との差によって表される前記液晶への印加電圧の極性とは、互いに異なった極性である、
    ことを特徴とする請求項１から４の何れか１項に記載の表示パネル。
  6. 　前記第１の電圧レベルと、前記第２の電圧レベルとの電位差の絶対値は、液晶の閾値電圧の２倍以下である、
    ことを特徴とする請求項１から５の何れか１項に記載の表示パネル。
  7. 　前記対向電極ドライバは、前記１走査期間において、前記任意の対向電極バスラインに対し、前記第１の電圧レベルと、前記第２の電圧レベルと、前記第１の電圧レベルおよび前記第２の電圧レベルの何れとも異なる第３の電圧レベルとからなる矩形状の電圧信号を供給する、
    ことを特徴とする請求項１または２に記載の表示パネル。
  8. 　前記矩形状の電圧信号は、前記１走査期間の少なくとも１０パーセントの期間において、前記第１の電圧レベル、前記第２の電圧レベル、または、前記第３の電圧レベルのうち、何れかの電圧レベルをとる、
    ことを特徴とする請求項７に記載の表示パネル。
  9. 　前記矩形状の電圧信号は、前記１走査期間の開始から前記１走査期間の略１０パーセントの期間が経過するまでの期間において、前記第１の電圧レベル、前記第２の電圧レベル、または、前記第３の電圧レベルのうち何れか１つの電圧レベルをとり、前記１走査期間の略９０パーセントの期間が経過してから前記１走査期間が終了するまでの期間において、前記第１の電圧レベル、前記第２の電圧レベル、または、前記第３の電圧レベルのうち他の１つの電圧レベルをとる、
    ことを特徴とする請求項７または８に記載の表示パネル。
  10. 　前記１走査期間において、最初の前記電圧レベルの遷移後における前記画素電極の電位と前記対向電極の電位との差によって表される前記液晶への印加電圧の極性と、次の前記電圧レベルの遷移後における前記画素電極の電位と前記対向電極の電位との差によって表される前記液晶への印加電圧の極性とは、互いに異なった極性である、
    ことを特徴とする請求項７から９の何れか１項に記載の表示パネル。
  11. 　前記第１の電圧レベル、前記第２の電圧レベル、および、前記第３の電圧レベルのうち、中間の電圧レベルと、前記第１の電圧レベル、前記第２の電圧レベル、および、前記第３の電圧レベルのうち、最も低い電圧レベルとの電位差の絶対値は、液晶の閾値電圧の２倍以下である、
    ことを特徴とする請求項７から１０の何れか１項に記載の表示パネル。
  12. 　前記対向電極ドライバは、前記１走査期間において、前記任意の対向電極バスラインに対し、前記第１の電圧レベルと、前記第２の電圧レベルと、前記第１の電圧レベルおよび前記第２の電圧レベルの何れとも異なる第３の電圧レベルとからなる矩形状の電圧信号を供給し、前記１走査期間の次の１走査期間において、前記第１の電圧レベル、前記第２の電圧レベル、および、前記第３の電圧レベルのうち、何れか２つの電圧レベルと、前記第１の電圧レベル、前記第２の電圧レベル、および、前記第３の電圧レベルの何れとも異なる第４の電圧レベルとからなる矩形状の電圧信号を供給する、
    ことを特徴とする請求項１または２に記載の表示パネル。
  13. 　前記１走査期間における最初の前記電圧レベルの遷移の前後における前記電圧レベルの電位差の絶対値は、前記１走査期間における次の前記電圧レベルの遷移の前後における前記電圧レベルの電位差の絶対値よりも小さい、
    ことを特徴とする請求項１２に記載の表示パネル。
  14. 　前記矩形状の電圧信号は、前記１走査期間の少なくとも１０パーセントの期間において、前記第１の電圧レベル、前記第２の電圧レベル、前記第３の電圧レベル、または、前記第４の電圧レベルのうち、何れかの電圧レベルをとる、
    ことを特徴とする請求項１２または１３に記載の表示パネル。
  15. 　前記矩形状の電圧信号は、前記１走査期間の開始から前記１走査期間の略１０パーセントの期間が経過するまでの期間において、前記第１の電圧レベル、前記第２の電圧レベル、前記第３の電圧レベル、または、前記第４の電圧レベルのうち何れか１つの電圧レベルをとり、前記１走査期間の略９０パーセントの期間が経過してから前記１走査期間が終了するまでの期間において、前記第１の電圧レベル、前記第２の電圧レベル、前記第３の電圧レベル、または、前記第４の電圧レベルのうち他の１つの電圧レベルをとる、
    ことを特徴とする請求項１２から１４の何れか１項に記載の表示パネル。
  16. 　前記１走査期間において、最初の前記電圧レベルの遷移後における前記画素電極の電位と前記対向電極の電位との差によって表される前記液晶への印加電圧の極性と、次の前記電圧レベルの遷移後における前記画素電極の電位と前記対向電極の電位との差によって表される前記液晶への印加電圧の極性とは、互いに異なった極性である、
    ことを特徴とする請求項１２から１５の何れか１項に記載の表示パネル。
  17. 　前記第１の電圧レベル、前記第２の電圧レベル、前記第３の電圧レベル、および、前記第４の電圧レベルのうち、２番目に高い電圧レベルと、前記第１の電圧レベル、前記第２の電圧レベル、前記第３の電圧レベル、および、前記第４の電圧レベルのうち、最も低い電圧レベルとの電位差の絶対値は、液晶の閾値電圧の２倍以下である、
    ことを特徴とする請求項１２から１６の何れか１項に記載の表示パネル。
  18. 　前記ゲートドライバが前記任意のゲートバスラインに対して前記導通信号を供給したときに、前記任意の対向電極バスラインに対して、前記電圧レベルのうち最も高い電圧レベルが供給されている場合には、
    　前記対向電極ドライバは、前記任意の対向電極バスラインに対して、前記１走査期間において、前記電圧レベルが降順である前記矩形状の電圧信号を供給する、
    ことを特徴とする請求項１から１７の何れか１項に記載の表示パネル。
  19. 　前記ゲートドライバが前記任意のゲートバスラインに対して前記導通信号を供給したときに、前記任意の対向電極バスラインに対して、前記電圧レベルのうち最も低い電圧レベルが供給されている場合には、
    　前記対向電極ドライバは、前記任意の対向電極バスラインに対して、前記１走査期間において、前記電圧レベルが昇順である前記矩形状の電圧信号を供給する、
    ことを特徴とする請求項１から１８の何れか１項に記載の表示パネル。
  20. 　前記対向電極ドライバは、
    　前記複数のゲートバスラインのうちｎ番目のゲートバスラインに前記トランジスタを介して接続された前記画素電極に対向する前記対向電極が接続された前記対向電極バスラインと、
    　前記複数のゲートバスラインのうちｎ＋１番目のゲートバスラインに前記トランジスタを介して接続された前記画素電極に対向する前記対向電極が接続された前記対向電極バスラインと、
    に対し、前記矩形状の電圧信号を同期して供給する、
    ことを特徴とする請求項１から１９の何れか１項に記載の表示パネル。
  21. 　前記対向電極ドライバは、
    　前記複数のゲートバスラインのうちｎ番目のゲートバスラインに前記トランジスタを介して接続された前記画素電極に対向する前記対向電極が接続された前記対向電極バスラインと、
    　前記複数のゲートバスラインのうちｎ＋２番目のゲートバスラインに前記トランジスタを介して接続された前記画素電極に対向する前記対向電極が接続された前記対向電極バスラインと、
    に対し、前記矩形状の電圧信号を同期して供給する、
    ことを特徴とする請求項１から１９の何れか１項に記載の表示パネル。
  22. 　前記複数のゲートバスラインの本数は偶数であり、
    　前記複数の対向電極バスラインの本数は、前記ゲートバスラインの本数の半数であり、
    　前記複数のゲートバスラインのうち２ｋ－１番目（ｋは自然数）のゲートバスラインに前記トランジスタを介して接続された前記画素電極に対向する前記対向電極と、
    　前記複数のゲートバスラインのうち２ｋ番目のゲートバスラインに前記トランジスタを介して接続された前記画素電極に対向する前記対向電極とが、
    前記複数の対向電極バスラインのうちｋ番目の対向電極バスラインに接続されている、
    ことを特徴とする請求項１から１９の何れか１項に記載の表示パネル。
  23. 　前記対向電極ドライバは、前記矩形状の電圧信号の振幅の大きさを変更する振幅変更手段を備えている、
    ことを特徴とする請求項１から２２の何れか１項に記載の表示パネル。
  24. 　前記ソースドライバは、
    　予め定められた基準振幅未満の振幅の前記ソース信号を供給する場合には、
    　前記矩形状の電圧信号の振幅がより小さいときに、より振幅の大きな前記ソース信号を供給し、前記矩形状の電圧信号の振幅がより大きいときに、より振幅の小さな前記ソース信号を供給し、
    　予め定められた基準振幅以上の振幅の前記ソース信号を供給する場合には、
    　前記矩形状の電圧信号の振幅がより小さいときに、より振幅の小さな前記ソース信号を供給し、前記矩形状の電圧信号の振幅がより大きいときに、より振幅の大きな前記ソース信号を供給する、
    ことを特徴とする請求項２３に記載の表示パネル。
  25. 　２つの前記対向電極ドライバを備え、
    　前記任意の対向電極バスラインは、絶縁部を介して同一直線上に形成された２本の対向電極バスラインから構成され、
    　２つの前記対向電極ドライバのうち一方の前記対向電極ドライバは、
    　　前記１走査期間において、前記２本の対向電極バスラインのうち一方の対向電極バスラインに対し、前記導通信号に同期して、第１の電圧レベルおよび前記第１の電圧レベルと異なる第２の電圧レベルからなる矩形状の電圧信号を供給し、
    　２つの前記対向電極ドライバのうち他の一方の前記対向電極ドライバは、
    　　前記１走査期間において、前記２本の対向電極バスラインのうち他の一方の対向電極バスラインに対し、前記導通信号に同期して、第１の電圧レベルおよび前記第１の電圧レベルと異なる第２の電圧レベルからなる矩形状の電圧信号を供給する、
    ことを特徴とする請求項１から２４の何れか１項に記載の表示パネル。
  26. 　前記ソースドライバは、
    　前記一方の対向電極バスラインに接続された前記対向電極に対向する前記画素電極に前記トランジスタを介して接続された前記ソースバスラインと、前記他の一方の対向電極バスラインに接続された前記対向電極に対向する前記画素電極に前記トランジスタを介して接続された前記ソースバスラインとに対し、それぞれ振幅の異なったソース信号を供給する、
    ことを特徴とする請求項２５に記載の表示パネル。
  27. 　前記一方の対向電極バスラインの長さは、前記任意の対向電極バスラインの長さの略４５パーセントから略５５パーセントの長さであり、前記他の一方の対向電極バスラインの長さは、前記任意の対向電極バスラインの長さから前記一方の対向電極バスラインの長さを引いた長さに略等しい、ことを特徴とする請求項２５または２６に記載の表示パネル。
  28. 　前記一方の対向電極ドライバは、前記矩形状の電圧信号の振幅の大きさを変更する第１の振幅変更手段を備えており、前記他の一方の対向電極ドライバは、前記矩形状の電圧信号の振幅の大きさを変更する第２の振幅変更手段を備えている、
    ことを特徴とする請求項２５から２７の何れか１項に記載の表示パネル。
  29. 　前記ソースドライバは、
    　予め定められた基準振幅未満の振幅の前記ソース信号を供給する場合には、
    　　前記一方の対向電極ドライバが前記一方の対向電極バスラインに振幅のより小さい前記矩形状の電圧信号を供給する場合に、前記一方の対向電極バスラインに接続された前記対向電極に対向する前記画素電極に前記トランジスタを介して接続された前記ソースバスラインに対して、振幅のより大きい前記ソース信号を供給し、
    　　前記一方の対向電極ドライバが前記一方の対向電極バスラインに振幅のより大きい前記矩形状の電圧信号を供給する場合に、前記一方の対向電極バスラインに接続された前記対向電極に対向する前記画素電極に前記トランジスタを介して接続された前記ソースバスラインに対して、振幅のより小さい前記ソース信号を供給し、
    　　前記他の一方の対向電極ドライバが前記他の一方の対向電極バスラインに振幅のより小さい前記矩形状の電圧信号を供給する場合に、前記他の一方の対向電極バスラインに接続された前記対向電極に対向する前記画素電極に前記トランジスタを介して接続された前記ソースバスラインに対して、振幅のより大きい前記ソース信号を供給し、
    　　前記他の一方の対向電極ドライバが前記他の一方の対向電極バスラインに振幅のより大きい前記矩形状の電圧信号を供給する場合に、前記他の一方の対向電極バスラインに接続された前記対向電極に対向する前記画素電極に前記トランジスタを介して接続された前記ソースバスラインに対して、振幅のより小さい前記ソース信号を供給し、
    　予め定められた基準振幅以上の振幅の前記ソース信号を供給する場合には、
    　　前記一方の対向電極ドライバが前記一方の対向電極バスラインに振幅のより小さい前記矩形状の電圧信号を供給する場合に、前記一方の対向電極バスラインに接続された前記対向電極に対向する前記画素電極に前記トランジスタを介して接続された前記ソースバスラインに対して、振幅のより小さい前記ソース信号を供給し、
    　　前記一方の対向電極ドライバが前記一方の対向電極バスラインに振幅のより大きい前記矩形状の電圧信号を供給する場合に、前記一方の対向電極バスラインに接続された前記対向電極に対向する前記画素電極に前記トランジスタを介して接続された前記ソースバスラインに対して、振幅のより大きい前記ソース信号を供給し、
    　　前記他の一方の対向電極ドライバが前記他の一方の対向電極バスラインに振幅のより小さい前記矩形状の電圧信号を供給する場合に、前記他の一方の対向電極バスラインに接続された前記対向電極に対向する前記画素電極に前記トランジスタを介して接続された前記ソースバスラインに対して、振幅のより小さい前記ソース信号を供給し、
    　　前記他の一方の対向電極ドライバが前記他の一方の対向電極バスラインに振幅のより大きい前記矩形状の電圧信号を供給する場合に、前記他の一方の対向電極バスラインに接続された前記対向電極に対向する前記画素電極に前記トランジスタを介して接続された前記ソースバスラインに対して、振幅のより大きい前記ソース信号を供給する、
    ことを特徴とする請求項２８に記載の表示パネル。
  30. 　前記複数のゲートバスラインのうちｎ番目のゲートバスラインと、前記複数のソースラインのうちｍ番目のソースバスラインとに接続された前記トランジスタに接続された前記画素電極に対向する前記対向電極は、前記複数の対向電極バスラインのうち、ｎ番目の対向電極バスラインに接続され、
    　前記複数のゲートバスラインのうちｎ番目のゲートバスラインと、前記複数のソースラインのうちｍ＋１番目のソースバスラインとに接続された前記トランジスタに接続された前記画素電極に対向する前記対向電極は、前記複数の対向電極バスラインのうち、ｎ－１番目の対向電極バスラインに接続されている、
    ことを特徴とする請求項１から２４の何れか１項に記載の表示パネル。
  31. 　請求項１から３０の何れか１項に記載の表示パネルを備えている、
    ことを特徴とする液晶表示装置。
  32. 　複数のゲートバスラインと、
    　複数のソースバスラインと、
    　複数の対向電極バスラインと、
    　前記複数のゲートバスラインのうち任意のゲートバスラインに接続されたゲートと、前記複数のソースバスラインのうち任意のソースバスラインに接続されたソースとを備えたトランジスタと、
    　前記トランジスタのドレインに接続された画素電極と、
    　液晶を介して前記画素電極に対向する対向電極であって、前記複数の対向電極バスラインのうち任意の対向電極バスラインに接続された対向電極と、
    　前記複数のソースバスラインのそれぞれの一端に接続され、前記任意のソースバスラインに対してソース信号を供給するソースドライバと、
    　前記複数のゲートバスラインのそれぞれの一端に接続され、前記トランジスタを導通させる導通信号を前記任意のゲートバスラインに対して逐次的に供給するゲートドライバと、
    を備えた表示パネルを駆動する駆動方法であって、
    　前記ゲートドライバが前記任意のゲートバスラインに対して前記導通信号を供給してから次の前記導通信号を供給するまでの１走査期間において、前記任意の対向電極バスラインに対し、少なくとも第１の電圧レベルおよび前記第１の電圧レベルと異なる第２の電圧レベルからなる矩形状の電圧信号を供給する電圧信号供給工程を含んでいる、
    ことを特徴とする駆動方法。
PCT/JP2010/066717 2009-12-11 2010-09-27 表示パネル、液晶表示装置、および、駆動方法 WO2011070838A1 (ja)

Priority Applications (3)

Application Number Priority Date Filing Date Title
JP2011545114A JP5529166B2 (ja) 2009-12-11 2010-09-27 表示パネル、液晶表示装置、および、駆動方法
US13/514,300 US20120235984A1 (en) 2009-12-11 2010-09-27 Display panel, liquid crystal display, and driving method
CN201080055764.0A CN102652333B (zh) 2009-12-11 2010-09-27 显示面板、液晶显示装置和驱动方法

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2009-282192 2009-12-11
JP2009282192 2009-12-11

Publications (1)

Publication Number Publication Date
WO2011070838A1 true WO2011070838A1 (ja) 2011-06-16

Family

ID=44145391

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/JP2010/066717 WO2011070838A1 (ja) 2009-12-11 2010-09-27 表示パネル、液晶表示装置、および、駆動方法

Country Status (4)

Country Link
US (1) US20120235984A1 (ja)
JP (1) JP5529166B2 (ja)
CN (1) CN102652333B (ja)
WO (1) WO2011070838A1 (ja)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5512698B2 (ja) * 2009-12-11 2014-06-04 シャープ株式会社 表示パネル、液晶表示装置、および、駆動方法
US9041453B2 (en) * 2013-04-04 2015-05-26 Semiconductor Energy Laboratory Co., Ltd. Pulse generation circuit and semiconductor device
CN111243476A (zh) * 2018-11-28 2020-06-05 中华映管股份有限公司 显示装置
CN110211525A (zh) * 2019-05-27 2019-09-06 福建华佳彩有限公司 一种面板设计架构

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0635417A (ja) * 1992-07-22 1994-02-10 Oki Electric Ind Co Ltd アクティブマトリクス型薄膜トランジスタ液晶パネルの駆動方法
JP2001265287A (ja) * 2000-03-15 2001-09-28 Sharp Corp アクティブマトリクス型表示装置およびその駆動方法
JP2004251980A (ja) * 2003-02-18 2004-09-09 Seiko Epson Corp 表示装置の駆動回路及び駆動方法、並びに表示装置及び投射型表示装置
JP2009008919A (ja) * 2007-06-28 2009-01-15 Sharp Corp 液晶表示装置
JP2009098587A (ja) * 2007-10-16 2009-05-07 Samsung Electronics Co Ltd 液晶表示装置

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH03168617A (ja) * 1989-11-28 1991-07-22 Matsushita Electric Ind Co Ltd 表示装置の駆動方法
JP5177999B2 (ja) * 2006-12-05 2013-04-10 株式会社半導体エネルギー研究所 液晶表示装置
KR101352343B1 (ko) * 2006-12-11 2014-01-15 삼성디스플레이 주식회사 액정표시장치
WO2009113223A1 (ja) * 2008-03-11 2009-09-17 シャープ株式会社 駆動回路、駆動方法、液晶表示パネル、液晶モジュール、および液晶表示装置
GB2458957B (en) * 2008-04-04 2010-11-24 Sony Corp Liquid crystal display module
KR20100076230A (ko) * 2008-12-26 2010-07-06 삼성전자주식회사 액정표시장치 및 그 표시방법
CN104914637B (zh) * 2009-05-21 2018-04-27 夏普株式会社 液晶面板

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0635417A (ja) * 1992-07-22 1994-02-10 Oki Electric Ind Co Ltd アクティブマトリクス型薄膜トランジスタ液晶パネルの駆動方法
JP2001265287A (ja) * 2000-03-15 2001-09-28 Sharp Corp アクティブマトリクス型表示装置およびその駆動方法
JP2004251980A (ja) * 2003-02-18 2004-09-09 Seiko Epson Corp 表示装置の駆動回路及び駆動方法、並びに表示装置及び投射型表示装置
JP2009008919A (ja) * 2007-06-28 2009-01-15 Sharp Corp 液晶表示装置
JP2009098587A (ja) * 2007-10-16 2009-05-07 Samsung Electronics Co Ltd 液晶表示装置

Also Published As

Publication number Publication date
JPWO2011070838A1 (ja) 2013-04-22
US20120235984A1 (en) 2012-09-20
JP5529166B2 (ja) 2014-06-25
CN102652333B (zh) 2015-07-01
CN102652333A (zh) 2012-08-29

Similar Documents

Publication Publication Date Title
KR100748840B1 (ko) 액정표시장치와 그 구동방법
JP3879484B2 (ja) 液晶表示装置
US6819311B2 (en) Driving process for liquid crystal display
KR100602761B1 (ko) 액정 표시 장치 및 그 구동 방법
TWI258614B (en) Liquid crystal display device
JP2004287087A (ja) 液晶表示装置およびその駆動方法
KR20040020032A (ko) 액정 표시 장치
US20070146279A1 (en) Display device
US8552953B2 (en) Display device
US20120113084A1 (en) Liquid crystal display device and driving method of the same
JP2005189820A (ja) 液晶表示装置及びその駆動方法
JP5512698B2 (ja) 表示パネル、液晶表示装置、および、駆動方法
WO2001095023A1 (fr) Systeme d'affichage d'image et procede pour afficher une image
US9214120B2 (en) Display device
JP2010091967A (ja) 電気光学装置
JP2009205045A (ja) 電気光学装置、駆動方法および電子機器
JP5529166B2 (ja) 表示パネル、液晶表示装置、および、駆動方法
JPWO2002097523A1 (ja) 液晶表示素子の駆動方法及びこれを用いた液晶表示装置
KR20140042010A (ko) 표시 장치 및 그 구동 방법
US20070070009A1 (en) Display device
JP2008216893A (ja) 平面表示装置及びその表示方法
JP2011197353A (ja) 表示装置、および表示装置の駆動方法
JP2008145909A (ja) 液晶表示装置
EP1914710B1 (en) Display device
JP2010101915A (ja) 画像表示装置、及び画像表示方法

Legal Events

Date Code Title Description
WWE Wipo information: entry into national phase

Ref document number: 201080055764.0

Country of ref document: CN

121 Ep: the epo has been informed by wipo that ep was designated in this application

Ref document number: 10835760

Country of ref document: EP

Kind code of ref document: A1

WWE Wipo information: entry into national phase

Ref document number: 2011545114

Country of ref document: JP

WWE Wipo information: entry into national phase

Ref document number: 13514300

Country of ref document: US

NENP Non-entry into the national phase

Ref country code: DE

122 Ep: pct application non-entry in european phase

Ref document number: 10835760

Country of ref document: EP

Kind code of ref document: A1