CN113160733B - 电子装置 - Google Patents

电子装置 Download PDF

Info

Publication number
CN113160733B
CN113160733B CN202011133112.6A CN202011133112A CN113160733B CN 113160733 B CN113160733 B CN 113160733B CN 202011133112 A CN202011133112 A CN 202011133112A CN 113160733 B CN113160733 B CN 113160733B
Authority
CN
China
Prior art keywords
sub
circuit
pixel row
signal
switching
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN202011133112.6A
Other languages
English (en)
Other versions
CN113160733A (zh
Inventor
蔡嘉豪
程怡瑄
萧炫睿
施建丰
黄圣峰
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Innolux Corp
Original Assignee
Innolux Display Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Innolux Display Corp filed Critical Innolux Display Corp
Priority to US17/142,238 priority Critical patent/US11475827B2/en
Publication of CN113160733A publication Critical patent/CN113160733A/zh
Application granted granted Critical
Publication of CN113160733B publication Critical patent/CN113160733B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Transforming Light Signals Into Electric Signals (AREA)
  • Control Of Indicators Other Than Cathode Ray Tubes (AREA)

Abstract

本揭露提供一种电子装置。所述电子装置包括像素阵列以及第一驱动电路。所述像素阵列设置在基板上且包括多个子像素行。所述第一驱动电路设置在所述基板上，并且位于所述像素阵列的一侧。所述第一驱动电路包括多个解多路复用器电路以及多个开关电路。多个解多路复用器电路包括第一解多路复用器电路。多个开关电路包括第一开关电路。所述第一开关电路耦接所述第一解多路复用器电路，且所述第一解多路复用器电路耦接所述多个子像素行的至少三个。

Description

电子装置
技术领域
本揭露涉及一种装置，尤其涉及一种可以降低功耗的电子装置。
背景技术
现有采用三栅极全屏驱动电路(ODTG)架构下的显示面板在显示画面的过程中，由于数据信号的信号波形需连续地转换，以使对应于不同颜色像素的信号波形，而导致产生数据信号的电路因信号波形切换次数过多而产生较多的功耗。
发明内容
有鉴于此，本揭露的电子装置提出的电路设计可降低功耗。
根据本揭露的实施例，本揭露的电子装置包括像素阵列以及第一驱动电路。像素阵列设置在基板上。第一驱动电路设置在所述基板上，并且位于所述像素阵列的一侧。所述第一驱动电路包括多个解多路复用器电路以及多个开关电路。所述多个解多路复用器电路包括第一解多路复用器电路。所述多个开关电路包括第一开关电路。所述第一开关电路耦接所述第一解多路复用器电路，且所述第一解多路复用器电路耦接所述多个子像素行的至少三个。
为让本揭露的上述特征和优点能更明显易懂，下文特举实施例，并配合附图作详细说明如下。
附图说明
图1是本揭露的一实施例的电子装置的示意图；
图2是本揭露的一实施例的单边驱动电路的示意图；
图3A是本揭露的图2实施例的一种驱动时序图；
图3B是本揭露的图2实施例的另一种驱动时序图；
图4是本揭露的一实施例的双边驱动电路的示意图；
图5A是本揭露的图4实施例的一种驱动时序图；
图5B是本揭露的图4实施例的另一种驱动时序图；
图6是本揭露的另一实施例的双边驱动电路的示意图；
图7A是本揭露的图6实施例的一种驱动时序图；
图7B是本揭露的图6实施例的另一种驱动时序图。
附图标记说明
10、200、400：电子装置；
100：基板；
110、210、410、610：像素阵列；
120：驱动电路；
130：封装电路；
220、420A、420B、620A、620B：驱动电路；
221、421-1、421-2、621-1、621-2：相位缓存器；
222-1～222-2、422-1～422-4、622-1～622-4：输出电路；
223-1～223-4、423-1～423-8、623-1～623-8：开关电路；
224a～224d、424a～424h、624a～624h：解多路复用器电路；
224-1～224-12、424-1～424-24、624-1～624-24：开关组件；
G1(n)～G24(n)：子像素行；
CKV1～CKV4、CKH1～CKH3：时钟信号；
ENB1～ENB4、ENB1L、ENB1R、ENB2L、ENB2R：开关信号；
OS1～OS8：输出信号；
DS1～DS8：驱动信号；
D(n)：数据信号；
t0～t24：时间。
具体实施方式
现将详细地参考本揭露的示范性实施例，示范性实施例的实例说明于附图中。只要有可能，相同组件符号在附图和描述中用来表示相同或相似部分。
本揭露通篇说明书与所附的权利要求中会使用某些词汇来指称特定组件。本领域技术人员应理解，电子装置制造商可能会以不同的名称来指称相同的组件。本文并不意在区分那些功能相同但名称不同的组件。在下文说明书与权利要求中，“含有”与“包含”等词为开放式词语，因此其应被解释为“含有但不限定为…”之意。
本文中所提到的方向用语，例如：“上”、“下”、“前”、“后”、“左”、“右”等，仅是参考附图的方向。因此，使用的方向用语是用来说明，而并非用来限制本揭露。在附图中，各附图示出的是特定实施例中所使用的方法、结构和/或材料的通常性特征。然而，这些附图不应被解释为界定或限制由这些实施例所涵盖的范围或性质。举例来说，为了清楚起见，各膜层、区域和/或结构的相对尺寸、厚度及位置可能缩小或放大。
当相应的构件例如膜层或区域被称为“在另一个构件上”时，它可以直接在另一个构件上，或者两者之间可存在有其他构件。另一方面，当构件被称为“直接在另一个构件上”时，则两者之间不存在任何构件。另外，当一构件被称为“在另一个构件上”时，两者在俯视方向上有上下关系，而此构件可在另一个构件的上方或下方，而此上下关系取决于装置的取向(orientation)。
在本揭露一些实施例中，关于接合、连接的用语例如“连接”、“互连”等，除非特别定义，否则可指两个结构系直接接触，或者亦可指两个结构并非直接接触，其中有其它结构设于此两个结构之间。且此关于接合、连接的用语亦可包含两个结构都可移动，或者两个结构都固定的情况。此外，用语“耦接”包含任何直接及间接的电性连接手段。
说明书与权利要求中所使用的序数例如“第一”、“第二”等的用词用以修饰组件，其本身并不意含及代表该，或该些，组件有任何之前的序数，也不代表某一组件与另一组件的顺序、或是制造方法上的顺序，该些序数的使用仅用来使具有某命名的组件得以和另一具有相同命名的组件能作出清楚区分。权利要求与说明书中可不使用相同用词，据此，说明书中的第一构件在权利要求中可能为第二构件。
本揭露的电子装置可包括显示设备、天线装置、感测装置、触控电子装置(touchdisplay)、曲面电子装置(curved display)或非矩形电子装置(free shape display)，但不以此为限。电子装置可为可弯折或可挠式电子装置。电子装置可例如包括液晶、发光二极管、量子点(Quantum dot，QD)、荧光(Fluorescence)，磷光(Phosphor)，其他适合的显示介质，或上述材料的组合，但不限于此。发光二极管例如可包括有机发光二极管(OrganicLight Emitting Diode，OLED)、次毫米发光二极管(Mini LED)、微发光二极管(Micro LED)或量子点发光二极管(QLED or QDLED)或其他适合的材且其材料可任意排列组合，但不以此为限。显示设备可例如包括拼接显示设备，但不以此为限。天线装置可例如是液晶天线，但不以此为限。天线装置可例如包括天线拼接装置，但不以此为限。需注意的是，电子装置可为前述的任意排列组合，但不以此为限。此外，电子装置的外型可为矩形、圆形、多边形、具有弯曲边缘的形状或其他适合的形状。电子装置可以具有驱动系统、控制系统、光源系统、层架系统…等外围系统以支持显示设备、天线装置或拼接装置。下文将以显示设备说明本揭露内容，但本揭露不以此为限。
需知悉的是，以下所举实施例可以在不脱离本揭露的精神下，可将数个不同实施例中的特征进行替换、重组、混合以完成其他实施例。各实施例间特征只要不违背发明精神或相冲突，均可任意混合搭配使用。
图1是本揭露的一实施例的电子装置的示意图。参考图1，电子装置10包括基板100，其中基板100可以为硬质基板、可挠性基板或前述的组合，基板100的材料例如可包括玻璃、石英、陶瓷、蓝宝石、塑料、聚碳酸酯(polycarbonate，PC)、聚酰亚胺(polyimide，PI)、聚丙烯(polypropylene，PP)或聚对苯二甲酸乙二酯(polyethylene terephthalate，PET)、其他合适的材料或前述材料的组合，但并不以此为限。基板100可采用栅极驱动电路基板(Gate on Array，GOA)设计，以在基板100上形成有像素阵列110(Pixel array)、驱动电路120以及封装电路130，其中封装电路130可例如包括扇出(Fan out)、接合(Bonding)的电路和/或集成电路(Integrated Circuit)，但本揭露不以上述为限。在本实施例中，像素阵列110可对应于面板的主动区(Active area,AA)，并且驱动电路120以及封装电路130可对应于面板的周边区(主动区以外区域)。在本实施例中，驱动电路120耦接像素阵列110以及封装电路130，并且像素阵列110耦接封装电路130。驱动电路120可通过多条栅极线(Gateline)耦接至像素阵列110的多个子像素行(sub-pixel)，并且封装电路130可通过多条数据线(Date line)耦接至像素阵列110的多列像素。值得注意的是，本实施例的像素阵列110的多个像素的多个子像素(例如包括红色子像素、绿色子像素以及蓝色子像素)是基于三栅极全屏驱动电路(One Data Triple Gate,ODTG)架构来排列的。在另一些实施例中，多个子像素还可以包含其他颜色的子像素，但本揭露不以此为限。
图2是本揭露的一实施例的单边驱动电路的示意图。参考图2，电子装置200的像素阵列210可包括多个子像素行G1(n)～G12(n)，其中n为列数，并且为大于或等于1的正整数。详细而言，于本揭露的实施例中可以有多列的子像素，可依实际设计需求调整列数，图2为示例性示出出一列子像素，但本揭露不以此为限，下述其他实施例也是示例性绘出一列子像素，故不再赘述。子像素行G1(n)～G12(n)亦可对应于像素阵列210的第一条至第十二条栅极线。值得注意的是，本实施例的像素阵列210的行数不限于图2所示的数量，而还可进一步包括更多行子像素。在本实施例中，子像素行G1(n)～G12(n)的每三行，例如三个子像素行G1(n)～G3(n)，可依序为红色子像素行、绿色子像素行以及蓝色子像素行，且/或三个子像素行G4(n)～G6(n)，可依序为红色子像素行、绿色子像素行以及蓝色子像素行，并且三个子像素行G1(n)～G3(n)的每一列可组成一个像素，例如子像素G1(1)～G3(1)。然而，本揭露的多个子像素的颜色种类及排列方式并不限于此。在另一些实施例中，子像素行G1(n)～G12(n)的每四行，例如四个子像素行G1(n)～G4(n)，可依序为第一颜色子像素行、第二颜色子像素行、第三颜色子像素行以及第四颜色子像素行，且/或四个子像素行G5(n)～G8(n)，可依序为第一颜色子像素行、第二颜色子像素行、第三颜色子像素行以及第四颜色子像素行，第一颜色、第二颜色、第三颜色及第四颜色可彼此不相同，即四个子像素行G1(n)～G4(n)的每一列可组成一个像素，例如子像素G1(1)～G4(1)，但本揭露不以此为限。在本实施例中，子像素行G1(n)～G12(n)的每一列可接收对应的数据信号D(n)，此处的n与前述的n可为相同，例如为大于或等于1的正整数。数据信号D(n)可例如由图1的封装电路130来提供。
在本实施例中，图2的电子装置200的驱动电路220可包括相位缓存器221、输出电路222-1、输出电路222-2、开关电路223-1～223-4、解多路复用器(Demultiplexer)电路224a～224d，其中驱动电路220可设置于如图1的驱动电路120的位置(位于像素阵列110的一侧)。解多路复用器电路224a～224d分别包括三个开关组件，并且开关组件224-1～224-12分别耦接像素阵列210的子像素行G1(n)～G12(n)。在本实施例中，开关组件224-1～224-12可分别例如是一个晶体管，但本揭露并不限于此。在本实施例中，开关电路223-1～223-4分别耦接解多路复用器电路224a～224d，并且开关电路223-1～223-4的每一个提供驱动信号DS1～DS4至开关组件224-1～224-12的每对应三个。具体而言，开关电路223-1耦接解多路复用器电路224a，并且解多路复用器电路224a耦接开关组件224-1～224-3。开关电路223-2耦接解多路复用器电路224b，并且解多路复用器电路224b耦接开关组件224-4～224-6。开关电路223-3耦接解多路复用器电路224c，并且解多路复用器电路224c耦接开关组件224-7～224-9。开关电路223-4耦接解多路复用器电路224d，并且解多路复用器电路224d耦接开关组件224-10～224-12。在本实施例中，解多路复用器电路224a可耦接三个子像素行G1(n)～G3(n)，详细而言，开关组件224-1～224-3分别耦接三个子像素行G1(n)～G3(n)，上述的三个子像素行G1(n)～G3(n)的每一列可组成一个像素，即每一个解多路复用器电路224a～224d中包含的开关组件的数量可以对应于一个像素中所包含的子像素的数量。然而，在另一些实施例中，解多路复用器电路224a可耦接至少三个以上的子像素行,例如耦接四个子像素行G1(n)～G4(n)，详细而言，开关组件224-1～224-4分别耦接四个子像素行G1(n)～G4(n)，上述的四个子像素行G1(n)～G4(n)的每一列可组成一个像素，但本揭露不以此为限。
在本实施例中，相位缓存器221耦接输出电路222-1及输出电路222-2，输出电路222-1及输出电路222-2耦接开关电路223-1～223-4，并且输出电路222-1及输出电路222-2的分别耦接开关电路223-1～223-4的每两个。具体而言，输出电路222-1耦接开关电路223-1及开关电路223-2，并且输出电路222-2耦接开关电路223-3及开关电路223-4。值得注意的是，本实施例的输出电路、开关电路以及解多路复用器电路的数量可依据像素阵列210的子像素的行数来决定，而不限于图2所示。举例而言，在一些实施例中，相位缓存器221可以耦接两个以上的输出电路，输出电路222-1或是输出电路222-2可以各自耦接两个以上的开关电路，开关电路223-1～223-4可以各自耦接三个以上的解多路复用器电路，本揭露不以此为限。在本实施例中，图2的驱动电路220可表示为图1的驱动电路120的一部分电路示意图。
图3A是本揭露的图2实施例的一种驱动时序图。参考图2以及图3A，在本实施例中，相位缓存器221可输出输出信号至输出电路222-1及输出电路222-2。输出电路222-1接收时钟信号CKV1，并且输出电路222-2接收时钟信号CKV2。时钟信号CKV1及时钟信号CKV2可例如是垂直时钟信号。如图3A所示时钟信号CKV1与时钟信号CKV2的时序不同，其中时钟信号CKV1与时钟信号CKV2的信号波形为交错而未重叠。在本实施例中，输出电路222-1及输出电路222-2分别依据时钟信号CKV1及时钟信号CKV2来决定输出输出信号OS1及输出信号OS2至开关电路223-1～223-4的时间，其中输出信号OS1及输出信号OS2是基于相位缓存器221提供的所述信号的信号波形来产生的，即输出信号OS1及输出信号OS2于本实施例中时序不同。
在本实施例中，开关电路223-1及开关电路223-3接收开关信号ENB1，并且开关电路223-2及开关电路223-4接收开关信号ENB2。如图3A所示开关信号ENB1与开关信号ENB2的时序不同，其中开关信号ENB1与开关信号ENB2的信号波形为交错而未重叠。在本实施例中，开关电路223-1及开关电路223-3依据开关信号ENB1来决定输出驱动信号DS1及驱动信号DS3至解多路复用器电路224a及解多路复用器电路224c的开关组件224-1～224-3及开关组件224-7～224-9的时间。开关电路223-2及开关电路223-4依据开关信号ENB2来决定输出驱动信号DS2及驱动信号DS4至解多路复用器电路224b及解多路复用器电路224d的开关组件224-4～224-6及开关组件224-10～224-12的时间。在本实施例中，驱动信号DS1～DS4是基于输出信号OS1及输出信号OS2来产生的，并且驱动信号DS1～DS4的时序不同。
在本实施例中，开关组件224-1～224-12的每三个分别接收三个时钟信号CKH1～CKH3，其中时钟信号CKH1～CKH3的时序不同。时钟信号CKH1～CKH3可例如是水平时钟信号。如图3A所示时钟信号CKH1～CKH3的时序皆不同，其中时钟信号CKH1～CKH3的信号波形彼此未重叠。在本实施例中，开关组件224-1～224-12分别依据时钟信号CKH1～CKH3来决定输出多个栅极驱动信号至子像素行G1(n)～G12(n)的时间，其中所述多个栅极驱动信号是基于驱动信号DS1～DS4来产生的。值得注意的是，所述多个栅极驱动信号的波形可对应于时钟信号CKH1～CKH3中各别位于子像素行G1(n)～G12(n)的波形，因此所述多个栅极驱动信号的时序不同。
详细而言，假设子像素行G1(n)、子像素行G4(n)、子像素行G7(n)及子像素行G10(n)分别为红色子像素行、子像素行G2(n)、子像素行G5(n)、子像素行G8(n)、及子像素行G11(n)分别为绿色子像素行以及子像素行G3(n)、子像素行G6(n)、子像素行G9(n)及子像素行G12(n)分别为蓝色子像素行。依据图3A的时钟信号CKH1～CKH3的时序设计，在时间t0至时间t12，本实施例的子像素行G1(n)、子像素行G4(n)、子像素行G2(n)、子像素行G5(n)、子像素行G3(n)、子像素行G6(n)、子像素行G7(n)、子像素行G10(n)、子像素行G8(n)、子像素行G11(n)、子像素行G9(n)及子像素行G12(n)将依序接收到栅极驱动信号。对此，红色子像素行G1(n)及红色子像素行G4(n)分别在时间区间t0-t1以及时间区间t1-t2依序接收到栅极驱动信号，因此数据信号D(n)在时间区间t0-t2之间可连续提供红色子像素的信号波形(R)，而无须切换信号。绿色子像素行G2(n)、及绿色子像素行G5(n)分别在时间区间t2-t3以及时间区间t3-t4依序接收到栅极驱动信号，因此数据信号D(n)在时间区间t2-t4之间可连续提供绿色子像素的信号波形(G)，而无须切换信号。蓝色子像素行G3(n)及蓝色子像素行G6(n)分别在时间区间t4-t5以及时间区间t5-t6依序接收到栅极驱动信号，因此数据信号D(n)在时间区间t4-t6之间可连续提供蓝色子像素的信号波形(B)，而无须切换信号。以此类推，数据信号D(n)在时间区间t6-t12之间只需切换三次来对应于不同颜色。也就是说，搭配图3A的驱动时序结果，本实施例的电子装置200可有效降低当像素阵列210显示画面时(例如为纯色或是单一颜色画面)，数据信号D(n)的信号波形切换的次数，而相应地降低功耗，举例而言，数据讯号D(n)可以提供不同的波形信号给不同颜色的子像素，且可提供相同的波形信号给相同颜色的子像素，即波形切换可例如发生于数据信号提供给不同颜色的子像素时的信号变换。在另一些实施例中，波形切换可例如为具有不同电压的信号间的切换。由此可通过开关电路223-1及开关电路223-2所提供的波形交错的开关信号ENB1与开关信号ENB2，使得具有相同波形的数据信号D(n)(例如相同颜色子像素行数据信号D(n))的时序(例如于时间区间t0-t2内)可以对应一个开关信号ENB1及一个开关信号ENB2的时序，以降低电子装置的功耗。
值得注意的是，图3A所示的数据信号D(n)为表示信号转换为不同颜色数据的波形的时间，而非实际信号波形。并且，图3A所示的时钟信号CKV1、时钟信号CKV2、开关信号ENB1、开关信号ENB2以及时钟信号CKH1～CKH3为理想的方波波形，但实际的信号波形由于波形的上升缘以及下降缘皆具有上升时间以及下降时间，因此实际的信号波形在上升缘以及下降缘可为斜线或曲线的形式。
图3B是本揭露的图2实施例的另一种驱动时序图。参考图2以及图3B，不同于图3A，依据图3B的时钟信号CKH1～CKH3的时序设计，在时间t0至时间t12，本实施例的子像素行G1(n)、子像素行G4(n)、子像素行G2(n)、子像素行G5(n)、子像素行G3(n)、子像素行G6(n)、子像素行G9(n)、子像素行G12(n)、子像素行G8(n)、子像素行G11(n)、子像素行G7(n)及子像素行G10(n)将依序接收到栅极驱动信号。对此，红色子像素行G1(n)及红色子像素行G4(n)分别在时间区间t0-t1以及时间区间t1-t2依序接收到栅极驱动信号，因此数据信号D(n)在时间区间t0-t2之间可连续提供红色子像素的信号波形(R)，而无须切换信号。绿色子像素行G2(n)及绿色子像素行G5(n)分别在时间区间t2-t3以及时间区间t3-t4依序接收到栅极驱动信号，因此数据信号D(n)在时间区间t2-t4之间可连续提供绿色子像素的信号波形(G)，而无须切换信号。蓝色子像素行G3(n)、蓝色子像素行G6(n)、蓝色子像素行G9(n)及蓝色子像素行G12(n)分别在时间区间t4-t5、时间区间t5-t6、时间区间t6-t7以及时间区间t7-t8依序接收到栅极驱动信号，因此数据信号D(n)在时间区间t4-t8之间可连续提供蓝色子像素的信号波形(B)，而无须切换信号。绿色子像素行G8(n)及绿色子像素行G11(n)分别在时间区间t8-t9、时间t9-t10依序接收到栅极驱动信号，因此数据信号D(n)在时间区间t8-t10之间可连续提供绿色子像素的信号波形(G)，而无须切换信号。红色子像素行G7(n)及红色子像素行G10(n)分别在时间区间t10-t11及时间区间t11-t12依序接收到栅极驱动信号，因此数据信号D(n)在时间区间t10-t12之间可连续提供红色子像素的信号波形(B)，而无须切换信号波形。也就是说，搭配图3B的驱动时序结果，有相同波形的数据信号D(n)的时序可以对应一个或一个以上的开关信号ENB1及一个或一个以上的开关信号ENB2的时序，故本实施例的电子装置200亦可有效降低当像素阵列210显示画面时(例如为纯色或是单一颜色画面)，数据信号D(n)的信号波形切换的次数，而相应地降低电子装置200的功耗。
图4是本揭露的一实施例的双边驱动电路的示意图。参考图4，电子装置400的像素阵列410可包括多个子像素行G1(n)～G24(n)，其中n为列数，并且为大于或等于1的正整数。子像素行G1(n)～G24(n)亦可对应于像素阵列410的第一条至第二十四条栅极线。值得注意的是，本实施例的像素阵列410的行数不限于图4所示的数量，而还可进一步包括更多行像素。在本实施例中，子像素行G1(n)～G24(n)的每三行，例如三个子像素行G1(n)～G3(n)，可依序为红色子像素行、绿色子像素行以及蓝色子像素行，并且三个子像素行G1(n)～G3(n)的每一列可组成一个像素，例如子像素G1(1)～G3(1)。然而，本揭露的多个子像素的颜色种类及排列方式并不限于此。在本实施例中，子像素行G1(n)～G24(n)的每一列可接收对应的数据信号D(n)。
在本实施例中，图4的电子装置400的驱动电路420A可包括相位缓存器421-1、输出电路422-1、输出电路422-2、开关电路423-1～423-4、解多路复用器电路424a～424d，其中驱动电路420A可设置于如图1的驱动电路120的位置(位于像素阵列110的一侧)。解多路复用器电路424a～424d分别包括三个开关组件，并且开关组件424-1～424-12分别耦接像素阵列410的子像素行G1(n)～G3(n)、子像素行G7(n)～G9(n)、子像素行G13(n)～G15(n)及子像素行G19(n)～G21(n)。从另一角度而言，驱动电路420A耦接像素阵列410当中属于奇数行的多个像素行。开关电路423-1～423-4分别耦接解多路复用器电路424a～424d，并且开关电路423-1～423-4的每一个提供驱动信号DS1～DS4至开关组件424-1～424-12的每对应三个。具体而言，开关电路423-1耦接解多路复用器电路424a，并且解多路复用器电路424a耦接开关组件424-1～424-3-。开关电路423-2耦接解多路复用器电路424b，并且解多路复用器电路424b耦接开关组件424-4～424-6。开关电路423-3耦接解多路复用器电路424c，并且解多路复用器电路424c耦接开关组件424-7～424-9。开关电路423-4耦接解多路复用器电路424d，并且解多路复用器电路424d耦接开关组件424-9～424-12。
在本实施例中，相位缓存器421-1耦接输出电路422-1及输出电路422-2，输出电路422-1及输出电路422-2耦接开关电路423-1～423-4，并且输出电路422-1及输出电路422-2的每一个耦接开关电路423-1～423-4的每两个。具体而言，输出电路422-1耦接开关电路423-1及开关电路423-2，并且输出电路422-2耦接开关电路423-3及开关电路423-4。值得注意的是，本实施例的输出电路、开关电路以及解多路复用器电路的数量可依据像素阵列410的子像素的行数来决定，而不限于图4所示。
在本实施例中，图4的电子装置400的驱动电路420B可包括相位缓存器421-2、输出电路422-3、输出电路422-4、开关电路423-5～423-8、解多路复用器电路424e～424h，其中驱动电路420B可设置于如图1的像素阵列110的另一侧(相对于驱动电路120的另一侧)。解多路复用器电路424e～424h分别包括三个开关组件，并且开关组件424-13～424-24分别耦接像素阵列410的子像素行G4(n)～G6(n)、子像素行G10(n)～G12(n)、子像素行G16(n)～G18(n)及子像素行G22(n)～G24(n)。从另一角度而言，驱动电路420B耦接像素阵列410当中属于偶数行的多个像素行。开关电路423-5～423-8分别耦接解多路复用器电路424e～424h，并且开关电路423-5～423-8的每一个提供驱动信号DS5～DS8至所述多个解多路复用器电路424-13～424-24的每对应三个。具体而言，开关电路423-5耦接解多路复用器电路424e，并且解多路复用器电路424e耦接开关组件424-13～424-15。开关电路423-6耦接解多路复用器电路424f，并且解多路复用器电路424f耦接开关组件424-16～424-18。开关电路423-7耦接解多路复用器电路424g，并且解多路复用器电路424g耦接开关组件424-19～424-21。开关电路423-8耦接解多路复用器电路424h，并且解多路复用器电路424h耦接开关组件424-22～424-24。
在本实施例中，相位缓存器421-2耦接输出电路422-3及输出电路422-4，输出电路422-3及输出电路422-4耦接开关电路423-5～423-8，并且输出电路422-3及输出电路422-4的每一个耦接开关电路423-5～423-8的每两个。具体而言，输出电路422-3耦接开关电路423-5及开关电路423-6，并且输出电路422-4耦接开关电路423-7及开关电路423-8。值得注意的是，本实施例的输出电路、开关电路以及解多路复用器电路的数量可依据像素阵列410的子像素的行数来决定，而不限于图4所示。
图5A是本揭露的图4实施例的一种驱动时序图。参考图4以及图5A，在本实施例中，相位缓存器421-1及相位缓存器421-2可输出多个信号至输出电路422-1～422-4。输出电路422-1接收时钟信号CKV1。输出电路422-2接收时钟信号CKV3。输出电路422-3接收时钟信号CKV2。输出电路422-4接收时钟信号CKV4。时钟信号CKV1～CKV4可例如是垂直时钟信号。如图5A所示时钟信号CKV1～CKV4的时序不同，其中时钟信号CKV1～CKV4的信号波形为交错而未重叠。在本实施例中，输出电路422-1～422-4分别依据时钟信号CKV1～CKV4来决定输出多个输出信号OS1～OS4至开关电路423-1～423-8的时间，其中输出信号OS1～OS8是基于相位缓存器421-1及相位缓存器421-2提供的所述多个信号的信号波形来产生的。
在本实施例中，开关电路423-1及开关电路423-3接收开关信号ENB1L。开关电路423-2及开关电路423-4接收开关信号ENB2L。开关电路423-5及开关电路423-7接收开关信号ENB1R。开关电路423-6及开关电路423-8接收开关信号ENB2R。如图5A所示开关信号ENB1L、ENB2L、ENB1R、ENB2R的时序皆不同，其中开关信号ENB1L、开关信号ENB2L、开关信号ENB1R及开关信号ENB2R的信号波形为交错而未重叠。在本实施例中，开关电路423-1及开关电路423-3依据开关信号ENB1L来决定输出驱动信号DS1及驱动信号DS3至解多路复用器电路424-1～424-3及解多路复用器电路424-7～424-9的时间。开关电路423-2及开关电路423-4依据开关信号ENB2L来决定输出驱动信号DS2及驱动信号DS4至解多路复用器电路424-4～424-6及解多路复用器电路424-10～424-12的时间。开关电路423-5及开关电路423-7依据开关信号ENB1R来决定输出驱动信号DS5及驱动信号DS7至解多路复用器电路424-13～424-15及解多路复用器电路424-19～424-21的时间。开关电路423-6及开关电路423-8依据开关信号ENB2R来决定输出驱动信号DS6及驱动信号DS8至解多路复用器电路424-16～424-18及解多路复用器电路424-22～424-24的时间。在本实施例中，驱动信号DS1～DS8是基于所述多个输出信号来产生的，并且驱动信号DS1～DS8的时序不同。
在本实施例中，开关组件424-1～424-24的每三个分别接收三个时钟信号CKH1～CKH3，其中时钟信号CKH1～CKH3的时序不同。时钟信号CKH1～CKH3可例如是水平时钟信号。如图5A所示时钟信号CKH1～CKH3的时序皆不同，其中时钟信号CKH1～CKH3的信号波形彼此未重叠。在本实施例中，开关组件424-1～424-24分别依据时钟信号CKH1～CKH3来决定输出多个栅极驱动信号至子像素行G1(n)～G24(n)的时间，其中所述多个栅极驱动信号是基于驱动信号DS1～DS8来产生的。值得注意的是，所述多个栅极驱动信号的波形可对应于时钟信号CKH1～CKH3中各别位于子像素行G1(n)～G24(n)的波形，因此所述多个栅极驱动信号的时序不同。
详细而言，假设子像素行G1(n)、子像素行G4(n)、子像素行G7(n)、子像素行G10(n)、子像素行G13(n)、子像素行G16(n)、子像素行G19(n)及子像素行G22(n)分别为红色子像素行，子像素行G2(n)、子像素行G5(n)、子像素行G8(n)、子像素行G11(n)、子像素行G14(n)、子像素行G17(n)、子像素行G20(n)及子像素行G23(n)分别为绿色子像素行以及子像素行G3(n)、子像素行G6(n)、子像素行G9(n)、子像素行G12(n)、子像素行G15(n)、子像素行G18(n)、子像素行G21(n)及子像素行G24(n)分别为蓝色子像素行。依据图5A的时钟信号CKH1～CKH3的时序设计，在时间t0至时间t24，本实施例的子像素行G1(n)、子像素行G7(n)、子像素行G2(n)、子像素行G8(n)、子像素行G3(n)、子像素行G9(n)、子像素行G4(n)、子像素行G10(n)、子像素行G5(n)、子像素行G11(n)、子像素行G6(n)、子像素行G12(n)、子像素行G13(n)、子像素行G19(n)、子像素行G14(n)、子像素行G20(n)、子像素行G15(n)、子像素行G21(n)、子像素行G16(n)、子像素行G22(n)、子像素行G17(n)、子像素行G23(n)、子像素行G18(n)及子像素行G24(n)将依序接收到栅极驱动信号。对此，红色子像素行G1(n)及红色子像素行G7(n)分别在时间区间t0-t1以及时间区间t1-t2依序接收到栅极驱动信号，因此数据信号D(n)在时间区间t0-t2之间可连续提供红色子像素的信号波形(R)，而无须切换信号。绿色子像素行G2(n)及绿色子像素行G8(n)分别在时间区间t2-t3以及时间区间t3-t4依序接收到栅极驱动信号，因此数据信号D(n)在时间区间t2-t4之间可连续提供绿色子像素的信号波形(G)，而无须切换信号。蓝色子像素行G3(n)及蓝色子像素行G9(n)分别在时间区间t4-t5以及时间区间t5-t6依序接收到栅极驱动信号，因此数据信号D(n)在时间区间t4-t6之间可连续提供蓝色子像素的信号波形(B)，而无须切换信号。以此类推，数据信号D(n)在时间区间t6-t24之间只需切换九次来对应于不同颜色。也就是说，搭配图5A的驱动时序结果，有相同波形的数据信号D(n)的时序可以对应一个开关信号ENB1L及一个开关信号ENB2L的时序或对应一个开关信号ENB1R及一个开关信号ENB2R的时序，故本实施例的电子装置400可有效降低当像素阵列410显示画面时(例如为纯色或是单一颜色画面)，数据信号D(n)的信号波形切换的次数，而相应地降低电子装置400的功耗。
图5B是本揭露的图4实施例的另一种驱动时序图。参考图4以及图5B，不同于图5A，依据图5B的时钟信号CKH1～CKH3的时序设计，在时间t0至时间t24，本实施例的子像素行G1(n)、子像素行G7(n)、子像素行G2(n)、子像素行G8(n)、子像素行G3(n)、子像素行G9(n)、子像素行G6(n)、子像素行G12(n)、子像素行G5(n)、子像素行G11(n)、子像素行G4(n)、子像素行G10(n)、子像素行G13(n)、子像素行G19(n)、子像素行G14(n)、子像素行G20(n)、子像素行G15(n)、子像素行G21(n)、子像素行G18(n)、子像素行G24(n)、子像素行G17(n)、子像素行G23(n)、子像素行G16(n)及子像素行G22(n)将依序接收到栅极驱动信号。对此，红色子像素行G1(n)及红色子像素行G7(n)分别在时间区间t0-t1以及时间区间t1-t2依序接收到栅极驱动信号，因此数据信号D(n)在时间区间t0-t2之间可连续提供红色子像素的信号波形(R)，而无须切换信号。绿色子像素行G2(n)及绿色子像素行G8(n)分别在时间区间t2-t3以及时间区间t3-t4依序接收到栅极驱动信号，因此数据信号D(n)在时间区间t2-t4之间可连续提供绿色子像素的信号波形(G)，而无须切换信号。蓝色子像素行G3(n)、蓝色子像素行G9(n)、蓝色子像素行G6(n)及蓝色子像素行G12(n)分别在时间区间t4-t5、时间区间t5-t6、时间区间t6-t7以及时间区间t7-t8依序接收到栅极驱动信号，因此数据信号D(n)在时间区间t4-t8之间可连续提供蓝色子像素的信号波形(B)，而无须切换信号。绿色子像素行G5(n)及绿色子像素行G11(n)分别在时间区间t8-t9以及时间区间t9-t10依序接收到栅极驱动信号，因此数据信号D(n)在时间区间t8-t10之间可连续提供绿色子像素的信号波形(G)，而无须切换信号。红色子像素行G4(n)及红色子像素行G10(n)分别在时间区间t10-t11以及时间区间t11-t12依序接收到栅极驱动信号，因此数据信号D(n)在时间区间t10-t12之间可连续提供红色子像素的信号波形(R)，而无须切换信号。也就是说，搭配图5B的驱动时序结果，有相同波形的数据信号D(n)的时序可以对应一个或一个以上开关信号ENB1L及一个或一个以上的开关信号ENB2L的时序，或是对应一个或一个以上开关信号ENB1R及一个或一个以上开关信号ENB2R的时序，故本实施例的电子装置400亦可有效降低当像素阵列410显示画面时(例如为纯色或是单一颜色画面)，数据信号D(n)的信号波形切换的次数，而相应地降低电子装置400的功耗。
图6是本揭露的另一实施例的双边驱动电路的示意图。参考图6，电子装置600的像素阵列610可包括多个子像素行G1(n)～G24(n)，其中n为列数，并且为大于或等于1的正整数。子像素行G1(n)～G24(n)亦可对应于像素阵列610的第一条至第二十四条栅极线。在本实施例中，图6的电子装置600的驱动电路620A可包括相位缓存器621-1、输出电路622-1、输出电路622-2、开关电路623-1～623-4、解多路复用器电路624a～624d，其中驱动电路620A可设置于如图1的驱动电路120的位置(位于像素阵列110的一侧)。在本实施例中，图6的电子装置600的驱动电路620B可包括相位缓存器621-2、输出电路622-3、输出电路622-4、开关电路623-5～623-8、解多路复用器电路624e～624h，其中驱动电路620B可设置于如图1的像素阵列110的另一侧(相对于驱动电路120的另一侧)。本实施例的电路配置与图4相同，但差异在于，本实施例的输出电路622-1～622-4以及开关电路623-1～623-8所接收的时钟信号以及开关信号与图4不同。
图7A是本揭露的图6实施例的一种驱动时序图。参考图6以及图7A，在本实施例中，相位缓存器621-1及相位缓存器621-2可输出多个信号至输出电路622-1～622-4。输出电路622-1及输出电路622-3接收时钟信号CKV1。输出电路622-2及输出电路622-4接收时钟信号CKV2。时钟信号CKV1及时钟信号CKV2可例如是垂直时钟信号。如图7A所示时钟信号CKV1及时钟信号CKV2的时序不同，其中时钟信号CKV1及时钟信号CKV2的信号波形为交错而未重叠。在本实施例中，输出电路622-1～622-4分别依据时钟信号CKV1及时钟信号CKV2来决定输出多个输出信号OS1～OS4至开关电路623-1～623-8的时间，其中输出信号OS1～OS4是基于相位缓存器621-1及相位缓存器621-2提供的多个信号的信号波形来产生的。
在本实施例中，开关电路623-1及开关电路623-3接收开关信号ENB1。开关电路623-2及开关电路623-4接收开关信号ENB3。开关电路623-5及开关电路623-7接收开关信号ENB2。开关电路623-6及开关电路623-8接收开关信号ENB4。如图7A所示开关信号ENB1、开关信号ENB2、开关信号ENB3及开关信号ENB4的时序皆不同，其中开关信号ENB1、开关信号ENB2、开关信号ENB3、及开关信号ENB4的信号波形为交错而未重叠。在本实施例中，开关电路623-1及开关电路623-3依据开关信号ENB1来决定输出驱动信号DS1及驱动信号DS3至开关组件624-1～624-3及开关组件624-7～624-9的时间。开关电路623-2及开关电路623-4依据开关信号ENB3来决定输出驱动信号DS2及驱动信号DS4至开关组件624-4～624-6及开关组件624-10～624-12的时间。开关电路623-5及开关电路623-7依据开关信号ENB2来决定输出驱动信号DS5及驱动信号DS7至开关组件624-13～624-15及开关组件624-19～624-21的时间。开关电路623-6及开关电路623-8依据开关信号ENB4来决定输出驱动信号DS6及驱动信号DS8至开关组件624-16～624-18及开关组件624-22～624-24的时间。在本实施例中，所述驱动信号DS1～DS8是基于输出信号OS1～OS4来产生的，并且驱动信号DS1～DS8的时序不同。
在本实施例中，开关组件624-1～624-24的每三个分别接收三个时钟信号CKH1～CKH3，其中时钟信号CKH1～CKH3的时序不同。时钟信号CKH1～CKH3可例如是水平时钟信号。如图7A所示时钟信号CKH1～CKH3的时序皆不同，其中时钟信号CKH1～CKH3的信号波形彼此未重叠。在本实施例中，开关组件624-1～624-24分别依据时钟信号CKH1～CKH3来决定输出多个栅极驱动信号至子像素行G1(n)～G24(n)的时间，其中所述多个栅极驱动信号是基于驱动信号DS1～DS8来产生的。值得注意的是，栅极驱动信号的波形可对应于时钟信号CKH1～CKH3中各别位于子像素行G1(n)～G24(n)的波形，因此所述多个栅极驱动信号的时序不同。
详细而言，假设子像素行G1(n)、子像素行G4(n)、子像素行G7(n)、子像素行G10(n)、子像素行G13(n)、子像素行G16(n)、子像素行G19(n)及子像素行G22(n)分别为红色子像素行、子像素行G2(n)、子像素行G5(n)、子像素行G8(n)、子像素行G11(n)、子像素行G14(n)、子像素行G17(n)、子像素行G20(n)及子像素行G23(n)分别为绿色子像素行以及子像素行G3(n)、子像素行G6(n)、子像素行G9(n)、子像素行G12(n)、子像素行G15(n)、子像素行G18(n)、子像素行G21(n)及子像素行G24(n)分别为蓝色子像素行。依据图7A的时钟信号CKH1～CKH3的时序设计，在时间t0至时间t24，本实施例的子像素行G1(n)、子像素行G4(n)、子像素行G7(n)、子像素行G10(n)、子像素行G2(n)、子像素行G5(n)、子像素行G8(n)、子像素行G11(n)、子像素行G3(n)、子像素行G6(n)、子像素行G9(n)、子像素行G12(n)、子像素行G13(n)、子像素行G16(n)、子像素行G19(n)、子像素行G22(n)、子像素行G14(n)、子像素行G17(n)、子像素行G20(n)、子像素行G23(n)、子像素行G15(n)、子像素行G18(n)、子像素行G21(n)及子像素行G24(n)将依序接收到栅极驱动信号。对此，红色子像素行G1(n)、红色子像素行G4(n)、红色子像素行G7(n)及红色子像素行G10(n)分别在时间区间t0-t1、时间区间t1-t2、时间区间t2-t3以及时间区间t3-t4依序接收到栅极驱动信号，因此数据信号D(n)在时间区间t0-t4之间可连续提供红色子像素的信号波形(R)，而无须切换信号。绿色子像素行G2(n)、绿色子像素行G5(n)、绿色子像素行G8(n)及绿色子像素行G11(n)分别在时间区间t4-t5、时间区间t5-t6、时间区间t6-t7以及时间区间t7-t8依序接收到栅极驱动信号，因此数据信号D(n)在时间区间t4-t8之间可连续提供绿色子像素的信号波形(G)，而无须切换信号。蓝色子像素行G3(n)、蓝色子像素行G6(n)、蓝色子像素行G9(n)及蓝色子像素行G12(n)分别在时间区间t8-t9、时间区间t9-t10、时间区间t10-t11以及时间区间t11-t12依序接收到栅极驱动信号，因此数据信号D(n)在时间区间t8-t12之间可连续提供蓝色子像素的信号波形(B)，而无须切换信号。以此类推，数据信号D(n)在时间区间t12-t24之间只需切换三次来对应于不同颜色。也就是说，搭配图7A的驱动时序结果，使得具有相同波形的数据信号D(n))的时序(例如于时间区间t0-t4内)可以对应一个开关信号ENB1、一个开关信号ENB2、一个开关信号ENB3及一个开关信号ENB4的时序，以降低电子装置的功耗。本实施例的电子装置600可有效降低当像素阵列610显示画面时(例如为纯色或是单一颜色画面)，数据信号D(n)的信号波形切换的次数，而相应地降低电子装置600的功耗。
图7B是本揭露的图6实施例的另一种驱动时序图。参考图6以及图7B，不同于图7A，依据图7B的时钟信号CKH1～CKH3的时序设计，在时间t0至时间t24，本实施例的子像素行G1(n)、子像素行G4(n)、子像素行G7(n)、子像素行G10(n)、子像素行G2(n)、子像素行G5(n)、子像素行G8(n)、子像素行G11(n)、子像素行G3(n)、子像素行G6(n)、子像素行G9(n)、子像素行G12(n)、子像素行G15(n)、子像素行G18(n)、子像素行G21(n)、子像素行G24(n)、子像素行G14(n)、子像素行G17(n)、子像素行G20(n)、子像素行G23(n)、子像素行G13(n)、子像素行G16(n)、子像素行G19(n)及子像素行G22(n)将依序接收到栅极驱动信号。对此，红色子像素行G1(n)、红色子像素行G4(n)、红色子像素行G7(n)及红色子像素行G10(n)分别在时间区间t0-t1、时间区间t1-t2、时间区间t2-t3以及时间区间t3-t4依序接收到栅极驱动信号，因此数据信号D(n)在时间区间t0-t4之间可连续提供红色子像素的信号波形(R)，而无须切换信号。绿色子像素行G2(n)、绿色子像素行G5(n)、绿色子像素行G8(n)及绿色子像素行G11(n)分别在时间区间t4-t5、时间区间t5-t6、时间区间t6-t7以及时间区间t7-t8依序接收到栅极驱动信号，因此数据信号D(n)在时间区间t4-t8之间可连续提供绿色子像素的信号波形(G)，而无须切换信号。蓝色子像素行G3(n)、蓝色子像素行G6(n)、蓝色子像素行G9(n)、蓝色子像素行G12(n)、蓝色子像素行G15(n)、蓝色子像素行G18(n)、蓝色子像素行G21(n)及蓝色子像素行G24(n)分别在时间区间t8-t9、时间区间t9-t10、时间区间t10-t11、时间区间t11-t12、时间区间t12-t13、时间区间t13-t14、时间区间t14-t15以及时间区间t15-t16依序接收到栅极驱动信号，因此数据信号D(n)在时间区间t8-t16之间可连续提供蓝色子像素的信号波形(B)，而无须切换信号。绿色子像素行G14(n)、绿色子像素行G17(n)、绿色子像素行G20(n)及绿色子像素行G23(n)分别在时间区间t16-t17、时间区间t17-t18、时间区间t18-t19以及时间区间t19-t20依序接收到栅极驱动信号，因此数据信号D(n)在时间区间t16-t20之间可连续提供绿色子像素的信号波形(G)，而无须切换信号。红色子像素行G13(n)、红色子像素行G16(n)、红色子像素行G19(n)及红色子像素行G22(n)分别在时间区间t20-t21、时间区间t21-t22、时间区间t22-t23以及时间区间t23-t24依序接收到栅极驱动信号，因此数据信号D(n)在时间区间t20-t24之间可连续提供红色子像素的信号波形(R)，而无须切换信号。也就是说，搭配图7B的驱动时序结果，使得具有相同波形的数据信号D(n))的时序(例如于时间区间t0-t4内)可以对应一个开关信号ENB1、一个开关信号ENB2、一个开关信号ENB3及一个开关信号ENB4的时序，或是于时间区间t8-t16内相同波形的数据信号D(n)对应两个开关信号ENB1、两个开关信号ENB2、两个开关信号ENB3及两个开关信号ENB4的时序，以降低电子装置的功耗。本实施例的电子装置600亦可有效降低当像素阵列610显示画面时(例如为纯色或是单一颜色画面)，数据信号D(n)的信号波形切换的次数，而相应地降低电子装置600的功耗。
综上所述，本揭露的电子装置可通过在驱动电路当中设计有多个开关电路来耦接多个解多路复用器电路，并且所述多个多路复用器电路的每一个可包括多个开关组件耦接于不同的子像素行。对此，本揭露的所述多个多路复用器电路可被分群且设置于像素阵列一侧或多侧，或者本揭露的所述多个多路复用器电路可被分群以对应于像素阵列的奇数像素行或偶数像素行。并且，本揭露的电子装置还搭配相对应的信号时序设计，来透过所述多个开关电路以及所述多个解多路复用器电路来依据特定的顺序驱动不同的子像素行，而可有效降低当电子装置的像素阵列显示画面时(例如为纯色或是单一颜色画面)，数据信号的信号波形切换的次数，而可相应地降低电子装置的功耗。
最后应说明的是：以上各实施例仅用以说明本揭露的技术方案，而非对其限制；尽管参照前述各实施例对本揭露进行了详细的说明，本领域的普通技术人员应当理解：其依然可以对前述各实施例所记载的技术方案进行修改，或者对其中部分或者全部技术特征进行等同替换；而这些修改或者替换，并不使相应技术方案的本质脱离本揭露各实施例技术方案的范围。

Claims (8)

1.一种电子装置，其特征在于，包括：
像素阵列，包括依序排列在基板上的第一子像素行、第二子像素行、第三子像素行及第四子像素行，其中所述第一子像素行与所述第四子像素行具有相同的颜色，且所述第一子像素行、第二子像素行、第三子像素行三者的颜色互不相同；以及
第一驱动电路，设置在所述基板上，并且位于所述像素阵列的一侧，其中所述第一驱动电路包括：
多个解多路复用器电路，包括第一解多路复用器电路与第二解多路复用器电路；以及
多个开关电路，包括第一开关电路、第二开关电路及第三开关电路,其中所述第二开关电路设置于所述第一开关电路及所述第三开关电路之间,且所述第一开关电路及所述第三开关电路接收相同的开关信号，
其中所述第一开关电路耦接所述第一解多路复用器电路，且所述第一解多路复用器电路耦接所述第一子像素行、所述第二子像素行及所述第三子像素行,
其中所述第二开关电路耦接所述第二解多路复用器电路，且所述第二解多路复用器电路耦接所述第四子像素行,
其中所述第一驱动电路依序提供驱动信号给所述第一子像素行、所述第四子像素行及所述第二子像素行。
2.根据权利要求1所述的电子装置，其特征在于，所述第一开关电路提供第一驱动信号至所述第一解多路复用器电路，并且所述第二开关电路提供第二驱动信号至所述第二解多路复用器电路，且所述第一驱动信号的时序与所述第二驱动信号的时序不同。
3.根据权利要求2所述的电子装置，其特征在于，所述第一开关电路接收第一输出信号以及第一开关信号，以依据所述第一输出信号以及所述第一开关信号来提供所述第一驱动信号，并且所述第二开关电路接收所述第一输出信号以及第二开关信号，以依据所述第一输出信号以及所述第二开关信号来提供所述第二驱动信号，其中所述第一开关信号与所述第二开关信号的时序不同。
4.根据权利要求3所述的电子装置，其特征在于，所述多个解多路复用器电路包含第三解多路复用器电路，所述第三开关电路提供第三驱动信号至所述第三解多路复用器电路，并且所述多个解多路复用器电路包含第四解多路复用器电路，所述多个开关电路包括第四开关电路，所述第四开关电路提供第四驱动信号至所述第四解多路复用器电路，
其中所述第一驱动信号至所述第四驱动信号的时序不同。
5.根据权利要求4所述的电子装置，其特征在于，所述第三开关电路接收第二输出信号以及所述第一开关信号，以依据所述第二输出信号以及所述第一开关信号来提供所述第三驱动信号，并且所述第四开关电路接收所述第二输出信号以及所述第二开关信号，以依据所述第二输出信号以及所述第二开关信号来提供所述第四驱动信号，其中所述第一输出信号与所述第二输出信号的时序不同。
6.根据权利要求5所述的电子装置，其特征在于，所述第一驱动电路还包括：
相位缓存器；以及
多个输出电路，耦接所述相位缓存器，其中所述多个输出电路的每一个耦接所述多个开关电路的每两个。
7.根据权利要求6所述的电子装置，其特征在于，所述多个输出电路包括第一输出电路及第二输出电路，所述第一输出电路依据第一时钟信号来输出所述第一输出信号至所述第一开关电路以及所述第二开关电路，并且所述第二输出电路依据第二时钟信号来输出所述第二输出信号至所述第三开关电路以及所述第四开关电路，其中所述第一输出信号的时序与所述第二输出信号的时序不同。
8.根据权利要求3所述的电子装置，其特征在于，所述像素阵列的其中一列接收一数据信号，所述数据信号中相同的波形信号的时序对应所述第一开关信号的时序及所述第二开关信号的时序。
CN202011133112.6A 2020-01-22 2020-10-21 电子装置 Active CN113160733B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
US17/142,238 US11475827B2 (en) 2020-01-22 2021-01-06 Electronic device for reducing power consumption

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US202062964118P 2020-01-22 2020-01-22
US62/964,118 2020-01-22

Publications (2)

Publication Number Publication Date
CN113160733A CN113160733A (zh) 2021-07-23
CN113160733B true CN113160733B (zh) 2023-05-30

Family

ID=76882372

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202011133112.6A Active CN113160733B (zh) 2020-01-22 2020-10-21 电子装置

Country Status (1)

Country Link
CN (1) CN113160733B (zh)

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103531165A (zh) * 2013-09-29 2014-01-22 华映视讯（吴江）有限公司 用以降低液晶显示系统功耗的方法
CN105118430A (zh) * 2015-08-31 2015-12-02 上海和辉光电有限公司 像素驱动电路及其驱动方法和显示装置
CN105469752A (zh) * 2014-09-29 2016-04-06 群创光电股份有限公司 显示装置
WO2019179521A1 (zh) * 2018-03-23 2019-09-26 京东方科技集团股份有限公司 移位寄存器电路及驱动方法、栅极驱动电路、显示装置

Family Cites Families (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20060119557A1 (en) * 2004-12-03 2006-06-08 Toppoly Optoelectronics Corporation System and method for driving an LCD
US9595233B2 (en) * 2011-10-11 2017-03-14 Sharp Kabushiki Kaisha Display device and driving method thereof
CN102881248B (zh) * 2012-09-29 2015-12-09 京东方科技集团股份有限公司 栅极驱动电路及其驱动方法和显示装置
US9041453B2 (en) * 2013-04-04 2015-05-26 Semiconductor Energy Laboratory Co., Ltd. Pulse generation circuit and semiconductor device
KR102048942B1 (ko) * 2013-05-10 2019-11-27 삼성디스플레이 주식회사 표시장치 및 그 구동 방법
CN104299583B (zh) * 2014-09-26 2016-08-17 京东方科技集团股份有限公司 一种移位寄存器及其驱动方法、驱动电路和显示装置
CN104966480B (zh) * 2015-07-21 2017-08-25 京东方科技集团股份有限公司 阵列基板行驱动电路单元、驱动电路和显示面板
CN105096865B (zh) * 2015-08-06 2018-09-07 京东方科技集团股份有限公司 移位寄存器的输出控制单元、移位寄存器及其驱动方法以及栅极驱动装置
CN105118469B (zh) * 2015-09-25 2017-11-10 深圳市华星光电技术有限公司 扫描驱动电路及具有该电路的液晶显示装置
CN105225635B (zh) * 2015-10-20 2018-03-23 信利（惠州）智能显示有限公司 阵列基板行驱动电路、移位寄存器、阵列基板及显示器
CN105632562B (zh) * 2016-01-05 2019-08-06 京东方科技集团股份有限公司 一种移位寄存器、栅极驱动电路、显示面板及显示装置
KR102505836B1 (ko) * 2016-04-25 2023-03-06 삼성디스플레이 주식회사 표시 장치 및 이를 포함하는 전자 기기
CN106531051B (zh) * 2017-01-03 2019-05-03 京东方科技集团股份有限公司 移位寄存器单元及其驱动方法、栅极驱动电路及显示装置
CN108428433B (zh) * 2017-02-15 2020-09-11 上海和辉光电有限公司 一种oled驱动电路

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103531165A (zh) * 2013-09-29 2014-01-22 华映视讯（吴江）有限公司 用以降低液晶显示系统功耗的方法
CN105469752A (zh) * 2014-09-29 2016-04-06 群创光电股份有限公司 显示装置
CN105118430A (zh) * 2015-08-31 2015-12-02 上海和辉光电有限公司 像素驱动电路及其驱动方法和显示装置
WO2019179521A1 (zh) * 2018-03-23 2019-09-26 京东方科技集团股份有限公司 移位寄存器电路及驱动方法、栅极驱动电路、显示装置

Also Published As

Publication number Publication date
CN113160733A (zh) 2021-07-23

Similar Documents

Publication Publication Date Title
US12111541B2 (en) Display device
AU2018443181B2 (en) Gate driving circuit, method for controlling gate driving circuit, and mobile terminal
CN106898324B (zh) 一种显示面板及显示装置
KR20140024572A (ko) 표시판
EP3561801B1 (en) Display panel
US10916210B2 (en) Display apparatus and light control apparatus
KR20200143558A (ko) 표시 장치
CN110111734B (zh) 一种显示面板及显示装置
EP3842895A1 (en) Display device
US11269208B2 (en) Display device comprising a first auxiliary substrate including a first section and a second section oriented at a first right-or-acute angle relative to the first section and tiled display apparatus including the same
WO2017041477A1 (zh) 显示面板及其驱动方法、显示装置
US11475827B2 (en) Electronic device for reducing power consumption
US20220059042A1 (en) Display device
CN113160733B (zh) 电子装置
US20140110852A1 (en) Active matrix substrate, and display device
KR20220014954A (ko) 표시 장치
CN111477180A (zh) 一种显示面板及其驱动方法、显示装置
WO2020098600A1 (zh) 显示基板、显示面板及其驱动方法
US20230351971A1 (en) Gate drive circuit, driving method of gate drive circuit, and display panel
US11670642B2 (en) Light emitting display apparatus
KR101562266B1 (ko) 액정표시장치
CN114170920A (zh) 拼接显示装置
KR102332279B1 (ko) 게이트 구동회로와 그를 포함한 표시장치
KR100752377B1 (ko) 유기 전계발광 표시장치
US11683961B2 (en) Transparent display device

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant