TWI619220B - 半導體裝置，顯示裝置，和電子設備 - Google Patents

半導體裝置，顯示裝置，和電子設備 Download PDF

Info

Publication number
TWI619220B
TWI619220B TW105131915A TW105131915A TWI619220B TW I619220 B TWI619220 B TW I619220B TW 105131915 A TW105131915 A TW 105131915A TW 105131915 A TW105131915 A TW 105131915A TW I619220 B TWI619220 B TW I619220B
Authority
TW
Taiwan
Prior art keywords
layer
conductive layer
electrode
terminal
oxide semiconductor
Prior art date
Application number
TW105131915A
Other languages
English (en)
Other versions
TW201717347A (zh
Inventor
魚地秀貴
河江大輔
Original Assignee
半導體能源研究所股份有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 半導體能源研究所股份有限公司 filed Critical 半導體能源研究所股份有限公司
Publication of TW201717347A publication Critical patent/TW201717347A/zh
Application granted granted Critical
Publication of TWI619220B publication Critical patent/TWI619220B/zh

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1259—Multistep manufacturing methods
    • H01L27/127—Multistep manufacturing methods with a particular formation, treatment or patterning of the active layer specially adapted to the circuit arrangement
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/7869—Thin film transistors, i.e. transistors with a channel being at least partly a thin film having a semiconductor body comprising an oxide semiconductor material, e.g. zinc oxide, copper aluminium oxide, cadmium stannate
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333—Constructional arrangements; Manufacturing methods
    • G02F1/1345—Conductors connecting electrodes to cell terminals
    • G02F1/13454—Drivers integrated on the active matrix substrate
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333—Constructional arrangements; Manufacturing methods
    • G02F1/1345—Conductors connecting electrodes to cell terminals
    • G02F1/13458—Terminal pads
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/136286—Wiring, e.g. gate line, drain line
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1222—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer
    • H01L27/1225—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer with semiconductor materials not belonging to the group IV of the periodic table, e.g. InGaZnO
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1255—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs integrated with passive devices, e.g. auxiliary capacitors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78606—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/136286—Wiring, e.g. gate line, drain line
    • G02F1/13629—Multilayer wirings

Abstract

本發明的目的在於減少實際操作的不良影響且減少由於雜波所引起的不良影響。本發明包括：電極；電連接到所述電極的佈線；在平面視圖上重疊於所述電極的氧化物半導體層；在截面視圖上設置在所述電極與所述氧化物半導體層之間的絕緣層；以及藉由所述佈線從所述電極輸入信號且根據輸入的所述信號被控制操作的驅動電路。使用氧化物半導體層、絕緣層及佈線或電極形成電容元件。

Description

半導體裝置，顯示裝置，和電子設備
本發明係關於一種半導體裝置。另外，本發明還關於顯示裝置，並且關於在顯示部中具有顯示裝置的電子設備。
金屬氧化物的種類繁多且其用途廣泛。例如氧化銦為較普遍的材料而被用作液晶顯示器等中所需要的透明電極材料。
有的金屬氧化物中呈現半導體特性。作為呈現半導體特性的金屬氧化物，例如有氧化鎢、氧化錫、氧化銦和氧化鋅等，並且將這些呈現半導體特性的金屬氧化物用作通道形成區的薄膜電晶體(專利文獻1至4、非專利文獻1)已經是眾所周知的。
另外，已知金屬氧化物不僅有一元氧化物還有多元氧化物。例如，作為具有In、Ga及Zn的多元氧化物半導體，具有均質物(homologous series)的InGaO3(ZnO)m(m：自然數)是周知的(非專利文獻2至4)。
並且，已經確認到可以將上述那樣的由In-Ga-Zn類氧化物構成的氧化物半導體用於薄膜電晶體的通道層(專利文獻5、非專利文獻5以及6)。
使用氧化物半導體形成通道形成層的TFT獲得比使用非晶矽的TFT更高的場效應遷移率。
被期待將使用這些氧化物半導體的TFT形成在玻璃基板、塑膠基板上來應用於液晶顯示器、電致發光顯示器(也稱為EL顯示器)或電子紙等顯示裝置。
另一方面顯示裝置等的半導體裝置有由於雜波導致不正常操作或顯示裝置內的電路被破壞的問題。
作為上述雜波例如有傳導雜波和放射性雜波等，作為傳導性雜波例如有高速突發波等，作為放射性雜波例如有靜電放電等。
為了減少上述雜波所引起的不良影響，現在提供設置有避免雜波的各種保護單元的顯示裝置(專利文獻6)。
[專利文獻1]日本專利申請公開昭60-198861
[專利文獻2]日本專利申請公開平8-264794
[專利文獻3]PCT國際申請平11-505377的日文譯文
[專利文獻4]日本專利申請公開No.2000-150900
[專利文獻5]日本專利申請公開No.2004-103957
[專利文獻6]日本專利申請公開平11-150275
[非專利文獻1]M. W. Prins, K. O. Grosse-Holz, G. Muller, J. F. M. Cillessen, J. B. Giesbers, R. P. Weening, and R. M. Wolf, "A ferroelectric transparent thin-film transistor" (透明鐵電薄膜電晶體)， Appl. Phys. Lett., 17 June 1996, Vol. 68 p. 3650-3652
[非專利文獻2]M. Nakamura, N. Kimizuka, and T. Mohri, "The Phase Relations in the In2O3-Ga2ZnO4-ZnO System at 1350℃" (In2O3-Ga2ZnO4-ZnO類在1350℃時的相位關係)， J. Solid State Chem., 1991, Vol. 93, p. 298-315
[非專利文獻3]N. Kimizuka, M. Isobe, and M. Nakamura, "Syntheses and Single-Crystal Data of Homologous Compounds, In2O3(ZnO) m (m=3, 4, and 5), InGaO3(ZnO)3, and Ga2O3(ZnO) m (m=7, 8, 9, and 16) in the In2O3-ZnGa2O4-ZnO System" (均質物的合成和單晶資料，In2O3-ZnGa2O4-ZnO類的In2O3(ZnO) m (m=3, 4, and 5), InGaO3(ZnO)3, and Ga2O3(ZnO) m (m=7, 8, 9, and 16)), J. Solid State Chem., 1995, Vol. 116, p. 170-178
[非專利文獻4]M. Nakamura, N. Kimizuka, T. Mohri, and M. Isobe, "Syntheses and crystal structures of new homologous compounds, indium iron zinc oxides (InFeO3(ZnO) m )( m :natural number) and related compounds", KOTAI BUTSURI (均質物、銦鐵鋅氧化物(InFeO3(ZnO) m ) ( m 為自然数)及其同型化合物的合成以及結晶結構)，固体物理(SOLID STATE PHYSICS), 1993, Vol. 28, No. 5, p. 317-327
[非專利文獻5]K. Nomura, H. Ohta, K. Ueda, T. Kamiya, M. Hirano, and H. Hosono, "Thin-film transistor fabricated in single-crystalline transparent oxide semiconductor" (由單晶透明氧化物半導體製造的薄膜電晶體)， SCIENCE, 2003, Vol. 300, p. 1269-1272
[非專利文獻6]K. Nomura, H. Ohta, A. Takagi, T. Kamiya, M. Hirano, and H. Hosono, "Room-temperature fabrication of transparent flexible thin-film transistors using amorphous oxide semiconductors" (室溫下的使用非晶氧化物半導體的透明撓性薄膜電晶體的製造)， NATURE, 2004, Vol. 432 p. 488-492
在本發明的一個實施例中，目的在於減少實際操作的不良影響且減少由於雜波所引起的不良影響。
本發明的一個實施例包括電容元件，該電容元件使用成為端子電極或佈線的導電層、氧化物半導體層及絕緣層構成，並且藉由使用該電容元件和電阻元件構成濾波電路，來進行濾波而減少雜波所引起的不良影響。
本發明的一個實施例是一種半導體裝置，包括：端子電極；電連接到端子電極的佈線；在平面視圖上重疊於端子電極的氧化物半導體層；在截面視圖上設置在端子電極和氧化物半導體層之間的絕緣層；以及藉由佈線從端子電極輸入信號且根據輸入的信號被控制操作的功能電路。
本發明的一個實施例是一種半導體裝置，包括：端子 電極；電連接到端子電極的佈線；在平面視圖上重疊於佈線的氧化物半導體層；在截面視圖上設置在佈線和氧化物半導體層之間的絕緣層；以及藉由佈線從端子電極輸入信號且根據輸入的信號被控制操作的功能電路。
注意，在本發明的一個實施例中，可以採用將電源電壓施加到氧化物半導體層的結構。
本發明的一個實施例是一種半導體裝置，包括：端子電極；第一佈線；電連接到端子電極的第二佈線；電連接到第二佈線且在平面視圖上重疊於第一佈線的氧化物半導體層；在截面視圖上設置在第一佈線和氧化物半導體層之間的絕緣層；以及藉由第二佈線從端子電極輸入信號且根據輸入的信號被控制操作的功能電路。
注意，在本發明的一個實施例中，可以採用將電源電壓施加到第一佈線的結構。
另外，在本發明的一個實施例中，功能電路也可以採用具有使用氧化物半導體層的半導體元件的結構。
本發明的一個實施例是一種顯示裝置，包括：基板；設置在基板上的佈線；隔著佈線設置在基板上的第一絕緣層；設置在第一絕緣層上的第一氧化物半導體層；隔著第一氧化物半導體層設置在第一絕緣層上的第二絕緣層；設置在第二絕緣層上且藉由設置在第一絕緣層及第二絕緣層中的開口部電連接到佈線的端子電極；藉由佈線從端子電極輸入信號且根據輸入的信號被控制操作的驅動電路；以及由驅動電路控制操作的像素，其中驅動電路及像素分別 具有電晶體，該電晶體具有設置在基板上的閘極電極；隔著閘極電極設置在基板上的閘極絕緣層；設置在閘極絕緣層上的源極電極及汲極電極；隔著閘極絕緣層設置在閘極電極上且隔著源極電極及汲極電極設置在閘極絕緣層上的第二氧化物半導體層；隔著源極電極及汲極電極和第二氧化物半導體層設置在閘極絕緣層上的保護層；設置在保護層上且藉由設置在保護層中的開口部電連接到源極電極及汲極電極的一方的電極。
注意，在本發明的一個實施例中，第一氧化物半導體層可以採用隔著第一絕緣層設置在佈線上的結構。
另外，在本發明的一個實施例中，端子電極可以採用隔著第二絕緣層設置在第一氧化物半導體層上的結構。
另外，在本發明的一個實施例中，可以採用如下結構：第一絕緣層是處於與閘極絕緣層同一層中，第二絕緣層是處於與保護層同一層中。
本發明的一個實施例是在顯示部中具有上述記載的顯示裝置的電子設備。
本發明的一個實施例是一種顯示裝置的製造方法：在基板上形成第一導電膜且對第一導電膜進行選擇性地蝕刻形成第一導電層及第二導電層；隔著第一導電層及第二導電層在基板上形成第一絕緣層且對第一絕緣層進行選擇性地蝕刻，使第一導電層的一部分露出；在第一絕緣層上形成第二導電膜且對第二導電膜進行選擇性地蝕刻形成第三導電層及第四導電層；隔著第三導電層及第四導電層在第 一絕緣層上形成氧化物半導體膜且對氧化物半導體膜進行選擇性地蝕刻在第一絕緣層上形成第一氧化物半導體層並且隔著第二導電層、第三導電層及第四導電層在第二導電層上形成第二氧化物半導體層；隔著第三導電層、第四導電層、第一氧化物半導體層及第二氧化物半導體層在第一絕緣層上形成第二絕緣層且對第二絕緣層進行選擇性地蝕刻，使第一導電層的一部分及第四導電層的一部分露出；在露出的第一導電層的一部分上、露出的第四導電層的一部分上及第二絕緣層上形成第三導電膜且對第三導電膜進行選擇性地蝕刻形成電連接到第一導電層並具有端子電極的功能的第五導電層並且形成電連接到第四導電層的第六導電層。
注意，在本發明的一個實施例中，也可以隔著第一絕緣層在第一導電層上形成第一氧化物半導體層。
另外，在本發明的一個實施例中，也可以隔著第二絕緣層在第一氧化物半導體層上形成端子電極。
藉由本發明的一個實施例，可以減少實際操作的不良影響且減少由於雜波所引起的不良影響。
100‧‧‧基板
101‧‧‧電極
102‧‧‧佈線
103‧‧‧功能電路
104‧‧‧氧化物半導體層
105‧‧‧開口部
106‧‧‧絕緣層
107‧‧‧絕緣層
1041‧‧‧氧化物半導體
1042‧‧‧氧化物半導體
108‧‧‧佈線
111‧‧‧端子
112‧‧‧電阻元件
113‧‧‧電容元件
114‧‧‧功能電路
115‧‧‧端子
1131‧‧‧電容元件
1132‧‧‧電容元件
1151‧‧‧端子
1041‧‧‧氧化物半導體層
1152‧‧‧端子
1042‧‧‧氧化物半導體層
201‧‧‧端子
202‧‧‧電阻元件
203‧‧‧電容元件
204‧‧‧端子
205‧‧‧電容元件
206‧‧‧端子
207‧‧‧端子
501‧‧‧端子電極
502‧‧‧佈線
503‧‧‧掃描線驅動電路
5031‧‧‧掃描線
504‧‧‧信號線驅動電路
5041‧‧‧信號線
505‧‧‧像素部
506‧‧‧端子部
5051‧‧‧像素
611‧‧‧電晶體
612‧‧‧液晶元件
613‧‧‧電容元件
614‧‧‧電晶體
615‧‧‧發光元件
601‧‧‧導電層
602‧‧‧絕緣層
603a‧‧‧導電層
603b‧‧‧導電層
604‧‧‧半導體層
605a‧‧‧緩衝層
605b‧‧‧緩衝層
600‧‧‧基板
606‧‧‧絕緣層
711‧‧‧移位暫存器
712‧‧‧位準轉移器
713‧‧‧緩衝電路
721‧‧‧移位暫存器
722‧‧‧鎖存電路
723‧‧‧位準轉移器
724‧‧‧緩衝電路
725‧‧‧D/A轉換電路
901a‧‧‧端子
901b‧‧‧端子
901c‧‧‧端子
9032‧‧‧半導體層
905‧‧‧絕緣層
906‧‧‧絕緣層
902a‧‧‧導電層
902b‧‧‧導電層
902c‧‧‧導電層
904a‧‧‧開口部
904b‧‧‧開口部
904c‧‧‧開口部
1000‧‧‧基板
1001a‧‧‧導電層
1001b‧‧‧導電層
1002‧‧‧絕緣層
1003a‧‧‧導電層
1003b‧‧‧導電層
1005a‧‧‧半導體層
1005b‧‧‧半導體層
1006‧‧‧絕緣層
1007a‧‧‧導電層
1007b‧‧‧導電層
6502‧‧‧像素部
6503a‧‧‧信號線驅動電路
6503b‧‧‧信號線驅動電路
6504a‧‧‧掃描線驅動電路
6504b‧‧‧掃描線驅動電路
6501‧‧‧第一基板
6505‧‧‧密封材料
6506‧‧‧第二基板
6507‧‧‧填充材料
6510‧‧‧TFT
6509‧‧‧TFT
6551‧‧‧絕緣層
6552‧‧‧絕緣層
6511‧‧‧發光元件
6512‧‧‧電致發光層
6513‧‧‧第二電極
6517‧‧‧第一電極
6520‧‧‧分隔壁
6518a‧‧‧FPC
6518b‧‧‧FPC
6515‧‧‧連接端子電極
6516‧‧‧端子電極
6550‧‧‧半導體層
6519‧‧‧各向異性導電膜
6001‧‧‧第一基板
6002‧‧‧像素部
6003‧‧‧信號線驅動電路
6004‧‧‧掃描線驅動電路
6000‧‧‧密封材料
6005‧‧‧密封材料
6006‧‧‧第二基板
6008‧‧‧液晶層
6010‧‧‧TFT
6011‧‧‧TFT
6013‧‧‧液晶元件
6031‧‧‧對置電極
6030‧‧‧像素電極
6032‧‧‧絕緣層
6033‧‧‧絕緣層
6035‧‧‧間隔物
6020‧‧‧絕緣層
6021‧‧‧絕緣層
6050‧‧‧半導體層
6015‧‧‧連接端子電極
6016‧‧‧端子電極
6018‧‧‧端子電極
6019‧‧‧各向異性導電膜
2600‧‧‧TFT基板
2601‧‧‧對置基板
2602‧‧‧密封材料
2603‧‧‧像素部
2604‧‧‧顯示元件
2605‧‧‧色彩層
2606‧‧‧偏光板
2607‧‧‧偏光板
2613‧‧‧擴散板
2610‧‧‧冷陰極管
2611‧‧‧反射板
2612‧‧‧電路基板
2608‧‧‧佈線電路部
2609‧‧‧撓性線路板
580‧‧‧基板
581‧‧‧TFT
582‧‧‧絕緣層
583‧‧‧絕緣層
584‧‧‧絕緣層
587‧‧‧電極
588‧‧‧電極
596‧‧‧基板
589‧‧‧球形粒子
590a‧‧‧黑色區
590b‧‧‧白色區
594‧‧‧空洞
595‧‧‧填充料
2701‧‧‧框體
2703‧‧‧框體
2700‧‧‧電子書讀取器
2711‧‧‧軸部
2705‧‧‧顯示部
2707‧‧‧顯示部
2721‧‧‧電源
2723‧‧‧操作鍵
2725‧‧‧揚聲器
9600‧‧‧電視裝置
9601‧‧‧框體
9603‧‧‧顯示部
9605‧‧‧支架
9610‧‧‧遙控操作機
9609‧‧‧操作鍵
9607‧‧‧顯示部
9700‧‧‧數位相框
9701‧‧‧框體
9703‧‧‧顯示部
9881‧‧‧框體
9891‧‧‧框體
9893‧‧‧連接部
9882‧‧‧顯示部
9883‧‧‧顯示部
9884‧‧‧揚聲器部
9886‧‧‧記錄媒體插入部
9890‧‧‧LED燈
9885‧‧‧操作鍵
9887‧‧‧連接端子
9888‧‧‧感測器
9889‧‧‧麥克風
9900‧‧‧投幣機
9903‧‧‧顯示部
9901‧‧‧框體
9000‧‧‧行動電話機
9001‧‧‧框體
9002‧‧‧顯示部
9003‧‧‧操作按鈕
9004‧‧‧外部連接埠
9005‧‧‧揚聲器
9006‧‧‧麥克風
9410‧‧‧顯示裝置
9400‧‧‧通信裝置
9411‧‧‧框體
9412‧‧‧顯示部
9413‧‧‧操作按鈕
9402‧‧‧操作按鈕
9403‧‧‧外部輸入端子
9404‧‧‧麥克風
9405‧‧‧揚聲器
9406‧‧‧發光部
9401‧‧‧框體
在附圖中：圖1A和1B是示出實施例模式1中的半導體裝置的結構的一例的圖；圖2A和2B是示出實施例模式1中的半導體裝置的 結構的一例的圖；圖3A和3B是示出實施例模式1中的半導體裝置的結構的一例的圖；圖4A和4B是示出實施例模式1中的半導體裝置的結構的一例的圖；圖5A和5B是示出實施例模式1中的半導體裝置的結構的一例的圖；圖6A和6B是示出實施例模式1中的半導體裝置的結構的一例的圖；圖7A和7B是示出實施例模式1中的半導體裝置的結構的一例的圖；圖8A和8B是示出圖1A至圖7B所示的半導體裝置的等效電路的電路圖；圖9是示出實施例模式1中的電容元件的電壓-電容特性的驗證結果的圖；圖10是示出進行實施例模式1中的功能驗證的濾波電路的電路模型的電路圖；圖11A和11B是示出在利用圖10所示的電路模型的計算的驗證中，被輸入第一數位信號時的輸入輸出特性的圖；圖12A和12B是示出在利用圖10所示的電路模型的計算的驗證中，被輸入第二數位信號時的輸入輸出特性的圖；圖13A和13B是示出在利用圖10所示的電路模型的 計算的驗證中，被輸入第三數位信號時的輸入輸出特性的圖；圖14是示出在實施例模式2中的顯示裝置的結構的一例的圖；圖15A和15B是示出圖14所示的顯示裝置的像素的電路結構的一例的電路圖；圖16A和16B是示出圖14所示的顯示裝置的像素中的電晶體的結構的一例的截面圖；圖17是示出圖14所示的顯示裝置的像素中的電晶體的結構的一例的截面圖；圖18A和18B是圖14所示的顯示裝置的驅動電路的結構的方塊圖；圖19A和19B是示出圖14所示的顯示裝置的端子部的結構的一例的圖；圖20A和20B是示出實施例模式3中的顯示裝置的端子部及半導體元件部的製造方法的一例的截面圖；圖21A和21B是示出實施例模式3中的顯示裝置的端子部及半導體元件部的製造方法的一例的截面圖；圖22A和22B是示出實施例模式3中的顯示裝置的端子部及半導體元件部的製造方法的一例的截面圖；圖23A和23B是示出實施例模式4中的發光面板的結構的一例的圖；圖24A1、24A2和24B是示出實施例模式4中的液晶面板的結構的一例的圖； 圖25是示出實施例模式4中的液晶顯示模組的一例的圖；圖26是示出實施例模式5中的電子紙的結構的一例的截面圖；圖27是示出實施例模式5中的電子書籍的結構的一例的圖；圖28A和28B是示出實施例模式6中的電子設備的結構的一例的圖；圖29A和29B是示出實施例模式6中的電子設備的結構的一例的圖；以及圖30A和30B是示出實施例模式6中的電子設備的結構的一例的圖。
使用附圖下面說明本發明的實施例模式。但是，本發明不侷限於以下的說明，只要是本領域的技術人員就容易理解一個事實是其形態和細節可以在不脫離本發明的宗旨及其範圍的條件下作各種各樣的變換。因此，公開的發明不應該被解釋為僅限於以下所示的實施例模式的記載內容。
實施例模式1
在本實施例模式中，對本發明的一個實施例的半導體裝置進行說明。
參照圖1A和1B說明本實施例模式中的半導體裝置的結構的一例。圖1A和1B是示出本實施例模式中的半導體裝置的結構的一例，圖1A是俯視圖，圖1B是沿著圖1A的線A1-A2的截面圖。
圖1A和1B所示的半導體裝置如圖1A所示那樣具有基板100、電極101、佈線102、功能電路103、氧化物半導體層104。再者如圖1B所示具有絕緣層106和絕緣層107。
另外，如圖1B所示，將佈線102設置在基板100上，將絕緣層106隔著佈線102設置在基板100上，將氧化物半導體層104設置在絕緣層106上，將絕緣層107隔著氧化物半導體層104設置在絕緣層106上。
注意，在本說明書中，特別指定的情況除外，在記載A設置在B上或A設置在B的上面的情況下，B未必直接接觸在A的上面地設置，包括例如在截面視圖上A和B之間夾有其他物件物的情況。這裏，以A和B為物件物(例如，裝置、元件、電路、佈線、電極、端子、膜、層等)。
另外，記載A設置在B的下面的情況也同樣，A未必直接接觸在B的下面地設置，包括例如在截面視圖上A和B之間夾有其他物件物的情況。
電極101藉由設置在絕緣層106及絕緣層107中的開口部105電連接到佈線102。電極101具有半導體裝置的端子電極的功能。端子電極也可以用作具有如下功能的端 子：從外部輸入信號的端子(也稱為信號輸入端子)、被供應電源的端子(也稱為電源端子)或與其他元件或電路等的連接部的端子(連接端子)。作為電極101可以使用如導電材料。
作為佈線102，可以使用如導電材料。
功能電路103是具有預定功能的電路，例如藉由電極101及佈線102輸入信號，根據輸入的信號功能電路103被控制操作。例如對功能電路103藉由電極101及佈線102供應電壓。功能電路103可以使用如具有半導體元件的電子電路構成，再者半導體元件可以使用如氧化物半導體材料構成。有些氧化物半導體材料具有透光性，並且具有比非晶矽等高的遷移率。
注意，一般而言，電壓是指在兩點之間的電位的差異(也稱為電位差)，電位是指從某個基準點到電場內的另一個點傳送單位電荷時所需要的功耗量。但是，在電子電路中，在電路圖等中雖然指的是只有一點，但是有時使用如該點的電位和成為基準的電位(也稱為基準電位)的電位差作為值，另外，有時電壓和電位的值在電路圖等中都表示為伏特(V)，因此區別是困難的。在本申請案(說明書及申請專利範圍)中，在表示某一點的電壓的情況下，特別指定的情況除外，某一點的電壓是指表示該點的電位和基準電位的之間的電位差。
作為電源電壓可以使用如相對地高電壓側的電壓或低電壓側的電壓。將高電壓側的電源電壓稱為高電源電壓 (也稱為Vdd)，將低電壓側的電源電壓稱為低電源電壓(也稱為Vss)。另外，也可以將接地電位用作高電源電壓或低電源電壓。例如，在高電源電壓為接地電位時，低電源電壓為低於接地電位的電壓，並且在低電源電壓為接地電位時，高電源電壓為高於接地電位的電壓。
作為氧化物半導體層104，可以使用如氧化物半導體材料。因此例如在功能電路103應用使用氧化物半導體材料的半導體元件的情況下，可以將用於功能電路103的半導體元件的半導體層和氧化物半導體層104形成為同一個層藉由對由同一氧化物半導體材料構成的半導體膜(也稱為氧化物半導體膜)進行選擇性的蝕刻來形成用於功能電路103的半導體元件的半導體層和氧化物半導體層104，因此可以不增加步驟數地形成氧化物半導體層104。
作為氧化物半導體膜可以使用如包含Sn、In及Zn中的任何一種的氧化物半導體膜等。例如，在使用氧化物半導體膜的情況下，作為氧化物半導體膜使用包含非晶成分的氧化物半導體膜。另外，也可以使用在氧化物半導體膜中包含晶粒(也稱為奈米晶體)的氧化物半導體膜。該氧化物半導體膜中的晶粒(奈米晶體)的直徑為1nm至10nm，典型的為2nm至4nm左右。
另外，作為氧化物半導體可以使用如以InMo3(ZnO)m(m>0)表示的結構的氧化物半導體。另外，作為M，其表示選自鎵(Ga)、鐵(Fe)、鎳(Ni)、錳(Mn)及鈷(Co)中的一種金屬元素或多種金屬元素。例如，除了 作為M包含Ga的情況之外，還有包含Ga以外的上述金屬元素的情況如Ga和Ni或Ga和Fe等。並且，除了作為M包含的金屬元素之外，上述氧化物半導體還可以包含作為雜質元素的Fe、Ni、另一種過渡金屬元素或該過渡金屬的氧化物。在本說明書中，在以InMo3(ZnO)m(m>0)表示的結構的氧化物半導體中，將作為M至少包含Ga的結構的氧化物稱為In-Ga-Zn-O類氧化物半導體，將該薄膜稱為In-Ga-Zn-O類非單晶膜。
另外，作為氧化物半導體膜除了上述之外，還可以使用In-Sn-Zn-O類、Al-In-Zn-O類、Ga-Sn-Zn-O類、Al-Ga-Zn-O類、Al-Sn-Zn-O類、In-Zn-O類、Sn-Zn-O類、Al-Zn-O類、In-O類、Sn-O類、Zn-O類的氧化物半導體膜。
如圖1A和1B所示，本實施例模式的半導體裝置具有由氧化物半導體層、形成佈線或電極的導電層、設置在氧化物半導體層和導電層之間的絕緣層形成的電容元件。該電容元件具有用作保護電路的一部分的功能。另外，該電容元件具有作為減少雜波所引起的不良影響的濾波電路的一部分的功能。
注意，在圖1A和1B中，作為一例，說明在平面視圖上氧化物半導體層104和電極101重疊且氧化物半導體層104和佈線102重疊的結構的半導體裝置，但是不侷限於圖1A和1B所示的半導體裝置的結構。在本實施例模式的半導體裝置也可以使用其他結構。使用圖2A和2B 說明本實施例模式中的半導體裝置的結構的其他一例。圖2A和2B是示意性地表示本實施例模式中的半導體裝置的結構的一例的圖，圖2A是俯視圖，圖2B是沿著圖2A的線A1-A2的截面圖。
圖2A和2B表示的半導體裝置如圖2A所示那樣具有電極101、佈線102、功能電路103、氧化物半導體層104、佈線108，並且如圖2B所示那樣具有絕緣層106和絕緣層107。
另外，如圖2B所示，佈線102設置在基板100上，絕緣層106隔著佈線102設置在基板100上，氧化物半導體層104設置在絕緣層106上，佈線108設置在絕緣層106上，絕緣層107隔著氧化物半導體層104及佈線108設置在絕緣層106上，電極101設置在絕緣層107上。如圖2A所示，在平面視圖上氧化物半導體層104和佈線102重疊。
佈線108電連接到氧化物半導體層104，電極101電連接到佈線108。
功能電路103藉由電極101及佈線108輸入信號，根據輸入的信號功能電路103被控制操作。或者，對功能電路103藉由電極101及佈線108供應電壓。
注意，因為圖2A和2B所示的其他半導體裝置的各結構的說明與圖1A和1B所示的半導體裝置的各結構的說明相同，所以適當地採用圖1A和1B所示的半導體裝置的各結構的說明。
再者，使用圖3A和3B說明本實施例模式中的半導體裝置的結構的其他一例。圖3A和3B是示意性地表示本實施例模式中的半導體裝置的結構的一例的圖，圖3A是俯視圖，圖3B是沿著圖3A的線A1-A2的截面圖。
圖3A和3B示出的半導體裝置如圖3A所示那樣具有電極101、佈線102、功能電路103、氧化物半導體層104，並且如圖3B所示那樣具有絕緣層106和絕緣層107。
另外，如圖3B所示絕緣層106隔著佈線102設置在基板100上，氧化物半導體層104設置在絕緣層106上，絕緣層107隔著氧化物半導體層104設置在絕緣層106上，電極101隔著絕緣層107設置在氧化物半導體層104上。如圖3A所示，在平面視圖上氧化物半導體層104和電極101重疊，氧化物半導體層104和佈線102不重疊的結構。注意，因為圖3A和3B所示的其他半導體裝置的各結構的說明與圖1A和1B所示的半導體裝置的各結構的說明相同，所以適當地採用圖1A和1B所示的半導體裝置的各結構的說明。
再者，使用圖4A和4B說明本實施例模式中的半導體裝置的結構的其他一例。圖4A和4B是示意性地表示本實施例模式中的半導體裝置的結構的一例的圖，圖4A是俯視圖，圖4B是沿著圖4A的線A1-A2和A3-A4的截面圖。
圖4A和4B表示的半導體裝置如圖4A所示那樣具有 電極101、佈線102、功能電路103、氧化物半導體層104，並且如圖4B所示那樣具有絕緣層106和絕緣層107。
另外，如圖4B所示絕緣層106隔著佈線102設置在基板100上，氧化物半導體層104隔著絕緣層106設置在佈線102上，絕緣層107隔著氧化物半導體層104設置在絕緣層106上，電極101設置在絕緣層107上。如圖4A所示，在平面視圖上氧化物半導體層104和佈線102重疊，氧化物半導體層104和電極101不重疊的結構。注意，因為圖4A和4B所示的其他半導體裝置的各結構的說明與圖1A和1B所示的半導體裝置的各結構的說明相同，所以適當地採用圖1A和1B所示的半導體裝置的各結構的說明。
注意，圖1A和1B、圖2A和2B及圖4A和4B所示的半導體裝置在平面視圖上佈線102和氧化物半導體層104重疊。雖然本實施例模式的半導體裝置未必採用將佈線和氧化物半導體層重疊地設置的結構，但是藉由採用佈線和氧化物半導體層重疊設置的結構，可以抑制由於光入射而引起的氧化物半導體層的退化。
再者，使用圖5A和5B說明本實施例模式中的半導體裝置的結構的其他一例。圖5A和5B是示意性地表示本實施例模式中的半導體裝置的結構的一例的圖，圖5A是俯視圖，圖5B是沿著圖5A的線A1-A2和A3-A4的截面圖。
圖5A和5B表示的半導體裝置如圖5A所示那樣具有電極101、佈線102、功能電路103、氧化物半導體層1041、氧化物半導體層1042及佈線108，並且如圖5B所示那樣具有絕緣層106和絕緣層107。
另外，如圖5B所示佈線102設置在基板100上，絕緣層106隔著佈線102設置在基板100上，佈線108設置在絕緣層106上，氧化物半導體層1041隔著絕緣層106設置在佈線102上，氧化物半導體層1042隔著絕緣層106及佈線108設置在佈線102上，絕緣層107隔著氧化物半導體層1041、氧化物半導體層1042及佈線108設置在絕緣層106上，電極101設置在絕緣層107上。如圖5A所示，在平面視圖上氧化物半導體層1041、電極101及佈線102重疊，並且氧化物半導體層1042、佈線102及電極101重疊。
電極101藉由設置在絕緣層106及絕緣層107中的開口部1051電連接到佈線102。另外，電極101藉由設置在絕緣層107中的開口部1052電連接到佈線108。
作為氧化物半導體層1041及氧化物半導體層1042可以使用如能夠應用於圖1A和1B所示的氧化物半導體層104的材料。
注意，因為圖5A和5B所示的其他半導體裝置的各結構的說明與圖1A和1B所示的半導體裝置的各結構的說明相同，所以適當地採用圖1A和1B所示的半導體裝置的各結構的說明。
如圖5A和5B所示，本實施例模式所示的半導體裝置可以具有多個氧化物半導體層，且本實施例模式所示的半導體裝置也可以具有由多個氧化物半導體層、形成佈線或電極的導電層、設置在氧化物半導體層和導電層之間的絕緣層形成的多個電容元件。該電容元件的每一個具有用作保護電路的一部分的功能。另外，該電容元件具有用作減少雜波所應起的影響的濾波電路的一部分的功能。例如，也可以採用如下結構：將一方的電容元件用作當被輸入正電壓的信號或被供應正電壓時進行操作的濾波電路的一部分，並且將另一方的電容元件用作當被輸入負電壓的信號或被供應負電壓時進行操作的濾波電路的一部分。另外，因為圖5A和5B所示的半導體裝置中，可以將多個氧化物半導體層成為相同導電型，所以可以防止步驟數的增加。
再者，使用圖6A和6B說明本實施例模式中的半導體裝置的結構的其他一例。圖6A和6B是示意性地表示本實施例模式中的半導體裝置的結構的一例的圖，圖6A是俯視圖，圖6B是沿著圖6A的線A1-A2和A3-A4的截面圖。
圖6A和6B表示的半導體裝置如圖6A所示那樣具有電極101、佈線102、功能電路103、氧化物半導體層1041及氧化物半導體層1042，並且如圖6B所示那樣具有絕緣層106和絕緣層107。
另外，如圖6B所示，佈線102設置在基板100上， 絕緣層106隔著佈線102設置在基板100上，氧化物半導體層1041及氧化物半導體層1042隔著絕緣層106設置在佈線102上，絕緣層107隔著氧化物半導體層1041及氧化物半導體層1042設置在絕緣層106上，電極101設置在絕緣層107上。如圖6A所示，圖6A和6B所示的半導體裝置在平面視圖上氧化物半導體層1041、氧化物半導體層1042及佈線102重疊，並且氧化物半導體層1041、氧化物半導體層1042及電極101不重疊。注意，在平面視圖上可以適當地設定圖6B所示的氧化物半導體層1041和氧化物半導體層1042的間隔。另外，雖然本實施例模式的半導體裝置未必將佈線和氧化物半導體層重疊設置，但是藉由採用佈線和氧化物半導體層重疊的結構，可以抑制由於光入射而引起的氧化物半導體層的退化，這是較佳的。
作為氧化物半導體層1041及氧化物半導體層1042可以使用如能夠應用於圖1A和1B所示的氧化物半導體層104的材料。
注意，因為圖6A和6B所示的其他半導體裝置的各結構的說明與圖1A和1B所示的半導體裝置的各結構的說明相同，所以適當地採用圖1A和1B所示的半導體裝置的各結構的說明。
如圖6A和6B所示，本實施例模式的半導體裝置可以具有多個氧化物半導體層，且本實施例模式的半導體裝置可以具有由多個氧化物半導體層、形成佈線或電極的導 電層、由設置在氧化物半導體層和導電層之間的絕緣層形成的多個電容元件的結構。該電容元件的每一個具有用作保護電路的一部分的功能。另外，該電容元件具有用作減少雜波所應起的影響的濾波電路的一部分的功能。例如，也可以採用如下結構：將一方的電容元件用作當被輸入正電壓的信號或被供應正電壓時進行操作的濾波電路的一部分，並且將另一方的電容元件用作當被輸入負電壓的信號或被供應負電壓時進行操作的濾波電路的一部分。
再者，使用圖7A和7B說明本實施例模式中的半導體裝置的結構的其他一例。圖7A和7B是示意性地表示本實施例模式中的半導體裝置的結構的一例的圖，圖7A是俯視圖，圖7B是沿著圖7A的線A1-A2的截面圖。
圖7A和7B表示的半導體裝置如圖7A所示那樣具有電極101、佈線102、功能電路103、氧化物半導體層104，並且如圖7B所示那樣具有絕緣層106和絕緣層107。
另外，如圖7B所示氧化物半導體層104設置在基板100上，絕緣層106隔著氧化物半導體層104設置在基板100上，佈線102隔著絕緣層106設置在氧化物半導體層104上，絕緣層107設置在佈線102上，電極101設置在佈線102及絕緣層107上。如圖7A所示，在平面視圖上氧化物半導體層104和佈線102重疊，並且氧化物半導體層104和電極101重疊。注意，因為圖7A和7B所示的其他半導體裝置的各結構的說明與圖1A和1B所示的半 導體裝置的各結構的說明相同，所以適當地採用圖1A和1B所示的半導體裝置的各結構的說明。
注意，雖然圖7A和7B所示的半導體裝置在平面視圖上氧化物半導體層104和佈線102重疊，並且氧化物半導體層104和電極101重疊，但是本實施例模式的半導體裝置不侷限於此。既可以採用佈線102和氧化物半導體層104重疊，並且電極101和氧化物半導體層104不重疊的結構，又可以採用電極101和氧化物半導體層104重疊，並且佈線102和氧化物半導體層104不重疊的結構。
使用圖8A和8B說明圖1A至圖7B分別示出的半導體裝置的等效電路。圖8A和8B是表示圖1A至圖7B分別示出的半導體裝置的等效電路的電路圖，圖8A表示圖1A和1B、圖2A和2B、圖3A和3B、圖4A和4B、圖7A和7B分別示出的半導體裝置的等效電路，圖8B表示圖5A和5B及圖6A和6B分別示出的半導體裝置的等效電路。
圖8A所示的等效電路具有端子111、電阻元件112、電容元件113及功能電路114。
端子111的一部分包括電極101，並且藉由端子111輸入信號或供應電壓。
電阻元件112可以藉由利用如佈線102的佈線電阻形成。另外，本發明不侷限於此，在本實施例模式的半導體裝置中也可以使用如半導體材料等另外形成電阻元件。
電容元件113具有第一端子及第二端子，第一端子藉 由電阻元件112電連接到端子111，並且第一端子電連接到功能電路114，對第二端子藉由端子115供應預定的電壓。電容元件113的第一端子例如由導電層及半導體層的一方構成。或者，電容元件113的第二端子由導電層及半導體層的另一方構成。作為導電層，可以使用如電極101、佈線102或佈線108等，作為半導體層可以使用如氧化物半導體層104。或者，對電容元件113的第二端子供應預定的電壓。作為預定的電壓可以舉出如電源電壓。電源電壓的值可以以根據被輸入的信號獲得所希望的功能的方式適當地設定。但是，本發明不侷限於此，將電容元件113的第二端子成為浮空狀態。電容元件113具有可變電容的功能。
如圖8A所示，圖1A和1B、圖2A和2B、圖3A和3B、圖4A和4B、圖7A和7B分別示出的半導體裝置採用具有使用電阻元件及電容元件的濾波電路的結構。
接著，作為本實施例模式的半導體裝置的操作的一例，等效電路在圖8A示出的結構的半導體裝置的操作。在此說明輸入信號的電壓的絕對值為一定值以下的情況和輸入信號的電壓的絕對值為一定值以上的情況。注意，考慮如功能電路的規格等可以適當地設定一定值。
電容元件113根據輸入信號的電壓改變電容值。在輸入信號的電壓的絕對值為一定值以下的情況下，施加到電容元件113的端子之間的電壓的絕對值小於一定值，並且電容元件113的電容小於一定值，因此相對於濾波電路的 輸入信號的輸出信號的延遲時間短於一定時間。因此，濾波效果小。注意，施加到電容元件的電壓、電容元件的電容及延遲時間根據半導體裝置的規格適當地設定。
另外，在輸入信號的電壓的絕對值大於一定值的情況下，施加到電容元件113的端子之間的電壓的絕對值大於一定值，並且根據輸入信號電容元件113的電容大於一定值，因此相對於濾波電路的輸入信號的輸出信號的延遲變大。因此，與輸入信號的電壓的絕對值為一定值以下的情況相比，避免雜波的濾波效果變大。以上是等效電路在圖8A示出的結構的半導體裝置的操作。
圖8B所示的等效電路具有端子111、電阻元件112、電容元件1131、電容元件1132及功能電路114。
端子111的一部分包括電極101，並且藉由端子111輸入信號或供應電壓。
電阻元件112可以藉由利用如佈線102的佈線電阻形成。另外，本發明不侷限於此，在本實施例模式的半導體裝置中也可以使用如半導體材料等另外形成電阻元件。
電容元件1131具有第一端子及第二端子，第一端子藉由電阻元件112電連接到端子111，並且第一端子電連接到功能電路114，對第二端子藉由端子1151供應高電源電壓。電容元件1131的第一端子例如由導電層構成。或者，電容元件1131的第二端子例如由半導體層構成。作為導電層，可以使用如電極101、佈線102、或佈線108等，作為半導體層可以使用如氧化物半導體層1041。 電容元件1131具有用作可變電容的功能。
電容元件1132具有第一端子及第二端子，第一端子藉由電阻元件112電連接到端子111，並且第一端子電連接到功能電路114，對第二端子藉由端子1152供應低電源電壓。電容元件1132的第一端子例如由半導體層構成。或者，電容元件1132的第二端子例如由導電層構成。作為導電層，可以使用如電極101、佈線102、或佈線108等，作為半導體層可以使用如氧化物半導體層1042。電容元件1132具有用作可變電容的功能。
如圖8B所示，圖5A和5B、圖6A和6B示出的半導體裝置具有使用電阻元件及兩個電容元件的濾波電路的結構。
接著，作為本實施例模式的半導體裝置的操作的一例，等效電路在圖8B示出的結構的半導體裝置的操作。在此說明作為一例藉由端子111輸入信號的情況，還說明輸入信號的電壓的絕對值為一定值以下的情況和輸入信號的電壓的絕對值為一定值以上的情況。注意，考慮如功能電路的規格等可以適當地設定一定值。
電容元件1131及電容元件1132根據輸入信號的電壓變化電容值。在輸入信號的電壓的絕對值為一定值以下的情況下，施加到電容元件1131及電容元件1132的端子之間的電壓小於負的一定值，並且電容元件1131及電容元件1132的電容小於一定值，因此對於濾波電路的輸入信號的輸出信號的延遲時間短於一定時間。因此，濾波效果 小。注意，施加到電容元件的電壓、電容元件的電容及延遲時間根據半導體裝置的規格適當地設定。
另外，在輸入信號的電壓大於正的一定值的情況下，施加到電容元件1131的端子之間的電壓大於正的一定值，並且根據輸入信號電容元件1131的電容大於一定值，因此對於濾波電路的輸入信號的輸出信號的延遲變大。因此，與輸入信號的電壓為正的一定值以下或負的一定值以上的情況相比，對於雜波的濾波效果變大。
另外，在輸入信號的電壓小於負的一定值的情況下，施加到電容元件1132的端子之間的電壓大於正的一定值，並且根據輸入信號電容元件1132的電容大於一定值，因此對於濾波電路的輸入信號的輸出信號的延遲變大。因此，與輸入信號的電壓為正的一定值以下或負的一定值以上的情況相比，對於雜波的濾波效果變大。以上是等效電路在圖8B示出的結構的半導體裝置的操作。
如上所述，當被輸入電壓的絕對值為一定值以下的信號時，將電容元件的電容變小且輸入到功能電路的信號的延遲變小，並且當被輸入電壓的絕對值大於一定值的信號時，將電容元件的電容變大且輸入到功能電路的信號的延遲變大。由此，可以減少實際操作的不良影響，例如當發生雜波時減少由輸入信號的雜波而引起的影響。注意，本發明不侷限於利用信號的情況，即使藉由端子電極供應電壓，也可以減少由電壓的雜波所引起的不良影響。
另外，與如具有使用多晶半導體的半導體元件的功能 電路相比，具有使用氧化物半導體的半導體元件的功能電路需要較高的操作電壓的情況多，因此有輸入信號的電壓的絕對值高的趨勢。但是，如本實施例模式的半導體裝置那樣，使用電容元件的濾波電路設置在功能電路和端子電極的電連接之間，而即使是具有使用氧化物半導體的半導體元件的功能電路，也可以減少雜波所引起的不良影響。
再者，對使用半導體層的電容元件的電壓-電容特性藉由計算進行檢測。注意，在該計算中使用矽穀科技公司(Silvaco Data Systems LTD)製造的TCAD軟體“Atlas”作為模擬器。另外，在該計算中，以電容元件為一例，採用使用半導體層的MIS電容。此外，在表1中示出在計算中使用的主要參數。
如表1所示，帶隙(稱為Eg)為3.0eV和1.1eV的兩種。Eg=3.0eV是當將非晶氧化物半導體作為氧化物半導體之一用於半導體層時的帶隙的一例，Eg=1.1eV是作為比較例子當將矽半導體用於半導體層時的帶隙的一例。另外， 將測量頻率設定為1×106kHz。另外，半導體層為n型。
使用圖9說明電容元件的電壓-電量特性的檢測結果。圖9是示出本實施例模式中的電容元件的電壓-電量特性的計算結果的圖，橫軸表示施加到電容元件的電壓(也稱為Vc)，縱軸表示整個電容C除以絕緣層的電容Cox。
如圖9所示，電壓-電容特性表示以以上述參數等設計的裝置的設想的電壓-電容特性。例如，在-1V以下的負電壓一側，當Eg=3.0eV時C/Cox結束於大約0.13，當Eg=1.1eV時C/Cox結束於大約0.24。當Eg=3.0eV時的電容小於當Eg=1.1eV時的電容。另外，在正電壓一側，當Eg=3.0eV時及當Eg=1.1eV時電壓越高電容越大，結束於C/Cox=1。由此可知，使用半導體層的電容元件都具有如下特性，即當累積狀態時電容變大，而當反轉狀態時電容變小。而且，當反轉狀態時使用Eg=3.0eV的半導體時的電容小於使用Eg=1.1eV的半導體時的電容。反轉狀態時的電容元件的電容等於絕緣層的電容和半導體層的耗盡層電容串聯連接的電容。
由此可知如下，即在將使用半導體層的電容元件用於濾波電路的情況下，當輸入電壓的絕對值為一定值以下的通常的信號時，較佳的將電容元件成為反轉狀態，並且當輸入電壓的絕對值大於一定值的通常的信號時，較佳的將電容元件成為累積狀態。但是，不侷限於此。
再者，對使用具有半導體層的電容元件的濾波電路， 進行藉由計算的功能檢測。首先，使用圖10說明在本計算中使用的濾波電路的電路模型。圖10是表示進行本實施例模式中的功能檢測的濾波電路的電路模型的電路圖。
圖10表示的電路模型具有端子201、電阻元件202、電容元件203、端子204、電容元件205、端子206及端子207。
在圖10所示的電路圖模型中藉由端子201被輸入輸入信號(也稱為IN)。將輸入信號輸入到由電阻元件202、電容元件203及電容元件205構成的濾波電路，藉由端子207輸出濾波電路的輸出信號(也稱為OUT)。
再者，在圖10所示的電路模型中，藉由端子204供應高電源電壓，並且藉由端子206供應低電源電壓。
使用上述圖10所示的電路模型進行檢測。注意，在該計算中使用矽穀科技公司(Silvaco Data Systems LTD)製造的TCAD軟體“Atlas”。另外，在該計算中，作為電容元件的一例，採用使用半導體層的MIS電容。此外，在該計算中適當地使用表1示出的參數。
在該計算中，對作為輸入信號輸入如下信號的情況進行計算，即：High狀態(也稱為H)的電壓為5V，Low狀態(也稱為L)的電壓為0V(H=5V，L=0V)的第一數位信號(也稱為DS1)；H=15V，L=10V的第二數位信號(也稱為DS2)；或H=-5V，L=-10V的第三數位信號(也稱為DS3)。另外，在該計算中，設定為Vdd=8V，Vss=-3V，以當被輸入第一數位信號時電容元件203及電 容元件205成為反轉狀態，當被輸入第二數位信號時電容元件205成為累積狀態，當被輸入第三數位信號時電容元件203成為累積狀態。另外，在該計算中，設定半導體層的厚度及半導體層的載子密度等，以在反轉狀態的情況下當Eg=3.0eV時的C/Cox成為0.13，當Eg=1.1eV時的C/Cox成為0.24。此外，將半導體層為n型。
使用圖11A至圖13B說明計算結果。圖11A至圖13B是表示圖10所示的電路模型的藉由計算進行的檢測中的輸入輸出特性的圖。
圖11A是表示當被輸入第一數位信號時的輸入輸出特性的圖，橫軸表示時間除以電阻元件202的電阻(也稱為R)×絕緣層的電容Cox，縱軸表示信號電壓(Vsig)。另外，圖11B是圖11A的T1-T2之間的放大圖。注意，在該計算中，設定電阻元件202的電阻和絕緣層的電容面積，以使RCox=2.83μs。
圖12A是表示當被輸入第二數位信號時的輸入輸出特性的圖，橫軸表示時間除以電阻元件202的電阻(R)×絕緣層的電容(Cox)，縱軸表示電壓。另外，圖12B是圖12A的T1-T2之間的放大圖。
圖13A是表示當被輸入第三數位信號時的輸入輸出特性的圖，橫軸表示時間除以電阻元件202的電阻(R)×絕緣層的電容(Cox)，縱軸表示電壓。另外，圖13B是圖13A的T1-T2之間的放大圖。
注意，圖11A、圖12A及圖13A中的橫軸分別具有 各刻度相等的值。另外，圖11B、圖12B及圖13B中的橫軸分別具有各刻度相等的值。
當被輸入第一數位信號時，如圖11A和11B所示，當Eg=3.0eV時的輸出信號(也稱為OUT)的上升時間或下降時間的延遲小於當Eg=1.1eV時的輸出信號的上升時間或下降時間的延遲。這是因為如上圖9所示，在反轉狀態下，當Eg=3.0eV時的電容小於當Eg=1.1eV時的電容的緣故。
此外，當被輸入第二數位信號時，如圖12A和12B所示，當Eg=3.0eV時的輸出信號及當Eg=1.1eV時的輸出信號的上升時間延遲大於當被輸入第一數位信號時的延遲。這是因為如上述圖9所示，在累積狀態下，隨著電壓的增高，當Eg=3.0eV時的電容及當Eg=1.1eV時的電容都提高到一定值的緣故。
此外，當被輸入第三數位信號時，如圖13A和13B所示，當Eg=3.0eV時的輸出信號及當Eg=1.1eV時的輸出信號的下降時間延遲大於當被輸入第一數位信號時的延遲。這是因為如上圖9所示，在累積狀態下，隨著電壓的增高，當Eg=3.0eV時的電容及當Eg=1.1eV時的電容都提高到一定值的緣故。
再者，表2中總結當被輸入第一數位信號至第三數位信號時的輸出信號的延遲時間。注意，在表2中，tf表示下降時間，tr表示上升時間，並且根據(tf+tr)/2表示平均延遲時間。注意，在此將延遲時間定義為輸出信號變為 輸入信號的振幅的10%至90%時所需要的時間。再者，表2所示的值是各延遲時間除以RCox。
如表2所示，當被輸入第一數位信號(DS1)時的平均延遲時間小於當被輸入第二數位信號(DS2)及第三數位信號(DS3)時的平均延遲時間。另外，在被輸入第一數位信號(DS1)的情況下，當Eg=3.0eV時的平均延遲時間小於Eg=1.1eV時的輸出信號的平均延遲時間。
根據上述檢測結果，可知當使用具有氧化物半導體層的電容元件的濾波電路被輸入其絕對值為一定範圍內的電壓的信號時，可以減少輸出信號的延遲，並且當被輸入其絕對值為一定範圍外的電壓的信號時，可以使輸出信號延遲。由此可知，減少實際操作的不良影響，例如當由於雜波等被輸入比一定值高的絕對值的電壓的信號時，可以減少由於雜波而引起的影響。
注意，即使如當對氧化物半導體層進行熱處理時，也當然可以求得與上述特性同樣的檢測結果。
另外，因為如上所示，延遲時間根據電阻及電容的值 而決定，所以例如藉由根據功能電路的規格適當地設定輸入信號、高電源電壓、低電源電壓的值，當然可以獲得與本計算中所使用的濾波電路同樣的濾波特性。
實施例模式2
在本實施例模式中，說明本發明的一個實施例的顯示裝置。
使用圖14說明本實施例模式的顯示裝置的結構。圖14是表示本實施例模式的顯示裝置的結構的一例的圖。
圖14所示的顯示裝置具有端子電極501、佈線502、掃描線驅動電路503、掃描線5031、信號線驅動電路504、信號線5041及像素部505。
端子電極501設置在端子部506中，例如具有用作被輸入掃描信號及視頻信號等的信號輸入端子的一部分及被施加電源電壓的電源端子的一部分的功能。
掃描線驅動電路503藉由佈線502電連接到端子電極501。對掃描線驅動電路503從端子部506輸入如控制信號等的信號或供應電源電壓，根據被輸入的信號的時序藉由掃描線5031輸出視頻信號。
信號線驅動電路504藉由佈線502電連接到端子電極501。對信號線驅動電路504從端子部506輸入如控制信號及視頻信號等的信號或供應電源電壓，根據被輸入的信號的時序藉由信號線5041輸出掃描信號。
像素部505具有多個像素5051，各像素5051分別電 連接到掃描線5031的任一個及信號線5041的任一個，被輸入掃描信號及視頻信號。
使用圖15A和15B說明像素5051的電路結構的一例。圖15A和15B是表示像素5051的電路結構的一例的圖。
圖15A所示的像素具有電晶體611、液晶元件612及電容元件613。
電晶體611至少具有閘極端子、源極端子及汲極電極端子的三個端子。
注意，在本說明書中，閘極端子是指成為閘極電極及電連接到閘極電極的佈線(也稱為閘極佈線)的導電層的一部分或整體。另外，源極端子是指成為源極電極及電連接到源極電極的佈線(也稱為源極電極佈線)的層(包含導電層等)的一部分或整體。另外，汲極電極端子是指成為汲極電極及電連接到汲極電極的佈線(也稱為汲極電極佈線)的層(包含導電層等)的一部分或整體。
另外，在本說明書中，有時由於電晶體的源極端子和汲極電極端子根據電晶體的結構或操作條件等而交替，所以難以限定閘極端子之外的電晶體的端子的哪一個端子為源極端子或汲極電極端子。由此，在本說明書中，在多個端子中將成為源極端子及汲極電極端子的任一方的端子表示為源極端子及汲極電極端子的一方，而將成為源極端子及汲極電極端子的另一方的端子表示為源極端子及汲極電極端子的另一方。
電晶體611具有用作選擇開關的功能。另外，電晶體611的閘極端子電連接到圖15A和15B所示的掃描線5031，並且電晶體611的源極端子及汲極電極端子的一方電連接到信號線5041。
液晶元件612具有第一端子及第二端子，第一端子電連接到電晶體611的源極端子及汲極電極電子的另一方，對第二端子供應預定值的電壓。液晶元件612由如下構成：成為第一端子的一部分或整體的第一電極；成為第二端子的一部分或整體的第二電極；藉由將電壓施加到第一電極和第二電極之間而使透過率變化的具有液晶分子的層(也稱為液晶層)。
作為液晶層的一例，可以應用於液晶層的液晶材料的一例，或可以應用於包含液晶層的液晶元件612的液晶模式的一例，可以使用向列液晶、膽甾醇型液晶、層列液晶、盤型液晶、熱致液晶、溶致液晶(lyotropic liquid crystal)、低分子液晶、高分子液晶、高分子分散型液晶(PDLC)、鐵電液晶、反鐵電液晶、主鏈型液晶、側鏈型高分子液晶、電漿選址液晶(PALC)、香蕉型液晶、TN(Twisted Nematic：扭轉向列)方式、STN(Super Twisted Nematic；超扭轉向列)方式、IPS(In-Plane-Switching；平面內切換)方式、FFS(Fringe Field Switching；邊緣場切換)方式、MVA(Multi-domain Vertical Alignment；多象限垂直配向)方式、PVA(Patterned Vertical Alignment；垂直取向構型)方式、 ASV(Advanced Super View；超視角)方式、ASM(Axially Symmetric aligned Micro-cell；軸線對稱排列微單元)方式、OCB(Optical Compensated Birefringence；光學補償雙折射)方式、ECB(Electrically Controlled Birefringence；電控雙折射)方式、FLC(Ferroelectric Liquid Crystal；鐵電性液晶)方式、AFLC(AntiFerroelectric Liquid Crystal；反鐵電性液晶)、PDLC(Polymer Dispersed Liquid Crystal；聚合物分散液晶)方式、賓主方式、藍相(Blue Phase)方式等。
電容元件613具有第一端子及第二端子，第一端子點連接到電晶體611的源極端子及汲極電極端子的另一方，對第二端子供應預定的電壓。電容元件613具有成為第一端子的一部分或整體的第一電極、成為第二端子的一部分或整體的第二電極及絕緣層。電容元件613具有用作儲存電容的功能。注意，未必設置電容元件613，但是藉由設置電容元件613，可以抑制電晶體611受到的由於漏電流的影響。
接著，說明圖15A所示的像素的操作。
首先，當由圖14所示的掃描線驅動電路503選擇掃描線5031時，由於從掃描線驅動電路503輸入的掃描信號，電晶體611處於導通狀態。
此時，液晶元件612的第一端子及電容元件613的第一端子的電位成為根據從信號線驅動電路504輸入的視頻信號的電位，液晶元件612根據施加到第一端子和第二端 子之間的電壓被控制其取向，像素根據液晶元件612的透過率進行顯示。藉由在每個掃描線5031中依次進行上述操作，在所有像素中寫入資料。以上是圖15A所示的像素的操作。
注意，本實施例模式的顯示裝置中的像素的電路結構不侷限於圖15A所示的像素的電路結構，可以採用如對圖15A所示的像素電路結構還設置另外切換元件(包括電晶體)、電阻元件或電容元件等的結構。
注意，本實施例模式的顯示裝置中的像素的電路結構不侷限於圖15A所示的像素的電路結構，也可以採用其他電路結構。使用圖15B說明本實施例模式的顯示裝置中的像素的電路結構的其他一例。圖15B是表示本實施例模式的顯示裝置中的像素的電路結構的一例的電路圖。
圖15B所示的像素具有電晶體611、電容元件613、電晶體614及發光元件615。
電晶體611的閘極端子電連接到掃描線5031，電晶體611的源極端子及汲極電極端子的一方電連接到信號線5041。
電容元件613具有第一端子及第二端子，第一端子電連接到電晶體611的源極端子及汲極電極端子的另一方，對第二端子供應第一電壓。電容元件613具有用作儲存電容的功能。注意，電容元件613未必設置，但是藉由設置電容元件613，可以維持電晶體614的導通狀態一定期間。
電晶體614的閘極端子電連接到電晶體611的源極端子及汲極電極端子的另一方，對電晶體614的源極端子及汲極電極端子的一方供應第一電壓。
發光元件615具有第一端子及第二端子，第一端子電連接到電晶體614的源極端子及汲極電極端子的另一方，對第二端子供應第二電壓。發光元件615由如下構成：成為第一端子的一部分或整體的第一電極；成為第二端子的一部分或整體的第二電極；藉由將電壓施加到第一電極和第二電極之間來發光的電場發光層。作為發光元件615，可以使用如EL(也稱為電致發光)元件，作為EL元件，可以使用如有機EL元件或無機EL元件。
注意，第一電壓是高電源電壓和低電源電壓中的任何一方，第二電壓是高電源電壓和低電源電壓中的另一方。哪一方是高電源電壓還是低電源電壓根據如電晶體614的極性設定，例如當電晶體614是P型電晶體時，在很多情況下將第一電壓設定為高電源電壓，將第二電壓設定為低電源電壓，並且當電晶體614是N型電晶體時，在很多情況下將第一電壓設定為低電源電壓，將第二電壓設定為高電源電壓。
發光元件615中的第一電極或第二電極的至少一方使用具有透光性的導電材料形成即可。由此，可以採用從與基板相反一側的面取出發光的頂部發射結構的發光元件、從基板一側的面取出發光的底部發射結構的發光元件、從基板一側及與基板相反一側的面取出發光的雙面發射結構 的發光元件。作為具有透光性的導電材料可以使用具有透光性的導電材料如包含氧化鎢的氧化銦、包含氧化鎢的氧化銦鋅、包含氧化鈦的氧化銦、包含氧化鈦的氧化銦錫、氧化銦錫(下面，表示為ITO)、氧化銦鋅、添加有氧化矽的氧化銦錫等。
電致發光層可以使用單個層或多個層的堆疊來形成。在由多個層構成的情況下，在第一電極上按順序層疊電子植入層、電子傳輸層、電場發光層、電洞傳輸層、電洞植入層。注意，不一定必須設置上述所有的層。作為電場發光層可以使用有機化合物或無機化合物形成。
接著，說明圖15B所示的像素的操作。
首先，當由圖14所示的掃描線驅動電路503選擇掃描線5031時，由於從掃描線驅動電路503輸入的掃描信號，電晶體611處於導通狀態。
此時，電晶體614的閘極端子及電容元件613的第一端子的電位成為對應於從信號線驅動電路504輸入的視頻信號的電位，電晶體614處於導通狀態，電晶體614的源極端子及汲極電極端子之間電流流過。再者，根據流到電晶體614的電流，預定的電壓施加到發光元件615的第一端子及第二端子之間，像素進行顯示。藉由在每個掃描線5031中依次進行上述操作，在所有像素中寫入資料。以上是圖15B所示的像素的操作。
當從信號線5041輸入到像素的資料信號為數位信號時，藉由切換電晶體的導通狀態和截止狀態來使像素處於 發光狀態或非發光狀態。因此，可以採用區域灰度法或時間灰度法進行灰度級顯示。區域灰度法指的是藉由將一個像素分成多個子像素，將各個子像素成為圖15B所示的電路結構並基於資料信號獨立地驅動各個子像素從而顯示灰度的驅動方法。此外，時間灰度法是一種驅動法，其中藉由控制像素發光的期間，來進行灰度顯示。
發光元件615因為與圖15A所示的液晶元件612等相比回應速度快，所以適應於時間灰度級法。在具體地使用時間灰度級法進行顯示時，將一個幀期間分成多個子幀期間。然後，根據視頻信號，在各子幀期間中使像素的發光元件處於發光或非發光狀態。藉由將一個幀期間分割為多個子幀期間，可以利用視頻信號控制在一個幀期間中像素實際上發光的期間的總長度，並可以顯示灰度級。
接著，使用圖16A和16B說明圖14所示的顯示裝置的掃描線驅動電路503、信號線驅動電路504等的驅動電路或像素5051中的電晶體的結構的一例。圖16A和16B是表示圖14的顯示裝置的像素中的電晶體的結構的一例的截面圖。
圖16A所示的電晶體具有導電層601、絕緣層602、導電層603a及導電層603b、半導體層604。
導電層601設置在被形成面(圖16A中基板600)上。導電層601具有用作閘極電極的功能。再者，在平面視圖上將導電層601和半導體層604重疊地佈置，來可以使導電層601用作減少對於半導體層604的入射光的遮光 層。藉由導電層601具有用作遮光層的功能，可以抑制半導體層604的由於光的退化。因此，即使當半導體層604使用氧化物半導體材料時，電晶體也可以具有所希望的功能。
絕緣層602設置在導電層601上。絕緣層602具有用作閘極絕緣層的功能。
導電層603a及導電層603b設置在絕緣層602的一部分上。導電層603a用作源極電極及汲極電極的一方，導電層603b用作源極電極及汲極電極的另一方。例如，當導電層603a具有用作源極電極的功能時，導電層603b具有用作汲極電極的功能。
注意，在圖16A所示的電晶體中，雖然將導電層603a及導電層603b隔著絕緣層602設置在導電層601上，但是本發明不侷限於此，本實施例模式的半導體裝置也可以採用如在導電層601上之外的部分的絕緣層602上具有導電層603a及導電層603b的結構。
半導體層604隔著導電層603a及導電層603b設置在絕緣層602上。半導體層604是形成有通道的層(也稱為通道形成層)。
此外，不侷限於圖16A所示的結構，本實施例模式的電晶體也可以採用圖16B所示的結構。
圖16B所示的電晶體具有導電層601、絕緣層602、導電層603a及導電層603b、半導體層604、緩衝層605a及緩衝層605b。
圖16B所示的電晶體具有對圖16A所示的電晶體的結構追加緩衝層的結構。因此，對與圖16A所示的電晶體相同的部分適當地引用圖16A所示的電晶體的說明，下面說明與圖16A所示的電晶體不同的部分。
緩衝層605a設置在導電層603a上，緩衝層605b設置在導電層603b上。緩衝層605a及緩衝層605b具有用作使導電層603a或導電層603b和半導體層604的電連接變得良好的層的功能。注意，緩衝層605a及緩衝層605b未必設置在導電層603a及導電層603b上，電連接到導電層603a及導電層603b即可。
緩衝層605a及緩衝層605b可以使用如與半導體層604相同的材料及相同的製造方法形成。另外，緩衝層605a及緩衝層605b較佳的具有與半導體層604相同的電導率或比半導體層604高的電導率。緩衝層605a及緩衝層605b例如藉由形成半導體膜，藉由光微影製程在半導體膜上選擇性地形成抗蝕劑掩模，並且對半導體膜進行蝕刻來形成。
圖16B所示的電晶體具有底部接觸結構，其中在源極電極及汲極電極的上層具有成為通道形成層的半導體層。藉由採用底部接觸結構，可以增加源極電極及汲極電極和半導體層的接觸面積。注意，不侷限於底部接觸結構，本實施例模式的電晶體也可以採用頂部接觸結構，其中在成為通道形成層的半導體層上具有源極電極及汲極電極。
圖16A和16B所示的電晶體具有底部閘極結構，其 中在閘極電極上具有源極電極及汲極電極和通道形成層。藉由採用底部閘極結構，可以連續形成閘極絕緣層及半導體層。
注意，本實施例模式的半導體裝置不侷限於底部閘極結構，也可以採用頂部閘極結構。使用圖17說明頂部閘極結構的電晶體的結構。圖17是表示圖14所示的顯示裝置的像素中的電晶體的結構的一例的截面圖。
圖17所示的電晶體具有導電層601、絕緣層602、導電層603a及導電層603b、半導體層604。
半導體層604設置在被形成面(圖17中的基板600)上。半導體層604是形成有通道的層(也稱為通道形成層)。
絕緣層602隔著半導體層604設置在基板600上。絕緣層602具有用作閘極絕緣層的功能。
導電層601隔著絕緣層602設置在半導體層604上。導電層601具有用作閘極電極的功能。
絕緣層606隔著導電層601設置在絕緣層602上。絕緣層606具有用作保護導電層601的保護層的功能。
導電層603a及導電層603b設置在絕緣層606的一部分上。導電層603a藉由設置在絕緣層602及絕緣層606中的開口部電連接到半導體層604，並且導電層603b藉由設置在絕緣層602及絕緣層606中的開口部電連接到半導體層604。導電層603a具有用作源極電極及汲極電極的一方的功能，並且導電層603b具有用作源極電極及汲 極電極的另一方的功能。例如，當導電層603a具有用作源極電極的功能時，導電層603b具有用作汲極電極的功能。
接著，使用圖18A和18B說明圖14所示的顯示裝置中的掃描線驅動電路503及信號線驅動電路504的結構的一例。圖18A和18B是表示圖14所示的顯示裝置的驅動電路的結構的一例的圖，圖18A是表示掃描線驅動電路的結構的一例的方塊圖，圖18B是表示信號線驅動電路的結構的一例的方塊圖。
圖18A表示的掃描線驅動電路503具有移位暫存器711、位準轉移器712及緩衝電路713。
對移位暫存器711輸入閘極起始脈衝(GSP)和閘極時鐘信號(GCK)等的信號。
位準轉移器712具有基於被輸入的信號生成根據用途而不同的多個信號的功能。
緩衝電路713具有放大輸入到緩衝電路713的位準轉移器712的輸出信號的功能，例如具有運算放大器等的結構。
圖18B所示的信號線驅動電路504具有移位暫存器721、鎖存電路722、位準轉移器723、緩衝電路724及DA轉換電路725。
對移位暫存器721輸入源極電極起始脈衝(SSP)和源極電極時鐘信號(SCK)等的信號。
對鎖存電路722輸入圖像資料信號(DATA)及鎖存 信號(LAT)。鎖存電路722將輸入到鎖存電路722的圖像資料信號保持一定期間，將所保持的信號一齊輸出到圖14中的像素部。將這稱為線順序驅動。
位準轉移器723具有基於被輸入的信號生成根據用途不同的多個信號的功能。
緩衝電路724具有放大被輸入的信號的功能，例如具有運算放大器等的結構。
DA轉換電路725具有當被輸入的信號為數位信號時將該信號轉換為模擬信號的功能。注意，當被輸入的信號為模擬信號時未必設置DA轉換電路725。
上述驅動電路可以使用如利用氧化物半導體材料的半導體元件構成。作為半導體元件，可以舉出如電晶體、電容元件或電阻元件等。例如，當使用電晶體的情況下，可以使用與像素中的電晶體相同的結構的電晶體。
接著，使用圖19A和19B說明端子部506的結構的一例。圖19A和19B是圖14所示的顯示裝置中的端子部506的結構的一例的圖，圖19A是俯視圖，圖19B是沿著圖19A的線B1-B2的截面圖。
圖19A所示的端子部506具有端子910a、端子910b及端子910c。再者，如圖19B所示具有半導體層9032、絕緣層905及絕緣層906。
端子910a具有導電層901a、導電層902a，端子910b具有導電層901b、導電層902b、端子910c具有導電層901c、導電層902c。
另外，如圖19B所示，絕緣層905設置在導電層902a、導電層902b及導電層902c上，半導體層9032隔著絕緣層905設置在導電層902a、導電層902b及導電層902c上，絕緣層906設置在半導體層9032上，導電層901a、導電層901b及導電層901c隔著絕緣層906設置在半導體層9032上。即，在平面視圖上半導體層9032和導電層901a、導電層901b及導電層901c重疊，並且半導體層9032和導電層902a、導電層902b及導電層902c重疊。
導電層901a、導電層901b及導電層901c分別具有如用作半導體裝置的端子電極的功能。作為導電層901a、導電層901b及導電層901c可以使用如能夠應用於一種導電膜的材料形成，該導電膜用來形成圖16A和16B所示的導電層601。因此，例如可以使用一個導電膜在同一步驟中形成導電層601、導電層901a、導電層901b及導電層901c。
導電層902a藉由開口部904a電連接到導電層901a，導電層902b藉由開口部904b電連接到導電層901b，導電層902c藉由開口部904c電連接到導電層901c。導電層902a、導電層902b及導電層902c分別具有如下功能：用於對顯示裝置的驅動電路或像素部供應信號的佈線(也稱為信號線、源極電極線或閘極線)，或者用於供應電源的佈線(也稱為電源線)。作為導電層902a、導電層902b及導電層902c可以使用如能夠應用於一種導電膜的材料 形成，該導電膜用來形成圖16A和16B所示的導電層603a及導電層603b。因此，例如可以使用一個導電膜在同一步驟中形成導電層603a、導電層603b、導電層902a、導電層902b及導電層902c。
作為半導體層9032可以使用如能夠應用於一種半導體膜的材料形成，該半導體膜用來形成圖16A和16B所示的半導體層604。因此，例如可以使用一個半導體膜在同一步驟中形成半導體層604及半導體層9032。
作為絕緣層905及絕緣層906，可以使用包含矽等的絕緣層等。因此，例如使用同一絕緣膜可以形成用作圖16A和16B所示的電晶體的閘極絕緣層的絕緣層602及用作電介質層的絕緣層905。
如圖19A和19B所示那樣，本實施例模式的半導體裝置具有由氧化物半導體層、形成佈線或電極的導電層、設置在氧化物半導體層和導電層之間的絕緣層形成的電容元件。該電容元件具有用作減少由於雜波而引起的影響的濾波電路的功能。
另外，本實施例模式的半導體裝置具有多個電容元件，該電容元件由上述氧化物半導體層、形成佈線或電極的導電層、設置在氧化物半導體層和導電層之間的絕緣層形成，其中氧化物半導體層連續設置在多個端子之間。因此不需要進行微細的構圖，而可以使製造步驟簡單。但是，不侷限於圖19A和19B所示的結構，在本實施例模式的顯示裝置中，也可以採用在每個端子中設置氧化物半 導體層的結構。
接著，說明本實施例模式的顯示裝置中的端子部的操作。在此說明當對端子部輸入信號時的操作，對輸入信號的電壓的絕對值為一定值以下的情況和輸入信號的電壓的絕對值大於一定值的情況進行說明。注意，根據如功能電路的規格等可以適當地設定一定值。
電容元件根據輸入信號的電壓其電容值變化。當輸入信號的電壓的絕對值為一定值以下時，因為電容元件的電容小於一定值，所以對於濾波電路的輸入信號的輸出信號的延遲小。因此，濾波效果變小。注意，根據半導體裝置的規格可以適當地設定施加到電容元件的電壓的絕對值的一定值、電容的一定值及延遲時間的一定值。
另外，當輸入信號的電壓的絕對值大於一定值時，施加到電容元件的端子之間的電壓的絕對值大於一定值，根據輸入信號電容元件的電容變為大於一定值，因此對於濾波電路的輸入信號的輸出信號的延遲變大。由此，與當輸入信號的電壓的絕對值為一定值以下時相比，對於雜波的濾波效果變大。以上是本實施例模式的半導體裝置的操作。
如上所述，當被輸入電壓的絕對值為一定值以下的信號時，將電容元件的電容變小且輸入到功能電路的信號的延遲變小，並且當被輸入電壓的絕對值大於一定值的信號時，將電容元件的電容變大且輸入到功能電路的信號的延遲變大。由此，可以減少實際操作的不良影響，例如當發 生雜波時減少對於信號的雜波而引起的影響。
另外，與如具有使用多晶半導體的半導體元件的功能電路相比，具有使用氧化物半導體的半導體元件的驅動電路和像素部需要較高的操作電壓的情況多，因此有輸入信號的振幅高的趨勢。但是，如本實施例模式的半導體裝置那樣，使用電容元件的濾波電路設置在顯示裝置的驅動電路或像素部和端子電極的電連接之間、像素部和端子電極的電連接之間，而即使是具有使用氧化物半導體的半導體元件的顯示裝置，也可以減少雜波所引起的不良影響。
注意，本實施例模式可以與其他實施例模式適當地組合。
實施例模式3
在本實施例模式中，說明本發明的一個實施例的顯示裝置的製造方法。
作為本實施例模式的顯示裝置的製造方法的一例，使用圖20A至圖22B說明端子部及構成像素及驅動電路等的半導體元件部的製造方法。圖20A至圖22B是表示本實施例模式中的顯示裝置的端子部及半導體元件部的製造方法的一例的截面圖。注意，圖20A至圖22B所示的顯示裝置的端子部及半導體元件部的製造方法中，作為一例說明形成電晶體作為半導體元件的情況。
首先，如圖20A所示，準備基板1000，在基板1000上形成導電層1001a及導電層1001b。導電層1001a及導 電層1001b可以例如在基板1000上形成導電膜，並且選擇性地蝕刻該導電膜來形成。
作為基板1000，可以使用如玻璃基板、石英基板、陶瓷基板或藍寶石基板等。作為玻璃基板可以使用如無鹼玻璃基板，作為無鹼玻璃基板可以舉出如鋇硼矽酸鹽玻璃、鋁硼矽酸鹽玻璃或鋁矽酸鹽玻璃等基板。另外，只要是能夠承受半導體裝置製造步驟中所使用的各處裏的溫度的基板，即可以使用塑膠基板作為基板1000。另外，當對表面施加絕緣處理時，可以使用半導體基板、金屬基板或不鏽鋼基板等。
作為導電膜可以使用包含如鉬、鈦、鉻、鉭、鎢、鋁、銅、釹或鈧等的導電材料或以這些為主要成分的合金材料的導電膜。另外，作為導電膜的形成可以使用如濺射法。導電層1001a及導電層1001b例如可以藉由光微影製程在導電膜上形成抗蝕劑掩模，並且選擇性地蝕刻該導電膜來形成。
注意，作為濺射法包括其中將高頻功率源用作濺射功率源的RF濺射法、直流濺射法以及以脈衝方式施加偏壓的脈衝直流濺射法。
另外，也有可以設置材料不同的多個靶的多元濺射裝置。多元濺射裝置既可以在同一反應室中層疊形成不同的材料膜，又可以在同一反應室中同時對多種材料進行放電而進行成膜。
另外，也有使用磁控管濺射法的濺射裝置和使用ECR 濺射法的濺射裝置：在使用磁控管濺射法的濺射裝置中，在處理室內部具備磁鐵機構；而在使用ECR濺射法的濺射裝置中，不使用輝光放電而利用使用微波產生的電漿。
另外，作為使用濺射法的成膜方法，還有反應濺射法、偏壓濺射法：在反應濺射法中，當進行成膜時使靶物質和濺射氣體成分起化學反應而形成這些化合物薄膜；而在偏壓濺射法中，當進行成膜時對基板也施加電壓。
作為蝕刻可以採用乾蝕刻或濕蝕刻。作為用於乾蝕刻的蝕刻裝置，可使用利用反應離子蝕刻法(RIE法)的蝕刻裝置、使用諸如ECR(電子迴旋共振)或ICP(感應耦合電漿)之類的高密度電漿源的乾蝕刻裝置。作為相比於ICP蝕刻裝置可在更大面積上獲得均勻放電的乾蝕刻裝置，存在ECCP(增強電容性耦合電漿)模式裝置，在該裝置中，上電極接地、13.56MHz的頻率源連接至下電極、而且3.2MHz的頻率源連接至下電極。例如，即使使用了第十代的超過3m大小的基板，也能應用此ECCP模式蝕刻裝置。
另外，作為導電膜可以使用層疊有包含上述材料的導電膜的疊層膜。例如，在作為導電膜的一個使用鋁膜來形成導電層1001a及導電層1001b的情況下，當只使用鋁膜時，有耐熱性低且容易被腐蝕等的問題，因此藉由使用鋁膜與耐熱性導電膜的疊層膜，與只使用鋁膜的導電膜相比，可以提高耐熱性和耐腐性等，這是較佳的。作為耐熱性導電膜的材料可以使用選自鈦、鉭、鎢、鉬、鉻、釹及 鈧的元素、以上述元素為成分的合金、組合上述元素的合金膜或以上述元素為成分的氮化物。
作為疊層結構的導電膜可以舉出如在鋁膜上層疊鉬膜的導電膜、在銅膜上層疊鉬膜的導電膜、在銅膜上層疊氮化鈦膜或氮化鉭膜的導電膜、或層疊有氮化鈦膜和鉬膜的導電膜等。
接著，如圖20B所示，在基板1000、導電層1001a及導電層1001b上形成絕緣層1002。再者，選擇性地蝕刻絕緣層1002來在絕緣層1002中形成開口部，以使導電層1001a的一部分露出。
作為絕緣層1002可以使用由如下材料構成的絕緣膜：矽、鋁、釔、鉭、或鉿的氧化物、氮化物、氧氮化物或氮化氧化物；或者包含至少兩種上述化合物。
如圖21A所示，隔著絕緣層1002在導電層1001b的一部分上形成導電層1003a及導電層1003b。導電層1003a及導電層1003b例如可以在絕緣層1002上形成導電膜，並且選擇性地蝕刻該導電膜來形成。
作為可以用於導電層1003a及導電層1003b的導電膜，可以利用如濺射法、真空蒸鍍法等方法等，使用包括選自鋁(Al)、銅(Cu)、鈦(Ti)、鉭(Ta)、鎢(W)、鉬(Mo)、鉻(Cr)、釹(Nd)及鈧(Sc)的元素的金屬、以上述元素為成分的合金、或以上元素為成分的氮化物等材料來形成。導電層1003a及導電層1003b例如可以藉由光微影製程在導電膜上選擇性地形成抗蝕劑 掩模，並且選擇性地蝕刻該導電膜來形成。
例如，可以將鉬膜或鈦膜的單層膜作為導電膜。另外，也可以將疊層膜作為導電膜，即層疊如鋁膜和鈦膜作為導電膜。此外，也可以採用依次層疊有鈦膜、鋁膜和鈦膜的三層結構。此外，作為用於這些層疊有鉬膜、鋁膜和鉬膜的三層結構。此外，也可以採用疊層結構的鋁膜，也可以採用包含釹的鋁(Al-Nd)膜。再者，也可以將包含矽的鋁膜作為導電膜。
另外，作為導電膜也可以使用具有透光性且電導率高的材料。作為這種材料，可以使用氧化銦錫(ITO)、包含氧化矽的氧化銦錫(ITSO)、有機銦、有機錫、氧化鋅(ZnO)等。
如圖21B所示，隔著絕緣層1002在導電層1001a上形成半導體層1005a，在導電層1003a及導電層1003b上，並且隔著絕緣層1002在導電層1001b上形成半導體層1005b。半導體層1005a及半導體層1005b可以例如在絕緣層1002上形成半導體膜，並且選擇性地蝕刻該半導體膜來形成。
作為可以用於半導體層1005a及半導體層1005b的形成的半導體膜，可以使用如氧化物半導體膜等。例如，作為氧化物半導體膜可以舉出如包含Sn、In及Zn中的任一個的氧化物半導體膜等。另外，當使用氧化物半導體膜時，可以使用氧化物半導體膜包含非晶成分的材料。另外，也可以使用氧化物半導體膜包含晶粒(奈米晶體)的 材料。此時，氧化物半導體膜中的晶粒(奈米晶體)的直徑為1nm至10nm，代表為2nm至4nm左右。
另外，作為氧化物半導體可以使用如表示為InMO3(ZnO)m(m>0)的結構的氧化物半導體，在表示為InMO3(ZnO)m(m>0)的結構的氧化物半導體中較佳使用In-Ga-Zn-O類氧化物半導體。M表示選自鎵(Ga)、鐵(Fe)、鎳(Ni)、錳(Mn)以及鈷(Co)中的一種金屬元素或多種金屬元素。例如，除了有包含Ga作為M的情況以外，還有包含Ga和Ni、或Ga和Fe等包含Ga以外的上述金屬元素的情況。此外，在上述氧化物半導體中，除了作為M而包含的金屬元素之外，有時還包含作為雜質元素的Fe、Ni等其他過渡金屬元素或該過渡金屬的氧化物。
注意，當使用In-Ga-Zn-O類非單晶膜時，在形成In-Ga-Zn-O類非單晶膜之後，較佳的進行100℃至600℃，代表為200℃至400℃的熱處理。例如，藉由在大氣或氮氣圍下進行350℃的熱處理1小時，進行構成半導體膜的In-Ga-Zn-O類氧化物半導體膜的原子級的重新排列。藉由該熱處理(包括光退火等)，可以減少氧化物半導體膜中的阻礙載子遷移的應變。注意，進行上述熱處理的時序只要是在氧化物半導體膜的形成之後，就沒有特別的限定。此外，本實施例模式的顯示裝置中的端子部因為在平面視圖上氧化物半導體層和導電層重疊的結構，所以藉由熱處理可以高效地加熱氧化物半導體層。此外，在本實施例模 式的顯示裝置中的端子部如與上述實施例模式1的圖2A和2B所示的半導體裝置同樣，藉由端子部具有氧化物半導體層和導電層接觸的結構，藉由熱處理可以更高效地加熱氧化物半導體層。
In-Ga-Zn-O類非單晶膜例如在使用濺射法成膜之後，進行200℃至500℃，代表為300℃至400℃的熱處理10分鐘至100分鐘。在熱處理之後的XRD(X射線衍射)的分析中，在熱處理之後也作為In-Ga-Zn-O類非單晶膜的晶體結構觀測非晶結構。
另外，作為氧化物半導體膜，除了上述之外還可以使用In-Sn-Zn-O類、Al-In-Zn-O類、Ga-Sn-Zn-O類、Al-Ga-Zn-O類、Al-Sn-Zn-O類、In-Zn-O類、Sn-Zn-O類、Al-Zn-O類、In-O類、Sn-O類、Zn-O類的氧化物半導體膜。
注意，半導體層1005a及半導體層1005b例如可以藉由光微影製程在半導體膜上選擇性地形成抗蝕劑掩模，然後對該半導體膜進行蝕刻來形成。
接著，如圖22A所示，隔著導電層1003a及導電層1003b和半導體層1005a及半導體層1005b在絕緣層1002上形成絕緣層1006。較佳在導電層1003a及導電層1003b的上面及側面和半導體層1005a及半導體層1005b的上面及側面上形成絕緣層1006。
絕緣層1006例如可以在端子部中用作電容元件的電介質層，並且在半導體元件部中用作電晶體的保護層。作 為絕緣層1006可以使用如能夠用於絕緣層1002的材料形成。
如圖22B所示，以藉由設置在絕緣層1002及絕緣層1006中的開口部電連接到導電層1001a的方式形成導電層1007a，並且以藉由設置在絕緣層1006中的開口部電連接到導電層1003b的方式形成導電層1007b。導電層1007a及導電層1007b可以例如在絕緣層1006上形成導電膜，並且選擇性地蝕刻該導電膜來形成。
此時，導電層1007a較佳的隔著絕緣層1006形成在半導體層1005a上。藉由隔著絕緣層1006形成在半導體層1005a上，可以由半導體層1005a、絕緣層1006及導電層1007a構成電容元件。
作為導電層1007a及導電層1007b可以使用具有透光性的導電膜等如包含氧化鎢的氧化銦、包含氧化鎢的氧化銦鋅、包含氧化鈦的氧化銦、包含氧化鈦的氧化銦錫、氧化銦錫、氧化銦鋅、添加有氧化矽的氧化銦錫等形成。
注意，導電層1007a及導電層1007b可以例如藉由光微影製程在導電膜上選擇性地形成抗蝕劑掩模，然後對該導電膜進行蝕刻來形成。
藉由上述製程可以形成端子部及半導體元件部。
作為一例如圖20A至圖22B所示那樣，藉由本實施例模式的顯示裝置的製造方法可以在同一步驟中形成端子部中的電容元件及構成像素部等的半導體元件部的半導體元件，因此可以防止製造步驟數目的增加。
注意，本實施例模式可以與其他實施例模式適當地組合。
實施例模式4
在本實施例模式中，作為本發明的一個實施例的顯示裝置的一個模式，使用圖23A和23B說明發光面板的外觀及介面。圖23A和23B是表示本實施例模式中的發光面板的結構例子的圖，圖23A是俯視圖，圖23B是沿著圖23A中的線H-I的截面的截面圖。
圖23A和23B所示的發光面板包括第一基板6501上的像素部6502、信號線驅動電路6503a、6503b、及掃描線驅動電路6504a、6504b，以圍繞像素部6502、信號線驅動電路6503a、6503b、及掃描線驅動電路6504a、6504b的方式設置有密封材料6505。在像素部6502、信號線驅動電路6503a、6503b、及掃描線驅動電路6504a、6504b上設置有第二基板6506。因此，像素部6502、信號線驅動電路6503a、6503b、及掃描線驅動電路6504a、6504b與填充材料6507一起由第一基板6501、密封材料6505及第二基板6506密封。以此方式，較佳的使用具有高氣密性和低漏氣的保護膜(如附加膜或紫外可固化樹脂膜)或覆蓋材料封裝(密封)像素部6502、信號線驅動電路6503a、6503b、及掃描線驅動電路6504a、6504b，以不暴露給外部空氣。
另外，設置在第一基板6501上的像素部6502、信號 線驅動電路6503a、6503b、及掃描線驅動電路6504a、6504b具有多個TFT，在圖23B中例示在像素部6502中包括的TFT6510和在信號線驅動電路6503中包括的TFT6509。像素部6502、信號線驅動電路6503a、6503b、及掃描線驅動電路6504a、6504b分別具有的TFT，可以使用如上述實施例模式所示的電晶體的任一種。在圖23A和23B所示的半導體裝置中，作為電晶體的一例應用圖16A所示的結構，對具體的說明適當地引用圖16A的說明。注意，在圖23A和23B中TFT6509、6510都為N型TFT。
另外，圖23A和23B所示的發光面板為了減少TFT的表面不均勻性以及提高TFT的可靠性，具有將TFT由用作保護層或平坦化絕緣膜的絕緣層(絕緣層6551、6552)覆蓋的結構。
在此，作為保護層具有疊層結構的絕緣層6551。在此，作為絕緣層6551的第一層，藉由濺射法形成氧化矽膜。將氧化矽膜用作保護層可有效防止小丘(hillock)出現於用作源極電極和汲極電極的鋁膜中。
另外，作為絕緣層6551的第二層，藉由濺射法形成氮化矽膜。將氮化矽膜用作保護層可以抑制鈉等可移動離子進入半導體區而使TFT的電特性變化。
此外，在形成保護層之後，可以對半導體層進行退火(250℃至400℃)。
另外，作為平坦化絕緣膜形成絕緣層6552。作為絕 緣層6552可以使用具有耐熱性的有機材料如聚醯亞胺、丙烯酸樹脂、苯並環丁烯、聚醯胺、或環氧樹脂等。除了此類有機材料以外，還可能使用低介電常數的材料(低k值材料)、矽氧烷基樹脂、磷矽玻璃(PSG)、硼磷矽玻璃(BPSG)等。注意，可以藉由層疊多個由這些材料形成的絕緣膜，來形成絕緣層6552。
注意，矽氧烷類樹脂相當於以矽氧烷類材料作為起始材料而形成的包含Si-O-Si鍵的樹脂。矽氧烷類樹脂可以包括有機基團(例如烷基或芳基)或氟基團作為取代基。另外，有機基可以具有氟基團。
對形成絕緣層6552的方法沒有特別的限定，而且可以根據絕緣層6552的材料利用濺射法、SOG法、旋塗法、浸塗法、噴塗法、液滴噴出法(噴墨法、絲網印刷法、膠版印刷法等)、刮刀(doctor knife)法、輥塗法、幕塗法、刀塗法等。在使用材料液形成絕緣層6552的情況下，也可以在進行焙燒的步驟中同時進行對半導體層的退火(300℃至400℃)。藉由兼作絕緣層6552的焙燒步驟和半導體層的退火，可以高效地製造顯示裝置。
另外，在TFT6510上設置發光元件6511。發光元件6511電連接到TFT6510的源極電極或汲極電極，並且由成為像素電極的第一電極6517、電致發光層6512及第二電極6513的疊層結構構成。注意，發光元件6511不侷限於圖23A和23B所示的結構，在本實施例模式的顯示裝置中，可以根據取出發光元件6511的光的方向等，適當 地改變發光元件6511的結構。
分隔壁6520設置在第一電極6517上。再者，圖23A和23B所示的發光面板以藉由設置在分隔壁6520中的開口部電連接到第一電極6517的方式具有電致發光層6512，並且在電致發光層6512上具有第二電極6513。作為分隔壁6520較佳使用感光性材料，較佳在該感光性材料層的第一電極6517上形成開口部來形成分隔壁6520，以便將側壁形成為具有連續曲率的傾斜表面。
作為電致發光層6512例如可以使用與構成圖15B所示的發光元件615的電場發光層相同的材料。另外，電致發光層6512可以由單層或多個層的疊層構成。
另外，在圖23A和23B所示的發光面板中，為了防止氧、氫、濕汽、二氧化碳等進入到發光元件6511，可以在第二電極6513及分隔壁6520上形成保護層。作為保護層，可以使用氮化矽膜、氮氧化矽膜、DLC膜等。
另外，從FPC6518a、6518b供應對信號線驅動電路6503a、6503b、掃描線驅動電路6504a、6504b或像素部6502供應的各種信號及電位。
另外，在圖23A和23B所示的發光面板中，連接端子電極6515由與發光元件6511所具有的第一電極6517相同的導電膜形成，端子電極6516由與TFT6509、6510所具有的閘極電極相同的導電膜形成。
在端子電極6516上設置有半導體層6550。半導體層6550用作構成濾波電路的電容元件的電極。
連接端子電極6515藉由各向異性導電膜6519電連接到FPC6518a所具有的端子。
作為位於在從發光元件6511的光的取出方向上的基板，較佳使用具有透光性的基板，作為具有透光性的基板，可以使用如玻璃板、塑膠板、聚酯膜、或丙烯膜的具有透光性的材料。
另外，作為填充材料6507除了氮或氬等惰性的氣體之外，還可以使用紫外線固化樹脂或熱固化樹脂，即可以使用PVC(聚氯乙烯)、丙烯酸樹脂、聚醯亞胺、環氧樹脂、矽酮樹脂、PVB(聚乙烯醇縮丁醛)、或EVA(乙烯-醋酸乙烯酯)。在圖23A和23B所示的顯示裝置中，作為填充材料6507使用氮。
另外，如果需要，也可以在從發光元件6511發射的光的射出表面上適當地設置諸如偏光板、圓偏光板(包括橢圓偏光板)、相位差板(λ/4板，λ/2板)、濾色片等的光學膜。另外，也可以在偏光板或圓偏光板上設置抗反射膜。例如，可以進行防眩處理，以由表面的不均勻使反射光漫射而降低眩光。
信號線驅動電路6503a、6503b、及掃描線驅動電路6504a、6504b不侷限於圖23A和23B所示的結構，在本實施例模式的顯示裝置中也可以採用如下結構，即在另行準備的基板上安裝有使用單晶半導體膜或多晶半導體膜形成半導體元件的驅動電路。也可以另行形成只有信號線驅動電路6503a和6503b；信號線驅動電路6503a和6503b 的一部分；只有掃描線驅動電路6504a和6504b；或掃描線驅動電路6504a和6504b的一部分而安裝。
藉由上述步驟，可以製造可靠性高的發光面板。
接著，作為本實施例模式中的顯示裝置的一個實施例，使用圖24A1、24A2及24B說明液晶面板的外觀及截面。圖24A1、24A2及24B是表示本實施例模式中的液晶面板的結構例的圖，圖24A1和24A2是俯視圖，圖24B是沿著圖24A1和24A2中的線M-N的截面圖。
圖24A1、24A2及24B所示的液晶面板包括第一基板6001上的像素部6002、信號線驅動電路6003及掃描線驅動電路6004，以圍繞像素部6002、信號線驅動電路6003及掃描線驅動電路6004的方式設置有密封材料6000及密封材料6005。另外，在像素部6002及掃描線驅動電路6004上設置有第二基板6006，並且像素部6002和掃描線驅動電路6004與液晶層6008一起由第一基板6001、密封材料6000、密封材料6005及第二基板6006密封。該液晶面板還包括TFT6010、6011及液晶元件6013，在第一基板6001和第二基板6006之間第一基板6001上的TFT6010、6011及液晶元件6013由密封材料6000及密封材料6005密封。另外，與第一基板6001上的由密封材料6000及密封材料6005圍繞的區域不同的區域中安裝有信號線驅動電路6003，該信號線驅動電路6003形成在另行準備的基板上。
注意，對另行形成的驅動電路的連接方法沒有特別的 限制，而可以採用COG方法、引線接合方法或TAB方法等。圖24A1是藉由COG方法安裝信號線驅動電路6003的例子，而圖24A2是藉由TAB方法安裝信號線驅動電路6003的例子。
此外，設置在第一基板6001上的像素部6002和掃描線驅動電路6004包括多個TFT。在圖24B中例示像素部6002所包括的TFT6010和掃描線驅動電路6004所包括的TFT6011。
作為TFT6010、6011可以應用上述實施例模式所示的結構的TFT的任一種。在圖24A1、24A2及24B所示的液晶面板應用圖16A所示的結構的TFT作為TFT的一例。另外，在圖24A1、24A2及24B所示的液晶面板中，將TFT6010、6011作為N型TFT而進行說明。
此外，液晶元件6013所具有的像素電極6030與TFT6010的源極電極或汲極電極電連接。而且，液晶元件6013的對置電極6031形成在第二基板6006上。像素電極6030、對置電極6031和液晶層6008重疊的部分相當於液晶元件6013。另外，像素電極6030、對置電極6031分別設置有用作取向膜的絕緣層6032、6033，且隔著絕緣層6032、6033夾有液晶層6008。
此外，間隔物是6035藉由對絕緣膜選擇性地進行蝕刻而獲得的柱狀的分隔壁，並且它是為控制像素電極6030和對置電極6031之間的距離(單元間隙)而設置的。另外，還可以使用球狀間隔物。另外，對置電極 6031電連接到設置在與TFT6010同一基板上的共同電位線。對置電極6031和共同電位線由共同連接部分相互電連接，其間夾著配置在一對基板之間的導電粒子。另外，在密封材料6005中含有導電粒子。
注意，圖24A1、24A2及24B所示的液晶面板是透過型液晶顯示面板的例子，然而不侷限於此，本實施例模式的液晶顯示面板也可以為反射型液晶顯示面板或半透射型液晶顯示面板。
另外，在本實施例模式的液晶顯示面板可以採用如下結構：將偏光板配置在基板的外側(可見一側)，且色彩層和用於顯示元件的電極層依次配置在基板的內側；將偏光板配置在基板的內側。另外，偏光板和色彩層的疊層結構根據偏光板及色彩層的材料或製造步驟條件適當地設定，即可。此外，還可以設置用作黑矩陣的遮光膜。
另外，在圖24A1、24A2及24B所示的液晶顯示面板中，使用用作保護層或平坦化絕緣膜的絕緣層(絕緣層6020、絕緣層6021)覆蓋TFT，以降低TFT的表面凹凸並提高TFT的可靠性。
這裏，形成疊層結構的絕緣層6020作為保護層。這裏，使用濺射法形成氧化矽膜作為絕緣層6020的第一層。當使用氧化矽膜作為保護層，有防止在用作源極電極及汲極電極的鋁膜中產生小丘的效果。
再者，使用濺射法形成氮化矽膜作為絕緣層6020的第二層。藉由作為保護層使用氮化矽膜，能夠抑制鈉等的 可動離子侵入到半導體區中而改變TFT的電特性。
另外，也可以在形成保護層之後對半導體層進行退火(250℃至400℃)。
另外，形成絕緣層6021作為平坦化絕緣膜。作為絕緣層6021，可以使用具有耐熱性的有機材料如聚醯亞胺、丙烯酸樹脂、苯並環丁烯、聚醯胺、環氧等。另外，除了上述有機材料之外，還可以使用低介電常數材料(low-k材料)、矽氧烷類樹脂、PSG(磷矽玻璃)、BPSG(硼磷矽玻璃)等。另外，也可以藉由層疊多個由這些材料形成的絕緣膜，來形成絕緣層6021。
對絕緣層6021的形成方法沒有特別的限制，而可以根據其材料利用濺射法、SOG法、旋塗法、浸漬法、噴塗法、液滴噴射法(噴墨法、絲網印刷法、膠版印刷法等)、刮刀法、輥塗法、簾塗法、刮刀塗法等。在使用材料液形成絕緣層6021的情況下，也可以在進行焙燒的步驟中同時進行對半導體層的退火(300℃至400℃)。藉由兼作絕緣層6021的焙燒步驟和對半導體層的退火，可以高效地製造顯示裝置。
作為像素電極6030及對置電極層6031，可以使用具有透光性的導電材料如包含氧化鎢的氧化銦、包含氧化鎢的氧化銦鋅、包含氧化鈦的氧化銦、包含氧化鈦的氧化銦錫、氧化銦錫、氧化銦鋅、添加有氧化矽的氧化銦錫等。
此外，可以使用包含導電高分子(也稱為導電聚合物)的導電組成物來形成像素電極6030、對置電極 6031。使用導電組成物來形成的像素電極的薄層電阻較佳為10000Ω/□以下，並且當其波長為550nm時的透光率為70%以上。另外，導電組成物所包含的導電高分子的電阻率較佳為0.1Ω．cm以下。
作為導電高分子，可以使用所謂的π電子共軛類導電高分子。例如，可以舉出聚苯胺或其衍生物、聚吡咯或其衍生物、聚噻吩或其衍生物、或者上述材料中的兩種以上的共聚物等。
另外，對另外形成的信號線驅動電路6003、掃描線驅動電路6004或像素部6002供應的各種信號及電位是從FPC6018供給的。
另外，連接端子電極6015由與液晶元件6013所具有的像素電極層6030相同的導電膜形成，並且端子電極6016由與TFT6010、6011的閘極電極相同的導電膜形成。
另外，在端子電極6016上設置有半導體層6050。半導體層6050用作構成濾波電路的電容元件的電極。
連接端子電極6015藉由各向異性導電膜6019電連接到FPC6018所具有的端子。
另外，圖24A1、24A2及24B所示的液晶面板具有另行形成信號線驅動電路6003並該信號線驅動電路6003安裝到第一基板6001的結構，然而本發明不侷限於此。本實施例模式的液晶面板既可以另行形成掃描線驅動電路而安裝，又可以僅另行形成信號線驅動電路的一部分或掃描 線驅動電路的一部分而安裝。
以圖24A1、24A2及24B作為一例，可以製造應用本發明的一個方式的半導體裝置的液晶面板。
再者參照圖25說明使用上述液晶面板的液晶顯示模組的一例。圖25是表示本實施例模式的液晶顯示模組的一例的圖。
圖25所示的液晶顯示模組具有如下結構，即：TFT基板2600和對置基板2601由密封材料2902固定，其中設置有包括TFT等的像素部2603、包括液晶層的顯示元件2604、色彩層2605，來形成顯示區域。色彩層2605對於執行彩色顯示來說是必需的。在RGB系統的情況下，為各像素提供對應於紅色、綠色和藍色的各色彩層。另外，在TFT基板2600和對置基板2601外設置有偏光板2606、偏光板2607及擴散板2613。光源由冷陰極管2610和反射板2611構成，電路基板2612利用撓性線路板2609與TFT基板2600的佈線電路部2608連接，並且在電路基板2612中組裝有控制電路及電源電路等的外部電路。此外，也可以以在偏光板和液晶層之間具有相位差板的狀態層疊。
藉由上述，使用本實施例模式的液晶面板可以構成液晶顯示模組。
注意，本實施例模式的顯示裝置因為具有如下結構，即包括設置在與FPC的連接部的具有氧化物半導體層的電容元件的濾波電路，所以例如當在視頻信號中發生雜波 時也可以減少由於雜波而引起的影響。另外，在本實施例模式的顯示裝置中，作為基板使用如玻璃基板或塑膠基板等也可以減少在基板中帶電的電荷的影響。例如當使用第10代的超過3m的尺寸的基板時也同樣。
注意，本實施例模式可以與其他實施例模式適當地組合。
實施例模式5
在本實施例模式中，說明作為本發明的一個實施例的顯示裝置的一例的電子紙。
將本發明的一個實施例的半導體裝置可以應用於電子紙。電子紙也被稱作電泳顯示裝置(電泳顯示器)而其優點是具有與普通紙相當的高可讀性並且比其他顯示器件更低的功率消耗，並且既薄又輕。
作為電泳顯示器可考慮各種方式。電泳顯示器是如下裝置，即在溶劑或溶質中分散有多個包含具有正電荷的第一粒子和具有負電荷的第二粒子的微囊，並且藉由對微囊施加電場使微囊中的粒子向相互相反的方向移動，僅顯示集中在一方的粒子的顏色。注意，第一粒子或第二粒子包含染料，並且在沒有電場時不移動。此外，第一粒子和第二粒子的顏色不同(包含無色)。
像這樣，電泳顯示器是利用所謂的介電泳效應的顯示器，在該介電泳效應中，介電常數高的物質移動到高電場區。電泳顯示器的電泳顯示裝置不需要液晶顯示裝置所需 的偏光板、對置基板，從而可以使其厚度和重量減少一半。
將在溶劑中分散有上述微囊的分散體稱作電子墨水，該電子墨水可以印刷到玻璃、塑膠、布、紙等的表面上。另外，還可以藉由使用彩色濾光片或具有色素的粒子來進行彩色顯示。
此外，藉由在主動矩陣基板上適當地設置多個上述微囊，使得微囊夾在兩個電極之間就完成了主動矩陣型顯示裝置，當對微囊施加電場時可以進行顯示。
此外，微囊中的第一粒子及第二粒子，採用選自導電體材料、絕緣體材料、半導體材料、磁性材料、液晶材料、鐵電性材料、電致發光材料、電致變色材料、磁泳材料中的一種或這些材料的複合材料即可。
接著，使用圖26說明本實施例模式中的電子紙的結構。圖26是表示本實施例模式中的電子紙的結構的一例的截面圖。
圖26所示的電子紙包括：基板580上的TFT581；層疊設置在TFT581上的絕緣層582、絕緣層583及絕緣層584；藉由設置在絕緣層582至絕緣層584及設置在絕緣層582至絕緣層584中的開口部接觸於TFT581的源極電極或汲極電極的電極587；電極588；在電極587和設置在基板596的電極588之間設置的球形粒子589，其包括黑色區590a及白色區590b、黑色區590a及白色區590b的周圍包括充滿了液體的空洞594；設置於球形粒子589 周圍的填充料595。
作為TFT581可以使用本發明的一個實施例的半導體裝置。圖26所示的電子紙應用圖16A所示的結構的半導體裝置作為一例。
使用球形粒子589的方式被稱為扭轉球顯示方式(twist ball type)，該方式將分別塗成白色和黑色的球形粒子配置在用於顯示元件的電極層的第一電極層及第二電極層之間，並使在第一電極層及第二電極層之間產生電位差來控制球形粒子的方向，以進行顯示。
此外，還可以使用電泳元件代替球形粒子。使用直徑為10μm至200μm左右的微囊，該微囊中封入有透明液體、帶正電的白色微粒和帶負電的黑色微粒。設置在第一電極和第二電極之間的微囊，當由第一電極和第二電極施加電場時，白色微粒和黑色微粒向相反方向移動，從而可以顯示白色或黑色。應用這種原理的顯示元件就是電泳顯示元件。因為電泳顯示元件的反射率比液晶顯示元件高，所以不需要輔助光源。此外，耗電量低，並且在昏暗的地方也能夠辨別顯示部。另外，即使不向顯示部供應電源，也能夠保持顯示過一次的圖像。從而，即使使具有顯示功能的半導體裝置(也簡單地稱為顯示裝置，或稱為具備顯示裝置的半導體裝置)遠離成為電源供給源的電波發送源，也能夠儲存顯示過的圖像。
如圖26作為一例，本實施例模式中的電子紙與上述實施例模式所示的端子部同樣可以具有電容元件的結構， 該電容元件由氧化物半導體層、形成佈線或電極的導電層、設置在氧化物半導體層和導電層之間的絕緣層形成。該電容元件具有用作保護電路的一部分的功能。另外，因為電容元件用作減少由於雜波而引起的影響的濾波電路的一部分，所以當應用於電子紙時也可以減少實際操作的不良影響且減少由於雜波而引起的影響。
電子紙能夠用於顯示資訊的各種領域的電子設備中。例如，電子紙能夠應用於電子書(e-book)讀取器(電子書)、海報、車輛(例如電車)上的廣告、或者各種卡(例如信用卡)上的顯示。圖27示出電子設備的一個例子。圖27是示出本實施例模式的電子書的一個例子的圖。
圖27所示出的，電子書2700由兩個框體，即框體2701及框體2703構成。框體2701及框體2703藉由軸部2711形成為一體，並且可以以該軸部2711為軸進行開閉操作。藉由這種結構，可以進行如紙的書籍那樣的操作。
框體2701中組裝有顯示部2705，而框體2703中組裝有顯示部2707。顯示部2705及顯示部2707的結構既可以是顯示互不相同圖像的結構，又可以是顯示連續圖像的結構。另外，藉由採用顯示互不相同的畫面的結構，例如可以在右邊的顯示部(圖27中的顯示部2705)中顯示文章，而在左邊的顯示部(圖27中的顯示部2707)中顯示圖像。
此外，在圖27中示出框體2701具備操作部等的例 子。例如，在框體2701中，具備電源2721、操作鍵2723、揚聲器2725等。利用操作鍵2723可以翻頁。注意，也可以採用在與框體的顯示部同一個面中具備鍵盤及定位裝置等的結構。另外，也可以採用在框體的背面或側面具備外部連接用端子(耳機端子、USB端子或可與AC適配器及USB電纜等的各種電纜連接的端子等)、記錄媒體插入部等的結構。再者，電子書籍2700也可以採用具有電子詞典的功能的結構。
此外，電子書2700也可以採用以無線的方式收發資訊的結構。還可以採用以無線的方式從電子書籍伺服器購買所希望的書籍資料等，並下載的結構。
注意，本實施例模式可以與其他實施例模式適當地組合。
實施例模式6
在本實施例模式中，說明顯示部具備有本發明的一個實施例的顯示裝置的電子設備。
使用圖28A至圖30B說明本實施例模式的電子設備的一例。圖28A至圖30B是表示本實施例模式的電子設備的結構的一例的圖。
本發明的一個實施例的顯示裝置可以應用於各種電子設備(也包括遊戲機)。作為電子設備，例如可以舉出電視裝置(也稱為電視或電視接收機)、用於電腦等的監視器、數位相機、數位攝像機等影像拍攝裝置、數位相框、 行動電話機(也稱為行動電話、行動電話裝置)、可攜式遊戲機、可攜式資訊終端、聲音再現裝置、彈珠機等的大型遊戲機等。
圖28A示出電視裝置的一例。電視裝置9600，在框體9601中組裝有顯示部9603。利用顯示部9603可以顯示圖像。此外，在此示出利用支架9605支撐框體9601的結構。
可以藉由利用框體9601所具備的操作開關、另行提供的遙控操作機9610進行電視裝置9600的操作。利用遙控操作機9610所具備的操作鍵9609，可以進行頻道及音量的操作，並可以對在顯示部9603上顯示的圖像進行操作。此外，也可以採用在遙控操作機9610中設置顯示從該遙控操作機9610輸出的資訊的顯示部9607的結構。藉由將上述實施例模式的顯示裝置應用於顯示部9603，也可以使例如框體9601具有透光性。
注意，電視裝置9600採用具備接收機及數據機等的結構。可以利用接收機接收一般的電視廣播，再者，電視裝置9600藉由數據機連接到有線或無線方式的通信網路，從而可以進行單向(從發送者到接收者)或雙向(在發送者和接收者之間或在接收者彼此之間等)的資訊通信。
圖28B示出數位相框的一例。例如，數位相框9700，在框體9701中組裝有顯示部9703。顯示部9703可以顯示各種圖像，例如藉由顯示使用數位相機等拍攝的 圖像資料，可以發揮與一般的相框同樣的功能。
注意，數位相框9700採用具備操作部、外部連接用端子(USB端子、可以與USB電纜等的各種電纜連接的端子等)、記錄媒體插入部等的結構。這種結構也可以與顯示部組裝到同一個面，但是由於將它設置在側面或背面時可以提高設計性，所以是較佳的。例如，可以對數位相框的記錄媒體插入部插入儲存有由數位相機拍攝的圖像資料的記憶體並提取圖像資料，然後在顯示部9703中顯示所提取的圖像資料。
此外，數位相框9700既可以採用以無線的方式收發資訊的結構，又可以以採用無線的方式提取所希望的圖像資料並進行顯示的結構。
圖29A示出一種可攜式遊戲機，其由框體9881和框體9891這兩個框體構成，並且藉由連接部9893可以開閉地連接。框體9881中安裝有顯示部9882，並且框體9891中安裝有顯示部9883。另外，圖29A所示的可攜式遊戲機除此之外還具備揚聲器部9884、記錄媒體插入部9886、LED燈9890、輸入單元(操作鍵9885、連接端子9887、感測器9888(即，具有測定如下因素的功能的裝置：力量、位移、位置、速度、加速度、角速度、轉動數、距離、光、液、磁、溫度、化學物質、聲音、時間、硬度、電場、電流、電壓、電力、射線、流量、濕度、傾斜度、振動、氣味或紅外線)、以及麥克風9889)等。當然，可攜式遊戲機的結構不侷限於上述結構，只要採用 至少具顯示裝置的結構即可。因此，可以採用適當地設置有其他附屬設備的結構。圖29A所示的可攜式遊戲機具有如下功能：讀出儲存在記錄媒體中的程式或資料並顯示在顯示部上；以及藉由與其他可攜式遊戲機進行無線通信而共用資訊。注意，圖29A所示的可攜式遊戲機所具有的功能不侷限於此，而可以具有各種各樣的功能。
圖29B示出作為大型遊戲機的投幣機的一例。在投幣機9900的框體9901中安裝有顯示部9903。另外，投幣機9900除此之外還具備如啟動手柄或停止開關等的操作單元、投硬幣口、揚聲器等。當然，投幣機9900的結構不侷限於此，只要採用至少具備根據本發明的的顯示裝置的結構即可。因此，可以採用適當地設置有其他附屬設備的結構。
圖30A示出行動電話機9000的一例。行動電話機9000除了安裝在框體9001中的顯示部9002之外還具備操作按鈕9003、外部連接埠9004、揚聲器9005、麥克風9006等。
圖30A所示的行動電話機9000可以藉由用手指等觸摸顯示部9002來輸入資訊。此外，可以藉由用手指等觸摸顯示部9002來進行打電話或製作電子郵件等的操作。
顯示部9002的畫面主要有三個模式。第一是以圖像的顯示為主的顯示模式，第二是以文字等的資訊的輸入為主的輸入模式。第三是顯示模式和輸入模式的兩個模式混合的顯示+輸入模式。
例如，在打電話或製作電子郵件的情況下，將顯示部9002設定為以文字輸入為主的文字輸入模式，並進行在畫面上顯示的文字的輸入操作，即可。在此情況下，較佳的是，在顯示部9002的畫面的大多部分中顯示鍵盤或號碼按鈕。
此外，藉由在行動電話機9000的內部設置具有陀螺儀和加速度感測器等檢測傾斜度的感測器的檢測裝置，判斷行動電話機9000的方向(豎向還是橫向)，而可以對顯示部9002的畫面顯示進行自動切換。
藉由觸摸顯示部9002或對框體9001的操作按鈕9003進行操作，來切換畫面模式。此外，還可以根據顯示在顯示部9002上的圖像種類切換畫面模式。例如，當顯示在顯示部上的視頻信號為動態圖像的資料時，將畫面模式切換成顯示模式，而當顯示在顯示部上的視頻信號為文字資料時，將畫面模式切換成輸入模式。
另外，在輸入模式中，當檢測出顯示部9002的光感測器所檢測的信號並且在一定期間中沒有顯示部9002的觸摸操作輸入的情況下，也可以以將畫面模式從輸入模式切換成顯示模式的方式進行控制。
還可以將顯示部9002用作圖像感測器。例如，藉由用手掌或手指觸摸顯示部9002，來拍攝掌紋、指紋等，可以進行個人識別。此外，藉由在顯示部中使用發射近紅外光的背光燈或發射近紅外光的感測用光源，也可以拍攝手指靜脈、手掌靜脈等。
圖30B也是行動電話機的一個例子。圖30B的行動電話機具有在框體9411中包括顯示部9412以及操作按鈕9413的顯示裝置9410和在框體9401中包括操作按鈕9402、外部輸入端子9403、麥克風9404、揚聲器9405以及當接收電話時發光的發光部9406的通信裝置9400，並且具有顯示功能的顯示裝置9410可以在箭頭所示的兩個方向上與具有電話功能的通信裝置9400之間進行裝卸。因此，可以將顯示裝置9410和通信裝置9400的短軸安裝在一起，並且還可以將顯示裝置9410和通信裝置9400的長軸安裝在一起。此外，在只需要顯示功能的情況下，也可以從通信裝置9400分開顯示裝置9410，以單獨使用顯示裝置9410。通信裝置9400和顯示裝置9410可以藉由利用無線通信或者有線通信授受圖像或者輸入資訊，並且通信裝置9400和顯示裝置9410分別具有能夠進行充電的電池。
如上述作為一例，本發明的一個實施例的顯示裝置可以應用於各種電子設備。另外，藉由安裝本發明的一個實施例的顯示裝置，可以提高電子設備的可靠性。
另外，藉由在顯示部中應用本發明的一個實施例的顯示裝置，例如即使當採用框體具有透光性的結構時，也可以抑制透光性的下降，並且即使當採用框體具有透光性的結構時，也在平面視圖上導電層和氧化物半導體層重疊的情況下，可以抑制由於光入射而引起的氧化物半導體層的劣化。
注意，本實施例模式可以與其他實施例模式適當地組合。

Claims (11)

  1. 一種製造半導體裝置的方法，包含：在基板上形成第一導電層和第二導電層；在該第一導電層和該第二導電層上形成第一絕緣層；在該第一絕緣層上形成氧化物半導體層，其中該氧化物半導體層連續地延伸於該第一導電層和該第二導電層上；在該氧化物半導體層上形成第二絕緣層；在該第二絕緣層上形成第三導電層和第四導電層，其中該第三導電層、該第一導電層和該氧化物半導體層彼此重疊，其中該第四導電層、該第二導電層和該氧化物半導體層彼此重疊，其中該第三導電層透過該第一絕緣層和該第二絕緣層的開口與該第一導電層接觸，且其中該第四導電層透過該第一絕緣層和該第二絕緣層的開口與該第二導電層接觸。
  2. 如申請專利範圍第1項的方法，其中該第三導電層平行於該第一導電層延伸。
  3. 如申請專利範圍第1項的方法，其中該第四導電層平行於該第二導電層延伸。
  4. 如申請專利範圍第1項的方法，其中該第一導電層和該第二導電層中的至少一者電連接至該基板上的掃描線驅動電路。
  5. 一種製造半導體裝置的方法，包含：在基板上形成第一導電層於端子部中以及第二導電層於像素部中；在該第一導電層上形成第一絕緣層；在該端子部中形成第一氧化物半導體層以及在該像素部中形成第二氧化物半導體層，其中該第一氧化物半導體層隔著該第一絕緣層與該第一導電層重疊；在該第一氧化物半導體層上形成第二絕緣層；在該第二絕緣層上形成第三導電層，其中該第三導電層、該第一導電層和該第一氧化物半導體層彼此重疊，其中該第三導電層透過該第一絕緣層和該第二絕緣層的開口與該第一導電層接觸。
  6. 如申請專利範圍第5項的方法，其中該第三導電層平行於該第一導電層延伸。
  7. 如申請專利範圍第5項的方法，其中該第一導電層電連接至該基板上的掃描線驅動電路。
  8. 如申請專利範圍第1或5項的方法，其中該第一導電層和該第二導電層中的至少一者電連接至該基板上的信號線驅動電路。
  9. 如申請專利範圍第1或5項的方法，其中該半導體裝置為顯示裝置。
  10. 如申請專利範圍第1或5項的方法，其中該半導體裝置為液晶裝置。
  11. 如申請專利範圍第1或5項的方法，其中該半導體裝置為電致發光顯示裝置。
TW105131915A 2009-03-27 2010-03-24 半導體裝置，顯示裝置，和電子設備 TWI619220B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2009-078084 2009-03-27
JP2009078084 2009-03-27

Publications (2)

Publication Number Publication Date
TW201717347A TW201717347A (zh) 2017-05-16
TWI619220B true TWI619220B (zh) 2018-03-21

Family

ID=42772170

Family Applications (2)

Application Number Title Priority Date Filing Date
TW099108712A TWI570867B (zh) 2009-03-27 2010-03-24 半導體裝置，顯示裝置，和電子設備
TW105131915A TWI619220B (zh) 2009-03-27 2010-03-24 半導體裝置，顯示裝置，和電子設備

Family Applications Before (1)

Application Number Title Priority Date Filing Date
TW099108712A TWI570867B (zh) 2009-03-27 2010-03-24 半導體裝置，顯示裝置，和電子設備

Country Status (5)

Country Link
US (3) US8253135B2 (zh)
JP (3) JP5629102B2 (zh)
KR (2) KR101681884B1 (zh)
CN (3) CN105870127B (zh)
TW (2) TWI570867B (zh)

Families Citing this family (34)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101681884B1 (ko) 2009-03-27 2016-12-05 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체장치, 표시장치 및 전자기기
CN103299448B (zh) * 2010-09-29 2016-09-07 Posco公司 使用辊形状母基板的柔性电子器件的制造方法、柔性电子器件及柔性基板
US8957468B2 (en) * 2010-11-05 2015-02-17 Semiconductor Energy Laboratory Co., Ltd. Variable capacitor and liquid crystal display device
JP5701015B2 (ja) * 2010-11-08 2015-04-15 キヤノン株式会社 半導体デバイスの駆動方法
JP5241966B2 (ja) * 2010-12-01 2013-07-17 シャープ株式会社 半導体装置、ｔｆｔ基板、ならびに半導体装置およびｔｆｔ基板の製造方法
US9117701B2 (en) * 2011-05-06 2015-08-25 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
WO2013001579A1 (ja) * 2011-06-30 2013-01-03 パナソニック株式会社 薄膜トランジスタ装置及び薄膜トランジスタ装置の製造方法
JP4982620B1 (ja) * 2011-07-29 2012-07-25 富士フイルム株式会社 電界効果型トランジスタの製造方法、並びに、電界効果型トランジスタ、表示装置、イメージセンサ及びｘ線センサ
JP6076038B2 (ja) * 2011-11-11 2017-02-08 株式会社半導体エネルギー研究所 表示装置の作製方法
US9419146B2 (en) 2012-01-26 2016-08-16 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for manufacturing the same
TWI493685B (zh) * 2012-02-10 2015-07-21 E Ink Holdings Inc 主動陣列基板上之靜電防護結構
US9036114B2 (en) 2012-06-01 2015-05-19 Semiconductor Energy Laboratory Co., Ltd. Polymer/liquid crystal composite and liquid crystal display device including the same
US8927985B2 (en) * 2012-09-20 2015-01-06 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
KR20220145922A (ko) * 2012-12-25 2022-10-31 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치
TWI607510B (zh) 2012-12-28 2017-12-01 半導體能源研究所股份有限公司 半導體裝置及半導體裝置的製造方法
KR20240025719A (ko) 2012-12-28 2024-02-27 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치, 및 반도체 장치의 제작 방법
TWI490614B (zh) * 2013-01-24 2015-07-01 E Ink Holdings Inc 電泳顯示裝置
JP6456598B2 (ja) * 2013-04-19 2019-01-23 株式会社半導体エネルギー研究所 表示装置
TWI809474B (zh) * 2013-05-16 2023-07-21 日商半導體能源研究所股份有限公司 半導體裝置
JP6298353B2 (ja) 2013-05-17 2018-03-20 株式会社半導体エネルギー研究所 半導体装置
KR102028176B1 (ko) * 2013-06-03 2019-11-05 삼성디스플레이 주식회사 유기 발광 표시 장치 및 그 제조 방법
KR102118332B1 (ko) 2013-08-12 2020-06-04 삼성디스플레이 주식회사 표시 기판 및 표시 기판의 제조 방법
US10008513B2 (en) * 2013-09-05 2018-06-26 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
KR102407538B1 (ko) * 2013-11-26 2022-06-13 엘지디스플레이 주식회사 유기발광다이오드 표시장치 및 그 제조 방법
US20150279873A1 (en) * 2014-03-28 2015-10-01 Shenzhen China Star Optoelectronics Technology Co., Ltd. Manufacturing Method of TFT Array Substrate
US10127700B2 (en) * 2014-03-31 2018-11-13 Samsung Display Co., Ltd. Generation of display overlay parameters utilizing touch inputs
CN104576708B (zh) * 2015-01-28 2017-05-03 深圳市华星光电技术有限公司 Oled像素结构
JP2016170018A (ja) * 2015-03-12 2016-09-23 株式会社東芝 Ｍｅｍｓ装置
US10509008B2 (en) * 2015-04-29 2019-12-17 Taiwan Semiconductor Manufacturing Co., Ltd. Biological device and biosensing method thereof
CN105373776A (zh) 2015-10-28 2016-03-02 深圳市汇顶科技股份有限公司 像素模块及指纹识别系统
US11081057B2 (en) * 2016-04-22 2021-08-03 Sony Corporation Display apparatus and electronic device
WO2019130934A1 (ja) * 2017-12-28 2019-07-04 コネクテックジャパン株式会社 指紋センサおよび表示装置
KR102552930B1 (ko) * 2018-06-27 2023-07-07 삼성디스플레이 주식회사 패널 하부 부재 및 이를 포함하는 표시 장치
KR102605586B1 (ko) * 2018-07-11 2023-11-24 삼성디스플레이 주식회사 디스플레이 장치

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20040195204A1 (en) * 1999-12-28 2004-10-07 Lg. Philips Lcd Co., Ltd. Transparent electrode made from indium-zinc-oxide and etchant for etching the same
US20050122755A1 (en) * 2003-12-08 2005-06-09 Matsushita Electric Industrial Co., Ltd. Decoupling capacitors and semiconductor integrated circuit
US20080023703A1 (en) * 2006-07-31 2008-01-31 Randy Hoffman System and method for manufacturing a thin-film device
US20080128857A1 (en) * 2006-12-05 2008-06-05 Integrated Device Technology, Inc. Multi-Finger Capacitor
TWI302034B (en) * 2005-06-10 2008-10-11 Casio Computer Co Ltd Thin film transistor and manufacturing method thereof

Family Cites Families (174)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS60198861A (ja) 1984-03-23 1985-10-08 Fujitsu Ltd 薄膜トランジスタ
JPH0244256B2 (ja) 1987-01-28 1990-10-03 Kagaku Gijutsucho Mukizaishitsu Kenkyushocho Ingazn2o5deshimesarerurotsuhoshokeinosojokozoojusurukagobutsuoyobisonoseizoho
JPH0244258B2 (ja) 1987-02-24 1990-10-03 Kagaku Gijutsucho Mukizaishitsu Kenkyushocho Ingazn3o6deshimesarerurotsuhoshokeinosojokozoojusurukagobutsuoyobisonoseizoho
JPH0244260B2 (ja) 1987-02-24 1990-10-03 Kagaku Gijutsucho Mukizaishitsu Kenkyushocho Ingazn5o8deshimesarerurotsuhoshokeinosojokozoojusurukagobutsuoyobisonoseizoho
JPS63210023A (ja) 1987-02-24 1988-08-31 Natl Inst For Res In Inorg Mater ＩｎＧａＺｎ↓４Ｏ↓７で示される六方晶系の層状構造を有する化合物およびその製造法
JPH0244262B2 (ja) 1987-02-27 1990-10-03 Kagaku Gijutsucho Mukizaishitsu Kenkyushocho Ingazn6o9deshimesarerurotsuhoshokeinosojokozoojusurukagobutsuoyobisonoseizoho
JPH0244263B2 (ja) 1987-04-22 1990-10-03 Kagaku Gijutsucho Mukizaishitsu Kenkyushocho Ingazn7o10deshimesarerurotsuhoshokeinosojokozoojusurukagobutsuoyobisonoseizoho
JP2585118B2 (ja) 1990-02-06 1997-02-26 株式会社半導体エネルギー研究所 薄膜トランジスタの作製方法
DE69107101T2 (de) * 1990-02-06 1995-05-24 Semiconductor Energy Lab Verfahren zum Herstellen eines Oxydfilms.
GB9105132D0 (en) * 1991-03-12 1991-04-24 Ciba Geigy Ag Coating compositions
JPH05152111A (ja) * 1991-11-28 1993-06-18 Rohm Co Ltd チツプ型複合部品
JPH05251705A (ja) 1992-03-04 1993-09-28 Fuji Xerox Co Ltd 薄膜トランジスタ
JP2587754B2 (ja) 1992-06-29 1997-03-05 セイコーエプソン株式会社 マトリックスアレー基板
JPH0792500A (ja) * 1993-06-29 1995-04-07 Toshiba Corp 半導体装置
JPH07104312A (ja) 1993-09-30 1995-04-21 Sanyo Electric Co Ltd 液晶表示装置の製造方法
JP3479375B2 (ja) 1995-03-27 2003-12-15 科学技術振興事業団 亜酸化銅等の金属酸化物半導体による薄膜トランジスタとｐｎ接合を形成した金属酸化物半導体装置およびそれらの製造方法
JPH11505377A (ja) 1995-08-03 1999-05-18 フィリップス エレクトロニクス ネムローゼ フェンノートシャップ 半導体装置
US5835177A (en) 1995-10-05 1998-11-10 Kabushiki Kaisha Toshiba Array substrate with bus lines takeout/terminal sections having multiple conductive layers
JP3663261B2 (ja) * 1995-10-05 2005-06-22 株式会社東芝 表示装置用アレイ基板及びその製造方法
US5847410A (en) * 1995-11-24 1998-12-08 Semiconductor Energy Laboratory Co. Semiconductor electro-optical device
JP3625598B2 (ja) 1995-12-30 2005-03-02 三星電子株式会社 液晶表示装置の製造方法
JPH11150275A (ja) 1997-11-19 1999-06-02 Matsushita Electric Ind Co Ltd 薄膜トランジスタアレイ基板
JP4170454B2 (ja) 1998-07-24 2008-10-22 Ｈｏｙａ株式会社 透明導電性酸化物薄膜を有する物品及びその製造方法
US6140198A (en) 1998-11-06 2000-10-31 United Microelectronics Corp. Method of fabricating load resistor
JP2000150861A (ja) 1998-11-16 2000-05-30 Tdk Corp 酸化物薄膜
JP3276930B2 (ja) 1998-11-17 2002-04-22 科学技術振興事業団 トランジスタ及び半導体装置
JP4156115B2 (ja) * 1998-12-25 2008-09-24 シャープ株式会社 マトリクス配線基板及び液晶表示装置用基板
KR100310179B1 (ko) * 1999-04-01 2001-10-29 구본준, 론 위라하디락사 엑스레이 영상 감지소자 및 그 제조방법
TW460731B (en) 1999-09-03 2001-10-21 Ind Tech Res Inst Electrode structure and production method of wide viewing angle LCD
US6197663B1 (en) * 1999-12-07 2001-03-06 Lucent Technologies Inc. Process for fabricating integrated circuit devices having thin film transistors
JP4016558B2 (ja) 1999-12-24 2007-12-05 セイコーエプソン株式会社 アクティブマトリクス基板とその製造方法及び電気光学装置並びに電子機器
JP4683688B2 (ja) * 2000-03-16 2011-05-18 株式会社半導体エネルギー研究所 液晶表示装置の作製方法
JP4089858B2 (ja) 2000-09-01 2008-05-28 国立大学法人東北大学 半導体デバイス
KR20020038482A (ko) 2000-11-15 2002-05-23 모리시타 요이찌 박막 트랜지스터 어레이, 그 제조방법 및 그것을 이용한표시패널
JP3997731B2 (ja) 2001-03-19 2007-10-24 富士ゼロックス株式会社 基材上に結晶性半導体薄膜を形成する方法
JP2002289859A (ja) 2001-03-23 2002-10-04 Minolta Co Ltd 薄膜トランジスタ
KR100527086B1 (ko) * 2001-09-05 2005-11-09 비오이 하이디스 테크놀로지 주식회사 액정표시장치의 제조방법
JP4090716B2 (ja) * 2001-09-10 2008-05-28 雅司 川崎 薄膜トランジスタおよびマトリクス表示装置
JP3925839B2 (ja) 2001-09-10 2007-06-06 シャープ株式会社 半導体記憶装置およびその試験方法
JP4164562B2 (ja) 2002-09-11 2008-10-15 独立行政法人科学技術振興機構 ホモロガス薄膜を活性層として用いる透明薄膜電界効果型トランジスタ
US7061014B2 (en) * 2001-11-05 2006-06-13 Japan Science And Technology Agency Natural-superlattice homologous single crystal thin film, method for preparation thereof, and device using said single crystal thin film
KR100417915B1 (ko) * 2001-12-29 2004-02-14 엘지.필립스 엘시디 주식회사 액정표시장치용 어레이 기판 및 그의 제조방법
JP4083486B2 (ja) 2002-02-21 2008-04-30 独立行政法人科学技術振興機構 ＬｎＣｕＯ（Ｓ，Ｓｅ，Ｔｅ）単結晶薄膜の製造方法
CN1445821A (zh) 2002-03-15 2003-10-01 三洋电机株式会社 ZnO膜和ZnO半导体层的形成方法、半导体元件及其制造方法
JP3933591B2 (ja) * 2002-03-26 2007-06-20 淳二 城戸 有機エレクトロルミネッセント素子
US7339187B2 (en) 2002-05-21 2008-03-04 State Of Oregon Acting By And Through The Oregon State Board Of Higher Education On Behalf Of Oregon State University Transistor structures
US7189992B2 (en) 2002-05-21 2007-03-13 State Of Oregon Acting By And Through The Oregon State Board Of Higher Education On Behalf Of Oregon State University Transistor structures having a transparent channel
JP4588300B2 (ja) * 2002-06-05 2010-11-24 株式会社半導体エネルギー研究所 半導体装置、電子機器
JP2004022625A (ja) 2002-06-13 2004-01-22 Murata Mfg Co Ltd 半導体デバイス及び該半導体デバイスの製造方法
US7105868B2 (en) 2002-06-24 2006-09-12 Cermet, Inc. High-electron mobility transistor with zinc oxide
US7067843B2 (en) 2002-10-11 2006-06-27 E. I. Du Pont De Nemours And Company Transparent oxide semiconductor thin film transistors
JP4166105B2 (ja) 2003-03-06 2008-10-15 シャープ株式会社 半導体装置およびその製造方法
JP2004273732A (ja) 2003-03-07 2004-09-30 Sharp Corp アクティブマトリクス基板およびその製造方法
JP4108633B2 (ja) 2003-06-20 2008-06-25 シャープ株式会社 薄膜トランジスタおよびその製造方法ならびに電子デバイス
US7365361B2 (en) * 2003-07-23 2008-04-29 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for manufacturing the same
US7262463B2 (en) 2003-07-25 2007-08-28 Hewlett-Packard Development Company, L.P. Transistor including a deposited channel region having a doped portion
US7423343B2 (en) * 2003-08-05 2008-09-09 Semiconductor Energy Laboratory Co., Ltd. Wiring board, manufacturing method thereof, semiconductor device and manufacturing method thereof
JP4483235B2 (ja) 2003-09-01 2010-06-16 カシオ計算機株式会社 トランジスタアレイ基板の製造方法及びトランジスタアレイ基板
CN1621923A (zh) * 2003-11-29 2005-06-01 鸿富锦精密工业（深圳）有限公司 存储电容
KR101019337B1 (ko) 2004-03-12 2011-03-07 도꾸리쯔교세이호징 가가꾸 기쥬쯔 신꼬 기꼬 아몰퍼스 산화물 및 박막 트랜지스터
US7145174B2 (en) 2004-03-12 2006-12-05 Hewlett-Packard Development Company, Lp. Semiconductor device
US7282782B2 (en) 2004-03-12 2007-10-16 Hewlett-Packard Development Company, L.P. Combined binary oxide semiconductor device
US7297977B2 (en) 2004-03-12 2007-11-20 Hewlett-Packard Development Company, L.P. Semiconductor device
US7242039B2 (en) * 2004-03-12 2007-07-10 Hewlett-Packard Development Company, L.P. Semiconductor device
JP2005302808A (ja) * 2004-04-07 2005-10-27 Sharp Corp 薄膜トランジスタアレイ基板の製造方法
US7211825B2 (en) 2004-06-14 2007-05-01 Yi-Chi Shih Indium oxide-based thin film transistors and circuits
TWI265350B (en) * 2004-08-26 2006-11-01 Au Optronics Corp Thin film transistor array and pixel structure
JP2006100760A (ja) 2004-09-02 2006-04-13 Casio Comput Co Ltd 薄膜トランジスタおよびその製造方法
US7285501B2 (en) 2004-09-17 2007-10-23 Hewlett-Packard Development Company, L.P. Method of forming a solution processed device
US7753751B2 (en) * 2004-09-29 2010-07-13 Semiconductor Energy Laboratory Co., Ltd. Method of fabricating the display device
US7298084B2 (en) 2004-11-02 2007-11-20 3M Innovative Properties Company Methods and displays utilizing integrated zinc oxide row and column drivers in conjunction with organic light emitting diodes
US7829444B2 (en) 2004-11-10 2010-11-09 Canon Kabushiki Kaisha Field effect transistor manufacturing method
JP5053537B2 (ja) 2004-11-10 2012-10-17 キヤノン株式会社 非晶質酸化物を利用した半導体デバイス
US7863611B2 (en) * 2004-11-10 2011-01-04 Canon Kabushiki Kaisha Integrated circuits utilizing amorphous oxides
CN101057333B (zh) 2004-11-10 2011-11-16 佳能株式会社 发光器件
US7453065B2 (en) 2004-11-10 2008-11-18 Canon Kabushiki Kaisha Sensor and image pickup device
EP1815530B1 (en) 2004-11-10 2021-02-17 Canon Kabushiki Kaisha Field effect transistor employing an amorphous oxide
US7791072B2 (en) 2004-11-10 2010-09-07 Canon Kabushiki Kaisha Display
US7601984B2 (en) 2004-11-10 2009-10-13 Canon Kabushiki Kaisha Field effect transistor with amorphous oxide active layer containing microcrystals and gate electrode opposed to active layer through gate insulator
US7579224B2 (en) 2005-01-21 2009-08-25 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing a thin film semiconductor device
TWI569441B (zh) 2005-01-28 2017-02-01 半導體能源研究所股份有限公司 半導體裝置，電子裝置，和半導體裝置的製造方法
JP4777078B2 (ja) * 2005-01-28 2011-09-21 株式会社半導体エネルギー研究所 半導体装置の作製方法
TWI412138B (zh) 2005-01-28 2013-10-11 Semiconductor Energy Lab 半導體裝置，電子裝置，和半導體裝置的製造方法
US7858451B2 (en) 2005-02-03 2010-12-28 Semiconductor Energy Laboratory Co., Ltd. Electronic device, semiconductor device and manufacturing method thereof
US7948171B2 (en) 2005-02-18 2011-05-24 Semiconductor Energy Laboratory Co., Ltd. Light emitting device
JP4586573B2 (ja) * 2005-02-28 2010-11-24 エプソンイメージングデバイス株式会社 電気光学装置及びその製造方法、薄膜トランジスタ、電子機器
US20060197092A1 (en) 2005-03-03 2006-09-07 Randy Hoffman System and method for forming conductive material on a substrate
US8681077B2 (en) 2005-03-18 2014-03-25 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device, and display device, driving method and electronic apparatus thereof
US7544967B2 (en) 2005-03-28 2009-06-09 Massachusetts Institute Of Technology Low voltage flexible organic/transparent transistor for selective gas sensing, photodetecting and CMOS device applications
US7645478B2 (en) 2005-03-31 2010-01-12 3M Innovative Properties Company Methods of making displays
US8300031B2 (en) 2005-04-20 2012-10-30 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device comprising transistor having gate and drain connected through a current-voltage conversion element
GB2425401A (en) 2005-04-21 2006-10-25 Stuart Philip Speakman Manufacture of microstructures using peelable mask
US7691666B2 (en) 2005-06-16 2010-04-06 Eastman Kodak Company Methods of making thin film transistors comprising zinc-oxide-based semiconductor materials and transistors made thereby
US7402506B2 (en) 2005-06-16 2008-07-22 Eastman Kodak Company Methods of making thin film transistors comprising zinc-oxide-based semiconductor materials and transistors made thereby
JP2007036216A (ja) * 2005-06-24 2007-02-08 Semiconductor Energy Lab Co Ltd 半導体装置及び無線通信システム
US7507618B2 (en) 2005-06-27 2009-03-24 3M Innovative Properties Company Method for making electronic devices using metal oxide nanoparticles
KR101225440B1 (ko) * 2005-06-30 2013-01-25 엘지디스플레이 주식회사 액정 표시 장치 및 그 제조 방법
JP5647757B2 (ja) * 2005-06-30 2015-01-07 株式会社半導体エネルギー研究所 半導体装置、発光装置、モジュール、及び電子機器
KR100711890B1 (ko) 2005-07-28 2007-04-25 삼성에스디아이 주식회사 유기 발광표시장치 및 그의 제조방법
JP2007059128A (ja) 2005-08-23 2007-03-08 Canon Inc 有機ｅｌ表示装置およびその製造方法
JP4850457B2 (ja) 2005-09-06 2012-01-11 キヤノン株式会社 薄膜トランジスタ及び薄膜ダイオード
JP4560502B2 (ja) 2005-09-06 2010-10-13 キヤノン株式会社 電界効果型トランジスタ
JP2007073705A (ja) 2005-09-06 2007-03-22 Canon Inc 酸化物半導体チャネル薄膜トランジスタおよびその製造方法
JP4280736B2 (ja) 2005-09-06 2009-06-17 キヤノン株式会社 半導体素子
JP5116225B2 (ja) 2005-09-06 2013-01-09 キヤノン株式会社 酸化物半導体デバイスの製造方法
JP5078246B2 (ja) 2005-09-29 2012-11-21 株式会社半導体エネルギー研究所 半導体装置、及び半導体装置の作製方法
JP5064747B2 (ja) 2005-09-29 2012-10-31 株式会社半導体エネルギー研究所 半導体装置、電気泳動表示装置、表示モジュール、電子機器、及び半導体装置の作製方法
EP1770788A3 (en) * 2005-09-29 2011-09-21 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device having oxide semiconductor layer and manufacturing method thereof
JP2007115808A (ja) 2005-10-19 2007-05-10 Toppan Printing Co Ltd トランジスタ
JP5037808B2 (ja) 2005-10-20 2012-10-03 キヤノン株式会社 アモルファス酸化物を用いた電界効果型トランジスタ、及び該トランジスタを用いた表示装置
JP2007134482A (ja) * 2005-11-10 2007-05-31 Toppan Printing Co Ltd 薄膜トランジスタ装置およびその製造方法、並びに、それを使用した薄膜トランジスタアレイおよび薄膜トランジスタディスプレイ
CN101577293B (zh) * 2005-11-15 2012-09-19 株式会社半导体能源研究所 半导体器件及其制造方法
US20070115219A1 (en) 2005-11-22 2007-05-24 Matsushita Electric Industrial Co., Ltd. Apparatus for driving plasma display panel and plasma display
JP5376750B2 (ja) 2005-11-18 2013-12-25 出光興産株式会社 半導体薄膜、及びその製造方法、並びに薄膜トランジスタ、アクティブマトリックス駆動表示パネル
US7998372B2 (en) 2005-11-18 2011-08-16 Idemitsu Kosan Co., Ltd. Semiconductor thin film, method for manufacturing the same, thin film transistor, and active-matrix-driven display panel
US20090237000A1 (en) 2005-11-22 2009-09-24 Matsushita Electric Industrial Co., Ltd. Pdp driving apparatus and plasma display
JP5099740B2 (ja) 2005-12-19 2012-12-19 財団法人高知県産業振興センター 薄膜トランジスタ
TWI292281B (en) 2005-12-29 2008-01-01 Ind Tech Res Inst Pixel structure of active organic light emitting diode and method of fabricating the same
US7867636B2 (en) 2006-01-11 2011-01-11 Murata Manufacturing Co., Ltd. Transparent conductive film and method for manufacturing the same
JP4977478B2 (ja) * 2006-01-21 2012-07-18 三星電子株式会社 ＺｎＯフィルム及びこれを用いたＴＦＴの製造方法
US7576394B2 (en) * 2006-02-02 2009-08-18 Kochi Industrial Promotion Center Thin film transistor including low resistance conductive thin films and manufacturing method thereof
JP5015471B2 (ja) 2006-02-15 2012-08-29 財団法人高知県産業振興センター 薄膜トランジスタ及びその製法
US7977169B2 (en) 2006-02-15 2011-07-12 Kochi Industrial Promotion Center Semiconductor device including active layer made of zinc oxide with controlled orientations and manufacturing method thereof
JP5110803B2 (ja) 2006-03-17 2012-12-26 キヤノン株式会社 酸化物膜をチャネルに用いた電界効果型トランジスタ及びその製造方法
US20070215945A1 (en) 2006-03-20 2007-09-20 Canon Kabushiki Kaisha Light control device and display
JP5369367B2 (ja) * 2006-03-28 2013-12-18 凸版印刷株式会社 薄膜トランジスタおよびその製造方法
KR20070101595A (ko) 2006-04-11 2007-10-17 삼성전자주식회사 ＺｎＯ ＴＦＴ
JP2007293072A (ja) * 2006-04-26 2007-11-08 Epson Imaging Devices Corp 電気光学装置の製造方法、電気光学装置および電子機器
US20070252928A1 (en) 2006-04-28 2007-11-01 Toppan Printing Co., Ltd. Structure, transmission type liquid crystal display, reflection type display and manufacturing method thereof
KR101014473B1 (ko) 2006-06-02 2011-02-14 가시오게산키 가부시키가이샤 산화아연의 산화물 반도체 박막층을 포함하는 반도체 장치및 그 제조방법
JP5028033B2 (ja) 2006-06-13 2012-09-19 キヤノン株式会社 酸化物半導体膜のドライエッチング方法
JP5159178B2 (ja) * 2006-06-29 2013-03-06 株式会社半導体エネルギー研究所 半導体装置
JP4999400B2 (ja) 2006-08-09 2012-08-15 キヤノン株式会社 酸化物半導体膜のドライエッチング方法
JP4609797B2 (ja) 2006-08-09 2011-01-12 Ｎｅｃ液晶テクノロジー株式会社 薄膜デバイス及びその製造方法
JP4332545B2 (ja) 2006-09-15 2009-09-16 キヤノン株式会社 電界効果型トランジスタ及びその製造方法
JP5164357B2 (ja) 2006-09-27 2013-03-21 キヤノン株式会社 半導体装置及び半導体装置の製造方法
JP4274219B2 (ja) 2006-09-27 2009-06-03 セイコーエプソン株式会社 電子デバイス、有機エレクトロルミネッセンス装置、有機薄膜半導体装置
US7622371B2 (en) 2006-10-10 2009-11-24 Hewlett-Packard Development Company, L.P. Fused nanocrystal thin film semiconductor and method
JP2008134625A (ja) * 2006-10-26 2008-06-12 Semiconductor Energy Lab Co Ltd 半導体装置、表示装置及び電子機器
US7772021B2 (en) * 2006-11-29 2010-08-10 Samsung Electronics Co., Ltd. Flat panel displays comprising a thin-film transistor having a semiconductive oxide in its channel and methods of fabricating the same for use in flat panel displays
JP2008140684A (ja) 2006-12-04 2008-06-19 Toppan Printing Co Ltd カラーｅｌディスプレイおよびその製造方法
KR101303578B1 (ko) 2007-01-05 2013-09-09 삼성전자주식회사 박막 식각 방법
KR20080068240A (ko) * 2007-01-18 2008-07-23 삼성전자주식회사 박막 트랜지스터 기판의 제조 방법
US8207063B2 (en) 2007-01-26 2012-06-26 Eastman Kodak Company Process for atomic layer deposition
US8436349B2 (en) 2007-02-20 2013-05-07 Canon Kabushiki Kaisha Thin-film transistor fabrication process and display device
JP5196870B2 (ja) 2007-05-23 2013-05-15 キヤノン株式会社 酸化物半導体を用いた電子素子及びその製造方法
WO2008105347A1 (en) 2007-02-20 2008-09-04 Canon Kabushiki Kaisha Thin-film transistor fabrication process and display device
KR100858088B1 (ko) * 2007-02-28 2008-09-10 삼성전자주식회사 박막 트랜지스터 및 그 제조 방법
KR100851215B1 (ko) 2007-03-14 2008-08-07 삼성에스디아이 주식회사 박막 트랜지스터 및 이를 이용한 유기 전계 발광표시장치
EP1973069B1 (en) * 2007-03-22 2013-01-02 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
JP5466939B2 (ja) 2007-03-23 2014-04-09 出光興産株式会社 半導体デバイス、多結晶半導体薄膜、多結晶半導体薄膜の製造方法、電界効果型トランジスタ、及び、電界効果型トランジスタの製造方法
US7795613B2 (en) 2007-04-17 2010-09-14 Toppan Printing Co., Ltd. Structure with transistor
KR101325053B1 (ko) 2007-04-18 2013-11-05 삼성디스플레이 주식회사 박막 트랜지스터 기판 및 이의 제조 방법
KR20080094300A (ko) 2007-04-19 2008-10-23 삼성전자주식회사 박막 트랜지스터 및 그 제조 방법과 박막 트랜지스터를포함하는 평판 디스플레이
KR101334181B1 (ko) 2007-04-20 2013-11-28 삼성전자주식회사 선택적으로 결정화된 채널층을 갖는 박막 트랜지스터 및 그제조 방법
CN101663762B (zh) 2007-04-25 2011-09-21 佳能株式会社 氧氮化物半导体
KR101345376B1 (ko) * 2007-05-29 2013-12-24 삼성전자주식회사 ＺｎＯ 계 박막 트랜지스터 및 그 제조방법
KR100873081B1 (ko) 2007-05-29 2008-12-09 삼성모바일디스플레이주식회사 박막 트랜지스터, 그의 제조 방법 및 박막 트랜지스터를구비하는 평판 표시 장치
US8354674B2 (en) * 2007-06-29 2013-01-15 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device wherein a property of a first semiconductor layer is different from a property of a second semiconductor layer
US7897971B2 (en) * 2007-07-26 2011-03-01 Semiconductor Energy Laboratory Co., Ltd. Display device
JP2009099887A (ja) 2007-10-19 2009-05-07 Hitachi Displays Ltd 表示装置
TW200921225A (en) * 2007-11-06 2009-05-16 Au Optronics Corp Transflective liquid crystal display panel
US7768008B2 (en) * 2007-11-13 2010-08-03 Toppan Printing Co., Ltd. Thin film transistor, method for manufacturing the same and display using the same
KR101375831B1 (ko) 2007-12-03 2014-04-02 삼성전자주식회사 산화물 반도체 박막 트랜지스터를 이용한 디스플레이 장치
US8202365B2 (en) 2007-12-17 2012-06-19 Fujifilm Corporation Process for producing oriented inorganic crystalline film, and semiconductor device using the oriented inorganic crystalline film
KR100963003B1 (ko) * 2008-02-05 2010-06-10 삼성모바일디스플레이주식회사 박막 트랜지스터, 그의 제조 방법 및 박막 트랜지스터를구비하는 평판 표시 장치
TWI770659B (zh) * 2008-07-31 2022-07-11 日商半導體能源研究所股份有限公司 半導體裝置及半導體裝置的製造方法
JP2010056541A (ja) * 2008-07-31 2010-03-11 Semiconductor Energy Lab Co Ltd 半導体装置およびその作製方法
JP4623179B2 (ja) 2008-09-18 2011-02-02 ソニー株式会社 薄膜トランジスタおよびその製造方法
JP5451280B2 (ja) 2008-10-09 2014-03-26 キヤノン株式会社 ウルツ鉱型結晶成長用基板およびその製造方法ならびに半導体装置
KR101785887B1 (ko) * 2008-11-21 2017-10-16 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치 및 표시 장치
JP2010205987A (ja) * 2009-03-04 2010-09-16 Sony Corp 薄膜トランジスタおよびその製造方法並びに表示装置
KR101681884B1 (ko) 2009-03-27 2016-12-05 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체장치, 표시장치 및 전자기기
JP5133468B2 (ja) 2010-05-24 2013-01-30 シャープ株式会社 薄膜トランジスタ基板及びその製造方法

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20040195204A1 (en) * 1999-12-28 2004-10-07 Lg. Philips Lcd Co., Ltd. Transparent electrode made from indium-zinc-oxide and etchant for etching the same
US20050122755A1 (en) * 2003-12-08 2005-06-09 Matsushita Electric Industrial Co., Ltd. Decoupling capacitors and semiconductor integrated circuit
TWI302034B (en) * 2005-06-10 2008-10-11 Casio Computer Co Ltd Thin film transistor and manufacturing method thereof
US20080023703A1 (en) * 2006-07-31 2008-01-31 Randy Hoffman System and method for manufacturing a thin-film device
US20080128857A1 (en) * 2006-12-05 2008-06-05 Integrated Device Technology, Inc. Multi-Finger Capacitor

Also Published As

Publication number Publication date
US20140302639A1 (en) 2014-10-09
CN101847631B (zh) 2016-05-11
US20100244021A1 (en) 2010-09-30
KR20100108215A (ko) 2010-10-06
KR101722905B1 (ko) 2017-04-04
US8759829B2 (en) 2014-06-24
TWI570867B (zh) 2017-02-11
CN105870128A (zh) 2016-08-17
CN101847631A (zh) 2010-09-29
JP2015062229A (ja) 2015-04-02
KR20150035928A (ko) 2015-04-07
JP5629102B2 (ja) 2014-11-19
US9184189B2 (en) 2015-11-10
CN105870127B (zh) 2017-06-20
JP2016167624A (ja) 2016-09-15
KR101681884B1 (ko) 2016-12-05
JP2010251721A (ja) 2010-11-04
TW201044538A (en) 2010-12-16
JP5933885B2 (ja) 2016-06-15
US20120305914A1 (en) 2012-12-06
CN105870128B (zh) 2018-05-15
JP6239683B2 (ja) 2017-11-29
US8253135B2 (en) 2012-08-28
TW201717347A (zh) 2017-05-16
CN105870127A (zh) 2016-08-17

Similar Documents

Publication Publication Date Title
TWI619220B (zh) 半導體裝置，顯示裝置，和電子設備
TWI655779B (zh) 顯示裝置
TWI538146B (zh) 顯示裝置及其製造方法
TWI677953B (zh) 顯示裝置
KR101812935B1 (ko) 디스플레이 장치
TWI655780B (zh) 半導體裝置和其製造方法
KR101644406B1 (ko) 표시 장치
TWI487106B (zh) 半導體裝置及其製造方法
TWI485851B (zh) 半導體裝置及其製造方法
TWI574324B (zh) 半導體裝置及其製造方法
TW201028975A (en) Display device
JP5607349B2 (ja) 半導体装置の作製方法

Legal Events

Date Code Title Description
MM4A Annulment or lapse of patent due to non-payment of fees