TWI600065B - 半導體裝置及其製造方法 - Google Patents

半導體裝置及其製造方法 Download PDF

Info

Publication number
TWI600065B
TWI600065B TW102113619A TW102113619A TWI600065B TW I600065 B TWI600065 B TW I600065B TW 102113619 A TW102113619 A TW 102113619A TW 102113619 A TW102113619 A TW 102113619A TW I600065 B TWI600065 B TW I600065B
Authority
TW
Taiwan
Prior art keywords
film
insulating film
electrode layer
oxide
oxide semiconductor
Prior art date
Application number
TW102113619A
Other languages
English (en)
Other versions
TW201405641A (zh
Inventor
山崎舜平
Original Assignee
半導體能源研究所股份有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 半導體能源研究所股份有限公司 filed Critical 半導體能源研究所股份有限公司
Publication of TW201405641A publication Critical patent/TW201405641A/zh
Application granted granted Critical
Publication of TWI600065B publication Critical patent/TWI600065B/zh

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/417—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions carrying the current to be rectified, amplified or switched
    • H01L29/41725—Source or drain electrodes for field effect devices
    • H01L29/41733—Source or drain electrodes for field effect devices for thin film transistors with insulated gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/49—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
    • H01L29/4908—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET for thin film semiconductor, e.g. gate of TFT
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78645—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with multiple gate
    • H01L29/78648—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with multiple gate arranged on opposing sides of the channel
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/7869—Thin film transistors, i.e. transistors with a channel being at least partly a thin film having a semiconductor body comprising an oxide semiconductor material, e.g. zinc oxide, copper aluminium oxide, cadmium stannate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/7869—Thin film transistors, i.e. transistors with a channel being at least partly a thin film having a semiconductor body comprising an oxide semiconductor material, e.g. zinc oxide, copper aluminium oxide, cadmium stannate
    • H01L29/78693—Thin film transistors, i.e. transistors with a channel being at least partly a thin film having a semiconductor body comprising an oxide semiconductor material, e.g. zinc oxide, copper aluminium oxide, cadmium stannate the semiconducting oxide being amorphous
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78696—Thin film transistors, i.e. transistors with a channel being at least partly a thin film characterised by the structure of the channel, e.g. multichannel, transverse or longitudinal shape, length or width, doping structure, or the overlap or alignment between the channel and the gate, the source or the drain, or the contacting structure of the channel

Landscapes

  • Microelectronics & Electronic Packaging (AREA)
  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Thin Film Transistor (AREA)
  • Semiconductor Memories (AREA)
  • Non-Volatile Memory (AREA)
  • Liquid Crystal (AREA)
  • Electrodes Of Semiconductors (AREA)
  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)

Description

半導體裝置及其製造方法
本發明係關於一種使用氧化物半導體的半導體裝置及該半導體裝置的製造方法。
在本說明書中，半導體裝置是指藉由利用半導體特性而能夠工作的所有裝置，因此電光裝置、半導體電路以及電子裝置都是半導體裝置。
藉由將氧化物半導體膜用於通道形成區域來製造電晶體等並將該電晶體等應用於顯示裝置的技術引人注目。例如，可以舉出作為氧化物半導體膜使用氧化鋅(ZnO)的電晶體或者使用InGaO3(ZnO)m的電晶體。專利文獻1及專利文獻2公開了如下技術，即在透光基板上形成上述使用氧化物半導體膜的電晶體並將該電晶體用於影像顯示裝置的切換元件等的技術。
專利文獻3公開了一種電晶體結構，包括：與氧化物半導體層接觸的源極電極及汲極電極；與氧化物半導體層重疊的閘極電極；以及設置在氧化物半導體層與閘極電極 之間的閘極絕緣層，其中，源極電極及汲極電極包括第一導電層和具有向通道長度方向延伸超過第一導電層的端部的區域的第二導電層。
專利文獻4公開了在氧化物半導體層的上下形成有閘極電極的結構。
[專利文獻1]日本專利申請公開第2007-123861號公報
[專利文獻2]日本專利申請公開第2007-096055號公報
[專利文獻3]日本專利申請公開第2011-171721號公報
[專利文獻4]日本專利申請公開第2011-103458號公報
本發明的目的之一是提供一種電晶體結構，該電晶體藉由使用單層金屬層，在氧化物半導體膜上形成源極電極層及汲極電極層，可能緩和發生在源極電極層及汲極電極層的端部的電場集中。
本發明的目的之一是在具有將氧化物半導體膜用於通道形成區域的電晶體的半導體裝置中賦予穩定的電特性，並提高半導體裝置的可靠性。
本發明的目的之一是形成源極電極層及汲極電極層，該源極電極層及汲極電極層具有即使當形成在源極電極層 及汲極電極層上的閘極絕緣膜的厚度或氧化物半導體膜的厚度薄時，也不容易發生斷開的剖面形狀。
基底膜為絕緣膜或氧化物半導體膜，在基底膜上形成單層金屬膜。之後，形成光阻遮罩，進行多次蝕刻製程，形成其剖面形狀具有突出部的電極。
明確而言，在金屬膜上形成光阻遮罩，進行去除金屬膜的厚度的一半左右並部分地薄膜化的第一蝕刻，以及對光阻遮罩進行灰化使光阻遮罩的面積縮小。然後，使用縮小了的光阻遮罩進行第二蝕刻，形成具有突出部的單層金屬膜。
在基底膜為氧化物半導體膜的情況下，當單層金屬膜接觸於被處理的氧化物半導體膜時或者之後，可以進行使用金屬膜用作遮罩的蝕刻，用以在氧化物半導體膜中形成薄膜的區域(即，比重疊於金屬膜的區域的厚度薄且不重疊於金屬膜的區域)。在此情況下，可以製造將該薄膜的區域用作通道形成區域的電晶體。
當在氧化物半導體膜上形成源極電極層及汲極電極層時，藉由上述步驟，可以形成具有在通道長度方向上延伸的突出部的源極電極層及汲極電極層。在具有上述那樣的剖面形狀的源極電極層及汲極電極層上形成閘極絕緣膜，即使閘極絕緣膜的厚度或氧化物半導體膜的厚度薄，也不容易發生斷開。此外，藉由使用單層金屬膜形成具有在通道長度方向上延伸的突出部的源極電極層及汲極電極層，與使用疊層金屬膜相比，可以使製程簡化。
此外，源極電極層的突出部(或者汲極電極層的突出部)與氧化物半導體膜重疊；因此，緩和電場集中，也有助於電晶體的電特性及可靠性的提高。
在氧化物半導體膜的上方及下方分別設置閘極電極層，藉由使一方的閘極電極層處於GND來使電晶體的臨界電壓進一步向正方向漂移，從而可以實現常關型(normally-off)電晶體。
此外，將電位設定為GND的閘極電極層還具有遮蔽外部的電場的功能，即不使外部的電場作用到電晶體的功能(尤其是，遮蔽靜電的靜電遮蔽功能)。利用將電位設定為GND的閘極電極層的遮蔽功能，可以防止由於靜電等外部的電場的影響而使電晶體的電特性變動。
本說明書所公開的發明的結構的一個方式是一種半導體裝置，包括：導電層；導電層上的氧化物絕緣膜；設置在氧化物絕緣膜上的包括通道形成區域的氧化物半導體膜；氧化物半導體膜上的電連接於氧化物半導體膜的源極電極層及汲極電極層；氧化物半導體膜、源極電極層及汲極電極層上的閘極絕緣膜；以及閘極絕緣膜上的重疊於通道形成區域的閘極電極層。其中，源極電極層及汲極電極層包括單層金屬膜，在源極電極層及汲極電極層具有在通道長度方向上延伸的突出部。並且，突出部中的重疊於氧化物半導體膜的突出部與導電層重疊。
在上述結構中，由於包括具有在通道長度方向上延伸的突出部的源極電極層及汲極電極層，所以可以實現緩和 電場的集中，從而可以實現電晶體的電特性及可靠性的提高。
此外，由於包括具有在通道長度方向上延伸的突出部的源極電極層及汲極電極層，所以即使當形成在源極電極層及汲極電極層上的閘極絕緣膜的厚度或氧化物半導體膜的厚度薄時，也不容易發生斷開。此外，藉由使用單層金屬膜形成具有在通道長度方向上延伸的突出部的源極電極層及汲極電極層，可以使製程簡化。
在上述結構中，以在氧化物絕緣膜中嵌入的方式設置有導電層，在氧化物絕緣膜中，在氧化物絕緣膜下面附近及存在有導電層的區域中的該導電層附近設置有存在有超過氧化物絕緣膜的化學計量組成的氧的氧過剩區域。
氧過剩區域可以在形成導電層及導電層上的氧化物絕緣膜之後，對因反映導電層的形狀而其頂面具有凸部的氧化物絕緣膜進行氧引入處理(氧摻雜處理)來形成。在形成氧過剩區域之後，對氧化物絕緣膜進行去除其頂面的凸部的平坦化處理。作為平坦化處理使用化學機械拋光法。
藉由平坦化處理，選擇性地去除導電層上的氧化物絕緣膜而減薄，由此在導電層上的氧過剩區域與氧化物絕緣膜頂面之間的距離變短。另一方面，在氧化物絕緣膜中，在不存在導電層的區域中幾乎不進行氧化物絕緣膜的去除，氧過剩區域存在於氧化物絕緣膜下面附近。因此，在氧化物絕緣膜中，存在有導電層的區域中的氧過剩區域設置在離氧化物絕緣膜頂面近的位置上，而其他區域(不存 在有導電層的區域)中的氧過剩區域設置在離氧化物絕緣膜頂面遠的位置上。
因此，在設置有氧化物半導體膜(至少設置有通道形成區域)的與導電層重疊的氧化物絕緣膜中，由於可以接近於氧化物半導體膜地設置氧過剩區域，所以可以將氧從氧過剩區域高效地供應到氧化物半導體膜。此外，藉由進行熱處理可以進一步促進氧的供應。
因此，在半導體裝置中，可以高效地填充氧化物半導體膜中及氧化物絕緣層以及氧化物半導體層之間的介面的氧缺陷。
包括通道形成區域的氧化物半導體膜可以使用組成彼此不同的氧化物半導體膜的疊層。例如，使用如下疊層膜：在使用In：Ga：Zn=3：1：2(=1/2：1/6：1/3)的原子數比的靶材形成的In-Ga-Zn類氧化物膜上層疊使用In：Ga：Zn=1：1：1(=1/3：1/3：1/3)的原子數比的靶材形成的In-Ga-Zn類氧化物膜。在此情況下，接觸於閘極絕緣膜的膜較佳為使用In：Ga：Zn=1：1：1的原子數比的靶材形成的In-Ga-Zn類氧化物膜。
藉由具有在通道長度方向上延伸的突出部的源極電極層及汲極電極層的形成時或形成後進行蝕刻，也可以在包括通道形成區域的氧化物半導體膜中形成凹部。藉由在氧化物半導體膜中形成凹部，可以實現電場集中的緩和，可以抑制開關特性的劣化。此外，在使用組成彼此不同的氧化物半導體膜的疊層的情況下，較佳為殘留疊層的上層， 以便不使疊層的下層露出。
在本說明書中，重疊於導電層且源極電極層的在通道長度方向上延伸的突出部中的重疊於氧化物半導體膜的突出部與汲極電極層的在通道長度方向上延伸的突出部中的重疊於氧化物半導體膜的突出部之間的距離(俯視時的水平距離)為通道長度L。因此，在氧化物半導體膜中不具有凹部且具有平坦的表面的電晶體與在氧化物半導體膜中具有凹部的電晶體的通道長度L看作同一。
在上述結構中也可以採用如下結構：還設置重疊於源極電極層及汲極電極層上的絕緣層，以接觸於該絕緣層上的方式具有閘極絕緣膜。該絕緣層降低形成在閘極電極層與源極電極層之間的寄生電容及形成在閘極電極層與汲極電極層之間的寄生電容。此外，該絕緣層使用氧化矽膜、氮氧化矽膜等形成，當蝕刻閘極絕緣膜時或當蝕刻閘極電極層時保護源極電極層及汲極電極層。
在上述結構中，作為閘極絕緣膜使用氧化鎵膜(也記為GaOX，此外X不侷限於自然數，也包括非自然數)、氧化鎵鋅膜(也記為GaZZnXOY(X=1至5))、Ga2O3(Gd2O3)、鎵的含量較多且銦的含量較少的絕緣性的In-Ga-Zn類氧化物膜等的包含鎵的絕緣膜。此外，包含鎵的絕緣膜較佳為在膜中包含多量的氧，包含鎵的絕緣膜的成膜條件為在膜中包含多量的氧的成膜條件或在形成包含鎵的絕緣膜之後進行氧摻雜處理。
注意，上述“氧摻雜”是指將氧(至少包含氧自由基、 氧原子、氧分子、臭氧、氧離子(氧分子離子)及/或氧簇離子中的任一種)添加到塊體中的處理。注意，“塊體”這一用語是為了表明不僅將氧添加到薄膜的表面還將氧添加到薄膜的內部而使用的。另外，“氧摻雜”包括將電漿化的氧添加到塊體中的“氧電漿摻雜”。
在氧摻雜處理中可以使用含有氧的氣體。作為含有氧的氣體，可以使用氧、一氧化二氮、二氧化氮、二氧化碳及一氧化碳等。此外，在氧摻雜處理中，也可以使包含氧的氣體包含稀有氣體。
根據處理條件，氧摻雜處理不僅可以在直接暴露於氧摻雜處理的膜中摻雜氧而且在設置在該膜下的膜中摻雜氧。就是說，藉由在氧化物半導體膜上形成由氧化鎵膜形成的閘極絕緣膜進行氧摻雜處理，不僅使閘極絕緣膜中包含氧還可以使氧化物半導體膜中包含氧。
此外，以夾著氧化物半導體膜的方式使用與其上下接觸的氧化鎵膜、氧化鎵鋅膜、Ga2O3(Gd2O3)膜等包含鎵的絕緣膜也是本發明之一，其結構是一種半導體裝置，包括：導電層；導電層上的氧化物絕緣膜；氧化物絕緣膜上的包含氧化鎵的第一絕緣膜；接觸於第一絕緣膜上的包括通道形成區域的氧化物半導體膜；氧化物半導體膜上的電連接於氧化物半導體膜的源極電極層及汲極電極層；氧化物半導體膜、源極電極層及汲極電極層上的包含氧化鎵的第二絕緣膜；以及第二絕緣膜上的重疊於通道形成區域的閘極電極層。
在上述結構中有如下特徵：源極電極層及汲極電極層包括單層金屬膜。在源極電極層及汲極電極層具有在通道長度方向上延伸的突出部。突出部中的重疊於氧化物半導體膜的突出部與導電層重疊。
在上述結構中，氧化物半導體膜較佳為具有結晶結構。具有結晶結構的氧化物半導體膜為單晶膜、微晶膜、多晶膜(也稱為polycrystal)或CAAC-OS(C Axis Aligned Crystalline Oxide Semiconductor：C軸配向結晶氧化物半導體)膜。
CAAC-OS膜不是完全的單晶，也不是完全的非晶。CAAC-OS膜為具有結晶部的氧化物半導體膜。注意，在很多情況下該結晶部的尺寸為能夠容納於一個邊長小於100 nm的立方體的尺寸。在利用穿透式電子顯微鏡(TEM：Transmission Electron Microscope)觀察而得到的影像中，不能明確地觀察到CAAC-OS膜中的結晶部與相鄰的結晶部之間的邊界。此外，利用TEM在CAAC-OS膜中觀察不到晶界(grain boundary)。因此，在CAAC-OS膜中，起因於晶界的電子遷移率的降低得到抑制。
在包括在CAAC-OS膜中的結晶部中，c軸在平行於CAAC-OS膜的被形成面的法線向量或CAAC-OS膜的表面的法線向量的方向上一致，在從垂直於ab面的方向看時形成有三角形或六角形的原子排列，且在從垂直於c軸的方向看時，金屬原子排列為層狀或者金屬原子和氧原子排列為層狀。注意，不同結晶部的a軸及b軸的方向也可以彼此 不同。在本說明書中，在只記載“垂直”時，包括從85°至95°的範圍。在只記載“平行”時，包括從-5°至5°的範圍。
在CAAC-OS膜中，結晶部的分佈也可以不均勻。例如，在CAAC-OS膜的形成過程中，在從氧化物半導體膜的表面一側進行結晶生長時，有時與氧化物半導體膜的被形成面附近相比，在氧化物半導體膜的表面附近結晶部所占的比例高。此外，藉由對CAAC-OS膜中添加雜質，在該雜質添加區域結晶部的結晶性降低，根據雜質的添加條件，該區域成為微晶區域或非晶區域。
因為包括在CAAC-OS膜中的結晶部的c軸在平行於CAAC-OS膜的被形成面的法線向量或CAAC-OS膜的表面的法線向量的方向上一致，所以有時根據CAAC-OS膜的形狀(CAAC-OS膜的被形成面的剖面形狀或CAAC-OS膜的表面的剖面形狀)c軸的方向可以彼此不同。注意，結晶部的c軸方向是平行於形成CAAC-OS膜時的被形成面的法線向量或表面的法線向量的方向。藉由進行成膜或在成膜之後進行加熱處理等的晶化處理來形成結晶部。
另外，像CAAC-OS那樣的具有結晶部的氧化物半導體可以進一步降低塊體內缺陷，藉由提高表面的平坦性，可以得到處於非晶狀態的氧化物半導體的遷移率以上的遷移率。為了提高表面的平坦性，較佳在平坦的表面上形成氧化物半導體，明確而言，在平均面粗糙度(Ra)為小於或等於1 nm，較佳為小於或等於0.3 nm，更佳為小於或等於0.1 nm的表面上形成氧化物半導體。
使用CAAC-OS膜的電晶體可以降低因照射可見光或紫外光引起的電特性變動。因此，藉由作為氧化物半導體膜使用CAAC-OS膜，可以抑制因可見光或紫外光的照射引起的電晶體的電特性變化，從而可以製造可靠性高的半導體裝置。
當作為氧化物半導體膜使用CAAC-OS膜時，接觸於CAAC-OS膜的第一絕緣膜及第二絕緣膜的結晶性較佳為低於氧化物半導體膜。明確而言，以比CAAC-OS膜的成膜溫度低的基板溫度進行第一絕緣膜及第二絕緣膜的成膜或者作為濺射的成膜氣體使用氬等稀有氣體進行第一絕緣膜及第二絕緣膜的成膜。
此外，也可以對包含氧化鎵的第一絕緣膜進行氧摻雜處理降低結晶性，並且形成超過包含氧化鎵的第一絕緣膜的化學計量組成的氧存在的氧過剩區域。例如，當可以以Ga2O3表示的氧化鎵膜時，氧過剩區域為GaOX(X大於1.5)。包括氧過剩區域的第一絕緣膜防止氧從氧化物半導體膜脫離，也用作向氧化物半導體膜供應氧的有效的氧供應層。
此外，也可以對包含氧化鎵的第二絕緣膜進行氧摻雜處理降低結晶性，並且形成超過包含氧化鎵的第二絕緣膜的化學計量組成的氧存在的氧過剩區域。包括氧過剩區域的第二絕緣膜防止氧從氧化物半導體膜脫離，也用作向氧化物半導體膜供應氧的有效的氧供應層。
作為氧化物半導體膜使用包含鎵的半導體膜(例如， In-Ga-Zn類氧化物膜)，以夾著該氧化物半導體膜的方式使用接觸於其上下的包含鎵的絕緣膜(例如氧化鎵膜)。由於在配置在上下的絕緣膜中包含與氧化物半導體膜同一的構成材料，所以可以使氧化物半導體膜的介面狀態良好，並賦予穩定的電特性。此外，藉由以夾著氧化物半導體膜的方式設置與其上下接觸的包含氧化鎵的絕緣膜，可以使該絕緣膜用作阻礙因擴散而從外部進入的給氧化物半導體膜帶來壞影響的雜質諸如氮或金屬元素等。因此，藉由以夾著氧化物半導體膜或圍繞氧化物半導體膜的方式設置包含氧化鎵的絕緣膜，使圍繞的氧化物半導體膜的組成及純度保持恆定，從而可以實現具有穩定的電特性的半導體裝置。
即使當閘極絕緣膜的厚度為小於或等於20 nm或氧化物半導體膜的厚度為小於或等於30 nm時，也可以形成具有不容易發生斷開的剖面形狀的源極電極層及汲極電極層。此外，藉由使用單層金屬層，在氧化物半導體膜上形成源極電極層及汲極電極層，實現有可能發生在源極電極層及汲極電極層的端部的電場集中的緩和。
此外，藉由以夾著氧化物半導體膜的方式使用與其上下接觸的包含氧化鎵的絕緣膜，可以實現賦予穩定的電特性並提高可靠性。
160‧‧‧電晶體
162‧‧‧電晶體
164‧‧‧電容元件
400‧‧‧基板
401‧‧‧閘極電極層
401a‧‧‧閘極電極層
401b‧‧‧閘極電極層
402‧‧‧閘極絕緣膜
403‧‧‧氧化物半導體膜
403a‧‧‧第一氧化物半導體膜
403b‧‧‧第二氧化物半導體膜
405a‧‧‧源極電極層
405b‧‧‧汲極電極層
406‧‧‧其一部分被薄膜化的導電膜
407‧‧‧絕緣膜
408a‧‧‧光阻遮罩
408b‧‧‧光阻遮罩
409‧‧‧保護層
410a‧‧‧第一保護層
410b‧‧‧第二保護層
431‧‧‧氧
434‧‧‧絕緣膜
435‧‧‧氧化物絕緣膜
436‧‧‧氧化物絕緣膜
437‧‧‧絕緣膜
438‧‧‧絕緣膜
440a‧‧‧電晶體
440b‧‧‧電晶體
440c‧‧‧電晶體
440d‧‧‧電晶體
441a‧‧‧電晶體
441b‧‧‧電晶體
441c‧‧‧電晶體
441d‧‧‧電晶體
441e‧‧‧電晶體
480‧‧‧氧化物絕緣膜
481‧‧‧氧過剩區域
484‧‧‧氧化物絕緣膜
485‧‧‧層間絕緣膜
486‧‧‧第一阻擋金屬膜
487‧‧‧低電阻導電層
488‧‧‧第二阻擋金屬膜
491‧‧‧導電層
492‧‧‧導電層
493‧‧‧氧化物絕緣膜
610‧‧‧電晶體
647‧‧‧佈線層
657‧‧‧佈線層
658‧‧‧佈線層
682‧‧‧絕緣膜
684‧‧‧絕緣膜
686‧‧‧絕緣膜
687‧‧‧絕緣膜
692‧‧‧佈線層
693a‧‧‧電容電極層
693b‧‧‧電容電極層
700‧‧‧基板
740‧‧‧電晶體
741‧‧‧閘極電極層
742‧‧‧閘極絕緣膜
743‧‧‧通道形成區域
744‧‧‧n型雜質區域
745‧‧‧n型雜質區域
750‧‧‧電晶體
751‧‧‧閘極電極層
752‧‧‧閘極絕緣膜
753‧‧‧通道形成區域
754‧‧‧p型雜質區域
755‧‧‧p型雜質區域
756‧‧‧側壁絕緣層
760‧‧‧電路
788‧‧‧絕緣膜
789‧‧‧元件分離區域
800‧‧‧基板
801‧‧‧電晶體
802‧‧‧電晶體
803‧‧‧電晶體
804‧‧‧電晶體
811‧‧‧電晶體
812‧‧‧電晶體
813‧‧‧電晶體
814‧‧‧電晶體
815‧‧‧電晶體
825‧‧‧電極層
826‧‧‧絕緣膜
830‧‧‧絕緣膜
831‧‧‧佈線層
832‧‧‧佈線層
833‧‧‧絕緣膜
834‧‧‧佈線層
835‧‧‧佈線層
836‧‧‧佈線層
842‧‧‧導電層
845a‧‧‧電極層
845b‧‧‧電極層
1141‧‧‧切換元件
1142‧‧‧記憶單元
1143‧‧‧記憶單元群
1189‧‧‧ROM介面
1190‧‧‧基板
1191‧‧‧ALU
1192‧‧‧ALU控制器
1193‧‧‧指令解碼器
1194‧‧‧中斷控制器
1195‧‧‧定時控制器
1196‧‧‧暫存器
1197‧‧‧暫存器控制器
1198‧‧‧匯流排介面
1199‧‧‧ROM
3004‧‧‧邏輯電路
3170a‧‧‧記憶單元
3170b‧‧‧記憶單元
3400‧‧‧記憶單元陣列
8000‧‧‧電視機
8001‧‧‧外殼
8002‧‧‧顯示部
8003‧‧‧揚聲器部
8200‧‧‧室內機
8201‧‧‧外殼
8202‧‧‧送風口
8203‧‧‧CPU
8204‧‧‧室外機
8300‧‧‧電冷藏冷凍箱
8301‧‧‧外殼
8302‧‧‧冷藏室門
8303‧‧‧冷凍室門
8304‧‧‧CPU
9033‧‧‧卡子
9034‧‧‧開關
9035‧‧‧電源開關
9036‧‧‧開關
9038‧‧‧操作開關
9630‧‧‧外殼
9631‧‧‧顯示部
9631a‧‧‧顯示部
9631b‧‧‧顯示部
9632a‧‧‧區域
9632b‧‧‧區域
9633‧‧‧太陽能電池
9634‧‧‧充放電控制電路
9635‧‧‧電池
9636‧‧‧DCDC轉換器
9637‧‧‧轉換器
9638‧‧‧操作鍵
9639‧‧‧按鈕
9700‧‧‧電動汽車
9701‧‧‧二次電池
9702‧‧‧控制電路
9703‧‧‧驅動裝置
9704‧‧‧處理裝置
在圖式中： 圖1A至圖1D是示出本發明的一個實施例的製程剖面圖；圖2A至圖2C是示出本發明的一個實施例的製程剖面圖；圖3A至圖3C是示出本發明的一個實施例的剖面圖；圖4A至圖4E是示出本發明的一個實施例的製程剖面圖；圖5A至圖5C是示出本發明的一個實施例的剖面圖；圖6A和圖6B是示出本發明的一個實施例的剖面圖及俯視圖；圖7A和圖7B是示出半導體裝置的一個實施例的剖面圖及電路圖；圖8A至圖8C是示出半導體裝置的一個實施例的剖面圖及電路圖；圖9是示出半導體裝置的一個實施例的電路圖；圖10是示出半導體裝置的一個實施例的透視圖；圖11A至圖11C是示出半導體裝置的一個實施例的方塊圖；圖12A至圖12C是說明電子裝置的圖；圖13A至圖13C是說明電子裝置的圖；圖14是示出本發明的一個實施例的剖面圖；圖15A至圖15C是示出本發明的一個實施例的剖面 圖及示出電極層的端部的剖面的照片；圖16A和圖16B是示出電極層的端部的剖面的照片。
[實施例]
下面，參照圖式對本發明的實施例進行詳細說明。但是，本發明不限於以下的說明，所屬技術領域的普通技術人員可以很容易地理解一個事實就是其方式及詳細內容可以被變換為各種形式。因此，本發明不應該被解釋為僅限定於以下所示的實施例的記載內容中。
實施例1
在本實施例中，參照圖1A至圖1D說明半導體裝置及半導體裝置的製造方法的一個方式。在本實施例中示出具有氧化物半導體膜的電晶體的製造方法的一個例子。
首先，在具有絕緣表面的基板400上利用濺射法、蒸鍍法等形成導電膜，對該導電膜進行蝕刻來形成導電層491。
對可用作具有絕緣表面的基板400的基板沒有特別的限制，但是基板400需要至少具有能夠承受後面進行的熱處理的程度的耐熱性。例如，可以使用玻璃基板如硼矽酸鋇玻璃和硼矽酸鋁玻璃等、陶瓷基板、石英基板、藍寶石基板等。另外，作為基板400，也可以採用由矽或碳化矽 等構成的單晶半導體基板、多晶半導體基板、由矽鍺等構成的化合物半導體基板、SOI基板等，並且也可以使用在這些基板上設置有半導體元件的基板。
導電層491可以使用鉬、鈦、鉭、鎢、鋁、銅、鉻、釹、鈧等的金屬材料或以這些材料為主要成分的合金材料形成。此外，作為導電層491，可以使用以摻雜有磷等雜質元素的多晶矽膜為代表的半導體膜、鎳矽化物等矽化物膜。導電層491可以是單層結構或疊層結構。
另外，導電層491可以使用氧化銦氧化錫、包含氧化鎢的銦氧化物、包含氧化鎢的銦鋅氧化物、包含氧化鈦的銦氧化物、包含氧化鈦的銦錫氧化物、氧化銦氧化鋅以及添加有氧化矽的銦錫氧化物等導電材料。此外，也可以採用上述導電材料與上述金屬材料的疊層結構。
此外，為了實現常關型的切換元件，較佳的是將具有5 eV(電子伏特)以上，較佳為5.5 eV(電子伏特)或以上的功函數的材料用於閘極電極層，使電晶體的臨界電壓向正方向漂移。明確而言，較佳的是將具有In-N鍵且固有電阻為1×10-1Ω‧cm至1×10-4Ω‧cm，較佳為5×10-2 Ω‧cm至1×10-4 Ω‧cm的固有電阻的材料用於閘極電極層。作為上述材料的一個例子，可以舉出包含氮的In-Ga-Zn類氧化物膜、包含氮的In-Sn-O膜、包含氮的In-Ga-O膜、包含氮的In-Zn-O膜、包含氮的In-O膜、金屬氮化膜(InN膜等)。
接著，在基板400及導電層491上形成氧化物絕緣膜 480(參照圖1A)。氧化物絕緣膜480是其表面具有反映導電層491的形狀的凸部的膜。
氧化物絕緣膜480可以藉由電漿CVD法或濺射法等並使用氧化矽、氮氧化矽、氧化鋁、氮氧化鋁、氧化鉿、氧化鎵、氧化鎵鋅、氧化鋅或這些材料的混合材料來形成。氧化物絕緣膜480可以為單層或疊層。
在本實施例中，作為氧化物絕緣膜480利用濺射法形成氧化矽膜。或者，也可以使用利用電漿CVD法形成的氮氧化矽膜。
接著，對其表面具有凸部的氧化物絕緣膜480進行引入氧431的處理(氧摻雜處理)，使得在氧化物絕緣膜480下面附近及在導電層491附近形成氧過剩區域481。由此，形成具有氧過剩區域481的氧化物絕緣膜484(參照圖1B)。注意，在圖式中，以虛線表示的氧過剩區域481示意性地示出引入了的氧的分佈中心。
氧431至少包含氧自由基、氧原子、氧分子、臭氧、氧離子(氧分子離子)及/或氧簇離子中的任一種。
作為對氧化物絕緣膜480引入氧431的方法，例如可以使用離子植入法、離子摻雜法、電漿浸沒離子佈植技術、電漿處理等。作為離子植入法，也可以使用氣體簇離子束。另外，氧431的引入既可以一次對基板400的整個面進行處理，又可以例如使用線狀離子束。在使用線狀離子束的情況下，藉由相對地移動(掃描)基板或離子束，可以對氧化物絕緣膜480的整個表面引入氧431。
作為氧431的供應氣體，使用包含氧(O)的氣體即可，例如可以使用O2氣體、N2O氣體、CO2氣體、CO氣體、NO2氣體等。注意，也可以使氧的供應氣體中含有稀有氣體(例如Ar)。
例如當藉由離子植入法進行氧的引入時，較佳的是將氧431的劑量設定為0.5×1016 cm-2或更高且為5×1016 cm-2或更低(例如，1×1016 ions/cm-2)，較佳的是將加速能量設定為50 eV或更高且為70 eV或更低(例如50 eV)，氧摻雜處理之後的包括氧過剩區域481的氧化物絕緣膜436中的氧的含量較佳為超過氧化物絕緣膜436的化學計量組成。注意，這樣的包含超過化學計量組成的量的氧的區域只要存在於氧過剩區域481即可。另外，適當地設定注入條件來控制氧431的注入深度即可。
接著，對包括氧過剩區域481的氧化物絕緣膜484進行去除其頂面的凸部的平坦化處理。藉由選擇性地去除導電層491上的氧化物絕緣膜480使其表面平坦化，形成平坦化了的氧化物絕緣膜436(參照圖1C)。
藉由平坦化處理，選擇性地去除導電層491上的氧化物絕緣膜480而減薄，由此在導電層491上的氧過剩區域481與氧化物絕緣膜480頂面之間的距離變短。另一方面，在氧化物絕緣膜480中，在不存在導電層491的區域中幾乎不進行氧化物絕緣膜的去除，氧過剩區域481存在於氧化物絕緣膜480下面附近。因此，在氧化物絕緣膜436中，存在有導電層491的區域中的氧過剩區域481設 置在離氧化物絕緣膜頂面近的位置上，而其他區域(不存在有導電層491的區域)中的氧過剩區域481設置在離氧化物絕緣膜頂面遠的位置上。
因此，在後面的製程中設置有氧化物半導體膜的與導電層491重疊的氧化物絕緣膜436中，由於可以接近於氧化物半導體膜地設置氧過剩區域481，所以可以將氧從氧過剩區域481高效地供應到氧化物半導體膜。此外，藉由進行熱處理可以進一步促進氧的供應。
再者，在氧化物絕緣膜436中，氧過剩區域481在需要供應氧的氧化物半導體膜下以外的區域中設置在離氧化物絕緣膜436頂面遠的氧化物絕緣膜436下面附近。因此，尤其是即使進行熱處理也可以抑制從氧化物絕緣膜436頂面的不需要的氧的釋放，可以使氧化物絕緣膜436保持為氧過剩的狀態。
另外，雖然在本實施例中示出對氧化物絕緣膜480引入氧431的例子，但是若剛形成膜之後可以形成包含充分的氧的氧化物絕緣膜480，則可以省略對氧化物絕緣膜480引入氧431的製程。
此外，對平坦化處理沒有特別的限制，可以使用拋光處理(例如，化學機械拋光法(Chemical Mechanical Polishing：CMP))、乾蝕刻處理及電漿處理。
接著，在氧化物絕緣膜436上形成氧化物半導體膜403。作為用於氧化物半導體膜403的材料，可以使用：二元金屬氧化物的In-Zn類氧化物、In-Mg類氧化物、In- Ga類氧化物；三元金屬氧化物的In-Ga-Zn類氧化物(也稱為IGZO)、In-Sn-Zn類氧化物、In-Hf-Zn類氧化物、In-La-Zn類氧化物、In-Ce-Zn類氧化物、In-Pr-Zn類氧化物、In-Nd-Zn類氧化物、In-Sm-Zn類氧化物、In-Eu-Zn類氧化物、In-Gd-Zn類氧化物、In-Tb-Zn類氧化物、In-Dy-Zn類氧化物、In-Ho-Zn類氧化物、In-Er-Zn類氧化物、In-Tm-Zn類氧化物、In-Yb-Zn類氧化物、In-Lu-Zn類氧化物；四元金屬氧化物的In-Sn-Ga-Zn類氧化物、In-Hf-Ga-Zn類氧化物、In-Sn-Al-Zn類氧化物、In-Sn-Hf-Zn類氧化物。
注意，在此，例如，In-Ga-Zn類氧化物是指包含In、Ga和Zn的氧化物，對In、Ga、Zn的比例沒有限制。此外，也可以包含In、Ga和Zn以外的金屬元素。
在本實施例中，作為用來藉由濺射法形成氧化物半導體膜403的靶材，使用組成為In：Ga：Zn=3：1：2[原子數比]的氧化物靶材，來形成厚度等於或大於5 nm且等於或小於30 nm的In-Ga-Zn類氧化物膜(IGZO膜)。
此外，金屬氧化物靶材的相對密度(填充因子)為大於或等於90%且小於或等於100%，較佳為大於或等於95%且小於或等於99.9%。藉由使用高填充因子的金屬氧化物靶材，可以使所形成的氧化物半導體膜成為緻密的膜。
作為在形成氧化物半導體膜403時使用的濺射氣體，較佳為使用去除了氫、水、羥基或氫化物等雜質的高純度 氣體。
在保持為減壓狀態的成膜室中保持基板。而且，一邊去除殘留在成膜室中的水分，一邊引入去除了氫及水分的濺射氣體，並使用上述靶材來在氧化物絕緣膜436上形成氧化物半導體膜403。較佳為使用吸附型真空泵，例如，低溫泵、離子泵、鈦昇華泵來去除殘留在成膜室中的水分。另外，作為排氣裝置，也可以使用配備有冷阱的渦輪分子泵。在使用低溫泵來進行排氣的成膜室中，例如由於氫原子或水(H2O)等含有氫原子的化合物(更佳為含有碳原子的化合物)等被排出，因此可以降低在該成膜室中形成的氧化物半導體膜403所包括的雜質的濃度。
藉由對膜狀的氧化物半導體膜進行光微影製程而加工為島狀可以形成氧化物半導體膜403。
另外，也可以藉由噴墨法形成用於形成島狀氧化物半導體膜403的光阻遮罩。在藉由噴墨法形成光阻遮罩時不需要光遮罩，由此可以降低製造成本。
另外，較佳的是氧化物半導體膜403為幾乎不含有銅等雜質的被高度純化的氧化物半導體膜。在電晶體440a的製程中，較佳的是適當地選擇這些雜質不會混入或附著於氧化物半導體膜403表面的製程。在這些雜質附著於氧化物半導體膜403表面的情況下，較佳的是藉由進行將氧化物半導體膜403表面暴露於草酸或稀氫氟酸等的處理或者進行電漿處理(N2O電漿處理等)來去除氧化物半導體膜403表面的雜質。明確而言，氧化物半導體膜403的銅 濃度為低於或等於1×1018 atoms/cm3，較佳為低於或等於1×1017 atoms/cm3。
此外，也可以對氧化物半導體膜403進行熱處理以促進從氧化物絕緣膜436供應氧。
接著，形成電連接於氧化物半導體膜403的源極電極層405a、汲極電極層405b。可以使用源極電極層405a、汲極電極層405b使電晶體與其他電晶體或元件連接來構成各種電路。
源極電極層405a、汲極電極層405b例如可以利用濺射法、蒸鍍法等形成導電膜，利用蝕刻法加工該導電膜來形成。
作為用於源極電極層405a及汲極電極層405b的導電膜，例如可以使用含有選自Al、Cr、Cu、Ta、Ti、Mo、W中的元素的金屬膜或以上述元素為成分的金屬氮化物膜(氮化鈦膜、氮化鉬膜、氮化鎢膜)等。
在本實施例中，使用單層鎢膜，在鎢膜上形成光阻遮罩，進行去除到鎢膜的厚度的一半左右並部分地薄膜化的第一蝕刻，對光阻遮罩進行灰化而使光阻遮罩的面積縮小，然後，使用縮小了的光阻遮罩進行第二蝕刻，分別形成圖1D所示的剖面形狀，即具有突出部的源極電極層405a及具有突出部的汲極電極層405b。
接著，去除縮小了的光阻遮罩。這個步驟的剖面圖相當於圖1D。
接著，形成覆蓋氧化物半導體膜403、源極電極層 405a及汲極電極層405b的閘極絕緣膜402。
將閘極絕緣膜402的厚度例如設定為大於或等於1 nm且小於或等於20 nm，並可以適當地利用濺射法、MBE法、CVD法、脈衝雷射沉積法、ALD法等。另外，還可以使用在大致垂直於濺射靶材表面的方向上設置有多個基板表面的狀態下進行成膜的濺射裝置形成閘極絕緣膜402。
閘極絕緣膜402可以使用如下材料形成：氧化矽膜；氧化鎵膜；氧化鎵鋅膜；Ga2O3(Gd2O3)膜；氧化鋅膜；氧化鋁膜；氮化矽膜；氮氧化矽膜；氮氧化鋁膜；氮化矽氧化物膜。此外，作為閘極絕緣膜402的其他材料也可以使用具有絕緣性的In-Ga-Zn類氧化物膜。具有絕緣性的In-Ga-Zn類氧化物膜在如下條件下形成即可：使用In：Ga：Zn=1：3：2[原子數比]的氧化物靶材；將基板溫度設定為室溫；作為濺射氣體使用氬或氬及氧的混合氣體。
在本實施例中，作為閘極絕緣膜402使用利用濺射法形成的氧化鎵膜。由於將氧化鎵膜用於閘極絕緣膜402，包含與氧化物半導體膜403同一的構成材料，所以可以使氧化物半導體膜的介面狀態良好，從而可以賦予穩定的電特性。
接著，在閘極絕緣膜402上利用濺射法、蒸鍍法等形成導電膜，對該導電膜進行蝕刻來形成閘極電極層401a、401b。
閘極電極層401a、401b可以使用鉬、鈦、鉭、鎢、 鋁、銅、鉻、釹、鈧等的金屬材料或以這些材料為主要成分的合金材料形成。此外，作為閘極電極層401a、401b，可以使用以摻雜有磷等雜質元素的多晶矽膜為代表的半導體膜、鎳矽化物等矽化物膜。閘極電極層401a、401b可以是單層結構或疊層結構。
在本實施例中，作為接觸於閘極絕緣膜402上的閘極電極層401a，使用包含氮的金屬氧化物膜(包含氮的In-Ga-Zn類氧化物膜)，在其上使用鎢膜形成閘極電極層401b。藉由將包含氮的金屬氧化物膜用於閘極電極層401a，可以使電晶體的臨界電壓向正方向漂移。
藉由上述製程，可以製造本實施例的電晶體440a(參照圖2A)。電晶體440a是頂閘極式電晶體的一個例子，圖2A是電晶體440a的通道長度方向的剖面圖。
此外，設置在包括氧過剩區域481的氧化物絕緣膜436中的導電層491隔著通道形成區域與閘極電極層401a、401b重疊，並控制電晶體440a的電特性。
可以將導電層491用作控制電晶體440a的電特性的第二閘極電極層(所謂背閘極)。例如，藉由將導電層491的電位設定為GND(或固定電位)，可以使電晶體440a的臨界電壓進一步向正方向漂移，還可以實現常關式電晶體。
此外，閘極電極層401a、401b與源極電極層405a及汲極電極層405b的一部分重疊。源極電極層405a的突出部(或汲極電極層405b的突出部)由於為可以提高閘極 絕緣膜402的覆蓋性的形狀，所以有緩和電場集中的效果，並有助於電晶體的電特性的提高及可靠性的提高。
接著，形成覆蓋閘極電極層401a、401b的絕緣膜407(參照圖2B)。該絕緣膜407用作防止從氧化物半導體膜403或閘極絕緣膜402釋放氧的功能高的障壁膜(保護膜)。
用作障壁膜的絕緣膜407較佳為能夠防止向氧化物半導體膜403進入氫、水分等雜質的緻密的膜。
作為用作障壁膜的絕緣膜407，例如可以使用氧化鎵膜、氧化鎵鋅膜、Ga2O3(Gd2O3)膜、氧化矽膜、氮氧化矽膜、氧化鋁膜、氮氧化鋁膜、氮化矽膜、氮化鋁膜、氮化矽氧化物膜、氮化鋁氧化物膜、氧化鋅膜等無機絕緣膜，也可以為單層或疊層。用作障壁膜的絕緣膜407可以利用電漿CVD法、濺射法、使用成膜氣體的CVD法或MBE法形成。
接著，在絕緣膜407上形成層間絕緣膜485。層間絕緣膜485可以使用氧化矽膜、氮氧化矽膜、氧化鋁膜、氮氧化鋁膜、氮化矽膜、氮化鋁膜、氮化矽氧化物膜、氮化鋁氧化物膜、氧化鎵膜、氧化鎵鋅膜等無機絕緣膜，並且可以使用它們的單層或疊層。
而且，在層間絕緣膜485中形成嵌入佈線的步驟的剖面圖相當於圖2C。在層間絕緣膜485中形成到達源極電極層405a的接觸孔，形成第一阻擋金屬膜486，在其上形成用於形成低電阻導電層487的銅或銅合金膜。為了平 坦化進行拋光，為了保護露出的低電阻導電層487，形成第二阻擋金屬膜488。嵌入佈線包括第一阻擋金屬膜486、第二阻擋金屬膜488以及由第一阻擋金屬膜486及第二阻擋金屬膜488圍繞的低電阻導電層487。
第一阻擋金屬膜486及第二阻擋金屬膜488使用抑制包含在低電阻導電層487中的銅的擴散的導電材料即可，例如，使用氮化鉭膜、氮化鉬膜、氮化鎢膜等。
藉由上述製程，在電晶體440a上還可以形成其他半導體元件或佈線等來形成具有多層結構的半導體裝置。另外，設置在電晶體440a上的其他半導體元件或佈線等可以電連接於嵌入佈線。
此外，本實施例所示的電晶體440a的剖面結構只是一個例子而已，只要源極電極層405a及汲極電極層405b的剖面形狀相同，就沒有特別的限制。另外，作為電晶體440a示出MOSFET，作為電晶體440a也可以使用IGBT(絕緣閘雙極型電晶體：Insulated Gate Bipolar Transistor)、MESFET(金屬半導體場效應電晶體：Metal Semiconductor Field Effect Transistor)等。注意，當作為電晶體440a使用IGBT時，源極電極層相當於射極端子，汲極電極層相當於集極端子。以下示出其他電晶體的剖面結構的一個例子。
在圖3A所示的電晶體440b中，不與源極電極層405a及汲極電極層405b重疊且與導電層491重疊的氧化物半導體膜403的區域的厚度比與源極電極層405a及汲 極電極層405b重疊的氧化物半導體膜403的區域的厚度薄。除了在通道形成區域中具有凹部的結構以外，都與圖2B的結構同一，所以在此省略詳細說明。
圖3A所示的電晶體440b的氧化物半導體膜403的形成方法採用如下方法即可：在形成源極電極層405a及汲極電極層405b之後，將源極電極層405a及汲極電極層405b用作遮罩進行蝕刻。如圖3A所示，當在通道形成區域中具有凹部時，可以實現有可能發生在源極電極層405a與汲極電極層405b之間的電場集中的緩和。
此外，在圖3B所示的電晶體440c中，在第一氧化物半導體膜403a上形成與第一氧化物半導體膜403a的組成不同的第二氧化物半導體膜403b，該第二氧化物半導體膜403b具有凹部。除了氧化物半導體膜為疊層結構以外，與圖3A的結構同一，所以在此省略詳細說明。
作為第一氧化物半導體膜403a，使用藉由使用In：Ga：Zn=3：1：2的原子數比的靶材形成的In-Ga-Zn類氧化物膜。第一氧化物半導體膜403a為在原子數比上In比Ga及Zn多的半導體膜即可。作為第二氧化物半導體膜403b，使用藉由使用In：Ga：Zn=1：1：1的原子數比的靶材形成的In-Ga-Zn類氧化物膜。
當使用組成彼此不同的氧化物半導體膜的疊層時，以疊層的下層即本實施例中的第一氧化物半導體膜403a不露出到凹部的底面的方式殘留疊層的上層。
圖3B所示的電晶體440c由於通道形成區域使用藉由 使用In：Ga：Zn=3：1：2的原子數比的靶材形成的In-Ga-Zn類氧化物膜，所以可以提高場效應遷移率。
此外，在圖3C所示的電晶體440d中，在氧化物絕緣膜493與氧化物半導體膜的疊層之間設置包含氧化鎵的絕緣膜437，導電層492配置在不與通道形成區域重疊的位置上。此外，包含氧化鎵的絕緣膜437進行對氧化物半導體膜的疊層的氧供應，該絕緣膜437具有超過化學計量組成的氧存在的氧過剩區域。因此，不對氧化物絕緣膜493進行氧摻雜處理。除了這些不同點以外，都與圖3B同一，所以在此省略詳細說明。
當在剛製造電晶體440d之後的步驟電晶體的臨界電壓向正值方向進一步漂移，實現常關型電晶體時，如圖3C所示，導電層492也可以不與通道形成區域重疊。此外，當在電路的結構上不需要常關型電晶體時，也可以只將該電晶體用作常開型(normally-on)電晶體。
此外，包含氧化鎵的絕緣膜437可以與氧化物半導體膜的疊層同一的光遮罩進行蝕刻，俯視時的圖案形狀與氧化物半導體膜的疊層相同。因此，可以在使用與圖3B相等的遮罩數的情況下獲得圖3C的結構。
此外，在電晶體440d中，當作為閘極絕緣膜402使用包含氧化鎵的絕緣膜時，氧化物半導體膜的疊層可以具有以接觸於其上下的方式由包含氧化鎵的絕緣膜夾住的結構。包含氧化鎵的絕緣膜用作防止氧從氧化物半導體膜的疊層脫離且對氧化物半導體膜的疊層供應氧的有效的氧供 應層。此外，由於配置在氧化物半導體膜上下的絕緣膜中，包含與氧化物半導體膜同一的構成材料，所以可以使氧化物半導體膜的介面狀態良好，從而可以賦予穩定的電特性。
此外，雖然圖2B、圖3A、圖3B及圖3C所示的電晶體具有其一部分彼此不同的結構，但是沒有特別的限制，可以採用各種各樣的組合。例如，可以採用如下電晶體結構：組合圖2B所示的平坦的氧化物半導體膜403與圖3C所示的包含氧化鎵的絕緣膜437，而在包含氧化鎵的絕緣膜437上具有平坦的氧化物半導體膜403。
實施例2
在本實施例中，以下示出降低形成在閘極電極層、閘極絕緣膜、隔著閘極絕緣膜重疊於閘極電極層的源極電極層之間的寄生電容以及形成在閘極電極層、閘極絕緣膜、隔著閘極絕緣膜重疊於閘極電極層的汲極電極層之間的寄生電容的電晶體的製造方法的一個例子。此外，本實施例的製程與實施例1的中途的製程同一，所以省略該同一部分的詳細說明。
首先，進行到與實施例1所示的圖1C同一的步驟的製程。首先，在基板400上形成導電層491，形成包括氧過剩區域481的氧化物絕緣膜436。該步驟的剖面圖是圖4A。注意，圖1C與圖4A同一。
接著，在氧化物絕緣膜436上形成第一氧化物半導體 膜403a，並且在第一氧化物半導體膜403a上形成第二氧化物半導體膜403b。在形成第一氧化物半導體膜403a之後，以不接觸於大氣的方式連續形成第二氧化物半導體膜403b。
作為第一氧化物半導體膜403a，使用藉由使用In：Ga：Zn=3：1：2的原子數比的靶材形成的In-Ga-Zn類氧化物膜。此外，第一氧化物半導體膜403a為在原子數比上In比Ga及Zn多的半導體膜即可。此外，作為第二氧化物半導體膜403b，使用藉由使用In：Ga：Zn=1：1：1的原子數比的靶材形成的In-Ga-Zn類氧化物膜。
接著，利用光微影製程將上述氧化物半導體膜加工為島狀氧化物半導體膜。然後，利用濺射法、蒸鍍法等形成導電膜。
接著，在導電膜上形成光阻遮罩408a、408b，進行去除導電膜的厚度的一半左右並部分地薄膜化的蝕刻。因此，形成其一部分被薄膜化的導電膜406。這個步驟的剖面圖相當於圖4B。
接著，在去除光阻遮罩408a、408b之後，在其一部分被薄膜化的導電膜406上形成保護層409(參照圖4C)。該保護層409是設置用來當後面對閘極絕緣膜402進行蝕刻時保護導電膜的一部分的膜，使用氧化矽膜、氮氧化矽膜、氧化鋁膜、氮氧化鋁膜、氮化矽膜、氮化鋁膜、氮化矽氧化物膜、氮化鋁氧化物膜等。注意，保護層409使用與閘極絕緣膜402不同的材料，該材料較佳為對 保護層409的閘極絕緣膜402的蝕刻率大的材料。在本實施例中使用利用濺射法得到的氧化矽膜。
接著，在保護層409上形成光阻遮罩，形成圖4D所示的剖面形狀，即分別形成具有突出部的源極電極層405a及具有突出部的汲極電極層405b。當形成該源極電極層405a及汲極電極層405b時保護層409也被蝕刻，形成與源極電極層405a上接觸並與其重疊的第一保護層410a以及與汲極電極層405b上接觸並與其重疊的第二保護層410b。去除了光阻遮罩的步驟的剖面圖是圖4D。
接著，形成覆蓋第一氧化物半導體膜403a、第二氧化物半導體膜403b、第一保護層410a及第二保護層410b的閘極絕緣膜402。在本實施例中，作為閘極絕緣膜402的材料，使用包含氧化鎵的膜，典型為氧化鎵膜。包含氧化鎵的膜即使其厚度較薄即為20 nm或較薄，並在後面的製程中利用濺射法等形成包含氮的金屬氧化物膜，也有防止氮等雜質當成膜時或之後進入到下方的第一氧化物半導體膜403a、第二氧化物半導體膜403b的效果。
接著，在閘極絕緣膜402上利用濺射法、蒸鍍法等形成導電膜。對該導電膜進行蝕刻來形成閘極電極層401a、401b。然後，將閘極電極層401a、401b用作遮罩去除閘極絕緣膜402的一部分。當去除閘極絕緣膜402的一部分時，將第一保護層410a及第二保護層410b用作蝕刻停止層，保護源極電極層405a及汲極電極層405b以免受到蝕刻處理。
在本實施例中，作為接觸於閘極絕緣膜402上的閘極電極層401a，使用包含氮的金屬氧化物膜(包含氮的In-Ga-Zn類氧化物膜)，在其上使用鎢膜形成閘極電極層401b。
藉由上述製程，可以製造本實施例的電晶體441a。最後，以覆蓋閘極電極層401a、401b的方式形成接觸於第一保護層410a及第二保護層410b的絕緣膜407(參照圖4E)。該絕緣膜407用作防止從第一氧化物半導體膜403a、第二氧化物半導體膜403b或閘極絕緣膜402釋放氧的功能高的障壁膜。電晶體441a是頂閘極式電晶體的一個例子，圖4E是電晶體441a的通道長度方向的剖面圖。
在圖4E所示的電晶體441a中，雖然閘極電極層401a、401b重疊於源極電極層405a及汲極電極層405b的一部分，但是由於以接觸於源極電極層405a上的方式設置第一保護層410a，且以接觸於源極電極層405b上的方式設置第二保護層410b，所以與實施例1所示的電晶體440a相比，降低該部分的寄生電容。
此外，本實施例所示的電晶體441a的剖面結構只是一個例子而已，只要源極電極層405a及汲極電極層405b的剖面形狀相同，就沒有特別的限制。以下示出其他電晶體的剖面結構的一個例子。
圖5A所示的電晶體441b是在氧化物絕緣膜436與第一氧化物半導體膜403a之間設置包含氧化鎵的絕緣膜 438的例子。
圖5A所示的電晶體441b包括也接觸於源極電極層405a及汲極電極層405b的下面的包含氧化鎵的絕緣膜438。包含氧化鎵的絕緣膜438也用作當蝕刻閘極絕緣膜402時保護氧化物絕緣膜436的蝕刻停止層。而且，在電晶體的周邊區域，絕緣膜407與包含氧化鎵的絕緣膜438接觸。
除了在氧化物絕緣膜436與第一氧化物半導體膜403a之間包括包含氧化鎵的絕緣膜438的結構以外，圖5A與圖4E同一，所以在此省略詳細說明。
此外，圖5B所示的電晶體441c是如下結構的例子：在氧化物絕緣膜436與第一氧化物半導體膜403a之間設置包含氧化鎵的絕緣膜438，絕緣膜438的一部分接觸於閘極絕緣膜402。除了閘極絕緣膜402的頂面形狀不同以外與圖5A同一，所以在此省略詳細說明。
電晶體441c是如下結構：由於閘極絕緣膜402為包含氧化鎵的絕緣膜，所以由包含氧化鎵的絕緣膜覆蓋第一氧化物半導體膜403a、第二氧化物半導體膜403b、源極電極層405a及汲極電極層405b。因此，防止氧從氧化物半導體膜的疊層周圍脫離。
此外，在圖5C所示的電晶體441d中，在絕緣膜434與第一氧化物半導體膜403a之間設置包含氧化鎵的絕緣膜437，在第一氧化物半導體膜403a上形成與第一氧化物半導體膜403a的組成不同的第二氧化物半導體膜403b 而成疊層結構，該第二氧化物半導體膜403b具有凹部。此外，由於具有超過化學計量組成的氧存在的氧過剩區域的包含氧化鎵的絕緣膜437進行對氧化物半導體膜的疊層的氧供應，所以不對氧化物絕緣膜435進行氧摻雜處理。另外，形成有覆蓋導電層491的絕緣膜434，對氧化物絕緣膜435進行拋光，使絕緣膜434的一部分被露出，設置有重疊於該被露出部分上的包含氧化鎵的絕緣膜437。
絕緣膜434是障壁膜，並使用氧化鋁膜、氮氧化鋁膜、氮化矽膜、氮化鋁膜、氮化矽氧化物膜、氮化鋁氧化物膜、氧化鎵膜、氧化鎵鋅膜等無機絕緣膜。
絕緣膜434為利用電漿CVD法獲得的氧化矽膜、氮氧化矽膜。
圖5C所示的電晶體441d除了包括包含氧化鎵的絕緣膜437、具有凹部的第二氧化物半導體膜403b及絕緣膜434以及不進行氧摻雜處理以外與圖5A同一，所以在此省略詳細說明。
此外，圖6A所示的電晶體441e除了第二氧化物半導體膜403b的頂面平坦以外與圖5C同一，所以在此省略詳細說明。
此外，圖6B示出電晶體441e的俯視圖的一個例子。沿圖6B中的虛線A-B切斷的剖面相當於圖6A。如圖6B所示，第二氧化物半導體膜403b的周邊由源極電極層405a或汲極電極層405b覆蓋，以及以覆蓋不由源極電極層405a或汲極電極層405b覆蓋的區域的第二氧化物半導 體膜403b的方式設置閘極電極層401b。所以當蝕刻閘極電極層401b時沒有第二氧化物半導體膜403b露出的部分。此外，如圖6A所示，源極電極層405a的頂面由第一保護層410a覆蓋且汲極電極層405b的頂面由第二保護層410b覆蓋；所以當蝕刻閘極電極層401b時，不去除源極電極層405a及汲極電極層405b。
此外，雖然圖4E、圖5A、圖5B、圖5C及圖6A所示的電晶體具有其一部分彼此不同的結構，但是沒有特別的限制，可以採用各式各樣的組合。
本實施例與實施例1自由組合。
在本實施例中，不用置疑的是使用相同元件符號說明以及與實施例1同一的部分，並使用同一材料。
實施例3
在本實施例中，參照圖7A和圖7B說明使用實施例1或實施例2所示的電晶體的半導體裝置的例子。
圖7A和圖7B所示的半導體裝置在其下部具有使用第一半導體材料的電晶體740、750，並在其上部具有使用第二半導體材料的電晶體610。電晶體610是具有與實施例2所示的電晶體441e同樣的結構的例子。此外，與圖6A和圖6B相同的部分使用相同元件符號說明。另外，圖7B是相當於圖7A的半導體裝置的電路圖。
在此，第一半導體材料和第二半導體材料較佳地為具有不同能帶間隙的材料。例如，可以將氧化物半導體以外 的半導體材料(矽等)用於第一半導體材料，並且可以將氧化物半導體用於第二半導體材料。使用矽等的材料的電晶體可以容易進行高速工作。另一方面，使用氧化物半導體的電晶體利用其特性而可以長時間地保持電荷。
作為用於半導體裝置的基板可以使用由矽或碳化矽等構成的單晶半導體基板、多晶半導體基板、由矽鍺等構成的化合物半導體基板、SOI(Silicon On Insulator：絕緣體上矽)基板等，電晶體的通道形成區域可以形成在半導體基板中或在半導體基板上。圖7A所示的半導體裝置是在半導體基板中形成通道形成區域來製造下部的電晶體的例子。
在圖7A所示的半導體裝置中，使用單晶矽基板作為基板700，在該單晶矽基板上形成電晶體740、電晶體750。使用單晶矽作為第一半導體材料。電晶體740是n通道型電晶體，電晶體750是p通道型電晶體，電晶體740及電晶體750形成彼此電連接的CMOS(互補金屬氧化物半導體：Complementary Metal Oxide Semiconductor)電路760。
在本實施例中，由於使用具有p型導電性的單晶矽基板作為基板700，所以對p通道型電晶體的電晶體750的形成區域添加賦予n型的導電性的雜質元素形成n阱。電晶體750的通道形成區域753形成在n阱中。作為賦予n型的導電性的雜質元素，可以使用磷(P)和砷(As)等。
在此，不對n通道型電晶體的電晶體740的形成區域添加賦予p型的導電性的雜質元素；然而p阱可以藉由添加賦予p型的導電性的雜質元素形成。作為賦予p型的導電性的雜質元素，可以使用硼(B)、鋁(Al)、鎵(Ga)等。
另一方面，當使用具有n型導電性的單晶矽基板時，也可以添加賦予p型的的導電性雜質元素形成p阱。
電晶體740包括通道形成區域743、用作LDD(Lightly Doped Drain：輕摻雜汲極)區域或擴展區域(extension region)的n型雜質區域744、用作源極區或汲極區的n型雜質區域745、閘極絕緣膜742以及閘極電極層741。此外，n型雜質區域745的雜質濃度比n型雜質區域744高。在閘極電極層741的側面設置有側壁絕緣層746。將閘極電極層741及側壁絕緣層746用作遮罩，可以以自對準的方式形成雜質濃度彼此不同的n型雜質區域744、n型雜質區域745。
電晶體750包括通道形成區域753、用作LDD區域或擴展區域的p型雜質區域754、用作源極區或汲極區的p型雜質區域755、閘極絕緣膜752以及閘極電極層751。此外，p型雜質區域755的雜質濃度比p型雜質區域754高。在閘極電極層751的側面設置有側壁絕緣層756。將閘極電極層751及側壁絕緣層756用作遮罩，可以以自對準的方式形成雜質濃度彼此不同的p型雜質區域754、p型雜質區域755。
在基板700中，電晶體740及電晶體750由元件分離 區域789分離。在電晶體740及電晶體750上層疊有絕緣膜788及絕緣膜687。在絕緣膜687上包括藉由形成在絕緣膜788及絕緣膜687中的開口與n型雜質區域745電連接的佈線層647、藉由形成在絕緣膜788及絕緣膜687中的開口與p型雜質區域755電連接的佈線層657。在絕緣膜687上形成有使電晶體740與電晶體750電連接的佈線層748。佈線層748在形成在絕緣膜788及絕緣膜687中的到達n型雜質區域745的開口中與n型雜質區域745電連接。此外，佈線層748在形成在絕緣膜788及絕緣膜687中的到達p型雜質區域755的開口中與p型雜質區域755電連接。
在絕緣膜687、佈線層647、佈線層748及佈線層657上設置有絕緣膜686。在絕緣膜686上形成有佈線層658。佈線層658藉由形成在絕緣膜788、絕緣膜687、絕緣膜686中的開口與閘極佈線電連接。閘極佈線形成在閘極絕緣膜742及通道形成區域753上。閘極佈線分支而成為閘極電極層741及閘極電極層751。
此外，本實施例的半導體裝置不侷限於圖7A所示的結構。作為電晶體740、750也可以使用具有矽化物(silicide)的電晶體或沒有側壁絕緣層的電晶體。當採用矽化物的結構時，可以使源極區及汲極區進一步低電阻化，並可以實現半導體裝置的高速化。此外，由於該半導體裝置可以在低電壓下能夠工作，所以可以降低半導體裝置的耗電量。
接著，說明設置在圖7A和圖7B的半導體裝置中的下部的電晶體上的上部的元件結構。
在絕緣膜686及佈線層658上層疊有絕緣膜684。在絕緣膜684上形成有導電層491及佈線層692。設置覆蓋導電層491及佈線層692的絕緣膜434，在其上設置有氧化物絕緣膜435。在氧化物絕緣膜435上具有包含氧化鎵的絕緣膜437，在包含氧化鎵的絕緣膜437上具有第一氧化物半導體膜403a，在第一氧化物半導體膜403a上具有與第一氧化物半導體膜403a的組成不同的第二氧化物半導體膜403b。而且，在第二氧化物半導體膜403b上包括具有突出部的源極電極層405a及具有突出部的汲極電極層405b，並包括與源極電極層405a上接觸並與其重疊的第一保護層410a及與汲極電極層405b上接觸並與其重疊的第二保護層410b。以接觸於第二氧化物半導體膜403b中的不與源極電極層405a及汲極電極層405b重疊的區域(通道形成區域)上的方式包括閘極絕緣膜402，在其上設置有閘極電極層401a、401b。
此外，在絕緣膜435上在與電晶體610同一的製程中形成電容元件690。電容元件690是如下電容元件：將源極電極層405a用作一方的電極，將電容電極層693a、693b用作另一方的電極。將設置在源極電極層405a與電容電極層693a、693b之間的第一保護層410a、在與閘極絕緣膜402同一製程中形成的絕緣膜682用作電介質。此外，電容電極層693a、693b在與閘極電極層401a、401b 同一製程中形成。
將導電層491的電位設定為GND(或固定電位)來使導電層491用作控制電晶體610的電特性的背閘極。此外，導電層491也具有遮蔽靜電的靜電遮蔽功能。注意，在不需要使用導電層491控制電晶體610的臨界電壓來實現常關型電晶體的情況下，也可以不設置導電層491。此外，在作為某個特定的電路的一部分使用電晶體610的情況下，若設置導電層491有可能發生故障，不需要在該電路中設置導電層491。
佈線層692藉由形成在絕緣膜684中的開口與佈線層658電連接。在本實施例中，絕緣膜684是被實施了利用CMP法的平坦化處理的例子。
絕緣膜434在半導體裝置的下部與上部之間，為了防止引起上部的電晶體610的電特性的劣化或變動的氫等雜質從下部進入到上部，絕緣膜434用作障壁膜。因此，作為絕緣膜434較佳地為使用具有遮蔽雜質等的高功能的緻密的無機絕緣膜(例如，氧化鋁膜、氮化矽膜等)。
電晶體610根據實施例2所示的製造方法製造可以與電晶體441e同樣地製造。簡單地說明電晶體610的製造方法。
在設置在電晶體740及電晶體750上的絕緣膜684上形成導電層491及佈線層692。
接著，形成覆蓋導電層491及佈線層692的絕緣膜434。
接著，在絕緣膜434上形成在其表面上具有反映導電層491及佈線層692的形狀的凸部的氧化物絕緣膜。然後，對氧化物絕緣膜進行CMP處理，選擇性地去除導電層491及佈線層692上的氧化物絕緣膜來使其表面平坦化，從而形成平坦化了的氧化物絕緣膜435。
接著，選擇性地去除形成在佈線層692的頂面的絕緣膜434的一部分形成使佈線層692的頂面露出的開口。
接著，利用濺射法以不接觸於大氣的方式連續形成包含氧化鎵的絕緣膜437、第一氧化物半導體膜403a、第二氧化物半導體膜403b，以及使用一個光遮罩選擇性地進行蝕刻。
作為包含氧化鎵的絕緣膜437，使用氧化鎵膜。此外，第一氧化物半導體膜403a在氧氛圍(氧：100%)下使用組成為In：Ga：Zn=3：1：2[原子數比]的氧化物靶材形成，使膜中包括如下結晶部，即c軸在平行於膜的被形成面的法線向量或表面的法線向量的方向上一致，在從垂直於ab面的方向看時具有三角形或六角形的原子排列，且在從垂直於c軸的方向看時，金屬原子排列為層狀或者金屬原子和氧原子排列為層狀的結晶部，形成所謂CAAC-OS膜。此外，第二氧化物半導體膜403b在氧氛圍(氧：100%)下使用In：Ga：Zn=1：1：1[原子數比]的氧化物靶材形成，形成CAAC-OS膜。此外，最後完成電晶體時的第一氧化物半導體膜403a和第二氧化物半導體膜403b的厚度的總和為大於或等於5 nm且小於或等於 10 nm。注意，在本實施例中示出形成剛成膜之後已具有結晶部的氧化物半導體膜的例子，但是也可以在成膜之後進行加熱處理來形成結晶部。
在第二氧化物半導體膜403b上利用濺射法等形成導電膜，在其上形成氧化矽膜。接著，在氧化矽膜上形成光阻遮罩，進行第一蝕刻以去除氧化矽膜的厚度的一半左右，所以部分的氧化矽膜有較小的厚度。對光阻遮罩進行灰化而使光阻遮罩的面積縮小，然後，使用縮小了的光阻遮罩進行第二蝕刻，形成具有突出部的源極電極層405a及具有突出部的汲極電極層405b。此外，在源極電極層405a中的厚度厚的區域上殘留有第一保護層410a，在汲極電極層405b中的厚度厚的區域上殘留有第二保護層410b。此外，源極電極層405a藉由絕緣膜434的開口與佈線層692電連接。
接著，第二氧化物半導體膜403b、第一保護層410a及第二保護層410b上形成閘極絕緣膜402。在本實施例中，作為閘極絕緣膜402的材料，使用氧化鎵膜。
接著，在閘極絕緣膜402上利用濺射法、蒸鍍法等形成導電膜。對該導電膜進行蝕刻來形成閘極電極層401a、401b、電容電極層693a、693b。然後，將閘極電極層401a、401b用作遮罩去除閘極絕緣膜402的一部分。另外，在同一製程中將電容電極層693a、693b用作遮罩去除閘極絕緣膜402的一部分來形成絕緣膜682。此外，當去除氧化鎵膜的閘極絕緣膜402的一部分時，將氧化矽 膜的第一保護層410a及第二保護層410b用作蝕刻停止層，保護源極電極層405a及汲極電極層405b以免受到蝕刻處理。
藉由上述製程形成電晶體610及電容元件690。由於以接觸於由氧化鎵膜形成的絕緣膜437上的方式形成第一氧化物半導體膜403a，以接觸於第二氧化物半導體膜403b上的方式形成由氧化鎵膜形成的閘極絕緣膜402，所以可以對第一氧化物半導體膜403a及第二氧化物半導體膜403b高效地供應氧。此外，借助於由氧化鎵膜形成的絕緣膜437及由氧化鎵膜形成的閘極絕緣膜402可以抑制不必要的氧的釋放，可以使第一氧化物半導體膜403a保持為氧過剩狀態。由此，在電晶體610中，可以高效地填充第一氧化物半導體膜403a中及在絕緣膜437以及第一氧化物半導體膜403a間介面的氧缺陷。由氧化鎵膜形成的閘極絕緣膜402即使其厚度較薄即20 nm或以下，並在後面的製程中利用濺射法等形成包含氮的金屬氧化物膜，也有防止氮等雜質當成膜時或之後進入到下方的第二氧化物半導體膜403b的效果。
接著，在電晶體610及電容元件690上形成絕緣膜407及層間絕緣膜485。這個步驟的剖面圖相當於圖7A。再者，如實施例1所示，也可以在層間絕緣膜485中形成嵌入佈線，在嵌入佈線上方形成其他半導體元件或佈線等來製造具有多層結構的半導體裝置。
本實施例可以與實施例1或實施例2自由組合。
實施例4
作為使用實施例1或實施例2所示的電晶體的半導體裝置的其他例子，在圖8A中示出邏輯電路的NOR型電路的剖面圖的一個例子。圖8B是對應於圖8A的NOR型電路的電路圖，圖8C是NAND型電路的電路圖。
在圖8A及圖8B所示的NOR型電路中，作為p通道型電晶體的電晶體801、802是具有與圖7A及圖7B所示的電晶體750同樣的結構的將單晶矽基板用於通道形成區域的電晶體。作為n通道型電晶體的電晶體803、804是具有與圖7A及圖7B所示的電晶體610及實施例1所示的電晶體441e同樣的結構的將氧化物半導體膜用於通道形成區域的電晶體。
在圖8A及圖8B所示的NOR型電路中，電晶體803、804在隔著氧化物半導體膜重疊於閘極電極層的位置設置控制電晶體的電特性的導電層491。藉由控制該導電層的電位例如將該導電層的電位設定為GND，可以使電晶體803、804的臨界電壓進一步向正方向漂移，還可以實現常關型電晶體。本實施例是如下例子：在NOR型電路中，設置在電晶體803及電晶體804中的用作背閘極的該導電層彼此電連接。但是，不侷限於此，上述用作背閘極的導電層也可以分別獨立地被電控制。
圖8A所示的半導體裝置是如下例子：作為基板800使用單晶矽基板，在該單晶矽基板上形成電晶體802，在 電晶體802上層疊將氧化物半導體膜的疊層用於通道形成區域的電晶體803。
電晶體803的閘極電極層401a、401b與佈線層832電連接。此外，佈線層832與佈線層835電連接。另外，電晶體803的閘極電極層401a、401b與嵌入佈線電連接，嵌入佈線與導電層842電連接。注意，嵌入佈線包括第一阻擋金屬膜486、第二阻擋金屬膜488以及由第一阻擋金屬膜486與第二阻擋金屬膜488圍繞的低電阻導電層487。另外，由於在實施例1中示出嵌入佈線的製造方法，所以在此省略詳細說明。
佈線層832設置在形成在絕緣膜826及絕緣膜830中的開口中，佈線層835設置在形成在絕緣膜833中的開口中，導電層842設置在形成在絕緣膜434中的開口中。
電晶體802的電極層825藉由佈線層831及佈線層834與電晶體803的電極層845b電連接。佈線層831設置在形成在絕緣膜830中的開口中，佈線層834設置在形成在絕緣膜833中的開口中，電極層845b設置在形成在絕緣膜434中的開口中。此外，電極層845a或電極層845b是電晶體803的源極電極層或汲極電極層。
由於以接觸於由氧化鎵膜形成的絕緣膜437上的方式形成第一氧化物半導體膜403a，以接觸於第二氧化物半導體膜403b上的方式形成由氧化鎵膜形成的閘極絕緣膜402，所以可以對第一氧化物半導體膜403a及第二氧化物半導體膜403b高效地供應氧。此外，借助於由氧化鎵膜 形成的絕緣膜437及由氧化鎵膜形成的閘極絕緣膜402可以抑制不必要的氧的釋放，可以使第一氧化物半導體膜403a保持為氧過剩狀態。因此，在電晶體803中，可以高效地填充第一氧化物半導體膜403a中及絕緣膜437以及第一氧化物半導體膜403a之間介面的氧缺陷。電晶體804也可以具有與電晶體803同樣的結構，具有同樣的效果。
在圖8C所示的NAND型電路中，作為p通道型電晶體的電晶體811、814具有與圖7A及圖7B所示的電晶體750同樣的結構，作為n通道型電晶體的電晶體812、813使用具有與圖7A及圖7B所示的電晶體610同樣的結構的將氧化物半導體膜用於通道形成區域的電晶體。
在圖8C所示的NAND型電路中，電晶體812、813在隔著氧化物半導體膜重疊於閘極電極層的位置設置控制電晶體的電特性的導電層。藉由控制該導電層的電位例如將該導電層的電位設定為GND，可以使電晶體812、813的臨界電壓進一步向正方向漂移，還可以實現常關型電晶體。本實施例是如下例子：在NAND型電路中，設置在電晶體812及電晶體813中的用作背閘極的該導電層彼此電連接。但是，不侷限於此，上述用作背閘極的導電層也可以分別獨立地被電控制。
在本實施例所示的半導體裝置中，藉由應用將氧化物半導體用於其通道形成區域的關態電流(off-state current)極小的電晶體，可以充分降低耗電量。
藉由層疊使用彼此不同的半導體材料的半導體元件，可以提供實現微型化及高積體化且具有穩定的高電特性的半導體裝置及該半導體裝置的製造方法。
在本實施例中示出使用實施例1或實施例2所示的電晶體的NOR型電路和NAND型電路的例子，但是不侷限於此，也可以使用實施例1或實施例2所示的電晶體形成AND型電路或OR型電路等。例如，可以製造如下半導體裝置(記憶體裝置)，該半導體裝置使用實施例1或實施例2所示的電晶體，即使在沒有電力供應的情況下也能夠保持儲存資料，並且對寫入次數也沒有限制。
圖9示出半導體裝置的電路圖。
在圖9中，第一佈線(1st Line)與電晶體160的源極電極層電連接，第二佈線(2nd Line)與電晶體160的汲極電極層電連接。電晶體160可以使用本實施例所示的電晶體740、750、802。
另外，第三佈線(3rd Line)與電晶體162的源極電極層和汲極電極層中的一方電連接，第四佈線(4th Line)與電晶體162的閘極電極層電連接。並且，電晶體160的閘極電極層以及電晶體162的源極電極層和汲極電極層中的一方與電容元件164的一方的電極電連接，第五佈線(5th Line)與電容元件164的另一方的電極電連接。
電晶體162可以使用實施例1或實施例2所示的電晶體440a、440b、440c、440d、441a、441b、441c、441d、 441e的任一個結構。
在具有圖9所示的電路結構的半導體裝置中，藉由有效地利用可以保持電晶體160的閘極電極層的電位的特徵，如下所示那樣，可以進行資料的寫入、保持以及讀出。
對資料的寫入及保持進行說明。首先，將第四佈線的電位設定為使電晶體162成為導通狀態的電位，使電晶體162成為導通狀態。由此，對電晶體160的閘極電極層和電容元件164施加第三佈線的電位。也就是說，對電晶體160的閘極電極層施加規定的電荷(寫入)。在此，施加賦予兩種不同電位位準的電荷(以下，稱為低位準電荷、高位準電荷)中的任一種。然後，藉由將第四佈線的電位設定為使電晶體162成為截止狀態的電位，使電晶體162成為截止狀態，保持對電晶體160的閘極電極層施加的電荷(保持)。
因為電晶體162的關態電流極小，所以電晶體160的閘極電極層的電荷被長時間地保持。
接著，對資料的讀出進行說明。當在對第一佈線施加規定的電位(恆電位)的狀態下，對第五佈線施加適當的電位(讀出電位)時，第二佈線根據保持在電晶體160的閘極電極層的電荷量具有不同的電位。這是因為如下緣故：一般而言，在電晶體160為n通道型電晶體的情況下，對電晶體160的閘極電極層施加了高位準電荷時的外觀上的臨界值Vth_H低於對電晶體160的閘極電極層施加 了低位準電荷時的外觀上的臨界值Vth_L。在此，外觀上的臨界電壓是指為了使電晶體160成為“導通狀態”所需要的第五佈線的電位。因此，藉由將第五佈線的電位設定為Vth_H和Vth_L之間的電位V0，可以辨別施加到電晶體160的閘極電極層的電荷。例如，在寫入中，當被供應高位準電荷時，如果第五佈線的電位為V0(>Vth_H)，則電晶體160成為“導通狀態”。當被供應低位準電荷時，即使第五佈線的電位為V0(<Vth_L)，電晶體160也保持“截止狀態”。因此，藉由辨別第二佈線的電位可以讀出所保持的資料。
注意，當將記憶單元配置為陣列狀時，需要唯讀出所希望的記憶單元的資料。像這樣，當不讀出資料時，對第五佈線施加不管閘極電極層的狀態如何都使電晶體160成為“截止狀態”的電位，也就是低於Vth_H的電位，即可。或者，對第五佈線施加不管閘極電極層的狀態如何都使電晶體160成為“導通狀態”的電位，也就是高於Vth_L的電位，即可。
圖10示出與上述記憶體裝置不同的記憶體裝置的結構的一個方式的例子。
圖10是記憶體裝置的透視圖。在圖10所示的記憶體裝置中，上部作為儲存電路具有包括多個記憶單元的多個層的記憶單元陣列(記憶單元陣列3400(1)至記憶單元陣列3400(n)，n是大於或等於2的整數)，下部具有為了使記憶單元陣列3400(1)至記憶單元陣列3400 (n)工作所需要的邏輯電路3004。
圖10示出邏輯電路3004、記憶單元陣列3400(1)及記憶單元陣列3400(2)，作為典型例子示出包括在記憶單元陣列3400(1)以及記憶單元陣列3400(2)中的多個記憶單元中的記憶單元3170a和記憶單元3170b。作為記憶單元3170a和記憶單元3170b，例如可以採用與本實施例所說明的圖9的電路結構相同的結構。
此外，包括在記憶單元3170a和記憶單元3170b中的電晶體使用在氧化物半導體膜中包括通道形成區域的電晶體。因為在氧化物半導體膜中包括通道形成區域的電晶體的結構與實施例1所說明的結構同樣，所以省略其說明。
另外，邏輯電路3004具有將氧化物半導體以外的半導體材料用作通道形成區域的電晶體。例如，電晶體可以為藉由如下步驟而得到的電晶體：在包含半導體材料(如矽等)的基板中設置元件隔離絕緣層，並且在被元件隔離絕緣層圍繞的區域中形成用作通道形成區域的區域。注意，電晶體也可以為其通道形成區域形成在於絕緣表面上形成的多晶矽膜等的半導體膜中或SOI基板的矽膜中的電晶體。
記憶單元陣列3400(1)至記憶單元陣列3400(n)及邏輯電路3004其間隔著層間絕緣層層疊，可以使用貫穿層間絕緣層的電極或佈線適當地彼此電連接。
在本實施例所示的半導體裝置中，藉由應用將氧化物半導體用於通道形成區域的關態電流極小的電晶體，可以 極為長期保持儲存資料。就是說，因為不需要進行更新工作，或者，可以將更新工作的頻率降低到極低，所以可以充分降低耗電量。另外，即使在沒有電力供應的情況(注意，較佳的是電位是固定的)下，也可以長期保持儲存資料。
另外，在本實施例所示的半導體裝置中，資料的寫入不需要高電壓，而且也沒有元件劣化的問題。例如，不像習知的非揮發性記憶體的情況那樣，不需要對浮動閘極注入電子或從浮動閘極抽出電子，所以根本不會產生閘極絕緣膜的劣化等的問題。就是說，在根據所公開的發明的半導體裝置中，對作為習知的非揮發性記憶體所存在的問題的能夠重寫的次數沒有限制，而使可靠性得到顯著提高。再者，根據電晶體的導通狀態或截止狀態進行資料寫入，由此也可以容易實現高速工作。
如上所述，能夠提供實現了微型化及高積體化且具有高電特性的半導體裝置以及該半導體裝置的製造方法。
此外，本實施例可以與實施例1、實施例2或實施例3自由組合。
實施例5
在本實施例中，作為半導體裝置的一個例子，說明至少在其一部分中使用實施例1或實施例2所示的電晶體440a、440b、440c、440d、441a、441b、441c、441d、441e中的任一個的CPU(Central Processing Unit：中央 處理單元)。
圖11A是示出CPU的具體結構的方塊圖。圖11A所示的CPU在基板1190上具有：ALU1191(ALU：Arithmetic logic unit：運算電路)、ALU控制器1192、指令解碼器1193、中斷控制器1194、定時控制器1195、暫存器1196、暫存器控制器1197、匯流排介面(Bus I/F)1198、能夠重寫的ROM1199以及ROM介面(ROM I/F)1189。作為基板1190使用半導體基板、SOI基板、玻璃基板等。ROM1199及ROM介面1189也可以設置在不同的晶片上。當然，圖11A所示的CPU只不過是簡化其結構而所示的一個例子，所以實際的CPU根據其用途具有各種各樣的結構。
藉由匯流排介面1198輸入到CPU的指令在輸入到指令解碼器1193並被解碼之後，輸入到ALU控制器1192、中斷控制器1194、暫存器控制器1197、定時控制器1195。
ALU控制器1192、中斷控制器1194、暫存器控制器1197、定時控制器1195根據被解碼的指令進行各種控制。明確而言，ALU控制器1192生成用來控制ALU1191的工作的信號。另外，中斷控制器1194在進行CPU的程式時，根據其優先度或遮罩的狀態來判斷來自外部的輸入/輸出裝置或週邊電路的中斷要求而對該要求進行處理。暫存器控制器1197生成暫存器1196的位址，並對應於CPU的狀態來進行暫存器1196的讀出或寫入。
另外，定時控制器1195生成用來控制ALU1191、ALU控制器1192、指令解碼器1193、中斷控制器1194以及暫存器控制器1197的工作定時的信號。例如，定時控制器1195具有根據基準時脈信號CLK1來生成內部時脈信號CLK2的內部時脈發生器，並將該內部時脈信號CLK2供應到上述各種電路。
在圖11A所示的CPU中，在暫存器1196中設置有記憶單元。作為暫存器1196的記憶單元可以使用上述實施例4所公開的記憶單元。
在圖11A所示的CPU中，暫存器控制器1197根據ALU1191的指令進行暫存器1196中的保持工作的選擇。換言之，暫存器控制器1197在暫存器1196所具有的記憶單元中選擇由正反器保持資料還是由電容元件保持資料。在選擇由正反器保持資料的情況下，對暫存器1196中的記憶單元供應電源電壓。在選擇由電容元件保持資料的情況下，對電容元件進行資料的重寫，而可以停止對暫存器1196中的記憶單元供應電源電壓。
如圖11B或圖11C所示，可以藉由在記憶單元群和施加有電源電位VDD或電源電位VSS的節點之間設置切換元件來進行電源的停止。以下對圖11B及圖11C的電路進行說明。
圖11B及圖11C示出用來控制對記憶單元供應電源電位的切換元件包括實施例1或實施例2所示的電晶體440a、440b、440c、440d、441a、441b、441c、441d、 441e中的任一個的儲存電路的結構的一個例子。
圖11B所示的記憶體裝置包括切換元件1141以及具有多個記憶單元1142的記憶單元群1143。明確而言，作為各記憶單元1142可以使用在實施例3中記載的記憶單元。記憶單元群1143所具有的各記憶單元1142藉由切換元件1141施加有高位準的電源電位VDD。並且，記憶單元群1143所具有的各記憶單元1142施加有信號IN的電位和低位準的電源電位VSS。
在圖11B中，作為切換元件1141使用實施例1或實施例2所示的電晶體440a、440b、440c、440d、441a、441b、441c、441d、441e中的任一個的電晶體，並且該電晶體的開關被施加到其閘極電極層的信號Sig A控制。
注意，圖11B中示出切換元件1141只具有一個電晶體的結構，但是對其沒有特別的限制，也可以具有多個電晶體。當切換元件1141具有多個用作切換元件的電晶體時，既可以將上述多個電晶體並聯，又可以將上述多個電晶體串聯，還可以組合並聯和串聯。
此外，在圖11B中，由切換元件1141控制對記憶單元群1143所具有的各記憶單元1142供應高位準的電源電位VDD，但是也可以由切換元件1141控制供應低位準的電源電位VSS。
另外，圖11C示出記憶體裝置的一個例子，其中藉由切換元件1141對記憶單元群1143所具有的各記憶單元1142供應低位準的電源電位VSS。可以由切換元件1141 控制對記憶單元群1143所具有的各記憶單元1142供應低位準的電源電位VSS。
即使在記憶單元群和施加有電源電位VDD或電源電位VSS的節點之間設置切換元件來暫時停止CPU的動作而停止供應電源電壓，也能夠保持資料，從而可以降低耗電量。明確地說，例如，在個人電腦的使用者停止對鍵盤等輸入裝置輸入資料時，可以停止CPU的工作，由此可以降低耗電量。
在此，雖然以CPU為例子來說明，但是也可以將上述電晶體應用於DSP(Digital Signal Processor：數位信號處理器)、定製LSI、FPGA(Field Programmable Gate Array：現場可程式邏輯閘陣列)等的LSI。
以上，本實施例所示的結構、方法等可以與其他實施例所示的結構、方法等適當地組合而使用。
實施例6
可以將本說明書所公開的半導體裝置應用於多種電子裝置(包括遊戲機)。作為電子裝置，可以舉出電視機、顯示器等顯示裝置、照明設備、臺式或筆記本型個人電腦、文字處理器、再現儲存在DVD(Digital Versatile Disc：數位影音光碟)等儲存介質中的靜態影像或動態影像的影像再現裝置、可攜式CD播放器、收音機、磁帶答錄機、頭戴式耳機音響、音響、無繩電話子機、步話機、可攜式無線設備、行動電話機、車載電話、可攜式遊戲 機、計算器、可攜式資訊終端、電子筆記本、電子書閱讀器、電子翻譯器、聲音輸入器、攝影機、數位靜態照相機、電動剃鬚刀、微波爐等高頻加熱裝置、電鍋、洗衣機、吸塵器、空調器等空調設備、洗碗機、烘碗機、乾衣機、烘被機、電冰箱、電冷凍箱、電冷藏冷凍箱、DNA保存用冰凍器、煙探測器、輻射計數器(radiation counters)、透析裝置等醫療設備等。再者，還可以舉出工業設備諸如引導燈、交通號誌、傳送帶、自動扶梯、電梯、工業機器人、蓄電系統等。另外，利用使用石油的引擎或來自非水類二次電池的電力藉由電動機推進的移動體等也包括在電器設備的範疇內。作為上述移動體，例如可以舉出電動汽車(EV)、兼具內燃機和電動機的混合動力汽車(HEV)、插電式混合動力汽車(PHEV)、使用履帶代替這些的車輪的履帶式車輛、包括電動輔助自行車的電動自行車、摩托車、電動輪椅、高爾夫球車、小型或大型船舶、潛水艇、直升機、飛機、火箭、人造衛星、太空探測器、行星探測器、太空船。圖12A至圖12C以及圖13A至圖13C示出這些電子裝置的具體例子。
圖12A及圖12B是翻蓋式平板終端。圖12A是打開的狀態，並且平板終端包括外殼9630、顯示部9631a、顯示部9631b、顯示模式切換開關9034、電源開關9035、省電模式切換開關9036、扣件9033以及操作開關9038。
在圖12A及圖12B所示的可攜式設備中，作為用來暫時儲存影像資料的記憶體使用SRAM或DRAM。例如， 可以將實施例4所說明的半導體裝置用作記憶體。藉由將上述實施例所說明的半導體裝置用於記憶體，能夠以高速進行資料的寫入和讀出，能夠長期保持儲存資料，還能夠充分降低耗電量。此外，在圖12A及圖12B所示的可攜式設備中，使用進行影像處理或運算處理的CPU。作為該CPU使用實施例5所示的CPU，當使用上述CPU時，可以降低可攜式設備的耗電量。
在顯示部9631a中，可以將其一部分用作觸摸屏的區域9632a，並且可以藉由按觸所顯示的操作鍵9638來輸入資料。注意，作為一個例子，示出顯示部9631a的一半只具有顯示的功能，而另一半具有觸摸屏的功能的結構，但是不侷限於該結構。也可以採用使顯示部9631a的所有區域具有觸摸屏的功能的結構。例如，可以使顯示部9631a的整個面顯示鍵盤按鈕來將其用作觸摸屏，並且將顯示部9631b用作顯示幕面。
在顯示部9631b中與顯示部9631a同樣也可以將其一部分用作觸摸屏的區域9632b。此外，藉由使用手指或觸控筆等按觸觸摸屏上的顯示鍵盤顯示切換按鈕9639的位置，可以在顯示部9631b上顯示鍵盤按鈕。
此外，也可以對觸摸屏的區域9632a和觸摸屏的區域9632b同時進行觸摸輸入。
顯示模式切換開關9034能夠切換豎屏顯示和橫屏顯示等顯示的方向並選擇黑白顯示或彩色顯示等的切換。根據藉由平板終端所內置的光感測器檢測到的使用時的外光 的光量，省電模式切換開關9036可以將顯示的亮度設定為最適合的亮度。平板終端除了光感測器以外還可以內置陀螺儀和加速度感測器等檢測傾斜度的感測器等的其他檢測裝置。
圖12A示出顯示部9631b的顯示面積與顯示部9631a的顯示面積相同的例子，但是不侷限於此，既可以使一方的尺寸和另一方的尺寸不同又可以使它們的顯示品質有差異。例如顯示部9631a和顯示部9631b中的一方與另一方相比可以進行高精細的顯示。
圖12B是合上的狀態，並且平板終端包括外殼9630、太陽能電池9633、充放電控制電路9634、電池9635以及直流轉換器9636。此外，在圖12B中，作為充放電控制電路9634的一個例子示出具有電池9635和直流轉換器9636的結構。
此外，平板終端能夠進行折疊，因此不使用時可以合上外殼9630。因此，可以保護顯示部9631a和顯示部9631b，而可以提供一種具有良好的耐久性且從長期使用的觀點來看具有良好的可靠性的平板終端。
此外，圖12A及圖12B所示的平板終端還可以具有如下功能：顯示各種各樣的資料(靜態影像、動態影像、文字影像等)；將日曆、日期或時刻等顯示在顯示部上；對顯示在顯示部上的資料進行操作或編輯的觸摸輸入；藉由各種各樣的軟體(程式)控制處理等。
藉由利用安裝在平板終端的表面上的太陽能電池 9633，可以將電力供應到觸摸屏、顯示部或影像信號處理器等。注意，可以藉由將太陽能電池9633設置在外殼9630的單面或雙面，來高效地對電池9635進行充電。另外，當作為電池9635使用鋰離子電池時，有可以實現小型化等的優點。
另外，參照圖12C所示的方塊圖對圖12B所示的充放電控制電路9634的結構和工作進行說明。圖12C示出太陽能電池9633、電池9635、直流轉換器9636、轉換器9637、開關SW1至開關SW3以及顯示部9631，電池9635、直流轉換器9636、轉換器9637、開關SW1至開關SW3對應於圖12B所示的充放電控制電路9634。
首先，說明在利用外光使太陽能電池9633發電時的工作的例子。使用直流轉換器9636對太陽能電池所產生的電力進行升壓或降壓以使它成為用來對電池9635進行充電的電壓。並且，當利用來自太陽能電池9633的電力使顯示部9631工作時使開關SW1導通，並且，利用轉換器9637將其升壓或降壓到顯示部9631所需要的電壓。另外，當不進行顯示部9631中的顯示時，可以採用使開關SW1截止且使開關SW2導通來對電池9635進行充電的結構。
注意，作為發電單元的一個例子示出太陽能電池9633，但是不侷限於此，也可以使用壓電元件(piezoelectric element)或熱電轉換元件(泊耳帖元件(Peltier element))等其他發電單元進行電池9635的充 電。例如，也可以使用以無線(不接觸)的方式能夠收發電力來進行充電的無線電力傳輸模組或組合其他充電方法進行充電。
在圖13A的電視機8000中，外殼8001組裝有顯示部8002，利用顯示部8002可以顯示影像，並且從揚聲器部8003可以輸出聲音。
作為顯示部8002，可以使用液晶顯示裝置、在各個像素中具備有機EL元件等發光元件的發光裝置、電泳顯示裝置、DMD(Digital Micromirror Device：數位微鏡裝置)、PDP(Plasma Display Panel：電漿顯示面板)等半導體顯示裝置。
電視機8000也可以具備接收器及數據機等。電視機8000可以藉由利用接收器，接收一般的電視廣播。再者，藉由數據機連接到有線或無線方式的通信網路，也可以進行單向(從發送者到接收者)或雙向(發送者和接收者之間或接收者之間等)的資訊通信。
此外，電視機8000也可以具備用來進行資訊通信的CPU、記憶體等。電視機8000也可以使用實施例4所示的記憶體及實施例5所示的CPU。
在圖13A中，具有室內機8200和室外機8204的空調器是使用實施例5的CPU的電器設備的一個例子。明確地說，室內機8200具有外殼8201、送風口8202、CPU 8203等。在圖13A中，例示出CPU 8203設置在室內機8200中的情況，但是CPU 8203也可以設置在室外機8204 中。或者，在室內機8200和室外機8204的兩者中設置CPU 8203。藉由將實施例5所示的CPU用於空調器的CPU，可以實現低耗電量化。
在圖13A中，電冷藏冷凍箱8300是具備使用氧化物半導體的CPU的電器設備的一個例子。明確地說，電冷藏冷凍箱8300包括外殼8301、冷藏室門8302、冷凍室門8303及CPU 8304等。在圖13A中，CPU 8304設置在外殼8301的內部。藉由將實施例5所示的CPU用於電冷藏冷凍箱8300的CPU 8304，可以實現低耗電量化。
在圖13B中，示出電器設備的一個例子的電動汽車的例子。電動汽車9700安裝有二次電池9701。二次電池9701的電力由控制電路9702調整輸出而供應到驅動裝置9703。控制電路9702由具有未圖示的ROM、RAM、CPU等的處理裝置9704控制。藉由將實施例5所示的CPU用於電動汽車9700的CPU，可以實現低耗電量化。
驅動裝置9703是單獨利用直流電動機或交流電動機，或者將電動機和內燃機組合而構成。處理裝置9704根據電動汽車9700的駕駛員的運算元據(加速、減速、停止等)、行車資料(爬坡、下坡等資料或者行車中的車輪受到的負載等)等的輸入資料，向控制電路9702輸出控制信號。控制電路9702利用處理裝置9704的控制信號調整從二次電池9701供應的電能控制驅動裝置9703的輸出。當安裝有交流電動機時，雖然未圖示，但是還安裝有將直流轉換為交流的反相器。
本實施例可以與其他實施例適當地組合而實施。
實施例7
實施例3、實施例4示出在導電層491上設置絕緣膜434形成佈線層692、佈線層834、835的頂面露出的開口的例子，在本實施例中，圖14示出藉由利用CMP等平坦化處理使佈線層834、835的頂面露出來減少製程數的例子。
此外，使用相同元件符號說明與實施例4相同的部分。
圖14所示的半導體裝置是如下例子：使用單晶矽基板作為基板800，在該單晶矽基板上形成電晶體802，在電晶體802上層疊將氧化物半導體膜的疊層用於通道形成區域的電晶體815。
電晶體815的閘極電極層401與佈線層832電連接。此外，佈線層832與佈線層835電連接。另外，電晶體815的閘極電極層401與嵌入佈線電連接，嵌入佈線與導電層842電連接。注意，嵌入佈線包括第一阻擋金屬膜486、第二阻擋金屬膜488以及由第一阻擋金屬膜486與第二阻擋金屬膜488圍繞的低電阻導電層487。
佈線層832形成在絕緣膜826及絕緣膜830上，佈線層835設置在形成在絕緣膜833中的開口中。
電晶體802的電極層825藉由佈線層831及佈線層834與電晶體803的電極層845b電連接。佈線層831設 置在形成在絕緣膜830中的開口中，佈線層834設置在形成在絕緣膜833中的開口中並與佈線層831電連接。佈線層834、835、836及導電層491形成在絕緣膜833上，在形成氧化物絕緣膜435之後，進行CMP處理來使氧化物絕緣膜435平坦化，從而使佈線層834、835、836的頂面及導電層491的頂面露出。
在平坦化之後形成絕緣膜437及氧化物半導體膜403，使用同一遮罩進行圖案化，對絕緣膜437及氧化物半導體膜403選擇性地進行蝕刻。此外，氧化物半導體膜403也可以為組成彼此不同的氧化物半導體膜的疊層。
在形成絕緣膜437及氧化物半導體膜403之後，形成導電膜。對該導電膜選擇性地進行蝕刻形成電極層845a、845b及導電層842。當進行該蝕刻時，藉由多次進行蝕刻，形成其剖面形狀具有突出部的電極。此外，具有突出部的電極層845a或電極層845b是電晶體815的源極電極層或汲極電極層。電極層845a接觸於佈線層836上地設置。電極層845b接觸於佈線層834上地設置。導電層842接觸於佈線層835上地設置。
在電極層845a、845b及導電層842上設置由氧化鎵膜形成的閘極絕緣膜402，該閘極絕緣膜402接觸於氧化物半導體膜403上。隔著閘極絕緣膜在氧化物半導體膜403上具有閘極電極層401。而且，設置覆蓋閘極電極層401的用作障壁膜的絕緣膜407。
此外，可以使用電晶體815代替圖8A及圖8B所示 的電晶體803，可以實現圖8B所示的NOR型電路。
電晶體815由於與電晶體803相比製程數少，所以可以降低製造成本。
此外，本實施例可以與其他實施例自由組合。
例子1
在本例子中，在製造圖15A所示的頂閘極式電晶體的中途利用STEM觀察端部的形狀。
在圖15A所示的頂閘極式電晶體中，在由石英玻璃形成的基板400上形成氧化物絕緣膜435，該電晶體包括第一氧化物半導體膜403a、第二氧化物半導體膜403b、第二氧化物半導體膜403b上的閘極絕緣膜402、隔著閘極絕緣膜402重疊於第二氧化物半導體膜403b的閘極電極層401以及覆蓋閘極電極層401的絕緣膜407。
作為第一氧化物半導體膜403a，使用藉由使用In：Ga：Zn=3：1：2的原子數比的靶材形成的厚度為5 nm的In-Ga-Zn類氧化物膜。此外，作為第二氧化物半導體膜403b，使用藉由使用In：Ga：Zn=1：1：1的原子數比的靶材形成的厚度為10 nm的In-Ga-Zn類氧化物膜。
此外，在形成第二氧化物半導體膜403b之後，形成厚度為100 nm的由鎢單層形成的導電膜。對該導電膜選擇性地進行蝕刻形成電極層845a、845b。藉由進行該蝕刻形成其剖面形狀具有突出部的電極。
藉由ICP(Inductively Coupled Plasma：電感耦合電 漿)蝕刻法的乾蝕刻對導電膜進行蝕刻加工。
作為第一蝕刻條件採用如下條件：蝕刻氣體(Cl2：CF4：O2=45 sccm：45 sccm：55 sccm)；電源功率為3000 W；偏壓功率為110 W；壓力為0.67 Pa。作為第二蝕刻條件採用如下條件：蝕刻氣體(O2=100 sccm)；電源功率為2000 W；偏壓功率為0 W；壓力為3 Pa。作為第三蝕刻條件採用如下條件：蝕刻氣體(Cl2：CF4：O2=45 sccm：45 sccm：55 sccm)；電源功率為3000 W；偏壓功率為110 W；壓力為0.67 Pa。將蝕刻時的基板溫度都設定為40℃。
作為閘極絕緣膜402形成利用電漿CVD法獲得的厚度為20 nm的氮氧化矽膜。這個步驟的剖面圖是圖15B。
此外，圖15C示出由圖15B的虛線圍繞的區域的剖面STEM照片。如圖15C所示，第一錐形角度θ1大約為58°，第二錐形角度θ2大約為70°。第一錐形角度θ1為如圖15B所示基板400的平面與電極層845b的端部的第一側面所成的角度。此外，第二錐形角度θ2為如圖15B所示基板400的平面與電極層845b的端部的第二側面所成的角度。
此外，改變上述蝕刻(兩次改變蝕刻條件的蝕刻)，作為第一蝕刻條件採用如下條件：蝕刻氣體(Cl2：CF4：O2=45 sccm：45 sccm：55 sccm)；電源功率為3000 W；偏壓功率為110 W；壓力為0.67 Pa。作為第二蝕刻條件採用如下條件：蝕刻氣體(O2=100 sccm)；電源功率 為2000 W；偏壓功率為0 W；壓力為3 Pa。作為第三蝕刻條件採用如下條件：蝕刻氣體(Cl2：CF4：O2=45 sccm：45 sccm：55 sccm)；電源功率為3000 W；偏壓功率為110 W；壓力為0.67 Pa。作為第四蝕刻條件採用如下條件：蝕刻氣體(O2=100 sccm)；電源功率為2000 W；偏壓功率為0 W；壓力為3 Pa。作為第五蝕刻條件採用如下條件：蝕刻氣體(Cl2：CF4：O2=45 sccm：45 sccm：55 sccm)；電源功率為3000 W；偏壓功率為110 W；壓力為0.67 Pa。將蝕刻時的基板溫度都設定為40℃。
在上述四次改變蝕刻條件的蝕刻中，如圖16A所示，電極層845b的端部的第一錐形角度θ1大約為30°，第二錐形角度θ2大約為60°。圖16B所示的電極層845a的端部也成為同樣的形狀。
像這樣，藉由適當地調節蝕刻條件，可以調節第一錐形角度θ1及第二錐形角度θ2。第一錐形角度θ1為20°或以上且為70°或以下，較佳為25°或以上且為45°或以下。當閘極絕緣膜402的厚度較薄即20 nm時，若第一錐形角度θ1為25°或以上且為45°或以下，則可以實現良好的覆蓋性，所以是較佳的。
此外，本實施例可以與其他實施例自由組合。
405a‧‧‧源極電極層
440a‧‧‧電晶體
401a、401b‧‧‧閘極電極層
405b‧‧‧汲極電極層
407‧‧‧絕緣膜
402‧‧‧閘極絕緣膜
403‧‧‧氧化物半導體膜
491‧‧‧導電層
400‧‧‧基板
481‧‧‧氧過剩區域
436‧‧‧氧化物絕緣膜

Claims (12)

  1. 一種半導體裝置，包括：第一導電層；該第一導電層上的第一絕緣膜；該第一絕緣膜上的包括通道形成區域的氧化物半導體膜；該氧化物半導體膜上的電連接於該氧化物半導體膜的源極電極層及汲極電極層；該氧化物半導體膜、該源極電極層及該汲極電極層上的第二絕緣膜；以及該第二絕緣膜上的重疊於該通道形成區域的第二導電層，其中，該源極電極層及該汲極電極層中之各者為單層金屬膜，其中，該單層金屬膜包括第一部分及第二部分，其中，該第二部分沿著通道長度方向從該第一部分突出，其中，該第二部分的厚度比該第一部分的厚度小，以及其中，該第二部分與該第一導電層重疊。
  2. 如申請專利範圍第1項之半導體裝置，其中該第一絕緣膜包括氧過剩區域，以及其中重疊於該第一導電層的該第一絕緣膜中的區域的厚度比該第一絕緣膜中的其他區域小。
  3. 如申請專利範圍第1項之半導體裝置，其中通道長度為該源極電極層的在該通道長度方向上延伸的該第二部分與該汲極電極層的在該通道長度方向上延伸的該第二部分之間的距離。
  4. 如申請專利範圍第1項之半導體裝置，還包括：重疊於該源極電極層及該汲極電極層的第三絕緣膜，其中該第二絕緣膜接觸於該第一絕緣膜上。
  5. 一種半導體裝置，包括：第一導電層；該第一導電層上的第一絕緣膜；該第一絕緣膜上的包含氧化鎵的第二絕緣膜；接觸於該第二絕緣膜上的包括通道形成區域的氧化物半導體膜；該氧化物半導體膜電連接於該氧化物半導體膜上的的源極電極層及汲極電極層；該氧化物半導體膜、該源極電極層及該汲極電極層上的包含氧化鎵的第三絕緣膜；以及該第三絕緣膜上的重疊於該通道形成區域的第二導電層，其中，該源極電極層及該汲極電極層中之各者為單層金屬膜，其中，該單層金屬膜包括第一部分及第二部分，其中，該第二部分沿著通道長度方向從該第一部分突出， 其中，該第二部分的厚度比該第一部分的厚度小，以及其中，該第二部分與該第一導電層重疊。
  6. 如申請專利範圍第5項之半導體裝置，其中該氧化物半導體膜具有結晶結構，以及其中該第二絕緣膜及該第三絕緣膜的結晶性比該氧化物半導體膜低。
  7. 如申請專利範圍第5項之半導體裝置，其中該第二絕緣膜具有與該包括通道形成區域的氧化物半導體膜相同的俯視形狀。
  8. 如申請專利範圍第1或5項之半導體裝置，其中該氧化物半導體膜為具有不同的組成的疊層氧化物半導體膜。
  9. 如申請專利範圍第1或5項之半導體裝置，其中該氧化物半導體膜包括凹部並重疊於該第一導電層，以及其中該氧化物半導體膜的厚度薄的區域為該通道形成區域。
  10. 如申請專利範圍第5項之半導體裝置，其中通道長度為該源極電極層的在該通道長度方向上延伸的該第二部分與該汲極電極層的在該通道長度方向上延伸的該第二部分之間的距離。
  11. 如申請專利範圍第5項之半導體裝置，還包括：重疊於該源極電極層及該汲極電極層的第四絕緣膜，其中該第三絕緣膜接觸於該第一絕緣膜上。
  12. 如申請專利範圍第1或5項之半導體裝置，其中該第一部分及該第二部分中之各者具有實質上平行於底部平坦表面的頂部平坦表面，該底部平坦表面及該頂部平坦表面皆在該通道長度方向上延伸，其中該第二部分的該頂部平坦表面與該第二部分的該底部平坦表面之間的距離為該第二部分的厚度，其中該第一部分的該頂部平坦表面與該第一部分的該底部平坦表面之間的距離為該第一部分的厚度，以及其中該第二部分的該厚度比該第一部分的該厚度小。
TW102113619A 2012-04-20 2013-04-17 半導體裝置及其製造方法 TWI600065B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2012096952 2012-04-20
JP2012118815 2012-05-24

Publications (2)

Publication Number Publication Date
TW201405641A TW201405641A (zh) 2014-02-01
TWI600065B true TWI600065B (zh) 2017-09-21

Family

ID=49379272

Family Applications (2)

Application Number Title Priority Date Filing Date
TW102113619A TWI600065B (zh) 2012-04-20 2013-04-17 半導體裝置及其製造方法
TW106122058A TWI664666B (zh) 2012-04-20 2013-04-17 半導體裝置及其製造方法

Family Applications After (1)

Application Number Title Priority Date Filing Date
TW106122058A TWI664666B (zh) 2012-04-20 2013-04-17 半導體裝置及其製造方法

Country Status (4)

Country Link
US (1) US9219164B2 (zh)
JP (1) JP6200195B2 (zh)
KR (1) KR102090833B1 (zh)
TW (2) TWI600065B (zh)

Families Citing this family (32)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9048323B2 (en) 2012-04-30 2015-06-02 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
US9059219B2 (en) 2012-06-27 2015-06-16 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for manufacturing semiconductor device
TWI637517B (zh) 2012-10-24 2018-10-01 半導體能源研究所股份有限公司 半導體裝置及其製造方法
US9515068B1 (en) * 2013-08-29 2016-12-06 Hrl Laboratories, Llc Monolithic integration of GaN and InP components
SG11201604650SA (en) * 2013-12-26 2016-07-28 Semiconductor Energy Lab Semiconductor device
WO2015114476A1 (en) * 2014-01-28 2015-08-06 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
WO2015121771A1 (en) * 2014-02-14 2015-08-20 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and electronic device
US9716100B2 (en) 2014-03-14 2017-07-25 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device, method for driving semiconductor device, and electronic device
TWI663726B (zh) * 2014-05-30 2019-06-21 Semiconductor Energy Laboratory Co., Ltd. 半導體裝置、模組及電子裝置
WO2015189731A1 (en) * 2014-06-13 2015-12-17 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and electronic device including the semiconductor device
TWI663733B (zh) * 2014-06-18 2019-06-21 日商半導體能源研究所股份有限公司 電晶體及半導體裝置
WO2016084700A1 (ja) 2014-11-28 2016-06-02 シャープ株式会社 半導体装置およびその製造方法
CN107004720A (zh) * 2014-11-28 2017-08-01 夏普株式会社 半导体装置及其制造方法
JP6613116B2 (ja) * 2014-12-02 2019-11-27 株式会社半導体エネルギー研究所 半導体装置、及び半導体装置の作製方法
US9954112B2 (en) 2015-01-26 2018-04-24 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and manufacturing method thereof
US9812587B2 (en) * 2015-01-26 2017-11-07 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and manufacturing method thereof
US9660100B2 (en) 2015-02-06 2017-05-23 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for manufacturing the same
JP6674269B2 (ja) * 2015-02-09 2020-04-01 株式会社半導体エネルギー研究所 半導体装置、及び半導体装置の作製方法
JP2016154225A (ja) * 2015-02-12 2016-08-25 株式会社半導体エネルギー研究所 半導体装置およびその作製方法
JP6708433B2 (ja) * 2015-02-24 2020-06-10 株式会社半導体エネルギー研究所 半導体装置
US11189736B2 (en) 2015-07-24 2021-11-30 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and manufacturing method thereof
SG10201608814YA (en) 2015-10-29 2017-05-30 Semiconductor Energy Lab Co Ltd Semiconductor device and method for manufacturing the semiconductor device
CN105448740A (zh) * 2015-11-16 2016-03-30 武汉华星光电技术有限公司 低温多晶硅薄膜晶体管的制作方法
US9917207B2 (en) * 2015-12-25 2018-03-13 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for manufacturing the same
WO2017175095A1 (en) * 2016-04-08 2017-10-12 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and manufacturing method thereof
US20170338252A1 (en) * 2016-05-17 2017-11-23 Innolux Corporation Display device
JP6293818B2 (ja) * 2016-05-31 2018-03-14 株式会社半導体エネルギー研究所 半導体装置の作製方法
WO2018020350A1 (en) 2016-07-26 2018-02-01 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
JP2018200953A (ja) * 2017-05-26 2018-12-20 ルネサスエレクトロニクス株式会社 電子装置
WO2020065934A1 (ja) * 2018-09-28 2020-04-02 シャープ株式会社 表示装置
US11088078B2 (en) * 2019-05-22 2021-08-10 Nanya Technology Corporation Semiconductor device and method for manufacturing the same
KR20220154987A (ko) 2021-05-14 2022-11-22 주식회사 보령 허혈성 뇌졸중 또는 일과성 허혈 발작을 갖는 대상체에서의 혈압 조절을 위한 약학적 조성물

Family Cites Families (129)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS60198861A (ja) 1984-03-23 1985-10-08 Fujitsu Ltd 薄膜トランジスタ
JPH0244256B2 (ja) 1987-01-28 1990-10-03 Kagaku Gijutsucho Mukizaishitsu Kenkyushocho Ingazn2o5deshimesarerurotsuhoshokeinosojokozoojusurukagobutsuoyobisonoseizoho
JPH0244258B2 (ja) 1987-02-24 1990-10-03 Kagaku Gijutsucho Mukizaishitsu Kenkyushocho Ingazn3o6deshimesarerurotsuhoshokeinosojokozoojusurukagobutsuoyobisonoseizoho
JPH0244260B2 (ja) 1987-02-24 1990-10-03 Kagaku Gijutsucho Mukizaishitsu Kenkyushocho Ingazn5o8deshimesarerurotsuhoshokeinosojokozoojusurukagobutsuoyobisonoseizoho
JPS63210023A (ja) 1987-02-24 1988-08-31 Natl Inst For Res In Inorg Mater ＩｎＧａＺｎ↓４Ｏ↓７で示される六方晶系の層状構造を有する化合物およびその製造法
JPH0244262B2 (ja) 1987-02-27 1990-10-03 Kagaku Gijutsucho Mukizaishitsu Kenkyushocho Ingazn6o9deshimesarerurotsuhoshokeinosojokozoojusurukagobutsuoyobisonoseizoho
JPH0244263B2 (ja) 1987-04-22 1990-10-03 Kagaku Gijutsucho Mukizaishitsu Kenkyushocho Ingazn7o10deshimesarerurotsuhoshokeinosojokozoojusurukagobutsuoyobisonoseizoho
JPH05251705A (ja) 1992-03-04 1993-09-28 Fuji Xerox Co Ltd 薄膜トランジスタ
JP3479375B2 (ja) 1995-03-27 2003-12-15 科学技術振興事業団 亜酸化銅等の金属酸化物半導体による薄膜トランジスタとｐｎ接合を形成した金属酸化物半導体装置およびそれらの製造方法
JPH0918006A (ja) * 1995-07-03 1997-01-17 Citizen Watch Co Ltd 薄膜トランジスタおよびその製造方法
DE69635107D1 (de) 1995-08-03 2005-09-29 Koninkl Philips Electronics Nv Halbleiteranordnung mit einem transparenten schaltungselement
JP3625598B2 (ja) 1995-12-30 2005-03-02 三星電子株式会社 液晶表示装置の製造方法
JP4170454B2 (ja) 1998-07-24 2008-10-22 Ｈｏｙａ株式会社 透明導電性酸化物薄膜を有する物品及びその製造方法
JP2000150861A (ja) 1998-11-16 2000-05-30 Tdk Corp 酸化物薄膜
JP3276930B2 (ja) 1998-11-17 2002-04-22 科学技術振興事業団 トランジスタ及び半導体装置
TW460731B (en) 1999-09-03 2001-10-21 Ind Tech Res Inst Electrode structure and production method of wide viewing angle LCD
JP4089858B2 (ja) 2000-09-01 2008-05-28 国立大学法人東北大学 半導体デバイス
KR20020038482A (ko) 2000-11-15 2002-05-23 모리시타 요이찌 박막 트랜지스터 어레이, 그 제조방법 및 그것을 이용한표시패널
JP3997731B2 (ja) 2001-03-19 2007-10-24 富士ゼロックス株式会社 基材上に結晶性半導体薄膜を形成する方法
JP2002289859A (ja) 2001-03-23 2002-10-04 Minolta Co Ltd 薄膜トランジスタ
JP4090716B2 (ja) 2001-09-10 2008-05-28 雅司 川崎 薄膜トランジスタおよびマトリクス表示装置
JP3925839B2 (ja) 2001-09-10 2007-06-06 シャープ株式会社 半導体記憶装置およびその試験方法
JP4164562B2 (ja) 2002-09-11 2008-10-15 独立行政法人科学技術振興機構 ホモロガス薄膜を活性層として用いる透明薄膜電界効果型トランジスタ
US7061014B2 (en) 2001-11-05 2006-06-13 Japan Science And Technology Agency Natural-superlattice homologous single crystal thin film, method for preparation thereof, and device using said single crystal thin film
JP4083486B2 (ja) 2002-02-21 2008-04-30 独立行政法人科学技術振興機構 ＬｎＣｕＯ（Ｓ，Ｓｅ，Ｔｅ）単結晶薄膜の製造方法
CN1445821A (zh) 2002-03-15 2003-10-01 三洋电机株式会社 ZnO膜和ZnO半导体层的形成方法、半导体元件及其制造方法
JP3933591B2 (ja) 2002-03-26 2007-06-20 淳二 城戸 有機エレクトロルミネッセント素子
US7339187B2 (en) 2002-05-21 2008-03-04 State Of Oregon Acting By And Through The Oregon State Board Of Higher Education On Behalf Of Oregon State University Transistor structures
JP2004022625A (ja) 2002-06-13 2004-01-22 Murata Mfg Co Ltd 半導体デバイス及び該半導体デバイスの製造方法
US7105868B2 (en) 2002-06-24 2006-09-12 Cermet, Inc. High-electron mobility transistor with zinc oxide
US7067843B2 (en) 2002-10-11 2006-06-27 E. I. Du Pont De Nemours And Company Transparent oxide semiconductor thin film transistors
JP4166105B2 (ja) 2003-03-06 2008-10-15 シャープ株式会社 半導体装置およびその製造方法
JP2004273732A (ja) 2003-03-07 2004-09-30 Sharp Corp アクティブマトリクス基板およびその製造方法
JP4108633B2 (ja) 2003-06-20 2008-06-25 シャープ株式会社 薄膜トランジスタおよびその製造方法ならびに電子デバイス
US7262463B2 (en) 2003-07-25 2007-08-28 Hewlett-Packard Development Company, L.P. Transistor including a deposited channel region having a doped portion
US7297977B2 (en) 2004-03-12 2007-11-20 Hewlett-Packard Development Company, L.P. Semiconductor device
US7145174B2 (en) 2004-03-12 2006-12-05 Hewlett-Packard Development Company, Lp. Semiconductor device
US7282782B2 (en) 2004-03-12 2007-10-16 Hewlett-Packard Development Company, L.P. Combined binary oxide semiconductor device
EP1737044B1 (en) 2004-03-12 2014-12-10 Japan Science and Technology Agency Amorphous oxide and thin film transistor
US6989340B2 (en) * 2004-05-11 2006-01-24 Tokan Material Technology Co., Ltd. Lead-free low softening point glass
US7211825B2 (en) * 2004-06-14 2007-05-01 Yi-Chi Shih Indium oxide-based thin film transistors and circuits
JP2006100760A (ja) 2004-09-02 2006-04-13 Casio Comput Co Ltd 薄膜トランジスタおよびその製造方法
US7285501B2 (en) 2004-09-17 2007-10-23 Hewlett-Packard Development Company, L.P. Method of forming a solution processed device
US7298084B2 (en) 2004-11-02 2007-11-20 3M Innovative Properties Company Methods and displays utilizing integrated zinc oxide row and column drivers in conjunction with organic light emitting diodes
US7791072B2 (en) 2004-11-10 2010-09-07 Canon Kabushiki Kaisha Display
US7829444B2 (en) 2004-11-10 2010-11-09 Canon Kabushiki Kaisha Field effect transistor manufacturing method
AU2005302962B2 (en) 2004-11-10 2009-05-07 Canon Kabushiki Kaisha Amorphous oxide and field effect transistor
CA2585071A1 (en) 2004-11-10 2006-05-18 Canon Kabushiki Kaisha Field effect transistor employing an amorphous oxide
US7872259B2 (en) 2004-11-10 2011-01-18 Canon Kabushiki Kaisha Light-emitting device
US7863611B2 (en) 2004-11-10 2011-01-04 Canon Kabushiki Kaisha Integrated circuits utilizing amorphous oxides
US7453065B2 (en) 2004-11-10 2008-11-18 Canon Kabushiki Kaisha Sensor and image pickup device
US7579224B2 (en) 2005-01-21 2009-08-25 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing a thin film semiconductor device
TWI505473B (zh) 2005-01-28 2015-10-21 Semiconductor Energy Lab 半導體裝置，電子裝置，和半導體裝置的製造方法
TWI445178B (zh) 2005-01-28 2014-07-11 Semiconductor Energy Lab 半導體裝置，電子裝置，和半導體裝置的製造方法
US7858451B2 (en) 2005-02-03 2010-12-28 Semiconductor Energy Laboratory Co., Ltd. Electronic device, semiconductor device and manufacturing method thereof
US7948171B2 (en) 2005-02-18 2011-05-24 Semiconductor Energy Laboratory Co., Ltd. Light emitting device
US20060197092A1 (en) 2005-03-03 2006-09-07 Randy Hoffman System and method for forming conductive material on a substrate
US8681077B2 (en) 2005-03-18 2014-03-25 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device, and display device, driving method and electronic apparatus thereof
WO2006105077A2 (en) 2005-03-28 2006-10-05 Massachusetts Institute Of Technology Low voltage thin film transistor with high-k dielectric material
US7645478B2 (en) 2005-03-31 2010-01-12 3M Innovative Properties Company Methods of making displays
US8300031B2 (en) 2005-04-20 2012-10-30 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device comprising transistor having gate and drain connected through a current-voltage conversion element
JP2006344849A (ja) 2005-06-10 2006-12-21 Casio Comput Co Ltd 薄膜トランジスタ
US7691666B2 (en) 2005-06-16 2010-04-06 Eastman Kodak Company Methods of making thin film transistors comprising zinc-oxide-based semiconductor materials and transistors made thereby
US7402506B2 (en) 2005-06-16 2008-07-22 Eastman Kodak Company Methods of making thin film transistors comprising zinc-oxide-based semiconductor materials and transistors made thereby
US7507618B2 (en) 2005-06-27 2009-03-24 3M Innovative Properties Company Method for making electronic devices using metal oxide nanoparticles
KR100711890B1 (ko) 2005-07-28 2007-04-25 삼성에스디아이 주식회사 유기 발광표시장치 및 그의 제조방법
JP2007059128A (ja) 2005-08-23 2007-03-08 Canon Inc 有機ｅｌ表示装置およびその製造方法
JP4850457B2 (ja) 2005-09-06 2012-01-11 キヤノン株式会社 薄膜トランジスタ及び薄膜ダイオード
JP2007073705A (ja) 2005-09-06 2007-03-22 Canon Inc 酸化物半導体チャネル薄膜トランジスタおよびその製造方法
JP5116225B2 (ja) 2005-09-06 2013-01-09 キヤノン株式会社 酸化物半導体デバイスの製造方法
JP4280736B2 (ja) 2005-09-06 2009-06-17 キヤノン株式会社 半導体素子
JP5064747B2 (ja) 2005-09-29 2012-10-31 株式会社半導体エネルギー研究所 半導体装置、電気泳動表示装置、表示モジュール、電子機器、及び半導体装置の作製方法
EP1998375A3 (en) 2005-09-29 2012-01-18 Semiconductor Energy Laboratory Co, Ltd. Semiconductor device having oxide semiconductor layer and manufacturing method
JP5078246B2 (ja) 2005-09-29 2012-11-21 株式会社半導体エネルギー研究所 半導体装置、及び半導体装置の作製方法
JP5037808B2 (ja) 2005-10-20 2012-10-03 キヤノン株式会社 アモルファス酸化物を用いた電界効果型トランジスタ、及び該トランジスタを用いた表示装置
KR101117948B1 (ko) 2005-11-15 2012-02-15 가부시키가이샤 한도오따이 에네루기 켄큐쇼 액정 디스플레이 장치 제조 방법
TWI292281B (en) 2005-12-29 2008-01-01 Ind Tech Res Inst Pixel structure of active organic light emitting diode and method of fabricating the same
US7867636B2 (en) 2006-01-11 2011-01-11 Murata Manufacturing Co., Ltd. Transparent conductive film and method for manufacturing the same
JP4977478B2 (ja) 2006-01-21 2012-07-18 三星電子株式会社 ＺｎＯフィルム及びこれを用いたＴＦＴの製造方法
US7576394B2 (en) 2006-02-02 2009-08-18 Kochi Industrial Promotion Center Thin film transistor including low resistance conductive thin films and manufacturing method thereof
US7977169B2 (en) 2006-02-15 2011-07-12 Kochi Industrial Promotion Center Semiconductor device including active layer made of zinc oxide with controlled orientations and manufacturing method thereof
KR20070101595A (ko) 2006-04-11 2007-10-17 삼성전자주식회사 ＺｎＯ ＴＦＴ
US20070252928A1 (en) 2006-04-28 2007-11-01 Toppan Printing Co., Ltd. Structure, transmission type liquid crystal display, reflection type display and manufacturing method thereof
JP5028033B2 (ja) 2006-06-13 2012-09-19 キヤノン株式会社 酸化物半導体膜のドライエッチング方法
JP4609797B2 (ja) 2006-08-09 2011-01-12 Ｎｅｃ液晶テクノロジー株式会社 薄膜デバイス及びその製造方法
JP4999400B2 (ja) 2006-08-09 2012-08-15 キヤノン株式会社 酸化物半導体膜のドライエッチング方法
JP4332545B2 (ja) 2006-09-15 2009-09-16 キヤノン株式会社 電界効果型トランジスタ及びその製造方法
JP5164357B2 (ja) 2006-09-27 2013-03-21 キヤノン株式会社 半導体装置及び半導体装置の製造方法
JP4274219B2 (ja) 2006-09-27 2009-06-03 セイコーエプソン株式会社 電子デバイス、有機エレクトロルミネッセンス装置、有機薄膜半導体装置
US7622371B2 (en) 2006-10-10 2009-11-24 Hewlett-Packard Development Company, L.P. Fused nanocrystal thin film semiconductor and method
US7772021B2 (en) 2006-11-29 2010-08-10 Samsung Electronics Co., Ltd. Flat panel displays comprising a thin-film transistor having a semiconductive oxide in its channel and methods of fabricating the same for use in flat panel displays
JP2008140684A (ja) 2006-12-04 2008-06-19 Toppan Printing Co Ltd カラーｅｌディスプレイおよびその製造方法
KR101303578B1 (ko) 2007-01-05 2013-09-09 삼성전자주식회사 박막 식각 방법
US8207063B2 (en) 2007-01-26 2012-06-26 Eastman Kodak Company Process for atomic layer deposition
KR100851215B1 (ko) 2007-03-14 2008-08-07 삼성에스디아이 주식회사 박막 트랜지스터 및 이를 이용한 유기 전계 발광표시장치
US7795613B2 (en) 2007-04-17 2010-09-14 Toppan Printing Co., Ltd. Structure with transistor
KR101325053B1 (ko) 2007-04-18 2013-11-05 삼성디스플레이 주식회사 박막 트랜지스터 기판 및 이의 제조 방법
KR20080094300A (ko) 2007-04-19 2008-10-23 삼성전자주식회사 박막 트랜지스터 및 그 제조 방법과 박막 트랜지스터를포함하는 평판 디스플레이
KR101334181B1 (ko) 2007-04-20 2013-11-28 삼성전자주식회사 선택적으로 결정화된 채널층을 갖는 박막 트랜지스터 및 그제조 방법
US8274078B2 (en) 2007-04-25 2012-09-25 Canon Kabushiki Kaisha Metal oxynitride semiconductor containing zinc
KR101345376B1 (ko) 2007-05-29 2013-12-24 삼성전자주식회사 ＺｎＯ 계 박막 트랜지스터 및 그 제조방법
US8202365B2 (en) 2007-12-17 2012-06-19 Fujifilm Corporation Process for producing oriented inorganic crystalline film, and semiconductor device using the oriented inorganic crystalline film
JP4555358B2 (ja) 2008-03-24 2010-09-29 富士フイルム株式会社 薄膜電界効果型トランジスタおよび表示装置
KR100941850B1 (ko) 2008-04-03 2010-02-11 삼성모바일디스플레이주식회사 박막 트랜지스터, 그의 제조 방법 및 박막 트랜지스터를구비하는 평판 표시 장치
KR100963026B1 (ko) 2008-06-30 2010-06-10 삼성모바일디스플레이주식회사 박막 트랜지스터, 그의 제조 방법 및 박막 트랜지스터를구비하는 평판 표시 장치
KR100963027B1 (ko) 2008-06-30 2010-06-10 삼성모바일디스플레이주식회사 박막 트랜지스터, 그의 제조 방법 및 박막 트랜지스터를구비하는 평판 표시 장치
JP5345456B2 (ja) 2008-08-14 2013-11-20 富士フイルム株式会社 薄膜電界効果型トランジスタ
JP4623179B2 (ja) 2008-09-18 2011-02-02 ソニー株式会社 薄膜トランジスタおよびその製造方法
JP5451280B2 (ja) 2008-10-09 2014-03-26 キヤノン株式会社 ウルツ鉱型結晶成長用基板およびその製造方法ならびに半導体装置
KR101034686B1 (ko) * 2009-01-12 2011-05-16 삼성모바일디스플레이주식회사 유기전계발광 표시 장치 및 그의 제조 방법
JP5606682B2 (ja) 2009-01-29 2014-10-15 富士フイルム株式会社 薄膜トランジスタ、多結晶酸化物半導体薄膜の製造方法、及び薄膜トランジスタの製造方法
TWI529942B (zh) * 2009-03-27 2016-04-11 半導體能源研究所股份有限公司 半導體裝置
JP4415062B1 (ja) 2009-06-22 2010-02-17 富士フイルム株式会社 薄膜トランジスタ及び薄膜トランジスタの製造方法
JP4571221B1 (ja) 2009-06-22 2010-10-27 富士フイルム株式会社 Ｉｇｚｏ系酸化物材料及びｉｇｚｏ系酸化物材料の製造方法
WO2011046048A1 (en) 2009-10-16 2011-04-21 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and manufacturing method thereof
KR101812683B1 (ko) * 2009-10-21 2017-12-27 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치 제작방법
KR101750982B1 (ko) * 2009-11-06 2017-06-26 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치 및 반도체 장치의 제작 방법
KR102345456B1 (ko) * 2009-11-27 2021-12-29 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치 및 반도체 장치의 제작방법
JP2011138934A (ja) 2009-12-28 2011-07-14 Sony Corp 薄膜トランジスタ、表示装置および電子機器
KR102174859B1 (ko) 2010-01-22 2020-11-05 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치
JP5740169B2 (ja) * 2010-02-19 2015-06-24 株式会社半導体エネルギー研究所 トランジスタの作製方法
JP2011187506A (ja) 2010-03-04 2011-09-22 Sony Corp 薄膜トランジスタおよびその製造方法、並びに表示装置
US9147768B2 (en) * 2010-04-02 2015-09-29 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device having an oxide semiconductor and a metal oxide film
KR101806271B1 (ko) * 2010-05-14 2017-12-07 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치의 제작 방법
US8759820B2 (en) * 2010-08-20 2014-06-24 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
JP5626978B2 (ja) * 2010-09-08 2014-11-19 富士フイルム株式会社 薄膜トランジスタおよびその製造方法、並びにその薄膜トランジスタを備えた装置
US8569754B2 (en) 2010-11-05 2013-10-29 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and manufacturing method thereof
KR20210034703A (ko) 2011-01-28 2021-03-30 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치의 제작 방법 및 반도체 장치
JP2012160679A (ja) 2011-02-03 2012-08-23 Sony Corp 薄膜トランジスタ、表示装置および電子機器

Also Published As

Publication number Publication date
US9219164B2 (en) 2015-12-22
JP6200195B2 (ja) 2017-09-20
KR20130118792A (ko) 2013-10-30
KR102090833B1 (ko) 2020-03-18
TWI664666B (zh) 2019-07-01
TW201405641A (zh) 2014-02-01
US20130277676A1 (en) 2013-10-24
TW201738945A (zh) 2017-11-01
JP2014003280A (ja) 2014-01-09

Similar Documents

Publication Publication Date Title
TWI600065B (zh) 半導體裝置及其製造方法
KR102625940B1 (ko) 반도체 장치
TWI596771B (zh) 半導體裝置及其製造方法
JP6419911B2 (ja) 半導体装置
TWI577019B (zh) 半導體裝置及其製造方法
TWI573271B (zh) 半導體裝置
JP6100071B2 (ja) 半導体装置の作製方法
US9006024B2 (en) Method for manufacturing semiconductor device
TWI565068B (zh) 半導體元件、半導體元件的製造方法以及使用半導體元件的半導體裝置
JP7493558B2 (ja) 半導体装置

Legal Events

Date Code Title Description
MM4A Annulment or lapse of patent due to non-payment of fees