TWI565068B - 半導體元件、半導體元件的製造方法以及使用半導體元件的半導體裝置 - Google Patents

半導體元件、半導體元件的製造方法以及使用半導體元件的半導體裝置 Download PDF

Info

Publication number
TWI565068B
TWI565068B TW101142885A TW101142885A TWI565068B TW I565068 B TWI565068 B TW I565068B TW 101142885 A TW101142885 A TW 101142885A TW 101142885 A TW101142885 A TW 101142885A TW I565068 B TWI565068 B TW I565068B
Authority
TW
Taiwan
Prior art keywords
film
oxide semiconductor
semiconductor film
transistor
oxide
Prior art date
Application number
TW101142885A
Other languages
English (en)
Other versions
TW201327828A (zh
Inventor
山崎舜平
本田達也
平石鈴之介
金村大志
太田将志
Original Assignee
半導體能源研究所股份有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 半導體能源研究所股份有限公司 filed Critical 半導體能源研究所股份有限公司
Publication of TW201327828A publication Critical patent/TW201327828A/zh
Application granted granted Critical
Publication of TWI565068B publication Critical patent/TWI565068B/zh

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/7869—Thin film transistors, i.e. transistors with a channel being at least partly a thin film having a semiconductor body comprising an oxide semiconductor material, e.g. zinc oxide, copper aluminium oxide, cadmium stannate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/04—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their crystalline structure, e.g. polycrystalline, cubic or particular orientation of crystalline planes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78603—Thin film transistors, i.e. transistors with a channel being at least partly a thin film characterised by the insulating substrate or support

Description

半導體元件、半導體元件的製造方法以及使用半導體元件的半導體裝置
本發明係關於一種半導體元件、半導體元件的製造方法以及使用半導體元件的半導體裝置。
注意，在本說明書中，“半導體元件”是指能夠藉由利用半導體特性而工作的元件，諸如電晶體或二極體等。另外，“半導體裝置”是指能夠藉由利用半導體元件的半導體特性而工作的所有裝置，因此，電光裝置、半導體電路及電子裝置都是半導體裝置。
使用形成在具有絕緣表面的基板上的半導體薄膜構成電晶體的技術受到關注。該電晶體被廣泛地應用於如積體電路(IC)和影像顯示裝置(顯示裝置)等的電子裝置。作為可以應用於電晶體的半導體薄膜，矽類半導體材料被廣泛地周知。此外，作為其他材料，氧化物半導體受到關注。
例如，已公開有作為電晶體的活性層使用包含銦(In)、鎵(Ga)及鋅(Zn)的非晶氧化物半導體膜的電晶體(參照專利文獻1)。
[專利文獻1]日本專利申請公開第2006-165528號公報
作為活性層使用氧化物半導體膜的電晶體(以下稱為“氧化物半導體電晶體”)的工作速度比作為活性層使用非晶矽膜的電晶體快(也可以說“場效應遷移率高”)，並 且，比作為活性層使用多晶矽膜的電晶體更容易製造。
然而，關於作為活性層使用氧化物半導體膜的電晶體指出了幾個問題，其中之一是電特性的不穩定性。明確地說，由於可見光或紫外線的照射或偏壓-溫度應力試驗(BT應力試驗)而使電晶體的臨界電壓向負側漂移，由此電晶體趨於常導通(normally-on)。該問題的原因之一是氧化物半導體膜中的氧缺陷等。
當氧化物半導體膜為非晶(amorphous)時，氧化物半導體膜中的金屬原子與氧原子之間的結合狀態沒有秩序，所以處於容易導致氧缺陷的狀態。由此，有可能導致氧化物半導體膜的電特性(例如，電傳導性等)的變化。於是，由於該變化會成為電晶體的電特性的變動原因，所以使該使用電晶體的半導體裝置的可靠性下降。
鑒於上述問題，本發明的一個方式的目的之一是提供在作為活性層使用氧化物半導體膜的情況下電特性也穩定的電晶體。本發明的另一個方式的目的之一是提供該電晶體的製造方法。本發明的另一個方式的目的之一是藉由使用該電晶體來提供電特性穩定且可靠性高的半導體裝置。
在形成氧化物半導體膜的被形成面設置至少其表面具有結晶性的氧化物膜作為基底膜，並在該膜上設置氧化物半導體膜。由此，基底膜用作氧化物半導體膜的晶種。於是，氧化物半導體膜從與基底膜之間的介面附近開始以反 映基底膜的結晶狀態的方式進行晶體生長。因此，氧化物半導體膜成為在膜厚度方向上的大範圍內具有結晶性的膜，所以具有該膜的電晶體的電特性穩定。
就是說，本發明的一個方式是一種半導體元件，其特徵在於，該半導體元件包括：基底膜，該基底膜為至少表面具有結晶性的氧化物膜；基底膜上的具有結晶性的氧化物半導體膜；氧化物半導體膜上的閘極絕緣膜；閘極絕緣膜上的至少與氧化物半導體膜重疊的閘極電極；與氧化物半導體膜電連接的源極電極及汲極電極，其中，基底膜含有銦及鋅。
藉由採用上述方式所示的結構，氧化物半導體膜以反映基底膜的結晶狀態的方式進行晶體生長，因此，氧化物半導體膜成為在膜厚度方向上的大範圍內具有結晶性的膜。從而，可以使具有該膜的電晶體的電特性穩定。
另外，在上述結構中，藉由使基底膜含有銦及鋅並含有鋯、釔和鈰中的某一種或多種，可以降低基底膜的導電率，由此在源極電極與汲極電極之間流過的載流子不容易受到基底膜的影響，所以是較佳的。
此外，在上述結構中，氧化物半導體膜具有在非晶相中具有結晶部的結晶-非晶混合相結構，在該結晶部中，c軸與平行於形成氧化物半導體膜的表面的法線向量或氧化物半導體膜表面的法線向量的方向一致，在從垂直於ab平面的方向看時形成有三角形或六角形的原子排列，並且在從垂直於c軸的方向看時金屬原子排列為層狀或金屬原 子和氧原子排列為層狀。由此可以使具有該氧化物半導體膜的電晶體的電特性穩定，所以是較佳的。
另外，藉由將具有上述結構的半導體元件用於半導體裝置的一部分，可以提供可靠性高的半導體裝置。
另外，本發明的一個方式是一種半導體元件的製造方法，其特徵在於，該方法包括如下步驟：形成基底膜，該基底膜為至少表面具有結晶性的氧化物膜；在基底膜上形成具有結晶性的氧化物半導體膜；在氧化物半導體膜上形成閘極絕緣膜；在閘極絕緣膜上形成至少與氧化物半導體膜重疊的閘極電極；形成與氧化物半導體膜電連接的源極電極及汲極電極，其中，基底膜含有銦及鋅。
藉由採用上述方式所示的製造方法，氧化物半導體膜以反映基底膜的結晶狀態的方式進行晶體生長，因此，可以形成在膜厚度方向上的大範圍內具有結晶性的氧化物半導體膜。從而，可以使具有該膜的電晶體的電特性穩定。
另外，在上述製造方法中，藉由作為基底膜使用含有銦及鋅並含有鋯、釔和鈰中的某一種或多種的膜，可以形成導電率低的基底膜。由此在源極電極與汲極電極之間流過的載流子不容易受到基底膜的影響，所以是較佳的。
此外，在上述製造方法中，藉由使用濺射裝置以200℃以上且450℃以下的膜形成溫度形成氧化物半導體膜，可以形成具有c軸與平行於形成氧化物半導體膜的表面的法線向量或氧化物半導體膜的表面的法線向量的方向一致的結晶部的氧化物半導體膜，所以是較佳的。
此外，在上述製造方法中，在使用濺射裝置形成氧化物半導體膜之後，藉由對該氧化物半導體膜進行200℃以上且700℃以下的加熱處理，可以形成具有c軸與平行於形成氧化物半導體膜的表面的法線向量或氧化物半導體膜的表面的法線向量的方向一致的結晶部的氧化物半導體膜，所以是較佳的。
藉由在形成氧化物半導體膜的被形成面設置至少其表面具有結晶性的氧化物膜作為基底膜，並在該基底膜上設置氧化物半導體膜，氧化物半導體膜以反映基底膜的結晶狀態的方式從與氧化物膜之間的介面附近開始進行晶體生長，因此，氧化物半導體膜成為在膜厚度方向上的大範圍內具有結晶性的膜。從而，可以使具有該膜的電晶體的電特性穩定。
下面，參照圖式對本說明書所公開的發明的實施方式進行詳細說明。但是，本發明不侷限於以下說明，所屬技術領域的普通技術人員可以很容易地理解一個事實就是其方式及詳細內容在不脫離本發明的宗旨及其範圍的情況下可以被變換為各種各樣的形式。因此，本發明不應該被解釋為僅限定在以下所示的實施方式所記載的內容中。
注意，在以下說明的實施方式中，有時在不同的圖式之間共同使用同一元件符號來表示相同部分或具有相同功能的部分，而省略其重複說明。
注意，為了便於理解，在圖式等中所示的各結構的位置、尺寸及範圍等有時不表示實際的位置、尺寸及範圍等。因此，所公開的發明不一定侷限於圖式等所公開的位置、尺寸及範圍等。
另外，本說明書中的“第一”、“第二”、“第三”等的序數詞是為了避免構成要素的混淆而標記的，而不是用於在數目方面上進行限制。
另外，在本說明書等中，術語“上”或“下”不侷限於構成要素的位置關係為“正上方”或“正下方”。例如，“閘極絕緣層上的閘極電極”的表述不排除閘極絕緣層與閘極電極之間具有其他構成要素的情況。
另外，在本說明書等中，術語“電極”或“佈線”不限定這些構成要素的功能。例如，有時將“電極”用作“佈線”的一部分，反之亦然。再者，術語“電極”或“佈線”還包括多個“電極”或“佈線”形成為一體的情況等。
此外，在採用極性不同的電晶體的情況下或在電路工作中電流方向發生變化的情況等下，“源極”和“汲極”的功能有時互相調換。因此，在本說明書等中，可以互相調換使用術語“源極”和“汲極”。
另外，在本說明書等中，“電連接”包括藉由“具有某種電作用的元件”連接的情況。這裏，“具有某種電作用的元件”只要可以進行連接目標間的電信號的發送和接收，就沒有特別的限制。例如，“具有某種電作用的元件”不僅包括電極和佈線，而且還包括電晶體等的切換元件、電阻 元件、電感器、電容器、具有其他各種功能的元件等。
實施方式1
在本實施方式中，參照圖1A至圖5E對半導體裝置及其製造方法的一個方式進行說明。
〈半導體裝置的結構例子〉
在圖1A和圖1B中，作為半導體裝置的例子示出作為頂閘極結構的電晶體的平面圖及剖面圖的一例。圖1A是平面圖，圖1B是沿著圖1A中的線A-B的剖面圖。注意，在圖1A中，為了簡化起見，省略電晶體150的構成要素的一部分(例如，基板100等)。
圖1A和圖1B所示的電晶體150在基板100上具有：基底膜102、氧化物半導體膜106、閘極絕緣膜108、至少與氧化物半導體膜106重疊的閘極電極110以及與氧化物半導體膜106電連接的源極電極114a和汲極電極114b。
用於氧化物半導體膜106的氧化物半導體較佳為含有銦(In)及鋅(Zn)。此外，作為用來降低使用該氧化物半導體而成的電晶體的電特性的偏差的穩定劑，較佳為除了上述元素以外還含有鎵(Ga)。此外，作為穩定劑含有錫(Sn)較佳。另外，作為穩定劑，含有選自鉿(Hf)、鋯(Zr)、鈦(Ti)、鈧(Sc)、釔(Y)、鑭系元素(例如，鈰(Ce)、釹(Nd)、釓(Gd))中的一種或多種較佳。
例如，作為氧化物半導體，可以使用氧化銦、氧化錫 、氧化鋅、In-Zn類氧化物、Sn-Zn類氧化物、Al-Zn類氧化物、Zn-Mg類氧化物、Sn-Mg類氧化物、In-Mg類氧化物、In-Ga類氧化物、In-Ga-Zn類氧化物(IGZO)、In-Al-Zn類氧化物、In-Sn-Zn類氧化物、Sn-Ga-Zn類氧化物、Al-Ga-Zn類氧化物、Sn-Al-Zn類氧化物、In-Hf-Zn類氧化物、In-Zr-Zn類氧化物、In-Ti-Zn類氧化物、In-Sc-Zn類氧化物、In-Y-Zn類氧化物、In-La-Zn類氧化物、In-Ce-Zn類氧化物、In-Pr-Zn類氧化物、In-Nd-Zn類氧化物、In-Sm-Zn類氧化物、In-Eu-Zn類氧化物、In-Gd-Zn類氧化物、In-Tb-Zn類氧化物、In-Dy-Zn類氧化物、In-Ho-Zn類氧化物、In-Er-Zn類氧化物、In-Tm-Zn類氧化物、In-Yb-Zn類氧化物、In-Lu-Zn類氧化物、In-Sn-Ga-Zn類氧化物、In-Hf-Ga-Zn類氧化物、In-Al-Ga-Zn類氧化物、In-Sn-Al-Zn類氧化物、In-Sn-Hf-Zn類氧化物、In-Hf-Al-Zn類氧化物。
注意，在此，例如In-Ga-Zn類氧化物是指作為主要成分含有In、Ga和Zn的氧化物，對In、Ga、Zn的比率沒有限制。此外，也可以含有In、Ga、Zn以外的金屬元素。另外，In-Ga-Zn類氧化物由於無電場時的電阻足夠高而能夠充分地降低截止電流，且遷移率也高，所以作為用於半導體裝置的半導體材料十分合適。
例如，可以使用In：Ga：Zn=1：1：1(=1/3：1/3：1/3)、In：Ga：Zn=3：1：2(=1/2：1/6：1/3)、In：Ga：Zn=1：3：2(=1/6：1/2：1/3)或者In：Ga：Zn=2：2：1(=2/5：2/5：1/5)的原子比的In-Ga-Zn類氧化物或 具有近於上述原子比的原子比的氧化物。或者，可以使用In：Sn：Zn=1：1：1(=1/3：1/3：1/3)、In：Sn：Zn=2：1：3(=1/3：1/6：1/2)或者In：Sn：Zn=2：1：5(=1/4：1/8：5/8)的原子比的In-Sn-Zn類氧化物或具有近於上述原子比的原子比的氧化物。
另外，作為氧化物半導體，也可以使用表示為InMO3(ZnO)m(m>0且m不是整數)的材料。注意，M表示選自Ga、Fe、Mn和Co中的一種或多種金屬元素。此外，作為氧化物半導體，也可以使用表示為In2SnO5(ZnO)n(n>0且n是整數)的材料。使用氧化物半導體材料形成的膜(以下記載為“氧化物半導體膜”)例如可以藉由如下方法形成：利用諸如濺射法或電子束蒸鍍法等PVD法等形成氧化物半導體膜，並在該膜上利用光微影製程等形成光阻掩模，然後利用乾蝕刻法或濕蝕刻法等選擇性地去除半導體膜。
氧化物半導體膜106有可能處於單晶、多晶(polycrystal)或非晶等狀態。作為氧化物半導體膜使用CAAC-OS(C Axis Aligned Crystalline Oxide Semiconductor：c軸配向結晶氧化物半導體)膜較佳。另外，將氧化物半導體膜106的厚度設定為5nm以上且200nm以下，設定為10nm以上且30nm以下較佳。
CAAC-OS膜不是完全的單晶，也不是完全的非晶。CAAC-OS膜是在非晶相中具有結晶部及非晶部的結晶-非晶混合相結構的氧化物半導體膜。另外，一般該結晶部分的尺寸為能夠容納於一個邊長小於100nm的立方體內的尺 寸。另外，在使用透射電子顯微鏡(TEM,Transmission Electron Microscope)觀察時的影像中，包含於CAAC-OS膜中的非晶部與結晶部的邊界不明確。另外，在CAAC-OS膜中利用TEM觀察不到晶界(grain boundary)。因此，在CAAC-OS膜中，起因於晶界的電子遷移率的降低得到抑制。
在包含於CAAC-OS膜中的結晶部中，c軸與平行於形成CAAC-OS膜的表面的法線向量或CAAC-OS膜的表面的法線向量的方向一致，在從垂直於ab平面的方向看時形成有三角形或六角形的原子排列，並且含有金屬原子及氧原子的層重疊。另外，層的法線向量為c軸方向。另外，不同結晶部的a軸及b軸的方向也可以彼此不同。在本說明書中，在只記載為“垂直”時，也包括85°以上且95°以下的範圍。另外，當只記載為“平行”時，也包括-5°以上且5°以下的範圍。
另外，在CAAC-OS膜中，結晶部的分佈也可以不均勻。例如，在CAAC-OS膜的形成過程中，當從氧化物半導體膜的表面一側開始進行晶體生長時，與被形成面附近相比，有時在表面附近結晶部所占的比例高。另外，藉由對CAAC-OS膜添加雜質，也有時在該雜質添加區中結晶部發生非晶化。
由於包含於CAAC-OS膜中的結晶部的c軸與平行於形成CAAC-OS膜的表面的法線向量或CAAC-OS膜的表面的法線向量的方向一致，所以有時其根據CAAC-OS膜的 形狀(CAAC-OS膜的被形成面的剖面形狀或CAAC-OS膜的表面的剖面形狀)而朝向不同的方向。另外，結晶部的c軸方向是平行於形成CAAC-OS膜時的CAAC-OS膜的被形成面的法線向量或CAAC-OS膜的表面的法線向量的方向。結晶部是藉由膜形成或藉由在膜形成之後進行加熱處理等的晶化處理而形成的。
在使用CAAC-OS膜的電晶體中由可見光或紫外光的照射引起的電特性變動小。因此，該電晶體的可靠性高。
另外，如圖1B所示，氧化物半導體膜106的端部較佳為20°至50°的錐角。另外，錐角是指：當在從垂直於具有錐形形狀的膜(例如，氧化物半導體膜106)的剖面(與基板表面正交的面)的方向觀察該膜時，該膜的側面與底面所形成的傾斜角。當氧化物半導體膜106的端部為20°至50°的錐角時，可以抑制氧缺陷的產生，由此可以減小電晶體150的洩漏電流的產生。
作為基底膜102，使用單層或疊層的具有結晶性的氧化物膜。另外，較佳的是作為用於基底膜102的氧化物膜，含有氧化物半導體膜106的構成元素的銦(In)及鋅(Zn)，以降低基底膜102與氧化物半導體膜106之間的晶格不匹配。除此之外，該氧化物膜較佳為還含有選自鋯(Zr)、釔(Y)和鈰(Ce)中的一種或多種。當基底膜102含有這些材料時，可以降低基底膜102的導電率，由此在源極電極與汲極電極之間流過的載流子不容易受到基底膜102的影響。
例如，作為用於基底膜102的氧化物材料，可以使用In-Zr-Zn類氧化物、In-Y-Zn類氧化物、In-Ce-Zn類氧化物。
當作為基底膜102使用一般用作絕緣膜的膜，諸如氧化矽等非晶膜時，作為阻擋氧化物半導體膜的晶化的元素的矽等雜質混入到氧化物半導體膜中，尤其混入到氧化物半導體膜中的與氧化矽之間的介面附近，而容易使氧化物半導體膜的一部分成為非晶狀態。然而，如本說明書的一個方式所示那樣，當作為基底膜102使用含有氧化物半導體膜的構成元素的具有結晶性的氧化物膜時，基底膜102不包含阻擋氧化物半導體膜的晶化的元素，或者不以阻擋氧化物半導體膜的晶化的濃度含有該元素，所以可以抑制由於雜質(也可以說是阻擋晶化的元素)從基底膜102混入到氧化物半導體膜106而降低氧化物半導體膜106的結晶性。從而，可以形成從與基底膜102之間的介面附近在膜厚度方向上的大範圍內具有結晶性的氧化物半導體膜106。
另外，藉由在剛進行膜形成之後或者在進行膜形成之後對上述氧化物膜進行加熱處理，可以使該膜具有結晶性。由此，可以降低基底膜102與氧化物半導體膜106之間的晶格不匹配，從而，以反映基底膜102的結晶狀態的方式(即，以基底膜102為晶種)從與基底膜102之間的介面附近開始進行氧化物半導體膜106的晶體生長。從而，可以形成從與基底膜102之間的介面附近起在膜厚度方向 上的大範圍內具有結晶性的氧化物半導體膜106。
再者，由於上述氧化物材料含有氧化物半導體膜106的構成元素，所以晶格不匹配小。因此，可以降低基底膜102與氧化物半導體膜106之間的介面的介面能階密度。由此，可以改善電晶體150的電特性(例如，可以降低截止電流或臨界電壓的偏差等)。
另外，當基底膜102具有疊層結構時，可以在防止雜質擴散的效果高的膜上形成上述具有結晶性的氧化物膜。作為防止雜質擴散的效果高的膜，可以舉出氧化矽膜、氧氮化矽膜、氮氧化矽膜、氮化矽膜、氧化鋁膜、氧氮化鋁膜、氮氧化鋁膜、氮化鋁膜等。此外，也可以在氧化鎵膜、氧化釔膜、氧化鑭膜等上形成上述具有結晶性的氧化物膜。
當基底膜102具有如上該那樣的疊層結構時，可以提高防止基板100內部或其表面的雜質擴散到氧化物半導體膜106中的效果，所以可以抑制電晶體150的電特性劣化。由此，可以提高作為構成要素具有電晶體150的半導體裝置的工作特性等性能。
另外，關於其他構成要素的詳細內容，參照圖2A至圖3D在後述的電晶體150的製造方法的描述中進行說明。
另外，也可以在電晶體150上還設置絕緣膜或平坦化絕緣膜。
下面，參照圖2A至圖3D對圖1A和圖1B所示的電 晶體150的製程的例子進行說明。
〈電晶體150的製程〉
參照圖2A至圖3D對圖1A和圖1B所示的電晶體150的製程的一例進行說明。
首先，準備基板100，並在基板100上形成基底膜102(參照圖2A)。
雖然對可用作基板100的基板沒有很大的限制，但是至少需要具有能夠承受後面的加熱處理的程度的耐熱性。例如，可以使用玻璃基板如硼矽酸鋇玻璃和硼矽酸鋁玻璃等、陶瓷基板、石英基板、藍寶石基板等。此外，還可以應用以矽或碳化矽等為材料的單晶半導體基板或多晶半導體基板、以矽鍺等為材料的化合物半導體基板、SOI基板等。
另外，作為基板100，也可以使用撓性基板。在使用撓性基板時，既可以在撓性基板上直接形成包括氧化物半導體膜106的電晶體，也可以在其他製造基板上形成包括氧化物半導體膜106的電晶體，然後將其剝離並轉置到撓性基板上。另外，為了將電晶體從製造基板剝上離並轉置到撓性基板上，較佳為在製造基板與包括氧化物半導體膜106的電晶體之間設置剝離層。
另外，較佳為在形成基底膜102之前進行降低附著於基板100表面的雜質(例如，氫、水分或有機物等)的處理。在基板表面充分清潔的情況下，也可以不進行降低附 著於基板表面的雜質的處理。
作為降低附著於基板表面的雜質的方法，例如可以進行電漿處理、加熱處理或藥劑處理。較佳為進行電漿處理。明確而言，也可以藉由在含有稀有氣體(氦、氖、氬、氪、氙等)、氧或氮的氛圍下生成電漿並對基板施加偏置電壓來對基板表面進行電漿處理。另外，在進行該處理之後，藉由以不暴露於大氣的方式形成基底膜102，可以因由大氣暴露導致雜質再次附著於基板100。
另外，較佳的是，預先以低於基板100的應變點的溫度進行加熱處理來收縮(也被稱為熱收縮)基板100。由此，因為可以抑制在電晶體150的製程中對基板進行加熱而，導致的基板100的收縮量，由此可以抑制例如曝光製程等中的掩模偏移(misalignment)。
作為基底膜102，如上述〈半導體裝置的結構例子〉所示，可以利用濺射法等形成含有銦(In)及鋅(Zn)以及選自鋯(Zr)、釔(Y)和鈰(Ce)中的一種或多種的膜。該膜具有在後面的製程中能夠用作氧化物半導體膜106的晶種的結晶性。在實施例1中，將滿足上述條件的基底膜102的結晶結構與膜形成條件一同示出。
另外，由於上述基底膜102含有氧化物半導體膜106的構成元素，所以基底膜102與氧化物半導體膜106之間的晶格不匹配小。因此，可以降低基底膜102與氧化物半導體膜106之間的介面的介面能階密度。
另外，基底膜102較佳為使用氧化物絕緣膜。藉由作 為基底膜102使用氧化物絕緣膜，可以在後面的製程中在形成氧化物半導體膜106之後對基底膜102進行加熱來使其釋放氧，所以可以將基底膜102中的過剩的氧供應到氧化物半導體膜106中。尤其是，基底膜102中(塊體中)較佳為存在至少超過化學計量比的量的氧。氧化物半導體膜中的氧缺陷的一部分成為載流子的發生源，所以會成為使電晶體的臨界電壓變動的原因，但是藉由利用從基底膜102供給的氧填補氧化物半導體膜106中的氧缺陷，可以改善使用該氧化物半導體膜的電晶體150的電特性。作為基底膜102，為了形成如上該的存在至少超過化學計量比的量的氧的絕緣膜，較佳為利用濺射法形成基底膜102。
此外，在上述“藉由加熱處理釋放氧”是指當利用TDS(Thermal Desorption Spectroscopy，熱脫附譜分析法)分析時，氧分子的釋放量為1.0×1018分子/cm3以上，較佳為3.0×1019分子/cm3以上，更佳為1.0×1020分子/cm3以上。
作為形成存在至少超過化學計量比的量的氧的基底膜102的其他方法，例如可以舉出如下方法：即將形成有基底膜102的基板放入加熱裝置(例如可以使用GRTA(Gas Rapid Thermal Anneal，氣體快速熱退火)裝置、LRTA(Lamp Rapid Thermal Anneal，燈快速熱退火)裝置等的RTA(Rapid Thermal Anneal，快速熱退火)裝置)中，並引入高純度的氧氣體、高純度的一氧化二氮氣體、高純度的氧化亞氮氣體或超乾燥空氣(使用CRDS(Cavity Ring-Down laser Spectroscopy，光腔衰蕩光譜法)方式的露點 計進行測定時的水分量是20ppm(露點換算，-55℃)以下，較佳的是1ppm以下，更佳的是10ppb以下的空氣)進行加熱處理的方法。另外，氧氣體或一氧化二氮氣體較佳為不包含水、氫等。或者，較佳為將引入到加熱處理裝置中的氧氣體或一氧化二氮氣體的純度設定為6N以上，較佳為7N以上(也就是說，將氧氣體或一氧化二氮氣體中的雜質的濃度設定為1ppm以下，設定為0.1ppm以下較佳)。另外，在上述加熱處理中藉由使裝置內部的壓力處於高壓狀態，可以有效地對基底膜102添加氧。
作為形成存在至少超過化學計量比的量的氧的基底膜102的其他方法，例如可以舉出利用離子植入法、離子摻雜法、電漿浸沒離子植入法、電漿處理等對基底膜102添加氧(至少包括氧自由基、氧原子和氧離子中的任一種)的方法。
另外，基底膜102的表面較佳為具有高平坦性。明確而言，基底膜102的表面的平均面粗糙度(Ra)為1nm以下，較佳為0.3nm以下，進一步較佳為0.1nm以下。作為提高基底膜102表面的平坦性的方法，例如可以進行化學機械拋光(CMP,Chemical Mechanical Polishing)處理等平坦化處理。藉由提高基底膜102表面的平坦性，可以改善基底膜102與氧化物半導體膜106之間的介面狀態，由此可以降低電晶體150的電特性變動。
另外，基底膜102可以採用如上述〈半導體裝置的結構例子〉所記載的疊層結構。由此，防止雜質(例如，鋁 、鎂、鍶及硼等金屬元素、氫、水等)從基板100擴散到氧化物半導體膜中的效果得到提高，所以可以提高防止電晶體的電特性劣化(例如，電晶體的常導通化(臨界電壓的負漂移化)、臨界電壓的偏差的產生、場效應遷移度的下降等)的效果。
另外，在後面的製程中，當在基底膜102上形成氧化物半導體膜106時，為了使氧化物半導體膜106儘量不包含氫或水，作為氧化物半導體膜106的膜形成製程的預處理，較佳為在濺射裝置的預熱室中對形成有基底膜102的基板進行預熱，來使附著於基板100及基底膜102的氫或水分等雜質脫離且進行排氣。在此，加熱處理可以在100℃以上且450℃以下的溫度下進行。另外，較佳為適當地組合乾燥泵等粗真空泵和濺射離子泵、渦輪分子泵及低溫泵等高真空泵進行處理室的排氣。渦輪分子泵在大分子的排氣方面優秀，但是對水分和氫的排氣能力低。並且，將上述泵與對水分的排氣能力高的低溫泵或對氫的排氣能力高的濺射離子泵組合而使用是有效的。另外，此時，藉由一邊導入惰性氣體一邊去除雜質，可以進一步提高僅靠排氣不容易脫離的水分等的脫離速度。
另外，較佳為在形成氧化物半導體膜106之前，進行引入氬氣體而產生電漿來去除附著於基底膜102表面的粉狀物質(也稱為微粒、塵屑)或有機物的處理(也被稱為反濺射)。此外，也可以使用氮、氦、氧等的氣體代替氬。
接著，在基底膜102上利用濺射法形成氧化物半導體膜106(參照圖2B)。將氧化物半導體膜106的厚度設定為1nm以上且200nm以下，較佳為1nm以上且30nm以下，更佳為1nm以上且10nm以下。藉由將氧化物半導體膜106的厚度設定為上述厚度，可以抑制電晶體150的短通道效應。另外，較佳為以不接觸於大氣的方式連續地形成基底膜102及氧化物半導體膜106。
另外，在本實施方式中，使用In-Ga-Zn類氧化物靶材利用濺射法形成氧化物半導體膜106。此外，氧化物半導體膜106可以在稀有氣體(典型的為氬)氛圍下、在氧氛圍下或者在稀有氣體和氧的混合氛圍下利用濺射法形成。
當作為氧化物半導體膜106利用濺射法形成In-Ga-Zn-O膜時，例如可以使用如下靶材：原子數比為In：Ga：Zn=1：1：1的氧化物靶材；原子數比為In：Ga：Zn=3：1：2的氧化物靶材；原子數比為In：Ga：Zn=2：1：3的氧化物靶材；原子數比為In：Ga：Zn=1：3：2的氧化物靶材。注意，氧化物半導體膜106的靶材不侷限於這些材料及組成。
另外，氧化物靶材的相對密度為90%以上且100%以下，較佳為95%以上且99.9%以下。藉由使用相對密度高的氧化物靶材，可以形成緻密的氧化物半導體膜106。
作為形成氧化物半導體膜106時使用的濺射氣體，使用去除了雜質諸如氫、水、羥基或氫化物等的高純度氣體 是較佳的。
當氧化物半導體膜106含有多量的氫時，該氫與氧化物半導體結合而成使該氫的一部分成為施體，由此產生作為載流子的電子。其結果是，電晶體的臨界電壓向負方向漂移。因此，將氧化物半導體膜106中的氫濃度設定為低於5×1018原子/cm3，較佳設定為1×1018原子/cm3以下，更佳設定為5×1017原子/cm3以下，進一步較佳設定為1×1016原子/cm3以下。另外，上述氧化物半導體膜中的氫濃度是藉由使用二次離子質譜測定技術(SIMS：Secondary Ion Mass Spectrometry)而測量的。
例如，較佳的是，使用純度為6N以上，較佳為7N以上(也就是說，氣體中的雜質濃度為1ppm以下，較佳為0.1ppm以下)的膜形成氣體。
另外，為了去除膜形成室中的水分(包括水、水蒸氣、氫、羥基或氫化物)，較佳為使用吸附型的真空泵，例如低溫泵、離子泵、鈦昇華泵。另外，作為排氣單元也可以使用配備有冷阱的渦輪分子泵。由於在利用低溫泵進行了排氣的膜形成室中，如氫原子、水(H2O)等的含有氫原子的化合物(還較佳為包括含有碳原子的化合物)等被排出，由此可以降低利用該膜形成室形成的氧化物半導體膜中含有的氫或水分等雜質的濃度。
並且，較佳為儘量不使氧化物半導體膜含有氮。這是因為，與含有氫的情況同樣地，氮與氧化物半導體結合而使氮的一部分成為施體，由此產生作為載流子的電子。因 此，較佳為使用如下膜：即當對氧化物半導體膜進行加熱並進行TDS分析時，從該膜釋放的氨分子的釋放量的峰值為5.0×1021分子/cm3以下，較佳為1.0×1021分子/cm3以下，更佳為8.0×1021分子/cm3以下。
另外，當氧化物半導體膜106含有鹼金屬或鹼土金屬時，有時其與氧化物半導體結合而產生載流子，而導致增大電晶體的截止電流。因此，較佳為將氧化物半導體膜106中的鹼金屬或鹼土金屬的濃度設定為1×1018原子/cm3，較佳為2×1016原子/cm3。
當作為氧化物半導體膜106使用CAAC-OS膜時，作為形成該CAAC-OS膜的方法，可以舉出兩個方法：第一個方法是藉由將膜形成溫度設定為200℃以上且450℃以下形成氧化物半導體膜來在氧化物半導體膜中形成c軸與平行於形成氧化物半導體膜的表面的法線向量或氧化物半導體膜的表面的法線向量的方向一致的結晶部；第二個方法是在形成薄的氧化物半導體膜之後，進行200℃以上且700℃以下的加熱處理，來在氧化物半導體膜中形成c軸與平行於形成氧化物半導體膜的表面的法線向量或氧化物半導體膜的表面的法線向量的方向一致的結晶部。
由於以反映基底(在本實施方式中，相當於基底膜102)的結晶性的方式形成氧化物半導體膜106，所以例如當作為基底使用氧化矽等非晶膜時，氧化物半導體膜106中的與基底膜102之間的介面附近容易處於非晶狀態。
然而，如本說明書的一個方式所示，當作為基底膜 102使用具有結晶性的氧化物膜時，氧化物半導體膜106與基底膜102之間的晶格不匹配小，所以氧化物半導體膜106以反映基底膜102的結晶狀態的方式(即，以基底膜102為晶種)從與基底膜102之間的介面附近開始進行晶體生長。從而，作為氧化物半導體膜106可以形成從與基底膜102之間的介面附近開始在膜厚度方向上的大範圍內具有結晶性的CAAC-OS膜。
另外，當利用濺射法形成氧化物半導體膜106時，在構成氧化物半導體膜106的元素等具有高能階而碰撞到基底膜102的情況下，構成基底膜102的元素的接合被切斷並且該被切斷接合的元素混入到氧化物半導體膜106中(也被稱為“混合現象”、“混合效應”)。氧化物半導體膜106中的與基底膜102之間的介面附近該現象尤為顯著。
當作為基底膜102使用一般用於絕緣膜的膜，諸如氧化矽等非晶膜時，在發生上述混合現象的情況下，作為阻擋氧化物半導體膜的晶化的元素的矽等雜質混入到氧化物半導體膜中，尤其混入到氧化物半導體膜中的氧化物半導體膜與氧化矽之間的介面附近，而使氧化物半導體膜的一部分成為非晶狀態。因此，對電晶體的電特性(例如，截止電流或臨界電壓的偏差等)造成故障影響。然而，如本說明書的一個方式所示那樣，當作為基底膜102使用含有氧化物半導體膜的構成元素的具有結晶性的氧化物膜時，基底膜102不包含阻擋氧化物半導體膜的晶化的元素，或者不以阻擋氧化物半導體膜的晶化的濃度含有該元素，所 以，即使在發生上述混合現象的情況下，也可以抑制由於雜質(也可以說是阻擋晶化的元素)從基底膜102混入到氧化物半導體膜106而降低氧化物半導體膜106的結晶性的情況。所以，可以抑制電晶體的電特性的變動。
另外，藉由一邊加熱基板100一邊進行膜形成，可以降低包含在所形成的氧化物半導體膜106中的氫或水等雜質的濃度(脫水化處理、脫氫化處理)。另外，可以減輕由於濺射帶來的損傷，所以是較佳的。
另外，當作為氧化物半導體膜106形成CAAC-OS膜以外的具有結晶性的氧化物半導體膜(單晶或多晶)時，對膜形成溫度沒有特別的限制。在形成CAAC-OS膜以外的具有結晶性的氧化物半導體膜的情況下也藉由作為基底膜102使用具有結晶性的氧化物膜，由於以反應基底膜102的結晶狀態的方式從與基底膜102之間的介面附近開始進行氧化物半導體膜106的晶體生長，所以可以形成從與基底膜102之間的介面附近在膜厚度方向上的大範圍內具有結晶性的氧化物半導體膜106。
另外，也可以在形成氧化物半導體膜106之後對氧化物半導體膜106進行加熱處理。該加熱處理的溫度為300℃以上且700℃以下或者低於基板的應變點。藉由進行該加熱處理，可以去除過剩的氫(包含水、羥基)。
例如，可以將被處理物放入使用電阻發熱體等的電爐中，並在氮氛圍下以450℃、1小時的條件進行該加熱處理。在該期間，不使氧化物半導體膜106接觸大氣，以避 免水或氫的混入。
加熱處理裝置不侷限於電爐，還可以使用利用被加熱的氣體等的介質的熱傳導或熱輻射來加熱被處理物的裝置。例如，可以使用GRTA(Gas Rapid Thermal Anneal：氣體快速熱退火)裝置、LRTA(Lamp Rapid Thermal Anneal：燈快速熱退火)裝置等的RTA(Rapid Thermal Anneal：快速熱退火)裝置。LRTA裝置是藉由利用從鹵素燈、金屬鹵化物燈、氙弧燈、碳弧燈、高壓鈉燈或者高壓汞燈等的燈發射的光(電磁波)的輻射來加熱被處理物的裝置。GRTA裝置是使用高溫氣體進行加熱處理的裝置。作為氣體，使用氬等稀有氣體或氮等即使進行加熱處理也不與被處理物產生反應的惰性氣體。
例如，作為該加熱處理，可以採用GRTA處理，即：將被處理物放入被加熱的惰性氣體氛圍中，進行幾分鐘的加熱，然後從該惰性氣體氛圍中取出被處理物。藉由使用GRTA處理，可以在短時間內進行高溫加熱處理。另外，即使溫度條件超過被處理物的耐熱溫度，也可以應用GRTA處理。另外，在處理中，還可以將惰性氣體切換為含有氧的氣體。
另外，作為惰性氣體氛圍，採用以氮或稀有氣體(氦、氖、氬等)為主要成分且不含有水、氫等的氛圍是較佳的。例如，將引入加熱處理裝置中的氮、氦、氖、氬等稀有氣體的純度設定為6N(99.9999%)以上，設定為7N(99.99999%)以上較佳(即，雜質濃度為1ppm以下，較佳 為0.1ppm以下)。
另外，當進行上述脫水化處理或脫氫化處理時，作為氧化物半導體膜的主要構成材料的氧也有可能同時脫離而減少。在氧化物半導體膜中，氧脫離的部分存在有氧缺陷，而起因於該氧缺陷會產生導致電晶體的電特性變動的施體能階。因此，在進行脫水化處理或脫氫化處理的情況下，較佳為對氧化物半導體膜106供應氧。藉由對氧化物半導體膜106供應氧，可以填補膜中的氧缺陷。
作為填補氧化物半導體膜106中的氧缺陷的方法，例如可以舉出如下方法：即在對氧化物半導體膜106進行脫水化處理(脫氫化處理)之後，對同一爐引入高純度的氧氣體、高純度的一氧化二氮氣體、高純度的氧化亞氮氣體或超乾燥空氣(使用CRDS(Cavity Ring-Down laser Spectroscopy，光腔衰蕩光譜法)方式的露點計進行測定時的水分量是20ppm(露點換算，-55℃)以下，較佳的是1ppm以下，更佳的是10ppb以下的空氣)的方法。氧氣體或一氧化二氮氣體較佳為不包含水、氫等。或者，較佳為將引入到加熱處理裝置中的氧氣體或一氧化二氮氣體的純度設定為6N以上，較佳為7N以上(也就是說，將氧氣體或一氧化二氮氣體中的雜質的濃度設定為1ppm以下，設定為0.1ppm以下較佳)。另外，在上述加熱處理中藉由使裝置內部的壓力處於高壓狀態，可以有效地對氧化物半導體膜106添加氧。
此外，作為填補氧化物半導體膜106中的氧缺陷的方 法，例如可以舉出利用離子植入法、離子摻雜法、電漿浸沒離子植入法、電漿處理等對氧化物半導體膜106添加氧(至少包括氧自由基、氧原子和氧離子中的任一種)的方法。
如上該，藉由對膜形成之後的氧化物半導體膜106進行脫水化處理(脫氫化處理)並從氧化物半導體膜去除氫或水分來以儘量不包含雜質的方式進行高度純化，並且，藉由對氧化物半導體膜106供應進行由於脫水化處理(脫氫化處理)而同時減少的氧化物半導體膜的主要構成材料的氧(可以稱為過氧化)來填補氧缺陷。由此，可以實現i型(本質)的氧化物半導體膜106或無限趨近於i型(本質)的氧化物半導體膜106。由此，可以使氧化物半導體膜的費米能階(Ef)成為與本質費米能階(Ei)相同的程度。因此，藉由將該氧化物半導體膜用於電晶體，可以降低起因於氧缺陷的電晶體的臨界電壓Vth的偏差等。
另外，氧化物半導體膜106的脫水化處理(脫氫化處理)較佳為在對氧化物半導體膜106供應氧之前進行。
另外，雖然在上述說明中在將氧化物半導體膜106加工為島狀之前進行脫水化處理及過氧化處理，但是所公開的發明的一個方式不侷限於此。也可以在將氧化物半導體膜106加工為島狀之後進行上述處理。
接著，藉由光微影製程對氧化物半導體膜106加工為島狀的氧化物半導體膜106(參照圖2C)。另外，也可以利用噴墨法形成用來形成島狀的氧化物半導體膜106的光 阻掩模。由於在利用噴墨法形成光阻掩模時不需要光掩模，所以可以降低製造成本。另外，氧化物半導體膜106的蝕刻可以採用乾蝕刻和濕蝕刻中的一者或兩者。
另外，如圖2C所示，氧化物半導體膜106的端部較佳為具有20°至50°的錐角。當氧化物半導體膜106的端部具有錐角時，可以抑制氧缺陷的產生，由此可以減小電晶體150的洩漏電流的產生。
接著，在氧化物半導體膜106上形成用來形成閘極絕緣膜108的絕緣膜107(參照圖2D)。在此，將絕緣膜107的厚度例如可以設定為1nm以上且50nm以下。另外，作為絕緣膜107的膜形成方法，例如可以採用濺射法、MBE(Molecular Beam Epitaxy：分子束磊晶)法、CVD法、脈衝雷射沉積法、ALD(Atomic LayerDeposition：原子層沉積)法等。
絕緣膜107較佳為使用具有充分的耐壓性及絕緣性的氧化物絕緣膜。絕緣膜107例如可以使用利用CVD法或濺射法等形成的氧化矽膜、氧氮化矽膜、氮化矽膜、氮氧化矽膜、氧化鋁膜、氮化鋁膜、氧氮化鋁膜或氮氧化鋁膜、氧化鎵膜、氧化釔膜、氧化鑭膜等的單層或疊層。此外，作為絕緣膜107的至少一部分可以使用氧化鉿膜、矽酸鉿膜(HfSixOy(x>0，y>0))、添加有氮的矽酸鉿膜(HfSiOxNy(x>o、y>o))及鋁酸鉿膜(HfAlxOy(x>0、y>0))等高k材料。由此可以降低閘極漏電流。
另外，藉由使用氧化物絕緣膜作為絕緣膜107，與基 底膜102同樣地可以利用加熱處理使該氧化物絕緣膜中的氧的一部分脫離並將該氧供應到氧化物半導體膜106以填補氧化物半導體膜106中的氧缺陷。該處理的詳細內容可以參照基底膜102的說明。只要是在形成絕緣膜107之後對絕緣膜107的加熱處理的時序沒有特別的限制。
另外，絕緣膜107中(塊體中)較佳為存在至少超過化學計量比的量的氧，例如，作為絕緣膜107使用以SiO2+α(注意，α>0)表示的氧化矽膜較佳。藉由使用這種氧化矽膜作為絕緣膜107，可以對氧化物半導體膜106供應氧，由此可以改善使用該氧化物半導體膜106的電晶體150的電晶體特性。
因為，當絕緣膜107為疊層結構時，較佳為在氧化矽膜上層疊氧化鎵膜、氧化鋁膜、氧氮化鋁膜、氮氧化鋁膜、氮化矽膜、氧氮化矽膜、氮氧化矽膜、氧化釔膜、氧化鑭膜等。此外，也可以在氧化矽膜上層疊氧化鉿膜、矽酸鉿膜(HfSixOy(x>0，y>0))、添加有氮的矽酸鉿膜(HfSiOxNy(x>0、y>0))及鋁酸鉿膜(HfAlxOy(x>0、y>0))等高k材料。藉由將這些高k材料用於絕緣膜107的至少一部分，可以降低閘極漏電流。
當作為絕緣膜107使用氧化物絕緣膜時，藉由對該氧化物絕緣膜進行加熱來使其釋放氧，所以可以將氧供應到氧化物半導體膜106中，由此可以填補氧化物半導體膜106中的氧缺陷。尤其是，絕緣膜107中(塊體中)較佳為存在至少超過化學計量比的量的氧，例如，作為絕緣膜 107使用以SiO2+α(注意，α>0)表示的氧化矽膜較佳。藉由使用這種氧化矽膜作為絕緣膜107，可以對氧化物半導體膜106供應氧，由此可以改善使用該氧化物半導體膜106的電晶體150的電晶體特性。
當作為絕緣膜107形成存在至少超過化學計量比的量的氧的絕緣膜時，較佳為利用濺射法形成絕緣膜107。另外，當利用濺射法時，藉由採用如上該那樣使用高純度的氣體、對膜形成裝置進行焙烤並利用排氣裝置對雜質進行排氣以及對基板進行預熱等的方法儘量去除膜形成裝置內的氫或水分等雜質，可以抑制絕緣膜107中的氫或水分的濃度。從這個角度來看也較佳為利用濺射法形成絕緣膜107。
接著，在絕緣膜107上形成用來形成閘極電極110(包括由與此相同的層形成的佈線)的導電膜109(參照圖3A)。作為導電膜109，例如可以使用鉬、鈦、鉭、鎢、鋁、銅、釹、鈧等的金屬材料或以這些金屬材料為主要成分的合金材料。用於閘極電極的導電膜也可以使用導電金屬氧化物形成。作為導電金屬氧化物，可以採用氧化銦(In2O3)、氧化錫(SnO2)、氧化鋅(ZnO)、銦錫氧化物(In2O3-SnO2，有時縮寫為ITO)、銦鋅氧化物(In2O3-ZnO)或者藉由使這些金屬氧化物材料含有矽或氧化矽而形成的金屬氧化物。閘極電極可以使用上述材料的單層或疊層形成。對形成方法也沒有特別的限制，可以使用蒸鍍法、CVD法、濺射法、旋塗法等的各種膜形成方法。
此外，當與絕緣膜107接觸的導電膜109的一層可以使用包含氮的金屬氧化物膜，明確地說，可以使用包含氮的In-Ga-Zn-O膜、包含氮的In-Sn-O膜、包含氮的In-Ga-O膜、包含氮的In-Zn-O膜、包含氮的Sn-O膜、包含氮的In-O膜以及金屬氮化膜(InN、SnN等)。這些膜具有5eV(電子伏特)以上的功函數，較佳為具有5.5eV(電子伏特)以上的功函數。當將該膜用作導電膜109時，可以使電晶體的電特性的臨界電壓成為正值，而能夠實現所謂的常關閉型(normally off)的切換元件。
接著，利用光微影製程在導電膜109上形成光阻掩模，並進行選擇性的蝕刻來形成閘極電極110及閘極絕緣膜108，然後去除光阻掩模(參照圖3B)。此外，也可以藉由噴墨法形成用來形成閘極電極110及閘極絕緣膜108的光阻掩模。當利用噴墨法形成光阻掩模時不需要光掩模，由此可以降低製造成本。另外，作為閘極電極110及閘極絕緣膜108的蝕刻，可以採用乾蝕刻和濕蝕刻中的一者或兩者。
接著，利用離子摻雜法或離子植入法對氧化物半導體膜106添加用來改變氧化物半導體膜106的導電率的雜質離子130。此時，由於閘極電極110及閘極絕緣膜108用作掩模，所以在氧化物半導體膜106中自對準地形成高電阻區106a(用作通道形成區)及低電阻區106b(參照圖3C)。另外，作為雜質離子130，可以使用選自第15族元素(典型為氮(N)、磷(P)、砷(As)以及銻(Sb ))、硼(B)、鋁(Al)、氬(Ar)、氦(He)、氖(Ne)、銦(In)、氟(F)、氯(Cl)、鈦(Ti)以和鋅(Zn)中的一種以上。在離子植入法中，使用僅引出所需要的離子的質量分離器，所以能夠對目標物選擇性地僅添加雜質離子130。因此，與利用離子摻雜法添加的情況相比，混入到氧化物半導體膜106中的雜質(例如氫等)減少，所以是較佳的。注意，這並不是將離子摻雜法排除在外。
接著，在氧化物半導體膜106上形成用於源極電極及汲極電極(包括由與其相同的層形成的佈線)的導電膜。作為用於源極電極及汲極電極的導電膜，例如可以使用含有選自鋁、鉻、銅、鉭、鈦、鉬及鎢中的元素的金屬膜或以上述元素為成分的金屬氮化物膜(氮化鈦膜、氮化鉬膜、氮化鎢膜)等。另外，還可以採用在鋁、銅等金屬膜的下側和上側中的一者或兩者層疊鈦、鉬、鎢等高熔點金屬膜或它們的金屬氮化物膜(氮化鈦膜、氮化鉬膜、氮化鎢膜)的結構。此外，也可以使用導電金屬氧化物形成用於源極電極及汲極電極的導電膜。作為導電金屬氧化物，可以使用氧化銦(In2O3)、氧化錫(SnO2)、氧化鋅(ZnO)、氧化銦錫(In2O3-SnO2，縮寫為ITO)或氧化銦鋅(In2O3-ZnO)。用於源極電極及汲極電極的導電膜可以使用上述材料的單層或疊層形成。對形成方法也沒有特別的限制，可以使用蒸鍍法、CVD法、濺射法、旋塗法等各種膜形成方法。
接著，利用光微影製程在導電膜上形成光阻掩模，並藉由進行選擇性的蝕刻來形成源極電極114a及汲極電極114b，然後去除光阻掩模，由此形成電晶體150(參照圖3D)。在利用該光微影製程形成光阻掩模時的曝光中，較佳為使用紫外線、KrF雷射或ArF雷射。因此，在進行通道長度L(相當於圖3D中的箭頭Z表示的寬度)短於25nm的曝光的情況下，例如較佳為使用波長極短，即幾nm至幾十nm的超紫外線(Extreme Ultraviolet)進行藉由光微影製程形成光阻掩模時的曝光。利用超紫外線的曝光的解析度高且景深大。因此，也可以使在之後形成的電晶體的通道長度L微型化，從而可以實現電路的工作速度的高速化。
另外，從抑制電晶體150的導通電流的下降的觀點來看，氧化物半導體膜106中的與閘極電極110重疊的部分的端部與氧化物半導體膜106中的與源極電極114a接觸且最接近於閘極電極的部分的端部之間的間隔(圖3D中的箭頭X表示的寬度。在本說明書中，將該寬度稱為“Loff寬度”)較佳為儘量小。並且，氧化物半導體膜106中的與閘極電極110重疊的部分的端部與氧化物半導體膜106中的與汲極電極114b接觸的部分的最接近於閘極電極的端部之間的間隔(圖3D中的箭頭Y表示的寬度。在本說明書中，將該寬度也稱為“Loff寬度”)較佳為儘量小。另外，當進行超過暴露裝置的性能限度的微型曝光時，為了減小圖3D中的X的寬度及Y的寬度，例如可以彼此不 同的光掩模分別形成源極電極114a和汲極電極114b。由此，當進行暴露時，以源極電極114a和汲極電極114b中的一方儘量接近於閘極電極110的方式進行對準，所以可以減小Loff寬度。
另外，從減小電晶體150的製造時間和製造成本的觀點來看，較佳為降低在光微影製程中使用的光掩模的數目及製程的數目。此外，為了縮減用於光微影製程的光掩模的數目及製程的數目，使用由透過的光成為多種強度的曝光掩模的多色調掩模形成的光阻掩模進行蝕刻製程即可。由於使用多色調掩模形成的光阻掩模成為具有多種厚度的形狀，並且藉由進行蝕刻可以進一步改變形狀，因此可以用於加工為不同圖案的多個蝕刻製程。由此，可以使用一個多色調掩模形成至少對應於兩種以上的不同圖案的光阻掩模。從而，可以縮減曝光掩模數，並可以縮減與其對應的光微影製程，所以可以實現製程的簡化。
另外，較佳的是，當對導電膜進行蝕刻時，使蝕刻條件最適化以防止氧化物半導體膜106被蝕刻而被分離。但是，很難獲得僅對導電膜進行蝕刻而完全不對氧化物半導體膜106進行蝕刻的條件，當對導電膜進行蝕刻時，有時氧化物半導體膜106的一部分被蝕刻，例如有時氧化物半導體膜106的厚度的5%以上且50%以下被蝕刻，而氧化物半導體膜106成為具有槽部(凹部)的氧化物半導體膜106。
在作為用於源極電極及汲極電極(包括由與此相同的 層形成的佈線)的導電膜使用氧化物半導體材料的情況下，當對導電膜進行蝕刻來形成源極電極114a及汲極電極114b時，為了儘量防止氧化物半導體膜106被蝕刻，需要與氧化物半導體膜106相比充分地不容易被蝕刻的氧化物半導體材料作為導電膜。
在作為源極電極114a及汲極電極114b使用氧化物半導體材料的情況下，根據氧化物半導體膜106的材料和膜形成條件，源極電極114a及汲極電極114b與氧化物半導體膜106的介面不明確。另外，在介面不明確的情況下，有時形成可稱為源極電極114a及汲極電極114b與氧化物半導體膜106的混合區域或混合層的部分。
另外，作為用於源極電極114a及汲極電極114b的導電膜，也可以使用引入雜質離子而實現低電阻化的導電材料或半導體材料。
藉由上述製程形成圖1B所示的電晶體150。
另外，也可以在電晶體150上形成絕緣膜。該絕緣膜可以採用與閘極絕緣膜108相同的材料及膜形成方法形成，所以可以參照上述閘極絕緣膜108的說明內容。另外，由於氧化鋁膜抑制來自外部的水分或氫等雜質的進入的效果高，所以作為該絕緣膜形成氧化鋁膜或者包含氧化鋁膜的疊層膜是較佳的。較佳為使用膜密度為3.2g/cm3以上，更佳為3.6g/cm3以上的氧化鋁膜。由此，可以抑制水分或氫等雜質進入到氧化物半導體膜106。
另外，也可以在電晶體150上形成平坦化絕緣膜。平 坦化絕緣膜可以利用旋塗法、印刷法、滴塗法或噴墨法等塗敷具有絕緣性的材料，並進行對應於所塗敷的材料的固化處理(例如，加熱處理或光照射處理等)形成。另外，作為具有絕緣性的材料，例如可以使用丙烯酸樹脂、聚醯亞胺樹脂、聚醯胺樹脂、聚醯胺-醯亞胺樹脂、環氧樹脂等有機樹脂。此外，還可以使用低介電常數材料(低k材料)、矽氧烷類樹脂、PSG(磷矽玻璃)、BPSG(硼磷矽玻璃)等。另外，也可以層疊多個由這些材料形成的絕緣膜。另外，在很多情況下平坦化絕緣膜包含較多的水分等雜質，所以較佳為在上述絕緣膜(例如，氧化鋁膜或者包含氧化鋁膜的疊層膜)上形成平坦化絕緣膜。
如上該，在所公開的發明的一個方式可以在使用氧化物半導體的半導體裝置中降低包含在氧化物半導體膜中的氧化物半導體膜與絕緣膜之間的介面附近的雜質。由此，即使在氧化物半導體膜的厚度非常薄的電晶體中也可以抑制高電阻區106a對通道的形成造成故障影響而降低電晶體150的導通電流等電特性劣化。因此，可以提高作為構成要素具有電晶體150的半導體裝置的工作特性等性能。
本實施方式所示的結構、方法等可以與其他實施方式所示的結構、方法等適當地組合而實施。
實施方式2
在本實施方式中，參照圖4A至圖5E對與實施方式1不同的結構的半導體裝置及其製造方法的一個方式進行說 明。
〈半導體裝置的結構例子〉
在圖4A和圖4B中，作為半導體裝置的例子示出作為頂閘極結構的電晶體的平面圖及剖面圖的一例。圖4A是平面圖，圖4B是沿著圖4A中的線E-F的剖面圖。注意，在圖4A中，為了簡化起見，省略電晶體650的構成要素的一部分(例如，基板100等)。
本實施方式的電晶體650與實施方式1所記載的電晶體的不同點在於本實施方式的電晶體650的導電膜602以與基底膜102相鄰的方式設置在與基底膜102同一個平面上。
一般而言，作為活性層使用氧化物半導體膜的電晶體有氧化物半導體膜與導電膜接觸的部分的接觸電阻增高的傾向。但是當電晶體具有上述結構時，源極電極114a及汲極電極114b不僅與氧化物半導體膜106的表面一側接觸而且藉由導電膜602與氧化物半導體膜106的背面一側接觸，所以可以降低氧化物半導體膜106與源極電極114a的接觸電阻及氧化物半導體膜106與汲極電極114b的接觸電阻，並且可以減小接觸電阻的偏差。由此，可以提供導通電流高且臨界電壓的偏差被抑制的高性能電晶體。由此可說，該結構是適用於使用氧化物半導體的電晶體的結構之一。
〈電晶體650的製程〉
參照圖5A至圖5E對圖4A和圖4B所示的電晶體650的製程的一個例子進行說明。
首先，在基板100上形成導電膜，利用光微影製程在導電膜上形成光阻掩模，進行選擇性的蝕刻來形成導電膜602，然後去除光阻掩模(參照圖5A)。關於用於導電膜602的材料等，可以參照上述實施方式所示的閘極電極110及源極電極114a(或汲極電極114b)的說明。
接著，在基板100及導電膜602上形成基底膜102(參照圖5B)。在此，較佳的是基底膜102的表面至少位於比導電膜602的表面高的位置。藉由進行後述的平坦化處理，可以使導電膜602的表面與基底膜102的表面高度大致相同。由此可以抑制如下問題：當在之後的製程中形成氧化物半導體膜106時因導電膜602與基底膜102的臺階導致氧化物半導體膜的斷開等。從而，可以形成極薄的氧化物半導體膜106，所以可以說這是對電晶體的微型化有效的方法之一。
接著，對基底膜102進行平坦化處理來形成基底膜102，該基底膜102的表面位於與導電膜602的表面大致相同的平面(參照圖5C)。另外，作為基底膜102的平坦化處理，採用化學機械拋光(Chemical Mechanical Polishing：CMP)處理較佳。在此，CMP處理是指以被加工物的表面為基準而根據該基準藉由化學、機械的複合作用使表面平坦化的方法。一般來說，CMP處理是這樣的一 種方法，其中在拋光臺上貼附砂布，且一邊在被加工物和砂布之間供應漿料(拋光劑)，一邊將拋光台和被加工物分別旋轉或搖動，來藉由漿料與被加工物表面之間的化學反應以及砂布與被加工物的機械拋光的作用對被加工物的表面進行拋光。
可以進行一次的CMP處理或多次的CMP處理。當分多次進行CMP處理時，較佳為在進行高拋光率的初期拋光之後，進行低拋光率的精拋光。像這樣，藉由組合拋光率不同的拋光，可以進一步提高導電膜602表面及基底膜102的表面的平坦性。
此外，作為基底膜102的平坦化處理，也可以應用乾蝕刻處理等。作為蝕刻氣體，可以適當地使用：氯類氣體諸如氯、氯化硼、氯化矽或四氯化碳等；氟類氣體諸如四氟化碳、氟化硫或氟化氮等；或氧等。例如，可以採用反應離子蝕刻(RIE：Reactive Ion Etching)法、ICP(Inductively Coupled Plasma：感應耦合電漿)蝕刻法、ECR(Electron Cyclotron Resonance：電子迴旋共振)蝕刻法、平行平板型(電容耦合型)蝕刻法、磁控管電漿蝕刻法、雙頻電漿蝕刻法或螺旋波電漿蝕刻法等的乾蝕刻法。尤其是，當基底膜102包含氮化矽或氮氧化矽等含有多量的氮的無機絕緣材料時，有時僅利用CMP處理不能去除含有多量的氮的無機絕緣材料，所以較佳為並用乾蝕刻法等。
此外，作為基底膜102的平坦化處理，還可以應用電 漿處理等。在真空的處理室中引入惰性氣體例如氬氣體，並施加以被處理面為陰極的電場來進行電漿處理。雖然其原理與電漿乾蝕刻法相同，但是藉由使用惰性氣體，可以在一般的濺射裝置的膜形成處理室中進行處理，所以電漿處理是簡單方便的方法。換言之，該電漿處理是如下處理：對被處理面照射惰性氣體的離子，並利用濺射效應使表面的微細的凹凸平坦化。由此，在本說明書中，也將該電漿處理稱為“反濺射”。
另外，如圖5D所示，導電膜602及基底膜102可以形成為島狀。另外，在圖5C中，導電膜602形成為其端部向表面逐漸變窄的所謂的正錐形，但是也可以如圖5E所示那樣將導電膜602形成為其端部向表面逐漸變寬的所謂的反錐形。
此後的製程可以參照圖2A至圖3D及對應於該圖式的說明的實施方式1的內容進行。
藉由上述步驟，可以製造圖4B所示的電晶體650。在本實施方式中，在氧化物半導體膜106中的與基底膜102重疊的區域中，如實施方式1同樣地氧化物半導體膜106與基底膜102之間的晶格不匹配小，所以以反應基底膜102的結晶狀態的方式從與基底膜102之間的介面附近開始進行氧化物半導體膜106的晶體生長，所以作為氧化物半導體膜106可以形成從與基底膜102之間的介面附近開始在膜厚度方向上的大範圍內具有結晶性的CAAC-OS膜、單晶膜或多晶膜。
另外，除了具有上述特徵以外，電晶體650還能夠降低氧化物半導體膜106與源極電極114a的接觸電阻及氧化物半導體膜106與汲極電極114b的接觸電阻，並且可以減小接觸電阻的偏差。由此，可以提供導通電流高且臨界電壓的偏差被抑制的高性能的電晶體。因此，可以提高包括電晶體650的半導體裝置的工作特性。於是，可以提高使用氧化物半導體膜的電晶體或包括該電晶體的半導體裝置的性能。此外，如上該，由於可以使導電膜602的表面與基底膜102的表面的高度大致相同，所以可以形成極薄的氧化物半導體膜106，由此可以說該結構是對電晶體的微型化有效的結構之一。
本實施方式所示的結構、方法等可以與其他實施方式所示的結構、方法等適當地組合而實施。
實施方式3
在本實施方式中，參照圖6A至圖8B對與上述實施方式不同的結構的半導體裝置及其製造方法的一個方式進行說明。
〈半導體裝置的結構例子〉
在圖6A和圖6B中，作為半導體裝置的例子示出作為頂閘極結構的電晶體的平面圖及剖面圖的一例。圖6A是平面圖，圖6B是沿著圖6A中的線G-H的剖面圖。注意，在圖6A中，為了簡化起見，省略電晶體850的構成要 素的一部分(例如，基板100等)。
圖6A和圖6B所示的電晶體850在基板100上具有基底膜102、氧化物半導體膜106、絕緣膜107、至少與氧化物半導體膜106重疊的閘極電極110、層間絕緣膜800、層間絕緣膜802、藉由形成在絕緣膜107、層間絕緣膜800及層間絕緣膜802中的開口部與氧化物半導體膜106電連接的源極電極114a及汲極電極114b。
電晶體850與上述實施方式所記載的電晶體的不同點在於：以覆蓋氧化物半導體膜106的方式形成有絕緣膜107；源極電極114a及汲極電極114b藉由形成在絕緣膜107、層間絕緣膜800及層間絕緣膜802中的開口部與氧化物半導體膜106電連接。
在電晶體850中，藉由以覆蓋氧化物半導體膜106的方式形成絕緣膜107，可以抑制水分等雜質進入到氧化物半導體膜106中。此外，當對氧化物半導體膜106添加雜質離子130時，由於絕緣膜107位於氧化物半導體膜106上，所以可以減輕因離子的添加而使氧化物半導體膜106受到的損傷(例如，在氧化物半導體膜106中產生晶格缺陷等)。
此外，在電晶體850中，以藉由形成在絕緣膜107、層間絕緣膜800及層間絕緣膜802中的開口部與氧化物半導體膜106電連接的方式形成源極電極114a及汲極電極114b，由此在形成氧化物半導體膜106之後僅氧化物半導體膜106中的形成在絕緣膜107、層間絕緣膜800及層間 絕緣膜802中的開口部的部分被施加蝕刻處理(例如，進行乾蝕刻時使用的蝕刻氣體及電漿、進行濕蝕刻時使用的蝕刻劑等)，可以抑制因該蝕刻處理產生的物質污染電晶體850(例如，有可能進行乾蝕刻時使用的蝕刻氣體與氧化物半導體膜106中的金屬元素發生反應而產生金屬化合物，所以有可能成為源極電極114a及汲極電極114b的洩漏路徑)。此外，即使源極電極114a及汲極電極114b的一部分與閘極電極110重疊，源極電極114a及汲極電極114b不與閘極電極110電連接，因為源極電極114a與閘極電極110之間以及汲極電極114b與閘極電極110之間設置有層間絕緣膜。因此，可以以儘量接近於閘極電極110的方式形成源極電極114a及汲極電極114b，所以可以說這是適用於電晶體的微型化的結構之一。
〈電晶體850的製程〉
參照圖7A至圖8B對圖6A和圖6B所示的電晶體850的製程的一個例子進行說明。
首先，在基板100上形成基底膜102、氧化物半導體膜106及絕緣膜107(參照圖7A)。另外，該製程可以參照圖2A至圖2D及對應於該圖式的說明的上述實施方式的說明內容進行。藉由作為基底膜102使用具有結晶性的氧化物膜，與實施方式1同樣地可以使氧化物半導體膜106與基底膜102之間的晶格不匹配小，所以以反應基底膜102的結晶狀態的方式從與基底膜102之間的介面附近 開始進行氧化物半導體膜106的晶體生長，所以作為氧化物半導體膜106可以形成從與基底膜102之間的介面附近開始在膜厚度方向上的大範圍內具有結晶性的CAAC-OS膜、單晶膜或多晶膜。
接著，在絕緣膜107上形成閘極電極110並以閘極電極110為掩模對氧化物半導體膜106添加雜質離子130來在氧化物半導體膜106中自對準地形成低電阻區106b(參照圖7B)。另外，該製程可以參照圖3A至圖3C及對應於該圖式的說明的上述實施方式的說明內容進行。
接著，在絕緣膜107及閘極電極110上形成層間絕緣膜800及層間絕緣膜802(參照圖7C)。
層間絕緣膜800可以採用與閘極絕緣膜108相同的材料及膜形成方法形成，所以可以參照上述實施方式所記載的閘極絕緣膜108的說明內容。另外，由於氧化鋁膜抑制來自外部的水分或氫等雜質的進入的效果高，所以作為該絕緣膜形成氧化鋁膜或者包含氧化鋁膜的疊層膜較佳。較佳為使用膜密度為3.2g/cm3以上的氧化鋁膜。由此，可以抑制水分或氫等雜質進入到氧化物半導體膜106。
層間絕緣膜802可以利用旋塗法、印刷法、滴塗法或噴墨法等塗敷具有絕緣性的材料，並進行對應於所塗敷的材料的固化處理(例如，加熱處理或光照射處理等)形成。另外，作為具有絕緣性的材料，例如可以使用丙烯酸樹脂、聚醯亞胺樹脂、聚醯胺樹脂、聚醯胺-醯亞胺樹脂、環氧樹脂等有機樹脂。此外，還可以使用低介電常數材料 (低k材料)、矽氧烷類樹脂、PSG(磷矽玻璃)、BPSG(硼磷矽玻璃)等。另外，也可以層疊多個由這些材料形成的絕緣膜。另外，層間絕緣膜802包含較多的水分等雜質，所以較佳為在上述絕緣膜(例如，氧化鋁膜或者包含氧化鋁膜的疊層膜)上形成層間絕緣膜802。
另外，在本實施方式中，形成層間絕緣膜800與層間絕緣膜802的疊層結構，但是也可以形成其中一個。
接著，在絕緣膜107、層間絕緣膜800及層間絕緣膜802中的與氧化物半導體膜重疊的區域的一部分中形成開口部，並形成藉由該開口部與氧化物半導體膜106電連接的源極電極114a及汲極電極114b(參照圖8A)。
另外，作為絕緣膜107、層間絕緣膜800及層間絕緣膜802的蝕刻，可以利用乾蝕刻和濕蝕刻中的一者或兩者。另外，較佳的是，當進行該蝕刻處理時，使蝕刻條件最適化以防止氧化物半導體膜106被蝕刻而被分離。但是，很難獲得僅對絕緣膜107、層間絕緣膜800及層間絕緣膜802進行蝕刻而完全不對氧化物半導體膜106進行蝕刻的條件，當對導電膜進行蝕刻時，有時氧化物半導體膜106的一部分被蝕刻，例如有時氧化物半導體膜106的厚度的5%以上且50%以下被蝕刻，而氧化物半導體膜106成為具有槽部(凹部)的氧化物半導體膜106。
源極電極114a及汲極電極114b的形成製程可以參照圖3D及對應於該圖式的說明的上述實施方式的說明內容進行。另外，在進行該製程之後可以對源極電極114a、汲 極電極114b及層間絕緣膜802進行平坦化處理。由此可以提高被形成面(即源極電極114a、汲極電極114b及層間絕緣膜802的表面)的平坦性，因此當在電晶體850上還形成其他電晶體時，容易形成該電晶體。另外，關於平坦化處理可以參照上述實施方式所記載的平坦化處理的方法。
藉由上述步驟，可以製造圖6B所示的電晶體850。如上該，除了具有實施方式1所示的特徵以外，電晶體850還能夠減輕因離子的添加而使氧化物半導體膜106受到的損傷(例如，在氧化物半導體膜106中產生晶格缺陷等)。此外，如上該，可以限定氧化物半導體膜106中的被施加蝕刻處理的區域，所以可以抑制因蝕刻處理而使電晶體受到污染。因此，可以提高包括電晶體850的半導體裝置的工作特性。於是，可以提高使用氧化物半導體膜的電晶體或包括該電晶體的半導體裝置的性能。此外，如上該，即使源極電極114a及汲極電極114b的一部分與閘極電極110重疊地形成，源極電極114a及汲極電極114b也不與閘極電極110電連接。因此，可以以儘量接近於閘極電極110的方式形成源極電極114a及汲極電極114b，所以可以說這是適用於電晶體的微型化的結構之一。
另外，如圖8B所示，可以採用設置有導電膜602的結構。當電晶體850具有圖8B所示的結構時，即使在絕緣膜107、層間絕緣膜800及層間絕緣膜802的一部分中形成開口部，並在開口部的氧化物半導體膜106被過蝕刻 而被去掉的情況下也是，源極電極114a及汲極電極114b不僅與氧化物半導體膜106的側壁部分進行電連接，還可以藉由導電膜602與氧化物半導體膜106電連接。因此，即使在發生過蝕刻的情況下也能夠維持良好的接觸電阻。所以，這是尤其適用於氧化物半導體膜106的厚度薄的情況(即電晶體的微型化)的結構。
實施方式4
在本實施方式中，參照圖9A至圖12B對與上述實施方式不同的結構的半導體裝置及其製造方法的一個方式進行說明。
〈半導體裝置的結構例子〉
在圖9A和圖9B中，作為半導體裝置的例子示出作為頂閘極結構的電晶體的平面圖及剖面圖的一例。圖9A是平面圖，圖9B是沿著圖9A中的線I-J的剖面圖。注意，在圖9A中，為了簡化起見，省略電晶體1150的構成要素的一部分(例如，基板100等)。
圖9A和圖9B所示的電晶體1150在基板100上具有基底膜102、氧化物半導體膜106、閘極絕緣膜108、至少與氧化物半導體膜106重疊的閘極電極110、絕緣膜1101、側壁絕緣膜1102以及與氧化物半導體膜106電連接的源極電極114a和汲極電極114b。
電晶體1150與上述實施方式所記載的電晶體的結構 的不同點在於：在閘極電極110上設置有絕緣膜1101；在閘極電極110的側面設置有側壁絕緣膜1102；以與側壁絕緣膜1102接觸的方式設置有源極電極114a及汲極電極114b。
如在後述的電晶體1150的製造方法中記載，在電晶體1150中，在氧化物半導體膜106、絕緣膜1101及側壁絕緣膜1102上形成用作源極電極114a及汲極電極114b的導電膜，然後對該導電膜進行平坦化處理(也可以稱為拋光處理)來去除導電膜的一部分，來形成源極電極114a及汲極電極114b。因此，當形成源極電極114a及汲極電極114b時不需要利用光微影製程，所以不受到曝光機的精度或光掩模的未對準而大幅度減小Loff寬度。由此可以抑制電晶體1150的導通電流的下降。此外，也可以說這是適用於電晶體的微型化的結構之一。
〈電晶體1150的製程〉
參照圖10A至圖12B對圖9A和圖9B所示的電晶體1150的製程的一個例子進行說明。
首先，在基板100上形成基底膜102、氧化物半導體膜106及絕緣膜107(參照圖10A)。另外，該製程可以參照圖2A至圖2D及對應於該圖式的說明的上述實施方式的說明內容進行。藉由作為基底膜102使用具有結晶性的氧化物膜，與實施方式1同樣地可以使氧化物半導體膜106與基底膜102之間的晶格不匹配小，所以以反應基底 膜102的結晶狀態的方式從與基底膜102之間的介面附近開始進行氧化物半導體膜106的晶體生長，所以作為氧化物半導體膜106可以形成從與基底膜102之間的介面附近開始在膜厚度方向上的大範圍內具有結晶性的CAAC-OS膜、單晶膜或多晶膜。
接著，用來形成閘極電極110(包括在與此相同的層形成的佈線)的導電膜109及用來形成絕緣膜1101的絕緣膜1100(參照圖10B)。層間絕緣膜1100可以採用與閘極絕緣膜108相同的材料及膜形成方法形成，所以可以參照上述實施方式所記載的閘極絕緣膜108的說明內容。
接著，利用光微影製程將導電膜109及絕緣膜1100加工為島狀來形成閘極電極110及絕緣膜1101(參照圖10C)。此外，也可以藉由噴墨法形成用來形成閘極電極110及絕緣膜1101的光阻掩模。由於在利用噴墨法形成光阻掩模時不使用光掩模，所以可以降低製造成本。另外，作為導電膜109及絕緣膜1100的蝕刻，可以採用乾蝕刻及濕蝕刻中的一者或兩者。
另外，在本實施方式的說明中，在形成導電膜109及絕緣膜1100之後對這些膜進行加工來形成閘極電極110及絕緣膜1101，然後形成側壁絕緣膜1102。因此，在圖9B中絕緣膜1101和側壁絕緣膜1102是彼此不同的構成要素。但是，也可以由同一個膜形成絕緣膜1101和側壁絕緣膜1102。為了由同一個膜形成絕緣膜1101和側壁絕緣膜1102，首先形成閘極電極110，然後以覆蓋閘極電極 110的方式形成用作絕緣膜1101和側壁絕緣膜1102的絕緣膜。另外，該絕緣膜可以參照絕緣膜1101及側壁絕緣膜1102的說明中所示的材料及形成方法形成。
接著，利用離子摻雜法或離子植入法對氧化物半導體膜106添加用來降低氧化物半導體膜106的電阻率的雜質離子130。此時，由於閘極電極110及絕緣膜1101用作掩模，所以在氧化物半導體膜106中自對準地形成高電阻區106a(用作通道形成區)及低電阻區106b(參照圖11A)。
接著，使用與基底膜102同樣的材料及方法形成絕緣膜並對該絕緣膜進行蝕刻來形成側壁絕緣膜1102。藉由進行各向異性高的蝕刻製程可以自對準地形成側壁絕緣膜1102。例如，較佳為使用乾蝕刻法。作為用於乾蝕刻法的蝕刻氣體，例如可以舉出三氟甲烷、八氟環丁烷、四氟化碳等的含氟氣體。也可以對蝕刻氣體添加稀有氣體或氫。乾蝕刻法較佳為使用對基板施加高頻電壓的反應性離子蝕刻法(RIE法)。
並且，在形成側壁絕緣膜1102之後，可以以閘極電極110、絕緣膜1101及側壁絕緣膜1102為掩模對絕緣膜107進行加工來形成閘極絕緣膜108(參照圖11B)。另外，可以利用與側壁絕緣膜1102同樣的製程形成閘極絕緣膜108。
另外，在本實施方式中，在緊接於形成閘極電極110及絕緣膜1101之後的製程中以閘極電極110及絕緣膜1101為掩模對氧化物半導體膜106添加雜質離子130，但 是也可以在形成側壁絕緣膜1102之後以閘極電極110、絕緣膜1101及側壁絕緣膜1102為掩模對氧化物半導體膜106添加雜質離子130。由此可以使氧化物半導體膜106中的與側壁絕緣膜1102重疊的區域包含在高電阻區106a中。
接著，在氧化物半導體膜106、絕緣膜1101及側壁絕緣膜1102上形成用來形成源極電極114a及汲極電極114b(包括在與此相同的層形成的佈線)的導電膜1104及層間絕緣膜802(參照圖11C)。另外，導電膜1104例如可以使用含有選自鋁、鉻、銅、鉭、鈦、鉬及鎢中的元素的金屬膜或以上述元素為成分的金屬氮化物膜(氮化鈦膜、氮化鉬膜、氮化鎢膜)等。另外，還可以採用在鋁、銅等金屬膜的下側和上側中的一者或兩者層疊鈦、鉬、鎢等高熔點金屬膜或它們的金屬氮化物膜(氮化鈦膜、氮化鉬膜、氮化鎢膜)的結構。此外，也可以使用導電金屬氧化物形成用於源極電極及汲極電極的導電膜。作為導電金屬氧化物，可以使用氧化銦(In2O3)、氧化錫(SnO2)、氧化鋅(ZnO)、氧化銦錫(In2O3-SnO2，縮寫為ITO)或氧化銦鋅(In2O3-ZnO)。用於源極電極及汲極電極的導電膜可以使用上述材料的單層或疊層形成。對形成方法也沒有特別的限制，可以使用蒸鍍法、CVD法、濺射法、旋塗法等各種膜形成方法。另外，層間絕緣膜802可以參照實施方式3所記載的層間絕緣膜802的材料及膜形成方法形成。
接著，對導電膜1104的上表面進行平坦化處理來去除絕緣膜1101及側壁絕緣膜1102上的導電膜1104的至少一部分以及層間絕緣膜802的至少一部分。藉由上述步驟，導電膜1104至少在絕緣膜1100上或者在側壁絕緣膜1102上被分離，由此形成由源極電極114a及汲極電極114b夾持閘極電極110的狀態(參照圖12A)。另外，在此的平坦化處理可以參照在實施方式1中對基底膜102進行的平坦化處理的說明內容進行。
另外，利用平坦化處理不僅對導電膜1104及層間絕緣膜802進行處理(拋光)，還可以同時對絕緣膜1101和側壁絕緣膜1102進行處理(拋光)。
另外，在圖12A中，源極電極114a及汲極電極114b的表面與絕緣膜1101及層間絕緣膜802的表面位於同一平面上，但是當利用CMP裝置對源極電極114a、汲極電極114b及絕緣膜1101進行拋光時，如果源極電極114a、汲極電極114b、絕緣膜1101及層間絕緣膜802的拋光速度不同，則有時源極電極114a及汲極電極114b的表面與絕緣膜1101及層間絕緣膜802的表面不同而產生臺階。例如，有時源極電極114a及汲極電極114b的表面高度位於比絕緣膜1101的表面低的位置(成為凹狀)。
藉由上述步驟，可以形成圖9B所示的電晶體1150。另外，除了實施方式1所記載的特徵以外，如上該，電晶體1150還能夠抑制電晶體的導通電流的降低。因此，可以提高包括電晶體1150的半導體裝置的工作特性。於是 ，可以提高使用氧化物半導體膜的電晶體或包括該電晶體的半導體裝置的性能。因此，當形成源極電極114a及汲極電極114b時不需要利用光微影製程，所以不受到曝光機的精度或光掩模的未對準影響而大幅度減小Loff寬度。此外，也可以說這是適用於電晶體的微型化的結構之一。
另外，也可以在電晶體1150上形成絕緣膜。該絕緣膜可以採用與閘極絕緣膜108相同的材料及膜形成方法形成，所以可以參照上述閘極絕緣膜108的說明內容。另外，由於氧化鋁膜的抑制來自外部的水分或氫等雜質的進入的效果高，所以作為該絕緣膜形成氧化鋁膜或者包含氧化鋁膜的疊層膜較佳。較佳為使用膜密度為3.2g/cm3以上，更佳為3.6g/cm3以上的氧化鋁膜。另外，也可以在形成電晶體1150之前形成該絕緣膜。例如，在形成側壁絕緣膜1102之後，依次形成導電膜1104、該絕緣膜、層間絕緣膜802，然後進行CMP處理等平坦化處理。在圖9B所示的結構中，即使層間絕緣膜802的膜中混入有水分或氫等雜質，也可以抑制該雜質到達氧化物半導體膜106，所以是較佳的。
另外，電晶體1150可以採用如圖12B所示那樣的設置有導電膜602的結構。當電晶體1150具有圖12B所示的結構時，源極電極114a及汲極電極114b不僅與氧化物半導體膜106的表面一側接觸而且藉由導電膜602與氧化物半導體膜106的背面一側接觸，所以可以降低氧化物半導體膜106與源極電極114a的接觸電阻及氧化物半導體 膜106與汲極電極114b的接觸電阻，並且可以減小接觸電阻的偏差。由此，可以提供導通電流高且臨界電壓的偏差被抑制的高性能電晶體。由此可說，這是適用於使用氧化物半導體的電晶體的結構之一。
實施方式5
在本實施方式中，參照圖13A至圖14C對與上述實施方式不同的結構的半導體裝置及其製造方法的一個方式進行說明。
〈半導體裝置的結構例子〉
在圖13A和圖13B中，作為半導體裝置的例子示出作為頂閘極結構的電晶體的平面圖及剖面圖的一例。圖13A是平面圖，圖13B是沿著圖13A中的線K-L的剖面圖。注意，在圖13A中，為了簡化起見，省略電晶體1350的構成要素的一部分(例如，基板100等)。
圖13A和圖13B所示的電晶體1350在基板100上具有基底膜102、氧化物半導體膜106、與氧化物半導體膜106電連接的源極電極114a及汲極電極114b、閘極絕緣膜108以及至少與氧化物半導體膜106重疊的閘極電極110。
本實施方式的電晶體1350與上述實施方式所記載的電晶體的結構的不同點在於在氧化物半導體膜106中的源極電極114a與汲極電極114b之間的整個區域中形成有閘 極絕緣膜108及閘極電極110。
如上述實施方式所示，僅在氧化物半導體膜106中的源極電極114a與汲極電極114b之間的區域的一部分上形成有閘極絕緣膜的結構中，即使閘極絕緣膜108為藉由加熱處理釋放氧的膜，氧(閘極絕緣膜108中的過剩的氧)也從閘極絕緣膜108的端部被釋放，所以有時降低氧化物半導體膜106中的氧缺陷的效果小。
然而，如本實施方式所記載，藉由採用在氧化物半導體膜106的整個區域上形成有閘極絕緣膜108的結構，藉由加熱處理被釋放的氧不從閘極絕緣膜108的端部釋放，所以可以解決上述問題。
〈電晶體1350的製程〉
參照圖14A至圖14C對圖13A和圖13B所示的電晶體1350的製程的一個例子進行說明。
首先，在基板100上形成基底膜102及氧化物半導體膜106(參照圖14A)。另外，該製程可以參照圖2A至圖2C及對應於該圖式的說明的上述實施方式的說明內容進行。
接著，形成與氧化物半導體膜106接觸的源極電極114a及汲極電極114b，並在氧化物半導體膜106、源極電極114a及汲極電極114b上形成閘極絕緣膜108(參照圖14B)。另外，源極電極114a及汲極電極114b可以參照圖3D及該圖式的說明內容形成，閘極絕緣膜108可以參 照圖2D及該圖式的說明內容形成。
接著，在閘極絕緣膜108中的與氧化物半導體膜106重疊的區域上形成閘極電極110(參照圖14C)。另外，該製程可以參照圖3B及該圖式的說明內容進行。
藉由上述製程可以形成圖14C所示的電晶體1350。如上該，除了具有實施方式1所示的特徵以外，電晶體1350還具有如下功能：在作為閘極絕緣膜108使用藉由加熱處理釋放氧的膜的情況下能夠將從閘極絕緣膜108釋放的氧有效地添加到氧化物半導體膜106中，所以能夠提高降低氧缺陷的效果。
實施方式6
在本實施方式中，參照圖式說明如下半導體裝置的一個例子，該半導體裝置使用實施方式1至實施方式5所示的電晶體，即使在沒有電力供應的情況下也能夠保持儲存資料，並且對寫入次數也沒有限制。
圖15A至圖15C是半導體裝置的結構的一個例子。圖15A示出半導體裝置的剖面圖，圖15B示出半導體裝置的平面圖，圖15C示出半導體裝置的電路圖。在此，圖15A是沿著圖15B中的線K-L及線M-N的剖面。
圖15A及圖15B所示的半導體裝置在其下部具有使用第一半導體材料的電晶體1760，並在其上部具有使用第二半導體材料的電晶體1762。電晶體1762可以應用上述實施方式所示的電晶體的結構。在此，記載使用實施方式4 的電晶體1150的例子。
這裏，第一半導體材料和第二半導體材料較佳為具有不同能隙(禁止帶寬度)的材料。例如，可以將氧化物半導體以外的半導體材料(矽等)用於第一半導體材料，並且將氧化物半導體用於第二半導體材料。使用氧化物半導體以外的材料的電晶體容易進行高速工作。另一方面，使用氧化物半導體的電晶體利用其特性而可以長時間地保持電荷。
另外，雖然對上述電晶體都為n通道型電晶體的情況進行說明，但是當然可以使用p通道型電晶體。此外，用於半導體裝置的材料或半導體裝置的結構等的半導體裝置的具體結構不需要侷限於在此所示的結構。
圖15A中的電晶體1760包括：設置在包含半導體材料(例如，矽等)的基板1700中的通道形成區1716、以夾著通道形成區1716的方式設置的雜質區1720、接觸於雜質區1720的金屬間化合物區1724、設置在通道形成區1716上的閘極絕緣膜1708、以及設置在閘極絕緣膜1708上的閘極電極1710。注意，為了方便起見，有時將在圖式中未圖示源極電極或汲極電極的電晶體也稱為電晶體。此外，在此情況下，為了說明電晶體的連接關係，有時源極區和源極電極共稱為“源極電極”，而汲極區和汲極電極共稱為“汲極電極”。也就是說，在本說明書中，源極電極可能包括源極區。
在基板1700上以圍繞電晶體1760的方式設置有元件 隔離絕緣層1706，並且以覆蓋電晶體1760的方式設置有絕緣層1728及絕緣層1730。另外，在電晶體1760中，側壁絕緣層可以設置在閘極電極1710的側面，雜質區1720可以包含雜質濃度不同的區域。
使用單晶半導體基板的電晶體1760能夠進行高速工作。因此，藉由將該電晶體用作讀出用電晶體，可以高速地進行資訊的讀出。以覆蓋電晶體1760的方式形成兩層絕緣膜。作為形成電晶體1762及電容元件1764之前的處理，對兩層的絕緣膜進行CMP處理來形成平坦化了的絕緣層1728及絕緣層1730，同時使閘極電極1710的上表面露出。
作為絕緣層1728、絕緣層1730，典型地可以使用氧化矽膜、氧氮化矽膜、氧化鋁膜、氧氮化鋁膜、氮化矽膜、氮化鋁膜、氮氧化矽膜、氮氧化鋁膜等無機絕緣膜。絕緣層1728、絕緣層1730可以利用電漿CVD法或濺射法等形成。
另外，可以使用聚醯亞胺、丙烯酸樹脂、苯並環丁烯類樹脂等有機材料。此外，除了上述有機材料以外，也可以使用低介電常數材料(低k材料)等。在使用有機材料時，也可以利用旋塗法、印刷法等濕處理形成絕緣層1728、絕緣層1730。
另外，在本實施方式中，作為絕緣層1728使用氮化矽模，作為絕緣層1730使用氧化矽膜。
較佳的是，對絕緣層1730表面的形成有氧化物半導 體膜1744的區域進行平坦化處理。在本實施方式中，在藉由拋光處理(例如CMP處理)充分平坦化了的絕緣層1730(較佳的是，絕緣層1730表面的平均面粗糙度為0.15nm以下)上形成基底膜1731，並在基底膜1731上形成氧化物半導體膜1744。另外，如上述實施方式所示，作為基底膜1731使用單層或疊層的具有結晶性的氧化物膜。另外，為了降低基底膜1731與氧化物半導體膜1744之間的晶格不匹配，用於基底膜1731的氧化物膜較佳為含有氧化物半導體膜1744的構成元素的銦(In)及鋅(Zn)。藉由使基底膜1731含有上述材料，可以形成從與基底膜1731之間的介面附近開始在膜厚度方向上的大範圍內具有結晶性的氧化物半導體膜1744。除此之外，該氧化物膜較佳為還含有選自鋯(Zr)、釔(Y)和鈰(Ce)中的一種或多種。由此，可以降低基底膜1731的導電率，所以在源極電極與汲極電極之間流過的載流子不受到基底膜1731的影響而選擇性地在氧化物半導體膜1744中流過。
圖15A所示的電晶體1762是將氧化物半導體用於通道形成區的電晶體。在此，如上述實施方式所示，較佳為儘量去除水分或氫等雜質來實現包含在電晶體1762中的氧化物半導體膜1744的高度純化。此外，較佳為充分填補氧化物半導體膜的氧缺陷。藉由使用這種氧化物半導體，可以得到具有極為優異的截止特性的電晶體1762。
因為電晶體1762的截止電流極小，所以藉由使用這種電晶體能夠長期保持儲存資料。換言之，因為可以形成 不需要更新工作或更新工作的頻率極低的半導體記憶體裝置，所以可以充分降低耗電量。
在電晶體1762的製程中，利用藉由化學機械拋光處理去除設置在閘極電極1748、絕緣膜1737及側壁絕緣膜1736a、側壁絕緣膜1736b上的導電膜的製程，形成用作源極電極及汲極電極的電極膜1742a及電極膜1742b。
由此可以減小電晶體1762的Loff寬度，所以可以提高電晶體1762的導通特性。
因為在形成電極膜1742a及電極膜1742b的製程中的去除閘極電極1748上的導電膜的製程中不利用使用光阻掩模的蝕刻製程，所以可以準確地進行精密的加工。因此，在半導體裝置的製程中，可以以高良率製造形狀和特性的偏差少的具有微型的結構的電晶體。
在電晶體1762上設置有單層或疊層的層間絕緣膜1735、絕緣膜1750。在本實施方式中，作為絕緣膜1750使用氧化鋁膜。藉由將氧化鋁膜的膜密度設定為高密度(膜密度為3.2g/cm3以上，較佳為3.6g/cm3以上)，可以對電晶體1762賦予穩定的電特性。
另外，在隔著層間絕緣膜1735及絕緣膜1750與電晶體1762的電極膜1742a重疊的區域設置有導電層1753，並由電極膜1742a、層間絕緣膜1735、絕緣膜1750、導電層1753構成電容元件1764。換言之，電晶體1762的電極膜1742a用作電容元件1764中的一方的電極，導電層1753用作電容元件1764中的另一方的電極。另外，當不 需要電容時，也可以採用不設置電容元件1764的結構。另外，電容元件1764也可以另行設置在電晶體1762的上方。
在電晶體1762及電容元件1764上設置有絕緣膜1752。而且，在絕緣膜1752上設置有用來連接電晶體1762與其他電晶體的佈線1756。雖然在圖15A中未圖示，但是佈線1756藉由形成在設置於層間絕緣膜1735、絕緣膜1750及絕緣膜1752等中的開口中的電極與電極膜1742b電連接。在此，較佳的是，該電極至少以與電晶體1762的氧化物半導體膜1744的一部分重疊的方式設置。
在圖15A及圖15B中，較佳的是，電晶體1760和電晶體1762以至少其一部分重疊的方式設置，並且電晶體1760的源極區或汲極區和氧化物半導體膜1744的一部分重疊的方式設置。另外，以與電晶體1760的至少一部分重疊的方式設置有電晶體1762及電容元件1764。例如，電容元件1764的導電層1753與電晶體1760的閘極電極1710以至少一部分重疊的方式設置。藉由採用這種平面佈局，可以降低半導體裝置所占的面積，從而可以實現高集體化。
另外，電極膜1742b與佈線1756的電連接既可以藉由使電極膜1742b與佈線1756直接接觸而實現，又可以藉由在電極膜1742b與佈線1756之間的絕緣膜中設置電極，藉由該電極而實現電連接。另外，介於兩者之間的電極也可以是多個。
接著，圖15C示出對應於圖15A及圖15B的電路結構的一個例子。
在圖15C中，第一佈線(1st Line)與電晶體1760的源極電極電連接，第二佈線(2nd Line)與電晶體1760的汲極電極電連接。另外，第三佈線(3rd Line)與電晶體1762的源極電極和汲極電極中的一方電連接，第四佈線(4th Line)與電晶體1762的閘極電極電連接。並且，電晶體1760的閘極電極以及電晶體1762的源極電極和汲極電極中的另一方與電容元件1764的電極中的一方電連接，第五佈線(5th Line)與電容元件1764的電極中的另一方電連接。
在圖15C所示的半導體裝置中，藉由有效地利用能夠保持電晶體1760的閘極電極的電位的特徵，可以如以下所示那樣進行資訊的寫入、保持以及讀出。
對資訊的寫入及保持進行說明。首先，將第四佈線的電位設定為使電晶體1762成為導通狀態的電位，使電晶體1762成為導通狀態。由此，對電晶體1760的閘極電極和電容元件1764施加第三佈線的電位。也就是說，對電晶體1760的閘極電極施加規定的電荷(寫入)。這裏，施加賦予兩種不同電位電平的電荷(以下，稱為低位準電荷、高位準電荷)中的任一種。然後，藉由將第四佈線的電位設定為使電晶體1762成為截止狀態的電位，使電晶體1762成為截止狀態，保持對電晶體1760的閘極電極施加的電荷(保持)。
因為電晶體1762的截止電流極小，所以電晶體1760的閘極電極的電荷被長時間地保持。
接著，對資訊的讀出進行說明。當在對第一佈線施加規定的電位(恆電位)的狀態下，對第五佈線施加適當的電位(讀出電位)時，第二佈線根據保持在電晶體1760的閘極電極的電荷量而具有不同的電位。這是因為如下緣故：一般而言，在電晶體1760為n通道型的情況下，對電晶體1760的閘極電極施加高位準電荷時的外觀上的臨界電壓Vth_H低於對電晶體1760的閘極電極施加低位準電荷時的外觀上的臨界電壓Vth_L。在此，外觀上的臨界電壓是指為了使電晶體1760成為“導通狀態”所需要的第五佈線的電位。因此，藉由將第五佈線的電位設定為Vth_H和Vth_L之間的電位V0，可以辨別施加到電晶體1760的閘極電極的電荷。例如，在寫入中，當被供應高位準電荷時，如果第五佈線的電位為V0(>Vth_H)，則電晶體1760成為“導通狀態”。當被供應低位準電荷時，即使第五佈線的電位為V0(<Vth_L)，電晶體1760也維持“截止狀態”。因此，可以藉由觀察第二佈線的電位來讀出所保持的資訊。
注意，當將記憶單元配置為陣列狀時，需要唯讀出所希望的記憶單元的資訊。這樣，在不讀出資訊的情況下，對第五佈線施加不管閘極電極的狀態如何都使電晶體1760成為“截止狀態”的電位，也就是小於Vth_H的電位即可。或者，將不管閘極電極的狀態如何都使電晶體1760成為“ 導通狀態”的電位，也就是大於Vth_L的電位施加到第五佈線即可。
在本實施方式所示的半導體裝置中，藉由應用將氧化物半導體用於其通道形成區的截止電流極小的電晶體，可以極為長期地保持儲存資料。就是說，因為不需要進行更新工作或者可以將更新工作的頻率降低到極低，所以可以充分降低耗電量。另外，即使在沒有電力供給的情況(但是，較佳為電位是固定的)下，也可以長期地保持儲存資料。
另外，在本實施方式所示的半導體裝置中，資訊的寫入不需要高電壓，而且也沒有元件劣化的問題。例如，不像習知的非揮發性記憶體的情況那樣，不需要對浮置閘極注入電子或從浮置閘極抽出電子，所以根本不會產生閘極絕緣膜的劣化等的問題。就是說，在根據所公開的發明的半導體裝置中，對作為習知的非揮發性記憶體成為問題的能夠重寫的次數沒有限制，而使可靠性得到顯著提高。再者，根據電晶體的導通狀態或截止狀態而進行資訊寫入，所以也可以容易地實現高速工作。
如上該，能夠提供實現了微型化及高集體化且具有高電特性的半導體裝置以及該半導體裝置的製造方法。
本實施方式所示的結構、方法等可以與其他實施方式所示的結構、方法等適當地組合而使用。
實施方式7
在本實施方式中，關於使用實施方式1至實施方式5所示的電晶體的半導體裝置，參照圖16A至圖17B對與實施方式6所示的結構不同的結構進行說明。該半導體裝置即使在沒有電力供應的情況下也能夠保持儲存資料，並且對寫入次數也沒有限制。
圖16A示出半導體裝置的電路結構的一個例子，圖16B是示出半導體裝置的一個例子的示意圖。首先對圖16A所示的半導體裝置進行說明，接著對圖16B所示的半導體裝置進行說明。
在圖16A所示的半導體裝置中，位元線BL與電晶體1762的源極電極和汲極電極電連接，字線WL與電晶體1762的閘極電極電連接，並且電晶體1762的源極電極或汲極電極與電容元件1764的第一端子電連接。
接著，說明對圖16A所示的半導體裝置(記憶單元1850)進行資訊的寫入及保持的情況。
首先，藉由將字線WL的電位設定為使電晶體1762成為導通狀態的電位，來使電晶體1762成為導通狀態。由此，將位元線BL的電位施加到電容元件1764的第一端子(寫入)。然後，藉由將字線WL的電位設定為使電晶體1762成為截止狀態的電位，來使電晶體1762成為截止狀態，由此儲存電容元件1764的第一端子的電位(保持)。
使用氧化物半導體的電晶體1762具有截止電流極小的特徵。因此，藉由使電晶體1762成為截止狀態，可以 極長時間地儲存電容元件1764的第一端子的電位(或累積在電容元件1764中的電荷)。
接著，對資訊的讀出進行說明。當電晶體1762成為導通狀態時，處於浮置狀態的位元線BL與電容元件1764導通，於是，在位元線BL與電容元件1764之間電荷被再次分配。其結果，位元線BL的電位發生變化。位元線BL的電位的變化量根據電容元件1764的第一端子的電位(或累積在電容元件1764中的電荷)而取不同的值。
例如，當以V表示電容元件1764的第一端子的電位，以C表示電容元件1764的電容，以CB表示位元線BL所具有的電容成分(以下也稱為位元線電容)，並且以VB0表示電荷被再次分配之前的位元線BL的電位時，電荷被再次分配之後的位元線BL的電位成為(CB×VB0+C×V)/(CB+C)。因此，作為記憶單元1850的狀態，當電容元件1764的第一端子的電位為V1和V0(V1>V0)的兩個狀態時，保持電位V1時的位元線BL的電位(=CB×VB0+C×V1)/(CB+C))高於保持電位V0時的位元線BL的電位(=CB×VB0+C×V0)/(CB+C))。
並且，藉由比較位元線BL的電位與指定的電位，可以讀出資訊。
如此，圖16A所示的半導體裝置可以利用電晶體1762的截止電流極小的特徵長時間地保持累積在電容元件1764中的電荷。換言之，因為不需要進行更新工作或者可以使更新工作的頻率極低，所以可以充分降低耗電量。另 外，即使在沒有電力供給的情況下也可以長期地保持儲存資料。
接著對圖16B所示的半導體裝置進行說明。
圖16B所示的半導體裝置在其上部作為儲存電路具有記憶單元陣列1851a及1851b，該記憶單元陣列1851a及1851b具有多個圖16A所示的記憶單元1850。此外，圖16B所示的半導體裝置在其下部具有用來使記憶單元陣列1851(記憶單元陣列1851a及1851b)工作的週邊電路1853。另外，週邊電路1853與記憶單元陣列1851電連接。
藉由採用圖16B所示的結構，可以將週邊電路1853設置在記憶單元陣列1851(記憶單元陣列1851a及1851b)的正下方，從而可以實現半導體裝置的小型化。
作為設置在週邊電路1853中的電晶體，使用與電晶體1762不同的半導體材料較佳。例如，可以使用矽、鍺、矽鍺、碳化矽或砷化鎵等，較佳為使用單晶半導體。另外，還可以使用有機半導體材料等。使用這種半導體材料的電晶體能夠進行充分的高速工作。從而，藉由利用該電晶體，能夠順利實現被要求高速工作的各種電路(邏輯電路、驅動電路等)。
另外，圖16B所示的半導體裝置例示出層疊有兩個記憶單元陣列1851(記憶單元陣列1851a、記憶單元陣列1851b)的結構，但是所層疊的記憶單元陣列的個數不侷限於此。也可以採用層疊有三個以上的記憶單元陣列的結構。
接著，參照圖17A和圖17B對圖16A所示的記憶單元1850的具體結構進行說明。
圖17A和圖17B示出記憶單元1850的結構的一個例子。圖17A示出記憶單元1850的剖面圖，圖17B示出記憶單元1850的平面圖。在此，圖17A是沿著圖17B中的線O-P及線Q-R的剖面。
圖17A及圖17B所示的電晶體1762可以採用與實施方式1至實施方式5所示的結構相同的結構。換言之，如上述實施方式所示，作為設置在基板1800上的基底膜1731使用單層或疊層的具有結晶性的氧化物膜。為了降低基底膜1731與氧化物半導體膜1744之間的晶格不匹配，用於基底膜1731的氧化物膜較佳為含有氧化物半導體膜1744的構成元素的銦(In)及鋅(Zn)。藉由使基底膜1731含有上述材料，可以形成從與基底膜1731之間的介面附近開始在膜厚度方向上的大範圍內具有結晶性的氧化物半導體膜1744。除此之外，該氧化物膜較佳為還含有選自鋯(Zr)、釔(Y)和鈰(Ce)中的一種或多種。由此，可以降低基底膜1731的導電率，所以在源極電極與汲極電極之間流過的載流子不受到基底膜1731的影響而選擇性地在氧化物半導體膜1744中流過。
在電晶體1762上設置有單層或疊層的絕緣膜1750。另外，在隔著絕緣膜1750與電晶體1762的電極膜1742a重疊的區域設置有導電層1753，並由電極膜1742a、層間絕緣膜1735、絕緣膜1750、導電層1753構成電容元件 1764。換言之，電晶體1762的電極膜1742a用作電容元件1764的一方的電極，導電層1753用作電容元件1764的另一方的電極。
在電晶體1762及電容元件1764上設置有絕緣膜1752。而且，在絕緣膜1752上設置有用來連接記憶單元1850與相鄰的記憶單元1850的佈線1756。雖然未圖示，但是佈線1756藉由形成在絕緣膜1750、絕緣膜1752及層間絕緣膜1735等中的開口與電晶體1762的電極膜1742b電連接。但是，也可以在開口中設置其他導電層，並藉由該其他導電層將佈線1756與電極膜1742b電連接。另外，佈線1756相當於圖16A的電路圖中的位元線BL。
在圖17A及圖17B中，電晶體1762的電極膜1742b也可以用作包括在所相鄰的記憶單元中的電晶體的源極電極。藉由採用這種平面佈局，可以減小半導體裝置的所占的面積，從而可以實現高集體化。
藉由採用圖17A所示的平面佈局，可以降低半導體裝置的所占的面積，從而可以實現高集體化。
如上該，在上部層疊形成的多個記憶單元由使用氧化物半導體的電晶體形成。由於使用氧化物半導體的電晶體的截止電流小，因此藉由使用這種電晶體，能夠長期地保持儲存資料。換言之，可以使更新工作的頻率極低，所以可以充分降低耗電量。
如上該，藉由將利用使用氧化物半導體以外的材料的電晶體(換言之，能夠進行充分高速的工作的電晶體)的 週邊電路以及利用使用氧化物半導體的電晶體(作更廣義解釋，其截止電流十分小的電晶體)的儲存電路設置為一體，能夠實現具有以前未曾有過的新穎特徵的半導體裝置。另外，藉由採用週邊電路和儲存電路的疊層結構，可以實現半導體裝置的集體化。
如上該，能夠提供實現了微型化及高集體化且具有高電特性的半導體裝置以及該半導體裝置的製造方法。
本實施方式可以與其他實施方式所記載的結構適當地組合而實施。
實施方式8
在本實施方式中，參照圖18A至圖21對將上述實施方式所示的半導體裝置應用於行動電話、智慧手機、電子書閱讀器等移動設備的例子進行說明。
在行動電話、智慧手機、電子書閱讀器等移動設備中，為了暫時儲存影像資料等而使用SRAM或DRAM。使用SRAM或DRAM是因為快閃記憶體應答速度慢而不適於處理影像。另一方面，當將SRAM或DRAM用於影像資料的暫時儲存時，有如下特徵。
如圖18A所示，在一般的SRAM中，一個記憶單元由電晶體2001至電晶體2006的六個電晶體構成，並且該電晶體2001至電晶體2006被X解碼器2007和Y解碼器2008驅動。電晶體2003和電晶體2005以及電晶體2004和電晶體2006構成反相器，該反相器能夠實現高速驅動 。然而，由於一個記憶單元由六個電晶體構成，所以有記憶單元面積大的缺點。在將設計規則的最小尺寸設定為F的情況下，SRAM的記憶單元面積一般為100至150F2。因此，SRAM的每個比特位的單價是各種記憶體中最高的。
另一方面，在DRAM中，如圖18B所示，記憶單元由電晶體2011和儲存電容器2012構成，並且該電晶體2011和儲存電容器2012被X解碼器2013和Y解碼器2014驅動。由於一個單元由一個電晶體和一個電容構成，所以其面積小。DRAM的記憶單元面積一般為10F2以下。注意，DRAM需要一直進行更新工作，因此即使在不進行改寫的情況下也消耗電力。
相對於此，上述實施方式所說明的半導體裝置的記憶單元面積為10F2左右，並且不需要頻繁的更新工作。從而，能夠縮小記憶單元面積，還能夠降低耗電量。
圖19示出移動設備的方塊圖。圖19所示的移動設備具有：RF電路2101、類比基帶電路2102、數位基帶電路2103、電池2104、電源電路2105、應用處理器2106、快閃記憶體2110、顯示器控制器2111、儲存電路2112、顯示器2113、觸控感應器2119、聲頻電路2117、以及鍵盤2118等。顯示器2113具有：顯示部2114、源極驅動器2115、以及閘極驅動器2116。應用處理器2106具有：CPU(Central Processing Unit：中央處理器)2107、DSP(Digital Signal Processor：數位信號處理器)2108、以及介面2109(也記載為IF)。儲存電路2112一般由 SRAM或DRAM構成，藉由將上述實施方式所說明的半導體裝置用於該部分，能夠以高速進行信息的寫入和讀出，能夠長期間地保持儲存資料，還能夠充分降低耗電量。
圖20示出將上述實施方式所說明的半導體裝置用於顯示器的儲存電路2250的例子。圖20所示的儲存電路2250具有：記憶體2252、記憶體2253、開關2254、開關2255、以及記憶體控制器2251。另外，儲存電路連接於：用來讀出並控制從信號線輸入的影像資料(輸入影像資料)和儲存在記憶體2252及記憶體2253中的資料(儲存影像資料)的顯示器控制器2256、以及根據來自顯示器控制器2256的信號來進行顯示的顯示器2257。
首先，藉由應用處理器(未圖示)形成一個影像資料(輸入影像資料A)。該輸入影像資料A藉由開關2254被儲存在記憶體2252中。然後，將儲存在記憶體2252中的影像資料(儲存影像資料A)藉由開關2255及顯示器控制器2256發送到顯示器2257而進行顯示。
在輸入影像資料A沒有變化時，儲存影像資料A一般以30至60Hz左右的週期從記憶體2252藉由開關2255由顯示器控制器2256讀出。
另外，例如在使用者進行了改寫畫面的操作時(即在輸入影像資料A有變化時)，應用處理器形成新的影像資料(輸入影像資料B)。該輸入影像資料B藉由開關2254被儲存在記憶體2253中。在該期間儲存影像資料A也繼續定期性地藉由開關2255從記憶體2252被讀出。當在記 憶體2253中儲存完新的影像資料(儲存影像資料B)時，由顯示器2257的下一個圖框開始讀出儲存影像資料B，並且將該儲存影像資料B藉由開關2255及顯示器控制器2256發送到顯示器2257而進行顯示。該讀出一直持續直到將下一個新的影像資料儲存到記憶體2252中。
如上該，藉由由記憶體2252及記憶體2253交替進行影像資料的寫入和影像資料的讀出，來進行顯示器2257的顯示。另外，記憶體2252、記憶體2253不侷限於兩個不同的記憶體，也可以將一個記憶體分割而使用。藉由將上述實施方式所說明的半導體裝置用於記憶體2252及記憶體2253，能夠以高速進行資訊的寫入和讀出，能夠長期間地保持儲存資料，還能夠充分降低耗電量。
圖21示出電子書閱讀器的方塊圖。圖21所示的電子書閱讀器具有：電池2301、電源電路2302、微處理器2303、快閃記憶體2304、聲頻電路2305、鍵盤2306、儲存電路2307、觸摸屏2308、顯示器2309、以及顯示器控制器2310。
在此，可以將上述實施方式所說明的半導體裝置用於圖21的儲存電路2307。儲存電路2307具有暫時保持書籍內容的功能。作為該功能的例子，例如有使用者使用高亮功能的情況等。使用者在看電子書閱讀器時，有時需要對某個部分做標記。該標記功能被稱為高亮功能，即藉由改變顯示顏色；劃下劃線；將文字改為粗體字；改變文字的字體等，來使該部分與周圍不一樣而突出表示。高亮功能 就是將使用者所指定的部分的資訊儲存而保持的功能。當將該資訊長期保持時，也可以將該資訊拷貝到快閃記憶體2304。即使在此情況下，藉由採用上述實施方式所說明的半導體裝置，也能夠以高速進行資訊的寫入和讀出，能夠長期間保持儲存資料，還能夠充分降低耗電量。
如上該，本實施方式所示的移動設備安裝有根據上述實施方式的半導體裝置。因此，能夠實現以高速進行資訊的讀出、長期間保持儲存資料且充分降低耗電量的移動設備。
本實施方式所示的結構及方法等可以與其他實施方式所記載的結構及方法等適當地組合而實施。
實施方式9
可以將本說明書等所公開的半導體裝置應用於多種電子裝置(包括遊戲機)。作為電子裝置，例如可以舉出電視機(也稱為電視或電視接收機)、用於電腦等的監視器、數位相機、數位攝像機等影像拍攝裝置、數位相框、行動電話機(也稱為手機、行動電話裝置)、可攜式遊戲機、移動資訊終端、音頻再生裝置、彈子機等大型遊戲機等。以下，對具備上述實施方式所說明的液晶顯示裝置的電子裝置的例子進行說明。
圖22A示出可攜式資訊終端，其具有外殼2501、外殼2502、第一顯示部2503a及第二顯示部2503b等。外殼2501及外殼2502的內部組裝有各種電子構件(例如， CPU、MPU、記憶元件等)。另外，第一顯示部2503a及第二顯示部2503b安裝有用來顯示影像的電子電路(例如，驅動電路或選擇電路等)。藉由將上述實施方式所示的半導體裝置用於這些電子構件或電子電路，可以提供可靠性高的可攜式資訊終端。另外，上述實施方式所示的半導體裝置設置在外殼2501和外殼2502中的至少一方即可。
另外，第一顯示部2503a和第二顯示部2503b中的至少一方為具有觸摸輸入功能的面板。例如如圖22A的左圖所示，可以由第一顯示部2503a顯示的選擇按鈕2504a及2504b選擇是進行“觸摸輸入”還是進行“鍵盤輸入”。由於可以以各種各樣的尺寸顯示選擇按鈕，所以各個年齡層的人都能容易使用。在此，例如在選擇“鍵盤輸入”的情況下，如圖22A的右圖所示，在第一顯示部2503a中顯示鍵盤2505。由此，如習知的資訊終端同樣可以藉由鍵盤輸入迅速地進行文字輸入。
另外，圖22A所示的可攜式資訊終端如圖22A的右圖所示可以將外殼2501和外殼2502分開。由此例如能夠在將外殼2502掛在牆上而對多數人共用畫面資訊的同時由外殼2501控制畫面資訊，非常方便。另外，當不使用該裝置時，較佳為以第一顯示部2503a和第二顯示部2503b相對的方式將外殼2501和外殼2502重合。由此在從外部受到衝擊等時可以保護第一顯示部2503a和第二顯示部2503b。藉由作為第二顯示部2503b採用具有觸摸輸入功能的面板，可以減輕攜帶時的重量，而且可以用一隻 手拿著外殼2502並用另一隻手進行操作，非常方便。
圖22A所示的可攜式資訊終端可以具有如下功能：顯示各種各樣的資訊(靜態影像、動態影像、文字影像等)；將日曆、日期或時刻等顯示在顯示部上；對顯示在顯示部上的資訊進行操作或編輯；藉由各種各樣的軟體(程式)控制處理等。此外，可以在外殼的背面或側面上設置外部連接用端子(耳機端子、USB端子等)、儲存介質插入部等。
此外，圖22A所示的可攜式資訊終端也可以以無線的方式收發資訊。還可以採用以無線的方式從電子書閱讀器伺服器購買並且下載所希望的書籍資料等的結構。
再者，也可以對圖22A所示的外殼2501或外殼2502提供天線、麥克風功能及無線通信功能，來將其用作行動電話。
圖22B示出電子書閱讀器的一個例子。例如，電子書閱讀器2520由兩個外殼，即外殼2521及外殼2523構成。外殼2521及外殼2523由軸部2522形成為一體，且可以以該軸部2522為軸進行開閉工作。藉由採用這種結構，可以進行如紙的書籍那樣的工作。
外殼2521組裝有顯示部2525，而外殼2523組裝有顯示部2527。顯示部2525及顯示部2527的結構既可以是顯示連屏畫面的結構，又可以是顯示不同的畫面的結構。藉由採用顯示不同的畫面的結構，例如在右邊的顯示部(圖22B中的顯示部2525)中可以顯示文章，而在左邊的顯示 部(圖22B中的顯示部2527)中可以顯示影像。藉由應用上述實施方式所示的半導體裝置，能夠提供高可靠性的電子書閱讀器2520。
此外，在圖22B中示出外殼2521具備操作部等的例子。例如，在外殼2521中設置有電源2526、操作鍵2528、揚聲器2529等。利用操作鍵2528可以翻頁。另外，在與外殼的顯示部相同的平面上可以設置鍵盤、指向裝置等。另外，也可以採用在外殼的背面或側面具備外部連接端子(耳機端子、USB端子等)、儲存介質插入部等的結構。再者，電子書閱讀器2520也可以具有電子詞典的功能。
此外，電子書閱讀器2520也可以採用能夠以無線的方式收發資訊的結構。還可以採用以無線的方式從電子書閱讀器伺服器購買並且下載所希望的書籍資料等的結構。
圖22C示出智慧手機，包括外殼2530、按鈕2531、麥克風2532、具備觸摸屏的顯示部2533、揚聲器2534、影像拍攝用透鏡2535，並用作可攜式電話機。藉由應用上述實施方式所示的半導體裝置，能夠提供高可靠性的智慧手機。
可以根據使用方式適當地改變顯示部2533的顯示方向。另外，由於在與顯示部2533同一平面上設置影像拍攝用透鏡2535，所以能夠實現可視電話。揚聲器2534及麥克風2532不僅用於音頻通話，還可以用於可視通話、錄音、再生等。
另外，外部連接端子2536可以與AC轉接器及各種電 纜如USB電纜等連接，而可以進行充電及與個人電腦等的資料通訊。另外，藉由將儲存介質插入外部儲存槽(未圖示)中，可以應對更大量的資料的保存及移動。
另外，上述智慧手機除了上述功能以外還可以具有紅外線通信功能、電視接收功能等。
圖22D示出數位攝像機，其具有主體2541、顯示部2542、操作開關2543以及電池2544等。藉由應用上述實施方式所示的半導體裝置，能夠提供高可靠性的數位攝像機。
圖22E示出電視機的一例。在電視機2550中，外殼2551組裝有顯示部2553。利用顯示部2553可以顯示影像。此外，在此示出利用支架2555支撐外殼2551的結構。藉由應用上述實施方式所示的半導體裝置，能夠提供高可靠性的電視機2550。
可以藉由利用外殼2551所具備的操作開關或另行提供的遙控器進行電視機2550的操作。或者，也可以採用在遙控器中設置顯示部的結構，該顯示部顯示從該遙控器輸出的資訊。
另外，電視機2550採用具備接收機、數據機等的結構。可以藉由利用接收機接收一般的電視廣播。再者，藉由數據機連接到有線或無線方式的通信網路，從而也可以進行單向(從發送者到接收者)或雙向(在發送者和接收者之間或在接收者之間等)的資訊通信。
本實施方式所示的結構、方法等可以與其他實施方式 所示的結構、方法等適當地組合而實施。
實施例1
在本實施例中，說明作為用作基底膜的含有銦及鋅的氧化物膜，利用濺射裝置在石英基板上形成In-Y-Zn-O膜、In-Zr-Zn-O膜及In-Ce-Zn-O膜，並且利用X射線繞射(XRD：X-Ray Diffraction)對上述膜進行結構分析的結果。
〈In-Y-Zn-O膜的XRD繞射測定結果〉
以如下條件利用三種濺射靶材在石英基板上形成100nm厚的In-Y-Zn-O膜：三種濺射靶材的成分比為In：Y：Zn=1：1：1：(原子數比)、In：Y：Zn=2：1：3：(原子數比)以及In：Y：Zn=3：1：2：(原子數比)；膜形成氛圍為100%O2；O2氣體的流量為30sccm；處理室內的壓力為0.4Pa；電源為DC電源；施加功率為200W，另外，將膜形成時的基板溫度設定為室溫(R.T.)、200℃及300℃。
圖23示出使用In：Y：Zn=1：1：1：(原子數比)的靶材形成的In-Y-Zn-O膜的XRD測定結果，圖24示出使用In：Y：Zn=2：1：3：(原子數比)的靶材形成的In-Y-Zn-O膜的XRD測定結果，圖25示出使用In：Y：Zn=3：1：2：(原子數比)的靶材形成的In-Y-Zn-O膜的XRD測定結果。另外，圖23至圖25中的三個線分別示出 將基板溫度設定為室溫、200℃及300℃進行膜形成時的In-Y-Zn-O膜的資料。圖表中的橫軸表示2θ(單位為度)，縱軸表示X線反射強度(單位為任意單位)。
由圖23可知，當使用In：Y：Zn=1：1：1：(原子數比)的靶材形成的In-Y-Zn-O膜時，由於在膜形成時的基板溫度為300℃的情況下在2θ=30°附近產生峰，所以確認到該膜具有結晶性。由此可說，當在將膜形成時的基板溫度設定為300℃形成的In-Y-Zn-O膜(使用In：Y：Zn=1：1：1：(原子數比)的靶材)上形成氧化物半導體膜時，該氧化物半導體膜容易以基底膜為晶種進行晶體生長而成為從與基底膜之間的介面附近開始在膜厚度方向上的大範圍內具有結晶性的氧化物半導體膜。另外，關於產生在2θ=30°附近的X線反射強度的峰，基板加熱溫度為300℃時的峰最尖銳，所以確認到基底膜的結晶狀態依賴於形成基底膜時的基板加熱溫度。
由圖24可知，當使用In：Y：Zn=2：1：3：(原子數比)的靶材形成的In-Y-Zn-O膜時，由於在膜形成時的基板溫度為200℃或300℃的情況下在2θ=30°附近產生峰，所以確認到該膜具有結晶性。由此可說，當在將膜形成時的基板溫度設定為200℃或300℃形成的In-Y-Zn-O膜(使用In：Y：Zn=2：1：3：(原子數比)的靶材)上形成氧化物半導體膜時，該氧化物半導體膜容易以基底膜為晶種進行晶體生長而成為從與基底膜之間的介面附近開始在膜厚度方向上的大範圍內具有結晶性的氧化物半導體膜 。另外，關於產生在2θ=30°附近的X線反射強度的峰，基板加熱溫度為200℃時的峰最尖銳，所以確認到基底膜的結晶狀態依賴於形成基底膜時的基板加熱溫度。
由圖25可知，當使用In：Y：Zn=3：1：2：(原子數比)的靶材形成的In-Y-Zn-O膜時，由於在膜形成時的基板溫度為200℃或300℃的情況下在2θ=30°附近產生峰，所以確認到該膜具有結晶性。由此可說，當在將膜形成時的基板溫度設定為200℃或300℃形成的In-Y-Zn-O膜(使用In：Y：Zn=3：1：2：(原子數比)的靶材)上形成氧化物半導體膜時，該氧化物半導體膜容易以基底膜為晶種進行晶體生長而成為從與基底膜之間的介面附近開始在膜厚度方向上的大範圍內具有結晶性的氧化物半導體膜。另外，關於產生在2θ=30°附近的X線反射強度的峰，基板加熱溫度為300℃時的峰最尖銳，所以確認到基底膜的結晶狀態依賴於形成基底膜時的基板加熱溫度。
〈In-Zr-Zn-O膜的XRD繞射測定結果〉
以如下條件形成100nm厚的In-Zr-Zn-O膜：濺射靶材的成分比為In：Zr：Zn=1：1：1：(原子數比)；膜形成氛圍為100%O2；O2氣體的流量為30sccm；處理室內的壓力為0.4Pa；電源為DC電源；施加功率為200W，另外，將膜形成時的基板溫度設定為室溫(R.T.)、200℃及300℃。
對以上述條件形成的In-Zr-Zn-O膜進行XRD測定並 觀察了膜的結晶狀態。圖26示出其結果。圖26中的三個線分別示出將基板溫度設定為室溫、200℃及300℃進行膜形成時的In-Zr-Zn-O膜的資料。圖表中的橫軸表示2θ(單位為度)，縱軸表示X線反射強度(單位為任意單位)。
由圖26可知，在將基板加熱溫度設定為室溫、200℃、300℃形成的In-Zr-Zn-O膜中都在2θ=30°附近產生峰，所以確認到這些膜具有結晶性。由此可說，當在In-Zr-Zn-O膜(使用In：Zr：Zn=1：1：1：(原子數比)的靶材)上形成氧化物半導體膜時，該氧化物半導體膜容易以基底膜為晶種進行晶體生長而成為從與基底膜之間的介面附近開始在膜厚度方向上的大範圍內具有結晶性的氧化物半導體膜。另外，關於產生在2θ=30°附近的X線反射強度的峰，基板加熱溫度為300℃時的峰最尖銳，所以確認到基底膜的結晶狀態依賴於形成基底膜時的基板加熱溫度。
〈In-Ce-Zn-O膜的XRD繞射測定結果〉
以如下條件形成100nm厚的In-Ce-Zn-O膜：濺射靶材的成分比為In：Ce：Zn=1：1：1：(原子數比)；膜形成氛圍為100%O2；O2氣體的流量為30sccm；處理室內的壓力為0.4Pa；電源為DC電源；施加功率為200W，另外，將膜形成時的基板溫度設定為室溫(R.T.)、200℃及300℃。
圖27示出使用In：Ce：Zn=1：1：1：(原子數比)的靶材形成的In-Ce-Zn-O膜的XRD測定結果。另外，圖 27中的四個線分別示出將基板溫度設定為室溫、200℃、300℃及400℃進行膜形成時的In-Ce-Zn-O膜的資料。圖表中的橫軸表示2θ(單位為度)，縱軸表示X線反射強度(單位為任意單位)。
由圖27可知，當使用In：Ce：Zn=1：1：1：(原子數比)的靶材形成的In-Ce-Zn-O膜時，由於在膜形成時的基板加熱溫度為200℃或300℃的情況下在2θ=30°附近產生峰，所以確認到該膜具有結晶性。由此可說，當在將膜形成時的基板加熱溫度設定為200℃或300℃進行膜形成的In-Ce-Zn-O膜(使用In：Ce：Zn=1：1：1：(原子數比)的靶材)上形成氧化物半導體膜時，該氧化物半導體膜容易以基底膜為晶種進行晶體生長而成為從與基底膜之間的介面附近開始在膜厚度方向上的大範圍內具有結晶性的氧化物半導體膜。另外，關於產生在2θ=30°附近的X線反射強度的峰，基板加熱溫度為300℃時的峰最尖銳，所以確認到基底膜的結晶狀態依賴於形成基底膜時的基板加熱溫度。
100‧‧‧基板
102‧‧‧基底膜
106‧‧‧氧化物半導體膜
106a‧‧‧高電阻區
106b‧‧‧低電阻區
107‧‧‧絕緣膜
108‧‧‧閘極絕緣膜
109‧‧‧導電膜
110‧‧‧閘極電極
114a‧‧‧源極電極
114b‧‧‧汲極電極
130‧‧‧雜質離子
150‧‧‧電晶體
602‧‧‧導電膜
650‧‧‧電晶體
800‧‧‧層間絕緣膜
802‧‧‧層間絕緣膜
850‧‧‧電晶體
1100‧‧‧絕緣膜
1101‧‧‧絕緣膜
1102‧‧‧側壁絕緣膜
1104‧‧‧導電膜
1150‧‧‧電晶體
1350‧‧‧電晶體
1700‧‧‧基板
1706‧‧‧元件隔離絕緣層
1708‧‧‧閘極絕緣膜
1710‧‧‧閘極電極
1716‧‧‧通道形成區
1720‧‧‧雜質區
1724‧‧‧金屬間化合物區
1728‧‧‧絕緣層
1730‧‧‧絕緣層
1731‧‧‧基底膜
1735‧‧‧層間絕緣膜
1736a‧‧‧側壁絕緣層
1736b‧‧‧側壁絕緣層
1737‧‧‧絕緣膜
1742a‧‧‧電極膜
1742b‧‧‧電極膜
1744‧‧‧氧化物半導體膜
1748‧‧‧閘極電極
1750‧‧‧絕緣膜
1752‧‧‧絕緣膜
1753‧‧‧導電層
1756‧‧‧佈線
1760‧‧‧電晶體
1762‧‧‧電晶體
1764‧‧‧電容元件
1800‧‧‧基板
1850‧‧‧記憶單元
1851‧‧‧記憶單元陣列
1851a‧‧‧記憶單元陣列
1851b‧‧‧記憶單元陣列
1853‧‧‧週邊電路
2001‧‧‧電晶體
2002‧‧‧電晶體
2003‧‧‧電晶體
2004‧‧‧電晶體
2005‧‧‧電晶體
2006‧‧‧電晶體
2007‧‧‧X解碼器
2008‧‧‧Y解碼器
2011‧‧‧電晶體
2012‧‧‧儲存電容器
2013‧‧‧X解碼器
2014‧‧‧Y解碼器
2101‧‧‧RF電路
2102‧‧‧類比基帶電路
2103‧‧‧數字基帶電路
2104‧‧‧電池
2105‧‧‧電源電路
2106‧‧‧應用處理器
2107‧‧‧CPU
2108‧‧‧DSP
2109‧‧‧介面
2110‧‧‧快閃記憶體
2111‧‧‧顯示器控制器
2112‧‧‧儲存電路
2113‧‧‧顯示器
2114‧‧‧顯示部
2115‧‧‧源極驅動器
2116‧‧‧閘極驅動器
2117‧‧‧聲頻電路
2118‧‧‧鍵盤
2119‧‧‧觸控感應器
2250‧‧‧儲存電路
2251‧‧‧記憶體控制器
2252‧‧‧記憶體
2253‧‧‧記憶體
2254‧‧‧開關
2255‧‧‧開關
2256‧‧‧顯示器控制器
2257‧‧‧顯示器
2301‧‧‧電池
2302‧‧‧電源電路
2303‧‧‧微處理器
2304‧‧‧快閃記憶體
2305‧‧‧聲頻電路
2306‧‧‧鍵盤
2307‧‧‧儲存電路
2308‧‧‧觸摸屏
2309‧‧‧顯示器
2310‧‧‧顯示器控制器
2501‧‧‧外殼
2502‧‧‧外殼
2503a‧‧‧第一顯示部
2503b‧‧‧第二顯示部
2504a‧‧‧選擇按鈕
2504b‧‧‧選擇按鈕
2505‧‧‧鍵盤
2520‧‧‧電子書閱讀器
2521‧‧‧外殼
2522‧‧‧軸部
2523‧‧‧外殼
2525‧‧‧顯示部
2526‧‧‧電源
2527‧‧‧顯示部
2528‧‧‧操作鍵
2529‧‧‧揚聲器
2530‧‧‧外殼
2531‧‧‧按鈕
2532‧‧‧麥克風
2533‧‧‧顯示部
2534‧‧‧揚聲器
2535‧‧‧透鏡
2536‧‧‧外部連接端子
2541‧‧‧主體
2542‧‧‧顯示部
2543‧‧‧操作開關
2544‧‧‧電池
2550‧‧‧電視機
2551‧‧‧外殼
2553‧‧‧顯示部
2555‧‧‧支架
圖1A和圖1B是示出半導體裝置的一個方式的平面圖及剖面圖；圖2A至圖2D是示出半導體裝置的製程的一例的剖面圖；圖3A至圖3D是示出半導體裝置的製程的一例的剖 面圖；圖4A和圖4B是示出半導體裝置的一個方式的平面圖及剖面圖；圖5A至圖5E是示出半導體裝置的製程的一例的剖面圖；圖6A和圖6B是示出半導體裝置的一個方式的平面圖及剖面圖；圖7A至圖7C是示出半導體裝置的製程的一例的剖面圖；圖8A和圖8B是示出半導體裝置的製程的一例的剖面圖；圖9A和圖9B是示出半導體裝置的一個方式的平面圖及剖面圖；圖10A至圖10C是示出半導體裝置的製程的一例的剖面圖；圖11A至圖11C是示出半導體裝置的製程的一例的剖面圖；圖12A和圖12B是示出半導體裝置的製程的一例的剖面圖；圖13A和圖13B是示出半導體裝置的一個方式的平面圖及剖面圖；圖14A至圖14C是示出半導體裝置的製程的一例的剖面圖；圖15A至圖15C是示出半導體裝置的結構的一例的 圖；圖16A和圖16B是示出半導體裝置的結構的一例的圖；圖17A和圖17B是示出半導體裝置的結構的一例的圖；圖18A和圖18B是示出半導體裝置的結構的一例的圖；圖19是示出半導體裝置的結構的一例的圖；圖20是示出半導體裝置的結構的一例的圖；圖21是示出半導體裝置的結構的一例的圖；圖22A至圖22E是示出電子裝置的圖；圖23是示出有關本發明的實施例的測定結果的圖表；圖24是示出有關本發明的實施例的測定結果的圖表；圖25是示出有關本發明的實施例的測定結果的圖表；圖26是示出有關本發明的實施例的測定結果的圖表；圖27是示出有關本發明的實施例的測定結果的圖表。
100‧‧‧基板
102‧‧‧基底膜
106‧‧‧氧化物半導體膜
106a‧‧‧高電阻區
106b‧‧‧低電阻區
108‧‧‧閘極絕緣膜
110‧‧‧閘極電極
114a‧‧‧源極電極
114b‧‧‧汲極電極

Claims (15)

  1. 一種半導體元件，包括：基底膜，該基底膜的至少表面具有結晶性；該基底膜上的具有結晶性的氧化物半導體膜，該氧化物半導體膜包含通道形成區；該氧化物半導體膜上的閘極絕緣膜；該閘極絕緣膜上的閘極電極，該閘極電極與該通道形成區重疊；以及與該氧化物半導體膜電連接的源極電極和汲極電極，其中該源極電極和該汲極電極設置在該基底膜上，且該氧化物半導體膜插置在它們之間，以及其中該通道形成區的底表面直接與該基底膜的該表面接觸。
  2. 根據申請專利範圍第1項之半導體元件，其中該基底膜包含銦和鋅以及鋯、釔和鈰中的一種或多種。
  3. 一種半導體元件，包括：基底膜，該基底膜的至少表面具有結晶性；該基底膜上的具有結晶性的氧化物半導體膜，該氧化物半導體膜包含通道形成區；該氧化物半導體膜上的閘極絕緣膜；該閘極絕緣膜上的閘極電極，該閘極電極與該通道形成區重疊；以及與該氧化物半導體膜電連接的源極電極和汲極電極，其中，該基底膜包含氧、銦、和鋅， 其中該源極電極和該汲極電極設置在該基底膜上，且該氧化物半導體膜插置在它們之間，以及其中該通道形成區的底表面直接與該基底膜的該表面接觸。
  4. 根據申請專利範圍第3項之半導體元件，其中該基底膜還包含鋯、釔和鈰中的一種或多種。
  5. 根據申請專利範圍第1或3項之半導體元件，其中該氧化物半導體膜具有在非晶相中包含結晶部的結晶-非晶混合相結構，並且在每一個該結晶部中，c軸與平行於形成該氧化物半導體膜的表面的法線向量或該氧化物半導體膜的表面的法線向量的方向一致，在從垂直於ab平面的方向看時形成有三角形或六角形的原子排列，在從垂直於該c軸的方向看時金屬原子排列為層狀或該金屬原子和氧原子排列為層狀。
  6. 根據申請專利範圍第1或3項之半導體元件，其中該氧化物半導體膜與該基底膜的該表面接觸。
  7. 一種半導體裝置，包括根據申請專利範圍第1或3項之半導體元件。
  8. 一種半導體元件的製造方法，包括如下步驟：形成基底膜，該基底膜為至少表面具有結晶性的氧化物膜；在該基底膜上形成具有結晶性的氧化物半導體膜，該氧化物半導體膜包含通道形成區； 在該氧化物半導體膜上形成閘極絕緣膜；形成與該該通道形成區重疊且在該閘極絕緣膜上的閘極電極；以及形成與該氧化物半導體膜電連接的源極電極和汲極電極，其中，該基底膜包含銦和鋅，其中該源極電極和該汲極電極設置在該基底膜上，且該氧化物半導體膜插置在它們之間，以及其中該通道形成區的底表面直接與該基底膜的該表面接觸。
  9. 根據申請專利範圍第8項之半導體元件的製造方法，其中該基底膜除了銦和鋅以外還包含鋯、釔和鈰中的一種或多種。
  10. 根據申請專利範圍第8項之半導體元件的製造方法，其中該氧化物半導體膜利用濺射裝置在200℃以上且450℃以下的膜形成溫度下形成。
  11. 根據申請專利範圍第8項之半導體元件的製造方法，其中在利用濺射裝置形成該氧化物半導體膜之後，對該氧化物半導體膜在200℃以上且700℃以下的溫度下進行加熱處理。
  12. 根據申請專利範圍第1或3項之半導體元件，其中該氧化物半導體膜具有雜質區，以及其中該雜質區不與該閘極電極重疊。
  13. 根據申請專利範圍第1或3項之半導體元件， 其中該氧化物半導體膜具有雜質區，其中該雜質區不與該閘極電極重疊，以及其中該雜質區包含氮、磷、砷、銻、硼、鋁、氬、氦、氖、銦、氟、氯、鈦、和鋅的任一種。
  14. 根據申請專利範圍第1或3項之半導體元件，其中該氧化物半導體膜具有在非晶相中包含結晶部的結晶-非晶混合相結構。
  15. 根據申請專利範圍第1或3項之半導體元件，還包含與該基底膜的側表面和該氧化物半導體膜的底表面接觸之導電膜。
TW101142885A 2011-11-18 2012-11-16 半導體元件、半導體元件的製造方法以及使用半導體元件的半導體裝置 TWI565068B (zh)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2011252641 2011-11-18

Publications (2)

Publication Number Publication Date
TW201327828A TW201327828A (zh) 2013-07-01
TWI565068B true TWI565068B (zh) 2017-01-01

Family

ID=48425938

Family Applications (1)

Application Number Title Priority Date Filing Date
TW101142885A TWI565068B (zh) 2011-11-18 2012-11-16 半導體元件、半導體元件的製造方法以及使用半導體元件的半導體裝置

Country Status (5)

Country Link
US (1) US10026847B2 (zh)
JP (2) JP2013128105A (zh)
KR (2) KR20130055521A (zh)
CN (1) CN103123936B (zh)
TW (1) TWI565068B (zh)

Families Citing this family (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2014027263A (ja) * 2012-06-15 2014-02-06 Semiconductor Energy Lab Co Ltd 半導体装置およびその作製方法
JP6446258B2 (ja) * 2013-12-27 2018-12-26 株式会社半導体エネルギー研究所 トランジスタ
JP6506545B2 (ja) * 2013-12-27 2019-04-24 株式会社半導体エネルギー研究所 半導体装置
US10109707B2 (en) * 2014-03-31 2018-10-23 Flosfia Inc. Crystalline multilayer oxide thin films structure in semiconductor device
CN106033731B (zh) 2015-03-13 2019-11-05 联华电子股份有限公司 半导体元件及其制作方法
CN106158857B (zh) 2015-04-21 2020-12-22 联华电子股份有限公司 半导体元件及其制作方法
US10205008B2 (en) * 2016-08-03 2019-02-12 Semiconductor Energy Laboratory Co., Ltd. Manufacturing method of semiconductor device
CN106298956A (zh) * 2016-09-08 2017-01-04 武汉华星光电技术有限公司 氧化物薄膜晶体管的制备方法
CN107146816B (zh) * 2017-04-10 2020-05-15 华南理工大学 一种氧化物半导体薄膜及由其制备的薄膜晶体管
CN107946365A (zh) * 2017-10-24 2018-04-20 华南理工大学 一种具有复合晶型的无机金属氧化物薄膜及其制造方法
US11167375B2 (en) 2018-08-10 2021-11-09 The Research Foundation For The State University Of New York Additive manufacturing processes and additively manufactured products
JP2020136505A (ja) * 2019-02-20 2020-08-31 株式会社Ｊｏｌｅｄ 半導体装置および表示装置
JP2020178079A (ja) * 2019-04-19 2020-10-29 株式会社Ｊｏｌｅｄ 半導体装置および表示装置
JP7469303B2 (ja) * 2019-06-06 2024-04-16 芝浦メカトロニクス株式会社 成膜装置

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7282782B2 (en) * 2004-03-12 2007-10-16 Hewlett-Packard Development Company, L.P. Combined binary oxide semiconductor device
US20100032668A1 (en) * 2008-08-08 2010-02-11 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for manufacturing the same

Family Cites Families (123)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS60198861A (ja) 1984-03-23 1985-10-08 Fujitsu Ltd 薄膜トランジスタ
JPH0244256B2 (ja) 1987-01-28 1990-10-03 Kagaku Gijutsucho Mukizaishitsu Kenkyushocho Ingazn2o5deshimesarerurotsuhoshokeinosojokozoojusurukagobutsuoyobisonoseizoho
JPH0244260B2 (ja) 1987-02-24 1990-10-03 Kagaku Gijutsucho Mukizaishitsu Kenkyushocho Ingazn5o8deshimesarerurotsuhoshokeinosojokozoojusurukagobutsuoyobisonoseizoho
JPH0244258B2 (ja) 1987-02-24 1990-10-03 Kagaku Gijutsucho Mukizaishitsu Kenkyushocho Ingazn3o6deshimesarerurotsuhoshokeinosojokozoojusurukagobutsuoyobisonoseizoho
JPS63210023A (ja) 1987-02-24 1988-08-31 Natl Inst For Res In Inorg Mater ＩｎＧａＺｎ↓４Ｏ↓７で示される六方晶系の層状構造を有する化合物およびその製造法
JPH0244262B2 (ja) 1987-02-27 1990-10-03 Kagaku Gijutsucho Mukizaishitsu Kenkyushocho Ingazn6o9deshimesarerurotsuhoshokeinosojokozoojusurukagobutsuoyobisonoseizoho
JPH0244263B2 (ja) 1987-04-22 1990-10-03 Kagaku Gijutsucho Mukizaishitsu Kenkyushocho Ingazn7o10deshimesarerurotsuhoshokeinosojokozoojusurukagobutsuoyobisonoseizoho
JPH05251705A (ja) 1992-03-04 1993-09-28 Fuji Xerox Co Ltd 薄膜トランジスタ
JP3479375B2 (ja) 1995-03-27 2003-12-15 科学技術振興事業団 亜酸化銅等の金属酸化物半導体による薄膜トランジスタとｐｎ接合を形成した金属酸化物半導体装置およびそれらの製造方法
WO1997006554A2 (en) 1995-08-03 1997-02-20 Philips Electronics N.V. Semiconductor device provided with transparent switching element
JP3625598B2 (ja) 1995-12-30 2005-03-02 三星電子株式会社 液晶表示装置の製造方法
JP4170454B2 (ja) 1998-07-24 2008-10-22 Ｈｏｙａ株式会社 透明導電性酸化物薄膜を有する物品及びその製造方法
JP2000150861A (ja) 1998-11-16 2000-05-30 Tdk Corp 酸化物薄膜
JP3276930B2 (ja) 1998-11-17 2002-04-22 科学技術振興事業団 トランジスタ及び半導体装置
JP3423896B2 (ja) 1999-03-25 2003-07-07 科学技術振興事業団 半導体デバイス
TW460731B (en) 1999-09-03 2001-10-21 Ind Tech Res Inst Electrode structure and production method of wide viewing angle LCD
JP4089858B2 (ja) 2000-09-01 2008-05-28 国立大学法人東北大学 半導体デバイス
KR20020038482A (ko) 2000-11-15 2002-05-23 모리시타 요이찌 박막 트랜지스터 어레이, 그 제조방법 및 그것을 이용한표시패널
JP3997731B2 (ja) 2001-03-19 2007-10-24 富士ゼロックス株式会社 基材上に結晶性半導体薄膜を形成する方法
JP2002289859A (ja) 2001-03-23 2002-10-04 Minolta Co Ltd 薄膜トランジスタ
JP3925839B2 (ja) 2001-09-10 2007-06-06 シャープ株式会社 半導体記憶装置およびその試験方法
JP4090716B2 (ja) 2001-09-10 2008-05-28 雅司 川崎 薄膜トランジスタおよびマトリクス表示装置
JP4164562B2 (ja) 2002-09-11 2008-10-15 独立行政法人科学技術振興機構 ホモロガス薄膜を活性層として用いる透明薄膜電界効果型トランジスタ
WO2003040441A1 (en) 2001-11-05 2003-05-15 Japan Science And Technology Agency Natural superlattice homologous single crystal thin film, method for preparation thereof, and device using said single crystal thin film
JP4083486B2 (ja) 2002-02-21 2008-04-30 独立行政法人科学技術振興機構 ＬｎＣｕＯ（Ｓ，Ｓｅ，Ｔｅ）単結晶薄膜の製造方法
US7049190B2 (en) 2002-03-15 2006-05-23 Sanyo Electric Co., Ltd. Method for forming ZnO film, method for forming ZnO semiconductor layer, method for fabricating semiconductor device, and semiconductor device
JP2004006686A (ja) 2002-03-26 2004-01-08 Sanyo Electric Co Ltd ＺｎＯ半導体層の形成方法、半導体素子の製造方法及び半導体素子
JP3933591B2 (ja) 2002-03-26 2007-06-20 淳二 城戸 有機エレクトロルミネッセント素子
US7339187B2 (en) 2002-05-21 2008-03-04 State Of Oregon Acting By And Through The Oregon State Board Of Higher Education On Behalf Of Oregon State University Transistor structures
JP2004022625A (ja) 2002-06-13 2004-01-22 Murata Mfg Co Ltd 半導体デバイス及び該半導体デバイスの製造方法
US7105868B2 (en) 2002-06-24 2006-09-12 Cermet, Inc. High-electron mobility transistor with zinc oxide
JP4225743B2 (ja) 2002-07-04 2009-02-18 株式会社東芝 無線端末及び通信制御方法
US7067843B2 (en) 2002-10-11 2006-06-27 E. I. Du Pont De Nemours And Company Transparent oxide semiconductor thin film transistors
JP4356309B2 (ja) 2002-12-03 2009-11-04 セイコーエプソン株式会社 トランジスタ、集積回路、電気光学装置、電子機器
JP4166105B2 (ja) 2003-03-06 2008-10-15 シャープ株式会社 半導体装置およびその製造方法
JP2004273732A (ja) 2003-03-07 2004-09-30 Sharp Corp アクティブマトリクス基板およびその製造方法
JP4108633B2 (ja) 2003-06-20 2008-06-25 シャープ株式会社 薄膜トランジスタおよびその製造方法ならびに電子デバイス
US7262463B2 (en) 2003-07-25 2007-08-28 Hewlett-Packard Development Company, L.P. Transistor including a deposited channel region having a doped portion
US7297977B2 (en) 2004-03-12 2007-11-20 Hewlett-Packard Development Company, L.P. Semiconductor device
KR101078509B1 (ko) 2004-03-12 2011-10-31 도꾸리쯔교세이호징 가가꾸 기쥬쯔 신꼬 기꼬 박막 트랜지스터의 제조 방법
US7145174B2 (en) 2004-03-12 2006-12-05 Hewlett-Packard Development Company, Lp. Semiconductor device
US7211825B2 (en) 2004-06-14 2007-05-01 Yi-Chi Shih Indium oxide-based thin film transistors and circuits
JP2006100760A (ja) 2004-09-02 2006-04-13 Casio Comput Co Ltd 薄膜トランジスタおよびその製造方法
US7285501B2 (en) 2004-09-17 2007-10-23 Hewlett-Packard Development Company, L.P. Method of forming a solution processed device
US7298084B2 (en) 2004-11-02 2007-11-20 3M Innovative Properties Company Methods and displays utilizing integrated zinc oxide row and column drivers in conjunction with organic light emitting diodes
CA2585071A1 (en) 2004-11-10 2006-05-18 Canon Kabushiki Kaisha Field effect transistor employing an amorphous oxide
US7453065B2 (en) 2004-11-10 2008-11-18 Canon Kabushiki Kaisha Sensor and image pickup device
US7863611B2 (en) 2004-11-10 2011-01-04 Canon Kabushiki Kaisha Integrated circuits utilizing amorphous oxides
US7829444B2 (en) 2004-11-10 2010-11-09 Canon Kabushiki Kaisha Field effect transistor manufacturing method
CN102938420B (zh) 2004-11-10 2015-12-02 佳能株式会社 无定形氧化物和场效应晶体管
JP5126729B2 (ja) 2004-11-10 2013-01-23 キヤノン株式会社 画像表示装置
US7791072B2 (en) 2004-11-10 2010-09-07 Canon Kabushiki Kaisha Display
WO2006051994A2 (en) 2004-11-10 2006-05-18 Canon Kabushiki Kaisha Light-emitting device
US7579224B2 (en) 2005-01-21 2009-08-25 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing a thin film semiconductor device
TWI472037B (zh) 2005-01-28 2015-02-01 Semiconductor Energy Lab 半導體裝置，電子裝置，和半導體裝置的製造方法
TWI569441B (zh) 2005-01-28 2017-02-01 半導體能源研究所股份有限公司 半導體裝置，電子裝置，和半導體裝置的製造方法
US7858451B2 (en) 2005-02-03 2010-12-28 Semiconductor Energy Laboratory Co., Ltd. Electronic device, semiconductor device and manufacturing method thereof
US7948171B2 (en) 2005-02-18 2011-05-24 Semiconductor Energy Laboratory Co., Ltd. Light emitting device
US20060197092A1 (en) 2005-03-03 2006-09-07 Randy Hoffman System and method for forming conductive material on a substrate
US8681077B2 (en) 2005-03-18 2014-03-25 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device, and display device, driving method and electronic apparatus thereof
WO2006105077A2 (en) 2005-03-28 2006-10-05 Massachusetts Institute Of Technology Low voltage thin film transistor with high-k dielectric material
US7645478B2 (en) 2005-03-31 2010-01-12 3M Innovative Properties Company Methods of making displays
US8300031B2 (en) 2005-04-20 2012-10-30 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device comprising transistor having gate and drain connected through a current-voltage conversion element
JP2006344849A (ja) 2005-06-10 2006-12-21 Casio Comput Co Ltd 薄膜トランジスタ
US7402506B2 (en) 2005-06-16 2008-07-22 Eastman Kodak Company Methods of making thin film transistors comprising zinc-oxide-based semiconductor materials and transistors made thereby
US7691666B2 (en) 2005-06-16 2010-04-06 Eastman Kodak Company Methods of making thin film transistors comprising zinc-oxide-based semiconductor materials and transistors made thereby
US7507618B2 (en) 2005-06-27 2009-03-24 3M Innovative Properties Company Method for making electronic devices using metal oxide nanoparticles
KR100711890B1 (ko) 2005-07-28 2007-04-25 삼성에스디아이 주식회사 유기 발광표시장치 및 그의 제조방법
JP2007059128A (ja) 2005-08-23 2007-03-08 Canon Inc 有機ｅｌ表示装置およびその製造方法
JP5116225B2 (ja) 2005-09-06 2013-01-09 キヤノン株式会社 酸化物半導体デバイスの製造方法
JP4280736B2 (ja) 2005-09-06 2009-06-17 キヤノン株式会社 半導体素子
JP2007073705A (ja) 2005-09-06 2007-03-22 Canon Inc 酸化物半導体チャネル薄膜トランジスタおよびその製造方法
JP4850457B2 (ja) 2005-09-06 2012-01-11 キヤノン株式会社 薄膜トランジスタ及び薄膜ダイオード
EP1995787A3 (en) 2005-09-29 2012-01-18 Semiconductor Energy Laboratory Co, Ltd. Semiconductor device having oxide semiconductor layer and manufacturing method therof
WO2007043493A1 (en) 2005-10-14 2007-04-19 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and manufacturing method thereof
JP5427340B2 (ja) 2005-10-14 2014-02-26 株式会社半導体エネルギー研究所 半導体装置
JP5037808B2 (ja) 2005-10-20 2012-10-03 キヤノン株式会社 アモルファス酸化物を用いた電界効果型トランジスタ、及び該トランジスタを用いた表示装置
CN101707212B (zh) 2005-11-15 2012-07-11 株式会社半导体能源研究所 半导体器件及其制造方法
TWI292281B (en) 2005-12-29 2008-01-01 Ind Tech Res Inst Pixel structure of active organic light emitting diode and method of fabricating the same
US7867636B2 (en) 2006-01-11 2011-01-11 Murata Manufacturing Co., Ltd. Transparent conductive film and method for manufacturing the same
JP4977478B2 (ja) 2006-01-21 2012-07-18 三星電子株式会社 ＺｎＯフィルム及びこれを用いたＴＦＴの製造方法
US7576394B2 (en) 2006-02-02 2009-08-18 Kochi Industrial Promotion Center Thin film transistor including low resistance conductive thin films and manufacturing method thereof
US7977169B2 (en) 2006-02-15 2011-07-12 Kochi Industrial Promotion Center Semiconductor device including active layer made of zinc oxide with controlled orientations and manufacturing method thereof
KR20070101595A (ko) 2006-04-11 2007-10-17 삼성전자주식회사 ＺｎＯ ＴＦＴ
US20070252928A1 (en) 2006-04-28 2007-11-01 Toppan Printing Co., Ltd. Structure, transmission type liquid crystal display, reflection type display and manufacturing method thereof
JP5028033B2 (ja) 2006-06-13 2012-09-19 キヤノン株式会社 酸化物半導体膜のドライエッチング方法
US20070290604A1 (en) * 2006-06-16 2007-12-20 Matsushita Electric Industrial Co., Ltd. Organic electroluminescent device and method of producing the same
JP4609797B2 (ja) 2006-08-09 2011-01-12 Ｎｅｃ液晶テクノロジー株式会社 薄膜デバイス及びその製造方法
JP4999400B2 (ja) 2006-08-09 2012-08-15 キヤノン株式会社 酸化物半導体膜のドライエッチング方法
JP4332545B2 (ja) 2006-09-15 2009-09-16 キヤノン株式会社 電界効果型トランジスタ及びその製造方法
JP5164357B2 (ja) 2006-09-27 2013-03-21 キヤノン株式会社 半導体装置及び半導体装置の製造方法
JP4274219B2 (ja) 2006-09-27 2009-06-03 セイコーエプソン株式会社 電子デバイス、有機エレクトロルミネッセンス装置、有機薄膜半導体装置
US7622371B2 (en) 2006-10-10 2009-11-24 Hewlett-Packard Development Company, L.P. Fused nanocrystal thin film semiconductor and method
US7772021B2 (en) 2006-11-29 2010-08-10 Samsung Electronics Co., Ltd. Flat panel displays comprising a thin-film transistor having a semiconductive oxide in its channel and methods of fabricating the same for use in flat panel displays
JP2008140684A (ja) 2006-12-04 2008-06-19 Toppan Printing Co Ltd カラーｅｌディスプレイおよびその製造方法
KR101303578B1 (ko) 2007-01-05 2013-09-09 삼성전자주식회사 박막 식각 방법
US8207063B2 (en) 2007-01-26 2012-06-26 Eastman Kodak Company Process for atomic layer deposition
US8581260B2 (en) 2007-02-22 2013-11-12 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device including a memory
KR100851215B1 (ko) 2007-03-14 2008-08-07 삼성에스디아이 주식회사 박막 트랜지스터 및 이를 이용한 유기 전계 발광표시장치
KR101453829B1 (ko) 2007-03-23 2014-10-22 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체장치 및 그 제조 방법
US7795613B2 (en) 2007-04-17 2010-09-14 Toppan Printing Co., Ltd. Structure with transistor
KR101325053B1 (ko) 2007-04-18 2013-11-05 삼성디스플레이 주식회사 박막 트랜지스터 기판 및 이의 제조 방법
KR20080094300A (ko) 2007-04-19 2008-10-23 삼성전자주식회사 박막 트랜지스터 및 그 제조 방법과 박막 트랜지스터를포함하는 평판 디스플레이
KR101334181B1 (ko) 2007-04-20 2013-11-28 삼성전자주식회사 선택적으로 결정화된 채널층을 갖는 박막 트랜지스터 및 그제조 방법
CN101663762B (zh) 2007-04-25 2011-09-21 佳能株式会社 氧氮化物半导体
KR101345376B1 (ko) 2007-05-29 2013-12-24 삼성전자주식회사 ＺｎＯ 계 박막 트랜지스터 및 그 제조방법
US8202365B2 (en) 2007-12-17 2012-06-19 Fujifilm Corporation Process for producing oriented inorganic crystalline film, and semiconductor device using the oriented inorganic crystalline film
KR101490112B1 (ko) * 2008-03-28 2015-02-05 삼성전자주식회사 인버터 및 그를 포함하는 논리회로
JP4623179B2 (ja) 2008-09-18 2011-02-02 ソニー株式会社 薄膜トランジスタおよびその製造方法
JP5430113B2 (ja) 2008-10-08 2014-02-26 キヤノン株式会社 電界効果型トランジスタ及びその製造方法
JP5451280B2 (ja) 2008-10-09 2014-03-26 キヤノン株式会社 ウルツ鉱型結晶成長用基板およびその製造方法ならびに半導体装置
KR20110084523A (ko) 2008-11-07 2011-07-25 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치
KR101877149B1 (ko) 2009-10-08 2018-07-10 가부시키가이샤 한도오따이 에네루기 켄큐쇼 산화물 반도체층, 반도체 장치 및 그 제조 방법
KR102089200B1 (ko) 2009-11-28 2020-03-13 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치 및 그 제조 방법
KR102402342B1 (ko) 2010-02-05 2022-05-30 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치 및 반도체 장치의 제조 방법
KR20120121931A (ko) 2010-02-19 2012-11-06 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치 및 그 제조 방법
JP5708910B2 (ja) 2010-03-30 2015-04-30 ソニー株式会社 薄膜トランジスタおよびその製造方法、並びに表示装置
US8603841B2 (en) * 2010-08-27 2013-12-10 Semiconductor Energy Laboratory Co., Ltd. Manufacturing methods of semiconductor device and light-emitting display device
US8809852B2 (en) 2010-11-30 2014-08-19 Semiconductor Energy Laboratory Co., Ltd. Semiconductor film, semiconductor element, semiconductor device, and method for manufacturing the same
US9443984B2 (en) 2010-12-28 2016-09-13 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and manufacturing method thereof
US8952379B2 (en) 2011-09-16 2015-02-10 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
US9082663B2 (en) 2011-09-16 2015-07-14 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and manufacturing method thereof
WO2013039126A1 (en) 2011-09-16 2013-03-21 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7282782B2 (en) * 2004-03-12 2007-10-16 Hewlett-Packard Development Company, L.P. Combined binary oxide semiconductor device
US20100032668A1 (en) * 2008-08-08 2010-02-11 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for manufacturing the same

Also Published As

Publication number Publication date
TW201327828A (zh) 2013-07-01
JP2013128105A (ja) 2013-06-27
CN103123936B (zh) 2019-12-17
JP2017152720A (ja) 2017-08-31
CN103123936A (zh) 2013-05-29
KR20200098465A (ko) 2020-08-20
KR20130055521A (ko) 2013-05-28
JP6345299B2 (ja) 2018-06-20
US20130126868A1 (en) 2013-05-23
US10026847B2 (en) 2018-07-17

Similar Documents

Publication Publication Date Title
TWI565068B (zh) 半導體元件、半導體元件的製造方法以及使用半導體元件的半導體裝置
JP7412493B2 (ja) 半導体装置
TWI569446B (zh) 半導體元件、半導體元件的製造方法、及包含半導體元件的半導體裝置
TWI580047B (zh) 半導體裝置
JP6338711B2 (ja) 半導体装置
TWI600065B (zh) 半導體裝置及其製造方法
TWI595565B (zh) 半導體裝置及其製造方法
TWI705568B (zh) 半導體裝置及其製造方法
TWI594428B (zh) 半導體裝置及其製造方法
TWI580189B (zh) 位準位移電路及半導體積體電路
JP2013229588A (ja) 半導体素子、半導体装置および半導体素子の作製方法