TWI581321B - A method of manufacturing a bonded wafer - Google Patents

A method of manufacturing a bonded wafer Download PDF

Info

Publication number
TWI581321B
TWI581321B TW103132638A TW103132638A TWI581321B TW I581321 B TWI581321 B TW I581321B TW 103132638 A TW103132638 A TW 103132638A TW 103132638 A TW103132638 A TW 103132638A TW I581321 B TWI581321 B TW I581321B
Authority
TW
Taiwan
Prior art keywords
cleaning
wafer
film
bonded wafer
manufacturing
Prior art date
Application number
TW103132638A
Other languages
English (en)
Other versions
TW201528350A (zh
Inventor
Isao Yokokawa
Hiroji Aga
Hiroshi Fujisawa
Original Assignee
Shin-Etsu Handotai Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shin-Etsu Handotai Co Ltd filed Critical Shin-Etsu Handotai Co Ltd
Publication of TW201528350A publication Critical patent/TW201528350A/zh
Application granted granted Critical
Publication of TWI581321B publication Critical patent/TWI581321B/zh

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/185—Joining of semiconductor bodies for junction formation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
    • H01L21/7624—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology
    • H01L21/76251—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology using bonding techniques
    • H01L21/76254—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology using bonding techniques with separation/delamination along an ion implanted layer, e.g. Smart-cut, Unibond
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02041—Cleaning
    • H01L21/02043—Cleaning before device manufacture, i.e. Begin-Of-Line process
    • H01L21/02052—Wet cleaning only
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02041—Cleaning
    • H01L21/02057—Cleaning during device manufacture
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/30604—Chemical etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body

Description

貼合晶圓的製造方法
本發明是關於使用離子植入剝離法來實行的貼合晶圓的製造方法。
作為SOI(絕緣層上覆矽，Silicon on Insulator)晶圓的製造方法，特別是作為一種可達到先端積體電路的高性能化的薄膜SOI晶圓的製造方法，將離子植入後的接合晶圓與基底晶圓貼合後加以剝離來製造SOI晶圓的方法(離子植入剝離法，也稱為智切法(Smart Cut法，登錄商標)的技術)受到注目。
該離子植入剝離法，是下述技術：在二片矽晶圓中，於至少一方形成氧化膜，並從另一方的矽晶圓(接合晶圓)的上面植入氫離子或稀有氣體離子等氣體離子，而在該晶圓內部形成離子植入層(也稱為微小氣泡層或封入層)。然後，將有離子植入的面，隔著氧化膜與另一方的矽晶圓(基底晶圓)貼合，然後施加熱處理(剝離熱處理)並將微小氣泡層作為解理面將一方的晶圓(接合晶圓)剝離成薄膜狀。進一步，施加熱處理(結合熱處理)使貼合面牢固地結合來製造SOI晶圓(參照專利文獻1)。在此階段，解理面(剝離面) 成為SOI層的表面，較容易得到SOI膜厚較薄且均勻性高的SOI晶圓。
然而，在剝離後的SOI晶圓表面，存在有起因於離子植入所導致的損傷層，又，表面粗度比通常的矽晶圓的鏡面大。因此，在離子植入剝離法，需要去除如此的損傷層與表面粗度。
以往，為了去除此損傷層等，在結合熱處理後的最終步驟中，實行被稱為接觸拋光(touch polish)這樣的研磨裕度極少的鏡面研磨(切削裕度：100nm左右)。然而，若對SOI層進行包含機械加工要素的研磨，則因研磨的切削裕度不均，會有使藉由氫離子等的植入與剝離所達成的SOI層的膜厚均勻性惡化這樣的問題。
作為解決如此問題的方法，取代上述的接觸拋光，開始採用實行高溫熱處理來改善表面粗度的平坦化處理。
例如，在專利文獻2中，提出一種技術，該技術在剝離熱處理後(或結合熱處理後)，在不研磨SOI層的表面的情況下，在包含氫的還原性氣氛下施加熱處理(快速熱退火處理(Rapid Thermal Annealing，RTA處理))。
此處，如專利文獻2的(0065)段落的記載，對剝離後的SOI層表面(剝離面)實行熱處理前，為了避免由於微粒或雜質等所造成的污染，需要實行被稱為RCA清洗的公知的溼式清洗。
又。在專利文獻3的(0050)段落中，記載著：藉由離子植入剝離法來製作在平台部(terrace，基底晶圓露出的 晶圓周邊部分)具有氧化膜之SOI晶圓的情況，因為在接合晶圓剝離時矽薄片會附著在平台部的氧化膜上，該矽薄片會由於之後的磊晶成長而成為微粒污染等的原因，因此為了避免此狀況，在磊晶成長前，作為去除存在於平台部上的矽薄片的清洗步驟，進行SC1清洗和氫氟酸(HF)清洗等溼式清洗。
另外，在專利文獻2、3所記載的溼式清洗中，通常是採用一種清洗方式，該清洗方式是在清洗液中施加超音波振動，藉由該振動作用來將微粒污染物從被清洗物去除(超音波清洗)(參照專利文獻4、5)。
[先前技術文獻] (專利文獻)
專利文獻1：日本特開平5-211128號公報
專利文獻2：日本特開平11-307472號公報
專利文獻3：日本特開2009-027124號公報
專利文獻4：日本特開2013-021160號公報
專利文獻5：日本特開2012-151320號公報
如上所述，離子植入剝離法中製作貼合晶圓時，剛剝離後之貼合晶圓因貼合面的結合強度並不充分，作為剛剝離後的步驟，需要進行提高結合強度之熱處理(結合熱處理)。實行像這樣使用熱處理爐之熱處理前，為了避免微粒或雜質導致熱處理爐的污染，需要進行被稱為RCA清洗之溼 式清洗。
如專利文獻3之記載，已知剛剝離後之貼合晶圓的平台部附著有矽薄片等之微粒，為了有效地去除該微粒，在磊晶成長前的溼式清洗，於清洗槽施加微粒去除效果高之超音波來進行清洗。藉此，可有效地去除矽薄片等之微粒來源，不對後續步驟造成不良影響而可進行製造步驟。
然而，發明人研究發現，若施加超音波進行清洗，雖可去除剛剝離後之原本附著的如矽薄片之尺寸較大的微粒(90nm以上)，另一方面會從殘留離子植入損傷之剝離面新產生尺寸較小之微粒(65nm左右)。
一般來說，當清洗槽的清洗液中之微粒等級超過預先設定之管理值，或者進行特定量之處理後，會進行槽清洗。槽清洗是在清洗槽內使純水溢流來進行。
然而，發明人研究發現，65nm左右的微粒難以藉由溢流從清洗槽排除，一旦被污染則難以減少，使槽清洗所需時間極度增加，結果發生使清洗線的生產性降低之問題。
又，在剝離熱處理後進行之犧牲氧化處理或經由氣相蝕刻之剝離面的平坦化處理前所進行的清洗，亦發生同樣的問題。
本發明是鑑於上述問題，目的是提供一種貼合晶圓的製造方法，在殘留離子植入之損傷的剝離面露出於表面之貼合晶圓的清洗步驟中，藉由不使剝離面產生65nm左右之微粒，可達成利用檢測並管理65nm以上的微粒的清洗線的清洗。
為了達成上述目的，本發明提供一種貼合晶圓的製造方法，該製造方法具有下述步驟：將氫離子、稀有氣體離子中的至少一種氣體離子，離子植入接合晶圓的表面來形成離子植入層的步驟；將前述接合晶圓的離子植入後的表面與基底晶圓的表面直接或隔著絕緣膜貼合的步驟；以前述離子植入層作為剝離面，將前述接合晶圓的一部分剝離來製作在前述基底晶圓上具有薄膜之貼合晶圓的步驟；及，實行前述薄膜的減厚加工的步驟；其中，該貼合晶圓的製造方法的特徵在於：實行前述薄膜的減厚加工的步驟，包含藉由犧牲氧化處理或氣相蝕刻來實行前述薄膜的減厚加工的階段，並且，在將要實行前述薄膜的減厚加工的步驟前，具有清洗前述貼合晶圓的第一清洗步驟，該貼合晶圓的前述剝離面露出於表面，前述第一清洗步驟包含將前述貼合晶圓依序浸漬於複數個清洗槽中來實行清洗的進行溼式清洗的階段，並且，於該溼式清洗的全部的清洗槽，皆在不施加超音波的情況下，實行清洗。
如此，在貼合晶圓的清洗步驟中，該貼合晶圓的露出於表面的剝離面，殘留有離子植入所造成的損傷，在將要實行減厚加工的步驟前的清洗，於全部的清洗槽皆在不施加超音波的情況下來實行清洗，藉此，能不會使65nm左右的微粒從剝離面發生，可達成依據檢測65nm以上的微粒並加以管理的清洗線來實行的清洗。又，然後，不排入其他步驟而藉由犧牲氧化處理或氣相蝕刻所導致的薄膜減厚加工來實行薄膜的平坦化，則可去除65nm左右的微粒產生來源也就是剝離 面的損傷殘留部，故可抑制在後續步驟中發生微粒。
此時，在前述第一清洗步驟前，能具有第二清洗步驟，該第二清洗步驟實行施加超音波的溼式清洗。
如此，在實行不施加超音波的溼式清洗的第一清洗步驟前，插入實行施加了超音波的溼式清洗的第二清洗步驟，藉此，能抑制90nm以上的尺寸較大的微粒去除不充分的情況，該微粒是附著於剛剝離後的貼合晶圓的平台部上的矽薄片等。
又，在前述第一清洗步驟前，能具有第三清洗步驟，該第三清洗步驟利用物理作用來實行清洗。
如此，在實行不施加超音波的溼式清洗的第一清洗步驟前，插入利用物理作用來實行清洗的第三清洗步驟，藉此，能抑制90nm以上的尺寸較大的微粒去除不充分的情況，該微粒是附著於剛剝離後的貼合晶圓的平台部上的矽薄片等。
此時，可使用單晶矽晶圓來作為前述接合晶圓和前 述基底晶圓，並可使用矽氧化膜來作為前述絕緣膜，且將前述薄膜作成SOI層。
如此，作為接合晶圓、基底晶圓、絕緣膜、薄膜，可適當地使用上述材料。
如上所述，根據本發明，在貼合晶圓的清洗步驟中，該貼合晶圓的露出於表面的剝離面，殘留有離子植入所造成的損傷，在將要實行減厚加工的步驟前的清洗，於全部的清洗槽皆在不施加超音波的情況下來實行清洗，藉此，能不會 使65nm左右的微粒從剝離面發生，可達成依據檢測65nm以上的微粒並加以管理的清洗線來實行的清洗。
第1圖是表示本發明的貼合晶圓的製造方法的流程圖。
以下，針對本發明，作為實施方式的一例，一邊參照圖式一邊詳細地說明，但本發明並未被限定於此實施方式。
不限於與本發明有關的貼合晶圓，在以單晶矽晶圓為代表的晶圓的清洗中，充分地去除附著於晶圓表面上的微粒是重要課題之一。為了充分去除該微粒，通常在清洗線的清洗槽或淋洗槽的至少一個槽中，為了提高微粒去除效果而施加超音波。
一般來說，在清洗線(washing line)上的每一次進行的清洗處理批數是30批左右。然而，會因清洗線的污染管理等級、藥液組成的變化量(由於蒸發等而導致變化)、要清洗的製品的污染等級(污染程度，contamination level)而改變。這是因為進行清洗時，由晶圓去除的微粒和污染物質會累積於清洗槽內。為了從清洗槽內去除此累積於清洗槽內的微粒和污染物質，每處理特定批數便實行清洗槽的清洗(槽清洗)。
清洗線的微粒等級(particle level)管理，是於清洗開始時或清洗結束時、或於該兩者的時候，使用監測晶圓(monitor wafer)進行清洗並評價附著於該監測晶圓上的微粒 來實行。清洗開始時是為了確認槽清洗後有無殘留污染物質，清洗結束時是為了確認直至清洗結束為止清洗槽有無被污染。
計算微粒數量時所檢測的微粒尺寸，因清洗線所要求的品質等級而不同，以往大多是檢測90nm以上的微粒並加以管理。
使用檢測90nm以上的微粒並加以管理的清洗線來清洗貼合晶圓(該貼合晶圓的剝離面露出於表面)的情況，與清洗一般的鏡面研磨後的單晶矽晶圓的情況比較，不會發生槽清洗所需的時間極度增大這樣的問題。
然而，近年來，管理等級變得嚴格，若檢測65nm以上的微粒並加以管理，則發現在清洗剝離面露出於表面之貼合晶圓後的槽清洗所需的時間會極度地長時間化，結果會發生清洗線的生產性降低這樣的問題。
本發明人針對此原因詳細調查後的結果，發現原因在於：由於施加超音波，則有新的65nm左右的微粒會從剝離面剝落並大量漂浮於清洗槽內，難以藉由槽清洗時的溢流來從清洗槽排除，一旦污染則難以減少。
另一方面，當不施加超音波而以同樣條件進行清洗的情況，確認了並無新的65nm左右的微粒從剝離面剝落並漂浮於清洗槽內，而完成本發明。
以下，一邊參照第1圖一邊說明本發明的貼合晶圓的製造方法。
首先，在接合晶圓的表面形成離子植入層(參照第1圖 的步驟S11)。
具體來說，在接合晶圓的表面，離子植入氫離子、稀有氣體離子中的至少一種氣體離子而在接合晶圓內形成離子植入層。
接著，將接合晶圓的離子植入後的表面與基底晶圓的表面貼合(參照第1圖的步驟S12)。
具體來說，將接合晶圓的離子植入後的表面與基底晶圓的表面，直接或隔著絕緣膜貼合。
此處，準備的接合晶圓與基底晶圓可為單晶矽晶圓，但作為基底晶圓，亦可為石英基板等的絕緣基板。
另外，隔著絕緣膜來貼合的情況，例如可藉由熱氧化和CVD(Chemical Vapor Deposition，化學氣相沉積)等，在接合晶圓上使會成為埋入氧化膜層的絕緣膜(例如氧化膜)成長。當然，也可以在基底晶圓上形成絕緣膜。
接著，將離子植入層作為剝離面，將接合晶圓的一部分剝離，藉此來製作一種基底晶圓上具有薄膜之貼合晶圓(參照第1圖的步驟S13)。
具體來說，對貼合晶圓施行熱處理(剝離熱處理)，使微小氣泡層產生在接合晶圓內的離子植入層，而以微小氣泡層為界來進行剝離，製作出一種基底晶圓上形成有薄膜之貼合晶圓。
此處，作為接合晶圓而使用單晶矽晶圓的情況，能使用矽氧化膜來作為絕緣膜，並將所形成的薄膜作成SOI層。
接著，實行第一溼式清洗，該第一溼式清洗是將貼 合晶圓依序浸漬於複數個清洗槽內來實行。此時，在全部的清洗槽皆在不施加超音波的情況下來實行溼式清洗(參照第1圖的步驟S14)。
如此，在貼合晶圓的清洗步驟中，該貼合晶圓的殘留有離子植入所造成的損傷的剝離面露出於表面，在將要實行減厚加工的步驟前的清洗中，全部的清洗槽皆在不施加超音波的情況下實行清洗，藉此，能不使65nm左右的微粒從剝離面發生，可達成在檢測65nm以上的微粒並加以管理的清洗線中所規定的清洗。又，將經過清洗的晶圓乾燥後，不排入其他步驟便實行下一步驟也就是藉由犧牲氧化處理或氣相蝕刻所導致的薄膜的平坦化，則能去除65nm左右的微粒產生來源也就是剝離面的損傷殘留部，因此能抑制在後續步驟中發生微粒的情況。
又，在步驟S14的不施加超音波的溼式清洗步驟(第一清洗步驟)前，能實行施加超音波的溼式清洗步驟(第二清洗步驟)。
在實行不施加超音波的溼式清洗的第一清洗步驟前，插入實行施加有超音波的溼式清洗的第二清洗步驟，藉此，能抑制90nm以上的尺寸較大的微粒去除不充分的情況，該微粒是附著於剛剝離後的貼合晶圓的平台部上的矽薄片等。
又，在步驟S14的不施加超音波的溼式清洗步驟(第一清洗步驟)前，可實行利用物理作用來實行清洗的清洗步驟(第三清洗步驟)。
此處，利用物理作用來實行清洗，是指例如刷洗(scrub clean)般地使用海綿等來摩擦晶圓表面的清洗。
在實行不施加超音波的溼式清洗的第一清洗步前，插入利用物理作用來實行清洗的第三清洗步驟，藉此，能抑制90nm以上的尺寸較大的微粒去除不充分的情況，該微粒是附著於剛剝離後的貼合晶圓的平台部上的矽薄片等。
施加超音波的溼式清洗、或利用物理作用來實行清洗的清洗線，較佳是為與不施加超音波來實行溼式清洗的清洗線分開設置，並作為管理等級較低的清洗線(例如依據90nm以上的微粒等級進行管理的清洗線)來使用。
若這樣做的話，則可將不施加超音波來實行溼式清洗的清洗線(亦即，在本發明的第一清洗步驟中所使用的清洗線)，作為管理等級較高的清洗線來加以保持，因此該清洗線可作為本發明以外的其他晶圓(微粒等級要求較嚴格的晶圓)的清洗線(施加超音波來使用)而共用，能更有效率地使用清洗線。
此處，於本發明中所實進的溼式清洗，只要是一般所實行的清洗則任一種均可適用。並不特別限定。所謂的RCA清洗、SC-1、SC-2以外，純水清洗、酸清洗、鹼清洗、藉由有機溶劑所實行的清洗等，能依照目的使用。
接著，在不施加超音波的溼式清洗後，緊接著實行藉由犧牲氧化處理或氣相蝕刻所進行的前述薄膜的減厚加工(參照第1圖的步驟S15)。
此處，犧牲氧化處理，是指在實行熱氧化後，藉由蝕刻來去除由熱氧化所形成的氧化膜的處理。
又，氣相蝕刻，是指例如藉由在含有HCl氣體或H2氣體之氣氛中的熱處理來蝕刻晶圓表面的方法或藉由電漿一邊部分地蝕刻晶圓表面一邊將晶圓的厚度均勻化的方法等。
如此，在步驟S14的不施加超音波的溼式清洗步驟(第一清洗步驟)後，不排入其他步驟而實行藉由犧牲氧化處理或氣相蝕刻所進行的薄膜的減厚加工，來實行薄膜的平坦化，則可去除65nm左右的微粒產生來源也就是剝離面的損傷殘留部，故能抑制在後續步驟中發生微粒。
[實施例]
以下，表示實驗例、實施例及比較例來更具體地說明本發明，但本發明並不限定於這些例子。
(實驗例)
依照第1圖所表示的流程圖，製造貼合SOI晶圓。
貼合SOI晶圓的製造條件，如以下所示。
使用晶圓：直徑200mm、結晶方位<100>的單晶矽晶圓
接合晶圓氧化膜：150nm的熱氧化膜(基底晶圓無氧化膜)
氫離子植入條件：植入能量60keV、摻雜量7×1016/cm2
剝離熱處理：500℃、30分鐘、氬(Ar)氣氛
利用上述條件製造的貼合SOI晶圓的剝離後清洗，是在具有下述的清洗順序(sequence)的清洗線進行。
清洗順序：SC-1→淋洗1→淋洗2→SC-2→淋洗3→淋洗4
SC-1：NH4OH/H2O2水溶液、75℃、無施加超音波、4分 鐘
SC-2：HCl/H2O2水溶液、80℃、無施加超音波、4分鐘
淋洗1、淋洗3：有/無施加超音波、4分鐘
超音波施加條件：750kHz、3分鐘
淋洗2、淋洗4：無施加超音波、4分鐘
關於有/無施加超音波的各個實施基準，在25片×30批處理後(每次25片，30批次後)，利用下述條件來實施槽清洗。
槽清洗條件：溢流(20公升/分鐘、3分鐘)
關於有/無施加超音波的各個實施基準，將監測晶圓(鏡面研磨後的單晶矽晶圓)浸漬於槽清洗後的淋洗1槽、淋洗3槽，抽氣乾燥後，測定65nm以上的微粒數。
另外，微粒數測定是使用KLA-Tencor公司製造的SP1(商品名)來實行。
將測定結果表示於表1。
由表1可知，無施加超音波的實施基準的淋洗1槽、淋洗3槽的微粒數，位於管理等級(≦5個/晶圓)內，但有施加超音波的實施基準的淋洗1槽、淋洗3槽的微粒數大幅超出管理等級。
為了將有施加超音波的淋洗1槽、淋洗3槽的微粒數達到管理等級，需要進一步進行24小時的溢流。
(實施例)
依照第1圖所表示的流程圖，製造300片貼合SOI晶圓。
貼合SOI晶圓的製造條件如以下所示。
使用晶圓：直徑200mm、結晶方位<100>的單晶矽晶圓
接合晶圓氧化膜：150nm的熱氧化膜(基底晶圓無氧化膜)
氫離子植入條件：植入能量60keV、摻雜量7×1016/cm2
剝離熱處理：500℃、30分鐘、氬(Ar)氣氛
剝離後清洗：清洗順序：SC-1→淋洗1→淋洗2→SC-2→淋洗3→淋洗4
SC-1：NH4OH/H2O2水溶液、75℃、無施加超音波、4分鐘
SC-2：HCl/H2O2水溶液、80℃、無施加超音波、4分鐘
淋洗1至淋洗4：無施加超音波、4分鐘
減厚加工處理：犧牲氧化：900℃、焦熱氧化(pyrogenic oxidation)(氧化膜200nm)
去除犧牲氧化膜：15%HF水溶液
在清洗線實行300片晶圓的剝離後清洗(本發明的第一清洗步驟)後，並實行清洗線的槽清洗(與實驗例相同條件)後，對該清洗線的淋洗1槽、淋洗3槽施加超音波，作為鏡面研磨後的單晶矽晶圓的清洗線來使用，實行100片晶圓的清洗。
任一片清洗後的單晶矽晶圓的65nm以上的微粒，皆為3個/晶圓以下，在管理等級(≦5個/晶圓)內。
(比較例)
除了在剝離後清洗中對淋洗1槽、淋洗3槽施加超音波來實行清洗以外，利用與實施例相同的條件來實行貼合SOI晶圓的製造、及鏡面研磨後的單晶矽晶圓的清洗。
任一片清洗後的單晶矽晶圓的65nm以上的微粒，皆為50個/晶圓以上，大幅超過管理等級，故可知若共用清洗線則微小粒子會成為問題。
又，本發明不限定於上述實施形態。上述實施形態為例示，只要是與本發明的申請專利範圍所記載的技術思想實質上具有相同構成，並產生相同的作用效果，則無論為何者，皆包含於本發明的技術範圍中。

Claims (4)

  1. 一種貼合晶圓的製造方法，該製造方法具有下述步驟：將氫離子、稀有氣體離子中的至少一種氣體離子，離子植入接合晶圓的表面來形成離子植入層的步驟；將前述接合晶圓的離子植入後的表面與基底晶圓的表面直接或隔著絕緣膜貼合的步驟；以前述離子植入層作為剝離面，將前述接合晶圓的一部分剝離來製作在前述基底晶圓上具有薄膜之貼合晶圓的步驟；以及實行前述薄膜的減厚加工的步驟；其中，該貼合晶圓的製造方法的特徵在於：實行前述薄膜的減厚加工的步驟，包含藉由犧牲氧化處理或氣相蝕刻來實行前述薄膜的減厚加工的階段，並且，在將要實行前述薄膜的減厚加工的步驟前，具有清洗前述貼合晶圓的第一清洗步驟，該貼合晶圓的前述剝離面露出於表面，前述第一清洗步驟包含將前述貼合晶圓依序浸漬於複數個清洗槽中來實行清洗的進行溼式清洗的階段，於該溼式清洗的全部的清洗槽，皆在不施加超音波的情況下，實行清洗，並且，前述第一清洗步驟是使用檢測65nm以上的微粒並加以管理的清洗線來實行。
  2. 如請求項1所述的貼合晶圓的製造方法，其中，在前述第一清洗步驟前，具有第二清洗步驟，該第二清洗步驟實行施加超音波的溼式清洗。
  3. 如請求項1所述的貼合晶圓的製造方法，其中，在前述第一清洗步驟前，具有第三清洗步驟，該第三清洗步驟利用物理作用來實行清洗。
  4. 如請求項1至3中任一項所述的貼合晶圓的製造方法，其中，使用單晶矽晶圓來作為前述接合晶圓和前述基底晶圓，並使用矽氧化膜來作為前述絕緣膜，且將前述薄膜作成SOI層。
TW103132638A 2013-10-17 2014-09-22 A method of manufacturing a bonded wafer TWI581321B (zh)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2013216420A JP6200273B2 (ja) 2013-10-17 2013-10-17 貼り合わせウェーハの製造方法

Publications (2)

Publication Number Publication Date
TW201528350A TW201528350A (zh) 2015-07-16
TWI581321B true TWI581321B (zh) 2017-05-01

Family

ID=52827850

Family Applications (1)

Application Number Title Priority Date Filing Date
TW103132638A TWI581321B (zh) 2013-10-17 2014-09-22 A method of manufacturing a bonded wafer

Country Status (7)

Country Link
US (1) US9865497B2 (zh)
EP (1) EP3029730B1 (zh)
JP (1) JP6200273B2 (zh)
KR (1) KR102109893B1 (zh)
CN (1) CN105531821B (zh)
TW (1) TWI581321B (zh)
WO (1) WO2015056386A1 (zh)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN109755100B (zh) * 2017-11-01 2022-04-08 天津环鑫科技发展有限公司 一种干法打砂清洗工艺

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI243418B (en) * 2003-06-26 2005-11-11 Siltronic Ag Process for the wet-chemical surface treatment of a semiconductor wafer
TW201113103A (en) * 2009-08-20 2011-04-16 Aion Co Ltd Sponge using in clean process and clean method
US8173521B2 (en) * 2007-07-27 2012-05-08 Shin-Etsu Handotai Co., Ltd. Method for manufacturing bonded wafer

Family Cites Families (30)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH037472A (ja) 1989-06-05 1991-01-14 Canon Inc 画像入力装置
FR2681472B1 (fr) 1991-09-18 1993-10-29 Commissariat Energie Atomique Procede de fabrication de films minces de materiau semiconducteur.
US6013563A (en) * 1997-05-12 2000-01-11 Silicon Genesis Corporation Controlled cleaning process
JPH11307498A (ja) * 1998-02-23 1999-11-05 Mitsubishi Electric Corp シリコンウェハの洗浄方法、洗浄装置、洗浄されてなるシリコンウェハおよび洗浄されてなる半導体素子
US20020026952A1 (en) 1997-12-12 2002-03-07 Naohiko Fujino Method of and device for cleaning silicon wafer, cleaned silicon wafer, and cleaned semiconductor element
JPH11307472A (ja) 1998-04-23 1999-11-05 Shin Etsu Handotai Co Ltd 水素イオン剥離法によってｓｏｉウエーハを製造する方法およびこの方法で製造されたｓｏｉウエーハ
FR2816445B1 (fr) * 2000-11-06 2003-07-25 Commissariat Energie Atomique Procede de fabrication d'une structure empilee comprenant une couche mince adherant a un substrat cible
JP2004128389A (ja) * 2002-10-07 2004-04-22 Shin Etsu Handotai Co Ltd 貼り合わせｓｏｉウエーハの製造方法
US7256104B2 (en) * 2003-05-21 2007-08-14 Canon Kabushiki Kaisha Substrate manufacturing method and substrate processing apparatus
US7228865B2 (en) 2003-05-28 2007-06-12 Texas Instruments Incorporated FRAM capacitor stack clean
WO2006017108A2 (en) 2004-07-09 2006-02-16 Akrion, Llc System and method for pre-gate cleaning of substrates
EP1868230B1 (en) * 2005-04-06 2013-10-23 Shin-Etsu Handotai Co., Ltd. Manufacting method of soi wafer and soi wafer manufactured by this method
WO2007125863A1 (ja) * 2006-04-24 2007-11-08 Shin-Etsu Handotai Co., Ltd. Ｓｏｉウエーハの製造方法
JP4946321B2 (ja) 2006-09-29 2012-06-06 富士通セミコンダクター株式会社 基板処理装置及び基板処理方法
JP5280015B2 (ja) * 2007-05-07 2013-09-04 信越半導体株式会社 Ｓｏｉ基板の製造方法
JP5245380B2 (ja) 2007-06-21 2013-07-24 信越半導体株式会社 Ｓｏｉウェーハの製造方法
JP4577382B2 (ja) * 2008-03-06 2010-11-10 信越半導体株式会社 貼り合わせウェーハの製造方法
EP2281307A4 (en) * 2008-05-28 2011-06-29 Sarnoff Corp ULTRA THIN SILICON BACKLIT IMAGEUR ON INSULATING SUBSTRATES
JP5386856B2 (ja) * 2008-06-03 2014-01-15 株式会社Ｓｕｍｃｏ 貼り合わせウェーハの製造方法
KR101629193B1 (ko) * 2008-06-26 2016-06-10 가부시키가이샤 한도오따이 에네루기 켄큐쇼 Ｓｏｉ 기판의 제작 방법
KR20120032487A (ko) * 2009-06-24 2012-04-05 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 기판의 재생 처리 및 ｓｏｉ 기판의 제작 방법
US8956951B2 (en) * 2009-09-04 2015-02-17 Shin-Etsu Handotai Co., Ltd. Method for manufacturing SOI wafer
FR2957456B1 (fr) * 2010-03-10 2013-01-04 Commissariat Energie Atomique Procede de fabrication d'un substrat comprenant une etape d'amincissement avec arret a detection d'une zone poreuse
JP5544986B2 (ja) * 2010-04-01 2014-07-09 信越半導体株式会社 貼り合わせｓｏｉウェーハの製造方法、及び貼り合わせｓｏｉウェーハ
JP5477277B2 (ja) * 2010-12-20 2014-04-23 信越半導体株式会社 Ｓｏｉウェーハの製造方法
JP5696491B2 (ja) 2011-01-20 2015-04-08 株式会社Sumco ウェーハ洗浄装置及び洗浄方法
JP5183777B2 (ja) 2011-07-12 2013-04-17 株式会社カイジョー 超音波洗浄装置及び超音波洗浄方法
JP5704039B2 (ja) * 2011-10-06 2015-04-22 信越半導体株式会社 貼り合わせｓｏｉウェーハの製造方法
JP2013143407A (ja) * 2012-01-06 2013-07-22 Shin Etsu Handotai Co Ltd 貼り合わせｓｏｉウェーハの製造方法
CN102820242B (zh) * 2012-07-26 2014-11-19 江阴迪林生物电子技术有限公司 芯片在线清洗干燥设备

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI243418B (en) * 2003-06-26 2005-11-11 Siltronic Ag Process for the wet-chemical surface treatment of a semiconductor wafer
US8173521B2 (en) * 2007-07-27 2012-05-08 Shin-Etsu Handotai Co., Ltd. Method for manufacturing bonded wafer
TW201113103A (en) * 2009-08-20 2011-04-16 Aion Co Ltd Sponge using in clean process and clean method

Also Published As

Publication number Publication date
JP6200273B2 (ja) 2017-09-20
KR102109893B1 (ko) 2020-05-12
EP3029730B1 (en) 2019-10-09
CN105531821B (zh) 2018-01-30
US9865497B2 (en) 2018-01-09
EP3029730A4 (en) 2017-03-29
WO2015056386A1 (ja) 2015-04-23
US20160197008A1 (en) 2016-07-07
KR20160070058A (ko) 2016-06-17
JP2015079868A (ja) 2015-04-23
TW201528350A (zh) 2015-07-16
CN105531821A (zh) 2016-04-27
EP3029730A1 (en) 2016-06-08

Similar Documents

Publication Publication Date Title
JP4421652B2 (ja) Ｓｏｉウェーハの製造方法
JP6036732B2 (ja) 貼り合わせウェーハの製造方法
TWI520197B (zh) Method of cleaning semiconductor wafers
JPWO2005057640A1 (ja) エピタキシャルウェーハおよびその製造方法
JP6380245B2 (ja) Ｓｏｉウェーハの製造方法
JP2008016534A (ja) 貼り合わせウェーハの製造方法
JP2006303089A (ja) シリコン基板の洗浄方法
TWI716627B (zh) 貼合式soi晶圓的製造方法
TWI567833B (zh) Method of manufacturing wafers
TWI581321B (zh) A method of manufacturing a bonded wafer
JP4123861B2 (ja) 半導体基板の製造方法
JP6529715B2 (ja) シリコンウェーハの製造方法
JP2012182201A (ja) 半導体ウェーハの製造方法
KR20110036990A (ko) 균일 산화막 형성 방법 및 세정 방법
JP4016701B2 (ja) 貼り合せ基板の製造方法
TWI483350B (zh) SOI wafer manufacturing method and glass cleaning method
JP2007150196A (ja) 半導体ウエーハの洗浄方法および製造方法
JP5673180B2 (ja) 貼り合わせウェーハの製造方法
JP5443819B2 (ja) 粗面化された基板の製造方法
JP2004031430A (ja) Ｓｏｉウエーハおよびその製造方法
JP4598413B2 (ja) 貼り合わせウエーハの製造方法及び貼り合わせウエーハの酸化膜除去用治具
TW202349491A (zh) 剝除及清洗半導體結構之方法
JP2009111347A (ja) 貼り合わせウェーハの製造方法
JP2006303088A (ja) シリコン基板の洗浄方法