JP2015079868A - 貼り合わせウェーハの製造方法 - Google Patents
貼り合わせウェーハの製造方法 Download PDFInfo
- Publication number
- JP2015079868A JP2015079868A JP2013216420A JP2013216420A JP2015079868A JP 2015079868 A JP2015079868 A JP 2015079868A JP 2013216420 A JP2013216420 A JP 2013216420A JP 2013216420 A JP2013216420 A JP 2013216420A JP 2015079868 A JP2015079868 A JP 2015079868A
- Authority
- JP
- Japan
- Prior art keywords
- cleaning
- wafer
- bonded wafer
- thin film
- bonded
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 24
- 238000004140 cleaning Methods 0.000 claims abstract description 201
- 238000000034 method Methods 0.000 claims abstract description 53
- 239000010409 thin film Substances 0.000 claims abstract description 31
- 238000005468 ion implantation Methods 0.000 claims abstract description 22
- 230000003647 oxidation Effects 0.000 claims abstract description 19
- 238000007254 oxidation reaction Methods 0.000 claims abstract description 19
- 238000005530 etching Methods 0.000 claims abstract description 18
- 239000010408 film Substances 0.000 claims description 32
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 claims description 27
- 229910052710 silicon Inorganic materials 0.000 claims description 27
- 239000010703 silicon Substances 0.000 claims description 27
- 239000013078 crystal Substances 0.000 claims description 15
- 239000007789 gas Substances 0.000 claims description 12
- 239000012808 vapor phase Substances 0.000 claims description 11
- 150000002500 ions Chemical class 0.000 claims description 9
- 239000001257 hydrogen Substances 0.000 claims description 6
- 229910052739 hydrogen Inorganic materials 0.000 claims description 6
- -1 hydrogen ions Chemical class 0.000 claims description 5
- 230000000704 physical effect Effects 0.000 claims description 5
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 claims description 4
- 229910052814 silicon oxide Inorganic materials 0.000 claims description 3
- 238000012545 processing Methods 0.000 abstract description 7
- 238000005406 washing Methods 0.000 abstract description 6
- 230000003247 decreasing effect Effects 0.000 abstract 4
- 235000012431 wafers Nutrition 0.000 description 120
- 239000002245 particle Substances 0.000 description 59
- 238000010438 heat treatment Methods 0.000 description 24
- 239000002585 base Substances 0.000 description 12
- 238000005498 polishing Methods 0.000 description 7
- 238000011109 contamination Methods 0.000 description 6
- 239000007864 aqueous solution Substances 0.000 description 5
- 238000000926 separation method Methods 0.000 description 5
- 239000000356 contaminant Substances 0.000 description 4
- 230000000694 effects Effects 0.000 description 3
- 238000002513 implantation Methods 0.000 description 3
- 230000003746 surface roughness Effects 0.000 description 3
- 230000000052 comparative effect Effects 0.000 description 2
- 239000010419 fine particle Substances 0.000 description 2
- GPRLSGONYQIRFK-UHFFFAOYSA-N hydron Chemical compound [H+] GPRLSGONYQIRFK-UHFFFAOYSA-N 0.000 description 2
- 239000012535 impurity Substances 0.000 description 2
- 239000007788 liquid Substances 0.000 description 2
- 229910021421 monocrystalline silicon Inorganic materials 0.000 description 2
- 239000000758 substrate Substances 0.000 description 2
- XLYOFNOQVPJJNP-UHFFFAOYSA-N water Substances O XLYOFNOQVPJJNP-UHFFFAOYSA-N 0.000 description 2
- UFHFLCQGNIYNRP-UHFFFAOYSA-N Hydrogen Chemical compound [H][H] UFHFLCQGNIYNRP-UHFFFAOYSA-N 0.000 description 1
- 239000002253 acid Substances 0.000 description 1
- 230000002411 adverse Effects 0.000 description 1
- 239000003513 alkali Substances 0.000 description 1
- 238000003776 cleavage reaction Methods 0.000 description 1
- 238000001816 cooling Methods 0.000 description 1
- 238000001035 drying Methods 0.000 description 1
- 238000005538 encapsulation Methods 0.000 description 1
- 230000002708 enhancing effect Effects 0.000 description 1
- 238000001704 evaporation Methods 0.000 description 1
- 230000008020 evaporation Effects 0.000 description 1
- 238000004299 exfoliation Methods 0.000 description 1
- 238000002474 experimental method Methods 0.000 description 1
- 238000011835 investigation Methods 0.000 description 1
- 238000003754 machining Methods 0.000 description 1
- 239000000463 material Substances 0.000 description 1
- 238000005259 measurement Methods 0.000 description 1
- 239000000203 mixture Substances 0.000 description 1
- 239000003960 organic solvent Substances 0.000 description 1
- 230000002093 peripheral effect Effects 0.000 description 1
- 230000001698 pyrogenic effect Effects 0.000 description 1
- 239000010453 quartz Substances 0.000 description 1
- 230000007017 scission Effects 0.000 description 1
- 239000000126 substance Substances 0.000 description 1
- 238000004506 ultrasonic cleaning Methods 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/185—Joining of semiconductor bodies for junction formation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/76—Making of isolation regions between components
- H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
- H01L21/7624—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology
- H01L21/76251—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology using bonding techniques
- H01L21/76254—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology using bonding techniques with separation/delamination along an ion implanted layer, e.g. Smart-cut, Unibond
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02041—Cleaning
- H01L21/02043—Cleaning before device manufacture, i.e. Begin-Of-Line process
- H01L21/02052—Wet cleaning only
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02041—Cleaning
- H01L21/02057—Cleaning during device manufacture
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
- H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
- H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
- H01L21/30604—Chemical etching
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Manufacturing & Machinery (AREA)
- Chemical & Material Sciences (AREA)
- Chemical Kinetics & Catalysis (AREA)
- General Chemical & Material Sciences (AREA)
- Cleaning Or Drying Semiconductors (AREA)
Abstract
【解決手段】 イオン注入剥離法により、ベースウェーハ上に薄膜を有する貼り合わせウェーハを作製する工程と、薄膜の減厚加工を行う工程とを有する貼り合わせウェーハの製造方法において、薄膜の減厚加工を行う工程は犠牲酸化処理又は気相エッチングによって薄膜の減厚加工を行う段階を含み、薄膜の減厚加工を行う工程の直前に、剥離面が表面に露出している貼り合わせウェーハを洗浄する洗浄工程を有し、前記洗浄工程が、貼り合わせウェーハを複数の洗浄槽に順次浸漬して洗浄を行うウェット洗浄を行う段階を含み、該ウェット洗浄の全ての洗浄槽において超音波を印加せずにウェット洗浄を行うことを特徴とする貼り合わせウェーハの製造方法。
【選択図】図1
Description
しかしながら、発明者らが検討したところ、65nm程度のパーティクルはオーバーフローによって洗浄槽から排除されにくく、一度汚染させるとなかなか減らすことができず、槽洗浄に要する時間を極めて増大させ、その結果、洗浄ラインの生産性を低下させるという問題が発生することを見出した。
また、剥離熱処理後に行う犠牲酸化処理又は気相エッチングによる剥離面の平坦化処理の直前に行う洗浄においても、同様の問題が発生する。
このように、超音波を印加しないウェット洗浄を行う第1の洗浄工程の前に超音波を印加したウェット洗浄を行う第2の洗浄工程を挿入することで、剥離直後の貼り合わせウェーハのテラス部に付着しているシリコン薄片など90nm以上の比較的サイズの大きなパーティクルの除去が不十分となることを抑制することができる。
このように、超音波を印加しないウェット洗浄を行う第1の洗浄工程の前に物理的作用で洗浄を行う第3の洗浄工程を挿入することで、剥離直後の貼り合わせウェーハのテラス部に付着しているシリコン薄片など90nm以上の比較的サイズの大きなパーティクルの除去が不十分となることを抑制することができる。
このように、ボンドウェーハ、ベースウェーハ、絶縁膜、薄膜として上記のような材料を好適に用いることができる。
本発明に関連する貼り合わせウェーハに限らず、シリコン単結晶ウェーハに代表されるウェーハの洗浄においては、ウェーハ表面に付着しているパーティクルを十分に除去することが重要課題の1つである。そのパーティクルを十分に除去するため、通常は、洗浄ラインの洗浄槽やリンス槽の少なくとも1槽に、パーティクル除去効果を高めるための超音波を印加することが行われている。
まず、ボンドウェーハの表面に、イオン注入層を形成する(図1のステップS11参照)。
具体的には、ボンドウェーハの表面に、水素イオン、希ガスイオンのうち少なくとも一種類のガスイオンをイオン注入してボンドウェーハ内にイオン注入層を形成する。
具体的には、ボンドウェーハのイオン注入した表面と、ベースウェーハの表面とを、直接又は絶縁膜を介して貼り合わせる。
ここで、準備するボンドウェーハとベースウェーハは、シリコン単結晶ウェーハとすることができるが、ベースウェーハとしては、石英基板等の絶縁基板とすることもできる。
なお、絶縁膜を介して貼り合わせる場合には、例えば熱酸化やCVD等によって、ボンドウェーハに、埋め込み酸化膜層となる絶縁膜(例えば、酸化膜)を成長させることができる。もちろん、ベースウェーハにも絶縁膜を形成してもよい。
具体的には、ボンドウェーハ内のイオン注入層に微小気泡層を発生させる熱処理(剥離熱処理)を貼り合わせたウェーハに施し、微小気泡層にて剥離して、ベースウェーハ上に薄膜が形成された貼り合わせウェーハを作製する。
ここで、ボンドウェーハとしてシリコン単結晶ウェーハを用いた場合は、絶縁膜としてシリコン酸化膜を用いることができ、形成される薄膜をSOI層とすることができる。
このように、イオン注入のダメージが残る剥離面が表面に露出している貼り合わせウェーハの洗浄工程において、減厚加工を行う工程の直前の洗浄では、全ての洗浄槽において超音波を印加せずに洗浄を行うことで、剥離面から65nm程度のパーティクルを発生させないようにすることができ、65nm以上のパーティクルを検出して管理する洗浄ラインでの洗浄を可能にする。また、洗浄したウェーハを乾燥した後、他の工程を挟むことなく次工程である犠牲酸化処理又は気相エッチングによる薄膜の平坦化を行えば、65nm程度のパーティクル発生源である剥離面のダメージ残留部を除去することができるので、後工程でのパーティクル発生を抑制できる。
超音波を印加しないウェット洗浄を行う第1の洗浄工程の前に超音波を印加したウェット洗浄を行う第2の洗浄工程を挿入することで、剥離直後の貼り合わせウェーハのテラス部に付着しているシリコン薄片など90nm以上の比較的サイズの大きなパーティクルの除去が不十分となることを抑制することができる。
ここで、物理的作用で洗浄を行うとは、例えば、スクラブ洗浄のように、スポンジなどを用いてウェーハ表面を摩擦する洗浄を行うことを意味する。
超音波を印加しないウェット洗浄を行う第1の洗浄工程の前に物理的作用で洗浄を行う第3の洗浄工程を挿入することで、剥離直後の貼り合わせウェーハのテラス部に付着しているシリコン薄片など90nm以上の比較的サイズの大きなパーティクルの除去が不十分となることを抑制することができる。
このようにすれば、超音波を印加せずにウェット洗浄を行う洗浄ライン(すなわち、本発明の第1の洗浄工程に使用する洗浄ライン)を管理レベルの高い洗浄ラインとして保つことができるので、この洗浄ラインを本発明以外の他のウェーハ(パーティクルレベルの要求が厳しいウェーハ)の洗浄ライン(超音波印加ありで使用)として共用することも可能となり、洗浄ラインを効率的に使用することができる。
ここで、本発明で行われるウェット洗浄は一般的に行われるものであればいずれでも適用することができ、特に限定されない。いわゆるRCA洗浄、SC−1、SC−2の他に、純水洗浄、酸洗浄、アルカリ洗浄、有機溶剤による洗浄等を、目的に応じて使用することができる。
ここで、犠牲酸化処理とは、熱酸化を行った後に、熱酸化によって形成された酸化膜をエッチングにより除去する処理を意味する。
また、気相エッチングとは、例えば、HClガスやH2ガスを含有する雰囲気の中での熱処理によってウェーハ表面をエッチングする方法やプラズマによりウェーハ表面を部分的にエッチングしながらウェーハの厚さを均一化する方法などを意味する。
このように、ステップS14の超音波を印加しないウェット洗浄工程(第1の洗浄工程)の後、他の工程を挟むことなく犠牲酸化処理又は気相エッチングによる薄膜の減厚加工により薄膜の平坦化を行えば、65nm程度のパーティクル発生源である剥離面のダメージ残留部を除去することができるので、後工程でのパーティクル発生を抑制できる。
図1に示すフローにしたがって、貼り合わせSOIウェーハを製造した。
貼り合わせSOIウェーハの製造条件は、以下の通りである。
使用ウェーハ:直径200mm、結晶方位<100>の単結晶シリコンウェーハ
ボンドウェーハ酸化膜:150nmの熱酸化膜(ベースウェーハは酸化膜なし)
水素イオン注入条件:注入エネルギー60keV、ドーズ量7×1016/cm2
剥離熱処理:500℃、30分、Ar雰囲気
洗浄シーケンス:SC−1→リンス1→リンス2→SC−2→リンス3→リンス4
SC−1:NH4OH/H2O2水溶液、75℃、超音波印加なし、4分
SC−2:HCl/H2O2水溶液、80℃、超音波印加なし、4分
リンス1、リンス3:超音波印加あり/なし、4分
超音波印加条件:750kHz、3分
リンス2、リンス4:超音波印加なし、4分
槽洗浄条件:オーバーフロー(20リットル/分、3分)
なお、パーティクル数測定は、KLA−Tencor社製SP1を用いて行った。
測定結果を表1に示す。
超音波印加ありのリンス1槽、リンス3槽のパーティクル数を管理レベルにするために、さらに24時間のオーバーフローが必要であった。
図1に示すフローにしたがって、貼り合わせSOIウェーハを300枚製造した。
貼り合わせSOIウェーハの製造条件は、以下の通りである。
使用ウェーハ:直径200mm、結晶方位<100>の単結晶シリコンウェーハ
ボンドウェーハ酸化膜:150nmの熱酸化膜(ベースウェーハは酸化膜なし)
水素イオン注入条件:注入エネルギー60keV、ドーズ量7×1016/cm2
剥離熱処理:500℃、30分、Ar雰囲気
剥離後洗浄:
洗浄シーケンス:SC−1→リンス1→リンス2→SC−2→リンス3→リンス4
SC−1:NH4OH/H2O2水溶液、75℃、超音波印加なし、4分
SC−2:HCl/H2O2水溶液、80℃、超音波印加なし、4分
リンス1−リンス4:超音波印加なし、4分
減厚加工処理:
犠牲酸化:900℃、パイロジェニック酸化(酸化膜200nm)
犠牲酸化膜除去:15%HF水溶液
洗浄後のシリコン単結晶ウェーハの65nm以上のパーティクルはいずれも3個/ウェーハ以下であり、管理レベル(≦5個/ウェーハ)内であった
剥離後洗浄においてリンス1槽、リンス3槽に超音波を印加して洗浄を行った以外は実施例と同一条件で、貼り合わせSOIウェーハの製造、及び、鏡面研磨したシリコン単結晶ウェーハの洗浄を行った。
洗浄後のシリコン単結晶ウェーハの65nm以上のパーティクルはいずれも50個/ウェーハ以上であり、管理レベルを大幅に超えているので、洗浄ラインを共用すると微小パーティクルが問題となることがわかった。
ここで、犠牲酸化処理とは、熱酸化を行った後に、熱酸化によって形成された酸化膜をエッチングにより除去する処理を意味する。
また、気相エッチングとは、例えば、HClガスやH 2 ガスを含有する雰囲気の中での熱処理によってウェーハ表面をエッチングする方法やプラズマによりウェーハ表面を部分的にエッチングしながらウェーハの厚さを均一化する方法などを意味する。
このように、ステップS14の超音波を印加しないウェット洗浄工程(第1の洗浄工程)の後、他の工程を挟むことなく犠牲酸化処理又は気相エッチングによる薄膜の減厚加工により薄膜の平坦化を行えば、65nm程度のパーティクル発生源である剥離面のダメージ残留部を除去することができるので、後工程でのパーティクル発生を抑制できる。
洗浄後のシリコン単結晶ウェーハの65nm以上のパーティクルはいずれも3個/ウェーハ以下であり、管理レベル(≦5個/ウェーハ)内であった。
Claims (4)
- ボンドウェーハの表面に、水素イオン、希ガスイオンのうち少なくとも一種類のガスイオンをイオン注入してイオン注入層を形成する工程と、前記ボンドウェーハのイオン注入した表面と、ベースウェーハの表面とを直接又は絶縁膜を介して貼り合わせる工程と、前記イオン注入層を剥離面として前記ボンドウェーハの一部を剥離することで、前記ベースウェーハ上に薄膜を有する貼り合わせウェーハを作製する工程と、前記薄膜の減厚加工を行う工程とを有する貼り合わせウェーハの製造方法において、
前記薄膜の減厚加工を行う工程は、犠牲酸化処理又は気相エッチングによって前記薄膜の減厚加工を行う段階を含み、
前記薄膜の減厚加工を行う工程の直前に、前記剥離面が表面に露出している前記貼り合わせウェーハを洗浄する第1の洗浄工程を有し、
前記第1の洗浄工程が、前記貼り合わせウェーハを複数の洗浄槽に順次浸漬して洗浄を行うウェット洗浄を行う段階を含み、
該ウェット洗浄の全ての洗浄槽において超音波を印加せずに前記ウェット洗浄を行うことを特徴とする貼り合わせウェーハの製造方法。 - 前記第1の洗浄工程の前に、超音波を印加したウェット洗浄を行う第2の洗浄工程を有することを特徴とする請求項1に記載の貼り合わせウェーハの製造方法。
- 前記第1の洗浄工程の前に、物理的作用で洗浄を行う第3の洗浄工程を有することを特徴とする請求項1に記載の貼り合わせウェーハの製造方法。
- 前記ボンドウェーハ及び前記ベースウェーハとしてシリコン単結晶ウェーハを用い、前記絶縁膜としてシリコン酸化膜を用い、前記薄膜をSOI層とすることを特徴とする請求項1から請求項3のいずれか1項に記載の貼り合わせウェーハの製造方法。
Priority Applications (7)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2013216420A JP6200273B2 (ja) | 2013-10-17 | 2013-10-17 | 貼り合わせウェーハの製造方法 |
KR1020167006328A KR102109893B1 (ko) | 2013-10-17 | 2014-08-22 | 접합 웨이퍼의 제조방법 |
CN201480049853.2A CN105531821B (zh) | 2013-10-17 | 2014-08-22 | 贴合晶圆的制造方法 |
US14/916,289 US9865497B2 (en) | 2013-10-17 | 2014-08-22 | Method for manufacturing bonded wafer |
EP14854103.0A EP3029730B1 (en) | 2013-10-17 | 2014-08-22 | Bonded wafer manufacturing method |
PCT/JP2014/004329 WO2015056386A1 (ja) | 2013-10-17 | 2014-08-22 | 貼り合わせウェーハの製造方法 |
TW103132638A TWI581321B (zh) | 2013-10-17 | 2014-09-22 | A method of manufacturing a bonded wafer |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2013216420A JP6200273B2 (ja) | 2013-10-17 | 2013-10-17 | 貼り合わせウェーハの製造方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2015079868A true JP2015079868A (ja) | 2015-04-23 |
JP6200273B2 JP6200273B2 (ja) | 2017-09-20 |
Family
ID=52827850
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2013216420A Active JP6200273B2 (ja) | 2013-10-17 | 2013-10-17 | 貼り合わせウェーハの製造方法 |
Country Status (7)
Country | Link |
---|---|
US (1) | US9865497B2 (ja) |
EP (1) | EP3029730B1 (ja) |
JP (1) | JP6200273B2 (ja) |
KR (1) | KR102109893B1 (ja) |
CN (1) | CN105531821B (ja) |
TW (1) | TWI581321B (ja) |
WO (1) | WO2015056386A1 (ja) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN109755100A (zh) * | 2017-11-01 | 2019-05-14 | 天津环鑫科技发展有限公司 | 一种干法打砂清洗工艺 |
Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH11307498A (ja) * | 1998-02-23 | 1999-11-05 | Mitsubishi Electric Corp | シリコンウェハの洗浄方法、洗浄装置、洗浄されてなるシリコンウェハおよび洗浄されてなる半導体素子 |
JP2005019999A (ja) * | 2003-06-26 | 2005-01-20 | Siltronic Ag | 半導体ウェハの湿式化学的表面処理法 |
JP2013084663A (ja) * | 2011-10-06 | 2013-05-09 | Shin Etsu Handotai Co Ltd | 貼り合わせsoiウェーハの製造方法 |
Family Cites Families (30)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH037472A (ja) | 1989-06-05 | 1991-01-14 | Canon Inc | 画像入力装置 |
FR2681472B1 (fr) | 1991-09-18 | 1993-10-29 | Commissariat Energie Atomique | Procede de fabrication de films minces de materiau semiconducteur. |
US6013563A (en) * | 1997-05-12 | 2000-01-11 | Silicon Genesis Corporation | Controlled cleaning process |
US20020026952A1 (en) * | 1997-12-12 | 2002-03-07 | Naohiko Fujino | Method of and device for cleaning silicon wafer, cleaned silicon wafer, and cleaned semiconductor element |
JPH11307472A (ja) | 1998-04-23 | 1999-11-05 | Shin Etsu Handotai Co Ltd | 水素イオン剥離法によってsoiウエーハを製造する方法およびこの方法で製造されたsoiウエーハ |
FR2816445B1 (fr) * | 2000-11-06 | 2003-07-25 | Commissariat Energie Atomique | Procede de fabrication d'une structure empilee comprenant une couche mince adherant a un substrat cible |
JP2004128389A (ja) * | 2002-10-07 | 2004-04-22 | Shin Etsu Handotai Co Ltd | 貼り合わせsoiウエーハの製造方法 |
US7256104B2 (en) * | 2003-05-21 | 2007-08-14 | Canon Kabushiki Kaisha | Substrate manufacturing method and substrate processing apparatus |
US7228865B2 (en) * | 2003-05-28 | 2007-06-12 | Texas Instruments Incorporated | FRAM capacitor stack clean |
US20060011214A1 (en) * | 2004-07-09 | 2006-01-19 | Zhi Liu | System and method for pre-gate cleaning of substrates |
JP4421652B2 (ja) * | 2005-04-06 | 2010-02-24 | 信越半導体株式会社 | Soiウェーハの製造方法 |
EP2012347B1 (en) * | 2006-04-24 | 2015-03-18 | Shin-Etsu Handotai Co., Ltd. | Method for producing soi wafer |
JP4946321B2 (ja) * | 2006-09-29 | 2012-06-06 | 富士通セミコンダクター株式会社 | 基板処理装置及び基板処理方法 |
JP5280015B2 (ja) * | 2007-05-07 | 2013-09-04 | 信越半導体株式会社 | Soi基板の製造方法 |
JP5245380B2 (ja) * | 2007-06-21 | 2013-07-24 | 信越半導体株式会社 | Soiウェーハの製造方法 |
JP5135935B2 (ja) * | 2007-07-27 | 2013-02-06 | 信越半導体株式会社 | 貼り合わせウエーハの製造方法 |
JP4577382B2 (ja) * | 2008-03-06 | 2010-11-10 | 信越半導体株式会社 | 貼り合わせウェーハの製造方法 |
US7855128B2 (en) * | 2008-05-28 | 2010-12-21 | Sarnoff Corporation | Back-illuminated imager using ultra-thin silicon on insulator substrates |
JP5386856B2 (ja) * | 2008-06-03 | 2014-01-15 | 株式会社Sumco | 貼り合わせウェーハの製造方法 |
KR101629193B1 (ko) * | 2008-06-26 | 2016-06-10 | 가부시키가이샤 한도오따이 에네루기 켄큐쇼 | Soi 기판의 제작 방법 |
WO2010150671A1 (en) * | 2009-06-24 | 2010-12-29 | Semiconductor Energy Laboratory Co., Ltd. | Method for reprocessing semiconductor substrate and method for manufacturing soi substrate |
JP5538007B2 (ja) | 2009-08-20 | 2014-07-02 | アイオン株式会社 | 洗浄用スポンジ体及び洗浄方法 |
US8956951B2 (en) * | 2009-09-04 | 2015-02-17 | Shin-Etsu Handotai Co., Ltd. | Method for manufacturing SOI wafer |
FR2957456B1 (fr) * | 2010-03-10 | 2013-01-04 | Commissariat Energie Atomique | Procede de fabrication d'un substrat comprenant une etape d'amincissement avec arret a detection d'une zone poreuse |
JP5544986B2 (ja) * | 2010-04-01 | 2014-07-09 | 信越半導体株式会社 | 貼り合わせsoiウェーハの製造方法、及び貼り合わせsoiウェーハ |
JP5477277B2 (ja) * | 2010-12-20 | 2014-04-23 | 信越半導体株式会社 | Soiウェーハの製造方法 |
JP5696491B2 (ja) | 2011-01-20 | 2015-04-08 | 株式会社Sumco | ウェーハ洗浄装置及び洗浄方法 |
JP5183777B2 (ja) | 2011-07-12 | 2013-04-17 | 株式会社カイジョー | 超音波洗浄装置及び超音波洗浄方法 |
JP2013143407A (ja) * | 2012-01-06 | 2013-07-22 | Shin Etsu Handotai Co Ltd | 貼り合わせsoiウェーハの製造方法 |
CN102820242B (zh) * | 2012-07-26 | 2014-11-19 | 江阴迪林生物电子技术有限公司 | 芯片在线清洗干燥设备 |
-
2013
- 2013-10-17 JP JP2013216420A patent/JP6200273B2/ja active Active
-
2014
- 2014-08-22 WO PCT/JP2014/004329 patent/WO2015056386A1/ja active Application Filing
- 2014-08-22 EP EP14854103.0A patent/EP3029730B1/en active Active
- 2014-08-22 KR KR1020167006328A patent/KR102109893B1/ko active IP Right Grant
- 2014-08-22 US US14/916,289 patent/US9865497B2/en active Active
- 2014-08-22 CN CN201480049853.2A patent/CN105531821B/zh active Active
- 2014-09-22 TW TW103132638A patent/TWI581321B/zh active
Patent Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH11307498A (ja) * | 1998-02-23 | 1999-11-05 | Mitsubishi Electric Corp | シリコンウェハの洗浄方法、洗浄装置、洗浄されてなるシリコンウェハおよび洗浄されてなる半導体素子 |
JP2005019999A (ja) * | 2003-06-26 | 2005-01-20 | Siltronic Ag | 半導体ウェハの湿式化学的表面処理法 |
JP2013084663A (ja) * | 2011-10-06 | 2013-05-09 | Shin Etsu Handotai Co Ltd | 貼り合わせsoiウェーハの製造方法 |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN109755100A (zh) * | 2017-11-01 | 2019-05-14 | 天津环鑫科技发展有限公司 | 一种干法打砂清洗工艺 |
CN109755100B (zh) * | 2017-11-01 | 2022-04-08 | 天津环鑫科技发展有限公司 | 一种干法打砂清洗工艺 |
Also Published As
Publication number | Publication date |
---|---|
CN105531821B (zh) | 2018-01-30 |
WO2015056386A1 (ja) | 2015-04-23 |
US9865497B2 (en) | 2018-01-09 |
JP6200273B2 (ja) | 2017-09-20 |
EP3029730A1 (en) | 2016-06-08 |
EP3029730B1 (en) | 2019-10-09 |
TWI581321B (zh) | 2017-05-01 |
US20160197008A1 (en) | 2016-07-07 |
KR20160070058A (ko) | 2016-06-17 |
TW201528350A (zh) | 2015-07-16 |
KR102109893B1 (ko) | 2020-05-12 |
EP3029730A4 (en) | 2017-03-29 |
CN105531821A (zh) | 2016-04-27 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP5244650B2 (ja) | Soiウェーハの製造方法 | |
JP2009534837A (ja) | 改良された薄膜化プロセスを用いて製造されたガラス絶縁体上半導体 | |
US8288251B2 (en) | Method for preparing SOI substrate having backside sandblasted | |
JP2011103409A (ja) | ウェーハ貼り合わせ方法 | |
JP5780234B2 (ja) | Soiウェーハの製造方法 | |
CN107615445B (zh) | 绝缘体上硅晶圆的制造方法 | |
JP2015177150A (ja) | 貼り合わせウェーハの製造方法 | |
JP2008016534A (ja) | 貼り合わせウェーハの製造方法 | |
JP2006303089A (ja) | シリコン基板の洗浄方法 | |
TWI567833B (zh) | Method of manufacturing wafers | |
JP6200273B2 (ja) | 貼り合わせウェーハの製造方法 | |
JP2012182201A (ja) | 半導体ウェーハの製造方法 | |
JP6529715B2 (ja) | シリコンウェーハの製造方法 | |
JP4016701B2 (ja) | 貼り合せ基板の製造方法 | |
JP5443819B2 (ja) | 粗面化された基板の製造方法 | |
JP5433927B2 (ja) | 貼り合わせウェーハの製造方法 | |
KR102507136B1 (ko) | 기판 표면 상의 금속 오염을 감소시키는 방법 | |
TWI578402B (zh) | Method of manufacturing wafers | |
JP2018164006A (ja) | 貼り合わせウェーハの製造方法及び貼り合わせウェーハ | |
TW202349491A (zh) | 剝除及清洗半導體結構之方法 | |
JP2006303088A (ja) | シリコン基板の洗浄方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20150914 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20161018 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20161130 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20170328 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20170515 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20170808 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20170825 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 6200273 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |