TWI540407B - 半導體裝置 - Google Patents

半導體裝置 Download PDF

Info

Publication number
TWI540407B
TWI540407B TW100129563A TW100129563A TWI540407B TW I540407 B TWI540407 B TW I540407B TW 100129563 A TW100129563 A TW 100129563A TW 100129563 A TW100129563 A TW 100129563A TW I540407 B TWI540407 B TW I540407B
Authority
TW
Taiwan
Prior art keywords
transistor
circuit
voltage
reference voltage
terminal
Prior art date
Application number
TW100129563A
Other languages
English (en)
Other versions
TW201229714A (en
Inventor
高橋康之
Original Assignee
半導體能源研究所股份有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 半導體能源研究所股份有限公司 filed Critical 半導體能源研究所股份有限公司
Publication of TW201229714A publication Critical patent/TW201229714A/zh
Application granted granted Critical
Publication of TWI540407B publication Critical patent/TWI540407B/zh

Links

Classifications

    • G—PHYSICS
    • G05—CONTROLLING; REGULATING
    • G05F—SYSTEMS FOR REGULATING ELECTRIC OR MAGNETIC VARIABLES
    • G05F3/00—Non-retroactive systems for regulating electric variables by using an uncontrolled element, or an uncontrolled combination of elements, such element or such combination having self-regulating properties
    • G05F3/02—Regulating voltage or current
    • G05F3/08—Regulating voltage or current wherein the variable is dc
    • G05F3/10—Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics
    • G05F3/16—Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics being semiconductor devices
    • G05F3/20—Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics being semiconductor devices using diode- transistor combinations
    • G05F3/30—Regulators using the difference between the base-emitter voltages of two bipolar transistors operating at different current densities
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C5/00—Details of stores covered by group G11C11/00
    • G11C5/14—Power supply arrangements, e.g. power down, chip selection or deselection, layout of wirings or power grids, or multiple supply levels

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • General Physics & Mathematics (AREA)
  • Electromagnetism (AREA)
  • Nonlinear Science (AREA)
  • Radar, Positioning & Navigation (AREA)
  • Automation & Control Theory (AREA)
  • Control Of Electrical Variables (AREA)
  • Semiconductor Integrated Circuits (AREA)
  • Dram (AREA)
  • Logic Circuits (AREA)
  • Electronic Switches (AREA)

Description

半導體裝置
本發明係關於使用半導體元件的半導體裝置。
通常，要求類比電路的輸出無關於電源電壓等的波動而高度精確和穩定，且因此在許多情況下需要穩定參考電壓。用於生成這種穩定參考電壓的參考電壓生成電路是公知的。作為參考電壓生成電路，已知基於臨界值電壓型、β倍增自偏壓型、基於帶隙型等的各種電路。這些參考電壓生成電路中的大多數透過供應微小電流來驅動。
但是，當在啟動參考電壓生成電路時向這種參考電壓生成電路簡單地輸入電源電壓時，在一些情形下不能適當地啟動參考電壓生成電路。具體地，在一些情況下，即使在輸入電源電壓時，參考電壓生成電路仍處於電路中沒有電流流動的穩定狀態，且因此電路未被啟動，或者即使電路被啟動電路也需要相當長時間來達到穩定的平衡狀態。因此，已知一種方法，其中用於施加初始電壓的啟動電路連接至參考電壓生成電路，以便實現參考電壓生成電路的快速啟動，其中當輸入電力時，該初始電壓促進參考電壓生成電路的啟動(非專利文獻1)。
圖8示出連接至習知啟動電路的β倍增自偏壓參考電壓生成電路的配置示例。啟動電路501包括：電晶體511、電晶體512以及電晶體513。電晶體511的第一電極連接至功率輸入部VDD，電晶體511的第二電極和閘極連接至電晶體512的第一電極和電晶體513的閘極。電晶體512的閘極連接至電晶體513的第二電極，而電晶體512的第二電極連接至接地電壓輸入部GND。在此，連接至電晶體511的閘極的節點被稱作節點(a)。
參考電壓生成電路502包括：電晶體521、電晶體522、電晶體523、電晶體524、以及電阻器525。電晶體521的第一電極連接至功率輸入部VDD，電晶體521的閘極和第二電極連接至電晶體522的閘極和電晶體523的第一電極。電晶體522的第一電極連接至功率輸入部VDD，而電晶體522的第二電極連接至電晶體523的閘極、電晶體524的第一電極和閘極。電晶體523的第二電極連接至電阻器525的第一電極。電阻器525的第二電極和電晶體524的第二電極連接至接地電壓輸入部GND。在此，連接至電晶體521和電晶體522的閘極的節點被稱作節點(b)，而連接至電晶體523和電晶體524的閘極的節點被稱作節點(c)。要注意，節點(c)對應於輸出部OUT的節點。
啟動電路中的電晶體513的第一電極和第二電極分別連接至節點(b)和節點(c)，以使啟動電路501和參考電壓生成電路502相互電連接。
要注意，電晶體511、電晶體521和電晶體522均為p通道電晶體，而電晶體512、電晶體513、電晶體523和電晶體524均為n通道電晶體。在該配置中，將負載電容器531連接為輸出負載。
向功率輸入部VDD施加電源電壓Vdd。當不供電時，功率輸入部VDD可處於浮動狀態或得到接地電壓Vgnd的供應。此外，接地電壓Vgnd輸入至接地電壓輸入部GND。在此，可使用比電源電壓Vdd低的電壓來取代接地電壓Vgnd。例如，可將各電路共用的公共電壓或0V用作接地電壓Vgnd。可將接地電壓輸入部GND設置為低電源電壓。要注意，當用於功率輸入部VDD的高電源電壓是參考時，低電源電壓是比高電源電壓低的電壓。在該配置中，向接地電壓輸入部GND施加接地電壓Vgnd。
接著，將描述啟動電路501和參考電壓生成電路502的操作。
首先，在輸入功率前，即，當未向功率輸入部VDD施加電源電壓Vdd時，電流不流入參考電壓生成電路502中的電晶體521、電晶體522、電晶體523、電晶體524以及電晶體525。在此，所有電晶體處於截止狀態且電流不流入電晶體的狀態是參考電壓生成電路502的諸亞穩態中的一個狀態。
接著，向功率輸入部VDD施加電源電壓Vdd。但是，因為參考電壓生成電路502穩定在亞穩態中，所以即使在向功率輸入部VDD施加電源電壓Vdd時，參考電壓生成電路502也操作以保持該狀態。換言之，緊接著向功率輸入部VDD施加電源電壓Vdd之後，連接至電晶體521和電晶體522的閘極的節點(b)的電壓變為Vdd，以使在電晶體521和電晶體522各自的閘極和源極之間不產生電壓差，由此維持電晶體的截止狀態。同樣地，連接至電晶體523和電晶體524的閘極的節點(c)的電壓變為接地電壓Vgnd，以使電晶體523和電晶體524處於截止狀態。
同時，在啟動電路501中，在向功率輸入部VDD施加電源電壓Vdd時，連接至電晶體511的閘極的節點(a)的電壓從Vdd變為Vdd與Vthp(在此，Vthp是各p通道電晶體的臨界值電壓)之間的電壓。因此，在電晶體513的連接至節點(a)的閘極和其第二電極之間產生電壓差，電晶體513導通，且電流從節點(b)流向節點(c)。相應地，電晶體513的第一電極的電壓，即，節點(b)的電壓從電源電壓Vdd降低；同時，電晶體513的第二電極的電壓，即，節點(c)的電壓從接地電壓Vgnd升高。
在參考電壓生成電路502中，節點(b)的電壓從Vdd降低，這允許電晶體521和電晶體522導通；同時，節點(c)的電壓從接地電壓Vgnd升高，這允許電晶體523和電晶體524導通。因此，參考電壓生成電路502脫離沒有電流流動的亞穩態而開始運作。
另一方面，節點(c)的電壓升高允許其閘極連接至節點(c)的電晶體512導通。相應地，電流流經電晶體512，以使節點(a)的電壓降至接地電壓Vgnd，且因此電晶體513截止。當電晶體513截止時，如上所述地從節點(b)流向節點(c)的電流被阻斷，且啟動電路501與參考電壓生成電路502完全地雷隔離。
此後，參考電壓生成電路502達到穩定平衡的狀態。換言之，節點(b)的電壓從Vdd降低，然後達到高於或等於接地電壓Vgnd且低於或等於電源電壓Vdd的某一電壓，且達到穩定；同樣地，節點(c)的電壓從接地電壓Vgnd升高，然後達到高於或等於接地電壓Vgnd且低於或等於電源電壓Vdd的某一電壓，且達到穩定。在此，節點(c)的電壓對應於參考電壓生成電路502的輸出電壓。
以該方式，當輸入功率時，啟動電路起到輸入電壓的作用，其允許參考電壓生成電路脫離亞穩態，並向參考電壓生成電路提示其啟動。
[參考文獻]
[非專利文獻]
[非專利文獻1]R. Jacob Baker(2005)，CMOS電路設計、佈局及模擬(CMOS Circuit Design,Layout,and Simulation)第二版，(IEEE出版社)，第625頁
但是，連接有諸如習知啟動電路的參考電壓生成電路中存在的問題是，在向參考電壓生成電路輸入電源電壓後，其需要長時間來穩定輸出電壓。
因此，本發明的一個實施例的目的在於提供一種電路，在該電路中從向參考電壓生成電路輸入電源電壓到參考電壓生成電路達到穩定平衡狀態時的周期被縮短。
為了實現以上目的，本發明的一個實施例聚焦於從啟動電路輸出的初始電壓。
從啟動電路輸出的初始電壓(下文中也稱作初始電壓V0)比電源電壓Vdd略低，或比接地電壓Vgnd略高。但是，在參考電壓生成電路中，由於輸入初始電壓V0與處於穩定平衡狀態的輸入節點的電壓(下文中也稱為電壓Vsta)之間的差增大，從啟動電路輸出的初始電壓V0所輸入的輸入節點的電壓達到電壓Vsta所需的時間被延長。
因此，為了縮短輸入功率至參考電壓生成電路達到穩定平衡狀態時的周期，從啟動電路輸入到參考電壓生成電路的初始電壓V0可被設置成接近處於穩定平衡狀態中的參考電壓生成電路的內部電壓Vsta的電壓。此外，啟動電路可配置成即使在不供電時也保持該電壓，並在啟動時輸出該電壓。
即，本發明的一個實施例是一種半導體裝置，該半導體裝置包括：電晶體，該電晶體的第一電極電連接至電容器而第二電極電連接至參考電壓生成電路；以及控制電路，該控制電路電連接至電晶體的閘極。該控制電路在參考電壓生成電路停止操作前使電晶體截止，以使輸入至電晶體的第二電極的電壓保持在電晶體的第一電極與電容器之間的節點中，且在參考電壓生成電路啟動時導通該電晶體，以使保持在節點中的電壓被輸出至電晶體的第二電極。
包含在啟動電路中的電晶體的源極和汲極中的一個連接至電容器的一個電極，源極和汲極中的另一個電連接至參考電壓生成電路的輸入部的節點(下文中也稱作輸入節點)，且由連接至電晶體閘極的控制電路來控制電晶體。電晶體與電容器之間的儲存節點可保持接近處於穩定平衡狀態的參考電壓生成電路的內部電壓的電壓，具體地，保持接近處於穩定平衡狀態的輸入節點的電壓Vsta的電壓。當參考電壓生成電路運作並處於穩定平衡狀態時，控制電路導通電晶體，且就在參考電壓生成電路停止運作前使電晶體截止，由此可將接近Vsta的電壓保持在儲存節點中。
在再次輸入功率以啟動參考電壓生成電路，同時接近電壓Vsta的電壓被保持在儲存節點中的情況下，當控制電路導通電晶體時，由保持在儲存節點中的電壓將參考電壓生成電路的輸入節點的電壓即時升高至接近Vsta的電壓；因此，參考電壓生成電路可在極短時間內達到穩定平衡狀態。這種配置和方法可極大地縮短從輸入功率到參考電壓生成電路達到穩定平衡狀態時的周期。
本發明的一個實施例是一種半導體裝置，其中包含在電晶體的通道中的半導體材料包括氧化物半導體材料。
本發明的一個實施例是一種半導體裝置，其中每微米通道寬度的電流密度是100 yA/μm，或者當電晶體處於截止狀態時，電流密度更低。
可使用包含氧化物半導體的半導體材料來形成連接至儲存節點的電晶體的通道。在使用包含氧化物半導體的半導體層的電晶體中，處於截止狀態的漏電流可極低，且電壓可長時間保持在儲存節點中；相應地，可提供參考電壓生成電路的啟動電路，該啟動電路在即使長時間不供電時也可運作。
本發明的一個實施例是一種半導體裝置，其中參考電壓生成電路的電源是受控的。
輸入至參考電壓生成電路的電源電壓由啟動電路中的控制電路來控制。在這種配置中，即使在輸入功率時，控制電路也可停止向參考電壓生成電路供電，且因此在不需要時，參考電壓生成電路可被停用；相應地，不必要的功耗可被抑制，且可實現用低功率來驅動的參考電壓生成電路。
本發明的一個實施例是一種半導體裝置，其中電容器的電容比連接至參考電壓生成電路的負載電容器的電容高。
根據本發明的一個實施例，可從啟動電路輸出的初始電壓V0的最大電壓V0max按照連接至儲存節點的電容器的電容與負載電容之間的關係來確定，負載電容是參考電壓生成電路的電容和連接至參考電壓生成電路的輸出部的電容器的電容之和。例如，在連接至儲存節點的電容器的電容由Cf表示、負載電容由CL表示、保持在儲存節點中的電壓等於Vsta且輸入節點的初始電壓等於接地電壓Vgnd的情況下，初始電壓的最大值V0max是Vsta×(Cf/(Cf+CL))。因此，隨著Cf與CL的比率增大，輸出至參考電壓生成電路的輸入節點的初始電壓V0可變得更接近Vsta，且參考電壓生成電路的啟動時間可變得更短。在此，至少Cf大於CL，由此可向輸入節點輸入比Vsta的一半高的電壓，且參考電壓生成電路的啟動時間可充分縮短。當輸入節點的初始電壓等於Vdd且比Vdd低的電壓被輸出至輸入節點作為初始電壓V0時，可獲得相似效果。
根據本發明的一個實施例，可提供一種電路，在該電路中從向參考電壓生成電路輸入電源電壓到參考電壓生成電路達到穩定平衡狀態時的周期被縮短。
將參考附圖來描述諸實施例。要注意，本發明不限於以下描述，且本領域技術人員將容易理解，可按各種方式改變實施方式與細節而不背離本發明的精神與範圍。因此，本發明不應被解釋為限於以下諸實施例的描述。要注意，在以下進行描述的本發明的結構中，在不同附圖中，由相同附圖標記指示相同部分或具有類似功能的部分，且不再重復其描述。
要注意，在本說明書中的各附圖中，在一些情況下，出於清楚目的，尺寸、層厚、或各部件的區域被放大。因此，本發明的實施例不限於這種縮放比例。
電晶體是一種半導體元件，且可實現電流或電壓的放大、用於控制導電或不導電的開關操作等。本說明書中的電晶體包括絕緣閘場效應電晶體(IGFET)和薄膜電晶體(TFT)。
要注意，在本說明書中使用的電路圖或方塊圖中，可特別地在電晶體旁寫有“OS”，以便澄清氧化物半導體用於電晶體的半導體層。
例如，當使用相反極性的電晶體或在電路操作中改變電流流向時，“源極”與“汲極”的功能有時可彼此互換。因此，在本說明書中術語“源極”與“汲極”可分別用於表示汲極和源極。
在本說明書中，在一些情形下，電晶體的源極與汲極中的一個被稱作“第一電極”，而源極與汲極中的另一個被稱作“第二電極”。要注意，閘極被稱作“閘極”或“閘極電極”。
要注意，在本說明書中，術語“電連接”包括部件透過具有任何電功能的物件連接的情形。只要可在透過該物件連接的部件之間傳輸和接收電信號，對於具有電功能的物件就沒有具體限制。“具有任何電功能的物件”的示例是諸如電晶體的開關元件、電阻器、電感器、電容器、以及具有各種功能以及電極和佈線的元件。
要注意，本說明書中的節點等意味著實現包含在電路中的元件之間的電連接的元件(佈線)。因此，“連接至A的節點”是電連接至A的佈線，且可被視作與A具有相同電位。要注意，即使當實現電連接的一個或多個元件(例如，開關、電晶體、電容器、電感器、電阻器、或二極體)被插入佈線時，連接至(諸)元件的與A相對側上的端子的佈線上的一部分被視作“連接至A的節點”，只要該部分與A具有相同電位。
(實施例1)
在本實施例中，將參考圖1和圖2來描述參考電壓生成電路的啟動電路的配置和操作，其包括相組合的電晶體和電容器，該電晶體在半導體層中包含氧化物半導體。
[電路配置示例]
圖1是示出本實施例的啟動電路、連接至啟動電路的參考電壓生成電路、以及連接至參考電壓生成電路的輸出部的負載電路之間的連接的方塊圖。
參考電壓生成電路102具有連接至功率輸入部VDD和啟動電路101的兩個輸入部、以及連接至負載電路103的輸出部。參考電壓Vref出現在參考電壓生產電路的輸出部處。作為參考電壓生成電路102，可使用用於生成參考電壓的各種電路；例如，利用電晶體臨界值電壓的基於臨界值電壓的參考電壓生成電路、從基於臨界值電壓的參考電壓生成電路發展而來的β倍增自偏壓參考電壓生成電路、基於帶隙的參考電壓生成電路等。
負載電路103連接至參考電壓生成電路102的輸出部，且透過利用從參考電壓生成電路102輸出的參考電壓來操作。只要使用利用參考電壓的電路，對於負載電路沒有特殊限制。負載電路103的示例包括放大器電路、電源電路、運算電路等。
啟動電路101包括控制電路115、電晶體111、以及電容器113。
電晶體111的閘極連接至控制電路115、電晶體111的第一電極連接至電容器113的第一電極、電晶體111的第二電極連接至參考電壓生成電路102的輸入部。電容器113的第二電極連接至接地電壓輸入部GND。
控制電路115可透過向電晶體111的閘極傳輸控制信號來控制電晶體111的導通/截止狀態。在電晶體111導通的情況下，例如，電源電壓Vdd可輸入至電晶體111的閘極。在電晶體111截止的情況下，例如，接地電壓Vgnd可輸入至電晶體111的閘極。控制電路115的輸出電壓不限於以上的電壓，且可輸出允許完全地使電晶體111導通或截止的任何電壓。在本實施例中，對於控制電路的輸出而言，輸出Vdd以使電晶體111導通，而輸出接地電壓Vgnd以使電晶體111截止。
電晶體111的第一電極和電容器113的第一電極彼此連接的節點被稱作儲存節點(fn)，且電晶體111的第二電極和參考電壓生成電路102的輸入部彼此連接的節點被稱作輸入節點(in)。控制電路115和電晶體111的閘極彼此連接的節點被稱作控制節點(cn)。在此，當向電晶體111的閘極輸入充分高的電壓，且確保電晶體的線性操作時，儲存節點(fn)和輸入節點(in)的電壓可相同。此後，當電晶體111完全地截止時，儲存節點(fn)保持與電晶體111截止前的電壓相同的電壓。
電晶體111可以是n通道電晶體，在形成通道的半導體層中包含氧化物半導體。透過以下實施例中描述的適當方法使用適當材料製造的、在半導體層中包含氧化物半導體的電晶體可在截止狀態下具有極低漏電流。透過將這種電晶體用作電晶體111，可減小歸因於雷晶體漏電流的電壓降的影響，且可長時間保持儲存節點(fn)的電壓。
在包含氧化物半導體的電晶體中，源-汲電壓為3.0 V且在操作溫度(例如，25℃)下，截止狀態中的源極與汲極之間的每微米通道寬度的漏電流密度(截止狀態電流密度)可為10 zA/μm(1×10-20 A/μm)或更低、1 zA/μm(1×10-21 A/μm)或更低、或者100 yA/μm(1×10-22 A/μm)或更低。
[電路操作示例]
接著，將參考圖2的時序圖來描述圖1中的啟動電路101和參考電壓生成電路102的操作。
圖2是示出圖1所示電路中的功率輸入部VDD、控制節點(cn)、儲存節點(fn)以及輸入節點(in)的電壓的時序圖。在圖2中，垂直軸表示電壓，而水平軸表示時間。在本實施例中，將描述以下情形中的操作：在圖2所示的時刻T(1)前，參考電壓生成電路102在穩定平衡狀態中操作，在時刻T(2)停止供電，然後在時刻T(3)再次輸入功率。
在圖2的時刻T(1)前的狀態中，即，當參考電壓生成電路102在穩定平衡狀態中操作時，功率輸入部VDD的電壓和控制節點(cn)的從控制電路115供應的電壓都為電源電壓Vdd。由於參考電壓生成電路102在穩定平衡狀態中操作，輸入節點(in)的電壓維持在Vsta，Vsta是穩定平衡狀態中的電壓。此外，因為控制節點(cn)的電壓是Vdd，電晶體111導通從而導電，以使儲存節點(fn)具有與輸入節點(in)相同的電壓，即儲存節點(fn)的電壓為Vsta。在此，Vdd與Vsta之差顯著比電晶體111的臨界值電壓高。換言之，電晶體111在線性區中操作，且電晶體111的臨界值電壓的影響是可忽略的。
首先，在停止供電的時刻T(2)之前的時刻T(1)，控制節點(cn)的電壓被設置為接地電壓Vgnd。相應地，電晶體111截止。在此，儲存節點(fn)仍保持Vsta。要注意，如圖2所示，由於電晶體111的閘極電容的影響，儲存節點(fn)中保持的電壓可低於Vsta。
接著，在時刻T(2)，停止供電。此時，功率輸入部VDD的電壓從電源電壓Vdd下降到接地電壓Vgnd。當停止從功率輸入部VDD供電時，參考電壓生成電路102停止操作，且電路的內部電壓下降。相應地，輸入接地(in)的電壓降至接地電壓Vgnd。另一方面，對於儲存節點(fn)而言，儲存節點(fn)的電壓不下降，且保持幾乎不變，這是因為電晶體111處於截止狀態，且處於截止狀態的電晶體111的漏電流極低。
在此，從時刻T(2)到時刻T(3)的周期對應於不供電期間的周期。在該周期期間，啟動電路101和參考電壓生成電路102的電源被停用。但是，儲存節點(fn)中保持的電壓長時間維持在幾乎恒定的位準而不下降。
此後，在時刻T(3)，再次輸入功率，且功率輸入部VDD的電壓升高至Vdd。當電源電壓升高至控制電路115可運作的電壓時，控制電路115向電晶體111的閘極輸出Vdd作為輸出電壓，以使電晶體111導通。當電晶體111導通時，電流從處於較高電壓的儲存節點(fn)流向輸入節點(in)，且輸入節點(in)的電壓在極短時間內即時升高至接近Vsta的電壓。
在此，因為輸入至輸入節點(in)的初始電壓與處於輸入狀態中的輸入節點(in)的電壓Vsta之差變得更小，啟動時間變得更短，啟動時間是向參考電壓生成電路102輸入功率至參考電壓生成電路102達到穩定平衡狀態時的周期。因此，透過使用如上所述的儲存節點(fn)中保持的電壓來將輸入節點(in)的電壓即時升高至Vsta，參考電壓生成電路102的啟動時間可變得極短。
要注意，緊跟著電晶體111在時刻T(3)導通後的輸入節點(in)的電壓按照電容器113的電容和負載電容之間的關係來確定，負載電容是參考電壓生成電路102的電容和連接至參考電壓生成電路的輸出部的負載電路的電容之和。如圖2所示，在相對於電容器113的電容而言負載電容不可忽略的情況下，輸入節點in的電壓和儲存節點fn的電壓比在電晶體111導通以獲得儲存節點fn和輸入節點in之間的導電的時刻在儲存節點fn中保持的電壓低。例如，在電容器13的電容比負載電容顯著高的情況下，輸入節點(in)的電壓在T(3)時刻升高至與保持在儲存節點(fn)中的電壓基本相等的電壓。當電容器113的電容至少比負載電容高時，輸入節點(in)可具有接近Vsta的一半的電壓；因此，參考電壓生成電路102的啟動時間可充分地短。
要注意，本發明的一個實施例不限於在本實施例中描述的電路配置。例如，可向本實施例中描述的電路添加開關、電阻器、電容器、電晶體、邏輯電路等。
在本實施例中啟動電路和參考電壓生成電路直接相互連接；但是本發明的一個實施例不限於此。只要參考電壓生成電路的輸入節點和啟動電路中的儲存節點之間的電連接是可行的，就可在啟動電路和參考電壓生成電路之間連接附加電路或元件。例如，可在它們之間連接電晶體、類比開關、反饋運算放大器、雙向緩衝電路等。
本實施例.中描述的參考電壓生成電路的啟動電路包括電容器與在截止狀態中具有極低漏電流的電晶體，由此即使在不供電時，也可在儲存節點中保持參考電壓生成電路的處於穩定平衡狀態的輸入節點電壓，且當再次輸入功率時，可向輸入節點即時輸出接近穩定平衡狀態中的電壓的電壓。因此，參考電壓生成電路的啟動時間可極短。
可透過適當地結合本說明書中描述的其他實施例的任一個來實現本實施例。
(實施例2)
在本實施例中，將參考圖3和圖4來描述具有不同於實施例1所描述配置的參考電壓生成電路的啟動電路的配置及操作。
[電路配置示例]
圖3是示出負載電路和與本實施例的啟動電路連接的參考電壓生成電路之間的連接的方塊圖，本實施例的啟動電路的配置與實施例1中描述的配置不同。
在實施例1中描述的參考電壓生成電路102中，其輸入部連接至功率輸入部VDD。另一方面，參考電壓生成電路202透過啟動電路201中的控制電路215連接至功率輸入部VDD。要注意，作為可用作參考電壓生成電路202的電路，可適當地使用在實施例1中給出的參考電壓生成電路的任一個。
作為負載電路203，與實施例1一樣，可適當地使用利用從參考電壓生成電路202輸出的參考電壓Vref來驅動的電路。
除了啟動電路201包括不同於實施例1中描述的控制電路115的控制電路215之外，啟動電路201與啟動電路101的配置是相同的。
控制電路215連接至功率輸入部VDD並控制電晶體211和參考電壓生成電路202兩者。作為電晶體211的控制信號，可使用與實施例1中描述的控制電路115的控制信號相似的控制信號。另外，控制電路215可透過輸出對應于參考電壓生成電路202的電源電壓的控制信號來控制參考電壓生成電路202的操作/非操作狀態。例如，為了在向功率輸入部VDD輸入電源電壓Vdd時可阻止參考電壓生成電路202工作，向參考電壓生成電路202輸入接地電壓Vgnd作為控制信號；為了使參考電壓生成電路202操作，輸出電源電壓Vdd。
在此，連接在控制電路215和電晶體211之間的節點被稱作控制節點(cn1)、且連接在控制電路215和參考電壓生成電路202之間的節點被稱作控制節點(cn2)。
在啟動電路201具有的配置中，即使在輸入功率後，也可在不需要時停止向參考電壓生成電路202供電。換言之，啟動電路201可控制向參考電壓生成電路202輸入的功率。在具有這種配置的啟動電路201中，參考電壓生成電路202可在低功率下操作。
[電路操作示例]
接著，將參考圖4的時序圖來描述啟動電路201和參考電壓生成電路202的操作。
圖4是示出圖3所示電路中的功率輸入部VDD、兩個控制節點(控制節點(cn1)和控制節點(cn2))、儲存節點(fn)以及輸入節點(in)的電壓的時序圖。在圖4中，垂直軸表示電壓，而水平軸表示時間。在本實施例中，將描述以下情形中的操作：在圖4所示的時刻T(1)前，參考電壓生成電路202在穩定平衡狀態中操作，在圖4所示時刻T(2)停止供電，然後在時刻T(3)再次輸入功率。
在圖4的時刻T(1)前的狀態中，即，當參考電壓生成電路202在穩定平衡狀態中操作時，功率輸入部VDD的電壓與兩個控制節點(cn1)和(cn2)的電壓都為電源電壓Vdd。由於參考電壓生成電路202在穩定平衡狀態中操作，因此輸入節點(in)的電壓穩定在Vsta。儲存節點(fn)的電壓也是Vsta，因為電晶體211處於導通狀態。在此，Vdd和Vsta之差顯著大於電晶體211的臨界值電壓，與實施例1一樣，確保了電晶體211在線性區中工作，且電晶體211的臨界值電壓的影響是可忽略的。
在與實施例1中描述的方式相似的方式中，為了在停止供電的時刻T(2)之前的時刻T(1)使電晶體211截止，控制節點(cn1)的電壓設置為接地電壓Vgnd。相應地，在儲存節點(fn)中保持接近Vsta的電壓。
此後，在時刻T(2)，停止供電；同時，控制電路215至參考電壓生成電路202的輸出電壓降低，以使控制節點(cn2)的電壓從電源電壓Vdd降至接地電壓Vgnd。與此同時，電晶體211仍處在漏電流極低的截止狀態，且因此，儲存節點(fn)的電壓長時間地保持而不降低。在此，從時刻T(2)到時刻T(3)的周期是不供電的期間。
接著，在時刻T(3)，再次供電。功率輸入部VDD的電壓升高至電源電壓Vdd。此時，不從控制電路215向參考電壓生成電路202供應電壓，且控制節點(cn2)的電壓仍為接地電壓Vgnd。此外，也不從控制電路215向電晶體211供應電壓，因此，電晶體211仍處於截止狀態，且維持了在儲存節點(fn)中保持的電壓。相應地，在從時刻T(3)至時刻T(4)的周期中，即使在輸入功率後也可阻止參考電壓生成電路202工作，且因此可抑制不必要的功耗。
在時刻T(4)，為了啟動參考電壓生成電路202，控制電路215向電晶體211和參考電壓生成電路202輸出電源電壓Vdd。因為已輸入了功率，控制節點(cn1)的電壓和控制節點(cn2)的電壓即時升高至電源電壓Vdd。當控制節點(cn1)的電壓變為Vdd時，電晶體211導通，以使輸入節點(in)的電壓透過保持在儲存節點(fn)中的電壓即時升高，且然後在極短時間內升高至Vsta。因此，參考電壓生成電路202可進入穩定平衡狀態。
要注意，本發明的一個實施例不限於在本實施例中描述的電路配置。例如，可向本實施例中描述的電路添加開關、電阻器、電容器、電晶體、邏輯電路等。
在本實施例中啟動電路和參考電壓生成電路直接相互連接；但是本發明的一個實施例不限於此。只要參考電壓生成電路的輸入節點和啟動電路中的儲存節點之間的電連接是可行的，就可在啟動電路和參考電壓生成電路之間連接附加電路或元件。例如，可在它們之間連接電晶體、類比開關、反饋運算放大器、雙向緩衝電路等。
本實施例中描述的參考電壓生成電路的啟動電路包括電容器213與在截止狀態中具有極低漏電流的電晶體211，由此即使在不供電時，參考電壓生成電路的處於穩定平衡狀態的輸入節點的電壓也可保持在儲存節點中，且當參考電壓生成電路被啟動時，可向輸入節點即時輸出接近穩定平衡狀態中的電壓的電壓。因此，參考電壓生成電路的啟動時間可極短。此外，向參考電壓生成電路供電可透過啟動電路中的控制電路來控制，且在不需要時可停用參考電壓生成電路；相應地，可抑制不必要的功耗，且可實現用低功率驅動的參考電壓生成電路。
可透過適當地結合本說明書中描述的其他實施例的任一個來實現本實施例。
(實施例3)
在本實施例中，將參考圖5來描述將β倍增自偏壓參考電壓生成電路用作參考電壓生成電路的配置示例。
[配置示例]
圖5是與本實施例的啟動電路連接的參考電壓生成電路的電路圖。
參考電壓生成電路302是與圖8所示參考電壓生成電路502相似的電路。參考電壓生成電路302包括：電晶體321、電晶體322、電晶體323、電晶體324、以及電阻器325。儘管此處使用的附圖標記與圖8中的不同，但電晶體和電阻器之間的連接與參考電壓生成電路502中的相似。在此，連接至電晶體321的閘極和電晶體322的閘極的節點被稱作輸入節點(in1)，而連接至電晶體323的閘極和電晶體324的閘極的節點被稱作輸入節點(in2)。要注意，輸入節點(in2)對應於連接至輸出端子OUT的節點。
啟動電路301包括控制電路315、兩個電晶體(電晶體311a和電晶體311b)、以及兩個電容器(電容器313a和電容器313b)。
作為各電晶體311a和電晶體311b，可使用在形成通道的半導體層中包含氧化物半導體的n通道電晶體，與以上實施例中描述的用作啟動電路的電晶體的情形一樣。透過使用這種電晶體，截止狀態中的漏電流可變得極低，可減小歸因於電晶體漏電流的電壓降低的影響，且可長時間保持連接至電晶體的儲存節點的電壓。
電晶體311a的閘極和電晶體311b的閘極連接至控制電路315，且它們的導通/截止狀態由控制電路315來控制。電容器313a的第一電極連接至電晶體311a的第一電極，而電容器313b的第一電極連接至電晶體311b的第一電極。電容器313a的第二電極和電容器313b的第二電極連接至接地電壓輸入部GND。在此，電晶體311a和電容器313a之間的節點被稱作儲存節點(fn1)，而電晶體311b和電容器313b之間的節點被稱作儲存節點(fn2)。透過使電晶體截止，可在儲存節點中保持不同電壓。
電晶體311a的第二電極連接至輸入電極(in1)，電晶體311b的第二電極連接至輸入電極(in2)，由此啟動電路301和參考電壓生成電路302彼此電連接。在該配置中，負載電容器331連接至參考電壓生成電路302的輸出部作為輸出負載；但是，使用參考電壓來工作的任何電路可被連接至參考電壓生成電路302的輸出部。
[電路操作示例]
當參考電壓生成電路302在穩定平衡狀態中操作時，輸入節點(in1)的電壓和輸入節點(in2)的電壓分別為電壓Vsta1和電壓Vsta2，電壓Vsta1和電壓Vsta2是穩定平衡狀態中的節點電壓。此時，控制電路315例如向電晶體311a和電晶體311b的閘極輸出電源電壓Vdd以使它們導通。
當停止供電的情況下，控制電路315例如向電晶體311a和電晶體311b輸出接地電壓Vgnd以在停止供電前使它們截止。此時，在儲存節點(fn1)中保持與穩定平衡狀態中輸入節點(in1)的電壓Vsta1接近的電壓；類似地，在儲存節點(fn2)中保持與穩定平衡狀態中輸入節點(in2)的電壓Vsta2接近的電壓。
當停止供電時，參考電壓生成電路302被停用，且該電路中的電晶體全部截止，因此沒有電流流動。啟動電路中的電晶體311a和電晶體311b仍處於截止狀態；因此，儲存節點(fn1)的電壓和儲存節點(fn2)的電壓得以保持而不降低。
再次輸入功率時，控制電路315例如向電晶體311a和電晶體311b的閘極輸出電源電壓Vdd以使它們導通。當電晶體311a導通時，電流在輸入節點(in1)和儲存節點(fn1)之間流動，以使輸入節點(in1)的電壓即時變化成與穩定平衡狀態中輸入節點(in1)的電壓Vsta1接近的電壓。同樣地，當電晶體311b導通時，輸入節點(in2)的電壓由保持在儲存節點(fn2)中的電壓即時改變至接近Vsta2的電壓。
因此，在包括兩個儲存節點的啟動電路301中，當輸入功率時，參考電壓生成電路302中的兩個節點的電壓可同時即時變化至與穩定平衡狀態中的電壓位準接近的位準。相應地，與啟動電路連接至任一輸入節點的情形相比，可有效地縮短參考電壓生成電路302的啟動時間。
[變體]
將參考圖6來描述以上啟動電路301的變體。
除了用控制電路365來替代控制電路315並添加了電晶體367之外，圖6所示啟動電路351具有與啟動電路301相同的配置。
電晶體367的閘極連接至控制電路365，電晶體367的第一電極連接至功率輸入部VDD，且電晶體367的第二電極連接至參考電壓生成電路302中的電晶體321的第一電極和電晶體322的第一電極。透過將p通道電晶體用作電晶體367，可向參考電壓生成電路302輸入電源電壓Vdd而沒有歸因於電晶體的電壓降的影響。
與控制電路315的情形一樣，控制電路365連接至電晶體311a和電晶體311b的閘極，並控制這些電晶體的導通/截止狀態。此外，控制電路365具有透過向電晶體367的閘極傳輸控制信號來控制電晶體367的導通/截止狀態的功能。
在這種配置中，可控制向參考電壓生成電路302供電，且可控制參考電壓生成電路302的工作/非工作狀態。例如，當向處於供電狀態的電晶體367的閘極輸出諸如接地電壓Vgnd的允許電晶體367導通的電壓時，電源電壓Vdd可被輸入至參考電壓生成電路302。當向處於供電狀態的電晶體367的閘極輸出諸如電源電壓Vdd的允許電晶體367截止的電壓時，電源電壓不被輸入至參考電壓生成電路302，且因此可阻止參考電壓生成電路302工作。
相應地，向參考電壓生成電路302供電可由啟動電路中的控制電路來控制，且在不需要時可停用參考電壓生成電路；相應地，可抑制不必要的功耗，且可實現用低功率驅動的參考電壓生成電路。
要注意，在本實施例中描述了啟動電路包括兩個儲存節點的配置；取決於連接至啟動電路的參考電壓生成電路的配置，該啟動電路可包括任何數目(至少一個)的儲存節點。例如，在啟動電路包括三個儲存節點的情形下，可採用設置有閘極彼此連接的三個電晶體和連接至電晶體的電容器的配置。或者，啟動電路可包括一個儲存節點，該儲存節點僅連接至參考電壓生成電路中的一個節點。在這種配置中，可減小啟動電路所占面積。
要注意，本發明的一個實施例不限於在本實施例中描述的電路配置。例如，可向本實施例中描述的電路添加開關、電阻器、電容器、電晶體、邏輯電路等。
在本實施例中啟動電路和參考電壓生成電路直接相互連接；但是本發明的一個實施例不限於此。只要參考電壓生成電路的輸入節點和啟動電路中的儲存節點之間的電連接是可行的，就可在啟動電路和參考電壓生成電路之間連接附加電路或元件。例如，可在它們之間連接電晶體、類比開關、反饋運算放大器、雙向緩衝電路等。
本實施例中描述的參考電壓生成電路的啟動電路包括電容器與在截止狀態中具有極低漏電流的電晶體，由此即使在不供電時，參考電壓生成電路的處於穩定平衡狀態的輸入節點的電壓也可保持在儲存節點中，且再次輸入功率時，可向輸入節點即時輸出與穩定平衡狀態中的電壓接近的電壓。因此，參考電壓生成電路的啟動時間可極短。
可透過適當地結合本說明書中描述的其他實施例的任一個來實現本實施例。
(實施例4)
在本實施例中，將參考圖7來描述將基於帶隙的參考電壓生成電路用作參考電壓生成電路的配置示例。
圖7是示出與根據本發明的一個實施例的啟動電路連接的基於帶隙的參考電壓生成電路的配置的電路圖。
啟動電路401包括控制電路415、電晶體411、電容器413，且電壓可保持在電晶體411和電容器413之間的儲存節點(fn)中。由連接至電晶體411的閘極的控制電路415來控制電晶體411。
作為電晶體411，與以上實施例一樣，可使用在形成有通道的半導體層中包含氧化物半導體的n通道電晶體。透過使用這種電晶體，截止狀態中的漏電流可變得極低，可減小歸因於電晶體411的漏電流的電壓降的影響，且可長時間保持連接至電晶體411的儲存節點(fn)的電壓。
參考電壓生成電路402是基於帶隙的參考電壓生成電路中的一種，且包括三個電阻器(電阻器421、電阻器422、及電阻器423)、兩個二極體(二極體424和二極體425)、以及運算放大器426。電阻器421的第一電極連接至電阻器422的第一電極和運算放大器426的輸出端子，而電阻器421的第二電極連接至運算放大器426的正輸入端子和二極體424的第一電極。電阻器422的第二電極連接至運算放大器426的負輸入端子和電阻器423的第一電極。電阻器423的第二電極連接至二極體425的第一電極。二極體424的第二電極和二極體425的第二電極連接至接地電壓輸入部GND。運算放大器426的兩個電源端子中的一個連接至功率輸入部VDD，而另一個連接至接地電壓輸入部GND。要注意，連接至電阻器421和電阻器422的第一電極以及運算放大器426的輸出端子的節點被稱作輸入節點(in)。
當輸入功率時，參考電壓生成電路402工作，以使連接至運算放大器426的正輸入端子的節點電壓與連接至運算放大器426的負輸入端子的節點電壓之差變為零。因此，穩定平衡狀態中的參考電壓生成電路402的輸出電壓根據輸入至運算放大器426的兩個電源端子的電壓之差、三個電阻器的電阻之間的關係、以及兩個二極體的電流-電壓特性來確定。
啟動電路401中的電晶體411的第一電極連接至參考電壓生成電路402的輸入節點(in)，由此啟動電路401和參考電壓生成電路402相互電連接。在該配置中，負載電容器431連接至參考電壓生成電路402的輸出部作為輸出負載；但是，可使用參考電壓生成電路402的輸出電壓來工作的任何電路可被連接至參考電壓生成電路402的輸出部。
在啟動電路401中，與上述實施例一樣，透過用控制電路415控制電晶體411，即使在不供電時，也可在儲存節點(fn)中保持與參考電壓生成電路402在穩定平衡狀態下操作的情形下的輸入節點(in)的電壓接近的電壓。此外，透過在再次輸入功率時使電晶體411導通，參考電壓生成電路402中的輸入節點(in)的電壓可即時變化至與穩定平衡狀態中的電壓接近的電壓。因此，參考電壓生成電路402的啟動時間可變得極短。
要注意，在本實施例中啟動電路401中的控制電路僅控制電晶體411；但是，作為變體，控制電路可控制向參考電壓生成電路402供應電源電壓，如實施例3所示。例如，可將p通道電晶體串聯連接至運算放大器426的連接至輸入部VDD的節點，且該電晶體可由啟動電路中的控制電路來控制。使用這種配置，向參考電壓生成電路供電可由啟動電路中的控制電路來控制，且在不需要時可停用參考電壓生成電路；相應地，可抑制不必要的功耗，且可實現用低功率驅動的參考電壓生成電路。
要注意，在本實施例中描述了啟動電路包括一個儲存節點的配置；取決於連接至啟動電路的參考電壓生成電路的配置，該啟動電路可包括任何數目(至少一個)的儲存節點。例如，在啟動電路包括三個儲存節點的情形下，可採用提供閘極彼此連接的三個電晶體和連接至電晶體的電容器的配置。
要注意，本發明的一個實施例不限於在本實施例中描述的電路配置。例如，可向本實施例中描述的電路添加開關、電阻器、電容器、電晶體、邏輯電路等。
在本實施例中啟動電路和參考電壓生成電路直接相互連接；但是本發明的一個實施例不限於此。只要參考電壓生成電路的輸入節點和啟動電路中的儲存節點之間的電連接是可行的，就可在啟動電路和參考電壓生成電路之間連接附加電路或元件。例如，可在它們之間連接電晶體、類比開關、反饋操作放大器、雙向緩衝電路等。
本實施例中描述的參考電壓生成電路的啟動電路包括電容器與在截止狀態中具有極低漏電流的電晶體，由此即使在不供電時，參考電壓生成電路的處於穩定平衡狀態的輸入節點的電壓也可保持在儲存節點中，且再次輸入功率時，可向輸入節點即時輸出與穩定平衡狀態中的電壓接近的電壓。因此，參考電壓生成電路的啟動時間可極短。
可透過適當地結合本說明書中描述的其他實施例的任一個來實現本實施例。
(實施例5)
在本實施例中，將參考圖9A-9E來描述用於實施例1-4的任一啟動電路的在形成有通道的半導體層中包含氧化物半導體的電晶體結構示例以及製造該電晶體的方法示例。
圖9A-9E示出電晶體截面結構的示例。圖9D中的電晶體610是具有底柵結構的倒交錯電晶體。
本實施例中用於半導體層的氧化物半導體是i型(本徵)氧化物半導體或大致為i型(本徵)的氧化物半導體，它們是透過從氧化物半導體移除是n型雜質的氫來高度提純的，以使其包含盡可能少的雜質。
要注意，高度提純的氧化物半導體包括極少載流子，且載流子濃度低於1×1014/cm3、低於1×1012/cm3、或低於1×1011/cm3。這種極少載流子使得截止狀態中的電流(截止狀態電流)能充分地低。
具體地，在包含氧化物半導體層的電晶體中，源-汲電壓為3.0V且在操作溫度(例如，25℃)下，截止狀態中的源極與汲極之間的每微米通道寬度的漏電流密度(截止狀態電流密度)可為10zA/μm(1x10-20A/μm)或更低、1zA/μm(1x10-21A/μm)或更低、或者100yA/μm(1x10-22A/μm)或更低。
在包含高度提純的氧化物半導體層的電晶體610中，幾乎觀察不到導通狀態電流對溫度的依賴性，且在高溫下截止狀態電流仍極低。
下文中將參考圖9A-9E來描述在基板600上製造電晶體610的方法。
首先，在具有絕緣表面的基板600上形成導電膜。然後，在第一光微影步驟中形成閘極電極層601。要注意，可透過噴墨法形成抗蝕劑掩模。透過噴墨法形成抗蝕劑掩模不需要光掩模；因此可降低製造成本。
只要基板600具有絕緣表面，對基板600就沒有具體限制；在後續步驟中進行熱處理的情形下，基板600需要至少具有足以耐受熱處理溫度的耐熱性。例如，可使用由鋇硼矽酸鹽玻璃、鋁硼矽酸鹽玻璃等製成的玻璃基板，石英基板，藍寶石基板，陶瓷基板等。替代地，可使用包含不銹鋼的金屬基板或具有形成在其表面上的絕緣膜的半導體基板。使用諸如塑膠的合成樹脂形成的柔性基板通常具有比以上基板低的溫度上限；然而，只要這種基板能夠耐受製造步方法中的處理溫度就可使用這種基板。要注意，基板600的表面可透過使用CMP法等拋光來進行平坦化。
在本實施例中，作為具有絕緣表面的基板600，使用玻璃基板。
可在基板600與閘極電極層601之間設置用作基底的絕緣層。該絕緣層具有防止雜質元素從基板600擴散的功能，而且該絕緣層可形成為具有使用選自氮化矽膜、氧化矽膜、氮氧化矽膜以及氧氮化矽膜等的一種或多種膜的單層或疊層結構。
閘極電極層601可形成為具有使用諸如鉬、鈦、鉻、鉭、鎢、釹、或鈧的金屬，或包含這些材料中的任一種作為其主要組分的任何合金的單層或疊層結構。要注意，只要鋁或銅能夠耐受後續步驟中的熱處理溫度，也可將鋁或銅用作這種金屬。鋁或銅優選與高熔點金屬組合，以便避免耐熱問題和腐蝕問題。作為高熔點金屬，可使用鉬、鈦、鉻、鉭、鎢、釹、鈧等。
接著，在閘極電極層601之上形成閘極絕緣層602。閘極絕緣層602可透過電漿CVD法、濺射法等形成。閘極絕緣層602可形成為具有使用選自氧化矽膜、氮化矽膜、氧氮化矽膜、氮氧化矽膜、氧化鋁膜、氮化鋁膜、氧氮化鋁膜、氮氧化鋁膜、氧化鉿膜、氧化鉭膜、氧化鎵膜等的一種或多種膜的單層或疊層結構。
對於本實施例中的氧化物半導體層，使用透過移除雜質形成作為i型或大致i型的氧化物半導體(高度提純的氧化物半導體)的氧化物半導體。這種高度提純的氧化物半導體對介面狀態和介面電荷高度敏感；因此，氧化物半導體層與閘極絕緣層之間的介面具有重要性。出於該原因，與高度提純氧化物半導體接觸的閘極絕緣層需具有高品質。
例如，使用微波(例如具有2.45 GHz的頻率)的高密度電漿CVD是優選的，因為可形成具有高耐壓性的緻密的高質量絕緣層。高度提純的氧化物半導體和高質量的閘極絕緣層彼此接觸，由此介面狀態的數量可減少，從而獲得有利的介面特性。
不言而喻，只要使用的方法能夠形成作為閘極絕緣層的高質量絕緣層，就可採用諸如濺射法、或電漿CVD法的其他成膜方法。此外，絕緣層的膜質量以及與氧化物半導體的介面特性透過絕緣層形成後執行的熱處理得到改善的絕緣層可被形成為閘極絕緣層。在任何情況下，只要膜質量與閘極絕緣層的品質一樣高、可減小與氧化物半導體的介面狀態密度、以及可形成有利介面，就可使用任何閘極絕緣層。
閘極絕緣層602與稍後形成的氧化物半導體層接觸。當氫包含在氧化物半導體中時，電晶體特性受到不利影響；因此，優選閘極絕緣層602不包含氫氣、羥基、和水分。為了在閘極絕緣層602和氧化物半導體膜中包含盡可能少的氫氣、羥基、和水分，優選在濺射裝置的預熱腔中對基板600進行預熱作為氧化物半導體膜形成的預處理，以使吸收到基板600中的諸如氫氣或水分的雜質被移除，基板600上形成有閘極電極層601或者形成有直到(包含)閘極絕緣層602的元件。預熱溫度高於或等於100℃且低於或等於400℃，優選高於或等於150℃且低於或等於300℃。作為設置在預熱腔中的排氣單元，優選有低溫泵。要注意，可省略該預熱處理。此外，在形成絕緣層607前，可用類似方式對基板600進行預熱，其中在該基板600上形成有直到(包含)源電極層605a和漏電極層605b的元件。
接著，在閘極絕緣層602上形成厚度大於或等於2 nm且小於或等於200 nm，優選大於或等於5 nm且小於或等於30 nm的氧化物半導體膜603(參見圖9A)。
氧化物半導體膜603透過將氧化物半導體用作靶的濺射法來形成。可在稀有氣體(例如氬氣)氣氛、氧氣氣氛、或稀有氣體(例如氬氣)和氧氣的混合氣氛下透過濺射法來形成氧化物半導體膜603。
要注意，在透過濺射法形成氧化物半導體膜603之前，優選透過其中引入氬氣並產生電漿的反濺射去除粘附在閘極絕緣層602的表面上的粉末物質(還稱作顆粒或灰塵)。反濺射是指RF電源用於向氬氣氣氛中的基板施加電壓，並在基板附近產生電漿來修整表面的方法。要注意，可使用氮氣氣氛、氦氣氣氛、氧氣氣氛等來替代氬氣氣氛。
用於氧化物半導體膜603的氧化物半導體優選至少包含銦(In)或鋅(Zn)。具體而言，優選包含In和Zn。作為用於減少包含氧化物半導體的電晶體的電特性的變化的穩定劑，優選另外包含鎵(Ga)。優選包含錫(Sn)作為穩定劑。優選包含鉿(Hf)作為穩定劑。優選包含鋁(Al)作為穩定劑。
作為另一種穩定劑，可包含一種或多種鑭系元素，諸如，鑭(La)、鈰(Ce)、鐠(Pr)、釹(Nd)、釤(Sm)、銪(Eu)、釓(Gd)、鋱(Tb)、鏑(Dy)、鈥(Ho)、鉺(Er)、銩(Tm)、鐿(Yb)、或鑥(Lu)。
作為氧化物半導體(例如，氧化銦、氧化錫、氧化鋅)，可使用具有兩組分的金屬氧化物(諸如，基於In-Zn的氧化物、基於Sn-Zn的氧化物、基於Al-Zn的氧化物、基於Zn-Mg的氧化物、基於Sn-Mg的氧化物、基於In-Mg的氧化物、或基於In-Ga的氧化物)，具有三組分的金屬氧化物(諸如，基於In-Ga-Zn的氧化物(還稱作IGZO)、基於In-Al-Zn的氧化物、基於In-Sn-Zn的氧化物、基於Sn-Ga-Zn的氧化物、基於Al-Ga-Zn的氧化物、基於Sn-Al-Zn的氧化物、基於In-Hf-Zn的氧化物、基於In-La-Zn的氧化物、基於In-Ce-Zn的氧化物、基於In-Pr-Zn的氧化物、基於In-Nd-Zn的氧化物、基於In-Sm-Zn的氧化物、基於In-Eu-Zn的氧化物、基於In-Gd-Zn的氧化物、基於In-Tb-Zn的氧化物、基於In-Dy-Zn的氧化物、基於In-Ho-Zn的氧化物、基於In-Er-Zn的氧化物、基於In-Tm-Zn的氧化物、基於In-Yb-Zn的氧化物、或基於In-Lu-Zn的氧化物)，或具有四組分的金屬氧化物(諸如，基於In-Sn-Ga-Zn的氧化物、基於In-Hf-Ga-Zn的氧化物、基於In-Al-Ga-Zn的氧化物、基於In-Sn-Al-Zn的氧化物、基於In-Sn-Hf-Zn的氧化物、或基於In-Hf-Al-Zn的氧化物)。
此處要注意，例如，“基於In-Ga-Zn的氧化物”意味著包含In、Ga和Zn作為主要成分的氧化物，並且對In、Ga和Zn的比率沒有具體限制。基於In-Ga-Zn的氧化物可包含除In、Ga和Zn之外的金屬元素。
替代地，由InMO3(ZnO) m (m>0，且m不是整數)表達的材料可被用作氧化物半導體。要注意，M表示選自Ga、Fe、Mn和Co的一種或多種金屬元素。替代地，由In3SnO5(ZnO) n (n>0，且n是整數)表達的材料可被用作氧化物半導體。
舉例而言，可使用原子比為In：Ga：Zn=1：1：1(=1/3：1/3：1/3)或In：Ga：Zn=2：2：1(=2/5：2/5：1/5)的基於In-Ga-Zn的氧化物，或者其組分接近以上組分的任何氧化物。另選地，可使用原子比為In：Sn：Zn=1：1：1(=1/3：1/3：1/3)、In：Sn：Zn=2：1：3(=1/3：1/6：1/2)、或In：Sn：Zn=2：1：5(=1/4：1/8：5/8)的基於In-Sn-Zn的氧化物，或者其組分接近以上組分的任何氧化物。
然而，組分不限於以上描述的那些，並且可根據必要的半導體特性(諸如遷移率、臨界值電壓、變化等)來使用具有適當組分的材料。為了獲得必要的半導體特性，優選適當地設置載流子濃度、雜質濃度、缺陷密度、金屬元素比氧氣的原子比、原子間的距離、密度等。
舉例而言，可用基於In-Sn-Zn的氧化物相對容易地獲得高遷移率。但是，在使用基於In-Ga-Zn氧化物的情形下，透過減小批量缺陷密度也可提高遷移率。
要注意，舉例而言，表達“包含原子比為In：Ga：Zn=a：b：c(a+b+c=1)的In、Ga和Zn的氧化物的組分接近包含原子比為In：Ga：Zn=A：B：C(A+B+C=1)的In、Ga和Zn的氧化物的組分”意味著a、b和c滿足以下關係：(a-A)2+(b-B)2+(c-C)2 r 2，且例如r可為0.05。相同的表達可應用於其他氧化物。
氧化物半導體可以是單晶體或者是非單晶體。在後者的情況下，氧化物半導體可以是非晶體或者是多晶體。此外，半導體氧化物可具有包括具有結晶度的部分的非晶結構、或具有非非晶結構。
在非晶狀態中的氧化物半導體中，可相對容易地獲得平坦表面，從而當用氧化物半導體製造電晶體時，可減少介面散佈，且可相對容易地獲得相對高的遷移率。
此外，氧化物靶的填充率高於或等於90%且低於或等於100%，優選高於或等於95%且低於或等於99.9%。在使用具有高填充率的金屬氧化物靶的情況下，可形成緻密氧化物半導體膜。
優選將去除了諸如氫氣、水、具有羥基的化合物、或氫化物的雜質的高純度提純氣體用作用於形成氧化物半導體膜603的濺射氣體。
基板支援在保持於減小壓力下的沈積腔中，且基板溫度被設置成高於或等於100℃且低於或等於600℃，優選高於或等於200℃且低於或等於400℃。透過在基板被加熱的狀態下形成氧化物半導體膜，可減少所形成氧化物半導體中包含的雜質濃度。此外，可減少由濺射造成的破壞。可用以下方式在基板600上形成氧化物半導體膜603：在去除沈積腔中殘留的水分的同時向沈積腔引入去除了氫氣和水分的濺射氣體，且使用如上的靶。為了去除殘留在沈積腔中的水分，優選使用諸如低溫泵截留真空泵、離子泵、或鈦昇華泵。排氣單元可以是設置有冷槽的渦輪泵。在用低溫泵排氣的沈積腔中，去除氫原子、包含氫原子的諸如水(H2O)的化合物(優選，還有包含碳原子的化合物)等，由此可減少在沈積腔中形成的氧化物半導體膜中的雜質濃度。
用於濺射法的氣氛可以是稀有氣體(通常是氬氣)氣氛、氧氣氣氛、或稀有氣體和氧氣的混合氣氛等。
作為沈積條件示例，基板與靶之間的距離為100 mm、壓力為0.6 Pa、直流(DC)功率為0.5 kW、且氣氛是氧氣氣氛(氧氣流速的比例是100%)。要注意，優選使用脈衝直流電源，因為可減少在沈積中產生的粉末物質(也稱作顆粒或灰塵)並且膜厚可以是均勻的。
要注意，優選去除例如鹼金屬和鹼土金屬的雜質，鹼金屬諸如有Li或Na，而鹼土金屬諸如有Ca。具體地，包含在氧化物半導體膜中的該雜質的濃度優選為2×1016 /cm3或更低，更優選為1×1015/cm3或更低。那些金屬元素具有低負電性，且易於與氧化物半導體膜中的氧鍵合；因此在氧化物半導體膜中可形成載流子路徑，且氧化物半導體膜可具有較低電阻(n型導電性)。
接著，在第二光微影步驟中，將氧化物半導體膜603處理成島狀氧化物半導體層。可透過噴墨法形成用於形成島狀氧化物半導體層的抗蝕劑掩模。透過噴墨法形成抗蝕劑掩模不需要光掩模；因此可降低製造成本。
在閘極絕緣層602中形成接觸孔的情況下，可在處理氧化物半導體膜603的同時進行形成接觸孔的步驟。
要注意，此處，氧化物半導體膜603的蝕刻可以是乾法蝕刻、濕法蝕刻、或乾法和濕法蝕刻兩者。用於對氧化物半導體膜603進行濕法蝕刻的蝕刻劑的示例是磷酸、乙酸、和硝酸的混合溶液。此外，可使用ITO07N(由KANTO化學公司(KANTO CHEMICAL CO.,INC.)生產)。
作為用於乾法蝕刻的蝕刻氣體，優選使用含氯的氣體(諸如氯氣(Cl2)、三氯化硼(BCl3)、四氯化矽(SiCl4)或四氯化碳(CCl4)的氯基氣體)。替代地，可使用含氟氣體(諸如四氟化碳(CF4)、六氟化硫(SF6)、三氟化氮(NF3)或三氟甲烷(CHF3)的氟基氣體)、溴化氫(HBr)、氧氣(O2)、添加了諸如氦氣(He)或氬氣(Ar)的稀有氣體的這些氣體中的任一種等。
作為乾法蝕刻方法，可使用平行板反應離子蝕刻(RIE)法或感應耦合電漿(ICP)蝕刻法。為了將氧化物半導體膜蝕刻成期望形狀，可適當地調節蝕刻條件(諸如向線圈狀電極施加的功率的量、向基板側上的電極施加的功率的量、或基板側面上電極的溫度)。
接著，將島狀氧化物半導體層進行第一熱處理。可透過第一熱處理來對氧化物半導體層進行脫水或脫氫。第一熱處理的溫度高於或等於250℃且低於或等於750℃，或者高於或等於400℃且低於基板的應變點。例如，可在500℃下進行熱處理大致長於或等於3分鐘且短於或等於6分鐘的時間。當RTA方法用於熱處理時，可在短時間內進行脫水或脫氫處理；因此，可在比玻璃基板的應變點高的溫度下進行該處理。
在此，基板被引入到作為一種熱處理裝置的電爐中，且在氮氣氣氛中在450℃下對氧化物半導體層進行1小時的熱處理，然後在不將氧化物半導體層暴露於空氣中的情況下冷卻該基板，從而避免水和氫氣進入氧化物半導體層中。透過該方式獲得氧化物半導體層604(參見圖9B)。
此外，熱處理裝置不限於電爐，且可使用對要透過來自諸如電阻加熱元件的加熱元件的熱傳導或熱輻射處理的物件進行加熱的裝置。例如，可使用諸如氣體快速熱退火(GRTA)裝置或燈快速熱退火(LRTA)裝置之類的快速熱退火(RTA)裝置。LRTA裝置是用於對要透過從諸如鹵素燈、鹵化金屬燈、氙弧燈、碳弧燈、高壓鈉燈、或高壓汞燈之類的燈發射的光(電磁波)輻射來處理的物件進行加熱的裝置。GRTA裝置是用於使用高溫氣體來進行熱處理的裝置。作為高溫氣體，可使用不與要透過熱處理處理的物件發生反應的、諸如氮氣或如氬氣的稀有氣體等的惰性氣體。
例如，作為第一熱處理可執行GRTA，在GRTA中基板移動至被加熱到高達650℃-700℃的溫度的惰性氣體中，加熱數分鐘，然後從加熱至高溫的惰性氣體中移出。
要注意，在第一熱處理中，優選氮氣或諸如氦氣、氖氣或氬氣等稀有氣體中不包含水、氫氣等。向熱處理裝置中引入的氮氣或諸如氦氣、氖氣或氬氣的稀有氣體的純度優選為6N(99.9999%)或更高，更優選為7N(99.99999%)或更高(即，雜質濃度優選為1 ppm或更低，更優選為0.1 ppm或更低)。
在透過第一熱處理加熱該氧化物半導體層後，可向同一爐中引入高純度氧氣氣體、高純度N2O氣體或極乾空氣(在透過使用腔衰蕩雷射譜(CRDS)系統的露點儀來進行測量的情況下，水分含量小於或等於20 ppm(-55℃下轉換成露點)，優選小於或等於1 ppm，更優選小於或等於10 ppb)。優選氧氣和N2O氣體不包含水、氫氣等。引入到熱處理裝置中的氧氣或N2O氣體的純度優選為6N或更高、更優選為7N或更高(即，氧氣氣體或N2O氣體中雜質的濃度優選為1 ppm或更低、更優選為0.1 ppm或更低)。透過氧氣或N2O氣體的作用來供應作為氧化物半導體的主要成分、由於透過脫水或脫氫的去除雜質的步驟而減少的氧氣，由此提高了氧化物半導體層的純度並使氧化物半導體層成為電i型(本征)。
也可在將氧化物半導體膜603處理成島狀氧化物半導體層之前，對氧化物半導體膜603進行氧化物半導體層的第一熱處理。在該情況下，在第一熱處理後從加熱裝置取出基板，然後進行光微影步驟。
要注意，只要第一熱處理是在形成氧化物半導體層後進行的，則第一熱處理可在以下定時中的任一定時進行，而對以上定時沒有限制：在氧化物半導體層上形成源極電極層和汲極電極層後；以及在源極電極層和汲極電極層上形成絕緣層後。
在閘極絕緣層602中形成接觸孔的情況下，可在對氧化物半導體膜603執行熱處理之前或之後進行形成接觸孔的步驟。
透過以上步驟，可減少島狀氧化物半導體層中的氫濃度並可使島狀氧化物半導體層高度提純。相應地，可使氧化物半導體層的電特性穩定。此外，可在低於或等於基板600的玻璃轉變溫度的溫度下透過熱處理形成具有極低載流子密度和寬帶隙的氧化物半導體膜。因此，可使用大尺寸基板來製造電晶體，從而可提高生產率。此外，透過使用氫濃度減小且純度升高的氧化物半導體，有可能製造具有高耐壓性和極低截止狀態電流的電晶體。可在形成氧化物半導體膜後的任一時間進行以上熱處理。
要注意，在對氧化物半導體膜進行加熱的情況下，在一些情形下，取決於氧化物半導體膜的材料或加熱條件，在氧化物半導體膜的表面上形成板狀晶體。板狀晶體優選為與氧化物半導體膜的表面垂直地c軸對準的單晶。要注意，當氧化物半導體膜下的閘極絕緣層602的表面不均勻時，會形成多晶板狀晶體。因此，氧化物半導體膜的基底表面優選盡可能平坦。
即使在將氧化物、氮化物、金屬等的任一種用作基底成分的材料時，作為氧化物半導體膜，具有大厚度晶體區(單晶區，即與膜表面垂直地c軸對準的晶體區)的氧化物半導體，可透過進行兩次沈積和兩次熱處理來形成。例如，形成厚度大於或等於3 nm且小於或等於15 nm的第一氧化物半導體膜，然後在具有氮氣、氧氣、稀有氣體或乾空氣的氣氛中在高於或等於450℃且低於或等於850℃、優選高於或等於550℃且低於或等於750℃的溫度下進行第一熱處理，由此形成第一氧化物半導體膜，該第一氧化物半導體膜在包括表面的區域中包含晶體區(包括板狀晶體)。然後，形成厚度比第一氧化物半導體膜的厚度大的第二氧化物半導體膜，且在高於或等於450℃且低於或等於850℃、優選高於或等於600℃且低於或等於700℃的溫度下進行第二熱處理，以使透過將第一氧化物半導體膜用作晶體成長的種晶向上進行晶體成長，且整個第二氧化物半導體膜被結晶化。透過該方式，可形成具有大厚度晶體區的氧化物半導體膜。
接著，在閘極絕緣層602和氧化物半導體層604上形成要成為源極電極層和汲極電極層的導電膜(包括與源極電極層和汲極電極層形成在同一層上的佈線)。作為用作源極電極層和汲極電極層的導電膜，例如可使用包含選自Al、Cr、Cu、Ta、Ti、Mo和W的元素的金屬膜，包含任何這些元素作為成分的合金膜，包含任何這些元素作為成分的金屬氮化物膜(氮化鈦膜、氮化鉬膜、或氮化鎢膜)等。此外，為了避免耐熱問題和腐蝕問題，可使用一種結構，在該結構中諸如Al或Cu的金屬膜在底側和頂側的一個或兩者上具有由諸如Ti、Mo、Cr、Ta、Nd、Sc或Y的高熔點金屬形成的膜，或者具有這些金屬的金屬氮化物膜(氮化鈦膜、氮化鉬膜、或氮化鎢膜)。
此外，導電膜可具有單層結構或包含兩層或更多層的疊層結構。舉例而言，可提供：包含矽的鋁膜的單層結構；在鋁膜上層疊鈦膜的兩層結構；鈦膜、鋁膜和鈦膜以該順序層疊的三層結構等。
替代地，可使用導電金屬氧化物形成導電膜。作為導電金屬氧化物，可使用氧化銦、氧化錫、氧化鋅、氧化銦和氧化錫的混合氧化物、氧化銦和氧化鋅的混合氧化物、或者包含矽或氧化矽的任何導電金屬氧化物材料。
要注意，在形成導電膜後進行熱處理的情況下，該導電膜優選具有足以耐受熱處理的耐熱性。
接著，在第三光微影步驟中，在導電膜上形成抗蝕劑掩模，且進行選擇性蝕刻來形成源極電極層605a和汲極電極層605b，且然後移除抗蝕劑掩模(參見圖9C)。
可使用紫外光、KrF雷射或ArF雷射來執行第三光微影步驟中的形成抗蝕劑掩模時的曝光。稍後完成的電晶體的通道長度L根據在氧化物半導體層604上彼此相鄰的源極電極層與汲極電極層的下邊緣部之間的距離來確定。在通道長度L小於25 nm的情況下，優選使用具有極短(數奈米至數十奈米)波長的紫外光來進行在第三光微影步驟中用於形成抗蝕劑掩模的曝光。在使用遠紫外光的曝光中，解析度高且聚焦深度大。因此，稍後完成的電晶體的通道長度L可大於或等於10 nm且小於或等於1000 nm，從而可加快電路的工作速度。
要注意，優選將蝕刻條件優化成在蝕刻導電膜時氧化物半導體層604不被蝕刻且不被分割。但是，難以獲得只蝕刻導電膜而氧化物半導體層604根本不被蝕刻的條件。在一些情況下，在蝕刻導電膜時，氧化物半導體層604的一部分被蝕刻成具有槽部(凹部)的氧化物半導體層。
在本實施例中，Ti膜被用作導電膜，而基於In-Ga-Zn-O的氧化物半導體被用作氧化物半導體層604；因此，將氨雙氧水混合物(氨、水和過氧化氫的混合溶液)用作蝕刻劑。當氨雙氧水混合物被用作蝕刻劑時，可選擇性地蝕刻導電膜。
接著透過使用諸如N2O、N2或Ar的氣體的電漿處理，去除吸收到氧化物半導體層的暴露部分的表面的水或類似物。也可使用氧氣和氬氣的混合氣體進行電漿處理。在進行電漿處理的情況下，順序地形成與部分的氧化物半導體層604接觸的用作保護絕緣膜的絕緣層607而不用將基板暴露到空氣中。
絕緣層607優選包含盡可能少的諸如水分、氫氣的雜質，且可使用單層絕緣膜或層疊的多層絕緣膜來形成。此外，可透過適當地使用諸如濺射法的使諸如水和氫氣的雜質不進入絕緣層607的方法形成具有至少1 nm厚度的絕緣層607。當氫被包含在絕緣層607中時，造成氫氣進入氧化物半導體層或透過氫氣析取氧化物半導體的氧氣，由此氧化物半導體層的背通道可能具有較低電阻(n型導電性)且因此可形成寄生通道。因此，採用不使用氫氣以使絕緣層607盡可能不包含氫氣的形成方法具有重要意義。
例如，可形成具有以下結構的絕緣膜：透過濺射法形成的100 nm厚的氧化鋁膜層疊在由濺射法形成的200 nm厚的氧化鎵膜上。成膜中的基板溫度可能高於或等於室溫且低於或等於300℃。此外，絕緣膜優選包括超過化學計量比的許多氧，更優選包括大於化學計量比的1倍且小於2倍的氧。這樣，絕緣膜包含過量氧，以使得氧被供應到與島狀氧化物半導體層的介面；因此可減少缺氧。
在本實施例中，透過濺射法形成厚度為200 nm的氧化矽膜作為絕緣層607。成膜中的基板溫度可能高於或等於室溫且低於或等於300℃，而在該實施例中為100℃。可在稀有氣體(通常為氬氣)氣氛下、氧氣氣氛下、或稀有氣體和氧氣的混合氣氛下透過濺射法來形成氧化物半導體膜。作為靶，可使用氧化矽靶或矽靶。例如，可在包含氧氣的氣氛下透過濺射法使用矽靶來形成氧化矽膜。作為形成為與氧化物半導體層接觸的絕緣層607中的膜，優選使用不包含諸如水分、氫離子及OH-基的雜質並防止這些雜質從外部進入的無機絕緣膜。通常，可使用氧化矽膜、氧氮化矽膜、氧化鋁膜、氧氮化矽膜等。
絕緣層607優選具有使用具有高阻擋性的材料的疊層結構。例如，氮化矽膜、氮氧化矽膜、氮化鋁膜、氮氧化鋁膜、氧化鋁膜、氧化鎵膜等可被用作具有高阻擋性的絕緣膜。透過使用具有高阻擋性的絕緣膜，可防止諸如水分或氫氣的雜質進入島狀氧化物半導體層、閘極絕緣層、或島狀氧化物半導體層與另一絕緣層和其鄰近處之間的介面。
作為形成氧化物半導體膜603的情形，優選使用截留真空泵(諸如低溫泵)以便去除絕緣層607的沈積腔中殘留的水分。當在使用低溫泵排氣的沈積腔中形成絕緣層607時，可減少包含在絕緣層607中的雜質濃度。作為用於去除殘留在絕緣層607的沈積腔中的水分的排氣單元，可使用設置有冷槽的渦輪泵。
作為絕緣層607的形成過程中所使用的濺射氣體，優選使用去除了諸如氫氣、水、具有羥基的化合物、或氫化物等雜質的高純度氣體。
要注意，可在形成絕緣層607後進行第二熱處理。可在具有氮氣、極幹空氣或稀有氣體(諸如氬氣或氦氣)的氣氛下，優選在高於或等於200℃且低於或等於400℃，例如高於或等於250℃且低於或等於350℃的溫度下進行該熱處理。氣體中的水含量優選為20 ppm或更低，更優選為1 ppm或更低，且再優選為10 ppb或更低。例如，在氮氣氣氛下、在250℃下執行一小時的熱處理。替代地，可在高溫下用與第一熱處理一樣短的時間進行RTA熱處理。即使第一熱處理造成島狀氧化物半導體層中的缺氧，透過在設置包含氧的絕緣層607後進行熱處理，氧從絕緣層607供給到島狀氧化物半導體層中。透過將氧供應到島狀氧化物半導體層中，在島狀氧化物半導體層中減少作為供體的缺氧，並且可滿足化學計量比。因此，可使島狀氧化物半導體層變成大致i型，且可減小歸因於缺氧的電晶體的電特性變化，這改善了電特性。只要在形成絕緣層607後進行，則對第二熱處理的定時沒有具體限制，且第二熱處理可由諸如形成樹脂膜中的熱處理或減小透光導電膜電阻的熱處理等另一步驟來替代，透過這些可使島狀氧化物半導體層成為大致i型而不增加步驟。
此外，透過使島狀氧化物半導體層經歷氧氣氣氛中的熱處理以使氧被添加到氧化物半導體，可減少島狀氧化物半導體層中的作為供體的缺氧。熱處理的溫度例如高於或等於100℃且低於350℃，優選高於或等於150℃且低於250℃。優選用於氧氣氣氛中的熱處理的氧氣不包含水、氫氣等。引入到熱處理裝置中的氧氣的純度優選為6N(99.9999%)或更高、更優選為7N(99.99999%)或更高(即，氧氣中雜質的濃度優選為1 ppm或更低、更優選為0.1 ppm或更低)。
在本實施例中，在惰性氣體氣氛下或氧氣氣體氣氛下進行第二熱處理(優選在高於或等於200℃且低於或等於400℃，例如高於或等於250℃且低於或等於350℃的溫度下)。例如，在氮氣氣氛下、在250℃下執行一小時的第二熱處理。在第二熱處理中，部分的氧化物半導體層(通道形成區)在與絕緣層607接觸的情況下被加熱。
透過以上步驟，對氧化物半導體膜進行第一熱處理，以使有意地從氧化物半導體層中去除諸如氫氣、水分、羥基、或氫化物(還稱作氫化合物)，且可透過第二熱處理步驟供應作為氧化物半導體的主要成分之一的、在去除雜質的步驟中被減少的氧。因此，氧化物半導體層被高度提純成電i型(本徵)氧化物半導體。
當具有大量缺陷的氧化矽層被用作絕緣層607時，被包含在氧化物半導體層中的諸如氫氣、水分、羥基或氫化物的雜質透過在形成氧化矽層後進行的熱處理擴散到氧化矽層，以使氧化物半導體層中的雜質進一步被減少。
當包含過量氧的氧化矽層被用作絕緣層607的情況下，在形成絕緣層607後進行的熱處理具有將絕緣層607中的氧移動至氧化物半導體層604中的效果，從而改善氧化物半導體層604的氧濃度並高度提純氧化物半導體層604。
透過以上步驟，形成電晶體610(參見圖9D)。
電晶體610具有底閘結構且包括：閘極電極層601；閘極電極層601上的閘極絕緣層602；島狀氧化物半導體層604，其位於閘極絕緣層602上且與閘極電極層601交疊；以及源極電極層605a和汲極電極層605b，它們是形成在島狀氧化物半導體層604上的一對電極層。
要注意，透過在絕緣層607上形成導電膜且之後圖案化該導電膜，可在與島狀氧化物半導體層交疊的位置中形成背閘極電極。在形成背閘極電極的情況下，優選形成絕緣層來覆蓋背閘極電極。可使用與閘極電極或任何導電層的材料和結構相似的材料和結構來形成背閘極電極。
背閘極電極的厚度設置成10 nm至400 nm，優選為100 nm至200 nm。例如，背閘極電極可用以下方式形成：形成導電膜，該導電膜中層疊有鈦膜、鋁膜和鈦膜；然後透過光微影法等形成抗蝕劑掩模，並透過蝕刻移除不需要的部分以使導電膜被處理成(圖案化成)期望形狀。背閘極電極還起到遮光膜的作用，由此可減少諸如負偏置溫度應變光降解的電晶體的光降解，且可提高可靠性。
可附加地在絕緣層607上形成保護絕緣層609。作為保護絕緣層609，例如，可透過RF濺射法形成氮化矽膜。由於RF濺射法具有高生產率，優選將其用作保護絕緣層的形成方法。作為保護絕緣層，優選使用不包含諸如水分的雜質並阻擋雜質從外部進入的無機絕緣膜；例如，可使用氮化矽膜、氮化鋁膜等。在本實施例中，使用氮化矽膜形成保護絕緣層609(參見圖9E)。
在本實施例中，透過將其上形成有直到(包含)絕緣層607的元件的基板600加熱至100℃至400℃的溫度，引入包含去除了氫氣和水的高純度氮氣的濺射氣體，並將矽半導體用作靶來形成作為保護絕緣層609的氮化矽膜。同樣在該情況下，優選在形成保護絕緣層609時去除處理腔中殘留的水分，與絕緣層607的情形一樣。
在形成保護絕緣層後，可在高於或等於100℃且低於或等於200℃的溫度下、在空氣中進一步進行熱處理達長於或等於1小時且短於或等於30小時的時間。可在固定加熱溫度下進行該熱處理。替代地，可重復多次地進行加熱溫度的以下改變：加熱溫度從室溫上升到高於或等於100℃且低於或等於200℃的溫度，然後再下降到室溫。
本實施例中描述的電晶體表徵為截止狀態中的漏電流極低。透過將這種電晶體應用到如以上實施例中所描述的參考電壓生成電路的啟動電路，可防止在儲存節點中保持的電壓受到歸因於電晶體漏電流的電壓降的影響，且可長時間保持該電壓。
可透過適當地結合本說明書中描述的其他實施例的任一個來實現本實施例。
(實施例6)
在半導體層中包含氧化物半導體的電晶體可具有各種模式。在本實施例中，將參考圖10-10D描述具有與實施例5的電晶體610的結構不同的結構的電晶體示例。要注意，可如以上實施例地形成與以上實施例中的部分相同的部分或具有相似功能的部分，且可如以上實施例地進行與以上實施例中的步驟相同的步驟或相似的步驟；因此，在本實施例中不重復該描述。此外，相同部分的具體描述被省略。
圖10A所示的電晶體620是閘極形成在半導體層下方(相對於在基板側而言)的底閘電晶體。
電晶體620具有底閘結構且包括：閘極電極層601；閘極電極層601上的閘極絕緣層602；源極電極層605a和汲極電極層605b，它們是形成在閘極絕緣層602上的一對電極層；以及島狀氧化物半導體層604，其與源極電極層605a、汲極電極層605b、以及閘極絕緣層602接觸，並與閘極電極層601交疊。
圖10B所示的電晶體630是在相對於氧化物半導體層的背通道側(與閘極電極相反的側)上設置通道保護層的底閘結構示例。在使用通道保護層的情況下，可抑制在蝕刻源極電極和汲極電極時對氧化物半導體層造成的破壞。
電晶體630具有通道保護底閘結構且包括：閘極電極層601；閘極電極層601上的閘極絕緣層602；島狀氧化物半導體層604，其在閘極絕緣層602之上且與閘極絕緣層601交疊；通道保護層627，其與氧化物半導體層604接觸，且與氧化物半導體層604的形成有通道的區域交疊；以及源極電極層605a和汲極電極層605b，它們是形成在氧化物半導體層604上的一對電極層。
圖10C所示的電晶體640是頂閘電晶體的一個示例。
電晶體640是頂閘電晶體，包括：基底絕緣層637；島狀半導體層604，其在基底絕緣層637之上；源極電極層605a和汲極電極層605b，它們是與氧化物半導體層604接觸的一對電極層；閘極絕緣層602，其與氧化物半導體層604中的介於源極電極層605a和汲極電極層605b之間的通道形成區接觸；以及閘極電極層601，其在閘極絕緣層602之上並與氧化物半導體層604中的通道形成區交疊。
要注意，電晶體640可包括分別經由形成在閘極絕緣層602中的接觸孔連接至源極電極層605a和汲極電極層605b的源極佈線層636a和汲極佈線層636b。
圖10D所示電晶體650是具有不同於電晶體640的結構的頂閘電晶體的一個示例。
電晶體650是頂閘電晶體，包括：基底絕緣層637；源極電極層605a和汲極電極層605b，它們是基底絕緣層637之上的一對電極層；氧化物半導體層604，其填充源極電極層605a和汲極電極層605b之間的縫隙；閘極絕緣層602，其在源極電極層605a、汲極電極層605b及氧化物半導體層604之上；以及閘極電極層601，其在閘極絕緣層602之上且與氧化物半導體層604的形成有通道的區域交疊。
要注意，與以上情形一樣，電晶體650可包括分別經由形成在閘極絕緣層602中的接觸孔連接至源極電極層605a和汲極電極層605b的源極佈線層636a和汲極佈線層636b。
儘管未圖示，在具有頂閘結構的電晶體640或電晶體650中，第二閘極電極層(也稱作背閘極電極層)可形成在基板與基底絕緣層之間來與氧化物半導體層604中的通道形成區交疊。在該情況下，兩個閘極電極層中的一個可被稱作第一閘極電極層，而另一個可被稱作背閘極電極。第一閘極電極層和背閘極電極層可彼此電連接以起到一個電極的作用。
透過改變背閘極電極層的電壓，可改變電晶體的臨界值電壓。背閘極電極層可以是電絕緣的，即，處於浮動狀態、接收電壓、或接收諸如接地電壓的固定電壓或公共電壓。透過控制向背閘極電極層施加的電壓位準，可控制電晶體的臨界值電壓。
在頂閘結構中，當用背閘極電極層覆蓋氧化物半導體層604時，可防止來自背閘極電極層一側的光進入氧化物半導體層604。因此，可防止氧化物半導體層604的光降解，且可防止電晶體的諸如臨界值電壓偏移等特性劣化。
以上電晶體的每一個可具有極低的截止狀態電流。透過將這種電晶體應用到參考電壓生成電路的啟動電路，像以上實施例中所描述的啟動電路，可防止在儲存節點中保持的電壓受到歸因於電晶體漏電流的電壓降的影響，且可長時間保持該電壓。
可透過適當地結合本說明書中描述的其他實施例的任一個來實現本實施例。
(實施例7)
在本實施例中，將描述計算電晶體的截止狀態電流的示例。
首先，將參考圖13描述用於計算截止狀態電流的特性評估用電路的配置。在本實施例中，特性評估用電路包括彼此並聯連接的多個測量系統801。具體地，圖13示出其中8個測量系統801並聯連接的特性評估用電路的示例。
測量系統801包括電晶體811、電晶體812、電容器813、電晶體814、以及電晶體815。
電晶體811是注入雷荷用電晶體。電晶體811的第一端子連接至供應有電位V1的節點，而電晶體811的第二端子連接至電晶體812的第一端子。電晶體811的閘極電極連接至供應有電位Vext_a的節點。
電晶體812是漏電流評估用電晶體。要注意，本實施例中的漏電流意味著包含電晶體截止狀態電流的漏電流。電晶體812的第一端子連接至電晶體811的第二端子，而電晶體812的第二端子連接至供應有電位V2的節點。電晶體812的閘極電極連接至供應有電位Vext_b的節點。
電容器813的第一電極連接至電晶體811的第二端子和電晶體812的第一端子。電容器813的第二電極連接至供應有電位V2的節點。
電晶體814的第一端子連接至供應有電位V3的節點，而電晶體814的第二端子連接至電晶體815的第一端子。電晶體814的閘極電極連接至電晶體811的第二端子、電晶體812的第一端子、以及電容器813的第一電極。要注意，與電晶體814的閘極電極連接的部分被稱作節點A。
電晶體815的第一端子連接至電晶體814的第二端子，而電晶體815的第二端子連接至供應有電位V4的節點。電晶體815的閘極電極連接至供應有電位Vext_c的節點。
測量系統801輸出一節點的電位作為輸出信號電位Vout，該節點與電晶體814的第二端子和電晶體815的第一端子連接。
在本實施例中，用作電晶體811的電晶體如下：該電晶體在主動層中包含氧化物半導體，並包括包含在主動層中且通道長度L為10 μm、通道寬度W為10 μm的通道形成區。
要注意，通道形成區對應於半導體膜的一區域，該通道形成區存在於源極電極和汲極電極之間並與閘極電極交疊，其中該通道形成區與閘極電極之間置有閘極絕緣膜。
作為電晶體814和電晶體815的每一個所使用的電晶體如下：該電晶體在主動層中包含氧化物半導體，並包括包含在主動層中且通道長度L為3 μm、通道寬度W為100 μm的通道形成區。
作為電晶體812，使用在主動層中包含氧化物半導體的底閘電晶體。在該電晶體中，源極電極和汲極電極與主動層的上部接觸，未設置其中源極電極和汲極電極與閘極電極接觸的區域，且設置寬度為1 μm的偏置區。設置偏置區可減小寄生電容。作為電晶體812，使用包含在主動層中的通道形成區具有以下表1中的條件1-6中記錄的各種尺寸的電晶體。
在測量系統801中不設置注入電荷用電晶體811的情況下，在向電容器813注入電荷時，用於漏電流評估的電晶體812不需要被導通。在該情況下，如果用於漏電流評估的電晶體812是需要長時間從導通狀態變成穩定截止狀態的元件，測量將需要長時間。如圖13所示，在測量系統801中獨立地設置注入電荷用電晶體811和漏電流評估用電晶體812，由此在注入電荷時，可將漏電流評估用電晶體812總是保持成處於截止狀態。因此，可縮短測量所需時間。
此外，透過在測量系統801中獨立地設置注入電荷用電晶體811和漏電流評估用電晶體812，這些電晶體的每一個可具有適當尺寸。此外，透過使評估漏電流用電晶體812的通道寬度W大於注入電荷用電晶體811的通道寬度，可使除漏電流評估用電晶體812的漏電流外的特性評估用電路內部的漏電流相對低。結果，可高精度地測量漏電流評估用電晶體812的漏電流。此外，由於不需要在注入電荷時導通漏電流評估用電晶體812，可防止由通道形成區中的流入節點A的部分電荷造成的節點A的電位波動影響。
另一方面，透過使注入電荷用電晶體811的通道寬度W小於漏電流評估用電晶體812的通道寬度，可使注入電荷用電晶體811的漏電流相對低。此外，由通道形成區中的流入節點A的部分電荷造成的節點A的電位波動在注入電荷時幾乎沒有影響。
另外，透過如圖13所示地並聯連接多個測量系統801，可較精確地計算特性評估用電路的漏電流。
接著，將描述使用圖13所示特性評估用電路的用於計算電晶體截止狀態電流的具體方法。
首先，將參考圖14描述用於測量圖13所示特性評估用電路的漏電流的方法。圖14是示出使用圖13所示特性評估用電流的用於測量漏電流的方法的時序圖。
在使用圖13所示特性評估用電路的用於測量漏電流的方法中，提供寫入周期和保持周期。將在下文中描述各周期的操作。要注意，在寫入周期和保持周期兩者中，電位V2和電位V4均設置成0 V、電位V3設置成5 V、而電位Vext_c設置成0.5 V。
首先，在寫入周期中，電位Vext_b設置成電位VL(-3 V)，在該情況下電晶體812截止。電位V1設置成寫入電位Vw，且之後電位Vext_a設置成電位VH(5 V)，在該情況下電晶體811在一定周期內處於導通狀態。用以上方式，電荷積聚在節點A中，且節點A的電位變為等於寫入電位Vw。然後，電位Vext_a設置成電位VL，在該情況下電晶體811截止。之後，電位V1設置成電位VSS(0 V)。
接著，在保持周期中，測量由保持在節點A中的電荷量改變所造成的節點A的電位改變量。可根據電位改變量來計算在電晶體812的源極電極和汲極電極之間流動的電流值。以該方式，可進行節點A中電荷的積聚以及節點A的電位改變量的測量。
可重復進行節點A中電荷的積聚以及節點A的電位改變量的測量(也稱作積聚及測量操作)。首先，重復15次的第一積聚及測量操作。在第一積聚及測量操作中，在寫入周期中輸入5V電位作為寫入電位Vw，並在保持周期中保持1小時。接著，重復2次的第二積聚及測量操作。在第二積聚及測量操作中，在寫入周期中輸入3.5V電位作為寫入電位Vw，並在保持周期中保持50小時。然後，進行1次的第三積聚及測量操作。在第三積聚及測量操作中，在寫入周期中輸入4.5V電位作為寫入電位Vw，並在保持周期中保持10小時。透過重復積聚及測量操作，可確認所測量的電流值為穩定狀態中的值。換言之，有可能從流經節點A的電流IA中去除瞬態電流(測量開始後隨時間減小的電流)。因此，可較精確地測量漏電流。
一般而言，可透過以下等式用輸出信號的電位Vout的函數來表達節點A的電位VA。
[公式1]V A =F(Vout)
可使用節點A的電位VA、連接至節點A的電容CA、以及常數(const)透過以下等式來表達節點A的電荷QA。連接至節點A的電容CA是電容器813的電容和電容器813的電容之外的其他電容之和。
[公式2]Q A =C A V A +const
節點A的電流IA是流入節點A中的電荷(或者從節點A流出的電荷)的時間導數；因此，由以下等式表達節點A的電流IA。
例如，△t約為54000秒。節點A的電流IA可使用連接至節點A的電容CA和輸出信號的電位Vout來計算，且可相應地獲得特性評估用電路的漏電流。
接著，示出透過使用以上特性評估用電路的測量方法所得的輸出信號的電位Vout的測量結果，並示出根據這些測量結果計算的特性評估用電路的漏電流的值。
圖15示出條件4、條件5和條件6下的輸出信號的電位Vout與測量(第二積聚及測量操作)中的流逝時間Time之間的關係作為示例。圖16示出測量中流逝的時間Time與根據測量值計算的漏電流之間的關係。發現測量開始後輸出信號的電位Vout波動，且獲得穩定狀態所需時間為10小時或更長。
圖17示出條件1-6下的節點A的電位與漏電流之間的關係，這是根據測量值來估計的。在圖17中，例如，在條件4下，當節點A的電位為3.0 V時，漏電流為28 yA/μm。因為漏電流包含電晶體812的截止狀態電流，所以電晶體812的截止狀態電流可被認為是28 yA/μm或更低。
如上所述，使用包含高度提純的氧化物半導體層作為通道形成層的電晶體的特性評估用電路的漏電流充分低，這意味著電晶體的截止狀態電路充分低。
透過將這種電晶體應用到參考電壓生成電路的啟動電路，像以上實施例中所描述的啟動電路，可防止在儲存節點中保持的電壓受到歸因於電晶體漏電流的電壓降的影響，且可長時間保持該電壓。
可透過適當地結合本說明書中描述的其他實施例的任一個來實現本實施例。
示例1
在本示例中，將描述啟動時間的計算，啟動時間是輸入功率到輸出電壓穩定的周期，該計算在與習知啟動電路連接的參考電壓生成電路上以及與根據本發明的一個實施例的啟動電路連接的參考電壓生成電路上進行。另外，將示出比較結果。
圖11A是與具有習知配置的啟動電路701連接的β倍增自偏壓參考電壓生成電路的電路圖，且在其上進行本示例的計算。啟動電路701具有與本說明書中描述的圖8的啟動電路501的配置相似的配置，因此省去其描述。
參考電壓生成電路702具有與實施例4中描述的參考電壓生成電路302相同的配置，因此省略其說明。要注意，在本示例中，10 pF的負載電容器731連接至參考電壓生成電路702作為輸出負載。
圖11B是示出根據本發明的一個實施例的啟動電路751連接至參考電壓生成電路702的配置的電路圖，且在其上進行本示例的計算。包含在啟動電路751中的兩個電晶體(電晶體741a和電晶體471b)各自的源極和汲極中的一個連接至電容器(電容器743a或電容器743b)，由此所給予的電壓可被保持在電晶體與電容器之間的節點中。兩個電晶體的閘極連接至功率輸入部VDD，且電晶體取決於電源電壓導通或截止。要注意，在本示例中，基於啟動電路751中的兩個電容器各自的電容為200 pF的假設而進行計算。
圖11中的參考電壓生成電路702具有與圖11B中的配置相同的配置。
在本示例中，基於n通道電晶體的臨界值電壓為0.35 V且p通道電晶體的臨界值電壓為-0.35 V的假設進行該計算。
接著，將描述其計算與結果。
在使用圖11A和圖11B所示電路的情況下，計算向功率輸入部VDD施加電源電壓的時刻到參考電壓生成電路702的輸出部OUT的電壓穩定的時刻的周期的長度。
在時刻0.5 μs向功率輸入部VDD施加1.7 V的電源電壓，並計算施加電源電壓之前和之後的輸出部OUT的電壓。
要注意，在圖11B中的電路上，基於在施加電源電壓的時刻5 μs之前，預先在連接至電晶體741a和電晶體741b的儲存節點中保持處於穩定平衡狀態中的輸入節點的電壓的假設進行計算。具體地，預先在連接至電晶體741a的儲存節點中保持1.29 V的電壓，且預先在連接至電晶體741b的儲存節點中保持0.37 V的電壓。
圖12示出計算結果。出於清楚起見，使用透過每次輸出部OUT的電壓除以作為穩定平衡狀態中的電壓的電壓Vref獲得的電壓。在圖12中，水平軸表示時間，而垂直軸表示輸出部OUT的電壓除以Vref所獲得的電壓。在曲線圖中，由實線表示的曲線762示出使用圖11B中的本發明的一個實施例的配置的情形下的計算結果，而由虛線表示的曲線761示出使用圖11A中的習知配置的情形下的結果。
從表示習知配置的計算結果的曲線761，觀察到從輸入功率的時刻5 μs處電壓逐漸升高，然後跳變至作為穩定平衡狀態中電壓的電壓Vref的約120%的電壓。此後，電壓逐漸降低至穩定平衡狀態中的電壓Vref，並在輸入功率後的約15 μs後的時刻20 μs處達到穩定平衡狀態中的電壓左右。
另一方面，從表示本發明的一個實施例的配置的計算結果的曲線762，觀察到在輸入功率的時刻5 μs後電壓即時升高至作為穩定平衡狀態中的電壓的電壓Vref，且沒有跳變。輸入功率到參考電壓生成電路達到穩定平衡狀態的時刻的周期的長度短於1 μs，這大致是習知配置的結果的1/15。
如上所述，可確認，當使用如圖11B中的電壓保持在電晶體和電容器之間的儲存節點中的啟動電路時，與使用習知啟動電路的情形相比，參考電壓生成電路達到穩定平衡狀態所需時間顯著縮短。
501．．．啟動電路
511．．．電晶體
512．．．電晶體
513．．．電晶體
502．．．參考電壓生成電路
521．．．電晶體
522．．．電晶體
523．．．電晶體
524．．．電晶體
525．．．電阻器
531．．．負載電容
101．．．啟動電路
102．．．參考電壓生成電路
103．．．負載電路
111．．．電晶體
113．．．電容器
115．．．控制電路
201．．．啟動電路
202．．．參考電壓生成電路
203．．．負載電路
215．．．控制電路
211．．．電晶體
213．．．電容器
302．．．參考電壓生成電路
321．．．電晶體
322．．．電晶體
323．．．電晶體
324．．．電晶體
325．．．電阻器
351．．．啟動電路
365．．．控制電路
367．．．電晶體
401．．．啟動電路
411．．．電晶體
413．．．電容器
415．．．控制電路
402．．．參考電壓生成電路
421．．．電阻器
422．．．電阻器
423．．．電阻器
424．．．二極體
425．．．二極體
426．．．運算放大器
431．．．負載電容器
610．．．電晶體
600．．．基板
601．．．閘極電極層
602．．．閘極絕緣層
605a．．．源極電極層
605b．．．汲極電極層
607．．．絕緣層
603．．．氧化物半導體膜
604．．．氧化物半導體層
609．．．保護絕緣層
610．．．電晶體
620．．．電晶體
630．．．電晶體
640．．．電晶體
627．．．通道保護層
637．．．基底絕緣層
636a．．．源極佈線層
636b．．．汲極佈線層
650．．．電晶體
801．．．測量系統
811．．．電晶體
812．．．電晶體
813．．．電容器
814．．．電晶體
815．．．電晶體
701．．．啟動電路
702．．．參考電壓生成電路
741a．．．電晶體
741b．．．電晶體
743a．．．電容器
743b．．．電容器
761．．．曲線
762．．．曲線
751．．．啟動電路
在附圖中：
圖1示出根據本發明的一個實施例的參考電壓生成電路等的啟動電路的配置；
圖2示出根據本發明的一個實施例的參考電壓生成電路等的啟動電路的時序圖；
圖3示出根據本發明的一個實施例的參考電壓生成電路等的啟動電路的配置；
圖4示出根據本發明的一個實施例的參考電壓生成電路等的啟動電路的時序圖；
圖5示出根據本發明的一個實施例的參考電壓生成電路等的啟動電路的配置；
圖6示出根據本發明的一個實施例的參考電壓生成電路等的啟動電路的配置；
圖7示出根據本發明的一個實施例的參考電壓生成電路等的啟動電路的配置；
圖8示出參考電壓生成電路等的習知啟動電路的配置；
圖9A至9E示出根據本發明的一個實施例的電晶體的結構和製造方法；
圖10A至10D示出根據本發明實施例的電晶體結構；
圖11A和11B是在本發明的示例1中使用的電路圖；
圖12示出本發明的示例1中的流逝時間與輸出電位之間的關係；
圖13是特性評估用電路的示圖；
圖14是特性評估用電路的時序圖；
圖15表示特性評估用電路中的流逝時間與輸出信號電位之間的關係；
圖16示出根據特性評估用電路中的測量值計算的流逝時間與漏電流之間的關係；以及
圖17示出特性評估用電路中的節點A的電位與漏電流之間的關係。
101．．．啟動電路
102．．．參考電壓生成電路
103．．．負載電路
111．．．電晶體
113．．．電容器
115．．．控制電路
GND．．．接地電壓輸入部
VDD．．．功率輸入部
OS．．．氧化物半導體用於電晶體的半導體層
in．．．輸入節點
cn．．．控制節點
fn．．．儲存節點

Claims (28)

  1. 一種半導體裝置，包含：啟動電路，包含：第一電晶體，其包含閘極、第一端子以及第二端子；控制電路，其電連接至該第一電晶體的該閘極；以及電容器，其包含第一電極和第二電極，該第二電極電連接至該第一電晶體的該第一端子；以及參考電壓生成電路，其電連接至該第一電晶體的該第二端子，其中，該參考電壓生成電路係配置成被供應以第一電壓和第二電壓，以及輸出低於該第一電壓且高於該第二電壓的第三電壓，其中，該第一電晶體包含通道形成區，該通道形成區包含氧化物半導體，其中，該參考電壓生成電路包含電連接至負載電路的輸出部，且其中，該啟動電路、該參考電壓生成電路和該負載電路係串聯電連接。
  2. 如申請專利範圍第1項的半導體裝置，還包含電連接至該控制電路的功率輸入部。
  3. 如申請專利範圍第1項的半導體裝置，其中，該控制電路配置成向該第一電晶體的該閘極傳輸控制信號。
  4. 如申請專利範圍第1項的半導體裝置，其中，該氧化物半導體包含銦和鋅中的至少一種。
  5. 如申請專利範圍第1項的半導體裝置，其中，該氧化物半導體包含銦和鋅。
  6. 如申請專利範圍第1項的半導體裝置，其中，該參考電壓生成電路係從基於臨界值電壓參考電壓生成電路、β倍增自偏壓參考電壓生成電路和基於帶隙參考電壓生成電路所選擇。
  7. 如申請專利範圍第1項的半導體裝置，其中，該電容器的該第一電極接地。
  8. 如申請專利範圍第1項的半導體裝置，其中，該電容器的電容比該負載電路的電容高。
  9. 如申請專利範圍第1項的半導體裝置，其中，該負載電路係從放大器電路、電源供應電路和運算電路所選擇。
  10. 一種半導體裝置，包含：啟動電路，包含：第一電晶體，其包含閘極、第一端子以及第二端子；控制電路，其電連接至該第一電晶體的該閘極；電容器，其包含第一電極和第二電極，該第二電極電連接至該第一電晶體的該第一端子；參考電壓生成電路，其電連接至該第一電晶體的該第二端子，該參考電壓生成電路包含： 第二電晶體和第三電晶體，其各個包含閘極、第一端子以及第二端子；輸出部，其電連接至該第二電晶體的該第一端子以及該第三電晶體的該第一端子，其中，該第二電晶體的該第一端子電連接至該第三電晶體的該第一端子，其中，該參考電壓生成電路係配置成使得該第二電晶體的該第二端子和該第三電晶體的該第二端子分別被供應以第一電壓和第二電壓，以及從該輸出部輸出第三電壓，其中該第三電壓係低於該第一電壓且高於該第二電壓，其中，該第一電晶體包含通道形成區，該通道形成區包含氧化物半導體。
  11. 如申請專利範圍第10項的半導體裝置，其中，該控制電路配置成向該第一電晶體的該閘極傳輸控制信號。
  12. 如申請專利範圍第10項的半導體裝置，其中，該輸出部電連接至負載電路。
  13. 如申請專利範圍第12項的半導體裝置，其中，該電容器的電容比該負載電路的電容高。
  14. 如申請專利範圍第10項的半導體裝置，其中，該氧化物半導體包含銦和鋅中的至少一種。
  15. 如申請專利範圍第10項的半導體裝置，其中，該氧化物半導體包含銦和鋅。
  16. 如申請專利範圍第10項的半導體裝置，其中該參考電壓生成電路係從基於臨界值電壓參考電壓生成電路、β倍增自偏壓參考電壓生成電路和基於帶隙參考電壓生成電路所選擇。
  17. 一種半導體裝置，包含：啟動電路，包含：第一電晶體和第二電晶體，其各個包含閘極、第一端子以及第二端子；控制電路，其電連接至該第一電晶體的該閘極和該第二電晶體的該閘極；第一電容器，其包含第一電極和第二電極，該第二電極電連接至該第一電晶體的該第一端子；以及第二電容器，其包含第一電極和第二電極，該第二電極電連接至該第二電晶體的該第一端子；以及參考電壓生成電路，其電連接至該第一電晶體的該第二端子和該第二電晶體的該第二端子，其中，該參考電壓生成電路係配置成被供應以第一電壓和第二電壓，以及輸出低於該第一電壓且高於該第二電壓的第三電壓，且其中，該第一電晶體和該第二電晶體的每一個包含通道形成區，該通道形成區包含氧化物半導體。
  18. 如申請專利範圍第17項的半導體裝置，還包含電連接至該控制電路的功率輸入部。
  19. 如申請專利範圍第17項的半導體裝置，其中， 該控制電路配置成向該第一電晶體的該閘極和該第二電晶體的該閘極傳輸控制信號。
  20. 如申請專利範圍第17項的半導體裝置，其中，該參考電壓生成電路包含電連接至負載電路的輸出部。
  21. 如申請專利範圍第17項的半導體裝置，其中，該氧化物半導體包含銦和鋅中的至少一種。
  22. 如申請專利範圍第17項的半導體裝置，其中，該氧化物半導體包含銦和鋅。
  23. 一種半導體裝置，包含：啟動電路，包含：第一電晶體和第二電晶體，其各個包含閘極、第一端子以及第二端子，該第二電晶體的該閘極電連接至該第一電晶體的該閘極；控制電路，其電連接至該第一電晶體的該閘極和該第二電晶體的該閘極；第一電容器，其包含第一電極和第二電極，該第二電極電連接至該第一電晶體的該第一端子；以及第二電容器，其包含第一電極和第二電極，該第二電極電連接至該第二電晶體的該第一端子；以及參考電壓生成電路包含：第三電晶體和第四電晶體，其各個包含閘極、第一端子以及第二端子，輸出部，其電連接至該第三電晶體的該第一端子和該第四電晶體的該第一端子， 其中，該第一電晶體的該第二端子電連接至該第三電晶體的該閘極，其中，該第二電晶體的該第二端子電連接至該第四電晶體的該閘極，其中，該第三電晶體的該第一端子電連接至該第四電晶體的該第一端子，其中，該參考電壓生成電路係配置成使得該第三電晶體的該第二端子和該第四電晶體的該第二端子分別被供應以第一電壓和第二電壓，以及從該輸出部輸出第三電壓，其中該第三電壓係低於該第一電壓且高於該第二電壓，其中，該第一電晶體和該第二電晶體每一個包含通道形成區，該通道形成區包含氧化物半導體。
  24. 如申請專利範圍第23項的半導體裝置，還包含電連接至該控制電路的功率輸入部。
  25. 如申請專利範圍第23項的半導體裝置，其中，該控制電路配置成向該第一電晶體的該閘極和該第二電晶體的該閘極傳輸控制信號。
  26. 如申請專利範圍第23項的半導體裝置，其中，該輸出部電連接至負載電路。
  27. 如申請專利範圍第23項的半導體裝置，其中，該氧化物半導體包含銦和鋅中的至少一種。
  28. 如申請專利範圍第23項的半導體裝置，其中，該氧化物半導體包含銦和鋅。
TW100129563A 2010-08-26 2011-08-18 半導體裝置 TWI540407B (zh)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2010189141 2010-08-26

Publications (2)

Publication Number Publication Date
TW201229714A TW201229714A (en) 2012-07-16
TWI540407B true TWI540407B (zh) 2016-07-01

Family

ID=45560590

Family Applications (1)

Application Number Title Priority Date Filing Date
TW100129563A TWI540407B (zh) 2010-08-26 2011-08-18 半導體裝置

Country Status (6)

Country Link
US (1) US9058047B2 (zh)
EP (1) EP2431833B1 (zh)
JP (2) JP5658634B2 (zh)
KR (1) KR101789305B1 (zh)
CN (1) CN102541136B (zh)
TW (1) TWI540407B (zh)

Families Citing this family (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102651082B (zh) * 2012-04-09 2014-08-20 卓捷创芯科技（深圳）有限公司 一种带隙基准自启动电路及无源射频识别标签
DE102013207324A1 (de) * 2012-05-11 2013-11-14 Semiconductor Energy Laboratory Co., Ltd. Halbleitervorrichtung und elektronisches Gerät
JP6048289B2 (ja) * 2013-04-11 2016-12-21 富士通株式会社 バイアス回路
JP6443794B2 (ja) 2013-08-16 2018-12-26 エルエスアイ コーポレーション ホストとコントローラとの間でパーティション化された変換レイヤ
JP6553444B2 (ja) * 2014-08-08 2019-07-31 株式会社半導体エネルギー研究所 半導体装置
CN106685415B (zh) * 2017-02-07 2024-05-07 江西华讯方舟智能技术有限公司 电荷泵电路和锁相环
TWI666859B (zh) 2017-12-29 2019-07-21 新唐科技股份有限公司 電壓保持電路及使用其之電子裝置

Family Cites Families (131)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS60198861A (ja) 1984-03-23 1985-10-08 Fujitsu Ltd 薄膜トランジスタ
JPH0244256B2 (ja) 1987-01-28 1990-10-03 Kagaku Gijutsucho Mukizaishitsu Kenkyushocho Ingazn2o5deshimesarerurotsuhoshokeinosojokozoojusurukagobutsuoyobisonoseizoho
JPH0244260B2 (ja) 1987-02-24 1990-10-03 Kagaku Gijutsucho Mukizaishitsu Kenkyushocho Ingazn5o8deshimesarerurotsuhoshokeinosojokozoojusurukagobutsuoyobisonoseizoho
JPS63210023A (ja) 1987-02-24 1988-08-31 Natl Inst For Res In Inorg Mater ＩｎＧａＺｎ↓４Ｏ↓７で示される六方晶系の層状構造を有する化合物およびその製造法
JPH0244258B2 (ja) 1987-02-24 1990-10-03 Kagaku Gijutsucho Mukizaishitsu Kenkyushocho Ingazn3o6deshimesarerurotsuhoshokeinosojokozoojusurukagobutsuoyobisonoseizoho
JPH0244262B2 (ja) 1987-02-27 1990-10-03 Kagaku Gijutsucho Mukizaishitsu Kenkyushocho Ingazn6o9deshimesarerurotsuhoshokeinosojokozoojusurukagobutsuoyobisonoseizoho
JPH0244263B2 (ja) 1987-04-22 1990-10-03 Kagaku Gijutsucho Mukizaishitsu Kenkyushocho Ingazn7o10deshimesarerurotsuhoshokeinosojokozoojusurukagobutsuoyobisonoseizoho
JPH05251705A (ja) 1992-03-04 1993-09-28 Fuji Xerox Co Ltd 薄膜トランジスタ
JP3479375B2 (ja) 1995-03-27 2003-12-15 科学技術振興事業団 亜酸化銅等の金属酸化物半導体による薄膜トランジスタとｐｎ接合を形成した金属酸化物半導体装置およびそれらの製造方法
DE69635107D1 (de) 1995-08-03 2005-09-29 Koninkl Philips Electronics Nv Halbleiteranordnung mit einem transparenten schaltungselement
JP3625598B2 (ja) 1995-12-30 2005-03-02 三星電子株式会社 液晶表示装置の製造方法
KR100302589B1 (ko) * 1998-06-05 2001-09-22 김영환 기준전압발생기의스타트업회로
JP4170454B2 (ja) 1998-07-24 2008-10-22 Ｈｏｙａ株式会社 透明導電性酸化物薄膜を有する物品及びその製造方法
JP2000150861A (ja) 1998-11-16 2000-05-30 Tdk Corp 酸化物薄膜
JP3276930B2 (ja) 1998-11-17 2002-04-22 科学技術振興事業団 トランジスタ及び半導体装置
TW460731B (en) 1999-09-03 2001-10-21 Ind Tech Res Inst Electrode structure and production method of wide viewing angle LCD
JP4089858B2 (ja) 2000-09-01 2008-05-28 国立大学法人東北大学 半導体デバイス
KR20020038482A (ko) 2000-11-15 2002-05-23 모리시타 요이찌 박막 트랜지스터 어레이, 그 제조방법 및 그것을 이용한표시패널
JP3997731B2 (ja) 2001-03-19 2007-10-24 富士ゼロックス株式会社 基材上に結晶性半導体薄膜を形成する方法
JP2002289859A (ja) 2001-03-23 2002-10-04 Minolta Co Ltd 薄膜トランジスタ
JP3925839B2 (ja) 2001-09-10 2007-06-06 シャープ株式会社 半導体記憶装置およびその試験方法
JP4090716B2 (ja) 2001-09-10 2008-05-28 雅司 川崎 薄膜トランジスタおよびマトリクス表示装置
JP4164562B2 (ja) 2002-09-11 2008-10-15 独立行政法人科学技術振興機構 ホモロガス薄膜を活性層として用いる透明薄膜電界効果型トランジスタ
US7061014B2 (en) 2001-11-05 2006-06-13 Japan Science And Technology Agency Natural-superlattice homologous single crystal thin film, method for preparation thereof, and device using said single crystal thin film
JP3802409B2 (ja) * 2001-12-14 2006-07-26 Ｎｅｃマイクロシステム株式会社 バイアス回路及び電源装置
JP4083486B2 (ja) 2002-02-21 2008-04-30 独立行政法人科学技術振興機構 ＬｎＣｕＯ（Ｓ，Ｓｅ，Ｔｅ）単結晶薄膜の製造方法
US7049190B2 (en) 2002-03-15 2006-05-23 Sanyo Electric Co., Ltd. Method for forming ZnO film, method for forming ZnO semiconductor layer, method for fabricating semiconductor device, and semiconductor device
JP3933591B2 (ja) 2002-03-26 2007-06-20 淳二 城戸 有機エレクトロルミネッセント素子
US7339187B2 (en) 2002-05-21 2008-03-04 State Of Oregon Acting By And Through The Oregon State Board Of Higher Education On Behalf Of Oregon State University Transistor structures
JP2004022625A (ja) 2002-06-13 2004-01-22 Murata Mfg Co Ltd 半導体デバイス及び該半導体デバイスの製造方法
US7105868B2 (en) 2002-06-24 2006-09-12 Cermet, Inc. High-electron mobility transistor with zinc oxide
US7067843B2 (en) 2002-10-11 2006-06-27 E. I. Du Pont De Nemours And Company Transparent oxide semiconductor thin film transistors
JP4166105B2 (ja) 2003-03-06 2008-10-15 シャープ株式会社 半導体装置およびその製造方法
JP2004273732A (ja) 2003-03-07 2004-09-30 Sharp Corp アクティブマトリクス基板およびその製造方法
JP4315724B2 (ja) * 2003-04-17 2009-08-19 三洋電機株式会社 バンドギャップ型基準電圧回路のスタートアップ回路
JP4108633B2 (ja) 2003-06-20 2008-06-25 シャープ株式会社 薄膜トランジスタおよびその製造方法ならびに電子デバイス
US7262463B2 (en) 2003-07-25 2007-08-28 Hewlett-Packard Development Company, L.P. Transistor including a deposited channel region having a doped portion
JP3718512B2 (ja) 2003-10-24 2005-11-24 株式会社ルネサステクノロジ 半導体装置
JP2005176476A (ja) 2003-12-10 2005-06-30 Seiko Instruments Inc スイッチングレギュレータ
US7297977B2 (en) 2004-03-12 2007-11-20 Hewlett-Packard Development Company, L.P. Semiconductor device
US7145174B2 (en) 2004-03-12 2006-12-05 Hewlett-Packard Development Company, Lp. Semiconductor device
US7282782B2 (en) 2004-03-12 2007-10-16 Hewlett-Packard Development Company, L.P. Combined binary oxide semiconductor device
EP1737044B1 (en) 2004-03-12 2014-12-10 Japan Science and Technology Agency Amorphous oxide and thin film transistor
US7211825B2 (en) 2004-06-14 2007-05-01 Yi-Chi Shih Indium oxide-based thin film transistors and circuits
JP2006100760A (ja) 2004-09-02 2006-04-13 Casio Comput Co Ltd 薄膜トランジスタおよびその製造方法
US7285501B2 (en) 2004-09-17 2007-10-23 Hewlett-Packard Development Company, L.P. Method of forming a solution processed device
JP2006121448A (ja) * 2004-10-22 2006-05-11 Matsushita Electric Ind Co Ltd 電流源回路
US7298084B2 (en) 2004-11-02 2007-11-20 3M Innovative Properties Company Methods and displays utilizing integrated zinc oxide row and column drivers in conjunction with organic light emitting diodes
AU2005302964B2 (en) 2004-11-10 2010-11-04 Canon Kabushiki Kaisha Field effect transistor employing an amorphous oxide
US7791072B2 (en) 2004-11-10 2010-09-07 Canon Kabushiki Kaisha Display
US7453065B2 (en) 2004-11-10 2008-11-18 Canon Kabushiki Kaisha Sensor and image pickup device
US7863611B2 (en) 2004-11-10 2011-01-04 Canon Kabushiki Kaisha Integrated circuits utilizing amorphous oxides
US7829444B2 (en) 2004-11-10 2010-11-09 Canon Kabushiki Kaisha Field effect transistor manufacturing method
CA2708335A1 (en) 2004-11-10 2006-05-18 Canon Kabushiki Kaisha Amorphous oxide and field effect transistor
EP1810335B1 (en) 2004-11-10 2020-05-27 Canon Kabushiki Kaisha Light-emitting device
US7579224B2 (en) 2005-01-21 2009-08-25 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing a thin film semiconductor device
TWI412138B (zh) 2005-01-28 2013-10-11 Semiconductor Energy Lab 半導體裝置，電子裝置，和半導體裝置的製造方法
TWI569441B (zh) 2005-01-28 2017-02-01 半導體能源研究所股份有限公司 半導體裝置，電子裝置，和半導體裝置的製造方法
US7858451B2 (en) 2005-02-03 2010-12-28 Semiconductor Energy Laboratory Co., Ltd. Electronic device, semiconductor device and manufacturing method thereof
US7948171B2 (en) 2005-02-18 2011-05-24 Semiconductor Energy Laboratory Co., Ltd. Light emitting device
US20060197092A1 (en) 2005-03-03 2006-09-07 Randy Hoffman System and method for forming conductive material on a substrate
US8681077B2 (en) 2005-03-18 2014-03-25 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device, and display device, driving method and electronic apparatus thereof
WO2006105077A2 (en) 2005-03-28 2006-10-05 Massachusetts Institute Of Technology Low voltage thin film transistor with high-k dielectric material
US7645478B2 (en) 2005-03-31 2010-01-12 3M Innovative Properties Company Methods of making displays
US8300031B2 (en) 2005-04-20 2012-10-30 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device comprising transistor having gate and drain connected through a current-voltage conversion element
JP2006344849A (ja) 2005-06-10 2006-12-21 Casio Comput Co Ltd 薄膜トランジスタ
US7691666B2 (en) 2005-06-16 2010-04-06 Eastman Kodak Company Methods of making thin film transistors comprising zinc-oxide-based semiconductor materials and transistors made thereby
US7402506B2 (en) 2005-06-16 2008-07-22 Eastman Kodak Company Methods of making thin film transistors comprising zinc-oxide-based semiconductor materials and transistors made thereby
US7507618B2 (en) 2005-06-27 2009-03-24 3M Innovative Properties Company Method for making electronic devices using metal oxide nanoparticles
KR100711890B1 (ko) 2005-07-28 2007-04-25 삼성에스디아이 주식회사 유기 발광표시장치 및 그의 제조방법
JP2007059128A (ja) 2005-08-23 2007-03-08 Canon Inc 有機ｅｌ表示装置およびその製造方法
JP2007074022A (ja) 2005-09-02 2007-03-22 Renesas Technology Corp 電圧発生回路及び半導体集積回路装置
JP5116225B2 (ja) 2005-09-06 2013-01-09 キヤノン株式会社 酸化物半導体デバイスの製造方法
JP4280736B2 (ja) 2005-09-06 2009-06-17 キヤノン株式会社 半導体素子
JP2007073705A (ja) 2005-09-06 2007-03-22 Canon Inc 酸化物半導体チャネル薄膜トランジスタおよびその製造方法
JP4850457B2 (ja) 2005-09-06 2012-01-11 キヤノン株式会社 薄膜トランジスタ及び薄膜ダイオード
EP1998375A3 (en) 2005-09-29 2012-01-18 Semiconductor Energy Laboratory Co, Ltd. Semiconductor device having oxide semiconductor layer and manufacturing method
JP5037808B2 (ja) 2005-10-20 2012-10-03 キヤノン株式会社 アモルファス酸化物を用いた電界効果型トランジスタ、及び該トランジスタを用いた表示装置
DE102005053994A1 (de) * 2005-11-10 2007-05-24 Siemens Ag Diagnosevorrichtung für kombinierte und/oder kombinierbare radiographische und nuklearmedizinische Untersuchungen sowie entsprechendes Diagnoseverfahren
KR101112652B1 (ko) 2005-11-15 2012-02-16 가부시키가이샤 한도오따이 에네루기 켄큐쇼 액티브 매트릭스 디스플레이 장치 및 텔레비전 수신기
CN2884287Y (zh) * 2005-11-16 2007-03-28 上海贝岭股份有限公司 一种电流源或电压源的启动电路
JP2007142698A (ja) 2005-11-17 2007-06-07 Toshiba Corp スタートアップ回路
TWI292281B (en) 2005-12-29 2008-01-01 Ind Tech Res Inst Pixel structure of active organic light emitting diode and method of fabricating the same
US7867636B2 (en) 2006-01-11 2011-01-11 Murata Manufacturing Co., Ltd. Transparent conductive film and method for manufacturing the same
JP4977478B2 (ja) 2006-01-21 2012-07-18 三星電子株式会社 ＺｎＯフィルム及びこれを用いたＴＦＴの製造方法
US7576394B2 (en) 2006-02-02 2009-08-18 Kochi Industrial Promotion Center Thin film transistor including low resistance conductive thin films and manufacturing method thereof
US7977169B2 (en) 2006-02-15 2011-07-12 Kochi Industrial Promotion Center Semiconductor device including active layer made of zinc oxide with controlled orientations and manufacturing method thereof
KR20070101595A (ko) 2006-04-11 2007-10-17 삼성전자주식회사 ＺｎＯ ＴＦＴ
US7208929B1 (en) 2006-04-18 2007-04-24 Atmel Corporation Power efficient startup circuit for activating a bandgap reference circuit
US20070252928A1 (en) 2006-04-28 2007-11-01 Toppan Printing Co., Ltd. Structure, transmission type liquid crystal display, reflection type display and manufacturing method thereof
JP4966592B2 (ja) 2006-06-09 2012-07-04 ローム株式会社 電源回路
JP5028033B2 (ja) 2006-06-13 2012-09-19 キヤノン株式会社 酸化物半導体膜のドライエッチング方法
JP4609797B2 (ja) 2006-08-09 2011-01-12 Ｎｅｃ液晶テクノロジー株式会社 薄膜デバイス及びその製造方法
JP4999400B2 (ja) 2006-08-09 2012-08-15 キヤノン株式会社 酸化物半導体膜のドライエッチング方法
JP4332545B2 (ja) 2006-09-15 2009-09-16 キヤノン株式会社 電界効果型トランジスタ及びその製造方法
JP5164357B2 (ja) 2006-09-27 2013-03-21 キヤノン株式会社 半導体装置及び半導体装置の製造方法
JP4274219B2 (ja) 2006-09-27 2009-06-03 セイコーエプソン株式会社 電子デバイス、有機エレクトロルミネッセンス装置、有機薄膜半導体装置
US7622371B2 (en) 2006-10-10 2009-11-24 Hewlett-Packard Development Company, L.P. Fused nanocrystal thin film semiconductor and method
US7772021B2 (en) 2006-11-29 2010-08-10 Samsung Electronics Co., Ltd. Flat panel displays comprising a thin-film transistor having a semiconductive oxide in its channel and methods of fabricating the same for use in flat panel displays
JP2008140684A (ja) 2006-12-04 2008-06-19 Toppan Printing Co Ltd カラーｅｌディスプレイおよびその製造方法
KR101303578B1 (ko) 2007-01-05 2013-09-09 삼성전자주식회사 박막 식각 방법
US8207063B2 (en) 2007-01-26 2012-06-26 Eastman Kodak Company Process for atomic layer deposition
KR100851215B1 (ko) 2007-03-14 2008-08-07 삼성에스디아이 주식회사 박막 트랜지스터 및 이를 이용한 유기 전계 발광표시장치
US7795613B2 (en) 2007-04-17 2010-09-14 Toppan Printing Co., Ltd. Structure with transistor
KR101325053B1 (ko) 2007-04-18 2013-11-05 삼성디스플레이 주식회사 박막 트랜지스터 기판 및 이의 제조 방법
KR20080094300A (ko) 2007-04-19 2008-10-23 삼성전자주식회사 박막 트랜지스터 및 그 제조 방법과 박막 트랜지스터를포함하는 평판 디스플레이
KR101334181B1 (ko) 2007-04-20 2013-11-28 삼성전자주식회사 선택적으로 결정화된 채널층을 갖는 박막 트랜지스터 및 그제조 방법
CN101663762B (zh) 2007-04-25 2011-09-21 佳能株式会社 氧氮化物半导体
US20080286907A1 (en) 2007-05-16 2008-11-20 Xerox Corporation Semiconductor layer for thin film transistors
KR101345376B1 (ko) 2007-05-29 2013-12-24 삼성전자주식회사 ＺｎＯ 계 박막 트랜지스터 및 그 제조방법
US8202365B2 (en) 2007-12-17 2012-06-19 Fujifilm Corporation Process for producing oriented inorganic crystalline film, and semiconductor device using the oriented inorganic crystalline film
KR100907893B1 (ko) 2007-12-24 2009-07-15 주식회사 동부하이텍 기준 전압 발생 회로를 위한 기동 회로
JP5123679B2 (ja) 2008-01-28 2013-01-23 ルネサスエレクトロニクス株式会社 基準電圧生成回路及びその起動制御方法
JP4555358B2 (ja) 2008-03-24 2010-09-29 富士フイルム株式会社 薄膜電界効果型トランジスタおよび表示装置
KR100941850B1 (ko) 2008-04-03 2010-02-11 삼성모바일디스플레이주식회사 박막 트랜지스터, 그의 제조 방법 및 박막 트랜지스터를구비하는 평판 표시 장치
KR100963027B1 (ko) 2008-06-30 2010-06-10 삼성모바일디스플레이주식회사 박막 트랜지스터, 그의 제조 방법 및 박막 트랜지스터를구비하는 평판 표시 장치
KR100963026B1 (ko) 2008-06-30 2010-06-10 삼성모바일디스플레이주식회사 박막 트랜지스터, 그의 제조 방법 및 박막 트랜지스터를구비하는 평판 표시 장치
JP5161676B2 (ja) * 2008-07-07 2013-03-13 キヤノン株式会社 撮像装置及び撮像システム
JP5345456B2 (ja) 2008-08-14 2013-11-20 富士フイルム株式会社 薄膜電界効果型トランジスタ
KR100981732B1 (ko) * 2008-09-01 2010-09-13 한국전자통신연구원 밴드갭 기준전압 발생기
JP4623179B2 (ja) 2008-09-18 2011-02-02 ソニー株式会社 薄膜トランジスタおよびその製造方法
JP5451280B2 (ja) 2008-10-09 2014-03-26 キヤノン株式会社 ウルツ鉱型結晶成長用基板およびその製造方法ならびに半導体装置
TWI467663B (zh) 2008-11-07 2015-01-01 Semiconductor Energy Lab 半導體裝置和該半導體裝置的製造方法
JP5606682B2 (ja) 2009-01-29 2014-10-15 富士フイルム株式会社 薄膜トランジスタ、多結晶酸化物半導体薄膜の製造方法、及び薄膜トランジスタの製造方法
JP2010187249A (ja) * 2009-02-13 2010-08-26 New Japan Radio Co Ltd スタートアップ回路
JP5371478B2 (ja) 2009-02-18 2013-12-18 キヤノン株式会社 ローラの搬送装置、ローラの搬送方法および弾性体ローラの製造方法
JP4415062B1 (ja) 2009-06-22 2010-02-17 富士フイルム株式会社 薄膜トランジスタ及び薄膜トランジスタの製造方法
JP4571221B1 (ja) 2009-06-22 2010-10-27 富士フイルム株式会社 Ｉｇｚｏ系酸化物材料及びｉｇｚｏ系酸化物材料の製造方法
JP2011138934A (ja) 2009-12-28 2011-07-14 Sony Corp 薄膜トランジスタ、表示装置および電子機器
JP2011187506A (ja) 2010-03-04 2011-09-22 Sony Corp 薄膜トランジスタおよびその製造方法、並びに表示装置
JP2012160679A (ja) 2011-02-03 2012-08-23 Sony Corp 薄膜トランジスタ、表示装置および電子機器

Also Published As

Publication number Publication date
EP2431833A2 (en) 2012-03-21
CN102541136A (zh) 2012-07-04
TW201229714A (en) 2012-07-16
JP2012070363A (ja) 2012-04-05
EP2431833A3 (en) 2015-12-16
US9058047B2 (en) 2015-06-16
US20120049905A1 (en) 2012-03-01
EP2431833B1 (en) 2019-11-13
JP5830157B2 (ja) 2015-12-09
JP2015062316A (ja) 2015-04-02
KR20120041111A (ko) 2012-04-30
CN102541136B (zh) 2015-01-14
JP5658634B2 (ja) 2015-01-28
KR101789305B1 (ko) 2017-10-23

Similar Documents

Publication Publication Date Title
TWI540407B (zh) 半導體裝置
US12021530B2 (en) Semiconductor integrated circuit
JP7350962B2 (ja) 半導体装置
JP6363235B2 (ja) 半導体装置の作製方法
JP6498641B2 (ja) 半導体装置
KR101952092B1 (ko) 신호 처리 회로
TWI493311B (zh) 電壓調整器電路
WO2011077908A1 (en) Semiconductor device
KR101991229B1 (ko) 반도체 장치 및 반도체 장치를 사용한 기억 장치
JP5959934B2 (ja) トリミング回路、トリミング回路の駆動方法
KR101819644B1 (ko) 전압 조정 회로

Legal Events

Date Code Title Description
MM4A Annulment or lapse of patent due to non-payment of fees