TWI525651B - Laminated ceramic capacitors - Google Patents
Laminated ceramic capacitors Download PDFInfo
- Publication number
- TWI525651B TWI525651B TW101148122A TW101148122A TWI525651B TW I525651 B TWI525651 B TW I525651B TW 101148122 A TW101148122 A TW 101148122A TW 101148122 A TW101148122 A TW 101148122A TW I525651 B TWI525651 B TW I525651B
- Authority
- TW
- Taiwan
- Prior art keywords
- dielectric layer
- ceramic capacitor
- multilayer ceramic
- titanium
- phase
- Prior art date
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES OR LIGHT-SENSITIVE DEVICES, OF THE ELECTROLYTIC TYPE
- H01G4/00—Fixed capacitors; Processes of their manufacture
- H01G4/002—Details
- H01G4/018—Dielectrics
- H01G4/06—Solid dielectrics
- H01G4/08—Inorganic dielectrics
- H01G4/12—Ceramic dielectrics
- H01G4/1209—Ceramic dielectrics characterised by the ceramic dielectric material
- H01G4/1218—Ceramic dielectrics characterised by the ceramic dielectric material based on titanium oxides or titanates
- H01G4/1227—Ceramic dielectrics characterised by the ceramic dielectric material based on titanium oxides or titanates based on alkaline earth titanates
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES OR LIGHT-SENSITIVE DEVICES, OF THE ELECTROLYTIC TYPE
- H01G4/00—Fixed capacitors; Processes of their manufacture
- H01G4/002—Details
- H01G4/018—Dielectrics
- H01G4/06—Solid dielectrics
- H01G4/08—Inorganic dielectrics
- H01G4/12—Ceramic dielectrics
- H01G4/1209—Ceramic dielectrics characterised by the ceramic dielectric material
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES OR LIGHT-SENSITIVE DEVICES, OF THE ELECTROLYTIC TYPE
- H01G4/00—Fixed capacitors; Processes of their manufacture
- H01G4/30—Stacked capacitors
Description
本發明係關於一種高介電常數、高可靠性之積層陶瓷電容器。
近年來,對伴隨行動電話等數位電子機器中使用之電子電路之高密度化的電子零件之小型化之要求較高,構成該電路之積層陶瓷電容器之小型化、大容量化正急速進步。
積層陶瓷電容器之容量係與構成構成該電容器之介電層的材料之介電常數或介電層之積層數成正比,且與介電層每一層之厚度成反比。因此,為了亦滿足小型化之要求,而要求提高材料之介電常數,且使介電層之厚度變薄,從而增加其積層數。
為滿足該小型化(例如,要求使介電層之厚度達到3 μm以下)、及大容量化之要求,而嘗試提高構成積層陶瓷電容器之介電層的介電瓷組合物之介電常數。
作為提高介電常數之方法,實施有如下方法:預先對副成分之原料實施培燒處理,在製成培燒粉之狀態下添加至主成分原料中,提高副成分原料之分散性之方法;或者,藉由將副成分分別以單獨之氧化物添加,且以成為特定之組成之方式進行調整,從而實現高介電常數化之方法等(專利文獻1及2)。
然而,尤其於採用藉由變更副成分之組成比而提高介電常數之方法之情形時,存在雖實現高介電常數化,但會導
致其他特性低下之類的不良情況等。因此,作為不使其他特性低下而提高介電常數之方法,進行有生成所期望之偏析,並控制添加元素之固溶狀態之方法。
為滿足小型化、大容量化之要求,不僅必需提高介電常數,而且如上所述,必需進行薄層化、多積層化。於專利文獻3中,作為不使其他特性降低而可提高介電常數之方法,於介電層形成材料中添加MgTiO3,生成包含Mg與Si之偏析相,從而實現介電常數之提高。
[專利文獻1]日本專利特開平10-255549號公報
[專利文獻2]日本專利第3326513號公報
[專利文獻3]日本專利特開2006-173352號公報
為進行介電層之薄層化,而要求儘可能地將介電質粒子之粒徑微細化。然而,若將粒徑微細化,則因尺寸效果,而導致每一粒子之介電常數降低。於專利文獻3中揭示之添加MgTiO3之方法中,具有Mg抑制介電質粒子之粒子成長之作用,因此,存在導致在每一粒子之介電常數較低之狀態下進行燒結,而無法獲得充分之介電常數之類的問題。
本發明之目的在於解決此種問題,提供一種達成用以滿足小型化、大容量化之要求之高介電常數化與薄層化,且
絕緣可靠性亦優異之積層陶瓷電容器。
本發明者等人為解決上述問題而進行努力研究,結果發現於介電層中或內部電極界面存在平均粒徑為1μm以下之矽鈦鋇石相之積層陶瓷電容器可解決上述問題,從而完成本發明。
即,本發明係一種積層陶瓷電容器,其係包含將介電層與內部電極層交替地積層而成之積層體、及作為上述積層體之積層方向上下之最外層而形成之防護層,且上述介電層包括包含鈦酸鋇及矽化合物之燒結體,且於上述介電層中,存在平均粒徑為1μm以下之矽鈦鋇石相。
上述矽鈦鋇石相之至少一部分係存在於上述介電層與上述內部電極層之界面。
上述介電層係自矽鈦鋇石相之良好之形成及適宜之粒子成長之觀點而言,較佳為包含相對於上述矽化合物1莫耳為0~4莫耳之氧化鎂。
上述矽化合物自良好之矽鈦鋇石相之形成之觀點而言,較佳為二氧化矽。又,自相同之觀點而言,較佳為上述介電層中之矽化合物之量相對於上述鈦酸鋇100莫耳為0.5~5莫耳。
於本發明之積層陶瓷電容器中,上述介電層中之矽鈦鋇石相之存在比率通常為0.5~3%。
於本發明之積層陶瓷電容器中,為使上述燒結體之構成粒子具有各種特性,上述介電層亦可含有各種添加化合
物。尤其,自積層陶瓷電容器之壽命之觀點而言,較佳為上述介電層更包含稀土類元素之氧化物。
由於在本發明之積層陶瓷電容器中之介電層中存在矽鈦鋇石相,因此,該介電層係介電常數優異,進而,上述矽鈦鋇石相之平均粒徑為1μm以下,不會產生過度之偏析地分散在介電層中。因此,可一方面達成高介電常數,一方面使介電層之厚度變薄,並且,矽鈦鋇石相係絕緣性較高,因此,本發明之積層陶瓷電容器之絕緣可靠性亦較為優異。
以下,說明本發明之一實施形態之積層陶瓷電容器。圖1係本發明之積層陶瓷電容器1之概略縱剖面圖。
積層陶瓷電容器1大致地包含陶瓷燒結體10,其具有以標準規定之晶片尺寸及形狀(例如1.0×0.5×0.5mm之長方體);及一對外部電極20,其等形成於陶瓷燒結體10之兩側。陶瓷燒結體10係以鈦酸鋇之粒子結晶為主成分,且於內部包含將介電層12與內部電極層13交替地積層而成之積層體11、及作為積層方向上下之最外層而形成之防護層15。
積層體11係根據靜電電容或需求之耐壓等規格,具有由2片內部電極層13夾持之介電層12之厚度為3μm以下(例如1μm左右)且整體之積層數為數十~數百之高密度多層結構。
形成於積層體11之最外層部分之防護層15係保護介電層12及內部電極層13不受來自外部之濕氣或污物(contamination)等污染,從而防止該等之經時性劣化。
積層陶瓷電容器1係例如以如下方式製造。首先,將以鈦酸鋇為主成分之微粒子之原料粉末與添加化合物一併進行濕式混合,並對所得之混合物進行乾燥、粉碎,製備陶瓷粉末。
鈦酸鋇係具有鈣鈦礦(perovskite)結構之正方晶化合物,且呈現較高之介電常數。該鈦酸鋇係通常藉由使二氧化鈦等鈦原料與碳酸鋇等鋇原料反應,合成鈦酸鋇而獲得。為了將該鈦酸鋇製成所期望之粒徑之粉末,而進行熱處理實施煅燒。
作為上述鈦酸鋇之合成方法,先前已知各種方法,例如溶膠凝膠法(Sol-Gel method)、水熱法、固相法等。於本發明中,可採用該等中之任一者。
藉由對以此種方式獲得之鈦酸鋇粉末,視需要進行粉碎處理來調節粒徑,或配合分級處理,從而使粒徑一致。再者,該鈦酸鋇粉末之平均粒徑通常為0.2 μm以下,較佳為0.08~0.15 μm。進而,將鈦酸鋇粉末與各種添加化合物進行混合,如上所述地製備陶瓷粉末。
於本發明中,使用矽化合物作為添加化合物。若將包含鈦酸鋇與矽化合物之原料粉末進行煅燒,則該等進行反應,且於由上述煅燒所得之燒結體中,形成矽鈦鋇石相,從而達成高介電常數與絕緣性。
作為上述矽化合物,可列舉二氧化矽及BaSiO3,且該等之中,自原料之取得之容易性及形成良好之矽鈦鋇石相之觀點而言,較佳為二氧化矽。
上述燒結體係構成本發明之積層陶瓷電容器1中之介電層12者,但該介電層12中之上述矽化合物之量相對於鈦酸鋇100莫耳通常為0.5~5莫耳。若矽化合物之量較多,則容易形成矽鈦鋇石相,故而較佳,但另一方面,若調配量變得過多,則存在較多地形成矽鈦鋇石相,導致積層陶瓷電容器之特性惡化之傾向。因此,上述矽化合物之量較佳為相對於鈦酸鋇100莫耳為0.5~3莫耳。
作為上述添加化合物,進而可列舉MgO、MnO、稀土類元素(Y、Dy、Tm、Ho及Er)之氧化物、及Y、Sm、Eu、Gd、Tb、Er、Tm、Cr、V、Mn、Co、Ni、Nb、Ta、Mo、W、Li、B、Na或K之氧化物。
MgO(氧化鎂)係於積層陶瓷電容器之製造中,還原煅燒內部電極時用以抑制氧缺陷之產生的重要元素。然而,另一方面,MgO具有容易於鈦酸鋇中固溶,藉此,使鈦酸鋇與矽化合物之反應性降低,導致難以形成矽鈦鋇石相之作用。又,MgO亦具有於形成介電層12時之煅燒製程中抑制介電層構成粒子之粒子成長之作用。
因此,介電層12中之MgO之量通常較佳為相對於鈦酸鋇100莫耳為2莫耳以下,進而較佳為相對於矽化合物1莫耳為0~4莫耳。尤佳為介電層12中之MgO之量相對於矽化合物1莫耳為0~0.3莫耳。
又,上述MnO(氧化錳)具有提高積層陶瓷電容器之絕緣電阻與高溫負荷壽命之作用,且介電層12中之該量通常相對於鈦酸鋇100莫耳為0.5莫耳以下。
進而,上述稀土類元素之氧化物具有提高積層陶瓷電容器之高溫負荷壽命之作用,且介電層12中之該量通常相對於鈦酸鋇100莫耳通常為2莫耳以下。
即便以上說明之矽化合物以外之各種添加化合物之中,亦為了使包含上述燒結體之介電層12具有高溫負荷壽命之特性,較佳為添加稀土類元素之氧化物。
將以上說明之添加化合物與矽化合物一併添加調配至鈦酸鋇中。於將所得之陶瓷粉末煅燒製成介電層12時,以該等之含有比率達到上述比率之方式,調配各成分,且進行濕式混合後進行乾燥、粉碎,製備陶瓷粉末。
於以如上方式獲得之陶瓷粉末中,添加聚乙烯丁醛樹脂等黏合劑、乙醇及甲苯等有機溶劑以及鄰苯二甲酸二辛脂(DOP,Dioctyl phthalate)等塑化劑,進行濕式混合。使用所得之漿料,例如藉由模塗法(die coater method)或刮刀法(doctor blade method)法,而於基材上塗佈厚度為3 μm以下之帶狀介電質生胚片材(green sheet)並使其乾燥。繼而,於介電質生胚片材之表面,藉由絲網印刷或凹版印刷而印刷包含有機黏合劑之金屬導電膏,藉此,配置內部電極層13之圖案。作為上述金屬,自成本之觀點而言,廣泛採用鎳。
再者,亦可於上述金屬導電膏中,均勻地分散作為相同
材料之平均粒徑為50 nm以下之鈦酸鋇。其後,將沖裁為例如15 cm×15 cm之大小而齊整之介電質生胚片材,以內部電極層13與介電層12相互錯開之方式,積層特定層數(例如10~500層)。於經積層之介電質生胚片材之上下,壓接成為防護層15之防護板,且切割成特定晶片尺寸(例如4.0 mm×2.0 mm),其後,將成為外部電極20之Ni導電膏塗佈於經切割之積層體之兩側面進行乾燥。藉此,獲得積層陶瓷電容器1之成型體。
於約350℃之N2環境中,對以此種方式獲得之積層陶瓷電容器1之成型體進行脫脂後,於N2、H2、H2O之混合氣體(氧分壓為約1.0×10-11 MPa)下,通常以1100~1300℃煅燒10分鐘~2小時,藉此,構成上述介電質生胚片材之各化合物(鈦酸鋇及矽化合物等)進行燒結,進而,鈦酸鋇及矽化合物之至少一部分進行反應,形成矽鈦鋇石相(Ba2TiSi2O8)。以此方式,獲得內部包含積層體11與防護層15之積層陶瓷電容器1,該積層體11係將包含燒結體之介電層12與內部電極層13交替地積層而成,該防護層15係作為積層方向上下之最外層而形成。再者,作為矽鈦鋇石相之例列舉了Ba2TiSi2O8,但矽鈦鋇石相亦可為以Sr或Ca取代上述例中之Ba之一部分而成者、或以Zr取代Ti之一部分而成者,即以式Ba2-x-yCaxSryTi1-zZrzSi2O8(0≦x<2,0≦y<2,0≦x+y<2,0≦z<1)所表示者。
進而,於本發明中,可藉由於600~1000℃下實施再氧化處理,而改善積層陶瓷電容器之絕緣性。
上述矽鈦鋇石相係存在於介電層12中或介電層12與內部電極層13之界面,且矽化合物均勻地分散在介電層12中,因此,矽鈦鋇石相之偏析不會變得那麼大。
例如,如圖2所示,矽鈦鋇石相32係以與包含鈦酸鋇之介電質粒子34、及包含其他化合物之介電質粒子34相接之方式存在,或者以與介電質粒子34及內部電極36相接之方式(於該等之界面)存在。矽鈦鋇石相可以任何形態存在。再者,圖2係本發明之積層陶瓷電容器之與圖1相同之縱剖面圖中的介電層與內部電極層之積層部分之放大示意圖。
於本發明中,矽鈦鋇石相之由TEM(Transmission Electron Microscopy,穿透式電子顯微鏡)-EDS(Energy Dispersive Spectroscopy,能量分散型X射線分析)測定之平均粒徑為1 um以下,於介電層12中矽鈦鋇石相越細微地存在,越容易獲得高介電常數。就此種觀點而言,矽鈦鋇石相之平均粒徑較佳為300~600 nm。
再者,矽鈦鋇石相之平均粒徑係以如下方式測定。首先,藉由TEM-EDS,以在15 μm×15 μm之範圍中可拍攝到介電層12及內部電極層13之方式,拍攝積層陶瓷電容器1之縱剖面。其次,對拍攝之存在於15 μm×15 μm之範圍內之所有矽鈦鋇石相,測定相對於內部電極層13平行之方向上之最大直徑a與相對於內部電極層13垂直之方向上之最大直徑b,並計算(a+b)/2。將其設為粒徑。其次,計算出矽鈦鋇石相之粒徑之平均值A。於至少20個部位進行相同測定,並對各測定部位求出平均值A,將該等之平均值B
作為矽鈦鋇石相之平均粒徑。
矽鈦鋇石相係絕緣性較高,故上述積層陶瓷電容器1為絕緣可靠性優異、長壽命之成本性能優異之製品。尤其,於矽鈦鋇石相存在於介電層12與內部電極層13之界面之情形時,該效果進一步提高。
又,若形成矽鈦鋇石相,則成為存在矽鈦鋇石相之周圍之鈦酸鋇(具有鈣鈦礦結構)之晶格中A晶格點(site)缺陷者的狀態。因此,促進添加化合物對鈦酸鋇之固溶,且促進煅燒引起之粒子成長,從而每一粒子之介電常數上升。其結果,所得之積層陶瓷電容器1之介電常數上升。
於本發明之積層陶瓷電容器1中,介電層12中之矽鈦鋇石相之存在比率通常為0.5~3%,自良好之介電常數及絕緣性之觀點而言,較佳為0.5~1%。再者,上述存在比率之測定方法係如下所述。對介電層12之與內部電極層13平行之面,以藉由TEM-EDS而Si濃度較高之部分顯示較高亮度之方式進行設定,於15 μm×15 μm之視場中,相片拍攝經二值化之圖像。於所得之相片中,將亮度較高部分之面積相對於上述視場中之介電層整體之面積之比作為矽鈦鋇石相之面積比。於至少20個部位進行相同測定,並對各測定部位求出矽鈦鋇石層之面積比,將該等之平均值作為矽鈦鋇石相之存在比率。
矽鈦鋇石相之形成之程度係如上述說明,可藉由調節鈦酸鋇及矽化合物之量、進而氧化鎂之量而進行調節。
又,矽鈦鋇石相之鑑定可藉由各種方法進行,但可使用
TEM-EDS組成分析來研究。又,亦可藉由根據電子束繞射圖案確認結晶結構而確認矽鈦鋇石相。進而,由於矽鈦鋇石相具有TiO5 6-結構,且與周圍之BaTiO3之TiO6 8-結構不同,因此,EELS(Electron Energy Loss Spectroscopy,電子能量損失分光法)光譜之Ti-L2、3edge之形狀變化亦可進行鑑定。
其次,於本發明之積層陶瓷電容器1中,內部電極層13係以在介電層12之長度方向兩端面上交替地露出端緣之方式嵌設。而且,內部電極層13之露出於端緣之部分係與外部電極20連接。
又,上述介電層12之厚度通常為3 μm以下,較佳為0.5~1 μm,上述內部電極層13之厚度通常為0.5~3 μm。於本發明之積層陶瓷電容器1中,主要構成介電層12之鈦酸鋇之粒子結晶之平均粒徑通常控制在800 nm以下,進而,如上所述,於介電層12中矽鈦鋇石相之平均粒徑亦控制得較小為1 μm以下,因此即便如此之薄層介電層,亦可獲得於其表面達成優異之平滑性、且不易產生短路等不良情況的積層陶瓷電容器。
以下,藉由實施例更詳細地說明本發明,但本發明之範圍並不受該等實施例任何限定。
準備BaTiO3粉末作為主成分,準備SiO2、MgO、Ho2O3、MnO作為副成分。以達到下述表1之組成之方式稱量該等,且藉由球磨機進行濕式混合,並於乾燥後在
400℃下進行預燒,獲得陶瓷粉末。
於上述陶瓷粉末中,添加聚乙烯丁醛樹脂、甲苯、乙醇、DOP進行混合,製備陶瓷漿料。藉由輥式塗佈機而將該陶瓷漿料薄片化,獲得厚度為3 μm之介電質生胚片材。
於該介電質生胚片材上,藉由絲網印刷而塗佈Ni內部電極膏,形成內部電極圖案。將21片藉此獲得之陶瓷生胚片材疊合、壓接,並切斷分割為4.0×2.0 mm之大小,形成原始晶片。
於氮氣環境中對該原始晶片進行脫脂處理,並對上述原始晶片塗佈Ni外部電極膏,在還原環境中以1300℃煅燒2小時。進而,藉由以1000℃對其進行再氧化處理,獲得3.2×1.6 mm尺寸且介電層之厚度為2 um之積層陶瓷電容器。
對該積層陶瓷電容器,利用LCR測量儀(inductance-capacitance-resistance meter,電感電容電阻測量儀)(惠普公司製造之HP4284)進行靜電電容測定,並根據介電層之厚度與有效電極面積,算出比介電常數。
進而,進行高溫加速壽命試驗(n=15)作為絕緣可靠性之評價,求出在150℃-25 V/μm之負荷下積層陶瓷電容器之電阻值達到1 MΩ以下之時間的平均值作為壽命。
進而,對於該等積層陶瓷電容器試樣(樣品1~3),為進行穿透式電子顯微鏡(TEM)觀察,而自各積層陶瓷電容器切取介電層。藉由Ar離子研磨法將該介電層薄片化至200 nm之厚度為止,配合EDS組成分析,確認矽鈦鋇石相之有無。
此時,根據利用TEM-EDS隨機確認20個視場(15 μm×15 μm)時之矽鈦鋇石相相對於介電層整體之面積比,求出矽鈦鋇石相之比率,並將其平均值作為矽鈦鋇石相之存在比率進行評價。
將該等結果示於下述表2。又,TEM-EDS組成分析之結果亦一併示於表2。
根據以上結果,可知因介電層中存在平均粒徑為1 μm以下之矽鈦鋇石相,故於積層陶瓷電容器中可達成高介電常數、高絕緣性(高可靠性)。
1‧‧‧積層陶瓷電容器
10‧‧‧陶瓷燒結體
11‧‧‧積層體
12‧‧‧介電層
13‧‧‧內部電極層
15‧‧‧防護層
20‧‧‧外部電極
32‧‧‧矽鈦鋇石相
34‧‧‧介電質粒子
36‧‧‧內部電極
圖1係本發明之一實施形態之積層陶瓷電容器之概略之縱剖面圖。
圖2係本發明之積層陶瓷電容器之與圖1相同之縱剖面圖中的介電層與內部電極層之積層部分之放大示意圖。
1‧‧‧積層陶瓷電容器
10‧‧‧陶瓷燒結體
11‧‧‧積層體
12‧‧‧介電層
13‧‧‧內部電極層
15‧‧‧防護層
20‧‧‧外部電極
Claims (7)
- 一種積層陶瓷電容器,其包含將介電層與內部電極層交替地積層而成之積層體、及作為上述積層體之積層方向上下之最外層而形成之防護層,且上述介電層包括包含鈦酸鋇及矽化合物之燒結體,於上述介電層中,存在平均粒徑為1μm以下之矽鈦鋇石相。
- 如請求項1之積層陶瓷電容器,其中上述矽鈦鋇石相之至少一部分係存在於上述介電層與上述內部電極層之界面。
- 如請求項1或2之積層陶瓷電容器,其中上述介電層係進而包含相對於上述矽化合物1莫耳為0~4莫耳之氧化鎂。
- 如請求項1或2之積層陶瓷電容器,其中上述矽化合物係二氧化矽。
- 如請求項1或2之積層陶瓷電容器,其中上述介電層中之矽化合物之量係相對於上述鈦酸鋇100莫耳為0.5~5莫耳。
- 如請求項1或2之積層陶瓷電容器,其中上述介電層中之矽鈦鋇石相之存在比率為0.5~3%。
- 如請求項1或2之積層陶瓷電容器,其中上述介電層進而包含稀土類元素之氧化物。
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2012146611 | 2012-06-29 | ||
JP2012249552A JP5211262B1 (ja) | 2012-06-29 | 2012-11-13 | 積層セラミックコンデンサ |
Publications (2)
Publication Number | Publication Date |
---|---|
TW201401312A TW201401312A (zh) | 2014-01-01 |
TWI525651B true TWI525651B (zh) | 2016-03-11 |
Family
ID=48713151
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
TW101148122A TWI525651B (zh) | 2012-06-29 | 2012-12-18 | Laminated ceramic capacitors |
Country Status (6)
Country | Link |
---|---|
US (1) | US9536666B2 (zh) |
JP (1) | JP5211262B1 (zh) |
KR (1) | KR101581809B1 (zh) |
CN (1) | CN104246929B (zh) |
TW (1) | TWI525651B (zh) |
WO (1) | WO2014002302A1 (zh) |
Families Citing this family (10)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP6398349B2 (ja) | 2013-08-23 | 2018-10-03 | Tdk株式会社 | 積層型セラミック電子部品 |
JP2015008312A (ja) * | 2014-08-13 | 2015-01-15 | 株式会社村田製作所 | 積層セラミックコンデンサ、これを含む積層セラミックコンデンサ連、および、積層セラミックコンデンサの実装体 |
JP6665438B2 (ja) * | 2015-07-17 | 2020-03-13 | 株式会社村田製作所 | 積層セラミックコンデンサ |
JP6378651B2 (ja) * | 2015-07-28 | 2018-08-22 | 太陽誘電株式会社 | 積層セラミックコンデンサ |
KR102587765B1 (ko) * | 2017-08-10 | 2023-10-12 | 다이요 유덴 가부시키가이샤 | 적층 세라믹 콘덴서 및 그 제조 방법 |
JP7154531B2 (ja) * | 2018-03-22 | 2022-10-18 | 国立大学法人東北大学 | 電子デバイスの評価方法および評価装置 |
JP2020155523A (ja) * | 2019-03-19 | 2020-09-24 | 株式会社村田製作所 | 積層セラミックコンデンサ |
KR20190116132A (ko) * | 2019-07-15 | 2019-10-14 | 삼성전기주식회사 | 적층형 커패시터 및 그 실장 기판 |
EP4159682A4 (en) * | 2020-05-27 | 2023-12-13 | Panasonic Intellectual Property Management Co., Ltd. | STRUCTURE OF BARIUM COMPOUND AND ITS MANUFACTURING METHOD |
CN114014649B (zh) * | 2021-12-13 | 2023-07-25 | 深圳先进电子材料国际创新研究院 | 共掺杂钛酸钡陶瓷介电材料、制备方法及其应用 |
Family Cites Families (10)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP3326513B2 (ja) | 1994-10-19 | 2002-09-24 | ティーディーケイ株式会社 | 積層型セラミックチップコンデンサ |
JPH10255549A (ja) | 1997-03-05 | 1998-09-25 | Tdk Corp | 誘電体セラミック材料およびその製造方法並びに積層セラミックコンデンサ |
TW439071B (en) | 1998-07-23 | 2001-06-07 | Taiyo Yuden Kk | Dielectric electromagnetic composition and ceramic electronic part |
JP3746398B2 (ja) * | 1998-07-23 | 2006-02-15 | 太陽誘電株式会社 | 誘電体磁器組成物とセラミック電子部品 |
JP4661203B2 (ja) | 2004-12-15 | 2011-03-30 | Tdk株式会社 | セラミック電子部品およびその製造方法 |
JP4965435B2 (ja) * | 2005-03-25 | 2012-07-04 | 京セラ株式会社 | 積層セラミックコンデンサおよびその製法 |
JP4935671B2 (ja) * | 2005-03-28 | 2012-05-23 | パナソニック株式会社 | 誘電体磁器組成物、およびこれを用いたコンデンサの製造方法 |
JP5312275B2 (ja) * | 2009-09-28 | 2013-10-09 | 京セラ株式会社 | 積層セラミックコンデンサ |
JP5370212B2 (ja) * | 2010-02-24 | 2013-12-18 | 株式会社村田製作所 | 誘電体セラミックおよび積層セラミックコンデンサ |
JP5624001B2 (ja) * | 2011-09-07 | 2014-11-12 | サムソン エレクトロ−メカニックス カンパニーリミテッド. | 焼結体及びセラミックコンデンサ並びにこれらの製造方法 |
-
2012
- 2012-11-13 JP JP2012249552A patent/JP5211262B1/ja active Active
- 2012-11-13 KR KR1020147024745A patent/KR101581809B1/ko active IP Right Grant
- 2012-11-13 WO PCT/JP2012/079409 patent/WO2014002302A1/ja active Application Filing
- 2012-11-13 US US14/389,308 patent/US9536666B2/en active Active
- 2012-11-13 CN CN201280072131.XA patent/CN104246929B/zh active Active
- 2012-12-18 TW TW101148122A patent/TWI525651B/zh active
Also Published As
Publication number | Publication date |
---|---|
US9536666B2 (en) | 2017-01-03 |
CN104246929B (zh) | 2017-10-20 |
TW201401312A (zh) | 2014-01-01 |
US20150279565A1 (en) | 2015-10-01 |
KR20140126733A (ko) | 2014-10-31 |
WO2014002302A1 (ja) | 2014-01-03 |
JP5211262B1 (ja) | 2013-06-12 |
KR101581809B1 (ko) | 2015-12-31 |
JP2014029978A (ja) | 2014-02-13 |
CN104246929A (zh) | 2014-12-24 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
TWI525651B (zh) | Laminated ceramic capacitors | |
TWI613688B (zh) | 積層陶瓷電容器 | |
TWI399766B (zh) | 積層陶瓷電容器及其製法 | |
JP4626892B2 (ja) | 誘電体セラミック、及び積層セラミックコンデンサ | |
KR101494851B1 (ko) | 적층 세라믹 콘덴서 및 적층 세라믹 콘덴서의 제조방법 | |
JP5483825B2 (ja) | 誘電体磁器および積層セラミックコンデンサ | |
US7638451B2 (en) | Dielectric ceramic, method of producing the same, and monolithic ceramic capacitor | |
TWI441791B (zh) | 介電質陶瓷及積層陶瓷電容器 | |
TWI427051B (zh) | 介電質陶瓷及積層陶瓷電容器 | |
US20120075768A1 (en) | Dielectric ceramic composition and manufacturing method thereof, and ceramic electronic device | |
US10618846B2 (en) | Dielectric porcelain composition, multilayer ceramic capacitor, and method for producing multilayer ceramic capacitor | |
JPWO2012124736A1 (ja) | 誘電体セラミック及び積層セラミックコンデンサ | |
CN107836026A (zh) | 介电组成、介电元件、电子部件和层压电子部件 | |
JP4552419B2 (ja) | 誘電体セラミックおよび積層セラミックコンデンサ | |
JP2018529221A (ja) | 誘電体組成物、誘電体素子、電子部品および積層電子部品 | |
JP3882054B2 (ja) | 積層セラミックコンデンサ | |
JP2006232629A (ja) | 誘電体セラミック及び誘電体セラミックの製造方法、並びに積層セラミックコンデンサ | |
JP7037945B2 (ja) | セラミックコンデンサおよびその製造方法 | |
WO2009119613A1 (ja) | 積層セラミックコンデンサ | |
JP5127837B2 (ja) | 誘電体磁器および積層セラミックコンデンサ | |
JP4949220B2 (ja) | 誘電体磁器および積層セラミックコンデンサ | |
JP7262640B2 (ja) | セラミックコンデンサ | |
JP2005187296A (ja) | 誘電体セラミック組成物及び積層セラミックコンデンサ | |
JP7363701B2 (ja) | 誘電体組成物および積層セラミック電子部品 | |
WO2022270270A1 (ja) | 積層セラミックコンデンサ |