WO2014002302A1 - 積層セラミックコンデンサ - Google Patents

積層セラミックコンデンサ Download PDF

Info

Publication number
WO2014002302A1
WO2014002302A1 PCT/JP2012/079409 JP2012079409W WO2014002302A1 WO 2014002302 A1 WO2014002302 A1 WO 2014002302A1 JP 2012079409 W JP2012079409 W JP 2012079409W WO 2014002302 A1 WO2014002302 A1 WO 2014002302A1
Authority
WO
WIPO (PCT)
Prior art keywords
ceramic capacitor
dielectric layer
multilayer ceramic
dielectric
phase
Prior art date
Application number
PCT/JP2012/079409
Other languages
English (en)
French (fr)
Inventor
秀弥 寺岡
浩一郎 森田
水野　洋一
Original Assignee
太陽誘電株式会社
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 太陽誘電株式会社 filed Critical 太陽誘電株式会社
Priority to KR1020147024745A priority Critical patent/KR101581809B1/ko
Priority to CN201280072131.XA priority patent/CN104246929B/zh
Priority to US14/389,308 priority patent/US9536666B2/en
Publication of WO2014002302A1 publication Critical patent/WO2014002302A1/ja

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES OR LIGHT-SENSITIVE DEVICES, OF THE ELECTROLYTIC TYPE
    • H01G4/00—Fixed capacitors; Processes of their manufacture
    • H01G4/002—Details
    • H01G4/018—Dielectrics
    • H01G4/06—Solid dielectrics
    • H01G4/08—Inorganic dielectrics
    • H01G4/12—Ceramic dielectrics
    • H01G4/1209—Ceramic dielectrics characterised by the ceramic dielectric material
    • H01G4/1218—Ceramic dielectrics characterised by the ceramic dielectric material based on titanium oxides or titanates
    • H01G4/1227—Ceramic dielectrics characterised by the ceramic dielectric material based on titanium oxides or titanates based on alkaline earth titanates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES OR LIGHT-SENSITIVE DEVICES, OF THE ELECTROLYTIC TYPE
    • H01G4/00—Fixed capacitors; Processes of their manufacture
    • H01G4/002—Details
    • H01G4/018—Dielectrics
    • H01G4/06—Solid dielectrics
    • H01G4/08—Inorganic dielectrics
    • H01G4/12—Ceramic dielectrics
    • H01G4/1209—Ceramic dielectrics characterised by the ceramic dielectric material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES OR LIGHT-SENSITIVE DEVICES, OF THE ELECTROLYTIC TYPE
    • H01G4/00—Fixed capacitors; Processes of their manufacture
    • H01G4/30—Stacked capacitors

Definitions

  • the present invention relates to a multilayer ceramic capacitor having a high dielectric constant and high reliability.
  • the dielectric ceramic composition constituting the dielectric layer of the multilayer ceramic capacitor Attempts have been made to improve the dielectric constant of objects.
  • Patent Documents 1 and 2 As a method for improving the dielectric constant, a method of increasing the dispersibility of the subcomponent raw material by adding a roasting treatment to the raw material of the subcomponent in advance and adding it to the main component raw material in the form of roasted powder, A method of increasing the dielectric constant by adding it as a single oxide and adjusting it to a predetermined composition has been performed (Patent Documents 1 and 2).
  • the present invention solves such problems and achieves a high dielectric constant and a thin layer to meet the demands for miniaturization and large capacity, and also provides a multilayer ceramic capacitor excellent in insulation reliability.
  • the purpose is to provide.
  • the present invention is a multilayer ceramic capacitor having a laminate in which dielectric layers and internal electrode layers are alternately laminated, and a cover layer formed as an outermost layer above and below the laminate in the lamination direction, It is a multilayer ceramic capacitor in which the dielectric layer is made of a sintered body containing barium titanate and a silicon compound, and the dielectric layer has a Fresnoite phase having an average particle diameter of 1 ⁇ m or less.
  • At least a part of the Fresnoite phase is present at the interface between the dielectric layer and the internal electrode layer.
  • the dielectric layer preferably contains 0 to 4 moles of magnesium oxide with respect to 1 mole of the silicon compound from the viewpoint of good formation of the Fresnoite phase and proper grain growth.
  • the silicon compound is preferably silicon dioxide from the viewpoint of forming a good fresnoite phase. From the same viewpoint, the amount of the silicon compound in the dielectric layer is preferably 0.5 to 5 mol with respect to 100 mol of the barium titanate.
  • the ratio of the Fresnoit phase in the dielectric layer is usually 0.5 to 3%.
  • the dielectric layer may contain various additive compounds in order to give the constituent particles of the sintered body various characteristics.
  • the dielectric layer preferably further contains an oxide of a rare earth element.
  • FIG. 1 is a schematic longitudinal sectional view of a multilayer ceramic capacitor according to an embodiment of the present invention.
  • FIG. 2 is an enlarged schematic view of the laminated portion of the dielectric layer and the internal electrode layer in the longitudinal sectional view similar to FIG. 1 of the multilayer ceramic capacitor of the present invention.
  • FIG. 1 is a schematic longitudinal sectional view of a multilayer ceramic capacitor 1 of the present invention.
  • the multilayer ceramic capacitor 1 is formed on a ceramic sintered body 10 having a chip size and a shape (for example, a 1.0 ⁇ 0.5 ⁇ 0.5 mm rectangular parallelepiped) defined by a standard, and on both sides of the ceramic sintered body 10. And a pair of external electrodes 20.
  • the ceramic sintered body 10 is formed as a laminated body 11 in which barium titanate particle crystals are the main components and dielectric layers 12 and internal electrode layers 13 are alternately laminated, and as outermost layers above and below the lamination direction. Cover layer 15 to be formed.
  • the cover layer 15 formed in the outermost layer portion of the laminate 11 protects the dielectric layer 12 and the internal electrode layer 13 from contamination such as moisture and contamination from the outside, and prevents their deterioration over time.
  • the multilayer ceramic capacitor 1 is manufactured as follows, for example. First, a raw material powder of fine particles mainly composed of barium titanate is wet-mixed with an additive compound, and the obtained mixture is dried and pulverized to prepare a ceramic powder.
  • Barium titanate is a tetragonal compound having a perovskite structure and exhibits a high dielectric constant.
  • This barium titanate is generally obtained by synthesizing barium titanate by reacting a titanium raw material such as titanium dioxide with a barium raw material such as barium carbonate. In order to make this barium titanate into a powder having a desired particle size, heat treatment is performed and firing is performed.
  • the barium titanate powder thus obtained is pulverized as necessary to adjust the particle size, or combined with a classification treatment to adjust the particle size.
  • the average particle size of the barium titanate powder is usually 0.2 ⁇ m or less, preferably 0.08 to 0.15 ⁇ m. Further, the barium titanate powder is mixed with various additive compounds to prepare the ceramic powder as described above.
  • a silicon compound is used as the additive compound.
  • a raw material powder containing barium titanate and a silicon compound are fired, they react to form a Fresnoite phase in the sintered body obtained by the firing, thereby achieving high dielectric constant and insulation.
  • Examples of the silicon compound include silicon dioxide and BaSiO 3. Among these, silicon dioxide is preferable from the viewpoint of easy availability of raw materials and good formation of a Fresnoite phase.
  • the sintered body constitutes the dielectric layer 12 in the multilayer ceramic capacitor 1 of the present invention.
  • the amount of the silicon compound in the dielectric layer 12 is usually 0.5 per 100 mol of barium titanate. ⁇ 5 moles. A larger amount of silicon compound is preferable because a Fresnoite phase is likely to be formed. On the other hand, if the blending amount is too large, a Fresnoite phase is formed in a large amount and the characteristics of the multilayer ceramic capacitor tend to deteriorate. Therefore, the amount of the silicon compound is preferably 0.5 to 3 mol with respect to 100 mol of barium titanate.
  • additive compound examples include MgO, MnO, oxides of rare earth elements (Y, Dy, Tm, Ho, and Er), and Y, Sm, Eu, Gd, Tb, Er, Tm, Cr, V, Mn, and Co. , Ni, Nb, Ta, Mo, W, Li, B, Na or K oxides.
  • MgO manganesium oxide
  • MgO is an important element for suppressing the occurrence of oxygen defects when reducing and firing the internal electrode in the production of the multilayer ceramic capacitor.
  • MgO easily dissolves in barium titanate, thereby reducing the reactivity of barium titanate with the silicon compound and making it difficult to form a Fresnoite phase.
  • MgO also has an effect of suppressing grain growth of the dielectric layer constituent particles in the firing process when forming the dielectric layer 12.
  • the amount of MgO in the dielectric layer 12 is generally 2 mol or less with respect to 100 mol of barium titanate, and preferably 0 to 4 mol with respect to 1 mol of the silicon compound. Particularly preferably, the amount of MgO in the dielectric layer 12 is 0 to 0.3 mol per mol of the silicon compound.
  • the MnO manganese oxide
  • the MnO has an effect of improving the insulation resistance and high temperature load life of the multilayer ceramic capacitor, and the amount in the dielectric layer 12 is usually 0.5 with respect to 100 mol of barium titanate. It is below the mole.
  • the rare earth element oxide has an effect of improving the high temperature load life of the multilayer ceramic capacitor, and the amount in the dielectric layer 12 is usually 2 mol or less with respect to 100 mol of barium titanate. .
  • the additive compound described above is added to and mixed with barium titanate together with the silicon compound.
  • the respective components are blended so that the content ratio thereof is the above-described ratio, wet-mixed, dried and pulverized to prepare a ceramic powder.
  • a binder such as polyvinyl butyral resin, an organic solvent such as ethanol and toluene, and a plasticizer such as dioctyl phthalate (DOP) are added and wet mixed.
  • a strip-shaped dielectric green sheet having a thickness of 3 ⁇ m or less is applied onto a substrate by, for example, a die coater method or a doctor blade method and dried.
  • a pattern of the internal electrode layer 13 is arranged on the surface of the dielectric green sheet by printing a metal conductive paste containing an organic binder by screen printing or gravure printing. Nickel is widely used as the metal from the viewpoint of cost.
  • barium titanate having an average particle size of 50 nm or less may be uniformly dispersed as a co-material.
  • a predetermined number of layers for example, 10 to 500 layers
  • a cover sheet to be the cover layer 15 is pressure-bonded to the upper and lower sides of the laminated dielectric green sheets, cut to a predetermined chip size (for example, 4.0 mm ⁇ 2.0 mm), and then Ni conductive paste to be the external electrode 20 is cut. Apply to both sides of the laminated body and dry. Thereby, a molded body of the multilayer ceramic capacitor 1 is obtained.
  • the molded body of the multilayer ceramic capacitor 1 thus obtained is debindered in an N 2 atmosphere at about 350 ° C., and then a mixed gas of N 2 , H 2 and H 2 O (oxygen partial pressure is about 1. 0.times.10.sup.-11 MPa) is usually fired at 1100 to 1300.degree. C. for 10 minutes to 2 hours to sinter each compound (barium titanate, silicon compound, etc.) constituting the dielectric green sheet, Furthermore, at least a part of the barium titanate and the silicon compound react to form a Fresnoite phase (Ba 2 TiSi 2 O 8 ).
  • a mixed gas of N 2 , H 2 and H 2 O oxygen partial pressure is about 1. 0.times.10.sup.-11 MPa
  • the laminated body 11 by which the dielectric material layer 12 and internal electrode layer 13 which consist of a sintered compact are laminated
  • a multilayer ceramic capacitor 1 is obtained.
  • the Fresnoite phase was obtained by substituting part of Ba with Sr or Ca in the above example, or part of Ti with Zr, formula Ba 2-x-y Ca x Sr y Ti 1-z Zr z Si 2 O 8 (0 ⁇ x ⁇ 2,0 ⁇ y ⁇ 2,0 ⁇ x + y ⁇ 2,0 ⁇ z ⁇ 1) It may be a thing.
  • the insulating property of the multilayer ceramic capacitor can be improved.
  • FIG. 2 is an enlarged schematic view of the laminated portion of the dielectric layer and the internal electrode layer in the same longitudinal sectional view as that of FIG. 1 of the multilayer ceramic capacitor of the present invention.
  • the average particle diameter measured by TEM (transmission electron microscope) -EDS (energy dispersive X-ray analysis) of the Fresnoite phase is 1 ⁇ m or less, and the Fresnoite phase is finely present in the dielectric layer 12. It is easy to obtain a high dielectric constant. From such a viewpoint, the average particle size of the Fresnoite phase is preferably 300 to 600 nm.
  • the average particle size of the Fresnoit phase is measured as follows. First, a vertical cross section of the multilayer ceramic capacitor 1 is photographed by TEM-EDS so that the dielectric layer 12 and the internal electrode layer 13 are in the photograph within a range of 15 ⁇ m ⁇ 15 ⁇ m. Next, the maximum diameter a in the direction parallel to the internal electrode layer 13 and the maximum diameter b in the direction perpendicular to the internal electrode layer 13 are measured for all the Fresnoit phases within the range of 15 ⁇ m ⁇ 15 ⁇ m. And (a + b) / 2 is calculated. This is the particle size. Next, the average value A of the particle diameter of the Fresnoit phase is calculated. At least 20 similar measurements are performed to determine an average value A for each measurement location, and the average value B is taken as the average particle size of the Fresnoit phase.
  • the multilayer ceramic capacitor 1 is a product with excellent insulation reliability and a long-life cost performance.
  • the Fresnoit phase is present at the interface between the dielectric layer 12 and the internal electrode layer 13, the effect is further enhanced.
  • the fresnoite phase when the fresnoite phase is formed, there is a state in which the A site is defective in the crystal lattice of barium titanate (having a perovskite structure) around the fresnoite phase. Therefore, the solid solution of the additive compound in barium titanate is promoted, grain growth by firing is promoted, and the dielectric constant per particle increases. As a result, the dielectric constant of the obtained multilayer ceramic capacitor 1 increases.
  • the proportion of the Fresnoite phase in the dielectric layer 12 is usually 0.5 to 3%, and preferably 0.5 to 1 from the viewpoint of good dielectric constant and insulation. %.
  • the measuring method of the said existence ratio is as follows.
  • the surface parallel to the internal electrode layer 13 of the dielectric layer 12 is set so that the high-concentration portion of the Si concentration is high in TEM-EDS, and a binarized image is photographed in a 15 ⁇ m ⁇ 15 ⁇ m field of view. To do.
  • the ratio of the area of the portion with high brightness to the area of the entire dielectric layer in the visual field is defined as the area ratio of the Fresnoit phase.
  • the same measurement is performed at at least 20 locations to determine the area ratio of the Fresnoit layer at each measurement location, and the average value thereof is defined as the presence ratio of the Fresnoit phase.
  • the Fresnoite phase can be identified by various methods, but can be examined using TEM-EDS composition analysis. The Fresnoite phase can also be confirmed by confirming the crystal structure from the electron diffraction pattern. Furthermore, since the Fresnoit phase has a TiO 5 6- structure and is different from the surrounding TiO 6 8 ⁇ structure of BaTiO 3 , it can be identified even when the shape of Ti-L2, 3edge is changed by the EELS (electron energy loss spectroscopy) spectrum. Is possible.
  • the internal electrode layer 13 is embedded so that the edges are alternately exposed on both end surfaces in the length direction of the dielectric layer 12. The portion exposed at the edge of the internal electrode layer 13 is connected to the external electrode 20.
  • the thickness of the dielectric layer 12 is usually 3 ⁇ m or less, preferably 0.5 to 1 ⁇ m, and the thickness of the internal electrode layer 13 is usually 0.5 to 3 ⁇ m.
  • the average particle size of the barium titanate particle crystals mainly constituting the dielectric layer 12 is usually controlled to 800 nm or less.
  • the dielectric layer 12 has a fresnoite. Since the average particle size of the phase is controlled to be as small as 1 ⁇ m or less, even with such a thin dielectric layer, excellent smoothness is achieved on the surface, and a multilayer ceramic capacitor that is less prone to problems such as short circuits. Is obtained.
  • BaTiO 3 powder was prepared as a main component, and SiO 2 , MgO, Ho 2 O 3 and MnO were prepared as subcomponents. These were weighed so as to have the composition shown in Table 1 below, wet mixed by a ball mill, dried, and calcined at 400 ° C. to obtain a ceramic powder.
  • the capacitance was measured with an LCR meter (manufactured by Hewlett-Packard Company HP4284), and the relative dielectric constant was calculated from the thickness of the dielectric layer and the effective electrode area.
  • a dielectric layer was cut out from each multilayer ceramic capacitor for observation with a transmission electron microscope (TEM). This was thinned to a thickness of 200 nm by an Ar ion milling method, and combined with EDS composition analysis, the presence or absence of a fresnoite phase was confirmed.
  • TEM transmission electron microscope
  • the ratio of the Fresnoite phase was obtained from the area ratio of the Fresnoit phase to the entire dielectric layer, and the average value was used as the presence ratio of the Fresnoit phase. evaluated.
  • the presence of a Fresnoite phase with an average particle diameter of 1 ⁇ m or less in the dielectric layer can achieve high dielectric constant and high insulation (high reliability) in the multilayer ceramic capacitor. I understand.

Abstract

　本発明は、小型化・大容量化の要求にこたえるための、高誘電率化と薄層化を達成し、しかも絶縁信頼性にも優れた積層セラミックコンデンサを提供することを目的とする。　本発明は、誘電体層と内部電極層とが交互に積層されてなる積層体と、前記積層体の積層方向上下の最外層として形成されるカバー層とを有する積層セラミックコンデンサであって、前記誘電体層がチタン酸バリウム及びケイ素化合物を含む焼結体からなり、前記誘電体層には、平均粒子径が１μｍ以下のフレスノイト相が存在している、積層セラミックコンデンサに関する。

Description

積層セラミックコンデンサ
　本発明は、高誘電率、高信頼性の積層セラミックコンデンサに関するものである。
　近年、携帯電話などのデジタル電子機器に使用される電子回路の高密度化に伴う電子部品の小型化に対する要求は高く、当該回路を構成する積層セラミックコンデンサの小型化、大容量化が急速に進んでいる。
　積層セラミックコンデンサの容量は、当該コンデンサを構成する誘電体層を構成する材料の誘電率や誘電体層の積層数に比例し、誘電体層一層あたりの厚みに反比例する。そこで、小型化の要求にもこたえるため、材料の誘電率を高め、かつ誘電体層の厚みを薄くしてその積層数を増加させることが求められる。
　この小型化（例えば、誘電体層の厚みを３μｍ以下とすることが求められている）、及び大容量化の要求に対応するために、積層セラミックコンデンサの誘電体層を構成する誘電体磁器組成物の誘電率を向上させることが試みられている。
　誘電率を向上させる方法として、予め副成分の原料について焙焼処理を施し、焙焼粉とした状態で主成分原料に添加して、副成分原料の分散性を高める方法や、副成分をそれぞれ単独の酸化物として添加して、所定の組成になるように調整することにより高誘電率化を図る方法などが行われている（特許文献１及び２）。
　しかしながら、特に、副成分の組成比を変更することにより誘電率を向上させる方法を採用した場合には、高誘電率化の一方で、他の特性が低下してしまうという不具合等があった。そこで、他の特性を低下させずに誘電率を向上させる方法として、所望の偏析を生成させ、添加元素の固溶状態を制御する方法が行われている。
　小型化・大容量化の要求にこたえるためには、誘電率の向上だけでなく前述の通り薄層化、多積層化が必要となる。特許文献３では、他の特性を低下させずに誘電率の向上を行う方法として、誘電体層形成材料にＭｇＴｉＯ３を添加してＭｇとＳｉを含む偏析相を生成させて、誘電率の向上を図っている。
特開平１０－２５５５４９号公報 特許第３３２６５１３号公報 特開２００６－１７３３５２号公報
　誘電体層の薄層化を行うには、誘電体粒子の粒子径を可能な限り微細化することが求められる。しかしながら、粒子径を微細化すると、サイズ効果によって、一粒子あたりの誘電率が低下してしまう。特許文献３に開示されたＭｇＴｉＯ３を添加する方法では、Ｍｇが誘電体粒子の粒成長を抑制する作用を有するため、一粒子あたりの誘電率が低い状態で焼結されてしまい、十分な誘電率が得られないという問題がある。
　本発明は、このような課題を解決して、小型化・大容量化の要求にこたえるための、高誘電率化と薄層化を達成し、しかも絶縁信頼性にも優れた積層セラミックコンデンサを提供することを目的とする。
　本発明者らは上記課題を解決するために鋭意検討した結果、誘電体層中もしくは内部電極界面に、平均粒子径が１μｍ以下のフレスノイト相が存在している積層セラミックコンデンサが、前記課題を解決することができることを見出し、本発明を完成するにいたった。
　すなわち本発明は、誘電体層と内部電極層とが交互に積層されてなる積層体と、前記積層体の積層方向上下の最外層として形成されるカバー層とを有する積層セラミックコンデンサであって、前記誘電体層がチタン酸バリウム及びケイ素化合物を含む焼結体からなり、前記誘電体層には、平均粒子径が１μｍ以下のフレスノイト相が存在している、積層セラミックコンデンサである。
　前記フレスノイト相の少なくとも一部は、前記誘電体層と前記内部電極層との界面に存在している。
　前記誘電体層は、フレスノイト相の良好な形成および適正な粒成長の観点から、酸化マグネシウムを前記ケイ素化合物１モルに対して０～４モル含んでいることが好ましい。
　前記ケイ素化合物は、良好なフレスノイト相の形成の観点からは、二酸化ケイ素であることが好ましい。また同様な観点から、前記誘電体層におけるケイ素化合物の量は、前記チタン酸バリウム１００モルに対して０．５～５モルであることが好ましい。
　本発明の積層セラミックコンデンサにおいて、前記誘電体層におけるフレスノイト相の存在割合は、通常０．５～３％である。
　本発明の積層セラミックコンデンサにおいて、前記焼結体の構成粒子に種々の特性を持たせるため、前記誘電体層が種々の添加化合物を含んでいてもよい。特に積層セラミックコンデンサの寿命の観点から、前記誘電体層はさらに希土類元素の酸化物を含むことが好ましい。
　本発明の積層セラミックコンデンサにおける誘電体層にはフレスノイト相が存在しているため、当該誘電体層は誘電率に優れ、さらに前記フレスノイト相の平均粒子径は１μｍ以下であって、過度な偏析が起こらず誘電体層中に分散している。このため、高誘電率を達しつつ、同時に誘電体層の厚みを薄くすることができ、しかもフレスノイト相は絶縁性が高いため、本発明の積層セラミックコンデンサは絶縁信頼性にも優れている。
図１は、本発明の一実施形態による、積層セラミックコンデンサの概略の縦断面図である。 図２は、本発明の積層セラミックコンデンサの、図１と同様の縦断面図における誘電体層と内部電極層の積層部分の拡大模式図である。
　以下、本発明の一実施形態による積層セラミックコンデンサを説明する。図１は、本発明の積層セラミックコンデンサ１の概略縦断面図である。
　積層セラミックコンデンサ１は、規格で定められたチップ寸法及び形状（例えば１．０×０．５×０．５ｍｍの直方体）を有するセラミック焼結体１０と、セラミック焼結体１０の両側に形成される一対の外部電極２０とから概ね構成される。セラミック焼結体１０は、チタン酸バリウムの粒子結晶を主成分とし、内部に誘電体層１２と内部電極層１３とが交互に積層されてなる積層体１１と、積層方向上下の最外層として形成されるカバー層１５とを有している。
　積層体１１は、静電容量や要求される耐圧等の仕様に応じて、２枚の内部電極層１３で挟まれる誘電体層１２の厚さが３μｍ以下（例えば１μｍ程度）であって、全体の積層数が数十～数百の高密度多層構造を有している。
　積層体１１の最外層部分に形成されるカバー層１５は、誘電体層１２及び内部電極層１３を外部からの湿気やコンタミ等の汚染から保護し、それらの経時的な劣化を防ぐ。
　積層セラミックコンデンサ１は、例えば次のようにして製造される。まず、チタン酸バリウムを主成分とする微粒子の原料粉末を添加化合物とともに湿式混合し、得られた混合物を乾燥、粉砕してセラミック粉末を調製する。
　チタン酸バリウムはペロブスカイト構造を有する正方晶化合物であって、高い誘電率を示す。このチタン酸バリウムは、一般的に、二酸化チタンなどのチタン原料と炭酸バリウムなどのバリウム原料とを反応させてチタン酸バリウムを合成することで得られる。このチタン酸バリウムを所望の粒径の粉末とするため、熱処理して焼成を行う。
　前記チタン酸バリウムの合成方法としては従来種々の方法が知られており、例えばゾルゲル法、水熱法、固相法等が知られている。本発明においては、これらのいずれも採用可能である。
　このようにして得られたチタン酸バリウム粉末を、必要に応じて粉砕処理して粒径を調節したり、あるいは分級処理と組み合わせることで粒径を整える。なお、このチタン酸バリウム粉末の平均粒子径は通常０．２μｍ以下、好ましくは０．０８～０．１５μｍである。さらにチタン酸バリウム粉末を種々の添加化合物と混合して、上記の通りセラミック粉末が調製される。
　本発明においては、この添加化合物としてケイ素化合物を使用する。チタン酸バリウムとケイ素化合物とを含む原料粉末を焼成すると、これらが反応し、前記焼成により得られる焼結体においてフレスノイト相が形成され、高い誘電率と絶縁性が達成される。
　前記ケイ素化合物としては、二酸化ケイ素及びＢａＳｉＯ３が挙げられ、これらの中でも、原料の入手の容易性及び良好なフレスノイト相形成の観点から、二酸化ケイ素が好ましい。
　前記焼結体は本発明の積層セラミックコンデンサ１における誘電体層１２を構成するものであるが、この誘電体層１２における前記ケイ素化合物の量は、チタン酸バリウム１００モルに対して通常０．５～５モルである。ケイ素化合物の量が多い方がフレスノイト相が形成されやすいので好ましいが、一方配合量が多くなりすぎると、フレスノイト相が多く形成されて積層セラミックコンデンサの特性が悪化する傾向がある。そこで、前記ケイ素化合物の量は、好ましくはチタン酸バリウム１００モルに対して０．５～３モルである。
　上記添加化合物としてはさらに、ＭｇＯ、ＭｎＯ、希土類元素(Ｙ，Ｄｙ，Ｔｍ，Ｈｏ及びＥｒ)の酸化物、並びにＹ，Ｓｍ，Ｅｕ，Ｇｄ，Ｔｂ，Ｅｒ，Ｔｍ，Ｃｒ，Ｖ，Ｍｎ，Ｃｏ，Ｎｉ，Ｎｂ，Ｔａ，Ｍｏ，Ｗ，Ｌｉ，Ｂ，Ｎａ又はＫの酸化物が挙げられる。
　ＭｇＯ（酸化マグネシウム）は、積層セラミックコンデンサの製造にあたって内部電極を還元焼成する際の酸素欠陥の発生を抑制するために重要な元素である。しかしながらＭｇＯは一方で、チタン酸バリウムに固溶しやすく、これによりチタン酸バリウムのケイ素化合物との反応性を低下させ、フレスノイト相を形成しにくくする作用を有している。またＭｇＯには、誘電体層１２を形成する際の焼成プロセスにおいて誘電体層構成粒子の粒成長を抑制する作用もある。
　そこで、ＭｇＯの誘電体層１２における量は一般にチタン酸バリウム１００モルに対して２モル以下であり、さらにケイ素化合物１モルに対して０～４モルであることが好ましい。特に好ましくは、ＭｇＯの誘電体層１２における量はケイ素化合物１モルに対して０～０．３モルである。
　また、上記ＭｎＯ（酸化マンガン）は積層セラミックコンデンサの絶縁抵抗と高温負荷寿命を向上させる作用を有しており、その誘電体層１２における量は、通常チタン酸バリウム１００モルに対して０．５モル以下である。
　さらに、上記希土類元素の酸化物は積層セラミックコンデンサの高温負荷寿命を向上させる作用を有しており、その誘電体層１２における量は、通常チタン酸バリウム１００モルに対して通常２モル以下である。
　以上説明したケイ素化合物以外の種々の添加化合物の中でも、前記焼結体からなる誘電体層１２に高温負荷寿命の特性を持たせるために、希土類元素の酸化物を添加することが好ましい。
　以上説明した添加化合物をケイ素化合物とともにチタン酸バリウムに添加配合する。得られるセラミック粉末を焼成して誘電体層１２としたときに、これらの含有割合が上記した割合となるように各成分を配合し、湿式混合して乾燥、粉砕してセラミック粉末を調製する。
　以上の通りにして得られたセラミック粉末に、ポリビニルブチラール樹脂等のバインダ、エタノール及びトルエン等の有機溶剤並びにフタル酸ジオクチル（ＤＯＰ）等の可塑剤を加えて湿式混合する。得られたスラリーを使用して、例えばダイコータ法やドクターブレード法により、基材上に厚み３μｍ以下の帯状の誘電体グリーンシートを塗工して乾燥させる。そして、誘電体グリーンシートの表面に、有機バインダを含む金属導電ペーストをスクリーン印刷やグラビア印刷により印刷することで内部電極層１３のパターンを配置する。前記金属として、コストの観点からニッケルが広く採用されている。
　なお、前記金属導電ペーストには共材として、平均粒径が５０ｎｍ以下のチタン酸バリウムを均一に分散させてもよい。その後、例えば１５ｃｍ×１５ｃｍの大きさに打ち抜いて揃えられた誘電体グリーンシートを内部電極層１３と誘電体層１２とが互い違いになるように所定層数（例えば１０～５００層）だけ積層する。積層した誘電体グリーンシートの上下にカバー層１５となるカバーシートを圧着させ、所定チップ寸法（例えば４．０ｍｍ×２．０ｍｍ）にカットし、その後に外部電極２０となるＮｉ導電ペーストを、カットした積層体の両側面に塗布して乾燥させる。これにより、積層セラミックコンデンサ１の成型体が得られる。
　このようにして得られた積層セラミックコンデンサ１の成型体を、約３５０℃のＮ２雰囲気中で脱バインダした後に、Ｎ２、Ｈ２、Ｈ２Ｏの混合ガス（酸素分圧が約１．０×１０－１１ＭＰａ）下において通常１１００～１３００℃で１０分～２時間焼成することで、前記誘電体グリーンシートを構成する各化合物（チタン酸バリウムやケイ素化合物等）が焼結して、さらにチタン酸バリウム及びケイ素化合物の少なくとも一部が反応してフレスノイト相（Ｂａ２ＴｉＳｉ２Ｏ８）が形成される。このようにして、内部に焼結体からなる誘電体層１２と内部電極層１３とが交互に積層されてなる積層体１１と、積層方向上下の最外層として形成されるカバー層１５とを有する積層セラミックコンデンサ１が得られる。なお、フレスノイト相の例としてＢａ２ＴｉＳｉ２Ｏ８を挙げたが、フレスノイト相は前記例におけるＢａの一部をＳｒまたはＣａで置換したものや、Ｔｉの一部をＺｒで置換したもの、すなわち式Ｂａ２－ｘ－ｙＣａｘＳｒｙＴｉ１－ｚＺｒｚＳｉ２Ｏ８（０≦ｘ＜２，０≦ｙ＜２，０≦ｘ＋ｙ＜２，０≦ｚ＜１）で表されるものであってもよい。
　さらに本発明においては、６００～１０００℃で再酸化処理を実施することにより、積層セラミックコンデンサの絶縁性を改善できる。
　前記フレスノイト相は、誘電体層１２中もしくは誘電体層１２と内部電極層１３との界面に存在し、かつケイ素化合物は誘電体層１２中に均一に分散しているため、フレスノイト相の偏析はそれほど大きくならない。
　例えば図２に示すように、フレスノイト相３２は、チタン酸バリウムからなる誘電体粒子３４と、その他の化合物からなる誘電体粒子３４とに接するように存在し、あるいは誘電体粒子３４と内部電極３６と接するように（これらの界面に）存在する。フレスノイト相はどのような形態で存在していてもよい。なお図２は、本発明の積層セラミックコンデンサの図１と同様の縦断面図における誘電体層と内部電極層の積層部分の拡大模式図である。
　本発明において、フレスノイト相のTEM（透過電子顕微鏡）-EDS（エネルギー分散型Ｘ線分析）で測定した平均粒子径は１ｕｍ以下であり、誘電体層１２中にフレスノイト相が細かく存在しているほど、高誘電率が得られやすい。このような観点から、フレスノイト相の平均粒子径は好ましくは３００～６００ｎｍである。
　なお、フレスノイト相の平均粒子径は、次のようにして測定する。まず、ＴＥＭ－ＥＤＳで１５μｍ×１５μｍの範囲に誘電体層１２および内部電極層１３が写真に入るように積層セラミックコンデンサ１の縦断面を撮影する。次に、撮影した１５μｍ×１５μｍの範囲内にあるフレスノイト相すべてについて、内部電極層１３に対して平行な方向の最大径ａと内部電極層１３に対して垂直な方向の最大径ｂとを測定して（ａ＋ｂ）／２を計算する。これを粒子径とする。次にフレスノイト相の粒子径の平均値Ａを算出する。同様の測定を少なくとも２０か所行って各測定個所について平均値Ａを求め、それらの平均値Ｂをフレスノイト相の平均粒子径とする。
　フレスノイト相は絶縁性が高いため、前記積層セラミックコンデンサ１は絶縁信頼性に優れ、長寿命のコストパフォーマンスに優れた製品である。特に、フレスノイト相が誘電体層１２と内部電極層１３との界面に存在する場合、その効果はさらに高くなる。
　また、フレスノイト相が形成されると、フレスノイト相の周囲のチタン酸バリウム（ペロブスカイト構造を有している）の結晶格子においてＡサイトが欠陥したものが存在する状態となる。そのため添加化合物のチタン酸バリウムへの固溶が促進され、焼成による粒成長が促進されて、一粒子当たりの誘電率が上昇する。その結果得られる積層セラミックコンデンサ１における誘電率が上昇する。
　本発明の積層セラミックコンデンサ１において、誘電体層１２中のフレスノイト相の存在割合は通常０．５～３％であり、良好な誘電率及び絶縁性の観点からは、好ましくは０．５～１％である。なお、前記存在割合の測定方法は以下の通りである。誘電体層１２の内部電極層１３と平行な面について、ＴＥＭ－ＥＤＳでＳｉの濃度の高い部分が高い明度を示すように設定し、１５μｍ×１５μｍの視野において、二値化した画像を写真撮影する。得られた写真において、明度の高い部分の面積の前記視野における誘電体層全体の面積に対する比をフレスノイト相の面積比とする。同様の測定を少なくとも２０か所で行って各測定個所についてフレスノイト層の面積比を求め、それらの平均値をフレスノイト相の存在割合とする。
　フレスノイト相の形成の程度は、上記で説明したとおり、チタン酸バリウム及びケイ素化合物の量、さらに酸化マグネシウムの量を調節することによって、調節可能である。
　また、フレスノイト相の同定は種々の方法により行うことができるが、ＴＥＭ－ＥＤＳ組成分析を用いて調べることが出来る。また、電子線回折パターンから結晶構造を確認することによってもフレスノイト相を確認することが出来る。さらに、フレスノイト相はＴｉＯ５ ６－構造を有し、周囲のＢａＴｉＯ３のＴｉＯ６ ８－構造とは異なることからＥＥＬＳ（電子エネルギー損失分光法）スペクトルによるＴｉ－Ｌ２，３ｅｄｇｅの形状変化でも同定が可能である。
　次に、本発明の積層セラミックコンデンサ１において、内部電極層１３は誘電体層１２の長さ方向両端面に端縁が交互に露出するように埋設されている。そして内部電極層１３の端縁に露出した部分が、外部電極２０と接続している。
　また、前記誘電体層１２の厚みは通常３μｍ以下、好ましくは０．５～１μｍであり、前記内部電極層１３の厚みは通常０．５～３μｍである。本発明の積層セラミックコンデンサ１において、誘電体層１２を主に構成するチタン酸バリウムの粒子結晶の平均粒径は、通常８００ｎｍ以下にコントロールされており、さらに前記の通り、誘電体層１２においてフレスノイト相も平均粒子径が１μｍ以下と小さく制御されているため、このような薄層誘電体層であっても、その表面において優れた平滑性が達成され、ショート等の不具合が起きにくい積層セラミックコンデンサが得られる。
　以下、実施例により本発明をより詳細に説明するが、本発明の範囲はこれらにより何ら限定されるものではない。
　主成分としてＢａＴｉＯ３粉末、副成分としてＳｉＯ２、ＭｇＯ、Ｈｏ２Ｏ３、ＭｎＯを準備した。これらを下記表１の組成になるように秤量し、ボールミルにて湿式混合し、乾燥後４００℃にて仮焼し、セラミック粉末を得た。
Figure JPOXMLDOC01-appb-T000001
　上記のセラミック粉末に、ポリビニルブチラール樹脂、トルエン、エタノール、ＤＯＰを加えて混合し、セラミックスラリーを調製した。このセラミックスラリーをロールコータにてシート化し、厚みが３μｍの誘電体グリーンシートを得た。
　この誘電体グリーンシート上にスクリーン印刷でＮｉ内部電極ペーストを塗布して、内部電極パターンを形成した。これにより得られたセラミックグリーンシートを２１枚積み重ね、圧着し、４．０×２．０ｍｍの大きさに切断分割して生チップを形成した。
　この生チップを窒素雰囲気中で脱バインダー処理し、前記生チップにＮｉ外部電極ペーストを塗布して、還元雰囲気中にて１３００℃で２時間焼成した。さらに、これを１０００℃にて再酸化処理することにより、３．２×１．６ｍｍサイズで誘電体層の厚み２ｕｍの積層セラミックコンデンサを得た。
　これについて、ＬＣＲメータ(ヒューレットパッカード社製 HP4284)で静電容量測定を行い、誘電体層の厚みと有効電極面積から比誘電率を算出した。
　さらに、絶縁信頼性の評価として高温加速寿命試験を行い（ｎ＝１５）、１５０℃－２５V/μmの負荷で、積層セラミックコンデンサの抵抗値が１MΩ以下になった時間の平均値を寿命として求めた。
　更に、これら積層セラミックコンデンサ試料（サンプル１～３）について、透過電子顕微鏡(ＴＥＭ)観察するために、それぞれの積層セラミックコンデンサから誘電体層を切り出した。これをＡｒイオンミリング法にて２００ｎｍの厚みまで薄片化させ、ＥＤＳ組成分析と組み合わせてフレスノイト相の有無を確認した。
　このときにＴＥＭ－ＥＤＳでランダムに２０視野（１５μｍ×１５μｍ）を確認したときの、誘電体層全体に対するフレスノイト相の面積比からフレスノイト相の割合を求め、その平均値をフレスノイト相の存在割合として評価した。
　これらの結果を下記表２に示す。また、ＴＥＭ－ＥＤＳ組成分析の結果も表２に併せて示す。
Figure JPOXMLDOC01-appb-T000002
　以上の結果から、誘電体層中に平均粒子径が１μｍ以下のフレスノイト相が存在していることで、積層セラミックコンデンサにおいて高誘電率、高絶縁性（高信頼性）を達成することが出来ることがわかる。
［符号の説明］
　１　積層セラミックコンデンサ
１０　セラミック焼結体
１１　積層体
１２　誘電体層
１３　内部電極層
１５　カバー層
２０　外部電極
３２　フレスノイト相
３４　誘電体粒子
３６　内部電極

Claims (7)

  1. 　誘電体層と内部電極層とが交互に積層されてなる積層体と、前記積層体の積層方向上下の最外層として形成されるカバー層とを有する積層セラミックコンデンサであって、
    　前記誘電体層がチタン酸バリウム及びケイ素化合物を含む焼結体からなり、
    　前記誘電体層には、平均粒子径が１μｍ以下のフレスノイト相が存在している、積層セラミックコンデンサ。
  2. 　前記フレスノイト相の少なくとも一部は、前記誘電体層と前記内部電極層との界面に存在している、請求項１に記載の積層セラミックコンデンサ。
  3. 　前記誘電体層がさらに酸化マグネシウムを、前記ケイ素化合物１モルに対して０～４モル含む、請求項１又は２に記載の積層セラミックコンデンサ。
  4. 　前記ケイ素化合物が二酸化ケイ素である、請求項１～３のいずれかに記載の積層セラミックコンデンサ。
  5. 　前記誘電体層におけるケイ素化合物の量が、前記チタン酸バリウム１００モルに対して０．５～５モルである、請求項１～４のいずれかに記載の積層セラミックコンデンサ。
  6. 　前記誘電体層におけるフレスノイト相の存在割合が、０．５～３％である、請求項１～５のいずれかに記載の積層セラミックコンデンサ。
  7. 　前記誘電体層が、さらに希土類元素の酸化物を含む、請求項１～６のいずれかに記載の積層セラミックコンデンサ。
PCT/JP2012/079409 2012-06-29 2012-11-13 積層セラミックコンデンサ WO2014002302A1 (ja)

Priority Applications (3)

Application Number Priority Date Filing Date Title
KR1020147024745A KR101581809B1 (ko) 2012-06-29 2012-11-13 적층 세라믹 콘덴서
CN201280072131.XA CN104246929B (zh) 2012-06-29 2012-11-13 层叠陶瓷电容器
US14/389,308 US9536666B2 (en) 2012-06-29 2012-11-13 Multi-layer ceramic capacitor

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2012-146611 2012-06-29
JP2012146611 2012-06-29

Publications (1)

Publication Number Publication Date
WO2014002302A1 true WO2014002302A1 (ja) 2014-01-03

Family

ID=48713151

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/JP2012/079409 WO2014002302A1 (ja) 2012-06-29 2012-11-13 積層セラミックコンデンサ

Country Status (6)

Country Link
US (1) US9536666B2 (ja)
JP (1) JP5211262B1 (ja)
KR (1) KR101581809B1 (ja)
CN (1) CN104246929B (ja)
TW (1) TWI525651B (ja)
WO (1) WO2014002302A1 (ja)

Families Citing this family (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP6398349B2 (ja) 2013-08-23 2018-10-03 Tdk株式会社 積層型セラミック電子部品
JP2015008312A (ja) * 2014-08-13 2015-01-15 株式会社村田製作所 積層セラミックコンデンサ、これを含む積層セラミックコンデンサ連、および、積層セラミックコンデンサの実装体
JP6665438B2 (ja) * 2015-07-17 2020-03-13 株式会社村田製作所 積層セラミックコンデンサ
JP6378651B2 (ja) * 2015-07-28 2018-08-22 太陽誘電株式会社 積層セラミックコンデンサ
KR102587765B1 (ko) * 2017-08-10 2023-10-12 다이요 유덴 가부시키가이샤 적층 세라믹 콘덴서 및 그 제조 방법
JP7154531B2 (ja) * 2018-03-22 2022-10-18 国立大学法人東北大学 電子デバイスの評価方法および評価装置
JP2020155523A (ja) * 2019-03-19 2020-09-24 株式会社村田製作所 積層セラミックコンデンサ
KR20190116132A (ko) * 2019-07-15 2019-10-14 삼성전기주식회사 적층형 커패시터 및 그 실장 기판
CN115667151B (zh) * 2020-05-27 2024-03-12 松下知识产权经营株式会社 钡化合物结构体及其制造方法
CN114014649B (zh) * 2021-12-13 2023-07-25 深圳先进电子材料国际创新研究院 共掺杂钛酸钡陶瓷介电材料、制备方法及其应用

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2000095563A (ja) * 1998-07-23 2000-04-04 Taiyo Yuden Co Ltd 誘電体磁器組成物とセラミック電子部品
JP2011068524A (ja) * 2009-09-28 2011-04-07 Kyocera Corp 積層セラミックコンデンサ
JP2011173747A (ja) * 2010-02-24 2011-09-08 Murata Mfg Co Ltd 誘電体セラミックおよび積層セラミックコンデンサ
JP2012036083A (ja) * 2011-09-07 2012-02-23 Samsung Electro-Mechanics Co Ltd 焼結体及びセラミックコンデンサ並びにこれらの製造方法

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3326513B2 (ja) 1994-10-19 2002-09-24 ティーディーケイ株式会社 積層型セラミックチップコンデンサ
JPH10255549A (ja) 1997-03-05 1998-09-25 Tdk Corp 誘電体セラミック材料およびその製造方法並びに積層セラミックコンデンサ
TW439071B (en) 1998-07-23 2001-06-07 Taiyo Yuden Kk Dielectric electromagnetic composition and ceramic electronic part
JP4661203B2 (ja) 2004-12-15 2011-03-30 Ｔｄｋ株式会社 セラミック電子部品およびその製造方法
CN101147216B (zh) * 2005-03-25 2010-06-16 京瓷株式会社 层叠陶瓷电容器及其制造方法
KR100891472B1 (ko) * 2005-03-28 2009-04-01 파나소닉 주식회사 유전체 자기 조성물, 및 이것을 이용한 콘덴서의 제조 방법

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2000095563A (ja) * 1998-07-23 2000-04-04 Taiyo Yuden Co Ltd 誘電体磁器組成物とセラミック電子部品
JP2011068524A (ja) * 2009-09-28 2011-04-07 Kyocera Corp 積層セラミックコンデンサ
JP2011173747A (ja) * 2010-02-24 2011-09-08 Murata Mfg Co Ltd 誘電体セラミックおよび積層セラミックコンデンサ
JP2012036083A (ja) * 2011-09-07 2012-02-23 Samsung Electro-Mechanics Co Ltd 焼結体及びセラミックコンデンサ並びにこれらの製造方法

Also Published As

Publication number Publication date
TW201401312A (zh) 2014-01-01
TWI525651B (zh) 2016-03-11
JP5211262B1 (ja) 2013-06-12
CN104246929B (zh) 2017-10-20
US20150279565A1 (en) 2015-10-01
US9536666B2 (en) 2017-01-03
CN104246929A (zh) 2014-12-24
KR20140126733A (ko) 2014-10-31
KR101581809B1 (ko) 2015-12-31
JP2014029978A (ja) 2014-02-13

Similar Documents

Publication Publication Date Title
JP5211262B1 (ja) 積層セラミックコンデンサ
TWI613688B (zh) 積層陶瓷電容器
JP5811103B2 (ja) 積層セラミックコンデンサ及び積層セラミックコンデンサの製造方法
KR101575614B1 (ko) 유전체 세라믹 및 적층 세라믹 콘덴서
JP5067401B2 (ja) 誘電体セラミックおよびその製造方法ならびに積層セラミックコンデンサ
JP5224147B2 (ja) 誘電体セラミック、及び積層セラミックコンデンサ
KR101494851B1 (ko) 적층 세라믹 콘덴서 및 적층 세라믹 콘덴서의 제조방법
CN107680805B (zh) 层叠陶瓷电容器
TWI441791B (zh) 介電質陶瓷及積層陶瓷電容器
US20120075768A1 (en) Dielectric ceramic composition and manufacturing method thereof, and ceramic electronic device
US10618846B2 (en) Dielectric porcelain composition, multilayer ceramic capacitor, and method for producing multilayer ceramic capacitor
JP4697582B2 (ja) 誘電体セラミック及び誘電体セラミックの製造方法、並びに積層セラミックコンデンサ
JP3882054B2 (ja) 積層セラミックコンデンサ
WO2014010273A1 (ja) 積層セラミックコンデンサおよびその製造方法
KR20070070260A (ko) 유전체 세라믹 및 적층 세라믹 커패시터
KR101650746B1 (ko) 적층 세라믹 콘덴서 및 그 제조방법
WO2010098033A1 (ja) 誘電体セラミックおよび積層セラミックコンデンサ
JP7037945B2 (ja) セラミックコンデンサおよびその製造方法
WO2012035935A1 (ja) 誘電体セラミック、積層セラミックコンデンサ、及びこれらの製造方法
US20100284126A1 (en) Dielectric ceramic and multilayer ceramic capacitor
JP7262640B2 (ja) セラミックコンデンサ
KR20170078064A (ko) 유전체 조성물 및 이를 포함하는 적층 세라믹 커패시터
JP2006321670A (ja) 誘電体セラミック組成物および積層セラミックコンデンサ
WO2022270270A1 (ja) 積層セラミックコンデンサ
JP5354185B2 (ja) 誘電体セラミック及びその製造方法、並びに積層セラミックコンデンサ

Legal Events

Date Code Title Description
121 Ep: the epo has been informed by wipo that ep was designated in this application

Ref document number: 12880128

Country of ref document: EP

Kind code of ref document: A1

ENP Entry into the national phase

Ref document number: 20147024745

Country of ref document: KR

Kind code of ref document: A

WWE Wipo information: entry into national phase

Ref document number: 14389308

Country of ref document: US

NENP Non-entry into the national phase

Ref country code: DE

122 Ep: pct application non-entry in european phase

Ref document number: 12880128

Country of ref document: EP

Kind code of ref document: A1